TimeQuest Timing Analyzer report for top_PF
Tue Dec 02 17:53:33 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top_PF                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
;     Processors 9-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 262.26 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.813 ; -33.647            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.305 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -67.696                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.813 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.380     ; 3.428      ;
; -2.791 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.380     ; 3.406      ;
; -2.674 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.380     ; 3.289      ;
; -2.669 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.380     ; 3.284      ;
; -2.650 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.380     ; 3.265      ;
; -2.649 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.380     ; 3.264      ;
; -2.648 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.380     ; 3.263      ;
; -2.647 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.380     ; 3.262      ;
; -1.900 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.830      ;
; -1.900 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.830      ;
; -1.876 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.442      ;
; -1.876 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.442      ;
; -1.793 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.723      ;
; -1.792 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.722      ;
; -1.788 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.718      ;
; -1.788 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.718      ;
; -1.784 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.714      ;
; -1.784 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.714      ;
; -1.769 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.335      ;
; -1.768 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.334      ;
; -1.764 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.330      ;
; -1.764 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.330      ;
; -1.760 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.326      ;
; -1.760 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.326      ;
; -1.734 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.664      ;
; -1.734 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.664      ;
; -1.629 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.559      ;
; -1.629 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.559      ;
; -1.627 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.557      ;
; -1.626 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.556      ;
; -1.622 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.552      ;
; -1.622 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.552      ;
; -1.618 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.548      ;
; -1.618 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.548      ;
; -1.614 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.544      ;
; -1.614 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.544      ;
; -1.592 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.522      ;
; -1.592 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.522      ;
; -1.570 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.500      ;
; -1.570 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.500      ;
; -1.567 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.497      ;
; -1.567 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.497      ;
; -1.526 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.456      ;
; -1.525 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.522 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.452      ;
; -1.521 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.451      ;
; -1.517 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.447      ;
; -1.517 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.447      ;
; -1.514 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.444      ;
; -1.514 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.444      ;
; -1.513 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.443      ;
; -1.513 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.443      ;
; -1.507 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.437      ;
; -1.506 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.436      ;
; -1.502 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.432      ;
; -1.502 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.432      ;
; -1.498 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.428      ;
; -1.498 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.428      ;
; -1.485 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.415      ;
; -1.484 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.414      ;
; -1.480 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.410      ;
; -1.480 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.410      ;
; -1.476 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.406      ;
; -1.476 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.406      ;
; -1.464 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.394      ;
; -1.464 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.394      ;
; -1.463 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.393      ;
; -1.462 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.392      ;
; -1.460 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.390      ;
; -1.459 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.389      ;
; -1.458 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.388      ;
; -1.458 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.388      ;
; -1.455 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.385      ;
; -1.455 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.385      ;
; -1.454 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.384      ;
; -1.454 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.384      ;
; -1.451 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.381      ;
; -1.451 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.381      ;
; -1.417 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.347      ;
; -1.415 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.345      ;
; -1.412 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.342      ;
; -1.411 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.341      ;
; -1.410 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.340      ;
; -1.409 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.339      ;
; -1.407 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.337      ;
; -1.406 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.336      ;
; -1.402 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.332      ;
; -1.402 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.332      ;
; -1.398 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.328      ;
; -1.398 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.328      ;
; -1.358 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.288      ;
; -1.358 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.288      ;
; -1.357 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.287      ;
; -1.356 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.286      ;
; -1.352 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.282      ;
; -1.352 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.282      ;
; -1.348 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.278      ;
; -1.348 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.278      ;
; -1.340 ; address[3]                                                                                                          ; memory_system:u_mem|rom_PF:u_rom|data_out[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.269      ;
; -1.332 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[4]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.262      ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.305 ; address[4]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.869      ;
; 0.318 ; data_in[4]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 0.886      ;
; 0.332 ; address[1]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.896      ;
; 0.332 ; address[2]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.896      ;
; 0.333 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.897      ;
; 0.334 ; data_in[3]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 0.902      ;
; 0.336 ; address[0]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.900      ;
; 0.357 ; address[3]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.921      ;
; 0.388 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.952      ;
; 0.393 ; data_in[0]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; address[0]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; data_in[2]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; data_in[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.614      ;
; 0.507 ; address[2]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.726      ;
; 0.536 ; data_in[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; address[1]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; data_in[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; data_in[1]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.545 ; data_in[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.113      ;
; 0.551 ; data_in[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.119      ;
; 0.570 ; data_in[0]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.138      ;
; 0.578 ; data_in[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.146      ;
; 0.579 ; data_in[2]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.147      ;
; 0.588 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.807      ;
; 0.588 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.807      ;
; 0.613 ; data_in[1]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 1.181      ;
; 0.653 ; address[3]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.872      ;
; 0.713 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.927      ;
; 0.730 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.949      ;
; 0.732 ; data_in[4]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.951      ;
; 0.761 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.980      ;
; 0.804 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.023      ;
; 0.804 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.023      ;
; 0.805 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.024      ;
; 0.805 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.024      ;
; 0.806 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.025      ;
; 0.810 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.029      ;
; 0.811 ; data_in[3]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 1.026      ;
; 0.941 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.157      ;
; 0.943 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.158      ;
; 0.945 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.160      ;
; 0.945 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.160      ;
; 0.950 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23] ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.166      ;
; 0.952 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.168      ;
; 0.953 ; address[4]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.172      ;
; 0.954 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18] ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.170      ;
; 0.975 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.191      ;
; 1.006 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24] ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.222      ;
; 1.008 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19] ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.224      ;
; 1.049 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.264      ;
; 1.049 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.264      ;
; 1.052 ; address[6]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.266      ;
; 1.052 ; address[6]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.266      ;
; 1.053 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.268      ;
; 1.056 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.271      ;
; 1.057 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.272      ;
; 1.062 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.276      ;
; 1.073 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.288      ;
; 1.081 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.296      ;
; 1.109 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.323      ;
; 1.113 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.327      ;
; 1.131 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.345      ;
; 1.135 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.349      ;
; 1.142 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.356      ;
; 1.171 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.385      ;
; 1.240 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.377      ; 1.804      ;
; 1.255 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.470      ;
; 1.259 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.288     ; 1.128      ;
; 1.328 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.543      ;
; 1.330 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.545      ;
; 1.330 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.545      ;
; 1.332 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.547      ;
; 1.378 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.592      ;
; 1.397 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; -0.292     ; 1.262      ;
; 1.397 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; -0.292     ; 1.262      ;
; 1.397 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; -0.292     ; 1.262      ;
; 1.397 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; -0.292     ; 1.262      ;
; 1.398 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.409 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; -0.292     ; 1.274      ;
; 1.430 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.644      ;
; 1.443 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.027      ; 1.657      ;
; 1.450 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.377      ; 2.014      ;
; 1.465 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.680      ;
; 1.519 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.735      ;
; 1.520 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.736      ;
; 1.521 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.737      ;
; 1.522 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.738      ;
; 1.524 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.740      ;
; 1.527 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.743      ;
; 1.587 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.802      ;
; 1.589 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.804      ;
; 1.589 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.804      ;
; 1.591 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.806      ;
; 1.608 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.824      ;
; 1.609 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.825      ;
; 1.626 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.842      ;
; 1.627 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.843      ;
; 1.628 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.844      ;
; 1.629 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.845      ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ;
; 0.080  ; 0.310        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[7]                                                                                                          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[2]                                                                                                          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[3]                                                                                                          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[4]                                                                                                          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[3]                                                                                                          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[4]                                                                                                          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[0]                                                                                                          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[1]                                                                                                          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[5]                                                                                                          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[6]                                                                                                          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[0]                                                                                                          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[1]                                                                                                          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[2]                                                                                                          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[5]                                                                                                          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[6]                                                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw[*]     ; clk        ; 2.757 ; 3.196 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 1.875 ; 2.312 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 2.513 ; 2.919 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 2.074 ; 2.521 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 1.891 ; 2.359 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 2.111 ; 2.549 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 2.052 ; 2.531 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 2.419 ; 2.875 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; 1.636 ; 2.060 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; 2.757 ; 3.196 ; Rise       ; clk             ;
; write_btn ; clk        ; 2.871 ; 3.367 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw[*]     ; clk        ; -1.072 ; -1.489 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -1.357 ; -1.783 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.363 ; -1.780 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.420 ; -1.888 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.154 ; -1.584 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.154 ; -1.575 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -1.097 ; -1.569 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -1.372 ; -1.822 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; -1.072 ; -1.489 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; -1.786 ; -2.210 ; Rise       ; clk             ;
; write_btn ; clk        ; -2.136 ; -2.617 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0[*]     ; clk        ; 7.419 ; 7.385 ; Rise       ; clk             ;
;  D0[0]    ; clk        ; 6.893 ; 6.801 ; Rise       ; clk             ;
;  D0[1]    ; clk        ; 7.367 ; 7.372 ; Rise       ; clk             ;
;  D0[2]    ; clk        ; 7.344 ; 7.196 ; Rise       ; clk             ;
;  D0[3]    ; clk        ; 7.288 ; 7.230 ; Rise       ; clk             ;
;  D0[4]    ; clk        ; 7.419 ; 7.385 ; Rise       ; clk             ;
;  D0[5]    ; clk        ; 7.376 ; 7.262 ; Rise       ; clk             ;
;  D0[6]    ; clk        ; 6.961 ; 7.001 ; Rise       ; clk             ;
; D1[*]     ; clk        ; 7.160 ; 7.189 ; Rise       ; clk             ;
;  D1[0]    ; clk        ; 6.863 ; 6.764 ; Rise       ; clk             ;
;  D1[1]    ; clk        ; 6.700 ; 6.700 ; Rise       ; clk             ;
;  D1[2]    ; clk        ; 6.635 ; 6.595 ; Rise       ; clk             ;
;  D1[3]    ; clk        ; 6.808 ; 6.779 ; Rise       ; clk             ;
;  D1[4]    ; clk        ; 6.836 ; 6.693 ; Rise       ; clk             ;
;  D1[5]    ; clk        ; 6.787 ; 6.773 ; Rise       ; clk             ;
;  D1[6]    ; clk        ; 7.160 ; 7.189 ; Rise       ; clk             ;
; D2[*]     ; clk        ; 9.024 ; 8.957 ; Rise       ; clk             ;
;  D2[0]    ; clk        ; 9.024 ; 8.946 ; Rise       ; clk             ;
;  D2[1]    ; clk        ; 9.006 ; 8.957 ; Rise       ; clk             ;
;  D2[2]    ; clk        ; 8.913 ; 8.906 ; Rise       ; clk             ;
;  D2[3]    ; clk        ; 9.005 ; 8.916 ; Rise       ; clk             ;
;  D2[4]    ; clk        ; 8.981 ; 8.890 ; Rise       ; clk             ;
;  D2[5]    ; clk        ; 8.858 ; 8.795 ; Rise       ; clk             ;
;  D2[6]    ; clk        ; 8.641 ; 8.735 ; Rise       ; clk             ;
; D3[*]     ; clk        ; 8.828 ; 8.744 ; Rise       ; clk             ;
;  D3[0]    ; clk        ; 8.828 ; 8.736 ; Rise       ; clk             ;
;  D3[1]    ; clk        ; 8.822 ; 8.744 ; Rise       ; clk             ;
;  D3[2]    ; clk        ; 8.332 ; 8.267 ; Rise       ; clk             ;
;  D3[3]    ; clk        ; 8.320 ; 8.254 ; Rise       ; clk             ;
;  D3[4]    ; clk        ; 8.260 ; 8.253 ; Rise       ; clk             ;
;  D3[5]    ; clk        ; 8.336 ; 8.270 ; Rise       ; clk             ;
;  D3[6]    ; clk        ; 8.270 ; 8.334 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0[*]     ; clk        ; 6.182 ; 6.113 ; Rise       ; clk             ;
;  D0[0]    ; clk        ; 6.182 ; 6.113 ; Rise       ; clk             ;
;  D0[1]    ; clk        ; 6.844 ; 6.837 ; Rise       ; clk             ;
;  D0[2]    ; clk        ; 6.724 ; 6.749 ; Rise       ; clk             ;
;  D0[3]    ; clk        ; 6.717 ; 6.695 ; Rise       ; clk             ;
;  D0[4]    ; clk        ; 6.986 ; 6.804 ; Rise       ; clk             ;
;  D0[5]    ; clk        ; 6.795 ; 6.746 ; Rise       ; clk             ;
;  D0[6]    ; clk        ; 6.244 ; 6.326 ; Rise       ; clk             ;
; D1[*]     ; clk        ; 6.263 ; 6.134 ; Rise       ; clk             ;
;  D1[0]    ; clk        ; 6.408 ; 6.329 ; Rise       ; clk             ;
;  D1[1]    ; clk        ; 6.294 ; 6.265 ; Rise       ; clk             ;
;  D1[2]    ; clk        ; 6.263 ; 6.134 ; Rise       ; clk             ;
;  D1[3]    ; clk        ; 6.359 ; 6.289 ; Rise       ; clk             ;
;  D1[4]    ; clk        ; 6.391 ; 6.385 ; Rise       ; clk             ;
;  D1[5]    ; clk        ; 6.327 ; 6.362 ; Rise       ; clk             ;
;  D1[6]    ; clk        ; 6.675 ; 6.761 ; Rise       ; clk             ;
; D2[*]     ; clk        ; 6.193 ; 6.274 ; Rise       ; clk             ;
;  D2[0]    ; clk        ; 6.556 ; 6.482 ; Rise       ; clk             ;
;  D2[1]    ; clk        ; 6.555 ; 6.480 ; Rise       ; clk             ;
;  D2[2]    ; clk        ; 6.510 ; 6.474 ; Rise       ; clk             ;
;  D2[3]    ; clk        ; 6.537 ; 6.457 ; Rise       ; clk             ;
;  D2[4]    ; clk        ; 6.567 ; 6.432 ; Rise       ; clk             ;
;  D2[5]    ; clk        ; 6.424 ; 6.341 ; Rise       ; clk             ;
;  D2[6]    ; clk        ; 6.193 ; 6.274 ; Rise       ; clk             ;
; D3[*]     ; clk        ; 5.876 ; 5.855 ; Rise       ; clk             ;
;  D3[0]    ; clk        ; 6.408 ; 6.319 ; Rise       ; clk             ;
;  D3[1]    ; clk        ; 6.408 ; 6.401 ; Rise       ; clk             ;
;  D3[2]    ; clk        ; 5.934 ; 5.873 ; Rise       ; clk             ;
;  D3[3]    ; clk        ; 5.920 ; 5.855 ; Rise       ; clk             ;
;  D3[4]    ; clk        ; 5.922 ; 5.857 ; Rise       ; clk             ;
;  D3[5]    ; clk        ; 5.938 ; 5.873 ; Rise       ; clk             ;
;  D3[6]    ; clk        ; 5.876 ; 5.938 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 292.48 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.419 ; -27.822           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.296 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -67.696                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.419 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.340     ; 3.074      ;
; -2.400 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.340     ; 3.055      ;
; -2.304 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.340     ; 2.959      ;
; -2.301 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.340     ; 2.956      ;
; -2.284 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.340     ; 2.939      ;
; -2.283 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.340     ; 2.938      ;
; -2.283 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.340     ; 2.938      ;
; -2.283 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.340     ; 2.938      ;
; -1.568 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.505      ;
; -1.568 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.505      ;
; -1.561 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.173      ;
; -1.561 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.173      ;
; -1.482 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.419      ;
; -1.480 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.417      ;
; -1.477 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.414      ;
; -1.476 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.413      ;
; -1.473 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.473 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.410      ;
; -1.465 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.077      ;
; -1.464 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.076      ;
; -1.461 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.073      ;
; -1.461 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.073      ;
; -1.460 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.072      ;
; -1.460 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.072      ;
; -1.423 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.360      ;
; -1.423 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.360      ;
; -1.327 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.264      ;
; -1.326 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.263      ;
; -1.323 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.260      ;
; -1.323 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.260      ;
; -1.322 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.259      ;
; -1.322 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.259      ;
; -1.315 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.252      ;
; -1.315 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.252      ;
; -1.305 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.242      ;
; -1.305 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.242      ;
; -1.297 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.234      ;
; -1.297 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.234      ;
; -1.272 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.209      ;
; -1.272 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.209      ;
; -1.269 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.206      ;
; -1.269 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.206      ;
; -1.265 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.203      ;
; -1.265 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.203      ;
; -1.234 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.172      ;
; -1.234 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.172      ;
; -1.229 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -1.227 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.164      ;
; -1.224 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.161      ;
; -1.223 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.160      ;
; -1.220 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.157      ;
; -1.220 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.157      ;
; -1.219 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.156      ;
; -1.217 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.154      ;
; -1.214 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.151      ;
; -1.213 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.150      ;
; -1.210 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.147      ;
; -1.210 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.147      ;
; -1.201 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.138      ;
; -1.200 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.137      ;
; -1.197 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.134      ;
; -1.197 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.134      ;
; -1.196 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.133      ;
; -1.196 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.133      ;
; -1.186 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.123      ;
; -1.184 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.121      ;
; -1.183 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.120      ;
; -1.181 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.118      ;
; -1.181 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.118      ;
; -1.180 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.117      ;
; -1.178 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.115      ;
; -1.177 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.114      ;
; -1.177 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.114      ;
; -1.177 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.114      ;
; -1.174 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.172 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.109      ;
; -1.172 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.109      ;
; -1.169 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.107      ;
; -1.168 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.106      ;
; -1.165 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.103      ;
; -1.165 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.103      ;
; -1.164 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.102      ;
; -1.164 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.102      ;
; -1.138 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.076      ;
; -1.137 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.075      ;
; -1.134 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.072      ;
; -1.134 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.072      ;
; -1.133 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.071      ;
; -1.133 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.071      ;
; -1.086 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.023      ;
; -1.084 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.021      ;
; -1.081 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.018      ;
; -1.080 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.017      ;
; -1.078 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.015      ;
; -1.078 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.015      ;
; -1.077 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.014      ;
; -1.077 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.014      ;
; -1.075 ; address[3]                                                                                                          ; memory_system:u_mem|rom_PF:u_rom|data_out[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.010      ;
; -1.061 ; address[1]                                                                                                          ; memory_system:u_mem|rom_PF:u_rom|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 1.996      ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; address[4]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.802      ;
; 0.313 ; data_in[4]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.341      ; 0.823      ;
; 0.323 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.829      ;
; 0.324 ; address[1]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.830      ;
; 0.325 ; address[2]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.831      ;
; 0.326 ; data_in[3]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.341      ; 0.836      ;
; 0.326 ; address[0]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.832      ;
; 0.347 ; address[3]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.853      ;
; 0.356 ; data_in[0]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; address[0]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; data_in[2]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; data_in[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.359 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.558      ;
; 0.375 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.881      ;
; 0.467 ; address[2]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.483 ; data_in[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; address[1]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; data_in[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; data_in[1]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.519 ; data_in[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.030      ;
; 0.529 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.729      ;
; 0.529 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.729      ;
; 0.532 ; data_in[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.043      ;
; 0.533 ; data_in[0]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.044      ;
; 0.556 ; data_in[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.067      ;
; 0.557 ; data_in[2]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.068      ;
; 0.586 ; data_in[1]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 1.097      ;
; 0.596 ; address[3]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.795      ;
; 0.667 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.861      ;
; 0.668 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.868      ;
; 0.678 ; data_in[4]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.876      ;
; 0.701 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.899      ;
; 0.728 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.928      ;
; 0.729 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.929      ;
; 0.729 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.929      ;
; 0.730 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.930      ;
; 0.730 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.930      ;
; 0.735 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.935      ;
; 0.747 ; data_in[3]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.051      ; 0.942      ;
; 0.857 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.054      ;
; 0.863 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.058      ;
; 0.868 ; address[4]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.067      ;
; 0.872 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.067      ;
; 0.872 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.067      ;
; 0.873 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.070      ;
; 0.873 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23] ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.070      ;
; 0.875 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18] ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.072      ;
; 0.899 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.096      ;
; 0.918 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24] ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.115      ;
; 0.920 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19] ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.117      ;
; 0.955 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.150      ;
; 0.956 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.151      ;
; 0.956 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.151      ;
; 0.959 ; address[6]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.153      ;
; 0.959 ; address[6]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.153      ;
; 0.964 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.159      ;
; 0.965 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.160      ;
; 0.967 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.161      ;
; 0.974 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.169      ;
; 0.984 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.179      ;
; 1.011 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.205      ;
; 1.014 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.208      ;
; 1.034 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.228      ;
; 1.037 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.231      ;
; 1.042 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.236      ;
; 1.066 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.260      ;
; 1.144 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.339      ;
; 1.146 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.337      ; 1.652      ;
; 1.149 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.258     ; 1.035      ;
; 1.199 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.394      ;
; 1.202 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.397      ;
; 1.203 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.398      ;
; 1.203 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.398      ;
; 1.256 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.450      ;
; 1.261 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; -0.261     ; 1.144      ;
; 1.261 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; -0.261     ; 1.144      ;
; 1.261 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; -0.261     ; 1.144      ;
; 1.261 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; -0.261     ; 1.144      ;
; 1.268 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.462      ;
; 1.272 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; -0.261     ; 1.155      ;
; 1.300 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.050      ; 1.494      ;
; 1.314 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.025      ; 1.508      ;
; 1.326 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.521      ;
; 1.328 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.337      ; 1.834      ;
; 1.359 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.555      ;
; 1.359 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.555      ;
; 1.363 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.559      ;
; 1.363 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.559      ;
; 1.366 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.562      ;
; 1.368 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.564      ;
; 1.433 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.628      ;
; 1.436 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.631      ;
; 1.437 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.632      ;
; 1.437 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.632      ;
; 1.455 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.651      ;
; 1.455 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.651      ;
; 1.466 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.662      ;
; 1.467 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.663      ;
; 1.467 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.663      ;
; 1.468 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.664      ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ;
; 0.077  ; 0.307        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.080  ; 0.310        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[7]                                                                                                          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[0]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[1]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[2]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[3]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[4]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[5]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[6]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[0]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[1]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[2]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[3]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[4]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[5]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[6]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[7]                                                                                                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24]                                                                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw[*]     ; clk        ; 2.423 ; 2.765 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 1.605 ; 1.978 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 2.192 ; 2.500 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 1.788 ; 2.147 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 1.612 ; 1.999 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 1.817 ; 2.174 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 1.773 ; 2.150 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 2.105 ; 2.466 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; 1.390 ; 1.747 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; 2.423 ; 2.765 ; Rise       ; clk             ;
; write_btn ; clk        ; 2.517 ; 2.911 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw[*]     ; clk        ; -0.902 ; -1.257 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -1.154 ; -1.503 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.169 ; -1.496 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.230 ; -1.597 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -0.978 ; -1.350 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -0.973 ; -1.320 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -0.928 ; -1.304 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -1.177 ; -1.533 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; -0.902 ; -1.257 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; -1.542 ; -1.886 ; Rise       ; clk             ;
; write_btn ; clk        ; -1.859 ; -2.252 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0[*]     ; clk        ; 6.980 ; 6.873 ; Rise       ; clk             ;
;  D0[0]    ; clk        ; 6.459 ; 6.372 ; Rise       ; clk             ;
;  D0[1]    ; clk        ; 6.941 ; 6.860 ; Rise       ; clk             ;
;  D0[2]    ; clk        ; 6.863 ; 6.735 ; Rise       ; clk             ;
;  D0[3]    ; clk        ; 6.822 ; 6.737 ; Rise       ; clk             ;
;  D0[4]    ; clk        ; 6.980 ; 6.873 ; Rise       ; clk             ;
;  D0[5]    ; clk        ; 6.893 ; 6.801 ; Rise       ; clk             ;
;  D0[6]    ; clk        ; 6.504 ; 6.557 ; Rise       ; clk             ;
; D1[*]     ; clk        ; 6.689 ; 6.751 ; Rise       ; clk             ;
;  D1[0]    ; clk        ; 6.436 ; 6.318 ; Rise       ; clk             ;
;  D1[1]    ; clk        ; 6.294 ; 6.267 ; Rise       ; clk             ;
;  D1[2]    ; clk        ; 6.214 ; 6.174 ; Rise       ; clk             ;
;  D1[3]    ; clk        ; 6.382 ; 6.337 ; Rise       ; clk             ;
;  D1[4]    ; clk        ; 6.413 ; 6.312 ; Rise       ; clk             ;
;  D1[5]    ; clk        ; 6.363 ; 6.337 ; Rise       ; clk             ;
;  D1[6]    ; clk        ; 6.689 ; 6.751 ; Rise       ; clk             ;
; D2[*]     ; clk        ; 8.404 ; 8.305 ; Rise       ; clk             ;
;  D2[0]    ; clk        ; 8.404 ; 8.290 ; Rise       ; clk             ;
;  D2[1]    ; clk        ; 8.396 ; 8.305 ; Rise       ; clk             ;
;  D2[2]    ; clk        ; 8.295 ; 8.271 ; Rise       ; clk             ;
;  D2[3]    ; clk        ; 8.392 ; 8.269 ; Rise       ; clk             ;
;  D2[4]    ; clk        ; 8.371 ; 8.247 ; Rise       ; clk             ;
;  D2[5]    ; clk        ; 8.240 ; 8.153 ; Rise       ; clk             ;
;  D2[6]    ; clk        ; 8.020 ; 8.138 ; Rise       ; clk             ;
; D3[*]     ; clk        ; 8.243 ; 8.138 ; Rise       ; clk             ;
;  D3[0]    ; clk        ; 8.243 ; 8.116 ; Rise       ; clk             ;
;  D3[1]    ; clk        ; 8.239 ; 8.138 ; Rise       ; clk             ;
;  D3[2]    ; clk        ; 7.774 ; 7.706 ; Rise       ; clk             ;
;  D3[3]    ; clk        ; 7.768 ; 7.692 ; Rise       ; clk             ;
;  D3[4]    ; clk        ; 7.712 ; 7.692 ; Rise       ; clk             ;
;  D3[5]    ; clk        ; 7.783 ; 7.710 ; Rise       ; clk             ;
;  D3[6]    ; clk        ; 7.709 ; 7.775 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0[*]     ; clk        ; 5.870 ; 5.796 ; Rise       ; clk             ;
;  D0[0]    ; clk        ; 5.870 ; 5.796 ; Rise       ; clk             ;
;  D0[1]    ; clk        ; 6.476 ; 6.411 ; Rise       ; clk             ;
;  D0[2]    ; clk        ; 6.364 ; 6.316 ; Rise       ; clk             ;
;  D0[3]    ; clk        ; 6.354 ; 6.315 ; Rise       ; clk             ;
;  D0[4]    ; clk        ; 6.567 ; 6.411 ; Rise       ; clk             ;
;  D0[5]    ; clk        ; 6.427 ; 6.346 ; Rise       ; clk             ;
;  D0[6]    ; clk        ; 5.912 ; 6.001 ; Rise       ; clk             ;
; D1[*]     ; clk        ; 5.889 ; 5.807 ; Rise       ; clk             ;
;  D1[0]    ; clk        ; 6.074 ; 5.974 ; Rise       ; clk             ;
;  D1[1]    ; clk        ; 5.971 ; 5.921 ; Rise       ; clk             ;
;  D1[2]    ; clk        ; 5.889 ; 5.807 ; Rise       ; clk             ;
;  D1[3]    ; clk        ; 6.025 ; 5.943 ; Rise       ; clk             ;
;  D1[4]    ; clk        ; 6.061 ; 5.991 ; Rise       ; clk             ;
;  D1[5]    ; clk        ; 6.000 ; 5.972 ; Rise       ; clk             ;
;  D1[6]    ; clk        ; 6.299 ; 6.400 ; Rise       ; clk             ;
; D2[*]     ; clk        ; 5.853 ; 5.953 ; Rise       ; clk             ;
;  D2[0]    ; clk        ; 6.211 ; 6.109 ; Rise       ; clk             ;
;  D2[1]    ; clk        ; 6.213 ; 6.112 ; Rise       ; clk             ;
;  D2[2]    ; clk        ; 6.169 ; 6.084 ; Rise       ; clk             ;
;  D2[3]    ; clk        ; 6.197 ; 6.091 ; Rise       ; clk             ;
;  D2[4]    ; clk        ; 6.189 ; 6.069 ; Rise       ; clk             ;
;  D2[5]    ; clk        ; 6.084 ; 5.979 ; Rise       ; clk             ;
;  D2[6]    ; clk        ; 5.853 ; 5.953 ; Rise       ; clk             ;
; D3[*]     ; clk        ; 5.568 ; 5.551 ; Rise       ; clk             ;
;  D3[0]    ; clk        ; 6.082 ; 5.959 ; Rise       ; clk             ;
;  D3[1]    ; clk        ; 6.076 ; 6.016 ; Rise       ; clk             ;
;  D3[2]    ; clk        ; 5.634 ; 5.567 ; Rise       ; clk             ;
;  D3[3]    ; clk        ; 5.627 ; 5.554 ; Rise       ; clk             ;
;  D3[4]    ; clk        ; 5.626 ; 5.551 ; Rise       ; clk             ;
;  D3[5]    ; clk        ; 5.643 ; 5.570 ; Rise       ; clk             ;
;  D3[6]    ; clk        ; 5.568 ; 5.632 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.929 ; -8.987            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.150 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -66.668                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.929 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.223     ; 1.693      ;
; -0.916 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.223     ; 1.680      ;
; -0.854 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.223     ; 1.618      ;
; -0.852 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.223     ; 1.616      ;
; -0.842 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.223     ; 1.606      ;
; -0.840 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.223     ; 1.604      ;
; -0.840 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.223     ; 1.604      ;
; -0.839 ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.223     ; 1.603      ;
; -0.660 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.609      ;
; -0.660 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.609      ;
; -0.654 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.408      ;
; -0.654 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.408      ;
; -0.595 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.544      ;
; -0.592 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.541      ;
; -0.589 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.538      ;
; -0.589 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.538      ;
; -0.589 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.343      ;
; -0.586 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.535      ;
; -0.586 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.535      ;
; -0.586 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.340      ;
; -0.583 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.337      ;
; -0.583 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.337      ;
; -0.580 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.334      ;
; -0.580 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.334      ;
; -0.565 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.513      ;
; -0.565 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.513      ;
; -0.509 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.458      ;
; -0.509 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.458      ;
; -0.500 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.448      ;
; -0.497 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.445      ;
; -0.494 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.442      ;
; -0.494 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.442      ;
; -0.493 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.442      ;
; -0.493 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.442      ;
; -0.491 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.439      ;
; -0.491 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.439      ;
; -0.483 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.432      ;
; -0.483 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.432      ;
; -0.461 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.410      ;
; -0.461 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.410      ;
; -0.460 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.409      ;
; -0.460 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.409      ;
; -0.444 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.393      ;
; -0.443 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.392      ;
; -0.443 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.392      ;
; -0.441 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.390      ;
; -0.438 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.387      ;
; -0.438 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.387      ;
; -0.438 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.387      ;
; -0.438 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.387      ;
; -0.435 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.384      ;
; -0.435 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.384      ;
; -0.428 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.377      ;
; -0.425 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.374      ;
; -0.422 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.371      ;
; -0.422 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.371      ;
; -0.419 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.368      ;
; -0.419 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.368      ;
; -0.418 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.367      ;
; -0.415 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.363      ;
; -0.415 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.363      ;
; -0.415 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.364      ;
; -0.412 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.361      ;
; -0.412 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.361      ;
; -0.409 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.358      ;
; -0.409 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.358      ;
; -0.396 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.345      ;
; -0.395 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.344      ;
; -0.393 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.342      ;
; -0.392 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.341      ;
; -0.390 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.339      ;
; -0.390 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.339      ;
; -0.389 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.338      ;
; -0.387 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.336      ;
; -0.387 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.336      ;
; -0.386 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.386 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.335      ;
; -0.378 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.327      ;
; -0.375 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.324      ;
; -0.373 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.322      ;
; -0.372 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.321      ;
; -0.372 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.321      ;
; -0.370 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.319      ;
; -0.369 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.318      ;
; -0.369 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.318      ;
; -0.367 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.316      ;
; -0.367 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.316      ;
; -0.364 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.313      ;
; -0.364 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.313      ;
; -0.350 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.298      ;
; -0.347 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.295      ;
; -0.347 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.296      ;
; -0.347 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.296      ;
; -0.344 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[0] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.292      ;
; -0.344 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.292      ;
; -0.341 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.289      ;
; -0.341 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.289      ;
; -0.339 ; address[3]                                                                                                          ; memory_system:u_mem|rom_PF:u_rom|data_out[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.286      ;
; -0.335 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[4]                                                                 ; memory_system:u_mem|ram_PF:u_ram|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.284      ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.150 ; data_in[4]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.474      ;
; 0.153 ; address[4]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.475      ;
; 0.161 ; data_in[3]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.485      ;
; 0.165 ; address[2]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.487      ;
; 0.166 ; address[1]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.488      ;
; 0.168 ; address[0]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.490      ;
; 0.168 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.490      ;
; 0.178 ; address[3]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.500      ;
; 0.195 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.517      ;
; 0.206 ; data_in[0]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; data_in[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.208 ; address[0]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.208 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.208 ; data_in[2]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.262 ; address[2]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.381      ;
; 0.272 ; data_in[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.596      ;
; 0.280 ; data_in[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.399      ;
; 0.281 ; address[1]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.281 ; data_in[1]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.281 ; data_in[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.285 ; data_in[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.609      ;
; 0.289 ; data_in[0]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.613      ;
; 0.296 ; data_in[2]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.620      ;
; 0.296 ; data_in[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.620      ;
; 0.305 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; data_in[1]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.634      ;
; 0.337 ; address[3]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.456      ;
; 0.371 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.031      ; 0.506      ;
; 0.379 ; data_in[4]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.498      ;
; 0.380 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.500      ;
; 0.399 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.518      ;
; 0.427 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.547      ;
; 0.428 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.548      ;
; 0.428 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.548      ;
; 0.431 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.551      ;
; 0.431 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.551      ;
; 0.432 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]  ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.434 ; data_in[3]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.032      ; 0.550      ;
; 0.486 ; address[4]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.605      ;
; 0.509 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.626      ;
; 0.515 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23] ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.632      ;
; 0.516 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.632      ;
; 0.516 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.632      ;
; 0.516 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.633      ;
; 0.518 ; address[1]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.634      ;
; 0.520 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18] ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.637      ;
; 0.523 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.640      ;
; 0.538 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24] ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.655      ;
; 0.539 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19] ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.656      ;
; 0.567 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.683      ;
; 0.567 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.683      ;
; 0.568 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.684      ;
; 0.569 ; address[6]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.685      ;
; 0.572 ; address[6]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.688      ;
; 0.575 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.691      ;
; 0.575 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.691      ;
; 0.577 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.693      ;
; 0.584 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.700      ;
; 0.589 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.705      ;
; 0.602 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.718      ;
; 0.604 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.720      ;
; 0.611 ; address[2]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.727      ;
; 0.615 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.731      ;
; 0.623 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.739      ;
; 0.647 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.763      ;
; 0.676 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.152     ; 0.608      ;
; 0.698 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.814      ;
; 0.701 ; address[5]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.218      ; 1.023      ;
; 0.739 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.855      ;
; 0.740 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.856      ;
; 0.740 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.856      ;
; 0.742 ; address[5]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.858      ;
; 0.744 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.860      ;
; 0.749 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.678      ;
; 0.749 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.678      ;
; 0.749 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.678      ;
; 0.749 ; address[7]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.678      ;
; 0.751 ; address[0]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.867      ;
; 0.751 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; -0.155     ; 0.680      ;
; 0.781 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.897      ;
; 0.783 ; address[7]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.031      ; 0.918      ;
; 0.810 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.926      ;
; 0.812 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.929      ;
; 0.813 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.930      ;
; 0.813 ; address[6]                                           ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.218      ; 1.135      ;
; 0.815 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.932      ;
; 0.815 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.932      ;
; 0.819 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.936      ;
; 0.820 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.937      ;
; 0.864 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.981      ;
; 0.864 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14] ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.981      ;
; 0.873 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.989      ;
; 0.874 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.990      ;
; 0.874 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.990      ;
; 0.874 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.991      ;
; 0.875 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.992      ;
; 0.876 ; address[4]                                           ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.032      ; 0.992      ;
; 0.877 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.994      ;
; 0.877 ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10] ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.994      ;
+-------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; address[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_in[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; memory_system:u_mem|rom_PF:u_rom|data_out[7]                                                                        ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.119 ; 0.111        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[7]                                                                                                          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[16]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[0]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[1]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[5]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; address[6]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[0]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[1]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[2]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[5]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[6]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_in[7]                                                                                                          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[0]                                                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[10]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[11]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[12]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[13]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[14]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[15]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[17]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[18]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[19]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[1]                                                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[20]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[21]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[22]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[23]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[24]                                                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[2]                                                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[3]                                                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[4]                                                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[5]                                                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[7]                                                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|RW_rtl_0_bypass[9]                                                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; memory_system:u_mem|ram_PF:u_ram|data_out[0]                                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw[*]     ; clk        ; 1.555 ; 2.200 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 1.042 ; 1.648 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 1.364 ; 2.009 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 1.136 ; 1.754 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 1.056 ; 1.663 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 1.149 ; 1.789 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 1.148 ; 1.760 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 1.336 ; 1.983 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; 0.909 ; 1.532 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; 1.555 ; 2.200 ; Rise       ; clk             ;
; write_btn ; clk        ; 1.594 ; 2.240 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw[*]     ; clk        ; -0.595 ; -1.202 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -0.760 ; -1.360 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -0.745 ; -1.382 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -0.786 ; -1.448 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -0.641 ; -1.261 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -0.641 ; -1.256 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -0.612 ; -1.231 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -0.753 ; -1.391 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; -0.595 ; -1.202 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; -1.012 ; -1.626 ; Rise       ; clk             ;
; write_btn ; clk        ; -1.210 ; -1.801 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0[*]     ; clk        ; 4.378 ; 4.444 ; Rise       ; clk             ;
;  D0[0]    ; clk        ; 4.092 ; 4.112 ; Rise       ; clk             ;
;  D0[1]    ; clk        ; 4.270 ; 4.444 ; Rise       ; clk             ;
;  D0[2]    ; clk        ; 4.343 ; 4.339 ; Rise       ; clk             ;
;  D0[3]    ; clk        ; 4.319 ; 4.353 ; Rise       ; clk             ;
;  D0[4]    ; clk        ; 4.378 ; 4.444 ; Rise       ; clk             ;
;  D0[5]    ; clk        ; 4.360 ; 4.347 ; Rise       ; clk             ;
;  D0[6]    ; clk        ; 4.192 ; 4.131 ; Rise       ; clk             ;
; D1[*]     ; clk        ; 4.318 ; 4.247 ; Rise       ; clk             ;
;  D1[0]    ; clk        ; 4.050 ; 4.071 ; Rise       ; clk             ;
;  D1[1]    ; clk        ; 3.998 ; 4.040 ; Rise       ; clk             ;
;  D1[2]    ; clk        ; 3.943 ; 3.965 ; Rise       ; clk             ;
;  D1[3]    ; clk        ; 4.022 ; 4.072 ; Rise       ; clk             ;
;  D1[4]    ; clk        ; 4.049 ; 4.025 ; Rise       ; clk             ;
;  D1[5]    ; clk        ; 4.065 ; 4.093 ; Rise       ; clk             ;
;  D1[6]    ; clk        ; 4.318 ; 4.247 ; Rise       ; clk             ;
; D2[*]     ; clk        ; 5.287 ; 5.314 ; Rise       ; clk             ;
;  D2[0]    ; clk        ; 5.287 ; 5.308 ; Rise       ; clk             ;
;  D2[1]    ; clk        ; 5.278 ; 5.314 ; Rise       ; clk             ;
;  D2[2]    ; clk        ; 5.217 ; 5.277 ; Rise       ; clk             ;
;  D2[3]    ; clk        ; 5.276 ; 5.288 ; Rise       ; clk             ;
;  D2[4]    ; clk        ; 5.266 ; 5.273 ; Rise       ; clk             ;
;  D2[5]    ; clk        ; 5.175 ; 5.197 ; Rise       ; clk             ;
;  D2[6]    ; clk        ; 5.108 ; 5.120 ; Rise       ; clk             ;
; D3[*]     ; clk        ; 5.118 ; 5.198 ; Rise       ; clk             ;
;  D3[0]    ; clk        ; 5.117 ; 5.189 ; Rise       ; clk             ;
;  D3[1]    ; clk        ; 5.118 ; 5.198 ; Rise       ; clk             ;
;  D3[2]    ; clk        ; 4.858 ; 4.901 ; Rise       ; clk             ;
;  D3[3]    ; clk        ; 4.853 ; 4.892 ; Rise       ; clk             ;
;  D3[4]    ; clk        ; 4.847 ; 4.853 ; Rise       ; clk             ;
;  D3[5]    ; clk        ; 4.858 ; 4.901 ; Rise       ; clk             ;
;  D3[6]    ; clk        ; 4.897 ; 4.851 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0[*]     ; clk        ; 3.649 ; 3.692 ; Rise       ; clk             ;
;  D0[0]    ; clk        ; 3.649 ; 3.692 ; Rise       ; clk             ;
;  D0[1]    ; clk        ; 4.000 ; 4.083 ; Rise       ; clk             ;
;  D0[2]    ; clk        ; 3.936 ; 4.016 ; Rise       ; clk             ;
;  D0[3]    ; clk        ; 3.941 ; 3.996 ; Rise       ; clk             ;
;  D0[4]    ; clk        ; 4.077 ; 4.062 ; Rise       ; clk             ;
;  D0[5]    ; clk        ; 3.974 ; 4.021 ; Rise       ; clk             ;
;  D0[6]    ; clk        ; 3.754 ; 3.711 ; Rise       ; clk             ;
; D1[*]     ; clk        ; 3.684 ; 3.662 ; Rise       ; clk             ;
;  D1[0]    ; clk        ; 3.742 ; 3.779 ; Rise       ; clk             ;
;  D1[1]    ; clk        ; 3.715 ; 3.747 ; Rise       ; clk             ;
;  D1[2]    ; clk        ; 3.684 ; 3.662 ; Rise       ; clk             ;
;  D1[3]    ; clk        ; 3.716 ; 3.751 ; Rise       ; clk             ;
;  D1[4]    ; clk        ; 3.747 ; 3.824 ; Rise       ; clk             ;
;  D1[5]    ; clk        ; 3.743 ; 3.825 ; Rise       ; clk             ;
;  D1[6]    ; clk        ; 4.001 ; 3.950 ; Rise       ; clk             ;
; D2[*]     ; clk        ; 3.647 ; 3.638 ; Rise       ; clk             ;
;  D2[0]    ; clk        ; 3.801 ; 3.835 ; Rise       ; clk             ;
;  D2[1]    ; clk        ; 3.799 ; 3.833 ; Rise       ; clk             ;
;  D2[2]    ; clk        ; 3.772 ; 3.880 ; Rise       ; clk             ;
;  D2[3]    ; clk        ; 3.787 ; 3.818 ; Rise       ; clk             ;
;  D2[4]    ; clk        ; 3.869 ; 3.803 ; Rise       ; clk             ;
;  D2[5]    ; clk        ; 3.710 ; 3.730 ; Rise       ; clk             ;
;  D2[6]    ; clk        ; 3.647 ; 3.638 ; Rise       ; clk             ;
; D3[*]     ; clk        ; 3.471 ; 3.477 ; Rise       ; clk             ;
;  D3[0]    ; clk        ; 3.726 ; 3.781 ; Rise       ; clk             ;
;  D3[1]    ; clk        ; 3.731 ; 3.860 ; Rise       ; clk             ;
;  D3[2]    ; clk        ; 3.481 ; 3.508 ; Rise       ; clk             ;
;  D3[3]    ; clk        ; 3.472 ; 3.495 ; Rise       ; clk             ;
;  D3[4]    ; clk        ; 3.471 ; 3.493 ; Rise       ; clk             ;
;  D3[5]    ; clk        ; 3.479 ; 3.506 ; Rise       ; clk             ;
;  D3[6]    ; clk        ; 3.507 ; 3.477 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.813  ; 0.150 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.813  ; 0.150 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -33.647 ; 0.0   ; 0.0      ; 0.0     ; -67.696             ;
;  clk             ; -33.647 ; 0.000 ; N/A      ; N/A     ; -67.696             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw[*]     ; clk        ; 2.757 ; 3.196 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 1.875 ; 2.312 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 2.513 ; 2.919 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 2.074 ; 2.521 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 1.891 ; 2.359 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 2.111 ; 2.549 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 2.052 ; 2.531 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 2.419 ; 2.875 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; 1.636 ; 2.060 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; 2.757 ; 3.196 ; Rise       ; clk             ;
; write_btn ; clk        ; 2.871 ; 3.367 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw[*]     ; clk        ; -0.595 ; -1.202 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -0.760 ; -1.360 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -0.745 ; -1.382 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -0.786 ; -1.448 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -0.641 ; -1.261 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -0.641 ; -1.256 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -0.612 ; -1.231 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -0.753 ; -1.391 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; -0.595 ; -1.202 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; -1.012 ; -1.626 ; Rise       ; clk             ;
; write_btn ; clk        ; -1.210 ; -1.801 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0[*]     ; clk        ; 7.419 ; 7.385 ; Rise       ; clk             ;
;  D0[0]    ; clk        ; 6.893 ; 6.801 ; Rise       ; clk             ;
;  D0[1]    ; clk        ; 7.367 ; 7.372 ; Rise       ; clk             ;
;  D0[2]    ; clk        ; 7.344 ; 7.196 ; Rise       ; clk             ;
;  D0[3]    ; clk        ; 7.288 ; 7.230 ; Rise       ; clk             ;
;  D0[4]    ; clk        ; 7.419 ; 7.385 ; Rise       ; clk             ;
;  D0[5]    ; clk        ; 7.376 ; 7.262 ; Rise       ; clk             ;
;  D0[6]    ; clk        ; 6.961 ; 7.001 ; Rise       ; clk             ;
; D1[*]     ; clk        ; 7.160 ; 7.189 ; Rise       ; clk             ;
;  D1[0]    ; clk        ; 6.863 ; 6.764 ; Rise       ; clk             ;
;  D1[1]    ; clk        ; 6.700 ; 6.700 ; Rise       ; clk             ;
;  D1[2]    ; clk        ; 6.635 ; 6.595 ; Rise       ; clk             ;
;  D1[3]    ; clk        ; 6.808 ; 6.779 ; Rise       ; clk             ;
;  D1[4]    ; clk        ; 6.836 ; 6.693 ; Rise       ; clk             ;
;  D1[5]    ; clk        ; 6.787 ; 6.773 ; Rise       ; clk             ;
;  D1[6]    ; clk        ; 7.160 ; 7.189 ; Rise       ; clk             ;
; D2[*]     ; clk        ; 9.024 ; 8.957 ; Rise       ; clk             ;
;  D2[0]    ; clk        ; 9.024 ; 8.946 ; Rise       ; clk             ;
;  D2[1]    ; clk        ; 9.006 ; 8.957 ; Rise       ; clk             ;
;  D2[2]    ; clk        ; 8.913 ; 8.906 ; Rise       ; clk             ;
;  D2[3]    ; clk        ; 9.005 ; 8.916 ; Rise       ; clk             ;
;  D2[4]    ; clk        ; 8.981 ; 8.890 ; Rise       ; clk             ;
;  D2[5]    ; clk        ; 8.858 ; 8.795 ; Rise       ; clk             ;
;  D2[6]    ; clk        ; 8.641 ; 8.735 ; Rise       ; clk             ;
; D3[*]     ; clk        ; 8.828 ; 8.744 ; Rise       ; clk             ;
;  D3[0]    ; clk        ; 8.828 ; 8.736 ; Rise       ; clk             ;
;  D3[1]    ; clk        ; 8.822 ; 8.744 ; Rise       ; clk             ;
;  D3[2]    ; clk        ; 8.332 ; 8.267 ; Rise       ; clk             ;
;  D3[3]    ; clk        ; 8.320 ; 8.254 ; Rise       ; clk             ;
;  D3[4]    ; clk        ; 8.260 ; 8.253 ; Rise       ; clk             ;
;  D3[5]    ; clk        ; 8.336 ; 8.270 ; Rise       ; clk             ;
;  D3[6]    ; clk        ; 8.270 ; 8.334 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D0[*]     ; clk        ; 3.649 ; 3.692 ; Rise       ; clk             ;
;  D0[0]    ; clk        ; 3.649 ; 3.692 ; Rise       ; clk             ;
;  D0[1]    ; clk        ; 4.000 ; 4.083 ; Rise       ; clk             ;
;  D0[2]    ; clk        ; 3.936 ; 4.016 ; Rise       ; clk             ;
;  D0[3]    ; clk        ; 3.941 ; 3.996 ; Rise       ; clk             ;
;  D0[4]    ; clk        ; 4.077 ; 4.062 ; Rise       ; clk             ;
;  D0[5]    ; clk        ; 3.974 ; 4.021 ; Rise       ; clk             ;
;  D0[6]    ; clk        ; 3.754 ; 3.711 ; Rise       ; clk             ;
; D1[*]     ; clk        ; 3.684 ; 3.662 ; Rise       ; clk             ;
;  D1[0]    ; clk        ; 3.742 ; 3.779 ; Rise       ; clk             ;
;  D1[1]    ; clk        ; 3.715 ; 3.747 ; Rise       ; clk             ;
;  D1[2]    ; clk        ; 3.684 ; 3.662 ; Rise       ; clk             ;
;  D1[3]    ; clk        ; 3.716 ; 3.751 ; Rise       ; clk             ;
;  D1[4]    ; clk        ; 3.747 ; 3.824 ; Rise       ; clk             ;
;  D1[5]    ; clk        ; 3.743 ; 3.825 ; Rise       ; clk             ;
;  D1[6]    ; clk        ; 4.001 ; 3.950 ; Rise       ; clk             ;
; D2[*]     ; clk        ; 3.647 ; 3.638 ; Rise       ; clk             ;
;  D2[0]    ; clk        ; 3.801 ; 3.835 ; Rise       ; clk             ;
;  D2[1]    ; clk        ; 3.799 ; 3.833 ; Rise       ; clk             ;
;  D2[2]    ; clk        ; 3.772 ; 3.880 ; Rise       ; clk             ;
;  D2[3]    ; clk        ; 3.787 ; 3.818 ; Rise       ; clk             ;
;  D2[4]    ; clk        ; 3.869 ; 3.803 ; Rise       ; clk             ;
;  D2[5]    ; clk        ; 3.710 ; 3.730 ; Rise       ; clk             ;
;  D2[6]    ; clk        ; 3.647 ; 3.638 ; Rise       ; clk             ;
; D3[*]     ; clk        ; 3.471 ; 3.477 ; Rise       ; clk             ;
;  D3[0]    ; clk        ; 3.726 ; 3.781 ; Rise       ; clk             ;
;  D3[1]    ; clk        ; 3.731 ; 3.860 ; Rise       ; clk             ;
;  D3[2]    ; clk        ; 3.481 ; 3.508 ; Rise       ; clk             ;
;  D3[3]    ; clk        ; 3.472 ; 3.495 ; Rise       ; clk             ;
;  D3[4]    ; clk        ; 3.471 ; 3.493 ; Rise       ; clk             ;
;  D3[5]    ; clk        ; 3.479 ; 3.506 ; Rise       ; clk             ;
;  D3[6]    ; clk        ; 3.507 ; 3.477 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; D0[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D3[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D3[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D3[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D3[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D3[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D3[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D3[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D3[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D3[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D3[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D3[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D3[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D3[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D3[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D3[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D3[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D3[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D3[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D3[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D3[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D3[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 267      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 267      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 203   ; 203  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Dec 02 17:53:31 2025
Info: Command: quartus_sta top_PF -c top_PF
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_PF.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.813
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.813             -33.647 clk 
Info (332146): Worst-case hold slack is 0.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.305               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.696 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.419
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.419             -27.822 clk 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.296               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.696 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.929
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.929              -8.987 clk 
Info (332146): Worst-case hold slack is 0.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.150               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -66.668 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4744 megabytes
    Info: Processing ended: Tue Dec 02 17:53:33 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


