41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 137 40 0 \NUL
English, Samuel
22 8 96 78 72 0 \NUL
sdenglis
8 64 176 113 127 1 0
8 64 216 113 167 1 0
8 64 256 113 207 1 0
20 160 144 219 125 0
in_3
20 160 184 219 165 0
in_2
20 160 224 219 205 0
in_1
8 64 296 113 247 1 0
20 160 264 219 245 0
in_0
22 24 568 112 548 0 \NUL
Part A Output
22 288 568 378 548 0 \NUL
Part B Output
22 536 568 625 548 0 \NUL
Part C Output
22 536 592 692 572 0 \NUL
SOP condition reciever;
22 536 616 753 596 0 \NUL
SOP NAND & NOR gate solutions
7 352 528 401 479 0 1
19 288 496 347 477 0
b
19 32 472 91 453 0
in_0
19 48 448 107 429 0
in_1
19 64 424 123 405 0
in_2
19 80 400 139 381 0
in_3
11 168 512 195 414 0 1
7 552 528 601 479 0 1
19 464 496 523 477 0
c_0
22 608 512 672 492 0 \NUL
SOP/POS
7 552 448 601 399 0 1
7 552 488 601 439 0 1
19 464 416 523 397 0
c_2
19 464 456 523 437 0
c_1
22 608 472 684 452 0 \NUL
NAND Only
22 608 432 761 412 0 \NUL
NOR Only (extra credit)
22 24 592 235 572 0 \NUL
7 segment display with reciever
22 24 616 270 596 0 \NUL
components,  interacts with switches.
22 288 592 474 572 0 \NUL
Reciever for >= 11 condition
22 288 616 478 596 0 \NUL
on our boolean algebra table
1 161 254 110 271
1 110 231 161 214
1 110 191 161 174
1 110 151 161 134
1 344 486 353 503
1 88 462 169 496
1 104 438 169 490
1 120 414 169 484
1 136 390 169 478
1 553 503 520 486
1 553 423 520 406
1 553 463 520 446
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 137 40 0 \NUL
English, Samuel
22 8 96 78 72 0 \NUL
sdenglis
19 184 480 243 461 0
b
4 352 184 401 135 2 0
4 352 256 401 207 2 0
4 352 312 401 263 2 0
4 352 376 401 327 2 0
4 352 432 401 383 2 0
3 432 264 481 215 1 0
3 432 384 481 335 0 0
3 480 320 529 271 0 1
5 264 168 313 119 0
5 264 192 313 143 0
5 264 200 313 151 0
5 264 240 313 191 0
5 264 248 313 199 0
5 264 320 313 271 0
5 264 304 313 255 0
5 264 296 313 247 0
5 264 376 313 327 0
5 264 368 313 319 0
5 264 360 313 311 0
5 264 424 313 375 0
5 264 416 313 367 0
5 264 432 313 383 0
5 264 440 313 391 0
20 536 304 595 285 0
b
19 184 248 243 229 0
in_0
19 184 240 243 221 0
in_1
19 184 232 243 213 0
in_2
19 184 224 243 205 0
in_3
19 184 304 243 285 0
in_0
19 184 296 243 277 0
in_1
19 184 288 243 269 0
in_2
19 184 280 243 261 0
in_3
19 184 368 243 349 0
in_0
19 184 360 243 341 0
in_1
19 184 352 243 333 0
in_2
19 184 344 243 325 0
in_3
19 184 424 243 405 0
in_0
19 184 416 243 397 0
in_1
19 184 408 243 389 0
in_2
19 184 400 243 381 0
in_3
19 184 176 243 157 0
in_0
19 184 168 243 149 0
in_1
19 184 160 243 141 0
in_2
19 184 152 243 133 0
in_3
7 344 496 393 447 0 1
22 144 64 467 44 0 \NUL
// converted boolean logic circuit for values >= 11
22 192 520 385 500 0 \NUL
// reciever for >= 11 condition
22 592 88 604 68 0 \NUL
1
22 752 88 764 68 0 \NUL
0
22 624 88 636 68 0 \NUL
0
22 656 88 668 68 0 \NUL
1
22 688 88 700 68 0 \NUL
0
22 592 112 604 92 0 \NUL
1
22 752 112 764 92 0 \NUL
0
22 624 112 636 92 0 \NUL
0
22 656 112 668 92 0 \NUL
1
22 592 136 604 116 0 \NUL
1
22 752 136 764 116 0 \NUL
0
22 656 136 668 116 0 \NUL
0
22 688 136 700 116 0 \NUL
0
22 592 160 604 140 0 \NUL
1
22 752 160 764 140 0 \NUL
0
22 624 160 636 140 0 \NUL
1
22 656 160 668 140 0 \NUL
0
22 592 184 604 164 0 \NUL
1
22 752 184 764 164 0 \NUL
0
22 624 184 636 164 0 \NUL
1
22 688 184 700 164 0 \NUL
0
22 592 208 604 188 0 \NUL
1
22 752 208 764 188 0 \NUL
0
22 656 208 668 188 0 \NUL
1
22 688 112 700 92 0 \NUL
1
22 624 136 636 116 0 \NUL
1
22 688 160 700 140 0 \NUL
1
22 656 184 668 164 0 \NUL
1
22 624 208 636 188 0 \NUL
1
22 688 208 700 188 0 \NUL
1
22 584 40 766 20 0 \NUL
Truth table for values >= 11
22 584 64 616 44 0 \NUL
in_3
22 616 64 648 44 0 \NUL
in_2
22 648 64 680 44 0 \NUL
in_1
22 680 64 712 44 0 \NUL
in_0
22 752 64 764 44 0 \NUL
b
22 24 648 62 628 0 \NUL
Note:
22 24 680 246 660 0 \NUL
This is the only condensed circuit
22 24 704 216 684 0 \NUL
for reasons of efficiency. It is
22 24 728 262 708 0 \NUL
entirely readable, knowing that each
22 24 752 255 732 0 \NUL
truth table branch input is arranged
22 24 776 278 756 0 \NUL
in descending order, from in_3 to in_0.
4 352 184 401 135 2 0
5 264 168 313 119 0
5 264 192 313 143 0
5 264 200 313 151 0
19 184 176 243 157 0
in_0
19 184 168 243 149 0
in_1
19 184 160 243 141 0
in_2
19 184 152 243 133 0
in_3
5 264 248 313 199 0
1 398 231 433 239
1 398 159 433 225
1 433 253 398 287
1 398 407 433 373
1 398 351 433 345
1 478 239 481 281
1 481 309 478 359
1 353 145 310 143
1 353 164 310 167
1 353 173 310 175
1 353 217 310 215
1 353 226 310 223
1 353 273 310 271
1 353 282 310 279
1 353 301 310 295
1 353 337 310 335
1 353 346 310 343
1 353 356 310 351
1 353 393 310 391
1 310 399 353 402
1 353 412 310 407
1 353 421 310 415
1 526 295 537 294
1 240 214 265 215
1 240 222 265 223
1 240 270 265 271
1 240 278 265 279
1 240 294 265 295
1 240 334 265 335
1 240 342 265 343
1 240 350 265 351
1 240 390 265 391
1 240 398 265 399
1 240 406 265 407
1 265 415 240 414
1 265 175 240 166
1 240 158 265 167
1 240 142 265 143
1 353 154 240 150
1 353 236 240 230
1 353 245 240 238
1 353 292 240 286
1 240 358 353 365
1 240 470 345 471
1 353 145 310 143
1 353 164 310 167
1 353 173 310 175
1 265 175 240 166
1 240 158 265 167
1 240 142 265 143
1 353 154 240 150
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 137 40 0 \NUL
English, Samuel
22 8 96 78 72 0 \NUL
sdenglis
7 424 184 473 135 0 1
19 336 152 395 133 0
c_0
4 400 264 449 215 2 0
19 40 152 99 133 0
in_3
19 40 184 99 165 0
in_2
19 40 216 99 197 0
in_1
19 40 248 99 229 0
in_0
5 112 200 161 151 0
5 112 168 161 119 0
5 112 232 161 183 0
3 200 200 249 151 1 0
3 248 240 297 191 0 0
19 40 288 99 269 0
in_3
19 40 320 99 301 0
in_2
19 40 352 99 333 0
in_1
19 40 384 99 365 0
in_0
5 112 368 161 319 0
5 112 304 161 255 0
3 200 336 249 287 1 0
3 248 376 297 327 0 0
19 40 424 99 405 0
in_3
19 40 456 99 437 0
in_2
19 40 488 99 469 0
in_1
19 40 520 99 501 0
in_0
5 112 440 161 391 0
5 112 536 161 487 0
19 40 560 99 541 0
in_3
19 40 592 99 573 0
in_2
19 40 624 99 605 0
in_1
19 40 656 99 637 0
in_0
5 112 576 161 527 0
3 200 504 249 455 1 0
3 248 448 297 399 0 0
3 200 640 249 591 1 0
3 248 584 297 535 0 0
20 456 248 515 229 0
c_0
22 728 96 740 76 0 \NUL
1
22 616 96 628 76 0 \NUL
0
22 680 96 692 76 0 \NUL
1
22 584 96 596 76 0 \NUL
0
22 616 120 628 100 0 \NUL
1
22 648 120 660 100 0 \NUL
0
22 616 144 628 124 0 \NUL
1
22 584 144 596 124 0 \NUL
0
22 680 144 692 124 0 \NUL
0
22 616 168 628 148 0 \NUL
1
22 648 168 660 148 0 \NUL
1
22 584 168 596 148 0 \NUL
0
22 680 120 692 100 0 \NUL
1
22 648 144 660 124 0 \NUL
1
22 680 168 692 148 0 \NUL
1
22 600 48 726 28 0 \NUL
Truth table for SOP
22 728 120 740 100 0 \NUL
1
22 728 144 740 124 0 \NUL
1
22 728 168 740 148 0 \NUL
1
22 648 96 660 76 0 \NUL
0
22 584 120 596 100 0 \NUL
0
22 168 64 427 44 0 \NUL
Boolean logic circuit for Sum of Product
22 168 88 371 68 0 \NUL
values derived from truth table
22 576 72 608 52 0 \NUL
in_3
22 608 72 640 52 0 \NUL
in_2
22 640 72 672 52 0 \NUL
in_1
22 672 72 704 52 0 \NUL
in_0
22 720 72 747 52 0 \NUL
c_0
22 392 128 508 108 0 \NUL
SOP c_0 reciever
22 400 288 508 268 0 \NUL
SOP c_0 sender
1 425 159 392 142
1 201 161 158 143
1 158 175 201 175
1 201 189 158 207
1 246 175 249 201
1 249 229 96 238
1 113 143 96 142
1 96 174 113 175
1 113 207 96 206
1 201 297 158 279
1 96 310 201 311
1 158 343 201 325
1 113 279 96 278
1 96 342 113 343
1 246 311 249 337
1 96 374 249 365
1 113 511 96 510
1 96 414 113 415
1 201 493 158 511
1 96 446 201 465
1 249 409 158 415
1 246 479 249 437
1 96 478 201 479
1 96 550 113 551
1 249 545 158 551
1 96 614 201 615
1 249 573 246 615
1 201 601 96 582
1 201 629 96 646
1 401 225 294 215
1 294 559 401 253
1 294 423 401 244
1 294 351 401 234
1 446 239 457 238
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 137 40 0 \NUL
English, Samuel
22 8 96 78 72 0 \NUL
sdenglis
22 8 96 78 72 0 \NUL
sdenglis
3 464 256 513 207 2 1
19 40 144 99 125 0
in_3
19 40 176 99 157 0
in_2
19 40 208 99 189 0
in_1
19 40 240 99 221 0
in_0
7 552 176 601 127 0 1
19 464 144 523 125 0
c_1
22 608 160 684 140 0 \NUL
NAND Only
19 40 288 99 269 0
in_3
19 40 320 99 301 0
in_2
19 40 352 99 333 0
in_1
19 40 384 99 365 0
in_0
19 40 432 99 413 0
in_3
19 40 464 99 445 0
in_2
19 40 496 99 477 0
in_1
19 40 528 99 509 0
in_0
19 40 576 99 557 0
in_3
19 40 608 99 589 0
in_2
19 40 640 99 621 0
in_1
19 40 672 99 653 0
in_0
3 112 160 161 111 0 1
3 112 192 161 143 0 1
3 112 224 161 175 0 1
3 112 304 161 255 0 1
3 112 368 161 319 0 1
3 112 448 161 399 0 1
3 112 544 161 495 0 1
3 112 592 161 543 0 1
3 296 216 345 167 2 1
3 296 368 345 319 2 1
3 296 472 345 423 2 1
3 296 616 345 567 2 1
20 520 240 579 221 0
c_1
22 752 696 764 676 0 \NUL
1
22 640 696 652 676 0 \NUL
0
22 704 696 716 676 0 \NUL
1
22 608 696 620 676 0 \NUL
0
22 640 720 652 700 0 \NUL
1
22 672 720 684 700 0 \NUL
0
22 640 744 652 724 0 \NUL
1
22 608 744 620 724 0 \NUL
0
22 704 744 716 724 0 \NUL
0
22 640 768 652 748 0 \NUL
1
22 672 768 684 748 0 \NUL
1
22 608 768 620 748 0 \NUL
0
22 704 720 716 700 0 \NUL
1
22 672 744 684 724 0 \NUL
1
22 704 768 716 748 0 \NUL
1
22 600 648 774 628 0 \NUL
Truth table for SOP (same)
22 752 720 764 700 0 \NUL
1
22 752 744 764 724 0 \NUL
1
22 752 768 764 748 0 \NUL
1
22 672 696 684 676 0 \NUL
0
22 608 720 620 700 0 \NUL
0
22 600 672 632 652 0 \NUL
in_3
22 632 672 664 652 0 \NUL
in_2
22 664 672 696 652 0 \NUL
in_1
22 696 672 728 652 0 \NUL
in_0
22 744 672 771 652 0 \NUL
c_1
22 408 112 566 92 0 \NUL
SOP/NAND c_1 reciever
22 592 240 742 220 0 \NUL
SOP/NAND c_1 sender
22 168 64 427 44 0 \NUL
Boolean logic circuit for Sum of Product
22 168 88 326 68 0 \NUL
only using NAND gates!
1 553 151 520 134
1 113 121 96 134
1 113 149 96 134
1 113 153 96 166
1 113 181 96 166
1 113 185 96 198
1 113 213 96 198
1 96 278 113 265
1 113 293 96 278
1 113 329 96 342
1 113 357 96 342
1 113 409 96 422
1 113 437 96 422
1 113 505 96 518
1 113 533 96 518
1 113 553 96 566
1 113 581 96 566
1 521 230 510 231
1 465 226 342 343
1 342 447 465 236
1 465 245 342 591
1 158 567 297 577
1 297 586 96 598
1 96 630 297 596
1 297 605 96 662
1 297 433 158 423
1 96 454 297 442
1 297 452 96 486
1 158 519 297 461
1 297 357 96 374
1 158 343 297 348
1 297 338 96 310
1 297 329 158 279
1 342 191 465 217
1 96 230 297 205
1 158 199 297 196
1 158 167 297 186
1 297 177 158 135
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 137 40 0 \NUL
English, Samuel
22 8 96 78 72 0 \NUL
sdenglis
22 8 96 78 72 0 \NUL
sdenglis
19 40 152 99 133 0
in_3
19 40 184 99 165 0
in_2
19 40 216 99 197 0
in_1
19 40 248 99 229 0
in_0
4 472 264 521 215 2 1
19 40 296 99 277 0
in_3
19 40 328 99 309 0
in_2
19 40 360 99 341 0
in_1
19 40 392 99 373 0
in_0
19 40 440 99 421 0
in_3
19 40 472 99 453 0
in_2
19 40 504 99 485 0
in_1
19 40 536 99 517 0
in_0
19 40 584 99 565 0
in_3
19 40 616 99 597 0
in_2
19 40 648 99 629 0
in_1
19 40 680 99 661 0
in_0
7 472 192 521 143 0 1
19 384 160 443 141 0
c_2
22 536 176 689 156 0 \NUL
NOR Only (extra credit)
20 576 248 635 229 0
c_2
4 520 264 569 215 0 1
4 272 184 321 135 2 1
4 272 344 321 295 2 1
4 272 496 321 447 2 1
4 272 640 321 591 2 1
4 96 264 145 215 0 1
4 96 344 145 295 0 1
4 96 408 145 359 0 1
4 96 488 145 439 0 1
4 96 520 145 471 0 1
4 96 632 145 583 0 1
4 96 664 145 615 0 1
4 96 696 145 647 0 1
22 752 696 764 676 0 \NUL
1
22 640 696 652 676 0 \NUL
0
22 704 696 716 676 0 \NUL
1
22 608 696 620 676 0 \NUL
0
22 640 720 652 700 0 \NUL
1
22 672 720 684 700 0 \NUL
0
22 640 744 652 724 0 \NUL
1
22 608 744 620 724 0 \NUL
0
22 704 744 716 724 0 \NUL
0
22 640 768 652 748 0 \NUL
1
22 672 768 684 748 0 \NUL
1
22 608 768 620 748 0 \NUL
0
22 704 720 716 700 0 \NUL
1
22 672 744 684 724 0 \NUL
1
22 704 768 716 748 0 \NUL
1
22 600 648 774 628 0 \NUL
Truth table for SOP (same)
22 752 720 764 700 0 \NUL
1
22 752 744 764 724 0 \NUL
1
22 752 768 764 748 0 \NUL
1
22 672 696 684 676 0 \NUL
0
22 608 720 620 700 0 \NUL
0
22 16 728 179 708 0 \NUL
Discrete, inverted inputs
22 600 672 632 652 0 \NUL
in_3
22 632 672 664 652 0 \NUL
in_2
22 664 672 696 652 0 \NUL
in_1
22 696 672 728 652 0 \NUL
in_0
22 744 672 771 652 0 \NUL
c_2
22 336 128 486 108 0 \NUL
SOP/NOR c_2 reciever
22 640 248 782 228 0 \NUL
SOP/NOR c_2 sender
22 168 64 427 44 0 \NUL
Boolean logic circuit for Sum of Product
22 168 88 318 68 0 \NUL
only using NOR gates!
1 473 167 440 150
1 521 225 518 239
1 518 239 521 253
1 577 238 566 239
1 318 159 473 225
1 473 234 318 319
1 318 471 473 244
1 473 253 318 615
1 142 239 273 173
1 273 145 96 142
1 96 206 273 164
1 96 174 273 154
1 142 319 273 314
1 96 286 273 305
1 273 324 96 350
1 142 383 273 333
1 273 457 96 430
1 273 466 142 463
1 273 601 96 574
1 142 607 273 610
1 273 620 142 639
1 97 657 96 670
1 97 685 96 670
1 97 653 96 638
1 97 625 96 638
1 97 621 96 606
1 96 606 97 593
1 97 509 96 494
1 97 481 96 494
1 97 477 96 462
1 97 449 96 462
1 96 382 97 397
1 97 369 96 382
1 97 333 96 318
1 96 318 97 305
1 97 253 96 238
1 97 225 96 238
1 142 671 273 629
1 273 476 142 495
1 96 526 273 485
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
