// Verilog sine ROMs initialization for Block RAM Resources
// Copyright (c) Uwe Meyer-Baese
80
83
86
89
8c
90
93
96
99
9c
9f
a2
a5
a8
ab
ae
b1
b4
b6
b9
bc
bf
c2
c4
c7
c9
cc
ce
d1
d3
d6
d8
da
dc
de
e0
e2
e4
e6
e8
ea
ec
ed
ef
f0
f2
f3
f4
f6
f7
f8
f9
fa
fb
fb
fc
fd
fd
fe
fe
fe
ff
ff
ff
ff
ff
ff
ff
fe
fe
fd
fd
fc
fc
fb
fa
f9
f8
f7
f6
f5
f4
f2
f1
f0
ee
ec
eb
e9
e7
e5
e3
e1
df
dd
db
d9
d7
d4
d2
d0
cd
cb
c8
c5
c3
c0
bd
bb
b8
b5
b2
af
ac
a9
a7
a4
a0
9d
9a
97
94
91
8e
8b
88
85
82
7e
7b
78
75
72
6f
6c
69
66
63
60
5c
59
57
54
51
4e
4b
48
45
43
40
3d
3b
38
35
33
30
2e
2c
29
27
25
23
21
1f
1d
1b
19
17
15
14
12
10
0f
0e
0c
0b
0a
09
08
07
06
05
04
04
03
03
02
02
01
01
01
01
01
01
01
02
02
02
03
03
04
05
05
06
07
08
09
0a
0c
0d
0e
10
11
13
14
16
18
1a
1c
1e
20
22
24
26
28
2a
2d
2f
32
34
37
39
3c
3e
41
44
47
4a
4c
4f
52
55
58
5b
5e
61
64
67
6a
6d
70
74
77
7a
7d
80
