Fitter report for ROBOCOL_FINAL
Tue Mar  9 11:35:57 2021
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Mar  9 11:35:57 2021       ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                   ; ROBOCOL_FINAL                               ;
; Top-level Entity Name           ; ROBOCOL_FINAL                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA4U23C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 9,748 / 15,880 ( 61 % )                     ;
; Total registers                 ; 3358                                        ;
; Total pins                      ; 110 / 314 ( 35 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 2,764,800 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 270 ( 0 % )                             ;
; Total DSP Blocks                ; 18 / 84 ( 21 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 5 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA4U23C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  24.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                              ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; FPGA_CLK1_50~inputCLKENA0                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                               ;                  ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[2]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[2]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[2]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[2]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[2]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[2]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[3]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[3]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[3]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[3]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[3]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[3]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[4]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[4]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[4]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[4]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[4]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[4]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[5]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[5]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[5]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[5]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[5]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[5]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[6]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[6]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[6]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[6]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[6]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[6]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[7]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[7]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[7]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[7]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|PWM_SALIDA[7]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|PWM_SALIDA[7]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[0]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|SENTIDO_RX[0]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[0]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[0]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|SENTIDO_RX[0]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[0]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult3~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[1]                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|SENTIDO_RX[1]~_Duplicate_1                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[1]~_Duplicate_1                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult4~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[1]~_Duplicate_1                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorDerecha|SENTIDO_RX[1]~_Duplicate_2                                                                  ; Q                ;                       ;
; Detector_Mensajes:detectorDerecha|SENTIDO_RX[1]~_Duplicate_2                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult5~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[0]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[0]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[0]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[0]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[0]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[0]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[0]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[1]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[1]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[1]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[1]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[1]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[1]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[1]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[2]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[2]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[2]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[2]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[2]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[2]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[2]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[3]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[3]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[3]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[3]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[3]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[3]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[3]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[4]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[4]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[4]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[4]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[4]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[4]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[4]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[5]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[5]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[5]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[5]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[5]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[5]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[5]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[6]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[6]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[6]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[6]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[6]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[6]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[6]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[7]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[7]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[7]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[7]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[7]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[7]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|PWM_SALIDA[7]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AX               ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[0]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[0]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[0]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[0]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[0]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[0]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[0]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[1]                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[1]                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[1]~_Duplicate_1                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[1]~_Duplicate_1                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult1~8                                                                                                                       ; AY               ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[1]~_Duplicate_1                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[1]~_Duplicate_2                                                                ; Q                ;                       ;
; Detector_Mensajes:detectorIzquierda|SENTIDO_RX[1]~_Duplicate_2                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult2~8                                                                                                                       ; AY               ;                       ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|estado_actual_SDI.ESTADO_1                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|estado_actual_SDI.ESTADO_1~DUPLICATE                                               ;                  ;                       ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|estado_actual_SDI.ESTADO_3                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|estado_actual_SDI.ESTADO_3~DUPLICATE                                               ;                  ;                       ;
; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[0]~DUPLICATE                                            ;                  ;                       ;
; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[1]~DUPLICATE                                            ;                  ;                       ;
; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[17]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[17]~DUPLICATE                                           ;                  ;                       ;
; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[18]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[18]~DUPLICATE                                           ;                  ;                       ;
; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[21]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[21]~DUPLICATE                                           ;                  ;                       ;
; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[26]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|conteo[26]~DUPLICATE                                           ;                  ;                       ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[4]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[4]~DUPLICATE                                                          ;                  ;                       ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[5]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[5]~DUPLICATE                                                          ;                  ;                       ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[21]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[21]~DUPLICATE                                                         ;                  ;                       ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[25]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[25]~DUPLICATE                                                         ;                  ;                       ;
; ADC_interface:ADC_MODULE|datosRecibidos[1]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|datosRecibidos[1]~DUPLICATE                                                                          ;                  ;                       ;
; ADC_interface:ADC_MODULE|datosRecibidos[2]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|datosRecibidos[2]~DUPLICATE                                                                          ;                  ;                       ;
; ADC_interface:ADC_MODULE|datosRecibidos[6]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|datosRecibidos[6]~DUPLICATE                                                                          ;                  ;                       ;
; ADC_interface:ADC_MODULE|datosRecibidos[7]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|datosRecibidos[7]~DUPLICATE                                                                          ;                  ;                       ;
; ADC_interface:ADC_MODULE|datosRecibidos[8]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|datosRecibidos[8]~DUPLICATE                                                                          ;                  ;                       ;
; ADC_interface:ADC_MODULE|datosRecibidos[9]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_interface:ADC_MODULE|datosRecibidos[9]~DUPLICATE                                                                          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[1]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[2]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[5]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[5]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[12]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[12]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[13]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_Digit_Index[0]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_Digit_Index[0]~DUPLICATE     ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_Digit_Index[1]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_Digit_Index[1]~DUPLICATE     ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_Loop_Count[0]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_Loop_Count[0]~DUPLICATE      ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_Loop_Count[1]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_Loop_Count[1]~DUPLICATE      ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_SM_Main.s_ADD      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_SM_Main.s_ADD~DUPLICATE      ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_SM_Main.s_BCD_DONE ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_SM_Main.s_BCD_DONE~DUPLICATE ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[3]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[3]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[4]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[4]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[7]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[9]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[11]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[11]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[12]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[12]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[13]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[14]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[1]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[3]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[3]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[5]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[5]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[7]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[11]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[11]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[0]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[1]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[2]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[5]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[5]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[7]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[8]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[8]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[9]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[10]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[10]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[12]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[12]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[13]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[14]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[0]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[1]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[2]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[3]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[3]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[8]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[8]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[9]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[10]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[10]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[13]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[14]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[0]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[1]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[5]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[5]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[7]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[9]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[13]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[14]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[0]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[2]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[7]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[8]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[8]~DUPLICATE             ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[12]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[12]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[13]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[14]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE            ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[7]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[9]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[11]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[11]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[2]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[4]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[4]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[5]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[5]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[6]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[6]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[9]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[10]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[10]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[12]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[12]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[14]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[0]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[1]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[2]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[4]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[4]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[6]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[6]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[7]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[10]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[10]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[11]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[11]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[14]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[4]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[4]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[11]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[11]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[14]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[15]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[15]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[1]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[2]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[7]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[9]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[12]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[12]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[13]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[14]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[1]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[2]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[4]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[4]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[7]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[8]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[8]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[9]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE          ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[11]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[11]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[12]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[12]~DUPLICATE         ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[1]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[9]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[12]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[12]~DUPLICATE               ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[13]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE               ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[4]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[4]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[5]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[5]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[7]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[11]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[11]~DUPLICATE               ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[4]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[4]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[7]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[7]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[14]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE               ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[1]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[1]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[2]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[5]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[5]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[14]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE               ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[2]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[3]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[3]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[8]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[8]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[9]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[9]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[10]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[10]~DUPLICATE               ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[11]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[11]~DUPLICATE               ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[0]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[2]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[2]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[8]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[8]~DUPLICATE                ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[13]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[13]~DUPLICATE               ;                  ;                       ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[14]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[14]~DUPLICATE               ;                  ;                       ;
; Detector_Mensajes:detectorDerecha|TEMPORAL[3]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Detector_Mensajes:detectorDerecha|TEMPORAL[3]~DUPLICATE                                                                       ;                  ;                       ;
; Detector_Mensajes:detectorIzquierda|TEMPORAL[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Detector_Mensajes:detectorIzquierda|TEMPORAL[1]~DUPLICATE                                                                     ;                  ;                       ;
; Detector_Mensajes:detectorIzquierda|TEMPORAL[3]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Detector_Mensajes:detectorIzquierda|TEMPORAL[3]~DUPLICATE                                                                     ;                  ;                       ;
; Detector_Mensajes:detectorIzquierda|TEMPORAL[4]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Detector_Mensajes:detectorIzquierda|TEMPORAL[4]~DUPLICATE                                                                     ;                  ;                       ;
; Detector_Mensajes_01:detectorEnable|TEMPORAL[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Detector_Mensajes_01:detectorEnable|TEMPORAL[1]~DUPLICATE                                                                     ;                  ;                       ;
; Detector_Mensajes_01:detectorEnable|TEMPORAL[4]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Detector_Mensajes_01:detectorEnable|TEMPORAL[4]~DUPLICATE                                                                     ;                  ;                       ;
; Detector_Mensajes_01:detectorEnable|estado_actual.ESPERANDO_BYTE                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Detector_Mensajes_01:detectorEnable|estado_actual.ESPERANDO_BYTE~DUPLICATE                                                    ;                  ;                       ;
; Encoder:Encoder1|Count[2]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[2]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder1|Count[3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[3]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder1|Count[4]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[4]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder1|Count[5]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[5]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder1|Count[6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[6]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder1|Count[7]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[7]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder1|Count[9]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[9]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder1|Count[10]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[10]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[11]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[11]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[12]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[12]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[13]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[13]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[14]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[14]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[15]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[15]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[16]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[16]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[17]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[17]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[18]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[18]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[19]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[19]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[20]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[20]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[22]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[22]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[23]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[23]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[25]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[25]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[27]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[27]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[31]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[31]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[33]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[33]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder1|Count[35]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder1|Count[35]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|ChannelA_delayed[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|ChannelA_delayed[1]~DUPLICATE                                                                                ;                  ;                       ;
; Encoder:Encoder2|ChannelB_delayed[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|ChannelB_delayed[1]~DUPLICATE                                                                                ;                  ;                       ;
; Encoder:Encoder2|ChannelB_delayed[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|ChannelB_delayed[2]~DUPLICATE                                                                                ;                  ;                       ;
; Encoder:Encoder2|Count[1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[1]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder2|Count[3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[3]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder2|Count[5]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[5]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder2|Count[6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[6]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder2|Count[7]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[7]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder2|Count[8]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[8]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder2|Count[10]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[10]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[11]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[11]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[12]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[12]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[13]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[13]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[14]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[14]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[15]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[15]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[16]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[16]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[17]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[17]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[18]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[18]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[20]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[20]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[21]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[21]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[23]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[23]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[24]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[24]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[25]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[25]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[26]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[26]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[27]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[27]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[28]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[28]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[29]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[29]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[30]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[30]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[31]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[31]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[32]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[32]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[33]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[33]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[34]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[34]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder2|Count[35]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder2|Count[35]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|ChannelB_delayed[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|ChannelB_delayed[2]~DUPLICATE                                                                                ;                  ;                       ;
; Encoder:Encoder3|Count[1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[1]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder3|Count[2]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[2]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder3|Count[3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[3]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder3|Count[5]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[5]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder3|Count[6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[6]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder3|Count[7]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[7]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder3|Count[9]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[9]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder3|Count[10]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[10]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[12]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[12]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[13]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[13]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[14]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[14]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[16]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[16]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[18]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[18]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[19]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[19]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[20]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[20]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[22]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[22]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[24]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[24]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[25]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[25]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[29]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[29]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[30]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[30]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[31]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[31]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder3|Count[32]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder3|Count[32]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|ChannelA_delayed[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|ChannelA_delayed[1]~DUPLICATE                                                                                ;                  ;                       ;
; Encoder:Encoder4|ChannelB_delayed[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|ChannelB_delayed[2]~DUPLICATE                                                                                ;                  ;                       ;
; Encoder:Encoder4|Count[1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[1]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder4|Count[2]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[2]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder4|Count[3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[3]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder4|Count[5]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[5]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder4|Count[6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[6]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder4|Count[7]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[7]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder4|Count[8]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[8]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder4|Count[10]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[10]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[11]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[11]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[12]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[12]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[13]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[13]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[14]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[14]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[15]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[15]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[16]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[16]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[17]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[17]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[18]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[18]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[19]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[19]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[20]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[20]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[21]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[21]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[23]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[23]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[24]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[24]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[25]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[25]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[26]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[26]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[27]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[27]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[28]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[28]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[29]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[29]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[30]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[30]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[31]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[31]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[32]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[32]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[33]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[33]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[34]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[34]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder4|Count[35]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder4|Count[35]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|ChannelA_delayed[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|ChannelA_delayed[1]~DUPLICATE                                                                                ;                  ;                       ;
; Encoder:Encoder5|ChannelB_delayed[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|ChannelB_delayed[2]~DUPLICATE                                                                                ;                  ;                       ;
; Encoder:Encoder5|Count[0]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[0]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[1]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[2]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[2]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[3]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[5]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[5]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[6]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[7]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[7]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[8]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[8]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[9]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[9]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder5|Count[10]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[10]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[11]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[11]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[12]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[12]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[15]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[15]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[16]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[16]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[17]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[17]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[18]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[18]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[19]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[19]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[20]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[20]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[21]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[21]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[23]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[23]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[24]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[24]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[25]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[25]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder5|Count[31]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder5|Count[31]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[1]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder6|Count[2]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[2]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder6|Count[4]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[4]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder6|Count[5]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[5]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder6|Count[6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[6]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder6|Count[8]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[8]~DUPLICATE                                                                                           ;                  ;                       ;
; Encoder:Encoder6|Count[10]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[10]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[11]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[11]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[12]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[12]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[13]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[13]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[14]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[14]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[15]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[15]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[16]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[16]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[17]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[17]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[18]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[18]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[19]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[19]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[24]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[24]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[28]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[28]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[29]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[29]~DUPLICATE                                                                                          ;                  ;                       ;
; Encoder:Encoder6|Count[31]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Encoder:Encoder6|Count[31]~DUPLICATE                                                                                          ;                  ;                       ;
; SH_REG:SH_REG1|bitpos_reg[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SH_REG:SH_REG1|bitpos_reg[1]~DUPLICATE                                                                                        ;                  ;                       ;
; SH_REG:SH_REG1|bitpos_reg[7]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SH_REG:SH_REG1|bitpos_reg[7]~DUPLICATE                                                                                        ;                  ;                       ;
; SH_REG:SH_REG1|state.STATE_0                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SH_REG:SH_REG1|state.STATE_0~DUPLICATE                                                                                        ;                  ;                       ;
; SH_REG:SH_REG1|state.STATE_2                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SH_REG:SH_REG1|state.STATE_2~DUPLICATE                                                                                        ;                  ;                       ;
; SH_REG:SH_REG1|state.STATE_AUX                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SH_REG:SH_REG1|state.STATE_AUX~DUPLICATE                                                                                      ;                  ;                       ;
; StateMachineTX:StateMach1|St_Register.St_Count4                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; StateMachineTX:StateMach1|St_Register.St_Count4~DUPLICATE                                                                     ;                  ;                       ;
; TimerEspera:Timer1|St_Register[2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerEspera:Timer1|St_Register[2]~DUPLICATE                                                                                   ;                  ;                       ;
; TimerEspera:Timer1|St_Register[5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerEspera:Timer1|St_Register[5]~DUPLICATE                                                                                   ;                  ;                       ;
; TimerEspera:Timer1|St_Register[11]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerEspera:Timer1|St_Register[11]~DUPLICATE                                                                                  ;                  ;                       ;
; TimerEspera:Timer1|St_Register[16]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerEspera:Timer1|St_Register[16]~DUPLICATE                                                                                  ;                  ;                       ;
; TimerEspera:Timer1|St_Register[19]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TimerEspera:Timer1|St_Register[19]~DUPLICATE                                                                                  ;                  ;                       ;
; uart:uartModule|baud_rate_gen:uart_baud|rx_acc[0]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart:uartModule|baud_rate_gen:uart_baud|rx_acc[0]~DUPLICATE                                                                   ;                  ;                       ;
; uart:uartModule|baud_rate_gen:uart_baud|rx_acc[2]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart:uartModule|baud_rate_gen:uart_baud|rx_acc[2]~DUPLICATE                                                                   ;                  ;                       ;
; uart:uartModule|baud_rate_gen:uart_baud|rx_acc[3]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart:uartModule|baud_rate_gen:uart_baud|rx_acc[3]~DUPLICATE                                                                   ;                  ;                       ;
; uart:uartModule|transmitter:uart_tx|bitpos[0]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart:uartModule|transmitter:uart_tx|bitpos[0]~DUPLICATE                                                                       ;                  ;                       ;
; uart:uartModule|transmitter:uart_tx|bitpos[2]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart:uartModule|transmitter:uart_tx|bitpos[2]~DUPLICATE                                                                       ;                  ;                       ;
; uart:uartModule|transmitter:uart_tx|state.STATE_START                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart:uartModule|transmitter:uart_tx|state.STATE_START~DUPLICATE                                                               ;                  ;                       ;
; uart:uartModule|transmitter:uart_tx|state.STATE_STOP                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart:uartModule|transmitter:uart_tx|state.STATE_STOP~DUPLICATE                                                                ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 21254 ) ; 0.00 % ( 0 / 21254 )       ; 0.00 % ( 0 / 21254 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 21254 ) ; 0.00 % ( 0 / 21254 )       ; 0.00 % ( 0 / 21254 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 21254 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/franz/Documents/TESIS/Robocol_HW_SW/ROBOCOL_FINAL.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9,748 / 15,880        ; 61 %  ;
; ALMs needed [=A-B+C]                                        ; 9,748                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,963 / 15,880        ; 63 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,091                 ;       ;
;         [b] ALMs used for LUT logic                         ; 8,451                 ;       ;
;         [c] ALMs used for registers                         ; 421                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 314 / 15,880          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 99 / 15,880           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ;       ;
;         [c] Due to LAB input limits                         ; 92                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,248 / 1,588         ; 79 %  ;
;     -- Logic LABs                                           ; 1,248                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 17,878                ;       ;
;     -- 7 input functions                                    ; 57                    ;       ;
;     -- 6 input functions                                    ; 931                   ;       ;
;     -- 5 input functions                                    ; 1,171                 ;       ;
;     -- 4 input functions                                    ; 3,769                 ;       ;
;     -- <=3 input functions                                  ; 11,950                ;       ;
; Combinational ALUT usage for route-throughs                 ; 668                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,358                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,024 / 31,760        ; 10 %  ;
;         -- Secondary logic registers                        ; 334 / 31,760          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,028                 ;       ;
;         -- Routing optimization registers                   ; 330                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 110 / 314             ; 35 %  ;
;     -- Clock pins                                           ; 5 / 6                 ; 83 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 270               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 2,764,800         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 2,764,800         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 18 / 84               ; 21 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 5                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 72                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 76                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 76                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 19.3% / 18.3% / 22.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 27.2% / 24.8% / 39.0% ;       ;
; Maximum fan-out                                             ; 2734                  ;       ;
; Highest non-global fan-out                                  ; 790                   ;       ;
; Total fan-out                                               ; 70563                 ;       ;
; Average fan-out                                             ; 3.17                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9748 / 15880 ( 61 % ) ; 0 / 15880 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 9748                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9963 / 15880 ( 63 % ) ; 0 / 15880 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1091                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 8451                  ; 0                              ;
;         [c] ALMs used for registers                         ; 421                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 314 / 15880 ( 2 % )   ; 0 / 15880 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 99 / 15880 ( < 1 % )  ; 0 / 15880 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 92                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1248 / 1588 ( 79 % )  ; 0 / 1588 ( 0 % )               ;
;     -- Logic LABs                                           ; 1248                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 17878                 ; 0                              ;
;     -- 7 input functions                                    ; 57                    ; 0                              ;
;     -- 6 input functions                                    ; 931                   ; 0                              ;
;     -- 5 input functions                                    ; 1171                  ; 0                              ;
;     -- 4 input functions                                    ; 3769                  ; 0                              ;
;     -- <=3 input functions                                  ; 11950                 ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 668                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3024 / 31760 ( 10 % ) ; 0 / 31760 ( 0 % )              ;
;         -- Secondary logic registers                        ; 334 / 31760 ( 1 % )   ; 0 / 31760 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3028                  ; 0                              ;
;         -- Routing optimization registers                   ; 330                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 110                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 18 / 84 ( 21 % )      ; 0 / 84 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 110 ( < 1 % )     ; 0 / 110 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 89                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 89                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 71373                 ; 0                              ;
;     -- Registered Connections                               ; 9405                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 178                   ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 10                    ; 0                              ;
;     -- Output Ports                                         ; 11                    ; 0                              ;
;     -- Bidir Ports                                          ; 89                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO      ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; V11   ; 3B       ; 15           ; 0            ; 0            ; 2737                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 15           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 46           ; 0            ; 34           ; 122                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 46           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; L10   ; 8A       ; 4            ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; L9    ; 8A       ; 4            ; 61           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; H6    ; 8A       ; 4            ; 61           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; H5    ; 8A       ; 4            ; 61           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK    ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI    ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]     ; W15   ; 5A       ; 68           ; 12           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]     ; AA24  ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]     ; V16   ; 5A       ; 68           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]     ; V15   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]     ; AF26  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]     ; AE26  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]     ; Y16   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]     ; AA23  ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ARDUINO_IO[0]   ; AG13  ; 4A       ; 32           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[10]  ; AF15  ; 4A       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[11]  ; AG16  ; 4A       ; 40           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[12]  ; AH11  ; 4A       ; 38           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[13]  ; AH12  ; 4A       ; 40           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[14]  ; AH9   ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[15]  ; AG11  ; 4A       ; 38           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[1]   ; AF13  ; 4A       ; 32           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[2]   ; AG10  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[3]   ; AG9   ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[4]   ; U14   ; 4A       ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[5]   ; U13   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[6]   ; AG8   ; 4A       ; 32           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[7]   ; AH8   ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[8]   ; AF17  ; 4A       ; 40           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[9]   ; AE15  ; 4A       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_RESET_N ; AH7   ; 4A       ; 32           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[0]   ; V12   ; 3B       ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[10]  ; T8    ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[11]  ; T12   ; 3B       ; 18           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[12]  ; AH5   ; 3B       ; 21           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[13]  ; AH6   ; 3B       ; 21           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[14]  ; AH4   ; 3B       ; 19           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[15]  ; AG5   ; 3B       ; 19           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[16]  ; AH3   ; 3B       ; 18           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[17]  ; AH2   ; 3B       ; 18           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[18]  ; AF4   ; 3B       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[19]  ; AG6   ; 3B       ; 17           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[1]   ; AF7   ; 3B       ; 17           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[20]  ; AF5   ; 3B       ; 15           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[21]  ; AE4   ; 3B       ; 10           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[22]  ; T13   ; 3B       ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[23]  ; T11   ; 3B       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[24]  ; AE7   ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[25]  ; AF6   ; 3B       ; 15           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[26]  ; AF9   ; 3B       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[27]  ; AE8   ; 3B       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[28]  ; AD10  ; 3B       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[29]  ; AE9   ; 3B       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[2]   ; W12   ; 3B       ; 21           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[30]  ; AD11  ; 3B       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[31]  ; AF10  ; 3B       ; 17           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[32]  ; AD12  ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[33]  ; AE11  ; 3B       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[34]  ; AF11  ; 3B       ; 17           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[35]  ; AE12  ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[3]   ; AF8   ; 3B       ; 12           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[4]   ; Y8    ; 3A       ; 2            ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[5]   ; AB4   ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[6]   ; W8    ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[7]   ; Y4    ; 3A       ; 2            ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[8]   ; Y5    ; 3A       ; 2            ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0GPIO[9]   ; U11   ; 3B       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[0]   ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[10]  ; AG19  ; 4A       ; 51           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[11]  ; AF20  ; 4A       ; 53           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[12]  ; AC23  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[13]  ; AG18  ; 4A       ; 50           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[14]  ; AH26  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[15]  ; AA19  ; 4A       ; 50           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[16]  ; AG24  ; 4A       ; 61           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[17]  ; AF25  ; 4A       ; 65           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[18]  ; AH23  ; 4A       ; 59           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[19]  ; AG23  ; 4A       ; 59           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[1]   ; AG28  ; 4A       ; 65           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[20]  ; AE19  ; 4A       ; 48           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[21]  ; AF18  ; 4A       ; 48           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[22]  ; AD19  ; 4A       ; 48           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[23]  ; AE20  ; 4A       ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[24]  ; AE24  ; 4A       ; 62           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[25]  ; AD20  ; 4A       ; 51           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[26]  ; AF22  ; 4A       ; 55           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[27]  ; AH22  ; 4A       ; 59           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[28]  ; AH19  ; 4A       ; 51           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[29]  ; AH21  ; 4A       ; 57           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[2]   ; AA15  ; 4A       ; 46           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[30]  ; AG21  ; 4A       ; 55           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[31]  ; AH18  ; 4A       ; 50           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[32]  ; AD23  ; 4A       ; 57           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[33]  ; AE23  ; 4A       ; 62           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[34]  ; AA18  ; 4A       ; 50           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[35]  ; AC22  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[3]   ; AH27  ; 4A       ; 65           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[4]   ; AG26  ; 4A       ; 62           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[5]   ; AH24  ; 4A       ; 61           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[6]   ; AF23  ; 4A       ; 59           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[7]   ; AE22  ; 4A       ; 57           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[8]   ; AF21  ; 4A       ; 55           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1GPIO[9]   ; AG20  ; 4A       ; 53           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 16 ( 63 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 31 / 32 ( 97 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 56 / 68 ( 82 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 8 / 16 ( 50 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 13 ( 38 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 357        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 353        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 347        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 345        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 343        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 341        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 339        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 337        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 335        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 333        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 331        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 329        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 321        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 317        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 315        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 313        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 311        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 309        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 296        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 283        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 281        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 279        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 275        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 45         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 29         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 36         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 50         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 98         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 114        ; 4A             ; GPIO_1GPIO[2]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 122        ; 4A             ; GPIO_1GPIO[34]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 124        ; 4A             ; GPIO_1GPIO[15]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 167        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 180        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 178        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 201        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 211        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 43         ; 3A             ; GPIO_0GPIO[5]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 32         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 31         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 176        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 199        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 49         ; 3A             ; ADC_SDI                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 33         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 35         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 30         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 156        ; 4A             ; GPIO_1GPIO[35]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 154        ; 4A             ; GPIO_1GPIO[12]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 197        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 195        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 47         ; 3A             ; ADC_SDO                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 37         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 57         ; 3B             ; GPIO_0GPIO[28]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 65         ; 3B             ; GPIO_0GPIO[30]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 79         ; 3B             ; GPIO_0GPIO[32]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 113        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 119        ; 4A             ; GPIO_1GPIO[22]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 127        ; 4A             ; GPIO_1GPIO[25]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 140        ; 4A             ; GPIO_1GPIO[32]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 172        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 185        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 56         ; 3B             ; GPIO_0GPIO[21]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 51         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 61         ; 3B             ; GPIO_0GPIO[24]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 64         ; 3B             ; GPIO_0GPIO[27]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 55         ; 3B             ; GPIO_0GPIO[29]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 63         ; 3B             ; GPIO_0GPIO[33]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 81         ; 3B             ; GPIO_0GPIO[35]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 95         ; 4A             ; ARDUINO_IO[9]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 111        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 121        ; 4A             ; GPIO_1GPIO[20]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 129        ; 4A             ; GPIO_1GPIO[23]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 138        ; 4A             ; GPIO_1GPIO[7]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 151        ; 4A             ; GPIO_1GPIO[33]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 153        ; 4A             ; GPIO_1GPIO[24]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 170        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 168        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 187        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 183        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 54         ; 3B             ; GPIO_0GPIO[18]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 69         ; 3B             ; GPIO_0GPIO[20]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 67         ; 3B             ; GPIO_0GPIO[25]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 72         ; 3B             ; GPIO_0GPIO[1]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 59         ; 3B             ; GPIO_0GPIO[3]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 62         ; 3B             ; GPIO_0GPIO[26]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 71         ; 3B             ; GPIO_0GPIO[31]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 73         ; 3B             ; GPIO_0GPIO[34]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 87         ; 4A             ; ARDUINO_IO[1]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 97         ; 4A             ; ARDUINO_IO[10]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 105        ; 4A             ; ARDUINO_IO[8]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF18     ; 120        ; 4A             ; GPIO_1GPIO[21]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 133        ; 4A             ; GPIO_1GPIO[11]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 135        ; 4A             ; GPIO_1GPIO[8]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 137        ; 4A             ; GPIO_1GPIO[26]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 143        ; 4A             ; GPIO_1GPIO[6]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 161        ; 4A             ; GPIO_1GPIO[17]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 166        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 80         ; 3B             ; GPIO_0GPIO[15]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 70         ; 3B             ; GPIO_0GPIO[19]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 88         ; 4A             ; ARDUINO_IO[6]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ; 93         ; 4A             ; ARDUINO_IO[3]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG10     ; 96         ; 4A             ; ARDUINO_IO[2]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 101        ; 4A             ; ARDUINO_IO[15]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 89         ; 4A             ; ARDUINO_IO[0]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 109        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 112        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 103        ; 4A             ; ARDUINO_IO[11]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 125        ; 4A             ; GPIO_1GPIO[13]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 128        ; 4A             ; GPIO_1GPIO[10]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 131        ; 4A             ; GPIO_1GPIO[9]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 136        ; 4A             ; GPIO_1GPIO[30]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 145        ; 4A             ; GPIO_1GPIO[19]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 149        ; 4A             ; GPIO_1GPIO[16]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 152        ; 4A             ; GPIO_1GPIO[4]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 160        ; 4A             ; GPIO_1GPIO[1]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 75         ; 3B             ; GPIO_0GPIO[17]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 77         ; 3B             ; GPIO_0GPIO[16]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 78         ; 3B             ; GPIO_0GPIO[14]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 83         ; 3B             ; GPIO_0GPIO[12]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 85         ; 3B             ; GPIO_0GPIO[13]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 86         ; 4A             ; ARDUINO_RESET_N                 ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 91         ; 4A             ; ARDUINO_IO[7]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 94         ; 4A             ; ARDUINO_IO[14]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 99         ; 4A             ; ARDUINO_IO[12]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH12     ; 104        ; 4A             ; ARDUINO_IO[13]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 107        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 110        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 115        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 117        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 123        ; 4A             ; GPIO_1GPIO[31]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 126        ; 4A             ; GPIO_1GPIO[28]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 139        ; 4A             ; GPIO_1GPIO[29]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 142        ; 4A             ; GPIO_1GPIO[27]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 144        ; 4A             ; GPIO_1GPIO[18]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 147        ; 4A             ; GPIO_1GPIO[5]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 155        ; 4A             ; GPIO_1GPIO[14]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 158        ; 4A             ; GPIO_1GPIO[3]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 359        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 355        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 361        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 363        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 362        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 360        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 349        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 324        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 319        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 325        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 310        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 298        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 285        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 273        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 265        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 368        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 375        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 373        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 371        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 369        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 367        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 365        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 382        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 354        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 348        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 340        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 326        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 318        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 316        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 323        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 308        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 302        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 300        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 289        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 271        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 263        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 370        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 377        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 387        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 398        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 380        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 352        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 342        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 332        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 307        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 304        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 303        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 287        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 293        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 269        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 257        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 255        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 364        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 376        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 432        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 385        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 396        ; 8A             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 334        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 305        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 306        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 295        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 291        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 267        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 259        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 372        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 366        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 437        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 435        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 294        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 292        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 284        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 282        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 249        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 374        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 433        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 290        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 276        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 253        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 251        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 247        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 427        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H5       ; 423        ; 8A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H6       ; 421        ; 8A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 431        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 430        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 358        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 356        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 344        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 322        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 297        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 274        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 261        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 429        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 428        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 338        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 336        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 330        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 328        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 346        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 320        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 314        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 299        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 268        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 266        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 258        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 260        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 252        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 243        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 241        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 426        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 436        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 434        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 312        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 301        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 244        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 250        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 245        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 239        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 424        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 422        ; 8A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ; 420        ; 8A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 288        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 286        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 242        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 237        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 246        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 234        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 236        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 235        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 272        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 270        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 228        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 226        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 220        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 218        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 233        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 221        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 231        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 256        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 254        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 240        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 238        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 232        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 230        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 204        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 210        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 212        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 219        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 229        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 42         ; 3A             ; GPIO_0GPIO[10]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 60         ; 3B             ; GPIO_0GPIO[23]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 74         ; 3B             ; GPIO_0GPIO[11]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 76         ; 3B             ; GPIO_0GPIO[22]                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 214        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 216        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 224        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 222        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 208        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 202        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 196        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 205        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 227        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 44         ; 3A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 48         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 58         ; 3B             ; GPIO_0GPIO[9]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 90         ; 4A             ; ARDUINO_IO[5]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ; 92         ; 4A             ; ARDUINO_IO[4]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U15      ; 200        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 198        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 206        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 194        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 225        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 46         ; 3A             ; ADC_SCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 68         ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 84         ; 3B             ; GPIO_0GPIO[0]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 106        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 181        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 179        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 192        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 190        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 188        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 186        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 191        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 193        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 217        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 223        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 40         ; 3A             ; GPIO_0GPIO[6]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 34         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 66         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 82         ; 3B             ; GPIO_0GPIO[2]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 108        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 177        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ; 209        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 215        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 39         ; 3A             ; GPIO_0GPIO[7]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 41         ; 3A             ; GPIO_0GPIO[8]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 38         ; 3A             ; GPIO_0GPIO[4]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 28         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 100        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 116        ; 4A             ; GPIO_1GPIO[0]                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 175        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 171        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 173        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 169        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 207        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 203        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 213        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; ADC_CONVST      ; Missing drive strength and slew rate ;
; ADC_SCK         ; Missing drive strength and slew rate ;
; ADC_SDI         ; Missing drive strength and slew rate ;
; LED[0]          ; Missing drive strength and slew rate ;
; LED[1]          ; Missing drive strength and slew rate ;
; LED[2]          ; Missing drive strength and slew rate ;
; LED[3]          ; Missing drive strength and slew rate ;
; LED[4]          ; Missing drive strength and slew rate ;
; LED[5]          ; Missing drive strength and slew rate ;
; LED[6]          ; Missing drive strength and slew rate ;
; LED[7]          ; Missing drive strength and slew rate ;
; ARDUINO_IO[0]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[1]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[2]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[3]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[4]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[5]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[6]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[7]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[8]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[9]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[10]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[11]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[12]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[13]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[14]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[15]  ; Missing drive strength and slew rate ;
; ARDUINO_RESET_N ; Missing drive strength and slew rate ;
; GPIO_1GPIO[9]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[10]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[11]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[12]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[13]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[14]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[15]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[34]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[35]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[0]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[1]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[2]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[3]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[4]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[5]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[6]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[7]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[8]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[9]   ; Missing drive strength and slew rate ;
; GPIO_0GPIO[10]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[11]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[12]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[13]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[14]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[15]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[16]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[17]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[18]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[19]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[20]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[21]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[22]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[23]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[24]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[25]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[26]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[27]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[28]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[29]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[30]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[31]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[32]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[33]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[34]  ; Missing drive strength and slew rate ;
; GPIO_0GPIO[35]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[0]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[1]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[2]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[3]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[4]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[5]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[6]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[7]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[8]   ; Missing drive strength and slew rate ;
; GPIO_1GPIO[16]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[17]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[18]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[19]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[20]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[21]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[22]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[23]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[24]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[25]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[26]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[27]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[28]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[29]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[30]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[31]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[32]  ; Missing drive strength and slew rate ;
; GPIO_1GPIO[33]  ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                  ; Entity Name            ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |ROBOCOL_FINAL                               ; 9748.0 (24.5)        ; 9963.0 (24.5)                    ; 313.5 (0.0)                                       ; 98.5 (0.0)                       ; 0.0 (0.0)            ; 17878 (49)          ; 3358 (0)                  ; 0 (0)         ; 0                 ; 0     ; 18         ; 110  ; 0            ; |ROBOCOL_FINAL                                                                                                                       ; ROBOCOL_FINAL          ; work         ;
;    |ADC_interface:ADC_MODULE|                ; 57.0 (2.5)           ; 141.3 (80.8)                     ; 85.3 (79.3)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 101 (3)             ; 267 (177)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|ADC_interface:ADC_MODULE                                                                                              ; ADC_interface          ; work         ;
;       |ControlSDI:ctSDI1|                    ; 13.5 (13.5)          ; 18.5 (18.5)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|ADC_interface:ADC_MODULE|ControlSDI:ctSDI1                                                                            ; ControlSDI             ; work         ;
;       |Prescaller:P1|                        ; 20.5 (0.7)           ; 21.5 (1.0)                       ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (1)              ; 36 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|ADC_interface:ADC_MODULE|Prescaller:P1                                                                                ; Prescaller             ; work         ;
;          |contador:contadorSubida|           ; 19.8 (19.8)          ; 20.5 (20.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida                                                        ; contador               ; work         ;
;       |contador:contadorSubida|              ; 20.5 (20.5)          ; 20.5 (20.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|ADC_interface:ADC_MODULE|contador:contadorSubida                                                                      ; contador               ; work         ;
;    |CreadorMensajeCompleto:MensajeCompleto1| ; 523.5 (0.0)          ; 556.4 (0.0)                      ; 38.9 (0.0)                                        ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 711 (0)             ; 754 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1                                                                               ; CreadorMensajeCompleto ; work         ;
;       |A2Bin:A2Bin_rpm1|                     ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|A2Bin:A2Bin_rpm1                                                              ; A2Bin                  ; work         ;
;       |A2Bin:A2Bin_rpm2|                     ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|A2Bin:A2Bin_rpm2                                                              ; A2Bin                  ; work         ;
;       |A2Bin:A2Bin_rpm3|                     ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|A2Bin:A2Bin_rpm3                                                              ; A2Bin                  ; work         ;
;       |A2Bin:A2Bin_rpm4|                     ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|A2Bin:A2Bin_rpm4                                                              ; A2Bin                  ; work         ;
;       |A2Bin:A2Bin_rpm5|                     ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|A2Bin:A2Bin_rpm5                                                              ; A2Bin                  ; work         ;
;       |A2Bin:A2Bin_rpm6|                     ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|A2Bin:A2Bin_rpm6                                                              ; A2Bin                  ; work         ;
;       |creacion_mensaje:mensaje_angulo1|     ; 37.5 (0.0)           ; 40.5 (0.0)                       ; 3.9 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1                                              ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 37.5 (37.5)          ; 40.5 (40.5)                      ; 3.9 (3.9)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 51 (51)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD                        ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_angulo2|     ; 26.5 (0.0)           ; 28.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2                                              ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 26.5 (26.5)          ; 28.0 (28.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD                        ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_angulo3|     ; 27.2 (0.0)           ; 30.0 (0.0)                       ; 4.3 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3                                              ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 27.2 (27.2)          ; 30.0 (30.0)                      ; 4.3 (4.3)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 31 (31)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD                        ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_angulo4|     ; 26.0 (0.0)           ; 28.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4                                              ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 26.0 (26.0)          ; 28.0 (28.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD                        ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_angulo5|     ; 25.7 (0.0)           ; 27.7 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5                                              ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 25.7 (25.7)          ; 27.7 (27.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD                        ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_angulo6|     ; 27.5 (0.0)           ; 27.3 (0.0)                       ; 0.8 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6                                              ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 27.5 (27.5)          ; 27.3 (27.3)                      ; 0.8 (0.8)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD                        ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_angulo7|     ; 26.0 (0.0)           ; 28.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7                                              ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 26.0 (26.0)          ; 28.7 (28.7)                      ; 3.2 (3.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 31 (31)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD                        ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_corriente1|  ; 24.9 (0.0)           ; 28.8 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1                                           ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 24.9 (24.9)          ; 28.8 (28.8)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD                     ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_corriente2|  ; 26.1 (0.0)           ; 26.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2                                           ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 26.1 (26.1)          ; 26.5 (26.5)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD                     ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_corriente3|  ; 26.5 (0.0)           ; 27.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3                                           ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 26.5 (26.5)          ; 27.5 (27.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD                     ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_corriente4|  ; 26.0 (0.0)           ; 28.6 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4                                           ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 26.0 (26.0)          ; 28.6 (28.6)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD                     ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_corriente5|  ; 27.8 (0.0)           ; 27.3 (0.0)                       ; 1.5 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5                                           ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 27.8 (27.8)          ; 27.3 (27.3)                      ; 1.5 (1.5)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD                     ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_corriente6|  ; 25.6 (0.0)           ; 28.3 (0.0)                       ; 2.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6                                           ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 25.6 (25.6)          ; 28.3 (28.3)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (31)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD                     ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_rpm1|        ; 23.7 (0.0)           ; 25.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1                                                 ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 23.7 (23.7)          ; 25.0 (25.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD                           ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_rpm2|        ; 24.3 (0.0)           ; 27.3 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2                                                 ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 24.3 (24.3)          ; 27.3 (27.3)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD                           ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_rpm3|        ; 24.2 (0.0)           ; 25.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3                                                 ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 24.2 (24.2)          ; 25.2 (25.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD                           ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_rpm4|        ; 23.2 (0.0)           ; 24.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4                                                 ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 23.2 (23.2)          ; 24.0 (24.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD                           ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_rpm5|        ; 24.5 (0.0)           ; 25.3 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5                                                 ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 24.5 (24.5)          ; 25.3 (25.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD                           ; Binary_to_BCD          ; work         ;
;       |creacion_mensaje:mensaje_rpm6|        ; 25.4 (0.0)           ; 27.5 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6                                                 ; creacion_mensaje       ; work         ;
;          |Binary_to_BCD:Bin_BCD|             ; 25.4 (25.4)          ; 27.5 (27.5)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD                           ; Binary_to_BCD          ; work         ;
;    |DeBounce1:DB1_MA|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB1_MA                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB1_MB|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB1_MB                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB2_MA|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB2_MA                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB2_MB|                        ; 9.2 (9.2)            ; 9.5 (9.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB2_MB                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB3_MA|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB3_MA                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB3_MB|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB3_MB                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB4_MA|                        ; 9.0 (9.0)            ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB4_MA                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB4_MB|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB4_MB                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB5_MA|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB5_MA                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB5_MB|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB5_MB                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB6_MA|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB6_MA                                                                                                      ; DeBounce1              ; work         ;
;    |DeBounce1:DB6_MB|                        ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|DeBounce1:DB6_MB                                                                                                      ; DeBounce1              ; work         ;
;    |Detector_Mensajes:detectorDerecha|       ; 8.3 (8.3)            ; 8.7 (8.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Detector_Mensajes:detectorDerecha                                                                                     ; Detector_Mensajes      ; work         ;
;    |Detector_Mensajes:detectorIzquierda|     ; 7.3 (7.3)            ; 9.5 (9.5)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Detector_Mensajes:detectorIzquierda                                                                                   ; Detector_Mensajes      ; work         ;
;    |Detector_Mensajes_01:detectorEnable|     ; 11.0 (11.0)          ; 14.8 (14.8)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Detector_Mensajes_01:detectorEnable                                                                                   ; Detector_Mensajes_01   ; work         ;
;    |Encoder:Encoder1|                        ; 19.0 (19.0)          ; 21.8 (21.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Encoder:Encoder1                                                                                                      ; Encoder                ; work         ;
;    |Encoder:Encoder2|                        ; 18.8 (18.8)          ; 23.0 (23.0)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Encoder:Encoder2                                                                                                      ; Encoder                ; work         ;
;    |Encoder:Encoder3|                        ; 19.0 (19.0)          ; 22.4 (22.4)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Encoder:Encoder3                                                                                                      ; Encoder                ; work         ;
;    |Encoder:Encoder4|                        ; 19.0 (19.0)          ; 22.5 (22.5)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Encoder:Encoder4                                                                                                      ; Encoder                ; work         ;
;    |Encoder:Encoder5|                        ; 19.0 (19.0)          ; 22.7 (22.7)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Encoder:Encoder5                                                                                                      ; Encoder                ; work         ;
;    |Encoder:Encoder6|                        ; 19.0 (19.0)          ; 23.0 (23.0)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Encoder:Encoder6                                                                                                      ; Encoder                ; work         ;
;    |PID_control:PID_control1|                ; 859.8 (117.3)        ; 876.0 (120.2)                    ; 17.7 (3.8)                                        ; 1.5 (0.9)                        ; 0.0 (0.0)            ; 1598 (205)          ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1                                                                                              ; PID_control            ; work         ;
;       |lpm_divide:Div0|                      ; 389.1 (0.0)          ; 401.5 (0.0)                      ; 12.5 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div0                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 389.1 (0.0)          ; 401.5 (0.0)                      ; 12.5 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div0|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 389.1 (16.0)         ; 401.5 (16.5)                     ; 12.5 (0.5)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 709 (33)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 355.1 (355.1)        ; 367.0 (367.0)                    ; 12.0 (12.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;       |lpm_divide:Div1|                      ; 353.5 (0.0)          ; 354.3 (0.0)                      ; 1.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div1                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 353.5 (0.0)          ; 354.3 (0.0)                      ; 1.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div1|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 353.5 (4.0)          ; 354.3 (4.0)                      ; 1.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 684 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 331.5 (331.5)        ; 332.3 (332.3)                    ; 1.3 (1.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control1|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;    |PID_control:PID_control2|                ; 859.0 (115.3)        ; 873.2 (120.2)                    ; 15.2 (5.2)                                        ; 1.0 (0.3)                        ; 0.0 (0.0)            ; 1598 (205)          ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2                                                                                              ; PID_control            ; work         ;
;       |lpm_divide:Div0|                      ; 389.5 (0.0)          ; 397.0 (0.0)                      ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div0                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 389.5 (0.0)          ; 397.0 (0.0)                      ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div0|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 389.5 (16.0)         ; 397.0 (16.5)                     ; 7.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (33)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 355.5 (355.5)        ; 362.5 (362.5)                    ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;       |lpm_divide:Div1|                      ; 354.2 (0.0)          ; 356.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div1                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 354.2 (0.0)          ; 356.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div1|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 354.2 (4.0)          ; 356.0 (4.0)                      ; 2.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 684 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 332.2 (332.2)        ; 334.0 (334.0)                    ; 2.5 (2.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control2|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;    |PID_control:PID_control3|                ; 858.2 (117.5)        ; 871.8 (118.8)                    ; 14.6 (2.3)                                        ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 1598 (205)          ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3                                                                                              ; PID_control            ; work         ;
;       |lpm_divide:Div0|                      ; 387.7 (0.0)          ; 396.5 (0.0)                      ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div0                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 387.7 (0.0)          ; 396.5 (0.0)                      ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div0|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 387.7 (16.5)         ; 396.5 (16.5)                     ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (33)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 353.2 (353.2)        ; 362.0 (362.0)                    ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;       |lpm_divide:Div1|                      ; 353.0 (0.0)          ; 356.5 (0.0)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div1                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 353.0 (0.0)          ; 356.5 (0.0)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div1|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 353.0 (4.0)          ; 356.5 (4.0)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 331.0 (331.0)        ; 334.5 (334.5)                    ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control3|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;    |PID_control:PID_control4|                ; 860.0 (119.1)        ; 877.8 (120.8)                    ; 19.3 (2.8)                                        ; 1.5 (1.1)                        ; 0.0 (0.0)            ; 1598 (205)          ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4                                                                                              ; PID_control            ; work         ;
;       |lpm_divide:Div0|                      ; 386.9 (0.0)          ; 401.0 (0.0)                      ; 14.5 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div0                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 386.9 (0.0)          ; 401.0 (0.0)                      ; 14.5 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div0|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 386.9 (16.0)         ; 401.0 (16.5)                     ; 14.5 (0.5)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 709 (33)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 352.9 (352.9)        ; 366.5 (366.5)                    ; 14.0 (14.0)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;       |lpm_divide:Div1|                      ; 354.0 (0.0)          ; 356.0 (0.0)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div1                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 354.0 (0.0)          ; 356.0 (0.0)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div1|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 354.0 (4.0)          ; 356.0 (4.0)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 332.0 (332.0)        ; 334.0 (334.0)                    ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control4|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;    |PID_control:PID_control5|                ; 857.5 (116.5)        ; 872.3 (121.5)                    ; 14.8 (5.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1598 (205)          ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5                                                                                              ; PID_control            ; work         ;
;       |lpm_divide:Div0|                      ; 387.0 (0.0)          ; 395.2 (0.0)                      ; 8.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div0                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 387.0 (0.0)          ; 395.2 (0.0)                      ; 8.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div0|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 387.0 (16.0)         ; 395.2 (16.5)                     ; 8.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (33)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 353.0 (353.0)        ; 360.7 (360.7)                    ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;       |lpm_divide:Div1|                      ; 354.0 (0.0)          ; 355.7 (0.0)                      ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div1                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 354.0 (0.0)          ; 355.7 (0.0)                      ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div1|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 354.0 (4.0)          ; 355.7 (4.0)                      ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 332.0 (332.0)        ; 333.7 (333.7)                    ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control5|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;    |PID_control:PID_control6|                ; 849.0 (118.5)        ; 859.9 (121.3)                    ; 11.4 (3.3)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1598 (205)          ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6                                                                                              ; PID_control            ; work         ;
;       |lpm_divide:Div0|                      ; 387.5 (0.0)          ; 394.3 (0.0)                      ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div0                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 387.5 (0.0)          ; 394.3 (0.0)                      ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div0|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 387.5 (16.0)         ; 394.3 (16.5)                     ; 6.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 709 (33)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 353.5 (353.5)        ; 359.8 (359.8)                    ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div0|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;       |lpm_divide:Div1|                      ; 343.0 (0.0)          ; 344.2 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div1                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_ipo:auto_generated|     ; 343.0 (0.0)          ; 344.2 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div1|lpm_divide_ipo:auto_generated                                                ; lpm_divide_ipo         ; work         ;
;             |abs_divider_rbg:divider|        ; 343.0 (4.0)          ; 344.2 (4.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 684 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider                        ; abs_divider_rbg        ; work         ;
;                |alt_u_div_60f:divider|       ; 321.0 (321.0)        ; 322.2 (322.2)                    ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (640)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|alt_u_div_60f:divider  ; alt_u_div_60f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|PID_control:PID_control6|lpm_divide:Div1|lpm_divide_ipo:auto_generated|abs_divider_rbg:divider|lpm_abs_8p9:my_abs_num ; lpm_abs_8p9            ; work         ;
;    |Prescaller:Prescaller5ms|                ; 20.5 (0.7)           ; 21.3 (0.8)                       ; 0.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (1)              ; 30 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Prescaller:Prescaller5ms                                                                                              ; Prescaller             ; work         ;
;       |contador:contadorSubida|              ; 19.8 (19.8)          ; 20.5 (20.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|Prescaller:Prescaller5ms|contador:contadorSubida                                                                      ; contador               ; work         ;
;    |RPM:RPM1|                                ; 507.8 (22.5)         ; 498.0 (29.3)                     ; 4.2 (7.3)                                         ; 14.0 (0.5)                       ; 0.0 (0.0)            ; 988 (36)            ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM1                                                                                                              ; RPM                    ; work         ;
;       |lpm_divide:Div0|                      ; 482.2 (0.0)          ; 468.7 (0.0)                      ; 0.0 (0.0)                                         ; 13.5 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM1|lpm_divide:Div0                                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_0ro:auto_generated|     ; 482.2 (0.0)          ; 468.7 (0.0)                      ; 0.0 (0.0)                                         ; 13.5 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM1|lpm_divide:Div0|lpm_divide_0ro:auto_generated                                                                ; lpm_divide_0ro         ; work         ;
;             |abs_divider_9dg:divider|        ; 482.2 (4.0)          ; 468.7 (4.0)                      ; 0.0 (0.0)                                         ; 13.5 (0.0)                       ; 0.0 (0.0)            ; 952 (16)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM1|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider                                        ; abs_divider_9dg        ; work         ;
;                |alt_u_div_23f:divider|       ; 461.5 (461.5)        ; 448.0 (448.0)                    ; 0.0 (0.0)                                         ; 13.5 (13.5)                      ; 0.0 (0.0)            ; 900 (900)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM1|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|alt_u_div_23f:divider                  ; alt_u_div_23f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 16.7 (16.7)          ; 16.7 (16.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM1|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|lpm_abs_8p9:my_abs_num                 ; lpm_abs_8p9            ; work         ;
;    |RPM:RPM2|                                ; 509.0 (22.5)         ; 498.7 (30.5)                     ; 4.7 (8.5)                                         ; 15.0 (0.5)                       ; 0.0 (0.0)            ; 988 (36)            ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM2                                                                                                              ; RPM                    ; work         ;
;       |lpm_divide:Div0|                      ; 482.7 (0.0)          ; 468.2 (0.0)                      ; 0.0 (0.0)                                         ; 14.5 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM2|lpm_divide:Div0                                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_0ro:auto_generated|     ; 482.7 (0.0)          ; 468.2 (0.0)                      ; 0.0 (0.0)                                         ; 14.5 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM2|lpm_divide:Div0|lpm_divide_0ro:auto_generated                                                                ; lpm_divide_0ro         ; work         ;
;             |abs_divider_9dg:divider|        ; 482.7 (4.0)          ; 468.2 (4.0)                      ; 0.0 (0.0)                                         ; 14.5 (0.0)                       ; 0.0 (0.0)            ; 952 (16)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM2|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider                                        ; abs_divider_9dg        ; work         ;
;                |alt_u_div_23f:divider|       ; 460.7 (460.7)        ; 446.2 (446.2)                    ; 0.0 (0.0)                                         ; 14.5 (14.5)                      ; 0.0 (0.0)            ; 900 (900)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM2|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|alt_u_div_23f:divider                  ; alt_u_div_23f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM2|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|lpm_abs_8p9:my_abs_num                 ; lpm_abs_8p9            ; work         ;
;    |RPM:RPM3|                                ; 508.5 (22.5)         ; 500.8 (29.3)                     ; 6.8 (7.3)                                         ; 14.5 (0.5)                       ; 0.0 (0.0)            ; 988 (36)            ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM3                                                                                                              ; RPM                    ; work         ;
;       |lpm_divide:Div0|                      ; 485.4 (0.0)          ; 471.4 (0.0)                      ; 0.0 (0.0)                                         ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM3|lpm_divide:Div0                                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_0ro:auto_generated|     ; 485.4 (0.0)          ; 471.4 (0.0)                      ; 0.0 (0.0)                                         ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM3|lpm_divide:Div0|lpm_divide_0ro:auto_generated                                                                ; lpm_divide_0ro         ; work         ;
;             |abs_divider_9dg:divider|        ; 485.4 (4.0)          ; 471.4 (4.0)                      ; 0.0 (0.0)                                         ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 952 (16)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM3|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider                                        ; abs_divider_9dg        ; work         ;
;                |alt_u_div_23f:divider|       ; 463.7 (463.7)        ; 449.8 (449.8)                    ; 0.0 (0.0)                                         ; 14.0 (14.0)                      ; 0.0 (0.0)            ; 900 (900)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM3|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|alt_u_div_23f:divider                  ; alt_u_div_23f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 17.7 (17.7)          ; 17.7 (17.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM3|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|lpm_abs_8p9:my_abs_num                 ; lpm_abs_8p9            ; work         ;
;    |RPM:RPM4|                                ; 507.0 (22.5)         ; 499.3 (32.0)                     ; 5.8 (10.0)                                        ; 13.5 (0.5)                       ; 0.0 (0.0)            ; 988 (36)            ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM4                                                                                                              ; RPM                    ; work         ;
;       |lpm_divide:Div0|                      ; 480.3 (0.0)          ; 467.3 (0.0)                      ; 0.0 (0.0)                                         ; 13.0 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM4|lpm_divide:Div0                                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_0ro:auto_generated|     ; 480.3 (0.0)          ; 467.3 (0.0)                      ; 0.0 (0.0)                                         ; 13.0 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM4|lpm_divide:Div0|lpm_divide_0ro:auto_generated                                                                ; lpm_divide_0ro         ; work         ;
;             |abs_divider_9dg:divider|        ; 480.3 (4.0)          ; 467.3 (4.0)                      ; 0.0 (0.0)                                         ; 13.0 (0.0)                       ; 0.0 (0.0)            ; 952 (16)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM4|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider                                        ; abs_divider_9dg        ; work         ;
;                |alt_u_div_23f:divider|       ; 459.7 (459.7)        ; 446.7 (446.7)                    ; 0.0 (0.0)                                         ; 13.0 (13.0)                      ; 0.0 (0.0)            ; 900 (900)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM4|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|alt_u_div_23f:divider                  ; alt_u_div_23f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 16.7 (16.7)          ; 16.7 (16.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM4|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|lpm_abs_8p9:my_abs_num                 ; lpm_abs_8p9            ; work         ;
;    |RPM:RPM5|                                ; 507.5 (22.5)         ; 502.0 (30.0)                     ; 8.5 (8.0)                                         ; 14.0 (0.5)                       ; 0.0 (0.0)            ; 988 (36)            ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM5                                                                                                              ; RPM                    ; work         ;
;       |lpm_divide:Div0|                      ; 485.0 (0.0)          ; 472.0 (0.0)                      ; 0.5 (0.0)                                         ; 13.5 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM5|lpm_divide:Div0                                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_0ro:auto_generated|     ; 485.0 (0.0)          ; 472.0 (0.0)                      ; 0.5 (0.0)                                         ; 13.5 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM5|lpm_divide:Div0|lpm_divide_0ro:auto_generated                                                                ; lpm_divide_0ro         ; work         ;
;             |abs_divider_9dg:divider|        ; 485.0 (4.0)          ; 472.0 (4.0)                      ; 0.5 (0.0)                                         ; 13.5 (0.0)                       ; 0.0 (0.0)            ; 952 (16)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM5|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider                                        ; abs_divider_9dg        ; work         ;
;                |alt_u_div_23f:divider|       ; 463.0 (463.0)        ; 450.0 (450.0)                    ; 0.5 (0.5)                                         ; 13.5 (13.5)                      ; 0.0 (0.0)            ; 900 (900)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM5|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|alt_u_div_23f:divider                  ; alt_u_div_23f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM5|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|lpm_abs_8p9:my_abs_num                 ; lpm_abs_8p9            ; work         ;
;    |RPM:RPM6|                                ; 508.5 (22.5)         ; 501.2 (29.8)                     ; 7.2 (7.8)                                         ; 14.5 (0.5)                       ; 0.0 (0.0)            ; 988 (36)            ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM6                                                                                                              ; RPM                    ; work         ;
;       |lpm_divide:Div0|                      ; 485.3 (0.0)          ; 471.3 (0.0)                      ; 0.0 (0.0)                                         ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM6|lpm_divide:Div0                                                                                              ; lpm_divide             ; work         ;
;          |lpm_divide_0ro:auto_generated|     ; 485.3 (0.0)          ; 471.3 (0.0)                      ; 0.0 (0.0)                                         ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 952 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM6|lpm_divide:Div0|lpm_divide_0ro:auto_generated                                                                ; lpm_divide_0ro         ; work         ;
;             |abs_divider_9dg:divider|        ; 485.3 (4.0)          ; 471.3 (4.0)                      ; 0.0 (0.0)                                         ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 952 (16)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM6|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider                                        ; abs_divider_9dg        ; work         ;
;                |alt_u_div_23f:divider|       ; 463.3 (463.3)        ; 449.3 (449.3)                    ; 0.0 (0.0)                                         ; 14.0 (14.0)                      ; 0.0 (0.0)            ; 900 (900)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM6|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|alt_u_div_23f:divider                  ; alt_u_div_23f          ; work         ;
;                |lpm_abs_8p9:my_abs_num|      ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|RPM:RPM6|lpm_divide:Div0|lpm_divide_0ro:auto_generated|abs_divider_9dg:divider|lpm_abs_8p9:my_abs_num                 ; lpm_abs_8p9            ; work         ;
;    |SH_REG:SH_REG1|                          ; 404.5 (404.5)        ; 419.7 (419.7)                    ; 15.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 499 (499)           ; 800 (800)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|SH_REG:SH_REG1                                                                                                        ; SH_REG                 ; work         ;
;    |StateMachineTX:StateMach1|               ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|StateMachineTX:StateMach1                                                                                             ; StateMachineTX         ; work         ;
;    |TimerEspera:Timer1|                      ; 22.0 (22.0)          ; 22.5 (22.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|TimerEspera:Timer1                                                                                                    ; TimerEspera            ; work         ;
;    |moduloEnableMotores:enMot1|              ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloEnableMotores:enMot1                                                                                            ; moduloEnableMotores    ; work         ;
;    |moduloPWM:PWM1|                          ; 49.5 (6.5)           ; 50.8 (6.5)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (12)             ; 59 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM1                                                                                                        ; moduloPWM              ; work         ;
;       |contador:contadorBajada|              ; 22.0 (22.0)          ; 23.5 (23.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM1|contador:contadorBajada                                                                                ; contador               ; work         ;
;       |contador:contadorSubida|              ; 20.5 (20.5)          ; 20.8 (20.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM1|contador:contadorSubida                                                                                ; contador               ; work         ;
;    |moduloPWM:PWM2|                          ; 29.0 (6.5)           ; 30.5 (6.5)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (12)             ; 30 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM2                                                                                                        ; moduloPWM              ; work         ;
;       |contador:contadorBajada|              ; 22.0 (22.0)          ; 24.0 (24.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM2|contador:contadorBajada                                                                                ; contador               ; work         ;
;    |moduloPWM:PWM3|                          ; 29.5 (6.5)           ; 30.5 (7.0)                       ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (12)             ; 30 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM3                                                                                                        ; moduloPWM              ; work         ;
;       |contador:contadorBajada|              ; 23.0 (23.0)          ; 23.5 (23.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM3|contador:contadorBajada                                                                                ; contador               ; work         ;
;    |moduloPWM:PWM4|                          ; 30.0 (7.0)           ; 29.5 (6.5)                       ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 51 (12)             ; 30 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM4                                                                                                        ; moduloPWM              ; work         ;
;       |contador:contadorBajada|              ; 23.0 (23.0)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM4|contador:contadorBajada                                                                                ; contador               ; work         ;
;    |moduloPWM:PWM5|                          ; 29.5 (6.5)           ; 29.5 (6.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (12)             ; 30 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM5                                                                                                        ; moduloPWM              ; work         ;
;       |contador:contadorBajada|              ; 23.0 (23.0)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM5|contador:contadorBajada                                                                                ; contador               ; work         ;
;    |moduloPWM:PWM6|                          ; 29.5 (6.5)           ; 29.5 (6.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (12)             ; 30 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM6                                                                                                        ; moduloPWM              ; work         ;
;       |contador:contadorBajada|              ; 23.0 (23.0)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|moduloPWM:PWM6|contador:contadorBajada                                                                                ; contador               ; work         ;
;    |mux:mux1|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|mux:mux1                                                                                                              ; mux                    ; work         ;
;    |uart:uartModule|                         ; 46.8 (0.0)           ; 51.0 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|uart:uartModule                                                                                                       ; uart                   ; work         ;
;       |baud_rate_gen:uart_baud|              ; 9.8 (9.8)            ; 10.3 (10.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|uart:uartModule|baud_rate_gen:uart_baud                                                                               ; baud_rate_gen          ; work         ;
;       |receiver:uart_rx|                     ; 23.7 (23.7)          ; 27.2 (27.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|uart:uartModule|receiver:uart_rx                                                                                      ; receiver               ; work         ;
;       |transmitter:uart_tx|                  ; 13.3 (13.3)          ; 13.5 (13.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ROBOCOL_FINAL|uart:uartModule|transmitter:uart_tx                                                                                   ; transmitter            ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; FPGA_CLK2_50    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_CONVST      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LED[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ARDUINO_IO[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_IO[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ARDUINO_RESET_N ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[34]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[35]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[0]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[1]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[2]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[3]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[4]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[5]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[6]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[7]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[8]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[9]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[10]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[11]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[16]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[17]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[18]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[19]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[20]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[21]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[22]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[23]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[24]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[25]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[26]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[27]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[28]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[29]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[30]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[31]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[32]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[33]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[34]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0GPIO[35]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[0]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[1]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[2]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[16]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[17]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[18]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[19]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[20]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[21]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[22]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[23]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[24]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[25]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[26]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[27]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[28]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[29]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[30]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[31]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[32]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1GPIO[33]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK1_50    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDO         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; FPGA_CLK2_50                                                      ;                   ;         ;
; FPGA_CLK3_50                                                      ;                   ;         ;
; KEY[1]                                                            ;                   ;         ;
; SW[0]                                                             ;                   ;         ;
; SW[1]                                                             ;                   ;         ;
; SW[2]                                                             ;                   ;         ;
; SW[3]                                                             ;                   ;         ;
; ARDUINO_IO[0]                                                     ;                   ;         ;
; ARDUINO_IO[1]                                                     ;                   ;         ;
; ARDUINO_IO[2]                                                     ;                   ;         ;
; ARDUINO_IO[3]                                                     ;                   ;         ;
; ARDUINO_IO[4]                                                     ;                   ;         ;
; ARDUINO_IO[5]                                                     ;                   ;         ;
; ARDUINO_IO[6]                                                     ;                   ;         ;
; ARDUINO_IO[7]                                                     ;                   ;         ;
; ARDUINO_IO[8]                                                     ;                   ;         ;
; ARDUINO_IO[9]                                                     ;                   ;         ;
; ARDUINO_IO[10]                                                    ;                   ;         ;
; ARDUINO_IO[11]                                                    ;                   ;         ;
; ARDUINO_IO[12]                                                    ;                   ;         ;
; ARDUINO_IO[13]                                                    ;                   ;         ;
; ARDUINO_IO[14]                                                    ;                   ;         ;
; ARDUINO_IO[15]                                                    ;                   ;         ;
; ARDUINO_RESET_N                                                   ;                   ;         ;
; GPIO_1GPIO[9]                                                     ;                   ;         ;
; GPIO_1GPIO[10]                                                    ;                   ;         ;
; GPIO_1GPIO[11]                                                    ;                   ;         ;
; GPIO_1GPIO[12]                                                    ;                   ;         ;
; GPIO_1GPIO[13]                                                    ;                   ;         ;
; GPIO_1GPIO[14]                                                    ;                   ;         ;
; GPIO_1GPIO[15]                                                    ;                   ;         ;
; GPIO_1GPIO[34]                                                    ;                   ;         ;
; GPIO_1GPIO[35]                                                    ;                   ;         ;
; GPIO_0GPIO[0]                                                     ;                   ;         ;
;      - DeBounce1:DB3_MA|DFF1                                      ; 1                 ; 0       ;
; GPIO_0GPIO[1]                                                     ;                   ;         ;
;      - DeBounce1:DB3_MB|DFF1                                      ; 0                 ; 0       ;
; GPIO_0GPIO[2]                                                     ;                   ;         ;
;      - DeBounce1:DB2_MA|DFF1                                      ; 1                 ; 0       ;
; GPIO_0GPIO[3]                                                     ;                   ;         ;
;      - DeBounce1:DB2_MB|DFF1                                      ; 0                 ; 0       ;
; GPIO_0GPIO[4]                                                     ;                   ;         ;
;      - DeBounce1:DB1_MA|DFF1                                      ; 0                 ; 0       ;
; GPIO_0GPIO[5]                                                     ;                   ;         ;
;      - DeBounce1:DB1_MB|DFF1                                      ; 0                 ; 0       ;
; GPIO_0GPIO[6]                                                     ;                   ;         ;
;      - DeBounce1:DB4_MA|DFF1                                      ; 0                 ; 0       ;
; GPIO_0GPIO[7]                                                     ;                   ;         ;
;      - DeBounce1:DB4_MB|DFF1                                      ; 1                 ; 0       ;
; GPIO_0GPIO[8]                                                     ;                   ;         ;
;      - DeBounce1:DB5_MA|DFF1                                      ; 0                 ; 0       ;
; GPIO_0GPIO[9]                                                     ;                   ;         ;
;      - DeBounce1:DB5_MB|DFF1                                      ; 1                 ; 0       ;
; GPIO_0GPIO[10]                                                    ;                   ;         ;
;      - DeBounce1:DB6_MA|DFF1                                      ; 1                 ; 0       ;
; GPIO_0GPIO[11]                                                    ;                   ;         ;
;      - DeBounce1:DB6_MB|DFF1                                      ; 0                 ; 0       ;
; GPIO_0GPIO[12]                                                    ;                   ;         ;
; GPIO_0GPIO[13]                                                    ;                   ;         ;
; GPIO_0GPIO[14]                                                    ;                   ;         ;
; GPIO_0GPIO[15]                                                    ;                   ;         ;
; GPIO_0GPIO[16]                                                    ;                   ;         ;
; GPIO_0GPIO[17]                                                    ;                   ;         ;
; GPIO_0GPIO[18]                                                    ;                   ;         ;
; GPIO_0GPIO[19]                                                    ;                   ;         ;
; GPIO_0GPIO[20]                                                    ;                   ;         ;
; GPIO_0GPIO[21]                                                    ;                   ;         ;
; GPIO_0GPIO[22]                                                    ;                   ;         ;
; GPIO_0GPIO[23]                                                    ;                   ;         ;
; GPIO_0GPIO[24]                                                    ;                   ;         ;
; GPIO_0GPIO[25]                                                    ;                   ;         ;
; GPIO_0GPIO[26]                                                    ;                   ;         ;
; GPIO_0GPIO[27]                                                    ;                   ;         ;
; GPIO_0GPIO[28]                                                    ;                   ;         ;
; GPIO_0GPIO[29]                                                    ;                   ;         ;
; GPIO_0GPIO[30]                                                    ;                   ;         ;
; GPIO_0GPIO[31]                                                    ;                   ;         ;
; GPIO_0GPIO[32]                                                    ;                   ;         ;
; GPIO_0GPIO[33]                                                    ;                   ;         ;
; GPIO_0GPIO[34]                                                    ;                   ;         ;
; GPIO_0GPIO[35]                                                    ;                   ;         ;
; GPIO_1GPIO[0]                                                     ;                   ;         ;
;      - mux:mux1|out~0                                             ; 1                 ; 0       ;
;      - uart:uartModule|receiver:uart_rx|always0~1                 ; 1                 ; 0       ;
; GPIO_1GPIO[1]                                                     ;                   ;         ;
;      - mux:mux1|out~0                                             ; 0                 ; 0       ;
;      - uart:uartModule|receiver:uart_rx|always0~1                 ; 0                 ; 0       ;
; GPIO_1GPIO[2]                                                     ;                   ;         ;
;      - mux:mux1|out~0                                             ; 0                 ; 0       ;
;      - uart:uartModule|receiver:uart_rx|always0~1                 ; 0                 ; 0       ;
; GPIO_1GPIO[3]                                                     ;                   ;         ;
; GPIO_1GPIO[4]                                                     ;                   ;         ;
; GPIO_1GPIO[5]                                                     ;                   ;         ;
; GPIO_1GPIO[6]                                                     ;                   ;         ;
; GPIO_1GPIO[7]                                                     ;                   ;         ;
; GPIO_1GPIO[8]                                                     ;                   ;         ;
; GPIO_1GPIO[16]                                                    ;                   ;         ;
; GPIO_1GPIO[17]                                                    ;                   ;         ;
; GPIO_1GPIO[18]                                                    ;                   ;         ;
; GPIO_1GPIO[19]                                                    ;                   ;         ;
; GPIO_1GPIO[20]                                                    ;                   ;         ;
; GPIO_1GPIO[21]                                                    ;                   ;         ;
; GPIO_1GPIO[22]                                                    ;                   ;         ;
; GPIO_1GPIO[23]                                                    ;                   ;         ;
; GPIO_1GPIO[24]                                                    ;                   ;         ;
; GPIO_1GPIO[25]                                                    ;                   ;         ;
; GPIO_1GPIO[26]                                                    ;                   ;         ;
; GPIO_1GPIO[27]                                                    ;                   ;         ;
; GPIO_1GPIO[28]                                                    ;                   ;         ;
; GPIO_1GPIO[29]                                                    ;                   ;         ;
; GPIO_1GPIO[30]                                                    ;                   ;         ;
; GPIO_1GPIO[31]                                                    ;                   ;         ;
; GPIO_1GPIO[32]                                                    ;                   ;         ;
; GPIO_1GPIO[33]                                                    ;                   ;         ;
; FPGA_CLK1_50                                                      ;                   ;         ;
;      - ADC_interface:ADC_MODULE|Prescaller:P1|salidaActual        ; 1                 ; 0       ;
;      - ADC_interface:ADC_MODULE|contador:contadorSubida|salida    ; 1                 ; 0       ;
;      - Prescaller:Prescaller5ms|salidaActual                      ; 1                 ; 0       ;
; KEY[0]                                                            ;                   ;         ;
;      - DeBounce1:DB6_MA|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|q_reg[0]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|q_reg[1]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|q_reg[2]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|q_reg[3]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|q_reg[6]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB3_MA|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MB|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB2_MA|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MB|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB3_MB|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB4_MA|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|q_reg[5]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB5_MB|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB6_MA|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB6_MB|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB5_MA|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|q_reg[7]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|DFF1                                      ; 0                 ; 0       ;
;      - DeBounce1:DB4_MB|DFF2                                      ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|q_reg[4]                                  ; 0                 ; 0       ;
;      - DeBounce1:DB1_MA|q_reg[6]                                  ; 0                 ; 0       ;
;      - moduloPWM:PWM1|contador:contadorSubida|always0~0           ; 0                 ; 0       ;
;      - Prescaller:Prescaller5ms|contador:contadorSubida|always0~0 ; 0                 ; 0       ;
; ADC_SDO                                                           ;                   ;         ;
;      - ADC_interface:ADC_MODULE|datosRecibidos[0]~feeder          ; 1                 ; 0       ;
+-------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~0                                                                        ; MLABCELL_X25_Y48_N9  ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~1                                                                        ; MLABCELL_X25_Y48_N48 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~10                                                                       ; MLABCELL_X25_Y48_N6  ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~11                                                                       ; MLABCELL_X25_Y48_N39 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~12                                                                       ; MLABCELL_X25_Y48_N21 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~2                                                                        ; MLABCELL_X25_Y48_N27 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~3                                                                        ; MLABCELL_X25_Y48_N42 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~4                                                                        ; MLABCELL_X25_Y48_N54 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~5                                                                        ; MLABCELL_X25_Y48_N51 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~6                                                                        ; MLABCELL_X25_Y48_N24 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~7                                                                        ; MLABCELL_X25_Y48_N0  ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~8                                                                        ; MLABCELL_X25_Y48_N15 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|Decoder0~9                                                                        ; MLABCELL_X25_Y48_N33 ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|always0~0                                                     ; LABCELL_X28_Y53_N24  ; 34      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|Prescaller:P1|salidaActual                                                                          ; FF_X17_Y46_N35       ; 37      ; Clock                   ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|always0~0                                                                   ; LABCELL_X30_Y51_N0   ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|salida                                                                      ; FF_X25_Y49_N47       ; 20      ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|Equal0~1                      ; LABCELL_X28_Y37_N30  ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[10]~2                   ; MLABCELL_X25_Y37_N54 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[12]~0                   ; LABCELL_X28_Y39_N18  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                    ; LABCELL_X30_Y38_N51  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                    ; LABCELL_X23_Y38_N45  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_SM_Main.s_CHECK_DIGIT_INDEX ; FF_X28_Y37_N41       ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_SM_Main.s_CHECK_SHIFT_INDEX ; FF_X28_Y37_N59       ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo1|Binary_to_BCD:Bin_BCD|r_SM_Main.s_SHIFT             ; FF_X30_Y36_N32       ; 345     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[10]~2                   ; MLABCELL_X25_Y36_N54 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                   ; LABCELL_X22_Y36_N3   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                    ; LABCELL_X22_Y36_N57  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo2|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                    ; MLABCELL_X25_Y36_N3  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                   ; LABCELL_X13_Y20_N39  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                    ; LABCELL_X13_Y21_N54  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[5]~5                    ; LABCELL_X13_Y21_N3   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo3|Binary_to_BCD:Bin_BCD|r_BCD[8]~2                    ; MLABCELL_X32_Y14_N18 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[13]~0                   ; LABCELL_X23_Y39_N42  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[1]~6                    ; LABCELL_X22_Y39_N30  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[5]~5                    ; LABCELL_X23_Y39_N6   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo4|Binary_to_BCD:Bin_BCD|r_BCD[9]~2                    ; LABCELL_X22_Y39_N45  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[12]~0                   ; LABCELL_X30_Y25_N51  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[1]~6                    ; LABCELL_X30_Y25_N45  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[4]~5                    ; LABCELL_X30_Y22_N30  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo5|Binary_to_BCD:Bin_BCD|r_BCD[8]~2                    ; LABCELL_X30_Y27_N15  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[10]~2                   ; MLABCELL_X19_Y42_N33 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                   ; LABCELL_X21_Y40_N36  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[2]~6                    ; LABCELL_X22_Y40_N3   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo6|Binary_to_BCD:Bin_BCD|r_BCD[5]~5                    ; LABCELL_X22_Y39_N33  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[10]~2                   ; LABCELL_X13_Y43_N54  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[13]~0                   ; LABCELL_X21_Y41_N51  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[2]~6                    ; LABCELL_X27_Y49_N6   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_angulo7|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                    ; LABCELL_X21_Y41_N57  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[15]~0                ; MLABCELL_X25_Y26_N48 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                 ; MLABCELL_X25_Y26_N33 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                 ; MLABCELL_X25_Y26_N36 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente1|Binary_to_BCD:Bin_BCD|r_BCD[8]~2                 ; LABCELL_X27_Y42_N54  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[15]~0                ; LABCELL_X15_Y45_N21  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                 ; MLABCELL_X25_Y45_N21 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[4]~5                 ; LABCELL_X15_Y45_N45  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente2|Binary_to_BCD:Bin_BCD|r_BCD[8]~2                 ; MLABCELL_X25_Y45_N33 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[12]~0                ; MLABCELL_X25_Y41_N54 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[1]~6                 ; MLABCELL_X25_Y41_N3  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                 ; MLABCELL_X25_Y43_N15 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente3|Binary_to_BCD:Bin_BCD|r_BCD[8]~2                 ; MLABCELL_X25_Y43_N36 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[10]~2                ; LABCELL_X28_Y44_N39  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                ; LABCELL_X28_Y44_N51  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                 ; LABCELL_X27_Y42_N48  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente4|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                 ; LABCELL_X27_Y42_N57  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[10]~2                ; LABCELL_X28_Y46_N21  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                ; LABCELL_X28_Y45_N3   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[2]~6                 ; LABCELL_X27_Y42_N45  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente5|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                 ; LABCELL_X28_Y45_N45  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[15]~0                ; LABCELL_X23_Y24_N48  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[2]~6                 ; LABCELL_X23_Y24_N3   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[4]~5                 ; LABCELL_X23_Y24_N45  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_corriente6|Binary_to_BCD:Bin_BCD|r_BCD[9]~2                 ; LABCELL_X15_Y24_N48  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                      ; LABCELL_X30_Y40_N33  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                       ; LABCELL_X30_Y40_N42  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                       ; LABCELL_X30_Y40_N9   ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_BCD[8]~2                       ; LABCELL_X27_Y41_N51  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                      ; MLABCELL_X32_Y15_N21 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                       ; MLABCELL_X32_Y15_N33 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                       ; LABCELL_X30_Y33_N51  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_BCD[9]~2                       ; LABCELL_X30_Y38_N33  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[12]~0                      ; MLABCELL_X25_Y29_N24 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[1]~6                       ; LABCELL_X30_Y25_N54  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[6]~5                       ; LABCELL_X30_Y26_N6   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_BCD[9]~2                       ; MLABCELL_X25_Y26_N27 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[12]~0                      ; LABCELL_X28_Y39_N51  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[3]~6                       ; MLABCELL_X25_Y40_N54 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[4]~5                       ; MLABCELL_X25_Y40_N48 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_BCD[9]~2                       ; MLABCELL_X25_Y40_N51 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                      ; MLABCELL_X25_Y44_N54 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[1]~6                       ; LABCELL_X28_Y48_N18  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[4]~5                       ; LABCELL_X27_Y46_N48  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_BCD[8]~2                       ; LABCELL_X30_Y47_N51  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[10]~5                      ; LABCELL_X27_Y47_N18  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[14]~0                      ; LABCELL_X21_Y41_N45  ; 339     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[14]~2                      ; LABCELL_X28_Y42_N54  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[2]~11                      ; LABCELL_X28_Y42_N0   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_BCD[6]~10                      ; LABCELL_X28_Y42_N24  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm6|Binary_to_BCD:Bin_BCD|r_Binary[7]~0                    ; LABCELL_X30_Y36_N33  ; 304     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes:detectorDerecha|Selector0~0                                                                                ; LABCELL_X33_Y13_N39  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes:detectorDerecha|always1~1                                                                                  ; LABCELL_X13_Y30_N42  ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes:detectorDerecha|estado_actual.LEER_BYTE                                                                    ; FF_X33_Y13_N8        ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes:detectorIzquierda|Selector0~0                                                                              ; LABCELL_X33_Y13_N3   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes:detectorIzquierda|always1~1                                                                                ; LABCELL_X22_Y16_N21  ; 12      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes:detectorIzquierda|estado_actual.LEER_BYTE                                                                  ; FF_X32_Y15_N32       ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes_01:detectorEnable|PWM_SALIDA[7]~0                                                                          ; LABCELL_X53_Y10_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes_01:detectorEnable|always1~1                                                                                ; LABCELL_X33_Y13_N51  ; 11      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Detector_Mensajes_01:detectorEnable|estado_actual.LEER_BYTE                                                                  ; FF_X33_Y13_N59       ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Encoder:Encoder1|Count_enable                                                                                                ; LABCELL_X40_Y11_N54  ; 61      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Encoder:Encoder2|Count_enable                                                                                                ; MLABCELL_X14_Y20_N48 ; 66      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Encoder:Encoder3|Count_enable                                                                                                ; LABCELL_X54_Y13_N48  ; 58      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Encoder:Encoder4|Count_enable                                                                                                ; MLABCELL_X14_Y17_N48 ; 68      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Encoder:Encoder5|Count_enable                                                                                                ; MLABCELL_X14_Y32_N57 ; 59      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Encoder:Encoder6|Count_enable                                                                                                ; LABCELL_X22_Y34_N54  ; 56      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                 ; PIN_V11              ; 4       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                 ; PIN_V11              ; 2734    ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                                                       ; PIN_AH17             ; 122     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PID_control:PID_control1|Equal0~2                                                                                            ; LABCELL_X48_Y12_N3   ; 46      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PID_control:PID_control2|Equal0~2                                                                                            ; LABCELL_X38_Y3_N39   ; 46      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PID_control:PID_control3|Equal0~2                                                                                            ; LABCELL_X65_Y9_N57   ; 46      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PID_control:PID_control4|Equal0~2                                                                                            ; LABCELL_X10_Y10_N57  ; 46      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PID_control:PID_control5|Equal0~2                                                                                            ; MLABCELL_X19_Y29_N24 ; 46      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PID_control:PID_control6|Equal0~2                                                                                            ; LABCELL_X18_Y39_N57  ; 46      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Prescaller:Prescaller5ms|contador:contadorSubida|always0~0                                                                   ; LABCELL_X30_Y20_N24  ; 28      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Prescaller:Prescaller5ms|salidaActual                                                                                        ; FF_X17_Y15_N56       ; 589     ; Clock                   ; no     ; --                   ; --               ; --                        ;
; RPM:RPM1|Mult0~666                                                                                                           ; DSP_X34_Y13_N0       ; 51      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; RPM:RPM2|Mult0~666                                                                                                           ; DSP_X16_Y19_N0       ; 51      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; RPM:RPM3|Mult0~666                                                                                                           ; DSP_X52_Y13_N0       ; 51      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; RPM:RPM4|Mult0~666                                                                                                           ; DSP_X16_Y15_N0       ; 51      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; RPM:RPM5|Mult0~666                                                                                                           ; DSP_X16_Y35_N0       ; 51      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; RPM:RPM6|Mult0~666                                                                                                           ; DSP_X24_Y33_N0       ; 51      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; SH_REG:SH_REG1|msg_actual~1                                                                                                  ; LABCELL_X27_Y43_N51  ; 549     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SH_REG:SH_REG1|state.STATE_1                                                                                                 ; FF_X22_Y38_N41       ; 790     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; StateMachineTX:StateMach1|St_Register.St_Count1                                                                              ; FF_X30_Y36_N29       ; 24      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TimerEspera:Timer1|Equal0~5                                                                                                  ; LABCELL_X31_Y10_N42  ; 38      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TimerEspera:Timer1|St_Register[27]~0                                                                                         ; MLABCELL_X37_Y10_N36 ; 36      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; moduloPWM:PWM1|contador:contadorBajada|always0~0                                                                             ; MLABCELL_X32_Y8_N48  ; 28      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; moduloPWM:PWM1|contador:contadorSubida|always0~0                                                                             ; LABCELL_X17_Y31_N0   ; 28      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; moduloPWM:PWM2|contador:contadorBajada|always0~0                                                                             ; LABCELL_X30_Y5_N12   ; 28      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; moduloPWM:PWM3|contador:contadorBajada|always0~0                                                                             ; LABCELL_X49_Y8_N0    ; 28      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; moduloPWM:PWM4|contador:contadorBajada|always0~0                                                                             ; LABCELL_X2_Y3_N36    ; 28      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; moduloPWM:PWM5|contador:contadorBajada|always0~0                                                                             ; LABCELL_X11_Y26_N42  ; 28      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; moduloPWM:PWM6|contador:contadorBajada|always0~0                                                                             ; LABCELL_X11_Y48_N45  ; 28      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; uart:uartModule|baud_rate_gen:uart_baud|Equal3~0                                                                             ; LABCELL_X27_Y39_N24  ; 9       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; uart:uartModule|receiver:uart_rx|bitpos[0]~0                                                                                 ; LABCELL_X35_Y16_N51  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; uart:uartModule|receiver:uart_rx|data[2]~0                                                                                   ; LABCELL_X36_Y12_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; uart:uartModule|receiver:uart_rx|state~11                                                                                    ; LABCELL_X36_Y15_N54  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; uart:uartModule|transmitter:uart_tx|data[6]~0                                                                                ; LABCELL_X27_Y39_N21  ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                             ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50 ; PIN_V11  ; 2734    ; Global Clock         ; GCLK6            ; --                        ;
+--------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; SH_REG:SH_REG1|state.STATE_1          ; 790     ;
; Prescaller:Prescaller5ms|salidaActual ; 589     ;
; SH_REG:SH_REG1|msg_actual~1           ; 549     ;
+---------------------------------------+---------+


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Independent 9x9                   ; 6           ;
; Two Independent 18x18             ; 6           ;
; Independent 18x18 plus 36         ; 6           ;
; Total number of DSP blocks        ; 18          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 6           ;
; Fixed Point Mixed Sign Multiplier ; 12          ;
+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                      ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Mult0~8                   ; Independent 9x9           ; DSP_X52_Y11_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult1~8                   ; Independent 9x9           ; DSP_X24_Y7_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult2~8                   ; Independent 9x9           ; DSP_X66_Y9_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult3~8                   ; Independent 9x9           ; DSP_X16_Y11_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult4~8                   ; Independent 9x9           ; DSP_X16_Y29_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult5~8                   ; Independent 9x9           ; DSP_X16_Y39_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM1|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X34_Y13_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM2|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y19_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM3|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X52_Y13_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM1|Mult0~317        ; Two Independent 18x18     ; DSP_X34_Y15_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM2|Mult0~317        ; Two Independent 18x18     ; DSP_X16_Y21_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM3|Mult0~317        ; Two Independent 18x18     ; DSP_X52_Y15_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM4|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y15_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM5|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X16_Y35_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM6|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y33_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM4|Mult0~317        ; Two Independent 18x18     ; DSP_X16_Y17_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM5|Mult0~317        ; Two Independent 18x18     ; DSP_X16_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RPM:RPM6|Mult0~317        ; Two Independent 18x18     ; DSP_X24_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 31,673 / 130,276 ( 24 % ) ;
; C12 interconnects                           ; 780 / 6,848 ( 11 % )      ;
; C2 interconnects                            ; 12,329 / 51,436 ( 24 % )  ;
; C4 interconnects                            ; 5,478 / 25,120 ( 22 % )   ;
; DQS bus muxes                               ; 0 / 19 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 19 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 19 ( 0 % )            ;
; Direct links                                ; 4,873 / 130,276 ( 4 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 12 ( 0 % )            ;
; Local interconnects                         ; 6,317 / 31,760 ( 20 % )   ;
; Quadrant clocks                             ; 0 / 72 ( 0 % )            ;
; R14 interconnects                           ; 1,032 / 6,046 ( 17 % )    ;
; R14/C12 interconnect drivers                ; 1,631 / 8,584 ( 19 % )    ;
; R3 interconnects                            ; 13,772 / 56,712 ( 24 % )  ;
; R6 interconnects                            ; 18,067 / 131,000 ( 14 % ) ;
; Spine clocks                                ; 5 / 150 ( 3 % )           ;
; Wire stub REs                               ; 0 / 6,650 ( 0 % )         ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 110       ; 110       ; 0            ; 0            ; 110       ; 110       ; 0            ; 0            ; 0            ; 0            ; 61           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 110       ; 110       ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 110          ; 0         ; 0         ; 110          ; 110          ; 0         ; 0         ; 110          ; 110          ; 110          ; 110          ; 49           ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ; 0         ; 0         ; 110          ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; FPGA_CLK2_50       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FPGA_CLK3_50       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_CONVST         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SCK            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SDI            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[2]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[3]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[4]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[5]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[6]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[7]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[3]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[2]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[3]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[4]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[5]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[6]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[7]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[8]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[9]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[10]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[11]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[12]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[13]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[14]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_IO[15]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ARDUINO_RESET_N    ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[9]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[10]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[11]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[12]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[13]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[14]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[15]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[34]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[35]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[2]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[3]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[4]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[5]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[6]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[7]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[8]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[9]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[10]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[11]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[12]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[13]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[14]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[15]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[16]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[17]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[18]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[19]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[20]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[21]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[22]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[23]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[24]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[25]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[26]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[27]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[28]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[29]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[30]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[31]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[32]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[33]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[34]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0GPIO[35]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[2]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[3]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[4]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[5]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[6]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[7]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[8]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[16]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[17]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[18]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[19]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[20]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[21]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[22]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[23]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[24]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[25]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[26]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[27]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[28]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[29]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[30]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[31]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[32]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1GPIO[33]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FPGA_CLK1_50       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SDO            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                    ;
+----------------------------------------------------------------------+---------------------------------------+-------------------+
; Source Clock(s)                                                      ; Destination Clock(s)                  ; Delay Added in ns ;
+----------------------------------------------------------------------+---------------------------------------+-------------------+
; FPGA_CLK1_50                                                         ; FPGA_CLK1_50                          ; 671.4             ;
; ADC_interface:ADC_MODULE|Prescaller:P1|salidaActual                  ; FPGA_CLK1_50                          ; 410.7             ;
; Prescaller:Prescaller5ms|salidaActual                                ; FPGA_CLK1_50                          ; 226.7             ;
; Prescaller:Prescaller5ms|salidaActual                                ; Prescaller:Prescaller5ms|salidaActual ; 97.7              ;
; FPGA_CLK1_50,ADC_interface:ADC_MODULE|contador:contadorSubida|salida ; FPGA_CLK1_50                          ; 85.1              ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|salida              ; FPGA_CLK1_50                          ; 33.7              ;
+----------------------------------------------------------------------+---------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                        ;
+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                       ; Destination Register                                                                                     ; Delay Added in ns ;
+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-------------------+
; ADC_interface:ADC_MODULE|Prescaller:P1|salidaActual                   ; ADC_interface:ADC_MODULE|Prescaller:P1|salidaActual                                                      ; 4.358             ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|salida               ; ADC_interface:ADC_MODULE|estado_actual.ESTADO_2                                                          ; 4.065             ;
; ADC_interface:ADC_MODULE|datosRecibidos[2]                            ; ADC_interface:ADC_MODULE|CH2[2]                                                                          ; 3.195             ;
; ADC_interface:ADC_MODULE|datosRecibidos[9]                            ; ADC_interface:ADC_MODULE|CH2[9]                                                                          ; 3.195             ;
; ADC_interface:ADC_MODULE|datosRecibidos[7]                            ; ADC_interface:ADC_MODULE|CH7[7]                                                                          ; 3.194             ;
; ADC_interface:ADC_MODULE|datosRecibidos[11]                           ; ADC_interface:ADC_MODULE|CH2[11]                                                                         ; 3.189             ;
; ADC_interface:ADC_MODULE|datosRecibidos[3]                            ; ADC_interface:ADC_MODULE|CH2[3]                                                                          ; 3.182             ;
; ADC_interface:ADC_MODULE|datosRecibidos[4]                            ; ADC_interface:ADC_MODULE|CH2[4]                                                                          ; 3.182             ;
; ADC_interface:ADC_MODULE|datosRecibidos[8]                            ; ADC_interface:ADC_MODULE|CH7[8]                                                                          ; 3.181             ;
; ADC_interface:ADC_MODULE|datosRecibidos[10]                           ; ADC_interface:ADC_MODULE|CH2[10]                                                                         ; 2.946             ;
; ADC_interface:ADC_MODULE|datosRecibidos[6]                            ; ADC_interface:ADC_MODULE|CH9[6]                                                                          ; 2.930             ;
; ADC_interface:ADC_MODULE|datosRecibidos[5]                            ; ADC_interface:ADC_MODULE|CH1[5]                                                                          ; 2.901             ;
; ADC_interface:ADC_MODULE|datosRecibidos[0]                            ; ADC_interface:ADC_MODULE|CH0[0]                                                                          ; 2.796             ;
; ADC_interface:ADC_MODULE|datosRecibidos[1]                            ; ADC_interface:ADC_MODULE|CH5[1]                                                                          ; 2.736             ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|estado_actual[3]           ; ADC_interface:ADC_MODULE|CH11[8]                                                                         ; 2.316             ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|estado_actual[2]           ; ADC_interface:ADC_MODULE|CH11[8]                                                                         ; 2.310             ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|estado_actual[0]           ; ADC_interface:ADC_MODULE|CH6[8]                                                                          ; 2.279             ;
; ADC_interface:ADC_MODULE|ControlSDI:ctSDI1|estado_actual[1]           ; ADC_interface:ADC_MODULE|CH5[3]                                                                          ; 2.248             ;
; ADC_interface:ADC_MODULE|Prescaller:P1|contador:contadorSubida|salida ; ADC_interface:ADC_MODULE|Prescaller:P1|salidaActual                                                      ; 2.179             ;
; RPM:RPM4|RPM_Medidos[12]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[12] ; 1.556             ;
; RPM:RPM4|RPM_Medidos[2]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[2]  ; 1.550             ;
; RPM:RPM4|RPM_Medidos[9]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[9]  ; 1.545             ;
; RPM:RPM4|RPM_Medidos[13]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[13] ; 1.544             ;
; RPM:RPM4|RPM_Medidos[10]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[10] ; 1.539             ;
; RPM:RPM4|RPM_Medidos[3]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[3]  ; 1.539             ;
; RPM:RPM4|RPM_Medidos[1]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[1]  ; 1.531             ;
; RPM:RPM4|RPM_Medidos[14]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[14] ; 1.528             ;
; RPM:RPM4|RPM_Medidos[11]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[11] ; 1.527             ;
; RPM:RPM4|RPM_Medidos[6]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[6]  ; 1.520             ;
; RPM:RPM4|RPM_Medidos[7]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[7]  ; 1.515             ;
; RPM:RPM4|RPM_Medidos[15]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[15] ; 1.512             ;
; RPM:RPM4|RPM_Medidos[5]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[5]  ; 1.496             ;
; RPM:RPM4|RPM_Medidos[4]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[4]  ; 1.496             ;
; RPM:RPM4|RPM_Medidos[8]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[1]  ; 1.493             ;
; RPM:RPM5|RPM_Medidos[1]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[1]  ; 1.419             ;
; RPM:RPM5|RPM_Medidos[2]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[2]  ; 1.404             ;
; RPM:RPM1|RPM_Medidos[2]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[2]  ; 1.400             ;
; RPM:RPM5|RPM_Medidos[6]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[6]  ; 1.394             ;
; RPM:RPM1|RPM_Medidos[3]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[3]  ; 1.390             ;
; RPM:RPM5|RPM_Medidos[4]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[4]  ; 1.380             ;
; RPM:RPM1|RPM_Medidos[11]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[11] ; 1.378             ;
; RPM:RPM5|RPM_Medidos[3]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[3]  ; 1.370             ;
; RPM:RPM5|RPM_Medidos[11]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[11] ; 1.362             ;
; RPM:RPM5|RPM_Medidos[10]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[10] ; 1.350             ;
; RPM:RPM1|RPM_Medidos[14]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[14] ; 1.344             ;
; Prescaller:Prescaller5ms|salidaActual                                 ; Prescaller:Prescaller5ms|salidaActual                                                                    ; 1.336             ;
; RPM:RPM1|RPM_Medidos[12]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[12] ; 1.330             ;
; RPM:RPM1|RPM_Medidos[5]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[5]  ; 1.318             ;
; RPM:RPM1|RPM_Medidos[15]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[15] ; 1.312             ;
; RPM:RPM1|RPM_Medidos[1]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[1]  ; 1.312             ;
; RPM:RPM1|RPM_Medidos[6]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[6]  ; 1.311             ;
; RPM:RPM1|RPM_Medidos[10]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[10] ; 1.305             ;
; RPM:RPM1|RPM_Medidos[7]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[7]  ; 1.301             ;
; RPM:RPM5|RPM_Medidos[13]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[13] ; 1.275             ;
; RPM:RPM5|RPM_Medidos[9]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[9]  ; 1.271             ;
; RPM:RPM1|RPM_Medidos[4]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[4]  ; 1.265             ;
; RPM:RPM4|RPM_Medidos[0]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm4|Binary_to_BCD:Bin_BCD|r_Binary[0]  ; 1.260             ;
; RPM:RPM1|RPM_Medidos[9]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[9]  ; 1.258             ;
; RPM:RPM5|RPM_Medidos[14]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[14] ; 1.258             ;
; RPM:RPM1|RPM_Medidos[13]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[13] ; 1.257             ;
; RPM:RPM5|RPM_Medidos[7]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[7]  ; 1.252             ;
; RPM:RPM5|RPM_Medidos[12]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[12] ; 1.247             ;
; RPM:RPM5|RPM_Medidos[8]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[15] ; 1.242             ;
; RPM:RPM1|RPM_Medidos[8]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm1|Binary_to_BCD:Bin_BCD|r_Binary[1]  ; 1.242             ;
; RPM:RPM5|RPM_Medidos[15]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[15] ; 1.227             ;
; RPM:RPM5|RPM_Medidos[5]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[5]  ; 1.215             ;
; RPM:RPM3|RPM_Medidos[2]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[2]  ; 1.182             ;
; RPM:RPM3|RPM_Medidos[3]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[3]  ; 1.177             ;
; RPM:RPM3|RPM_Medidos[7]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[7]  ; 1.175             ;
; RPM:RPM3|RPM_Medidos[12]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[12] ; 1.168             ;
; RPM:RPM3|RPM_Medidos[13]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[13] ; 1.161             ;
; PID_control:PID_control1|Error_Integrativo[19]                        ; PID_control:PID_control1|Error_Integrativo[34]                                                           ; 1.161             ;
; RPM:RPM3|RPM_Medidos[14]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[14] ; 1.157             ;
; RPM:RPM3|RPM_Medidos[4]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[4]  ; 1.157             ;
; RPM:RPM3|RPM_Medidos[1]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[1]  ; 1.155             ;
; RPM:RPM3|RPM_Medidos[6]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[6]  ; 1.154             ;
; RPM:RPM3|RPM_Medidos[5]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[5]  ; 1.147             ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[18]           ; ADC_interface:ADC_MODULE|contador:contadorSubida|salida                                                  ; 1.142             ;
; RPM:RPM3|RPM_Medidos[9]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[9]  ; 1.138             ;
; RPM:RPM3|RPM_Medidos[11]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[11] ; 1.136             ;
; RPM:RPM2|RPM_Medidos[9]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[9]  ; 1.134             ;
; RPM:RPM3|RPM_Medidos[10]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[10] ; 1.127             ;
; RPM:RPM2|RPM_Medidos[2]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[2]  ; 1.122             ;
; RPM:RPM2|RPM_Medidos[3]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[3]  ; 1.120             ;
; RPM:RPM2|RPM_Medidos[4]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[4]  ; 1.115             ;
; RPM:RPM2|RPM_Medidos[5]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[5]  ; 1.114             ;
; RPM:RPM3|RPM_Medidos[8]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm3|Binary_to_BCD:Bin_BCD|r_Binary[1]  ; 1.111             ;
; RPM:RPM5|RPM_Medidos[0]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm5|Binary_to_BCD:Bin_BCD|r_Binary[0]  ; 1.104             ;
; RPM:RPM2|RPM_Medidos[10]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[10] ; 1.102             ;
; RPM:RPM2|RPM_Medidos[12]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[12] ; 1.099             ;
; RPM:RPM2|RPM_Medidos[11]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[11] ; 1.093             ;
; RPM:RPM2|RPM_Medidos[13]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[13] ; 1.092             ;
; RPM:RPM2|RPM_Medidos[1]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[1]  ; 1.082             ;
; RPM:RPM2|RPM_Medidos[6]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[6]  ; 1.075             ;
; RPM:RPM2|RPM_Medidos[7]                                               ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[7]  ; 1.073             ;
; PID_control:PID_control1|Error_Integrativo[18]                        ; PID_control:PID_control1|Error_Integrativo[34]                                                           ; 1.072             ;
; ADC_interface:ADC_MODULE|contador:contadorSubida|conteo[10]           ; ADC_interface:ADC_MODULE|contador:contadorSubida|salida                                                  ; 1.071             ;
; RPM:RPM2|RPM_Medidos[14]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[14] ; 1.070             ;
; RPM:RPM2|RPM_Medidos[15]                                              ; CreadorMensajeCompleto:MensajeCompleto1|creacion_mensaje:mensaje_rpm2|Binary_to_BCD:Bin_BCD|r_Binary[15] ; 1.066             ;
; PID_control:PID_control2|COMANDO_PWM[6]                               ; moduloPWM:PWM2|salidaActual                                                                              ; 1.048             ;
+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA4U23C6 for design "ROBOCOL_FINAL"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 2426 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ROBOCOL_FINAL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 60 registers into blocks of type DSP block
    Extra Info (176220): Created 40 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:42
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:16
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 1.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 15% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X11_Y24 to location X22_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:45
Info (11888): Total time spent on timing analysis during the Fitter is 123.96 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:05
Warning (169064): Following 89 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[2] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[3] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[6] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[7] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[10] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[11] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[13] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[14] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_IO[15] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 13
    Info (169065): Pin ARDUINO_RESET_N has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 14
    Info (169065): Pin GPIO_1GPIO[9] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[10] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[11] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[12] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[13] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[14] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[15] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[34] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[35] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_0GPIO[0] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[1] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[2] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[3] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[4] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[5] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[6] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[7] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[8] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[9] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[10] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[11] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[12] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[13] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[14] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[15] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[16] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[17] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[18] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[19] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[20] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[21] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[22] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[23] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[24] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[25] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[26] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[27] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[28] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[29] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[30] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[31] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[32] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[33] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[34] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_0GPIO[35] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 22
    Info (169065): Pin GPIO_1GPIO[0] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[1] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[2] has a permanently disabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[3] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[4] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[5] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[6] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[7] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[8] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[16] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[17] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[18] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[19] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[20] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[21] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[22] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[23] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[24] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[25] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[26] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[27] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[28] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[29] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[30] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[31] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[32] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
    Info (169065): Pin GPIO_1GPIO[33] has a permanently enabled output enable File: /home/franz/Documents/TESIS/Robocol_HW_SW/source_v/ROBOCOL_FINAL.v Line: 25
Info (144001): Generated suppressed messages file /home/franz/Documents/TESIS/Robocol_HW_SW/ROBOCOL_FINAL.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2152 megabytes
    Info: Processing ended: Tue Mar  9 11:36:02 2021
    Info: Elapsed time: 00:09:01
    Info: Total CPU time (on all processors): 00:17:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/franz/Documents/TESIS/Robocol_HW_SW/ROBOCOL_FINAL.fit.smsg.


