Fitter report for LimeNET-Micro_lms7_trx
Fri Jan 04 12:00:19 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jan 04 12:00:19 2019       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; LimeNET-Micro_lms7_trx                      ;
; Top-level Entity Name              ; lms7_trx_top                                ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M16SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 14,625 / 15,840 ( 92 % )                    ;
;     Total combinational functions  ; 10,823 / 15,840 ( 68 % )                    ;
;     Dedicated logic registers      ; 11,143 / 15,840 ( 70 % )                    ;
; Total registers                    ; 11173                                       ;
; Total pins                         ; 122 / 130 ( 94 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 461,200 / 562,176 ( 82 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 90 ( 0 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 1 / 1 ( 100 % )                             ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M16SAU169C8G      ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                 ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Auto Merge PLLs                                                    ; Off                 ; On                                    ;
; Router Timing Optimization Level                                   ; MAXIMUM             ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; On                  ; Off                                   ;
; Placement Effort Multiplier                                        ; 5.0                 ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device Migration List                                              ; 10M16SAU169C8G      ;                                       ;
; Device I/O Standard                                                ; 2.5 V               ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                  ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                  ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                              ;
; Auto Global Register Control Signals                               ; Off                 ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.9%      ;
;     Processor 3            ;  10.5%      ;
;     Processor 4            ;  10.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; lms7_trx_top   ;              ; BOM_VER    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; lms7_trx_top   ;              ; FPGA_GPIO  ; 3.3-V LVCMOS  ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 23047 ) ; 0.00 % ( 0 / 23047 )       ; 0.00 % ( 0 / 23047 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 23047 ) ; 0.00 % ( 0 / 23047 )       ; 0.00 % ( 0 / 23047 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22833 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 203 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/output_files/LimeNET-Micro_lms7_trx.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 14,625 / 15,840 ( 92 % )    ;
;     -- Combinational with no register       ; 3482                        ;
;     -- Register only                        ; 3802                        ;
;     -- Combinational with a register        ; 7341                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 5488                        ;
;     -- 3 input functions                    ; 2637                        ;
;     -- <=2 input functions                  ; 2698                        ;
;     -- Register only                        ; 3802                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 9311                        ;
;     -- arithmetic mode                      ; 1512                        ;
;                                             ;                             ;
; Total registers*                            ; 11,173 / 16,445 ( 68 % )    ;
;     -- Dedicated logic registers            ; 11,143 / 15,840 ( 70 % )    ;
;     -- I/O registers                        ; 30 / 605 ( 5 % )            ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 978 / 990 ( 99 % )          ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 122 / 130 ( 94 % )          ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )             ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )               ;
;                                             ;                             ;
; M9Ks                                        ; 61 / 61 ( 100 % )           ;
; UFM blocks                                  ; 1 / 1 ( 100 % )             ;
; ADC blocks                                  ; 0 / 1 ( 0 % )               ;
; Total block memory bits                     ; 461,200 / 562,176 ( 82 % )  ;
; Total block memory implementation bits      ; 562,176 / 562,176 ( 100 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )              ;
; PLLs                                        ; 1 / 1 ( 100 % )             ;
; Global signals                              ; 17                          ;
;     -- Global clocks                        ; 17 / 20 ( 85 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 1 / 1 ( 100 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 25.8% / 24.4% / 27.8%       ;
; Peak interconnect usage (total/H/V)         ; 41.3% / 38.5% / 50.1%       ;
; Maximum fan-out                             ; 3926                        ;
; Highest non-global fan-out                  ; 1885                        ;
; Total fan-out                               ; 79044                       ;
; Average fan-out                             ; 3.19                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 14480 / 15840 ( 91 % ) ; 139 / 15840 ( < 1 % ) ; 6 / 15840 ( < 1 % )            ;
;     -- Combinational with no register       ; 3414                   ; 62                    ; 6                              ;
;     -- Register only                        ; 3789                   ; 13                    ; 0                              ;
;     -- Combinational with a register        ; 7277                   ; 64                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 5426                   ; 59                    ; 3                              ;
;     -- 3 input functions                    ; 2610                   ; 27                    ; 0                              ;
;     -- <=2 input functions                  ; 2655                   ; 40                    ; 3                              ;
;     -- Register only                        ; 3789                   ; 13                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 9187                   ; 118                   ; 6                              ;
;     -- arithmetic mode                      ; 1504                   ; 8                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 11096                  ; 77                    ; 0                              ;
;     -- Dedicated logic registers            ; 11066 / 15840 ( 70 % ) ; 77 / 15840 ( < 1 % )  ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                        ; 60                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 969 / 990 ( 98 % )     ; 13 / 990 ( 1 % )      ; 1 / 990 ( < 1 % )              ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 122                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )         ; 0 / 90 ( 0 % )        ; 0 / 90 ( 0 % )                 ;
; Total memory bits                           ; 461200                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 562176                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M9K                                         ; 61 / 61 ( 100 % )      ; 0 / 61 ( 0 % )        ; 0 / 61 ( 0 % )                 ;
; Remote update block                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 13 / 24 ( 54 % )       ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry       ; 15 / 320 ( 4 % )       ; 0 / 320 ( 0 % )       ; 0 / 320 ( 0 % )                ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 204                    ; 112                   ; 14                             ;
;     -- Registered Input Connections         ; 49                     ; 85                    ; 0                              ;
;     -- Output Connections                   ; 224                    ; 93                    ; 13                             ;
;     -- Registered Output Connections        ; 7                      ; 93                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 78960                  ; 744                   ; 44                             ;
;     -- Registered Connections               ; 41102                  ; 511                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 196                    ; 205                   ; 27                             ;
;     -- sld_hub:auto_hub                     ; 205                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 27                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 69                     ; 37                    ; 14                             ;
;     -- Output Ports                         ; 37                     ; 54                    ; 7                              ;
;     -- Bidir Ports                          ; 47                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 21                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 3                              ;
;     -- Output Ports driven by GND           ; 0                      ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 25                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 30                    ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 43                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADF_MUXOUT        ; C10   ; 8        ; 21           ; 17           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; BOM_VER[0]        ; B1    ; 1A       ; 25           ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; BOM_VER[1]        ; C1    ; 1A       ; 25           ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; BOM_VER[2]        ; D1    ; 1A       ; 25           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; BOM_VER[3]        ; F1    ; 1A       ; 25           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; ETH_GPIO0         ; C2    ; 1A       ; 25           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; ETH_GPIO1         ; G4    ; 1B       ; 0            ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; ETH_GPIO2         ; H1    ; 1B       ; 0            ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; FPGA_BTN          ; H3    ; 1B       ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; FPGA_SPI_MISO     ; N5    ; 3        ; 6            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_CLK            ; G9    ; 6        ; 50           ; 14           ; 21           ; 676                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_RXFn           ; K12   ; 5        ; 50           ; 8            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_TXEn           ; J12   ; 5        ; 50           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; GNSS_TPULSE       ; J10   ; 5        ; 50           ; 2            ; 14           ; 38                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; GNSS_UART_TX      ; D8    ; 8        ; 16           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; HW_VER[0]         ; E3    ; 1A       ; 25           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[1]         ; E4    ; 1A       ; 25           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[2]         ; F4    ; 1B       ; 0            ; 12           ; 14           ; 661                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; LM75_OS           ; H2    ; 1B       ; 0            ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; LMK_CLK           ; H6    ; 2        ; 0            ; 9            ; 21           ; 3948                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[0]     ; M1    ; 2        ; 0            ; 8            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[10]    ; L4    ; 3        ; 6            ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[11]    ; N2    ; 2        ; 0            ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[1]     ; L5    ; 3        ; 3            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[2]     ; K2    ; 2        ; 0            ; 3            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[3]     ; M2    ; 2        ; 0            ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[4]     ; M4    ; 3        ; 3            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[5]     ; J1    ; 2        ; 0            ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[6]     ; L2    ; 2        ; 0            ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[7]     ; K1    ; 2        ; 0            ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[8]     ; N4    ; 3        ; 6            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[9]     ; J2    ; 2        ; 0            ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_ENABLE_IQSEL2 ; N3    ; 2        ; 0            ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_MCLK1         ; G5    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_MCLK2         ; H4    ; 2        ; 0            ; 8            ; 21           ; 5                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_EMMC_EN      ; E1    ; 1A       ; 25           ; 22           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; RAPI_SPI0_CE0     ; E13   ; 6        ; 50           ; 15           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI0_MOSI    ; M11   ; 3        ; 21           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI0_SCLK    ; F13   ; 6        ; 50           ; 15           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI1_CE0     ; A10   ; 8        ; 16           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI1_MOSI    ; K13   ; 5        ; 50           ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI1_SCLK    ; G10   ; 6        ; 50           ; 14           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BUZZER            ; D13   ; 6        ; 50           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FAN_CTRL          ; C5    ; 8        ; 10           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_LMS_SS   ; J5    ; 3        ; 6            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_MOSI     ; K5    ; 3        ; 6            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_SCLK     ; M5    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_OEn            ; J9    ; 5        ; 50           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_RDn            ; D12   ; 6        ; 50           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_WAKEUPn        ; H10   ; 5        ; 50           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_WRn            ; E12   ; 6        ; 50           ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GNSS_UART_RX      ; L12   ; 5        ; 50           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[0]     ; N12   ; 3        ; 16           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[10]    ; K6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[11]    ; K7    ; 3        ; 16           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[1]     ; M12   ; 3        ; 19           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[2]     ; N11   ; 3        ; 16           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[3]     ; L10   ; 3        ; 24           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[4]     ; N9    ; 3        ; 19           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[5]     ; M13   ; 3        ; 19           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[6]     ; M10   ; 3        ; 24           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[7]     ; N10   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[8]     ; M8    ; 3        ; 14           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[9]     ; M9    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_ENABLE_IQSEL1 ; N7    ; 3        ; 8            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK1         ; L3    ; 2        ; 0            ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK2         ; M3    ; 2        ; 0            ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX1        ; N6    ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX2        ; H5    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RAPI_GPIO12       ; F10   ; 6        ; 50           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RAPI_SPI0_MISO    ; K8    ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RAPI_SPI1_MISO    ; L11   ; 3        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SR_DIN            ; B7    ; 8        ; 14           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SR_LATCH          ; D6    ; 8        ; 10           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SR_SCLK           ; B9    ; 8        ; 19           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; FPGA_GPIO[0] ; L1    ; 2        ; 0            ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
; FPGA_GPIO[1] ; M7    ; 3        ; 8            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
; FPGA_GPIO[2] ; N8    ; 3        ; 8            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
; FPGA_GPIO[3] ; J6    ; 3        ; 14           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
; FPGA_GPIO[4] ; D11   ; 6        ; 50           ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
; FPGA_GPIO[5] ; J7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
; FPGA_GPIO[6] ; A11   ; 8        ; 16           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
; FPGA_GPIO[7] ; J8    ; 3        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
; FPGA_I2C_SCL ; K10   ; 5        ; 50           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen (inverted) ;
; FPGA_I2C_SDA ; B10   ; 8        ; 19           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen (inverted) ;
; FT_BE[0]     ; H9    ; 5        ; 50           ; 11           ; 22           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[0]~en (inverted)                                                                                                                                                ;
; FT_BE[1]     ; G12   ; 5        ; 50           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[1]~en (inverted)                                                                                                                                                ;
; FT_BE[2]     ; H8    ; 5        ; 50           ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[2]~en (inverted)                                                                                                                                                ;
; FT_BE[3]     ; K11   ; 5        ; 50           ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[3]~en (inverted)                                                                                                                                                ;
; FT_D[0]      ; A2    ; 8        ; 8            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~en (inverted)                                                                                                                                              ;
; FT_D[10]     ; C13   ; 6        ; 50           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~en (inverted)                                                                                                                                             ;
; FT_D[11]     ; B2    ; 8        ; 8            ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~en (inverted)                                                                                                                                             ;
; FT_D[12]     ; B3    ; 8        ; 10           ; 17           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~en (inverted)                                                                                                                                             ;
; FT_D[13]     ; B4    ; 8        ; 10           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~en (inverted)                                                                                                                                             ;
; FT_D[14]     ; B5    ; 8        ; 12           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~en (inverted)                                                                                                                                             ;
; FT_D[15]     ; B6    ; 8        ; 12           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~en (inverted)                                                                                                                                             ;
; FT_D[16]     ; D9    ; 6        ; 50           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~en (inverted)                                                                                                                                             ;
; FT_D[17]     ; E6    ; 8        ; 12           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~en (inverted)                                                                                                                                             ;
; FT_D[18]     ; E8    ; 8        ; 16           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~en (inverted)                                                                                                                                             ;
; FT_D[19]     ; F9    ; 6        ; 50           ; 21           ; 22           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~en (inverted)                                                                                                                                             ;
; FT_D[1]      ; A3    ; 8        ; 12           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~en (inverted)                                                                                                                                              ;
; FT_D[20]     ; E9    ; 6        ; 50           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~en (inverted)                                                                                                                                             ;
; FT_D[21]     ; E10   ; 6        ; 50           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~en (inverted)                                                                                                                                             ;
; FT_D[22]     ; F8    ; 6        ; 50           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~en (inverted)                                                                                                                                             ;
; FT_D[23]     ; B11   ; 6        ; 50           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~en (inverted)                                                                                                                                             ;
; FT_D[24]     ; B12   ; 6        ; 50           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~en (inverted)                                                                                                                                             ;
; FT_D[25]     ; C11   ; 6        ; 50           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~en (inverted)                                                                                                                                             ;
; FT_D[26]     ; C12   ; 6        ; 50           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~en (inverted)                                                                                                                                             ;
; FT_D[27]     ; F12   ; 6        ; 50           ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~en (inverted)                                                                                                                                             ;
; FT_D[28]     ; G13   ; 5        ; 50           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~en (inverted)                                                                                                                                             ;
; FT_D[29]     ; H13   ; 5        ; 50           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~en (inverted)                                                                                                                                             ;
; FT_D[2]      ; A4    ; 8        ; 12           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~en (inverted)                                                                                                                                              ;
; FT_D[30]     ; J13   ; 5        ; 50           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~en (inverted)                                                                                                                                             ;
; FT_D[31]     ; L13   ; 5        ; 50           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~en (inverted)                                                                                                                                             ;
; FT_D[3]      ; A5    ; 8        ; 8            ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~en (inverted)                                                                                                                                              ;
; FT_D[4]      ; A6    ; 8        ; 14           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~en (inverted)                                                                                                                                              ;
; FT_D[5]      ; A7    ; 8        ; 14           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~en (inverted)                                                                                                                                              ;
; FT_D[6]      ; A8    ; 8        ; 19           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~en (inverted)                                                                                                                                              ;
; FT_D[7]      ; A9    ; 8        ; 19           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~en (inverted)                                                                                                                                              ;
; FT_D[8]      ; A12   ; 6        ; 50           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~en (inverted)                                                                                                                                              ;
; FT_D[9]      ; B13   ; 6        ; 50           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~en (inverted)                                                                                                                                              ;
; WIFI_PIO5    ; C9    ; 8        ; 19           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; B9       ; DIFFIO_RX_T28n, DIFFOUT_T28n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; SR_SCLK             ; Dual Purpose Pin ;
; D8       ; DIFFIO_RX_T30p, DIFFOUT_T30p, DEV_OE, Low_Speed    ; Use as regular IO              ; GNSS_UART_TX        ; Dual Purpose Pin ;
; D6       ; DIFFIO_RX_T34n, DIFFOUT_T34n, CRC_ERROR, Low_Speed ; Use as regular IO              ; SR_LATCH            ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Use as regular IO              ; FAN_CTRL            ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )   ; 1.8V          ; --           ;
; 1B       ; 9 / 10 ( 90 % )   ; 1.8V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 30 / 30 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 22 / 22 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 25 / 28 ( 89 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 316        ; 8        ; FT_D[0]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 307        ; 8        ; FT_D[1]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 305        ; 8        ; FT_D[2]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 313        ; 8        ; FT_D[3]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 303        ; 8        ; FT_D[4]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 301        ; 8        ; FT_D[5]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 289        ; 8        ; FT_D[6]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 291        ; 8        ; FT_D[7]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 8        ; RAPI_SPI1_CE0       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 295        ; 8        ; FPGA_GPIO[6]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 227        ; 6        ; FT_D[8]             ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; BOM_VER[0]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; B2       ; 318        ; 8        ; FT_D[11]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 309        ; 8        ; FT_D[12]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 8        ; FT_D[13]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 8        ; FT_D[14]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 304        ; 8        ; FT_D[15]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 8        ; SR_DIN              ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 294        ; 8        ; SR_SCLK             ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 8        ; FPGA_I2C_SDA        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 223        ; 6        ; FT_D[23]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B12      ; 221        ; 6        ; FT_D[24]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B13      ; 225        ; 6        ; FT_D[9]             ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; BOM_VER[1]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 2          ; 1A       ; ETH_GPIO0           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; C3       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 312        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 314        ; 8        ; FAN_CTRL            ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 290        ; 8        ; WIFI_PIO5           ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 288        ; 8        ; ADF_MUXOUT          ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 226        ; 6        ; FT_D[25]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C12      ; 224        ; 6        ; FT_D[26]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C13      ; 219        ; 6        ; FT_D[10]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 0          ; 1A       ; BOM_VER[2]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; D2       ;            ;          ; ANAIN1              ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF            ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 310        ; 8        ; SR_LATCH            ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 300        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 296        ; 8        ; GNSS_UART_TX        ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 230        ; 6        ; FT_D[16]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ;            ; --       ; VCCA2               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 234        ; 6        ; FPGA_GPIO[4]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D12      ; 232        ; 6        ; FT_RDn              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D13      ; 217        ; 6        ; BUZZER              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1A       ; RAPI_EMMC_EN        ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; REFGND              ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; HW_VER[0]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; E4       ; 6          ; 1A       ; HW_VER[1]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; E5       ; 18         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 308        ; 8        ; FT_D[17]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 302        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 8        ; FT_D[18]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 222        ; 6        ; FT_D[20]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E10      ; 228        ; 6        ; FT_D[21]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 202        ; 6        ; FT_WRn              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E13      ; 198        ; 6        ; RAPI_SPI0_CE0       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1A       ; BOM_VER[3]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; F2       ;            ; 1A       ; VCCIO1A             ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; HW_VER[2]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; F5       ; 24         ; 1B       ; altera_reserved_tdi ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 26         ; 1B       ; altera_reserved_tdo ; output ; 1.8 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 220        ; 6        ; FT_D[22]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F9       ; 216        ; 6        ; FT_D[19]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F10      ; 218        ; 6        ; RAPI_GPIO12         ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F11      ;            ; 6        ; VCCIO6              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 200        ; 6        ; FT_D[27]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F13      ; 196        ; 6        ; RAPI_SPI0_SCLK      ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 20         ; 1B       ; altera_reserved_tms ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 22         ; 1B       ; altera_reserved_tck ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B             ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; ETH_GPIO1           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; G5       ; 40         ; 2        ; LMS_MCLK1           ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 192        ; 6        ; FT_CLK              ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G10      ; 194        ; 6        ; RAPI_SPI1_SCLK      ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 187        ; 5        ; FT_BE[1]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 185        ; 5        ; FT_D[28]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1B       ; ETH_GPIO2           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 32         ; 1B       ; LM75_OS             ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 34         ; 1B       ; FPGA_BTN            ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 46         ; 2        ; LMS_MCLK2           ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 44         ; 2        ; LMS_TXNRX2          ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 42         ; 2        ; LMK_CLK             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 186        ; 5        ; FT_BE[2]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ; 184        ; 5        ; FT_BE[0]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H10      ; 182        ; 5        ; FT_WAKEUPn          ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 183        ; 5        ; FT_D[29]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 41         ; 2        ; LMS_DIQ2_D[5]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 43         ; 2        ; LMS_DIQ2_D[9]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 74         ; 3        ; FPGA_SPI_LMS_SS     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J6       ; 92         ; 3        ; FPGA_GPIO[3]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J7       ; 96         ; 3        ; FPGA_GPIO[5]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J8       ; 108        ; 3        ; FPGA_GPIO[7]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J9       ; 180        ; 5        ; FT_OEn              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 158        ; 5        ; GNSS_TPULSE         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ;            ; 5        ; VCCIO5              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 178        ; 5        ; FT_TXEn             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 181        ; 5        ; FT_D[30]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 65         ; 2        ; LMS_DIQ2_D[7]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 67         ; 2        ; LMS_DIQ2_D[2]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 72         ; 3        ; FPGA_SPI_MOSI       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K6       ; 94         ; 3        ; LMS_DIQ1_D[10]      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K7       ; 98         ; 3        ; LMS_DIQ1_D[11]      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K8       ; 110        ; 3        ; RAPI_SPI0_MISO      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA4               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 156        ; 5        ; FPGA_I2C_SCL        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ; 157        ; 5        ; FT_BE[3]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 176        ; 5        ; FT_RXFn             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 179        ; 5        ; RAPI_SPI1_MOSI      ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 2        ; FPGA_GPIO[0]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 51         ; 2        ; LMS_DIQ2_D[6]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 66         ; 2        ; LMS_FCLK1           ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 70         ; 3        ; LMS_DIQ2_D[10]      ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L5       ; 68         ; 3        ; LMS_DIQ2_D[1]       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 114        ; 3        ; LMS_DIQ1_D[3]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 106        ; 3        ; RAPI_SPI1_MISO      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 159        ; 5        ; GNSS_UART_RX        ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 177        ; 5        ; FT_D[31]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; LMS_DIQ2_D[0]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 47         ; 2        ; LMS_DIQ2_D[3]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 64         ; 2        ; LMS_FCLK2           ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 69         ; 3        ; LMS_DIQ2_D[4]       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M5       ; 71         ; 3        ; FPGA_SPI_SCLK       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M6       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 78         ; 3        ; FPGA_GPIO[1]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 93         ; 3        ; LMS_DIQ1_D[8]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 95         ; 3        ; LMS_DIQ1_D[9]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 112        ; 3        ; LMS_DIQ1_D[6]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 104        ; 3        ; RAPI_SPI0_MOSI      ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; LMS_DIQ1_D[1]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 100        ; 3        ; LMS_DIQ1_D[5]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 48         ; 2        ; LMS_DIQ2_D[11]      ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 50         ; 2        ; LMS_ENABLE_IQSEL2   ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 73         ; 3        ; LMS_DIQ2_D[8]       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 75         ; 3        ; FPGA_SPI_MISO       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 76         ; 3        ; LMS_TXNRX1          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 77         ; 3        ; LMS_ENABLE_IQSEL1   ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 79         ; 3        ; FPGA_GPIO[2]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 103        ; 3        ; LMS_DIQ1_D[4]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 101        ; 3        ; LMS_DIQ1_D[7]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 97         ; 3        ; LMS_DIQ1_D[2]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 99         ; 3        ; LMS_DIQ1_D[0]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                      ;
+-------------------------------+--------------------------------------------------------------------------------------------------+
; Name                          ; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1                                    ;
; PLL mode                      ; Normal                                                                                           ;
; Compensate clock              ; clock3                                                                                           ;
; Compensated input/output pins ; --                                                                                               ;
; Switchover type               ; --                                                                                               ;
; Input frequency 0             ; 160.0 MHz                                                                                        ;
; Input frequency 1             ; --                                                                                               ;
; Nominal PFD frequency         ; 160.0 MHz                                                                                        ;
; Nominal VCO frequency         ; 640.0 MHz                                                                                        ;
; VCO post scale K counter      ; 2                                                                                                ;
; VCO frequency control         ; Auto                                                                                             ;
; VCO phase shift step          ; 195 ps                                                                                           ;
; VCO multiply                  ; --                                                                                               ;
; VCO divide                    ; --                                                                                               ;
; Freq min lock                 ; 75.01 MHz                                                                                        ;
; Freq max lock                 ; 162.55 MHz                                                                                       ;
; M VCO Tap                     ; 0                                                                                                ;
; M Initial                     ; 1                                                                                                ;
; M value                       ; 4                                                                                                ;
; N value                       ; 1                                                                                                ;
; Charge pump current           ; setting 1                                                                                        ;
; Loop filter resistance        ; setting 28                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                        ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                                              ;
; Bandwidth type                ; Medium                                                                                           ;
; Real time reconfigurable      ; On                                                                                               ;
; Scan chain MIF file           ; ip/pll/pll.mif                                                                                   ;
; Preserve PLL counter order    ; Off                                                                                              ;
; PLL location                  ; PLL_1                                                                                            ;
; Inclk0 signal                 ; LMS_MCLK2                                                                                        ;
; Inclk1 signal                 ; --                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                                    ;
; Inclk1 signal type            ; --                                                                                               ;
+-------------------------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+
; Name                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                         ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[0] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[1] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C3      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[3] ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; RAPI_SPI0_MISO  ; Missing drive strength ;
; RAPI_SPI1_MISO  ; Missing drive strength ;
; RAPI_GPIO12     ; Missing drive strength ;
; FT_WRn          ; Missing drive strength ;
; FT_OEn          ; Missing drive strength ;
; FT_WAKEUPn      ; Missing drive strength ;
; FT_RDn          ; Missing drive strength ;
; GNSS_UART_RX    ; Missing drive strength ;
; FPGA_SPI_SCLK   ; Missing drive strength ;
; FPGA_SPI_MOSI   ; Missing drive strength ;
; FPGA_SPI_LMS_SS ; Missing drive strength ;
; SR_SCLK         ; Missing drive strength ;
; SR_DIN          ; Missing drive strength ;
; SR_LATCH        ; Missing drive strength ;
; BUZZER          ; Missing drive strength ;
; FAN_CTRL        ; Missing drive strength ;
; WIFI_PIO5       ; Missing drive strength ;
; FPGA_GPIO[1]    ; Missing drive strength ;
; FPGA_GPIO[2]    ; Missing drive strength ;
; FPGA_GPIO[3]    ; Missing drive strength ;
; FPGA_GPIO[4]    ; Missing drive strength ;
; FPGA_GPIO[5]    ; Missing drive strength ;
; FPGA_GPIO[6]    ; Missing drive strength ;
; FPGA_GPIO[7]    ; Missing drive strength ;
; FT_BE[0]        ; Missing drive strength ;
; FT_BE[1]        ; Missing drive strength ;
; FT_BE[2]        ; Missing drive strength ;
; FT_BE[3]        ; Missing drive strength ;
; FT_D[0]         ; Missing drive strength ;
; FT_D[1]         ; Missing drive strength ;
; FT_D[2]         ; Missing drive strength ;
; FT_D[3]         ; Missing drive strength ;
; FT_D[4]         ; Missing drive strength ;
; FT_D[5]         ; Missing drive strength ;
; FT_D[6]         ; Missing drive strength ;
; FT_D[7]         ; Missing drive strength ;
; FT_D[8]         ; Missing drive strength ;
; FT_D[9]         ; Missing drive strength ;
; FT_D[10]        ; Missing drive strength ;
; FT_D[11]        ; Missing drive strength ;
; FT_D[12]        ; Missing drive strength ;
; FT_D[13]        ; Missing drive strength ;
; FT_D[14]        ; Missing drive strength ;
; FT_D[15]        ; Missing drive strength ;
; FT_D[16]        ; Missing drive strength ;
; FT_D[17]        ; Missing drive strength ;
; FT_D[18]        ; Missing drive strength ;
; FT_D[19]        ; Missing drive strength ;
; FT_D[20]        ; Missing drive strength ;
; FT_D[21]        ; Missing drive strength ;
; FT_D[22]        ; Missing drive strength ;
; FT_D[23]        ; Missing drive strength ;
; FT_D[24]        ; Missing drive strength ;
; FT_D[25]        ; Missing drive strength ;
; FT_D[26]        ; Missing drive strength ;
; FT_D[27]        ; Missing drive strength ;
; FT_D[28]        ; Missing drive strength ;
; FT_D[29]        ; Missing drive strength ;
; FT_D[30]        ; Missing drive strength ;
; FT_D[31]        ; Missing drive strength ;
; FPGA_I2C_SCL    ; Missing drive strength ;
; FPGA_I2C_SDA    ; Missing drive strength ;
; FPGA_GPIO[0]    ; Missing drive strength ;
+-----------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                               ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
; |lms7_trx_top                                                                                                                           ; 14625 (2)   ; 11143 (0)                 ; 30 (30)       ; 461200      ; 61   ; 1          ; 0            ; 0       ; 0         ; 122  ; 0            ; 3482 (2)     ; 3802 (0)          ; 7341 (2)         ; 0          ; |lms7_trx_top                                                                                                                                                                                                                                                                                                                                                                                                            ; lms7_trx_top                                              ; work         ;
;    |FT601_top:inst2_FT601_top|                                                                                                          ; 883 (2)     ; 754 (2)                   ; 0 (0)         ; 196608      ; 24   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 309 (0)           ; 449 (1)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top                                                                                                                                                                                                                                                                                                                                                                                  ; FT601_top                                                 ; work         ;
;       |FT601:ft_fsm|                                                                                                                    ; 156 (156)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 65 (65)           ; 71 (71)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|FT601:ft_fsm                                                                                                                                                                                                                                                                                                                                                                     ; FT601                                                     ; work         ;
;       |FT601_arb:ftdi_arbiter|                                                                                                          ; 36 (36)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 27 (27)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter                                                                                                                                                                                                                                                                                                                                                           ; FT601_arb                                                 ; work         ;
;       |fifo_inst:EP02_fifo|                                                                                                             ; 100 (0)     ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 48 (0)            ; 42 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 100 (0)     ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 48 (0)            ; 42 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_pcn1:auto_generated|                                                                                                ; 100 (31)    ; 89 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 48 (21)           ; 42 (3)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_pcn1                                               ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_fub                                         ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_jg6                                         ; work         ;
;                |alt_synch_pipe_8ol:rs_dgwp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_8ol                                        ; work         ;
;                   |dffpipe_pd9:dffpipe6|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6                                                                                                                                                                                                                                 ; dffpipe_pd9                                               ; work         ;
;                |alt_synch_pipe_9ol:ws_dgrp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_9ol                                        ; work         ;
;                   |dffpipe_qd9:dffpipe9|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9                                                                                                                                                                                                                                 ; dffpipe_qd9                                               ; work         ;
;                |altsyncram_8a61:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_8a61                                           ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:wrempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;       |fifo_inst:EP82_fifo|                                                                                                             ; 126 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 47 (0)            ; 60 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 126 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 47 (0)            ; 60 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_r9n1:auto_generated|                                                                                                ; 126 (35)    ; 106 (27)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (5)       ; 47 (20)           ; 60 (9)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_r9n1                                               ; work         ;
;                |a_gray2bin_kra:rdptr_g_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_kra                                            ; work         ;
;                |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_kra                                            ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_fub                                         ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_jg6                                         ; work         ;
;                |alt_synch_pipe_aol:rs_dgwp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_aol:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_aol                                        ; work         ;
;                   |dffpipe_rd9:dffpipe6|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_aol:rs_dgwp|dffpipe_rd9:dffpipe6                                                                                                                                                                                                                                 ; dffpipe_rd9                                               ; work         ;
;                |alt_synch_pipe_bol:ws_dgrp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_bol:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_bol                                        ; work         ;
;                   |dffpipe_sd9:dffpipe9|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_bol:ws_dgrp|dffpipe_sd9:dffpipe9                                                                                                                                                                                                                                 ; dffpipe_sd9                                               ; work         ;
;                |altsyncram_v241:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|altsyncram_v241:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_v241                                           ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:rdfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:rdfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_gd9:rs_brp|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                              ; dffpipe_gd9                                               ; work         ;
;                |dffpipe_gd9:rs_bwp|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                              ; dffpipe_gd9                                               ; work         ;
;       |fifo_inst:EP83_fifo|                                                                                                             ; 201 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 60 (0)            ; 106 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 201 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 60 (0)            ; 106 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_6en1:auto_generated|                                                                                                ; 201 (60)    ; 165 (37)                  ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (8)       ; 60 (22)           ; 106 (24)         ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_6en1                                               ; work         ;
;                |a_gray2bin_usa:rdptr_g_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:rdptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:rs_dgwp_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:rs_dgwp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:wrptr_g_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:wrptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:ws_dgrp_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:ws_dgrp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_graycounter_pvb:wrptr_g1p|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 18 (18)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_graycounter_pvb:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_pvb                                         ; work         ;
;                |a_graycounter_sh6:rdptr_g1p|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_graycounter_sh6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_sh6                                         ; work         ;
;                |alt_synch_pipe_epl:rs_dgwp|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_epl:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_epl                                        ; work         ;
;                   |dffpipe_3f9:dffpipe6|                                                                                                ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_epl:rs_dgwp|dffpipe_3f9:dffpipe6                                                                                                                                                                                                                                 ; dffpipe_3f9                                               ; work         ;
;                |alt_synch_pipe_fpl:ws_dgrp|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_fpl:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_fpl                                        ; work         ;
;                   |dffpipe_4f9:dffpipe9|                                                                                                ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_fpl:ws_dgrp|dffpipe_4f9:dffpipe9                                                                                                                                                                                                                                 ; dffpipe_4f9                                               ; work         ;
;                |altsyncram_vp01:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|altsyncram_vp01:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_vp01                                           ; work         ;
;                |cmpr_fi5:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_fi5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_fi5                                                  ; work         ;
;                |cmpr_fi5:wrfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_fi5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_fi5                                                  ; work         ;
;                |cmpr_gi5:rdfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_gi5:rdfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_gi5                                                  ; work         ;
;                |cntr_red:cntr_b|                                                                                                        ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cntr_red:cntr_b                                                                                                                                                                                                                                                                 ; cntr_red                                                  ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_8d9:wrfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_qe9:rs_bwp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_qe9:ws_brp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_qe9:ws_bwp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_re9:rs_brp|                                                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_re9:rs_brp                                                                                                                                                                                                                                                              ; dffpipe_re9                                               ; work         ;
;       |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                               ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                               ; sync_reg                                                  ; work         ;
;       |two_fifo_inst:EP03_fifo|                                                                                                         ; 277 (41)    ; 242 (31)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (9)       ; 88 (0)            ; 157 (31)         ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo                                                                                                                                                                                                                                                                                                                                                          ; two_fifo_inst                                             ; work         ;
;          |fifo_inst:fifo_2kB_inst0|                                                                                                     ; 130 (0)     ; 117 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 42 (0)            ; 77 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0                                                                                                                                                                                                                                                                                                                                 ; fifo_inst                                                 ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 130 (0)     ; 117 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 42 (0)            ; 77 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                               ; dcfifo_mixed_widths                                       ; work         ;
;                |dcfifo_4fn1:auto_generated|                                                                                             ; 130 (38)    ; 117 (30)                  ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 42 (18)           ; 77 (13)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated                                                                                                                                                                                                                                                    ; dcfifo_4fn1                                               ; work         ;
;                   |a_gray2bin_ssa:rdptr_g_gray2bin|                                                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|a_gray2bin_ssa:rdptr_g_gray2bin                                                                                                                                                                                                                    ; a_gray2bin_ssa                                            ; work         ;
;                   |a_gray2bin_ssa:rs_dgwp_gray2bin|                                                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|a_gray2bin_ssa:rs_dgwp_gray2bin                                                                                                                                                                                                                    ; a_gray2bin_ssa                                            ; work         ;
;                   |a_graycounter_nvb:wrptr_g1p|                                                                                         ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|a_graycounter_nvb:wrptr_g1p                                                                                                                                                                                                                        ; a_graycounter_nvb                                         ; work         ;
;                   |a_graycounter_rh6:rdptr_g1p|                                                                                         ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|a_graycounter_rh6:rdptr_g1p                                                                                                                                                                                                                        ; a_graycounter_rh6                                         ; work         ;
;                   |alt_synch_pipe_8pl:rs_dgwp|                                                                                          ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                                                         ; alt_synch_pipe_8pl                                        ; work         ;
;                      |dffpipe_1f9:dffpipe12|                                                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_1f9:dffpipe12                                                                                                                                                                                                   ; dffpipe_1f9                                               ; work         ;
;                   |alt_synch_pipe_dpl:ws_dgrp|                                                                                          ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 9 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|alt_synch_pipe_dpl:ws_dgrp                                                                                                                                                                                                                         ; alt_synch_pipe_dpl                                        ; work         ;
;                      |dffpipe_2f9:dffpipe15|                                                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|alt_synch_pipe_dpl:ws_dgrp|dffpipe_2f9:dffpipe15                                                                                                                                                                                                   ; dffpipe_2f9                                               ; work         ;
;                   |altsyncram_aa61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|altsyncram_aa61:fifo_ram                                                                                                                                                                                                                           ; altsyncram_aa61                                           ; work         ;
;                   |cmpr_di5:rdempty_eq_comp|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|cmpr_di5:rdempty_eq_comp                                                                                                                                                                                                                           ; cmpr_di5                                                  ; work         ;
;                   |cmpr_di5:rdfull_eq_comp|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|cmpr_di5:rdfull_eq_comp                                                                                                                                                                                                                            ; cmpr_di5                                                  ; work         ;
;                   |cmpr_di5:wrempty_eq_comp|                                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|cmpr_di5:wrempty_eq_comp                                                                                                                                                                                                                           ; cmpr_di5                                                  ; work         ;
;                   |cmpr_di5:wrfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|cmpr_di5:wrfull_eq_comp                                                                                                                                                                                                                            ; cmpr_di5                                                  ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                             ; dffpipe_8d9                                               ; work         ;
;                   |dffpipe_oe9:rs_brp|                                                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                 ; dffpipe_oe9                                               ; work         ;
;                   |dffpipe_oe9:rs_bwp|                                                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                                 ; dffpipe_oe9                                               ; work         ;
;          |fifo_inst:fifo_4kB_inst1|                                                                                                     ; 108 (0)     ; 94 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 46 (0)            ; 50 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1                                                                                                                                                                                                                                                                                                                                 ; fifo_inst                                                 ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 108 (0)     ; 94 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 46 (0)            ; 50 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                               ; dcfifo_mixed_widths                                       ; work         ;
;                |dcfifo_2hn1:auto_generated|                                                                                             ; 108 (31)    ; 94 (29)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 46 (24)           ; 50 (7)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated                                                                                                                                                                                                                                                    ; dcfifo_2hn1                                               ; work         ;
;                   |a_graycounter_eub:wrptr_g1p|                                                                                         ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|a_graycounter_eub:wrptr_g1p                                                                                                                                                                                                                        ; a_graycounter_eub                                         ; work         ;
;                   |a_graycounter_jg6:rdptr_g1p|                                                                                         ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                        ; a_graycounter_jg6                                         ; work         ;
;                   |alt_synch_pipe_col:rs_dgwp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|alt_synch_pipe_col:rs_dgwp                                                                                                                                                                                                                         ; alt_synch_pipe_col                                        ; work         ;
;                      |dffpipe_td9:dffpipe6|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|alt_synch_pipe_col:rs_dgwp|dffpipe_td9:dffpipe6                                                                                                                                                                                                    ; dffpipe_td9                                               ; work         ;
;                   |alt_synch_pipe_dol:ws_dgrp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|alt_synch_pipe_dol:ws_dgrp                                                                                                                                                                                                                         ; alt_synch_pipe_dol                                        ; work         ;
;                      |dffpipe_ud9:dffpipe9|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|alt_synch_pipe_dol:ws_dgrp|dffpipe_ud9:dffpipe9                                                                                                                                                                                                    ; dffpipe_ud9                                               ; work         ;
;                   |altsyncram_d131:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|altsyncram_d131:fifo_ram                                                                                                                                                                                                                           ; altsyncram_d131                                           ; work         ;
;                   |cmpr_5h5:rdempty_eq_comp|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                           ; cmpr_5h5                                                  ; work         ;
;                   |cmpr_5h5:rdfull_eq_comp|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|cmpr_5h5:rdfull_eq_comp                                                                                                                                                                                                                            ; cmpr_5h5                                                  ; work         ;
;                   |cmpr_5h5:wrempty_eq_comp|                                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                                                                                                           ; cmpr_5h5                                                  ; work         ;
;                   |cmpr_5h5:wrfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                            ; cmpr_5h5                                                  ; work         ;
;                   |cntr_sed:cntr_b|                                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|cntr_sed:cntr_b                                                                                                                                                                                                                                    ; cntr_sed                                                  ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                             ; dffpipe_8d9                                               ; work         ;
;    |IC_74HC595_top:inst9_IC_74HC595_top|                                                                                                ; 118 (13)    ; 112 (10)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 35 (0)            ; 77 (10)          ; 0          ; |lms7_trx_top|IC_74HC595_top:inst9_IC_74HC595_top                                                                                                                                                                                                                                                                                                                                                                        ; IC_74HC595_top                                            ; work         ;
;       |IC_74HC595:IC_74HC595_inst0|                                                                                                     ; 50 (50)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 46 (46)          ; 0          ; |lms7_trx_top|IC_74HC595_top:inst9_IC_74HC595_top|IC_74HC595:IC_74HC595_inst0                                                                                                                                                                                                                                                                                                                                            ; IC_74HC595                                                ; work         ;
;       |bus_sync_reg:bus_sync_reg0|                                                                                                      ; 54 (54)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 33 (33)           ; 21 (21)          ; 0          ; |lms7_trx_top|IC_74HC595_top:inst9_IC_74HC595_top|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                             ; bus_sync_reg                                              ; work         ;
;       |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|IC_74HC595_top:inst9_IC_74HC595_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                     ; sync_reg                                                  ; work         ;
;    |busy_delay:inst5_busy_delay|                                                                                                        ; 54 (54)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 38 (38)          ; 0          ; |lms7_trx_top|busy_delay:inst5_busy_delay                                                                                                                                                                                                                                                                                                                                                                                ; busy_delay                                                ; work         ;
;    |general_periph_top:inst4_general_periph_top|                                                                                        ; 36 (1)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 34 (1)           ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top                                                                                                                                                                                                                                                                                                                                                                ; general_periph_top                                        ; work         ;
;       |FPGA_LED1_cntrl:FPGA_LED1_cntrl_inst2|                                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|FPGA_LED1_cntrl:FPGA_LED1_cntrl_inst2                                                                                                                                                                                                                                                                                                                          ; FPGA_LED1_cntrl                                           ; work         ;
;       |FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|                                                                                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3                                                                                                                                                                                                                                                                                                                            ; FPGA_LED2_ctrl                                            ; work         ;
;       |FX3_LED_ctrl:FX3_LED_ctrl_inst4|                                                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|FX3_LED_ctrl:FX3_LED_ctrl_inst4                                                                                                                                                                                                                                                                                                                                ; FX3_LED_ctrl                                              ; work         ;
;       |alive:alive_inst0|                                                                                                               ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|alive:alive_inst0                                                                                                                                                                                                                                                                                                                                              ; alive                                                     ; work         ;
;    |limegnss_gpio_top:inst7_limegnss_gpio_top|                                                                                          ; 2130 (11)   ; 1470 (10)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 648 (0)      ; 506 (5)           ; 976 (3)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top                                                                                                                                                                                                                                                                                                                                                                  ; limegnss_gpio_top                                         ; work         ;
;       |UART:UART_inst3|                                                                                                                 ; 53 (53)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 36 (36)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3                                                                                                                                                                                                                                                                                                                                                  ; UART                                                      ; work         ;
;       |gnss_led:gnss_led_inst2|                                                                                                         ; 8 (6)       ; 7 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (1)             ; 4 (4)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2                                                                                                                                                                                                                                                                                                                                          ; gnss_led                                                  ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                       ; sync_reg                                                  ; work         ;
;       |gnss_top:gnss_top_inst1|                                                                                                         ; 182 (1)     ; 134 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 53 (0)            ; 87 (1)           ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1                                                                                                                                                                                                                                                                                                                                          ; gnss_top                                                  ; work         ;
;          |gnsscfg:gnsscfg_inst2|                                                                                                        ; 30 (18)     ; 23 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 8 (8)             ; 16 (9)           ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2                                                                                                                                                                                                                                                                                                                    ; gnsscfg                                                   ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                   ; mcfg32wm_fsm                                              ; work         ;
;          |nmea_parser:nmea_parser_inst0|                                                                                                ; 145 (145)   ; 104 (104)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 45 (45)           ; 64 (64)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0                                                                                                                                                                                                                                                                                                            ; nmea_parser                                               ; work         ;
;          |nmea_str_to_bcd:nmea_str_to_bcd_inst1|                                                                                        ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_str_to_bcd:nmea_str_to_bcd_inst1                                                                                                                                                                                                                                                                                                    ; nmea_str_to_bcd                                           ; work         ;
;             |str_to_bcd:str_to_bcd|                                                                                                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_str_to_bcd:nmea_str_to_bcd_inst1|str_to_bcd:str_to_bcd                                                                                                                                                                                                                                                                              ; str_to_bcd                                                ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                       ; sync_reg                                                  ; work         ;
;       |vctcxo_tamer_top:vctcxo_tamer_top_inst0|                                                                                         ; 1886 (0)    ; 1283 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 590 (0)      ; 443 (0)           ; 853 (0)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0                                                                                                                                                                                                                                                                                                                          ; vctcxo_tamer_top                                          ; work         ;
;          |UART:UART_inst3|                                                                                                              ; 48 (48)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 31 (31)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|UART:UART_inst3                                                                                                                                                                                                                                                                                                          ; UART                                                      ; work         ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                   ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 56 (56)           ; 8 (8)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                               ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                   ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 62 (62)           ; 2 (2)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                               ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg2|                                                                                                   ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 5 (5)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|bus_sync_reg:bus_sync_reg2                                                                                                                                                                                                                                                                                               ; bus_sync_reg                                              ; work         ;
;          |vctcxo_tamer:vctcxo_tamer_inst0|                                                                                              ; 1143 (550)  ; 684 (169)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 444 (207)    ; 75 (17)           ; 624 (332)        ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0                                                                                                                                                                                                                                                                                          ; vctcxo_tamer                                              ; work         ;
;             |edge_detector:U_edge_detector_pps|                                                                                         ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|edge_detector:U_edge_detector_pps                                                                                                                                                                                                                                                        ; edge_detector                                             ; work         ;
;             |handshake:U_handshake_tune_mode|                                                                                           ; 10 (4)      ; 10 (4)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (2)             ; 2 (2)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|handshake:U_handshake_tune_mode                                                                                                                                                                                                                                                          ; handshake                                                 ; work         ;
;                |synchronizer:U_sync_ack|                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|handshake:U_handshake_tune_mode|synchronizer:U_sync_ack                                                                                                                                                                                                                                  ; synchronizer                                              ; work         ;
;                |synchronizer:U_sync_req|                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|handshake:U_handshake_tune_mode|synchronizer:U_sync_req                                                                                                                                                                                                                                  ; synchronizer                                              ; work         ;
;             |pps_counter:U_pps_counter_100s|                                                                                            ; 259 (179)   ; 175 (94)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (81)      ; 11 (1)            ; 165 (98)         ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s                                                                                                                                                                                                                                                           ; pps_counter                                               ; work         ;
;                |edge_detector:U_edge_detector_count_v|                                                                                  ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|edge_detector:U_edge_detector_count_v                                                                                                                                                                                                                     ; edge_detector                                             ; work         ;
;                |handshake:U_handshake|                                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (4)             ; 65 (62)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|handshake:U_handshake                                                                                                                                                                                                                                     ; handshake                                                 ; work         ;
;                   |synchronizer:U_sync_ack|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|handshake:U_handshake|synchronizer:U_sync_ack                                                                                                                                                                                                             ; synchronizer                                              ; work         ;
;                   |synchronizer:U_sync_req|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|handshake:U_handshake|synchronizer:U_sync_req                                                                                                                                                                                                             ; synchronizer                                              ; work         ;
;                |synchronizer:U_sync_hs_ack|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|synchronizer:U_sync_hs_ack                                                                                                                                                                                                                                ; synchronizer                                              ; work         ;
;                |synchronizer:U_sync_hs_req|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|synchronizer:U_sync_hs_req                                                                                                                                                                                                                                ; synchronizer                                              ; work         ;
;             |pps_counter:U_pps_counter_10s|                                                                                             ; 237 (158)   ; 159 (78)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (74)      ; 17 (0)            ; 144 (84)         ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s                                                                                                                                                                                                                                                            ; pps_counter                                               ; work         ;
;                |edge_detector:U_edge_detector_count_v|                                                                                  ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|edge_detector:U_edge_detector_count_v                                                                                                                                                                                                                      ; edge_detector                                             ; work         ;
;                |handshake:U_handshake|                                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (10)           ; 60 (56)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|handshake:U_handshake                                                                                                                                                                                                                                      ; handshake                                                 ; work         ;
;                   |synchronizer:U_sync_ack|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|handshake:U_handshake|synchronizer:U_sync_ack                                                                                                                                                                                                              ; synchronizer                                              ; work         ;
;                   |synchronizer:U_sync_req|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|handshake:U_handshake|synchronizer:U_sync_req                                                                                                                                                                                                              ; synchronizer                                              ; work         ;
;                |synchronizer:U_sync_hs_ack|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|synchronizer:U_sync_hs_ack                                                                                                                                                                                                                                 ; synchronizer                                              ; work         ;
;                |synchronizer:U_sync_hs_req|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|synchronizer:U_sync_hs_req                                                                                                                                                                                                                                 ; synchronizer                                              ; work         ;
;             |pps_counter:U_pps_counter_1s|                                                                                              ; 239 (158)   ; 159 (78)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (76)      ; 17 (0)            ; 145 (82)         ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s                                                                                                                                                                                                                                                             ; pps_counter                                               ; work         ;
;                |edge_detector:U_edge_detector_count_v|                                                                                  ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|edge_detector:U_edge_detector_count_v                                                                                                                                                                                                                       ; edge_detector                                             ; work         ;
;                |handshake:U_handshake|                                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (7)            ; 60 (59)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|handshake:U_handshake                                                                                                                                                                                                                                       ; handshake                                                 ; work         ;
;                   |synchronizer:U_sync_ack|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|handshake:U_handshake|synchronizer:U_sync_ack                                                                                                                                                                                                               ; synchronizer                                              ; work         ;
;                   |synchronizer:U_sync_req|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|handshake:U_handshake|synchronizer:U_sync_req                                                                                                                                                                                                               ; synchronizer                                              ; work         ;
;                |synchronizer:U_sync_hs_ack|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|synchronizer:U_sync_hs_ack                                                                                                                                                                                                                                  ; synchronizer                                              ; work         ;
;                |synchronizer:U_sync_hs_req|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|synchronizer:U_sync_hs_req                                                                                                                                                                                                                                  ; synchronizer                                              ; work         ;
;             |reset_synchronizer:U_reset_sync_tune_ref|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_tune_ref                                                                                                                                                                                                                                                 ; reset_synchronizer                                        ; work         ;
;             |reset_synchronizer:U_reset_sync_vctcxo|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_vctcxo                                                                                                                                                                                                                                                   ; reset_synchronizer                                        ; work         ;
;             |synchronizer:U_pps_sync|                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|synchronizer:U_pps_sync                                                                                                                                                                                                                                                                  ; synchronizer                                              ; work         ;
;          |vctcxo_tamer_log:vctcxo_tamer_log_inst2|                                                                                      ; 405 (405)   ; 265 (265)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (122)    ; 88 (88)           ; 195 (195)        ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer_log:vctcxo_tamer_log_inst2                                                                                                                                                                                                                                                                                  ; vctcxo_tamer_log                                          ; work         ;
;          |vctcxo_tamercfg:vctcxo_tamercfg_inst1|                                                                                        ; 124 (120)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 103 (103)         ; 14 (12)          ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1                                                                                                                                                                                                                                                                                    ; vctcxo_tamercfg                                           ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                   ; mcfg32wm_fsm                                              ; work         ;
;    |nios_cpu:inst0_nios_cpu|                                                                                                            ; 5887 (2)    ; 3875 (0)                  ; 0 (0)         ; 43008       ; 7    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1974 (1)     ; 1088 (0)          ; 2825 (1)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu                                                                                                                                                                                                                                                                                                                                                                                    ; nios_cpu                                                  ; work         ;
;       |cfg_top:cfg_top_inst1|                                                                                                           ; 2523 (0)    ; 1951 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 545 (0)      ; 812 (0)           ; 1166 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1                                                                                                                                                                                                                                                                                                                                                              ; cfg_top                                                   ; work         ;
;          |fpgacfg:fpgacfg_inst0|                                                                                                        ; 777 (759)   ; 605 (599)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (160)    ; 215 (214)         ; 392 (385)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0                                                                                                                                                                                                                                                                                                                                        ; fpgacfg                                                   ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 18 (18)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 7 (7)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                       ; mcfg32wm_fsm                                              ; work         ;
;          |periphcfg:periphcfg_inst6|                                                                                                    ; 366 (358)   ; 287 (287)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (71)      ; 109 (109)         ; 181 (178)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6                                                                                                                                                                                                                                                                                                                                    ; periphcfg                                                 ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                   ; mcfg32wm_fsm                                              ; work         ;
;          |pllcfg:pllcfg_inst1|                                                                                                          ; 660 (655)   ; 516 (516)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (125)    ; 251 (251)         ; 280 (279)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1                                                                                                                                                                                                                                                                                                                                          ; pllcfg                                                    ; work         ;
;             |mcfg32wm_fsm:fsmA|                                                                                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA                                                                                                                                                                                                                                                                                                                        ; mcfg32wm_fsm                                              ; work         ;
;          |tstcfg:tstcfg_inst3|                                                                                                          ; 727 (723)   ; 543 (543)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (167)    ; 237 (237)         ; 320 (319)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3                                                                                                                                                                                                                                                                                                                                          ; tstcfg                                                    ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                         ; mcfg32wm_fsm                                              ; work         ;
;       |lms_ctr:lms_ctr_inst0|                                                                                                           ; 3361 (0)    ; 1920 (0)                  ; 0 (0)         ; 43008       ; 7    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1428 (0)     ; 276 (0)           ; 1657 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0                                                                                                                                                                                                                                                                                                                                                              ; lms_ctr                                                   ; lms_ctr      ;
;          |altera_dual_boot:dual_boot_0|                                                                                                 ; 227 (0)     ; 169 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 59 (0)            ; 112 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0                                                                                                                                                                                                                                                                                                                                 ; altera_dual_boot                                          ; lms_ctr      ;
;             |alt_dual_boot_avmm:alt_dual_boot_avmm_comp|                                                                                ; 227 (27)    ; 169 (17)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (3)       ; 59 (17)           ; 112 (21)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp                                                                                                                                                                                                                                                                                      ; alt_dual_boot_avmm                                        ; lms_ctr      ;
;                |alt_dual_boot:alt_dual_boot|                                                                                            ; 206 (131)   ; 152 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (52)      ; 42 (16)           ; 111 (64)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot                                                                                                                                                                                                                                                          ; alt_dual_boot                                             ; lms_ctr      ;
;                   |lpm_counter:counter|                                                                                                 ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter                                                                                                                                                                                                                                      ; lpm_counter                                               ; work         ;
;                      |cntr_d7i:auto_generated|                                                                                          ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated                                                                                                                                                                                                              ; cntr_d7i                                                  ; work         ;
;                   |lpm_shiftreg:read_reg|                                                                                               ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:read_reg                                                                                                                                                                                                                                    ; lpm_shiftreg                                              ; work         ;
;                   |lpm_shiftreg:write_reg|                                                                                              ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 41 (41)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:write_reg                                                                                                                                                                                                                                   ; lpm_shiftreg                                              ; work         ;
;          |altera_onchip_flash:onchip_flash_0|                                                                                           ; 562 (0)     ; 282 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (0)      ; 2 (0)             ; 312 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0                                                                                                                                                                                                                                                                                                                           ; altera_onchip_flash                                       ; lms_ctr      ;
;             |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                                               ; 87 (87)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 64 (64)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                                                                                                                                                                               ; altera_onchip_flash_avmm_csr_controller                   ; lms_ctr      ;
;             |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                                             ; 475 (413)   ; 249 (213)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 225 (197)    ; 2 (2)             ; 248 (213)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                                                                                                                                                                             ; altera_onchip_flash_avmm_data_controller                  ; lms_ctr      ;
;                |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker|                           ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker                                                                                                                                                                ; altera_onchip_flash_a_address_write_protection_check      ; lms_ctr      ;
;                |altera_onchip_flash_convert_address:address_convertor|                                                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                                                                                                                                                                                       ; altera_onchip_flash_convert_address                       ; lms_ctr      ;
;                |altera_onchip_flash_convert_sector:sector_convertor|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_sector:sector_convertor                                                                                                                                                                                                         ; altera_onchip_flash_convert_sector                        ; lms_ctr      ;
;                |altera_onchip_flash_s_address_write_protection_check:sector_address_write_protection_checker|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_s_address_write_protection_check:sector_address_write_protection_checker                                                                                                                                                                ; altera_onchip_flash_s_address_write_protection_check      ; lms_ctr      ;
;                |altera_std_synchronizer:stdsync_busy_clear|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                                                                                                                                                                                  ; altera_std_synchronizer                                   ; work         ;
;                |altera_std_synchronizer:stdsync_busy|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                                                                                                                                                                                        ; altera_std_synchronizer                                   ; work         ;
;                |lpm_shiftreg:ufm_data_shiftreg|                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                                                                                                                                                                              ; lpm_shiftreg                                              ; work         ;
;             |altera_onchip_flash_block:altera_onchip_flash_block|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                                                                                                                                                                                       ; altera_onchip_flash_block                                 ; lms_ctr      ;
;          |avfifo:av_fifo_int_0|                                                                                                         ; 41 (41)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 37 (37)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|avfifo:av_fifo_int_0                                                                                                                                                                                                                                                                                                                                         ; avfifo                                                    ; lms_ctr      ;
;          |i2c_opencores:i2c_opencores_0|                                                                                                ; 283 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)      ; 6 (0)             ; 127 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0                                                                                                                                                                                                                                                                                                                                ; i2c_opencores                                             ; lms_ctr      ;
;             |i2c_master_top:i2c_master_top_inst|                                                                                        ; 283 (87)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (31)     ; 6 (0)             ; 127 (50)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                             ; i2c_master_top                                            ; lms_ctr      ;
;                |i2c_master_byte_ctrl:byte_controller|                                                                                   ; 204 (61)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (35)     ; 6 (2)             ; 79 (22)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                        ; i2c_master_byte_ctrl                                      ; lms_ctr      ;
;                   |i2c_master_bit_ctrl:bit_controller|                                                                                  ; 145 (145)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 4 (4)             ; 57 (57)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                     ; i2c_master_bit_ctrl                                       ; lms_ctr      ;
;          |lms_ctr_dac_spi:dac_spi|                                                                                                      ; 140 (140)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 36 (36)           ; 79 (79)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi                                                                                                                                                                                                                                                                                                                                      ; lms_ctr_dac_spi                                           ; lms_ctr      ;
;          |lms_ctr_flash_spi:flash_spi|                                                                                                  ; 144 (144)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 43 (43)           ; 75 (75)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi                                                                                                                                                                                                                                                                                                                                  ; lms_ctr_flash_spi                                         ; lms_ctr      ;
;          |lms_ctr_fpga_spi:fpga_spi|                                                                                                    ; 156 (156)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 36 (36)           ; 85 (85)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi                                                                                                                                                                                                                                                                                                                                    ; lms_ctr_fpga_spi                                          ; lms_ctr      ;
;          |lms_ctr_leds:leds|                                                                                                            ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_leds:leds                                                                                                                                                                                                                                                                                                                                            ; lms_ctr_leds                                              ; lms_ctr      ;
;          |lms_ctr_lms_ctr_gpio:lms_ctr_gpio|                                                                                            ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio                                                                                                                                                                                                                                                                                                                            ; lms_ctr_lms_ctr_gpio                                      ; lms_ctr      ;
;          |lms_ctr_mm_interconnect_0:mm_interconnect_0|                                                                                  ; 710 (0)     ; 352 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (0)      ; 17 (0)            ; 391 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                  ; lms_ctr_mm_interconnect_0                                 ; lms_ctr      ;
;             |altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo|                                                         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:avalon_mm_external_0_avs_s0_agent_rsp_fifo|                                                          ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avalon_mm_external_0_avs_s0_agent_rsp_fifo                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo|                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|                                                                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:flash_spi_spi_control_port_agent_rsp_fifo|                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flash_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo|                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo|                                                       ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo|                                                                      ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|                                                                  ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                  ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo|                                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:vctcxo_tamer_0_ctrl_s1_agent_rsp_fifo|                                                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vctcxo_tamer_0_ctrl_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_data_master_agent|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_instruction_master_agent|                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_instruction_master_agent                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                                ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_data_master_translator|                                                          ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                           ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_instruction_master_translator|                                                   ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator                                                                                                                                                                                                                                          ; altera_merlin_master_translator                           ; lms_ctr      ;
;             |altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:avalon_mm_external_0_avs_s0_agent|                                                               ; 12 (4)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 5 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:avalon_mm_external_0_avs_s0_agent                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;                |altera_merlin_burst_uncompressor:uncompressor|                                                                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:avalon_mm_external_0_avs_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                          ; lms_ctr      ;
;             |altera_merlin_slave_agent:dual_boot_0_avalon_agent|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dual_boot_0_avalon_agent                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:leds_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:lms_ctr_gpio_s1_agent|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lms_ctr_gpio_s1_agent                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_csr_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_csr_agent                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_data_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_data_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:switch_s1_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switch_s1_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:vctcxo_tamer_0_ctrl_s1_agent|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vctcxo_tamer_0_ctrl_s1_agent                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator|                                                    ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:dac_spi_spi_control_port_translator|                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dac_spi_spi_control_port_translator                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:dual_boot_0_avalon_translator|                                                              ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 20 (20)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:flash_spi_spi_control_port_translator|                                                      ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 13 (13)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flash_spi_spi_control_port_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:fpga_spi_spi_control_port_translator|                                                       ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fpga_spi_spi_control_port_translator                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator|                                                  ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:leds_s1_translator|                                                                         ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:lms_ctr_gpio_s1_translator|                                                                 ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lms_ctr_gpio_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_flash_0_csr_translator|                                                              ; 35 (35)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_flash_0_csr_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:switch_s1_translator|                                                                       ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switch_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:vctcxo_tamer_0_ctrl_s1_translator|                                                          ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vctcxo_tamer_0_ctrl_s1_translator                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_width_adapter:avalon_mm_external_0_avs_s0_cmd_width_adapter|                                                 ; 54 (54)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 45 (45)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:avalon_mm_external_0_avs_s0_cmd_width_adapter                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                               ; lms_ctr      ;
;             |altera_merlin_width_adapter:avalon_mm_external_0_avs_s0_rsp_width_adapter|                                                 ; 30 (30)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 26 (26)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:avalon_mm_external_0_avs_s0_rsp_width_adapter                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                               ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux|                                                                             ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; lms_ctr_mm_interconnect_0_cmd_demux                       ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_006|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_006                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_007|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_007                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_006|                                                                         ; 26 (23)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (20)      ; 0 (0)             ; 5 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_006                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_cmd_mux_006                     ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                                  ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_007|                                                                         ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_007                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_cmd_mux_006                     ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                                  ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router:router|                                                                                   ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; lms_ctr_mm_interconnect_0_router                          ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router_001:router_001|                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                  ; lms_ctr_mm_interconnect_0_router_001                      ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                 ; 188 (188)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 87 (87)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; lms_ctr_mm_interconnect_0_rsp_mux                         ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_rsp_mux_001                     ; lms_ctr      ;
;          |lms_ctr_nios2_cpu:nios2_cpu|                                                                                                  ; 1173 (0)    ; 592 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 572 (0)      ; 52 (0)            ; 549 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu                                                                                                                                                                                                                                                                                                                                  ; lms_ctr_nios2_cpu                                         ; lms_ctr      ;
;             |lms_ctr_nios2_cpu_cpu:cpu|                                                                                                 ; 1173 (785)  ; 592 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 572 (456)    ; 52 (8)            ; 549 (321)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                        ; lms_ctr_nios2_cpu_cpu                                     ; lms_ctr      ;
;                |lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|                                                    ; 388 (87)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (7)      ; 44 (5)            ; 228 (75)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci                                                                                                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci                           ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|                             ; 132 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 35 (0)            ; 61 (0)           ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                                                                                                                                            ; lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                 ; lms_ctr      ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|                            ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 28 (27)           ; 21 (18)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                                                      ; lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                  ; lms_ctr      ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer3|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                   ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer4|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                   ; work         ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|                                  ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 7 (4)             ; 53 (52)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck                                                            ; lms_ctr_nios2_cpu_cpu_debug_slave_tck                     ; lms_ctr      ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                   ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer2|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                   ; work         ;
;                      |sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy                                                                               ; sld_virtual_jtag_basic                                    ; work         ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|                                   ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                                                                                                                                                  ; lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                    ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci_break                     ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|                                     ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (2)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci_debug                     ; lms_ctr      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                ; altera_std_synchronizer                                   ; work         ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|                                           ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 51 (51)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem                                                                                                                                                          ; lms_ctr_nios2_cpu_cpu_nios2_ocimem                        ; lms_ctr      ;
;                      |lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram                                                                           ; lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module                ; lms_ctr      ;
;                         |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                ; work         ;
;                            |altsyncram_0n61:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                           ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a                                                                                                                                                                                                                     ; lms_ctr_nios2_cpu_cpu_register_bank_a_module              ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ; altsyncram                                                ; work         ;
;                      |altsyncram_s0c1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                            ; altsyncram_s0c1                                           ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b                                                                                                                                                                                                                     ; lms_ctr_nios2_cpu_cpu_register_bank_b_module              ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ; altsyncram                                                ; work         ;
;                      |altsyncram_s0c1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                            ; altsyncram_s0c1                                           ; work         ;
;          |lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect                                                                                                                                                                                                                                                  ; lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect ; lms_ctr      ;
;          |lms_ctr_onchip_memory2_0:onchip_memory2_0|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                    ; lms_ctr_onchip_memory2_0                                  ; lms_ctr      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                          ; altsyncram                                                ; work         ;
;                |altsyncram_skc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_skc1:auto_generated                                                                                                                                                                                                                                                           ; altsyncram_skc1                                           ; work         ;
;          |lms_ctr_rst_controller:rst_controller|                                                                                        ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller:rst_controller                                                                                                                                                                                                                                                                                                                        ; lms_ctr_rst_controller                                    ; lms_ctr      ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                 ; altera_reset_controller                                   ; lms_ctr      ;
;                |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                  ; altera_reset_synchronizer                                 ; lms_ctr      ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                      ; altera_reset_synchronizer                                 ; lms_ctr      ;
;          |lms_ctr_rst_controller_001:rst_controller_001|                                                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller_001:rst_controller_001                                                                                                                                                                                                                                                                                                                ; lms_ctr_rst_controller_001                                ; lms_ctr      ;
;             |altera_reset_controller:rst_controller_001|                                                                                ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                     ; altera_reset_controller                                   ; lms_ctr      ;
;                |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                      ; altera_reset_synchronizer                                 ; lms_ctr      ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                          ; altera_reset_synchronizer                                 ; lms_ctr      ;
;          |lms_ctr_vctcxo_tamer_0_ctrl:vctcxo_tamer_0_ctrl|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_vctcxo_tamer_0_ctrl:vctcxo_tamer_0_ctrl                                                                                                                                                                                                                                                                                                              ; lms_ctr_vctcxo_tamer_0_ctrl                               ; lms_ctr      ;
;       |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                 ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                 ; sync_reg                                                  ; work         ;
;    |pll_top:inst1_pll_top|                                                                                                              ; 859 (0)     ; 675 (0)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 183 (0)      ; 254 (0)           ; 422 (0)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top                                                                                                                                                                                                                                                                                                                                                                                      ; pll_top                                                   ; work         ;
;       |pll_ctrl:pll_ctrl_inst2|                                                                                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|pll_ctrl:pll_ctrl_inst2                                                                                                                                                                                                                                                                                                                                                              ; pll_ctrl                                                  ; work         ;
;       |rxtx_pll:rxtx_pll_inst0|                                                                                                         ; 856 (23)    ; 675 (0)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (23)     ; 254 (0)           ; 421 (0)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0                                                                                                                                                                                                                                                                                                                                                              ; rxtx_pll                                                  ; work         ;
;          |altpll:altpll_inst3|                                                                                                          ; 20 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 10 (0)           ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3                                                                                                                                                                                                                                                                                                                                          ; altpll                                                    ; work         ;
;             |pll_altpll:auto_generated|                                                                                                 ; 20 (12)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 1 (1)             ; 10 (6)           ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                ; pll_altpll                                                ; work         ;
;                |pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5                                                                                                                                                                                                                                                                 ; pll_altpll_dyn_phase_le12                                 ; work         ;
;                |pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4                                                                                                                                                                                                                                                                  ; pll_altpll_dyn_phase_le1                                  ; work         ;
;                |pll_altpll_dyn_phase_le:altpll_dyn_phase_le2|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le:altpll_dyn_phase_le2                                                                                                                                                                                                                                                                   ; pll_altpll_dyn_phase_le                                   ; work         ;
;                |pll_cntr1:pll_internal_phasestep|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_cntr1:pll_internal_phasestep                                                                                                                                                                                                                                                                               ; pll_cntr1                                                 ; work         ;
;                |pll_cntr:phasestep_counter|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_cntr:phasestep_counter                                                                                                                                                                                                                                                                                     ; pll_cntr                                                  ; work         ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                   ; 274 (274)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 180 (180)         ; 94 (94)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg2|                                                                                                   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg3|                                                                                                   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |clkctrl:clkctrl_inst10|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10                                                                                                                                                                                                                                                                                                                                       ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                     ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                         ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst11|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11                                                                                                                                                                                                                                                                                                                                       ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                     ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                         ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst7|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7                                                                                                                                                                                                                                                                                                                                        ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                      ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                          ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst8|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8                                                                                                                                                                                                                                                                                                                                        ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                      ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                          ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst9|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst9                                                                                                                                                                                                                                                                                                                                        ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst9|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                      ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst9|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                          ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |config_ctrl:config_ctrl_inst0|                                                                                                ; 110 (110)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 85 (85)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|config_ctrl:config_ctrl_inst0                                                                                                                                                                                                                                                                                                                                ; config_ctrl                                               ; work         ;
;          |ddrox1:ddrox1_inst6|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6                                                                                                                                                                                                                                                                                                                                          ; ddrox1                                                    ; ddrox1       ;
;             |altera_gpio_lite:ddrox1_inst|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6|altera_gpio_lite:ddrox1_inst                                                                                                                                                                                                                                                                                                             ; altera_gpio_lite                                          ; ddrox1       ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6|altera_gpio_lite:ddrox1_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                        ; altgpio_one_bit                                           ; ddrox1       ;
;          |ddrox1:ddrox1_inst7|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7                                                                                                                                                                                                                                                                                                                                          ; ddrox1                                                    ; ddrox1       ;
;             |altera_gpio_lite:ddrox1_inst|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7|altera_gpio_lite:ddrox1_inst                                                                                                                                                                                                                                                                                                             ; altera_gpio_lite                                          ; ddrox1       ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7|altera_gpio_lite:ddrox1_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                        ; altgpio_one_bit                                           ; ddrox1       ;
;          |pll_ps_top:pll_ps_top_inst2|                                                                                                  ; 305 (22)    ; 223 (14)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (5)       ; 15 (0)            ; 215 (17)         ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2                                                                                                                                                                                                                                                                                                                                  ; pll_ps_top                                                ; work         ;
;             |pll_ps:pll_ps_inst0|                                                                                                       ; 66 (66)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 49 (49)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0                                                                                                                                                                                                                                                                                                              ; pll_ps                                                    ; work         ;
;             |pll_ps_fsm:pll_ps_fsm_inst1|                                                                                               ; 233 (233)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 14 (14)           ; 165 (165)        ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1                                                                                                                                                                                                                                                                                                      ; pll_ps_fsm                                                ; work         ;
;          |pll_reconfig_module:pll_reconfig_module_inst1|                                                                                ; 147 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 7 (0)             ; 91 (0)           ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1                                                                                                                                                                                                                                                                                                                ; pll_reconfig_module                                       ; work         ;
;             |pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|                                               ; 147 (90)    ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (35)      ; 7 (7)             ; 91 (48)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component                                                                                                                                                                                                                                    ; pll_reconfig_module_pllrcfg_ev01                          ; work         ;
;                |altsyncram:altsyncram4|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4                                                                                                                                                                                                             ; altsyncram                                                ; work         ;
;                   |altsyncram_lcj3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4|altsyncram_lcj3:auto_generated                                                                                                                                                                              ; altsyncram_lcj3                                           ; work         ;
;                |lpm_counter:cntr12|                                                                                                     ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_stn:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12|cntr_stn:auto_generated                                                                                                                                                                                         ; cntr_stn                                                  ; work         ;
;                |lpm_counter:cntr13|                                                                                                     ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_hqn:auto_generated|                                                                                             ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13|cntr_hqn:auto_generated                                                                                                                                                                                         ; cntr_hqn                                                  ; work         ;
;                |lpm_counter:cntr14|                                                                                                     ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr14                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_jqn:auto_generated|                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr14|cntr_jqn:auto_generated                                                                                                                                                                                         ; cntr_jqn                                                  ; work         ;
;                |lpm_counter:cntr15|                                                                                                     ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr15                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_gqn:auto_generated|                                                                                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr15|cntr_gqn:auto_generated                                                                                                                                                                                         ; cntr_gqn                                                  ; work         ;
;                |lpm_counter:cntr16|                                                                                                     ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_stn:auto_generated|                                                                                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16|cntr_stn:auto_generated                                                                                                                                                                                         ; cntr_stn                                                  ; work         ;
;                |lpm_counter:cntr2|                                                                                                      ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2                                                                                                                                                                                                                  ; lpm_counter                                               ; work         ;
;                   |cntr_0kn:auto_generated|                                                                                             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2|cntr_0kn:auto_generated                                                                                                                                                                                          ; cntr_0kn                                                  ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg10|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                          ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg1|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg2|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg4|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg5|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg6|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg7|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg9|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;    |rxtx_top:inst6_rxtx_top|                                                                                                            ; 4462 (1)    ; 4013 (1)                  ; 0 (0)         ; 221440      ; 29   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 446 (0)      ; 1592 (0)          ; 2424 (1)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top                                                                                                                                                                                                                                                                                                                                                                                    ; rxtx_top                                                  ; work         ;
;       |lms7002_ddout:lms7002_ddout_inst4|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|lms7002_ddout:lms7002_ddout_inst4                                                                                                                                                                                                                                                                                                                                                  ; lms7002_ddout                                             ; work         ;
;          |altddio_out:ALTDDIO_OUT_component|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|lms7002_ddout:lms7002_ddout_inst4|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                                                                                                                                                ; altddio_out                                               ; work         ;
;             |ddio_out_44j:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|lms7002_ddout:lms7002_ddout_inst4|altddio_out:ALTDDIO_OUT_component|ddio_out_44j:auto_generated                                                                                                                                                                                                                                                                                    ; ddio_out_44j                                              ; work         ;
;       |rx_path_top:rx_path_top_inst5|                                                                                                   ; 1770 (0)    ; 1709 (0)                  ; 0 (0)         ; 49408       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 790 (0)           ; 922 (0)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5                                                                                                                                                                                                                                                                                                                                                      ; rx_path_top                                               ; work         ;
;          |altshift_taps:delay_chain_rtl_0|                                                                                              ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 256         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|altshift_taps:delay_chain_rtl_0                                                                                                                                                                                                                                                                                                                      ; altshift_taps                                             ; work         ;
;             |shift_taps_avl:auto_generated|                                                                                             ; 7 (1)       ; 6 (1)                     ; 0 (0)         ; 256         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 5 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|altshift_taps:delay_chain_rtl_0|shift_taps_avl:auto_generated                                                                                                                                                                                                                                                                                        ; shift_taps_avl                                            ; work         ;
;                |altsyncram_uca1:altsyncram2|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|altshift_taps:delay_chain_rtl_0|shift_taps_avl:auto_generated|altsyncram_uca1:altsyncram2                                                                                                                                                                                                                                                            ; altsyncram_uca1                                           ; work         ;
;                |cntr_kjg:cntr3|                                                                                                         ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|altshift_taps:delay_chain_rtl_0|shift_taps_avl:auto_generated|cntr_kjg:cntr3                                                                                                                                                                                                                                                                         ; cntr_kjg                                                  ; work         ;
;                |cntr_t3f:cntr1|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|altshift_taps:delay_chain_rtl_0|shift_taps_avl:auto_generated|cntr_t3f:cntr1                                                                                                                                                                                                                                                                         ; cntr_t3f                                                  ; work         ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                           ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                           ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg3|                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                           ; bus_sync_reg                                              ; work         ;
;          |data2packets_top:data2packets_top_inst2|                                                                                      ; 803 (96)    ; 777 (89)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 422 (58)          ; 364 (35)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2                                                                                                                                                                                                                                                                                                              ; data2packets_top                                          ; work         ;
;             |bit_pack:bit_pack_inst1|                                                                                                   ; 440 (130)   ; 440 (130)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 305 (65)          ; 135 (65)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1                                                                                                                                                                                                                                                                                      ; bit_pack                                                  ; work         ;
;                |pack_48_to_64:inst0|                                                                                                    ; 310 (310)   ; 310 (310)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 240 (240)         ; 70 (70)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0                                                                                                                                                                                                                                                                  ; pack_48_to_64                                             ; work         ;
;             |data2packets:data2packets_inst2|                                                                                           ; 233 (233)   ; 221 (221)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 59 (59)           ; 165 (165)        ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2                                                                                                                                                                                                                                                                              ; data2packets                                              ; work         ;
;             |data2packets_fsm:data2packets_fsm_inst0|                                                                                   ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 30 (30)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets_fsm:data2packets_fsm_inst0                                                                                                                                                                                                                                                                      ; data2packets_fsm                                          ; work         ;
;          |diq2fifo:diq2fifo_inst0|                                                                                                      ; 595 (28)    ; 549 (27)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 300 (0)           ; 268 (28)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0                                                                                                                                                                                                                                                                                                                              ; diq2fifo                                                  ; work         ;
;             |lms7002_ddin:inst0_lms7002_ddin|                                                                                           ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (0)            ; 1 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin                                                                                                                                                                                                                                                                                              ; lms7002_ddin                                              ; work         ;
;                |altddio_in:ALTDDIO_IN_component|                                                                                        ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (0)            ; 1 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component                                                                                                                                                                                                                                                              ; altddio_in                                                ; work         ;
;                   |ddio_in_e4i:auto_generated|                                                                                          ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated                                                                                                                                                                                                                                   ; ddio_in_e4i                                               ; work         ;
;             |rxiq:inst1_rxiq|                                                                                                           ; 423 (51)    ; 413 (51)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 242 (1)           ; 171 (50)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq                                                                                                                                                                                                                                                                                                              ; rxiq                                                      ; work         ;
;                |rxiq_mimo:inst1_rxiq_mimo|                                                                                              ; 213 (50)    ; 206 (50)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 142 (48)          ; 64 (1)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo                                                                                                                                                                                                                                                                                    ; rxiq_mimo                                                 ; work         ;
;                   |rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|                                                                                   ; 164 (164)   ; 156 (156)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 94 (94)           ; 63 (63)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0                                                                                                                                                                                                                                                  ; rxiq_mimo_ddr                                             ; work         ;
;                |rxiq_siso:inst0_rxiq_siso|                                                                                              ; 159 (51)    ; 156 (51)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 99 (1)            ; 57 (50)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso                                                                                                                                                                                                                                                                                    ; rxiq_siso                                                 ; work         ;
;                   |rxiq_siso_ddr:rxiq_siso_ddr_inst1|                                                                                   ; 56 (56)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 50 (50)           ; 4 (4)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1                                                                                                                                                                                                                                                  ; rxiq_siso_ddr                                             ; work         ;
;                   |rxiq_siso_sdr:rxiq_siso_sdr_inst0|                                                                                   ; 54 (54)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 48 (48)           ; 5 (5)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0                                                                                                                                                                                                                                                  ; rxiq_siso_sdr                                             ; work         ;
;             |smpl_cmp:inst3_smpl_cmp|                                                                                                   ; 93 (93)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 20 (20)           ; 56 (56)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp                                                                                                                                                                                                                                                                                                      ; smpl_cmp                                                  ; work         ;
;             |test_data_dd:int2_test_data_dd|                                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|test_data_dd:int2_test_data_dd                                                                                                                                                                                                                                                                                               ; test_data_dd                                              ; work         ;
;          |fifo_inst:smpl_fifo_inst1|                                                                                                    ; 141 (0)     ; 128 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 48 (0)            ; 80 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1                                                                                                                                                                                                                                                                                                                            ; fifo_inst                                                 ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 141 (0)     ; 128 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 48 (0)            ; 80 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                          ; dcfifo_mixed_widths                                       ; work         ;
;                |dcfifo_3hn1:auto_generated|                                                                                             ; 141 (33)    ; 128 (33)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (2)       ; 48 (14)           ; 80 (6)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated                                                                                                                                                                                                                                               ; dcfifo_3hn1                                               ; work         ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                               ; a_gray2bin_tsa                                            ; work         ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                               ; a_gray2bin_tsa                                            ; work         ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 18 (18)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                   ; a_graycounter_ovb                                         ; work         ;
;                   |a_graycounter_th6:rdptr_g1p|                                                                                         ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                   ; a_graycounter_th6                                         ; work         ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 3 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                    ; alt_synch_pipe_9pl                                        ; work         ;
;                      |dffpipe_ve9:dffpipe13|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 3 (3)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_ve9:dffpipe13                                                                                                                                                                                              ; dffpipe_ve9                                               ; work         ;
;                   |alt_synch_pipe_cpl:ws_dgrp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                    ; alt_synch_pipe_cpl                                        ; work         ;
;                      |dffpipe_0f9:dffpipe16|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_0f9:dffpipe16                                                                                                                                                                                              ; dffpipe_0f9                                               ; work         ;
;                   |altsyncram_8d61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|altsyncram_8d61:fifo_ram                                                                                                                                                                                                                      ; altsyncram_8d61                                           ; work         ;
;                   |cmpr_ei5:rdempty_eq_comp|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                      ; cmpr_ei5                                                  ; work         ;
;                   |cmpr_ei5:rdfull_eq_comp|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                                                                                                                                                       ; cmpr_ei5                                                  ; work         ;
;                   |cmpr_ei5:wrfull_eq_comp|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                       ; cmpr_ei5                                                  ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                        ; dffpipe_8d9                                               ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                            ; dffpipe_pe9                                               ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                            ; dffpipe_pe9                                               ; work         ;
;          |iq_smpl_cnt:iq_smpl_cnt_inst4|                                                                                                ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4                                                                                                                                                                                                                                                                                                                        ; iq_smpl_cnt                                               ; work         ;
;             |lpm_cnt_inst:lpm_cnt_inst_inst0|                                                                                           ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0                                                                                                                                                                                                                                                                                        ; lpm_cnt_inst                                              ; work         ;
;                |lpm_counter:LPM_COUNTER_component|                                                                                      ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                      ; lpm_counter                                               ; work         ;
;                   |cntr_5gk:auto_generated|                                                                                             ; 65 (65)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (65)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated                                                                                                                                                                                                                              ; cntr_5gk                                                  ; work         ;
;          |smpl_cnt:smpl_cnt_inst3|                                                                                                      ; 130 (65)    ; 129 (65)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 130 (65)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3                                                                                                                                                                                                                                                                                                                              ; smpl_cnt                                                  ; work         ;
;             |lpm_cnt_inst:lpm_cnt_inst_inst0|                                                                                           ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0                                                                                                                                                                                                                                                                                              ; lpm_cnt_inst                                              ; work         ;
;                |lpm_counter:LPM_COUNTER_component|                                                                                      ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                            ; lpm_counter                                               ; work         ;
;                   |cntr_5gk:auto_generated|                                                                                             ; 65 (65)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (65)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated                                                                                                                                                                                                                                    ; cntr_5gk                                                  ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg10|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                  ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg11|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg11                                                                                                                                                                                                                                                                                                                                  ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg1|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg4|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg5|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg6|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg8|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg8                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                 ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                 ; sync_reg                                                  ; work         ;
;       |tx_path_top:tx_path_top_inst1|                                                                                                   ; 2546 (3)    ; 2157 (3)                  ; 0 (0)         ; 172032      ; 21   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 386 (0)      ; 762 (0)           ; 1398 (4)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1                                                                                                                                                                                                                                                                                                                                                      ; tx_path_top                                               ; work         ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                           ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                           ; bus_sync_reg                                              ; work         ;
;          |fifo2diq:diq2fifo_inst1|                                                                                                      ; 162 (1)     ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 123 (1)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst1                                                                                                                                                                                                                                                                                                                              ; fifo2diq                                                  ; work         ;
;             |txiq:inst1_txiq|                                                                                                           ; 161 (161)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 122 (122)        ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst1|txiq:inst1_txiq                                                                                                                                                                                                                                                                                                              ; txiq                                                      ; work         ;
;          |packets2data_top:packets2data_top_inst0|                                                                                      ; 2262 (5)    ; 1927 (2)                  ; 0 (0)         ; 155648      ; 19   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (3)      ; 701 (0)           ; 1229 (2)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0                                                                                                                                                                                                                                                                                                              ; packets2data_top                                          ; work         ;
;             |bit_unpack_64:bit_unpack_64_inst1|                                                                                         ; 652 (195)   ; 649 (194)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 355 (1)           ; 294 (194)        ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|bit_unpack_64:bit_unpack_64_inst1                                                                                                                                                                                                                                                                            ; bit_unpack_64                                             ; work         ;
;                |unpack_64_to_48:unpack_64_to_48_inst0|                                                                                  ; 311 (311)   ; 309 (309)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 209 (209)         ; 100 (100)        ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_48:unpack_64_to_48_inst0                                                                                                                                                                                                                                      ; unpack_64_to_48                                           ; work         ;
;                |unpack_64_to_64:unpack_64_to_64_inst2|                                                                                  ; 147 (147)   ; 146 (146)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 145 (145)         ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_64:unpack_64_to_64_inst2                                                                                                                                                                                                                                      ; unpack_64_to_64                                           ; work         ;
;             |fifo_inst:fifo_inst_isnt2|                                                                                                 ; 126 (0)     ; 107 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 44 (0)            ; 63 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2                                                                                                                                                                                                                                                                                    ; fifo_inst                                                 ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 126 (0)     ; 107 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 44 (0)            ; 63 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                  ; dcfifo_mixed_widths                                       ; work         ;
;                   |dcfifo_sfn1:auto_generated|                                                                                          ; 126 (35)    ; 107 (27)                  ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (4)       ; 44 (21)           ; 63 (10)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated                                                                                                                                                                                                       ; dcfifo_sfn1                                               ; work         ;
;                      |a_gray2bin_kra:wrptr_g_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|a_gray2bin_kra:wrptr_g_gray2bin                                                                                                                                                                       ; a_gray2bin_kra                                            ; work         ;
;                      |a_gray2bin_kra:ws_dgrp_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|a_gray2bin_kra:ws_dgrp_gray2bin                                                                                                                                                                       ; a_gray2bin_kra                                            ; work         ;
;                      |a_graycounter_fub:wrptr_g1p|                                                                                      ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                           ; a_graycounter_fub                                         ; work         ;
;                      |a_graycounter_ig6:rdptr_g1p|                                                                                      ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 13 (13)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|a_graycounter_ig6:rdptr_g1p                                                                                                                                                                           ; a_graycounter_ig6                                         ; work         ;
;                      |alt_synch_pipe_6ol:rs_dgwp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|alt_synch_pipe_6ol:rs_dgwp                                                                                                                                                                            ; alt_synch_pipe_6ol                                        ; work         ;
;                         |dffpipe_nd9:dffpipe5|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|alt_synch_pipe_6ol:rs_dgwp|dffpipe_nd9:dffpipe5                                                                                                                                                       ; dffpipe_nd9                                               ; work         ;
;                      |alt_synch_pipe_7ol:ws_dgrp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|alt_synch_pipe_7ol:ws_dgrp                                                                                                                                                                            ; alt_synch_pipe_7ol                                        ; work         ;
;                         |dffpipe_od9:dffpipe8|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|alt_synch_pipe_7ol:ws_dgrp|dffpipe_od9:dffpipe8                                                                                                                                                       ; dffpipe_od9                                               ; work         ;
;                      |altsyncram_a031:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|altsyncram_a031:fifo_ram                                                                                                                                                                              ; altsyncram_a031                                           ; work         ;
;                      |cmpr_5h5:rdempty_eq_comp|                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                              ; cmpr_5h5                                                  ; work         ;
;                      |cmpr_5h5:wrfull_eq_comp|                                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                               ; cmpr_5h5                                                  ; work         ;
;                      |cntr_red:cntr_b|                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|cntr_red:cntr_b                                                                                                                                                                                       ; cntr_red                                                  ; work         ;
;                      |dffpipe_8d9:wrfull_reg|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                ; dffpipe_8d9                                               ; work         ;
;                      |dffpipe_gd9:ws_brp|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|dffpipe_gd9:ws_brp                                                                                                                                                                                    ; dffpipe_gd9                                               ; work         ;
;                      |dffpipe_gd9:ws_bwp|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|dffpipe_gd9:ws_bwp                                                                                                                                                                                    ; dffpipe_gd9                                               ; work         ;
;             |packets2data:packets2data_inst0|                                                                                           ; 1479 (149)  ; 1169 (79)                 ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 307 (74)     ; 302 (3)           ; 870 (74)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0                                                                                                                                                                                                                                                                              ; packets2data                                              ; work         ;
;                |fifo_inst:\gen_fifo:0:fifo_inst_isntx|                                                                                  ; 131 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 40 (0)            ; 69 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx                                                                                                                                                                                                                                        ; fifo_inst                                                 ; work         ;
;                   |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                   ; 131 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 40 (0)            ; 69 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                      ; dcfifo_mixed_widths                                       ; work         ;
;                      |dcfifo_65o1:auto_generated|                                                                                       ; 131 (39)    ; 109 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (10)      ; 40 (16)           ; 69 (9)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated                                                                                                                                                           ; dcfifo_65o1                                               ; work         ;
;                         |a_gray2bin_kra:rdptr_g_gray2bin|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                           ; a_gray2bin_kra                                            ; work         ;
;                         |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                           ; a_gray2bin_kra                                            ; work         ;
;                         |a_graycounter_fub:wrptr_g1p|                                                                                   ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 15 (15)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                               ; a_graycounter_fub                                         ; work         ;
;                         |a_graycounter_ig6:rdptr_g1p|                                                                                   ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_graycounter_ig6:rdptr_g1p                                                                                                                               ; a_graycounter_ig6                                         ; work         ;
;                         |alt_synch_pipe_4ol:rs_dgwp|                                                                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_4ol:rs_dgwp                                                                                                                                ; alt_synch_pipe_4ol                                        ; work         ;
;                            |dffpipe_ld9:dffpipe10|                                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_4ol:rs_dgwp|dffpipe_ld9:dffpipe10                                                                                                          ; dffpipe_ld9                                               ; work         ;
;                         |alt_synch_pipe_5ol:ws_dgrp|                                                                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_5ol:ws_dgrp                                                                                                                                ; alt_synch_pipe_5ol                                        ; work         ;
;                            |dffpipe_md9:dffpipe13|                                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_5ol:ws_dgrp|dffpipe_md9:dffpipe13                                                                                                          ; dffpipe_md9                                               ; work         ;
;                         |altsyncram_a031:fifo_ram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|altsyncram_a031:fifo_ram                                                                                                                                  ; altsyncram_a031                                           ; work         ;
;                         |cmpr_5h5:rdempty_eq_comp|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_5h5:wrempty_eq_comp|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_5h5:wrfull_eq_comp|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                   ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_di5:rdfull_eq_comp|                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_di5:rdfull_eq_comp                                                                                                                                   ; cmpr_di5                                                  ; work         ;
;                         |cntr_red:cntr_b|                                                                                               ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cntr_red:cntr_b                                                                                                                                           ; cntr_red                                                  ; work         ;
;                         |dffpipe_8d9:rdfull_reg|                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                    ; dffpipe_8d9                                               ; work         ;
;                         |dffpipe_gd9:rs_bwp|                                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                        ; dffpipe_gd9                                               ; work         ;
;                         |dffpipe_oe9:rs_brp|                                                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                        ; dffpipe_oe9                                               ; work         ;
;                |fifo_inst:\gen_fifo:1:fifo_inst_isntx|                                                                                  ; 130 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 39 (0)            ; 70 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx                                                                                                                                                                                                                                        ; fifo_inst                                                 ; work         ;
;                   |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                   ; 130 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 39 (0)            ; 70 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                      ; dcfifo_mixed_widths                                       ; work         ;
;                      |dcfifo_65o1:auto_generated|                                                                                       ; 130 (41)    ; 109 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (9)       ; 39 (19)           ; 70 (8)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated                                                                                                                                                           ; dcfifo_65o1                                               ; work         ;
;                         |a_gray2bin_kra:rdptr_g_gray2bin|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                           ; a_gray2bin_kra                                            ; work         ;
;                         |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                           ; a_gray2bin_kra                                            ; work         ;
;                         |a_graycounter_fub:wrptr_g1p|                                                                                   ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 16 (16)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                               ; a_graycounter_fub                                         ; work         ;
;                         |a_graycounter_ig6:rdptr_g1p|                                                                                   ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 14 (14)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_graycounter_ig6:rdptr_g1p                                                                                                                               ; a_graycounter_ig6                                         ; work         ;
;                         |alt_synch_pipe_4ol:rs_dgwp|                                                                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_4ol:rs_dgwp                                                                                                                                ; alt_synch_pipe_4ol                                        ; work         ;
;                            |dffpipe_ld9:dffpipe10|                                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_4ol:rs_dgwp|dffpipe_ld9:dffpipe10                                                                                                          ; dffpipe_ld9                                               ; work         ;
;                         |alt_synch_pipe_5ol:ws_dgrp|                                                                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 11 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_5ol:ws_dgrp                                                                                                                                ; alt_synch_pipe_5ol                                        ; work         ;
;                            |dffpipe_md9:dffpipe13|                                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 11 (11)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_5ol:ws_dgrp|dffpipe_md9:dffpipe13                                                                                                          ; dffpipe_md9                                               ; work         ;
;                         |altsyncram_a031:fifo_ram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|altsyncram_a031:fifo_ram                                                                                                                                  ; altsyncram_a031                                           ; work         ;
;                         |cmpr_5h5:rdempty_eq_comp|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_5h5:wrempty_eq_comp|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_5h5:wrfull_eq_comp|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                   ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_di5:rdfull_eq_comp|                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_di5:rdfull_eq_comp                                                                                                                                   ; cmpr_di5                                                  ; work         ;
;                         |cntr_red:cntr_b|                                                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cntr_red:cntr_b                                                                                                                                           ; cntr_red                                                  ; work         ;
;                         |dffpipe_8d9:rdfull_reg|                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                    ; dffpipe_8d9                                               ; work         ;
;                         |dffpipe_gd9:rs_bwp|                                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                        ; dffpipe_gd9                                               ; work         ;
;                         |dffpipe_oe9:rs_brp|                                                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                        ; dffpipe_oe9                                               ; work         ;
;                |fifo_inst:\gen_fifo:2:fifo_inst_isntx|                                                                                  ; 130 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 38 (0)            ; 74 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx                                                                                                                                                                                                                                        ; fifo_inst                                                 ; work         ;
;                   |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                   ; 130 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 38 (0)            ; 74 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                      ; dcfifo_mixed_widths                                       ; work         ;
;                      |dcfifo_65o1:auto_generated|                                                                                       ; 130 (39)    ; 109 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (5)       ; 38 (20)           ; 74 (12)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated                                                                                                                                                           ; dcfifo_65o1                                               ; work         ;
;                         |a_gray2bin_kra:rdptr_g_gray2bin|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                           ; a_gray2bin_kra                                            ; work         ;
;                         |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                           ; a_gray2bin_kra                                            ; work         ;
;                         |a_graycounter_fub:wrptr_g1p|                                                                                   ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                               ; a_graycounter_fub                                         ; work         ;
;                         |a_graycounter_ig6:rdptr_g1p|                                                                                   ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_graycounter_ig6:rdptr_g1p                                                                                                                               ; a_graycounter_ig6                                         ; work         ;
;                         |alt_synch_pipe_4ol:rs_dgwp|                                                                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 11 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_4ol:rs_dgwp                                                                                                                                ; alt_synch_pipe_4ol                                        ; work         ;
;                            |dffpipe_ld9:dffpipe10|                                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 11 (11)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_4ol:rs_dgwp|dffpipe_ld9:dffpipe10                                                                                                          ; dffpipe_ld9                                               ; work         ;
;                         |alt_synch_pipe_5ol:ws_dgrp|                                                                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_5ol:ws_dgrp                                                                                                                                ; alt_synch_pipe_5ol                                        ; work         ;
;                            |dffpipe_md9:dffpipe13|                                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_5ol:ws_dgrp|dffpipe_md9:dffpipe13                                                                                                          ; dffpipe_md9                                               ; work         ;
;                         |altsyncram_a031:fifo_ram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|altsyncram_a031:fifo_ram                                                                                                                                  ; altsyncram_a031                                           ; work         ;
;                         |cmpr_5h5:rdempty_eq_comp|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_5h5:wrempty_eq_comp|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_5h5:wrfull_eq_comp|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                   ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_di5:rdfull_eq_comp|                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_di5:rdfull_eq_comp                                                                                                                                   ; cmpr_di5                                                  ; work         ;
;                         |cntr_red:cntr_b|                                                                                               ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cntr_red:cntr_b                                                                                                                                           ; cntr_red                                                  ; work         ;
;                         |dffpipe_8d9:rdfull_reg|                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                    ; dffpipe_8d9                                               ; work         ;
;                         |dffpipe_gd9:rs_bwp|                                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                        ; dffpipe_gd9                                               ; work         ;
;                         |dffpipe_oe9:rs_brp|                                                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                        ; dffpipe_oe9                                               ; work         ;
;                |fifo_inst:\gen_fifo:3:fifo_inst_isntx|                                                                                  ; 127 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 37 (0)            ; 72 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx                                                                                                                                                                                                                                        ; fifo_inst                                                 ; work         ;
;                   |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                   ; 127 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 37 (0)            ; 72 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                      ; dcfifo_mixed_widths                                       ; work         ;
;                      |dcfifo_65o1:auto_generated|                                                                                       ; 127 (35)    ; 109 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (4)       ; 37 (14)           ; 72 (13)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated                                                                                                                                                           ; dcfifo_65o1                                               ; work         ;
;                         |a_gray2bin_kra:rdptr_g_gray2bin|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                           ; a_gray2bin_kra                                            ; work         ;
;                         |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                           ; a_gray2bin_kra                                            ; work         ;
;                         |a_graycounter_fub:wrptr_g1p|                                                                                   ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 16 (16)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                               ; a_graycounter_fub                                         ; work         ;
;                         |a_graycounter_ig6:rdptr_g1p|                                                                                   ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|a_graycounter_ig6:rdptr_g1p                                                                                                                               ; a_graycounter_ig6                                         ; work         ;
;                         |alt_synch_pipe_4ol:rs_dgwp|                                                                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_4ol:rs_dgwp                                                                                                                                ; alt_synch_pipe_4ol                                        ; work         ;
;                            |dffpipe_ld9:dffpipe10|                                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_4ol:rs_dgwp|dffpipe_ld9:dffpipe10                                                                                                          ; dffpipe_ld9                                               ; work         ;
;                         |alt_synch_pipe_5ol:ws_dgrp|                                                                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_5ol:ws_dgrp                                                                                                                                ; alt_synch_pipe_5ol                                        ; work         ;
;                            |dffpipe_md9:dffpipe13|                                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|alt_synch_pipe_5ol:ws_dgrp|dffpipe_md9:dffpipe13                                                                                                          ; dffpipe_md9                                               ; work         ;
;                         |altsyncram_a031:fifo_ram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|altsyncram_a031:fifo_ram                                                                                                                                  ; altsyncram_a031                                           ; work         ;
;                         |cmpr_5h5:rdempty_eq_comp|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_5h5:wrempty_eq_comp|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_5h5:wrfull_eq_comp|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                   ; cmpr_5h5                                                  ; work         ;
;                         |cmpr_di5:rdfull_eq_comp|                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cmpr_di5:rdfull_eq_comp                                                                                                                                   ; cmpr_di5                                                  ; work         ;
;                         |cntr_red:cntr_b|                                                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|cntr_red:cntr_b                                                                                                                                           ; cntr_red                                                  ; work         ;
;                         |dffpipe_8d9:rdfull_reg|                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                    ; dffpipe_8d9                                               ; work         ;
;                         |dffpipe_gd9:rs_bwp|                                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                        ; dffpipe_gd9                                               ; work         ;
;                         |dffpipe_oe9:rs_brp|                                                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                        ; dffpipe_oe9                                               ; work         ;
;                |p2d_rd:p2d_rd_inst3|                                                                                                    ; 498 (311)   ; 376 (288)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (14)     ; 9 (9)             ; 383 (41)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3                                                                                                                                                                                                                                                          ; p2d_rd                                                    ; work         ;
;                   |lpm_compare:\gen_lpm_compare:0:LPM_COMPARE_component|                                                                ; 107 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 88 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:0:LPM_COMPARE_component                                                                                                                                                                                                     ; lpm_compare                                               ; work         ;
;                      |cmpr_gai:auto_generated|                                                                                          ; 107 (107)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 88 (88)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:0:LPM_COMPARE_component|cmpr_gai:auto_generated                                                                                                                                                                             ; cmpr_gai                                                  ; work         ;
;                   |lpm_compare:\gen_lpm_compare:1:LPM_COMPARE_component|                                                                ; 104 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 87 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:1:LPM_COMPARE_component                                                                                                                                                                                                     ; lpm_compare                                               ; work         ;
;                      |cmpr_gai:auto_generated|                                                                                          ; 104 (104)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 87 (87)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:1:LPM_COMPARE_component|cmpr_gai:auto_generated                                                                                                                                                                             ; cmpr_gai                                                  ; work         ;
;                   |lpm_compare:\gen_lpm_compare:2:LPM_COMPARE_component|                                                                ; 110 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 85 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:2:LPM_COMPARE_component                                                                                                                                                                                                     ; lpm_compare                                               ; work         ;
;                      |cmpr_gai:auto_generated|                                                                                          ; 110 (110)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 85 (85)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:2:LPM_COMPARE_component|cmpr_gai:auto_generated                                                                                                                                                                             ; cmpr_gai                                                  ; work         ;
;                   |lpm_compare:\gen_lpm_compare:3:LPM_COMPARE_component|                                                                ; 113 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 82 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:3:LPM_COMPARE_component                                                                                                                                                                                                     ; lpm_compare                                               ; work         ;
;                      |cmpr_gai:auto_generated|                                                                                          ; 113 (113)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 82 (82)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:3:LPM_COMPARE_component|cmpr_gai:auto_generated                                                                                                                                                                             ; cmpr_gai                                                  ; work         ;
;                |p2d_wr_fsm:p2d_wr_fsm_inst0|                                                                                            ; 330 (271)   ; 278 (256)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (15)      ; 136 (136)         ; 146 (73)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0                                                                                                                                                                                                                                                  ; p2d_wr_fsm                                                ; work         ;
;                   |lpm_compare:LPM_COMPARE_component|                                                                                   ; 106 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 73 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                                ; lpm_compare                                               ; work         ;
;                      |cmpr_80i:auto_generated|                                                                                          ; 106 (106)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 73 (73)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|lpm_compare:LPM_COMPARE_component|cmpr_80i:auto_generated                                                                                                                                                                                        ; cmpr_80i                                                  ; work         ;
;          |sync_fifo_rw:sync_fifo_rw_inst|                                                                                               ; 105 (1)     ; 90 (1)                    ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 51 (0)            ; 39 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst                                                                                                                                                                                                                                                                                                                       ; sync_fifo_rw                                              ; work         ;
;             |fifo_inst:fifo|                                                                                                            ; 105 (0)     ; 89 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 51 (0)            ; 39 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo                                                                                                                                                                                                                                                                                                        ; fifo_inst                                                 ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 105 (0)     ; 89 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 51 (0)            ; 39 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                      ; dcfifo_mixed_widths                                       ; work         ;
;                   |dcfifo_3dn1:auto_generated|                                                                                          ; 105 (29)    ; 89 (27)                   ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (1)       ; 51 (24)           ; 39 (5)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated                                                                                                                                                                                                                           ; dcfifo_3dn1                                               ; work         ;
;                      |a_graycounter_fub:wrptr_g1p|                                                                                      ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                               ; a_graycounter_fub                                         ; work         ;
;                      |a_graycounter_jg6:rdptr_g1p|                                                                                      ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                               ; a_graycounter_jg6                                         ; work         ;
;                      |alt_synch_pipe_2ol:rs_dgwp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|alt_synch_pipe_2ol:rs_dgwp                                                                                                                                                                                                ; alt_synch_pipe_2ol                                        ; work         ;
;                         |dffpipe_jd9:dffpipe9|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe9                                                                                                                                                                           ; dffpipe_jd9                                               ; work         ;
;                      |alt_synch_pipe_3ol:ws_dgrp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|alt_synch_pipe_3ol:ws_dgrp                                                                                                                                                                                                ; alt_synch_pipe_3ol                                        ; work         ;
;                         |dffpipe_kd9:dffpipe12|                                                                                         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe12                                                                                                                                                                          ; dffpipe_kd9                                               ; work         ;
;                      |altsyncram_ia61:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram                                                                                                                                                                                                  ; altsyncram_ia61                                           ; work         ;
;                      |cmpr_5h5:rdempty_eq_comp|                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                  ; cmpr_5h5                                                  ; work         ;
;                      |cmpr_5h5:wrfull_eq_comp|                                                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                   ; cmpr_5h5                                                  ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg1|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg3|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg3                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg4|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg5|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg7|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg7                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg8|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg8                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;       |txiqmux:txiqmux_inst3|                                                                                                           ; 144 (81)    ; 142 (78)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 39 (3)            ; 103 (76)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3                                                                                                                                                                                                                                                                                                                                                              ; txiqmux                                                   ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg1|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |test_data_dd:test_data_dd_inst1|                                                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|test_data_dd:test_data_dd_inst1                                                                                                                                                                                                                                                                                                                              ; test_data_dd                                              ; work         ;
;          |txiq_tst_ptrn:tst_ptrn_inst0|                                                                                                 ; 48 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (0)            ; 14 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|txiq_tst_ptrn:tst_ptrn_inst0                                                                                                                                                                                                                                                                                                                                 ; txiq_tst_ptrn                                             ; work         ;
;             |bus_sync_reg:bus_sync_reg0|                                                                                                ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|txiq_tst_ptrn:tst_ptrn_inst0|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                      ; bus_sync_reg                                              ; work         ;
;             |bus_sync_reg:bus_sync_reg1|                                                                                                ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|txiq_tst_ptrn:tst_ptrn_inst0|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                      ; bus_sync_reg                                              ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 139 (1)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (1)       ; 13 (0)            ; 64 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                           ; sld_hub                                                   ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 138 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 13 (0)            ; 64 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                               ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 138 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 13 (0)            ; 64 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                        ; alt_sld_fab                                               ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 138 (6)     ; 77 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (1)       ; 13 (1)            ; 64 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                    ; alt_sld_fab_alt_sld_fab                                   ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 136 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 12 (0)            ; 64 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                         ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 136 (94)    ; 72 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (46)      ; 12 (11)           ; 64 (39)          ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                           ; sld_jtag_hub                                              ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                   ; sld_rom_sr                                                ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                 ; sld_shadow_jsm                                            ; altera_sld   ;
;    |sync_reg:sync_reg0|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                         ; sync_reg                                                  ; work         ;
;    |sync_reg:sync_reg1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                         ; sync_reg                                                  ; work         ;
;    |tst_top:inst3_tst_top|                                                                                                              ; 117 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 3 (0)             ; 96 (0)           ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top                                                                                                                                                                                                                                                                                                                                                                                      ; tst_top                                                   ; work         ;
;       |clock_test:clock_test_inst0|                                                                                                     ; 117 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 3 (0)             ; 96 (0)           ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0                                                                                                                                                                                                                                                                                                                                                          ; clock_test                                                ; work         ;
;          |clk_no_ref_test:FX3_clk_test|                                                                                                 ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 21 (21)          ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test                                                                                                                                                                                                                                                                                                                             ; clk_no_ref_test                                           ; work         ;
;          |clk_with_ref_test:Si5351C_test|                                                                                               ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 21 (21)          ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test                                                                                                                                                                                                                                                                                                                           ; clk_with_ref_test                                         ; work         ;
;          |singl_clk_with_ref_test:LML_CLK_test|                                                                                         ; 63 (63)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (3)             ; 52 (52)          ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test                                                                                                                                                                                                                                                                                                                     ; singl_clk_with_ref_test                                   ; work         ;
;          |transition_count:ADF_muxout_test|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|transition_count:ADF_muxout_test                                                                                                                                                                                                                                                                                                                         ; transition_count                                          ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+
; LMS_MCLK1         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; LMS_FCLK1         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_TXNRX1        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_ENABLE_IQSEL1 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[2]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[3]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[4]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[5]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[6]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[7]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[8]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[9]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[10]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_DIQ1_D[11]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_FCLK2         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_TXNRX2        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI0_SCLK    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI0_MOSI    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI0_MISO    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI0_CE0     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI1_SCLK    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI1_MOSI    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI1_MISO    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI1_CE0     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_GPIO12       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_WRn            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_OEn            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_WAKEUPn        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_RDn            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ETH_GPIO2         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; GNSS_UART_RX      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_SCLK     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_MOSI     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_LMS_SS   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SR_SCLK           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SR_DIN            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SR_LATCH          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; BUZZER            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FAN_CTRL          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; WIFI_PIO5         ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[1]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[2]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[3]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[4]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[5]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[6]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[7]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_D[0]           ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[1]           ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[2]           ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[3]           ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[4]           ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[5]           ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[6]           ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[7]           ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[8]           ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[9]           ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[10]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[11]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[12]          ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[13]          ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[14]          ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[15]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[16]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[17]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[18]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[19]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[20]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[21]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[22]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[23]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[24]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[25]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[26]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[27]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[28]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[29]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[30]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[31]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_I2C_SCL      ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FPGA_I2C_SDA      ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[0]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_BTN          ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; LM75_OS           ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; LMK_CLK           ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_RXFn           ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_CLK            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; HW_VER[2]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; LMS_MCLK2         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FT_TXEn           ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_MISO     ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; LMS_ENABLE_IQSEL2 ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[10]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[8]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[11]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[9]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[6]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[4]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[7]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[5]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[2]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[3]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[1]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; GNSS_TPULSE       ; Input    ; (6) 873 ps    ; (0) 0 ps      ; --                    ; --       ; --   ;
; GNSS_UART_TX      ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; BOM_VER[3]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; BOM_VER[2]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; BOM_VER[1]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; BOM_VER[0]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; ETH_GPIO1         ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; HW_VER[1]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; ETH_GPIO0         ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; HW_VER[0]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; ADF_MUXOUT        ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; RAPI_EMMC_EN      ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; LMS_MCLK1                                                                                                                                                                                               ;                   ;         ;
; RAPI_SPI0_SCLK                                                                                                                                                                                          ;                   ;         ;
; RAPI_SPI0_MOSI                                                                                                                                                                                          ;                   ;         ;
; RAPI_SPI0_CE0                                                                                                                                                                                           ;                   ;         ;
; RAPI_SPI1_SCLK                                                                                                                                                                                          ;                   ;         ;
; RAPI_SPI1_MOSI                                                                                                                                                                                          ;                   ;         ;
; RAPI_SPI1_CE0                                                                                                                                                                                           ;                   ;         ;
; ETH_GPIO2                                                                                                                                                                                               ;                   ;         ;
; WIFI_PIO5                                                                                                                                                                                               ;                   ;         ;
; FPGA_GPIO[1]                                                                                                                                                                                            ;                   ;         ;
; FPGA_GPIO[2]                                                                                                                                                                                            ;                   ;         ;
; FPGA_GPIO[3]                                                                                                                                                                                            ;                   ;         ;
; FPGA_GPIO[4]                                                                                                                                                                                            ;                   ;         ;
; FPGA_GPIO[5]                                                                                                                                                                                            ;                   ;         ;
; FPGA_GPIO[6]                                                                                                                                                                                            ;                   ;         ;
; FPGA_GPIO[7]                                                                                                                                                                                            ;                   ;         ;
; FT_BE[0]                                                                                                                                                                                                ;                   ;         ;
; FT_BE[1]                                                                                                                                                                                                ;                   ;         ;
; FT_BE[2]                                                                                                                                                                                                ;                   ;         ;
; FT_BE[3]                                                                                                                                                                                                ;                   ;         ;
; FT_D[0]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[0]                                                                                                                                                ; 0                 ; 6       ;
; FT_D[1]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[1]                                                                                                                                                ; 1                 ; 6       ;
; FT_D[2]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[2]~feeder                                                                                                                                         ; 1                 ; 6       ;
; FT_D[3]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[3]~feeder                                                                                                                                         ; 1                 ; 6       ;
; FT_D[4]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[4]                                                                                                                                                ; 1                 ; 6       ;
; FT_D[5]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[5]                                                                                                                                                ; 0                 ; 6       ;
; FT_D[6]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[6]~feeder                                                                                                                                         ; 1                 ; 6       ;
; FT_D[7]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[7]~feeder                                                                                                                                         ; 0                 ; 6       ;
; FT_D[8]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector1~3                                                                                                                                     ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[8]                                                                                                                                                ; 1                 ; 6       ;
; FT_D[9]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector5~0                                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[9]~feeder                                                                                                                                         ; 0                 ; 6       ;
; FT_D[10]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[10]                                                                                                                                               ; 0                 ; 6       ;
; FT_D[11]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[11]                                                                                                                                               ; 0                 ; 6       ;
; FT_D[12]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector2~5                                                                                                                                     ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[12]                                                                                                                                               ; 1                 ; 6       ;
; FT_D[13]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector4~0                                                                                                                                     ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[13]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[14]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[14]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[15]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[15]                                                                                                                                               ; 0                 ; 6       ;
; FT_D[16]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[16]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[17]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[17]                                                                                                                                               ; 0                 ; 6       ;
; FT_D[18]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[18]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[19]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[19]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[20]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[20]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[21]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[21]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[22]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[22]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[23]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[23]                                                                                                                                               ; 0                 ; 6       ;
; FT_D[24]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[24]                                                                                                                                               ; 1                 ; 6       ;
; FT_D[25]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[25]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[26]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[26]                                                                                                                                               ; 1                 ; 6       ;
; FT_D[27]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[27]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[28]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[28]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[29]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[29]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[30]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[30]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[31]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[31]                                                                                                                                               ; 0                 ; 6       ;
; FPGA_I2C_SCL                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0    ; 1                 ; 6       ;
; FPGA_I2C_SDA                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0    ; 0                 ; 6       ;
; FPGA_GPIO[0]                                                                                                                                                                                            ;                   ;         ;
; FPGA_BTN                                                                                                                                                                                                ;                   ;         ;
;      - BUZZER~output                                                                                                                                                                                    ; 1                 ; 6       ;
; LM75_OS                                                                                                                                                                                                 ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|fan_ctrl_out~0                                                                                                                                       ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~191                                                                                                             ; 0                 ; 6       ;
; LMK_CLK                                                                                                                                                                                                 ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|transmitting                                                                                                               ; 1                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|spi_slave_select_reg[0]                                                                                                    ; 0                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|SSO_reg                                                                                                                    ; 1                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|SCLK_reg                                                                                                               ; 0                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|transmitting                                                                                                           ; 0                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                 ; 0                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|SCLK_reg                                                                                                                   ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_control_reg[0]                                                              ; 1                 ; 0       ;
; FT_RXFn                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector2~0                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector37~0                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector35~1                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|WR_data_req_int~4                                                                                                                                         ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data_valid_int~1                                                                                                                                       ; 0                 ; 6       ;
; FT_CLK                                                                                                                                                                                                  ;                   ;         ;
; HW_VER[2]                                                                                                                                                                                               ;                   ;         ;
;      - sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                   ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram|ram_block5a0                                 ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.idle                                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.prep_cmd                                                                                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.cmd                                                                                                                                         ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.bus_turn0                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.bus_turn1                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                  ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[0]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[1]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[2]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[3]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[4]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[5]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[6]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[7]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[8]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[9]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[10]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[11]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[12]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[13]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[14]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[15]                                                                                                                                              ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - sync_reg:sync_reg1|sync_reg[0]                                                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|rd_wr_reg                                                                                                                                                 ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|ch_n_reg[1]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|ch_n_reg[0]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|trnsf_en_reg                                                                                                                                              ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep02                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep03                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep82                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep83                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|ep_priority[1]                                                                                                                                  ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|ep_priority[0]                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10|sync_reg[1]                                                                                                                    ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[90]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[106]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[74]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[122]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[102]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[86]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[70]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[118]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[82]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[98]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[66]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[114]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[110]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[94]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[78]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[126]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[101]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[85]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[69]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[117]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[89]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[105]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[73]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[121]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[81]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[97]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[65]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[113]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[109]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[93]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[77]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[125]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[88]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[104]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[72]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[120]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[100]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[84]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[68]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[116]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[80]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[96]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[64]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[112]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[108]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[92]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[76]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[124]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[91]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[87]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[83]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[95]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[103]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[107]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[99]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[111]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[71]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[75]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[67]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[79]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[123]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[119]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[115]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[127]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[41]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[42]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[40]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[43]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[38]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[37]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[36]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[39]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[33]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[34]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[32]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[35]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[46]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[45]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[44]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[47]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[22]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[21]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[20]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[23]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[25]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[26]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[24]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[27]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[17]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[18]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[16]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[19]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[30]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[29]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[28]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[31]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[15]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[54]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[53]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[52]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[55]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[57]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[58]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[56]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[59]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[49]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[50]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[48]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[51]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[62]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[61]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[60]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[63]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[133]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[137]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[129]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[141]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[138]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[134]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[130]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[142]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[136]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[132]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[128]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[140]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[135]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[139]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[131]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[143]                                                                                                          ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[6]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[4]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[4]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[6]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[5]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[2]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[2]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[5]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[3]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[0]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[0]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[3]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[1]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[1]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[8]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[7]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[7]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe11a[8]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep02                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|EP03_rdy                                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep03                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep82                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep83                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|WR_data_req_int                                                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10|sync_reg[0]                                                                                                                    ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[90]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[106]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[74]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[122]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[102]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[86]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[70]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[118]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[82]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[98]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[66]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[114]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[110]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[94]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[78]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[126]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[101]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[85]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[69]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[117]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[89]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[105]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[73]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[121]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[81]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[97]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[65]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[113]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[109]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[93]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[77]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[125]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[88]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[104]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[72]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[120]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[100]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[84]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[68]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[116]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[80]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[96]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[64]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[112]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[108]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[92]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[76]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[124]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[91]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[87]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[83]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[95]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[103]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[107]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[99]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[111]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[71]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[75]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[67]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[79]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[123]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[119]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[115]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[127]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[41]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[42]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[40]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[43]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[38]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[37]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[36]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[39]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[33]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[34]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[32]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[35]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[46]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[45]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[44]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[47]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[22]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[21]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[20]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[23]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[25]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[26]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[24]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[27]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[17]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[18]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[16]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[19]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[30]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[29]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[28]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[31]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[15]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[54]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[53]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[52]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[55]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[57]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[58]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[56]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[59]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[49]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[50]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[48]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[51]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[62]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[61]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[60]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[63]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[133]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[137]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[129]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[141]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[138]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[134]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[130]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[142]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[136]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[132]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[128]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[140]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[135]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[139]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[131]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[143]                                                                                                          ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a6                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a4                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[4]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[6]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a5                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a2                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[2]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[5]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a3                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a0                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[0]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[3]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a1                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[1]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a8                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter5a7                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[7]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a[8]            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_priority                                                                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|master_is_writting                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[0]                                                                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|parity6                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[4]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[6]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[2]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[5]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[0]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[3]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[1]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[7]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[8]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[6]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[8]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[4]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[7]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[5]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[2]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[3]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[0]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe8a[1]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a0                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a1                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a2                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a3                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a4                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a5                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a6                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a7                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a8                                ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity7a[2]                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity7a[1]                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity7a[0]                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[6]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[8]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[4]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[7]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[5]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[2]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[3]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[0]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a[1]             ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|parity6                                   ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[6]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[8]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[4]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[7]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[5]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[2]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[3]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[0]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[1]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[2]                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[1]                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[0]                           ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][15]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][14]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][13]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][12]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][11]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][10]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][9]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][8]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][7]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][6]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][5]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][4]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][3]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][2]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][1]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[8][0]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][15]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][14]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][13]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][12]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][11]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][10]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][9]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][8]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][7]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][6]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][5]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][4]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][3]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][2]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][1]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[7][0]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][15]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][14]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][13]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][12]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][11]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][10]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][9]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][8]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][7]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][6]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][5]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][4]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][3]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][2]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][1]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[6][0]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][15]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][14]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][13]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][12]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][11]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][10]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][9]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][8]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][7]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][6]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][5]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][4]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][3]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][2]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][1]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[5][0]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][15]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][14]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][13]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][12]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][11]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][10]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][9]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][8]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][7]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][6]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][5]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][4]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][3]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][2]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][1]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[4][0]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][15]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][14]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][13]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][12]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][11]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][10]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][9]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][8]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][7]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][6]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][5]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][4]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][3]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][2]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][1]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[3][0]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gngsa_fix                                                                                                                      ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mem[0][0]                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[14]                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[15]                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[14]                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[13]                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[12]                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[11]                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[10]                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[9]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[7]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[6]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[5]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[8]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[3]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[2]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[1]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[0]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[13]                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[12]                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[11]                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[10]                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[9]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[8]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[7]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[6]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[5]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[4]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[3]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[2]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[1]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|din_reg[0]                                                               ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|mcfg32wm_fsm:fsm|state[5]~0                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|inst_reg[4]                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|sync_reg:sync_reg0|sync_reg[1]                                                                                                 ; 0                 ; 6       ;
;      - sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                   ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|sync_reg:sync_reg0|sync_reg[0]                                                                                                 ; 0                 ; 6       ;
;      - sync_reg:sync_reg0|sync_reg[0]                                                                                                                                                                   ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_reg[5]                                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_valid                                                                                                                                        ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_reg[3]                                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_reg[7]                                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_reg[6]                                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_reg[0]                                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_reg[2]                                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_reg[1]                                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_reg[4]                                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|mem[0][0]                                                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_block[5]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|inst3_data_out_ack                                                                                                                                     ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_out_stb                                                                                                                   ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_block[3]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_block[7]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_block[6]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_block[0]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_block[2]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_block[1]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_data_block[4]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_state.rx_get_data                                                                                                              ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|baud_counter[0]                                                                                                                        ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_sync_clock[0]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|baud_counter[1]                                                                                                                        ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_sync_clock[1]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|baud_counter[2]                                                                                                                        ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_sync_clock[2]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|baud_counter[3]                                                                                                                        ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_sync_clock[3]                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_tick                                                                                                                   ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_sample_tick~2                                                                                                                  ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_state.rx_get_start_bit                                                                                                         ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_bit                                                                                                                            ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_state.rx_get_stop_bit                                                                                                          ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_state.rx_wait_start_synchronise                                                                                                ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_count[2]                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_count[1]                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_count[0]                                                                                                                       ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_counter[7]                                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_counter[6]                                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_counter[5]                                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_counter[4]                                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_counter[2]                                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_counter[1]                                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_counter[0]                                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_counter[3]                                                                                                             ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_filter[1]                                                                                                                      ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_filter[0]                                                                                                                      ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~301                                                                                                                 ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|led_g_reg                                                                                                                      ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|led_r_reg                                                                                                                      ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|led_blink                                                                                                                      ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|tpulse_int                                                                                                                     ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|sync_reg:sync_reg0|sync_reg[1]                                                                                                 ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|gnss_tpulse_sync_reg                                                                                                           ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|sync_reg:sync_reg0|sync_reg[0]                                                                                                 ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|EP_act                                                                                                                                                                 ; 0                 ; 6       ;
; LMS_MCLK2                                                                                                                                                                                               ;                   ;         ;
; FT_TXEn                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|process_4~0                                                                                                                                               ; 0                 ; 6       ;
; FPGA_SPI_MISO                                                                                                                                                                                           ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|MISO_reg~0                                                                                                             ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|MISO_reg~5                                                                                                               ; 1                 ; 6       ;
; LMS_ENABLE_IQSEL2                                                                                                                                                                                       ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[12]~feeder ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[12]~feeder ; 1                 ; 0       ;
; LMS_DIQ2_D[10]                                                                                                                                                                                          ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]~feeder ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]~feeder ; 0                 ; 0       ;
; LMS_DIQ2_D[8]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[11]                                                                                                                                                                                          ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]~feeder ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]~feeder ; 1                 ; 0       ;
; LMS_DIQ2_D[9]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[6]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[4]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]~feeder  ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[7]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[5]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[2]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[0]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[3]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[1]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]~feeder  ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]~feeder  ; 1                 ; 0       ;
; GNSS_TPULSE                                                                                                                                                                                             ;                   ;         ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|ref_10mhz_pps                                                                  ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|ref_1pps~1                                                                     ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[10]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[9]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[8]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[7]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[6]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[5]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[4]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[3]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[2]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[1]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[0]                                         ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[11]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[12]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[13]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[14]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[15]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[16]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[17]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[18]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[19]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[20]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[21]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[22]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[23]                                        ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|tune_ref_mode[1]                                                               ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_tune_mode[1]                                           ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|tune_ref_mode[0]                                                               ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_tune_mode[0]                                           ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_tune_ref|sync                                  ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|handshake:U_handshake_tune_mode|synchronizer:U_sync_ack|sync                   ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_tune_ref|\synchronize:reg1                     ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|handshake:U_handshake_tune_mode|synchronizer:U_sync_ack|\synchronize:reg1      ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_tune_ref|\synchronize:reg0                     ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|handshake:U_handshake_tune_mode|synchronizer:U_sync_ack|\synchronize:reg0      ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|tune_ref_mode_update_req                                                       ; 1                 ; 0       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_led:gnss_led_inst2|sync_reg:sync_reg0|sync_reg[0]~feeder                                                                                          ; 0                 ; 6       ;
; GNSS_UART_TX                                                                                                                                                                                            ;                   ;         ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_filter[1]~0                                                                                                                    ; 0                 ; 6       ;
;      - limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_filter[0]~1                                                                                                                    ; 0                 ; 6       ;
; BOM_VER[3]                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~202                                                                                                                 ; 1                 ; 6       ;
; BOM_VER[2]                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~226                                                                                                                 ; 0                 ; 6       ;
; BOM_VER[1]                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~250                                                                                                                 ; 0                 ; 6       ;
; BOM_VER[0]                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~274                                                                                                                 ; 0                 ; 6       ;
; ETH_GPIO1                                                                                                                                                                                               ;                   ;         ;
;      - IC_74HC595_top:inst9_IC_74HC595_top|bus_sync_reg:bus_sync_reg0|sync_reg0[11]~feeder                                                                                                              ; 1                 ; 6       ;
; HW_VER[1]                                                                                                                                                                                               ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~325                                                                                                                 ; 0                 ; 6       ;
; ETH_GPIO0                                                                                                                                                                                               ;                   ;         ;
;      - IC_74HC595_top:inst9_IC_74HC595_top|bus_sync_reg:bus_sync_reg0|sync_reg0[10]                                                                                                                     ; 1                 ; 6       ;
; HW_VER[0]                                                                                                                                                                                               ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~349                                                                                                                 ; 0                 ; 6       ;
; ADF_MUXOUT                                                                                                                                                                                              ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|led_g~0                                                                                                          ; 0                 ; 6       ;
;      - general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|led_r~0                                                                                                          ; 0                 ; 6       ;
; RAPI_EMMC_EN                                                                                                                                                                                            ;                   ;         ;
;      - IC_74HC595_top:inst9_IC_74HC595_top|bus_sync_reg:bus_sync_reg0|sync_reg0[0]~6                                                                                                                    ; 0                 ; 6       ;
;      - IC_74HC595_top:inst9_IC_74HC595_top|bus_sync_reg:bus_sync_reg0|sync_reg0[1]~feeder                                                                                                               ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                         ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[0]~en                                                                                                                                                                                                                                                                                                                              ; FF_X49_Y11_N15     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[1]~en                                                                                                                                                                                                                                                                                                                              ; FF_X49_Y11_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[2]~en                                                                                                                                                                                                                                                                                                                              ; FF_X49_Y11_N25     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[3]~en                                                                                                                                                                                                                                                                                                                              ; FF_X49_Y11_N5      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                                                                                                                                                                                              ; FF_X29_Y13_N7      ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~en                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y17_N21     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N15     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~en                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y17_N15     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~en                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y17_N25     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~en                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y17_N23     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~en                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y17_N3      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~en                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y17_N5      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N3      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~en                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y17_N19     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~en                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y17_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N25     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~en                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y17_N17     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N9      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N7      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N23     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N19     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N27     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y11_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y11_N11     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y11_N31     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~en                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y17_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y11_N23     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y11_N29     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~en                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y17_N11     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~en                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y17_N31     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~en                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y17_N7      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~en                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y17_N29     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~en                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y17_N9      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~en                                                                                                                                                                                                                                                                                                                            ; FF_X49_Y21_N17     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~en                                                                                                                                                                                                                                                                                                                            ; FF_X49_Y21_N29     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|fsm_epgo~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y13_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                     ; LCCOMB_X41_Y6_N6   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                     ; LCCOMB_X41_Y7_N18  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_fub:wrptr_g1p|_~0                                                                                                                                                                                                                   ; LCCOMB_X4_Y13_N18  ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                     ; LCCOMB_X13_Y13_N14 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|_~0                                                                                                                                                                                                                                               ; LCCOMB_X21_Y16_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                     ; LCCOMB_X22_Y13_N18 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                     ; LCCOMB_X22_Y12_N18 ; 36      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                     ; FF_X36_Y16_N3      ; 120     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|current_state.check_trnsf                                                                                                                                                                                                                                                                                                  ; FF_X49_Y3_N27      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|current_state.trnsf_fifo                                                                                                                                                                                                                                                                                                   ; FF_X49_Y3_N1       ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                        ; LCCOMB_X46_Y2_N26  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|valid_wrreq~0                                                                                                                                                                                                        ; LCCOMB_X41_Y7_N16  ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|_~0                                                                                                                                                                                                                  ; LCCOMB_X46_Y3_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                        ; LCCOMB_X46_Y5_N24  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|valid_wrreq~0                                                                                                                                                                                                        ; LCCOMB_X46_Y3_N24  ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|reset_n                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y3_N10  ; 129     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|trnsf_cnt[5]~26                                                                                                                                                                                                                                                                                                            ; LCCOMB_X49_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT_CLK                                                                                                                                                                                                                                                                                                                                                                       ; PIN_G9             ; 674     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                                                                             ;
; GNSS_TPULSE                                                                                                                                                                                                                                                                                                                                                                  ; PIN_J10            ; 38      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; HW_VER[2]                                                                                                                                                                                                                                                                                                                                                                    ; PIN_F4             ; 661     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|IC_74HC595:IC_74HC595_inst0|current_state.shift_en                                                                                                                                                                                                                                                                                       ; FF_X22_Y15_N3      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|IC_74HC595:IC_74HC595_inst0|shift_reg[29]~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X21_Y15_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|LessThan0~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y14_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|reset_n_delayed                                                                                                                                                                                                                                                                                                                          ; FF_X17_Y14_N29     ; 47      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                           ; FF_X17_Y14_N21     ; 63      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                                      ; PIN_H6             ; 3926    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                                      ; PIN_H6             ; 23      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                                    ; PIN_H4             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X25_Y18_N0    ; 124     ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                                                                             ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X25_Y18_N0    ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; busy_delay:inst5_busy_delay|cnt[18]~64                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y19_N2  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; busy_delay:inst5_busy_delay|cnt[18]~65                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y19_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|oversample_baud_tick                                                                                                                                                                                                                                                                                               ; FF_X26_Y13_N13     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_count[2]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y11_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|UART:UART_inst3|uart_rx_sync_clock[3]~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y11_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|mcfg32wm_fsm:fsm|Mux0~1                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y10_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|gnsscfg:gnsscfg_inst2|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y9_N0   ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|checksum_reg[6]~1                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y12_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|data_field_cnt[1]~28                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y14_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|gngsa_fix_int[7]~2                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y14_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|gngsa_valid_int                                                                                                                                                                                                                                                              ; FF_X27_Y12_N1      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|nmea_checksum[3]~1                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y12_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|nmea_checksum[7]~2                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y12_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|nmea_sentence_id[0]~0                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y12_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|nmea_sentence_id[16]~2                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|nmea_sentence_id[8]~1                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|nmea_talker_id[0]~0                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|nmea_talker_id[8]~1                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y12_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|process_0~10                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y12_N10 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|process_0~11                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y12_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|nmea_parser:nmea_parser_inst0|process_1~0                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y14_N30 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|gnss_top:gnss_top_inst1|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                             ; FF_X29_Y13_N9      ; 60      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|process_1~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y11_N16 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|uart_data_valid                                                                                                                                                                                                                                                                                                                    ; FF_X25_Y11_N1      ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|UART:UART_inst3|oversample_baud_tick                                                                                                                                                                                                                                                       ; FF_X35_Y2_N21      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|UART:UART_inst3|uart_tx_data_block[4]~7                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y2_N30  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|\ref_10mhz_count_proc:v_10mhz_count[14]~0                                                                                                                                                                                                                  ; LCCOMB_X44_Y5_N30  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|comb~0                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y5_N30  ; 3       ; Latch enable                          ; yes    ; Global Clock         ; GCLK15           ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|comb~0                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y5_N30  ; 47      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|handshake:U_handshake_tune_mode|grab_source~0                                                                                                                                                                                                              ; LCCOMB_X41_Y5_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|handshake:U_handshake_tune_mode|synchronizer:U_sync_ack|sync                                                                                                                                                                                               ; FF_X44_Y5_N1       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|int_req_proc~0                                                                                                                                                                                                                                             ; LCCOMB_X34_Y5_N4   ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|int_req_proc~2                                                                                                                                                                                                                                             ; LCCOMB_X33_Y5_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|int_req_proc~3                                                                                                                                                                                                                                             ; LCCOMB_X36_Y5_N20  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_accuracy_reg[3]~23                                                                                                                                                                                                                                      ; LCCOMB_X34_Y5_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_control_reg[0]~3                                                                                                                                                                                                                                        ; LCCOMB_X29_Y5_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_dac_tuned_val[15]~5                                                                                                                                                                                                                                     ; LCCOMB_X29_Y5_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_dac_tuned_val[7]~6                                                                                                                                                                                                                                      ; LCCOMB_X29_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_rd_data[1]~7                                                                                                                                                                                                                                            ; LCCOMB_X28_Y5_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_tune_state_reg[3]~6                                                                                                                                                                                                                                     ; LCCOMB_X29_Y5_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|Equal0~4                                                                                                                                                                                                                    ; LCCOMB_X28_Y1_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|handshake:U_handshake|grab_source~0                                                                                                                                                                                         ; LCCOMB_X42_Y3_N12  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|vctcxo_reset_hold                                                                                                                                                                                                           ; FF_X28_Y1_N31      ; 249     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|edge_detector:U_edge_detector_count_v|pulse_out                                                                                                                                                                              ; FF_X38_Y4_N15      ; 303     ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|handshake:U_handshake|grab_source~0                                                                                                                                                                                          ; LCCOMB_X39_Y5_N18  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|handshake:U_handshake|grab_source~0                                                                                                                                                                                           ; LCCOMB_X32_Y1_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|ref_1pps~0                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y5_N26  ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_tune_ref|sync                                                                                                                                                                                                              ; FF_X36_Y1_N29      ; 33      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_vctcxo|sync                                                                                                                                                                                                                ; FF_X39_Y4_N25      ; 34      ; Async. clear, Latch enable            ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer_log:vctcxo_tamer_log_inst2|current_state.set_stb                                                                                                                                                                                                                              ; FF_X35_Y2_N27      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer_log:vctcxo_tamer_log_inst2|current_state.stb_ack                                                                                                                                                                                                                              ; FF_X35_Y2_N17      ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer_log:vctcxo_tamer_log_inst2|data_reg[228]~2                                                                                                                                                                                                                                    ; LCCOMB_X35_Y3_N26  ; 253     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|Decoder0~1                                                                                                                                                                                                                                           ; LCCOMB_X29_Y11_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|Decoder0~3                                                                                                                                                                                                                                           ; LCCOMB_X29_Y11_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|Decoder0~4                                                                                                                                                                                                                                           ; LCCOMB_X30_Y11_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|Decoder0~5                                                                                                                                                                                                                                           ; LCCOMB_X30_Y11_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|Decoder0~6                                                                                                                                                                                                                                           ; LCCOMB_X30_Y11_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|Decoder0~7                                                                                                                                                                                                                                           ; LCCOMB_X30_Y11_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamercfg:vctcxo_tamercfg_inst1|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                              ; LCCOMB_X29_Y11_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg[9]~362                                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y20_N8  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|Mux0~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y20_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|Mux1~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y20_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X22_Y9_N16  ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[0][15]~16                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y17_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0]                                                                                                                                                                                                                                                                                               ; FF_X37_Y15_N13     ; 5       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0]~4                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y16_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[11][15]~18                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y18_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[12][15]~17                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y17_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[13][1]~6                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y17_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[14][15]~14                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y17_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[15][1]~20                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y17_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[16][15]~30                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y17_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[17][15]~27                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y17_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[18][15]~23                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y17_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[19][3]~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y15_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[1][15]~11                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y17_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[20][15]~28                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y17_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[21][15]~25                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y16_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[22][15]~22                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y17_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[23][9]~9                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y18_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[24][15]~29                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y17_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[25][15]~26                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y18_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[26][15]~21                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y16_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[27][15]~32                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y18_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[28][15]~31                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y17_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0]                                                                                                                                                                                                                                                                                               ; FF_X27_Y17_N13     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][1]                                                                                                                                                                                                                                                                                               ; FF_X27_Y17_N31     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2]                                                                                                                                                                                                                                                                                               ; FF_X27_Y17_N21     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3]                                                                                                                                                                                                                                                                                               ; FF_X31_Y18_N27     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3]~5                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y17_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[2][15]~13                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y17_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[30][15]~24                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y15_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[31][15]~33                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y18_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[3][15]~19                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y19_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[4][15]~15                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y17_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[5][0]~3                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y16_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[6][15]~12                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y16_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[7][0]~8                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y19_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[8][10]~7                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y17_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[9][0]~10                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y18_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~1                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y22_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~11                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y19_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~12                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y18_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~13                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y19_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~14                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y18_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~16                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y18_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~17                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y19_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~19                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y20_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~21                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y20_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~22                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y20_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~23                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y20_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~3                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y18_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~4                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y22_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~6                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y18_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~7                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y18_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~9                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y18_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg[13]~194                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y20_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm|Mux1~2                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y20_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm|Mux3~0                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y20_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|dout_regA[5]~35                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y23_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux1~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y23_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux2~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y23_N28 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux3~2                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y20_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[0][15]~18                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[10][0]~12                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y25_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[11][0]~10                                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y25_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[12][15]~20                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[13][15]~19                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y24_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[14][0]~8                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y25_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[15][0]~6                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y25_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[16][0]~5                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y25_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[17][0]~7                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y25_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[18][0]~9                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y24_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[19][15]~26                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[20][15]~28                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[21][15]~29                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y24_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[22][15]~25                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[23][15]~27                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[24][15]~23                                                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y23_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[25][15]~22                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y24_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[26][15]~31                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y24_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[27][15]~30                                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y25_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[28][15]~21                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y23_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[29][15]~24                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y24_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[30][0]~15                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y25_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[31][9]~14                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y25_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[3][2]~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[4][9]~3                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y25_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[5][8]~13                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y24_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[6][3]~11                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y25_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[7][9]~4                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y25_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[8][15]~17                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y23_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[9][15]~16                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y24_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|dout_reg~40                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y20_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y20_N2  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[0][15]~12                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[10][15]~6                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y25_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[11][15]~14                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y25_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[12][15]~13                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y25_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[13][15]~5                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[14][15]~9                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y23_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[15][15]~17                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[16][15]~26                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y25_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[17][15]~23                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[18][15]~20                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y25_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[19][15]~30                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y25_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][2]                                                                                                                                                                                                                                                                                                  ; FF_X31_Y29_N21     ; 28      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][2]~4                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y25_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[20][15]~24                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y25_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[21][15]~21                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y25_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[22][15]~19                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y23_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[23][15]~29                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y25_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[24][15]~25                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y24_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[25][15]~22                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y23_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[26][15]~18                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y25_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[27][15]~28                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y25_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[28][15]~27                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y22_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[29][0]~1                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y25_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[2][15]~8                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y25_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[30][0]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y23_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[31][15]~31                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y23_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[3][15]~16                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y25_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[4][15]~10                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y25_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[5][15]~2                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y25_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[6][15]~7                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y25_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[7][15]~15                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y25_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[8][15]~11                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y24_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[9][15]~3                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y25_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|always5~2                                                                                                                                                                                                                  ; LCCOMB_X10_Y12_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source1[2]~0                                                                                                                                                                                                  ; LCCOMB_X14_Y12_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[2]~0                                                                                                                                                                                                  ; LCCOMB_X14_Y12_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                                                                                                                                                                                                       ; FF_X10_Y12_N29     ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~10                                                                                                                                                                                                                    ; LCCOMB_X17_Y16_N28 ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~11                                                                                                                                                                                                                    ; LCCOMB_X16_Y16_N14 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~12                                                                                                                                                                                                                    ; LCCOMB_X19_Y16_N24 ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE                                                                                                                                                                                           ; FF_X15_Y16_N9      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|_~0                                                                                                                                                                            ; LCCOMB_X17_Y16_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|next_state.STATE_SAME~0                                                                                                                                                                                                    ; LCCOMB_X19_Y16_N26 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rd_boot_sel_overwrite~0                                                                                                                                                                                                    ; LCCOMB_X15_Y12_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[1]~7                                                                                                                                                                                                     ; LCCOMB_X7_Y8_N2    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk                                                                                                                                                                                                                     ; FF_X19_Y16_N9      ; 10      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[10]~0                                                                                                                                                                                                       ; LCCOMB_X14_Y12_N28 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[8]~7                                                                                                                                                                                                                                 ; LCCOMB_X15_Y12_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                                                                                                                                                                                                      ; LCCOMB_X27_Y26_N6  ; 169     ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|rst_timer                                                                                                                                                                                                                                              ; LCCOMB_X7_Y8_N26   ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[2]~1                                                                                                                                                                                             ; LCCOMB_X8_Y11_N0   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode[4]~1                                                                                                                                                                                                                ; LCCOMB_X7_Y10_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                                                                                                                                    ; FF_X9_Y8_N17       ; 192     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|Equal2~0                                                                                                                                                                                                                      ; LCCOMB_X7_Y12_N10  ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                                                                                                                                                                                                     ; LCCOMB_X7_Y14_N16  ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_burstcount_reg[3]~2                                                                                                                                                                                                      ; LCCOMB_X2_Y16_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|data_count[1]~1                                                                                                                                                                                                               ; LCCOMB_X1_Y15_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_count[0]~6                                                                                                                                                                                                              ; LCCOMB_X3_Y14_N26  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state~35                                                                                                                                                                                                                ; LCCOMB_X4_Y14_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_ardin_align_backup_reg[1]~1                                                                                                                                                                                             ; LCCOMB_X1_Y15_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_seq_read_ardin[16]~4                                                                                                                                                                                                    ; LCCOMB_X4_Y10_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                    ; FF_X6_Y16_N21      ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_SETUP                                                                                                                                                                                                   ; FF_X6_Y16_N1       ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_count[1]~6                                                                                                                                                                                                              ; LCCOMB_X8_Y15_N26  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                  ; FF_X6_Y15_N1       ; 50      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                                                                                                                                 ; FF_X7_Y15_N27      ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state~27                                                                                                                                                                                                                ; LCCOMB_X6_Y15_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                                                                                                                     ; UNVM_X0_Y18_N40    ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|avfifo:av_fifo_int_0|coe_fifo_rst                                                                                                                                                                                                                                                                                              ; FF_X11_Y13_N13     ; 108     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|Decoder0~0                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y12_N26 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[2]~10                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y11_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[6]~5                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|ctr[1]~1                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y13_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~5                                                                                                                                                                                                            ; LCCOMB_X12_Y15_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[0]~0                                                                                                                                                                                                                ; LCCOMB_X12_Y15_N20 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~3                                                                                                                                                                             ; LCCOMB_X13_Y14_N14 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[11]~1                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y13_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[7]~9                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y13_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|txr[5]~0                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|always11~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y11_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|always6~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y8_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|control_wr_strobe~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y7_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y7_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|shift_reg[6]~11                                                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y11_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y7_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|transaction_primed                                                                                                                                                                                                                                                                                     ; FF_X16_Y11_N25     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|write_tx_holding                                                                                                                                                                                                                                                                                       ; LCCOMB_X16_Y11_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|always11~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y13_N16 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|always6~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y9_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|control_wr_strobe~0                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y9_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|rx_holding_reg[3]~0                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y13_N28 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|shift_reg[1]~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y9_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|write_tx_holding                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y13_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                                                                                                                                                                                             ; FF_X19_Y11_N27     ; 1950    ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                                                                                                                                                                                             ; FF_X19_Y11_N27     ; 14      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|always12~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y12_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|always6~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X16_Y9_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|control_wr_strobe~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y10_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg[3]~10                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y10_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|transmitting~3                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y11_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|write_tx_holding                                                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y11_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_leds:leds|always0~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y9_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio|data_out[2]~2                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y9_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avalon_mm_external_0_avs_s0_agent_rsp_fifo|always0~0                                                                                                                                                                                                         ; LCCOMB_X14_Y6_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avalon_mm_external_0_avs_s0_agent_rsp_fifo|mem[0][37]                                                                                                                                                                                                        ; FF_X14_Y6_N11      ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avalon_mm_external_0_avs_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                       ; FF_X15_Y6_N17      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                       ; LCCOMB_X13_Y5_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                             ; LCCOMB_X7_Y9_N10   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:avalon_mm_external_0_avs_s0_agent|comb~0                                                                                                                                                                                                                 ; LCCOMB_X14_Y6_N0   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:avalon_mm_external_0_avs_s0_agent|rp_valid                                                                                                                                                                                                               ; LCCOMB_X14_Y6_N4   ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:avalon_mm_external_0_avs_s0_cmd_width_adapter|count~1                                                                                                                                                                                                  ; LCCOMB_X15_Y6_N14  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:avalon_mm_external_0_avs_s0_cmd_width_adapter|data_reg[4]~0                                                                                                                                                                                            ; LCCOMB_X14_Y4_N0   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:avalon_mm_external_0_avs_s0_cmd_width_adapter|use_reg                                                                                                                                                                                                  ; FF_X17_Y6_N31      ; 61      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                               ; LCCOMB_X6_Y9_N16   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_006|update_grant~1                                                                                                                                                                                                                   ; LCCOMB_X7_Y9_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                               ; LCCOMB_X12_Y5_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_007|update_grant~1                                                                                                                                                                                                                   ; LCCOMB_X12_Y5_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                            ; LCCOMB_X6_Y4_N30   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                  ; FF_X8_Y7_N7        ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                               ; FF_X4_Y7_N9        ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                           ; FF_X4_Y7_N23       ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                ; LCCOMB_X7_Y7_N18   ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                          ; FF_X6_Y7_N31       ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src1~25                                                                                                                                                                                                                                                                ; LCCOMB_X1_Y10_N16  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                              ; LCCOMB_X3_Y8_N12   ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                          ; FF_X4_Y6_N29       ; 175     ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                      ; LCCOMB_X6_Y8_N12   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y7_N18   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_valid                                                                                                                                                                                                                                                                  ; FF_X4_Y7_N17       ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte0_data[3]~0                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y7_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y7_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                          ; LCCOMB_X7_Y7_N4    ; 32      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                           ; FF_X4_Y6_N5        ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|jxuir                  ; FF_X13_Y1_N15      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X11_Y2_N10  ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X12_Y3_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X11_Y3_N30  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X11_Y3_N28  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X14_Y4_N29      ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[11]~13                    ; LCCOMB_X14_Y4_N14  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[33]~29                    ; LCCOMB_X12_Y1_N18  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[37]~21                    ; LCCOMB_X13_Y2_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                             ; LCCOMB_X14_Y4_N12  ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_uir~0                             ; LCCOMB_X14_Y4_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                    ; LCCOMB_X9_Y4_N2    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|break_readreg[15]~1                                                                                                  ; LCCOMB_X12_Y3_N24  ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|resetrequest                                                                                                         ; FF_X16_Y6_N15      ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                              ; LCCOMB_X11_Y3_N8   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                           ; LCCOMB_X7_Y1_N22   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                             ; LCCOMB_X10_Y1_N24  ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                               ; LCCOMB_X7_Y10_N0   ; 4       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                    ; LCCOMB_X17_Y9_N12  ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                        ; FF_X7_Y3_N9        ; 1549    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                           ; FF_X16_Y6_N25      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                            ; FF_X12_Y3_N27      ; 179     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|spi_0_SCLK                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X16_Y11_N8  ; 136     ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                                                                             ;
; pll_top:inst1_pll_top|pll_ctrl:pll_ctrl_inst2|pllrst_start[0]~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X42_Y26_N2  ; 32      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|comb~1                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y25_N30 ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|phasedone_state                                                                                                                                                                                                                                                                  ; FF_X41_Y25_N19     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                                                                                                       ; FF_X41_Y25_N7      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                 ; PLL_1              ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c0_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X1_Y16_N26  ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c1_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X1_Y16_N16  ; 2330    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][1] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c2_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y18_N22 ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c3_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y18_N18 ; 1875    ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_locked~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y26_N28 ; 106     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|current_state.ps_disable                                                                                                                                                                                                                                                                           ; FF_X46_Y26_N29     ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_phase_step_cnt[3]~32                                                                                                                                                                                                                                                   ; LCCOMB_X44_Y27_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_done                                                                                                                                                                                                                                                 ; FF_X46_Y27_N31     ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_step                                                                                                                                                                                                                                                 ; FF_X44_Y27_N3      ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.phase_step                                                                                                                                                                                                                                                       ; FF_X44_Y27_N1      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|process_0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y26_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.check_max_steps                                                                                                                                                                                                                                          ; FF_X44_Y25_N23     ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.max_found                                                                                                                                                                                                                                                ; FF_X46_Y25_N31     ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.wait_after_ph_shift                                                                                                                                                                                                                                      ; FF_X44_Y26_N31     ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_0~0                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y26_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_1~0                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y24_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_ctrl_phase_reg[8]~0                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y25_N24 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_done_reg~0                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y27_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt[2]~30                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y24_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_max[2]~30                                                                                                                                                                                                                                                     ; LCCOMB_X48_Y24_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_min[3]~1                                                                                                                                                                                                                                                      ; LCCOMB_X48_Y25_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12|cntr_stn:auto_generated|counter_reg_bit[7]~0                                                                                                                                      ; LCCOMB_X49_Y29_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13|cntr_hqn:auto_generated|_~0                                                                                                                                                       ; LCCOMB_X46_Y28_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16|cntr_stn:auto_generated|counter_reg_bit[7]~0                                                                                                                                      ; LCCOMB_X47_Y28_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2|cntr_0kn:auto_generated|_~0                                                                                                                                                        ; LCCOMB_X47_Y29_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|pll_areset                                                                                                                                                                                           ; LCCOMB_X43_Y25_N8  ; 5       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|power_up~1                                                                                                                                                                                           ; LCCOMB_X44_Y29_N8  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state~2                                                                                                                                                                             ; LCCOMB_X48_Y28_N8  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state~3                                                                                                                                                                             ; LCCOMB_X49_Y28_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_seq_ena_state                                                                                                                                                                               ; FF_X44_Y29_N5      ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_init_state                                                                                                                                                                                       ; FF_X44_Y29_N1      ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|scan_cache_write_enable~0                                                                                                                                                                            ; LCCOMB_X46_Y28_N8  ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                                                                                                                                                                                                 ; FF_X47_Y26_N1      ; 223     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|altshift_taps:delay_chain_rtl_0|shift_taps_avl:auto_generated|cntr_kjg:cntr3|counter_comb_bita2~0                                                                                                                                                                                                                      ; LCCOMB_X26_Y15_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|altshift_taps:delay_chain_rtl_0|shift_taps_avl:auto_generated|dffe4                                                                                                                                                                                                                                                    ; FF_X26_Y15_N13     ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg1|sync_reg1[1]                                                                                                                                                                                                                                                                                ; FF_X22_Y9_N15      ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|mux1_data_out_valid_reg                                                                                                                                                                                                                                ; FF_X25_Y6_N13      ; 199     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~0                                                                                                                                                                                                                           ; LCCOMB_X25_Y6_N26  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~1                                                                                                                                                                                                                           ; LCCOMB_X25_Y6_N22  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~2                                                                                                                                                                                                                           ; LCCOMB_X25_Y6_N0   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|word64_0_valid                                                                                                                                                                                                                     ; FF_X25_Y6_N27      ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|current_state.s1                                                                                                                                                                                                                               ; FF_X21_Y8_N3       ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|current_state.s2                                                                                                                                                                                                                               ; FF_X21_Y9_N13      ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|reg_1_en                                                                                                                                                                                                                                       ; LCCOMB_X22_Y9_N10  ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets_fsm:data2packets_fsm_inst0|current_state.rd_smpl_buff                                                                                                                                                                                                             ; FF_X25_Y9_N5       ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|inst1_data_in_valid                                                                                                                                                                                                                                                            ; FF_X25_Y9_N7       ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|inst0_reset_n~0                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y5_N12  ; 40      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|inst0_reset_n                                                                                                                                                                                                                                                                  ; FF_X22_Y3_N9       ; 51      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|inst1_reset_n                                                                                                                                                                                                                                                                  ; FF_X22_Y4_N1       ; 50      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|inst0_reset_n                                                                                                                                                                                                                                        ; FF_X20_Y5_N9       ; 156     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|diq_chA_0_reg_proc~0                                                                                                                                                                                               ; LCCOMB_X17_Y5_N6   ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|diq_chA_1_reg_proc~0                                                                                                                                                                                               ; LCCOMB_X17_Y5_N20  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|diq_chB_0_reg_proc~1                                                                                                                                                                                               ; LCCOMB_X16_Y5_N2   ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|diq_chB_1_reg_proc~0                                                                                                                                                                                               ; LCCOMB_X17_Y5_N18  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|inst0_reset_n                                                                                                                                                                                                                                        ; FF_X16_Y1_N1       ; 53      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|inst1_reset_n                                                                                                                                                                                                                                        ; FF_X21_Y1_N7       ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos0_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X17_Y2_N12  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos1_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X15_Y1_N22  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos2_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X17_Y2_N24  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos3_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X15_Y1_N0   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos0_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X17_Y2_N30  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos1_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X17_Y2_N0   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos2_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X17_Y2_N8   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos3_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X17_Y2_N6   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|current_state.compare                                                                                                                                                                                                                                                  ; FF_X24_Y5_N3       ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|process_1~0                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y21_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|test_data_dd:int2_test_data_dd|iq_sel                                                                                                                                                                                                                                                          ; FF_X15_Y5_N1       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                   ; LCCOMB_X22_Y6_N30  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|valid_wrreq~0                                                                                                                                                                                                   ; LCCOMB_X21_Y7_N24  ; 25      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|_~0                                                                                                                                                                                            ; LCCOMB_X26_Y2_N4   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|_~0                                                                                                                                                                                                  ; LCCOMB_X25_Y9_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                         ; FF_X25_Y5_N3       ; 1194    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg11|sync_reg[1]                                                                                                                                                                                                                                                                                        ; FF_X25_Y5_N25      ; 61      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg8|sync_reg[1]                                                                                                                                                                                                                                                                                         ; FF_X26_Y2_N3       ; 130     ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                       ; FF_X36_Y16_N31     ; 1492    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                       ; FF_X26_Y12_N27     ; 181     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_in_pct_reset_n_req                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y13_N6  ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst1|txiq:inst1_txiq|diq_L_reg_0[2]~14                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y13_N24 ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst1|txiq:inst1_txiq|diq_L_reg_1[4]~14                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y14_N10 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst1|txiq:inst1_txiq|diq_L_reg_2[3]~13                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y11_N20 ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst1|txiq:inst1_txiq|fifo_rdreq~0                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y13_N26 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst1|txiq:inst1_txiq|int_fifo_q_valid                                                                                                                                                                                                                                                               ; FF_X38_Y14_N25     ; 74      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_48:unpack_64_to_48_inst0|process_2~0                                                                                                                                                                                            ; LCCOMB_X49_Y20_N28 ; 97      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_48:unpack_64_to_48_inst0|process_3~0                                                                                                                                                                                            ; LCCOMB_X49_Y20_N20 ; 97      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_64:unpack_64_to_64_inst2|process_2~0                                                                                                                                                                                            ; LCCOMB_X49_Y20_N2  ; 97      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|_~1                                                                                                                                                                     ; LCCOMB_X42_Y13_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|valid_wrreq~0                                                                                                                                                           ; LCCOMB_X44_Y13_N20 ; 23      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|_~8                                                                                                                         ; LCCOMB_X44_Y22_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|valid_rdreq~0                                                                                                               ; LCCOMB_X44_Y22_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|valid_wrreq~0                                                                                                               ; LCCOMB_X42_Y21_N20 ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|_~8                                                                                                                         ; LCCOMB_X39_Y19_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|valid_rdreq~0                                                                                                               ; LCCOMB_X38_Y18_N20 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|valid_wrreq~0                                                                                                               ; LCCOMB_X38_Y17_N10 ; 21      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|_~8                                                                                                                         ; LCCOMB_X44_Y14_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|valid_rdreq~0                                                                                                               ; LCCOMB_X44_Y14_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|valid_wrreq~0                                                                                                               ; LCCOMB_X46_Y14_N30 ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|_~8                                                                                                                         ; LCCOMB_X46_Y23_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|valid_rdreq~0                                                                                                               ; LCCOMB_X44_Y23_N24 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|valid_wrreq~0                                                                                                               ; LCCOMB_X46_Y24_N10 ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|current_state.idle                                                                                                                                                                                                         ; FF_X39_Y15_N7      ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|current_state.switch_next_buff                                                                                                                                                                                             ; FF_X39_Y15_N31     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|pct_buff_clr_n[0]~5                                                                                                                                                                                                        ; LCCOMB_X39_Y15_N8  ; 114     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|pct_buff_clr_n[1]~3                                                                                                                                                                                                        ; LCCOMB_X39_Y15_N0  ; 114     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|pct_buff_clr_n[2]~1                                                                                                                                                                                                        ; LCCOMB_X39_Y15_N24 ; 114     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|pct_buff_clr_n[3]~6                                                                                                                                                                                                        ; LCCOMB_X39_Y15_N14 ; 114     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|rd_cnt[5]~37                                                                                                                                                                                                               ; LCCOMB_X39_Y15_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|current_state.check_next_buf                                                                                                                                                                                       ; FF_X38_Y13_N13     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|current_state.switch_next_buff                                                                                                                                                                                     ; FF_X38_Y13_N25     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|in_pct_data_valid                                                                                                                                                                                                  ; FF_X38_Y13_N9      ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|out_reg~5                                                                                                                                                                                                          ; LCCOMB_X42_Y11_N6  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|out_reg~6                                                                                                                                                                                                          ; LCCOMB_X38_Y13_N14 ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|out_reg~7                                                                                                                                                                                                          ; LCCOMB_X42_Y11_N24 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_data_wrreq_cnt[14]~18                                                                                                                                                                                          ; LCCOMB_X38_Y13_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_hdr_0_valid[0]                                                                                                                                                                                                 ; FF_X39_Y13_N13     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_hdr_0_valid[1]                                                                                                                                                                                                 ; FF_X38_Y11_N29     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_hdr_0_valid[2]                                                                                                                                                                                                 ; FF_X38_Y11_N11     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_hdr_0_valid[3]                                                                                                                                                                                                 ; FF_X38_Y11_N23     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|rd_cnt[7]~35                                                                                                                                                                                                       ; LCCOMB_X38_Y13_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|smpl_buff_valid                                                                                                                                                                                                                                ; FF_X47_Y14_N3      ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|valid_rdreq~0                                                                                                                                                                               ; LCCOMB_X46_Y12_N4  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|valid_wrreq~0                                                                                                                                                                               ; LCCOMB_X46_Y11_N18 ; 21      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                         ; FF_X38_Y14_N3      ; 115     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg8|sync_reg[1]                                                                                                                                                                                                                                                                                         ; FF_X25_Y5_N17      ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|test_data_dd:test_data_dd_inst1|iq_sel                                                                                                                                                                                                                                                                                         ; FF_X36_Y12_N3      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                     ; FF_X19_Y10_N11     ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                          ; LCCOMB_X19_Y15_N30 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                            ; LCCOMB_X19_Y15_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                          ; LCCOMB_X19_Y15_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                             ; LCCOMB_X19_Y12_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                                             ; LCCOMB_X19_Y12_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~15                                              ; LCCOMB_X20_Y12_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                               ; LCCOMB_X16_Y15_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16                               ; LCCOMB_X19_Y14_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                        ; LCCOMB_X20_Y14_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~15                       ; LCCOMB_X19_Y14_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~22                  ; LCCOMB_X16_Y14_N18 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~23                  ; LCCOMB_X19_Y14_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                          ; FF_X24_Y14_N15     ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                         ; FF_X20_Y14_N23     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                   ; LCCOMB_X20_Y14_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                         ; FF_X20_Y14_N31     ; 29      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                       ; LCCOMB_X19_Y12_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                               ; FF_X33_Y29_N7      ; 111     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                                               ; FF_X30_Y17_N17     ; 1885    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test|current_state.idle                                                                                                                                                                                                                                                                            ; FF_X32_Y24_N3      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|current_state.count                                                                                                                                                                                                                                                                         ; FF_X32_Y27_N1      ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0_en_reg1                                                                                                                                                                                                                                                                      ; FF_X31_Y29_N27     ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|current_state.count                                                                                                                                                                                                                                                                   ; FF_X32_Y27_N11     ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                    ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+
; FT_CLK                                                                                                                                                                                  ; PIN_G9            ; 674     ; 0                                    ; Global Clock         ; GCLK9            ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                 ; PIN_H6            ; 3926    ; 36                                   ; Global Clock         ; GCLK2            ; --                                                                             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                            ; JTAG_X25_Y18_N0   ; 124     ; 0                                    ; Global Clock         ; GCLK10           ; --                                                                             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|comb~0                                                                ; LCCOMB_X30_Y5_N30 ; 3       ; 0                                    ; Global Clock         ; GCLK15           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                 ; LCCOMB_X27_Y26_N6 ; 169     ; 0                                    ; Global Clock         ; GCLK14           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                ; UNVM_X0_Y18_N40   ; 2       ; 0                                    ; Global Clock         ; GCLK7            ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                        ; FF_X19_Y11_N27    ; 1950    ; 0                                    ; Global Clock         ; GCLK13           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|spi_0_SCLK                                                                                                                                                      ; LCCOMB_X16_Y11_N8 ; 136     ; 0                                    ; Global Clock         ; GCLK12           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                            ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[1]                                                                            ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                            ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3]                                                                            ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G11       ; 1       ; 0                                    ; Global Clock         ; GCLK11           ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G0        ; 1875    ; 12                                   ; Global Clock         ; GCLK0            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk  ; CLKCTRL_G4        ; 4       ; 0                                    ; Global Clock         ; GCLK4            ; VCC                                                                            ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk  ; CLKCTRL_G1        ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst9|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk  ; CLKCTRL_G3        ; 2330    ; 0                                    ; Global Clock         ; GCLK3            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][1] ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; sync_reg:sync_reg1|sync_reg[1]                                                                                                        ; 1885    ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; 1549    ;
; rxtx_top:inst6_rxtx_top|sync_reg:sync_reg0|sync_reg[1]                                                                                ; 1492    ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0|sync_reg[1]                                                  ; 1194    ;
; HW_VER[2]~input                                                                                                                       ; 661     ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X45_Y6_N0                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|altsyncram_v241:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X5_Y13_N0                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|altsyncram_vp01:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 64           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 2048                        ; 64                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X23_Y16_N0, M9K_X23_Y11_N0, M9K_X23_Y12_N0, M9K_X23_Y13_N0, M9K_X23_Y14_N0, M9K_X23_Y10_N0, M9K_X23_Y15_N0, M9K_X23_Y9_N0, M9K_X5_Y9_N0, M9K_X5_Y15_N0, M9K_X5_Y10_N0, M9K_X5_Y14_N0, M9K_X5_Y12_N0, M9K_X5_Y11_N0, M9K_X5_Y8_N0, M9K_X5_Y16_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_2kB_inst0|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4fn1:auto_generated|altsyncram_aa61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X45_Y2_N0, M9K_X45_Y1_N0                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst2_FT601_top|two_fifo_inst:EP03_fifo|fifo_inst:fifo_4kB_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hn1:auto_generated|altsyncram_d131:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 256                         ; 128                         ; 32768               ; 4    ; None ; M9K_X45_Y4_N0, M9K_X45_Y7_N0, M9K_X45_Y5_N0, M9K_X45_Y3_N0                                                                                                                                                                                          ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X5_Y1_N0                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y5_N0                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y4_N0                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_skc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; None ; M9K_X5_Y2_N0, M9K_X5_Y6_N0, M9K_X5_Y7_N0, M9K_X5_Y3_N0                                                                                                                                                                                              ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4|altsyncram_lcj3:auto_generated|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144    ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None ; M9K_X45_Y29_N0                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|altshift_taps:delay_chain_rtl_0|shift_taps_avl:auto_generated|altsyncram_uca1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 64           ; 4            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 4                           ; 64                          ; 4                           ; 64                          ; 256                 ; 2    ; None ; M9K_X23_Y2_N0, M9K_X23_Y1_N0                                                                                                                                                                                                                        ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|altsyncram_8d61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 48           ; 1024         ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 49152  ; 1024                        ; 48                          ; 1024                        ; 48                          ; 49152               ; 6    ; None ; M9K_X23_Y7_N0, M9K_X23_Y5_N0, M9K_X23_Y4_N0, M9K_X23_Y6_N0, M9K_X23_Y3_N0, M9K_X23_Y8_N0                                                                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_sfn1:auto_generated|altsyncram_a031:fifo_ram|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 96                          ; 512                         ; 48                          ; 24576               ; 3    ; None ; M9K_X45_Y11_N0, M9K_X45_Y12_N0, M9K_X45_Y10_N0                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|altsyncram_a031:fifo_ram|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 512                         ; 64                          ; 32768               ; 4    ; None ; M9K_X45_Y25_N0, M9K_X45_Y23_N0, M9K_X45_Y21_N0, M9K_X45_Y28_N0                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|altsyncram_a031:fifo_ram|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 512                         ; 64                          ; 32768               ; 4    ; None ; M9K_X45_Y19_N0, M9K_X45_Y20_N0, M9K_X45_Y18_N0, M9K_X45_Y17_N0                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|altsyncram_a031:fifo_ram|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 512                         ; 64                          ; 32768               ; 4    ; None ; M9K_X45_Y15_N0, M9K_X45_Y16_N0, M9K_X45_Y14_N0, M9K_X45_Y13_N0                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst0|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_65o1:auto_generated|altsyncram_a031:fifo_ram|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 512                         ; 64                          ; 32768               ; 4    ; None ; M9K_X45_Y26_N0, M9K_X45_Y24_N0, M9K_X45_Y22_N0, M9K_X45_Y27_N0                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2    ; None ; M9K_X45_Y9_N0, M9K_X45_Y8_N0                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 21,739 / 49,625 ( 44 % ) ;
; C16 interconnects     ; 299 / 2,250 ( 13 % )     ;
; C4 interconnects      ; 10,732 / 39,600 ( 27 % ) ;
; Direct links          ; 4,085 / 49,625 ( 8 % )   ;
; Global clocks         ; 17 / 20 ( 85 % )         ;
; Local interconnects   ; 6,938 / 15,840 ( 44 % )  ;
; NSLEEPs               ; 0 / 320 ( 0 % )          ;
; R24 interconnects     ; 398 / 2,146 ( 19 % )     ;
; R4 interconnects      ; 12,404 / 53,244 ( 23 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.96) ; Number of LABs  (Total = 978) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 5                             ;
; 3                                           ; 8                             ;
; 4                                           ; 2                             ;
; 5                                           ; 6                             ;
; 6                                           ; 4                             ;
; 7                                           ; 5                             ;
; 8                                           ; 10                            ;
; 9                                           ; 6                             ;
; 10                                          ; 14                            ;
; 11                                          ; 19                            ;
; 12                                          ; 13                            ;
; 13                                          ; 35                            ;
; 14                                          ; 40                            ;
; 15                                          ; 90                            ;
; 16                                          ; 718                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.59) ; Number of LABs  (Total = 978) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 714                           ;
; 1 Clock                            ; 844                           ;
; 1 Clock enable                     ; 425                           ;
; 1 Sync. clear                      ; 38                            ;
; 1 Sync. load                       ; 74                            ;
; 2 Async. clears                    ; 118                           ;
; 2 Clock enables                    ; 210                           ;
; 2 Clocks                           ; 110                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 24.66) ; Number of LABs  (Total = 978) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 5                             ;
; 10                                           ; 1                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 8                             ;
; 14                                           ; 9                             ;
; 15                                           ; 10                            ;
; 16                                           ; 32                            ;
; 17                                           ; 17                            ;
; 18                                           ; 17                            ;
; 19                                           ; 20                            ;
; 20                                           ; 29                            ;
; 21                                           ; 39                            ;
; 22                                           ; 45                            ;
; 23                                           ; 57                            ;
; 24                                           ; 68                            ;
; 25                                           ; 57                            ;
; 26                                           ; 84                            ;
; 27                                           ; 85                            ;
; 28                                           ; 87                            ;
; 29                                           ; 67                            ;
; 30                                           ; 57                            ;
; 31                                           ; 50                            ;
; 32                                           ; 97                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.18) ; Number of LABs  (Total = 978) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 4                             ;
; 1                                                ; 21                            ;
; 2                                                ; 26                            ;
; 3                                                ; 41                            ;
; 4                                                ; 37                            ;
; 5                                                ; 40                            ;
; 6                                                ; 62                            ;
; 7                                                ; 58                            ;
; 8                                                ; 75                            ;
; 9                                                ; 72                            ;
; 10                                               ; 76                            ;
; 11                                               ; 91                            ;
; 12                                               ; 71                            ;
; 13                                               ; 39                            ;
; 14                                               ; 52                            ;
; 15                                               ; 47                            ;
; 16                                               ; 112                           ;
; 17                                               ; 24                            ;
; 18                                               ; 7                             ;
; 19                                               ; 9                             ;
; 20                                               ; 1                             ;
; 21                                               ; 8                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 1                             ;
; 29                                               ; 1                             ;
; 30                                               ; 2                             ;
; 31                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.01) ; Number of LABs  (Total = 978) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 11                            ;
; 4                                            ; 17                            ;
; 5                                            ; 16                            ;
; 6                                            ; 25                            ;
; 7                                            ; 22                            ;
; 8                                            ; 20                            ;
; 9                                            ; 21                            ;
; 10                                           ; 22                            ;
; 11                                           ; 20                            ;
; 12                                           ; 30                            ;
; 13                                           ; 29                            ;
; 14                                           ; 42                            ;
; 15                                           ; 39                            ;
; 16                                           ; 30                            ;
; 17                                           ; 49                            ;
; 18                                           ; 41                            ;
; 19                                           ; 57                            ;
; 20                                           ; 75                            ;
; 21                                           ; 49                            ;
; 22                                           ; 52                            ;
; 23                                           ; 37                            ;
; 24                                           ; 43                            ;
; 25                                           ; 23                            ;
; 26                                           ; 28                            ;
; 27                                           ; 25                            ;
; 28                                           ; 26                            ;
; 29                                           ; 28                            ;
; 30                                           ; 19                            ;
; 31                                           ; 13                            ;
; 32                                           ; 12                            ;
; 33                                           ; 9                             ;
; 34                                           ; 9                             ;
; 35                                           ; 10                            ;
; 36                                           ; 13                            ;
; 37                                           ; 10                            ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 122          ; 15           ; 122          ; 0            ; 0            ; 126       ; 122          ; 0            ; 126       ; 126       ; 17           ; 0            ; 0            ; 10           ; 76           ; 17           ; 0            ; 76           ; 10           ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 126       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 111          ; 4            ; 126          ; 126          ; 0         ; 4            ; 126          ; 0         ; 0         ; 109          ; 126          ; 126          ; 116          ; 50           ; 109          ; 126          ; 50           ; 116          ; 126          ; 116          ; 126          ; 126          ; 126          ; 126          ; 126          ; 126          ; 0         ; 126          ; 126          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LMS_MCLK1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK1           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL1   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK2           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI0_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI0_MOSI      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI0_MISO      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI0_CE0       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI1_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI1_MOSI      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI1_MISO      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI1_CE0       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_GPIO12         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_WRn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_OEn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_WAKEUPn          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_RDn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_GPIO2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GNSS_UART_RX        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MOSI       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_LMS_SS     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR_SCLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR_DIN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR_LATCH            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUZZER              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FAN_CTRL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WIFI_PIO5           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_BTN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LM75_OS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMK_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_RXFn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_MCLK2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_TXEn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MISO       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL2   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GNSS_TPULSE         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GNSS_UART_TX        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_GPIO1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_GPIO0           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADF_MUXOUT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_EMMC_EN        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; Off                    ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+-----------------+--------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)     ; Delay Added in ns ;
+-----------------+--------------------------+-------------------+
; LMK_CLK         ; LMK_CLK                  ; 274.0             ;
; LMS_MCLK2,TX_C1 ; LMS_MCLK2,TX_C1          ; 150.0             ;
; LMS_MCLK2,RX_C3 ; LMS_MCLK2,RX_C3          ; 104.5             ;
; LMK_CLK         ; LMK_CLK,ONCHIP_FLASH_CLK ; 14.3              ;
+-----------------+--------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.971             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[0]                                        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.802             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[1]                                        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.587             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.ERASE_STATE_IDLE                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.529             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.181             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator|read_accepted                   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[19]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[16]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent|hold_waitrequest                                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[18]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[15]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[14]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[13]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[17]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[10]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[12]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[9]                                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[11]                                                                                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|i_read                                                                                        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 3.163             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]                                    ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.945             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator|read_accepted                          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.909             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_read                                                                                        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.892             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator|write_accepted                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.794             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[19]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_write                                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[8]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[18]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[17]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[4]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[20]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[16]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[15]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[14]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[12]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[11]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[21]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[6]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[10]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[9]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[3]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[5]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[7]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[13]                                                                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                               ; 2.745             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[10]                                                                                               ; 2.060             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[1]                                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[4]                                                                    ; 1.953             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ                        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                               ; 1.868             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_WRITE                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                               ; 1.827             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|mem_used[1]                                     ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[4]                                                                    ; 1.770             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA                  ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                               ; 1.768             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator|wait_latency_counter[0]                    ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[4]                                                                    ; 1.750             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator|wait_latency_counter[1]                    ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[4]                                                                    ; 1.750             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[2]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[1]                                                                                                ; 1.746             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[0]                                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                                                                     ; 1.583             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                            ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                                                                     ; 1.472             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                               ; 1.460             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_WRITE                  ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                               ; 1.379             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source1[0]                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                                                ; 1.339             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rd_boot_sel_overwrite                           ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                                                ; 1.339             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[0]                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                                                ; 1.339             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[0]                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                                                ; 1.339             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[3]                            ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]                                                                    ; 1.209             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[2]                            ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]                                                                    ; 1.209             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[1]                            ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]                                                                    ; 1.209             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[4]                            ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]                                                                    ; 1.209             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]                            ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]                                                                    ; 1.209             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[3]                             ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                                                                     ; 1.201             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[1]                             ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                                                                     ; 1.201             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]                             ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                                                                     ; 1.201             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                             ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                                                                     ; 1.201             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:write_reg|dffs[0]                  ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                               ; 1.193             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_APP1                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]                                                                       ; 1.186             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]                                                                       ; 1.186             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_APP2                                                         ; 1.143             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[3]                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[16]                                                                                               ; 1.123             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[0]                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[13]                                                                                               ; 1.123             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                                       ; 1.113             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_INREG                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                                       ; 1.113             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                                                                       ; 1.113             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_APP2                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                                                                       ; 1.113             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[3]                                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                                       ; 1.113             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[2]                                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                                                                       ; 1.113             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[9]                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[9]                                                                                                ; 0.840             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[11]                              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[11]                                                                                               ; 0.840             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_en                                     ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[12]                                                                                               ; 0.840             ;
; LMK_CLK                                                                                                                                                                                           ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|SSO_reg                                                                                                                                                             ; 0.831             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[2]                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[15]                                                                                               ; 0.821             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_WD                   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]                                                                       ; 0.746             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]                                                                       ; 0.746             ;
; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_vctcxo|\synchronize:reg1                        ; limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_vctcxo|sync                                                                             ; 0.648             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_byteenable[3]                                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_skc1:auto_generated|ram_block1a31~porta_bytena_reg0                                                          ; 0.627             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[8]                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[8]                                                                                                ; 0.598             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[19] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a19~porta_datain_reg0 ; 0.559             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[30] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a30~porta_datain_reg0 ; 0.558             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[29] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a29~porta_datain_reg0 ; 0.558             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[28] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a28~porta_datain_reg0 ; 0.558             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[27] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a27~porta_datain_reg0 ; 0.558             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[26] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a26~porta_datain_reg0 ; 0.558             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[25] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a25~porta_datain_reg0 ; 0.558             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[24] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a24~porta_datain_reg0 ; 0.558             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|counter_reg_bit[23] ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3dn1:auto_generated|altsyncram_ia61:fifo_ram|ram_block8a23~porta_datain_reg0 ; 0.558             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
    Info (16304): Mode behavior is affected by advanced setting Placement Effort Multiplier (default for this mode is 4.0)
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M16SAU169C8G for design "LimeNET-Micro_lms7_trx"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[1] port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
Warning (15074): Scan chain Memory Initialization File ip/pll/pll.mif for PLL "pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1" not found File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8G is compatible
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_2hn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ud9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_td9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_3dn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe12|dffe13a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_3hn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0f9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ve9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_4fn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2f9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1f9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_65o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_md9:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ld9:dffpipe10|dffe11a* 
    Info (332165): Entity dcfifo_6en1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_4f9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_3f9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_pcn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_r9n1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_sd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_rd9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_sfn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_od9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_nd9:dffpipe5|dffe6a* 
    Info (332165): Entity pll_altpll
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/lms_ctr_nios2_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'LMS7002_timing.sdc'
Info (332104): Reading SDC File: 'rpi_spi.sdc'
Warning (332174): Ignored filter at rpi_spi.sdc(93): *spi_module*|*rx_fifo*|*portb_address_reg0* could not be matched with a register File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
Warning (332174): Ignored filter at rpi_spi.sdc(93): *spi_module*|rx_shiftreg[*] could not be matched with a register File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(93): Argument <from> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|*portb_address_reg0*] -to [get_registers {*spi_module*|rx_shiftreg[*]}] -setup 8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(93): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(94): Argument <from> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 94
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|*portb_address_reg0*] -to [get_registers {*spi_module*|rx_shiftreg[*]}] -hold -end 7 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 94
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(94): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 94
Warning (332174): Ignored filter at rpi_spi.sdc(96): *spi_module*|*rx_fifo*|address_reg_b[0] could not be matched with a register File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 96
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(96): Argument <from> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 96
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|address_reg_b[0]] -to [get_registers {*spi_module*|rx_shiftreg[*]}] -setup 8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 96
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(96): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 96
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(97): Argument <from> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 97
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|address_reg_b[0]] -to [get_registers {*spi_module*|rx_shiftreg[*]}] -hold -end 7  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 97
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(97): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 97
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(99): Argument <from> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 99
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|address_reg_b[0]] -to [get_ports {RAPI_SPI0_MISO}] -setup 8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 99
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(100): Argument <from> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 100
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|address_reg_b[0]] -to [get_ports {RAPI_SPI0_MISO}] -hold -end 7  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 100
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(102): Argument <from> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 102
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|*portb_address_reg0*] -to [get_ports {RAPI_SPI0_MISO}] -setup 8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 102
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(103): Argument <from> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 103
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|*portb_address_reg0*] -to [get_ports {RAPI_SPI0_MISO}] -hold -end 7 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 103
Warning (332174): Ignored filter at rpi_spi.sdc(110): spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|ram_block11a15~portb_address_reg0 could not be matched with a clock or keeper or register or port or pin or cell or partition File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 110
Warning (332049): Ignored set_false_path at rpi_spi.sdc(110): Argument <from> is not an object ID File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 110
    Info (332050): set_false_path -from {spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|ram_block11a15~portb_address_reg0} -to {FPGA_GPIO[7]} File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 110
Warning (332174): Ignored filter at rpi_spi.sdc(111): spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|address_reg_b[0] could not be matched with a clock or keeper or register or port or pin or cell or partition File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 111
Warning (332049): Ignored set_false_path at rpi_spi.sdc(111): Argument <from> is not an object ID File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 111
    Info (332050): set_false_path -from {spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|address_reg_b[0]} -to {FPGA_GPIO[7]} File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 111
Warning (332174): Ignored filter at rpi_spi.sdc(112): spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|ram_block11a7~portb_address_reg0 could not be matched with a clock or keeper or register or port or pin or cell or partition File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 112
Warning (332049): Ignored set_false_path at rpi_spi.sdc(112): Argument <from> is not an object ID File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 112
    Info (332050): set_false_path -from {spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|ram_block11a7~portb_address_reg0} -to {FPGA_GPIO[7]} File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 112
Info (332104): Reading SDC File: 'timing.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at timing.sdc(168): FPGA_LED* could not be matched with a port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 168
Warning (332049): Ignored set_false_path at timing.sdc(168): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 168
    Info (332050): set_false_path -to [get_ports FPGA_LED* ] File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 168
Warning (332174): Ignored filter at timing.sdc(172): LMS_CORE_LDO_EN could not be matched with a port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 172
Warning (332049): Ignored set_false_path at timing.sdc(172): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 172
    Info (332050): set_false_path -to [get_ports LMS_CORE_LDO_EN] File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 172
Warning (332174): Ignored filter at timing.sdc(173): LMS_RESET could not be matched with a port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 173
Warning (332049): Ignored set_false_path at timing.sdc(173): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 173
    Info (332050): set_false_path -to [get_ports LMS_RESET] File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 173
Warning (332174): Ignored filter at timing.sdc(174): LMS_RXEN could not be matched with a port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 174
Warning (332049): Ignored set_false_path at timing.sdc(174): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 174
    Info (332050): set_false_path -to [get_ports LMS_RXEN] File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 174
Warning (332174): Ignored filter at timing.sdc(175): LMS_TXEN could not be matched with a port File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 175
Warning (332049): Ignored set_false_path at timing.sdc(175): Argument <to> is an empty collection File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 175
    Info (332050): set_false_path -to [get_ports LMS_TXEN] File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/timing.sdc Line: 175
Info (332104): Reading SDC File: 'Clock_groups.sdc'
Warning (332060): Node: nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[5] is being clocked by nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg
Warning (332060): Node: FT_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test|cnt[15] is being clocked by FT_CLK
Warning (332060): Node: limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_vctcxo|sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|edge_detector:U_edge_detector_pps|pulses[1]~1 is being clocked by limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_vctcxo|sync
Warning (332060): Node: limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_control_reg[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|edge_detector:U_edge_detector_count_v|pulses[1]~1 is being clocked by limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|mm_control_reg[0]
Warning (332060): Node: GNSS_TPULSE was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|ref_10mhz_pps is being clocked by GNSS_TPULSE
Warning (332088): No paths exist between clock target "FPGA_SPI_SCLK" of clock "FPGA_SPI_SCLK" and its clock source. Assuming zero source clock latency.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst0_nios_cpu|lms_ctr_inst0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc was found missing 1 generated clock that corresponds to a base clock with a period of: 181.818
    Warning (332056): Clock: TX_C0 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[0] does not match the master clock period requirement: 6.250
    Warning (332056): Clock: TX_C1 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[1] does not match the master clock period requirement: 6.250
    Warning (332056): Clock: RX_C2 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[2] does not match the master clock period requirement: 6.250
    Warning (332056): Clock: RX_C3 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[3] does not match the master clock period requirement: 6.250
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 18 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   25.000 DUAL_BOOT_CLK
    Info (332111):   20.000 FPGA_SPI_SCLK
    Info (332111):   25.000      LMK_CLK
    Info (332111):    8.000    LMS_FCLK1
    Info (332111):    8.000    LMS_FCLK2
    Info (332111):    8.000    LMS_MCLK1
    Info (332111):    8.000    LMS_MCLK2
    Info (332111):    8.000 LMS_MCLK2_VIRT
    Info (332111):  100.000 ONCHIP_FLASH_CLK
    Info (332111):   20.000 RAPI_SPI0_SCLK
    Info (332111):   20.000 RAPI_SPI0_SCLK_virt
    Info (332111):   20.000 RAPI_SPI1_SCLK
    Info (332111):   20.000 RAPI_SPI1_SCLK_virt
    Info (332111):    8.000        RX_C2
    Info (332111):    8.000        RX_C3
    Info (332111):    8.000        TX_C0
    Info (332111):    8.000        TX_C1
Info (176352): Promoted node LMS_MCLK2~input (placed in PIN H4 (CLK1p, DIFFIO_RX_L22p, DIFFOUT_L22p, High_Speed)) File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 71
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1) File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_1) File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C0 of PLL_1) File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c0_mux  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/pll_top/synth/rxtx_pll.vhd Line: 180
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c1_mux  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/pll_top/synth/rxtx_pll.vhd Line: 180
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst9|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c2_mux  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/pll_top/synth/rxtx_pll.vhd Line: 181
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c3_mux  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/pll_top/synth/rxtx_pll.vhd Line: 181
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/rtl/alt_dual_boot_avmm.v Line: 43
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LMK_CLK~input (placed in PIN H6 (CLK0p, DIFFIO_RX_L20p, DIFFOUT_L20p, High_Speed)) File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 61
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|transmitting File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 135
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|stateZero File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 132
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|spi_slave_select_reg[0] File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 244
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|SSO_reg File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 213
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|SCLK_reg File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 352
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|transmitting File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 134
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|stateZero File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 132
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|spi_slave_select_reg[0] File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 243
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|SSO_reg File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 212
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_reg File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 214
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FT_CLK~input (placed in PIN G9 (CLK2p, DIFFIO_RX_R18p, DIFFOUT_R18p, High_Speed)) File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 111
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 361
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[5][0] File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/spi/fpgacfg.vhd Line: 184
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|spi_0_SCLK File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/nios_cpu/nios_cpu.vhd Line: 46
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg~2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 361
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~3 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~5 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~6 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~7 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|spi_0_SCLK  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/nios_cpu/nios_cpu.vhd Line: 46
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FPGA_SPI_SCLK~0 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 141
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|handshake:U_handshake|synchronizer:U_sync_ack|sync File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/synchronizer.vhd Line: 12
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|edge_detector:U_edge_detector_count_v|pulse_out File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/edge_detector.vhd Line: 30
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_1s|edge_detector:U_edge_detector_count_v|pulse_out File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/edge_detector.vhd Line: 30
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|edge_detector:U_edge_detector_count_v|pulse_out File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/edge_detector.vhd Line: 30
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|edge_detector:U_edge_detector_count_v|pulses[1]~2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/edge_detector.vhd Line: 40
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|edge_detector:U_edge_detector_count_v|pulses[0]~4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/edge_detector.vhd Line: 40
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|edge_detector:U_edge_detector_count_v|pulses[1]~_emulated File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/edge_detector.vhd Line: 40
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_10s|edge_detector:U_edge_detector_count_v|pulses[0]~_emulated File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/edge_detector.vhd Line: 40
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|reset_synchronizer:U_reset_sync_vctcxo|sync File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/reset_synchronizer.vhd Line: 12
        Info (176357): Destination node limegnss_gpio_top:inst7_limegnss_gpio_top|vctcxo_tamer_top:vctcxo_tamer_top_inst0|vctcxo_tamer:vctcxo_tamer_inst0|pps_counter:U_pps_counter_100s|edge_detector:U_edge_detector_count_v|pulses[1]~_emulated File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/vctcxo_tamer/vhdl/edge_detector.vhd Line: 40
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/rtl/altera_onchip_flash_block.v Line: 147
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_ENABLE_IQSEL2~input" is constrained to location IOIBUF_X0_Y7_N22 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 74
    Info (176467): Node "LMS_ENABLE_IQSEL2" is constrained to location PIN N3 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 74
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[10]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[10]~input" is constrained to location IOIBUF_X6_Y0_N29 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[10]" is constrained to location PIN L4 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[8]~input" is constrained to location IOIBUF_X6_Y0_N22 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[8]" is constrained to location PIN N4 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[11]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[11]~input" is constrained to location IOIBUF_X0_Y7_N15 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[11]" is constrained to location PIN N2 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[9]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[9]~input" is constrained to location IOIBUF_X0_Y9_N8 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[9]" is constrained to location PIN J2 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[6]~input" is constrained to location IOIBUF_X0_Y7_N8 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[6]" is constrained to location PIN L2 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[4]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[4]~input" is constrained to location IOIBUF_X3_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[4]" is constrained to location PIN M4 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[7]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[7]~input" is constrained to location IOIBUF_X0_Y3_N1 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[7]" is constrained to location PIN K1 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[5]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[5]~input" is constrained to location IOIBUF_X0_Y9_N1 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[5]" is constrained to location PIN J1 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[2]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[2]~input" is constrained to location IOIBUF_X0_Y3_N8 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[2]" is constrained to location PIN K2 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[0]~input" is constrained to location IOIBUF_X0_Y8_N1 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[0]" is constrained to location PIN M1 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[3]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[3]~input" is constrained to location IOIBUF_X0_Y8_N8 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[3]" is constrained to location PIN M2 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[1]~input" is constrained to location IOIBUF_X3_Y0_N1 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176467): Node "LMS_DIQ2_D[1]" is constrained to location PIN L5 to improve DDIO timing File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:05
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:17
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:49
Info (170193): Fitter routing operations beginning
Info (170089): 6e+02 ns of routing delay (approximately 1.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 22% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X0_Y0 to location X11_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:37
Info (11888): Total time spent on timing analysis during the Fitter is 26.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:16
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 76 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin LMS_MCLK1 uses I/O standard 3.3-V LVCMOS at G5 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 65
    Info (169178): Pin RAPI_SPI0_SCLK uses I/O standard 3.3-V LVCMOS at F13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 84
    Info (169178): Pin RAPI_SPI0_MOSI uses I/O standard 3.3-V LVCMOS at M11 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (169178): Pin RAPI_SPI0_CE0 uses I/O standard 3.3-V LVCMOS at E13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 87
    Info (169178): Pin RAPI_SPI1_SCLK uses I/O standard 3.3-V LVCMOS at G10 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 90
    Info (169178): Pin RAPI_SPI1_MOSI uses I/O standard 3.3-V LVCMOS at K13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 91
    Info (169178): Pin RAPI_SPI1_CE0 uses I/O standard 3.3-V LVCMOS at A10 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 93
    Info (169178): Pin WIFI_PIO5 uses I/O standard 3.3-V LVCMOS at C9 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 164
    Info (169178): Pin FPGA_GPIO[1] uses I/O standard 3.3-V LVCMOS at M7 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169178): Pin FPGA_GPIO[2] uses I/O standard 3.3-V LVCMOS at N8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169178): Pin FPGA_GPIO[3] uses I/O standard 3.3-V LVCMOS at J6 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169178): Pin FPGA_GPIO[4] uses I/O standard 3.3-V LVCMOS at D11 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169178): Pin FPGA_GPIO[5] uses I/O standard 3.3-V LVCMOS at J7 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169178): Pin FPGA_GPIO[6] uses I/O standard 3.3-V LVCMOS at A11 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169178): Pin FPGA_GPIO[7] uses I/O standard 3.3-V LVCMOS at J8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169178): Pin FT_BE[0] uses I/O standard 3.3-V LVCMOS at H9 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (169178): Pin FT_BE[1] uses I/O standard 3.3-V LVCMOS at G12 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (169178): Pin FT_BE[2] uses I/O standard 3.3-V LVCMOS at H8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (169178): Pin FT_BE[3] uses I/O standard 3.3-V LVCMOS at K11 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (169178): Pin FT_D[0] uses I/O standard 3.3-V LVCMOS at A2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[1] uses I/O standard 3.3-V LVCMOS at A3 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[2] uses I/O standard 3.3-V LVCMOS at A4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[3] uses I/O standard 3.3-V LVCMOS at A5 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[4] uses I/O standard 3.3-V LVCMOS at A6 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[5] uses I/O standard 3.3-V LVCMOS at A7 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[6] uses I/O standard 3.3-V LVCMOS at A8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[7] uses I/O standard 3.3-V LVCMOS at A9 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[8] uses I/O standard 3.3-V LVCMOS at A12 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[9] uses I/O standard 3.3-V LVCMOS at B13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[10] uses I/O standard 3.3-V LVCMOS at C13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[11] uses I/O standard 3.3-V LVCMOS at B2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[12] uses I/O standard 3.3-V LVCMOS at B3 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[13] uses I/O standard 3.3-V LVCMOS at B4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[14] uses I/O standard 3.3-V LVCMOS at B5 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[15] uses I/O standard 3.3-V LVCMOS at B6 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[16] uses I/O standard 3.3-V LVCMOS at D9 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[17] uses I/O standard 3.3-V LVCMOS at E6 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[18] uses I/O standard 3.3-V LVCMOS at E8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[19] uses I/O standard 3.3-V LVCMOS at F9 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[20] uses I/O standard 3.3-V LVCMOS at E9 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[21] uses I/O standard 3.3-V LVCMOS at E10 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[22] uses I/O standard 3.3-V LVCMOS at F8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[23] uses I/O standard 3.3-V LVCMOS at B11 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[24] uses I/O standard 3.3-V LVCMOS at B12 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[25] uses I/O standard 3.3-V LVCMOS at C11 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[26] uses I/O standard 3.3-V LVCMOS at C12 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[27] uses I/O standard 3.3-V LVCMOS at F12 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[28] uses I/O standard 3.3-V LVCMOS at G13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[29] uses I/O standard 3.3-V LVCMOS at H13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[30] uses I/O standard 3.3-V LVCMOS at J13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FT_D[31] uses I/O standard 3.3-V LVCMOS at L13 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 114
    Info (169178): Pin FPGA_I2C_SCL uses I/O standard 3.3-V LVCMOS at K10 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 155
    Info (169178): Pin FPGA_I2C_SDA uses I/O standard 3.3-V LVCMOS at B10 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 156
    Info (169178): Pin FPGA_GPIO[0] uses I/O standard 3.3-V LVCMOS at L1 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169178): Pin LMK_CLK uses I/O standard 3.3-V LVCMOS at H6 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 61
    Info (169178): Pin FT_RXFn uses I/O standard 3.3-V LVCMOS at K12 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 116
    Info (169178): Pin FT_CLK uses I/O standard 3.3-V LVCMOS at G9 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 111
    Info (169178): Pin LMS_MCLK2 uses I/O standard 3.3-V LVCMOS at H4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 71
    Info (169178): Pin FT_TXEn uses I/O standard 3.3-V LVCMOS at J12 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 117
    Info (169178): Pin FPGA_SPI_MISO uses I/O standard 3.3-V LVCMOS at N5 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 143
    Info (169178): Pin LMS_ENABLE_IQSEL2 uses I/O standard 3.3-V LVCMOS at N3 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 74
    Info (169178): Pin LMS_DIQ2_D[10] uses I/O standard 3.3-V LVCMOS at L4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[8] uses I/O standard 3.3-V LVCMOS at N4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[11] uses I/O standard 3.3-V LVCMOS at N2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[9] uses I/O standard 3.3-V LVCMOS at J2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[6] uses I/O standard 3.3-V LVCMOS at L2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[4] uses I/O standard 3.3-V LVCMOS at M4 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[7] uses I/O standard 3.3-V LVCMOS at K1 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[5] uses I/O standard 3.3-V LVCMOS at J1 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[2] uses I/O standard 3.3-V LVCMOS at K2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[0] uses I/O standard 3.3-V LVCMOS at M1 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[3] uses I/O standard 3.3-V LVCMOS at M2 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin LMS_DIQ2_D[1] uses I/O standard 3.3-V LVCMOS at L5 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (169178): Pin GNSS_TPULSE uses I/O standard 3.3-V LVCMOS at J10 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 133
    Info (169178): Pin GNSS_UART_TX uses I/O standard 3.3-V LVCMOS at D8 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 136
    Info (169178): Pin ADF_MUXOUT uses I/O standard 3.3-V LVCMOS at C10 File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 189
Warning (169064): Following 9 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin WIFI_PIO5 has a permanently disabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 164
    Info (169065): Pin FPGA_GPIO[1] has a permanently disabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169065): Pin FPGA_GPIO[2] has a permanently disabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169065): Pin FPGA_GPIO[3] has a permanently disabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169065): Pin FPGA_GPIO[4] has a permanently disabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169065): Pin FPGA_GPIO[5] has a permanently disabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169065): Pin FPGA_GPIO[6] has a permanently disabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169065): Pin FPGA_GPIO[7] has a permanently disabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
    Info (169065): Pin FPGA_GPIO[0] has a permanently enabled output enable File: G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 183
Info (144001): Generated suppressed messages file G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/output_files/LimeNET-Micro_lms7_trx.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 52 warnings
    Info: Peak virtual memory: 5859 megabytes
    Info: Processing ended: Fri Jan 04 12:00:23 2019
    Info: Elapsed time: 00:02:23
    Info: Total CPU time (on all processors): 00:04:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/working_dir/altera/LimeNET-Micro/LimeNET-Micro_lms7_trx/LimeNET-Micro_lms7_trx/output_files/LimeNET-Micro_lms7_trx.fit.smsg.


