module savemod_demo
(
    input CLOCK,RESET,
	 output [7:0]DIG,
	 output [5:0]SEL
);
    
	 reg [3:0]i;
	 reg [3:0]D1,D2;
	 reg isEn;
	 
    always @ ( posedge CLOCK or negedge RESET )
	     if( !RESET )
		      begin
				    i <= 4'd0;
					 { D1,D2 } <= 8'd0;
					 isEn <= 1'b0;
				end
		  else
		      case( i )
				    
					 0:
					 begin isEn <= 1'b1; D1 <= 4'hA; D2 <= 4'd0; i <= i + 1'b1; end
				
			    	 1:
					 begin isEn <= 1'b1; D1 <= 4'hB; D2 <= 4'd0; i <= i + 1'b1; end
					 
					 2:
					 begin isEn <= 1'b1; D1 <= 4'hC; D2 <= 4'd0; i <= i + 1'b1; end
					 
					 3:
					 begin isEn <= 1'b1; D1 <= 4'hD; D2 <= 4'd0; i <= i + 1'b1; end
					 
					 4:
					 begin isEn <= 1'b1; D1 <= 4'hE; D2 <= 4'd0; i <= i + 1'b1; end
					 
					 5:
					 begin isEn <= 1'b1; D1 <= 4'hF; D2 <= 4'd0; i <= i + 1'b1; end
				
				
				
				
				
				endcase

endmodule
