Fitter Route Stage Report for G3
Sat Jan 27 12:10:32 2024
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Delay Chain Summary
  3. Routing Usage Summary
  4. Route Messages
  5. Global Router Congestion Hotspot Summary
  6. Global Router Wire Utilization Map
  7. Peak Wire Demand Summary
  8. Peak Wire Demand Details
  9. Peak Total Grid Crossings



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                          ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                        ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; refclk_bti                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_led_pio[0]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; fpga_led_pio[1]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_ck[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ck_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[2]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[3]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[4]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[5]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[6]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[7]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[8]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[9]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[10]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[11]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[12]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[13]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[14]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[15]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[16]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_act_n[0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_bg[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cke[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cs_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_odt[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_reset_n[0] ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_par[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_jtag_tdo                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_CCLK              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_STP                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TX_CLK            ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TX_CTL            ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD0              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD1              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD2              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD3              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_MDC               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_uart0_TX                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_dbi_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[0]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[1]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[2]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[3]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[4]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[5]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[6]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[7]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[8]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[9]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[10]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[11]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[12]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[13]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[14]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[15]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[16]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[17]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[18]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[19]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[20]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[21]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[22]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[23]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[24]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[25]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[26]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[27]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[28]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[29]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[30]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[31]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[32]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[33]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[34]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[35]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[36]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[37]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[38]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[39]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[40]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[41]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[42]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[43]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[44]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[45]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[46]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[47]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[48]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[49]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[50]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[51]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[52]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[53]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[54]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[55]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[56]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[57]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[58]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[59]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[60]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[61]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[62]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[63]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[64]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[65]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[66]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[67]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[68]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[69]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[70]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[71]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dqs[0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; hps_sdmmc_CMD               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D0                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D1                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D2                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D3                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA0              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA1              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA2              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA3              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA4              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA5              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA6              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA7              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_MDIO              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_i2c1_SDA                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_i2c1_SCL                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io0               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io1               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io4               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io5               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io19              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io20              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io21              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_RX_CTL            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RX_CLK            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD0              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD1              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD2              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD3              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_CLK                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_DIR                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_NXT                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_uart0_RX                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tck                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tms                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tdi                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_ref_clk                 ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_clk_100[0]             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_oct_oct_rzqin      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_alert_n[0] ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; emif_hps_pll_ref_clk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_reset_n[0]             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_pll_ref_clk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk_bti(n)               ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------+------------------------------+
; Routing Resource Type       ; Usage                        ;
+-----------------------------+------------------------------+
; Block Input Mux Wrapbacks   ; 1 / 516,600 ( < 1 % )        ;
; Block Input Muxes           ; 11,880 / 5,658,000 ( < 1 % ) ;
; Block interconnects         ; 8,853 / 6,625,600 ( < 1 % )  ;
; C1 interconnects            ; 3,479 / 2,769,200 ( < 1 % )  ;
; C4 interconnects            ; 687 / 2,640,400 ( < 1 % )    ;
; C8 interconnects            ; 0 / 264,040 ( 0 % )          ;
; DCM_muxes                   ; 1 / 824 ( < 1 % )            ;
; DELAY_CHAINs                ; 0 / 17,290 ( 0 % )           ;
; Direct links                ; 1,843 / 6,625,600 ( < 1 % )  ;
; HIO Buffers                 ; 0 / 45,920 ( 0 % )           ;
; Programmable Invert Buffers ; 0 / 480 ( 0 % )              ;
; Programmable Invert Inputs  ; 430 / 513,810 ( < 1 % )      ;
; Programmable Inverts        ; 430 / 513,810 ( < 1 % )      ;
; R0 interconnects            ; 4,565 / 4,620,700 ( < 1 % )  ;
; R1 interconnects            ; 2,512 / 2,640,400 ( < 1 % )  ;
; R12 interconnects           ; 0 / 396,060 ( 0 % )          ;
; R2 interconnects            ; 941 / 1,324,300 ( < 1 % )    ;
; R4 interconnects            ; 471 / 1,332,500 ( < 1 % )    ;
; R6 interconnects            ; 386 / 1,336,600 ( < 1 % )    ;
; Redundancy Muxes            ; 0 / 90,920 ( 0 % )           ;
; Row Clock Tap-Offs          ; 218 / 396,060 ( < 1 % )      ;
; Switchbox_clock_muxes       ; 33 / 13,440 ( < 1 % )        ;
; VIO Buffers                 ; 214 / 19,200 ( 1 % )         ;
; Vertical_seam_tap_muxes     ; 22 / 6,720 ( < 1 % )         ;
+-----------------------------+------------------------------+


+----------------+
; Route Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 22.4.0 Build 94 12/07/2022 SC Pro Edition
    Info: Processing started: Sat Jan 27 12:01:45 2024
    Info: System process ID: 4418
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off G3 -c G3
Info: qfit2_default_script.tcl version: #1
Info: Project  = G3
Info: Revision = G3
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 2% of down directional wire in region X300_Y200 to X311_Y207
    Info (20265): Estimated peak short right directional wire demand : 0% in region X168_Y184 to X179_Y191
    Info (20265): Estimated peak short left directional wire demand : 0% in region X312_Y200 to X323_Y207
    Info (20265): Estimated peak short up directional wire demand : 0% in region X312_Y192 to X323_Y199
    Info (20265): Estimated peak short down directional wire demand : 2% in region X300_Y200 to X311_Y207
Info (20215): Router estimated peak long high speed interconnect demand : 52% of down directional wire in region X300_Y200 to X311_Y207
    Info (20265): Estimated peak long high speed right directional wire demand : 37% in region X312_Y200 to X323_Y207
    Info (20265): Estimated peak long high speed left directional wire demand : 37% in region X324_Y200 to X335_Y207
    Info (20265): Estimated peak long high speed up directional wire demand : 46% in region X312_Y192 to X323_Y199
    Info (20265): Estimated peak long high speed down directional wire demand : 52% in region X300_Y200 to X311_Y207
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.03 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (11888): Total time spent on timing analysis during Routing is 0.09 seconds.
Info (16607): Fitter routing operations ending: elapsed time is 00:02:23


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(168, 184), (179, 191)]          ; 0.104 %     ;
; short           ; left      ; [(312, 200), (323, 207)]          ; 0.089 %     ;
; short           ; up        ; [(312, 192), (323, 199)]          ; 0.139 %     ;
; short           ; down      ; [(300, 200), (311, 207)]          ; 2.083 %     ;
; long high speed ; right     ; [(312, 200), (323, 207)]          ; 37.500 %    ;
; long high speed ; left      ; [(324, 200), (335, 207)]          ; 37.500 %    ;
; long high speed ; up        ; [(312, 192), (323, 199)]          ; 46.429 %    ;
; long high speed ; down      ; [(300, 200), (311, 207)]          ; 52.976 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                             ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                            ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(168, 184), (179, 191)]          ; 0.104 %     ;    High Routing Fan-Out                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                  ;
; short           ; right     ; [(168, 184), (179, 191)]          ; 0.104 %     ;    Long Distance                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                  ;
; short           ; left      ; [(312, 200), (323, 207)]          ; 0.089 %     ;    High Routing Fan-Out                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller|r_sync_rst                                                                                                   ;
; short           ; left      ; [(312, 200), (323, 207)]          ; 0.089 %     ;    Long Distance                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller|r_sync_rst                                                                                                   ;
; short           ; up        ; [(312, 192), (323, 199)]          ; 0.139 %     ;    High Routing Fan-Out                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller|r_sync_rst                                                                                                   ;
; short           ; up        ; [(312, 192), (323, 199)]          ; 0.139 %     ;    Long Distance                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller|r_sync_rst                                                                                                   ;
; short           ; down      ; [(300, 200), (311, 207)]          ; 2.083 %     ;    High Routing Fan-Out                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[0]                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[0]                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[1]                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS               ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent|i344~xsyn                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wlast_q0                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[97]         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[96]         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent|reduce_or_0                                                                    ;
; short           ; down      ; [(300, 200), (311, 207)]          ; 2.083 %     ;    Long Distance                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[0]                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[0]                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[1]                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS               ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent|i344~xsyn                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wlast_q0                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[97]         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[96]         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent|reduce_or_0                                                                    ;
; long high speed ; right     ; [(312, 200), (323, 207)]          ; 37.500 %    ;    High Routing Fan-Out                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[0]                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3] ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2] ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|int_output_sel[1]~3                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|int_output_sel[0]~1                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[4] ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr           ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|load_payload_length_counter~1                                                             ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|load_polynomial~1xsyn                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wready~0                                                                  ;
; long high speed ; right     ; [(312, 200), (323, 207)]          ; 37.500 %    ;    Long Distance                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3] ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2] ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|int_output_sel[1]~3                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|int_output_sel[0]~1                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[4] ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[0]                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i616~0                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wdata_q0[57]                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wdata_q0[31]                                                              ;
; long high speed ; left      ; [(324, 200), (335, 207)]          ; 37.500 %    ;    High Routing Fan-Out                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|Mux_31~4                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|Mux_31~2                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|payload_length_counter[2]                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|payload_length_counter[3]                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|payload_length_counter[4]                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|payload_length_counter[7]                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|payload_length_counter[5]                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|payload_length_counter[6]                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wdata_q0[117]                                                             ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|wdata_q0[111]                                                             ;
; long high speed ; left      ; [(324, 200), (335, 207)]          ; 37.500 %    ;    Long Distance                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[96]                                               ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[97]                                               ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[105]                                              ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[92]                                               ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[98]                                               ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[99]                                               ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[100]                                              ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[101]                                              ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[102]                                              ;
;     --          ;           ;                                   ;             ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|hps_inst|soc2fpga_w_data[103]                                              ;
; long high speed ; up        ; [(312, 192), (323, 199)]          ; 46.429 %    ;    High Routing Fan-Out                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_27~1                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rsp_fifo|mem_used[1]                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rdata_fifo|mem_used[0]                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_translator|read_latency_shift_reg[0]                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rsp_fifo|mem_used[1]                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|int_output_sel[1]~3                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|int_output_sel[0]~1                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rdata_fifo|mem_used[1]                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_rsp_width_adapter|out_data_field[0]~68                                               ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_rsp_width_adapter|out_data_field[0]~34                                               ;
; long high speed ; up        ; [(312, 192), (323, 199)]          ; 46.429 %    ;    Long Distance                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rsp_fifo|mem_used[1]                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_enable~0                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent|uncompressor|burst_uncompress_address_offset[3]                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rsp_fifo|i298~1                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|source0_endofpacket~0   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rsp_fifo|mem[0][39]                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i625~0                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr           ;
; long high speed ; down      ; [(300, 200), (311, 207)]          ; 52.976 %    ;    High Routing Fan-Out                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[1]                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_002|Select_44~1                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|Select_44~1                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awburst_q0[0]                                                             ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awburst_q0[1]                                                             ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_002|Select_44~0xsyn_5                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|pio_0_s1_cmd_width_adapter|LessThan_3~0                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|LessThan_3~0                                                       ;
; long high speed ; down      ; [(300, 200), (311, 207)]          ; 52.976 %    ;    Long Distance                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[2]        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[0]        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|Select_44~0                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[1]        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[0]     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_002|Select_62~8                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[4]                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|Select_62~8                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero   ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                             ; Total Grid Crossings ;
+--------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; soc_inst|pio_0|pio_0|data_out[1]                                                                                                     ; 14                   ;
; soc_inst|pio_0|pio_0|data_out[0]                                                                                                     ; 14                   ;
; soc_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                  ; 11                   ;
; soc_inst|rst_controller|altera_reset_synchronizer_int_chain[2]                                                                       ; 10                   ;
; soc_inst|rst_controller|altera_reset_synchronizer_int_chain[0]                                                                       ; 9                    ;
; soc_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                  ; 8                    ;
; fpga_reset_n[0]~input                                                                                                                ; 6                    ;
; soc_inst|rst_controller|r_sync_rst                                                                                                   ; 5                    ;
; soc_inst|prbs_generator_1|prbs_generator_1|start                                                                                     ; 3                    ;
; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS               ; 3                    ;
; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|int_output_sel[1]~3                                                ; 3                    ;
; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|int_output_sel[0]~1                                                ; 3                    ;
; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[1]                                                                                    ; 3                    ;
; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[0]                                                                                    ; 3                    ;
; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i625~0                  ; 3                    ;
; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr           ; 3                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg           ; 3                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS     ; 3                    ;
; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[0]                                                                                ; 3                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr           ; 3                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|source0_endofpacket~0   ; 3                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rsp_fifo|mem_used[1]                                                           ; 3                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rsp_fifo|i298~1                                                                ; 3                    ;
; soc_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                 ; 3                    ;
; fpga_reset_n_debounced                                                                                                               ; 2                    ;
; soc_inst|pattern_writer_1|pattern_writer_1|burst_count_d1[1]                                                                         ; 2                    ;
; soc_inst|mm_interconnect_0|pattern_writer_1_avalon_master_agent|av_waitrequest                                                       ; 2                    ;
; soc_inst|pattern_writer_1|pattern_writer_1|write                                                                                     ; 2                    ;
; soc_inst|pattern_writer_1|pattern_writer_1|burst_count_d1[0]                                                                         ; 2                    ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_enable~0                                                                         ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent|uncompressor|burst_uncompress_address_offset[3]                                ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rsp_fifo|mem[0][39]                                                            ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[126]        ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2] ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3] ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[127]        ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[125]        ; 2                    ;
; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                 ; 2                    ;
; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i1645~0                             ; 2                    ;
; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|reduce_or_1~2xsyn                   ; 2                    ;
; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST         ; 2                    ;
; soc_inst|mm_interconnect_1|pio_0_s1_agent|cp_ready~0xsyn                                                                             ; 2                    ;
; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                       ; 2                    ;
; soc_inst|mm_interconnect_1|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                       ; 2                    ;
; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]          ; 2                    ;
; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[0]          ; 2                    ;
; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rsp_fifo|i298~1                                                                ; 2                    ;
; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rsp_fifo|mem_used[1]                                                           ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|int_output_sel[1]~3                                                ; 2                    ;
; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|int_output_sel[0]~1                                                ; 2                    ;
+--------------------------------------------------------------------------------------------------------------------------------------+----------------------+


