{"hands_on_practices": [{"introduction": "掌握逻辑函数化简是数字电路设计的一项基本功。本练习将带你使用卡诺图这一强大的图形化工具，来简化一个给定的规范和之积（POS）表达式。通过圈选卡诺图中的“0”群组，你将直观地理解如何消除冗余项，从而得到最简的POS形式，为实现更高效、更经济的硬件电路打下基础。", "problem": "一个工业过程的数字控制系统由一个三变量布尔函数 $F(A,B,C)$ 控制。该函数以其范式和之积 (POS) 形式给出，它表示了系统输出逻辑低电平 (0) 的条件。该函数为：\n$$F(A,B,C) = (A+B+C)(A+B+C')(A'+B'+C)(A'+B'+C')$$\n为了优化用于实现的逻辑电路，需要对该函数进行化简。使用卡诺图，确定函数 $F(A,B,C)$ 的最简和之积表达式。你的最终答案应该是一个用变量 A、B 和 C 表示的化简表达式。", "solution": "给定范式和之积\n$$F(A,B,C)=(A+B+C)(A+B+C')(A'+B'+C)(A'+B'+C')$$\n它列出了 $F$ 的最大项（零）。每个和项仅在使其所有文字都为零的变量赋值下才等于零。因此，零出现在：\n- 当 $A=0, B=0, C=0$ 时，$(A+B+C)=0$，即索引为 $0$。\n- 当 $A=0, B=0, C=1$ 时，$(A+B+C')=0$，即索引为 $1$。\n- 当 $A=1, B=1, C=0$ 时，$(A'+B'+C)=0$，即索引为 $6$。\n- 当 $A=1, B=1, C=1$ 时，$(A'+B'+C')=0$，即索引为 $7$。\n\n因此，卡诺图在索引 $0,1,6,7$ 处为零，在 $2,3,4,5$ 处为一。为得到最简和之积，对零进行分组：\n- 在 $0$ 和 $1$ 处的竖直对，$A=0$ 和 $B=0$ 保持不变，而 $C$ 变化。对于和之积分组，恒为 $0$ 的变量以原变量形式贡献给和项，因此该组合产生因子 $A+B$。\n- 在 $6$ 和 $7$ 处的竖直对，$A=1$ 和 $B=1$ 保持不变，而 $C$ 变化。恒为 $1$ 的变量以反变量形式贡献给和项，因此该组合产生因子 $A'+B'$。\n\n因此，最简和之积为\n$$F=(A+B)(A'+B').$$\n\n这个结果也可以通过布尔代数，使用恒等式 $(X+Z)(X+Z')=X$ 直接验证：\n$$\n\\begin{aligned}\nF=(A+B+C)(A+B+C')(A'+B'+C)(A'+B'+C')\\\\\n=\\big[(A+B+C)(A+B+C')\\big]\\big[(A'+B'+C)(A'+B'+C')\\big]\\\\\n=(A+B)(A'+B').\n\\end{aligned}\n$$\n该表达式与 $C$ 无关，并且是和之积的最简形式。", "answer": "$$\\boxed{(A+B)(A'+B')}$$", "id": "1952650"}, {"introduction": "在掌握了基本的化简技巧后，下一步是理解不同逻辑范式在实际应用中的性能差异。这个练习以一个常见的计算机体系结构任务——总线“全零”检测——为例，引导你通过对偶性（德摩根定律）从积之和（SOP）形式推导出和之积（POS）形式。通过分析其规范范式的复杂度，你将深刻体会到最小化表达式与规范表达式在实现效率上的巨大差异，这是做出明智硬件设计决策的关键。", "problem": "考虑一个具有布尔线路 $\\{x_0, x_1, \\ldots, x_{n-1}\\}$ 的 $n$ 位数据总线，其中 $x_i \\in \\{0,1\\}$，$+$ 表示布尔逻辑析取（OR），而 $\\cdot$ 表示布尔逻辑合取（AND）。系统需要一个单周期“全零”检测信号 $Z$，当且仅当总线值为全零向量时，该信号置为 $Z = 1$，否则 $Z = 0$。在典型的数据通路中，“任意一”检测被实现为总线的逻辑或归约，即 $A = x_0 + x_1 + \\cdots + x_{n-1}$，因此“全零”检测可以通过逻辑求补 $Z = \\overline{A}$ 得到。请仅使用基础布尔代数恒等式（包括 De Morgan 定律）和范式定义，从第一性原理出发，通过对“任意一”或归约的积之和（SOP）形式取补，将 $Z$ 表示为和之积（POS）形式，然后分析 $Z$ 的主和取范式表示所需的展开程度（就最大项数量和每个最大项的文字数量而言）。最后，论证在总线级设计中，与直接使用一个计算 $Z$ 的 $n$ 输入或非门相比，POS 实现可能在何时以及为何是低效的。\n\n哪个选项正确地陈述了 POS 表示和展开分析？\n\nA. $Z$ 等于补数之积，$Z = \\displaystyle\\prod_{i=0}^{n-1} \\overline{x_i}$，它是一个每个和项只有一个文字的 POS 形式。主和取范式使用 $\\left(2^n - 1\\right)$ 个最大项，每个最大项包含 $n$ 个文字，因为除了全零向量外，对于所有输入赋值，$Z = 0$。因此，主和取范式随 $n$ 呈指数增长，与计算 $Z = \\overline{x_0 + x_1 + \\cdots + x_{n-1}}$ 的单个 $n$ 输入或非门相比，实现它的效率很低。\n\nB. $Z$ 等于补数之和，$Z = \\displaystyle\\sum_{i=0}^{n-1} \\overline{x_i}$，它是一个 POS 形式，并且在主范式中只需要 $n$ 个最大项。因此，对于“全零”检测，POS 比 $n$ 输入或非门更高效。\n\nC. 最小 POS 是 $Z = \\displaystyle\\prod_{i=0}^{n-1} \\left(x_i + \\overline{x_i}\\right)$，主 POS 有 $\\left(n\\right)$ 个最大项，每个最大项有 $\\left(n-1\\right)$ 个文字。因此，POS 避免了指数爆炸。\n\nD. De Morgan 定律意味着 $Z = \\displaystyle\\prod_{i=0}^{n-1} x_i$，并且主 POS 需要 $\\left(2^n\\right)$ 个最大项。因此，POS 实现仅比 NOR 实现稍大，并且对于大的 $n$ 仍然是高效的。", "solution": "在进行求解之前，对问题陈述的有效性进行严格评估。\n\n### 步骤 1：提取已知条件\n- 一个具有布尔线路 $\\{x_0, x_1, \\ldots, x_{n-1}\\}$ 的 $n$ 位数据总线。\n- $x_i \\in \\{0,1\\}$。\n- 运算符 $+$ 表示布尔逻辑析取（或）。\n- 运算符 $\\cdot$ 表示布尔逻辑合取（与）。\n- 信号 $Z$ 是一个“全零”检测信号，定义为当且仅当总线值为全零向量，即 $(x_{n-1}, \\ldots, x_0) = (0, \\ldots, 0)$ 时，$Z=1$。否则 $Z=0$。\n- 信号 $A$ 是一个“任意一”检测信号，定义为总线的逻辑或归约：$A = x_0 + x_1 + \\cdots + x_{n-1}$。\n- $Z$ 和 $A$ 之间的关系由 $Z = \\overline{A}$ 给出。\n- 任务是：\n    1. 通过对“任意一”或归约取补，将 $Z$ 表示为和之积（POS）形式。\n    2. 从最大项数量和每个最大项的文字数量方面，分析 $Z$ 的主和取范式表示的展开程度。\n    3. 论证 POS 实现与单个 $n$ 输入或非门相比的低效性。\n\n### 步骤 2：使用提取的已知条件进行验证\n问题陈述具有科学依据，提法恰当且客观。\n- **科学依据**：该问题植根于布尔代数和数字逻辑设计的基本原理，这些是计算机组成和体系结构的核心。所有定义，如 SOP/POS 形式、范式、最大项和或非门，都是标准且正确的。\n- **提法恰当性与一致性**：该问题提法恰当。函数 $Z$ 的定义明确无歧义。关系 $Z = \\overline{A}$ 与“全零”和“任意一”检测的定义一致。所提出的问题基于这些定义有唯一的可推导答案。\n- **客观性与清晰度**：语言精确，使用标准技术术语。没有主观或含糊的陈述。\n\n### 步骤 3：结论与行动\n该问题是**有效的**。可以从第一性原理推导出解决方案。\n\n### 解题推导\n\n**1. 将 $Z$ 表示为 POS 形式**\n\n“任意一”检测信号 $A$ 由总线线路的或归约给出：\n$$A = x_0 + x_1 + \\cdots + x_{n-1} = \\sum_{i=0}^{n-1} x_i$$\n该表达式是文字之和，是一种标准的积之和（SOP）形式，尽管是一种简单的形式，其中每个乘积项仅由单个文字组成。\n\n“全零”检测信号 $Z$ 是 $A$ 的补：\n$$Z = \\overline{A} = \\overline{x_0 + x_1 + \\cdots + x_{n-1}}$$\n\n为了将其转换为和之积（POS）形式，我们应用 De Morgan 定律。析取的 De Morgan 定律指出 $\\overline{P+Q} = \\overline{P} \\cdot \\overline{Q}$。将此定律迭代应用于 $Z$ 的表达式：\n$$Z = \\overline{x_0} \\cdot \\overline{x_1} \\cdot \\cdots \\cdot \\overline{x_{n-1}} = \\prod_{i=0}^{n-1} \\overline{x_i}$$\n得到的表达式是项的乘积，其中每一项是文字的和（在这种特定情况下，是只包含一个文字 $\\overline{x_i}$ 的和）。因此，这是函数 $Z$ 的一个有效的、最小的 POS 表示。\n\n**2. 主和取范式表示的分析**\n\n函数的主和取范式是函数输出为 $0$ 的所有最大项的乘积。\n\n一个 $n$ 变量最大项是所有 $n$ 个变量的和，其中每个变量为其原变量形式（$x_i$）或补变量形式（$\\overline{x_i}$）。每个最大项对于唯一的一个输入组合求值为 0。\n\n函数 $Z$ 被定义为仅在所有输入都为零的单个输入组合下为 1：$(x_{n-1}, \\ldots, x_0) = (0, \\ldots, 0)$。\n对于所有其他 $2^n - 1$ 个输入组合，函数 $Z$ 的值为 0。\n\n因此，$Z$ 的主和取范式表示必须是与这些输入组合相对应的 $2^n - 1$ 个最大项的逻辑积（AND）。\n- 主和取范式中的最大项数量为 $2^n - 1$。\n- 一个 $n$ 变量函数的每个最大项恰好包含 $n$ 个文字。\n\n例如，对于 $n=3$，$Z=1$ 仅在 $(x_2, x_1, x_0) = (0,0,0)$ 时成立。对于其他 7 种组合，$Z=0$。主和取范式将是 7 个最大项的乘积：\n$Z = (x_2+x_1+\\overline{x_0}) \\cdot (x_2+\\overline{x_1}+x_0) \\cdot (x_2+\\overline{x_1}+\\overline{x_0}) \\cdot (\\overline{x_2}+x_1+x_0) \\cdot \\ldots$\n\n该范式的规模由最大项的数量（$2^n - 1$）决定，随着位数 $n$ 呈指数增长。\n\n**3. 效率比较**\n\n问题要求比较 POS 实现与单个 $n$ 输入或非门的效率。\n\n- **主和取范式实现**：实现主和取范式需要一个电路，该电路计算 $2^n - 1$ 个项的与，其中每个项是 $n$ 个文字的或。这种电路的规模和复杂性随 $n$ 呈指数增长，使其对于中等大小的 $n$ 都极其低效和不切实际。\n\n- **直接或非门实现**：$Z$ 的函数被推导为 $Z = \\overline{x_0 + x_1 + \\cdots + x_{n-1}}$。这恰好是 $n$ 输入或非门的定义。单个 $n$ 输入或非门直接实现此功能。与主和取范式实现的指数增长相比，这种门的物理实现通常随 $n$ 的扩展性要好得多（在晶体管数量方面呈线性或亚线性）。\n\n因此，与使用单个专用的 $n$ 输入或非门相比，实现主和取范式表示的效率极低。即使是最小 POS 形式 $Z = \\prod \\overline{x_i}$，它在逻辑上等同于或非门，其实现也将是 $n$ 个反相器后跟一个 $n$ 输入与门。虽然比主范式好，但直接的或非门通常是更紧凑、更快的原始组件。比较的关键点在于主范式的指数级爆炸。\n\n### 选项评估\n\n**A. $Z$ 等于补数之积，$Z = \\displaystyle\\prod_{i=0}^{n-1} \\overline{x_i}$，它是一个每个和项只有一个文字的 POS 形式。主和取范式使用 $\\left(2^n - 1\\right)$ 个最大项，每个最大项包含 $n$ 个文字，因为除了全零向量外，对于所有输入赋值，$Z = 0$。因此，主和取范式随 $n$ 呈指数增长，与计算 $Z = \\overline{x_0 + x_1 + \\cdots + x_{n-1}}$ 的单个 $n$ 输入或非门相比，实现它的效率很低。**\n此选项完全正确。\n- 表达式 $Z = \\prod_{i=0}^{n-1} \\overline{x_i}$ 是通过 De Morgan 定律正确推导出来的。\n- 它正确地将此形式识别为 POS 形式。\n- 它正确地指出主和取范式有 $2^n - 1$ 个最大项。\n- 它正确地指出每个最大项有 $n$ 个文字。\n- 它为最大项的数量提供了正确的推理（即，除了一个输入组合外，$Z=0$）。\n- 它正确地得出结论，这种指数增长使得主和取范式实现与单个 $n$ 输入或非门相比效率低下。\n**结论：正确。**\n\n**B. $Z$ 等于补数之和，$Z = \\displaystyle\\sum_{i=0}^{n-1} \\overline{x_i}$，它是一个 POS 形式，并且在主范式中只需要 $n$ 个最大项。因此，对于“全零”检测，POS 比 $n$ 输入或非门更高效。**\n此选项在多个方面都是不正确的。\n- $Z$ 的表达式是错误的。$Z$ 是补数之积，而不是和。$\\sum \\overline{x_i}$ 是函数 $\\overline{\\prod x_i}$（NAND），而不是 $\\overline{\\sum x_i}$（NOR）。\n- 所示表达式 $\\sum \\overline{x_i}$ 是积之和（SOP），而不是和之积（POS）。\n- $Z$ 的主和取范式有 $2^n - 1$ 个最大项，而不是 $n$ 个。\n- POS 更高效的结论是基于这些错误的前提。\n**结论：不正确。**\n\n**C. 最小 POS 是 $Z = \\displaystyle\\prod_{i=0}^{n-1} \\left(x_i + \\overline{x_i}\\right)$，主 POS 有 $\\left(n\\right)$ 个最大项，每个最大项有 $\\left(n-1\\right)$ 个文字。因此，POS 避免了指数爆炸。**\n此选项包含几个基本错误。\n- 表达式 $x_i + \\overline{x_i}$ 是一个重言式，其值始终为 1。这些项的乘积将为 1，而不是函数 $Z$。\n- 主 POS 有 $2^n - 1$ 个最大项，而不是 $n$ 个。\n- 一个 $n$ 变量函数的最大项包含 $n$ 个文字，而不是 $n-1$ 个。\n- 避免了指数爆炸的结论是错误的。\n**结论：不正确。**\n\n**D. De Morgan 定律意味着 $Z = \\displaystyle\\prod_{i=0}^{n-1} x_i$，并且主 POS 需要 $\\left(2^n\\right)$ 个最大项。因此，POS 实现仅比 NOR 实现稍大，并且对于大的 $n$ 仍然是高效的。**\n此选项也是不正确的。\n- $Z$ 的表达式是错误的。$Z = \\prod \\overline{x_i}$，而不是 $\\prod x_i$。表达式 $\\prod x_i$ 是与归约，仅在所有输入都为 1 时才为 1。\n- 一个函数不能有 $2^n$ 个最大项，除非它是常数 0 函数，而这里不是这种情况。正确的数量是 $2^n - 1$。\n- 关于效率的结论是错误的；主范式呈指数增长，效率极低。\n**结论：不正确。**", "answer": "$$\\boxed{A}$$", "id": "3669954"}, {"introduction": "逻辑表达式的最终选择，其影响远不止于电路的静态复杂度，更直接关系到其动态行为的可靠性。本练习将和之积（POS）与积之和（SOP）的分析提升到一个新的高度，要求你为异步外设设计一个低电平有效（active-low）的控制信号。通过比较两种逻辑形式在信号翻转过程中产生毛刺（glitch）的风险，你将学会如何根据电路对特定类型逻辑冒险（hazard）的敏感度，来选择最稳健的实现方案。", "problem": "一个组合逻辑控制块驱动一个用于异步外设的低电平有效请求线 $R_{\\mathrm{n}}$。该控制信号由三个二进制条件输入 $A$、$B$ 和 $C$ 生成。由于块内部存在重聚扇出，信号 $A$ 被用在两条逻辑上互补的路径上，这两条路径随后会重新组合。请求线定义为 $R_{\\mathrm{n}}=\\overline{f(A,B,C)}$，其中函数 $f$ 由真值表指定，其 $1$-集（最小项索引按二进制顺序 $\\langle A,B,C\\rangle$）为 $\\{2,3,5,7\\}$。等价地，$f$ 的规范析取范式（最小项之和）是索引为 $2$、$3$、$5$ 和 $7$ 的最小项之和。\n\n任务：\n1. 仅使用布尔代数公理（包括结合律、交换律、分配律、幂等律、吸收律）和通过卡诺图 (K-map) 的标准最小化方法，从其规范析取范式推导 $f(A,B,C)$ 的最小和之积 (SOP) 表达式。给出最终的最小 SOP 表达式。\n2. 仅使用对偶布尔定律和对 $0$-集（最大项）的卡诺图分组，从其规范合取范式推导 $f(A,B,C)$ 的最小积之和 (POS) 表达式。给出最终的最小 POS 表达式。\n3. 从两级逻辑中静态冒险的形式化定义出发，分析当 $R_{\\mathrm{n}}$ 应保持高电平时，对于低电平有效线 $R_{\\mathrm{n}}=\\overline{f}$ 的哪种实现路径更不容易产生负向毛刺脉冲：将 $f$ 实现为最小 SOP 然后反相得到 $R_{\\mathrm{n}}$，还是将 $f$ 实现为最小 POS 然后反相得到 $R_{\\mathrm{n}}$。你的结论应基于两级与或 (AND-OR) 网络与或与 (OR-AND) 网络中静态-1 冒险与静态-0 冒险的著名对偶性，以及信号 $A$ 上存在重聚扇出的情况。\n4. 定义指示符 $I$：如果路径“将 $f$ 实现为最小 SOP 然后反相得到 $R_{\\mathrm{n}}$”比路径“将 $f$ 实现为最小 POS 然后反相得到 $R_{\\mathrm{n}}$”对于低电平有效控制更不容易产生冒险，则 $I=1$；否则 $I=0$。报告 $I$ 的值。\n\n你最终报告的值必须是一个实数。不需要四舍五入；不要包含单位。", "solution": "该问题被验证为科学上合理、定义明确、客观且自洽。这是数字逻辑设计和计算机体系结构中的一个标准问题，涉及布尔函数最小化和冒险分析。所有必要信息均已提供，问题没有矛盾或含糊不清之处。\n\n该问题需要一个分四部分的解答，涉及对布尔函数 $f(A,B,C)$ 及其补函数 $R_{\\mathrm{n}}$ 的分析。\n\n**第 1 部分：$f(A,B,C)$ 的最小和之积 (SOP) 表达式**\n\n函数 $f(A,B,C)$ 由其值为 $1$ 的最小项索引集合 $\\{2, 3, 5, 7\\}$ 定义。二进制输入顺序为 $\\langle A,B,C \\rangle$。相应的最小项是：\n- 索引 $2$：二进制 $010 \\implies \\bar{A}B\\bar{C}$\n- 索引 $3$：二进制 $011 \\implies \\bar{A}BC$\n- 索引 $5$：二进制 $101 \\implies A\\bar{B}C$\n- 索引 $7$：二进制 $111 \\implies ABC$\n\n其规范析取范式（最小项之和）为：\n$$ f(A,B,C) = \\bar{A}B\\bar{C} + \\bar{A}BC + A\\bar{B}C + ABC $$\n为了找到最小 SOP 表达式，我们使用一个 3 变量的卡诺图 (K-map)。在图中对应于 $1$-集中最小项的位置填入 $1$。$f(A,B,C)$ 的卡诺图如下所示，其中 $A$ 为行变量，$BC$ 为列变量：\n\n$$ \\begin{array}{c|cccc}   BC    \\\\ A  00  01  11  10 \\\\ \\hline 0  0  0  1_{m_3}  1_{m_2} \\\\ 1  0  1_{m_5}  1_{m_7}  0 \\\\ \\end{array} $$\n\n我们对相邻的 $1$ 进行分组以形成质蕴涵项。\n1.  由 $m_2(\\bar{A}B\\bar{C})$ 和 $m_3(\\bar{A}BC)$ 组成一个包含两个 $1$ 的组。在卡诺图中，它们是单元格 $(A=0, BC=10)$ 和 $(A=0, BC=11)$。它们是相邻的。变量 $A$ 为 $0$ ($\\bar{A}$)，$B$ 为 $1$ ($B$)，而 $C$ 发生变化。该组得到的质蕴涵项是 $\\bar{A}B$。\n2.  由 $m_5(A\\bar{B}C)$ 和 $m_7(ABC)$ 组成第二个包含两个 $1$ 的组。在卡诺图中，它们是单元格 $(A=1, BC=01)$ 和 $(A=1, BC=11)$。它们是相邻的。变量 $A$ 为 $1$ ($A$)，$C$ 为 $1$ ($C$)，而 $B$ 发生变化。该组得到的质蕴涵项是 $AC$。\n\n这两个质蕴涵项 $\\bar{A}B$ 和 $AC$ 覆盖了卡诺图中的所有 $1$。因此，$f$ 的最小 SOP 表达式是这些质蕴涵项的和。\n最终最小 SOP 表达式：$f(A,B,C) = \\bar{A}B + AC$。\n\n**第 2 部分：$f(A,B,C)$ 的最小积之和 (POS) 表达式**\n\n为了找到 $f$ 的最小 POS 表达式，我们可以先找到其补函数 $\\bar{f}$ 的最小 SOP 表达式，然后应用德摩根定律 (De Morgan's laws)。\n$f$ 的 $0$-集是 $f$ 值为 $0$ 的最小项索引集合。这是 $1$-集的补集，所以 $0$-集是 $\\{0, 1, 4, 6\\}$。\n函数 $\\bar{f}$ 可以写成这些最小项的和：\n$$ \\bar{f}(A,B,C) = \\sum m(0, 1, 4, 6) $$\n$\\bar{f}$ 的卡诺图为：\n$$ \\begin{array}{c|cccc}   BC    \\\\ A  00  01  11  10 \\\\ \\hline 0  1_{m_0}  1_{m_1}  0  0 \\\\ 1  1_{m_4}  0  0  1_{m_6} \\\\ \\end{array} $$\n我们在 $\\bar{f}$ 的卡诺图中对 $1$ 进行分组：\n1.  由 $m_0(\\bar{A}\\bar{B}\\bar{C})$ 和 $m_1(\\bar{A}\\bar{B}C)$ 组成一个包含两个 $1$ 的组。这对应于项 $\\bar{A}\\bar{B}$。\n2.  由 $m_4(A\\bar{B}\\bar{C})$ 和 $m_6(AB\\bar{C})$ 组成一个包含两个 $1$ 的组。这对应于项 $A\\bar{C}$。\n$\\bar{f}$ 的最小 SOP 是 $\\bar{f}(A,B,C) = \\bar{A}\\bar{B} + A\\bar{C}$。注意，冗余项 $\\bar{B}\\bar{C}$（来自 $m_0$ 和 $m_4$ 的分组）是多余的，因此在最小表达式中被省略。\n\n现在，我们通过对 $\\bar{f}$ 取反并应用德摩根定律来得到 $f$：\n$$ f(A,B,C) = \\overline{\\bar{f}(A,B,C)} = \\overline{\\bar{A}\\bar{B} + A\\bar{C}} = (\\overline{\\bar{A}\\bar{B}}) \\cdot (\\overline{A\\bar{C}}) = (A+B)(\\bar{A}+C) $$\n最终最小 POS 表达式：$f(A,B,C) = (A+B)(\\bar{A}+C)$。\n\n**第 3 部分：冒险分析**\n\n我们需要确定当 $R_{\\mathrm{n}}$ 应保持高电平时，$R_{\\mathrm{n}} = \\overline{f}$ 的哪种实现更不容易产生负向毛刺脉冲（$1 \\to 0 \\to 1$）。一个 $1 \\to 0 \\to 1$ 的毛刺是静态-1 冒险。条件“当 $R_{\\mathrm{n}}$ 应保持高电平”意味着我们正在分析 $R_{\\mathrm{n}}$ 的起始和结束逻辑电平都为 $1$ 的转换过程。这对应于 $f$ 的起始和结束逻辑电平都为 $0$ 的转换过程。\n\n让我们分析 $R_{\\mathrm{n}}$ 的两种实现路径：\n- **路径 1**：将 $f$ 实现为最小 SOP 然后反相。\n  $$ R_{\\mathrm{n}} = \\overline{f_{SOP}} = \\overline{\\bar{A}B + AC} $$\n  应用德摩根定律，我们得到：\n  $$ R_{\\mathrm{n}} = (A+\\bar{B})(\\bar{A}+\\bar{C}) $$\n  这是 $R_{\\mathrm{n}}$ 的一个积之和 (POS) 实现，通常用两级或与 (OR-AND) 逻辑结构实现。根据冒险理论，或与电路容易产生静态-0 冒险，但天然地没有静态-1 冒险。\n\n- **路径 2**：将 $f$ 实现为最小 POS 然后反相。\n  $$ R_{\\mathrm{n}} = \\overline{f_{POS}} = \\overline{(A+B)(\\bar{A}+C)} $$\n  应用德摩根定律，我们得到：\n  $$ R_{\\mathrm{n}} = \\overline{(A+B)} + \\overline{(\\bar{A}+C)} = \\bar{A}\\bar{B} + A\\bar{C} $$\n  这是 $R_{\\mathrm{n}}$ 的一个和之积 (SOP) 实现，通常用两级与或 (AND-OR) 逻辑结构实现。与或电路容易产生静态-1 冒险。\n\n如果卡诺图上两个相邻的最小项（即两个相邻的 $1$）没有被同一个质蕴涵项覆盖，那么在 SOP 实现中就可能发生静态-1 冒险。问题陈述中提到 $A$ 上存在重聚扇出，这使得涉及 $A$ 变化的转换过程容易产生冒险。\n\n让我们检查 $R_{\\mathrm{n}}$ 的卡诺图。$R_{\\mathrm{n}}$ 的 $1$-集是 $f$ 的 $0$-集，即 $\\{0, 1, 4, 6\\}$。\n$$ R_{\\mathrm{n}}(A,B,C) = \\sum m(0, 1, 4, 6) $$\n$R_{\\mathrm{n}}$ 的卡诺图与我们在第 2 部分中为 $\\bar{f}$ 绘制的卡诺图相同。其最小 SOP 表达式为 $R_{\\mathrm{n}} = \\bar{A}\\bar{B} + A\\bar{C}$，这正是路径 2 得到的表达式。\n\n考虑一个转换过程，其中 $A$ 从 $0$ 变为 $1$，而 $B=0$ 且 $C=0$。输入从 $(0,0,0)$ 变为 $(1,0,0)$。\n- 在 $(0,0,0)$ 处，$R_{\\mathrm{n}} = \\bar{0}\\bar{0} + 0\\bar{0} = 1 \\cdot 1 + 0 = 1$。\n- 在 $(1,0,0)$ 处，$R_{\\mathrm{n}} = \\bar{1}\\bar{0} + 1\\bar{0} = 0 + 1 \\cdot 1 = 1$。\n输出 $R_{\\mathrm{n}}$ 应保持高电平 $1$。\n此转换过程涉及的最小项是 $m_0$ 和 $m_4$。在 $R_{\\mathrm{n}}$ 的卡诺图中，$m_0$ 被质蕴涵项 $\\bar{A}\\bar{B}$ 覆盖，而 $m_4$ 被质蕴涵项 $A\\bar{C}$ 覆盖。由于这两个相邻的 $1$ 没有被一个共同的质蕴涵项覆盖，因此存在静态-1 冒险。由于将 $A$ 反相得到 $\\bar{A}$ 存在延迟，在某个瞬间，$\\bar{A}\\bar{B}$ 和 $A\\bar{C}$ 两项可能都为 $0$，导致 $R_{\\mathrm{n}}$ 产生一个到 $0$ 的毛刺。\n\n路径 1 的实现（得到 $R_{\\mathrm{n}}$ 的 POS 形式）不容易受到这种静态-1 冒险的影响。因此，对于指定的要求，路径 1 是更不容易产生冒险的实现方式。\n\n**第 4 部分：指示符 $I$ 的值**\n\n指示符 $I$ 定义如下：\n如果路径“将 $f$ 实现为最小 SOP 然后反相得到 $R_{\\mathrm{n}}$”更不容易产生冒险，则 $I=1$。\n否则 $I=0$。\n\n我们在第 3 部分的分析得出结论，该路径（路径 1）为 $R_{\\mathrm{n}}$ 生成了一个没有静态-1 冒险的 POS 电路，而替代路径（路径 2）为 $R_{\\mathrm{n}}$ 生成了一个存在静态-1 冒险的 SOP 电路。\n因此，第一条路径更不容易产生指定的冒险。\n这意味着 $I=1$。", "answer": "$$\\boxed{1}$$", "id": "3669871"}]}