<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:22.3022</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7026246</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 디바이스, 메모리 시스템, 및 이들을 동작시키는 방법</inventionTitle><inventionTitleEng>MEMORY DEVICE, MEMORY SYSTEM, AND METHOD OF OPERATING</inventionTitleEng><openDate>2024.08.29</openDate><openNumber>10-2024-0130794</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.05</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/34</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 11/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/32</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 디바이스는 메모리 블록을 포함하는 메모리 어레이, 및 메모리 어레이에 커플링되는 제어 회로를 포함한다. 제어 회로는, 다중 패스 프로그램 동작이 수행될 때, 상기 제1 메모리 블록의 제1 메모리 서브 블록의 상기 메모리 셀의 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제1 목표 프로그램 상태로 프로그래밍한 이후 검증 동작의 검증 루프 카운트를 결정하도록; 그리고 제1 메모리 블록의 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 제1 메모리 블록의 제2 메모리 서브 블록의 메모리 셀을 하나 이상의 제1 목표 프로그램 상태로 프로그래밍할 때, 비-최종 패스 프로그램 동안, 적어도 검증 루프 카운트의 마지막에 대응하는 검증 동작을 수행하지 않도록 구성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.10.19</internationOpenDate><internationOpenNumber>WO2023197774</internationOpenNumber><internationalApplicationDate>2023.03.06</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/079760</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 디바이스로서,메모리 블록 - 상기 메모리 블록 각각은 메모리 서브 블록을 포함하고, 상기 메모리 서브 블록 각각은 적어도 하나의 메모리 셀을 포함함 - 을 포함하는 메모리 어레이; 및상기 메모리 어레이에 커플링되는 제어 회로를 포함하고, 상기 제어 회로는, 다중 패스 프로그램 동작이 상기 메모리 블록 중 제1 메모리 블록에 대해 수행될 때, 상기 제1 메모리 블록의 제1 메모리 서브 블록의 상기 메모리 셀의 비-최종 패스 프로그램(non-last pass program) 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제1 목표 프로그램 상태로 프로그래밍한 이후 검증 동작의 검증 루프 카운트를 결정하도록; 그리고 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 상기 제1 메모리 블록의 제2 메모리 서브 블록의 상기 메모리 셀을 상기 하나 이상의 제1 목표 프로그램 상태로 프로그래밍할 때, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 적어도 상기 검증 루프 카운트의 마지막에 대응하는 상기 검증 동작을 수행하지 않도록 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제1 목표 프로그램 상태로 프로그래밍하는 것은:상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 다수의 제1 목표 프로그램 상태로 프로그래밍하는 것을 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 상기 다수의 제1 목표 프로그램 상태로 프로그래밍할 때, 상기 제어 회로는, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 상기 제1 목표 프로그램 상태 각각으로 프로그래밍한 이후 대응하는 검증 동작의 각각의 검증 루프 카운트를 결정하도록 추가로 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제어 회로는, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀에 대해 수행될 필요가 있는 검증 동작의 횟수를, 상기 제1 목표 프로그램 상태 각각에 대응하는 상기 결정된 검증 루프 카운트 각각에 따라, 설정하도록 추가로 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 다중 패스 프로그램 동작은 제1 패스 프로그램 동안 제1 스텝 사이즈를 갖는 제1 증분 스텝 펄스 프로그램(Incremental Step Pulse Program; ISPP)을 사용하여 상기 제1 메모리 블록의 메모리 셀을 제1 검증 레벨로 프로그래밍하는 것 및 마지막 패스 프로그램 동안 제2 스텝 사이즈를 갖는 제2 ISPP를 사용하여 상기 메모리 셀을 제2 검증 레벨이 되도록 프로그래밍하는 것에 의해 상기 메모리 블록 중 상기 제1 메모리 블록에 대해 수행되며, 상기 제1 스텝 사이즈는 상기 제2 스텝 사이즈보다 더 큰, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제어 회로는,다중 패스 프로그램 동작이 상기 메모리 블록 중 제2 메모리 블록에 대해 수행될 때, 상기 제2 메모리 블록의 제1 메모리 서브 블록의 메모리 셀의 비-최종 패스 프로그램 동안, 상기 제2 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제2 목표 프로그램 상태로 프로그래밍한 이후 검증 동작의 검증 루프 카운트를 결정하도록; 그리고상기 제2 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 상기 제2 메모리 블록의 제2 메모리 서브 블록의 상기 메모리 셀을 상기 하나 이상의 제2 목표 프로그램 상태로 프로그래밍할 때, 상기 제2 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 적어도 상기 검증 루프 카운트의 마지막에 대응하는 상기 검증 동작을 수행하지 않도록 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 메모리 어레이는 삼차원 NAND 메모리 어레이인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>8. 메모리 디바이스로서,메모리 블록 - 상기 메모리 블록 각각은 메모리 서브 블록을 포함하고, 상기 메모리 서브 블록 각각은 적어도 하나의 메모리 셀을 포함함 - 을 포함하는 메모리 어레이; 및상기 메모리 어레이에 커플링되는 제어 회로를 포함하고, 상기 제어 회로는,다중 패스 프로그램 동작이 상기 메모리 블록 중 제1 메모리 블록에 대해 수행될 때, 상기 제1 메모리 블록의 제1 메모리 서브 블록의 상기 메모리 셀의 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제1 목표 프로그램 상태로 프로그래밍한 이후 검증 동작의 m 개의 - m은 정수임 - 검증 루프 카운트를 결정하도록; 그리고상기 제1 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 상기 제1 메모리 블록의 제2 메모리 서브 블록의 상기 메모리 셀을 상기 하나 이상의 제1 목표 프로그램 상태로 n 번 - n은 정수이고, n은 1보다 더 크고 m보다 더 작음 - 프로그래밍할 때, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 n+1 번째 내지 m 번째 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 조건을 사용하여 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀에 프로그램 전압을 인가하도록 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제어 회로는,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀을 상기 하나 이상의 제1 목표 프로그램 상태로 n 번 - n은 정수이고, n은 1보다 더 크고 m보다 더 작음 - 프로그래밍할 때, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 m+1 번째 패스 프로그램 이후, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀에 대한 상기 프로그램 전압의 인가를 금지하도록 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀에 대한 상기 프로그램 전압의 인가를 금지하는 것은 상기 메모리 어레이에 커플링되는 비트 라인에 인가되는 비트 라인 전압을 증가시키는 것에 의해 수행되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>11. 메모리 디바이스를 위한 프로그램 동작 방법으로서,상기 메모리 디바이스는 메모리 어레이를 포함하고, 상기 메모리 어레이는 메모리 블록을 포함하며, 상기 메모리 블록 각각은 메모리 서브 블록을 포함하고; 상기 메모리 서브 블록 각각은 적어도 하나의 메모리 셀을 포함하고, 상기 프로그램 동작 방법은,다중 패스 프로그램 동작이 상기 메모리 블록 중 제1 메모리 블록에 대해 수행될 때, 상기 제1 메모리 블록의 제1 메모리 서브 블록의 메모리 셀의 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제1 목표 프로그램 상태로 프로그래밍한 이후 검증 동작의 검증 루프 카운트를 결정하는 단계; 및상기 제1 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 상기 제1 메모리 블록의 제2 메모리 서브 블록의 상기 메모리 셀을 상기 하나 이상의 제1 목표 프로그램 상태로 프로그래밍할 때, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 적어도 상기 검증 루프 카운트의 마지막에 대응하는 상기 검증 동작을 수행하지 않는 단계를 포함하는, 메모리 디바이스를 위한 프로그램 동작 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제1 목표 프로그램 상태로 프로그래밍하는 것은,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 다수의 제1 목표 프로그램 상태로 프로그래밍하는 것을 더 포함하는, 메모리 디바이스를 위한 프로그램 동작 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 상기 다수의 제1 목표 프로그램 상태로 프로그래밍할 때, 상기 방법은,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 메모리 셀의 상기 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 상기 제1 목표 프로그램 상태 각각으로 프로그래밍한 이후 대응하는 검증 동작의 각각의 검증 루프 카운트를 결정하는 단계를 더 포함하는, 메모리 디바이스를 위한 프로그램 동작 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀에 대해 수행될 필요가 있는 검증 동작의 횟수를, 상기 제1 목표 프로그램 상태 각각에 대응하는 상기 결정된 검증 루프 카운트 각각에 따라, 설정하는 단계를 더 포함하는, 메모리 디바이스를 위한 프로그램 동작 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 다중 패스 프로그램 동작은 제1 패스 프로그램 동안 제1 스텝 사이즈를 갖는 제1 증분 스텝 펄스 프로그램(ISPP)을 사용하여 상기 제1 메모리 블록의 메모리 셀을 제1 검증 레벨로 프로그래밍하는 것 및 마지막 패스 프로그램 동안 제2 스텝 사이즈를 갖는 제2 ISPP를 사용하여 상기 메모리 셀을 제2 검증 레벨이 되도록 프로그래밍하는 것에 의해 상기 메모리 블록 중 상기 제1 메모리 블록에 대해 수행되며, 상기 제1 스텝 사이즈는 상기 제2 스텝 사이즈보다 더 큰, 메모리 디바이스를 위한 프로그램 동작 방법.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서,다중 패스 프로그램 동작이 상기 메모리 블록 중 제2 메모리 블록에 대해 수행될 때, 상기 제2 메모리 블록의 제1 메모리 서브 블록의 메모리 셀의 비-최종 패스 프로그램 동안, 상기 제2 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제2 목표 프로그램 상태로 프로그래밍한 이후 검증 동작의 검증 루프 카운트를 결정하는 단계; 및상기 제2 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 상기 제2 메모리 블록의 제2 메모리 서브 블록의 상기 메모리 셀을 상기 하나 이상의 제2 목표 프로그램 상태로 프로그래밍할 때, 상기 제2 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 적어도 상기 검증 루프 카운트의 마지막에 대응하는 상기 검증 동작을 수행하지 않는 단계를 더 포함하는 메모리 디바이스를 위한 프로그램 동작 방법.</claim></claimInfo><claimInfo><claim>17. 메모리 시스템으로서,메모리 디바이스 - 상기 메모리 디바이스는, 메모리 블록 - 상기 메모리 블록 각각은 메모리 서브 블록을 포함하고, 상기 메모리 서브 블록 각각은 적어도 하나의 메모리 셀을 포함함 - 을 포함하는 메모리 어레이; 및 상기 메모리 어레이에 커플링되는 제어 회로를 포함하고, 상기 제어 회로는,  다중 패스 프로그램 동작이 상기 메모리 블록 중 제1 메모리 블록에 대해 수행될 때, 상기 제1 메모리 블록의 제1 메모리 서브 블록의 상기 메모리 셀의 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제1 목표 프로그램 상태로 프로그래밍한 이후 검증 동작의 검증 루프 카운트를 결정하도록; 그리고  상기 제1 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 상기 제1 메모리 블록의 제2 메모리 서브 블록의 상기 메모리 셀을 상기 하나 이상의 제1 목표 프로그램 상태로 프로그래밍할 때, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 적어도 상기 검증 루프 카운트의 마지막에 대응하는 상기 검증 동작을 수행하지 않도록 구성됨 - ; 및상기 메모리 디바이스에 커플링되며 상기 메모리 디바이스를 제어하도록 구성되는 메모리 컨트롤러를 포함하는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 다수의 제1 목표 프로그램 상태로 프로그래밍할 때, 상기 제어 회로는,상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 상기 제1 목표 프로그램 상태 각각으로 프로그래밍한 이후 대응하는 검증 동작의 각각의 검증 루프 카운트를 결정하도록 추가로 구성되는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제어 회로는,상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 상기 제1 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀에 대해 수행될 필요가 있는 검증 동작의 횟수를, 상기 제1 목표 프로그램 상태 각각에 대응하는 상기 결정된 검증 루프 카운트 각각에 따라, 설정하도록 추가로 구성되는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 다중 패스 프로그램 동작은 제1 패스 프로그램 동안 제1 스텝 사이즈를 갖는 제1 증분 스텝 펄스 프로그램(ISPP)을 사용하여 상기 제1 메모리 블록의 메모리 셀을 제1 검증 레벨로 프로그래밍하는 것 및 마지막 패스 프로그램 동안 제2 스텝 사이즈를 갖는 제2 ISPP를 사용하여 상기 메모리 셀을 제2 검증 레벨이 되도록 프로그래밍하는 것에 의해 상기 메모리 블록 중 상기 제1 메모리 블록에 대해 수행되며, 상기 제1 스텝 사이즈는 상기 제2 스텝 사이즈보다 더 큰, 메모리 시스템.</claim></claimInfo><claimInfo><claim>21. 제17항에 있어서,상기 제어 회로는,다중 패스 프로그램 동작이 상기 메모리 블록 중 제2 메모리 블록에 대해 수행될 때, 상기 제2 메모리 블록의 제1 메모리 서브 블록의 메모리 셀의 비-최종 패스 프로그램 동안, 상기 제2 메모리 블록의 상기 제1 메모리 서브 블록의 상기 메모리 셀을 하나 이상의 제2 목표 프로그램 상태로 프로그래밍한 이후 검증 동작의 검증 루프 카운트를 결정하도록; 그리고상기 제2 메모리 블록의 상기 제1 메모리 서브 블록에 대해서와 동일한 프로그램 및 검증 조건을 사용하여 상기 제2 메모리 블록의 제2 메모리 서브 블록의 상기 메모리 셀을 상기 하나 이상의 제2 목표 프로그램 상태로 프로그래밍할 때, 상기 제2 메모리 블록의 상기 제2 메모리 서브 블록의 상기 메모리 셀의 상기 비-최종 패스 프로그램 동안, 적어도 상기 검증 루프 카운트의 마지막에 대응하는 상기 검증 동작을 수행하지 않도록 구성되는, 메모리 시스템.</claim></claimInfo><claimInfo><claim>22. 제17항에 있어서,상기 메모리 어레이는 삼차원(3D) NAND 메모리 어레이이고, 상기 메모리 디바이스는 3D NAND 메모리 디바이스인, 메모리 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>DONG, Zhipeng</engName><name>동 지펭</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>LIANG, Ke</engName><name>리앙 케</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.04.12</priorityApplicationDate><priorityApplicationNumber>202210382032.7</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.05</receiptDate><receiptNumber>1-1-2024-0847801-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.05</receiptDate><receiptNumber>1-1-2024-0846968-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.08.05</receiptDate><receiptNumber>1-1-2024-0847757-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.07</receiptDate><receiptNumber>1-5-2024-0129714-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.14</receiptDate><receiptNumber>9-5-2025-0361945-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.06.05</receiptDate><receiptNumber>1-1-2025-0628577-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.06.05</receiptDate><receiptNumber>1-1-2025-0628593-60</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247026246.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d26470aab544a6c6ad1690a98faa19adefcc0c706bbcbee3bf4600e893f207ed3ff56168b8aef5eafd4ba744557801205b7b5b8b25fe59e4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa484949845b9ab8c0fb0b947cff687fee90ead441d9d3c2cdf2a2b716db76bd44eee839bbcae3fa3b05fa226567909a7fd00bf448d88c081</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>