TimeQuest Timing Analyzer report for mydds
Tue Jul 14 13:32:48 2020
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK0'
 13. Slow 1200mV 85C Model Setup: 'inst4'
 14. Slow 1200mV 85C Model Hold: 'inst4'
 15. Slow 1200mV 85C Model Hold: 'CLK0'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK0'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'inst4'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK0'
 30. Slow 1200mV 0C Model Setup: 'inst4'
 31. Slow 1200mV 0C Model Hold: 'inst4'
 32. Slow 1200mV 0C Model Hold: 'CLK0'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK0'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'inst4'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLK0'
 46. Fast 1200mV 0C Model Setup: 'inst4'
 47. Fast 1200mV 0C Model Hold: 'inst4'
 48. Fast 1200mV 0C Model Hold: 'CLK0'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK0'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'inst4'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; mydds                                               ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLK0       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK0 }  ;
; inst4      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { inst4 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 276.17 MHz ; 238.04 MHz      ; CLK0       ; limit due to minimum period restriction (tmin) ;
; 442.87 MHz ; 402.09 MHz      ; inst4      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK0  ; -4.580 ; -138.784           ;
; inst4 ; -1.258 ; -5.768             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; inst4 ; 0.454 ; 0.000              ;
; CLK0  ; 0.607 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK0  ; -3.201 ; -80.880                          ;
; inst4 ; -1.487 ; -7.435                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK0'                                                                                         ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.580 ; control:inst2|q[3] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.614      ;
; -4.580 ; control:inst2|q[4] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.614      ;
; -4.536 ; control:inst2|q[2] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.570      ;
; -4.475 ; control:inst2|q[1] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.509      ;
; -4.450 ; control:inst2|q[4] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.484      ;
; -4.445 ; control:inst2|q[0] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.479      ;
; -4.443 ; control:inst2|q[0] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.477      ;
; -4.434 ; control:inst2|q[3] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.468      ;
; -4.434 ; control:inst2|q[4] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.468      ;
; -4.432 ; control:inst2|q[3] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.466      ;
; -4.425 ; control:inst2|q[2] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.459      ;
; -4.390 ; control:inst2|q[2] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.424      ;
; -4.378 ; control:inst2|q[1] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.412      ;
; -4.329 ; control:inst2|q[1] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.363      ;
; -4.304 ; control:inst2|q[4] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.338      ;
; -4.299 ; control:inst2|q[0] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.333      ;
; -4.297 ; control:inst2|q[0] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.331      ;
; -4.288 ; control:inst2|q[3] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.322      ;
; -4.288 ; control:inst2|q[4] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.322      ;
; -4.286 ; control:inst2|q[3] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.320      ;
; -4.279 ; control:inst2|q[2] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.313      ;
; -4.244 ; control:inst2|q[2] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.278      ;
; -4.232 ; control:inst2|q[1] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.266      ;
; -4.183 ; control:inst2|q[1] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.217      ;
; -4.158 ; control:inst2|q[4] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.192      ;
; -4.153 ; control:inst2|q[0] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.187      ;
; -4.151 ; control:inst2|q[0] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.185      ;
; -4.142 ; control:inst2|q[3] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.176      ;
; -4.142 ; control:inst2|q[4] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.176      ;
; -4.140 ; control:inst2|q[3] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.174      ;
; -4.133 ; control:inst2|q[2] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.167      ;
; -4.098 ; control:inst2|q[2] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.132      ;
; -4.086 ; control:inst2|q[1] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.120      ;
; -4.048 ; control:inst2|q[4] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.608      ;
; -4.043 ; control:inst2|q[0] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.603      ;
; -4.037 ; control:inst2|q[1] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.071      ;
; -4.032 ; control:inst2|q[3] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.592      ;
; -4.032 ; control:inst2|q[4] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.592      ;
; -4.030 ; control:inst2|q[3] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.590      ;
; -4.023 ; control:inst2|q[2] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.583      ;
; -4.012 ; control:inst2|q[4] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.046      ;
; -4.007 ; control:inst2|q[0] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.041      ;
; -4.005 ; control:inst2|q[0] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.039      ;
; -3.996 ; control:inst2|q[3] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.030      ;
; -3.996 ; control:inst2|q[4] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.030      ;
; -3.994 ; control:inst2|q[3] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.028      ;
; -3.988 ; control:inst2|q[2] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.548      ;
; -3.987 ; control:inst2|q[2] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 5.021      ;
; -3.976 ; control:inst2|q[1] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.536      ;
; -3.952 ; control:inst2|q[2] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.986      ;
; -3.940 ; control:inst2|q[1] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.974      ;
; -3.927 ; control:inst2|q[1] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.487      ;
; -3.902 ; control:inst2|q[4] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.462      ;
; -3.897 ; control:inst2|q[0] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.457      ;
; -3.895 ; control:inst2|q[0] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.455      ;
; -3.891 ; control:inst2|q[1] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.925      ;
; -3.886 ; control:inst2|q[3] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.446      ;
; -3.886 ; control:inst2|q[4] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.446      ;
; -3.884 ; control:inst2|q[3] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.444      ;
; -3.877 ; control:inst2|q[2] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.437      ;
; -3.866 ; control:inst2|q[4] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.900      ;
; -3.861 ; control:inst2|q[0] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.895      ;
; -3.859 ; control:inst2|q[0] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.893      ;
; -3.850 ; control:inst2|q[3] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.884      ;
; -3.850 ; control:inst2|q[4] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.884      ;
; -3.848 ; control:inst2|q[3] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.882      ;
; -3.842 ; control:inst2|q[2] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.402      ;
; -3.841 ; control:inst2|q[2] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.875      ;
; -3.830 ; control:inst2|q[1] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.390      ;
; -3.806 ; control:inst2|q[2] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.840      ;
; -3.794 ; control:inst2|q[1] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.828      ;
; -3.781 ; control:inst2|q[1] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.341      ;
; -3.756 ; control:inst2|q[4] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.316      ;
; -3.751 ; control:inst2|q[0] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.311      ;
; -3.749 ; control:inst2|q[0] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.309      ;
; -3.745 ; control:inst2|q[1] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.779      ;
; -3.740 ; control:inst2|q[3] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.300      ;
; -3.740 ; control:inst2|q[4] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.300      ;
; -3.738 ; control:inst2|q[3] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.298      ;
; -3.731 ; control:inst2|q[2] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.291      ;
; -3.720 ; control:inst2|q[4] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.754      ;
; -3.715 ; control:inst2|q[0] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.749      ;
; -3.713 ; control:inst2|q[0] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.747      ;
; -3.704 ; control:inst2|q[3] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.738      ;
; -3.704 ; control:inst2|q[4] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.738      ;
; -3.702 ; control:inst2|q[3] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.736      ;
; -3.696 ; control:inst2|q[2] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.256      ;
; -3.695 ; control:inst2|q[2] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.729      ;
; -3.684 ; control:inst2|q[1] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.244      ;
; -3.660 ; control:inst2|q[2] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.694      ;
; -3.648 ; control:inst2|q[1] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.682      ;
; -3.635 ; control:inst2|q[1] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.195      ;
; -3.610 ; control:inst2|q[4] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.170      ;
; -3.605 ; control:inst2|q[0] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.165      ;
; -3.603 ; control:inst2|q[0] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.163      ;
; -3.599 ; control:inst2|q[1] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.543      ; 4.633      ;
; -3.594 ; control:inst2|q[3] ; phase_acc:inst3|acc[11] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.154      ;
; -3.594 ; control:inst2|q[4] ; phase_acc:inst3|acc[11] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.154      ;
; -3.592 ; control:inst2|q[3] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.152      ;
; -3.585 ; control:inst2|q[2] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.069      ; 4.145      ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst4'                                                                                   ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.258 ; control:inst2|q[0] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 2.179      ;
; -1.250 ; control:inst2|q[1] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 2.171      ;
; -1.205 ; control:inst2|q[0] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 2.126      ;
; -1.151 ; control:inst2|q[0] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 2.072      ;
; -1.145 ; control:inst2|q[3] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 2.066      ;
; -1.104 ; control:inst2|q[1] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 2.025      ;
; -1.074 ; control:inst2|q[1] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.995      ;
; -1.064 ; control:inst2|q[2] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.985      ;
; -1.059 ; control:inst2|q[0] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.980      ;
; -1.006 ; control:inst2|q[2] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.927      ;
; -1.005 ; control:inst2|q[0] ; control:inst2|q[1] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.926      ;
; -0.814 ; control:inst2|q[2] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.735      ;
; -0.802 ; control:inst2|q[4] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.723      ;
; -0.637 ; control:inst2|q[1] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.558      ;
; -0.498 ; control:inst2|q[3] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.419      ;
; -0.480 ; control:inst2|q[2] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.401      ;
; -0.447 ; control:inst2|q[3] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.368      ;
; -0.426 ; control:inst2|q[1] ; control:inst2|q[1] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.347      ;
; -0.201 ; control:inst2|q[4] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.080     ; 1.122      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst4'                                                                                   ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; control:inst2|q[0] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 0.746      ;
; 0.755 ; control:inst2|q[4] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.047      ;
; 0.799 ; control:inst2|q[1] ; control:inst2|q[1] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.091      ;
; 0.820 ; control:inst2|q[3] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.112      ;
; 0.838 ; control:inst2|q[2] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.130      ;
; 0.966 ; control:inst2|q[3] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.258      ;
; 1.081 ; control:inst2|q[1] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.373      ;
; 1.151 ; control:inst2|q[1] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.443      ;
; 1.175 ; control:inst2|q[3] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.467      ;
; 1.197 ; control:inst2|q[0] ; control:inst2|q[1] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.489      ;
; 1.199 ; control:inst2|q[2] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.491      ;
; 1.206 ; control:inst2|q[0] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.498      ;
; 1.208 ; control:inst2|q[2] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.500      ;
; 1.223 ; control:inst2|q[2] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.515      ;
; 1.224 ; control:inst2|q[4] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.516      ;
; 1.282 ; control:inst2|q[1] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.574      ;
; 1.291 ; control:inst2|q[1] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.583      ;
; 1.337 ; control:inst2|q[0] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.629      ;
; 1.346 ; control:inst2|q[0] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.080      ; 1.638      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK0'                                                                                              ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.607 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.393      ;
; 0.616 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.402      ;
; 0.717 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.029      ;
; 0.718 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.030      ;
; 0.720 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.032      ;
; 0.721 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.033      ;
; 0.722 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.034      ;
; 0.729 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.515      ;
; 0.735 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[3]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.028      ;
; 0.736 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[13] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[11] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[5]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[2]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[0]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[15] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[4]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[7]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[6]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[1]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.524      ;
; 0.739 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[16] ; CLK0         ; CLK0        ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[14] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[12] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[10] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[18] ; CLK0         ; CLK0        ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[17] ; CLK0         ; CLK0        ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.033      ;
; 0.744 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[30] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[29] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[28] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[27] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; phase_acc:inst3|acc[31] ; phase_acc:inst3|acc[31] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.058      ;
; 0.746 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.532      ;
; 0.747 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.533      ;
; 0.755 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.541      ;
; 0.756 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.542      ;
; 0.867 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.653      ;
; 0.869 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.655      ;
; 0.877 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.663      ;
; 0.878 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.664      ;
; 0.886 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.672      ;
; 0.887 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.673      ;
; 0.887 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.673      ;
; 0.895 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.681      ;
; 0.896 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.682      ;
; 0.896 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.682      ;
; 0.940 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[9]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.233      ;
; 1.007 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.793      ;
; 1.008 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.794      ;
; 1.009 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.795      ;
; 1.017 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.803      ;
; 1.018 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.804      ;
; 1.018 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.804      ;
; 1.026 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.812      ;
; 1.027 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.813      ;
; 1.027 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.813      ;
; 1.027 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.813      ;
; 1.035 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.821      ;
; 1.036 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.822      ;
; 1.036 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.822      ;
; 1.036 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.574      ; 1.822      ;
; 1.072 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.384      ;
; 1.073 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.385      ;
; 1.074 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.386      ;
; 1.081 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.393      ;
; 1.082 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.394      ;
; 1.090 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[2]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[4]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.402      ;
; 1.091 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[6]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[16] ; CLK0         ; CLK0        ; 0.000        ; 0.080      ; 1.383      ;
; 1.091 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[14] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[12] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.403      ;
; 1.092 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[18] ; CLK0         ; CLK0        ; 0.000        ; 0.080      ; 1.384      ;
; 1.092 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.385      ;
; 1.098 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[30] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.410      ;
; 1.098 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[28] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.410      ;
; 1.099 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[1]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[3]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[7]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.411      ;
; 1.100 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[15] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[17] ; CLK0         ; CLK0        ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[13] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[11] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[5]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[9]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.394      ;
; 1.107 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[31] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.419      ;
; 1.108 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[29] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.420      ;
; 1.108 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[27] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.420      ;
; 1.108 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.100      ; 1.420      ;
; 1.108 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[2]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[4]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[6]  ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[14] ; CLK0         ; CLK0        ; 0.000        ; 0.081      ; 1.402      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK0'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK0  ; Rise       ; CLK0                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; inst4                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[10]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[11]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[12]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[13]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[14]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[15]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[16]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[17]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[18]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[19]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[20]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[21]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[22]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[23]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[24]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[25]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[26]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[27]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[28]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[29]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[30]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[31]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[5]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[6]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[7]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[9]                                                                                  ;
; 0.167  ; 0.402        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; 0.168  ; 0.403        ; 0.235          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[19]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[20]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[21]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[22]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[23]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[24]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[25]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[26]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[27]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[28]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[29]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[30]                                                                                 ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[31]                                                                                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; inst4                                                                                                   ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[0]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[10]                                                                                 ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[11]                                                                                 ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[12]                                                                                 ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[13]                                                                                 ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[14]                                                                                 ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[15]                                                                                 ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[1]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[2]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[3]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[4]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[5]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[6]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[7]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[8]                                                                                  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[9]                                                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[16]                                                                                 ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[17]                                                                                 ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[18]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[0]                                                                                  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[10]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[11]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[12]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[13]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[14]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[15]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[16]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[17]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[18]                                                                                 ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[1]                                                                                  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[2]                                                                                  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[3]                                                                                  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[4]                                                                                  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[5]                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst4'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[0]     ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[1]     ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[2]     ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[3]     ;
; 0.246  ; 0.466        ; 0.220          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[0]     ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[1]     ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[2]     ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[3]     ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[0]|clk         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[1]|clk         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[2]|clk         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[3]|clk         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[4]|clk         ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4~clkctrl|inclk[0] ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4~clkctrl|outclk   ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[0]|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[1]|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[2]|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[3]|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[4]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLK0       ; -1.076 ; -0.992 ; Rise       ; CLK0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLK0       ; 1.406 ; 1.336 ; Rise       ; CLK0            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; L         ; CLK0       ; 5.540  ; 5.429  ; Rise       ; CLK0            ;
; Q[*]      ; CLK0       ; 9.738  ; 9.627  ; Rise       ; CLK0            ;
;  Q[0]     ; CLK0       ; 8.714  ; 8.489  ; Rise       ; CLK0            ;
;  Q[1]     ; CLK0       ; 8.112  ; 7.923  ; Rise       ; CLK0            ;
;  Q[2]     ; CLK0       ; 8.559  ; 8.326  ; Rise       ; CLK0            ;
;  Q[3]     ; CLK0       ; 8.747  ; 8.505  ; Rise       ; CLK0            ;
;  Q[4]     ; CLK0       ; 9.738  ; 9.627  ; Rise       ; CLK0            ;
;  Q[5]     ; CLK0       ; 8.315  ; 8.094  ; Rise       ; CLK0            ;
;  Q[6]     ; CLK0       ; 8.352  ; 8.166  ; Rise       ; CLK0            ;
;  Q[7]     ; CLK0       ; 7.953  ; 7.795  ; Rise       ; CLK0            ;
; L         ; CLK0       ; 5.540  ; 5.429  ; Fall       ; CLK0            ;
; LEDA[*]   ; inst4      ; 10.871 ; 10.825 ; Fall       ; inst4           ;
;  LEDA[0]  ; inst4      ; 8.959  ; 8.742  ; Fall       ; inst4           ;
;  LEDA[1]  ; inst4      ; 8.560  ; 8.688  ; Fall       ; inst4           ;
;  LEDA[2]  ; inst4      ; 9.249  ; 9.072  ; Fall       ; inst4           ;
;  LEDA[3]  ; inst4      ; 10.871 ; 10.825 ; Fall       ; inst4           ;
;  LEDA[4]  ; inst4      ; 9.057  ; 8.898  ; Fall       ; inst4           ;
;  LEDA[5]  ; inst4      ; 9.177  ; 8.974  ; Fall       ; inst4           ;
;  LEDA[6]  ; inst4      ; 9.609  ; 9.424  ; Fall       ; inst4           ;
; LEDB[*]   ; inst4      ; 9.926  ; 9.853  ; Fall       ; inst4           ;
;  LEDB[0]  ; inst4      ; 9.926  ; 9.625  ; Fall       ; inst4           ;
;  LEDB[2]  ; inst4      ; 9.612  ; 9.544  ; Fall       ; inst4           ;
;  LEDB[3]  ; inst4      ; 9.917  ; 9.625  ; Fall       ; inst4           ;
;  LEDB[4]  ; inst4      ; 9.692  ; 9.853  ; Fall       ; inst4           ;
;  LEDB[5]  ; inst4      ; 8.723  ; 8.936  ; Fall       ; inst4           ;
;  LEDB[6]  ; inst4      ; 9.066  ; 8.876  ; Fall       ; inst4           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; L         ; CLK0       ; 5.370 ; 5.263 ; Rise       ; CLK0            ;
; Q[*]      ; CLK0       ; 7.696 ; 7.543 ; Rise       ; CLK0            ;
;  Q[0]     ; CLK0       ; 8.422 ; 8.205 ; Rise       ; CLK0            ;
;  Q[1]     ; CLK0       ; 7.845 ; 7.662 ; Rise       ; CLK0            ;
;  Q[2]     ; CLK0       ; 8.274 ; 8.049 ; Rise       ; CLK0            ;
;  Q[3]     ; CLK0       ; 8.454 ; 8.220 ; Rise       ; CLK0            ;
;  Q[4]     ; CLK0       ; 9.463 ; 9.360 ; Rise       ; CLK0            ;
;  Q[5]     ; CLK0       ; 8.040 ; 7.826 ; Rise       ; CLK0            ;
;  Q[6]     ; CLK0       ; 8.079 ; 7.899 ; Rise       ; CLK0            ;
;  Q[7]     ; CLK0       ; 7.696 ; 7.543 ; Rise       ; CLK0            ;
; L         ; CLK0       ; 5.370 ; 5.263 ; Fall       ; CLK0            ;
; LEDA[*]   ; inst4      ; 7.225 ; 7.329 ; Fall       ; inst4           ;
;  LEDA[0]  ; inst4      ; 7.978 ; 7.752 ; Fall       ; inst4           ;
;  LEDA[1]  ; inst4      ; 7.225 ; 7.426 ; Fall       ; inst4           ;
;  LEDA[2]  ; inst4      ; 7.625 ; 7.426 ; Fall       ; inst4           ;
;  LEDA[3]  ; inst4      ; 8.918 ; 8.814 ; Fall       ; inst4           ;
;  LEDA[4]  ; inst4      ; 7.478 ; 7.346 ; Fall       ; inst4           ;
;  LEDA[5]  ; inst4      ; 7.533 ; 7.329 ; Fall       ; inst4           ;
;  LEDA[6]  ; inst4      ; 7.641 ; 7.399 ; Fall       ; inst4           ;
; LEDB[*]   ; inst4      ; 7.598 ; 7.674 ; Fall       ; inst4           ;
;  LEDB[0]  ; inst4      ; 7.911 ; 7.674 ; Fall       ; inst4           ;
;  LEDB[2]  ; inst4      ; 8.060 ; 7.875 ; Fall       ; inst4           ;
;  LEDB[3]  ; inst4      ; 7.902 ; 7.674 ; Fall       ; inst4           ;
;  LEDB[4]  ; inst4      ; 7.598 ; 7.773 ; Fall       ; inst4           ;
;  LEDB[5]  ; inst4      ; 7.800 ; 7.911 ; Fall       ; inst4           ;
;  LEDB[6]  ; inst4      ; 8.233 ; 8.062 ; Fall       ; inst4           ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 305.34 MHz ; 238.04 MHz      ; CLK0       ; limit due to minimum period restriction (tmin) ;
; 493.34 MHz ; 402.09 MHz      ; inst4      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK0  ; -4.023 ; -122.878          ;
; inst4 ; -1.027 ; -4.717            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; inst4 ; 0.403 ; 0.000             ;
; CLK0  ; 0.541 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK0  ; -3.201 ; -80.880                         ;
; inst4 ; -1.487 ; -7.435                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK0'                                                                                          ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.023 ; control:inst2|q[3] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 5.075      ;
; -4.018 ; control:inst2|q[4] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 5.070      ;
; -3.909 ; control:inst2|q[2] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.961      ;
; -3.904 ; control:inst2|q[0] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.956      ;
; -3.899 ; control:inst2|q[0] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.951      ;
; -3.897 ; control:inst2|q[3] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.949      ;
; -3.892 ; control:inst2|q[4] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.944      ;
; -3.883 ; control:inst2|q[2] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.935      ;
; -3.863 ; control:inst2|q[1] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.915      ;
; -3.862 ; control:inst2|q[1] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.914      ;
; -3.858 ; control:inst2|q[3] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.910      ;
; -3.853 ; control:inst2|q[4] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.905      ;
; -3.783 ; control:inst2|q[2] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.835      ;
; -3.778 ; control:inst2|q[0] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.830      ;
; -3.773 ; control:inst2|q[0] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.825      ;
; -3.771 ; control:inst2|q[3] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.823      ;
; -3.766 ; control:inst2|q[4] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.818      ;
; -3.757 ; control:inst2|q[2] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.809      ;
; -3.737 ; control:inst2|q[1] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.789      ;
; -3.736 ; control:inst2|q[1] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.788      ;
; -3.732 ; control:inst2|q[3] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.784      ;
; -3.727 ; control:inst2|q[4] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.779      ;
; -3.657 ; control:inst2|q[2] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.709      ;
; -3.652 ; control:inst2|q[0] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.704      ;
; -3.647 ; control:inst2|q[0] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.699      ;
; -3.645 ; control:inst2|q[3] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.697      ;
; -3.640 ; control:inst2|q[4] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.692      ;
; -3.631 ; control:inst2|q[2] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.683      ;
; -3.611 ; control:inst2|q[1] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.663      ;
; -3.610 ; control:inst2|q[1] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.662      ;
; -3.606 ; control:inst2|q[3] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.658      ;
; -3.601 ; control:inst2|q[4] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.653      ;
; -3.600 ; control:inst2|q[2] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.205      ;
; -3.590 ; control:inst2|q[0] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.195      ;
; -3.588 ; control:inst2|q[3] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.193      ;
; -3.583 ; control:inst2|q[4] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.188      ;
; -3.554 ; control:inst2|q[1] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.159      ;
; -3.549 ; control:inst2|q[3] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.154      ;
; -3.544 ; control:inst2|q[4] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.149      ;
; -3.531 ; control:inst2|q[2] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.583      ;
; -3.526 ; control:inst2|q[0] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.578      ;
; -3.521 ; control:inst2|q[0] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.573      ;
; -3.519 ; control:inst2|q[3] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.571      ;
; -3.514 ; control:inst2|q[4] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.566      ;
; -3.505 ; control:inst2|q[2] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.557      ;
; -3.485 ; control:inst2|q[1] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.537      ;
; -3.484 ; control:inst2|q[1] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.536      ;
; -3.480 ; control:inst2|q[3] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.532      ;
; -3.475 ; control:inst2|q[4] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.527      ;
; -3.474 ; control:inst2|q[2] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.079      ;
; -3.469 ; control:inst2|q[0] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.074      ;
; -3.464 ; control:inst2|q[0] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.069      ;
; -3.462 ; control:inst2|q[3] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.067      ;
; -3.457 ; control:inst2|q[4] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.062      ;
; -3.448 ; control:inst2|q[2] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.053      ;
; -3.428 ; control:inst2|q[1] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.033      ;
; -3.427 ; control:inst2|q[1] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.032      ;
; -3.423 ; control:inst2|q[3] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.028      ;
; -3.418 ; control:inst2|q[4] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 4.023      ;
; -3.405 ; control:inst2|q[2] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.457      ;
; -3.400 ; control:inst2|q[0] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.452      ;
; -3.395 ; control:inst2|q[0] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.447      ;
; -3.393 ; control:inst2|q[3] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.445      ;
; -3.388 ; control:inst2|q[4] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.440      ;
; -3.379 ; control:inst2|q[2] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.431      ;
; -3.359 ; control:inst2|q[1] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.411      ;
; -3.358 ; control:inst2|q[1] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.410      ;
; -3.354 ; control:inst2|q[3] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.406      ;
; -3.349 ; control:inst2|q[4] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.401      ;
; -3.348 ; control:inst2|q[2] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.953      ;
; -3.343 ; control:inst2|q[0] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.948      ;
; -3.338 ; control:inst2|q[0] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.943      ;
; -3.336 ; control:inst2|q[3] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.941      ;
; -3.331 ; control:inst2|q[4] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.936      ;
; -3.322 ; control:inst2|q[2] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.927      ;
; -3.302 ; control:inst2|q[1] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.907      ;
; -3.301 ; control:inst2|q[1] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.906      ;
; -3.297 ; control:inst2|q[3] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.902      ;
; -3.292 ; control:inst2|q[4] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.897      ;
; -3.279 ; control:inst2|q[2] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.331      ;
; -3.274 ; control:inst2|q[0] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.326      ;
; -3.269 ; control:inst2|q[0] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.321      ;
; -3.267 ; control:inst2|q[3] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.319      ;
; -3.262 ; control:inst2|q[4] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.314      ;
; -3.253 ; control:inst2|q[2] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.305      ;
; -3.233 ; control:inst2|q[1] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.285      ;
; -3.232 ; control:inst2|q[1] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.284      ;
; -3.228 ; control:inst2|q[3] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.280      ;
; -3.223 ; control:inst2|q[4] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.275      ;
; -3.222 ; control:inst2|q[2] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.827      ;
; -3.217 ; control:inst2|q[0] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.822      ;
; -3.212 ; control:inst2|q[0] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.817      ;
; -3.210 ; control:inst2|q[3] ; phase_acc:inst3|acc[11] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.815      ;
; -3.205 ; control:inst2|q[4] ; phase_acc:inst3|acc[11] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.810      ;
; -3.196 ; control:inst2|q[2] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.801      ;
; -3.176 ; control:inst2|q[1] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.781      ;
; -3.175 ; control:inst2|q[1] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.780      ;
; -3.171 ; control:inst2|q[3] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.776      ;
; -3.166 ; control:inst2|q[4] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; 0.113      ; 3.771      ;
; -3.148 ; control:inst2|q[0] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.560      ; 4.200      ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst4'                                                                                    ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.027 ; control:inst2|q[0] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.958      ;
; -1.012 ; control:inst2|q[1] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.943      ;
; -0.966 ; control:inst2|q[0] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.897      ;
; -0.959 ; control:inst2|q[0] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.890      ;
; -0.927 ; control:inst2|q[3] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.858      ;
; -0.886 ; control:inst2|q[1] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.817      ;
; -0.853 ; control:inst2|q[2] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.784      ;
; -0.847 ; control:inst2|q[1] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.778      ;
; -0.840 ; control:inst2|q[0] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.771      ;
; -0.833 ; control:inst2|q[0] ; control:inst2|q[1] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.764      ;
; -0.830 ; control:inst2|q[2] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.761      ;
; -0.636 ; control:inst2|q[2] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.567      ;
; -0.620 ; control:inst2|q[4] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.551      ;
; -0.479 ; control:inst2|q[1] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.410      ;
; -0.356 ; control:inst2|q[3] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.287      ;
; -0.333 ; control:inst2|q[2] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.264      ;
; -0.306 ; control:inst2|q[3] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.237      ;
; -0.278 ; control:inst2|q[1] ; control:inst2|q[1] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.209      ;
; -0.121 ; control:inst2|q[4] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.071     ; 1.052      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst4'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; control:inst2|q[0] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 0.669      ;
; 0.673 ; control:inst2|q[4] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 0.939      ;
; 0.746 ; control:inst2|q[1] ; control:inst2|q[1] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.012      ;
; 0.768 ; control:inst2|q[3] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.034      ;
; 0.780 ; control:inst2|q[2] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.046      ;
; 0.914 ; control:inst2|q[3] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.180      ;
; 1.013 ; control:inst2|q[1] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.279      ;
; 1.067 ; control:inst2|q[1] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.333      ;
; 1.090 ; control:inst2|q[3] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.356      ;
; 1.099 ; control:inst2|q[2] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.365      ;
; 1.102 ; control:inst2|q[0] ; control:inst2|q[1] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.368      ;
; 1.114 ; control:inst2|q[2] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.380      ;
; 1.117 ; control:inst2|q[0] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.383      ;
; 1.141 ; control:inst2|q[2] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.407      ;
; 1.146 ; control:inst2|q[4] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.412      ;
; 1.173 ; control:inst2|q[1] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.439      ;
; 1.189 ; control:inst2|q[1] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.455      ;
; 1.224 ; control:inst2|q[0] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.490      ;
; 1.239 ; control:inst2|q[0] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.071      ; 1.505      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK0'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.541 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.274      ;
; 0.558 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.291      ;
; 0.638 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.371      ;
; 0.662 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.395      ;
; 0.663 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.396      ;
; 0.666 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.952      ;
; 0.666 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.399      ;
; 0.666 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.952      ;
; 0.668 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.954      ;
; 0.672 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.958      ;
; 0.672 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.958      ;
; 0.679 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.412      ;
; 0.680 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.413      ;
; 0.683 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[13] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[11] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[5]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[3]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[15] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[0]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[6]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[2]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[7]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[4]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[1]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[14] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[29] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[17] ; CLK0         ; CLK0        ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[16] ; CLK0         ; CLK0        ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[12] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[10] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[30] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[28] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[27] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[18] ; CLK0         ; CLK0        ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; phase_acc:inst3|acc[31] ; phase_acc:inst3|acc[31] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.977      ;
; 0.691 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.977      ;
; 0.693 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 0.979      ;
; 0.754 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.487      ;
; 0.760 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.493      ;
; 0.783 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.516      ;
; 0.784 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.517      ;
; 0.784 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.517      ;
; 0.785 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.518      ;
; 0.788 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.521      ;
; 0.801 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.534      ;
; 0.801 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.534      ;
; 0.802 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.535      ;
; 0.853 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[9]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.121      ;
; 0.876 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.609      ;
; 0.876 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.609      ;
; 0.882 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.615      ;
; 0.905 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.638      ;
; 0.906 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.639      ;
; 0.906 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.639      ;
; 0.906 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.639      ;
; 0.907 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.640      ;
; 0.907 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.640      ;
; 0.910 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.643      ;
; 0.923 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.656      ;
; 0.923 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.656      ;
; 0.924 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.657      ;
; 0.924 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.657      ;
; 0.987 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.273      ;
; 0.988 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.274      ;
; 0.988 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.274      ;
; 0.988 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.274      ;
; 0.993 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.279      ;
; 0.998 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.731      ;
; 0.998 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.731      ;
; 0.999 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.732      ;
; 1.002 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.288      ;
; 1.004 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[1]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[7]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.538      ; 1.737      ;
; 1.005 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[3]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[15] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[6]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[4]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[14] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[16] ; CLK0         ; CLK0        ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[12] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.292      ;
; 1.006 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[13] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[11] ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[5]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[17] ; CLK0         ; CLK0        ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[9]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.274      ;
; 1.008 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[2]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.276      ;
; 1.009 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[30] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.295      ;
; 1.010 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[28] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.296      ;
; 1.010 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[18] ; CLK0         ; CLK0        ; 0.000        ; 0.072      ; 1.277      ;
; 1.011 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[29] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.297      ;
; 1.011 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[27] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.297      ;
; 1.011 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[31] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.297      ;
; 1.012 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.298      ;
; 1.014 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.091      ; 1.300      ;
; 1.019 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.073      ; 1.287      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK0'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK0  ; Rise       ; CLK0                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; inst4                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[10]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[11]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[12]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[13]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[14]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[15]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[16]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[17]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[18]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[19]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[20]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[21]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[22]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[23]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[24]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[25]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[26]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[27]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[28]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[29]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[30]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[31]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[5]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[6]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[7]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK0  ; Rise       ; phase_acc:inst3|acc[9]                                                                                  ;
; 0.172  ; 0.402        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; 0.179  ; 0.409        ; 0.230          ; Low Pulse Width  ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[19]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[20]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[21]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[22]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[23]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[24]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[25]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[26]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[27]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[28]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[29]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[30]                                                                                 ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[31]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; inst4                                                                                                   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[0]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[10]                                                                                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[11]                                                                                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[12]                                                                                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[13]                                                                                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[14]                                                                                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[15]                                                                                 ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[1]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[2]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[3]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[4]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[5]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[6]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[7]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[8]                                                                                  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[9]                                                                                  ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[16]                                                                                 ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[17]                                                                                 ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[18]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[0]                                                                                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[10]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[11]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[12]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[13]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[14]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[15]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[16]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[17]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[18]                                                                                 ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[1]                                                                                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[2]                                                                                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[3]                                                                                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[4]                                                                                  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; CLK0  ; Rise       ; phase_acc:inst3|acc[5]                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst4'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[0]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[1]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[2]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[3]     ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[0]     ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[1]     ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[2]     ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[3]     ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[0]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[1]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[2]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[3]|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[4]|clk         ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4~clkctrl|inclk[0] ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4|q                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[0]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[1]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[2]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[3]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[4]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLK0       ; -0.963 ; -0.869 ; Rise       ; CLK0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLK0       ; 1.262 ; 1.180 ; Rise       ; CLK0            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; L         ; CLK0       ; 5.092 ; 4.912 ; Rise       ; CLK0            ;
; Q[*]      ; CLK0       ; 8.832 ; 8.600 ; Rise       ; CLK0            ;
;  Q[0]     ; CLK0       ; 7.973 ; 7.644 ; Rise       ; CLK0            ;
;  Q[1]     ; CLK0       ; 7.411 ; 7.129 ; Rise       ; CLK0            ;
;  Q[2]     ; CLK0       ; 7.829 ; 7.498 ; Rise       ; CLK0            ;
;  Q[3]     ; CLK0       ; 8.010 ; 7.656 ; Rise       ; CLK0            ;
;  Q[4]     ; CLK0       ; 8.832 ; 8.600 ; Rise       ; CLK0            ;
;  Q[5]     ; CLK0       ; 7.588 ; 7.285 ; Rise       ; CLK0            ;
;  Q[6]     ; CLK0       ; 7.642 ; 7.339 ; Rise       ; CLK0            ;
;  Q[7]     ; CLK0       ; 7.264 ; 7.006 ; Rise       ; CLK0            ;
; L         ; CLK0       ; 5.092 ; 4.912 ; Fall       ; CLK0            ;
; LEDA[*]   ; inst4      ; 9.969 ; 9.772 ; Fall       ; inst4           ;
;  LEDA[0]  ; inst4      ; 8.242 ; 7.870 ; Fall       ; inst4           ;
;  LEDA[1]  ; inst4      ; 7.812 ; 7.985 ; Fall       ; inst4           ;
;  LEDA[2]  ; inst4      ; 8.526 ; 8.283 ; Fall       ; inst4           ;
;  LEDA[3]  ; inst4      ; 9.969 ; 9.772 ; Fall       ; inst4           ;
;  LEDA[4]  ; inst4      ; 8.330 ; 8.128 ; Fall       ; inst4           ;
;  LEDA[5]  ; inst4      ; 8.478 ; 8.190 ; Fall       ; inst4           ;
;  LEDA[6]  ; inst4      ; 8.891 ; 8.582 ; Fall       ; inst4           ;
; LEDB[*]   ; inst4      ; 9.187 ; 9.071 ; Fall       ; inst4           ;
;  LEDB[0]  ; inst4      ; 9.187 ; 8.611 ; Fall       ; inst4           ;
;  LEDB[2]  ; inst4      ; 8.820 ; 8.772 ; Fall       ; inst4           ;
;  LEDB[3]  ; inst4      ; 9.179 ; 8.612 ; Fall       ; inst4           ;
;  LEDB[4]  ; inst4      ; 8.854 ; 9.071 ; Fall       ; inst4           ;
;  LEDB[5]  ; inst4      ; 7.798 ; 8.210 ; Fall       ; inst4           ;
;  LEDB[6]  ; inst4      ; 8.342 ; 7.949 ; Fall       ; inst4           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; L         ; CLK0       ; 4.916 ; 4.744 ; Rise       ; CLK0            ;
; Q[*]      ; CLK0       ; 7.010 ; 6.761 ; Rise       ; CLK0            ;
;  Q[0]     ; CLK0       ; 7.686 ; 7.370 ; Rise       ; CLK0            ;
;  Q[1]     ; CLK0       ; 7.148 ; 6.876 ; Rise       ; CLK0            ;
;  Q[2]     ; CLK0       ; 7.548 ; 7.230 ; Rise       ; CLK0            ;
;  Q[3]     ; CLK0       ; 7.722 ; 7.382 ; Rise       ; CLK0            ;
;  Q[4]     ; CLK0       ; 8.562 ; 8.341 ; Rise       ; CLK0            ;
;  Q[5]     ; CLK0       ; 7.317 ; 7.025 ; Rise       ; CLK0            ;
;  Q[6]     ; CLK0       ; 7.373 ; 7.081 ; Rise       ; CLK0            ;
;  Q[7]     ; CLK0       ; 7.010 ; 6.761 ; Rise       ; CLK0            ;
; L         ; CLK0       ; 4.916 ; 4.744 ; Fall       ; CLK0            ;
; LEDA[*]   ; inst4      ; 6.462 ; 6.550 ; Fall       ; inst4           ;
;  LEDA[0]  ; inst4      ; 7.208 ; 6.941 ; Fall       ; inst4           ;
;  LEDA[1]  ; inst4      ; 6.462 ; 6.724 ; Fall       ; inst4           ;
;  LEDA[2]  ; inst4      ; 6.865 ; 6.690 ; Fall       ; inst4           ;
;  LEDA[3]  ; inst4      ; 8.036 ; 7.855 ; Fall       ; inst4           ;
;  LEDA[4]  ; inst4      ; 6.809 ; 6.550 ; Fall       ; inst4           ;
;  LEDA[5]  ; inst4      ; 6.794 ; 6.574 ; Fall       ; inst4           ;
;  LEDA[6]  ; inst4      ; 6.941 ; 6.650 ; Fall       ; inst4           ;
; LEDB[*]   ; inst4      ; 6.795 ; 6.900 ; Fall       ; inst4           ;
;  LEDB[0]  ; inst4      ; 7.208 ; 6.900 ; Fall       ; inst4           ;
;  LEDB[2]  ; inst4      ; 7.268 ; 7.132 ; Fall       ; inst4           ;
;  LEDB[3]  ; inst4      ; 7.201 ; 6.902 ; Fall       ; inst4           ;
;  LEDB[4]  ; inst4      ; 6.795 ; 7.064 ; Fall       ; inst4           ;
;  LEDB[5]  ; inst4      ; 6.968 ; 7.218 ; Fall       ; inst4           ;
;  LEDB[6]  ; inst4      ; 7.547 ; 7.199 ; Fall       ; inst4           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK0  ; -1.808 ; -46.176           ;
; inst4 ; 0.004  ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; inst4 ; 0.185 ; 0.000             ;
; CLK0  ; 0.253 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK0  ; -3.000 ; -48.534                         ;
; inst4 ; -1.000 ; -5.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK0'                                                                                          ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.808 ; control:inst2|q[2] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.472      ;
; -1.780 ; control:inst2|q[1] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.444      ;
; -1.766 ; control:inst2|q[4] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.430      ;
; -1.762 ; control:inst2|q[4] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.426      ;
; -1.758 ; control:inst2|q[3] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.422      ;
; -1.754 ; control:inst2|q[3] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.418      ;
; -1.744 ; control:inst2|q[2] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.408      ;
; -1.740 ; control:inst2|q[2] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.404      ;
; -1.730 ; control:inst2|q[0] ; phase_acc:inst3|acc[31] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.394      ;
; -1.716 ; control:inst2|q[1] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.380      ;
; -1.712 ; control:inst2|q[1] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.376      ;
; -1.706 ; control:inst2|q[0] ; phase_acc:inst3|acc[30] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.370      ;
; -1.698 ; control:inst2|q[4] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.362      ;
; -1.694 ; control:inst2|q[4] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.358      ;
; -1.690 ; control:inst2|q[3] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.354      ;
; -1.686 ; control:inst2|q[3] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.350      ;
; -1.676 ; control:inst2|q[2] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.340      ;
; -1.672 ; control:inst2|q[2] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.336      ;
; -1.662 ; control:inst2|q[0] ; phase_acc:inst3|acc[29] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.326      ;
; -1.648 ; control:inst2|q[1] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.312      ;
; -1.644 ; control:inst2|q[1] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.308      ;
; -1.638 ; control:inst2|q[0] ; phase_acc:inst3|acc[28] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.302      ;
; -1.630 ; control:inst2|q[4] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.294      ;
; -1.626 ; control:inst2|q[4] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.290      ;
; -1.622 ; control:inst2|q[3] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.286      ;
; -1.618 ; control:inst2|q[3] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.282      ;
; -1.608 ; control:inst2|q[2] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.272      ;
; -1.604 ; control:inst2|q[2] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.268      ;
; -1.594 ; control:inst2|q[0] ; phase_acc:inst3|acc[27] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.258      ;
; -1.580 ; control:inst2|q[1] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.244      ;
; -1.576 ; control:inst2|q[1] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.240      ;
; -1.570 ; control:inst2|q[0] ; phase_acc:inst3|acc[26] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.234      ;
; -1.562 ; control:inst2|q[4] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.226      ;
; -1.558 ; control:inst2|q[4] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.222      ;
; -1.554 ; control:inst2|q[3] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.218      ;
; -1.550 ; control:inst2|q[3] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.214      ;
; -1.545 ; control:inst2|q[4] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 2.018      ;
; -1.540 ; control:inst2|q[2] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.204      ;
; -1.537 ; control:inst2|q[3] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 2.010      ;
; -1.536 ; control:inst2|q[2] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.200      ;
; -1.527 ; control:inst2|q[2] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 2.000      ;
; -1.526 ; control:inst2|q[0] ; phase_acc:inst3|acc[25] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.190      ;
; -1.523 ; control:inst2|q[2] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.996      ;
; -1.512 ; control:inst2|q[1] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.176      ;
; -1.508 ; control:inst2|q[1] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.172      ;
; -1.502 ; control:inst2|q[0] ; phase_acc:inst3|acc[24] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.166      ;
; -1.499 ; control:inst2|q[1] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.972      ;
; -1.495 ; control:inst2|q[1] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.968      ;
; -1.494 ; control:inst2|q[4] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.158      ;
; -1.490 ; control:inst2|q[4] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.154      ;
; -1.489 ; control:inst2|q[0] ; phase_acc:inst3|acc[18] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.962      ;
; -1.486 ; control:inst2|q[3] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.150      ;
; -1.482 ; control:inst2|q[3] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.146      ;
; -1.481 ; control:inst2|q[4] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.954      ;
; -1.477 ; control:inst2|q[4] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.950      ;
; -1.473 ; control:inst2|q[3] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.946      ;
; -1.472 ; control:inst2|q[2] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.136      ;
; -1.469 ; control:inst2|q[3] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.942      ;
; -1.468 ; control:inst2|q[2] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.132      ;
; -1.459 ; control:inst2|q[2] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.932      ;
; -1.458 ; control:inst2|q[0] ; phase_acc:inst3|acc[23] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.122      ;
; -1.454 ; control:inst2|q[2] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.928      ;
; -1.445 ; control:inst2|q[0] ; phase_acc:inst3|acc[17] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.918      ;
; -1.444 ; control:inst2|q[1] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.108      ;
; -1.440 ; control:inst2|q[1] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.104      ;
; -1.434 ; control:inst2|q[0] ; phase_acc:inst3|acc[22] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.098      ;
; -1.431 ; control:inst2|q[1] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.904      ;
; -1.426 ; control:inst2|q[4] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.090      ;
; -1.426 ; control:inst2|q[1] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.900      ;
; -1.422 ; control:inst2|q[4] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.086      ;
; -1.421 ; control:inst2|q[0] ; phase_acc:inst3|acc[16] ; inst4        ; CLK0        ; 0.500        ; -0.004     ; 1.894      ;
; -1.418 ; control:inst2|q[3] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.082      ;
; -1.414 ; control:inst2|q[3] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.078      ;
; -1.412 ; control:inst2|q[4] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.886      ;
; -1.408 ; control:inst2|q[4] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.882      ;
; -1.404 ; control:inst2|q[2] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.068      ;
; -1.404 ; control:inst2|q[3] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.878      ;
; -1.400 ; control:inst2|q[2] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.064      ;
; -1.400 ; control:inst2|q[3] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.874      ;
; -1.390 ; control:inst2|q[0] ; phase_acc:inst3|acc[21] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.054      ;
; -1.390 ; control:inst2|q[2] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.864      ;
; -1.386 ; control:inst2|q[2] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.860      ;
; -1.376 ; control:inst2|q[0] ; phase_acc:inst3|acc[15] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.850      ;
; -1.376 ; control:inst2|q[1] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.040      ;
; -1.372 ; control:inst2|q[1] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.036      ;
; -1.366 ; control:inst2|q[0] ; phase_acc:inst3|acc[20] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.030      ;
; -1.362 ; control:inst2|q[1] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.836      ;
; -1.358 ; control:inst2|q[4] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.022      ;
; -1.358 ; control:inst2|q[1] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.832      ;
; -1.352 ; control:inst2|q[0] ; phase_acc:inst3|acc[14] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.826      ;
; -1.350 ; control:inst2|q[3] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 2.014      ;
; -1.344 ; control:inst2|q[4] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.818      ;
; -1.340 ; control:inst2|q[4] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.814      ;
; -1.336 ; control:inst2|q[3] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.810      ;
; -1.332 ; control:inst2|q[3] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.806      ;
; -1.322 ; control:inst2|q[0] ; phase_acc:inst3|acc[19] ; inst4        ; CLK0        ; 0.500        ; 0.187      ; 1.986      ;
; -1.322 ; control:inst2|q[2] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.796      ;
; -1.318 ; control:inst2|q[2] ; phase_acc:inst3|acc[11] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.792      ;
; -1.308 ; control:inst2|q[0] ; phase_acc:inst3|acc[13] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.782      ;
; -1.294 ; control:inst2|q[1] ; phase_acc:inst3|acc[12] ; inst4        ; CLK0        ; 0.500        ; -0.003     ; 1.768      ;
+--------+--------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst4'                                                                                   ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.004 ; control:inst2|q[0] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.945      ;
; 0.017 ; control:inst2|q[1] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.932      ;
; 0.040 ; control:inst2|q[0] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.909      ;
; 0.069 ; control:inst2|q[3] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.880      ;
; 0.081 ; control:inst2|q[1] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.868      ;
; 0.083 ; control:inst2|q[0] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.866      ;
; 0.085 ; control:inst2|q[1] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.864      ;
; 0.108 ; control:inst2|q[0] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.841      ;
; 0.110 ; control:inst2|q[2] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.839      ;
; 0.150 ; control:inst2|q[2] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.799      ;
; 0.151 ; control:inst2|q[0] ; control:inst2|q[1] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.798      ;
; 0.200 ; control:inst2|q[2] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.749      ;
; 0.202 ; control:inst2|q[4] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.747      ;
; 0.290 ; control:inst2|q[1] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.659      ;
; 0.340 ; control:inst2|q[3] ; control:inst2|q[0] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.609      ;
; 0.345 ; control:inst2|q[2] ; control:inst2|q[2] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.604      ;
; 0.361 ; control:inst2|q[3] ; control:inst2|q[3] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.588      ;
; 0.370 ; control:inst2|q[1] ; control:inst2|q[1] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.579      ;
; 0.466 ; control:inst2|q[4] ; control:inst2|q[4] ; inst4        ; inst4       ; 1.000        ; -0.038     ; 0.483      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst4'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; control:inst2|q[0] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.307      ;
; 0.290 ; control:inst2|q[4] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.412      ;
; 0.325 ; control:inst2|q[1] ; control:inst2|q[1] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.447      ;
; 0.336 ; control:inst2|q[3] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.458      ;
; 0.344 ; control:inst2|q[2] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.466      ;
; 0.389 ; control:inst2|q[3] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.511      ;
; 0.434 ; control:inst2|q[1] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.556      ;
; 0.473 ; control:inst2|q[1] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.595      ;
; 0.485 ; control:inst2|q[3] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.607      ;
; 0.498 ; control:inst2|q[2] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.620      ;
; 0.499 ; control:inst2|q[4] ; control:inst2|q[0] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.621      ;
; 0.502 ; control:inst2|q[0] ; control:inst2|q[1] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; control:inst2|q[2] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.624      ;
; 0.505 ; control:inst2|q[0] ; control:inst2|q[2] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.627      ;
; 0.505 ; control:inst2|q[2] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.627      ;
; 0.536 ; control:inst2|q[1] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.658      ;
; 0.539 ; control:inst2|q[1] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.661      ;
; 0.568 ; control:inst2|q[0] ; control:inst2|q[3] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.690      ;
; 0.571 ; control:inst2|q[0] ; control:inst2|q[4] ; inst4        ; inst4       ; 0.000        ; 0.038      ; 0.693      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK0'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.253 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.573      ;
; 0.256 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.576      ;
; 0.284 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.413      ;
; 0.285 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.416      ;
; 0.287 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.416      ;
; 0.293 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[16] ; CLK0         ; CLK0        ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[15] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[13] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[11] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[5]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[3]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[0]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[18] ; CLK0         ; CLK0        ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[17] ; CLK0         ; CLK0        ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[7]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[6]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[4]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[2]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[1]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[14] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[12] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; phase_acc:inst3|acc[31] ; phase_acc:inst3|acc[31] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[10] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[30] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[29] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[27] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[28] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.427      ;
; 0.306 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.626      ;
; 0.309 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.629      ;
; 0.318 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.638      ;
; 0.319 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.639      ;
; 0.321 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.641      ;
; 0.322 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.642      ;
; 0.361 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[9]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.481      ;
; 0.371 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.690      ;
; 0.372 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.692      ;
; 0.374 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.693      ;
; 0.375 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.695      ;
; 0.384 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.704      ;
; 0.385 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.705      ;
; 0.386 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.705      ;
; 0.387 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.707      ;
; 0.388 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.708      ;
; 0.389 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.708      ;
; 0.433 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.562      ;
; 0.434 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.563      ;
; 0.435 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.564      ;
; 0.437 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.756      ;
; 0.438 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.758      ;
; 0.438 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.757      ;
; 0.440 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.759      ;
; 0.441 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[16] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.761      ;
; 0.441 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.760      ;
; 0.442 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[18] ; CLK0         ; CLK0        ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[6]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[4]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[2]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[14] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[12] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.573      ;
; 0.445 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[30] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[28] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.574      ;
; 0.446 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.575      ;
; 0.447 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.576      ;
; 0.448 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.577      ;
; 0.450 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[23] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.770      ;
; 0.451 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[17] ; CLK0         ; CLK0        ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[25] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.771      ;
; 0.452 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[7]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[1]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[21] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.771      ;
; 0.452 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[19] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.771      ;
; 0.453 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[15] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[13] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[5]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[3]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[9]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[24] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.773      ;
; 0.454 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[11] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[18] ; CLK0         ; CLK0        ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[26] ; CLK0         ; CLK0        ; 0.000        ; 0.236      ; 0.774      ;
; 0.455 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[22] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.774      ;
; 0.455 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[20] ; CLK0         ; CLK0        ; 0.000        ; 0.235      ; 0.774      ;
; 0.455 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[2]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[8]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[31] ; CLK0         ; CLK0        ; 0.000        ; 0.045      ; 0.585      ;
; 0.456 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[10] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[16] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[6]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[4]  ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[14] ; CLK0         ; CLK0        ; 0.000        ; 0.036      ; 0.576      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK0'                                                                                                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK0  ; Rise       ; CLK0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; inst4                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[16]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[17]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[18]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[19]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[20]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[21]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[22]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[23]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[24]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[25]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[26]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[27]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[28]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[29]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[30]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[31]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK0  ; Rise       ; phase_acc:inst3|acc[9]                                                                                  ;
; -0.128 ; 0.102        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[0]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[1]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[2]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[3]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[4]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[5]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[6]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; CLK0  ; Rise       ; ROM:inst|altsyncram:altsyncram_component|altsyncram_v6r3:auto_generated|q_a[7]                          ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[19]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[20]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[21]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[22]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[23]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[24]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[25]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[26]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[27]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[28]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[29]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[30]                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[31]                                                                                 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; inst4                                                                                                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[0]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[10]                                                                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[11]                                                                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[12]                                                                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[13]                                                                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[14]                                                                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[15]                                                                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[1]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[2]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[3]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[4]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[5]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[6]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[7]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[8]                                                                                  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[9]                                                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[16]                                                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[17]                                                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK0  ; Rise       ; phase_acc:inst3|acc[18]                                                                                 ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[19]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[20]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[21]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[22]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[23]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[24]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[25]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[26]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[27]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[28]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[29]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[30]|clk                                                                                       ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst3|acc[31]|clk                                                                                       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst4|clk                                                                                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; CLK0  ; Rise       ; inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst4'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[0]     ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[1]     ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[2]     ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[3]     ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[0]     ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[1]     ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[2]     ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[3]     ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; inst4 ; Fall       ; control:inst2|q[4]     ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[0]|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[1]|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[2]|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[3]|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst2|q[4]|clk         ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inst4 ; Rise       ; inst4|q                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4~clkctrl|inclk[0] ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst4~clkctrl|outclk   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[0]|clk         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[1]|clk         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[2]|clk         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[3]|clk         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; inst4 ; Rise       ; inst2|q[4]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLK0       ; -0.528 ; -0.153 ; Rise       ; CLK0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLK0       ; 0.667 ; 0.298 ; Rise       ; CLK0            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; L         ; CLK0       ; 3.019 ; 2.699 ; Rise       ; CLK0            ;
; Q[*]      ; CLK0       ; 4.786 ; 4.938 ; Rise       ; CLK0            ;
;  Q[0]     ; CLK0       ; 4.048 ; 4.172 ; Rise       ; CLK0            ;
;  Q[1]     ; CLK0       ; 3.767 ; 3.852 ; Rise       ; CLK0            ;
;  Q[2]     ; CLK0       ; 3.973 ; 4.079 ; Rise       ; CLK0            ;
;  Q[3]     ; CLK0       ; 4.053 ; 4.174 ; Rise       ; CLK0            ;
;  Q[4]     ; CLK0       ; 4.786 ; 4.938 ; Rise       ; CLK0            ;
;  Q[5]     ; CLK0       ; 3.856 ; 3.952 ; Rise       ; CLK0            ;
;  Q[6]     ; CLK0       ; 3.895 ; 4.010 ; Rise       ; CLK0            ;
;  Q[7]     ; CLK0       ; 3.728 ; 3.820 ; Rise       ; CLK0            ;
; L         ; CLK0       ; 3.019 ; 2.699 ; Fall       ; CLK0            ;
; LEDA[*]   ; inst4      ; 5.278 ; 5.411 ; Fall       ; inst4           ;
;  LEDA[0]  ; inst4      ; 4.156 ; 4.217 ; Fall       ; inst4           ;
;  LEDA[1]  ; inst4      ; 4.080 ; 4.087 ; Fall       ; inst4           ;
;  LEDA[2]  ; inst4      ; 4.285 ; 4.348 ; Fall       ; inst4           ;
;  LEDA[3]  ; inst4      ; 5.278 ; 5.411 ; Fall       ; inst4           ;
;  LEDA[4]  ; inst4      ; 4.233 ; 4.224 ; Fall       ; inst4           ;
;  LEDA[5]  ; inst4      ; 4.235 ; 4.292 ; Fall       ; inst4           ;
;  LEDA[6]  ; inst4      ; 4.422 ; 4.501 ; Fall       ; inst4           ;
; LEDB[*]   ; inst4      ; 4.622 ; 4.647 ; Fall       ; inst4           ;
;  LEDB[0]  ; inst4      ; 4.432 ; 4.634 ; Fall       ; inst4           ;
;  LEDB[2]  ; inst4      ; 4.497 ; 4.511 ; Fall       ; inst4           ;
;  LEDB[3]  ; inst4      ; 4.447 ; 4.647 ; Fall       ; inst4           ;
;  LEDB[4]  ; inst4      ; 4.622 ; 4.583 ; Fall       ; inst4           ;
;  LEDB[5]  ; inst4      ; 4.215 ; 4.064 ; Fall       ; inst4           ;
;  LEDB[6]  ; inst4      ; 4.144 ; 4.317 ; Fall       ; inst4           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; L         ; CLK0       ; 2.950 ; 2.627 ; Rise       ; CLK0            ;
; Q[*]      ; CLK0       ; 3.610 ; 3.699 ; Rise       ; CLK0            ;
;  Q[0]     ; CLK0       ; 3.915 ; 4.034 ; Rise       ; CLK0            ;
;  Q[1]     ; CLK0       ; 3.646 ; 3.728 ; Rise       ; CLK0            ;
;  Q[2]     ; CLK0       ; 3.843 ; 3.946 ; Rise       ; CLK0            ;
;  Q[3]     ; CLK0       ; 3.919 ; 4.036 ; Rise       ; CLK0            ;
;  Q[4]     ; CLK0       ; 4.660 ; 4.810 ; Rise       ; CLK0            ;
;  Q[5]     ; CLK0       ; 3.730 ; 3.823 ; Rise       ; CLK0            ;
;  Q[6]     ; CLK0       ; 3.770 ; 3.882 ; Rise       ; CLK0            ;
;  Q[7]     ; CLK0       ; 3.610 ; 3.699 ; Rise       ; CLK0            ;
; L         ; CLK0       ; 2.950 ; 2.627 ; Fall       ; CLK0            ;
; LEDA[*]   ; inst4      ; 3.472 ; 3.448 ; Fall       ; inst4           ;
;  LEDA[0]  ; inst4      ; 3.670 ; 3.703 ; Fall       ; inst4           ;
;  LEDA[1]  ; inst4      ; 3.487 ; 3.448 ; Fall       ; inst4           ;
;  LEDA[2]  ; inst4      ; 3.590 ; 3.561 ; Fall       ; inst4           ;
;  LEDA[3]  ; inst4      ; 4.391 ; 4.476 ; Fall       ; inst4           ;
;  LEDA[4]  ; inst4      ; 3.472 ; 3.567 ; Fall       ; inst4           ;
;  LEDA[5]  ; inst4      ; 3.489 ; 3.504 ; Fall       ; inst4           ;
;  LEDA[6]  ; inst4      ; 3.523 ; 3.555 ; Fall       ; inst4           ;
; LEDB[*]   ; inst4      ; 3.635 ; 3.593 ; Fall       ; inst4           ;
;  LEDB[0]  ; inst4      ; 3.635 ; 3.687 ; Fall       ; inst4           ;
;  LEDB[2]  ; inst4      ; 3.799 ; 3.761 ; Fall       ; inst4           ;
;  LEDB[3]  ; inst4      ; 3.649 ; 3.699 ; Fall       ; inst4           ;
;  LEDB[4]  ; inst4      ; 3.670 ; 3.593 ; Fall       ; inst4           ;
;  LEDB[5]  ; inst4      ; 3.806 ; 3.661 ; Fall       ; inst4           ;
;  LEDB[6]  ; inst4      ; 3.804 ; 3.950 ; Fall       ; inst4           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.580   ; 0.185 ; N/A      ; N/A     ; -3.201              ;
;  CLK0            ; -4.580   ; 0.253 ; N/A      ; N/A     ; -3.201              ;
;  inst4           ; -1.258   ; 0.185 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -144.552 ; 0.0   ; 0.0      ; 0.0     ; -88.315             ;
;  CLK0            ; -138.784 ; 0.000 ; N/A      ; N/A     ; -80.880             ;
;  inst4           ; -5.768   ; 0.000 ; N/A      ; N/A     ; -7.435              ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLK0       ; -0.528 ; -0.153 ; Rise       ; CLK0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLK0       ; 1.406 ; 1.336 ; Rise       ; CLK0            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; L         ; CLK0       ; 5.540  ; 5.429  ; Rise       ; CLK0            ;
; Q[*]      ; CLK0       ; 9.738  ; 9.627  ; Rise       ; CLK0            ;
;  Q[0]     ; CLK0       ; 8.714  ; 8.489  ; Rise       ; CLK0            ;
;  Q[1]     ; CLK0       ; 8.112  ; 7.923  ; Rise       ; CLK0            ;
;  Q[2]     ; CLK0       ; 8.559  ; 8.326  ; Rise       ; CLK0            ;
;  Q[3]     ; CLK0       ; 8.747  ; 8.505  ; Rise       ; CLK0            ;
;  Q[4]     ; CLK0       ; 9.738  ; 9.627  ; Rise       ; CLK0            ;
;  Q[5]     ; CLK0       ; 8.315  ; 8.094  ; Rise       ; CLK0            ;
;  Q[6]     ; CLK0       ; 8.352  ; 8.166  ; Rise       ; CLK0            ;
;  Q[7]     ; CLK0       ; 7.953  ; 7.795  ; Rise       ; CLK0            ;
; L         ; CLK0       ; 5.540  ; 5.429  ; Fall       ; CLK0            ;
; LEDA[*]   ; inst4      ; 10.871 ; 10.825 ; Fall       ; inst4           ;
;  LEDA[0]  ; inst4      ; 8.959  ; 8.742  ; Fall       ; inst4           ;
;  LEDA[1]  ; inst4      ; 8.560  ; 8.688  ; Fall       ; inst4           ;
;  LEDA[2]  ; inst4      ; 9.249  ; 9.072  ; Fall       ; inst4           ;
;  LEDA[3]  ; inst4      ; 10.871 ; 10.825 ; Fall       ; inst4           ;
;  LEDA[4]  ; inst4      ; 9.057  ; 8.898  ; Fall       ; inst4           ;
;  LEDA[5]  ; inst4      ; 9.177  ; 8.974  ; Fall       ; inst4           ;
;  LEDA[6]  ; inst4      ; 9.609  ; 9.424  ; Fall       ; inst4           ;
; LEDB[*]   ; inst4      ; 9.926  ; 9.853  ; Fall       ; inst4           ;
;  LEDB[0]  ; inst4      ; 9.926  ; 9.625  ; Fall       ; inst4           ;
;  LEDB[2]  ; inst4      ; 9.612  ; 9.544  ; Fall       ; inst4           ;
;  LEDB[3]  ; inst4      ; 9.917  ; 9.625  ; Fall       ; inst4           ;
;  LEDB[4]  ; inst4      ; 9.692  ; 9.853  ; Fall       ; inst4           ;
;  LEDB[5]  ; inst4      ; 8.723  ; 8.936  ; Fall       ; inst4           ;
;  LEDB[6]  ; inst4      ; 9.066  ; 8.876  ; Fall       ; inst4           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; L         ; CLK0       ; 2.950 ; 2.627 ; Rise       ; CLK0            ;
; Q[*]      ; CLK0       ; 3.610 ; 3.699 ; Rise       ; CLK0            ;
;  Q[0]     ; CLK0       ; 3.915 ; 4.034 ; Rise       ; CLK0            ;
;  Q[1]     ; CLK0       ; 3.646 ; 3.728 ; Rise       ; CLK0            ;
;  Q[2]     ; CLK0       ; 3.843 ; 3.946 ; Rise       ; CLK0            ;
;  Q[3]     ; CLK0       ; 3.919 ; 4.036 ; Rise       ; CLK0            ;
;  Q[4]     ; CLK0       ; 4.660 ; 4.810 ; Rise       ; CLK0            ;
;  Q[5]     ; CLK0       ; 3.730 ; 3.823 ; Rise       ; CLK0            ;
;  Q[6]     ; CLK0       ; 3.770 ; 3.882 ; Rise       ; CLK0            ;
;  Q[7]     ; CLK0       ; 3.610 ; 3.699 ; Rise       ; CLK0            ;
; L         ; CLK0       ; 2.950 ; 2.627 ; Fall       ; CLK0            ;
; LEDA[*]   ; inst4      ; 3.472 ; 3.448 ; Fall       ; inst4           ;
;  LEDA[0]  ; inst4      ; 3.670 ; 3.703 ; Fall       ; inst4           ;
;  LEDA[1]  ; inst4      ; 3.487 ; 3.448 ; Fall       ; inst4           ;
;  LEDA[2]  ; inst4      ; 3.590 ; 3.561 ; Fall       ; inst4           ;
;  LEDA[3]  ; inst4      ; 4.391 ; 4.476 ; Fall       ; inst4           ;
;  LEDA[4]  ; inst4      ; 3.472 ; 3.567 ; Fall       ; inst4           ;
;  LEDA[5]  ; inst4      ; 3.489 ; 3.504 ; Fall       ; inst4           ;
;  LEDA[6]  ; inst4      ; 3.523 ; 3.555 ; Fall       ; inst4           ;
; LEDB[*]   ; inst4      ; 3.635 ; 3.593 ; Fall       ; inst4           ;
;  LEDB[0]  ; inst4      ; 3.635 ; 3.687 ; Fall       ; inst4           ;
;  LEDB[2]  ; inst4      ; 3.799 ; 3.761 ; Fall       ; inst4           ;
;  LEDB[3]  ; inst4      ; 3.649 ; 3.699 ; Fall       ; inst4           ;
;  LEDB[4]  ; inst4      ; 3.670 ; 3.593 ; Fall       ; inst4           ;
;  LEDB[5]  ; inst4      ; 3.806 ; 3.661 ; Fall       ; inst4           ;
;  LEDB[6]  ; inst4      ; 3.804 ; 3.950 ; Fall       ; inst4           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; L             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDB[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; LEDA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; LEDA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK0       ; CLK0     ; 544      ; 0        ; 0        ; 0        ;
; inst4      ; CLK0     ; 0        ; 2128     ; 0        ; 0        ;
; inst4      ; inst4    ; 0        ; 0        ; 0        ; 20       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK0       ; CLK0     ; 544      ; 0        ; 0        ; 0        ;
; inst4      ; CLK0     ; 0        ; 2128     ; 0        ; 0        ;
; inst4      ; inst4    ; 0        ; 0        ; 0        ; 20       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 73    ; 73   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Tue Jul 14 13:32:45 2020
Info: Command: quartus_sta mydds -c mydds
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mydds.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK0 CLK0
    Info (332105): create_clock -period 1.000 -name inst4 inst4
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.580
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.580            -138.784 CLK0 
    Info (332119):    -1.258              -5.768 inst4 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 inst4 
    Info (332119):     0.607               0.000 CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -80.880 CLK0 
    Info (332119):    -1.487              -7.435 inst4 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.023            -122.878 CLK0 
    Info (332119):    -1.027              -4.717 inst4 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 inst4 
    Info (332119):     0.541               0.000 CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -80.880 CLK0 
    Info (332119):    -1.487              -7.435 inst4 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.808             -46.176 CLK0 
    Info (332119):     0.004               0.000 inst4 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 inst4 
    Info (332119):     0.253               0.000 CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.534 CLK0 
    Info (332119):    -1.000              -5.000 inst4 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4850 megabytes
    Info: Processing ended: Tue Jul 14 13:32:48 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


