TimeQuest Timing Analyzer report for RESDMAC
Sun Feb 19 19:15:51 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'n/a'
 13. Slow Model Setup: 'sclk'
 14. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 15. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'n/a'
 17. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 18. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'sclk'
 20. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 21. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 22. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 23. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 24. Slow Model Minimum Pulse Width: 'sclk'
 25. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 26. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 27. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'n/a'
 44. Fast Model Setup: 'sclk'
 45. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 46. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 47. Fast Model Hold: 'n/a'
 48. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 49. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 50. Fast Model Hold: 'sclk'
 51. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 52. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 53. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 54. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 55. Fast Model Minimum Pulse Width: 'sclk'
 56. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 57. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 58. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Propagation Delay
 64. Minimum Propagation Delay
 65. Output Enable Times
 66. Minimum Output Enable Times
 67. Output Disable Times
 68. Minimum Output Disable Times
 69. Multicorner Timing Analysis Summary
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Progagation Delay
 75. Minimum Progagation Delay
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Sun Feb 19 19:15:51 2023 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; Clock Name                                  ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                        ; Targets                                         ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; sclk                                        ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                               ; { SCLK }                                        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 2.500  ; 22.500 ; 50.00      ; 1         ; 1           ; 22.5  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[0] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Generated ; 40.000 ; 25.0 MHz  ; 10.000 ; 30.000 ; 50.00      ; 1         ; 1           ; 90.0  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[1] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Generated ; 40.000 ; 25.0 MHz  ; 15.000 ; 35.000 ; 50.00      ; 1         ; 1           ; 135.0 ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[2] } ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                           ;
+------------+-----------------+---------------------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note                                                 ;
+------------+-----------------+---------------------------------------------+------------------------------------------------------+
; 87.65 MHz  ; 87.65 MHz       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;                                                      ;
; 691.56 MHz ; 402.58 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+---------------------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; n/a                                         ; -6.086 ; -6.086        ;
; sclk                                        ; 9.997  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 18.846 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 38.554 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; n/a                                         ; -28.959 ; -28.959       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.499   ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.499   ; 0.000         ;
; sclk                                        ; 28.523  ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Slow Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 23.340 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 29.381 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 9.146  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 14.908 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 18.758 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -6.086 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 11.086     ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                                     ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 9.997  ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.137      ; 3.180      ;
; 10.974 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.598      ; 2.664      ;
; 11.023 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 3.598      ; 2.615      ;
; 11.211 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.216      ; 1.045      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                              ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 18.846 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.023     ; 8.671      ;
; 19.001 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.023     ; 8.516      ;
; 20.052 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 7.488      ;
; 20.122 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 7.421      ;
; 20.207 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 7.333      ;
; 20.277 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 7.266      ;
; 20.549 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 7.000      ;
; 20.616 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 6.925      ;
; 20.636 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 6.907      ;
; 20.704 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 6.845      ;
; 20.802 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 6.743      ;
; 20.884 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 6.657      ;
; 20.904 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 6.639      ;
; 20.957 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 6.588      ;
; 21.018 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 6.522      ;
; 21.020 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 6.528      ;
; 21.173 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 6.367      ;
; 21.231 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.316      ;
; 21.247 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 6.299      ;
; 21.276 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 6.271      ;
; 21.288 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 6.260      ;
; 21.476 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 6.070      ;
; 21.515 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 6.031      ;
; 21.631 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 5.915      ;
; 21.958 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 5.587      ;
; 22.120 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 5.426      ;
; 22.326 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 5.219      ;
; 22.461 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 5.085      ;
; 22.473 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 5.072      ;
; 22.830 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 4.715      ;
; 23.126 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 4.420      ;
; 23.467 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.006      ; 4.079      ;
; 23.647 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 3.898      ;
; 23.694 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 3.847      ;
; 23.962 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 3.579      ;
; 24.016 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 3.529      ;
; 26.945 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.011      ; 8.106      ;
; 26.957 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.011      ; 8.094      ;
; 27.765 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.008      ; 7.283      ;
; 27.777 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.008      ; 7.271      ;
; 27.867 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.011      ; 7.184      ;
; 27.879 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.011      ; 7.172      ;
; 28.300 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|DACK_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.002      ; 6.742      ;
; 28.399 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|DACK_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.017     ; 6.624      ;
; 28.500 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.002     ; 6.538      ;
; 28.591 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.032     ; 11.417     ;
; 28.599 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.021     ; 6.420      ;
; 28.672 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.011     ; 6.357      ;
; 28.700 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.030     ; 11.310     ;
; 28.944 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.026     ; 11.070     ;
; 28.982 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.002     ; 6.056      ;
; 29.023 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.026     ; 10.991     ;
; 29.044 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.008     ; 5.988      ;
; 29.081 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.021     ; 5.938      ;
; 29.148 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.017      ; 5.909      ;
; 29.169 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.017      ; 5.888      ;
; 29.248 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|S2CPU_o  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.001      ; 5.793      ;
; 29.308 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.002     ; 5.730      ;
; 29.527 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 10.509     ;
; 29.585 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.009      ; 5.464      ;
; 29.606 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.009      ; 5.443      ;
; 29.706 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.003      ; 5.337      ;
; 29.798 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.013      ; 5.255      ;
; 29.859 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.011     ; 5.170      ;
; 30.095 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.003      ; 4.948      ;
; 30.118 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 9.915      ;
; 30.202 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.003      ; 4.841      ;
; 30.245 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.008     ; 4.787      ;
; 30.266 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.023     ; 9.751      ;
; 30.396 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.019      ; 4.663      ;
; 30.408 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.019      ; 4.651      ;
; 30.433 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 9.612      ;
; 30.477 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.024     ; 9.539      ;
; 30.498 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 9.545      ;
; 30.600 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.021     ; 4.419      ;
; 30.635 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.003      ; 4.408      ;
; 30.643 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.013      ; 4.410      ;
; 30.689 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 9.355      ;
; 30.718 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 9.318      ;
; 30.773 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 9.272      ;
; 30.829 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.003     ; 9.208      ;
; 30.832 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.002     ; 4.206      ;
; 30.834 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 9.214      ;
; 30.938 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 9.101      ;
; 30.999 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 9.041      ;
; 31.029 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.007      ; 9.018      ;
; 31.029 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.004      ; 9.015      ;
; 31.075 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 8.959      ;
; 31.090 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.007      ; 8.957      ;
; 31.108 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 8.934      ;
; 31.182 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 8.861      ;
; 31.185 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.006     ; 8.849      ;
; 31.235 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.009     ; 8.796      ;
; 31.255 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.002     ; 3.783      ;
; 31.261 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 8.782      ;
; 31.285 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 8.761      ;
; 31.352 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.006      ; 8.694      ;
; 31.357 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 8.684      ;
; 31.360 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.003      ; 3.683      ;
; 31.375 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.002      ; 8.667      ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 38.554 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.486      ;
; 38.559 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.481      ;
; 38.978 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.062      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -28.959 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 11.041     ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.756 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.062      ;
; 1.175 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.180 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.486      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                        ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 1.364 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.670      ;
; 1.452 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.755      ;
; 1.535 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.844      ;
; 1.539 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.848      ;
; 1.591 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.897      ;
; 1.747 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.056      ;
; 1.755 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.064      ;
; 1.764 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.070      ;
; 1.784 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.090      ;
; 1.819 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.128      ;
; 1.841 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.146      ;
; 1.880 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.190      ;
; 1.952 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.258      ;
; 2.033 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.339      ;
; 2.048 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.357      ;
; 2.098 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.407      ;
; 2.139 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.448      ;
; 2.237 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.546      ;
; 2.253 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.562      ;
; 2.254 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.560      ;
; 2.273 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.582      ;
; 2.302 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.611      ;
; 2.304 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.614      ;
; 2.352 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.661      ;
; 2.399 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.705      ;
; 2.413 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.722      ;
; 2.420 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.729      ;
; 2.439 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BREQ        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.749      ;
; 2.442 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.745      ;
; 2.455 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.764      ;
; 2.456 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.765      ;
; 2.462 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.771      ;
; 2.492 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.802      ;
; 2.492 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.800      ;
; 2.518 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.829      ;
; 2.524 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.833      ;
; 2.565 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.876      ;
; 2.569 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.880      ;
; 2.578 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.888      ;
; 2.604 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.910      ;
; 2.647 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.957      ;
; 2.647 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.955      ;
; 2.658 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.968      ;
; 2.659 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.968      ;
; 2.663 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.972      ;
; 2.705 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.014      ;
; 2.709 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.018      ;
; 2.720 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.026      ;
; 2.727 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.036      ;
; 2.743 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 3.066      ;
; 2.746 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.049      ;
; 2.747 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.057      ;
; 2.767 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.077      ;
; 2.775 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.085      ;
; 2.843 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.151      ;
; 2.846 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 3.148      ;
; 2.856 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.165      ;
; 2.886 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.192      ;
; 2.891 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.201      ;
; 2.900 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 3.197      ;
; 2.943 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.252      ;
; 2.950 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.259      ;
; 2.971 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.277      ;
; 2.973 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.282      ;
; 2.995 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.305      ;
; 3.005 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.308      ;
; 3.014 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.323      ;
; 3.019 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.327      ;
; 3.023 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.331      ;
; 3.041 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.347      ;
; 3.041 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.347      ;
; 3.058 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 3.358      ;
; 3.061 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 3.384      ;
; 3.061 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.370      ;
; 3.064 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.370      ;
; 3.080 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.389      ;
; 3.081 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.389      ;
; 3.085 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.393      ;
; 3.146 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.458      ;
; 3.146 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCNI       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 3.433      ;
; 3.163 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.474      ;
; 3.180 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.490      ;
; 3.202 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.511      ;
; 3.227 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.531      ;
; 3.255 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.561      ;
; 3.268 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.577      ;
; 3.275 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.584      ;
; 3.288 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 3.591      ;
; 3.307 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.619      ;
; 3.311 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 3.623      ;
; 3.314 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PLHW        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.622      ;
; 3.332 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.646      ;
; 3.336 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.656      ;
; 3.376 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.693      ;
; 3.386 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.692      ;
; 3.421 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PLHW        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.732      ;
; 3.487 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.791      ;
; 3.493 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BREQ        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.797      ;
; 3.504 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 3.815      ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 28.523 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.216      ; 1.045      ;
; 28.711 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.598      ; 2.615      ;
; 28.760 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.598      ; 2.664      ;
; 29.737 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 3.137      ; 3.180      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 23.340 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.027     ; 4.173      ;
; 23.933 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.020     ; 3.587      ;
; 24.035 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 3.502      ;
; 24.035 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 3.502      ;
; 24.045 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.001     ; 3.494      ;
; 24.045 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.001     ; 3.494      ;
; 24.045 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.001     ; 3.494      ;
; 24.357 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 3.188      ;
; 24.381 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 3.166      ;
; 24.412 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.004     ; 3.124      ;
; 24.412 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.004     ; 3.124      ;
; 24.742 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 2.784      ;
; 24.742 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 2.784      ;
; 24.742 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 2.784      ;
; 24.742 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 2.784      ;
; 24.742 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.014     ; 2.784      ;
; 24.748 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 2.794      ;
; 24.748 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 2.794      ;
; 24.748 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 2.794      ;
; 24.748 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 2.794      ;
; 24.763 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.778      ;
; 24.763 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.778      ;
; 24.763 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.778      ;
; 24.763 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.778      ;
; 24.763 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.778      ;
; 24.809 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 2.734      ;
; 24.809 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 2.734      ;
; 24.826 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.718      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 29.381 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.007      ; 3.166      ;
; 29.381 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.007      ; 3.166      ;
; 29.381 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.007      ; 3.166      ;
; 29.823 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.012     ; 2.705      ;
; 30.143 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.017     ; 2.380      ;
; 30.588 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.012     ; 1.940      ;
; 30.588 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.012     ; 1.940      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 9.146  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.012     ; 1.940      ;
; 9.146  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.012     ; 1.940      ;
; 9.591  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.017     ; 2.380      ;
; 9.911  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.012     ; 2.705      ;
; 10.353 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.007      ; 3.166      ;
; 10.353 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.007      ; 3.166      ;
; 10.353 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.007      ; 3.166      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 14.908 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.004      ; 2.718      ;
; 14.925 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.003      ; 2.734      ;
; 14.925 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.003      ; 2.734      ;
; 14.971 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 2.778      ;
; 14.971 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 2.778      ;
; 14.971 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 2.778      ;
; 14.971 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 2.778      ;
; 14.971 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 2.778      ;
; 14.986 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.002      ; 2.794      ;
; 14.986 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.002      ; 2.794      ;
; 14.986 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.002      ; 2.794      ;
; 14.986 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.002      ; 2.794      ;
; 14.992 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 2.784      ;
; 14.992 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 2.784      ;
; 14.992 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 2.784      ;
; 14.992 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 2.784      ;
; 14.992 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.014     ; 2.784      ;
; 15.322 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.004     ; 3.124      ;
; 15.322 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.004     ; 3.124      ;
; 15.353 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.007      ; 3.166      ;
; 15.377 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.005      ; 3.188      ;
; 15.689 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.001     ; 3.494      ;
; 15.689 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.001     ; 3.494      ;
; 15.689 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.001     ; 3.494      ;
; 15.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 3.502      ;
; 15.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 3.502      ;
; 15.801 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.020     ; 3.587      ;
; 16.394 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.027     ; 4.173      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LHW                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                                           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LLW                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 37.059 ; 40.000       ; 2.941          ; Port Rate        ; sclk  ; Rise       ; SCLK                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[2]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[2]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[3]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[3]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[4]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[4]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|WE_o      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|WE_o      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BGACK|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BGACK|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BREQ|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BREQ|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEIN|clk       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEIN|clk       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEOUT|clk      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEOUT|clk      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DECFIFO|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DECFIFO|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEH|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEH|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEL|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEL|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUH|clk         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUH|clk         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUL|clk         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUL|clk         ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CCPUREQ|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CCPUREQ|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDREQ_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDREQ_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDSACK_|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDSACK_|clk                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 6.306   ; 6.306   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 1.782   ; 1.782   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 6.104   ; 6.104   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 6.749   ; 6.749   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 6.354   ; 6.354   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 6.749   ; 6.749   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _RST          ; sclk       ; 0.162   ; 0.162   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 1.651   ; 1.651   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -1.350  ; -1.350  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 3.610   ; 3.610   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 3.323   ; 3.323   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.610   ; 3.610   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _RST          ; sclk       ; 3.116   ; 3.116   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.747  ; -2.747  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -6.655  ; -6.655  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -6.655  ; -6.655  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -5.494  ; -5.494  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -10.079 ; -10.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -7.821  ; -7.821  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.469  ; -7.469  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -7.305  ; -7.305  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -7.864  ; -7.864  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -5.517  ; -5.517  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -5.517  ; -5.517  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -6.891  ; -6.891  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -10.437 ; -10.437 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; -4.707 ; -4.707 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -1.137 ; -1.137 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -5.096 ; -5.096 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -6.088 ; -6.088 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -6.088 ; -6.088 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -6.483 ; -6.483 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _RST          ; sclk       ; 0.104  ; 0.104  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 1.796  ; 1.796  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.568  ; 5.568  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 0.601  ; 0.601  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 0.368  ; 0.368  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 0.601  ; 0.601  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _RST          ; sclk       ; 5.520  ; 5.520  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 7.385  ; 7.385  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 6.921  ; 6.921  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 6.921  ; 6.921  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 7.496  ; 7.496  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.345 ; 10.345 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 8.087  ; 8.087  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 7.735  ; 7.735  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 7.571  ; 7.571  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 8.130  ; 8.130  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 7.157  ; 7.157  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 5.783  ; 5.783  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 7.157  ; 7.157  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 10.703 ; 10.703 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 7.940  ; 7.940  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 8.887  ; 8.887  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 22.812 ; 22.812 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.987 ; 19.987 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 21.399 ; 21.399 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 20.545 ; 20.545 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.068 ; 19.068 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 21.971 ; 21.971 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 20.752 ; 20.752 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 21.289 ; 21.289 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 21.168 ; 21.168 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 21.227 ; 21.227 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 21.209 ; 21.209 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 20.559 ; 20.559 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 20.585 ; 20.585 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 22.107 ; 22.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.564 ; 21.564 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 22.812 ; 22.812 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.294 ; 21.294 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 19.157 ; 19.157 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.595 ; 18.595 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 19.323 ; 19.323 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 19.339 ; 19.339 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.949 ; 18.949 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.111 ; 18.111 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.122 ; 18.122 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 17.765 ; 17.765 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 21.784 ; 21.784 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.540 ; 19.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 19.605 ; 19.605 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.819 ; 19.819 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.170 ; 21.170 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.108 ; 20.108 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.628 ; 22.628 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.942 ; 20.942 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 15.778 ; 15.778 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 16.984 ; 16.984 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 25.781 ; 25.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 24.356 ; 24.356 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 24.728 ; 24.728 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 24.735 ; 24.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 23.617 ; 23.617 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 24.825 ; 24.825 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 23.920 ; 23.920 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 25.400 ; 25.400 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 25.781 ; 25.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 17.009 ; 17.009 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 16.288 ; 16.288 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 14.945 ; 14.945 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 14.856 ; 14.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 14.546 ; 14.546 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 15.305 ; 15.305 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 15.870 ; 15.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 15.834 ; 15.834 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 17.603 ; 17.603 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 19.077 ; 19.077 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 18.755 ; 18.755 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 7.940  ; 7.940  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 8.887  ; 8.887  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 15.636 ; 15.636 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 18.709 ; 18.709 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 19.534 ; 19.534 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 19.206 ; 19.206 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.003 ; 19.003 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 20.176 ; 20.176 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 19.474 ; 19.474 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 20.011 ; 20.011 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 19.890 ; 19.890 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 18.154 ; 18.154 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 18.485 ; 18.485 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 18.110 ; 18.110 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 18.529 ; 18.529 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 18.192 ; 18.192 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 18.287 ; 18.287 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 18.027 ; 18.027 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 17.897 ; 17.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.721 ; 18.721 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.073 ; 18.073 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 19.015 ; 19.015 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.812 ; 18.812 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 17.480 ; 17.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 17.413 ; 17.413 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 17.019 ; 17.019 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 17.060 ; 17.060 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 17.873 ; 17.873 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.636 ; 15.636 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 17.051 ; 17.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 17.867 ; 17.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.958 ; 17.958 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 17.487 ; 17.487 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 16.091 ; 16.091 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 16.389 ; 16.389 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 15.778 ; 15.778 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 16.749 ; 16.749 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.671 ; 17.671 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.806 ; 17.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.822 ; 17.822 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.887 ; 17.887 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.671 ; 17.671 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.789 ; 17.789 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.992 ; 17.992 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 18.715 ; 18.715 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 18.380 ; 18.380 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 15.485 ; 15.485 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 16.288 ; 16.288 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 14.945 ; 14.945 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 14.856 ; 14.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 14.546 ; 14.546 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 15.305 ; 15.305 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 15.870 ; 15.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 15.834 ; 15.834 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 17.603 ; 17.603 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 19.077 ; 19.077 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 18.755 ; 18.755 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.759 ;        ;        ; 18.759 ;
; ADDR[2]     ; DATA_IO[1]  ; 19.070 ; 17.329 ; 17.329 ; 19.070 ;
; ADDR[2]     ; DATA_IO[2]  ; 16.849 ; 18.763 ; 18.763 ; 16.849 ;
; ADDR[2]     ; DATA_IO[4]  ; 19.593 ; 17.901 ; 17.901 ; 19.593 ;
; ADDR[2]     ; DATA_IO[5]  ; 19.521 ;        ;        ; 19.521 ;
; ADDR[2]     ; DATA_IO[6]  ; 20.059 ;        ;        ; 20.059 ;
; ADDR[2]     ; DATA_IO[7]  ; 19.940 ;        ;        ; 19.940 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.324 ; 16.324 ;        ;
; ADDR[2]     ; DATA_OE_    ; 12.764 ;        ;        ; 12.764 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.666 ; 17.817 ; 17.817 ; 17.666 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.767 ; 18.128 ; 18.128 ; 18.767 ;
; ADDR[3]     ; DATA_IO[2]  ; 17.913 ; 18.287 ; 18.287 ; 17.913 ;
; ADDR[3]     ; DATA_IO[4]  ; 19.339 ; 18.651 ; 18.651 ; 19.339 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.428 ; 18.579 ; 18.579 ; 18.428 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.966 ; 19.117 ; 19.117 ; 18.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.847 ; 18.998 ; 18.998 ; 18.847 ;
; ADDR[3]     ; DATA_IO[8]  ; 17.762 ;        ;        ; 17.762 ;
; ADDR[3]     ; DATA_OE_    ; 13.882 ;        ;        ; 13.882 ;
; ADDR[3]     ; PD_PORT[0]  ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.367 ; 14.367 ; 14.367 ; 14.367 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.428 ; 14.428 ; 14.428 ; 14.428 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.121 ; 14.121 ; 14.121 ; 14.121 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.267 ; 14.267 ; 14.267 ; 14.267 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.307 ; 15.307 ; 15.307 ; 15.307 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.289 ; 15.289 ; 15.289 ; 15.289 ;
; ADDR[3]     ; PD_PORT[7]  ; 15.685 ; 15.685 ; 15.685 ; 15.685 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.951 ;        ;        ; 18.951 ;
; ADDR[4]     ; DATA_IO[1]  ; 19.262 ; 17.886 ; 17.886 ; 19.262 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.406 ; 18.955 ; 18.955 ; 17.406 ;
; ADDR[4]     ; DATA_IO[4]  ; 19.785 ; 18.458 ; 18.458 ; 19.785 ;
; ADDR[4]     ; DATA_IO[5]  ; 19.713 ;        ;        ; 19.713 ;
; ADDR[4]     ; DATA_IO[6]  ; 20.251 ;        ;        ; 20.251 ;
; ADDR[4]     ; DATA_IO[7]  ; 20.132 ;        ;        ; 20.132 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.881 ; 16.881 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 12.654 ; 12.654 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.054 ; 16.993 ; 16.993 ; 17.054 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.365 ; 18.004 ; 18.004 ; 17.365 ;
; ADDR[5]     ; DATA_IO[2]  ; 17.524 ; 17.150 ; 17.150 ; 17.524 ;
; ADDR[5]     ; DATA_IO[4]  ; 17.888 ; 18.576 ; 18.576 ; 17.888 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.816 ; 17.755 ; 17.755 ; 17.816 ;
; ADDR[5]     ; DATA_IO[6]  ; 18.354 ; 18.293 ; 18.293 ; 18.354 ;
; ADDR[5]     ; DATA_IO[7]  ; 18.235 ; 18.174 ; 18.174 ; 18.235 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 16.999 ; 16.999 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.568 ; 14.568 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 17.955 ; 17.804 ; 17.804 ; 17.955 ;
; ADDR[6]     ; DATA_IO[1]  ; 18.266 ; 18.905 ; 18.905 ; 18.266 ;
; ADDR[6]     ; DATA_IO[2]  ; 18.425 ; 18.051 ; 18.051 ; 18.425 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.789 ; 19.477 ; 19.477 ; 18.789 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.717 ; 18.566 ; 18.566 ; 18.717 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.255 ; 19.104 ; 19.104 ; 19.255 ;
; ADDR[6]     ; DATA_IO[7]  ; 19.136 ; 18.985 ; 18.985 ; 19.136 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 17.900 ; 17.900 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.520 ; 14.520 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.480 ;        ;        ; 18.480 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.976 ;        ;        ; 18.976 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.471 ;        ;        ; 18.471 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 18.742 ;        ;        ; 18.742 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.042 ;        ;        ; 19.042 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.218 ;        ;        ; 19.218 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.423 ;        ;        ; 19.423 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 19.585 ;        ;        ; 19.585 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.402 ;        ;        ; 17.402 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.361 ;        ;        ; 16.361 ;
; DATA_IO[18] ; PD_PORT[2]  ; 16.305 ;        ;        ; 16.305 ;
; DATA_IO[19] ; PD_PORT[3]  ; 16.329 ;        ;        ; 16.329 ;
; DATA_IO[20] ; PD_PORT[4]  ; 15.426 ;        ;        ; 15.426 ;
; DATA_IO[21] ; PD_PORT[5]  ; 15.728 ;        ;        ; 15.728 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.657 ;        ;        ; 16.657 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.036 ;        ;        ; 16.036 ;
; INTA        ; _INT        ;        ; 8.414  ; 8.414  ;        ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.742 ;        ;        ; 16.742 ;
; PD_PORT[0]  ; DATA_IO[24] ; 17.299 ;        ;        ; 17.299 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 16.502 ;        ;        ; 16.502 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 16.051 ;        ;        ; 16.051 ;
; PD_PORT[1]  ; DATA_IO[25] ; 14.382 ;        ;        ; 14.382 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 16.117 ;        ;        ; 16.117 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.722 ;        ;        ; 16.722 ;
; PD_PORT[2]  ; DATA_IO[26] ; 15.768 ;        ;        ; 15.768 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.765 ;        ;        ; 16.765 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.919 ;        ;        ; 16.919 ;
; PD_PORT[3]  ; DATA_IO[27] ; 16.153 ;        ;        ; 16.153 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.180 ;        ;        ; 16.180 ;
; PD_PORT[4]  ; DATA_IO[12] ; 17.985 ;        ;        ; 17.985 ;
; PD_PORT[4]  ; DATA_IO[28] ; 17.048 ;        ;        ; 17.048 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 16.602 ;        ;        ; 16.602 ;
; PD_PORT[5]  ; DATA_IO[13] ; 17.368 ;        ;        ; 17.368 ;
; PD_PORT[5]  ; DATA_IO[29] ; 15.912 ;        ;        ; 15.912 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 16.767 ;        ;        ; 16.767 ;
; PD_PORT[6]  ; DATA_IO[14] ; 18.330 ;        ;        ; 18.330 ;
; PD_PORT[6]  ; DATA_IO[30] ; 18.146 ;        ;        ; 18.146 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 17.886 ;        ;        ; 17.886 ;
; PD_PORT[7]  ; DATA_IO[15] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[7]  ; DATA_IO[31] ; 16.381 ;        ;        ; 16.381 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 18.656 ;        ;        ; 18.656 ;
; R_W_IO      ; DATA_IO[0]  ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; R_W_IO      ; DATA_IO[1]  ; 16.681 ; 15.799 ; 15.799 ; 16.681 ;
; R_W_IO      ; DATA_IO[2]  ; 15.827 ; 15.799 ; 15.799 ; 15.827 ;
; R_W_IO      ; DATA_IO[3]  ; 15.799 ; 15.799 ; 15.799 ; 15.799 ;
; R_W_IO      ; DATA_IO[4]  ; 17.253 ; 16.128 ; 16.128 ; 17.253 ;
; R_W_IO      ; DATA_IO[5]  ; 15.820 ; 16.056 ; 16.056 ; 15.820 ;
; R_W_IO      ; DATA_IO[6]  ; 15.726 ; 16.594 ; 16.594 ; 15.726 ;
; R_W_IO      ; DATA_IO[7]  ; 15.606 ; 16.475 ; 16.475 ; 15.606 ;
; R_W_IO      ; DATA_IO[8]  ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; R_W_IO      ; DATA_IO[9]  ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; R_W_IO      ; DATA_IO[10] ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; R_W_IO      ; DATA_IO[11] ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; R_W_IO      ; DATA_IO[12] ; 16.660 ; 16.660 ; 16.660 ; 16.660 ;
; R_W_IO      ; DATA_IO[13] ; 16.686 ; 16.686 ; 16.686 ; 16.686 ;
; R_W_IO      ; DATA_IO[14] ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; R_W_IO      ; DATA_IO[15] ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; R_W_IO      ; DATA_IO[16] ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; R_W_IO      ; DATA_IO[17] ; 15.783 ; 15.783 ; 15.783 ; 15.783 ;
; R_W_IO      ; DATA_IO[18] ; 15.783 ; 15.783 ; 15.783 ; 15.783 ;
; R_W_IO      ; DATA_IO[19] ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; R_W_IO      ; DATA_IO[20] ; 15.933 ; 15.933 ; 15.933 ; 15.933 ;
; R_W_IO      ; DATA_IO[21] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; R_W_IO      ; DATA_IO[22] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; R_W_IO      ; DATA_IO[23] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[24] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[25] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[26] ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; R_W_IO      ; DATA_IO[27] ; 15.473 ; 15.473 ; 15.473 ; 15.473 ;
; R_W_IO      ; DATA_IO[28] ; 14.702 ; 14.702 ; 14.702 ; 14.702 ;
; R_W_IO      ; DATA_IO[29] ; 15.440 ; 15.440 ; 15.440 ; 15.440 ;
; R_W_IO      ; DATA_IO[30] ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; R_W_IO      ; DATA_IO[31] ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; R_W_IO      ; _LED_RD     ;        ; 13.873 ; 13.873 ;        ;
; R_W_IO      ; _LED_WR     ; 13.585 ;        ;        ; 13.585 ;
; _AS_IO      ; DATA_IO[0]  ; 12.799 ; 12.648 ; 12.648 ; 12.799 ;
; _AS_IO      ; DATA_IO[1]  ; 13.110 ; 13.749 ; 13.749 ; 13.110 ;
; _AS_IO      ; DATA_IO[2]  ; 13.269 ; 12.895 ; 12.895 ; 13.269 ;
; _AS_IO      ; DATA_IO[4]  ; 13.633 ; 14.321 ; 14.321 ; 13.633 ;
; _AS_IO      ; DATA_IO[5]  ; 13.561 ; 13.410 ; 13.410 ; 13.561 ;
; _AS_IO      ; DATA_IO[6]  ; 14.099 ; 13.948 ; 13.948 ; 14.099 ;
; _AS_IO      ; DATA_IO[7]  ; 13.980 ; 13.829 ; 13.829 ; 13.980 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 12.744 ; 12.744 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.266 ; 13.672 ; 13.672 ; 12.266 ;
; _AS_IO      ; _LED_RD     ; 16.105 ;        ;        ; 16.105 ;
; _AS_IO      ; _LED_WR     ; 15.818 ;        ;        ; 15.818 ;
; _BGACK_IO   ; DATA_OE_    ; 11.918 ;        ;        ; 11.918 ;
; _CS         ; DATA_IO[0]  ; 17.907 ; 17.756 ; 17.756 ; 17.907 ;
; _CS         ; DATA_IO[1]  ; 18.218 ; 18.857 ; 18.857 ; 18.218 ;
; _CS         ; DATA_IO[2]  ; 18.377 ; 18.003 ; 18.003 ; 18.377 ;
; _CS         ; DATA_IO[3]  ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; _CS         ; DATA_IO[4]  ; 18.741 ; 19.429 ; 19.429 ; 18.741 ;
; _CS         ; DATA_IO[5]  ; 18.669 ; 18.518 ; 18.518 ; 18.669 ;
; _CS         ; DATA_IO[6]  ; 19.207 ; 19.056 ; 19.056 ; 19.207 ;
; _CS         ; DATA_IO[7]  ; 19.088 ; 18.937 ; 18.937 ; 19.088 ;
; _CS         ; DATA_IO[8]  ; 15.860 ; 17.852 ; 17.852 ; 15.860 ;
; _CS         ; DATA_IO[9]  ; 15.860 ; 15.860 ; 15.860 ; 15.860 ;
; _CS         ; DATA_IO[10] ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; _CS         ; DATA_IO[11] ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; _CS         ; DATA_IO[12] ; 16.285 ; 16.285 ; 16.285 ; 16.285 ;
; _CS         ; DATA_IO[13] ; 16.311 ; 16.311 ; 16.311 ; 16.311 ;
; _CS         ; DATA_IO[14] ; 16.301 ; 16.301 ; 16.301 ; 16.301 ;
; _CS         ; DATA_IO[15] ; 16.301 ; 16.301 ; 16.301 ; 16.301 ;
; _CS         ; DATA_IO[16] ; 15.412 ; 15.412 ; 15.412 ; 15.412 ;
; _CS         ; DATA_IO[17] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; _CS         ; DATA_IO[18] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; _CS         ; DATA_IO[19] ; 15.403 ; 15.403 ; 15.403 ; 15.403 ;
; _CS         ; DATA_IO[20] ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; _CS         ; DATA_IO[21] ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; _CS         ; DATA_IO[22] ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; _CS         ; DATA_IO[23] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[24] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[25] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[26] ; 15.108 ; 15.108 ; 15.108 ; 15.108 ;
; _CS         ; DATA_IO[27] ; 15.098 ; 15.098 ; 15.098 ; 15.098 ;
; _CS         ; DATA_IO[28] ; 14.327 ; 14.327 ; 14.327 ; 14.327 ;
; _CS         ; DATA_IO[29] ; 15.065 ; 15.065 ; 15.065 ; 15.065 ;
; _CS         ; DATA_IO[30] ; 15.061 ; 15.061 ; 15.061 ; 15.061 ;
; _CS         ; DATA_IO[31] ; 15.061 ; 15.061 ; 15.061 ; 15.061 ;
; _CS         ; DATA_OE_    ; 11.041 ; 11.086 ; 11.086 ; 11.041 ;
; _CS         ; _LED_RD     ; 15.903 ;        ;        ; 15.903 ;
; _CS         ; _LED_WR     ; 15.616 ;        ;        ; 15.616 ;
; _DS_IO      ; DATA_IO[0]  ; 14.906 ; 14.906 ; 14.906 ; 14.906 ;
; _DS_IO      ; DATA_IO[1]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[2]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[3]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[4]  ; 14.928 ; 14.928 ; 14.928 ; 14.928 ;
; _DS_IO      ; DATA_IO[5]  ; 14.939 ; 14.939 ; 14.939 ; 14.939 ;
; _DS_IO      ; DATA_IO[6]  ; 14.845 ; 14.845 ; 14.845 ; 14.845 ;
; _DS_IO      ; DATA_IO[7]  ; 14.725 ; 14.725 ; 14.725 ; 14.725 ;
; _DS_IO      ; DATA_IO[8]  ; 15.354 ; 15.354 ; 15.354 ; 15.354 ;
; _DS_IO      ; DATA_IO[9]  ; 15.354 ; 15.354 ; 15.354 ; 15.354 ;
; _DS_IO      ; DATA_IO[10] ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; _DS_IO      ; DATA_IO[11] ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; _DS_IO      ; DATA_IO[12] ; 15.779 ; 15.779 ; 15.779 ; 15.779 ;
; _DS_IO      ; DATA_IO[13] ; 15.805 ; 15.805 ; 15.805 ; 15.805 ;
; _DS_IO      ; DATA_IO[14] ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; _DS_IO      ; DATA_IO[15] ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; _DS_IO      ; DATA_IO[16] ; 14.906 ; 14.906 ; 14.906 ; 14.906 ;
; _DS_IO      ; DATA_IO[17] ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; _DS_IO      ; DATA_IO[18] ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; _DS_IO      ; DATA_IO[19] ; 14.897 ; 14.897 ; 14.897 ; 14.897 ;
; _DS_IO      ; DATA_IO[20] ; 15.052 ; 15.052 ; 15.052 ; 15.052 ;
; _DS_IO      ; DATA_IO[21] ; 14.838 ; 14.838 ; 14.838 ; 14.838 ;
; _DS_IO      ; DATA_IO[22] ; 14.838 ; 14.838 ; 14.838 ; 14.838 ;
; _DS_IO      ; DATA_IO[23] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[24] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[25] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[26] ; 14.602 ; 14.602 ; 14.602 ; 14.602 ;
; _DS_IO      ; DATA_IO[27] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; _DS_IO      ; DATA_IO[28] ; 13.821 ; 13.821 ; 13.821 ; 13.821 ;
; _DS_IO      ; DATA_IO[29] ; 14.559 ; 14.559 ; 14.559 ; 14.559 ;
; _DS_IO      ; DATA_IO[30] ; 14.555 ; 14.555 ; 14.555 ; 14.555 ;
; _DS_IO      ; DATA_IO[31] ; 14.555 ; 14.555 ; 14.555 ; 14.555 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 16.379 ;        ;        ; 16.379 ;
; ADDR[2]     ; DATA_IO[1]  ; 16.690 ; 17.329 ; 17.329 ; 16.690 ;
; ADDR[2]     ; DATA_IO[2]  ; 16.849 ; 16.475 ; 16.475 ; 16.849 ;
; ADDR[2]     ; DATA_IO[4]  ; 17.213 ; 17.901 ; 17.901 ; 17.213 ;
; ADDR[2]     ; DATA_IO[5]  ; 17.141 ;        ;        ; 17.141 ;
; ADDR[2]     ; DATA_IO[6]  ; 17.679 ;        ;        ; 17.679 ;
; ADDR[2]     ; DATA_IO[7]  ; 17.560 ;        ;        ; 17.560 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.324 ; 16.324 ;        ;
; ADDR[2]     ; DATA_OE_    ; 12.764 ;        ;        ; 12.764 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.666 ; 17.817 ; 17.817 ; 17.666 ;
; ADDR[3]     ; DATA_IO[1]  ; 17.977 ; 18.128 ; 18.128 ; 17.977 ;
; ADDR[3]     ; DATA_IO[2]  ; 17.913 ; 17.670 ; 17.670 ; 17.913 ;
; ADDR[3]     ; DATA_IO[4]  ; 18.500 ; 18.651 ; 18.651 ; 18.500 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.428 ; 18.579 ; 18.579 ; 18.428 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.966 ; 19.117 ; 19.117 ; 18.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.847 ; 18.998 ; 18.998 ; 18.847 ;
; ADDR[3]     ; DATA_IO[8]  ; 17.762 ;        ;        ; 17.762 ;
; ADDR[3]     ; DATA_OE_    ; 13.882 ;        ;        ; 13.882 ;
; ADDR[3]     ; PD_PORT[0]  ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.367 ; 14.367 ; 14.367 ; 14.367 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.428 ; 14.428 ; 14.428 ; 14.428 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.121 ; 14.121 ; 14.121 ; 14.121 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.267 ; 14.267 ; 14.267 ; 14.267 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.307 ; 15.307 ; 15.307 ; 15.307 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.289 ; 15.289 ; 15.289 ; 15.289 ;
; ADDR[3]     ; PD_PORT[7]  ; 15.685 ; 15.685 ; 15.685 ; 15.685 ;
; ADDR[4]     ; DATA_IO[0]  ; 16.936 ;        ;        ; 16.936 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.247 ; 17.886 ; 17.886 ; 17.247 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.406 ; 17.032 ; 17.032 ; 17.406 ;
; ADDR[4]     ; DATA_IO[4]  ; 17.770 ; 18.458 ; 18.458 ; 17.770 ;
; ADDR[4]     ; DATA_IO[5]  ; 17.698 ;        ;        ; 17.698 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.236 ;        ;        ; 18.236 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.117 ;        ;        ; 18.117 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.881 ; 16.881 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 12.654 ; 12.654 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.054 ; 16.993 ; 16.993 ; 17.054 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.365 ; 17.304 ; 17.304 ; 17.365 ;
; ADDR[5]     ; DATA_IO[2]  ; 16.997 ; 17.150 ; 17.150 ; 16.997 ;
; ADDR[5]     ; DATA_IO[4]  ; 17.888 ; 17.827 ; 17.827 ; 17.888 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.816 ; 17.755 ; 17.755 ; 17.816 ;
; ADDR[5]     ; DATA_IO[6]  ; 18.354 ; 18.293 ; 18.293 ; 18.354 ;
; ADDR[5]     ; DATA_IO[7]  ; 18.235 ; 18.174 ; 18.174 ; 18.235 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 16.999 ; 16.999 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.568 ; 14.568 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 17.955 ; 17.804 ; 17.804 ; 17.955 ;
; ADDR[6]     ; DATA_IO[1]  ; 18.266 ; 18.115 ; 18.115 ; 18.266 ;
; ADDR[6]     ; DATA_IO[2]  ; 17.808 ; 18.051 ; 18.051 ; 17.808 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.789 ; 18.638 ; 18.638 ; 18.789 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.717 ; 18.566 ; 18.566 ; 18.717 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.255 ; 19.104 ; 19.104 ; 19.255 ;
; ADDR[6]     ; DATA_IO[7]  ; 19.136 ; 18.985 ; 18.985 ; 19.136 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 17.900 ; 17.900 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.520 ; 14.520 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.480 ;        ;        ; 18.480 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.976 ;        ;        ; 18.976 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.471 ;        ;        ; 18.471 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 18.742 ;        ;        ; 18.742 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.042 ;        ;        ; 19.042 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.218 ;        ;        ; 19.218 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.423 ;        ;        ; 19.423 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 19.585 ;        ;        ; 19.585 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.402 ;        ;        ; 17.402 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.361 ;        ;        ; 16.361 ;
; DATA_IO[18] ; PD_PORT[2]  ; 16.305 ;        ;        ; 16.305 ;
; DATA_IO[19] ; PD_PORT[3]  ; 16.329 ;        ;        ; 16.329 ;
; DATA_IO[20] ; PD_PORT[4]  ; 15.426 ;        ;        ; 15.426 ;
; DATA_IO[21] ; PD_PORT[5]  ; 15.728 ;        ;        ; 15.728 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.657 ;        ;        ; 16.657 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.036 ;        ;        ; 16.036 ;
; INTA        ; _INT        ;        ; 8.414  ; 8.414  ;        ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.742 ;        ;        ; 16.742 ;
; PD_PORT[0]  ; DATA_IO[24] ; 17.299 ;        ;        ; 17.299 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 16.227 ;        ;        ; 16.227 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 16.051 ;        ;        ; 16.051 ;
; PD_PORT[1]  ; DATA_IO[25] ; 14.382 ;        ;        ; 14.382 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 15.332 ;        ;        ; 15.332 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.722 ;        ;        ; 16.722 ;
; PD_PORT[2]  ; DATA_IO[26] ; 15.768 ;        ;        ; 15.768 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.656 ;        ;        ; 16.656 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.919 ;        ;        ; 16.919 ;
; PD_PORT[3]  ; DATA_IO[27] ; 16.153 ;        ;        ; 16.153 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.086 ;        ;        ; 16.086 ;
; PD_PORT[4]  ; DATA_IO[12] ; 17.985 ;        ;        ; 17.985 ;
; PD_PORT[4]  ; DATA_IO[28] ; 17.048 ;        ;        ; 17.048 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 16.410 ;        ;        ; 16.410 ;
; PD_PORT[5]  ; DATA_IO[13] ; 17.368 ;        ;        ; 17.368 ;
; PD_PORT[5]  ; DATA_IO[29] ; 15.912 ;        ;        ; 15.912 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 16.669 ;        ;        ; 16.669 ;
; PD_PORT[6]  ; DATA_IO[14] ; 18.330 ;        ;        ; 18.330 ;
; PD_PORT[6]  ; DATA_IO[30] ; 18.146 ;        ;        ; 18.146 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 17.377 ;        ;        ; 17.377 ;
; PD_PORT[7]  ; DATA_IO[15] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[7]  ; DATA_IO[31] ; 16.381 ;        ;        ; 16.381 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 16.780 ;        ;        ; 16.780 ;
; R_W_IO      ; DATA_IO[0]  ; 11.920 ; 15.294 ; 15.294 ; 11.920 ;
; R_W_IO      ; DATA_IO[1]  ; 12.231 ; 15.605 ; 15.605 ; 12.231 ;
; R_W_IO      ; DATA_IO[2]  ; 15.799 ; 11.924 ; 11.924 ; 15.799 ;
; R_W_IO      ; DATA_IO[3]  ; 15.799 ; 15.799 ; 15.799 ; 15.799 ;
; R_W_IO      ; DATA_IO[4]  ; 12.754 ; 15.809 ; 15.809 ; 12.754 ;
; R_W_IO      ; DATA_IO[5]  ; 12.682 ; 15.820 ; 15.820 ; 12.682 ;
; R_W_IO      ; DATA_IO[6]  ; 13.220 ; 15.726 ; 15.726 ; 13.220 ;
; R_W_IO      ; DATA_IO[7]  ; 13.101 ; 15.606 ; 15.606 ; 13.101 ;
; R_W_IO      ; DATA_IO[8]  ; 15.239 ; 16.235 ; 16.235 ; 15.239 ;
; R_W_IO      ; DATA_IO[9]  ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; R_W_IO      ; DATA_IO[10] ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; R_W_IO      ; DATA_IO[11] ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; R_W_IO      ; DATA_IO[12] ; 16.660 ; 16.660 ; 16.660 ; 16.660 ;
; R_W_IO      ; DATA_IO[13] ; 16.686 ; 16.686 ; 16.686 ; 16.686 ;
; R_W_IO      ; DATA_IO[14] ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; R_W_IO      ; DATA_IO[15] ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; R_W_IO      ; DATA_IO[16] ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; R_W_IO      ; DATA_IO[17] ; 15.783 ; 15.783 ; 15.783 ; 15.783 ;
; R_W_IO      ; DATA_IO[18] ; 15.783 ; 15.783 ; 15.783 ; 15.783 ;
; R_W_IO      ; DATA_IO[19] ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; R_W_IO      ; DATA_IO[20] ; 15.933 ; 15.933 ; 15.933 ; 15.933 ;
; R_W_IO      ; DATA_IO[21] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; R_W_IO      ; DATA_IO[22] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; R_W_IO      ; DATA_IO[23] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[24] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[25] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[26] ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; R_W_IO      ; DATA_IO[27] ; 15.473 ; 15.473 ; 15.473 ; 15.473 ;
; R_W_IO      ; DATA_IO[28] ; 14.702 ; 14.702 ; 14.702 ; 14.702 ;
; R_W_IO      ; DATA_IO[29] ; 15.440 ; 15.440 ; 15.440 ; 15.440 ;
; R_W_IO      ; DATA_IO[30] ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; R_W_IO      ; DATA_IO[31] ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; R_W_IO      ; _LED_RD     ;        ; 13.873 ; 13.873 ;        ;
; R_W_IO      ; _LED_WR     ; 13.585 ;        ;        ; 13.585 ;
; _AS_IO      ; DATA_IO[0]  ; 12.799 ; 12.648 ; 12.648 ; 12.799 ;
; _AS_IO      ; DATA_IO[1]  ; 13.110 ; 12.959 ; 12.959 ; 13.110 ;
; _AS_IO      ; DATA_IO[2]  ; 12.652 ; 12.895 ; 12.895 ; 12.652 ;
; _AS_IO      ; DATA_IO[4]  ; 13.633 ; 13.482 ; 13.482 ; 13.633 ;
; _AS_IO      ; DATA_IO[5]  ; 13.561 ; 13.410 ; 13.410 ; 13.561 ;
; _AS_IO      ; DATA_IO[6]  ; 14.099 ; 13.948 ; 13.948 ; 14.099 ;
; _AS_IO      ; DATA_IO[7]  ; 13.980 ; 13.829 ; 13.829 ; 13.980 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 12.744 ; 12.744 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.266 ; 13.672 ; 13.672 ; 12.266 ;
; _AS_IO      ; _LED_RD     ; 16.105 ;        ;        ; 16.105 ;
; _AS_IO      ; _LED_WR     ; 15.818 ;        ;        ; 15.818 ;
; _BGACK_IO   ; DATA_OE_    ; 11.918 ;        ;        ; 11.918 ;
; _CS         ; DATA_IO[0]  ; 15.412 ; 15.412 ; 15.412 ; 15.412 ;
; _CS         ; DATA_IO[1]  ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; _CS         ; DATA_IO[2]  ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; _CS         ; DATA_IO[3]  ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; _CS         ; DATA_IO[4]  ; 15.434 ; 15.434 ; 15.434 ; 15.434 ;
; _CS         ; DATA_IO[5]  ; 15.445 ; 15.445 ; 15.445 ; 15.445 ;
; _CS         ; DATA_IO[6]  ; 15.351 ; 15.351 ; 15.351 ; 15.351 ;
; _CS         ; DATA_IO[7]  ; 15.231 ; 15.231 ; 15.231 ; 15.231 ;
; _CS         ; DATA_IO[8]  ; 15.860 ; 15.860 ; 15.860 ; 15.860 ;
; _CS         ; DATA_IO[9]  ; 15.860 ; 15.860 ; 15.860 ; 15.860 ;
; _CS         ; DATA_IO[10] ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; _CS         ; DATA_IO[11] ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; _CS         ; DATA_IO[12] ; 16.285 ; 16.285 ; 16.285 ; 16.285 ;
; _CS         ; DATA_IO[13] ; 16.311 ; 16.311 ; 16.311 ; 16.311 ;
; _CS         ; DATA_IO[14] ; 16.301 ; 16.301 ; 16.301 ; 16.301 ;
; _CS         ; DATA_IO[15] ; 16.301 ; 16.301 ; 16.301 ; 16.301 ;
; _CS         ; DATA_IO[16] ; 15.412 ; 15.412 ; 15.412 ; 15.412 ;
; _CS         ; DATA_IO[17] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; _CS         ; DATA_IO[18] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; _CS         ; DATA_IO[19] ; 15.403 ; 15.403 ; 15.403 ; 15.403 ;
; _CS         ; DATA_IO[20] ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; _CS         ; DATA_IO[21] ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; _CS         ; DATA_IO[22] ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; _CS         ; DATA_IO[23] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[24] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[25] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[26] ; 15.108 ; 15.108 ; 15.108 ; 15.108 ;
; _CS         ; DATA_IO[27] ; 15.098 ; 15.098 ; 15.098 ; 15.098 ;
; _CS         ; DATA_IO[28] ; 14.327 ; 14.327 ; 14.327 ; 14.327 ;
; _CS         ; DATA_IO[29] ; 15.065 ; 15.065 ; 15.065 ; 15.065 ;
; _CS         ; DATA_IO[30] ; 15.061 ; 15.061 ; 15.061 ; 15.061 ;
; _CS         ; DATA_IO[31] ; 15.061 ; 15.061 ; 15.061 ; 15.061 ;
; _CS         ; DATA_OE_    ; 11.041 ; 11.086 ; 11.086 ; 11.041 ;
; _CS         ; _LED_RD     ; 15.903 ;        ;        ; 15.903 ;
; _CS         ; _LED_WR     ; 15.616 ;        ;        ; 15.616 ;
; _DS_IO      ; DATA_IO[0]  ; 14.906 ; 14.906 ; 14.906 ; 14.906 ;
; _DS_IO      ; DATA_IO[1]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[2]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[3]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[4]  ; 14.928 ; 14.928 ; 14.928 ; 14.928 ;
; _DS_IO      ; DATA_IO[5]  ; 14.939 ; 14.939 ; 14.939 ; 14.939 ;
; _DS_IO      ; DATA_IO[6]  ; 14.845 ; 14.845 ; 14.845 ; 14.845 ;
; _DS_IO      ; DATA_IO[7]  ; 14.725 ; 14.725 ; 14.725 ; 14.725 ;
; _DS_IO      ; DATA_IO[8]  ; 15.354 ; 15.354 ; 15.354 ; 15.354 ;
; _DS_IO      ; DATA_IO[9]  ; 15.354 ; 15.354 ; 15.354 ; 15.354 ;
; _DS_IO      ; DATA_IO[10] ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; _DS_IO      ; DATA_IO[11] ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; _DS_IO      ; DATA_IO[12] ; 15.779 ; 15.779 ; 15.779 ; 15.779 ;
; _DS_IO      ; DATA_IO[13] ; 15.805 ; 15.805 ; 15.805 ; 15.805 ;
; _DS_IO      ; DATA_IO[14] ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; _DS_IO      ; DATA_IO[15] ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; _DS_IO      ; DATA_IO[16] ; 14.906 ; 14.906 ; 14.906 ; 14.906 ;
; _DS_IO      ; DATA_IO[17] ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; _DS_IO      ; DATA_IO[18] ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; _DS_IO      ; DATA_IO[19] ; 14.897 ; 14.897 ; 14.897 ; 14.897 ;
; _DS_IO      ; DATA_IO[20] ; 15.052 ; 15.052 ; 15.052 ; 15.052 ;
; _DS_IO      ; DATA_IO[21] ; 14.838 ; 14.838 ; 14.838 ; 14.838 ;
; _DS_IO      ; DATA_IO[22] ; 14.838 ; 14.838 ; 14.838 ; 14.838 ;
; _DS_IO      ; DATA_IO[23] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[24] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[25] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[26] ; 14.602 ; 14.602 ; 14.602 ; 14.602 ;
; _DS_IO      ; DATA_IO[27] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; _DS_IO      ; DATA_IO[28] ; 13.821 ; 13.821 ; 13.821 ; 13.821 ;
; _DS_IO      ; DATA_IO[29] ; 14.559 ; 14.559 ; 14.559 ; 14.559 ;
; _DS_IO      ; DATA_IO[30] ; 14.555 ; 14.555 ; 14.555 ; 14.555 ;
; _DS_IO      ; DATA_IO[31] ; 14.555 ; 14.555 ; 14.555 ; 14.555 ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.843 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 18.928 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 18.940 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 18.940 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 18.940 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 18.950 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 18.961 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.867 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 18.747 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 19.376 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 19.376 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 19.386 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 19.386 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 19.801 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 19.827 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 19.817 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 19.817 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.928 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.924 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.924 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.919 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 19.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.860 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.860 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.972 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 18.972 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 18.972 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 18.624 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 18.614 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.843 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 18.581 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 18.577 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 18.577 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.163 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.163 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.163 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.377 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.377 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.576 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.596 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 17.965 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 17.965 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.602 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.602 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.970 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.802 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 18.887 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 18.899 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 18.899 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 18.899 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 18.909 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 18.920 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.826 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 18.706 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 19.335 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 19.335 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 19.345 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 19.345 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 19.760 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 19.786 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 19.776 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 19.776 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.887 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.883 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.883 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.878 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 19.033 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.819 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.819 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.931 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 18.931 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 18.931 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 18.583 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 18.573 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.802 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 18.540 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 18.536 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 18.536 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 16.993 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 16.993 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 16.993 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.207 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.207 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.406 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.426 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 17.795 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 17.795 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.602 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.602 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.970 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.843    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 18.928    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 18.940    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 18.940    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 18.940    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 18.950    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 18.961    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.867    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 18.747    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 19.376    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 19.376    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 19.386    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 19.386    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 19.801    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 19.827    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 19.817    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 19.817    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.928    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.924    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.924    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.919    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 19.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.860    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.860    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.972    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 18.972    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 18.972    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 18.624    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 18.614    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.843    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 18.581    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 18.577    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 18.577    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 17.163    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 17.163    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 17.163    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.377    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.377    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.576    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.596    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 17.965    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 17.965    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.602    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.602    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.970    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 17.802    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 18.887    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 18.899    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 18.899    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 18.899    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 18.909    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 18.920    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 18.826    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 18.706    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 19.335    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 19.335    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 19.345    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 19.345    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 19.760    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 19.786    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 19.776    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 19.776    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 18.887    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.883    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 18.883    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 18.878    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 19.033    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.819    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.819    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 18.931    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 18.931    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 18.931    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 18.583    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 18.573    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 17.802    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 18.540    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 18.536    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 18.536    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 16.993    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 16.993    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 16.993    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 17.207    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 17.207    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 17.406    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 17.426    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 17.795    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 17.795    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.602    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.602    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.970    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; n/a                                         ; -0.178 ; -0.178        ;
; sclk                                        ; 10.446 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 24.821 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 39.516 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; n/a                                         ; -34.842 ; -34.842       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.215   ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.215   ; 0.000         ;
; sclk                                        ; 29.073  ; 0.000         ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Fast Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.993 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 31.309 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 8.180  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 13.400 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 19.000 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.178 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 5.178      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                                     ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 10.446 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.490      ; 1.076      ;
; 10.768 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.665      ; 0.929      ;
; 10.790 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.665      ; 0.907      ;
; 10.807 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.186      ; 0.411      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                              ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 24.821 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.021     ; 2.690      ;
; 24.884 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.021     ; 2.627      ;
; 25.176 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.357      ;
; 25.233 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.303      ;
; 25.239 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.294      ;
; 25.296 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.240      ;
; 25.361 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 2.179      ;
; 25.408 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 2.126      ;
; 25.424 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 2.116      ;
; 25.425 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 2.112      ;
; 25.433 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.103      ;
; 25.478 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 2.056      ;
; 25.481 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 2.052      ;
; 25.488 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 2.049      ;
; 25.503 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 2.033      ;
; 25.522 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 2.019      ;
; 25.544 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 1.989      ;
; 25.562 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.979      ;
; 25.567 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.972      ;
; 25.585 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.956      ;
; 25.608 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.009      ; 1.933      ;
; 25.627 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.912      ;
; 25.637 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.902      ;
; 25.690 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.849      ;
; 25.760 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.777      ;
; 25.864 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.675      ;
; 25.891 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.646      ;
; 25.929 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.608      ;
; 25.984 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.555      ;
; 26.008 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.529      ;
; 26.116 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.423      ;
; 26.236 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.007      ; 1.303      ;
; 26.270 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.267      ;
; 26.328 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 1.206      ;
; 26.398 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1] ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.002      ; 1.136      ;
; 26.403 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0] ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.134      ;
; 32.543 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.012      ; 2.501      ;
; 32.557 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.011      ; 2.486      ;
; 32.795 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.009      ; 2.246      ;
; 32.809 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.008      ; 2.231      ;
; 32.810 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.012      ; 2.234      ;
; 32.824 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.011      ; 2.219      ;
; 32.969 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|DACK_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.001      ; 2.064      ;
; 32.970 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|DACK_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.019     ; 2.043      ;
; 33.041 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 1.987      ;
; 33.042 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.024     ; 1.966      ;
; 33.080 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.011     ; 1.941      ;
; 33.170 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.016      ; 1.878      ;
; 33.170 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 1.858      ;
; 33.171 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.024     ; 1.837      ;
; 33.184 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.015      ; 1.863      ;
; 33.191 ; SCSI_SM:u_SCSI_SM|CCPUREQ         ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 1.837      ;
; 33.197 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.008     ; 1.827      ;
; 33.224 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|S2CPU_o  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.001     ; 1.807      ;
; 33.338 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.694      ;
; 33.339 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.010      ; 1.703      ;
; 33.353 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.009      ; 1.688      ;
; 33.381 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.011     ; 1.640      ;
; 33.414 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.012      ; 1.630      ;
; 33.480 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.552      ;
; 33.501 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.531      ;
; 33.540 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.020      ; 1.512      ;
; 33.546 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.008     ; 1.478      ;
; 33.554 ; CPU_SM:u_CPU_SM|nCYCLEDONE        ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.019      ; 1.497      ;
; 33.574 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.024     ; 1.434      ;
; 33.618 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.414      ;
; 33.652 ; CPU_SM:u_CPU_SM|BGRANT_           ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.013      ; 1.393      ;
; 33.676 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 1.352      ;
; 33.811 ; SCSI_SM:u_SCSI_SM|CDREQ_          ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.004     ; 1.217      ;
; 33.871 ; SCSI_SM:u_SCSI_SM|CDSACK_         ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 1.161      ;
; 33.976 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 1.053      ;
; 34.163 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; -0.003     ; 0.866      ;
; 34.201 ; CPU_SM:u_CPU_SM|DMAENA            ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.831      ;
; 34.335 ; CPU_SM:u_CPU_SM|FLUSHFIFO         ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 35.000       ; 0.000      ; 0.697      ;
; 36.385 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.029     ; 3.618      ;
; 36.454 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.030     ; 3.548      ;
; 36.540 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.025     ; 3.467      ;
; 36.569 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.025     ; 3.438      ;
; 36.706 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 3.321      ;
; 36.858 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.008     ; 3.166      ;
; 36.903 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.022     ; 3.107      ;
; 37.062 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.023     ; 2.947      ;
; 37.085 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 2.952      ;
; 37.085 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 2.950      ;
; 37.115 ; CPU_SM:u_CPU_SM|STATE[4]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 2.922      ;
; 37.120 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.911      ;
; 37.189 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.841      ;
; 37.190 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.005     ; 2.837      ;
; 37.197 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.004     ; 2.831      ;
; 37.199 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 2.833      ;
; 37.202 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 2.823      ;
; 37.208 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 2.832      ;
; 37.211 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 2.826      ;
; 37.238 ; CPU_SM:u_CPU_SM|STATE[3]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.008      ; 2.802      ;
; 37.241 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.005      ; 2.796      ;
; 37.268 ; CPU_SM:u_CPU_SM|INCFIFO           ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.763      ;
; 37.273 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.007      ; 2.766      ;
; 37.275 ; CPU_SM:u_CPU_SM|STATE[2]          ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.003      ; 2.760      ;
; 37.281 ; CPU_SM:u_CPU_SM|STATE[1]          ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.007     ; 2.744      ;
; 37.303 ; CPU_SM:u_CPU_SM|STATE[0]          ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.007      ; 2.736      ;
+--------+-----------------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 39.516 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.516      ;
; 39.517 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.515      ;
; 39.632 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.400      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -34.842 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 5.158      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.363 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                        ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.427 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.579      ;
; 0.448 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.599      ;
; 0.481 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.633      ;
; 0.494 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.651      ;
; 0.496 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.653      ;
; 0.544 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.570 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.725      ;
; 0.573 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.730      ;
; 0.575 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.732      ;
; 0.583 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.738      ;
; 0.603 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.755      ;
; 0.619 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.771      ;
; 0.650 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.807      ;
; 0.656 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.812      ;
; 0.670 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.827      ;
; 0.672 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.824      ;
; 0.680 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.837      ;
; 0.688 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.845      ;
; 0.700 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.857      ;
; 0.700 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.857      ;
; 0.711 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 0.866      ;
; 0.717 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.869      ;
; 0.724 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.880      ;
; 0.737 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.894      ;
; 0.743 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.892      ;
; 0.751 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.904      ;
; 0.762 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.918      ;
; 0.765 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.922      ;
; 0.770 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.927      ;
; 0.771 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.927      ;
; 0.771 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.928      ;
; 0.774 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.931      ;
; 0.774 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.930      ;
; 0.780 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.936      ;
; 0.780 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.936      ;
; 0.786 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BREQ        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.943      ;
; 0.787 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.943      ;
; 0.797 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|F2S_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.954      ;
; 0.813 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|INCBO_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.970      ;
; 0.816 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.973      ;
; 0.824 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 0.995      ;
; 0.834 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.988      ;
; 0.836 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.993      ;
; 0.838 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.990      ;
; 0.840 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.997      ;
; 0.850 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.007      ;
; 0.855 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.010      ;
; 0.858 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.010      ;
; 0.861 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.018      ;
; 0.864 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.019      ;
; 0.865 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.014      ;
; 0.868 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.023      ;
; 0.872 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.028      ;
; 0.886 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.042      ;
; 0.896 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.051      ;
; 0.900 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.051      ;
; 0.902 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|DACK_o    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.059      ;
; 0.912 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|S2F_o     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.068      ;
; 0.913 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.062      ;
; 0.917 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.074      ;
; 0.923 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.075      ;
; 0.927 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.083      ;
; 0.929 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.085      ;
; 0.933 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.085      ;
; 0.935 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.092      ;
; 0.936 ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.092      ;
; 0.945 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 1.116      ;
; 0.946 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PDS         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 1.091      ;
; 0.947 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.103      ;
; 0.954 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.107      ;
; 0.955 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|STATE[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.107      ;
; 0.957 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.110      ;
; 0.964 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.122      ;
; 0.966 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.118      ;
; 0.970 ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCSI_SM:u_SCSI_SM|RE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.127      ;
; 0.973 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DIEL        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.126      ;
; 0.976 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DIEH        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.129      ;
; 0.978 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BRIDGEIN    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 1.126      ;
; 0.979 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.131      ;
; 0.998 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PLHW        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.151      ;
; 0.998 ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCSI_SM:u_SCSI_SM|STATE[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.150      ;
; 1.001 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.152      ;
; 1.003 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.160      ;
; 1.006 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.157      ;
; 1.010 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|WE_o      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.166      ;
; 1.011 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 1.171      ;
; 1.015 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BRIDGEOUT   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.173      ;
; 1.019 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|SIZE1       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.177      ;
; 1.025 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|F2CPUH      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.180      ;
; 1.032 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCNI       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 1.163      ;
; 1.040 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|CPU2S_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.196      ;
; 1.050 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|F2CPUL      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 1.207      ;
; 1.059 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PLHW        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.215      ;
; 1.063 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 1.223      ;
; 1.070 ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCSI_SM:u_SCSI_SM|S2CPU_o   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.221      ;
; 1.071 ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.239      ;
; 1.076 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[1]    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 1.234      ;
; 1.077 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STOPFLUSH   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.240      ;
+-------+----------------------------+-----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+
; 29.073 ; CPU_SM:u_CPU_SM|PAS  ; AS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.186      ; 0.411      ;
; 29.090 ; CPU_SM:u_CPU_SM|PLLW ; LLW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.665      ; 0.907      ;
; 29.112 ; CPU_SM:u_CPU_SM|PLHW ; LHW     ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.665      ; 0.929      ;
; 29.434 ; CPU_SM:u_CPU_SM|PDS  ; DS_O_   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.490      ; 1.076      ;
+--------+----------------------+---------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 25.993 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.025     ; 1.514      ;
; 26.145 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.021     ; 1.366      ;
; 26.215 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.002     ; 1.315      ;
; 26.215 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.002     ; 1.315      ;
; 26.221 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 1.311      ;
; 26.221 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 1.311      ;
; 26.221 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.000      ; 1.311      ;
; 26.300 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.004      ; 1.236      ;
; 26.309 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.008      ; 1.231      ;
; 26.326 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 1.203      ;
; 26.326 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.003     ; 1.203      ;
; 26.415 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.016     ; 1.101      ;
; 26.415 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.016     ; 1.101      ;
; 26.415 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.016     ; 1.101      ;
; 26.415 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.016     ; 1.101      ;
; 26.415 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; -0.016     ; 1.101      ;
; 26.421 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.114      ;
; 26.421 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.114      ;
; 26.421 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.114      ;
; 26.421 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.003      ; 1.114      ;
; 26.434 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 1.099      ;
; 26.434 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 1.099      ;
; 26.434 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 1.099      ;
; 26.434 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 1.099      ;
; 26.434 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.001      ; 1.099      ;
; 26.475 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.062      ;
; 26.475 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.062      ;
; 26.480 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 27.500       ; 0.005      ; 1.057      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 31.309 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.008      ; 1.231      ;
; 31.309 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.008      ; 1.231      ;
; 31.309 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; 0.008      ; 1.231      ;
; 31.472 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.011     ; 1.049      ;
; 31.547 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.016     ; 0.969      ;
; 31.700 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.012     ; 0.820      ;
; 31.700 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 32.500       ; -0.012     ; 0.820      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 8.180 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.012     ; 0.820      ;
; 8.180 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.012     ; 0.820      ;
; 8.333 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.016     ; 0.969      ;
; 8.408 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; -0.011     ; 1.049      ;
; 8.571 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.008      ; 1.231      ;
; 8.571 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.008      ; 1.231      ;
; 8.571 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -7.500       ; 0.008      ; 1.231      ;
+-------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 13.400 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.005      ; 1.057      ;
; 13.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.005      ; 1.062      ;
; 13.405 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.005      ; 1.062      ;
; 13.446 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 1.099      ;
; 13.446 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 1.099      ;
; 13.446 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 1.099      ;
; 13.446 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 1.099      ;
; 13.446 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.001      ; 1.099      ;
; 13.459 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.003      ; 1.114      ;
; 13.459 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.003      ; 1.114      ;
; 13.459 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.003      ; 1.114      ;
; 13.459 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.003      ; 1.114      ;
; 13.465 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.016     ; 1.101      ;
; 13.465 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.016     ; 1.101      ;
; 13.465 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.016     ; 1.101      ;
; 13.465 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.016     ; 1.101      ;
; 13.465 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.016     ; 1.101      ;
; 13.554 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 1.203      ;
; 13.554 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.003     ; 1.203      ;
; 13.571 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.008      ; 1.231      ;
; 13.580 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.004      ; 1.236      ;
; 13.659 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.000      ; 1.311      ;
; 13.659 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.000      ; 1.311      ;
; 13.659 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; 0.000      ; 1.311      ;
; 13.665 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.002     ; 1.315      ;
; 13.665 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.002     ; 1.315      ;
; 13.735 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.021     ; 1.366      ;
; 13.887 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -12.500      ; -0.025     ; 1.514      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LHW                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LLW                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                                           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; AS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; DS_O_|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LHW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; LLW|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCLK|combout                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ;
; 37.620 ; 40.000       ; 2.380          ; Port Rate        ; sclk  ; Rise       ; SCLK                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[2]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[2]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[3]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[3]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[4]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[4]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|WE_o      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|WE_o      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BGACK|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BGACK|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BREQ|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BREQ|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEIN|clk       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEIN|clk       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEOUT|clk      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|BRIDGEOUT|clk      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DECFIFO|clk        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DECFIFO|clk        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEH|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEH|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEL|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|DIEL|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUH|clk         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUH|clk         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUL|clk         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; u_CPU_SM|F2CPUL|clk         ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|BGRANT_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|DMAENA|clk                                     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|FLUSHFIFO|clk                                  ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_CPU_SM|nCYCLEDONE|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk2~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CCPUREQ|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CCPUREQ|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDREQ_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDREQ_|clk                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDSACK_|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; u_SCSI_SM|CDSACK_|clk                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 1.630   ; 1.630   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -0.741  ; -0.741  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 1.606   ; 1.606   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 1.793   ; 1.793   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 1.694   ; 1.694   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 1.793   ; 1.793   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _RST          ; sclk       ; -1.312  ; -1.312  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; -4.983  ; -4.983  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -7.045  ; -7.045  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; -4.462  ; -4.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; -4.506  ; -4.506  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; -4.462  ; -4.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _RST          ; sclk       ; -5.580  ; -5.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -7.406  ; -7.406  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -10.937 ; -10.937 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -10.937 ; -10.937 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -10.654 ; -10.654 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -13.090 ; -13.090 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -11.340 ; -11.340 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -11.230 ; -11.230 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -11.172 ; -11.172 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -11.394 ; -11.394 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -10.617 ; -10.617 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -10.617 ; -10.617 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -11.072 ; -11.072 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -13.194 ; -13.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; -1.134 ; -1.134 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 0.977  ; 0.977  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -1.272 ; -1.272 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -1.574 ; -1.574 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -1.574 ; -1.574 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -1.673 ; -1.673 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _RST          ; sclk       ; 1.432  ; 1.432  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 6.078  ; 6.078  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 8.256  ; 8.256  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.719  ; 5.719  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.584  ; 5.584  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.719  ; 5.719  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _RST          ; sclk       ; 8.308  ; 8.308  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.821  ; 8.821  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 11.057 ; 11.057 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 11.057 ; 11.057 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 11.268 ; 11.268 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 13.210 ; 13.210 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.460 ; 11.460 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.350 ; 11.350 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 11.292 ; 11.292 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 11.514 ; 11.514 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.192 ; 11.192 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.737 ; 10.737 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.192 ; 11.192 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.314 ; 13.314 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 3.501  ; 3.501  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 3.734  ; 3.734  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 14.458 ; 14.458 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.635 ; 13.635 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 14.069 ; 14.069 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.734 ; 13.734 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.280 ; 13.280 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 14.168 ; 14.168 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.791 ; 13.791 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.876 ; 13.876 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.802 ; 13.802 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.796 ; 13.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.799 ; 13.799 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.635 ; 13.635 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.615 ; 13.615 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 14.073 ; 14.073 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.921 ; 13.921 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 14.458 ; 14.458 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.935 ; 13.935 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.333 ; 13.333 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.155 ; 13.155 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.368 ; 13.368 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.357 ; 13.357 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.235 ; 13.235 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 12.975 ; 12.975 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 12.978 ; 12.978 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 12.879 ; 12.879 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 14.072 ; 14.072 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.348 ; 13.348 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 13.422 ; 13.422 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.419 ; 13.419 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 13.878 ; 13.878 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.540 ; 13.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 14.340 ; 14.340 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.792 ; 13.792 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 12.226 ; 12.226 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 12.610 ; 12.610 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 15.357 ; 15.357 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 14.901 ; 14.901 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.015 ; 15.015 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.008 ; 15.008 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 14.665 ; 14.665 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.038 ; 15.038 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 14.756 ; 14.756 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.186 ; 15.186 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.357 ; 15.357 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 12.572 ; 12.572 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 11.956 ; 11.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 11.888 ; 11.888 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 11.806 ; 11.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 12.056 ; 12.056 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 12.168 ; 12.168 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 12.176 ; 12.176 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 12.788 ; 12.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 13.274 ; 13.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 13.161 ; 13.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 3.501  ; 3.501  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 3.734  ; 3.734  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 12.210 ; 12.210 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.277 ; 13.277 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.510 ; 13.510 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.355 ; 13.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.260 ; 13.260 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.677 ; 13.677 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.433 ; 13.433 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.518 ; 13.518 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.444 ; 13.444 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 12.881 ; 12.881 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.043 ; 13.043 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 12.901 ; 12.901 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.065 ; 13.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 12.924 ; 12.924 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.958 ; 12.958 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 12.995 ; 12.995 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.947 ; 12.947 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.209 ; 13.209 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 12.980 ; 12.980 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.302 ; 13.302 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.203 ; 13.203 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 12.781 ; 12.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 12.780 ; 12.780 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 12.649 ; 12.649 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 12.679 ; 12.679 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 12.897 ; 12.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 12.210 ; 12.210 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.634 ; 12.634 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 12.890 ; 12.890 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.939 ; 12.939 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 12.781 ; 12.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 12.399 ; 12.399 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 12.451 ; 12.451 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 12.226 ; 12.226 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 12.554 ; 12.554 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.843 ; 12.843 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.869 ; 12.869 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.879 ; 12.879 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.914 ; 12.914 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.843 ; 12.843 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.864 ; 12.864 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.943 ; 12.943 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 13.150 ; 13.150 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.059 ; 13.059 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 12.104 ; 12.104 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 11.956 ; 11.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 11.888 ; 11.888 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 11.806 ; 11.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 12.056 ; 12.056 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 12.168 ; 12.168 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 12.176 ; 12.176 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 12.788 ; 12.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 13.274 ; 13.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 13.161 ; 13.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.728 ;       ;       ; 7.728 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.804 ; 7.284 ; 7.284 ; 7.804 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.077 ; 7.655 ; 7.655 ; 7.077 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.894 ; 7.383 ; 7.383 ; 7.894 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.882 ;       ;       ; 7.882 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.966 ;       ;       ; 7.966 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.895 ;       ;       ; 7.895 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 6.783 ; 6.783 ;       ;
; ADDR[2]     ; DATA_OE_    ; 5.707 ;       ;       ; 5.707 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.466 ; 7.506 ; 7.506 ; 7.466 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.765 ; 7.582 ; 7.582 ; 7.765 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.430 ; 7.558 ; 7.558 ; 7.430 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.864 ; 7.672 ; 7.672 ; 7.864 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.620 ; 7.660 ; 7.660 ; 7.620 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.704 ; 7.744 ; 7.744 ; 7.704 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.633 ; 7.673 ; 7.673 ; 7.633 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.264 ;       ;       ; 7.264 ;
; ADDR[3]     ; DATA_OE_    ; 6.118 ;       ;       ; 6.118 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.391 ; 6.391 ; 6.391 ; 6.391 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.260 ; 6.260 ; 6.260 ; 6.260 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.836 ;       ;       ; 7.836 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.912 ; 7.510 ; 7.510 ; 7.912 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.303 ; 7.763 ; 7.763 ; 7.303 ;
; ADDR[4]     ; DATA_IO[4]  ; 8.002 ; 7.609 ; 7.609 ; 8.002 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.990 ;       ;       ; 7.990 ;
; ADDR[4]     ; DATA_IO[6]  ; 8.074 ;       ;       ; 8.074 ;
; ADDR[4]     ; DATA_IO[7]  ; 8.003 ;       ;       ; 8.003 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.009 ; 7.009 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 5.731 ; 5.731 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.285 ; 7.233 ; 7.233 ; 7.285 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.361 ; 7.544 ; 7.544 ; 7.361 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.337 ; 7.209 ; 7.209 ; 7.337 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.451 ; 7.643 ; 7.643 ; 7.451 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.439 ; 7.387 ; 7.387 ; 7.439 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.523 ; 7.471 ; 7.471 ; 7.523 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.452 ; 7.400 ; 7.400 ; 7.452 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.043 ; 7.043 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.361 ; 6.361 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.531 ; 7.491 ; 7.491 ; 7.531 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.607 ; 7.790 ; 7.790 ; 7.607 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.583 ; 7.455 ; 7.455 ; 7.583 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.697 ; 7.889 ; 7.889 ; 7.697 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.685 ; 7.645 ; 7.645 ; 7.685 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.769 ; 7.729 ; 7.729 ; 7.769 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.698 ; 7.658 ; 7.658 ; 7.698 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.289 ; 7.289 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.339 ; 6.339 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.588 ;       ;       ; 7.588 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.754 ;       ;       ; 7.754 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.565 ;       ;       ; 7.565 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.687 ;       ;       ; 7.687 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.773 ;       ;       ; 7.773 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.780 ;       ;       ; 7.780 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.899 ;       ;       ; 7.899 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.958 ;       ;       ; 7.958 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.216 ;       ;       ; 7.216 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.930 ;       ;       ; 6.930 ;
; DATA_IO[18] ; PD_PORT[2]  ; 6.924 ;       ;       ; 6.924 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.866 ;       ;       ; 6.866 ;
; DATA_IO[20] ; PD_PORT[4]  ; 6.627 ;       ;       ; 6.627 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.638 ;       ;       ; 6.638 ;
; DATA_IO[22] ; PD_PORT[6]  ; 6.936 ;       ;       ; 6.936 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.757 ;       ;       ; 6.757 ;
; INTA        ; _INT        ;       ; 3.334 ; 3.334 ;       ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.868 ;       ;       ; 6.868 ;
; PD_PORT[0]  ; DATA_IO[24] ; 7.144 ;       ;       ; 7.144 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 6.898 ;       ;       ; 6.898 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 6.680 ;       ;       ; 6.680 ;
; PD_PORT[1]  ; DATA_IO[25] ; 6.229 ;       ;       ; 6.229 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 6.814 ;       ;       ; 6.814 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.916 ;       ;       ; 6.916 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.703 ;       ;       ; 6.703 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 7.062 ;       ;       ; 7.062 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.985 ;       ;       ; 6.985 ;
; PD_PORT[3]  ; DATA_IO[27] ; 6.789 ;       ;       ; 6.789 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 6.774 ;       ;       ; 6.774 ;
; PD_PORT[4]  ; DATA_IO[12] ; 7.256 ;       ;       ; 7.256 ;
; PD_PORT[4]  ; DATA_IO[28] ; 7.061 ;       ;       ; 7.061 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 6.967 ;       ;       ; 6.967 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.131 ;       ;       ; 7.131 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.750 ;       ;       ; 6.750 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 7.032 ;       ;       ; 7.032 ;
; PD_PORT[6]  ; DATA_IO[14] ; 7.608 ;       ;       ; 7.608 ;
; PD_PORT[6]  ; DATA_IO[30] ; 7.490 ;       ;       ; 7.490 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.444 ;       ;       ; 7.444 ;
; PD_PORT[7]  ; DATA_IO[15] ; 7.044 ;       ;       ; 7.044 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.901 ;       ;       ; 6.901 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 7.662 ;       ;       ; 7.662 ;
; R_W_IO      ; DATA_IO[0]  ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; R_W_IO      ; DATA_IO[1]  ; 7.075 ; 6.788 ; 6.788 ; 7.075 ;
; R_W_IO      ; DATA_IO[2]  ; 6.788 ; 6.788 ; 6.788 ; 6.788 ;
; R_W_IO      ; DATA_IO[3]  ; 6.788 ; 6.788 ; 6.788 ; 6.788 ;
; R_W_IO      ; DATA_IO[4]  ; 7.174 ; 6.847 ; 6.847 ; 7.174 ;
; R_W_IO      ; DATA_IO[5]  ; 6.808 ; 6.835 ; 6.835 ; 6.808 ;
; R_W_IO      ; DATA_IO[6]  ; 6.699 ; 6.919 ; 6.919 ; 6.699 ;
; R_W_IO      ; DATA_IO[7]  ; 6.635 ; 6.848 ; 6.848 ; 6.635 ;
; R_W_IO      ; DATA_IO[8]  ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; R_W_IO      ; DATA_IO[9]  ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; R_W_IO      ; DATA_IO[10] ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; R_W_IO      ; DATA_IO[11] ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; R_W_IO      ; DATA_IO[12] ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; R_W_IO      ; DATA_IO[13] ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; R_W_IO      ; DATA_IO[14] ; 7.019 ; 7.019 ; 7.019 ; 7.019 ;
; R_W_IO      ; DATA_IO[15] ; 7.019 ; 7.019 ; 7.019 ; 7.019 ;
; R_W_IO      ; DATA_IO[16] ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; R_W_IO      ; DATA_IO[17] ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; R_W_IO      ; DATA_IO[18] ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; R_W_IO      ; DATA_IO[19] ; 6.773 ; 6.773 ; 6.773 ; 6.773 ;
; R_W_IO      ; DATA_IO[20] ; 6.852 ; 6.852 ; 6.852 ; 6.852 ;
; R_W_IO      ; DATA_IO[21] ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; R_W_IO      ; DATA_IO[22] ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; R_W_IO      ; DATA_IO[23] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[24] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[25] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[26] ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; R_W_IO      ; DATA_IO[27] ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; R_W_IO      ; DATA_IO[28] ; 6.363 ; 6.363 ; 6.363 ; 6.363 ;
; R_W_IO      ; DATA_IO[29] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; DATA_IO[30] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; DATA_IO[31] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; _LED_RD     ;       ; 6.110 ; 6.110 ;       ;
; R_W_IO      ; _LED_WR     ; 5.990 ;       ;       ; 5.990 ;
; _AS_IO      ; DATA_IO[0]  ; 4.885 ; 4.845 ; 4.845 ; 4.885 ;
; _AS_IO      ; DATA_IO[1]  ; 4.961 ; 5.144 ; 5.144 ; 4.961 ;
; _AS_IO      ; DATA_IO[2]  ; 4.937 ; 4.809 ; 4.809 ; 4.937 ;
; _AS_IO      ; DATA_IO[4]  ; 5.051 ; 5.243 ; 5.243 ; 5.051 ;
; _AS_IO      ; DATA_IO[5]  ; 5.039 ; 4.999 ; 4.999 ; 5.039 ;
; _AS_IO      ; DATA_IO[6]  ; 5.123 ; 5.083 ; 5.083 ; 5.123 ;
; _AS_IO      ; DATA_IO[7]  ; 5.052 ; 5.012 ; 5.012 ; 5.052 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.643 ; 4.643 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.547 ; 6.016 ; 6.016 ; 5.547 ;
; _AS_IO      ; _LED_RD     ; 6.828 ;       ;       ; 6.828 ;
; _AS_IO      ; _LED_WR     ; 6.714 ;       ;       ; 6.714 ;
; _BGACK_IO   ; DATA_OE_    ; 5.439 ;       ;       ; 5.439 ;
; _CS         ; DATA_IO[0]  ; 7.544 ; 7.504 ; 7.504 ; 7.544 ;
; _CS         ; DATA_IO[1]  ; 7.620 ; 7.803 ; 7.803 ; 7.620 ;
; _CS         ; DATA_IO[2]  ; 7.596 ; 7.468 ; 7.468 ; 7.596 ;
; _CS         ; DATA_IO[3]  ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; _CS         ; DATA_IO[4]  ; 7.710 ; 7.902 ; 7.902 ; 7.710 ;
; _CS         ; DATA_IO[5]  ; 7.698 ; 7.658 ; 7.658 ; 7.698 ;
; _CS         ; DATA_IO[6]  ; 7.782 ; 7.742 ; 7.742 ; 7.782 ;
; _CS         ; DATA_IO[7]  ; 7.711 ; 7.671 ; 7.671 ; 7.711 ;
; _CS         ; DATA_IO[8]  ; 6.772 ; 7.302 ; 7.302 ; 6.772 ;
; _CS         ; DATA_IO[9]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; _CS         ; DATA_IO[10] ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; _CS         ; DATA_IO[11] ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; _CS         ; DATA_IO[12] ; 6.913 ; 6.913 ; 6.913 ; 6.913 ;
; _CS         ; DATA_IO[13] ; 6.936 ; 6.936 ; 6.936 ; 6.936 ;
; _CS         ; DATA_IO[14] ; 6.926 ; 6.926 ; 6.926 ; 6.926 ;
; _CS         ; DATA_IO[15] ; 6.926 ; 6.926 ; 6.926 ; 6.926 ;
; _CS         ; DATA_IO[16] ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; _CS         ; DATA_IO[17] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; _CS         ; DATA_IO[18] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; _CS         ; DATA_IO[19] ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; _CS         ; DATA_IO[20] ; 6.759 ; 6.759 ; 6.759 ; 6.759 ;
; _CS         ; DATA_IO[21] ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; _CS         ; DATA_IO[22] ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; _CS         ; DATA_IO[23] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[24] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[25] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[26] ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; _CS         ; DATA_IO[27] ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; _CS         ; DATA_IO[28] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; _CS         ; DATA_IO[29] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_IO[30] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_IO[31] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_OE_    ; 5.158 ; 5.178 ; 5.178 ; 5.158 ;
; _CS         ; _LED_RD     ; 6.804 ;       ;       ; 6.804 ;
; _CS         ; _LED_WR     ; 6.690 ;       ;       ; 6.690 ;
; _DS_IO      ; DATA_IO[0]  ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; _DS_IO      ; DATA_IO[1]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[2]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[3]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[4]  ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; _DS_IO      ; DATA_IO[5]  ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; _DS_IO      ; DATA_IO[6]  ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; _DS_IO      ; DATA_IO[7]  ; 6.361 ; 6.361 ; 6.361 ; 6.361 ;
; _DS_IO      ; DATA_IO[8]  ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; _DS_IO      ; DATA_IO[9]  ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; _DS_IO      ; DATA_IO[10] ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; _DS_IO      ; DATA_IO[11] ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; _DS_IO      ; DATA_IO[12] ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; _DS_IO      ; DATA_IO[13] ; 6.755 ; 6.755 ; 6.755 ; 6.755 ;
; _DS_IO      ; DATA_IO[14] ; 6.745 ; 6.745 ; 6.745 ; 6.745 ;
; _DS_IO      ; DATA_IO[15] ; 6.745 ; 6.745 ; 6.745 ; 6.745 ;
; _DS_IO      ; DATA_IO[16] ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; _DS_IO      ; DATA_IO[17] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; _DS_IO      ; DATA_IO[18] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; _DS_IO      ; DATA_IO[19] ; 6.499 ; 6.499 ; 6.499 ; 6.499 ;
; _DS_IO      ; DATA_IO[20] ; 6.578 ; 6.578 ; 6.578 ; 6.578 ;
; _DS_IO      ; DATA_IO[21] ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; _DS_IO      ; DATA_IO[22] ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; _DS_IO      ; DATA_IO[23] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[24] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[25] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[26] ; 6.342 ; 6.342 ; 6.342 ; 6.342 ;
; _DS_IO      ; DATA_IO[27] ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; _DS_IO      ; DATA_IO[28] ; 6.089 ; 6.089 ; 6.089 ; 6.089 ;
; _DS_IO      ; DATA_IO[29] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; _DS_IO      ; DATA_IO[30] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; _DS_IO      ; DATA_IO[31] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.025 ;       ;       ; 7.025 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.101 ; 7.284 ; 7.284 ; 7.101 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.077 ; 6.949 ; 6.949 ; 7.077 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.191 ; 7.383 ; 7.383 ; 7.191 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.179 ;       ;       ; 7.179 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.263 ;       ;       ; 7.263 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.192 ;       ;       ; 7.192 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 6.783 ; 6.783 ;       ;
; ADDR[2]     ; DATA_OE_    ; 5.707 ;       ;       ; 5.707 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.466 ; 7.506 ; 7.506 ; 7.466 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.542 ; 7.582 ; 7.582 ; 7.542 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.430 ; 7.393 ; 7.393 ; 7.430 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.632 ; 7.672 ; 7.672 ; 7.632 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.620 ; 7.660 ; 7.660 ; 7.620 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.704 ; 7.744 ; 7.744 ; 7.704 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.633 ; 7.673 ; 7.673 ; 7.633 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.264 ;       ;       ; 7.264 ;
; ADDR[3]     ; DATA_OE_    ; 6.118 ;       ;       ; 6.118 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.391 ; 6.391 ; 6.391 ; 6.391 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.260 ; 6.260 ; 6.260 ; 6.260 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.251 ;       ;       ; 7.251 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.327 ; 7.510 ; 7.510 ; 7.327 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.303 ; 7.175 ; 7.175 ; 7.303 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.417 ; 7.609 ; 7.609 ; 7.417 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.405 ;       ;       ; 7.405 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.489 ;       ;       ; 7.489 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.418 ;       ;       ; 7.418 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.009 ; 7.009 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 5.731 ; 5.731 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.285 ; 7.233 ; 7.233 ; 7.285 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.361 ; 7.309 ; 7.309 ; 7.361 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.160 ; 7.209 ; 7.209 ; 7.160 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.451 ; 7.399 ; 7.399 ; 7.451 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.439 ; 7.387 ; 7.387 ; 7.439 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.523 ; 7.471 ; 7.471 ; 7.523 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.452 ; 7.400 ; 7.400 ; 7.452 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.043 ; 7.043 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.361 ; 6.361 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.531 ; 7.491 ; 7.491 ; 7.531 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.607 ; 7.567 ; 7.567 ; 7.607 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.418 ; 7.455 ; 7.455 ; 7.418 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.697 ; 7.657 ; 7.657 ; 7.697 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.685 ; 7.645 ; 7.645 ; 7.685 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.769 ; 7.729 ; 7.729 ; 7.769 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.698 ; 7.658 ; 7.658 ; 7.698 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.289 ; 7.289 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.339 ; 6.339 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.588 ;       ;       ; 7.588 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.754 ;       ;       ; 7.754 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.565 ;       ;       ; 7.565 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.687 ;       ;       ; 7.687 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.773 ;       ;       ; 7.773 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.780 ;       ;       ; 7.780 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.899 ;       ;       ; 7.899 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.958 ;       ;       ; 7.958 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.216 ;       ;       ; 7.216 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.930 ;       ;       ; 6.930 ;
; DATA_IO[18] ; PD_PORT[2]  ; 6.924 ;       ;       ; 6.924 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.866 ;       ;       ; 6.866 ;
; DATA_IO[20] ; PD_PORT[4]  ; 6.627 ;       ;       ; 6.627 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.638 ;       ;       ; 6.638 ;
; DATA_IO[22] ; PD_PORT[6]  ; 6.936 ;       ;       ; 6.936 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.757 ;       ;       ; 6.757 ;
; INTA        ; _INT        ;       ; 3.334 ; 3.334 ;       ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.868 ;       ;       ; 6.868 ;
; PD_PORT[0]  ; DATA_IO[24] ; 7.144 ;       ;       ; 7.144 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 6.843 ;       ;       ; 6.843 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 6.680 ;       ;       ; 6.680 ;
; PD_PORT[1]  ; DATA_IO[25] ; 6.229 ;       ;       ; 6.229 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 6.537 ;       ;       ; 6.537 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.916 ;       ;       ; 6.916 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.703 ;       ;       ; 6.703 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 6.980 ;       ;       ; 6.980 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.985 ;       ;       ; 6.985 ;
; PD_PORT[3]  ; DATA_IO[27] ; 6.789 ;       ;       ; 6.789 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 6.764 ;       ;       ; 6.764 ;
; PD_PORT[4]  ; DATA_IO[12] ; 7.256 ;       ;       ; 7.256 ;
; PD_PORT[4]  ; DATA_IO[28] ; 7.061 ;       ;       ; 7.061 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 6.839 ;       ;       ; 6.839 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.131 ;       ;       ; 7.131 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.750 ;       ;       ; 6.750 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 6.967 ;       ;       ; 6.967 ;
; PD_PORT[6]  ; DATA_IO[14] ; 7.608 ;       ;       ; 7.608 ;
; PD_PORT[6]  ; DATA_IO[30] ; 7.490 ;       ;       ; 7.490 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.242 ;       ;       ; 7.242 ;
; PD_PORT[7]  ; DATA_IO[15] ; 7.044 ;       ;       ; 7.044 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.901 ;       ;       ; 6.901 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 7.009 ;       ;       ; 7.009 ;
; R_W_IO      ; DATA_IO[0]  ; 4.648 ; 6.681 ; 6.681 ; 4.648 ;
; R_W_IO      ; DATA_IO[1]  ; 4.724 ; 6.757 ; 6.757 ; 4.724 ;
; R_W_IO      ; DATA_IO[2]  ; 6.740 ; 4.575 ; 4.575 ; 6.740 ;
; R_W_IO      ; DATA_IO[3]  ; 6.788 ; 6.788 ; 6.788 ; 6.788 ;
; R_W_IO      ; DATA_IO[4]  ; 4.814 ; 6.798 ; 6.798 ; 4.814 ;
; R_W_IO      ; DATA_IO[5]  ; 4.802 ; 6.808 ; 6.808 ; 4.802 ;
; R_W_IO      ; DATA_IO[6]  ; 4.886 ; 6.699 ; 6.699 ; 4.886 ;
; R_W_IO      ; DATA_IO[7]  ; 4.815 ; 6.635 ; 6.635 ; 4.815 ;
; R_W_IO      ; DATA_IO[8]  ; 6.439 ; 6.865 ; 6.865 ; 6.439 ;
; R_W_IO      ; DATA_IO[9]  ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; R_W_IO      ; DATA_IO[10] ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; R_W_IO      ; DATA_IO[11] ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; R_W_IO      ; DATA_IO[12] ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; R_W_IO      ; DATA_IO[13] ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; R_W_IO      ; DATA_IO[14] ; 7.019 ; 7.019 ; 7.019 ; 7.019 ;
; R_W_IO      ; DATA_IO[15] ; 7.019 ; 7.019 ; 7.019 ; 7.019 ;
; R_W_IO      ; DATA_IO[16] ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; R_W_IO      ; DATA_IO[17] ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; R_W_IO      ; DATA_IO[18] ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; R_W_IO      ; DATA_IO[19] ; 6.773 ; 6.773 ; 6.773 ; 6.773 ;
; R_W_IO      ; DATA_IO[20] ; 6.852 ; 6.852 ; 6.852 ; 6.852 ;
; R_W_IO      ; DATA_IO[21] ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; R_W_IO      ; DATA_IO[22] ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; R_W_IO      ; DATA_IO[23] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[24] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[25] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[26] ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; R_W_IO      ; DATA_IO[27] ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; R_W_IO      ; DATA_IO[28] ; 6.363 ; 6.363 ; 6.363 ; 6.363 ;
; R_W_IO      ; DATA_IO[29] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; DATA_IO[30] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; DATA_IO[31] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; _LED_RD     ;       ; 6.110 ; 6.110 ;       ;
; R_W_IO      ; _LED_WR     ; 5.990 ;       ;       ; 5.990 ;
; _AS_IO      ; DATA_IO[0]  ; 4.885 ; 4.845 ; 4.845 ; 4.885 ;
; _AS_IO      ; DATA_IO[1]  ; 4.961 ; 4.921 ; 4.921 ; 4.961 ;
; _AS_IO      ; DATA_IO[2]  ; 4.772 ; 4.809 ; 4.809 ; 4.772 ;
; _AS_IO      ; DATA_IO[4]  ; 5.051 ; 5.011 ; 5.011 ; 5.051 ;
; _AS_IO      ; DATA_IO[5]  ; 5.039 ; 4.999 ; 4.999 ; 5.039 ;
; _AS_IO      ; DATA_IO[6]  ; 5.123 ; 5.083 ; 5.083 ; 5.123 ;
; _AS_IO      ; DATA_IO[7]  ; 5.052 ; 5.012 ; 5.012 ; 5.052 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.643 ; 4.643 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.547 ; 6.016 ; 6.016 ; 5.547 ;
; _AS_IO      ; _LED_RD     ; 6.828 ;       ;       ; 6.828 ;
; _AS_IO      ; _LED_WR     ; 6.714 ;       ;       ; 6.714 ;
; _BGACK_IO   ; DATA_OE_    ; 5.439 ;       ;       ; 5.439 ;
; _CS         ; DATA_IO[0]  ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; _CS         ; DATA_IO[1]  ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; _CS         ; DATA_IO[2]  ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; _CS         ; DATA_IO[3]  ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; _CS         ; DATA_IO[4]  ; 6.705 ; 6.705 ; 6.705 ; 6.705 ;
; _CS         ; DATA_IO[5]  ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; _CS         ; DATA_IO[6]  ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; _CS         ; DATA_IO[7]  ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; _CS         ; DATA_IO[8]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; _CS         ; DATA_IO[9]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; _CS         ; DATA_IO[10] ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; _CS         ; DATA_IO[11] ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; _CS         ; DATA_IO[12] ; 6.913 ; 6.913 ; 6.913 ; 6.913 ;
; _CS         ; DATA_IO[13] ; 6.936 ; 6.936 ; 6.936 ; 6.936 ;
; _CS         ; DATA_IO[14] ; 6.926 ; 6.926 ; 6.926 ; 6.926 ;
; _CS         ; DATA_IO[15] ; 6.926 ; 6.926 ; 6.926 ; 6.926 ;
; _CS         ; DATA_IO[16] ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; _CS         ; DATA_IO[17] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; _CS         ; DATA_IO[18] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; _CS         ; DATA_IO[19] ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; _CS         ; DATA_IO[20] ; 6.759 ; 6.759 ; 6.759 ; 6.759 ;
; _CS         ; DATA_IO[21] ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; _CS         ; DATA_IO[22] ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; _CS         ; DATA_IO[23] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[24] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[25] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[26] ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; _CS         ; DATA_IO[27] ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; _CS         ; DATA_IO[28] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; _CS         ; DATA_IO[29] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_IO[30] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_IO[31] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_OE_    ; 5.158 ; 5.178 ; 5.178 ; 5.158 ;
; _CS         ; _LED_RD     ; 6.804 ;       ;       ; 6.804 ;
; _CS         ; _LED_WR     ; 6.690 ;       ;       ; 6.690 ;
; _DS_IO      ; DATA_IO[0]  ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; _DS_IO      ; DATA_IO[1]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[2]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[3]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[4]  ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; _DS_IO      ; DATA_IO[5]  ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; _DS_IO      ; DATA_IO[6]  ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; _DS_IO      ; DATA_IO[7]  ; 6.361 ; 6.361 ; 6.361 ; 6.361 ;
; _DS_IO      ; DATA_IO[8]  ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; _DS_IO      ; DATA_IO[9]  ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; _DS_IO      ; DATA_IO[10] ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; _DS_IO      ; DATA_IO[11] ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; _DS_IO      ; DATA_IO[12] ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; _DS_IO      ; DATA_IO[13] ; 6.755 ; 6.755 ; 6.755 ; 6.755 ;
; _DS_IO      ; DATA_IO[14] ; 6.745 ; 6.745 ; 6.745 ; 6.745 ;
; _DS_IO      ; DATA_IO[15] ; 6.745 ; 6.745 ; 6.745 ; 6.745 ;
; _DS_IO      ; DATA_IO[16] ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; _DS_IO      ; DATA_IO[17] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; _DS_IO      ; DATA_IO[18] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; _DS_IO      ; DATA_IO[19] ; 6.499 ; 6.499 ; 6.499 ; 6.499 ;
; _DS_IO      ; DATA_IO[20] ; 6.578 ; 6.578 ; 6.578 ; 6.578 ;
; _DS_IO      ; DATA_IO[21] ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; _DS_IO      ; DATA_IO[22] ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; _DS_IO      ; DATA_IO[23] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[24] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[25] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[26] ; 6.342 ; 6.342 ; 6.342 ; 6.342 ;
; _DS_IO      ; DATA_IO[27] ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; _DS_IO      ; DATA_IO[28] ; 6.089 ; 6.089 ; 6.089 ; 6.089 ;
; _DS_IO      ; DATA_IO[29] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; _DS_IO      ; DATA_IO[30] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; _DS_IO      ; DATA_IO[31] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.937 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.354 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.362 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.362 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.362 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.372 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.382 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.273 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.209 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.439 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.439 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.449 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.449 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.580 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.603 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.593 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.593 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.354 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.349 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.349 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.347 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.426 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.289 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.289 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.288 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.288 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.288 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 13.190 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.180 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.937 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.161 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.161 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.161 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.663 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.663 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.663 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.795 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.795 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.798 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.818 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.933 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 12.933 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.900 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.900 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 12.008 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.905 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.322 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.330 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.330 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.330 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.340 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.350 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.241 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.177 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.407 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.407 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.417 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.417 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.548 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.571 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.561 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.561 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.322 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.317 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.317 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.315 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.394 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.257 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.257 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.256 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.256 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.256 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 13.158 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.148 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.905 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.129 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.129 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.129 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.615 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.615 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.615 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.747 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.747 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.750 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.770 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.885 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 12.885 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.900 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.900 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 12.008 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.937    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.354    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.362    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.362    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.362    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.372    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.382    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.273    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.209    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.439    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.439    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.449    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.449    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.580    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.603    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.593    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.593    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.354    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.349    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.349    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.347    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.426    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.289    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.289    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.288    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.288    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.288    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 13.190    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.180    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.937    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.161    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.161    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.161    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.663    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.663    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.663    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.795    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.795    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.798    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.818    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.933    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 12.933    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.900    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.900    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 12.008    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 12.905    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.322    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.330    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.330    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.330    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.340    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.350    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.241    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.177    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 13.407    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.407    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 13.417    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.417    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 13.548    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 13.571    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 13.561    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 13.561    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.322    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 13.317    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.317    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.315    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 13.394    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 13.257    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 13.257    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 13.256    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 13.256    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 13.256    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 13.158    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 13.148    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.905    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 13.129    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 13.129    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 13.129    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.615    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.615    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.615    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.747    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.747    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.750    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.770    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 12.885    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 12.885    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 11.900    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 11.900    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 12.008    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                        ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                             ; -6.086 ; -34.842 ; 23.340   ; 8.180   ; 18.758              ;
;  n/a                                         ; -6.086 ; -34.842 ; N/A      ; N/A     ; N/A                 ;
;  sclk                                        ; 9.997  ; 28.523  ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 38.554 ; 0.215   ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 18.846 ; 0.215   ; 23.340   ; 13.400  ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A     ; 29.381   ; 8.180   ; 18.758              ;
; Design-wide TNS                              ; -6.086 ; -34.842 ; 0.0      ; 0.0     ; 0.0                 ;
;  n/a                                         ; -6.086 ; -34.842 ; N/A      ; N/A     ; N/A                 ;
;  sclk                                        ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000   ; 0.000    ; 0.000   ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; N/A    ; N/A     ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------+--------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; 6.306   ; 6.306   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 1.782   ; 1.782   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 6.104   ; 6.104   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 6.749   ; 6.749   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 6.354   ; 6.354   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 6.749   ; 6.749   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _RST          ; sclk       ; 0.162   ; 0.162   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 1.651   ; 1.651   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -1.350  ; -1.350  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 3.610   ; 3.610   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 3.323   ; 3.323   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.610   ; 3.610   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _RST          ; sclk       ; 3.116   ; 3.116   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.747  ; -2.747  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -6.655  ; -6.655  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -6.655  ; -6.655  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -5.494  ; -5.494  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -10.079 ; -10.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -7.821  ; -7.821  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.469  ; -7.469  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -7.305  ; -7.305  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -7.864  ; -7.864  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -5.517  ; -5.517  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -5.517  ; -5.517  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -6.891  ; -6.891  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -10.437 ; -10.437 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO        ; sclk       ; -1.134 ; -1.134 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 0.977  ; 0.977  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -1.272 ; -1.272 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -1.574 ; -1.574 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -1.574 ; -1.574 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -1.673 ; -1.673 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _RST          ; sclk       ; 1.432  ; 1.432  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 6.078  ; 6.078  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 8.256  ; 8.256  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.719  ; 5.719  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.584  ; 5.584  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.719  ; 5.719  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _RST          ; sclk       ; 8.308  ; 8.308  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.821  ; 8.821  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 11.057 ; 11.057 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 11.057 ; 11.057 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 11.268 ; 11.268 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 13.210 ; 13.210 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.460 ; 11.460 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.350 ; 11.350 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 11.292 ; 11.292 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 11.514 ; 11.514 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.192 ; 11.192 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.737 ; 10.737 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.192 ; 11.192 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.314 ; 13.314 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 7.940  ; 7.940  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 8.887  ; 8.887  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 22.812 ; 22.812 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 19.987 ; 19.987 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 21.399 ; 21.399 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 20.545 ; 20.545 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 19.068 ; 19.068 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 21.971 ; 21.971 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 20.752 ; 20.752 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 21.289 ; 21.289 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 21.168 ; 21.168 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 21.227 ; 21.227 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 21.209 ; 21.209 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 20.559 ; 20.559 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 20.585 ; 20.585 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 22.107 ; 22.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.564 ; 21.564 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 22.812 ; 22.812 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.294 ; 21.294 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 19.157 ; 19.157 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 18.595 ; 18.595 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 19.323 ; 19.323 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 19.339 ; 19.339 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 18.949 ; 18.949 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 18.111 ; 18.111 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 18.122 ; 18.122 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 17.765 ; 17.765 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 21.784 ; 21.784 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 19.540 ; 19.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 19.605 ; 19.605 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 19.819 ; 19.819 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.170 ; 21.170 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 20.108 ; 20.108 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.628 ; 22.628 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 20.942 ; 20.942 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 15.778 ; 15.778 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 16.984 ; 16.984 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 25.781 ; 25.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 24.356 ; 24.356 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 24.728 ; 24.728 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 24.735 ; 24.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 23.617 ; 23.617 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 24.825 ; 24.825 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 23.920 ; 23.920 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 25.400 ; 25.400 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 25.781 ; 25.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 17.009 ; 17.009 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 16.288 ; 16.288 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 14.945 ; 14.945 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 14.856 ; 14.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 14.546 ; 14.546 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 15.305 ; 15.305 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 15.870 ; 15.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 15.834 ; 15.834 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 17.603 ; 17.603 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 19.077 ; 19.077 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 18.755 ; 18.755 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+--------+------------+---------------------------------------------+
; _AS_IO       ; sclk       ; 3.501  ; 3.501  ; Fall       ; sclk                                        ;
; _DS_IO       ; sclk       ; 3.734  ; 3.734  ; Fall       ; sclk                                        ;
; DATA_IO[*]   ; sclk       ; 12.210 ; 12.210 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 13.277 ; 13.277 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 13.510 ; 13.510 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 13.355 ; 13.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 13.260 ; 13.260 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 13.677 ; 13.677 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 13.433 ; 13.433 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 13.518 ; 13.518 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 13.444 ; 13.444 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 12.881 ; 12.881 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 13.043 ; 13.043 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 12.901 ; 12.901 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 13.065 ; 13.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 12.924 ; 12.924 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 12.958 ; 12.958 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 12.995 ; 12.995 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 12.947 ; 12.947 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 13.209 ; 13.209 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 12.980 ; 12.980 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 13.302 ; 13.302 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 13.203 ; 13.203 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 12.781 ; 12.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 12.780 ; 12.780 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 12.649 ; 12.649 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 12.679 ; 12.679 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 12.897 ; 12.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 12.210 ; 12.210 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 12.634 ; 12.634 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 12.890 ; 12.890 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 12.939 ; 12.939 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 12.781 ; 12.781 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 12.399 ; 12.399 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 12.451 ; 12.451 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN_         ; sclk       ; 12.226 ; 12.226 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_    ; sclk       ; 12.554 ; 12.554 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 12.843 ; 12.843 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 12.869 ; 12.869 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 12.879 ; 12.879 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 12.914 ; 12.914 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 12.843 ; 12.843 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 12.864 ; 12.864 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 12.943 ; 12.943 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 13.150 ; 13.150 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 13.059 ; 13.059 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; SIZ1         ; sclk       ; 12.104 ; 12.104 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO    ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BR          ; sclk       ; 11.956 ; 11.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS         ; sclk       ; 11.888 ; 11.888 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK        ; sclk       ; 11.806 ; 11.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN       ; sclk       ; 12.056 ; 12.056 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR         ; sclk       ; 12.168 ; 12.168 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW         ; sclk       ; 12.176 ; 12.176 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA     ; sclk       ; 12.788 ; 12.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD      ; sclk       ; 13.274 ; 13.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR      ; sclk       ; 13.161 ; 13.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.759 ;        ;        ; 18.759 ;
; ADDR[2]     ; DATA_IO[1]  ; 19.070 ; 17.329 ; 17.329 ; 19.070 ;
; ADDR[2]     ; DATA_IO[2]  ; 16.849 ; 18.763 ; 18.763 ; 16.849 ;
; ADDR[2]     ; DATA_IO[4]  ; 19.593 ; 17.901 ; 17.901 ; 19.593 ;
; ADDR[2]     ; DATA_IO[5]  ; 19.521 ;        ;        ; 19.521 ;
; ADDR[2]     ; DATA_IO[6]  ; 20.059 ;        ;        ; 20.059 ;
; ADDR[2]     ; DATA_IO[7]  ; 19.940 ;        ;        ; 19.940 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.324 ; 16.324 ;        ;
; ADDR[2]     ; DATA_OE_    ; 12.764 ;        ;        ; 12.764 ;
; ADDR[3]     ; DATA_IO[0]  ; 17.666 ; 17.817 ; 17.817 ; 17.666 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.767 ; 18.128 ; 18.128 ; 18.767 ;
; ADDR[3]     ; DATA_IO[2]  ; 17.913 ; 18.287 ; 18.287 ; 17.913 ;
; ADDR[3]     ; DATA_IO[4]  ; 19.339 ; 18.651 ; 18.651 ; 19.339 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.428 ; 18.579 ; 18.579 ; 18.428 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.966 ; 19.117 ; 19.117 ; 18.966 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.847 ; 18.998 ; 18.998 ; 18.847 ;
; ADDR[3]     ; DATA_IO[8]  ; 17.762 ;        ;        ; 17.762 ;
; ADDR[3]     ; DATA_OE_    ; 13.882 ;        ;        ; 13.882 ;
; ADDR[3]     ; PD_PORT[0]  ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; ADDR[3]     ; PD_PORT[1]  ; 14.367 ; 14.367 ; 14.367 ; 14.367 ;
; ADDR[3]     ; PD_PORT[2]  ; 14.428 ; 14.428 ; 14.428 ; 14.428 ;
; ADDR[3]     ; PD_PORT[3]  ; 14.121 ; 14.121 ; 14.121 ; 14.121 ;
; ADDR[3]     ; PD_PORT[4]  ; 14.267 ; 14.267 ; 14.267 ; 14.267 ;
; ADDR[3]     ; PD_PORT[5]  ; 15.307 ; 15.307 ; 15.307 ; 15.307 ;
; ADDR[3]     ; PD_PORT[6]  ; 15.289 ; 15.289 ; 15.289 ; 15.289 ;
; ADDR[3]     ; PD_PORT[7]  ; 15.685 ; 15.685 ; 15.685 ; 15.685 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.951 ;        ;        ; 18.951 ;
; ADDR[4]     ; DATA_IO[1]  ; 19.262 ; 17.886 ; 17.886 ; 19.262 ;
; ADDR[4]     ; DATA_IO[2]  ; 17.406 ; 18.955 ; 18.955 ; 17.406 ;
; ADDR[4]     ; DATA_IO[4]  ; 19.785 ; 18.458 ; 18.458 ; 19.785 ;
; ADDR[4]     ; DATA_IO[5]  ; 19.713 ;        ;        ; 19.713 ;
; ADDR[4]     ; DATA_IO[6]  ; 20.251 ;        ;        ; 20.251 ;
; ADDR[4]     ; DATA_IO[7]  ; 20.132 ;        ;        ; 20.132 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.881 ; 16.881 ;        ;
; ADDR[4]     ; DATA_OE_    ;        ; 12.654 ; 12.654 ;        ;
; ADDR[5]     ; DATA_IO[0]  ; 17.054 ; 16.993 ; 16.993 ; 17.054 ;
; ADDR[5]     ; DATA_IO[1]  ; 17.365 ; 18.004 ; 18.004 ; 17.365 ;
; ADDR[5]     ; DATA_IO[2]  ; 17.524 ; 17.150 ; 17.150 ; 17.524 ;
; ADDR[5]     ; DATA_IO[4]  ; 17.888 ; 18.576 ; 18.576 ; 17.888 ;
; ADDR[5]     ; DATA_IO[5]  ; 17.816 ; 17.755 ; 17.755 ; 17.816 ;
; ADDR[5]     ; DATA_IO[6]  ; 18.354 ; 18.293 ; 18.293 ; 18.354 ;
; ADDR[5]     ; DATA_IO[7]  ; 18.235 ; 18.174 ; 18.174 ; 18.235 ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 16.999 ; 16.999 ;        ;
; ADDR[5]     ; DATA_OE_    ;        ; 14.568 ; 14.568 ;        ;
; ADDR[6]     ; DATA_IO[0]  ; 17.955 ; 17.804 ; 17.804 ; 17.955 ;
; ADDR[6]     ; DATA_IO[1]  ; 18.266 ; 18.905 ; 18.905 ; 18.266 ;
; ADDR[6]     ; DATA_IO[2]  ; 18.425 ; 18.051 ; 18.051 ; 18.425 ;
; ADDR[6]     ; DATA_IO[4]  ; 18.789 ; 19.477 ; 19.477 ; 18.789 ;
; ADDR[6]     ; DATA_IO[5]  ; 18.717 ; 18.566 ; 18.566 ; 18.717 ;
; ADDR[6]     ; DATA_IO[6]  ; 19.255 ; 19.104 ; 19.104 ; 19.255 ;
; ADDR[6]     ; DATA_IO[7]  ; 19.136 ; 18.985 ; 18.985 ; 19.136 ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 17.900 ; 17.900 ;        ;
; ADDR[6]     ; DATA_OE_    ;        ; 14.520 ; 14.520 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 18.480 ;        ;        ; 18.480 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 18.976 ;        ;        ; 18.976 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.471 ;        ;        ; 18.471 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 18.742 ;        ;        ; 18.742 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.042 ;        ;        ; 19.042 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 19.218 ;        ;        ; 19.218 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 19.423 ;        ;        ; 19.423 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 19.585 ;        ;        ; 19.585 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.402 ;        ;        ; 17.402 ;
; DATA_IO[17] ; PD_PORT[1]  ; 16.361 ;        ;        ; 16.361 ;
; DATA_IO[18] ; PD_PORT[2]  ; 16.305 ;        ;        ; 16.305 ;
; DATA_IO[19] ; PD_PORT[3]  ; 16.329 ;        ;        ; 16.329 ;
; DATA_IO[20] ; PD_PORT[4]  ; 15.426 ;        ;        ; 15.426 ;
; DATA_IO[21] ; PD_PORT[5]  ; 15.728 ;        ;        ; 15.728 ;
; DATA_IO[22] ; PD_PORT[6]  ; 16.657 ;        ;        ; 16.657 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.036 ;        ;        ; 16.036 ;
; INTA        ; _INT        ;        ; 8.414  ; 8.414  ;        ;
; PD_PORT[0]  ; DATA_IO[8]  ; 16.742 ;        ;        ; 16.742 ;
; PD_PORT[0]  ; DATA_IO[24] ; 17.299 ;        ;        ; 17.299 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 16.502 ;        ;        ; 16.502 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 16.051 ;        ;        ; 16.051 ;
; PD_PORT[1]  ; DATA_IO[25] ; 14.382 ;        ;        ; 14.382 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 16.117 ;        ;        ; 16.117 ;
; PD_PORT[2]  ; DATA_IO[10] ; 16.722 ;        ;        ; 16.722 ;
; PD_PORT[2]  ; DATA_IO[26] ; 15.768 ;        ;        ; 15.768 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 16.765 ;        ;        ; 16.765 ;
; PD_PORT[3]  ; DATA_IO[11] ; 16.919 ;        ;        ; 16.919 ;
; PD_PORT[3]  ; DATA_IO[27] ; 16.153 ;        ;        ; 16.153 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 16.180 ;        ;        ; 16.180 ;
; PD_PORT[4]  ; DATA_IO[12] ; 17.985 ;        ;        ; 17.985 ;
; PD_PORT[4]  ; DATA_IO[28] ; 17.048 ;        ;        ; 17.048 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 16.602 ;        ;        ; 16.602 ;
; PD_PORT[5]  ; DATA_IO[13] ; 17.368 ;        ;        ; 17.368 ;
; PD_PORT[5]  ; DATA_IO[29] ; 15.912 ;        ;        ; 15.912 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 16.767 ;        ;        ; 16.767 ;
; PD_PORT[6]  ; DATA_IO[14] ; 18.330 ;        ;        ; 18.330 ;
; PD_PORT[6]  ; DATA_IO[30] ; 18.146 ;        ;        ; 18.146 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 17.886 ;        ;        ; 17.886 ;
; PD_PORT[7]  ; DATA_IO[15] ; 16.733 ;        ;        ; 16.733 ;
; PD_PORT[7]  ; DATA_IO[31] ; 16.381 ;        ;        ; 16.381 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 18.656 ;        ;        ; 18.656 ;
; R_W_IO      ; DATA_IO[0]  ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; R_W_IO      ; DATA_IO[1]  ; 16.681 ; 15.799 ; 15.799 ; 16.681 ;
; R_W_IO      ; DATA_IO[2]  ; 15.827 ; 15.799 ; 15.799 ; 15.827 ;
; R_W_IO      ; DATA_IO[3]  ; 15.799 ; 15.799 ; 15.799 ; 15.799 ;
; R_W_IO      ; DATA_IO[4]  ; 17.253 ; 16.128 ; 16.128 ; 17.253 ;
; R_W_IO      ; DATA_IO[5]  ; 15.820 ; 16.056 ; 16.056 ; 15.820 ;
; R_W_IO      ; DATA_IO[6]  ; 15.726 ; 16.594 ; 16.594 ; 15.726 ;
; R_W_IO      ; DATA_IO[7]  ; 15.606 ; 16.475 ; 16.475 ; 15.606 ;
; R_W_IO      ; DATA_IO[8]  ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; R_W_IO      ; DATA_IO[9]  ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; R_W_IO      ; DATA_IO[10] ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; R_W_IO      ; DATA_IO[11] ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; R_W_IO      ; DATA_IO[12] ; 16.660 ; 16.660 ; 16.660 ; 16.660 ;
; R_W_IO      ; DATA_IO[13] ; 16.686 ; 16.686 ; 16.686 ; 16.686 ;
; R_W_IO      ; DATA_IO[14] ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; R_W_IO      ; DATA_IO[15] ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; R_W_IO      ; DATA_IO[16] ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; R_W_IO      ; DATA_IO[17] ; 15.783 ; 15.783 ; 15.783 ; 15.783 ;
; R_W_IO      ; DATA_IO[18] ; 15.783 ; 15.783 ; 15.783 ; 15.783 ;
; R_W_IO      ; DATA_IO[19] ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; R_W_IO      ; DATA_IO[20] ; 15.933 ; 15.933 ; 15.933 ; 15.933 ;
; R_W_IO      ; DATA_IO[21] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; R_W_IO      ; DATA_IO[22] ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; R_W_IO      ; DATA_IO[23] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[24] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[25] ; 15.831 ; 15.831 ; 15.831 ; 15.831 ;
; R_W_IO      ; DATA_IO[26] ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; R_W_IO      ; DATA_IO[27] ; 15.473 ; 15.473 ; 15.473 ; 15.473 ;
; R_W_IO      ; DATA_IO[28] ; 14.702 ; 14.702 ; 14.702 ; 14.702 ;
; R_W_IO      ; DATA_IO[29] ; 15.440 ; 15.440 ; 15.440 ; 15.440 ;
; R_W_IO      ; DATA_IO[30] ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; R_W_IO      ; DATA_IO[31] ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; R_W_IO      ; _LED_RD     ;        ; 13.873 ; 13.873 ;        ;
; R_W_IO      ; _LED_WR     ; 13.585 ;        ;        ; 13.585 ;
; _AS_IO      ; DATA_IO[0]  ; 12.799 ; 12.648 ; 12.648 ; 12.799 ;
; _AS_IO      ; DATA_IO[1]  ; 13.110 ; 13.749 ; 13.749 ; 13.110 ;
; _AS_IO      ; DATA_IO[2]  ; 13.269 ; 12.895 ; 12.895 ; 13.269 ;
; _AS_IO      ; DATA_IO[4]  ; 13.633 ; 14.321 ; 14.321 ; 13.633 ;
; _AS_IO      ; DATA_IO[5]  ; 13.561 ; 13.410 ; 13.410 ; 13.561 ;
; _AS_IO      ; DATA_IO[6]  ; 14.099 ; 13.948 ; 13.948 ; 14.099 ;
; _AS_IO      ; DATA_IO[7]  ; 13.980 ; 13.829 ; 13.829 ; 13.980 ;
; _AS_IO      ; DATA_IO[8]  ;        ; 12.744 ; 12.744 ;        ;
; _AS_IO      ; DATA_OE_    ; 12.266 ; 13.672 ; 13.672 ; 12.266 ;
; _AS_IO      ; _LED_RD     ; 16.105 ;        ;        ; 16.105 ;
; _AS_IO      ; _LED_WR     ; 15.818 ;        ;        ; 15.818 ;
; _BGACK_IO   ; DATA_OE_    ; 11.918 ;        ;        ; 11.918 ;
; _CS         ; DATA_IO[0]  ; 17.907 ; 17.756 ; 17.756 ; 17.907 ;
; _CS         ; DATA_IO[1]  ; 18.218 ; 18.857 ; 18.857 ; 18.218 ;
; _CS         ; DATA_IO[2]  ; 18.377 ; 18.003 ; 18.003 ; 18.377 ;
; _CS         ; DATA_IO[3]  ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; _CS         ; DATA_IO[4]  ; 18.741 ; 19.429 ; 19.429 ; 18.741 ;
; _CS         ; DATA_IO[5]  ; 18.669 ; 18.518 ; 18.518 ; 18.669 ;
; _CS         ; DATA_IO[6]  ; 19.207 ; 19.056 ; 19.056 ; 19.207 ;
; _CS         ; DATA_IO[7]  ; 19.088 ; 18.937 ; 18.937 ; 19.088 ;
; _CS         ; DATA_IO[8]  ; 15.860 ; 17.852 ; 17.852 ; 15.860 ;
; _CS         ; DATA_IO[9]  ; 15.860 ; 15.860 ; 15.860 ; 15.860 ;
; _CS         ; DATA_IO[10] ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; _CS         ; DATA_IO[11] ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; _CS         ; DATA_IO[12] ; 16.285 ; 16.285 ; 16.285 ; 16.285 ;
; _CS         ; DATA_IO[13] ; 16.311 ; 16.311 ; 16.311 ; 16.311 ;
; _CS         ; DATA_IO[14] ; 16.301 ; 16.301 ; 16.301 ; 16.301 ;
; _CS         ; DATA_IO[15] ; 16.301 ; 16.301 ; 16.301 ; 16.301 ;
; _CS         ; DATA_IO[16] ; 15.412 ; 15.412 ; 15.412 ; 15.412 ;
; _CS         ; DATA_IO[17] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; _CS         ; DATA_IO[18] ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; _CS         ; DATA_IO[19] ; 15.403 ; 15.403 ; 15.403 ; 15.403 ;
; _CS         ; DATA_IO[20] ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; _CS         ; DATA_IO[21] ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; _CS         ; DATA_IO[22] ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; _CS         ; DATA_IO[23] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[24] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[25] ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; _CS         ; DATA_IO[26] ; 15.108 ; 15.108 ; 15.108 ; 15.108 ;
; _CS         ; DATA_IO[27] ; 15.098 ; 15.098 ; 15.098 ; 15.098 ;
; _CS         ; DATA_IO[28] ; 14.327 ; 14.327 ; 14.327 ; 14.327 ;
; _CS         ; DATA_IO[29] ; 15.065 ; 15.065 ; 15.065 ; 15.065 ;
; _CS         ; DATA_IO[30] ; 15.061 ; 15.061 ; 15.061 ; 15.061 ;
; _CS         ; DATA_IO[31] ; 15.061 ; 15.061 ; 15.061 ; 15.061 ;
; _CS         ; DATA_OE_    ; 11.041 ; 11.086 ; 11.086 ; 11.041 ;
; _CS         ; _LED_RD     ; 15.903 ;        ;        ; 15.903 ;
; _CS         ; _LED_WR     ; 15.616 ;        ;        ; 15.616 ;
; _DS_IO      ; DATA_IO[0]  ; 14.906 ; 14.906 ; 14.906 ; 14.906 ;
; _DS_IO      ; DATA_IO[1]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[2]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[3]  ; 14.918 ; 14.918 ; 14.918 ; 14.918 ;
; _DS_IO      ; DATA_IO[4]  ; 14.928 ; 14.928 ; 14.928 ; 14.928 ;
; _DS_IO      ; DATA_IO[5]  ; 14.939 ; 14.939 ; 14.939 ; 14.939 ;
; _DS_IO      ; DATA_IO[6]  ; 14.845 ; 14.845 ; 14.845 ; 14.845 ;
; _DS_IO      ; DATA_IO[7]  ; 14.725 ; 14.725 ; 14.725 ; 14.725 ;
; _DS_IO      ; DATA_IO[8]  ; 15.354 ; 15.354 ; 15.354 ; 15.354 ;
; _DS_IO      ; DATA_IO[9]  ; 15.354 ; 15.354 ; 15.354 ; 15.354 ;
; _DS_IO      ; DATA_IO[10] ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; _DS_IO      ; DATA_IO[11] ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; _DS_IO      ; DATA_IO[12] ; 15.779 ; 15.779 ; 15.779 ; 15.779 ;
; _DS_IO      ; DATA_IO[13] ; 15.805 ; 15.805 ; 15.805 ; 15.805 ;
; _DS_IO      ; DATA_IO[14] ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; _DS_IO      ; DATA_IO[15] ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; _DS_IO      ; DATA_IO[16] ; 14.906 ; 14.906 ; 14.906 ; 14.906 ;
; _DS_IO      ; DATA_IO[17] ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; _DS_IO      ; DATA_IO[18] ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; _DS_IO      ; DATA_IO[19] ; 14.897 ; 14.897 ; 14.897 ; 14.897 ;
; _DS_IO      ; DATA_IO[20] ; 15.052 ; 15.052 ; 15.052 ; 15.052 ;
; _DS_IO      ; DATA_IO[21] ; 14.838 ; 14.838 ; 14.838 ; 14.838 ;
; _DS_IO      ; DATA_IO[22] ; 14.838 ; 14.838 ; 14.838 ; 14.838 ;
; _DS_IO      ; DATA_IO[23] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[24] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[25] ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; _DS_IO      ; DATA_IO[26] ; 14.602 ; 14.602 ; 14.602 ; 14.602 ;
; _DS_IO      ; DATA_IO[27] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; _DS_IO      ; DATA_IO[28] ; 13.821 ; 13.821 ; 13.821 ; 13.821 ;
; _DS_IO      ; DATA_IO[29] ; 14.559 ; 14.559 ; 14.559 ; 14.559 ;
; _DS_IO      ; DATA_IO[30] ; 14.555 ; 14.555 ; 14.555 ; 14.555 ;
; _DS_IO      ; DATA_IO[31] ; 14.555 ; 14.555 ; 14.555 ; 14.555 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 7.025 ;       ;       ; 7.025 ;
; ADDR[2]     ; DATA_IO[1]  ; 7.101 ; 7.284 ; 7.284 ; 7.101 ;
; ADDR[2]     ; DATA_IO[2]  ; 7.077 ; 6.949 ; 6.949 ; 7.077 ;
; ADDR[2]     ; DATA_IO[4]  ; 7.191 ; 7.383 ; 7.383 ; 7.191 ;
; ADDR[2]     ; DATA_IO[5]  ; 7.179 ;       ;       ; 7.179 ;
; ADDR[2]     ; DATA_IO[6]  ; 7.263 ;       ;       ; 7.263 ;
; ADDR[2]     ; DATA_IO[7]  ; 7.192 ;       ;       ; 7.192 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 6.783 ; 6.783 ;       ;
; ADDR[2]     ; DATA_OE_    ; 5.707 ;       ;       ; 5.707 ;
; ADDR[3]     ; DATA_IO[0]  ; 7.466 ; 7.506 ; 7.506 ; 7.466 ;
; ADDR[3]     ; DATA_IO[1]  ; 7.542 ; 7.582 ; 7.582 ; 7.542 ;
; ADDR[3]     ; DATA_IO[2]  ; 7.430 ; 7.393 ; 7.393 ; 7.430 ;
; ADDR[3]     ; DATA_IO[4]  ; 7.632 ; 7.672 ; 7.672 ; 7.632 ;
; ADDR[3]     ; DATA_IO[5]  ; 7.620 ; 7.660 ; 7.660 ; 7.620 ;
; ADDR[3]     ; DATA_IO[6]  ; 7.704 ; 7.744 ; 7.744 ; 7.704 ;
; ADDR[3]     ; DATA_IO[7]  ; 7.633 ; 7.673 ; 7.673 ; 7.633 ;
; ADDR[3]     ; DATA_IO[8]  ; 7.264 ;       ;       ; 7.264 ;
; ADDR[3]     ; DATA_OE_    ; 6.118 ;       ;       ; 6.118 ;
; ADDR[3]     ; PD_PORT[0]  ; 6.568 ; 6.568 ; 6.568 ; 6.568 ;
; ADDR[3]     ; PD_PORT[1]  ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; ADDR[3]     ; PD_PORT[2]  ; 6.391 ; 6.391 ; 6.391 ; 6.391 ;
; ADDR[3]     ; PD_PORT[3]  ; 6.260 ; 6.260 ; 6.260 ; 6.260 ;
; ADDR[3]     ; PD_PORT[4]  ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; ADDR[3]     ; PD_PORT[5]  ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; ADDR[3]     ; PD_PORT[6]  ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; ADDR[3]     ; PD_PORT[7]  ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; ADDR[4]     ; DATA_IO[0]  ; 7.251 ;       ;       ; 7.251 ;
; ADDR[4]     ; DATA_IO[1]  ; 7.327 ; 7.510 ; 7.510 ; 7.327 ;
; ADDR[4]     ; DATA_IO[2]  ; 7.303 ; 7.175 ; 7.175 ; 7.303 ;
; ADDR[4]     ; DATA_IO[4]  ; 7.417 ; 7.609 ; 7.609 ; 7.417 ;
; ADDR[4]     ; DATA_IO[5]  ; 7.405 ;       ;       ; 7.405 ;
; ADDR[4]     ; DATA_IO[6]  ; 7.489 ;       ;       ; 7.489 ;
; ADDR[4]     ; DATA_IO[7]  ; 7.418 ;       ;       ; 7.418 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 7.009 ; 7.009 ;       ;
; ADDR[4]     ; DATA_OE_    ;       ; 5.731 ; 5.731 ;       ;
; ADDR[5]     ; DATA_IO[0]  ; 7.285 ; 7.233 ; 7.233 ; 7.285 ;
; ADDR[5]     ; DATA_IO[1]  ; 7.361 ; 7.309 ; 7.309 ; 7.361 ;
; ADDR[5]     ; DATA_IO[2]  ; 7.160 ; 7.209 ; 7.209 ; 7.160 ;
; ADDR[5]     ; DATA_IO[4]  ; 7.451 ; 7.399 ; 7.399 ; 7.451 ;
; ADDR[5]     ; DATA_IO[5]  ; 7.439 ; 7.387 ; 7.387 ; 7.439 ;
; ADDR[5]     ; DATA_IO[6]  ; 7.523 ; 7.471 ; 7.471 ; 7.523 ;
; ADDR[5]     ; DATA_IO[7]  ; 7.452 ; 7.400 ; 7.400 ; 7.452 ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 7.043 ; 7.043 ;       ;
; ADDR[5]     ; DATA_OE_    ;       ; 6.361 ; 6.361 ;       ;
; ADDR[6]     ; DATA_IO[0]  ; 7.531 ; 7.491 ; 7.491 ; 7.531 ;
; ADDR[6]     ; DATA_IO[1]  ; 7.607 ; 7.567 ; 7.567 ; 7.607 ;
; ADDR[6]     ; DATA_IO[2]  ; 7.418 ; 7.455 ; 7.455 ; 7.418 ;
; ADDR[6]     ; DATA_IO[4]  ; 7.697 ; 7.657 ; 7.657 ; 7.697 ;
; ADDR[6]     ; DATA_IO[5]  ; 7.685 ; 7.645 ; 7.645 ; 7.685 ;
; ADDR[6]     ; DATA_IO[6]  ; 7.769 ; 7.729 ; 7.729 ; 7.769 ;
; ADDR[6]     ; DATA_IO[7]  ; 7.698 ; 7.658 ; 7.658 ; 7.698 ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 7.289 ; 7.289 ;       ;
; ADDR[6]     ; DATA_OE_    ;       ; 6.339 ; 6.339 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 7.588 ;       ;       ; 7.588 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 7.754 ;       ;       ; 7.754 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 7.565 ;       ;       ; 7.565 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 7.687 ;       ;       ; 7.687 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 7.773 ;       ;       ; 7.773 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 7.780 ;       ;       ; 7.780 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 7.899 ;       ;       ; 7.899 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 7.958 ;       ;       ; 7.958 ;
; DATA_IO[16] ; PD_PORT[0]  ; 7.216 ;       ;       ; 7.216 ;
; DATA_IO[17] ; PD_PORT[1]  ; 6.930 ;       ;       ; 6.930 ;
; DATA_IO[18] ; PD_PORT[2]  ; 6.924 ;       ;       ; 6.924 ;
; DATA_IO[19] ; PD_PORT[3]  ; 6.866 ;       ;       ; 6.866 ;
; DATA_IO[20] ; PD_PORT[4]  ; 6.627 ;       ;       ; 6.627 ;
; DATA_IO[21] ; PD_PORT[5]  ; 6.638 ;       ;       ; 6.638 ;
; DATA_IO[22] ; PD_PORT[6]  ; 6.936 ;       ;       ; 6.936 ;
; DATA_IO[23] ; PD_PORT[7]  ; 6.757 ;       ;       ; 6.757 ;
; INTA        ; _INT        ;       ; 3.334 ; 3.334 ;       ;
; PD_PORT[0]  ; DATA_IO[8]  ; 6.868 ;       ;       ; 6.868 ;
; PD_PORT[0]  ; DATA_IO[24] ; 7.144 ;       ;       ; 7.144 ;
; PD_PORT[0]  ; PD_PORT[0]  ; 6.843 ;       ;       ; 6.843 ;
; PD_PORT[1]  ; DATA_IO[9]  ; 6.680 ;       ;       ; 6.680 ;
; PD_PORT[1]  ; DATA_IO[25] ; 6.229 ;       ;       ; 6.229 ;
; PD_PORT[1]  ; PD_PORT[1]  ; 6.537 ;       ;       ; 6.537 ;
; PD_PORT[2]  ; DATA_IO[10] ; 6.916 ;       ;       ; 6.916 ;
; PD_PORT[2]  ; DATA_IO[26] ; 6.703 ;       ;       ; 6.703 ;
; PD_PORT[2]  ; PD_PORT[2]  ; 6.980 ;       ;       ; 6.980 ;
; PD_PORT[3]  ; DATA_IO[11] ; 6.985 ;       ;       ; 6.985 ;
; PD_PORT[3]  ; DATA_IO[27] ; 6.789 ;       ;       ; 6.789 ;
; PD_PORT[3]  ; PD_PORT[3]  ; 6.764 ;       ;       ; 6.764 ;
; PD_PORT[4]  ; DATA_IO[12] ; 7.256 ;       ;       ; 7.256 ;
; PD_PORT[4]  ; DATA_IO[28] ; 7.061 ;       ;       ; 7.061 ;
; PD_PORT[4]  ; PD_PORT[4]  ; 6.839 ;       ;       ; 6.839 ;
; PD_PORT[5]  ; DATA_IO[13] ; 7.131 ;       ;       ; 7.131 ;
; PD_PORT[5]  ; DATA_IO[29] ; 6.750 ;       ;       ; 6.750 ;
; PD_PORT[5]  ; PD_PORT[5]  ; 6.967 ;       ;       ; 6.967 ;
; PD_PORT[6]  ; DATA_IO[14] ; 7.608 ;       ;       ; 7.608 ;
; PD_PORT[6]  ; DATA_IO[30] ; 7.490 ;       ;       ; 7.490 ;
; PD_PORT[6]  ; PD_PORT[6]  ; 7.242 ;       ;       ; 7.242 ;
; PD_PORT[7]  ; DATA_IO[15] ; 7.044 ;       ;       ; 7.044 ;
; PD_PORT[7]  ; DATA_IO[31] ; 6.901 ;       ;       ; 6.901 ;
; PD_PORT[7]  ; PD_PORT[7]  ; 7.009 ;       ;       ; 7.009 ;
; R_W_IO      ; DATA_IO[0]  ; 4.648 ; 6.681 ; 6.681 ; 4.648 ;
; R_W_IO      ; DATA_IO[1]  ; 4.724 ; 6.757 ; 6.757 ; 4.724 ;
; R_W_IO      ; DATA_IO[2]  ; 6.740 ; 4.575 ; 4.575 ; 6.740 ;
; R_W_IO      ; DATA_IO[3]  ; 6.788 ; 6.788 ; 6.788 ; 6.788 ;
; R_W_IO      ; DATA_IO[4]  ; 4.814 ; 6.798 ; 6.798 ; 4.814 ;
; R_W_IO      ; DATA_IO[5]  ; 4.802 ; 6.808 ; 6.808 ; 4.802 ;
; R_W_IO      ; DATA_IO[6]  ; 4.886 ; 6.699 ; 6.699 ; 4.886 ;
; R_W_IO      ; DATA_IO[7]  ; 4.815 ; 6.635 ; 6.635 ; 4.815 ;
; R_W_IO      ; DATA_IO[8]  ; 6.439 ; 6.865 ; 6.865 ; 6.439 ;
; R_W_IO      ; DATA_IO[9]  ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; R_W_IO      ; DATA_IO[10] ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; R_W_IO      ; DATA_IO[11] ; 6.875 ; 6.875 ; 6.875 ; 6.875 ;
; R_W_IO      ; DATA_IO[12] ; 7.006 ; 7.006 ; 7.006 ; 7.006 ;
; R_W_IO      ; DATA_IO[13] ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; R_W_IO      ; DATA_IO[14] ; 7.019 ; 7.019 ; 7.019 ; 7.019 ;
; R_W_IO      ; DATA_IO[15] ; 7.019 ; 7.019 ; 7.019 ; 7.019 ;
; R_W_IO      ; DATA_IO[16] ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; R_W_IO      ; DATA_IO[17] ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; R_W_IO      ; DATA_IO[18] ; 6.775 ; 6.775 ; 6.775 ; 6.775 ;
; R_W_IO      ; DATA_IO[19] ; 6.773 ; 6.773 ; 6.773 ; 6.773 ;
; R_W_IO      ; DATA_IO[20] ; 6.852 ; 6.852 ; 6.852 ; 6.852 ;
; R_W_IO      ; DATA_IO[21] ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; R_W_IO      ; DATA_IO[22] ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; R_W_IO      ; DATA_IO[23] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[24] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[25] ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; R_W_IO      ; DATA_IO[26] ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; R_W_IO      ; DATA_IO[27] ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; R_W_IO      ; DATA_IO[28] ; 6.363 ; 6.363 ; 6.363 ; 6.363 ;
; R_W_IO      ; DATA_IO[29] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; DATA_IO[30] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; DATA_IO[31] ; 6.587 ; 6.587 ; 6.587 ; 6.587 ;
; R_W_IO      ; _LED_RD     ;       ; 6.110 ; 6.110 ;       ;
; R_W_IO      ; _LED_WR     ; 5.990 ;       ;       ; 5.990 ;
; _AS_IO      ; DATA_IO[0]  ; 4.885 ; 4.845 ; 4.845 ; 4.885 ;
; _AS_IO      ; DATA_IO[1]  ; 4.961 ; 4.921 ; 4.921 ; 4.961 ;
; _AS_IO      ; DATA_IO[2]  ; 4.772 ; 4.809 ; 4.809 ; 4.772 ;
; _AS_IO      ; DATA_IO[4]  ; 5.051 ; 5.011 ; 5.011 ; 5.051 ;
; _AS_IO      ; DATA_IO[5]  ; 5.039 ; 4.999 ; 4.999 ; 5.039 ;
; _AS_IO      ; DATA_IO[6]  ; 5.123 ; 5.083 ; 5.083 ; 5.123 ;
; _AS_IO      ; DATA_IO[7]  ; 5.052 ; 5.012 ; 5.012 ; 5.052 ;
; _AS_IO      ; DATA_IO[8]  ;       ; 4.643 ; 4.643 ;       ;
; _AS_IO      ; DATA_OE_    ; 5.547 ; 6.016 ; 6.016 ; 5.547 ;
; _AS_IO      ; _LED_RD     ; 6.828 ;       ;       ; 6.828 ;
; _AS_IO      ; _LED_WR     ; 6.714 ;       ;       ; 6.714 ;
; _BGACK_IO   ; DATA_OE_    ; 5.439 ;       ;       ; 5.439 ;
; _CS         ; DATA_IO[0]  ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; _CS         ; DATA_IO[1]  ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; _CS         ; DATA_IO[2]  ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; _CS         ; DATA_IO[3]  ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; _CS         ; DATA_IO[4]  ; 6.705 ; 6.705 ; 6.705 ; 6.705 ;
; _CS         ; DATA_IO[5]  ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; _CS         ; DATA_IO[6]  ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; _CS         ; DATA_IO[7]  ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; _CS         ; DATA_IO[8]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; _CS         ; DATA_IO[9]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; _CS         ; DATA_IO[10] ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; _CS         ; DATA_IO[11] ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; _CS         ; DATA_IO[12] ; 6.913 ; 6.913 ; 6.913 ; 6.913 ;
; _CS         ; DATA_IO[13] ; 6.936 ; 6.936 ; 6.936 ; 6.936 ;
; _CS         ; DATA_IO[14] ; 6.926 ; 6.926 ; 6.926 ; 6.926 ;
; _CS         ; DATA_IO[15] ; 6.926 ; 6.926 ; 6.926 ; 6.926 ;
; _CS         ; DATA_IO[16] ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; _CS         ; DATA_IO[17] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; _CS         ; DATA_IO[18] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; _CS         ; DATA_IO[19] ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; _CS         ; DATA_IO[20] ; 6.759 ; 6.759 ; 6.759 ; 6.759 ;
; _CS         ; DATA_IO[21] ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; _CS         ; DATA_IO[22] ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; _CS         ; DATA_IO[23] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[24] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[25] ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; _CS         ; DATA_IO[26] ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; _CS         ; DATA_IO[27] ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; _CS         ; DATA_IO[28] ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; _CS         ; DATA_IO[29] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_IO[30] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_IO[31] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; _CS         ; DATA_OE_    ; 5.158 ; 5.178 ; 5.178 ; 5.158 ;
; _CS         ; _LED_RD     ; 6.804 ;       ;       ; 6.804 ;
; _CS         ; _LED_WR     ; 6.690 ;       ;       ; 6.690 ;
; _DS_IO      ; DATA_IO[0]  ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; _DS_IO      ; DATA_IO[1]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[2]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[3]  ; 6.514 ; 6.514 ; 6.514 ; 6.514 ;
; _DS_IO      ; DATA_IO[4]  ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; _DS_IO      ; DATA_IO[5]  ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; _DS_IO      ; DATA_IO[6]  ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; _DS_IO      ; DATA_IO[7]  ; 6.361 ; 6.361 ; 6.361 ; 6.361 ;
; _DS_IO      ; DATA_IO[8]  ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; _DS_IO      ; DATA_IO[9]  ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; _DS_IO      ; DATA_IO[10] ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; _DS_IO      ; DATA_IO[11] ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; _DS_IO      ; DATA_IO[12] ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; _DS_IO      ; DATA_IO[13] ; 6.755 ; 6.755 ; 6.755 ; 6.755 ;
; _DS_IO      ; DATA_IO[14] ; 6.745 ; 6.745 ; 6.745 ; 6.745 ;
; _DS_IO      ; DATA_IO[15] ; 6.745 ; 6.745 ; 6.745 ; 6.745 ;
; _DS_IO      ; DATA_IO[16] ; 6.506 ; 6.506 ; 6.506 ; 6.506 ;
; _DS_IO      ; DATA_IO[17] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; _DS_IO      ; DATA_IO[18] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; _DS_IO      ; DATA_IO[19] ; 6.499 ; 6.499 ; 6.499 ; 6.499 ;
; _DS_IO      ; DATA_IO[20] ; 6.578 ; 6.578 ; 6.578 ; 6.578 ;
; _DS_IO      ; DATA_IO[21] ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; _DS_IO      ; DATA_IO[22] ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; _DS_IO      ; DATA_IO[23] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[24] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[25] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; _DS_IO      ; DATA_IO[26] ; 6.342 ; 6.342 ; 6.342 ; 6.342 ;
; _DS_IO      ; DATA_IO[27] ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; _DS_IO      ; DATA_IO[28] ; 6.089 ; 6.089 ; 6.089 ; 6.089 ;
; _DS_IO      ; DATA_IO[29] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; _DS_IO      ; DATA_IO[30] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; _DS_IO      ; DATA_IO[31] ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 0        ; 6        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 96       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1544     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 57       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 0        ; 6        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 96       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1544     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 57       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                    ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 28       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 7        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                     ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 28       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 7        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 16    ; 16   ;
; Unconstrained Input Ports       ; 58    ; 58   ;
; Unconstrained Input Port Paths  ; 925   ; 925  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 853   ; 853  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 19 19:15:50 2023
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 22.50 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|datac"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY_RST~0|combout"
    Warning (332126): Node "int_fifo|u_full_empty_ctr|FIFOEMPTY~2|dataa"
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.086
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.086        -6.086 n/a 
    Info (332119):     9.997         0.000 sclk 
    Info (332119):    18.846         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    38.554         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -28.959
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.959       -28.959 n/a 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    28.523         0.000 sclk 
Info (332146): Worst-case recovery slack is 23.340
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    23.340         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    29.381         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 9.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.146         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    14.908         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 18.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.758         0.000 sclk 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|S2CPU_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: DS_O_ was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.178        -0.178 n/a 
    Info (332119):    10.446         0.000 sclk 
    Info (332119):    24.821         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    39.516         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -34.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -34.842       -34.842 n/a 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    29.073         0.000 sclk 
Info (332146): Worst-case recovery slack is 25.993
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    25.993         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    31.309         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 8.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.180         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    13.400         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 19.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.000         0.000 sclk 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 40 warnings
    Info: Peak virtual memory: 4611 megabytes
    Info: Processing ended: Sun Feb 19 19:15:51 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


