<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:26.4026</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7038813</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다중 SOC 아키텍처에 대한 소프트웨어 정의 컴퓨트 노드</inventionTitle><inventionTitleEng>SOFTWARE-DEFINED COMPUTE NODES ON MULTI-SOC ARCHITECTURES</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0004315</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.11.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 11/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 11/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>H04L 41/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 다중 시스템-온-칩 환경에서 중복 노드 구성을 형성하는 방법이 제공된다. 각각의 시스템-온-칩은 다른 시스템-온-칩과 독립적이고 캐시 일관성 패브릭을 통해 통신하는 하나 이상의 프로세서와 메모리를 포함할 수 있다. 신속하고 확장 가능한 재구성을 용이하게 하기 위해, 다중 시스템-온-칩 환경으로부터의 다양한 시스템-온-칩은 중복 노드 구성으로 구성될 수 있으며, 각각의 논리적 노드는 하나 이상의 시스템-온-칩에 의해 구현될 수 있다. 논리적 노드 내의 각각의 시스템-온-칩은, 예컨대, 논리적 메모리 주소들의 투명한 미러링에 의해, 공유 메모리 공간을 활용하도록 구성될 수 있다. 노드들에 걸쳐, 시스템-온-칩은 비투명 브리지와 같은 디바이스 간 프로토콜을 사용하여 통신할 수 있다. 시스템-온-칩 간의 통신을 재구성하는 것에 의해, 다중 시스템-온-칩 환경이 다양한 중복 구성을 나타내도록 재구성될 수 있다. 일 예에서, 다중 시스템-온-칩 환경이 자율 주행 차량의 안전하고 회복력이 있는 작동을 지원하도록 구성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.11.02</internationOpenDate><internationOpenNumber>WO2023212094</internationOpenNumber><internationalApplicationDate>2023.04.26</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/020040</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 컴퓨터로 구현된 방법으로서,멀티프로세서-시스템-온-칩 아키텍처(multiprocessor-system-on-a-chip architecture)에 대한 중복 노드 구성의 사양을 획득하는 단계;상기 사양에 기초하여, 적어도 2개의 멀티프로세서-시스템-온-칩 간의 통신을 초기화하여 상기 중복 노드 구성을 형성하는 단계; 및상기 중복 노드 구성에 대한 타깃 컴퓨터 실행 가능 명령어들을 실행하는 단계를 포함하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 적어도 2개의 멀티프로세서-시스템-온-칩은 캐시 일관성 패브릭을 통해 통신하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 각각의 멀티프로세서-시스템-온-칩은 별개의 메모리와 연관되고, 상기 적어도 2개의 멀티프로세서-시스템-온-칩은 논리적 메모리 주소들의 투명한 미러링을 통해 각자의 별개의 메모리들 간에 데이터를 공유하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,대안의 중복 노드 구성의 사양을 획득하는 단계;상기 적어도 2개의 멀티프로세서-시스템-온-칩 간의 통신을 재구성하여 상기 대안의 중복 노드 구성을 형성하는 단계; 및상기 대안의 중복 노드 구성에 대한 타깃 컴퓨터 실행 가능 명령어들을 실행하는 단계를 더 포함하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 적어도 2개의 멀티프로세서-시스템-온-칩은 적어도 3개의 멀티프로세서-시스템-온-칩을 포함하고, 상기 중복 노드 구성은 중복 연산들을 구현하는 적어도 2개의 논리적 컴퓨팅 노드를 구현하며, 상기 적어도 2개의 논리적 컴퓨팅 노드 중 제1 논리적 컴퓨팅 노드는 상기 적어도 3개의 멀티프로세서-시스템-온-칩 중 적어도 2개를 사용하여 구현되는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 적어도 2개의 논리적 컴퓨팅 노드 중 제2 논리적 컴퓨팅 노드는 상기 제1 논리적 컴퓨팅 노드의 안전이 중요한 연산들을 중복적으로 구현하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 적어도 2개의 논리적 컴퓨팅 노드는 상기 제1 논리적 컴퓨팅 노드의 상기 안전이 중요한 연산들을 구현하는 제3 논리적 컴퓨팅 노드를 포함하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제1, 제2 및 제3 논리적 컴퓨팅 노드들은 쿼럼 기반 방식(quorum-based manner)으로 상기 안전이 중요한 연산들을 구현하도록 구성되는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 타깃 컴퓨터 실행 가능 명령어들은 자율 주행 차량의 동작들을 구현하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 적어도 2개의 멀티프로세서-시스템-온-칩은 메시 토폴로지 네트워크를 통해 물리적으로 상호 연결되는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 멀티프로세서-시스템-온-칩 중 적어도 하나는 결정론적 처리 아키텍처를 구현하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 적어도 2개의 멀티프로세서-시스템-온-칩 간의 통신을 초기화하여 상기 중복 노드 구성을 형성하는 단계는, 상기 적어도 2개의 멀티프로세서-시스템-온-칩의 물리적 메모리 사이에 공유 메모리 공간을 생성하는 단계를 포함하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 적어도 2개의 멀티프로세서-시스템-온-칩 간의 통신을 초기화하여 상기 중복 노드 구성을 형성하는 단계는, 상기 적어도 2개의 멀티프로세서-시스템-온-칩의 초기화 동안 미들웨어 소프트웨어를 실행하고 상기 타깃 컴퓨터 실행 가능 명령어들을 실행하기 전에 상기 미들웨어의 실행을 중단하는 단계를 포함하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 적어도 2개의 멀티프로세서-시스템-온-칩 중 제1 멀티프로세서-시스템-온-칩에서 고장을 검출하는 단계;상기 적어도 2개의 멀티프로세서-시스템-온-칩 중 제2 멀티프로세서-시스템-온-칩과 제3 멀티프로세서-시스템-온-칩 간의 통신을 초기화하여 상기 중복 노드 구성을 재형성하는 단계; 및상기 재형성된 중복 노드 구성에 대한 상기 타깃 컴퓨터 실행 가능 명령어들을 실행하는 단계를 더 포함하는, 컴퓨터로 구현된 방법.</claim></claimInfo><claimInfo><claim>15. 시스템-온-칩으로서,컴퓨터 실행 가능 명령어들을 저장한 메모리; 및적어도 하나의 프로세서를 포함하며, 상기 적어도 하나의 프로세서는: 상기 시스템-온-칩에 대한 중복 노드 구성의 사양을 획득하고; 상기 사양에 기초하여, 적어도 하나의 다른 시스템-온-칩과의 통신을 초기화하여 상기 중복 노드 구성을 형성하는 것에 의해 상기 시스템-온-칩을 초기화하며; 상기 중복 노드 구성에 따라 상기 시스템-온-칩에서 상기 타깃 컴퓨터 실행 가능 명령어들을 실행하도록 구성되는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 시스템-온-칩은 상기 적어도 하나의 다른 시스템-온-칩의 메모리와는 별개의 메모리와 연관되고, 상기 적어도 하나의 다른 시스템-온-칩과의 통신을 초기화하여 상기 중복 노드 구성을 형성하는 것은 상기 적어도 하나의 다른 시스템-온-칩과 논리적 메모리 주소들의 투명한 미러링을 초기화하는 것을 포함하는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 적어도 하나의 프로세서는 또한:상기 적어도 하나의 다른 시스템-온-칩에서 고장을 검출하고;추가적인 시스템-온-칩과의 통신을 초기화하여 상기 중복 노드 구성을 재형성하며;상기 재형성된 중복 노드 구성에 대한 상기 타깃 컴퓨터 실행 가능 명령어들을 실행하도록 구성되는, 시스템-온-칩.</claim></claimInfo><claimInfo><claim>18. 명령어들을 포함하는 하나 이상의 비일시적 컴퓨터 판독 가능 매체로서, 상기 명령어들은, 시스템-온-칩에서 실행될 때, 상기 시스템-온-칩으로 하여금:상기 시스템-온-칩에 대한 중복 노드 구성의 사양을 획득하게 하고;상기 사양에 기초하여, 적어도 하나의 다른 시스템-온-칩과의 통신을 초기화하여 상기 중복 노드 구성을 형성하는 것에 의해 상기 시스템-온-칩을 초기화하게 하며;상기 중복 노드 구성에 따라 상기 시스템-온-칩에서 상기 타깃 컴퓨터 실행 가능 명령어들을 실행하게 하는, 하나 이상의 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 명령어들은 또한, 상기 시스템-온-칩으로 하여금 디바이스 간 프로토콜을 통해 상기 시스템-온-칩과 추가적인 시스템-온-칩 간의 통신을 초기화하게 하는, 하나 이상의 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서, 상기 타깃 컴퓨터 실행 가능 명령어들은 자율 주행 차량의 동작들을 구현하는, 하나 이상의 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 매사추세츠주 보스턴 노던 애비뉴 ***</address><code>520200342330</code><country>미국</country><engName>Motional AD LLC</engName><name>모셔널 에이디 엘엘씨</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 매사추세츠주 **...</address><code> </code><country>미국</country><engName>BINET, Guillaume</engName><name>비네 기욤</name></inventorInfo><inventorInfo><address>미국 매사추세츠주 **...</address><code> </code><country>오스트레일리아</country><engName>DEVA, Shailendra</engName><name>데바 샤일렌드라</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.04.26</priorityApplicationDate><priorityApplicationNumber>63/363,620</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.11.21</receiptDate><receiptNumber>1-1-2024-1284415-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.11.29</receiptDate><receiptNumber>1-5-2024-0194917-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247038813.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd7756a4873da095eafca03a272974df2fd1a25d458b205d7582ffc1174842729839f7df5a790e8bc5d9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82c102ba47598aad5b8bcf7a7b295c0c8d94a673a4e19c76a6d4b6ac5f45249298d0274f08d3c5974a3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>