#Substrate Graph
# noVertices
40
# noArcs
114
# Vertices: id availableCpu routingCapacity isCenter
0 592 592 1
1 524 524 1
2 418 418 1
3 243 243 1
4 400 400 1
5 150 150 0
6 518 518 1
7 125 125 0
8 125 125 0
9 125 125 0
10 261 261 1
11 125 125 0
12 261 261 1
13 261 261 1
14 150 150 0
15 279 279 1
16 261 261 1
17 150 150 0
18 418 418 1
19 261 261 1
20 243 243 1
21 125 125 0
22 655 655 1
23 279 279 1
24 261 261 1
25 368 368 1
26 150 150 0
27 125 125 0
28 25 25 0
29 75 75 0
30 150 150 0
31 400 400 1
32 150 150 0
33 150 150 0
34 350 350 1
35 125 125 0
36 125 125 0
37 150 150 0
38 125 125 0
39 150 150 0
# Arcs: idS idT delay bandwidth
2 3 2 93
2 4 7 125
2 5 1 75
2 6 7 125
9 7 1 50
9 6 1 75
10 11 1 75
10 12 2 93
10 13 1 93
13 14 2 75
13 15 2 93
13 10 1 93
16 17 1 75
16 18 7 93
16 19 15 93
17 19 15 75
17 16 1 75
11 21 2 50
11 10 1 75
7 6 1 75
7 9 1 50
5 2 1 75
5 6 7 75
19 17 15 75
19 23 1 93
19 16 15 93
23 6 2 93
23 24 8 93
23 19 1 93
24 25 1 93
24 23 8 93
24 26 1 75
33 31 4 75
33 34 2 75
32 12 43 75
32 20 44 75
35 6 8 75
35 29 1 50
36 3 3 75
36 27 1 50
18 0 1 125
18 1 1 125
18 37 2 75
18 16 7 93
27 36 1 50
27 3 3 75
8 4 1 75
8 38 1 50
4 8 1 75
4 2 7 125
4 25 8 125
4 38 1 75
25 4 8 125
25 39 11 75
25 24 1 93
25 26 1 75
37 18 2 75
37 20 1 75
26 24 1 75
26 25 1 75
3 36 3 75
3 27 3 75
3 2 2 93
0 31 1 125
0 15 1 93
0 18 1 125
0 12 1 93
0 22 1 156
1 14 1 75
1 18 1 125
1 15 1 93
1 21 1 75
1 22 1 156
14 1 1 75
14 13 2 75
15 0 1 93
15 1 1 93
15 13 2 93
39 34 2 75
39 25 11 75
21 11 2 50
21 1 1 75
28 29 1 25
29 35 1 50
29 28 1 25
38 8 1 50
38 4 1 75
20 32 44 75
20 37 1 75
20 22 2 93
30 31 4 75
30 34 1 75
34 33 2 75
34 39 2 75
34 30 1 75
34 22 4 125
31 33 4 75
31 0 1 125
31 30 4 75
31 22 1 125
12 32 43 75
12 0 1 93
12 10 2 93
22 31 1 125
22 0 1 156
22 1 1 156
22 34 4 125
22 20 2 93
6 2 7 125
6 7 1 75
6 5 7 75
6 9 1 75
6 23 2 93
6 35 8 75
