//
// DO NOT EDIT - generated by simspec!
//

#ifndef ___ARGPIO_H_INC_
#define ___ARGPIO_H_INC_
/////////////////////////////////////////////////////////////////////////////////////////////
//
// Each GPIO Controller has four 8-bit GPIO interfaces.
// Each pin can be programmed independently from the rest.
// A GPIO interrupt can be enabled, status checked and cleared for any of these pins individually,
// the interrupt trigger level being programmable. Each port has a set of eight 8-bit registers each,
// for GPIO-SFIO configuration, for enabling output, driving the output pin and receiving the input 
// when in GPIO mode, and finally, for enabling the interrupt, checking the status and clearing the interrupt. 
// Each of these eight registers has a 16-bit version for masked-writes, so as to avoid doing a 
// Read-Modify-Write, the exception being the interrupt clear register, 
// whose functionality is combined in the interrupt status register
//
/////////////////////////////////////////////////////////////////////////////////////////////
// GPIO Port A - D Configuration Registers (Read/Write)
// Configuration registers select bettwen an GPIO mode and SPIO mode. Each pin can be
// programmed either as GPIO or SPIO mode. By default all Pins comes up as SPIO mode. 
// These can be programmed to GPIO mode at any stage.

// Register GPIO_CNF_0  
#define GPIO_CNF_0                      _MK_ADDR_CONST(0x0)
#define GPIO_CNF_0_SECURE                       0x0
#define GPIO_CNF_0_WORD_COUNT                   0x1
#define GPIO_CNF_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_CNF_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_CNF_0_WRITE_MASK                   _MK_MASK_CONST(0xff)
// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_CNF_0_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_0_BIT_7_SHIFT)
#define GPIO_CNF_0_BIT_7_RANGE                  7:7
#define GPIO_CNF_0_BIT_7_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_7_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_7_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_CNF_0_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_0_BIT_6_SHIFT)
#define GPIO_CNF_0_BIT_6_RANGE                  6:6
#define GPIO_CNF_0_BIT_6_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_6_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_6_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_CNF_0_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_0_BIT_5_SHIFT)
#define GPIO_CNF_0_BIT_5_RANGE                  5:5
#define GPIO_CNF_0_BIT_5_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_5_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_5_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_CNF_0_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_0_BIT_4_SHIFT)
#define GPIO_CNF_0_BIT_4_RANGE                  4:4
#define GPIO_CNF_0_BIT_4_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_4_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_4_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_CNF_0_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_0_BIT_3_SHIFT)
#define GPIO_CNF_0_BIT_3_RANGE                  3:3
#define GPIO_CNF_0_BIT_3_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_3_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_3_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_CNF_0_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_0_BIT_2_SHIFT)
#define GPIO_CNF_0_BIT_2_RANGE                  2:2
#define GPIO_CNF_0_BIT_2_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_2_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_2_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_CNF_0_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_0_BIT_1_SHIFT)
#define GPIO_CNF_0_BIT_1_RANGE                  1:1
#define GPIO_CNF_0_BIT_1_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_1_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_1_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_CNF_0_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_0_BIT_0_SHIFT)
#define GPIO_CNF_0_BIT_0_RANGE                  0:0
#define GPIO_CNF_0_BIT_0_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_0_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_0_GPIO                   _MK_ENUM_CONST(1)


// Register GPIO_CNF  
#define GPIO_CNF                        _MK_ADDR_CONST(0x0)
#define GPIO_CNF_SECURE                         0x0
#define GPIO_CNF_WORD_COUNT                     0x1
#define GPIO_CNF_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_RESET_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_CNF_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_CNF_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_CNF_WRITE_MASK                     _MK_MASK_CONST(0xff)
// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_CNF_BIT_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_CNF_BIT_7_SHIFT)
#define GPIO_CNF_BIT_7_RANGE                    7:7
#define GPIO_CNF_BIT_7_WOFFSET                  0x0
#define GPIO_CNF_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_7_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_7_GPIO                     _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_CNF_BIT_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_CNF_BIT_6_SHIFT)
#define GPIO_CNF_BIT_6_RANGE                    6:6
#define GPIO_CNF_BIT_6_WOFFSET                  0x0
#define GPIO_CNF_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_6_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_6_GPIO                     _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_CNF_BIT_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_CNF_BIT_5_SHIFT)
#define GPIO_CNF_BIT_5_RANGE                    5:5
#define GPIO_CNF_BIT_5_WOFFSET                  0x0
#define GPIO_CNF_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_5_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_5_GPIO                     _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_CNF_BIT_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_CNF_BIT_4_SHIFT)
#define GPIO_CNF_BIT_4_RANGE                    4:4
#define GPIO_CNF_BIT_4_WOFFSET                  0x0
#define GPIO_CNF_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_4_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_4_GPIO                     _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_CNF_BIT_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_CNF_BIT_3_SHIFT)
#define GPIO_CNF_BIT_3_RANGE                    3:3
#define GPIO_CNF_BIT_3_WOFFSET                  0x0
#define GPIO_CNF_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_3_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_3_GPIO                     _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_CNF_BIT_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_CNF_BIT_2_SHIFT)
#define GPIO_CNF_BIT_2_RANGE                    2:2
#define GPIO_CNF_BIT_2_WOFFSET                  0x0
#define GPIO_CNF_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_2_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_2_GPIO                     _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_CNF_BIT_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_CNF_BIT_1_SHIFT)
#define GPIO_CNF_BIT_1_RANGE                    1:1
#define GPIO_CNF_BIT_1_WOFFSET                  0x0
#define GPIO_CNF_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_1_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_1_GPIO                     _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_CNF_BIT_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_CNF_BIT_0_SHIFT)
#define GPIO_CNF_BIT_0_RANGE                    0:0
#define GPIO_CNF_BIT_0_WOFFSET                  0x0
#define GPIO_CNF_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_0_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_0_GPIO                     _MK_ENUM_CONST(1)


// Register GPIO_CNF_1  
#define GPIO_CNF_1                      _MK_ADDR_CONST(0x4)
#define GPIO_CNF_1_SECURE                       0x0
#define GPIO_CNF_1_WORD_COUNT                   0x1
#define GPIO_CNF_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_CNF_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_CNF_1_WRITE_MASK                   _MK_MASK_CONST(0xff)
// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_CNF_1_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_1_BIT_7_SHIFT)
#define GPIO_CNF_1_BIT_7_RANGE                  7:7
#define GPIO_CNF_1_BIT_7_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_7_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_7_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_CNF_1_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_1_BIT_6_SHIFT)
#define GPIO_CNF_1_BIT_6_RANGE                  6:6
#define GPIO_CNF_1_BIT_6_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_6_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_6_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_CNF_1_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_1_BIT_5_SHIFT)
#define GPIO_CNF_1_BIT_5_RANGE                  5:5
#define GPIO_CNF_1_BIT_5_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_5_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_5_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_CNF_1_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_1_BIT_4_SHIFT)
#define GPIO_CNF_1_BIT_4_RANGE                  4:4
#define GPIO_CNF_1_BIT_4_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_4_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_4_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_CNF_1_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_1_BIT_3_SHIFT)
#define GPIO_CNF_1_BIT_3_RANGE                  3:3
#define GPIO_CNF_1_BIT_3_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_3_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_3_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_CNF_1_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_1_BIT_2_SHIFT)
#define GPIO_CNF_1_BIT_2_RANGE                  2:2
#define GPIO_CNF_1_BIT_2_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_2_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_2_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_CNF_1_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_1_BIT_1_SHIFT)
#define GPIO_CNF_1_BIT_1_RANGE                  1:1
#define GPIO_CNF_1_BIT_1_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_1_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_1_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_CNF_1_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_1_BIT_0_SHIFT)
#define GPIO_CNF_1_BIT_0_RANGE                  0:0
#define GPIO_CNF_1_BIT_0_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_0_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_0_GPIO                   _MK_ENUM_CONST(1)


// Register GPIO_CNF_2  
#define GPIO_CNF_2                      _MK_ADDR_CONST(0x8)
#define GPIO_CNF_2_SECURE                       0x0
#define GPIO_CNF_2_WORD_COUNT                   0x1
#define GPIO_CNF_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_CNF_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_CNF_2_WRITE_MASK                   _MK_MASK_CONST(0xff)
// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_CNF_2_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_2_BIT_7_SHIFT)
#define GPIO_CNF_2_BIT_7_RANGE                  7:7
#define GPIO_CNF_2_BIT_7_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_7_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_7_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_CNF_2_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_2_BIT_6_SHIFT)
#define GPIO_CNF_2_BIT_6_RANGE                  6:6
#define GPIO_CNF_2_BIT_6_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_6_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_6_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_CNF_2_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_2_BIT_5_SHIFT)
#define GPIO_CNF_2_BIT_5_RANGE                  5:5
#define GPIO_CNF_2_BIT_5_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_5_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_5_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_CNF_2_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_2_BIT_4_SHIFT)
#define GPIO_CNF_2_BIT_4_RANGE                  4:4
#define GPIO_CNF_2_BIT_4_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_4_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_4_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_CNF_2_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_2_BIT_3_SHIFT)
#define GPIO_CNF_2_BIT_3_RANGE                  3:3
#define GPIO_CNF_2_BIT_3_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_3_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_3_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_CNF_2_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_2_BIT_2_SHIFT)
#define GPIO_CNF_2_BIT_2_RANGE                  2:2
#define GPIO_CNF_2_BIT_2_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_2_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_2_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_CNF_2_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_2_BIT_1_SHIFT)
#define GPIO_CNF_2_BIT_1_RANGE                  1:1
#define GPIO_CNF_2_BIT_1_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_1_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_1_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_CNF_2_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_2_BIT_0_SHIFT)
#define GPIO_CNF_2_BIT_0_RANGE                  0:0
#define GPIO_CNF_2_BIT_0_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_0_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_0_GPIO                   _MK_ENUM_CONST(1)


// Register GPIO_CNF_3  
#define GPIO_CNF_3                      _MK_ADDR_CONST(0xc)
#define GPIO_CNF_3_SECURE                       0x0
#define GPIO_CNF_3_WORD_COUNT                   0x1
#define GPIO_CNF_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_CNF_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_CNF_3_WRITE_MASK                   _MK_MASK_CONST(0xff)
// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_CNF_3_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_3_BIT_7_SHIFT)
#define GPIO_CNF_3_BIT_7_RANGE                  7:7
#define GPIO_CNF_3_BIT_7_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_7_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_7_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_CNF_3_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_3_BIT_6_SHIFT)
#define GPIO_CNF_3_BIT_6_RANGE                  6:6
#define GPIO_CNF_3_BIT_6_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_6_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_6_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_CNF_3_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_3_BIT_5_SHIFT)
#define GPIO_CNF_3_BIT_5_RANGE                  5:5
#define GPIO_CNF_3_BIT_5_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_5_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_5_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_CNF_3_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_3_BIT_4_SHIFT)
#define GPIO_CNF_3_BIT_4_RANGE                  4:4
#define GPIO_CNF_3_BIT_4_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_4_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_4_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_CNF_3_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_3_BIT_3_SHIFT)
#define GPIO_CNF_3_BIT_3_RANGE                  3:3
#define GPIO_CNF_3_BIT_3_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_3_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_3_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_CNF_3_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_3_BIT_2_SHIFT)
#define GPIO_CNF_3_BIT_2_RANGE                  2:2
#define GPIO_CNF_3_BIT_2_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_2_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_2_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_CNF_3_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_3_BIT_1_SHIFT)
#define GPIO_CNF_3_BIT_1_RANGE                  1:1
#define GPIO_CNF_3_BIT_1_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_1_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_1_GPIO                   _MK_ENUM_CONST(1)

// Configures each pin to be in either GPIO or SFIO  mode
#define GPIO_CNF_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_CNF_3_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_CNF_3_BIT_0_SHIFT)
#define GPIO_CNF_3_BIT_0_RANGE                  0:0
#define GPIO_CNF_3_BIT_0_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_0_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_0_GPIO                   _MK_ENUM_CONST(1)

// GPIO Port A - D Output Enable Registers (Read/Write)
// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
// Below set of registers are used to either drive the signal out or as an Input.
// This needs to be programmed depending upon whether the pin needs to be in either Input
// or Output.

// Register GPIO_OE_0  
#define GPIO_OE_0                       _MK_ADDR_CONST(0x10)
#define GPIO_OE_0_SECURE                        0x0
#define GPIO_OE_0_WORD_COUNT                    0x1
#define GPIO_OE_0_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_OE_0_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_0_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_OE_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_OE_0_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OE_0_WRITE_MASK                    _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid.
#define GPIO_OE_0_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_OE_0_BIT_7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_0_BIT_7_SHIFT)
#define GPIO_OE_0_BIT_7_RANGE                   7:7
#define GPIO_OE_0_BIT_7_WOFFSET                 0x0
#define GPIO_OE_0_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_7_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_7_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_0_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_OE_0_BIT_6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_0_BIT_6_SHIFT)
#define GPIO_OE_0_BIT_6_RANGE                   6:6
#define GPIO_OE_0_BIT_6_WOFFSET                 0x0
#define GPIO_OE_0_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_6_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_6_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_0_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_OE_0_BIT_5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_0_BIT_5_SHIFT)
#define GPIO_OE_0_BIT_5_RANGE                   5:5
#define GPIO_OE_0_BIT_5_WOFFSET                 0x0
#define GPIO_OE_0_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_5_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_5_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_0_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_OE_0_BIT_4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_0_BIT_4_SHIFT)
#define GPIO_OE_0_BIT_4_RANGE                   4:4
#define GPIO_OE_0_BIT_4_WOFFSET                 0x0
#define GPIO_OE_0_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_4_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_4_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_0_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_OE_0_BIT_3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_0_BIT_3_SHIFT)
#define GPIO_OE_0_BIT_3_RANGE                   3:3
#define GPIO_OE_0_BIT_3_WOFFSET                 0x0
#define GPIO_OE_0_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_3_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_3_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_0_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_OE_0_BIT_2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_0_BIT_2_SHIFT)
#define GPIO_OE_0_BIT_2_RANGE                   2:2
#define GPIO_OE_0_BIT_2_WOFFSET                 0x0
#define GPIO_OE_0_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_2_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_2_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_0_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_OE_0_BIT_1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_0_BIT_1_SHIFT)
#define GPIO_OE_0_BIT_1_RANGE                   1:1
#define GPIO_OE_0_BIT_1_WOFFSET                 0x0
#define GPIO_OE_0_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_1_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_1_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_0_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_OE_0_BIT_0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_0_BIT_0_SHIFT)
#define GPIO_OE_0_BIT_0_RANGE                   0:0
#define GPIO_OE_0_BIT_0_WOFFSET                 0x0
#define GPIO_OE_0_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_0_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_0_DRIVEN                  _MK_ENUM_CONST(1)


// Register GPIO_OE  
#define GPIO_OE                 _MK_ADDR_CONST(0x10)
#define GPIO_OE_SECURE                  0x0
#define GPIO_OE_WORD_COUNT                      0x1
#define GPIO_OE_RESET_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OE_RESET_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_OE_SW_DEFAULT_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_OE_SW_DEFAULT_MASK                         _MK_MASK_CONST(0x0)
#define GPIO_OE_READ_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_OE_WRITE_MASK                      _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid.
#define GPIO_OE_BIT_7_SHIFT                     _MK_SHIFT_CONST(7)
#define GPIO_OE_BIT_7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_OE_BIT_7_SHIFT)
#define GPIO_OE_BIT_7_RANGE                     7:7
#define GPIO_OE_BIT_7_WOFFSET                   0x0
#define GPIO_OE_BIT_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_7_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_7_DRIVEN                    _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_BIT_6_SHIFT                     _MK_SHIFT_CONST(6)
#define GPIO_OE_BIT_6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_OE_BIT_6_SHIFT)
#define GPIO_OE_BIT_6_RANGE                     6:6
#define GPIO_OE_BIT_6_WOFFSET                   0x0
#define GPIO_OE_BIT_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_6_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_6_DRIVEN                    _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_BIT_5_SHIFT                     _MK_SHIFT_CONST(5)
#define GPIO_OE_BIT_5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_OE_BIT_5_SHIFT)
#define GPIO_OE_BIT_5_RANGE                     5:5
#define GPIO_OE_BIT_5_WOFFSET                   0x0
#define GPIO_OE_BIT_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_5_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_5_DRIVEN                    _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_BIT_4_SHIFT                     _MK_SHIFT_CONST(4)
#define GPIO_OE_BIT_4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_OE_BIT_4_SHIFT)
#define GPIO_OE_BIT_4_RANGE                     4:4
#define GPIO_OE_BIT_4_WOFFSET                   0x0
#define GPIO_OE_BIT_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_4_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_4_DRIVEN                    _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_BIT_3_SHIFT                     _MK_SHIFT_CONST(3)
#define GPIO_OE_BIT_3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_OE_BIT_3_SHIFT)
#define GPIO_OE_BIT_3_RANGE                     3:3
#define GPIO_OE_BIT_3_WOFFSET                   0x0
#define GPIO_OE_BIT_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_3_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_3_DRIVEN                    _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_BIT_2_SHIFT                     _MK_SHIFT_CONST(2)
#define GPIO_OE_BIT_2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_OE_BIT_2_SHIFT)
#define GPIO_OE_BIT_2_RANGE                     2:2
#define GPIO_OE_BIT_2_WOFFSET                   0x0
#define GPIO_OE_BIT_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_2_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_2_DRIVEN                    _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_BIT_1_SHIFT                     _MK_SHIFT_CONST(1)
#define GPIO_OE_BIT_1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_OE_BIT_1_SHIFT)
#define GPIO_OE_BIT_1_RANGE                     1:1
#define GPIO_OE_BIT_1_WOFFSET                   0x0
#define GPIO_OE_BIT_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_1_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_1_DRIVEN                    _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_BIT_0_SHIFT                     _MK_SHIFT_CONST(0)
#define GPIO_OE_BIT_0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_OE_BIT_0_SHIFT)
#define GPIO_OE_BIT_0_RANGE                     0:0
#define GPIO_OE_BIT_0_WOFFSET                   0x0
#define GPIO_OE_BIT_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_0_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_0_DRIVEN                    _MK_ENUM_CONST(1)


// Register GPIO_OE_1  
#define GPIO_OE_1                       _MK_ADDR_CONST(0x14)
#define GPIO_OE_1_SECURE                        0x0
#define GPIO_OE_1_WORD_COUNT                    0x1
#define GPIO_OE_1_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_OE_1_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_1_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_OE_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_OE_1_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OE_1_WRITE_MASK                    _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid.
#define GPIO_OE_1_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_OE_1_BIT_7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_1_BIT_7_SHIFT)
#define GPIO_OE_1_BIT_7_RANGE                   7:7
#define GPIO_OE_1_BIT_7_WOFFSET                 0x0
#define GPIO_OE_1_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_7_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_7_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_1_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_OE_1_BIT_6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_1_BIT_6_SHIFT)
#define GPIO_OE_1_BIT_6_RANGE                   6:6
#define GPIO_OE_1_BIT_6_WOFFSET                 0x0
#define GPIO_OE_1_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_6_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_6_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_1_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_OE_1_BIT_5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_1_BIT_5_SHIFT)
#define GPIO_OE_1_BIT_5_RANGE                   5:5
#define GPIO_OE_1_BIT_5_WOFFSET                 0x0
#define GPIO_OE_1_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_5_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_5_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_1_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_OE_1_BIT_4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_1_BIT_4_SHIFT)
#define GPIO_OE_1_BIT_4_RANGE                   4:4
#define GPIO_OE_1_BIT_4_WOFFSET                 0x0
#define GPIO_OE_1_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_4_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_4_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_1_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_OE_1_BIT_3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_1_BIT_3_SHIFT)
#define GPIO_OE_1_BIT_3_RANGE                   3:3
#define GPIO_OE_1_BIT_3_WOFFSET                 0x0
#define GPIO_OE_1_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_3_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_3_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_1_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_OE_1_BIT_2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_1_BIT_2_SHIFT)
#define GPIO_OE_1_BIT_2_RANGE                   2:2
#define GPIO_OE_1_BIT_2_WOFFSET                 0x0
#define GPIO_OE_1_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_2_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_2_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_1_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_OE_1_BIT_1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_1_BIT_1_SHIFT)
#define GPIO_OE_1_BIT_1_RANGE                   1:1
#define GPIO_OE_1_BIT_1_WOFFSET                 0x0
#define GPIO_OE_1_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_1_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_1_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_1_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_OE_1_BIT_0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_1_BIT_0_SHIFT)
#define GPIO_OE_1_BIT_0_RANGE                   0:0
#define GPIO_OE_1_BIT_0_WOFFSET                 0x0
#define GPIO_OE_1_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_0_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_0_DRIVEN                  _MK_ENUM_CONST(1)


// Register GPIO_OE_2  
#define GPIO_OE_2                       _MK_ADDR_CONST(0x18)
#define GPIO_OE_2_SECURE                        0x0
#define GPIO_OE_2_WORD_COUNT                    0x1
#define GPIO_OE_2_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_OE_2_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_2_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_OE_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_OE_2_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OE_2_WRITE_MASK                    _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid.
#define GPIO_OE_2_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_OE_2_BIT_7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_2_BIT_7_SHIFT)
#define GPIO_OE_2_BIT_7_RANGE                   7:7
#define GPIO_OE_2_BIT_7_WOFFSET                 0x0
#define GPIO_OE_2_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_7_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_7_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_2_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_OE_2_BIT_6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_2_BIT_6_SHIFT)
#define GPIO_OE_2_BIT_6_RANGE                   6:6
#define GPIO_OE_2_BIT_6_WOFFSET                 0x0
#define GPIO_OE_2_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_6_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_6_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_2_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_OE_2_BIT_5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_2_BIT_5_SHIFT)
#define GPIO_OE_2_BIT_5_RANGE                   5:5
#define GPIO_OE_2_BIT_5_WOFFSET                 0x0
#define GPIO_OE_2_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_5_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_5_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_2_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_OE_2_BIT_4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_2_BIT_4_SHIFT)
#define GPIO_OE_2_BIT_4_RANGE                   4:4
#define GPIO_OE_2_BIT_4_WOFFSET                 0x0
#define GPIO_OE_2_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_4_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_4_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_2_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_OE_2_BIT_3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_2_BIT_3_SHIFT)
#define GPIO_OE_2_BIT_3_RANGE                   3:3
#define GPIO_OE_2_BIT_3_WOFFSET                 0x0
#define GPIO_OE_2_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_3_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_3_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_2_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_OE_2_BIT_2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_2_BIT_2_SHIFT)
#define GPIO_OE_2_BIT_2_RANGE                   2:2
#define GPIO_OE_2_BIT_2_WOFFSET                 0x0
#define GPIO_OE_2_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_2_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_2_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_2_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_OE_2_BIT_1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_2_BIT_1_SHIFT)
#define GPIO_OE_2_BIT_1_RANGE                   1:1
#define GPIO_OE_2_BIT_1_WOFFSET                 0x0
#define GPIO_OE_2_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_1_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_1_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_2_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_OE_2_BIT_0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_2_BIT_0_SHIFT)
#define GPIO_OE_2_BIT_0_RANGE                   0:0
#define GPIO_OE_2_BIT_0_WOFFSET                 0x0
#define GPIO_OE_2_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_0_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_0_DRIVEN                  _MK_ENUM_CONST(1)


// Register GPIO_OE_3  
#define GPIO_OE_3                       _MK_ADDR_CONST(0x1c)
#define GPIO_OE_3_SECURE                        0x0
#define GPIO_OE_3_WORD_COUNT                    0x1
#define GPIO_OE_3_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_OE_3_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_3_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_OE_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_OE_3_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OE_3_WRITE_MASK                    _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid.
#define GPIO_OE_3_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_OE_3_BIT_7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_3_BIT_7_SHIFT)
#define GPIO_OE_3_BIT_7_RANGE                   7:7
#define GPIO_OE_3_BIT_7_WOFFSET                 0x0
#define GPIO_OE_3_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_7_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_7_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_3_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_OE_3_BIT_6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_3_BIT_6_SHIFT)
#define GPIO_OE_3_BIT_6_RANGE                   6:6
#define GPIO_OE_3_BIT_6_WOFFSET                 0x0
#define GPIO_OE_3_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_6_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_6_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_3_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_OE_3_BIT_5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_3_BIT_5_SHIFT)
#define GPIO_OE_3_BIT_5_RANGE                   5:5
#define GPIO_OE_3_BIT_5_WOFFSET                 0x0
#define GPIO_OE_3_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_5_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_5_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_3_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_OE_3_BIT_4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_3_BIT_4_SHIFT)
#define GPIO_OE_3_BIT_4_RANGE                   4:4
#define GPIO_OE_3_BIT_4_WOFFSET                 0x0
#define GPIO_OE_3_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_4_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_4_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_3_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_OE_3_BIT_3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_3_BIT_3_SHIFT)
#define GPIO_OE_3_BIT_3_RANGE                   3:3
#define GPIO_OE_3_BIT_3_WOFFSET                 0x0
#define GPIO_OE_3_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_3_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_3_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_3_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_OE_3_BIT_2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_3_BIT_2_SHIFT)
#define GPIO_OE_3_BIT_2_RANGE                   2:2
#define GPIO_OE_3_BIT_2_WOFFSET                 0x0
#define GPIO_OE_3_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_2_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_2_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_3_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_OE_3_BIT_1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_3_BIT_1_SHIFT)
#define GPIO_OE_3_BIT_1_RANGE                   1:1
#define GPIO_OE_3_BIT_1_WOFFSET                 0x0
#define GPIO_OE_3_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_1_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_1_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) must be true for this  condition to be valid
#define GPIO_OE_3_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_OE_3_BIT_0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_OE_3_BIT_0_SHIFT)
#define GPIO_OE_3_BIT_0_RANGE                   0:0
#define GPIO_OE_3_BIT_0_WOFFSET                 0x0
#define GPIO_OE_3_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_0_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_0_DRIVEN                  _MK_ENUM_CONST(1)

// GPIO Port A-D Output Value Registers (Read/Write)
// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid
// This register will take affect only in GPIO mode.
// This register is used to drive the value out on a given pin.

// Register GPIO_OUT_0  
#define GPIO_OUT_0                      _MK_ADDR_CONST(0x20)
#define GPIO_OUT_0_SECURE                       0x0
#define GPIO_OUT_0_WORD_COUNT                   0x1
#define GPIO_OUT_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OUT_0_WRITE_MASK                   _MK_MASK_CONST(0xff)
// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_OUT_0_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_0_BIT_7_SHIFT)
#define GPIO_OUT_0_BIT_7_RANGE                  7:7
#define GPIO_OUT_0_BIT_7_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_7_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_OUT_0_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_0_BIT_6_SHIFT)
#define GPIO_OUT_0_BIT_6_RANGE                  6:6
#define GPIO_OUT_0_BIT_6_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_6_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_OUT_0_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_0_BIT_5_SHIFT)
#define GPIO_OUT_0_BIT_5_RANGE                  5:5
#define GPIO_OUT_0_BIT_5_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_5_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_OUT_0_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_0_BIT_4_SHIFT)
#define GPIO_OUT_0_BIT_4_RANGE                  4:4
#define GPIO_OUT_0_BIT_4_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_4_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_OUT_0_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_0_BIT_3_SHIFT)
#define GPIO_OUT_0_BIT_3_RANGE                  3:3
#define GPIO_OUT_0_BIT_3_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_3_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_OUT_0_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_0_BIT_2_SHIFT)
#define GPIO_OUT_0_BIT_2_RANGE                  2:2
#define GPIO_OUT_0_BIT_2_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_2_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_OUT_0_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_0_BIT_1_SHIFT)
#define GPIO_OUT_0_BIT_1_RANGE                  1:1
#define GPIO_OUT_0_BIT_1_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_1_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_OUT_0_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_0_BIT_0_SHIFT)
#define GPIO_OUT_0_BIT_0_RANGE                  0:0
#define GPIO_OUT_0_BIT_0_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_OUT  
#define GPIO_OUT                        _MK_ADDR_CONST(0x20)
#define GPIO_OUT_SECURE                         0x0
#define GPIO_OUT_WORD_COUNT                     0x1
#define GPIO_OUT_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_RESET_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OUT_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_OUT_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_OUT_WRITE_MASK                     _MK_MASK_CONST(0xff)
// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_OUT_BIT_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_OUT_BIT_7_SHIFT)
#define GPIO_OUT_BIT_7_RANGE                    7:7
#define GPIO_OUT_BIT_7_WOFFSET                  0x0
#define GPIO_OUT_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_7_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_7_HIGH                     _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_OUT_BIT_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_OUT_BIT_6_SHIFT)
#define GPIO_OUT_BIT_6_RANGE                    6:6
#define GPIO_OUT_BIT_6_WOFFSET                  0x0
#define GPIO_OUT_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_6_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_6_HIGH                     _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_OUT_BIT_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_OUT_BIT_5_SHIFT)
#define GPIO_OUT_BIT_5_RANGE                    5:5
#define GPIO_OUT_BIT_5_WOFFSET                  0x0
#define GPIO_OUT_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_5_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_5_HIGH                     _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_OUT_BIT_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_OUT_BIT_4_SHIFT)
#define GPIO_OUT_BIT_4_RANGE                    4:4
#define GPIO_OUT_BIT_4_WOFFSET                  0x0
#define GPIO_OUT_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_4_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_4_HIGH                     _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_OUT_BIT_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_OUT_BIT_3_SHIFT)
#define GPIO_OUT_BIT_3_RANGE                    3:3
#define GPIO_OUT_BIT_3_WOFFSET                  0x0
#define GPIO_OUT_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_3_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_3_HIGH                     _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_OUT_BIT_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_OUT_BIT_2_SHIFT)
#define GPIO_OUT_BIT_2_RANGE                    2:2
#define GPIO_OUT_BIT_2_WOFFSET                  0x0
#define GPIO_OUT_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_2_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_2_HIGH                     _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_OUT_BIT_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_OUT_BIT_1_SHIFT)
#define GPIO_OUT_BIT_1_RANGE                    1:1
#define GPIO_OUT_BIT_1_WOFFSET                  0x0
#define GPIO_OUT_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_1_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_1_HIGH                     _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_OUT_BIT_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_OUT_BIT_0_SHIFT)
#define GPIO_OUT_BIT_0_RANGE                    0:0
#define GPIO_OUT_BIT_0_WOFFSET                  0x0
#define GPIO_OUT_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_0_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_0_HIGH                     _MK_ENUM_CONST(1)


// Register GPIO_OUT_1  
#define GPIO_OUT_1                      _MK_ADDR_CONST(0x24)
#define GPIO_OUT_1_SECURE                       0x0
#define GPIO_OUT_1_WORD_COUNT                   0x1
#define GPIO_OUT_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OUT_1_WRITE_MASK                   _MK_MASK_CONST(0xff)
// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_OUT_1_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_1_BIT_7_SHIFT)
#define GPIO_OUT_1_BIT_7_RANGE                  7:7
#define GPIO_OUT_1_BIT_7_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_7_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_OUT_1_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_1_BIT_6_SHIFT)
#define GPIO_OUT_1_BIT_6_RANGE                  6:6
#define GPIO_OUT_1_BIT_6_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_6_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_OUT_1_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_1_BIT_5_SHIFT)
#define GPIO_OUT_1_BIT_5_RANGE                  5:5
#define GPIO_OUT_1_BIT_5_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_5_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_OUT_1_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_1_BIT_4_SHIFT)
#define GPIO_OUT_1_BIT_4_RANGE                  4:4
#define GPIO_OUT_1_BIT_4_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_4_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_OUT_1_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_1_BIT_3_SHIFT)
#define GPIO_OUT_1_BIT_3_RANGE                  3:3
#define GPIO_OUT_1_BIT_3_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_3_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_OUT_1_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_1_BIT_2_SHIFT)
#define GPIO_OUT_1_BIT_2_RANGE                  2:2
#define GPIO_OUT_1_BIT_2_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_2_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_OUT_1_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_1_BIT_1_SHIFT)
#define GPIO_OUT_1_BIT_1_RANGE                  1:1
#define GPIO_OUT_1_BIT_1_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_1_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_OUT_1_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_1_BIT_0_SHIFT)
#define GPIO_OUT_1_BIT_0_RANGE                  0:0
#define GPIO_OUT_1_BIT_0_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_OUT_2  
#define GPIO_OUT_2                      _MK_ADDR_CONST(0x28)
#define GPIO_OUT_2_SECURE                       0x0
#define GPIO_OUT_2_WORD_COUNT                   0x1
#define GPIO_OUT_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OUT_2_WRITE_MASK                   _MK_MASK_CONST(0xff)
// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_OUT_2_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_2_BIT_7_SHIFT)
#define GPIO_OUT_2_BIT_7_RANGE                  7:7
#define GPIO_OUT_2_BIT_7_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_7_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_OUT_2_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_2_BIT_6_SHIFT)
#define GPIO_OUT_2_BIT_6_RANGE                  6:6
#define GPIO_OUT_2_BIT_6_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_6_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_OUT_2_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_2_BIT_5_SHIFT)
#define GPIO_OUT_2_BIT_5_RANGE                  5:5
#define GPIO_OUT_2_BIT_5_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_5_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_OUT_2_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_2_BIT_4_SHIFT)
#define GPIO_OUT_2_BIT_4_RANGE                  4:4
#define GPIO_OUT_2_BIT_4_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_4_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_OUT_2_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_2_BIT_3_SHIFT)
#define GPIO_OUT_2_BIT_3_RANGE                  3:3
#define GPIO_OUT_2_BIT_3_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_3_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_OUT_2_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_2_BIT_2_SHIFT)
#define GPIO_OUT_2_BIT_2_RANGE                  2:2
#define GPIO_OUT_2_BIT_2_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_2_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_OUT_2_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_2_BIT_1_SHIFT)
#define GPIO_OUT_2_BIT_1_RANGE                  1:1
#define GPIO_OUT_2_BIT_1_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_1_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_OUT_2_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_2_BIT_0_SHIFT)
#define GPIO_OUT_2_BIT_0_RANGE                  0:0
#define GPIO_OUT_2_BIT_0_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_OUT_3  
#define GPIO_OUT_3                      _MK_ADDR_CONST(0x2c)
#define GPIO_OUT_3_SECURE                       0x0
#define GPIO_OUT_3_WORD_COUNT                   0x1
#define GPIO_OUT_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OUT_3_WRITE_MASK                   _MK_MASK_CONST(0xff)
// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_OUT_3_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_3_BIT_7_SHIFT)
#define GPIO_OUT_3_BIT_7_RANGE                  7:7
#define GPIO_OUT_3_BIT_7_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_7_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_OUT_3_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_3_BIT_6_SHIFT)
#define GPIO_OUT_3_BIT_6_RANGE                  6:6
#define GPIO_OUT_3_BIT_6_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_6_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_OUT_3_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_3_BIT_5_SHIFT)
#define GPIO_OUT_3_BIT_5_RANGE                  5:5
#define GPIO_OUT_3_BIT_5_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_5_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_OUT_3_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_3_BIT_4_SHIFT)
#define GPIO_OUT_3_BIT_4_RANGE                  4:4
#define GPIO_OUT_3_BIT_4_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_4_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_OUT_3_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_3_BIT_3_SHIFT)
#define GPIO_OUT_3_BIT_3_RANGE                  3:3
#define GPIO_OUT_3_BIT_3_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_3_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_OUT_3_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_3_BIT_2_SHIFT)
#define GPIO_OUT_3_BIT_2_RANGE                  2:2
#define GPIO_OUT_3_BIT_2_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_2_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_OUT_3_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_3_BIT_1_SHIFT)
#define GPIO_OUT_3_BIT_1_RANGE                  1:1
#define GPIO_OUT_3_BIT_1_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_1_HIGH                   _MK_ENUM_CONST(1)

// GPIO_CNF.x=1 (in GPIO mode) AND GPIO_OE.x=1 (GPIO  output enabled) mxst be true for this to be a valid state
#define GPIO_OUT_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_OUT_3_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_OUT_3_BIT_0_SHIFT)
#define GPIO_OUT_3_BIT_0_RANGE                  0:0
#define GPIO_OUT_3_BIT_0_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_0_HIGH                   _MK_ENUM_CONST(1)

// GPIO Port A-D Input Value Registers (Read Only)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
// This is a read-only register used to read the value from the pin.

// Register GPIO_IN_0  
#define GPIO_IN_0                       _MK_ADDR_CONST(0x30)
#define GPIO_IN_0_SECURE                        0x0
#define GPIO_IN_0_WORD_COUNT                    0x1
#define GPIO_IN_0_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_IN_0_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_0_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_IN_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_IN_0_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_IN_0_WRITE_MASK                    _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_IN_0_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_IN_0_BIT_7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_0_BIT_7_SHIFT)
#define GPIO_IN_0_BIT_7_RANGE                   7:7
#define GPIO_IN_0_BIT_7_WOFFSET                 0x0
#define GPIO_IN_0_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_7_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_7_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_0_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_IN_0_BIT_6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_0_BIT_6_SHIFT)
#define GPIO_IN_0_BIT_6_RANGE                   6:6
#define GPIO_IN_0_BIT_6_WOFFSET                 0x0
#define GPIO_IN_0_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_6_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_6_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_0_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_IN_0_BIT_5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_0_BIT_5_SHIFT)
#define GPIO_IN_0_BIT_5_RANGE                   5:5
#define GPIO_IN_0_BIT_5_WOFFSET                 0x0
#define GPIO_IN_0_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_5_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_5_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_0_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_IN_0_BIT_4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_0_BIT_4_SHIFT)
#define GPIO_IN_0_BIT_4_RANGE                   4:4
#define GPIO_IN_0_BIT_4_WOFFSET                 0x0
#define GPIO_IN_0_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_4_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_4_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_0_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_IN_0_BIT_3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_0_BIT_3_SHIFT)
#define GPIO_IN_0_BIT_3_RANGE                   3:3
#define GPIO_IN_0_BIT_3_WOFFSET                 0x0
#define GPIO_IN_0_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_3_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_3_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_0_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_IN_0_BIT_2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_0_BIT_2_SHIFT)
#define GPIO_IN_0_BIT_2_RANGE                   2:2
#define GPIO_IN_0_BIT_2_WOFFSET                 0x0
#define GPIO_IN_0_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_2_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_2_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_0_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_IN_0_BIT_1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_0_BIT_1_SHIFT)
#define GPIO_IN_0_BIT_1_RANGE                   1:1
#define GPIO_IN_0_BIT_1_WOFFSET                 0x0
#define GPIO_IN_0_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_1_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_1_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_0_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_IN_0_BIT_0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_0_BIT_0_SHIFT)
#define GPIO_IN_0_BIT_0_RANGE                   0:0
#define GPIO_IN_0_BIT_0_WOFFSET                 0x0
#define GPIO_IN_0_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_0_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_0_HIGH                    _MK_ENUM_CONST(1)


// Register GPIO_IN  
#define GPIO_IN                 _MK_ADDR_CONST(0x30)
#define GPIO_IN_SECURE                  0x0
#define GPIO_IN_WORD_COUNT                      0x1
#define GPIO_IN_RESET_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_IN_RESET_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_IN_SW_DEFAULT_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_IN_SW_DEFAULT_MASK                         _MK_MASK_CONST(0x0)
#define GPIO_IN_READ_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_IN_WRITE_MASK                      _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_IN_BIT_7_SHIFT                     _MK_SHIFT_CONST(7)
#define GPIO_IN_BIT_7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_IN_BIT_7_SHIFT)
#define GPIO_IN_BIT_7_RANGE                     7:7
#define GPIO_IN_BIT_7_WOFFSET                   0x0
#define GPIO_IN_BIT_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_7_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_7_HIGH                      _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_BIT_6_SHIFT                     _MK_SHIFT_CONST(6)
#define GPIO_IN_BIT_6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_IN_BIT_6_SHIFT)
#define GPIO_IN_BIT_6_RANGE                     6:6
#define GPIO_IN_BIT_6_WOFFSET                   0x0
#define GPIO_IN_BIT_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_6_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_6_HIGH                      _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_BIT_5_SHIFT                     _MK_SHIFT_CONST(5)
#define GPIO_IN_BIT_5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_IN_BIT_5_SHIFT)
#define GPIO_IN_BIT_5_RANGE                     5:5
#define GPIO_IN_BIT_5_WOFFSET                   0x0
#define GPIO_IN_BIT_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_5_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_5_HIGH                      _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_BIT_4_SHIFT                     _MK_SHIFT_CONST(4)
#define GPIO_IN_BIT_4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_IN_BIT_4_SHIFT)
#define GPIO_IN_BIT_4_RANGE                     4:4
#define GPIO_IN_BIT_4_WOFFSET                   0x0
#define GPIO_IN_BIT_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_4_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_4_HIGH                      _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_BIT_3_SHIFT                     _MK_SHIFT_CONST(3)
#define GPIO_IN_BIT_3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_IN_BIT_3_SHIFT)
#define GPIO_IN_BIT_3_RANGE                     3:3
#define GPIO_IN_BIT_3_WOFFSET                   0x0
#define GPIO_IN_BIT_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_3_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_3_HIGH                      _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_BIT_2_SHIFT                     _MK_SHIFT_CONST(2)
#define GPIO_IN_BIT_2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_IN_BIT_2_SHIFT)
#define GPIO_IN_BIT_2_RANGE                     2:2
#define GPIO_IN_BIT_2_WOFFSET                   0x0
#define GPIO_IN_BIT_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_2_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_2_HIGH                      _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_BIT_1_SHIFT                     _MK_SHIFT_CONST(1)
#define GPIO_IN_BIT_1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_IN_BIT_1_SHIFT)
#define GPIO_IN_BIT_1_RANGE                     1:1
#define GPIO_IN_BIT_1_WOFFSET                   0x0
#define GPIO_IN_BIT_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_1_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_1_HIGH                      _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_BIT_0_SHIFT                     _MK_SHIFT_CONST(0)
#define GPIO_IN_BIT_0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_IN_BIT_0_SHIFT)
#define GPIO_IN_BIT_0_RANGE                     0:0
#define GPIO_IN_BIT_0_WOFFSET                   0x0
#define GPIO_IN_BIT_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_0_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_0_HIGH                      _MK_ENUM_CONST(1)


// Register GPIO_IN_1  
#define GPIO_IN_1                       _MK_ADDR_CONST(0x34)
#define GPIO_IN_1_SECURE                        0x0
#define GPIO_IN_1_WORD_COUNT                    0x1
#define GPIO_IN_1_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_IN_1_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_1_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_IN_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_IN_1_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_IN_1_WRITE_MASK                    _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_IN_1_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_IN_1_BIT_7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_1_BIT_7_SHIFT)
#define GPIO_IN_1_BIT_7_RANGE                   7:7
#define GPIO_IN_1_BIT_7_WOFFSET                 0x0
#define GPIO_IN_1_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_7_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_7_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_1_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_IN_1_BIT_6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_1_BIT_6_SHIFT)
#define GPIO_IN_1_BIT_6_RANGE                   6:6
#define GPIO_IN_1_BIT_6_WOFFSET                 0x0
#define GPIO_IN_1_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_6_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_6_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_1_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_IN_1_BIT_5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_1_BIT_5_SHIFT)
#define GPIO_IN_1_BIT_5_RANGE                   5:5
#define GPIO_IN_1_BIT_5_WOFFSET                 0x0
#define GPIO_IN_1_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_5_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_5_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_1_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_IN_1_BIT_4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_1_BIT_4_SHIFT)
#define GPIO_IN_1_BIT_4_RANGE                   4:4
#define GPIO_IN_1_BIT_4_WOFFSET                 0x0
#define GPIO_IN_1_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_4_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_4_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_1_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_IN_1_BIT_3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_1_BIT_3_SHIFT)
#define GPIO_IN_1_BIT_3_RANGE                   3:3
#define GPIO_IN_1_BIT_3_WOFFSET                 0x0
#define GPIO_IN_1_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_3_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_3_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_1_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_IN_1_BIT_2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_1_BIT_2_SHIFT)
#define GPIO_IN_1_BIT_2_RANGE                   2:2
#define GPIO_IN_1_BIT_2_WOFFSET                 0x0
#define GPIO_IN_1_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_2_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_2_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_1_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_IN_1_BIT_1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_1_BIT_1_SHIFT)
#define GPIO_IN_1_BIT_1_RANGE                   1:1
#define GPIO_IN_1_BIT_1_WOFFSET                 0x0
#define GPIO_IN_1_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_1_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_1_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_1_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_IN_1_BIT_0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_1_BIT_0_SHIFT)
#define GPIO_IN_1_BIT_0_RANGE                   0:0
#define GPIO_IN_1_BIT_0_WOFFSET                 0x0
#define GPIO_IN_1_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_0_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_0_HIGH                    _MK_ENUM_CONST(1)


// Register GPIO_IN_2  
#define GPIO_IN_2                       _MK_ADDR_CONST(0x38)
#define GPIO_IN_2_SECURE                        0x0
#define GPIO_IN_2_WORD_COUNT                    0x1
#define GPIO_IN_2_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_IN_2_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_2_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_IN_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_IN_2_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_IN_2_WRITE_MASK                    _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_IN_2_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_IN_2_BIT_7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_2_BIT_7_SHIFT)
#define GPIO_IN_2_BIT_7_RANGE                   7:7
#define GPIO_IN_2_BIT_7_WOFFSET                 0x0
#define GPIO_IN_2_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_7_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_7_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_2_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_IN_2_BIT_6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_2_BIT_6_SHIFT)
#define GPIO_IN_2_BIT_6_RANGE                   6:6
#define GPIO_IN_2_BIT_6_WOFFSET                 0x0
#define GPIO_IN_2_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_6_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_6_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_2_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_IN_2_BIT_5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_2_BIT_5_SHIFT)
#define GPIO_IN_2_BIT_5_RANGE                   5:5
#define GPIO_IN_2_BIT_5_WOFFSET                 0x0
#define GPIO_IN_2_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_5_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_5_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_2_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_IN_2_BIT_4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_2_BIT_4_SHIFT)
#define GPIO_IN_2_BIT_4_RANGE                   4:4
#define GPIO_IN_2_BIT_4_WOFFSET                 0x0
#define GPIO_IN_2_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_4_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_4_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_2_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_IN_2_BIT_3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_2_BIT_3_SHIFT)
#define GPIO_IN_2_BIT_3_RANGE                   3:3
#define GPIO_IN_2_BIT_3_WOFFSET                 0x0
#define GPIO_IN_2_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_3_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_3_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_2_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_IN_2_BIT_2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_2_BIT_2_SHIFT)
#define GPIO_IN_2_BIT_2_RANGE                   2:2
#define GPIO_IN_2_BIT_2_WOFFSET                 0x0
#define GPIO_IN_2_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_2_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_2_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_2_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_IN_2_BIT_1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_2_BIT_1_SHIFT)
#define GPIO_IN_2_BIT_1_RANGE                   1:1
#define GPIO_IN_2_BIT_1_WOFFSET                 0x0
#define GPIO_IN_2_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_1_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_1_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_2_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_IN_2_BIT_0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_2_BIT_0_SHIFT)
#define GPIO_IN_2_BIT_0_RANGE                   0:0
#define GPIO_IN_2_BIT_0_WOFFSET                 0x0
#define GPIO_IN_2_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_0_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_0_HIGH                    _MK_ENUM_CONST(1)


// Register GPIO_IN_3  
#define GPIO_IN_3                       _MK_ADDR_CONST(0x3c)
#define GPIO_IN_3_SECURE                        0x0
#define GPIO_IN_3_WORD_COUNT                    0x1
#define GPIO_IN_3_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_IN_3_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_3_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_IN_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_IN_3_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_IN_3_WRITE_MASK                    _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_IN_3_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_IN_3_BIT_7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_3_BIT_7_SHIFT)
#define GPIO_IN_3_BIT_7_RANGE                   7:7
#define GPIO_IN_3_BIT_7_WOFFSET                 0x0
#define GPIO_IN_3_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_7_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_7_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_3_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_IN_3_BIT_6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_3_BIT_6_SHIFT)
#define GPIO_IN_3_BIT_6_RANGE                   6:6
#define GPIO_IN_3_BIT_6_WOFFSET                 0x0
#define GPIO_IN_3_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_6_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_6_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_3_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_IN_3_BIT_5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_3_BIT_5_SHIFT)
#define GPIO_IN_3_BIT_5_RANGE                   5:5
#define GPIO_IN_3_BIT_5_WOFFSET                 0x0
#define GPIO_IN_3_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_5_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_5_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_3_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_IN_3_BIT_4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_3_BIT_4_SHIFT)
#define GPIO_IN_3_BIT_4_RANGE                   4:4
#define GPIO_IN_3_BIT_4_WOFFSET                 0x0
#define GPIO_IN_3_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_4_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_4_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_3_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_IN_3_BIT_3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_3_BIT_3_SHIFT)
#define GPIO_IN_3_BIT_3_RANGE                   3:3
#define GPIO_IN_3_BIT_3_WOFFSET                 0x0
#define GPIO_IN_3_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_3_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_3_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_3_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_IN_3_BIT_2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_3_BIT_2_SHIFT)
#define GPIO_IN_3_BIT_2_RANGE                   2:2
#define GPIO_IN_3_BIT_2_WOFFSET                 0x0
#define GPIO_IN_3_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_2_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_2_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid
#define GPIO_IN_3_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_IN_3_BIT_1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_3_BIT_1_SHIFT)
#define GPIO_IN_3_BIT_1_RANGE                   1:1
#define GPIO_IN_3_BIT_1_WOFFSET                 0x0
#define GPIO_IN_3_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_1_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_1_HIGH                    _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid 
#define GPIO_IN_3_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_IN_3_BIT_0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_IN_3_BIT_0_SHIFT)
#define GPIO_IN_3_BIT_0_RANGE                   0:0
#define GPIO_IN_3_BIT_0_WOFFSET                 0x0
#define GPIO_IN_3_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_0_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_0_HIGH                    _MK_ENUM_CONST(1)

/////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
//
// All GPIO inputs can be programmed to generate an interrupt request. 
// This configuration is also independent of that of the other pins. 
// In addition, the individual trigger-level for interrupt on each input pin can be programmed as either 
// active-on-high or active-on-low. For example, to program an active-on-high interrupt on the bit-3 of 
// GPIO-PORT_C, write '1' into the bit-3 of GPIO_INT.LVL.C register (this sets the interrupt to be active-on-high),
// and then write '1' into the bit-3 of GPIO_INT.ENB.C (this enables interrupt on the named bit).
// The interrupt flag status can be read in the appropriate bit of the GPIO_INT.STA.C register.
// Once the programmed interrupt occurs, status should be cleared by writing into the appropriate bit of the GPIO_INT.CLR.C
// register. It has to be noted that the interrupt thus generated will be routed to the processor only
// if the corresponding bit for GPIO interrupts in the Secondary interrupt controller is enabled
//
//////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// GPIO Port A-D Interrupt Status Registers
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
// Every GPIO pin generates and Interrupt when switching from Low-High ot High-Low.
// Interrupt status for each port is saved in an Interrupt status registers

// Register GPIO_INT_STA_0  
#define GPIO_INT_STA_0                  _MK_ADDR_CONST(0x40)
#define GPIO_INT_STA_0_SECURE                   0x0
#define GPIO_INT_STA_0_WORD_COUNT                       0x1
#define GPIO_INT_STA_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_0_WRITE_MASK                       _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_0_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_0_BIT_7_SHIFT)
#define GPIO_INT_STA_0_BIT_7_RANGE                      7:7
#define GPIO_INT_STA_0_BIT_7_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_7_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_7_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_0_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_0_BIT_6_SHIFT)
#define GPIO_INT_STA_0_BIT_6_RANGE                      6:6
#define GPIO_INT_STA_0_BIT_6_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_6_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_6_ACTIVE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_0_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_0_BIT_5_SHIFT)
#define GPIO_INT_STA_0_BIT_5_RANGE                      5:5
#define GPIO_INT_STA_0_BIT_5_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_5_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_5_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_0_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_0_BIT_4_SHIFT)
#define GPIO_INT_STA_0_BIT_4_RANGE                      4:4
#define GPIO_INT_STA_0_BIT_4_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_4_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_4_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_0_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_0_BIT_3_SHIFT)
#define GPIO_INT_STA_0_BIT_3_RANGE                      3:3
#define GPIO_INT_STA_0_BIT_3_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_3_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_3_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_0_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_0_BIT_2_SHIFT)
#define GPIO_INT_STA_0_BIT_2_RANGE                      2:2
#define GPIO_INT_STA_0_BIT_2_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_2_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_2_ACTIVE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_0_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_0_BIT_1_SHIFT)
#define GPIO_INT_STA_0_BIT_1_RANGE                      1:1
#define GPIO_INT_STA_0_BIT_1_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_1_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_1_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_0_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_0_BIT_0_SHIFT)
#define GPIO_INT_STA_0_BIT_0_RANGE                      0:0
#define GPIO_INT_STA_0_BIT_0_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_0_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_0_ACTIVE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_STA  
#define GPIO_INT_STA                    _MK_ADDR_CONST(0x40)
#define GPIO_INT_STA_SECURE                     0x0
#define GPIO_INT_STA_WORD_COUNT                         0x1
#define GPIO_INT_STA_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_RESET_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_WRITE_MASK                         _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_BIT_7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_STA_BIT_7_SHIFT)
#define GPIO_INT_STA_BIT_7_RANGE                        7:7
#define GPIO_INT_STA_BIT_7_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_7_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_7_ACTIVE                       _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_BIT_6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_STA_BIT_6_SHIFT)
#define GPIO_INT_STA_BIT_6_RANGE                        6:6
#define GPIO_INT_STA_BIT_6_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_6_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_6_ACTIVE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_BIT_5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_STA_BIT_5_SHIFT)
#define GPIO_INT_STA_BIT_5_RANGE                        5:5
#define GPIO_INT_STA_BIT_5_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_5_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_5_ACTIVE                       _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_BIT_4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_STA_BIT_4_SHIFT)
#define GPIO_INT_STA_BIT_4_RANGE                        4:4
#define GPIO_INT_STA_BIT_4_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_4_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_4_ACTIVE                       _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_BIT_3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_STA_BIT_3_SHIFT)
#define GPIO_INT_STA_BIT_3_RANGE                        3:3
#define GPIO_INT_STA_BIT_3_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_3_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_3_ACTIVE                       _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_BIT_2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_STA_BIT_2_SHIFT)
#define GPIO_INT_STA_BIT_2_RANGE                        2:2
#define GPIO_INT_STA_BIT_2_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_2_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_2_ACTIVE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_BIT_1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_STA_BIT_1_SHIFT)
#define GPIO_INT_STA_BIT_1_RANGE                        1:1
#define GPIO_INT_STA_BIT_1_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_1_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_1_ACTIVE                       _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_BIT_0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_STA_BIT_0_SHIFT)
#define GPIO_INT_STA_BIT_0_RANGE                        0:0
#define GPIO_INT_STA_BIT_0_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_0_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_0_ACTIVE                       _MK_ENUM_CONST(1)


// Register GPIO_INT_STA_1  
#define GPIO_INT_STA_1                  _MK_ADDR_CONST(0x44)
#define GPIO_INT_STA_1_SECURE                   0x0
#define GPIO_INT_STA_1_WORD_COUNT                       0x1
#define GPIO_INT_STA_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_1_WRITE_MASK                       _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_1_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_1_BIT_7_SHIFT)
#define GPIO_INT_STA_1_BIT_7_RANGE                      7:7
#define GPIO_INT_STA_1_BIT_7_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_7_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_7_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_1_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_1_BIT_6_SHIFT)
#define GPIO_INT_STA_1_BIT_6_RANGE                      6:6
#define GPIO_INT_STA_1_BIT_6_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_6_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_6_ACTIVE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_1_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_1_BIT_5_SHIFT)
#define GPIO_INT_STA_1_BIT_5_RANGE                      5:5
#define GPIO_INT_STA_1_BIT_5_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_5_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_5_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_1_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_1_BIT_4_SHIFT)
#define GPIO_INT_STA_1_BIT_4_RANGE                      4:4
#define GPIO_INT_STA_1_BIT_4_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_4_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_4_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_1_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_1_BIT_3_SHIFT)
#define GPIO_INT_STA_1_BIT_3_RANGE                      3:3
#define GPIO_INT_STA_1_BIT_3_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_3_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_3_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_1_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_1_BIT_2_SHIFT)
#define GPIO_INT_STA_1_BIT_2_RANGE                      2:2
#define GPIO_INT_STA_1_BIT_2_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_2_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_2_ACTIVE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_1_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_1_BIT_1_SHIFT)
#define GPIO_INT_STA_1_BIT_1_RANGE                      1:1
#define GPIO_INT_STA_1_BIT_1_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_1_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_1_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_1_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_1_BIT_0_SHIFT)
#define GPIO_INT_STA_1_BIT_0_RANGE                      0:0
#define GPIO_INT_STA_1_BIT_0_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_0_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_0_ACTIVE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_STA_2  
#define GPIO_INT_STA_2                  _MK_ADDR_CONST(0x48)
#define GPIO_INT_STA_2_SECURE                   0x0
#define GPIO_INT_STA_2_WORD_COUNT                       0x1
#define GPIO_INT_STA_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_2_WRITE_MASK                       _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_2_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_2_BIT_7_SHIFT)
#define GPIO_INT_STA_2_BIT_7_RANGE                      7:7
#define GPIO_INT_STA_2_BIT_7_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_7_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_7_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_2_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_2_BIT_6_SHIFT)
#define GPIO_INT_STA_2_BIT_6_RANGE                      6:6
#define GPIO_INT_STA_2_BIT_6_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_6_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_6_ACTIVE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_2_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_2_BIT_5_SHIFT)
#define GPIO_INT_STA_2_BIT_5_RANGE                      5:5
#define GPIO_INT_STA_2_BIT_5_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_5_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_5_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_2_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_2_BIT_4_SHIFT)
#define GPIO_INT_STA_2_BIT_4_RANGE                      4:4
#define GPIO_INT_STA_2_BIT_4_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_4_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_4_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_2_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_2_BIT_3_SHIFT)
#define GPIO_INT_STA_2_BIT_3_RANGE                      3:3
#define GPIO_INT_STA_2_BIT_3_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_3_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_3_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_2_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_2_BIT_2_SHIFT)
#define GPIO_INT_STA_2_BIT_2_RANGE                      2:2
#define GPIO_INT_STA_2_BIT_2_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_2_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_2_ACTIVE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_2_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_2_BIT_1_SHIFT)
#define GPIO_INT_STA_2_BIT_1_RANGE                      1:1
#define GPIO_INT_STA_2_BIT_1_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_1_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_1_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_2_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_2_BIT_0_SHIFT)
#define GPIO_INT_STA_2_BIT_0_RANGE                      0:0
#define GPIO_INT_STA_2_BIT_0_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_0_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_0_ACTIVE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_STA_3  
#define GPIO_INT_STA_3                  _MK_ADDR_CONST(0x4c)
#define GPIO_INT_STA_3_SECURE                   0x0
#define GPIO_INT_STA_3_WORD_COUNT                       0x1
#define GPIO_INT_STA_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_3_WRITE_MASK                       _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_3_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_3_BIT_7_SHIFT)
#define GPIO_INT_STA_3_BIT_7_RANGE                      7:7
#define GPIO_INT_STA_3_BIT_7_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_7_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_7_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_3_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_3_BIT_6_SHIFT)
#define GPIO_INT_STA_3_BIT_6_RANGE                      6:6
#define GPIO_INT_STA_3_BIT_6_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_6_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_6_ACTIVE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_3_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_3_BIT_5_SHIFT)
#define GPIO_INT_STA_3_BIT_5_RANGE                      5:5
#define GPIO_INT_STA_3_BIT_5_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_5_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_5_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_3_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_3_BIT_4_SHIFT)
#define GPIO_INT_STA_3_BIT_4_RANGE                      4:4
#define GPIO_INT_STA_3_BIT_4_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_4_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_4_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_3_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_3_BIT_3_SHIFT)
#define GPIO_INT_STA_3_BIT_3_RANGE                      3:3
#define GPIO_INT_STA_3_BIT_3_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_3_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_3_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_3_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_3_BIT_2_SHIFT)
#define GPIO_INT_STA_3_BIT_2_RANGE                      2:2
#define GPIO_INT_STA_3_BIT_2_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_2_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_2_ACTIVE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid. 
#define GPIO_INT_STA_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_3_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_3_BIT_1_SHIFT)
#define GPIO_INT_STA_3_BIT_1_RANGE                      1:1
#define GPIO_INT_STA_3_BIT_1_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_1_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_1_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_STA_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_3_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_STA_3_BIT_0_SHIFT)
#define GPIO_INT_STA_3_BIT_0_RANGE                      0:0
#define GPIO_INT_STA_3_BIT_0_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_0_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_0_ACTIVE                     _MK_ENUM_CONST(1)

// GPIO Port A-D Interrupt Enable Registers
// Every bit of GPIO pin needs has an enable which when enabled routes the Interrupt to 
// Interrupt controller. 

// Register GPIO_INT_ENB_0  
#define GPIO_INT_ENB_0                  _MK_ADDR_CONST(0x50)
#define GPIO_INT_ENB_0_SECURE                   0x0
#define GPIO_INT_ENB_0_WORD_COUNT                       0x1
#define GPIO_INT_ENB_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_0_WRITE_MASK                       _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_0_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_0_BIT_7_SHIFT)
#define GPIO_INT_ENB_0_BIT_7_RANGE                      7:7
#define GPIO_INT_ENB_0_BIT_7_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_7_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_7_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_0_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_0_BIT_6_SHIFT)
#define GPIO_INT_ENB_0_BIT_6_RANGE                      6:6
#define GPIO_INT_ENB_0_BIT_6_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_6_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_6_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_0_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_0_BIT_5_SHIFT)
#define GPIO_INT_ENB_0_BIT_5_RANGE                      5:5
#define GPIO_INT_ENB_0_BIT_5_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_5_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_5_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_0_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_0_BIT_4_SHIFT)
#define GPIO_INT_ENB_0_BIT_4_RANGE                      4:4
#define GPIO_INT_ENB_0_BIT_4_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_4_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_4_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_0_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_0_BIT_3_SHIFT)
#define GPIO_INT_ENB_0_BIT_3_RANGE                      3:3
#define GPIO_INT_ENB_0_BIT_3_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_3_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_3_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_0_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_0_BIT_2_SHIFT)
#define GPIO_INT_ENB_0_BIT_2_RANGE                      2:2
#define GPIO_INT_ENB_0_BIT_2_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_2_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_2_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_0_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_0_BIT_1_SHIFT)
#define GPIO_INT_ENB_0_BIT_1_RANGE                      1:1
#define GPIO_INT_ENB_0_BIT_1_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_1_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_1_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_0_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_0_BIT_0_SHIFT)
#define GPIO_INT_ENB_0_BIT_0_RANGE                      0:0
#define GPIO_INT_ENB_0_BIT_0_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_0_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_0_ENABLE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB  
#define GPIO_INT_ENB                    _MK_ADDR_CONST(0x50)
#define GPIO_INT_ENB_SECURE                     0x0
#define GPIO_INT_ENB_WORD_COUNT                         0x1
#define GPIO_INT_ENB_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_RESET_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_WRITE_MASK                         _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_BIT_7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_BIT_7_SHIFT)
#define GPIO_INT_ENB_BIT_7_RANGE                        7:7
#define GPIO_INT_ENB_BIT_7_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_7_ENABLE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_BIT_6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_BIT_6_SHIFT)
#define GPIO_INT_ENB_BIT_6_RANGE                        6:6
#define GPIO_INT_ENB_BIT_6_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_6_ENABLE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_BIT_5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_BIT_5_SHIFT)
#define GPIO_INT_ENB_BIT_5_RANGE                        5:5
#define GPIO_INT_ENB_BIT_5_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_5_ENABLE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_BIT_4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_BIT_4_SHIFT)
#define GPIO_INT_ENB_BIT_4_RANGE                        4:4
#define GPIO_INT_ENB_BIT_4_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_4_ENABLE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_BIT_3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_BIT_3_SHIFT)
#define GPIO_INT_ENB_BIT_3_RANGE                        3:3
#define GPIO_INT_ENB_BIT_3_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_3_ENABLE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_BIT_2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_BIT_2_SHIFT)
#define GPIO_INT_ENB_BIT_2_RANGE                        2:2
#define GPIO_INT_ENB_BIT_2_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_2_ENABLE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_BIT_1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_BIT_1_SHIFT)
#define GPIO_INT_ENB_BIT_1_RANGE                        1:1
#define GPIO_INT_ENB_BIT_1_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_1_ENABLE                       _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_BIT_0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_BIT_0_SHIFT)
#define GPIO_INT_ENB_BIT_0_RANGE                        0:0
#define GPIO_INT_ENB_BIT_0_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_0_ENABLE                       _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB_1  
#define GPIO_INT_ENB_1                  _MK_ADDR_CONST(0x54)
#define GPIO_INT_ENB_1_SECURE                   0x0
#define GPIO_INT_ENB_1_WORD_COUNT                       0x1
#define GPIO_INT_ENB_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_1_WRITE_MASK                       _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_1_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_1_BIT_7_SHIFT)
#define GPIO_INT_ENB_1_BIT_7_RANGE                      7:7
#define GPIO_INT_ENB_1_BIT_7_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_7_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_7_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_1_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_1_BIT_6_SHIFT)
#define GPIO_INT_ENB_1_BIT_6_RANGE                      6:6
#define GPIO_INT_ENB_1_BIT_6_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_6_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_6_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_1_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_1_BIT_5_SHIFT)
#define GPIO_INT_ENB_1_BIT_5_RANGE                      5:5
#define GPIO_INT_ENB_1_BIT_5_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_5_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_5_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_1_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_1_BIT_4_SHIFT)
#define GPIO_INT_ENB_1_BIT_4_RANGE                      4:4
#define GPIO_INT_ENB_1_BIT_4_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_4_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_4_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_1_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_1_BIT_3_SHIFT)
#define GPIO_INT_ENB_1_BIT_3_RANGE                      3:3
#define GPIO_INT_ENB_1_BIT_3_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_3_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_3_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_1_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_1_BIT_2_SHIFT)
#define GPIO_INT_ENB_1_BIT_2_RANGE                      2:2
#define GPIO_INT_ENB_1_BIT_2_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_2_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_2_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_1_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_1_BIT_1_SHIFT)
#define GPIO_INT_ENB_1_BIT_1_RANGE                      1:1
#define GPIO_INT_ENB_1_BIT_1_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_1_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_1_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_1_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_1_BIT_0_SHIFT)
#define GPIO_INT_ENB_1_BIT_0_RANGE                      0:0
#define GPIO_INT_ENB_1_BIT_0_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_0_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_0_ENABLE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB_2  
#define GPIO_INT_ENB_2                  _MK_ADDR_CONST(0x58)
#define GPIO_INT_ENB_2_SECURE                   0x0
#define GPIO_INT_ENB_2_WORD_COUNT                       0x1
#define GPIO_INT_ENB_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_2_WRITE_MASK                       _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_2_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_2_BIT_7_SHIFT)
#define GPIO_INT_ENB_2_BIT_7_RANGE                      7:7
#define GPIO_INT_ENB_2_BIT_7_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_7_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_7_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_2_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_2_BIT_6_SHIFT)
#define GPIO_INT_ENB_2_BIT_6_RANGE                      6:6
#define GPIO_INT_ENB_2_BIT_6_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_6_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_6_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_2_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_2_BIT_5_SHIFT)
#define GPIO_INT_ENB_2_BIT_5_RANGE                      5:5
#define GPIO_INT_ENB_2_BIT_5_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_5_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_5_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_2_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_2_BIT_4_SHIFT)
#define GPIO_INT_ENB_2_BIT_4_RANGE                      4:4
#define GPIO_INT_ENB_2_BIT_4_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_4_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_4_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_2_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_2_BIT_3_SHIFT)
#define GPIO_INT_ENB_2_BIT_3_RANGE                      3:3
#define GPIO_INT_ENB_2_BIT_3_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_3_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_3_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_2_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_2_BIT_2_SHIFT)
#define GPIO_INT_ENB_2_BIT_2_RANGE                      2:2
#define GPIO_INT_ENB_2_BIT_2_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_2_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_2_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_2_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_2_BIT_1_SHIFT)
#define GPIO_INT_ENB_2_BIT_1_RANGE                      1:1
#define GPIO_INT_ENB_2_BIT_1_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_1_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_1_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_2_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_2_BIT_0_SHIFT)
#define GPIO_INT_ENB_2_BIT_0_RANGE                      0:0
#define GPIO_INT_ENB_2_BIT_0_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_0_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_0_ENABLE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB_3  
#define GPIO_INT_ENB_3                  _MK_ADDR_CONST(0x5c)
#define GPIO_INT_ENB_3_SECURE                   0x0
#define GPIO_INT_ENB_3_WORD_COUNT                       0x1
#define GPIO_INT_ENB_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_3_WRITE_MASK                       _MK_MASK_CONST(0xff)
//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_3_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_3_BIT_7_SHIFT)
#define GPIO_INT_ENB_3_BIT_7_RANGE                      7:7
#define GPIO_INT_ENB_3_BIT_7_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_7_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_7_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_3_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_3_BIT_6_SHIFT)
#define GPIO_INT_ENB_3_BIT_6_RANGE                      6:6
#define GPIO_INT_ENB_3_BIT_6_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_6_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_6_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_3_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_3_BIT_5_SHIFT)
#define GPIO_INT_ENB_3_BIT_5_RANGE                      5:5
#define GPIO_INT_ENB_3_BIT_5_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_5_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_5_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_3_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_3_BIT_4_SHIFT)
#define GPIO_INT_ENB_3_BIT_4_RANGE                      4:4
#define GPIO_INT_ENB_3_BIT_4_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_4_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_4_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_3_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_3_BIT_3_SHIFT)
#define GPIO_INT_ENB_3_BIT_3_RANGE                      3:3
#define GPIO_INT_ENB_3_BIT_3_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_3_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_3_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_3_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_3_BIT_2_SHIFT)
#define GPIO_INT_ENB_3_BIT_2_RANGE                      2:2
#define GPIO_INT_ENB_3_BIT_2_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_2_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_2_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_3_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_3_BIT_1_SHIFT)
#define GPIO_INT_ENB_3_BIT_1_RANGE                      1:1
#define GPIO_INT_ENB_3_BIT_1_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_1_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_1_ENABLE                     _MK_ENUM_CONST(1)

//GPIO mode (GPIO_CNF.x=1) must be true for this condition to be valid. 
#define GPIO_INT_ENB_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_3_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_ENB_3_BIT_0_SHIFT)
#define GPIO_INT_ENB_3_BIT_0_RANGE                      0:0
#define GPIO_INT_ENB_3_BIT_0_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_0_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_0_ENABLE                     _MK_ENUM_CONST(1)

// GPIO Port A-D Interrupt Activation Level Registers
// GPIO can detect interrupt for any edge /Trigger/Level signals.
// Following register bits [7:0] are set when Level signal toggles. 
// Bits [15:8] toggles whenever an Edge changes High-Low.
// Bits [15:8] toggles whenever an Any Edge changes. High-Low or Low-High

// Register GPIO_INT_LVL_0  
#define GPIO_INT_LVL_0                  _MK_ADDR_CONST(0x60)
#define GPIO_INT_LVL_0_SECURE                   0x0
#define GPIO_INT_LVL_0_WORD_COUNT                       0x1
#define GPIO_INT_LVL_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_RESET_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_READ_MASK                        _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_0_WRITE_MASK                       _MK_MASK_CONST(0xffffff)
// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_0_DELTA_7_SHIFT                    _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_0_DELTA_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_DELTA_7_SHIFT)
#define GPIO_INT_LVL_0_DELTA_7_RANGE                    23:23
#define GPIO_INT_LVL_0_DELTA_7_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_0_DELTA_6_SHIFT                    _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_0_DELTA_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_DELTA_6_SHIFT)
#define GPIO_INT_LVL_0_DELTA_6_RANGE                    22:22
#define GPIO_INT_LVL_0_DELTA_6_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_0_DELTA_5_SHIFT                    _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_0_DELTA_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_DELTA_5_SHIFT)
#define GPIO_INT_LVL_0_DELTA_5_RANGE                    21:21
#define GPIO_INT_LVL_0_DELTA_5_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_0_DELTA_4_SHIFT                    _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_0_DELTA_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_DELTA_4_SHIFT)
#define GPIO_INT_LVL_0_DELTA_4_RANGE                    20:20
#define GPIO_INT_LVL_0_DELTA_4_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_0_DELTA_3_SHIFT                    _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_0_DELTA_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_DELTA_3_SHIFT)
#define GPIO_INT_LVL_0_DELTA_3_RANGE                    19:19
#define GPIO_INT_LVL_0_DELTA_3_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_0_DELTA_2_SHIFT                    _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_0_DELTA_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_DELTA_2_SHIFT)
#define GPIO_INT_LVL_0_DELTA_2_RANGE                    18:18
#define GPIO_INT_LVL_0_DELTA_2_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_0_DELTA_1_SHIFT                    _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_0_DELTA_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_DELTA_1_SHIFT)
#define GPIO_INT_LVL_0_DELTA_1_RANGE                    17:17
#define GPIO_INT_LVL_0_DELTA_1_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_0_DELTA_0_SHIFT                    _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_0_DELTA_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_DELTA_0_SHIFT)
#define GPIO_INT_LVL_0_DELTA_0_RANGE                    16:16
#define GPIO_INT_LVL_0_DELTA_0_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_0_EDGE_7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_0_EDGE_7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_EDGE_7_SHIFT)
#define GPIO_INT_LVL_0_EDGE_7_RANGE                     15:15
#define GPIO_INT_LVL_0_EDGE_7_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_0_EDGE_6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_0_EDGE_6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_EDGE_6_SHIFT)
#define GPIO_INT_LVL_0_EDGE_6_RANGE                     14:14
#define GPIO_INT_LVL_0_EDGE_6_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_0_EDGE_5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_0_EDGE_5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_EDGE_5_SHIFT)
#define GPIO_INT_LVL_0_EDGE_5_RANGE                     13:13
#define GPIO_INT_LVL_0_EDGE_5_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_0_EDGE_4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_0_EDGE_4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_EDGE_4_SHIFT)
#define GPIO_INT_LVL_0_EDGE_4_RANGE                     12:12
#define GPIO_INT_LVL_0_EDGE_4_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_0_EDGE_3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_0_EDGE_3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_EDGE_3_SHIFT)
#define GPIO_INT_LVL_0_EDGE_3_RANGE                     11:11
#define GPIO_INT_LVL_0_EDGE_3_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_0_EDGE_2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_0_EDGE_2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_EDGE_2_SHIFT)
#define GPIO_INT_LVL_0_EDGE_2_RANGE                     10:10
#define GPIO_INT_LVL_0_EDGE_2_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_0_EDGE_1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_0_EDGE_1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_EDGE_1_SHIFT)
#define GPIO_INT_LVL_0_EDGE_1_RANGE                     9:9
#define GPIO_INT_LVL_0_EDGE_1_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_0_EDGE_0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_0_EDGE_0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_EDGE_0_SHIFT)
#define GPIO_INT_LVL_0_EDGE_0_RANGE                     8:8
#define GPIO_INT_LVL_0_EDGE_0_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_0_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_BIT_7_SHIFT)
#define GPIO_INT_LVL_0_BIT_7_RANGE                      7:7
#define GPIO_INT_LVL_0_BIT_7_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_7_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_0_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_BIT_6_SHIFT)
#define GPIO_INT_LVL_0_BIT_6_RANGE                      6:6
#define GPIO_INT_LVL_0_BIT_6_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_6_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_0_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_BIT_5_SHIFT)
#define GPIO_INT_LVL_0_BIT_5_RANGE                      5:5
#define GPIO_INT_LVL_0_BIT_5_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_5_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_0_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_BIT_4_SHIFT)
#define GPIO_INT_LVL_0_BIT_4_RANGE                      4:4
#define GPIO_INT_LVL_0_BIT_4_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_4_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_0_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_BIT_3_SHIFT)
#define GPIO_INT_LVL_0_BIT_3_RANGE                      3:3
#define GPIO_INT_LVL_0_BIT_3_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_3_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_0_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_BIT_2_SHIFT)
#define GPIO_INT_LVL_0_BIT_2_RANGE                      2:2
#define GPIO_INT_LVL_0_BIT_2_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_2_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_0_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_BIT_1_SHIFT)
#define GPIO_INT_LVL_0_BIT_1_RANGE                      1:1
#define GPIO_INT_LVL_0_BIT_1_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_1_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_0_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_0_BIT_0_SHIFT)
#define GPIO_INT_LVL_0_BIT_0_RANGE                      0:0
#define GPIO_INT_LVL_0_BIT_0_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL  
#define GPIO_INT_LVL                    _MK_ADDR_CONST(0x60)
#define GPIO_INT_LVL_SECURE                     0x0
#define GPIO_INT_LVL_WORD_COUNT                         0x1
#define GPIO_INT_LVL_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_RESET_MASK                         _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_READ_MASK                  _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_WRITE_MASK                         _MK_MASK_CONST(0xffffff)
// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_DELTA_7_SHIFT                      _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_DELTA_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_DELTA_7_SHIFT)
#define GPIO_INT_LVL_DELTA_7_RANGE                      23:23
#define GPIO_INT_LVL_DELTA_7_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_DELTA_6_SHIFT                      _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_DELTA_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_DELTA_6_SHIFT)
#define GPIO_INT_LVL_DELTA_6_RANGE                      22:22
#define GPIO_INT_LVL_DELTA_6_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_DELTA_5_SHIFT                      _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_DELTA_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_DELTA_5_SHIFT)
#define GPIO_INT_LVL_DELTA_5_RANGE                      21:21
#define GPIO_INT_LVL_DELTA_5_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_DELTA_4_SHIFT                      _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_DELTA_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_DELTA_4_SHIFT)
#define GPIO_INT_LVL_DELTA_4_RANGE                      20:20
#define GPIO_INT_LVL_DELTA_4_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_DELTA_3_SHIFT                      _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_DELTA_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_DELTA_3_SHIFT)
#define GPIO_INT_LVL_DELTA_3_RANGE                      19:19
#define GPIO_INT_LVL_DELTA_3_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_DELTA_2_SHIFT                      _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_DELTA_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_DELTA_2_SHIFT)
#define GPIO_INT_LVL_DELTA_2_RANGE                      18:18
#define GPIO_INT_LVL_DELTA_2_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_DELTA_1_SHIFT                      _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_DELTA_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_DELTA_1_SHIFT)
#define GPIO_INT_LVL_DELTA_1_RANGE                      17:17
#define GPIO_INT_LVL_DELTA_1_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_DELTA_0_SHIFT                      _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_DELTA_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_DELTA_0_SHIFT)
#define GPIO_INT_LVL_DELTA_0_RANGE                      16:16
#define GPIO_INT_LVL_DELTA_0_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_EDGE_7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_EDGE_7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_EDGE_7_SHIFT)
#define GPIO_INT_LVL_EDGE_7_RANGE                       15:15
#define GPIO_INT_LVL_EDGE_7_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_EDGE_6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_EDGE_6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_EDGE_6_SHIFT)
#define GPIO_INT_LVL_EDGE_6_RANGE                       14:14
#define GPIO_INT_LVL_EDGE_6_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_EDGE_5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_EDGE_5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_EDGE_5_SHIFT)
#define GPIO_INT_LVL_EDGE_5_RANGE                       13:13
#define GPIO_INT_LVL_EDGE_5_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_EDGE_4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_EDGE_4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_EDGE_4_SHIFT)
#define GPIO_INT_LVL_EDGE_4_RANGE                       12:12
#define GPIO_INT_LVL_EDGE_4_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_EDGE_3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_EDGE_3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_EDGE_3_SHIFT)
#define GPIO_INT_LVL_EDGE_3_RANGE                       11:11
#define GPIO_INT_LVL_EDGE_3_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_EDGE_2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_EDGE_2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_EDGE_2_SHIFT)
#define GPIO_INT_LVL_EDGE_2_RANGE                       10:10
#define GPIO_INT_LVL_EDGE_2_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_EDGE_1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_EDGE_1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_EDGE_1_SHIFT)
#define GPIO_INT_LVL_EDGE_1_RANGE                       9:9
#define GPIO_INT_LVL_EDGE_1_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_EDGE_0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_EDGE_0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_EDGE_0_SHIFT)
#define GPIO_INT_LVL_EDGE_0_RANGE                       8:8
#define GPIO_INT_LVL_EDGE_0_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_BIT_7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_BIT_7_SHIFT)
#define GPIO_INT_LVL_BIT_7_RANGE                        7:7
#define GPIO_INT_LVL_BIT_7_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_7_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_7_HIGH                 _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_BIT_6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_BIT_6_SHIFT)
#define GPIO_INT_LVL_BIT_6_RANGE                        6:6
#define GPIO_INT_LVL_BIT_6_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_6_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_6_HIGH                 _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_BIT_5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_BIT_5_SHIFT)
#define GPIO_INT_LVL_BIT_5_RANGE                        5:5
#define GPIO_INT_LVL_BIT_5_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_5_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_5_HIGH                 _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_BIT_4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_BIT_4_SHIFT)
#define GPIO_INT_LVL_BIT_4_RANGE                        4:4
#define GPIO_INT_LVL_BIT_4_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_4_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_4_HIGH                 _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_BIT_3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_BIT_3_SHIFT)
#define GPIO_INT_LVL_BIT_3_RANGE                        3:3
#define GPIO_INT_LVL_BIT_3_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_3_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_3_HIGH                 _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_BIT_2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_BIT_2_SHIFT)
#define GPIO_INT_LVL_BIT_2_RANGE                        2:2
#define GPIO_INT_LVL_BIT_2_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_2_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_2_HIGH                 _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_BIT_1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_BIT_1_SHIFT)
#define GPIO_INT_LVL_BIT_1_RANGE                        1:1
#define GPIO_INT_LVL_BIT_1_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_1_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_1_HIGH                 _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_BIT_0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_BIT_0_SHIFT)
#define GPIO_INT_LVL_BIT_0_RANGE                        0:0
#define GPIO_INT_LVL_BIT_0_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_0_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_0_HIGH                 _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL_1  
#define GPIO_INT_LVL_1                  _MK_ADDR_CONST(0x64)
#define GPIO_INT_LVL_1_SECURE                   0x0
#define GPIO_INT_LVL_1_WORD_COUNT                       0x1
#define GPIO_INT_LVL_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_RESET_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_READ_MASK                        _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_1_WRITE_MASK                       _MK_MASK_CONST(0xffffff)
// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_1_DELTA_7_SHIFT                    _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_1_DELTA_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_DELTA_7_SHIFT)
#define GPIO_INT_LVL_1_DELTA_7_RANGE                    23:23
#define GPIO_INT_LVL_1_DELTA_7_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_1_DELTA_6_SHIFT                    _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_1_DELTA_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_DELTA_6_SHIFT)
#define GPIO_INT_LVL_1_DELTA_6_RANGE                    22:22
#define GPIO_INT_LVL_1_DELTA_6_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_1_DELTA_5_SHIFT                    _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_1_DELTA_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_DELTA_5_SHIFT)
#define GPIO_INT_LVL_1_DELTA_5_RANGE                    21:21
#define GPIO_INT_LVL_1_DELTA_5_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_1_DELTA_4_SHIFT                    _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_1_DELTA_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_DELTA_4_SHIFT)
#define GPIO_INT_LVL_1_DELTA_4_RANGE                    20:20
#define GPIO_INT_LVL_1_DELTA_4_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_1_DELTA_3_SHIFT                    _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_1_DELTA_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_DELTA_3_SHIFT)
#define GPIO_INT_LVL_1_DELTA_3_RANGE                    19:19
#define GPIO_INT_LVL_1_DELTA_3_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_1_DELTA_2_SHIFT                    _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_1_DELTA_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_DELTA_2_SHIFT)
#define GPIO_INT_LVL_1_DELTA_2_RANGE                    18:18
#define GPIO_INT_LVL_1_DELTA_2_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_1_DELTA_1_SHIFT                    _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_1_DELTA_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_DELTA_1_SHIFT)
#define GPIO_INT_LVL_1_DELTA_1_RANGE                    17:17
#define GPIO_INT_LVL_1_DELTA_1_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_1_DELTA_0_SHIFT                    _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_1_DELTA_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_DELTA_0_SHIFT)
#define GPIO_INT_LVL_1_DELTA_0_RANGE                    16:16
#define GPIO_INT_LVL_1_DELTA_0_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_1_EDGE_7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_1_EDGE_7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_EDGE_7_SHIFT)
#define GPIO_INT_LVL_1_EDGE_7_RANGE                     15:15
#define GPIO_INT_LVL_1_EDGE_7_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_1_EDGE_6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_1_EDGE_6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_EDGE_6_SHIFT)
#define GPIO_INT_LVL_1_EDGE_6_RANGE                     14:14
#define GPIO_INT_LVL_1_EDGE_6_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_1_EDGE_5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_1_EDGE_5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_EDGE_5_SHIFT)
#define GPIO_INT_LVL_1_EDGE_5_RANGE                     13:13
#define GPIO_INT_LVL_1_EDGE_5_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_1_EDGE_4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_1_EDGE_4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_EDGE_4_SHIFT)
#define GPIO_INT_LVL_1_EDGE_4_RANGE                     12:12
#define GPIO_INT_LVL_1_EDGE_4_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_1_EDGE_3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_1_EDGE_3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_EDGE_3_SHIFT)
#define GPIO_INT_LVL_1_EDGE_3_RANGE                     11:11
#define GPIO_INT_LVL_1_EDGE_3_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_1_EDGE_2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_1_EDGE_2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_EDGE_2_SHIFT)
#define GPIO_INT_LVL_1_EDGE_2_RANGE                     10:10
#define GPIO_INT_LVL_1_EDGE_2_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_1_EDGE_1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_1_EDGE_1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_EDGE_1_SHIFT)
#define GPIO_INT_LVL_1_EDGE_1_RANGE                     9:9
#define GPIO_INT_LVL_1_EDGE_1_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_1_EDGE_0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_1_EDGE_0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_EDGE_0_SHIFT)
#define GPIO_INT_LVL_1_EDGE_0_RANGE                     8:8
#define GPIO_INT_LVL_1_EDGE_0_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_1_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_BIT_7_SHIFT)
#define GPIO_INT_LVL_1_BIT_7_RANGE                      7:7
#define GPIO_INT_LVL_1_BIT_7_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_7_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_1_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_BIT_6_SHIFT)
#define GPIO_INT_LVL_1_BIT_6_RANGE                      6:6
#define GPIO_INT_LVL_1_BIT_6_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_6_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_1_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_BIT_5_SHIFT)
#define GPIO_INT_LVL_1_BIT_5_RANGE                      5:5
#define GPIO_INT_LVL_1_BIT_5_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_5_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_1_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_BIT_4_SHIFT)
#define GPIO_INT_LVL_1_BIT_4_RANGE                      4:4
#define GPIO_INT_LVL_1_BIT_4_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_4_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_1_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_BIT_3_SHIFT)
#define GPIO_INT_LVL_1_BIT_3_RANGE                      3:3
#define GPIO_INT_LVL_1_BIT_3_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_3_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_1_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_BIT_2_SHIFT)
#define GPIO_INT_LVL_1_BIT_2_RANGE                      2:2
#define GPIO_INT_LVL_1_BIT_2_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_2_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_1_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_BIT_1_SHIFT)
#define GPIO_INT_LVL_1_BIT_1_RANGE                      1:1
#define GPIO_INT_LVL_1_BIT_1_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_1_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_1_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_1_BIT_0_SHIFT)
#define GPIO_INT_LVL_1_BIT_0_RANGE                      0:0
#define GPIO_INT_LVL_1_BIT_0_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL_2  
#define GPIO_INT_LVL_2                  _MK_ADDR_CONST(0x68)
#define GPIO_INT_LVL_2_SECURE                   0x0
#define GPIO_INT_LVL_2_WORD_COUNT                       0x1
#define GPIO_INT_LVL_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_RESET_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_READ_MASK                        _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_2_WRITE_MASK                       _MK_MASK_CONST(0xffffff)
// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_2_DELTA_7_SHIFT                    _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_2_DELTA_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_DELTA_7_SHIFT)
#define GPIO_INT_LVL_2_DELTA_7_RANGE                    23:23
#define GPIO_INT_LVL_2_DELTA_7_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_2_DELTA_6_SHIFT                    _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_2_DELTA_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_DELTA_6_SHIFT)
#define GPIO_INT_LVL_2_DELTA_6_RANGE                    22:22
#define GPIO_INT_LVL_2_DELTA_6_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_2_DELTA_5_SHIFT                    _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_2_DELTA_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_DELTA_5_SHIFT)
#define GPIO_INT_LVL_2_DELTA_5_RANGE                    21:21
#define GPIO_INT_LVL_2_DELTA_5_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_2_DELTA_4_SHIFT                    _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_2_DELTA_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_DELTA_4_SHIFT)
#define GPIO_INT_LVL_2_DELTA_4_RANGE                    20:20
#define GPIO_INT_LVL_2_DELTA_4_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_2_DELTA_3_SHIFT                    _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_2_DELTA_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_DELTA_3_SHIFT)
#define GPIO_INT_LVL_2_DELTA_3_RANGE                    19:19
#define GPIO_INT_LVL_2_DELTA_3_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_2_DELTA_2_SHIFT                    _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_2_DELTA_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_DELTA_2_SHIFT)
#define GPIO_INT_LVL_2_DELTA_2_RANGE                    18:18
#define GPIO_INT_LVL_2_DELTA_2_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_2_DELTA_1_SHIFT                    _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_2_DELTA_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_DELTA_1_SHIFT)
#define GPIO_INT_LVL_2_DELTA_1_RANGE                    17:17
#define GPIO_INT_LVL_2_DELTA_1_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_2_DELTA_0_SHIFT                    _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_2_DELTA_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_DELTA_0_SHIFT)
#define GPIO_INT_LVL_2_DELTA_0_RANGE                    16:16
#define GPIO_INT_LVL_2_DELTA_0_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_2_EDGE_7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_2_EDGE_7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_EDGE_7_SHIFT)
#define GPIO_INT_LVL_2_EDGE_7_RANGE                     15:15
#define GPIO_INT_LVL_2_EDGE_7_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_2_EDGE_6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_2_EDGE_6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_EDGE_6_SHIFT)
#define GPIO_INT_LVL_2_EDGE_6_RANGE                     14:14
#define GPIO_INT_LVL_2_EDGE_6_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_2_EDGE_5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_2_EDGE_5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_EDGE_5_SHIFT)
#define GPIO_INT_LVL_2_EDGE_5_RANGE                     13:13
#define GPIO_INT_LVL_2_EDGE_5_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_2_EDGE_4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_2_EDGE_4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_EDGE_4_SHIFT)
#define GPIO_INT_LVL_2_EDGE_4_RANGE                     12:12
#define GPIO_INT_LVL_2_EDGE_4_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_2_EDGE_3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_2_EDGE_3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_EDGE_3_SHIFT)
#define GPIO_INT_LVL_2_EDGE_3_RANGE                     11:11
#define GPIO_INT_LVL_2_EDGE_3_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_2_EDGE_2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_2_EDGE_2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_EDGE_2_SHIFT)
#define GPIO_INT_LVL_2_EDGE_2_RANGE                     10:10
#define GPIO_INT_LVL_2_EDGE_2_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_2_EDGE_1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_2_EDGE_1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_EDGE_1_SHIFT)
#define GPIO_INT_LVL_2_EDGE_1_RANGE                     9:9
#define GPIO_INT_LVL_2_EDGE_1_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_2_EDGE_0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_2_EDGE_0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_EDGE_0_SHIFT)
#define GPIO_INT_LVL_2_EDGE_0_RANGE                     8:8
#define GPIO_INT_LVL_2_EDGE_0_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_2_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_BIT_7_SHIFT)
#define GPIO_INT_LVL_2_BIT_7_RANGE                      7:7
#define GPIO_INT_LVL_2_BIT_7_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_7_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_2_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_BIT_6_SHIFT)
#define GPIO_INT_LVL_2_BIT_6_RANGE                      6:6
#define GPIO_INT_LVL_2_BIT_6_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_6_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_2_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_BIT_5_SHIFT)
#define GPIO_INT_LVL_2_BIT_5_RANGE                      5:5
#define GPIO_INT_LVL_2_BIT_5_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_5_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_2_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_BIT_4_SHIFT)
#define GPIO_INT_LVL_2_BIT_4_RANGE                      4:4
#define GPIO_INT_LVL_2_BIT_4_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_4_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_2_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_BIT_3_SHIFT)
#define GPIO_INT_LVL_2_BIT_3_RANGE                      3:3
#define GPIO_INT_LVL_2_BIT_3_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_3_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_2_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_BIT_2_SHIFT)
#define GPIO_INT_LVL_2_BIT_2_RANGE                      2:2
#define GPIO_INT_LVL_2_BIT_2_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_2_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_2_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_BIT_1_SHIFT)
#define GPIO_INT_LVL_2_BIT_1_RANGE                      1:1
#define GPIO_INT_LVL_2_BIT_1_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_1_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_2_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_2_BIT_0_SHIFT)
#define GPIO_INT_LVL_2_BIT_0_RANGE                      0:0
#define GPIO_INT_LVL_2_BIT_0_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL_3  
#define GPIO_INT_LVL_3                  _MK_ADDR_CONST(0x6c)
#define GPIO_INT_LVL_3_SECURE                   0x0
#define GPIO_INT_LVL_3_WORD_COUNT                       0x1
#define GPIO_INT_LVL_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_RESET_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_READ_MASK                        _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_3_WRITE_MASK                       _MK_MASK_CONST(0xffffff)
// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_3_DELTA_7_SHIFT                    _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_3_DELTA_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_DELTA_7_SHIFT)
#define GPIO_INT_LVL_3_DELTA_7_RANGE                    23:23
#define GPIO_INT_LVL_3_DELTA_7_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_3_DELTA_6_SHIFT                    _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_3_DELTA_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_DELTA_6_SHIFT)
#define GPIO_INT_LVL_3_DELTA_6_RANGE                    22:22
#define GPIO_INT_LVL_3_DELTA_6_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_3_DELTA_5_SHIFT                    _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_3_DELTA_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_DELTA_5_SHIFT)
#define GPIO_INT_LVL_3_DELTA_5_RANGE                    21:21
#define GPIO_INT_LVL_3_DELTA_5_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_3_DELTA_4_SHIFT                    _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_3_DELTA_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_DELTA_4_SHIFT)
#define GPIO_INT_LVL_3_DELTA_4_RANGE                    20:20
#define GPIO_INT_LVL_3_DELTA_4_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_3_DELTA_3_SHIFT                    _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_3_DELTA_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_DELTA_3_SHIFT)
#define GPIO_INT_LVL_3_DELTA_3_RANGE                    19:19
#define GPIO_INT_LVL_3_DELTA_3_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_3_DELTA_2_SHIFT                    _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_3_DELTA_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_DELTA_2_SHIFT)
#define GPIO_INT_LVL_3_DELTA_2_RANGE                    18:18
#define GPIO_INT_LVL_3_DELTA_2_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_3_DELTA_1_SHIFT                    _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_3_DELTA_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_DELTA_1_SHIFT)
#define GPIO_INT_LVL_3_DELTA_1_RANGE                    17:17
#define GPIO_INT_LVL_3_DELTA_1_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Trigger Interrupt on ANY change of input if EDGE is TRUE
#define GPIO_INT_LVL_3_DELTA_0_SHIFT                    _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_3_DELTA_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_DELTA_0_SHIFT)
#define GPIO_INT_LVL_3_DELTA_0_RANGE                    16:16
#define GPIO_INT_LVL_3_DELTA_0_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_3_EDGE_7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_3_EDGE_7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_EDGE_7_SHIFT)
#define GPIO_INT_LVL_3_EDGE_7_RANGE                     15:15
#define GPIO_INT_LVL_3_EDGE_7_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_3_EDGE_6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_3_EDGE_6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_EDGE_6_SHIFT)
#define GPIO_INT_LVL_3_EDGE_6_RANGE                     14:14
#define GPIO_INT_LVL_3_EDGE_6_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_3_EDGE_5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_3_EDGE_5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_EDGE_5_SHIFT)
#define GPIO_INT_LVL_3_EDGE_5_RANGE                     13:13
#define GPIO_INT_LVL_3_EDGE_5_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_3_EDGE_4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_3_EDGE_4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_EDGE_4_SHIFT)
#define GPIO_INT_LVL_3_EDGE_4_RANGE                     12:12
#define GPIO_INT_LVL_3_EDGE_4_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_3_EDGE_3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_3_EDGE_3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_EDGE_3_SHIFT)
#define GPIO_INT_LVL_3_EDGE_3_RANGE                     11:11
#define GPIO_INT_LVL_3_EDGE_3_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_3_EDGE_2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_3_EDGE_2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_EDGE_2_SHIFT)
#define GPIO_INT_LVL_3_EDGE_2_RANGE                     10:10
#define GPIO_INT_LVL_3_EDGE_2_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_3_EDGE_1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_3_EDGE_1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_EDGE_1_SHIFT)
#define GPIO_INT_LVL_3_EDGE_1_RANGE                     9:9
#define GPIO_INT_LVL_3_EDGE_1_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// 1 means Configure as Edge-Triggerred Interrupt
#define GPIO_INT_LVL_3_EDGE_0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_3_EDGE_0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_EDGE_0_SHIFT)
#define GPIO_INT_LVL_3_EDGE_0_RANGE                     8:8
#define GPIO_INT_LVL_3_EDGE_0_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_3_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_BIT_7_SHIFT)
#define GPIO_INT_LVL_3_BIT_7_RANGE                      7:7
#define GPIO_INT_LVL_3_BIT_7_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_7_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_3_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_BIT_6_SHIFT)
#define GPIO_INT_LVL_3_BIT_6_RANGE                      6:6
#define GPIO_INT_LVL_3_BIT_6_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_6_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_3_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_BIT_5_SHIFT)
#define GPIO_INT_LVL_3_BIT_5_RANGE                      5:5
#define GPIO_INT_LVL_3_BIT_5_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_5_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_3_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_BIT_4_SHIFT)
#define GPIO_INT_LVL_3_BIT_4_RANGE                      4:4
#define GPIO_INT_LVL_3_BIT_4_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_4_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_3_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_BIT_3_SHIFT)
#define GPIO_INT_LVL_3_BIT_3_RANGE                      3:3
#define GPIO_INT_LVL_3_BIT_3_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_3_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_3_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_BIT_2_SHIFT)
#define GPIO_INT_LVL_3_BIT_2_RANGE                      2:2
#define GPIO_INT_LVL_3_BIT_2_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_2_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_3_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_BIT_1_SHIFT)
#define GPIO_INT_LVL_3_BIT_1_RANGE                      1:1
#define GPIO_INT_LVL_3_BIT_1_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_1_HIGH                       _MK_ENUM_CONST(1)

// Interrupt Activation Level or Edge (HIGH for High level or Rising Edge)
#define GPIO_INT_LVL_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_3_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_LVL_3_BIT_0_SHIFT)
#define GPIO_INT_LVL_3_BIT_0_RANGE                      0:0
#define GPIO_INT_LVL_3_BIT_0_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_0_HIGH                       _MK_ENUM_CONST(1)

// GPIO Port A-D Interrupt Flag Set-to-Clear Registers
// Following register clears the Interrupt which are set.
// This is a Write-Only register.
// This is valid only in GPIO mode and GPIO_INT.ENB is set.

// Register GPIO_INT_CLR_0  
#define GPIO_INT_CLR_0                  _MK_ADDR_CONST(0x70)
#define GPIO_INT_CLR_0_SECURE                   0x0
#define GPIO_INT_CLR_0_WORD_COUNT                       0x1
#define GPIO_INT_CLR_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_0_WRITE_MASK                       _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_0_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_0_BIT_7_SHIFT)
#define GPIO_INT_CLR_0_BIT_7_RANGE                      7:7
#define GPIO_INT_CLR_0_BIT_7_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_7_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_7_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_0_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_0_BIT_6_SHIFT)
#define GPIO_INT_CLR_0_BIT_6_RANGE                      6:6
#define GPIO_INT_CLR_0_BIT_6_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_6_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_6_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_0_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_0_BIT_5_SHIFT)
#define GPIO_INT_CLR_0_BIT_5_RANGE                      5:5
#define GPIO_INT_CLR_0_BIT_5_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_5_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_5_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_0_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_0_BIT_4_SHIFT)
#define GPIO_INT_CLR_0_BIT_4_RANGE                      4:4
#define GPIO_INT_CLR_0_BIT_4_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_4_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_4_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_0_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_0_BIT_3_SHIFT)
#define GPIO_INT_CLR_0_BIT_3_RANGE                      3:3
#define GPIO_INT_CLR_0_BIT_3_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_3_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_3_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_0_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_0_BIT_2_SHIFT)
#define GPIO_INT_CLR_0_BIT_2_RANGE                      2:2
#define GPIO_INT_CLR_0_BIT_2_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_2_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_2_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_0_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_0_BIT_1_SHIFT)
#define GPIO_INT_CLR_0_BIT_1_RANGE                      1:1
#define GPIO_INT_CLR_0_BIT_1_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_1_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_1_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_0_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_0_BIT_0_SHIFT)
#define GPIO_INT_CLR_0_BIT_0_RANGE                      0:0
#define GPIO_INT_CLR_0_BIT_0_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_0_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_0_CLEAR                      _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR  
#define GPIO_INT_CLR                    _MK_ADDR_CONST(0x70)
#define GPIO_INT_CLR_SECURE                     0x0
#define GPIO_INT_CLR_WORD_COUNT                         0x1
#define GPIO_INT_CLR_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_RESET_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_WRITE_MASK                         _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_BIT_7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_BIT_7_SHIFT)
#define GPIO_INT_CLR_BIT_7_RANGE                        7:7
#define GPIO_INT_CLR_BIT_7_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_7_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_7_CLEAR                        _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_BIT_6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_BIT_6_SHIFT)
#define GPIO_INT_CLR_BIT_6_RANGE                        6:6
#define GPIO_INT_CLR_BIT_6_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_6_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_6_CLEAR                        _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_BIT_5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_BIT_5_SHIFT)
#define GPIO_INT_CLR_BIT_5_RANGE                        5:5
#define GPIO_INT_CLR_BIT_5_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_5_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_5_CLEAR                        _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_BIT_4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_BIT_4_SHIFT)
#define GPIO_INT_CLR_BIT_4_RANGE                        4:4
#define GPIO_INT_CLR_BIT_4_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_4_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_4_CLEAR                        _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_BIT_3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_BIT_3_SHIFT)
#define GPIO_INT_CLR_BIT_3_RANGE                        3:3
#define GPIO_INT_CLR_BIT_3_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_3_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_3_CLEAR                        _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_BIT_2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_BIT_2_SHIFT)
#define GPIO_INT_CLR_BIT_2_RANGE                        2:2
#define GPIO_INT_CLR_BIT_2_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_2_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_2_CLEAR                        _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_BIT_1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_BIT_1_SHIFT)
#define GPIO_INT_CLR_BIT_1_RANGE                        1:1
#define GPIO_INT_CLR_BIT_1_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_1_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_1_CLEAR                        _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_BIT_0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_BIT_0_SHIFT)
#define GPIO_INT_CLR_BIT_0_RANGE                        0:0
#define GPIO_INT_CLR_BIT_0_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_0_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_0_CLEAR                        _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR_1  
#define GPIO_INT_CLR_1                  _MK_ADDR_CONST(0x74)
#define GPIO_INT_CLR_1_SECURE                   0x0
#define GPIO_INT_CLR_1_WORD_COUNT                       0x1
#define GPIO_INT_CLR_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_1_WRITE_MASK                       _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_1_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_1_BIT_7_SHIFT)
#define GPIO_INT_CLR_1_BIT_7_RANGE                      7:7
#define GPIO_INT_CLR_1_BIT_7_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_7_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_7_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_1_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_1_BIT_6_SHIFT)
#define GPIO_INT_CLR_1_BIT_6_RANGE                      6:6
#define GPIO_INT_CLR_1_BIT_6_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_6_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_6_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_1_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_1_BIT_5_SHIFT)
#define GPIO_INT_CLR_1_BIT_5_RANGE                      5:5
#define GPIO_INT_CLR_1_BIT_5_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_5_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_5_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_1_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_1_BIT_4_SHIFT)
#define GPIO_INT_CLR_1_BIT_4_RANGE                      4:4
#define GPIO_INT_CLR_1_BIT_4_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_4_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_4_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_1_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_1_BIT_3_SHIFT)
#define GPIO_INT_CLR_1_BIT_3_RANGE                      3:3
#define GPIO_INT_CLR_1_BIT_3_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_3_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_3_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_1_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_1_BIT_2_SHIFT)
#define GPIO_INT_CLR_1_BIT_2_RANGE                      2:2
#define GPIO_INT_CLR_1_BIT_2_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_2_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_2_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_1_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_1_BIT_1_SHIFT)
#define GPIO_INT_CLR_1_BIT_1_RANGE                      1:1
#define GPIO_INT_CLR_1_BIT_1_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_1_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_1_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_1_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_1_BIT_0_SHIFT)
#define GPIO_INT_CLR_1_BIT_0_RANGE                      0:0
#define GPIO_INT_CLR_1_BIT_0_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_0_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_0_CLEAR                      _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR_2  
#define GPIO_INT_CLR_2                  _MK_ADDR_CONST(0x78)
#define GPIO_INT_CLR_2_SECURE                   0x0
#define GPIO_INT_CLR_2_WORD_COUNT                       0x1
#define GPIO_INT_CLR_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_2_WRITE_MASK                       _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_2_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_2_BIT_7_SHIFT)
#define GPIO_INT_CLR_2_BIT_7_RANGE                      7:7
#define GPIO_INT_CLR_2_BIT_7_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_7_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_7_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_2_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_2_BIT_6_SHIFT)
#define GPIO_INT_CLR_2_BIT_6_RANGE                      6:6
#define GPIO_INT_CLR_2_BIT_6_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_6_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_6_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_2_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_2_BIT_5_SHIFT)
#define GPIO_INT_CLR_2_BIT_5_RANGE                      5:5
#define GPIO_INT_CLR_2_BIT_5_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_5_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_5_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_2_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_2_BIT_4_SHIFT)
#define GPIO_INT_CLR_2_BIT_4_RANGE                      4:4
#define GPIO_INT_CLR_2_BIT_4_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_4_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_4_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_2_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_2_BIT_3_SHIFT)
#define GPIO_INT_CLR_2_BIT_3_RANGE                      3:3
#define GPIO_INT_CLR_2_BIT_3_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_3_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_3_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_2_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_2_BIT_2_SHIFT)
#define GPIO_INT_CLR_2_BIT_2_RANGE                      2:2
#define GPIO_INT_CLR_2_BIT_2_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_2_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_2_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_2_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_2_BIT_1_SHIFT)
#define GPIO_INT_CLR_2_BIT_1_RANGE                      1:1
#define GPIO_INT_CLR_2_BIT_1_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_1_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_1_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_2_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_2_BIT_0_SHIFT)
#define GPIO_INT_CLR_2_BIT_0_RANGE                      0:0
#define GPIO_INT_CLR_2_BIT_0_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_0_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_0_CLEAR                      _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR_3  
#define GPIO_INT_CLR_3                  _MK_ADDR_CONST(0x7c)
#define GPIO_INT_CLR_3_SECURE                   0x0
#define GPIO_INT_CLR_3_WORD_COUNT                       0x1
#define GPIO_INT_CLR_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_3_WRITE_MASK                       _MK_MASK_CONST(0xff)
// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_3_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_3_BIT_7_SHIFT)
#define GPIO_INT_CLR_3_BIT_7_RANGE                      7:7
#define GPIO_INT_CLR_3_BIT_7_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_7_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_7_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_3_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_3_BIT_6_SHIFT)
#define GPIO_INT_CLR_3_BIT_6_RANGE                      6:6
#define GPIO_INT_CLR_3_BIT_6_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_6_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_6_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_3_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_3_BIT_5_SHIFT)
#define GPIO_INT_CLR_3_BIT_5_RANGE                      5:5
#define GPIO_INT_CLR_3_BIT_5_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_5_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_5_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_3_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_3_BIT_4_SHIFT)
#define GPIO_INT_CLR_3_BIT_4_RANGE                      4:4
#define GPIO_INT_CLR_3_BIT_4_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_4_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_4_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_3_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_3_BIT_3_SHIFT)
#define GPIO_INT_CLR_3_BIT_3_RANGE                      3:3
#define GPIO_INT_CLR_3_BIT_3_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_3_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_3_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_3_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_3_BIT_2_SHIFT)
#define GPIO_INT_CLR_3_BIT_2_RANGE                      2:2
#define GPIO_INT_CLR_3_BIT_2_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_2_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_2_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_3_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_3_BIT_1_SHIFT)
#define GPIO_INT_CLR_3_BIT_1_RANGE                      1:1
#define GPIO_INT_CLR_3_BIT_1_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_1_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_1_CLEAR                      _MK_ENUM_CONST(1)

// GPIO mode (GPIO_CNF.x=1) and GPIO_INT.ENB.x=1 must be true for this condition to be valid.
#define GPIO_INT_CLR_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_3_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_INT_CLR_3_BIT_0_SHIFT)
#define GPIO_INT_CLR_3_BIT_0_RANGE                      0:0
#define GPIO_INT_CLR_3_BIT_0_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_0_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_0_CLEAR                      _MK_ENUM_CONST(1)


// Reserved address 128 [0x80] 

// Reserved address 132 [0x84] 

// Reserved address 136 [0x88] 

// Reserved address 140 [0x8c] 

// Reserved address 144 [0x90] 

// Reserved address 148 [0x94] 

// Reserved address 152 [0x98] 

// Reserved address 156 [0x9c] 

// Reserved address 160 [0xa0] 

// Reserved address 164 [0xa4] 

// Reserved address 168 [0xa8] 

// Reserved address 172 [0xac] 

// Reserved address 176 [0xb0] 

// Reserved address 180 [0xb4] 

// Reserved address 184 [0xb8] 

// Reserved address 188 [0xbc] 

// Reserved address 192 [0xc0] 

// Reserved address 196 [0xc4] 

// Reserved address 200 [0xc8] 

// Reserved address 204 [0xcc] 

// Reserved address 208 [0xd0] 

// Reserved address 212 [0xd4] 

// Reserved address 216 [0xd8] 

// Reserved address 220 [0xdc] 

// Reserved address 224 [0xe0] 

// Reserved address 228 [0xe4] 

// Reserved address 232 [0xe8] 

// Reserved address 236 [0xec] 

// Reserved address 240 [0xf0] 

// Reserved address 244 [0xf4] 

// Reserved address 248 [0xf8] 

// Reserved address 252 [0xfc] 

// Reserved address 256 [0x100] 

// Reserved address 260 [0x104] 

// Reserved address 264 [0x108] 

// Reserved address 268 [0x10c] 

// Reserved address 272 [0x110] 

// Reserved address 276 [0x114] 

// Reserved address 280 [0x118] 

// Reserved address 284 [0x11c] 

// Reserved address 288 [0x120] 

// Reserved address 292 [0x124] 

// Reserved address 296 [0x128] 

// Reserved address 300 [0x12c] 

// Reserved address 304 [0x130] 

// Reserved address 308 [0x134] 

// Reserved address 312 [0x138] 

// Reserved address 316 [0x13c] 

// Reserved address 320 [0x140] 

// Reserved address 324 [0x144] 

// Reserved address 328 [0x148] 

// Reserved address 332 [0x14c] 

// Reserved address 336 [0x150] 

// Reserved address 340 [0x154] 

// Reserved address 344 [0x158] 

// Reserved address 348 [0x15c] 

// Reserved address 352 [0x160] 

// Reserved address 356 [0x164] 

// Reserved address 360 [0x168] 

// Reserved address 364 [0x16c] 

// Reserved address 368 [0x170] 

// Reserved address 372 [0x174] 

// Reserved address 376 [0x178] 

// Reserved address 380 [0x17c] 

// Reserved address 384 [0x180] 

// Reserved address 388 [0x184] 

// Reserved address 392 [0x188] 

// Reserved address 396 [0x18c] 

// Reserved address 400 [0x190] 

// Reserved address 404 [0x194] 

// Reserved address 408 [0x198] 

// Reserved address 412 [0x19c] 

// Reserved address 416 [0x1a0] 

// Reserved address 420 [0x1a4] 

// Reserved address 424 [0x1a8] 

// Reserved address 428 [0x1ac] 

// Reserved address 432 [0x1b0] 

// Reserved address 436 [0x1b4] 

// Reserved address 440 [0x1b8] 

// Reserved address 444 [0x1bc] 

// Reserved address 448 [0x1c0] 

// Reserved address 452 [0x1c4] 

// Reserved address 456 [0x1c8] 

// Reserved address 460 [0x1cc] 

// Reserved address 464 [0x1d0] 

// Reserved address 468 [0x1d4] 

// Reserved address 472 [0x1d8] 

// Reserved address 476 [0x1dc] 

// Reserved address 480 [0x1e0] 

// Reserved address 484 [0x1e4] 

// Reserved address 488 [0x1e8] 

// Reserved address 492 [0x1ec] 

// Reserved address 496 [0x1f0] 

// Reserved address 500 [0x1f4] 

// Reserved address 504 [0x1f8] 

// Reserved address 508 [0x1fc] 

// Reserved address 512 [0x200] 

// Reserved address 516 [0x204] 

// Reserved address 520 [0x208] 

// Reserved address 524 [0x20c] 

// Reserved address 528 [0x210] 

// Reserved address 532 [0x214] 

// Reserved address 536 [0x218] 

// Reserved address 540 [0x21c] 

// Reserved address 544 [0x220] 

// Reserved address 548 [0x224] 

// Reserved address 552 [0x228] 

// Reserved address 556 [0x22c] 

// Reserved address 560 [0x230] 

// Reserved address 564 [0x234] 

// Reserved address 568 [0x238] 

// Reserved address 572 [0x23c] 

// Reserved address 576 [0x240] 

// Reserved address 580 [0x244] 

// Reserved address 584 [0x248] 

// Reserved address 588 [0x24c] 

// Reserved address 592 [0x250] 

// Reserved address 596 [0x254] 

// Reserved address 600 [0x258] 

// Reserved address 604 [0x25c] 

// Reserved address 608 [0x260] 

// Reserved address 612 [0x264] 

// Reserved address 616 [0x268] 

// Reserved address 620 [0x26c] 

// Reserved address 624 [0x270] 

// Reserved address 628 [0x274] 

// Reserved address 632 [0x278] 

// Reserved address 636 [0x27c] 

// Reserved address 640 [0x280] 

// Reserved address 644 [0x284] 

// Reserved address 648 [0x288] 

// Reserved address 652 [0x28c] 

// Reserved address 656 [0x290] 

// Reserved address 660 [0x294] 

// Reserved address 664 [0x298] 

// Reserved address 668 [0x29c] 

// Reserved address 672 [0x2a0] 

// Reserved address 676 [0x2a4] 

// Reserved address 680 [0x2a8] 

// Reserved address 684 [0x2ac] 

// Reserved address 688 [0x2b0] 

// Reserved address 692 [0x2b4] 

// Reserved address 696 [0x2b8] 

// Reserved address 700 [0x2bc] 

// Reserved address 704 [0x2c0] 

// Reserved address 708 [0x2c4] 

// Reserved address 712 [0x2c8] 

// Reserved address 716 [0x2cc] 

// Reserved address 720 [0x2d0] 

// Reserved address 724 [0x2d4] 

// Reserved address 728 [0x2d8] 

// Reserved address 732 [0x2dc] 

// Reserved address 736 [0x2e0] 

// Reserved address 740 [0x2e4] 

// Reserved address 744 [0x2e8] 

// Reserved address 748 [0x2ec] 

// Reserved address 752 [0x2f0] 

// Reserved address 756 [0x2f4] 

// Reserved address 760 [0x2f8] 

// Reserved address 764 [0x2fc] 

// Reserved address 768 [0x300] 

// Reserved address 772 [0x304] 

// Reserved address 776 [0x308] 

// Reserved address 780 [0x30c] 

// Reserved address 784 [0x310] 

// Reserved address 788 [0x314] 

// Reserved address 792 [0x318] 

// Reserved address 796 [0x31c] 

// Reserved address 800 [0x320] 

// Reserved address 804 [0x324] 

// Reserved address 808 [0x328] 

// Reserved address 812 [0x32c] 

// Reserved address 816 [0x330] 

// Reserved address 820 [0x334] 

// Reserved address 824 [0x338] 

// Reserved address 828 [0x33c] 

// Reserved address 832 [0x340] 

// Reserved address 836 [0x344] 

// Reserved address 840 [0x348] 

// Reserved address 844 [0x34c] 

// Reserved address 848 [0x350] 

// Reserved address 852 [0x354] 

// Reserved address 856 [0x358] 

// Reserved address 860 [0x35c] 

// Reserved address 864 [0x360] 

// Reserved address 868 [0x364] 

// Reserved address 872 [0x368] 

// Reserved address 876 [0x36c] 

// Reserved address 880 [0x370] 

// Reserved address 884 [0x374] 

// Reserved address 888 [0x378] 

// Reserved address 892 [0x37c] 

// Reserved address 896 [0x380] 

// Reserved address 900 [0x384] 

// Reserved address 904 [0x388] 

// Reserved address 908 [0x38c] 

// Reserved address 912 [0x390] 

// Reserved address 916 [0x394] 

// Reserved address 920 [0x398] 

// Reserved address 924 [0x39c] 

// Reserved address 928 [0x3a0] 

// Reserved address 932 [0x3a4] 

// Reserved address 936 [0x3a8] 

// Reserved address 940 [0x3ac] 

// Reserved address 944 [0x3b0] 

// Reserved address 948 [0x3b4] 

// Reserved address 952 [0x3b8] 

// Reserved address 956 [0x3bc] 

// Reserved address 960 [0x3c0] 

// Reserved address 964 [0x3c4] 

// Reserved address 968 [0x3c8] 

// Reserved address 972 [0x3cc] 

// Reserved address 976 [0x3d0] 

// Reserved address 980 [0x3d4] 

// Reserved address 984 [0x3d8] 

// Reserved address 988 [0x3dc] 

// Reserved address 992 [0x3e0] 

// Reserved address 996 [0x3e4] 

// Reserved address 1000 [0x3e8] 

// Reserved address 1004 [0x3ec] 

// Reserved address 1008 [0x3f0] 

// Reserved address 1012 [0x3f4] 

// Reserved address 1016 [0x3f8] 

// Reserved address 1020 [0x3fc] 

// Reserved address 1024 [0x400] 

// Reserved address 1028 [0x404] 

// Reserved address 1032 [0x408] 

// Reserved address 1036 [0x40c] 

// Reserved address 1040 [0x410] 

// Reserved address 1044 [0x414] 

// Reserved address 1048 [0x418] 

// Reserved address 1052 [0x41c] 

// Reserved address 1056 [0x420] 

// Reserved address 1060 [0x424] 

// Reserved address 1064 [0x428] 

// Reserved address 1068 [0x42c] 

// Reserved address 1072 [0x430] 

// Reserved address 1076 [0x434] 

// Reserved address 1080 [0x438] 

// Reserved address 1084 [0x43c] 

// Reserved address 1088 [0x440] 

// Reserved address 1092 [0x444] 

// Reserved address 1096 [0x448] 

// Reserved address 1100 [0x44c] 

// Reserved address 1104 [0x450] 

// Reserved address 1108 [0x454] 

// Reserved address 1112 [0x458] 

// Reserved address 1116 [0x45c] 

// Reserved address 1120 [0x460] 

// Reserved address 1124 [0x464] 

// Reserved address 1128 [0x468] 

// Reserved address 1132 [0x46c] 

// Reserved address 1136 [0x470] 

// Reserved address 1140 [0x474] 

// Reserved address 1144 [0x478] 

// Reserved address 1148 [0x47c] 

// Reserved address 1152 [0x480] 

// Reserved address 1156 [0x484] 

// Reserved address 1160 [0x488] 

// Reserved address 1164 [0x48c] 

// Reserved address 1168 [0x490] 

// Reserved address 1172 [0x494] 

// Reserved address 1176 [0x498] 

// Reserved address 1180 [0x49c] 

// Reserved address 1184 [0x4a0] 

// Reserved address 1188 [0x4a4] 

// Reserved address 1192 [0x4a8] 

// Reserved address 1196 [0x4ac] 

// Reserved address 1200 [0x4b0] 

// Reserved address 1204 [0x4b4] 

// Reserved address 1208 [0x4b8] 

// Reserved address 1212 [0x4bc] 

// Reserved address 1216 [0x4c0] 

// Reserved address 1220 [0x4c4] 

// Reserved address 1224 [0x4c8] 

// Reserved address 1228 [0x4cc] 

// Reserved address 1232 [0x4d0] 

// Reserved address 1236 [0x4d4] 

// Reserved address 1240 [0x4d8] 

// Reserved address 1244 [0x4dc] 

// Reserved address 1248 [0x4e0] 

// Reserved address 1252 [0x4e4] 

// Reserved address 1256 [0x4e8] 

// Reserved address 1260 [0x4ec] 

// Reserved address 1264 [0x4f0] 

// Reserved address 1268 [0x4f4] 

// Reserved address 1272 [0x4f8] 

// Reserved address 1276 [0x4fc] 

// Reserved address 1280 [0x500] 

// Reserved address 1284 [0x504] 

// Reserved address 1288 [0x508] 

// Reserved address 1292 [0x50c] 

// Reserved address 1296 [0x510] 

// Reserved address 1300 [0x514] 

// Reserved address 1304 [0x518] 

// Reserved address 1308 [0x51c] 

// Reserved address 1312 [0x520] 

// Reserved address 1316 [0x524] 

// Reserved address 1320 [0x528] 

// Reserved address 1324 [0x52c] 

// Reserved address 1328 [0x530] 

// Reserved address 1332 [0x534] 

// Reserved address 1336 [0x538] 

// Reserved address 1340 [0x53c] 

// Reserved address 1344 [0x540] 

// Reserved address 1348 [0x544] 

// Reserved address 1352 [0x548] 

// Reserved address 1356 [0x54c] 

// Reserved address 1360 [0x550] 

// Reserved address 1364 [0x554] 

// Reserved address 1368 [0x558] 

// Reserved address 1372 [0x55c] 

// Reserved address 1376 [0x560] 

// Reserved address 1380 [0x564] 

// Reserved address 1384 [0x568] 

// Reserved address 1388 [0x56c] 

// Reserved address 1392 [0x570] 

// Reserved address 1396 [0x574] 

// Reserved address 1400 [0x578] 

// Reserved address 1404 [0x57c] 

// Reserved address 1408 [0x580] 

// Reserved address 1412 [0x584] 

// Reserved address 1416 [0x588] 

// Reserved address 1420 [0x58c] 

// Reserved address 1424 [0x590] 

// Reserved address 1428 [0x594] 

// Reserved address 1432 [0x598] 

// Reserved address 1436 [0x59c] 

// Reserved address 1440 [0x5a0] 

// Reserved address 1444 [0x5a4] 

// Reserved address 1448 [0x5a8] 

// Reserved address 1452 [0x5ac] 

// Reserved address 1456 [0x5b0] 

// Reserved address 1460 [0x5b4] 

// Reserved address 1464 [0x5b8] 

// Reserved address 1468 [0x5bc] 

// Reserved address 1472 [0x5c0] 

// Reserved address 1476 [0x5c4] 

// Reserved address 1480 [0x5c8] 

// Reserved address 1484 [0x5cc] 

// Reserved address 1488 [0x5d0] 

// Reserved address 1492 [0x5d4] 

// Reserved address 1496 [0x5d8] 

// Reserved address 1500 [0x5dc] 

// Reserved address 1504 [0x5e0] 

// Reserved address 1508 [0x5e4] 

// Reserved address 1512 [0x5e8] 

// Reserved address 1516 [0x5ec] 

// Reserved address 1520 [0x5f0] 

// Reserved address 1524 [0x5f4] 

// Reserved address 1528 [0x5f8] 

// Reserved address 1532 [0x5fc] 

// Reserved address 1536 [0x600] 

// Reserved address 1540 [0x604] 

// Reserved address 1544 [0x608] 

// Reserved address 1548 [0x60c] 

// Reserved address 1552 [0x610] 

// Reserved address 1556 [0x614] 

// Reserved address 1560 [0x618] 

// Reserved address 1564 [0x61c] 

// Reserved address 1568 [0x620] 

// Reserved address 1572 [0x624] 

// Reserved address 1576 [0x628] 

// Reserved address 1580 [0x62c] 

// Reserved address 1584 [0x630] 

// Reserved address 1588 [0x634] 

// Reserved address 1592 [0x638] 

// Reserved address 1596 [0x63c] 

// Reserved address 1600 [0x640] 

// Reserved address 1604 [0x644] 

// Reserved address 1608 [0x648] 

// Reserved address 1612 [0x64c] 

// Reserved address 1616 [0x650] 

// Reserved address 1620 [0x654] 

// Reserved address 1624 [0x658] 

// Reserved address 1628 [0x65c] 

// Reserved address 1632 [0x660] 

// Reserved address 1636 [0x664] 

// Reserved address 1640 [0x668] 

// Reserved address 1644 [0x66c] 

// Reserved address 1648 [0x670] 

// Reserved address 1652 [0x674] 

// Reserved address 1656 [0x678] 

// Reserved address 1660 [0x67c] 

// Reserved address 1664 [0x680] 

// Reserved address 1668 [0x684] 

// Reserved address 1672 [0x688] 

// Reserved address 1676 [0x68c] 

// Reserved address 1680 [0x690] 

// Reserved address 1684 [0x694] 

// Reserved address 1688 [0x698] 

// Reserved address 1692 [0x69c] 

// Reserved address 1696 [0x6a0] 

// Reserved address 1700 [0x6a4] 

// Reserved address 1704 [0x6a8] 

// Reserved address 1708 [0x6ac] 

// Reserved address 1712 [0x6b0] 

// Reserved address 1716 [0x6b4] 

// Reserved address 1720 [0x6b8] 

// Reserved address 1724 [0x6bc] 

// Reserved address 1728 [0x6c0] 

// Reserved address 1732 [0x6c4] 

// Reserved address 1736 [0x6c8] 

// Reserved address 1740 [0x6cc] 

// Reserved address 1744 [0x6d0] 

// Reserved address 1748 [0x6d4] 

// Reserved address 1752 [0x6d8] 

// Reserved address 1756 [0x6dc] 

// Reserved address 1760 [0x6e0] 

// Reserved address 1764 [0x6e4] 

// Reserved address 1768 [0x6e8] 

// Reserved address 1772 [0x6ec] 

// Reserved address 1776 [0x6f0] 

// Reserved address 1780 [0x6f4] 

// Reserved address 1784 [0x6f8] 

// Reserved address 1788 [0x6fc] 

// Reserved address 1792 [0x700] 

// Reserved address 1796 [0x704] 

// Reserved address 1800 [0x708] 

// Reserved address 1804 [0x70c] 

// Reserved address 1808 [0x710] 

// Reserved address 1812 [0x714] 

// Reserved address 1816 [0x718] 

// Reserved address 1820 [0x71c] 

// Reserved address 1824 [0x720] 

// Reserved address 1828 [0x724] 

// Reserved address 1832 [0x728] 

// Reserved address 1836 [0x72c] 

// Reserved address 1840 [0x730] 

// Reserved address 1844 [0x734] 

// Reserved address 1848 [0x738] 

// Reserved address 1852 [0x73c] 

// Reserved address 1856 [0x740] 

// Reserved address 1860 [0x744] 

// Reserved address 1864 [0x748] 

// Reserved address 1868 [0x74c] 

// Reserved address 1872 [0x750] 

// Reserved address 1876 [0x754] 

// Reserved address 1880 [0x758] 

// Reserved address 1884 [0x75c] 

// Reserved address 1888 [0x760] 

// Reserved address 1892 [0x764] 

// Reserved address 1896 [0x768] 

// Reserved address 1900 [0x76c] 

// Reserved address 1904 [0x770] 

// Reserved address 1908 [0x774] 

// Reserved address 1912 [0x778] 

// Reserved address 1916 [0x77c] 

// Reserved address 1920 [0x780] 

// Reserved address 1924 [0x784] 

// Reserved address 1928 [0x788] 

// Reserved address 1932 [0x78c] 

// Reserved address 1936 [0x790] 

// Reserved address 1940 [0x794] 

// Reserved address 1944 [0x798] 

// Reserved address 1948 [0x79c] 

// Reserved address 1952 [0x7a0] 

// Reserved address 1956 [0x7a4] 

// Reserved address 1960 [0x7a8] 

// Reserved address 1964 [0x7ac] 

// Reserved address 1968 [0x7b0] 

// Reserved address 1972 [0x7b4] 

// Reserved address 1976 [0x7b8] 

// Reserved address 1980 [0x7bc] 

// Reserved address 1984 [0x7c0] 

// Reserved address 1988 [0x7c4] 

// Reserved address 1992 [0x7c8] 

// Reserved address 1996 [0x7cc] 

// Reserved address 2000 [0x7d0] 

// Reserved address 2004 [0x7d4] 

// Reserved address 2008 [0x7d8] 

// Reserved address 2012 [0x7dc] 

// Reserved address 2016 [0x7e0] 

// Reserved address 2020 [0x7e4] 

// Reserved address 2024 [0x7e8] 

// Reserved address 2028 [0x7ec] 

// Reserved address 2032 [0x7f0] 

// Reserved address 2036 [0x7f4] 

// Reserved address 2040 [0x7f8] 

// Reserved address 2044 [0x7fc] 
//////////////////////////////////////////////////////////////////////////////////////////////////////////////
//
// Each register is provided with an individual 16-bit version,
// for enabling Masked-Writes, to avoid a Read-Modify-Write operation by the firmware.
// The exception is for the interrupt clear register, whose functionality is combined 
// In the interrupt status register. Individual pins only can be programmed by suitably enabling the 
// write-masks in the upper byte of these 16-bit registers
//
//////////////////////////////////////////////////////////////////////////////////////////////////////////////
//MASKED PRIMARY
// GPIO/SFIO A-D Config Registers (Masked Writes)

// Register GPIO_MSK_CNF_0  
#define GPIO_MSK_CNF_0                  _MK_ADDR_CONST(0x800)
#define GPIO_MSK_CNF_0_SECURE                   0x0
#define GPIO_MSK_CNF_0_WORD_COUNT                       0x1
#define GPIO_MSK_CNF_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_0_WRITE_MASK                       _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_CNF_0_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_0_MSK7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_MSK7_SHIFT)
#define GPIO_MSK_CNF_0_MSK7_RANGE                       15:15
#define GPIO_MSK_CNF_0_MSK7_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK7_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_0_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_0_MSK6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_MSK6_SHIFT)
#define GPIO_MSK_CNF_0_MSK6_RANGE                       14:14
#define GPIO_MSK_CNF_0_MSK6_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK6_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_0_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_0_MSK5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_MSK5_SHIFT)
#define GPIO_MSK_CNF_0_MSK5_RANGE                       13:13
#define GPIO_MSK_CNF_0_MSK5_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK5_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_0_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_0_MSK4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_MSK4_SHIFT)
#define GPIO_MSK_CNF_0_MSK4_RANGE                       12:12
#define GPIO_MSK_CNF_0_MSK4_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK4_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_0_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_0_MSK3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_MSK3_SHIFT)
#define GPIO_MSK_CNF_0_MSK3_RANGE                       11:11
#define GPIO_MSK_CNF_0_MSK3_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK3_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_0_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_0_MSK2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_MSK2_SHIFT)
#define GPIO_MSK_CNF_0_MSK2_RANGE                       10:10
#define GPIO_MSK_CNF_0_MSK2_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK2_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_0_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_0_MSK1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_MSK1_SHIFT)
#define GPIO_MSK_CNF_0_MSK1_RANGE                       9:9
#define GPIO_MSK_CNF_0_MSK1_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK1_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_0_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_0_MSK0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_MSK0_SHIFT)
#define GPIO_MSK_CNF_0_MSK0_RANGE                       8:8
#define GPIO_MSK_CNF_0_MSK0_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_0_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_BIT_7_SHIFT)
#define GPIO_MSK_CNF_0_BIT_7_RANGE                      7:7
#define GPIO_MSK_CNF_0_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_7_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_7_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_0_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_BIT_6_SHIFT)
#define GPIO_MSK_CNF_0_BIT_6_RANGE                      6:6
#define GPIO_MSK_CNF_0_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_6_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_6_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_0_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_BIT_5_SHIFT)
#define GPIO_MSK_CNF_0_BIT_5_RANGE                      5:5
#define GPIO_MSK_CNF_0_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_5_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_5_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_0_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_BIT_4_SHIFT)
#define GPIO_MSK_CNF_0_BIT_4_RANGE                      4:4
#define GPIO_MSK_CNF_0_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_4_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_4_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_0_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_BIT_3_SHIFT)
#define GPIO_MSK_CNF_0_BIT_3_RANGE                      3:3
#define GPIO_MSK_CNF_0_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_3_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_3_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_0_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_BIT_2_SHIFT)
#define GPIO_MSK_CNF_0_BIT_2_RANGE                      2:2
#define GPIO_MSK_CNF_0_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_2_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_2_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_0_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_BIT_1_SHIFT)
#define GPIO_MSK_CNF_0_BIT_1_RANGE                      1:1
#define GPIO_MSK_CNF_0_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_1_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_1_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_0_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_0_BIT_0_SHIFT)
#define GPIO_MSK_CNF_0_BIT_0_RANGE                      0:0
#define GPIO_MSK_CNF_0_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_0_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_0_GPIO                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF  
#define GPIO_MSK_CNF                    _MK_ADDR_CONST(0x800)
#define GPIO_MSK_CNF_SECURE                     0x0
#define GPIO_MSK_CNF_WORD_COUNT                         0x1
#define GPIO_MSK_CNF_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_RESET_MASK                         _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_WRITE_MASK                         _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_CNF_MSK7_SHIFT                 _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_MSK7_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_MSK7_SHIFT)
#define GPIO_MSK_CNF_MSK7_RANGE                 15:15
#define GPIO_MSK_CNF_MSK7_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK7_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_MSK6_SHIFT                 _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_MSK6_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_MSK6_SHIFT)
#define GPIO_MSK_CNF_MSK6_RANGE                 14:14
#define GPIO_MSK_CNF_MSK6_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK6_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_MSK5_SHIFT                 _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_MSK5_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_MSK5_SHIFT)
#define GPIO_MSK_CNF_MSK5_RANGE                 13:13
#define GPIO_MSK_CNF_MSK5_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK5_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_MSK4_SHIFT                 _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_MSK4_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_MSK4_SHIFT)
#define GPIO_MSK_CNF_MSK4_RANGE                 12:12
#define GPIO_MSK_CNF_MSK4_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK4_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_MSK3_SHIFT                 _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_MSK3_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_MSK3_SHIFT)
#define GPIO_MSK_CNF_MSK3_RANGE                 11:11
#define GPIO_MSK_CNF_MSK3_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK3_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_MSK2_SHIFT                 _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_MSK2_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_MSK2_SHIFT)
#define GPIO_MSK_CNF_MSK2_RANGE                 10:10
#define GPIO_MSK_CNF_MSK2_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK2_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_MSK1_SHIFT                 _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_MSK1_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_MSK1_SHIFT)
#define GPIO_MSK_CNF_MSK1_RANGE                 9:9
#define GPIO_MSK_CNF_MSK1_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK1_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_MSK0_SHIFT                 _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_MSK0_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_MSK0_SHIFT)
#define GPIO_MSK_CNF_MSK0_RANGE                 8:8
#define GPIO_MSK_CNF_MSK0_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK0_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_BIT_7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_BIT_7_SHIFT)
#define GPIO_MSK_CNF_BIT_7_RANGE                        7:7
#define GPIO_MSK_CNF_BIT_7_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_7_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_7_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_BIT_6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_BIT_6_SHIFT)
#define GPIO_MSK_CNF_BIT_6_RANGE                        6:6
#define GPIO_MSK_CNF_BIT_6_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_6_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_6_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_BIT_5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_BIT_5_SHIFT)
#define GPIO_MSK_CNF_BIT_5_RANGE                        5:5
#define GPIO_MSK_CNF_BIT_5_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_5_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_5_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_BIT_4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_BIT_4_SHIFT)
#define GPIO_MSK_CNF_BIT_4_RANGE                        4:4
#define GPIO_MSK_CNF_BIT_4_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_4_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_4_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_BIT_3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_BIT_3_SHIFT)
#define GPIO_MSK_CNF_BIT_3_RANGE                        3:3
#define GPIO_MSK_CNF_BIT_3_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_3_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_3_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_BIT_2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_BIT_2_SHIFT)
#define GPIO_MSK_CNF_BIT_2_RANGE                        2:2
#define GPIO_MSK_CNF_BIT_2_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_2_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_2_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_BIT_1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_BIT_1_SHIFT)
#define GPIO_MSK_CNF_BIT_1_RANGE                        1:1
#define GPIO_MSK_CNF_BIT_1_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_1_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_1_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_BIT_0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_BIT_0_SHIFT)
#define GPIO_MSK_CNF_BIT_0_RANGE                        0:0
#define GPIO_MSK_CNF_BIT_0_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_0_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_0_GPIO                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF_1  
#define GPIO_MSK_CNF_1                  _MK_ADDR_CONST(0x804)
#define GPIO_MSK_CNF_1_SECURE                   0x0
#define GPIO_MSK_CNF_1_WORD_COUNT                       0x1
#define GPIO_MSK_CNF_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_1_WRITE_MASK                       _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_CNF_1_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_1_MSK7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_MSK7_SHIFT)
#define GPIO_MSK_CNF_1_MSK7_RANGE                       15:15
#define GPIO_MSK_CNF_1_MSK7_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK7_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_1_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_1_MSK6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_MSK6_SHIFT)
#define GPIO_MSK_CNF_1_MSK6_RANGE                       14:14
#define GPIO_MSK_CNF_1_MSK6_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK6_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_1_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_1_MSK5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_MSK5_SHIFT)
#define GPIO_MSK_CNF_1_MSK5_RANGE                       13:13
#define GPIO_MSK_CNF_1_MSK5_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK5_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_1_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_1_MSK4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_MSK4_SHIFT)
#define GPIO_MSK_CNF_1_MSK4_RANGE                       12:12
#define GPIO_MSK_CNF_1_MSK4_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK4_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_1_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_1_MSK3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_MSK3_SHIFT)
#define GPIO_MSK_CNF_1_MSK3_RANGE                       11:11
#define GPIO_MSK_CNF_1_MSK3_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK3_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_1_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_1_MSK2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_MSK2_SHIFT)
#define GPIO_MSK_CNF_1_MSK2_RANGE                       10:10
#define GPIO_MSK_CNF_1_MSK2_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK2_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_1_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_1_MSK1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_MSK1_SHIFT)
#define GPIO_MSK_CNF_1_MSK1_RANGE                       9:9
#define GPIO_MSK_CNF_1_MSK1_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK1_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_1_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_1_MSK0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_MSK0_SHIFT)
#define GPIO_MSK_CNF_1_MSK0_RANGE                       8:8
#define GPIO_MSK_CNF_1_MSK0_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_1_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_BIT_7_SHIFT)
#define GPIO_MSK_CNF_1_BIT_7_RANGE                      7:7
#define GPIO_MSK_CNF_1_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_7_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_7_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_1_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_BIT_6_SHIFT)
#define GPIO_MSK_CNF_1_BIT_6_RANGE                      6:6
#define GPIO_MSK_CNF_1_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_6_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_6_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_1_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_BIT_5_SHIFT)
#define GPIO_MSK_CNF_1_BIT_5_RANGE                      5:5
#define GPIO_MSK_CNF_1_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_5_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_5_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_1_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_BIT_4_SHIFT)
#define GPIO_MSK_CNF_1_BIT_4_RANGE                      4:4
#define GPIO_MSK_CNF_1_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_4_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_4_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_1_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_BIT_3_SHIFT)
#define GPIO_MSK_CNF_1_BIT_3_RANGE                      3:3
#define GPIO_MSK_CNF_1_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_3_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_3_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_1_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_BIT_2_SHIFT)
#define GPIO_MSK_CNF_1_BIT_2_RANGE                      2:2
#define GPIO_MSK_CNF_1_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_2_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_2_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_1_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_BIT_1_SHIFT)
#define GPIO_MSK_CNF_1_BIT_1_RANGE                      1:1
#define GPIO_MSK_CNF_1_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_1_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_1_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_1_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_1_BIT_0_SHIFT)
#define GPIO_MSK_CNF_1_BIT_0_RANGE                      0:0
#define GPIO_MSK_CNF_1_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_0_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_0_GPIO                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF_2  
#define GPIO_MSK_CNF_2                  _MK_ADDR_CONST(0x808)
#define GPIO_MSK_CNF_2_SECURE                   0x0
#define GPIO_MSK_CNF_2_WORD_COUNT                       0x1
#define GPIO_MSK_CNF_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_2_WRITE_MASK                       _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_CNF_2_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_2_MSK7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_MSK7_SHIFT)
#define GPIO_MSK_CNF_2_MSK7_RANGE                       15:15
#define GPIO_MSK_CNF_2_MSK7_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK7_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_2_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_2_MSK6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_MSK6_SHIFT)
#define GPIO_MSK_CNF_2_MSK6_RANGE                       14:14
#define GPIO_MSK_CNF_2_MSK6_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK6_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_2_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_2_MSK5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_MSK5_SHIFT)
#define GPIO_MSK_CNF_2_MSK5_RANGE                       13:13
#define GPIO_MSK_CNF_2_MSK5_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK5_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_2_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_2_MSK4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_MSK4_SHIFT)
#define GPIO_MSK_CNF_2_MSK4_RANGE                       12:12
#define GPIO_MSK_CNF_2_MSK4_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK4_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_2_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_2_MSK3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_MSK3_SHIFT)
#define GPIO_MSK_CNF_2_MSK3_RANGE                       11:11
#define GPIO_MSK_CNF_2_MSK3_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK3_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_2_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_2_MSK2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_MSK2_SHIFT)
#define GPIO_MSK_CNF_2_MSK2_RANGE                       10:10
#define GPIO_MSK_CNF_2_MSK2_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK2_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_2_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_2_MSK1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_MSK1_SHIFT)
#define GPIO_MSK_CNF_2_MSK1_RANGE                       9:9
#define GPIO_MSK_CNF_2_MSK1_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK1_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_2_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_2_MSK0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_MSK0_SHIFT)
#define GPIO_MSK_CNF_2_MSK0_RANGE                       8:8
#define GPIO_MSK_CNF_2_MSK0_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_2_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_BIT_7_SHIFT)
#define GPIO_MSK_CNF_2_BIT_7_RANGE                      7:7
#define GPIO_MSK_CNF_2_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_7_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_7_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_2_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_BIT_6_SHIFT)
#define GPIO_MSK_CNF_2_BIT_6_RANGE                      6:6
#define GPIO_MSK_CNF_2_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_6_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_6_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_2_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_BIT_5_SHIFT)
#define GPIO_MSK_CNF_2_BIT_5_RANGE                      5:5
#define GPIO_MSK_CNF_2_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_5_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_5_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_2_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_BIT_4_SHIFT)
#define GPIO_MSK_CNF_2_BIT_4_RANGE                      4:4
#define GPIO_MSK_CNF_2_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_4_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_4_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_2_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_BIT_3_SHIFT)
#define GPIO_MSK_CNF_2_BIT_3_RANGE                      3:3
#define GPIO_MSK_CNF_2_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_3_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_3_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_2_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_BIT_2_SHIFT)
#define GPIO_MSK_CNF_2_BIT_2_RANGE                      2:2
#define GPIO_MSK_CNF_2_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_2_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_2_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_2_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_BIT_1_SHIFT)
#define GPIO_MSK_CNF_2_BIT_1_RANGE                      1:1
#define GPIO_MSK_CNF_2_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_1_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_1_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_2_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_2_BIT_0_SHIFT)
#define GPIO_MSK_CNF_2_BIT_0_RANGE                      0:0
#define GPIO_MSK_CNF_2_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_0_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_0_GPIO                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF_3  
#define GPIO_MSK_CNF_3                  _MK_ADDR_CONST(0x80c)
#define GPIO_MSK_CNF_3_SECURE                   0x0
#define GPIO_MSK_CNF_3_WORD_COUNT                       0x1
#define GPIO_MSK_CNF_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_3_WRITE_MASK                       _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_CNF_3_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_3_MSK7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_MSK7_SHIFT)
#define GPIO_MSK_CNF_3_MSK7_RANGE                       15:15
#define GPIO_MSK_CNF_3_MSK7_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK7_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_3_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_3_MSK6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_MSK6_SHIFT)
#define GPIO_MSK_CNF_3_MSK6_RANGE                       14:14
#define GPIO_MSK_CNF_3_MSK6_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK6_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_3_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_3_MSK5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_MSK5_SHIFT)
#define GPIO_MSK_CNF_3_MSK5_RANGE                       13:13
#define GPIO_MSK_CNF_3_MSK5_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK5_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_3_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_3_MSK4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_MSK4_SHIFT)
#define GPIO_MSK_CNF_3_MSK4_RANGE                       12:12
#define GPIO_MSK_CNF_3_MSK4_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK4_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_3_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_3_MSK3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_MSK3_SHIFT)
#define GPIO_MSK_CNF_3_MSK3_RANGE                       11:11
#define GPIO_MSK_CNF_3_MSK3_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK3_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_3_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_3_MSK2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_MSK2_SHIFT)
#define GPIO_MSK_CNF_3_MSK2_RANGE                       10:10
#define GPIO_MSK_CNF_3_MSK2_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK2_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_3_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_3_MSK1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_MSK1_SHIFT)
#define GPIO_MSK_CNF_3_MSK1_RANGE                       9:9
#define GPIO_MSK_CNF_3_MSK1_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK1_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_CNF_3_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_3_MSK0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_MSK0_SHIFT)
#define GPIO_MSK_CNF_3_MSK0_RANGE                       8:8
#define GPIO_MSK_CNF_3_MSK0_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_3_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_BIT_7_SHIFT)
#define GPIO_MSK_CNF_3_BIT_7_RANGE                      7:7
#define GPIO_MSK_CNF_3_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_7_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_7_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_3_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_BIT_6_SHIFT)
#define GPIO_MSK_CNF_3_BIT_6_RANGE                      6:6
#define GPIO_MSK_CNF_3_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_6_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_6_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_3_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_BIT_5_SHIFT)
#define GPIO_MSK_CNF_3_BIT_5_RANGE                      5:5
#define GPIO_MSK_CNF_3_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_5_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_5_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_3_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_BIT_4_SHIFT)
#define GPIO_MSK_CNF_3_BIT_4_RANGE                      4:4
#define GPIO_MSK_CNF_3_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_4_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_4_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_3_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_BIT_3_SHIFT)
#define GPIO_MSK_CNF_3_BIT_3_RANGE                      3:3
#define GPIO_MSK_CNF_3_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_3_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_3_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_3_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_BIT_2_SHIFT)
#define GPIO_MSK_CNF_3_BIT_2_RANGE                      2:2
#define GPIO_MSK_CNF_3_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_2_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_2_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_3_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_BIT_1_SHIFT)
#define GPIO_MSK_CNF_3_BIT_1_RANGE                      1:1
#define GPIO_MSK_CNF_3_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_1_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_1_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_3_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_CNF_3_BIT_0_SHIFT)
#define GPIO_MSK_CNF_3_BIT_0_RANGE                      0:0
#define GPIO_MSK_CNF_3_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_0_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_0_GPIO                       _MK_ENUM_CONST(1)

// GPIO A-D Masked Output Enable (Masked Writes)

// Register GPIO_MSK_OE_0  
#define GPIO_MSK_OE_0                   _MK_ADDR_CONST(0x810)
#define GPIO_MSK_OE_0_SECURE                    0x0
#define GPIO_MSK_OE_0_WORD_COUNT                        0x1
#define GPIO_MSK_OE_0_RESET_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_0_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_READ_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_0_WRITE_MASK                        _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OE_0_MSK7_SHIFT                        _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_0_MSK7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_MSK7_SHIFT)
#define GPIO_MSK_OE_0_MSK7_RANGE                        15:15
#define GPIO_MSK_OE_0_MSK7_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK7_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_0_MSK6_SHIFT                        _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_0_MSK6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_MSK6_SHIFT)
#define GPIO_MSK_OE_0_MSK6_RANGE                        14:14
#define GPIO_MSK_OE_0_MSK6_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK6_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_0_MSK5_SHIFT                        _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_0_MSK5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_MSK5_SHIFT)
#define GPIO_MSK_OE_0_MSK5_RANGE                        13:13
#define GPIO_MSK_OE_0_MSK5_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK5_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_0_MSK4_SHIFT                        _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_0_MSK4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_MSK4_SHIFT)
#define GPIO_MSK_OE_0_MSK4_RANGE                        12:12
#define GPIO_MSK_OE_0_MSK4_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK4_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_0_MSK3_SHIFT                        _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_0_MSK3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_MSK3_SHIFT)
#define GPIO_MSK_OE_0_MSK3_RANGE                        11:11
#define GPIO_MSK_OE_0_MSK3_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK3_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_0_MSK2_SHIFT                        _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_0_MSK2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_MSK2_SHIFT)
#define GPIO_MSK_OE_0_MSK2_RANGE                        10:10
#define GPIO_MSK_OE_0_MSK2_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK2_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_0_MSK1_SHIFT                        _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_0_MSK1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_MSK1_SHIFT)
#define GPIO_MSK_OE_0_MSK1_RANGE                        9:9
#define GPIO_MSK_OE_0_MSK1_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK1_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_0_MSK0_SHIFT                        _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_0_MSK0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_MSK0_SHIFT)
#define GPIO_MSK_OE_0_MSK0_RANGE                        8:8
#define GPIO_MSK_OE_0_MSK0_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK0_ENABLE                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_0_BIT_7_SHIFT                       _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_0_BIT_7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_BIT_7_SHIFT)
#define GPIO_MSK_OE_0_BIT_7_RANGE                       7:7
#define GPIO_MSK_OE_0_BIT_7_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_7_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_7_DRIVEN                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_0_BIT_6_SHIFT                       _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_0_BIT_6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_BIT_6_SHIFT)
#define GPIO_MSK_OE_0_BIT_6_RANGE                       6:6
#define GPIO_MSK_OE_0_BIT_6_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_6_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_6_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_0_BIT_5_SHIFT                       _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_0_BIT_5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_BIT_5_SHIFT)
#define GPIO_MSK_OE_0_BIT_5_RANGE                       5:5
#define GPIO_MSK_OE_0_BIT_5_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_5_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_5_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_0_BIT_4_SHIFT                       _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_0_BIT_4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_BIT_4_SHIFT)
#define GPIO_MSK_OE_0_BIT_4_RANGE                       4:4
#define GPIO_MSK_OE_0_BIT_4_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_4_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_4_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_0_BIT_3_SHIFT                       _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_0_BIT_3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_BIT_3_SHIFT)
#define GPIO_MSK_OE_0_BIT_3_RANGE                       3:3
#define GPIO_MSK_OE_0_BIT_3_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_3_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_3_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_0_BIT_2_SHIFT                       _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_0_BIT_2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_BIT_2_SHIFT)
#define GPIO_MSK_OE_0_BIT_2_RANGE                       2:2
#define GPIO_MSK_OE_0_BIT_2_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_2_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_2_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_0_BIT_1_SHIFT                       _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_0_BIT_1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_BIT_1_SHIFT)
#define GPIO_MSK_OE_0_BIT_1_RANGE                       1:1
#define GPIO_MSK_OE_0_BIT_1_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_1_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_1_DRIVEN                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_0_BIT_0_SHIFT                       _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_0_BIT_0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_0_BIT_0_SHIFT)
#define GPIO_MSK_OE_0_BIT_0_RANGE                       0:0
#define GPIO_MSK_OE_0_BIT_0_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_0_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_0_DRIVEN                      _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE  
#define GPIO_MSK_OE                     _MK_ADDR_CONST(0x810)
#define GPIO_MSK_OE_SECURE                      0x0
#define GPIO_MSK_OE_WORD_COUNT                  0x1
#define GPIO_MSK_OE_RESET_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_RESET_MASK                  _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_READ_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_WRITE_MASK                  _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OE_MSK7_SHIFT                  _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_MSK7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_MSK7_SHIFT)
#define GPIO_MSK_OE_MSK7_RANGE                  15:15
#define GPIO_MSK_OE_MSK7_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK7_ENABLE                 _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_MSK6_SHIFT                  _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_MSK6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_MSK6_SHIFT)
#define GPIO_MSK_OE_MSK6_RANGE                  14:14
#define GPIO_MSK_OE_MSK6_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK6_ENABLE                 _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_MSK5_SHIFT                  _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_MSK5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_MSK5_SHIFT)
#define GPIO_MSK_OE_MSK5_RANGE                  13:13
#define GPIO_MSK_OE_MSK5_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK5_ENABLE                 _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_MSK4_SHIFT                  _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_MSK4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_MSK4_SHIFT)
#define GPIO_MSK_OE_MSK4_RANGE                  12:12
#define GPIO_MSK_OE_MSK4_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK4_ENABLE                 _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_MSK3_SHIFT                  _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_MSK3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_MSK3_SHIFT)
#define GPIO_MSK_OE_MSK3_RANGE                  11:11
#define GPIO_MSK_OE_MSK3_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK3_ENABLE                 _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_MSK2_SHIFT                  _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_MSK2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_MSK2_SHIFT)
#define GPIO_MSK_OE_MSK2_RANGE                  10:10
#define GPIO_MSK_OE_MSK2_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK2_ENABLE                 _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_MSK1_SHIFT                  _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_MSK1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_MSK1_SHIFT)
#define GPIO_MSK_OE_MSK1_RANGE                  9:9
#define GPIO_MSK_OE_MSK1_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK1_ENABLE                 _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_MSK0_SHIFT                  _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_MSK0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_MSK0_SHIFT)
#define GPIO_MSK_OE_MSK0_RANGE                  8:8
#define GPIO_MSK_OE_MSK0_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK0_ENABLE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_BIT_7_SHIFT                 _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_BIT_7_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_BIT_7_SHIFT)
#define GPIO_MSK_OE_BIT_7_RANGE                 7:7
#define GPIO_MSK_OE_BIT_7_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_7_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_7_DRIVEN                        _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_BIT_6_SHIFT                 _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_BIT_6_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_BIT_6_SHIFT)
#define GPIO_MSK_OE_BIT_6_RANGE                 6:6
#define GPIO_MSK_OE_BIT_6_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_6_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_6_DRIVEN                        _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_BIT_5_SHIFT                 _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_BIT_5_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_BIT_5_SHIFT)
#define GPIO_MSK_OE_BIT_5_RANGE                 5:5
#define GPIO_MSK_OE_BIT_5_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_5_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_5_DRIVEN                        _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_BIT_4_SHIFT                 _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_BIT_4_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_BIT_4_SHIFT)
#define GPIO_MSK_OE_BIT_4_RANGE                 4:4
#define GPIO_MSK_OE_BIT_4_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_4_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_4_DRIVEN                        _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_BIT_3_SHIFT                 _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_BIT_3_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_BIT_3_SHIFT)
#define GPIO_MSK_OE_BIT_3_RANGE                 3:3
#define GPIO_MSK_OE_BIT_3_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_3_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_3_DRIVEN                        _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_BIT_2_SHIFT                 _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_BIT_2_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_BIT_2_SHIFT)
#define GPIO_MSK_OE_BIT_2_RANGE                 2:2
#define GPIO_MSK_OE_BIT_2_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_2_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_2_DRIVEN                        _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_BIT_1_SHIFT                 _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_BIT_1_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_BIT_1_SHIFT)
#define GPIO_MSK_OE_BIT_1_RANGE                 1:1
#define GPIO_MSK_OE_BIT_1_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_1_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_1_DRIVEN                        _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_BIT_0_SHIFT                 _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_BIT_0_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_BIT_0_SHIFT)
#define GPIO_MSK_OE_BIT_0_RANGE                 0:0
#define GPIO_MSK_OE_BIT_0_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_0_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_0_DRIVEN                        _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE_1  
#define GPIO_MSK_OE_1                   _MK_ADDR_CONST(0x814)
#define GPIO_MSK_OE_1_SECURE                    0x0
#define GPIO_MSK_OE_1_WORD_COUNT                        0x1
#define GPIO_MSK_OE_1_RESET_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_1_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_READ_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_1_WRITE_MASK                        _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OE_1_MSK7_SHIFT                        _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_1_MSK7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_MSK7_SHIFT)
#define GPIO_MSK_OE_1_MSK7_RANGE                        15:15
#define GPIO_MSK_OE_1_MSK7_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK7_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_1_MSK6_SHIFT                        _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_1_MSK6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_MSK6_SHIFT)
#define GPIO_MSK_OE_1_MSK6_RANGE                        14:14
#define GPIO_MSK_OE_1_MSK6_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK6_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_1_MSK5_SHIFT                        _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_1_MSK5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_MSK5_SHIFT)
#define GPIO_MSK_OE_1_MSK5_RANGE                        13:13
#define GPIO_MSK_OE_1_MSK5_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK5_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_1_MSK4_SHIFT                        _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_1_MSK4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_MSK4_SHIFT)
#define GPIO_MSK_OE_1_MSK4_RANGE                        12:12
#define GPIO_MSK_OE_1_MSK4_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK4_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_1_MSK3_SHIFT                        _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_1_MSK3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_MSK3_SHIFT)
#define GPIO_MSK_OE_1_MSK3_RANGE                        11:11
#define GPIO_MSK_OE_1_MSK3_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK3_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_1_MSK2_SHIFT                        _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_1_MSK2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_MSK2_SHIFT)
#define GPIO_MSK_OE_1_MSK2_RANGE                        10:10
#define GPIO_MSK_OE_1_MSK2_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK2_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_1_MSK1_SHIFT                        _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_1_MSK1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_MSK1_SHIFT)
#define GPIO_MSK_OE_1_MSK1_RANGE                        9:9
#define GPIO_MSK_OE_1_MSK1_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK1_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_1_MSK0_SHIFT                        _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_1_MSK0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_MSK0_SHIFT)
#define GPIO_MSK_OE_1_MSK0_RANGE                        8:8
#define GPIO_MSK_OE_1_MSK0_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK0_ENABLE                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_1_BIT_7_SHIFT                       _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_1_BIT_7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_BIT_7_SHIFT)
#define GPIO_MSK_OE_1_BIT_7_RANGE                       7:7
#define GPIO_MSK_OE_1_BIT_7_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_7_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_7_DRIVEN                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_1_BIT_6_SHIFT                       _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_1_BIT_6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_BIT_6_SHIFT)
#define GPIO_MSK_OE_1_BIT_6_RANGE                       6:6
#define GPIO_MSK_OE_1_BIT_6_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_6_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_6_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_1_BIT_5_SHIFT                       _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_1_BIT_5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_BIT_5_SHIFT)
#define GPIO_MSK_OE_1_BIT_5_RANGE                       5:5
#define GPIO_MSK_OE_1_BIT_5_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_5_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_5_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_1_BIT_4_SHIFT                       _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_1_BIT_4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_BIT_4_SHIFT)
#define GPIO_MSK_OE_1_BIT_4_RANGE                       4:4
#define GPIO_MSK_OE_1_BIT_4_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_4_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_4_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_1_BIT_3_SHIFT                       _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_1_BIT_3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_BIT_3_SHIFT)
#define GPIO_MSK_OE_1_BIT_3_RANGE                       3:3
#define GPIO_MSK_OE_1_BIT_3_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_3_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_3_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_1_BIT_2_SHIFT                       _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_1_BIT_2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_BIT_2_SHIFT)
#define GPIO_MSK_OE_1_BIT_2_RANGE                       2:2
#define GPIO_MSK_OE_1_BIT_2_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_2_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_2_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_1_BIT_1_SHIFT                       _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_1_BIT_1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_BIT_1_SHIFT)
#define GPIO_MSK_OE_1_BIT_1_RANGE                       1:1
#define GPIO_MSK_OE_1_BIT_1_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_1_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_1_DRIVEN                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_1_BIT_0_SHIFT                       _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_1_BIT_0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_1_BIT_0_SHIFT)
#define GPIO_MSK_OE_1_BIT_0_RANGE                       0:0
#define GPIO_MSK_OE_1_BIT_0_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_0_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_0_DRIVEN                      _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE_2  
#define GPIO_MSK_OE_2                   _MK_ADDR_CONST(0x818)
#define GPIO_MSK_OE_2_SECURE                    0x0
#define GPIO_MSK_OE_2_WORD_COUNT                        0x1
#define GPIO_MSK_OE_2_RESET_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_2_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_READ_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_2_WRITE_MASK                        _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OE_2_MSK7_SHIFT                        _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_2_MSK7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_MSK7_SHIFT)
#define GPIO_MSK_OE_2_MSK7_RANGE                        15:15
#define GPIO_MSK_OE_2_MSK7_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK7_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_2_MSK6_SHIFT                        _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_2_MSK6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_MSK6_SHIFT)
#define GPIO_MSK_OE_2_MSK6_RANGE                        14:14
#define GPIO_MSK_OE_2_MSK6_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK6_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_2_MSK5_SHIFT                        _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_2_MSK5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_MSK5_SHIFT)
#define GPIO_MSK_OE_2_MSK5_RANGE                        13:13
#define GPIO_MSK_OE_2_MSK5_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK5_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_2_MSK4_SHIFT                        _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_2_MSK4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_MSK4_SHIFT)
#define GPIO_MSK_OE_2_MSK4_RANGE                        12:12
#define GPIO_MSK_OE_2_MSK4_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK4_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_2_MSK3_SHIFT                        _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_2_MSK3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_MSK3_SHIFT)
#define GPIO_MSK_OE_2_MSK3_RANGE                        11:11
#define GPIO_MSK_OE_2_MSK3_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK3_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_2_MSK2_SHIFT                        _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_2_MSK2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_MSK2_SHIFT)
#define GPIO_MSK_OE_2_MSK2_RANGE                        10:10
#define GPIO_MSK_OE_2_MSK2_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK2_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_2_MSK1_SHIFT                        _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_2_MSK1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_MSK1_SHIFT)
#define GPIO_MSK_OE_2_MSK1_RANGE                        9:9
#define GPIO_MSK_OE_2_MSK1_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK1_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_2_MSK0_SHIFT                        _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_2_MSK0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_MSK0_SHIFT)
#define GPIO_MSK_OE_2_MSK0_RANGE                        8:8
#define GPIO_MSK_OE_2_MSK0_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK0_ENABLE                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_2_BIT_7_SHIFT                       _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_2_BIT_7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_BIT_7_SHIFT)
#define GPIO_MSK_OE_2_BIT_7_RANGE                       7:7
#define GPIO_MSK_OE_2_BIT_7_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_7_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_7_DRIVEN                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_2_BIT_6_SHIFT                       _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_2_BIT_6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_BIT_6_SHIFT)
#define GPIO_MSK_OE_2_BIT_6_RANGE                       6:6
#define GPIO_MSK_OE_2_BIT_6_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_6_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_6_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_2_BIT_5_SHIFT                       _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_2_BIT_5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_BIT_5_SHIFT)
#define GPIO_MSK_OE_2_BIT_5_RANGE                       5:5
#define GPIO_MSK_OE_2_BIT_5_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_5_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_5_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_2_BIT_4_SHIFT                       _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_2_BIT_4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_BIT_4_SHIFT)
#define GPIO_MSK_OE_2_BIT_4_RANGE                       4:4
#define GPIO_MSK_OE_2_BIT_4_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_4_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_4_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_2_BIT_3_SHIFT                       _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_2_BIT_3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_BIT_3_SHIFT)
#define GPIO_MSK_OE_2_BIT_3_RANGE                       3:3
#define GPIO_MSK_OE_2_BIT_3_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_3_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_3_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_2_BIT_2_SHIFT                       _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_2_BIT_2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_BIT_2_SHIFT)
#define GPIO_MSK_OE_2_BIT_2_RANGE                       2:2
#define GPIO_MSK_OE_2_BIT_2_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_2_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_2_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_2_BIT_1_SHIFT                       _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_2_BIT_1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_BIT_1_SHIFT)
#define GPIO_MSK_OE_2_BIT_1_RANGE                       1:1
#define GPIO_MSK_OE_2_BIT_1_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_1_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_1_DRIVEN                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_2_BIT_0_SHIFT                       _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_2_BIT_0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_2_BIT_0_SHIFT)
#define GPIO_MSK_OE_2_BIT_0_RANGE                       0:0
#define GPIO_MSK_OE_2_BIT_0_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_0_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_0_DRIVEN                      _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE_3  
#define GPIO_MSK_OE_3                   _MK_ADDR_CONST(0x81c)
#define GPIO_MSK_OE_3_SECURE                    0x0
#define GPIO_MSK_OE_3_WORD_COUNT                        0x1
#define GPIO_MSK_OE_3_RESET_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_3_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_READ_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_3_WRITE_MASK                        _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OE_3_MSK7_SHIFT                        _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_3_MSK7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_MSK7_SHIFT)
#define GPIO_MSK_OE_3_MSK7_RANGE                        15:15
#define GPIO_MSK_OE_3_MSK7_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK7_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_3_MSK6_SHIFT                        _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_3_MSK6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_MSK6_SHIFT)
#define GPIO_MSK_OE_3_MSK6_RANGE                        14:14
#define GPIO_MSK_OE_3_MSK6_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK6_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_3_MSK5_SHIFT                        _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_3_MSK5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_MSK5_SHIFT)
#define GPIO_MSK_OE_3_MSK5_RANGE                        13:13
#define GPIO_MSK_OE_3_MSK5_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK5_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_3_MSK4_SHIFT                        _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_3_MSK4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_MSK4_SHIFT)
#define GPIO_MSK_OE_3_MSK4_RANGE                        12:12
#define GPIO_MSK_OE_3_MSK4_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK4_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_3_MSK3_SHIFT                        _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_3_MSK3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_MSK3_SHIFT)
#define GPIO_MSK_OE_3_MSK3_RANGE                        11:11
#define GPIO_MSK_OE_3_MSK3_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK3_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_3_MSK2_SHIFT                        _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_3_MSK2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_MSK2_SHIFT)
#define GPIO_MSK_OE_3_MSK2_RANGE                        10:10
#define GPIO_MSK_OE_3_MSK2_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK2_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_3_MSK1_SHIFT                        _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_3_MSK1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_MSK1_SHIFT)
#define GPIO_MSK_OE_3_MSK1_RANGE                        9:9
#define GPIO_MSK_OE_3_MSK1_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK1_ENABLE                       _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OE_3_MSK0_SHIFT                        _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_3_MSK0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_MSK0_SHIFT)
#define GPIO_MSK_OE_3_MSK0_RANGE                        8:8
#define GPIO_MSK_OE_3_MSK0_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK0_ENABLE                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_3_BIT_7_SHIFT                       _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_3_BIT_7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_BIT_7_SHIFT)
#define GPIO_MSK_OE_3_BIT_7_RANGE                       7:7
#define GPIO_MSK_OE_3_BIT_7_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_7_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_7_DRIVEN                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_3_BIT_6_SHIFT                       _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_3_BIT_6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_BIT_6_SHIFT)
#define GPIO_MSK_OE_3_BIT_6_RANGE                       6:6
#define GPIO_MSK_OE_3_BIT_6_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_6_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_6_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_3_BIT_5_SHIFT                       _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_3_BIT_5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_BIT_5_SHIFT)
#define GPIO_MSK_OE_3_BIT_5_RANGE                       5:5
#define GPIO_MSK_OE_3_BIT_5_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_5_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_5_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_3_BIT_4_SHIFT                       _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_3_BIT_4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_BIT_4_SHIFT)
#define GPIO_MSK_OE_3_BIT_4_RANGE                       4:4
#define GPIO_MSK_OE_3_BIT_4_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_4_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_4_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_3_BIT_3_SHIFT                       _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_3_BIT_3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_BIT_3_SHIFT)
#define GPIO_MSK_OE_3_BIT_3_RANGE                       3:3
#define GPIO_MSK_OE_3_BIT_3_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_3_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_3_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_3_BIT_2_SHIFT                       _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_3_BIT_2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_BIT_2_SHIFT)
#define GPIO_MSK_OE_3_BIT_2_RANGE                       2:2
#define GPIO_MSK_OE_3_BIT_2_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_2_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_2_DRIVEN                      _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OE_3_BIT_1_SHIFT                       _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_3_BIT_1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_BIT_1_SHIFT)
#define GPIO_MSK_OE_3_BIT_1_RANGE                       1:1
#define GPIO_MSK_OE_3_BIT_1_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_1_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_1_DRIVEN                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OE_3_BIT_0_SHIFT                       _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_3_BIT_0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OE_3_BIT_0_SHIFT)
#define GPIO_MSK_OE_3_BIT_0_RANGE                       0:0
#define GPIO_MSK_OE_3_BIT_0_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_0_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_0_DRIVEN                      _MK_ENUM_CONST(1)

// GPIO A-D Masked Output Enable (Masked Writes)

// Register GPIO_MSK_OUT_0  
#define GPIO_MSK_OUT_0                  _MK_ADDR_CONST(0x820)
#define GPIO_MSK_OUT_0_SECURE                   0x0
#define GPIO_MSK_OUT_0_WORD_COUNT                       0x1
#define GPIO_MSK_OUT_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_0_WRITE_MASK                       _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OUT_0_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_0_MSK7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_MSK7_SHIFT)
#define GPIO_MSK_OUT_0_MSK7_RANGE                       15:15
#define GPIO_MSK_OUT_0_MSK7_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK7_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_0_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_0_MSK6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_MSK6_SHIFT)
#define GPIO_MSK_OUT_0_MSK6_RANGE                       14:14
#define GPIO_MSK_OUT_0_MSK6_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK6_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_0_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_0_MSK5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_MSK5_SHIFT)
#define GPIO_MSK_OUT_0_MSK5_RANGE                       13:13
#define GPIO_MSK_OUT_0_MSK5_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK5_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_0_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_0_MSK4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_MSK4_SHIFT)
#define GPIO_MSK_OUT_0_MSK4_RANGE                       12:12
#define GPIO_MSK_OUT_0_MSK4_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK4_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_0_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_0_MSK3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_MSK3_SHIFT)
#define GPIO_MSK_OUT_0_MSK3_RANGE                       11:11
#define GPIO_MSK_OUT_0_MSK3_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK3_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_0_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_0_MSK2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_MSK2_SHIFT)
#define GPIO_MSK_OUT_0_MSK2_RANGE                       10:10
#define GPIO_MSK_OUT_0_MSK2_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK2_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_0_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_0_MSK1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_MSK1_SHIFT)
#define GPIO_MSK_OUT_0_MSK1_RANGE                       9:9
#define GPIO_MSK_OUT_0_MSK1_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK1_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_0_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_0_MSK0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_MSK0_SHIFT)
#define GPIO_MSK_OUT_0_MSK0_RANGE                       8:8
#define GPIO_MSK_OUT_0_MSK0_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK0_ENABLE                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_0_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_BIT_7_SHIFT)
#define GPIO_MSK_OUT_0_BIT_7_RANGE                      7:7
#define GPIO_MSK_OUT_0_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_7_HIGH                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_0_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_BIT_6_SHIFT)
#define GPIO_MSK_OUT_0_BIT_6_RANGE                      6:6
#define GPIO_MSK_OUT_0_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_6_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_0_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_BIT_5_SHIFT)
#define GPIO_MSK_OUT_0_BIT_5_RANGE                      5:5
#define GPIO_MSK_OUT_0_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_5_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_0_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_BIT_4_SHIFT)
#define GPIO_MSK_OUT_0_BIT_4_RANGE                      4:4
#define GPIO_MSK_OUT_0_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_4_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_0_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_BIT_3_SHIFT)
#define GPIO_MSK_OUT_0_BIT_3_RANGE                      3:3
#define GPIO_MSK_OUT_0_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_3_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_0_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_BIT_2_SHIFT)
#define GPIO_MSK_OUT_0_BIT_2_RANGE                      2:2
#define GPIO_MSK_OUT_0_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_2_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_0_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_BIT_1_SHIFT)
#define GPIO_MSK_OUT_0_BIT_1_RANGE                      1:1
#define GPIO_MSK_OUT_0_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_1_HIGH                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_0_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_0_BIT_0_SHIFT)
#define GPIO_MSK_OUT_0_BIT_0_RANGE                      0:0
#define GPIO_MSK_OUT_0_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT  
#define GPIO_MSK_OUT                    _MK_ADDR_CONST(0x820)
#define GPIO_MSK_OUT_SECURE                     0x0
#define GPIO_MSK_OUT_WORD_COUNT                         0x1
#define GPIO_MSK_OUT_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_RESET_MASK                         _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_WRITE_MASK                         _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OUT_MSK7_SHIFT                 _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_MSK7_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_MSK7_SHIFT)
#define GPIO_MSK_OUT_MSK7_RANGE                 15:15
#define GPIO_MSK_OUT_MSK7_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK7_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_MSK6_SHIFT                 _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_MSK6_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_MSK6_SHIFT)
#define GPIO_MSK_OUT_MSK6_RANGE                 14:14
#define GPIO_MSK_OUT_MSK6_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK6_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_MSK5_SHIFT                 _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_MSK5_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_MSK5_SHIFT)
#define GPIO_MSK_OUT_MSK5_RANGE                 13:13
#define GPIO_MSK_OUT_MSK5_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK5_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_MSK4_SHIFT                 _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_MSK4_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_MSK4_SHIFT)
#define GPIO_MSK_OUT_MSK4_RANGE                 12:12
#define GPIO_MSK_OUT_MSK4_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK4_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_MSK3_SHIFT                 _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_MSK3_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_MSK3_SHIFT)
#define GPIO_MSK_OUT_MSK3_RANGE                 11:11
#define GPIO_MSK_OUT_MSK3_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK3_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_MSK2_SHIFT                 _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_MSK2_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_MSK2_SHIFT)
#define GPIO_MSK_OUT_MSK2_RANGE                 10:10
#define GPIO_MSK_OUT_MSK2_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK2_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_MSK1_SHIFT                 _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_MSK1_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_MSK1_SHIFT)
#define GPIO_MSK_OUT_MSK1_RANGE                 9:9
#define GPIO_MSK_OUT_MSK1_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK1_ENABLE                        _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_MSK0_SHIFT                 _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_MSK0_FIELD                 (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_MSK0_SHIFT)
#define GPIO_MSK_OUT_MSK0_RANGE                 8:8
#define GPIO_MSK_OUT_MSK0_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK0_ENABLE                        _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_BIT_7_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_BIT_7_SHIFT)
#define GPIO_MSK_OUT_BIT_7_RANGE                        7:7
#define GPIO_MSK_OUT_BIT_7_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_7_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_7_HIGH                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_BIT_6_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_BIT_6_SHIFT)
#define GPIO_MSK_OUT_BIT_6_RANGE                        6:6
#define GPIO_MSK_OUT_BIT_6_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_6_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_6_HIGH                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_BIT_5_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_BIT_5_SHIFT)
#define GPIO_MSK_OUT_BIT_5_RANGE                        5:5
#define GPIO_MSK_OUT_BIT_5_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_5_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_5_HIGH                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_BIT_4_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_BIT_4_SHIFT)
#define GPIO_MSK_OUT_BIT_4_RANGE                        4:4
#define GPIO_MSK_OUT_BIT_4_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_4_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_4_HIGH                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_BIT_3_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_BIT_3_SHIFT)
#define GPIO_MSK_OUT_BIT_3_RANGE                        3:3
#define GPIO_MSK_OUT_BIT_3_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_3_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_3_HIGH                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_BIT_2_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_BIT_2_SHIFT)
#define GPIO_MSK_OUT_BIT_2_RANGE                        2:2
#define GPIO_MSK_OUT_BIT_2_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_2_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_2_HIGH                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_BIT_1_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_BIT_1_SHIFT)
#define GPIO_MSK_OUT_BIT_1_RANGE                        1:1
#define GPIO_MSK_OUT_BIT_1_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_1_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_1_HIGH                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_BIT_0_FIELD                        (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_BIT_0_SHIFT)
#define GPIO_MSK_OUT_BIT_0_RANGE                        0:0
#define GPIO_MSK_OUT_BIT_0_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_0_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_0_HIGH                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT_1  
#define GPIO_MSK_OUT_1                  _MK_ADDR_CONST(0x824)
#define GPIO_MSK_OUT_1_SECURE                   0x0
#define GPIO_MSK_OUT_1_WORD_COUNT                       0x1
#define GPIO_MSK_OUT_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_1_WRITE_MASK                       _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OUT_1_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_1_MSK7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_MSK7_SHIFT)
#define GPIO_MSK_OUT_1_MSK7_RANGE                       15:15
#define GPIO_MSK_OUT_1_MSK7_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK7_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_1_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_1_MSK6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_MSK6_SHIFT)
#define GPIO_MSK_OUT_1_MSK6_RANGE                       14:14
#define GPIO_MSK_OUT_1_MSK6_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK6_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_1_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_1_MSK5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_MSK5_SHIFT)
#define GPIO_MSK_OUT_1_MSK5_RANGE                       13:13
#define GPIO_MSK_OUT_1_MSK5_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK5_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_1_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_1_MSK4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_MSK4_SHIFT)
#define GPIO_MSK_OUT_1_MSK4_RANGE                       12:12
#define GPIO_MSK_OUT_1_MSK4_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK4_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_1_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_1_MSK3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_MSK3_SHIFT)
#define GPIO_MSK_OUT_1_MSK3_RANGE                       11:11
#define GPIO_MSK_OUT_1_MSK3_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK3_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_1_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_1_MSK2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_MSK2_SHIFT)
#define GPIO_MSK_OUT_1_MSK2_RANGE                       10:10
#define GPIO_MSK_OUT_1_MSK2_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK2_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_1_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_1_MSK1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_MSK1_SHIFT)
#define GPIO_MSK_OUT_1_MSK1_RANGE                       9:9
#define GPIO_MSK_OUT_1_MSK1_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK1_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_1_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_1_MSK0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_MSK0_SHIFT)
#define GPIO_MSK_OUT_1_MSK0_RANGE                       8:8
#define GPIO_MSK_OUT_1_MSK0_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK0_ENABLE                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_1_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_BIT_7_SHIFT)
#define GPIO_MSK_OUT_1_BIT_7_RANGE                      7:7
#define GPIO_MSK_OUT_1_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_7_HIGH                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_1_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_BIT_6_SHIFT)
#define GPIO_MSK_OUT_1_BIT_6_RANGE                      6:6
#define GPIO_MSK_OUT_1_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_6_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_1_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_BIT_5_SHIFT)
#define GPIO_MSK_OUT_1_BIT_5_RANGE                      5:5
#define GPIO_MSK_OUT_1_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_5_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_1_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_BIT_4_SHIFT)
#define GPIO_MSK_OUT_1_BIT_4_RANGE                      4:4
#define GPIO_MSK_OUT_1_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_4_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_1_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_BIT_3_SHIFT)
#define GPIO_MSK_OUT_1_BIT_3_RANGE                      3:3
#define GPIO_MSK_OUT_1_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_3_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_1_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_BIT_2_SHIFT)
#define GPIO_MSK_OUT_1_BIT_2_RANGE                      2:2
#define GPIO_MSK_OUT_1_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_2_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_1_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_BIT_1_SHIFT)
#define GPIO_MSK_OUT_1_BIT_1_RANGE                      1:1
#define GPIO_MSK_OUT_1_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_1_HIGH                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_1_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_1_BIT_0_SHIFT)
#define GPIO_MSK_OUT_1_BIT_0_RANGE                      0:0
#define GPIO_MSK_OUT_1_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT_2  
#define GPIO_MSK_OUT_2                  _MK_ADDR_CONST(0x828)
#define GPIO_MSK_OUT_2_SECURE                   0x0
#define GPIO_MSK_OUT_2_WORD_COUNT                       0x1
#define GPIO_MSK_OUT_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_2_WRITE_MASK                       _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OUT_2_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_2_MSK7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_MSK7_SHIFT)
#define GPIO_MSK_OUT_2_MSK7_RANGE                       15:15
#define GPIO_MSK_OUT_2_MSK7_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK7_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_2_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_2_MSK6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_MSK6_SHIFT)
#define GPIO_MSK_OUT_2_MSK6_RANGE                       14:14
#define GPIO_MSK_OUT_2_MSK6_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK6_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_2_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_2_MSK5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_MSK5_SHIFT)
#define GPIO_MSK_OUT_2_MSK5_RANGE                       13:13
#define GPIO_MSK_OUT_2_MSK5_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK5_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_2_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_2_MSK4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_MSK4_SHIFT)
#define GPIO_MSK_OUT_2_MSK4_RANGE                       12:12
#define GPIO_MSK_OUT_2_MSK4_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK4_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_2_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_2_MSK3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_MSK3_SHIFT)
#define GPIO_MSK_OUT_2_MSK3_RANGE                       11:11
#define GPIO_MSK_OUT_2_MSK3_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK3_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_2_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_2_MSK2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_MSK2_SHIFT)
#define GPIO_MSK_OUT_2_MSK2_RANGE                       10:10
#define GPIO_MSK_OUT_2_MSK2_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK2_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_2_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_2_MSK1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_MSK1_SHIFT)
#define GPIO_MSK_OUT_2_MSK1_RANGE                       9:9
#define GPIO_MSK_OUT_2_MSK1_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK1_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_2_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_2_MSK0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_MSK0_SHIFT)
#define GPIO_MSK_OUT_2_MSK0_RANGE                       8:8
#define GPIO_MSK_OUT_2_MSK0_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK0_ENABLE                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_2_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_BIT_7_SHIFT)
#define GPIO_MSK_OUT_2_BIT_7_RANGE                      7:7
#define GPIO_MSK_OUT_2_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_7_HIGH                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_2_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_BIT_6_SHIFT)
#define GPIO_MSK_OUT_2_BIT_6_RANGE                      6:6
#define GPIO_MSK_OUT_2_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_6_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_2_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_BIT_5_SHIFT)
#define GPIO_MSK_OUT_2_BIT_5_RANGE                      5:5
#define GPIO_MSK_OUT_2_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_5_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_2_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_BIT_4_SHIFT)
#define GPIO_MSK_OUT_2_BIT_4_RANGE                      4:4
#define GPIO_MSK_OUT_2_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_4_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_2_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_BIT_3_SHIFT)
#define GPIO_MSK_OUT_2_BIT_3_RANGE                      3:3
#define GPIO_MSK_OUT_2_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_3_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_2_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_BIT_2_SHIFT)
#define GPIO_MSK_OUT_2_BIT_2_RANGE                      2:2
#define GPIO_MSK_OUT_2_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_2_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_2_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_BIT_1_SHIFT)
#define GPIO_MSK_OUT_2_BIT_1_RANGE                      1:1
#define GPIO_MSK_OUT_2_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_1_HIGH                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_2_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_2_BIT_0_SHIFT)
#define GPIO_MSK_OUT_2_BIT_0_RANGE                      0:0
#define GPIO_MSK_OUT_2_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT_3  
#define GPIO_MSK_OUT_3                  _MK_ADDR_CONST(0x82c)
#define GPIO_MSK_OUT_3_SECURE                   0x0
#define GPIO_MSK_OUT_3_WORD_COUNT                       0x1
#define GPIO_MSK_OUT_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_3_WRITE_MASK                       _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_OUT_3_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_3_MSK7_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_MSK7_SHIFT)
#define GPIO_MSK_OUT_3_MSK7_RANGE                       15:15
#define GPIO_MSK_OUT_3_MSK7_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK7_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_3_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_3_MSK6_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_MSK6_SHIFT)
#define GPIO_MSK_OUT_3_MSK6_RANGE                       14:14
#define GPIO_MSK_OUT_3_MSK6_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK6_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_3_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_3_MSK5_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_MSK5_SHIFT)
#define GPIO_MSK_OUT_3_MSK5_RANGE                       13:13
#define GPIO_MSK_OUT_3_MSK5_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK5_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_3_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_3_MSK4_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_MSK4_SHIFT)
#define GPIO_MSK_OUT_3_MSK4_RANGE                       12:12
#define GPIO_MSK_OUT_3_MSK4_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK4_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_3_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_3_MSK3_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_MSK3_SHIFT)
#define GPIO_MSK_OUT_3_MSK3_RANGE                       11:11
#define GPIO_MSK_OUT_3_MSK3_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK3_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_3_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_3_MSK2_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_MSK2_SHIFT)
#define GPIO_MSK_OUT_3_MSK2_RANGE                       10:10
#define GPIO_MSK_OUT_3_MSK2_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK2_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_3_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_3_MSK1_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_MSK1_SHIFT)
#define GPIO_MSK_OUT_3_MSK1_RANGE                       9:9
#define GPIO_MSK_OUT_3_MSK1_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK1_ENABLE                      _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_OUT_3_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_3_MSK0_FIELD                       (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_MSK0_SHIFT)
#define GPIO_MSK_OUT_3_MSK0_RANGE                       8:8
#define GPIO_MSK_OUT_3_MSK0_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK0_ENABLE                      _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_3_BIT_7_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_BIT_7_SHIFT)
#define GPIO_MSK_OUT_3_BIT_7_RANGE                      7:7
#define GPIO_MSK_OUT_3_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_7_HIGH                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_3_BIT_6_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_BIT_6_SHIFT)
#define GPIO_MSK_OUT_3_BIT_6_RANGE                      6:6
#define GPIO_MSK_OUT_3_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_6_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_3_BIT_5_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_BIT_5_SHIFT)
#define GPIO_MSK_OUT_3_BIT_5_RANGE                      5:5
#define GPIO_MSK_OUT_3_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_5_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_3_BIT_4_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_BIT_4_SHIFT)
#define GPIO_MSK_OUT_3_BIT_4_RANGE                      4:4
#define GPIO_MSK_OUT_3_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_4_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_3_BIT_3_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_BIT_3_SHIFT)
#define GPIO_MSK_OUT_3_BIT_3_RANGE                      3:3
#define GPIO_MSK_OUT_3_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_3_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_3_BIT_2_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_BIT_2_SHIFT)
#define GPIO_MSK_OUT_3_BIT_2_RANGE                      2:2
#define GPIO_MSK_OUT_3_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_2_HIGH                       _MK_ENUM_CONST(1)

//
#define GPIO_MSK_OUT_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_3_BIT_1_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_BIT_1_SHIFT)
#define GPIO_MSK_OUT_3_BIT_1_RANGE                      1:1
#define GPIO_MSK_OUT_3_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_1_HIGH                       _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_OUT_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_3_BIT_0_FIELD                      (_MK_MASK_CONST(0x1) << GPIO_MSK_OUT_3_BIT_0_SHIFT)
#define GPIO_MSK_OUT_3_BIT_0_RANGE                      0:0
#define GPIO_MSK_OUT_3_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Reserved address 2096 [0x830] 

// Reserved address 2100 [0x834] 

// Reserved address 2104 [0x838] 

// Reserved address 2108 [0x83c] 
// GPIO A-D Masked Interrupt Status (Masked Clears)

// Register GPIO_MSK_INT_STA_0  
#define GPIO_MSK_INT_STA_0                      _MK_ADDR_CONST(0x840)
#define GPIO_MSK_INT_STA_0_SECURE                       0x0
#define GPIO_MSK_INT_STA_0_WORD_COUNT                   0x1
#define GPIO_MSK_INT_STA_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_0_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_0_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_0_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_STA_0_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_0_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_0_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_STA_0_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_0_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_0_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_STA_0_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_0_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_0_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_STA_0_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_0_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_0_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_STA_0_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_0_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_0_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_STA_0_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_0_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_0_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_STA_0_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_0_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_0_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_STA_0_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK0_ENABLE                  _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_0_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_STA_0_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_7_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_7_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_0_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_STA_0_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_6_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_6_ACTIVE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_0_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_STA_0_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_5_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_5_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_0_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_STA_0_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_4_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_4_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_0_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_STA_0_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_3_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_3_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_0_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_STA_0_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_2_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_2_ACTIVE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_0_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_STA_0_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_1_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_1_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_0_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_STA_0_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_0_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_0_ACTIVE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_STA  
#define GPIO_MSK_INT_STA                        _MK_ADDR_CONST(0x840)
#define GPIO_MSK_INT_STA_SECURE                         0x0
#define GPIO_MSK_INT_STA_WORD_COUNT                     0x1
#define GPIO_MSK_INT_STA_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_RESET_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_WRITE_MASK                     _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_MSK7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_MSK7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_MSK7_RANGE                     15:15
#define GPIO_MSK_INT_STA_MSK7_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK7_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK7_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_MSK6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_MSK6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_MSK6_RANGE                     14:14
#define GPIO_MSK_INT_STA_MSK6_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK6_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK6_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_MSK5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_MSK5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_MSK5_RANGE                     13:13
#define GPIO_MSK_INT_STA_MSK5_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK5_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK5_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_MSK4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_MSK4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_MSK4_RANGE                     12:12
#define GPIO_MSK_INT_STA_MSK4_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK4_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK4_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_MSK3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_MSK3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_MSK3_RANGE                     11:11
#define GPIO_MSK_INT_STA_MSK3_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK3_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK3_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_MSK2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_MSK2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_MSK2_RANGE                     10:10
#define GPIO_MSK_INT_STA_MSK2_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK2_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK2_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_MSK1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_MSK1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_MSK1_RANGE                     9:9
#define GPIO_MSK_INT_STA_MSK1_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK1_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK1_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_MSK0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_MSK0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_MSK0_RANGE                     8:8
#define GPIO_MSK_INT_STA_MSK0_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK0_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK0_ENABLE                    _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_BIT_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_BIT_7_RANGE                    7:7
#define GPIO_MSK_INT_STA_BIT_7_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_7_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_7_ACTIVE                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_BIT_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_BIT_6_RANGE                    6:6
#define GPIO_MSK_INT_STA_BIT_6_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_6_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_6_ACTIVE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_BIT_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_BIT_5_RANGE                    5:5
#define GPIO_MSK_INT_STA_BIT_5_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_5_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_5_ACTIVE                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_BIT_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_BIT_4_RANGE                    4:4
#define GPIO_MSK_INT_STA_BIT_4_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_4_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_4_ACTIVE                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_BIT_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_BIT_3_RANGE                    3:3
#define GPIO_MSK_INT_STA_BIT_3_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_3_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_3_ACTIVE                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_BIT_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_BIT_2_RANGE                    2:2
#define GPIO_MSK_INT_STA_BIT_2_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_2_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_2_ACTIVE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_BIT_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_BIT_1_RANGE                    1:1
#define GPIO_MSK_INT_STA_BIT_1_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_1_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_1_ACTIVE                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_BIT_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_BIT_0_RANGE                    0:0
#define GPIO_MSK_INT_STA_BIT_0_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_0_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_0_ACTIVE                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_STA_1  
#define GPIO_MSK_INT_STA_1                      _MK_ADDR_CONST(0x844)
#define GPIO_MSK_INT_STA_1_SECURE                       0x0
#define GPIO_MSK_INT_STA_1_WORD_COUNT                   0x1
#define GPIO_MSK_INT_STA_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_1_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_1_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_1_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_STA_1_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_1_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_1_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_STA_1_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_1_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_1_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_STA_1_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_1_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_1_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_STA_1_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_1_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_1_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_STA_1_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_1_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_1_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_STA_1_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_1_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_1_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_STA_1_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_1_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_1_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_STA_1_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK0_ENABLE                  _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_1_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_STA_1_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_7_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_7_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_1_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_STA_1_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_6_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_6_ACTIVE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_1_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_STA_1_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_5_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_5_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_1_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_STA_1_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_4_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_4_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_1_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_STA_1_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_3_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_3_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_1_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_STA_1_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_2_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_2_ACTIVE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_1_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_STA_1_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_1_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_1_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_1_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_STA_1_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_0_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_0_ACTIVE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_STA_2  
#define GPIO_MSK_INT_STA_2                      _MK_ADDR_CONST(0x848)
#define GPIO_MSK_INT_STA_2_SECURE                       0x0
#define GPIO_MSK_INT_STA_2_WORD_COUNT                   0x1
#define GPIO_MSK_INT_STA_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_2_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_2_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_2_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_STA_2_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_2_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_2_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_STA_2_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_2_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_2_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_STA_2_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_2_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_2_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_STA_2_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_2_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_2_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_STA_2_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_2_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_2_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_STA_2_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_2_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_2_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_STA_2_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_2_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_2_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_STA_2_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK0_ENABLE                  _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_2_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_STA_2_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_7_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_7_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_2_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_STA_2_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_6_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_6_ACTIVE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_2_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_STA_2_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_5_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_5_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_2_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_STA_2_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_4_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_4_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_2_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_STA_2_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_3_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_3_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_2_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_STA_2_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_2_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_2_ACTIVE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_2_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_STA_2_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_1_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_1_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_2_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_STA_2_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_0_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_0_ACTIVE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_STA_3  
#define GPIO_MSK_INT_STA_3                      _MK_ADDR_CONST(0x84c)
#define GPIO_MSK_INT_STA_3_SECURE                       0x0
#define GPIO_MSK_INT_STA_3_WORD_COUNT                   0x1
#define GPIO_MSK_INT_STA_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_3_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_3_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_3_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_STA_3_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_3_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_3_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_STA_3_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_3_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_3_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_STA_3_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_3_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_3_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_STA_3_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_3_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_3_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_STA_3_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_3_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_3_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_STA_3_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_3_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_3_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_STA_3_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_STA_3_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_3_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_STA_3_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK0_ENABLE                  _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_3_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_STA_3_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_7_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_7_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_3_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_STA_3_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_6_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_6_ACTIVE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_3_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_STA_3_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_5_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_5_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_3_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_STA_3_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_4_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_4_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_3_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_STA_3_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_3_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_3_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_3_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_STA_3_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_2_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_2_ACTIVE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_STA_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_3_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_STA_3_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_1_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_1_ACTIVE                 _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_STA_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_STA_3_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_STA_3_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_0_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_0_ACTIVE                 _MK_ENUM_CONST(1)

// GPIO A-D Masked Interrupt Enable (Masked Writes)

// Register GPIO_MSK_INT_ENB_0  
#define GPIO_MSK_INT_ENB_0                      _MK_ADDR_CONST(0x850)
#define GPIO_MSK_INT_ENB_0_SECURE                       0x0
#define GPIO_MSK_INT_ENB_0_WORD_COUNT                   0x1
#define GPIO_MSK_INT_ENB_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_0_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_0_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_0_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_ENB_0_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_0_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_0_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_ENB_0_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_0_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_0_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_ENB_0_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_0_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_0_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_ENB_0_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_0_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_0_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_ENB_0_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_0_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_0_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_ENB_0_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_0_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_0_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_ENB_0_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_0_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_0_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_ENB_0_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK0_ENABLE                  _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_0_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_ENB_0_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_7_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_0_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_ENB_0_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_6_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_0_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_ENB_0_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_5_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_0_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_ENB_0_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_4_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_0_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_ENB_0_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_3_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_0_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_ENB_0_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_2_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_0_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_ENB_0_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_1_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_0_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_ENB_0_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_0_ENABLE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB  
#define GPIO_MSK_INT_ENB                        _MK_ADDR_CONST(0x850)
#define GPIO_MSK_INT_ENB_SECURE                         0x0
#define GPIO_MSK_INT_ENB_WORD_COUNT                     0x1
#define GPIO_MSK_INT_ENB_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_RESET_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_WRITE_MASK                     _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_MSK7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_MSK7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_MSK7_RANGE                     15:15
#define GPIO_MSK_INT_ENB_MSK7_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK7_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK7_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_MSK6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_MSK6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_MSK6_RANGE                     14:14
#define GPIO_MSK_INT_ENB_MSK6_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK6_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK6_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_MSK5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_MSK5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_MSK5_RANGE                     13:13
#define GPIO_MSK_INT_ENB_MSK5_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK5_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK5_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_MSK4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_MSK4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_MSK4_RANGE                     12:12
#define GPIO_MSK_INT_ENB_MSK4_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK4_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK4_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_MSK3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_MSK3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_MSK3_RANGE                     11:11
#define GPIO_MSK_INT_ENB_MSK3_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK3_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK3_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_MSK2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_MSK2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_MSK2_RANGE                     10:10
#define GPIO_MSK_INT_ENB_MSK2_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK2_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK2_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_MSK1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_MSK1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_MSK1_RANGE                     9:9
#define GPIO_MSK_INT_ENB_MSK1_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK1_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK1_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_MSK0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_MSK0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_MSK0_RANGE                     8:8
#define GPIO_MSK_INT_ENB_MSK0_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK0_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK0_ENABLE                    _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_BIT_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_7_RANGE                    7:7
#define GPIO_MSK_INT_ENB_BIT_7_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_7_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_7_ENABLE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_BIT_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_6_RANGE                    6:6
#define GPIO_MSK_INT_ENB_BIT_6_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_6_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_6_ENABLE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_BIT_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_5_RANGE                    5:5
#define GPIO_MSK_INT_ENB_BIT_5_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_5_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_5_ENABLE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_BIT_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_4_RANGE                    4:4
#define GPIO_MSK_INT_ENB_BIT_4_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_4_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_4_ENABLE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_BIT_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_3_RANGE                    3:3
#define GPIO_MSK_INT_ENB_BIT_3_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_3_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_3_ENABLE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_BIT_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_2_RANGE                    2:2
#define GPIO_MSK_INT_ENB_BIT_2_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_2_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_2_ENABLE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_BIT_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_1_RANGE                    1:1
#define GPIO_MSK_INT_ENB_BIT_1_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_1_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_1_ENABLE                   _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_0_RANGE                    0:0
#define GPIO_MSK_INT_ENB_BIT_0_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_0_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_0_ENABLE                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB_1  
#define GPIO_MSK_INT_ENB_1                      _MK_ADDR_CONST(0x854)
#define GPIO_MSK_INT_ENB_1_SECURE                       0x0
#define GPIO_MSK_INT_ENB_1_WORD_COUNT                   0x1
#define GPIO_MSK_INT_ENB_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_1_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_1_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_1_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_ENB_1_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_1_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_1_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_ENB_1_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_1_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_1_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_ENB_1_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_1_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_1_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_ENB_1_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_1_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_1_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_ENB_1_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_1_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_1_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_ENB_1_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_1_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_1_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_ENB_1_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_1_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_1_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_ENB_1_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK0_ENABLE                  _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_1_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_ENB_1_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_7_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_1_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_ENB_1_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_6_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_1_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_ENB_1_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_5_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_1_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_ENB_1_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_4_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_1_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_ENB_1_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_3_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_1_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_ENB_1_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_2_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_1_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_ENB_1_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_1_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_1_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_ENB_1_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_0_ENABLE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB_2  
#define GPIO_MSK_INT_ENB_2                      _MK_ADDR_CONST(0x858)
#define GPIO_MSK_INT_ENB_2_SECURE                       0x0
#define GPIO_MSK_INT_ENB_2_WORD_COUNT                   0x1
#define GPIO_MSK_INT_ENB_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_2_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_2_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_2_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_ENB_2_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_2_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_2_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_ENB_2_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_2_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_2_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_ENB_2_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_2_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_2_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_ENB_2_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_2_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_2_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_ENB_2_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_2_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_2_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_ENB_2_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_2_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_2_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_ENB_2_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_2_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_2_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_ENB_2_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK0_ENABLE                  _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_2_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_ENB_2_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_7_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_2_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_ENB_2_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_6_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_2_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_ENB_2_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_5_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_2_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_ENB_2_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_4_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_2_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_ENB_2_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_3_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_2_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_ENB_2_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_2_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_2_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_ENB_2_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_1_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_2_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_ENB_2_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_0_ENABLE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB_3  
#define GPIO_MSK_INT_ENB_3                      _MK_ADDR_CONST(0x85c)
#define GPIO_MSK_INT_ENB_3_SECURE                       0x0
#define GPIO_MSK_INT_ENB_3_WORD_COUNT                   0x1
#define GPIO_MSK_INT_ENB_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_3_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_3_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_3_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_ENB_3_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_3_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_3_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_ENB_3_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_3_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_3_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_ENB_3_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_3_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_3_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_ENB_3_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_3_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_3_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_ENB_3_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_3_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_3_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_ENB_3_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_3_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_3_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_ENB_3_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_ENB_3_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_3_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_ENB_3_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK0_ENABLE                  _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_3_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_ENB_3_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_7_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_3_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_ENB_3_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_6_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_3_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_ENB_3_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_5_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_3_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_ENB_3_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_4_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_3_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_ENB_3_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_3_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_3_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_ENB_3_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_2_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_3_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_ENB_3_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_1_ENABLE                 _MK_ENUM_CONST(1)

//
#define GPIO_MSK_INT_ENB_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_ENB_3_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_ENB_3_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_0_ENABLE                 _MK_ENUM_CONST(1)

// GPIO A-D Masked Write Interrupt Activation Levels

// Register GPIO_MSK_INT_LVL_0  
#define GPIO_MSK_INT_LVL_0                      _MK_ADDR_CONST(0x860)
#define GPIO_MSK_INT_LVL_0_SECURE                       0x0
#define GPIO_MSK_INT_LVL_0_WORD_COUNT                   0x1
#define GPIO_MSK_INT_LVL_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_0_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_0_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_0_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_LVL_0_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_0_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_0_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_LVL_0_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_0_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_0_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_LVL_0_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_0_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_0_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_LVL_0_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_0_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_0_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_LVL_0_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_0_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_0_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_LVL_0_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_0_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_0_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_LVL_0_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_0_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_0_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_LVL_0_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK0_ENABLE                  _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_0_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_LVL_0_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_7_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_0_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_LVL_0_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_6_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_0_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_LVL_0_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_5_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_0_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_LVL_0_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_4_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_0_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_LVL_0_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_3_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_0_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_LVL_0_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_2_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_0_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_LVL_0_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_1_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_0_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_LVL_0_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL  
#define GPIO_MSK_INT_LVL                        _MK_ADDR_CONST(0x860)
#define GPIO_MSK_INT_LVL_SECURE                         0x0
#define GPIO_MSK_INT_LVL_WORD_COUNT                     0x1
#define GPIO_MSK_INT_LVL_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_RESET_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_WRITE_MASK                     _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_MSK7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_MSK7_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_MSK7_RANGE                     15:15
#define GPIO_MSK_INT_LVL_MSK7_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK7_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK7_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_MSK6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_MSK6_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_MSK6_RANGE                     14:14
#define GPIO_MSK_INT_LVL_MSK6_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK6_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK6_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_MSK5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_MSK5_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_MSK5_RANGE                     13:13
#define GPIO_MSK_INT_LVL_MSK5_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK5_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK5_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_MSK4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_MSK4_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_MSK4_RANGE                     12:12
#define GPIO_MSK_INT_LVL_MSK4_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK4_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK4_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_MSK3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_MSK3_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_MSK3_RANGE                     11:11
#define GPIO_MSK_INT_LVL_MSK3_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK3_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK3_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_MSK2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_MSK2_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_MSK2_RANGE                     10:10
#define GPIO_MSK_INT_LVL_MSK2_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK2_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK2_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_MSK1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_MSK1_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_MSK1_RANGE                     9:9
#define GPIO_MSK_INT_LVL_MSK1_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK1_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK1_ENABLE                    _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_MSK0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_MSK0_FIELD                     (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_MSK0_RANGE                     8:8
#define GPIO_MSK_INT_LVL_MSK0_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK0_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK0_ENABLE                    _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_BIT_7_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_7_RANGE                    7:7
#define GPIO_MSK_INT_LVL_BIT_7_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_7_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_7_HIGH                     _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_BIT_6_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_6_RANGE                    6:6
#define GPIO_MSK_INT_LVL_BIT_6_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_6_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_6_HIGH                     _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_BIT_5_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_5_RANGE                    5:5
#define GPIO_MSK_INT_LVL_BIT_5_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_5_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_5_HIGH                     _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_BIT_4_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_4_RANGE                    4:4
#define GPIO_MSK_INT_LVL_BIT_4_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_4_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_4_HIGH                     _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_BIT_3_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_3_RANGE                    3:3
#define GPIO_MSK_INT_LVL_BIT_3_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_3_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_3_HIGH                     _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_BIT_2_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_2_RANGE                    2:2
#define GPIO_MSK_INT_LVL_BIT_2_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_2_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_2_HIGH                     _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_BIT_1_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_1_RANGE                    1:1
#define GPIO_MSK_INT_LVL_BIT_1_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_1_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_1_HIGH                     _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_0_FIELD                    (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_0_RANGE                    0:0
#define GPIO_MSK_INT_LVL_BIT_0_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_0_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_0_HIGH                     _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL_1  
#define GPIO_MSK_INT_LVL_1                      _MK_ADDR_CONST(0x864)
#define GPIO_MSK_INT_LVL_1_SECURE                       0x0
#define GPIO_MSK_INT_LVL_1_WORD_COUNT                   0x1
#define GPIO_MSK_INT_LVL_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_1_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_1_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_1_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_LVL_1_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_1_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_1_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_LVL_1_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_1_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_1_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_LVL_1_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_1_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_1_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_LVL_1_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_1_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_1_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_LVL_1_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_1_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_1_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_LVL_1_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_1_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_1_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_LVL_1_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_1_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_1_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_LVL_1_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK0_ENABLE                  _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_1_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_LVL_1_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_7_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_1_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_LVL_1_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_6_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_1_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_LVL_1_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_5_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_1_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_LVL_1_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_4_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_1_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_LVL_1_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_3_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_1_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_LVL_1_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_2_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_1_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_LVL_1_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_1_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_1_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_LVL_1_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL_2  
#define GPIO_MSK_INT_LVL_2                      _MK_ADDR_CONST(0x868)
#define GPIO_MSK_INT_LVL_2_SECURE                       0x0
#define GPIO_MSK_INT_LVL_2_WORD_COUNT                   0x1
#define GPIO_MSK_INT_LVL_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_2_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_2_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_2_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_LVL_2_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_2_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_2_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_LVL_2_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_2_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_2_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_LVL_2_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_2_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_2_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_LVL_2_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_2_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_2_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_LVL_2_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_2_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_2_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_LVL_2_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_2_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_2_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_LVL_2_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_2_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_2_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_LVL_2_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK0_ENABLE                  _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_2_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_LVL_2_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_7_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_2_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_LVL_2_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_6_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_2_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_LVL_2_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_5_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_2_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_LVL_2_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_4_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_2_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_LVL_2_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_3_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_2_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_LVL_2_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_2_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_2_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_LVL_2_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_1_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_2_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_LVL_2_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL_3  
#define GPIO_MSK_INT_LVL_3                      _MK_ADDR_CONST(0x86c)
#define GPIO_MSK_INT_LVL_3_SECURE                       0x0
#define GPIO_MSK_INT_LVL_3_WORD_COUNT                   0x1
#define GPIO_MSK_INT_LVL_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_3_WRITE_MASK                   _MK_MASK_CONST(0xffff)
//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_3_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_3_MSK7_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_LVL_3_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK7_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_3_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_3_MSK6_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_LVL_3_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK6_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_3_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_3_MSK5_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_LVL_3_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK5_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_3_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_3_MSK4_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_LVL_3_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK4_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_3_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_3_MSK3_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_LVL_3_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK3_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_3_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_3_MSK2_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_LVL_3_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK2_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_3_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_3_MSK1_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_LVL_3_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK1_ENABLE                  _MK_ENUM_CONST(1)

//  0=Disable bit for write 
#define GPIO_MSK_INT_LVL_3_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_3_MSK0_FIELD                   (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_LVL_3_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK0_ENABLE                  _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_3_BIT_7_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_LVL_3_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_7_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_3_BIT_6_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_LVL_3_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_6_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_3_BIT_5_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_LVL_3_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_5_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_3_BIT_4_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_LVL_3_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_4_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_3_BIT_3_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_LVL_3_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_3_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_3_BIT_2_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_LVL_3_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_2_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_3_BIT_1_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_LVL_3_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_1_HIGH                   _MK_ENUM_CONST(1)

// 
#define GPIO_MSK_INT_LVL_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_0_FIELD                  (_MK_MASK_CONST(0x1) << GPIO_MSK_INT_LVL_3_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_LVL_3_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_0_HIGH                   _MK_ENUM_CONST(1)


//
// REGISTER LIST
//
#define LIST_ARGPIO_REGS(_op_) \
_op_(GPIO_CNF_0) \
_op_(GPIO_CNF) \
_op_(GPIO_CNF_1) \
_op_(GPIO_CNF_2) \
_op_(GPIO_CNF_3) \
_op_(GPIO_OE_0) \
_op_(GPIO_OE) \
_op_(GPIO_OE_1) \
_op_(GPIO_OE_2) \
_op_(GPIO_OE_3) \
_op_(GPIO_OUT_0) \
_op_(GPIO_OUT) \
_op_(GPIO_OUT_1) \
_op_(GPIO_OUT_2) \
_op_(GPIO_OUT_3) \
_op_(GPIO_IN_0) \
_op_(GPIO_IN) \
_op_(GPIO_IN_1) \
_op_(GPIO_IN_2) \
_op_(GPIO_IN_3) \
_op_(GPIO_INT_STA_0) \
_op_(GPIO_INT_STA) \
_op_(GPIO_INT_STA_1) \
_op_(GPIO_INT_STA_2) \
_op_(GPIO_INT_STA_3) \
_op_(GPIO_INT_ENB_0) \
_op_(GPIO_INT_ENB) \
_op_(GPIO_INT_ENB_1) \
_op_(GPIO_INT_ENB_2) \
_op_(GPIO_INT_ENB_3) \
_op_(GPIO_INT_LVL_0) \
_op_(GPIO_INT_LVL) \
_op_(GPIO_INT_LVL_1) \
_op_(GPIO_INT_LVL_2) \
_op_(GPIO_INT_LVL_3) \
_op_(GPIO_INT_CLR_0) \
_op_(GPIO_INT_CLR) \
_op_(GPIO_INT_CLR_1) \
_op_(GPIO_INT_CLR_2) \
_op_(GPIO_INT_CLR_3) \
_op_(GPIO_MSK_CNF_0) \
_op_(GPIO_MSK_CNF) \
_op_(GPIO_MSK_CNF_1) \
_op_(GPIO_MSK_CNF_2) \
_op_(GPIO_MSK_CNF_3) \
_op_(GPIO_MSK_OE_0) \
_op_(GPIO_MSK_OE) \
_op_(GPIO_MSK_OE_1) \
_op_(GPIO_MSK_OE_2) \
_op_(GPIO_MSK_OE_3) \
_op_(GPIO_MSK_OUT_0) \
_op_(GPIO_MSK_OUT) \
_op_(GPIO_MSK_OUT_1) \
_op_(GPIO_MSK_OUT_2) \
_op_(GPIO_MSK_OUT_3) \
_op_(GPIO_MSK_INT_STA_0) \
_op_(GPIO_MSK_INT_STA) \
_op_(GPIO_MSK_INT_STA_1) \
_op_(GPIO_MSK_INT_STA_2) \
_op_(GPIO_MSK_INT_STA_3) \
_op_(GPIO_MSK_INT_ENB_0) \
_op_(GPIO_MSK_INT_ENB) \
_op_(GPIO_MSK_INT_ENB_1) \
_op_(GPIO_MSK_INT_ENB_2) \
_op_(GPIO_MSK_INT_ENB_3) \
_op_(GPIO_MSK_INT_LVL_0) \
_op_(GPIO_MSK_INT_LVL) \
_op_(GPIO_MSK_INT_LVL_1) \
_op_(GPIO_MSK_INT_LVL_2) \
_op_(GPIO_MSK_INT_LVL_3)


//
// ADDRESS SPACES
//

#define BASE_ADDRESS_GPIO       0x00000000

//
// ARGPIO REGISTER BANKS
//

#define GPIO0_FIRST_REG 0x0000 // GPIO_CNF_0
#define GPIO0_LAST_REG 0x007c // GPIO_INT_CLR_3
#define GPIO1_FIRST_REG 0x0800 // GPIO_MSK_CNF_0
#define GPIO1_LAST_REG 0x082c // GPIO_MSK_OUT_3
#define GPIO2_FIRST_REG 0x0840 // GPIO_MSK_INT_STA_0
#define GPIO2_LAST_REG 0x086c // GPIO_MSK_INT_LVL_3

#ifndef _MK_SHIFT_CONST
  #define _MK_SHIFT_CONST(_constant_) _constant_
#endif
#ifndef _MK_MASK_CONST
  #define _MK_MASK_CONST(_constant_) _constant_
#endif
#ifndef _MK_ENUM_CONST
  #define _MK_ENUM_CONST(_constant_) (_constant_ ## UL)
#endif
#ifndef _MK_ADDR_CONST
  #define _MK_ADDR_CONST(_constant_) _constant_
#endif

#endif // ifndef ___ARGPIO_H_INC_
