Timing Analyzer report for Equalizer
Mon May  1 19:51:10 2023
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Equalizer                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-6         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 198.26 MHz ; 198.26 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.657 ; -249.942           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.317 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.928 ; -290.907              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.819 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -207.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.657 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.593      ;
; -2.657 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.593      ;
; -2.657 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.593      ;
; -2.657 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.593      ;
; -2.657 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.593      ;
; -2.622 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.558      ;
; -2.622 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.558      ;
; -2.622 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.558      ;
; -2.622 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.558      ;
; -2.622 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.558      ;
; -2.462 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.436     ; 3.021      ;
; -2.435 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.371      ;
; -2.435 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.371      ;
; -2.435 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.371      ;
; -2.435 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.371      ;
; -2.435 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.371      ;
; -2.430 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.366      ;
; -2.430 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.366      ;
; -2.430 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.366      ;
; -2.430 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.366      ;
; -2.430 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.366      ;
; -2.422 ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.355      ;
; -2.419 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.436     ; 2.978      ;
; -2.393 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.329      ;
; -2.393 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.329      ;
; -2.393 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.329      ;
; -2.393 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.329      ;
; -2.393 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.329      ;
; -2.359 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.295      ;
; -2.359 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.295      ;
; -2.359 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.295      ;
; -2.359 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.295      ;
; -2.359 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.295      ;
; -2.274 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.210      ;
; -2.273 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.209      ;
; -2.222 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.158      ;
; -2.222 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.158      ;
; -2.187 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.436     ; 2.746      ;
; -2.174 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.110      ;
; -2.160 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.436     ; 2.719      ;
; -2.147 ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.080      ;
; -2.145 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.081      ;
; -2.145 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.081      ;
; -2.145 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.081      ;
; -2.145 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.081      ;
; -2.145 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.081      ;
; -2.135 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.064      ;
; -2.132 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.061      ;
; -2.129 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.062      ;
; -2.129 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.062      ;
; -2.129 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.062      ;
; -2.129 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.062      ;
; -2.125 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.054      ;
; -2.122 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.051      ;
; -2.119 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.052      ;
; -2.119 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.052      ;
; -2.119 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.052      ;
; -2.119 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.052      ;
; -2.109 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.045      ;
; -2.101 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.037      ;
; -2.101 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.037      ;
; -2.101 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.037      ;
; -2.101 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.037      ;
; -2.101 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 3.037      ;
; -2.075 ; bt_intf:iBT|cur_state.IDLE                   ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.407     ; 2.663      ;
; -2.052 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; clk          ; clk         ; 1.000        ; 0.300      ; 3.347      ;
; -2.052 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[2]       ; clk          ; clk         ; 1.000        ; 0.300      ; 3.347      ;
; -2.052 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; clk          ; clk         ; 1.000        ; 0.300      ; 3.347      ;
; -2.052 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; clk          ; clk         ; 1.000        ; 0.300      ; 3.347      ;
; -2.052 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.988      ;
; -2.051 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.059     ; 2.987      ;
; -2.049 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.436     ; 2.608      ;
; -2.047 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.983      ;
; -2.046 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.059     ; 2.982      ;
; -2.022 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 0.500        ; -0.309     ; 2.208      ;
; -2.022 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 0.500        ; -0.309     ; 2.208      ;
; -2.022 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 0.500        ; -0.309     ; 2.208      ;
; -2.022 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 0.500        ; -0.309     ; 2.208      ;
; -2.022 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 0.500        ; -0.309     ; 2.208      ;
; -2.009 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 2.945      ;
; -2.009 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 2.945      ;
; -2.009 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 2.945      ;
; -2.009 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.059     ; 2.945      ;
; -2.009 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.059     ; 2.945      ;
; -1.993 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.059     ; 2.929      ;
; -1.993 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.929      ;
; -1.985 ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.918      ;
; -1.982 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; clk          ; clk         ; 1.000        ; 0.300      ; 3.277      ;
; -1.982 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[2]       ; clk          ; clk         ; 1.000        ; 0.300      ; 3.277      ;
; -1.982 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; clk          ; clk         ; 1.000        ; 0.300      ; 3.277      ;
; -1.982 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; clk          ; clk         ; 1.000        ; 0.300      ; 3.277      ;
; -1.976 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.912      ;
; -1.975 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.059     ; 2.911      ;
; -1.965 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[3] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.898      ;
; -1.965 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.898      ;
; -1.963 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[3] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.896      ;
; -1.963 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[3] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.896      ;
; -1.962 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.895      ;
; -1.959 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.896      ;
; -1.959 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.896      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.317 ; spkr_drv:iDRV|PDM:iLft|B_branch[4]                                ; spkr_drv:iDRV|PDM:iLft|f2[4]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.902      ;
; 0.336 ; spkr_drv:iDRV|PDM:iLft|B_branch[3]                                ; spkr_drv:iDRV|PDM:iLft|f2[3]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.921      ;
; 0.339 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.430      ; 0.926      ;
; 0.339 ; spkr_drv:iDRV|PDM:iLft|B_branch[6]                                ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.924      ;
; 0.339 ; spkr_drv:iDRV|PDM:iLft|B_branch[2]                                ; spkr_drv:iDRV|PDM:iLft|f2[2]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.924      ;
; 0.342 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.344 ; bt_intf:iBT|cur_state.WAIT_PB                                     ; bt_intf:iBT|cur_state.WAIT_PB                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; bt_intf:iBT|cur_state.INIT_2                                      ; bt_intf:iBT|cur_state.INIT_2                                      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; bt_intf:iBT|cur_state.INIT_1                                      ; bt_intf:iBT|cur_state.INIT_1                                      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; bt_intf:iBT|cur_state.IDLE                                        ; bt_intf:iBT|cur_state.IDLE                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.346 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.350 ; spkr_drv:iDRV|PDM:iLft|B_branch[8]                                ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.935      ;
; 0.352 ; spkr_drv:iDRV|PDM:iLft|B_branch[12]                               ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.428      ; 0.937      ;
; 0.357 ; slide_intf:iSLD|chnnl[1]                                          ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|cnt17_done                                            ; bt_intf:iBT|cnt17_done                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[2]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spkr_drv:iDRV|PDM:iLft|B_branch[0]                                ; spkr_drv:iDRV|PDM:iLft|f2[0]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.943      ;
; 0.358 ; spkr_drv:iDRV|lft_reg[15]                                         ; spkr_drv:iDRV|lft_reg[15]                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; I2S_Serf:iI2S|cur_state.LS                                        ; I2S_Serf:iI2S|cur_state.LS                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; I2S_Serf:iI2S|cur_state.RS                                        ; I2S_Serf:iI2S|cur_state.RS                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; I2S_Serf:iI2S|cur_state.IDLE                                      ; I2S_Serf:iI2S|cur_state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sht_dwn~reg0                                                      ; sht_dwn~reg0                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vld2                                                              ; vld3                                                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.593      ;
; 0.360 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.361 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; bt_intf:iBT|cnt17[0]                                              ; bt_intf:iBT|cnt17[0]                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.369 ; spkr_drv:iDRV|PDM:iLft|B_branch[5]                                ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.954      ;
; 0.371 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.591      ;
; 0.371 ; spkr_drv:iDRV|PDM:iLft|B_branch[11]                               ; spkr_drv:iDRV|PDM:iLft|f2[11]                                     ; clk          ; clk         ; 0.000        ; 0.428      ; 0.956      ;
; 0.372 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.591      ;
; 0.372 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.591      ;
; 0.372 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; spkr_drv:iDRV|PDM:iLft|B_branch[13]                               ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.428      ; 0.957      ;
; 0.372 ; spkr_drv:iDRV|PDM:iLft|B_branch[7]                                ; spkr_drv:iDRV|PDM:iLft|f2[7]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.957      ;
; 0.373 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; spkr_drv:iDRV|PDM:iLft|B_branch[1]                                ; spkr_drv:iDRV|PDM:iLft|f2[1]                                      ; clk          ; clk         ; 0.000        ; 0.428      ; 0.958      ;
; 0.373 ; rst_synch:iRST|FF2in                                              ; rst_synch:iRST|rst_n                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.378 ; spkr_drv:iDRV|PDM:iLft|B[15]                                      ; spkr_drv:iDRV|PDM:iLft|f1[15]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.378 ; cnt[17]                                                           ; cnt[17]                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.379 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.379 ; I2S_Serf:iI2S|cur_state.RS                                        ; I2S_Serf:iI2S|cur_state.LS                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.380 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; spkr_drv:iDRV|PDM:iLft|B[15]                                      ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.599      ;
; 0.382 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.601      ;
; 0.390 ; I2S_Serf:iI2S|SCLK_temp2                                          ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.396 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.616      ;
; 0.396 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.615      ;
; 0.398 ; slide_intf:iSLD|chnnl[0]                                          ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.618      ;
; 0.398 ; slide_intf:iSLD|chnnl[0]                                          ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.432      ; 0.987      ;
; 0.400 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[0]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.620      ;
; 0.411 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[0]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.430      ; 0.998      ;
; 0.430 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[14]                                     ; clk          ; clk         ; 0.000        ; 0.427      ; 1.014      ;
; 0.430 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.427      ; 1.014      ;
; 0.431 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.427      ; 1.015      ;
; 0.432 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.427      ; 1.016      ;
; 0.434 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.427      ; 1.018      ;
; 0.435 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[4]            ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.394      ; 0.986      ;
; 0.436 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.427      ; 1.020      ;
; 0.444 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.663      ;
; 0.445 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[0]                                      ; clk          ; clk         ; 0.000        ; 0.427      ; 1.029      ;
; 0.446 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.665      ;
; 0.447 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[3]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.666      ;
; 0.447 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                          ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.666      ;
; 0.447 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.666      ;
; 0.448 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.667      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.928 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre1                           ; clk          ; clk         ; 0.500        ; 0.182      ; 2.605      ;
; -1.928 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre2                           ; clk          ; clk         ; 0.500        ; 0.182      ; 2.605      ;
; -1.928 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre3                           ; clk          ; clk         ; 0.500        ; 0.182      ; 2.605      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[2]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[0]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[1]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[3]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[4]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.678 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.044     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.044     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.044     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.044     ; 2.628      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[2]                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 2.625      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[1]                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 2.625      ;
; -1.677 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[0]                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 2.625      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                      ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[8]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[1]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[5]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[3]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[2]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                     ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                      ; clk          ; clk         ; 1.000        ; -0.067     ; 2.603      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[16]                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[15]                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[14]                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[13]                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[12]                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[11]                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[10]                                          ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[9]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[8]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[7]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[6]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[5]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[4]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[3]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[2]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.675 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[1]                                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.606      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[8]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[7]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                   ; clk          ; clk         ; 1.000        ; -0.068     ; 2.601      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3]                   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                       ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT                           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17_done                                         ; clk          ; clk         ; 1.000        ; -0.064     ; 2.605      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[3]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.602      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[0]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.602      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[6]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.602      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.602      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.602      ;
; -1.674 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.602      ;
; -1.674 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[0]                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.596      ;
; -1.674 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f1[15]                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.674 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f1[14]                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.674 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM_reg                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.674 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B[15]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.674 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[15]                            ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.674 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|lft_reg[15]                                      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.674 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iRght|A1[15]                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.597      ;
; -1.674 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|cur_state.LS                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 2.603      ;
; -1.674 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|cur_state.RS                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 2.603      ;
; -1.674 ; rst_synch:iRST|rst_n ; vld1                                                           ; clk          ; clk         ; 1.000        ; -0.066     ; 2.603      ;
; -1.674 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|bit_cnt24[1]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 2.603      ;
; -1.674 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|bit_cnt24[4]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 2.603      ;
; -1.674 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|bit_cnt24[0]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 2.603      ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                   ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.819 ; rst_synch:iRST|rst_n ; Flt_n_temp                                                        ; clk          ; clk         ; 0.000        ; 0.444      ; 2.420      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.447      ; 2.448      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.447      ; 2.448      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; clk          ; clk         ; 0.000        ; 0.443      ; 2.444      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; clk          ; clk         ; 0.000        ; 0.443      ; 2.444      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; clk          ; clk         ; 0.000        ; 0.443      ; 2.444      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; clk          ; clk         ; 0.000        ; 0.443      ; 2.444      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.446      ; 2.447      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DL1                  ; clk          ; clk         ; 0.000        ; 0.446      ; 2.447      ;
; 1.844 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cur_state                                         ; clk          ; clk         ; 0.000        ; 0.446      ; 2.447      ;
; 1.845 ; rst_synch:iRST|rst_n ; vld3                                                              ; clk          ; clk         ; 0.000        ; 0.418      ; 2.420      ;
; 1.845 ; rst_synch:iRST|rst_n ; vld2                                                              ; clk          ; clk         ; 0.000        ; 0.418      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[14]                                     ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[11]                                     ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[10]                                     ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[9]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[7]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[4]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[3]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[2]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[1]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.846 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[0]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.420      ;
; 1.865 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.WAIT_PB                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 2.427      ;
; 1.865 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.INIT_2                                      ; clk          ; clk         ; 0.000        ; 0.405      ; 2.427      ;
; 1.865 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.INIT_1                                      ; clk          ; clk         ; 0.000        ; 0.405      ; 2.427      ;
; 1.865 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.IDLE                                        ; clk          ; clk         ; 0.000        ; 0.405      ; 2.427      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[3]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[0]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[1]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[2]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[7]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[4]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[5]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[6]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.871 ; rst_synch:iRST|rst_n ; cnt[8]                                                            ; clk          ; clk         ; 0.000        ; 0.396      ; 2.424      ;
; 1.876 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[4]            ; clk          ; clk         ; 0.000        ; 0.411      ; 2.444      ;
; 1.876 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; clk          ; clk         ; 0.000        ; 0.411      ; 2.444      ;
; 1.876 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.411      ; 2.444      ;
; 1.876 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[0]            ; clk          ; clk         ; 0.000        ; 0.411      ; 2.444      ;
; 1.876 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[1]            ; clk          ; clk         ; 0.000        ; 0.411      ; 2.444      ;
; 1.876 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[2]            ; clk          ; clk         ; 0.000        ; 0.411      ; 2.444      ;
; 1.876 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[3]            ; clk          ; clk         ; 0.000        ; 0.411      ; 2.444      ;
; 1.876 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.411      ; 2.444      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.448      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.448      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.448      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.448      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.448      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.448      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.448      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.448      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 2.445      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 2.445      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[0]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 2.445      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[2]            ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[0]            ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[1]            ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[3]            ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[4]            ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.210 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.447      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[8]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[7]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.424      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3]                      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT                              ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17_done                                            ; clk          ; clk         ; 0.000        ; 0.060      ; 2.428      ;
; 2.211 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; clk          ; clk         ; 0.000        ; 0.057      ; 2.425      ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 218.44 MHz ; 218.44 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.287 ; -204.980          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.293 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.627 ; -236.744             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.616 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -207.000                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.287 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.229      ;
; -2.287 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.229      ;
; -2.287 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.229      ;
; -2.287 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.229      ;
; -2.287 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.229      ;
; -2.269 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.211      ;
; -2.269 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.211      ;
; -2.269 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.211      ;
; -2.269 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.211      ;
; -2.269 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.211      ;
; -2.142 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.390     ; 2.747      ;
; -2.104 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.390     ; 2.709      ;
; -2.094 ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.034      ;
; -2.087 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.029      ;
; -2.087 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.029      ;
; -2.087 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.029      ;
; -2.087 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.029      ;
; -2.087 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.029      ;
; -2.081 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.023      ;
; -2.081 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.023      ;
; -2.081 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.023      ;
; -2.081 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.023      ;
; -2.081 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.023      ;
; -2.075 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.017      ;
; -2.075 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.017      ;
; -2.075 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.017      ;
; -2.075 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.017      ;
; -2.075 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 3.017      ;
; -2.019 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -2.019 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.961      ;
; -1.923 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.866      ;
; -1.923 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.866      ;
; -1.914 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.857      ;
; -1.914 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.857      ;
; -1.896 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.390     ; 2.501      ;
; -1.858 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.390     ; 2.463      ;
; -1.848 ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.788      ;
; -1.844 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.787      ;
; -1.842 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.782      ;
; -1.842 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.782      ;
; -1.842 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.782      ;
; -1.842 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.782      ;
; -1.835 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.777      ;
; -1.835 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.777      ;
; -1.835 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.777      ;
; -1.835 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.777      ;
; -1.835 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.777      ;
; -1.834 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.770      ;
; -1.832 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.768      ;
; -1.823 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.765      ;
; -1.823 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.765      ;
; -1.823 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.765      ;
; -1.823 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.765      ;
; -1.823 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.765      ;
; -1.805 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.748      ;
; -1.796 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.732      ;
; -1.794 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.730      ;
; -1.791 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.731      ;
; -1.791 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.731      ;
; -1.791 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.731      ;
; -1.791 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.731      ;
; -1.789 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 0.500        ; -0.298     ; 1.986      ;
; -1.789 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 0.500        ; -0.298     ; 1.986      ;
; -1.789 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 0.500        ; -0.298     ; 1.986      ;
; -1.789 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 0.500        ; -0.298     ; 1.986      ;
; -1.789 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 0.500        ; -0.298     ; 1.986      ;
; -1.776 ; bt_intf:iBT|cur_state.IDLE                   ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.361     ; 2.410      ;
; -1.756 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.390     ; 2.361      ;
; -1.735 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.678      ;
; -1.735 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.678      ;
; -1.734 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; clk          ; clk         ; 1.000        ; 0.269      ; 2.998      ;
; -1.734 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[2]       ; clk          ; clk         ; 1.000        ; 0.269      ; 2.998      ;
; -1.734 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; clk          ; clk         ; 1.000        ; 0.269      ; 2.998      ;
; -1.734 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; clk          ; clk         ; 1.000        ; 0.269      ; 2.998      ;
; -1.729 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.672      ;
; -1.729 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.672      ;
; -1.724 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.666      ;
; -1.724 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.666      ;
; -1.724 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.666      ;
; -1.724 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.666      ;
; -1.724 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.666      ;
; -1.714 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.052     ; 2.657      ;
; -1.714 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.657      ;
; -1.709 ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.649      ;
; -1.706 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; clk          ; clk         ; 1.000        ; 0.269      ; 2.970      ;
; -1.706 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[2]       ; clk          ; clk         ; 1.000        ; 0.269      ; 2.970      ;
; -1.706 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; clk          ; clk         ; 1.000        ; 0.269      ; 2.970      ;
; -1.706 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; clk          ; clk         ; 1.000        ; 0.269      ; 2.970      ;
; -1.679 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.619      ;
; -1.677 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.617      ;
; -1.676 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.616      ;
; -1.674 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.051     ; 2.618      ;
; -1.674 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0] ; clk          ; clk         ; 1.000        ; -0.051     ; 2.618      ;
; -1.674 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1] ; clk          ; clk         ; 1.000        ; -0.051     ; 2.618      ;
; -1.674 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3] ; clk          ; clk         ; 1.000        ; -0.051     ; 2.618      ;
; -1.674 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.614      ;
; -1.671 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7] ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.051     ; 2.615      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.293 ; spkr_drv:iDRV|PDM:iLft|B_branch[4]                                ; spkr_drv:iDRV|PDM:iLft|f2[4]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.820      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; bt_intf:iBT|cur_state.WAIT_PB                                     ; bt_intf:iBT|cur_state.WAIT_PB                                     ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; bt_intf:iBT|cur_state.INIT_2                                      ; bt_intf:iBT|cur_state.INIT_2                                      ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; bt_intf:iBT|cur_state.INIT_1                                      ; bt_intf:iBT|cur_state.INIT_1                                      ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; bt_intf:iBT|cur_state.IDLE                                        ; bt_intf:iBT|cur_state.IDLE                                        ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.306 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.311 ; spkr_drv:iDRV|PDM:iLft|B_branch[3]                                ; spkr_drv:iDRV|PDM:iLft|f2[3]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.838      ;
; 0.312 ; slide_intf:iSLD|chnnl[1]                                          ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|cnt17_done                                            ; bt_intf:iBT|cnt17_done                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spkr_drv:iDRV|lft_reg[15]                                         ; spkr_drv:iDRV|lft_reg[15]                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; I2S_Serf:iI2S|cur_state.LS                                        ; I2S_Serf:iI2S|cur_state.LS                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; I2S_Serf:iI2S|cur_state.RS                                        ; I2S_Serf:iI2S|cur_state.RS                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; I2S_Serf:iI2S|cur_state.IDLE                                      ; I2S_Serf:iI2S|cur_state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sht_dwn~reg0                                                      ; sht_dwn~reg0                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.317 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.385      ; 0.846      ;
; 0.317 ; spkr_drv:iDRV|PDM:iLft|B_branch[6]                                ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.844      ;
; 0.318 ; spkr_drv:iDRV|PDM:iLft|B_branch[2]                                ; spkr_drv:iDRV|PDM:iLft|f2[2]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.845      ;
; 0.320 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; bt_intf:iBT|cnt17[0]                                              ; bt_intf:iBT|cnt17[0]                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.326 ; spkr_drv:iDRV|PDM:iLft|B_branch[8]                                ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.853      ;
; 0.328 ; spkr_drv:iDRV|PDM:iLft|B_branch[12]                               ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.383      ; 0.855      ;
; 0.328 ; vld2                                                              ; vld3                                                              ; clk          ; clk         ; 0.000        ; 0.067      ; 0.539      ;
; 0.336 ; spkr_drv:iDRV|PDM:iLft|B_branch[0]                                ; spkr_drv:iDRV|PDM:iLft|f2[0]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.863      ;
; 0.337 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.337 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.537      ;
; 0.337 ; spkr_drv:iDRV|PDM:iLft|B[15]                                      ; spkr_drv:iDRV|PDM:iLft|f1[15]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.337 ; cnt[17]                                                           ; cnt[17]                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.536      ;
; 0.338 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; rst_synch:iRST|FF2in                                              ; rst_synch:iRST|rst_n                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; I2S_Serf:iI2S|cur_state.RS                                        ; I2S_Serf:iI2S|cur_state.LS                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.343 ; spkr_drv:iDRV|PDM:iLft|B_branch[5]                                ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.870      ;
; 0.344 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; spkr_drv:iDRV|PDM:iLft|B_branch[11]                               ; spkr_drv:iDRV|PDM:iLft|f2[11]                                     ; clk          ; clk         ; 0.000        ; 0.383      ; 0.871      ;
; 0.345 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; spkr_drv:iDRV|PDM:iLft|B_branch[7]                                ; spkr_drv:iDRV|PDM:iLft|f2[7]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.872      ;
; 0.345 ; spkr_drv:iDRV|PDM:iLft|B[15]                                      ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; spkr_drv:iDRV|PDM:iLft|B_branch[13]                               ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.383      ; 0.873      ;
; 0.347 ; spkr_drv:iDRV|PDM:iLft|B_branch[1]                                ; spkr_drv:iDRV|PDM:iLft|f2[1]                                      ; clk          ; clk         ; 0.000        ; 0.383      ; 0.874      ;
; 0.349 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.548      ;
; 0.351 ; I2S_Serf:iI2S|SCLK_temp2                                          ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.550      ;
; 0.354 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.354 ; slide_intf:iSLD|chnnl[0]                                          ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.364 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[0]                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.563      ;
; 0.370 ; slide_intf:iSLD|chnnl[0]                                          ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.387      ; 0.901      ;
; 0.390 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[0]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.385      ; 0.919      ;
; 0.395 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.594      ;
; 0.395 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[14]                                     ; clk          ; clk         ; 0.000        ; 0.382      ; 0.921      ;
; 0.395 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.382      ; 0.921      ;
; 0.396 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.382      ; 0.922      ;
; 0.396 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.595      ;
; 0.397 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.596      ;
; 0.397 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.596      ;
; 0.397 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.382      ; 0.923      ;
; 0.399 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[4]            ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.350      ; 0.893      ;
; 0.399 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.382      ; 0.925      ;
; 0.401 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                          ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.600      ;
; 0.401 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.382      ; 0.927      ;
; 0.402 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                          ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.601      ;
; 0.404 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.603      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                 ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.627 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre1                           ; clk          ; clk         ; 0.500        ; 0.184      ; 2.306      ;
; -1.627 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre2                           ; clk          ; clk         ; 0.500        ; 0.184      ; 2.306      ;
; -1.627 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre3                           ; clk          ; clk         ; 0.500        ; 0.184      ; 2.306      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[4]         ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.373 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.327      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[2]                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.324      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[1]                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.324      ;
; -1.372 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[0]                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.324      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.303      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.303      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.303      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.303      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.303      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.303      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.303      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                      ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[8]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[1]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[5]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[3]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[2]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                      ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[15]                                  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.298      ;
; -1.369 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|cur_state.LS                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|cur_state.RS                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; vld1                                                           ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|bit_cnt24[1]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|bit_cnt24[4]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|bit_cnt24[0]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|bit_cnt24[2]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; I2S_Serf:iI2S|bit_cnt24[3]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.304      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[16]                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[15]                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[14]                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[13]                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[12]                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[11]                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[10]                                          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[9]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[8]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[7]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[6]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[5]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[4]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[3]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[2]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.369 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[1]                                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.307      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[8]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[7]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.302      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3]                   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                       ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT                           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17_done                                         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.306      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[3]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.303      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[0]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.303      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[6]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.303      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.303      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.303      ;
; -1.368 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.303      ;
; -1.368 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[0]                             ; clk          ; clk         ; 1.000        ; -0.066     ; 2.297      ;
; -1.368 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f1[15]                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.298      ;
; -1.368 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f1[14]                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.298      ;
; -1.368 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM_reg                                 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.298      ;
; -1.368 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B[15]                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.298      ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                    ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.616 ; rst_synch:iRST|rst_n ; Flt_n_temp                                                        ; clk          ; clk         ; 0.000        ; 0.399      ; 2.159      ;
; 1.640 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.400      ; 2.184      ;
; 1.640 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.400      ; 2.184      ;
; 1.640 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.399      ; 2.183      ;
; 1.640 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DL1                  ; clk          ; clk         ; 0.000        ; 0.399      ; 2.183      ;
; 1.640 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cur_state                                         ; clk          ; clk         ; 0.000        ; 0.399      ; 2.183      ;
; 1.641 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; clk          ; clk         ; 0.000        ; 0.395      ; 2.180      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[14]                                     ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[11]                                     ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[10]                                     ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[9]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[7]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[4]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[3]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[2]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[1]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[0]                                      ; clk          ; clk         ; 0.000        ; 0.373      ; 2.158      ;
; 1.641 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; clk          ; clk         ; 0.000        ; 0.395      ; 2.180      ;
; 1.641 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; clk          ; clk         ; 0.000        ; 0.395      ; 2.180      ;
; 1.641 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; clk          ; clk         ; 0.000        ; 0.395      ; 2.180      ;
; 1.642 ; rst_synch:iRST|rst_n ; vld3                                                              ; clk          ; clk         ; 0.000        ; 0.373      ; 2.159      ;
; 1.642 ; rst_synch:iRST|rst_n ; vld2                                                              ; clk          ; clk         ; 0.000        ; 0.373      ; 2.159      ;
; 1.662 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.WAIT_PB                                     ; clk          ; clk         ; 0.000        ; 0.360      ; 2.166      ;
; 1.662 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.INIT_2                                      ; clk          ; clk         ; 0.000        ; 0.360      ; 2.166      ;
; 1.662 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.INIT_1                                      ; clk          ; clk         ; 0.000        ; 0.360      ; 2.166      ;
; 1.662 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.IDLE                                        ; clk          ; clk         ; 0.000        ; 0.360      ; 2.166      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[3]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[0]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[1]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[2]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[7]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[4]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[5]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[6]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.666 ; rst_synch:iRST|rst_n ; cnt[8]                                                            ; clk          ; clk         ; 0.000        ; 0.353      ; 2.163      ;
; 1.671 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[4]            ; clk          ; clk         ; 0.000        ; 0.365      ; 2.180      ;
; 1.671 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; clk          ; clk         ; 0.000        ; 0.365      ; 2.180      ;
; 1.671 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.365      ; 2.180      ;
; 1.671 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[0]            ; clk          ; clk         ; 0.000        ; 0.365      ; 2.180      ;
; 1.671 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[1]            ; clk          ; clk         ; 0.000        ; 0.365      ; 2.180      ;
; 1.671 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[2]            ; clk          ; clk         ; 0.000        ; 0.365      ; 2.180      ;
; 1.671 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[3]            ; clk          ; clk         ; 0.000        ; 0.365      ; 2.180      ;
; 1.671 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.365      ; 2.180      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.072      ; 2.184      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.072      ; 2.184      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 2.184      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 2.184      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 2.184      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 2.184      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 2.184      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 2.184      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[2]            ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[0]            ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[3]            ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[4]            ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.968 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.071      ; 2.183      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[8]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[7]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.181      ;
; 1.969 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.181      ;
; 1.969 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[0]                                          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.181      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.163      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3]                      ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                          ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT                              ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17_done                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 2.167      ;
; 1.969 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; clk          ; clk         ; 0.000        ; 0.051      ; 2.164      ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.326 ; -69.910           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.162 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.584 ; -97.224              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.071 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -265.454                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.326 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.216      ;
; -1.326 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.216      ;
; -1.326 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.216      ;
; -1.326 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.216      ;
; -1.326 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.216      ;
; -1.232 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 0.500        ; -0.596     ; 1.123      ;
; -1.219 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.109      ;
; -1.219 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.109      ;
; -1.219 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.109      ;
; -1.219 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.109      ;
; -1.219 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.109      ;
; -1.184 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; clk          ; clk         ; 0.500        ; -0.403     ; 1.268      ;
; -1.156 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[2]       ; clk          ; clk         ; 0.500        ; -0.403     ; 1.240      ;
; -1.156 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; clk          ; clk         ; 0.500        ; -0.403     ; 1.240      ;
; -1.156 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; clk          ; clk         ; 0.500        ; -0.403     ; 1.240      ;
; -1.117 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 0.500        ; -0.596     ; 1.008      ;
; -1.085 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.976      ;
; -1.084 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.975      ;
; -1.069 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; clk          ; clk         ; 0.500        ; -0.403     ; 1.153      ;
; -1.054 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.034     ; 2.007      ;
; -1.054 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.034     ; 2.007      ;
; -1.054 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.034     ; 2.007      ;
; -1.054 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.034     ; 2.007      ;
; -1.054 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.034     ; 2.007      ;
; -1.041 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[2]       ; clk          ; clk         ; 0.500        ; -0.403     ; 1.125      ;
; -1.041 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; clk          ; clk         ; 0.500        ; -0.403     ; 1.125      ;
; -1.041 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; clk          ; clk         ; 0.500        ; -0.403     ; 1.125      ;
; -1.004 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.957      ;
; -1.004 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.957      ;
; -1.004 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.957      ;
; -1.004 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.957      ;
; -1.004 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.957      ;
; -0.971 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.862      ;
; -0.970 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.861      ;
; -0.929 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.882      ;
; -0.929 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.882      ;
; -0.929 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.882      ;
; -0.929 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.882      ;
; -0.929 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.882      ;
; -0.927 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.880      ;
; -0.927 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.880      ;
; -0.927 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.880      ;
; -0.927 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.880      ;
; -0.927 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.880      ;
; -0.912 ; bt_intf:iBT|PB_release:PBL_NXTB|pre2         ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT         ; clk          ; clk         ; 0.500        ; -0.596     ; 0.803      ;
; -0.891 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.844      ;
; -0.891 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.844      ;
; -0.891 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.844      ;
; -0.891 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.844      ;
; -0.891 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[0] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.844      ;
; -0.890 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.238     ; 1.639      ;
; -0.883 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.836      ;
; -0.883 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.836      ;
; -0.883 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.836      ;
; -0.883 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.836      ;
; -0.883 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.836      ;
; -0.879 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.238     ; 1.628      ;
; -0.875 ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.827      ;
; -0.840 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.794      ;
; -0.839 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.793      ;
; -0.805 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.753      ;
; -0.804 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.755      ;
; -0.804 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.755      ;
; -0.804 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.755      ;
; -0.804 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.755      ;
; -0.803 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.751      ;
; -0.797 ; bt_intf:iBT|PB_release:PBL_NXTB|pre3         ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT         ; clk          ; clk         ; 0.500        ; -0.596     ; 0.688      ;
; -0.790 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.238     ; 1.539      ;
; -0.790 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.744      ;
; -0.789 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.743      ;
; -0.789 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.737      ;
; -0.788 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.739      ;
; -0.788 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.739      ;
; -0.788 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.739      ;
; -0.788 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.739      ;
; -0.787 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005    ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.735      ;
; -0.778 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.732      ;
; -0.777 ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.238     ; 1.526      ;
; -0.775 ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.727      ;
; -0.769 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.722      ;
; -0.769 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.722      ;
; -0.769 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.722      ;
; -0.769 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.722      ;
; -0.769 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.722      ;
; -0.742 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.695      ;
; -0.742 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[0]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.695      ;
; -0.742 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[1]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.695      ;
; -0.742 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[3]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.695      ;
; -0.742 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[4] ; bt_intf:iBT|snd_cmd:sc_bt|addr[4]            ; clk          ; clk         ; 1.000        ; -0.034     ; 1.695      ;
; -0.728 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1] ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.682      ;
; -0.726 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[4]       ; clk          ; clk         ; 1.000        ; 0.160      ; 1.873      ;
; -0.725 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[2]       ; clk          ; clk         ; 1.000        ; 0.160      ; 1.872      ;
; -0.725 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[1]       ; clk          ; clk         ; 1.000        ; 0.160      ; 1.872      ;
; -0.725 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2] ; bt_intf:iBT|snd_cmd:sc_bt|final_pos[3]       ; clk          ; clk         ; 1.000        ; 0.160      ; 1.872      ;
; -0.715 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.669      ;
; -0.714 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[5] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.668      ;
; -0.713 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT     ; clk          ; clk         ; 1.000        ; -0.033     ; 1.667      ;
; -0.712 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6] ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE    ; clk          ; clk         ; 1.000        ; -0.033     ; 1.666      ;
; -0.686 ; bt_intf:iBT|cur_state.IDLE                   ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE         ; clk          ; clk         ; 1.000        ; -0.223     ; 1.450      ;
; -0.679 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004    ; bt_intf:iBT|snd_cmd:sc_bt|addr[2]            ; clk          ; clk         ; 1.000        ; -0.035     ; 1.631      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.162 ; spkr_drv:iDRV|PDM:iLft|B_branch[4]                                ; spkr_drv:iDRV|PDM:iLft|f2[4]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.480      ;
; 0.173 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.493      ;
; 0.173 ; spkr_drv:iDRV|PDM:iLft|B_branch[3]                                ; spkr_drv:iDRV|PDM:iLft|f2[3]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.491      ;
; 0.174 ; spkr_drv:iDRV|PDM:iLft|B_branch[6]                                ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.492      ;
; 0.174 ; spkr_drv:iDRV|PDM:iLft|B_branch[2]                                ; spkr_drv:iDRV|PDM:iLft|f2[2]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.492      ;
; 0.178 ; spkr_drv:iDRV|PDM:iLft|B_branch[8]                                ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.496      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bt_intf:iBT|cur_state.WAIT_PB                                     ; bt_intf:iBT|cur_state.WAIT_PB                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bt_intf:iBT|cur_state.INIT_2                                      ; bt_intf:iBT|cur_state.INIT_2                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bt_intf:iBT|cur_state.INIT_1                                      ; bt_intf:iBT|cur_state.INIT_1                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bt_intf:iBT|cur_state.IDLE                                        ; bt_intf:iBT|cur_state.IDLE                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spkr_drv:iDRV|PDM:iLft|B_branch[12]                               ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.497      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.183 ; spkr_drv:iDRV|PDM:iLft|B_branch[0]                                ; spkr_drv:iDRV|PDM:iLft|f2[0]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.501      ;
; 0.185 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; slide_intf:iSLD|chnnl[1]                                          ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bt_intf:iBT|cnt17_done                                            ; bt_intf:iBT|cnt17_done                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spkr_drv:iDRV|lft_reg[15]                                         ; spkr_drv:iDRV|lft_reg[15]                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vld2                                                              ; vld3                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spkr_drv:iDRV|PDM:iLft|B_branch[5]                                ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.505      ;
; 0.187 ; I2S_Serf:iI2S|cur_state.LS                                        ; I2S_Serf:iI2S|cur_state.LS                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2S_Serf:iI2S|cur_state.RS                                        ; I2S_Serf:iI2S|cur_state.RS                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2S_Serf:iI2S|cur_state.IDLE                                      ; I2S_Serf:iI2S|cur_state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sht_dwn~reg0                                                      ; sht_dwn~reg0                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; spkr_drv:iDRV|PDM:iLft|B_branch[11]                               ; spkr_drv:iDRV|PDM:iLft|f2[11]                                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.507      ;
; 0.189 ; spkr_drv:iDRV|PDM:iLft|B_branch[7]                                ; spkr_drv:iDRV|PDM:iLft|f2[7]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.507      ;
; 0.190 ; spkr_drv:iDRV|PDM:iLft|B_branch[1]                                ; spkr_drv:iDRV|PDM:iLft|f2[1]                                      ; clk          ; clk         ; 0.000        ; 0.234      ; 0.508      ;
; 0.191 ; spkr_drv:iDRV|PDM:iLft|B_branch[13]                               ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.509      ;
; 0.192 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13]    ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; bt_intf:iBT|cnt17[0]                                              ; bt_intf:iBT|cnt17[0]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; rst_synch:iRST|FF2in                                              ; rst_synch:iRST|rst_n                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[7]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; spkr_drv:iDRV|PDM:iLft|B[15]                                      ; spkr_drv:iDRV|PDM:iLft|f1[15]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; spkr_drv:iDRV|PDM:iLft|B[15]                                      ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; cnt[17]                                                           ; cnt[17]                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[3]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[2]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A001[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; I2S_Serf:iI2S|cur_state.RS                                        ; I2S_Serf:iI2S|cur_state.LS                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.204 ; I2S_Serf:iI2S|SCLK_temp2                                          ; I2S_Serf:iI2S|cur_state.WAIT_L                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.207 ; slide_intf:iSLD|chnnl[0]                                          ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.237      ; 0.528      ;
; 0.208 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[0]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; slide_intf:iSLD|chnnl[2]                                          ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; slide_intf:iSLD|chnnl[0]                                          ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.210 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.215 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[0]     ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.535      ;
; 0.224 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[14]                                     ; clk          ; clk         ; 0.000        ; 0.233      ; 0.541      ;
; 0.225 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.233      ; 0.542      ;
; 0.225 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.233      ; 0.542      ;
; 0.226 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.233      ; 0.543      ;
; 0.227 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.233      ; 0.544      ;
; 0.228 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.233      ; 0.545      ;
; 0.234 ; spkr_drv:iDRV|PDM:iLft|f1[14]                                     ; spkr_drv:iDRV|PDM:iLft|f2[0]                                      ; clk          ; clk         ; 0.000        ; 0.233      ; 0.551      ;
; 0.234 ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[4]            ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.215      ; 0.533      ;
; 0.238 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|state                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.358      ;
; 0.239 ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                          ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.359      ;
; 0.241 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.361      ;
; 0.241 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.361      ;
; 0.242 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.362      ;
; 0.242 ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B002                         ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A002[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.362      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                 ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.546      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.546      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.546      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.546      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.546      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.546      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.546      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.546      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[2]         ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[0]         ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[1]         ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[3]         ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q3[4]         ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.584 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[0]  ; clk          ; clk         ; 1.000        ; -0.026     ; 1.545      ;
; -0.583 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[2]                                       ; clk          ; clk         ; 1.000        ; -0.027     ; 1.543      ;
; -0.583 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[1]                                       ; clk          ; clk         ; 1.000        ; -0.027     ; 1.543      ;
; -0.583 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[0]                                       ; clk          ; clk         ; 1.000        ; -0.027     ; 1.543      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[8]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[7]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17_done                                         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[3]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.526      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[0]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.526      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[6]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.526      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[2]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.526      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[4]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.526      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[7]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.526      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[0]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f1[15]                                  ; clk          ; clk         ; 1.000        ; -0.046     ; 1.521      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f1[14]                                  ; clk          ; clk         ; 1.000        ; -0.046     ; 1.521      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|PDM_reg                                 ; clk          ; clk         ; 1.000        ; -0.046     ; 1.521      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B[15]                                   ; clk          ; clk         ; 1.000        ; -0.046     ; 1.521      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[15]                            ; clk          ; clk         ; 1.000        ; -0.046     ; 1.521      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|lft_reg[15]                                      ; clk          ; clk         ; 1.000        ; -0.046     ; 1.521      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iRght|A1[15]                                 ; clk          ; clk         ; 1.000        ; -0.046     ; 1.521      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[14]                            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[13]                            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[12]                            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[11]                            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[10]                            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[9]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[8]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[7]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[6]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[5]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[4]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[3]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[2]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|B_branch[1]                             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.520      ;
; -0.580 ; rst_synch:iRST|rst_n ; sht_dwn~reg0                                                   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[17]                                                        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[16]                                                        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[14]                                                        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[9]                                                         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[10]                                                        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[11]                                                        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[12]                                                        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[13]                                                        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; cnt[15]                                                        ; clk          ; clk         ; 1.000        ; -0.045     ; 1.522      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[16]                                          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[15]                                          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[14]                                          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[13]                                          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[12]                                          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[11]                                          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[10]                                          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[9]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[8]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[7]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[6]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[5]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[4]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[3]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[2]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[1]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17[0]                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.529      ;
; -0.580 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|B001                      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.527      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.525      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.525      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.525      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.525      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.525      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.525      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.525      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.528      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.528      ;
; -0.579 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.528      ;
+--------+----------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                    ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.071 ; rst_synch:iRST|rst_n ; Flt_n_temp                                                        ; clk          ; clk         ; 0.000        ; 0.236      ; 1.391      ;
; 1.081 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.247      ; 1.412      ;
; 1.081 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.247      ; 1.412      ;
; 1.081 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.246      ; 1.411      ;
; 1.081 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DL1                  ; clk          ; clk         ; 0.000        ; 0.246      ; 1.411      ;
; 1.081 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|cur_state                                         ; clk          ; clk         ; 0.000        ; 0.246      ; 1.411      ;
; 1.082 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|SS_n             ; clk          ; clk         ; 0.000        ; 0.243      ; 1.409      ;
; 1.082 ; rst_synch:iRST|rst_n ; vld3                                                              ; clk          ; clk         ; 0.000        ; 0.225      ; 1.391      ;
; 1.082 ; rst_synch:iRST|rst_n ; vld2                                                              ; clk          ; clk         ; 0.000        ; 0.225      ; 1.391      ;
; 1.082 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|done             ; clk          ; clk         ; 0.000        ; 0.243      ; 1.409      ;
; 1.082 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.DONE                 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.409      ;
; 1.082 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|cur_state.CMD                  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.409      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[14]                                     ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[13]                                     ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[12]                                     ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[11]                                     ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[10]                                     ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[9]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[8]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[7]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[6]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[5]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[4]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[3]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[2]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[1]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.083 ; rst_synch:iRST|rst_n ; spkr_drv:iDRV|PDM:iLft|f2[0]                                      ; clk          ; clk         ; 0.000        ; 0.224      ; 1.391      ;
; 1.091 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.WAIT_PB                                     ; clk          ; clk         ; 0.000        ; 0.222      ; 1.397      ;
; 1.091 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.INIT_2                                      ; clk          ; clk         ; 0.000        ; 0.222      ; 1.397      ;
; 1.091 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.INIT_1                                      ; clk          ; clk         ; 0.000        ; 0.222      ; 1.397      ;
; 1.091 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cur_state.IDLE                                        ; clk          ; clk         ; 0.000        ; 0.222      ; 1.397      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[3]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[0]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[1]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[2]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[7]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[4]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[5]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[6]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.095 ; rst_synch:iRST|rst_n ; cnt[8]                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 1.395      ;
; 1.098 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[4]            ; clk          ; clk         ; 0.000        ; 0.226      ; 1.408      ;
; 1.098 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.BACK_PORCH ; clk          ; clk         ; 0.000        ; 0.226      ; 1.408      ;
; 1.098 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.226      ; 1.408      ;
; 1.098 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[0]            ; clk          ; clk         ; 0.000        ; 0.226      ; 1.408      ;
; 1.098 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[1]            ; clk          ; clk         ; 0.000        ; 0.226      ; 1.408      ;
; 1.098 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[2]            ; clk          ; clk         ; 0.000        ; 0.226      ; 1.408      ;
; 1.098 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|q1[3]            ; clk          ; clk         ; 0.000        ; 0.226      ; 1.408      ;
; 1.098 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.226      ; 1.408      ;
; 1.199 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre1                              ; clk          ; clk         ; -0.500       ; 0.595      ; 1.398      ;
; 1.199 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre2                              ; clk          ; clk         ; -0.500       ; 0.595      ; 1.398      ;
; 1.199 ; rst_synch:iRST|rst_n ; bt_intf:iBT|PB_release:PBL_NXTB|pre3                              ; clk          ; clk         ; -0.500       ; 0.595      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[0]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[1]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[2]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[3]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[4]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[5]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[6]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[8]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A007[7]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.049      ; 1.412      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.049      ; 1.412      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.049      ; 1.412      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.049      ; 1.412      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.048      ; 1.411      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.048      ; 1.411      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.048      ; 1.411      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.048      ; 1.411      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.048      ; 1.411      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.049      ; 1.412      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.049      ; 1.412      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.049      ; 1.412      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|A2D_intf:A2D_slide|SPI_mnrch:smn|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.049      ; 1.412      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[2]                                          ; clk          ; clk         ; 0.000        ; 0.047      ; 1.410      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[1]                                          ; clk          ; clk         ; 0.000        ; 0.047      ; 1.410      ;
; 1.279 ; rst_synch:iRST|rst_n ; slide_intf:iSLD|chnnl[0]                                          ; clk          ; clk         ; 0.000        ; 0.047      ; 1.410      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[0]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[5]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[1]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[3]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[4]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[2]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[6]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[8]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A009[7]                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.395      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[2]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[0]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[1]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A008[3]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A005                         ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.TRANSMIT                          ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT_DONE                         ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|tx_done                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.IDLE                              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|state.WAIT                              ; clk          ; clk         ; 0.000        ; 0.035      ; 1.398      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|cnt17_done                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 1.399      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A004                         ; clk          ; clk         ; 0.000        ; 0.033      ; 1.396      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[8]                      ; clk          ; clk         ; 0.000        ; 0.033      ; 1.396      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[1]                      ; clk          ; clk         ; 0.000        ; 0.033      ; 1.396      ;
; 1.279 ; rst_synch:iRST|rst_n ; bt_intf:iBT|snd_cmd:sc_bt|UART:iUART|A003[5]                      ; clk          ; clk         ; 0.000        ; 0.033      ; 1.396      ;
+-------+----------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.657   ; 0.162 ; -1.928   ; 1.071   ; -3.000              ;
;  clk             ; -2.657   ; 0.162 ; -1.928   ; 1.071   ; -3.000              ;
; Design-wide TNS  ; -249.942 ; 0.0   ; -290.907 ; 0.0     ; -265.454            ;
;  clk             ; -249.942 ; 0.000 ; -290.907 ; 0.000   ; -265.454            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SS_n      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cmd_n         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sht_dwn       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lft_PDM       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rght_PDM      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lft_PDM_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rght_PDM_n    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; I2S_data                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; prev_n                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Flt_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; next_n                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2S_sclk                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2S_ws                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_MISO                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ADC_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; cmd_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; sht_dwn       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; lft_PDM       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; rght_PDM      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; lft_PDM_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; rght_PDM_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ADC_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; cmd_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; sht_dwn       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; lft_PDM       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; rght_PDM      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; lft_PDM_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; rght_PDM_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ADC_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; cmd_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sht_dwn       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; lft_PDM       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; rght_PDM      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; lft_PDM_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rght_PDM_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2551     ; 48       ; 0        ; 2        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2551     ; 48       ; 0        ; 2        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 180      ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 180      ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Flt_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_sclk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_ws     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; next_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_MOSI    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cmd_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM_n   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM_n  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sht_dwn     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Flt_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_sclk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_ws     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; next_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_MOSI    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cmd_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM_n   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM_n  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sht_dwn     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Mon May  1 19:51:06 2023
Info: Command: quartus_sta Equalizer -c Equalizer
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Equalizer.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.657
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.657            -249.942 clk 
Info (332146): Worst-case hold slack is 0.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.317               0.000 clk 
Info (332146): Worst-case recovery slack is -1.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.928            -290.907 clk 
Info (332146): Worst-case removal slack is 1.819
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.819               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -207.000 clk 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.287
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.287            -204.980 clk 
Info (332146): Worst-case hold slack is 0.293
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.293               0.000 clk 
Info (332146): Worst-case recovery slack is -1.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.627            -236.744 clk 
Info (332146): Worst-case removal slack is 1.616
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.616               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -207.000 clk 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.326             -69.910 clk 
Info (332146): Worst-case hold slack is 0.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.162               0.000 clk 
Info (332146): Worst-case recovery slack is -0.584
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.584             -97.224 clk 
Info (332146): Worst-case removal slack is 1.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.071               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -265.454 clk 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4823 megabytes
    Info: Processing ended: Mon May  1 19:51:10 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


