[Project]
Current Flow=Generic
VCS=0
version=3
Current Config=compile

[Configurations]
compile=work

[Library]
SignalDelay_tb=.\SignalDelay_tb\SignalDelay_tb.lib

[Settings]
AccessRead=1
AccessReadWrite=0
AccessACCB=0
AccessACCR=0
AccessReadWriteSLP=0
AccessReadTopLevel=0
DisableC=1
ENABLE_ADV_DATAFLOW=0
FLOW_TYPE=HDL
LANGUAGE=VHDL
REFRESH_FLOW=1

[LocalVerilogSets]
EnableSLP=1
EnableDebug=0
PriorityLibNames=pmi_work
LibNames=ovi_ecp3;pcsd_work

[LocalVhdlSets]
CompileWithDebug=0

[$LibMap$]
signaldelay_tb=.
work=.

[LocalVerilogDirs]
Count=0

[DefineMacro]
Global=

[Files]
/..\..\..\version.vhd=-1
/..\..\..\..\trbnet\trb_net_std.vhd=-1
/..\..\..\config.vhd=-1
/..\..\..\..\trbnet\trb_net_components.vhd=-1
/..\..\..\..\trb3\base\trb3_components.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\lattice_ecp2m_fifo.vhd=-1
/..\..\..\Source\basic_type_declaration.vhd=-1
/..\..\..\workdir\Cpll.v=-1
/..\..\..\workdir\Cpll0.v=-1
/..\..\..\workdir\Cpll1.v=-1
/..\..\..\workdir\Cpll2.v=-1
/..\..\..\workdir\Cpll3.v=-1
/..\..\..\workdir\Cpll4.v=-1
/..\..\..\workdir\LA_FIFO.v=-1
/..\..\..\workdir\readoutfifo.v=-1
/..\..\..\..\trbnet\trb_net_CRC8.vhd=-1
/..\..\..\..\trbnet\basics\pulse_sync.vhd=-1
/..\..\..\..\trbnet\basics\state_sync.vhd=-1
/..\..\..\..\trbnet\basics\ram_16x8_dp.vhd=-1
/..\..\..\..\trbnet\basics\ram_dp.vhd=-1
/..\..\..\..\trbnet\basics\ram_dp_rw.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\lattice_ecp3_fifo_16x16_dualport.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\lattice_ecp3_fifo_18x16_dualport.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x256_oreg.vhd=-1
/..\..\..\..\trbnet\media_interfaces\ecp3_sfp\sfp_1_125_int.vhd=-1
/..\..\..\..\trbnet\optical_link\f_divider.vhd=-1
/..\..\..\Source\SignalStretch.vhd=-1
/..\..\..\Source\signal_gated.vhd=-1
/..\..\..\Source\trigger_OR_enabled.vhd=-1
/..\..\..\Source\trigger_master.vhd=-1
/..\..\..\Source\SignalDelay.vhd=-1
/..\..\..\Source\trigger_master_top.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_18x1k_oreg.vhd=-1
/..\..\..\..\trb3\base\code\input_statistics.vhd=-1
/..\..\..\..\trb3\base\code\input_to_trigger_logic_record.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_9x2k_oreg.vhd=-1
/..\..\..\..\trbnet\special\uart_trans.vhd=-1
/..\..\..\..\trbnet\special\uart_rec.vhd=-1
/..\..\..\..\trb3sc\code\debuguart.vhd=-1
/..\..\..\..\trbnet\special\uart.vhd=-1
/..\..\..\..\trbnet\special\spi_ltc2600.vhd=-1
/..\..\..\..\trb3sc\code\lcd.vhd=-1
/..\..\..\..\trb3\base\code\sedcheck.vhd=-1
/..\..\..\..\trbnet\basics\ram.vhd=-1
/..\..\..\..\trb3sc\code\spi_master_generic.vhd=-1
/..\..\..\..\trb3sc\code\load_settings.vhd=-1
/..\..\..\..\trbnet\special\fpga_reboot.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\spi_dpram_32_to_8.vhd=-1
/..\..\..\..\trbnet\special\spi_databus_memory.vhd=-1
/..\..\..\..\trbnet\special\spi_slim.vhd=-1
/..\..\..\..\trbnet\special\spi_master.vhd=-1
/..\..\..\..\trbnet\trb_net16_regio_bus_handler.vhd=-1
/..\..\..\..\trbnet\special\spi_flash_and_fpga_reload_record.vhd=-1
/..\..\..\..\trbnet\trb_net16_regio_bus_handler_record.vhd=-1
/..\..\..\..\trb3\base\code\trb3_tools.vhd=-1
/..\..\..\..\trbnet\special\handler_ipu.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_18x2k_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_18x512_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_18x256_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x32k_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x16k_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x8k_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x4k_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x2k_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x1k_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x512_oreg.vhd=-1
/..\..\..\..\trbnet\lattice\ecp2m\fifo\fifo_var_oreg.vhd=-1
/..\..\..\..\trbnet\special\handler_data.vhd=-1
/..\..\..\..\trbnet\special\handler_trigger_and_data.vhd=-1
/..\..\..\..\trbnet\special\bus_register_handler.vhd=-1
/..\..\..\..\trbnet\basics\signal_sync.vhd=-1
/..\..\..\..\trbnet\basics\pulse_stretch.vhd=-1
/..\..\..\..\trbnet\special\handler_lvl1.vhd=-1
/..\..\..\..\trbnet\trb_net_sbuf6.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\fifo\fifo_19x16_obuf.vhd=-1
/..\..\..\..\trbnet\trb_net_sbuf5.vhd=-1
/..\..\..\..\trbnet\trb_net_sbuf.vhd=-1
/..\..\..\..\trbnet\trb_net16_sbuf.vhd=-1
/..\..\..\..\trbnet\trb_net_priority_encoder.vhd=-1
/..\..\..\..\trbnet\trb_net_priority_arbiter.vhd=-1
/..\..\..\..\trbnet\trb_net16_io_multiplexer.vhd=-1
/..\..\..\..\trbnet\trb_net16_term_buf.vhd=-1
/..\..\..\..\trbnet\trb_net_onewire.vhd=-1
/..\..\..\..\trbnet\basics\rom_16x8.vhd=-1
/..\..\..\..\trbnet\basics\ram_16x16_dp.vhd=-1
/..\..\..\..\trbnet\trb_net16_addresses.vhd=-1
/..\..\..\..\trbnet\trb_net_pattern_gen.vhd=-1
/..\..\..\..\trbnet\trb_net16_regIO.vhd=-1
/..\..\..\..\trbnet\trb_net16_ipudata.vhd=-1
/..\..\..\..\trbnet\trb_net16_trigger.vhd=-1
/..\..\..\..\trbnet\trb_net_dummy_fifo.vhd=-1
/..\..\..\..\trbnet\trb_net16_dummy_fifo.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\lattice_ecp3_fifo_18x1k.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\trb_net16_fifo_arch.vhd=-1
/..\..\..\..\trbnet\trb_net16_term.vhd=-1
/..\..\..\..\trbnet\trb_net16_api_base.vhd=-1
/..\..\..\..\trbnet\trb_net16_obuf_nodata.vhd=-1
/..\..\..\..\trbnet\trb_net_CRC.vhd=-1
/..\..\..\..\trbnet\trb_net16_obuf.vhd=-1
/..\..\..\..\trbnet\trb_net16_term_ibuf.vhd=-1
/..\..\..\..\trbnet\trb_net16_ibuf.vhd=-1
/..\..\..\..\trbnet\trb_net16_iobuf.vhd=-1
/..\..\..\..\trbnet\trb_net16_endpoint_hades_full.vhd=-1
/..\..\..\..\trbnet\trb_net16_endpoint_hades_full_handler_record.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\lattice_ecp3_fifo_16bit_dualport.vhd=-1
/..\..\..\..\trbnet\lattice\ecp3\trb_net_fifo_16bit_bram_dualport.vhd=-1
/..\..\..\..\trbnet\media_interfaces\ecp3_sfp\sfp_1_200_int.vhd=-1
/..\..\..\..\trbnet\media_interfaces\trb_net16_lsm_sfp.vhd=-1
/..\..\..\..\trbnet\media_interfaces\trb_net16_med_ecp3_sfp.vhd=-1
/..\..\..\workdir\pll_in200_out100.vhd=-1
/..\..\..\..\trbnet\special\trb_net_reset_handler.vhd=-1
/..\..\..\trb3_periph_blank.vhd=-1
/..\..\..\Source\trigger_master_tb.vhd=-1
/..\..\..\Source\SignalDelay_tb.vhd=-1
/..\..\..\Source\SignalStretch_tb.vhd=-1
/..\..\..\Source\signal_gated_tb.vhd=-1

[Files.Data]
.\..\..\version.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_std.vhd=VHDL Source Code
.\..\..\config.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_components.vhd=VHDL Source Code
.\..\..\..\trb3\base\trb3_components.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\lattice_ecp2m_fifo.vhd=VHDL Source Code
.\..\..\Source\basic_type_declaration.vhd=VHDL Source Code
.\..\..\workdir\Cpll.v=Verilog Source Code
.\..\..\workdir\Cpll0.v=Verilog Source Code
.\..\..\workdir\Cpll1.v=Verilog Source Code
.\..\..\workdir\Cpll2.v=Verilog Source Code
.\..\..\workdir\Cpll3.v=Verilog Source Code
.\..\..\workdir\Cpll4.v=Verilog Source Code
.\..\..\workdir\LA_FIFO.v=Verilog Source Code
.\..\..\workdir\readoutfifo.v=Verilog Source Code
.\..\..\..\trbnet\trb_net_CRC8.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\pulse_sync.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\state_sync.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\ram_16x8_dp.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\ram_dp.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\ram_dp_rw.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\lattice_ecp3_fifo_16x16_dualport.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\lattice_ecp3_fifo_18x16_dualport.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x256_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\media_interfaces\ecp3_sfp\sfp_1_125_int.vhd=VHDL Source Code
.\..\..\..\trbnet\optical_link\f_divider.vhd=VHDL Source Code
.\..\..\Source\SignalStretch.vhd=VHDL Source Code
.\..\..\Source\signal_gated.vhd=VHDL Source Code
.\..\..\Source\trigger_OR_enabled.vhd=VHDL Source Code
.\..\..\Source\trigger_master.vhd=VHDL Source Code
.\..\..\Source\SignalDelay.vhd=VHDL Source Code
.\..\..\Source\trigger_master_top.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_18x1k_oreg.vhd=VHDL Source Code
.\..\..\..\trb3\base\code\input_statistics.vhd=VHDL Source Code
.\..\..\..\trb3\base\code\input_to_trigger_logic_record.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_9x2k_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\special\uart_trans.vhd=VHDL Source Code
.\..\..\..\trbnet\special\uart_rec.vhd=VHDL Source Code
.\..\..\..\trb3sc\code\debuguart.vhd=VHDL Source Code
.\..\..\..\trbnet\special\uart.vhd=VHDL Source Code
.\..\..\..\trbnet\special\spi_ltc2600.vhd=VHDL Source Code
.\..\..\..\trb3sc\code\lcd.vhd=VHDL Source Code
.\..\..\..\trb3\base\code\sedcheck.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\ram.vhd=VHDL Source Code
.\..\..\..\trb3sc\code\spi_master_generic.vhd=VHDL Source Code
.\..\..\..\trb3sc\code\load_settings.vhd=VHDL Source Code
.\..\..\..\trbnet\special\fpga_reboot.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\spi_dpram_32_to_8.vhd=VHDL Source Code
.\..\..\..\trbnet\special\spi_databus_memory.vhd=VHDL Source Code
.\..\..\..\trbnet\special\spi_slim.vhd=VHDL Source Code
.\..\..\..\trbnet\special\spi_master.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_regio_bus_handler.vhd=VHDL Source Code
.\..\..\..\trbnet\special\spi_flash_and_fpga_reload_record.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_regio_bus_handler_record.vhd=VHDL Source Code
.\..\..\..\trb3\base\code\trb3_tools.vhd=VHDL Source Code
.\..\..\..\trbnet\special\handler_ipu.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_18x2k_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_18x512_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_18x256_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x32k_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x16k_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x8k_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x4k_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x2k_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x1k_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_36x512_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp2m\fifo\fifo_var_oreg.vhd=VHDL Source Code
.\..\..\..\trbnet\special\handler_data.vhd=VHDL Source Code
.\..\..\..\trbnet\special\handler_trigger_and_data.vhd=VHDL Source Code
.\..\..\..\trbnet\special\bus_register_handler.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\signal_sync.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\pulse_stretch.vhd=VHDL Source Code
.\..\..\..\trbnet\special\handler_lvl1.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_sbuf6.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\fifo\fifo_19x16_obuf.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_sbuf5.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_sbuf.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_sbuf.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_priority_encoder.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_priority_arbiter.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_io_multiplexer.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_term_buf.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_onewire.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\rom_16x8.vhd=VHDL Source Code
.\..\..\..\trbnet\basics\ram_16x16_dp.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_addresses.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_pattern_gen.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_regIO.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_ipudata.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_trigger.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_dummy_fifo.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_dummy_fifo.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\lattice_ecp3_fifo_18x1k.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\trb_net16_fifo_arch.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_term.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_api_base.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_obuf_nodata.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net_CRC.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_obuf.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_term_ibuf.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_ibuf.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_iobuf.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_endpoint_hades_full.vhd=VHDL Source Code
.\..\..\..\trbnet\trb_net16_endpoint_hades_full_handler_record.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\lattice_ecp3_fifo_16bit_dualport.vhd=VHDL Source Code
.\..\..\..\trbnet\lattice\ecp3\trb_net_fifo_16bit_bram_dualport.vhd=VHDL Source Code
.\..\..\..\trbnet\media_interfaces\ecp3_sfp\sfp_1_200_int.vhd=VHDL Source Code
.\..\..\..\trbnet\media_interfaces\trb_net16_lsm_sfp.vhd=VHDL Source Code
.\..\..\..\trbnet\media_interfaces\trb_net16_med_ecp3_sfp.vhd=VHDL Source Code
.\..\..\workdir\pll_in200_out100.vhd=VHDL Source Code
.\..\..\..\trbnet\special\trb_net_reset_handler.vhd=VHDL Source Code
.\..\..\trb3_periph_blank.vhd=VHDL Source Code
.\..\..\Source\trigger_master_tb.vhd=VHDL Source Code
.\..\..\Source\SignalDelay_tb.vhd=VHDL Source Code
.\..\..\Source\SignalStretch_tb.vhd=VHDL Source Code
.\..\..\Source\signal_gated_tb.vhd=VHDL Source Code

