<map id="full_adder" name="full_adder">
<area shape="rect" id="node2" href="$classparallel__counter__4.html" title="parallel_counter_4" alt="" coords="25,80,152,107"/>
<area shape="rect" id="node7" href="$classripple__carry__adder.html" title="Implementazione VHDL Structural di un Ripple Carry Adder generico a N bit. " alt="" coords="181,80,309,107"/>
<area shape="rect" id="node3" href="$classparallel__counter__block.html" title="Implementazione VHDL Structural del Modulo 1 : genera width/4 contatori paralleli a 4 bit..." alt="" coords="5,229,156,256"/>
<area shape="rect" id="node4" href="$classmajority__voter.html" title="Implementazione VHDL Structural del majority voter. " alt="" coords="118,304,222,331"/>
<area shape="rect" id="node5" href="$class_r_m_decoder.html" title="Implementazione VHDL del decodificatore per codici di Reed&#45;Muller(1,m) " alt="" coords="124,379,216,405"/>
<area shape="rect" id="node6" href="$classtb___r_m_decoder.html" title="tb_RMDecoder" alt="" coords="115,453,225,480"/>
<area shape="rect" id="node8" href="$classadder__block.html" title="Implementazione VHDL Structural di un generico livello del componente generic_adder. Tale livello Ã¨ costituito da 2^level addizionatori che lavorano in parallelo, di dimensione dipendente dal livello corrente: N = number_bit_for_operand + log2(number_operand)&#45;level&#45;1. " alt="" coords="212,155,304,181"/>
<area shape="rect" id="node9" href="$classgeneric__adder__pipelined.html" title="Implementazione VHDL Structural di un addizionatore generico pipelined : M operandi di N bit..." alt="" coords="180,229,341,256"/>
</map>
