Fitter report for domapp
Wed Nov 03 10:46:40 2004
Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Floorplan View
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. All Package Pins
 11. Control Signals
 12. Global & Other Fast Signals
 13. Carry Chains
 14. Cascade Chains
 15. Embedded Cells
 16. Non-Global High Fan-Out Signals
 17. Peripheral Signals
 18. Local Routing Interconnect
 19. MegaLAB Interconnect
 20. LAB External Interconnect
 21. MegaLAB Usage Summary
 22. Row Interconnect
 23. LAB Column Interconnect
 24. ESB Column Interconnect
 25. ClockLock
 26. Fitter Resource Usage Summary
 27. Fitter Resource Utilization by Entity
 28. Delay Chain Summary
 29. I/O Bank Usage
 30. Fitter RAM Summary
 31. Pin-Out File
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+---------------------------------------------------------------+
; Fitter Summary                                                ;
+-----------------------+---------------------------------------+
; Fitter Status         ; Successful - Wed Nov 03 10:46:40 2004 ;
; Revision Name         ; domapp                                ;
; Top-level Entity Name ; domapp                                ;
; Family                ; EXCALIBUR_ARM                         ;
; Device                ; EPXA4F672I2                           ;
; Total logic elements  ; 6,517 / 16,640 ( 39 % )               ;
; Total pins            ; 308 / 463 ( 66 % )                    ;
; Total memory bits     ; 158,336 / 212,992 ( 74 % )            ;
; Total PLLs            ; 2 / 4 ( 50 % )                        ;
+-----------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                ;
+-------------------------------------------------------------------------------------------------
; Option                                               ; Setting            ; Default Value      ;
+------------------------------------------------------+--------------------+--------------------+
; Device                                               ; EPXA4F672I2        ;                    ;
; Auto Global Memory Control Signals                   ; Off                ; Off                ;
; Turbo Bit                                            ; On                 ; On                 ;
; PCI I/O                                              ; Off                ; Off                ;
; Slow Slew Rate                                       ; Off                ; Off                ;
; Fitter Initial Placement Seed                        ; 1                  ; 1                  ;
; SignalProbe signals routed during normal compilation ; Off                ; Off                ;
; FIT_ONLY_ONE_ATTEMPT                                 ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing           ; On                 ; On                 ;
; Optimize Timing                                      ; Normal Compilation ; Normal Compilation ;
+------------------------------------------------------+--------------------+--------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+---------------------------------------------------------------------
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Auto-restart configuration after error       ; Off                 ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-------------------+
; Fitter Equations  ;
+-------------------+
The equations can be found in C:/work_lbnl/IceCubeCVS/dom-fpga/domapp/domapp.fit.eqn.


+-----------------+
; Floorplan View  ;
+-----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                  ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; FastRow Interconnect ; I/O Standard ;
+-----------------------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+----------------------+--------------+
; MultiSPE              ; AF12  ; --          ; --           ; --   ; 1       ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; OneSPE                ; AF15  ; --          ; --           ; --   ; 1       ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; TriggerComplete_0     ; AA14  ; --          ; 3            ; 1    ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; TriggerComplete_1     ; AC17  ; --          ; 3            ; 14   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; A_nB                  ; E4    ;  A          ; --           ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[2]         ; AB11  ; --          ; 2            ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[3]         ; AC11  ; --          ; 2            ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[4]         ; AD11  ; --          ; 2            ; 11   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[5]         ; AF11  ; --          ; 2            ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[6]         ; AA12  ; --          ; 2            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[7]         ; AB12  ; --          ; 2            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[8]         ; AE11  ; --          ; 2            ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[9]         ; AC12  ; --          ; 2            ; 6    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[10]        ; AD12  ; --          ; 2            ; 8    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[11]        ; AC13  ; --          ; 2            ; 5    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_NCO             ; AB14  ; --          ; 2            ; 2    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[11]          ; H5    ;  C          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[9]            ; AD17  ; --          ; 3            ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[8]            ; AF17  ; --          ; 3            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[7]            ; W16   ; --          ; 3            ; 11   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[9]            ; AE20  ; --          ; 4            ; 6    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[8]            ; AD21  ; --          ; 4            ; 5    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[7]            ; AA18  ; --          ; 4            ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[2]            ; AC15  ; --          ; 3            ; 4    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[1]            ; V15   ; --          ; 3            ; 3    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[0]            ; Y15   ; --          ; 3            ; 7    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[5]            ; AB16  ; --          ; 3            ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[4]            ; AE16  ; --          ; 3            ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[3]            ; AA15  ; --          ; 3            ; 6    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD0_D[6]            ; AA16  ; --          ; 3            ; 15   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[2]            ; AB18  ; --          ; 4            ; 13   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[1]            ; AF18  ; --          ; 4            ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[0]            ; AA17  ; --          ; 4            ; 14   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[5]            ; AC19  ; --          ; 4            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[4]            ; AC20  ; --          ; 4            ; 4    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[3]            ; AD18  ; --          ; 4            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; ATWD1_D[6]            ; AE22  ; --          ; 4            ; 3    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[10]          ; J3    ;  D          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[2]           ; L5    ;  E          ; --           ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[3]           ; L4    ;  E          ; --           ; --   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[9]           ; J4    ;  D          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[4]           ; L3    ;  E          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[8]           ; J5    ;  C          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[5]           ; K5    ;  D          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[7]           ; K3    ;  E          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[6]           ; K4    ;  D          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK1p                 ; P20   ; --          ; --           ; --   ; 1       ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK2p                 ; W6    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; altera_reserved_tms   ; AE15  ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; altera_reserved_tck   ; AD14  ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; altera_reserved_tdi   ; P5    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; altera_reserved_ntrst ; D16   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; UARTRXD               ; F21   ; --          ; 4            ; 2    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; INTEXTPIN             ; H19   ; --          ; 4            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; UARTDSRN              ; H22   ; --          ; 4            ; 2    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; UARTCTSN              ; G22   ; --          ; 4            ; 1    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; EBIACK                ; K16   ; --          ; 4            ; 10   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK_REF               ; H24   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; nPOR                  ; J24   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK3p                 ; R23   ; --          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; CLK4p                 ; Y5    ; --          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[1]           ; R5    ;  K          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_D[0]           ; R6    ;  I          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COM_AD_OTR            ; H4    ;  C          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; HDV_Rx                ; H3    ;  C          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[1]         ; AA13  ; --          ; 2            ; 4    ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FLASH_AD_D[0]         ; AA22  ;  X          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FL_ATTN               ; M24   ;  E          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; FL_TDO                ; L20   ;  C          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_DOWN_ABAR       ; AE9   ; --          ; 1            ; 9    ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_DOWN_A          ; AA10  ; --          ; 1            ; 16   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_DOWN_BBAR       ; AB9   ; --          ; 1            ; 13   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_DOWN_B          ; AC10  ; --          ; 1            ; 15   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_UP_ABAR         ; AE10  ; --          ; 2            ; 15   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_UP_A            ; AB10  ; --          ; 1            ; 13   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_UP_BBAR         ; AF10  ; --          ; 2            ; 12   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; COINC_UP_B            ; AD10  ; --          ; 2            ; 14   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; PLD_FPGA_nOE          ; Y24   ;  T          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; PLD_FPGA_nWE          ; W22   ;  T          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
+-----------------------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+----------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                 ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; I/O Standard ;
+----------------------+-------+-------------+--------------+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+--------------+
; COMM_RESET           ; AA24  ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[13]           ; T2    ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[12]           ; T1    ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[11]           ; R2    ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[10]           ; R1    ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[9]            ; M2    ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[8]            ; M1    ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[7]            ; L2    ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[6]            ; L1    ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ATWDTrigger_0        ; AB8   ; --          ; 1            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; OutputEnable_0       ; W14   ; --          ; 3            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; CounterClock_0       ; W15   ; --          ; 3            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ShiftClock_0         ; AC14  ; --          ; 3            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; RampSet_0            ; AD15  ; --          ; 3            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ChannelSelect_0[1]   ; AB15  ; --          ; 3            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ChannelSelect_0[0]   ; AF16  ; --          ; 3            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ReadWrite_0          ; AD16  ; --          ; 3            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; AnalogReset_0        ; AC16  ; --          ; 3            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; DigitalReset_0       ; V16   ; --          ; 3            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; DigitalSet_0         ; Y16   ; --          ; 3            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ATWDTrigger_1        ; AD7   ; --          ; 1            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; OutputEnable_1       ; W17   ; --          ; 4            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; CounterClock_1       ; AB17  ; --          ; 4            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ShiftClock_1         ; Y17   ; --          ; 4            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; RampSet_1            ; AE18  ; --          ; 3            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ChannelSelect_1[1]   ; Y18   ; --          ; 4            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ChannelSelect_1[0]   ; AD19  ; --          ; 4            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ReadWrite_1          ; AD20  ; --          ; 4            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; AnalogReset_1        ; AC18  ; --          ; 4            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; DigitalReset_1       ; W18   ; --          ; 4            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; DigitalSet_1         ; AE23  ; --          ; 4            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_TEST_PULSE        ; AC22  ;  Y          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_P[3]       ; T22   ;  O          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_P[2]       ; U22   ;  Q          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_P[0]       ; W24   ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_N[0]       ; W23   ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[0]             ; AD22  ;  Z          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[7]             ; Y22   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_N[3]       ; T24   ;  N          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[6]             ; Y21   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[5]             ; Y20   ;  X          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_P[1]       ; V23   ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_N[2]       ; U23   ;  P          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[4]             ; AA21  ;  Y          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[3]             ; AA20  ;  X          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FE_PULSER_N[1]       ; V24   ;  Q          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[2]             ; AB20  ;  Y          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; R2BUS[1]             ; AB21  ;  Z          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SingleLED_TRIGGER    ; AA1   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_Trigger           ; M23   ;  I          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_Trigger_bar       ; N23   ;  J          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; CLKLK_OUT2p          ; M4    ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; altera_reserved_tdo  ; B15   ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; UARTDTRN             ; J20   ; --          ; 4            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; UARTRTSN             ; H21   ; --          ; 4            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; UARTTXD              ; G21   ; --          ; 4            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIBE[0]             ; D22   ; --          ; 4            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIBE[1]             ; K18   ; --          ; 4            ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICSN[0]            ; K17   ; --          ; 4            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICSN[1]            ; H20   ; --          ; 4            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICSN[2]            ; J19   ; --          ; 4            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICSN[3]            ; G20   ; --          ; 4            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[0]           ; F20   ; --          ; 4            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[1]           ; C21   ; --          ; 4            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[2]           ; E20   ; --          ; 4            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[3]           ; H18   ; --          ; 4            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[4]           ; G19   ; --          ; 4            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[5]           ; J18   ; --          ; 4            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[6]           ; J17   ; --          ; 4            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[7]           ; G18   ; --          ; 4            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[8]           ; D20   ; --          ; 4            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[9]           ; F19   ; --          ; 4            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[10]          ; H17   ; --          ; 4            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[11]          ; E19   ; --          ; 3            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[12]          ; C20   ; --          ; 3            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[13]          ; D19   ; --          ; 3            ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[14]          ; F18   ; --          ; 3            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[15]          ; C19   ; --          ; 3            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[16]          ; G17   ; --          ; 3            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[17]          ; K15   ; --          ; 3            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[18]          ; D18   ; --          ; 3            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[19]          ; E18   ; --          ; 3            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[20]          ; H16   ; --          ; 3            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[21]          ; F17   ; --          ; 3            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBICLK               ; D21   ; --          ; 4            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIOEN               ; C22   ; --          ; 4            ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIWEN               ; E21   ; --          ; 4            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[0]         ; K9    ; --          ; 1            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[1]         ; C5    ; --          ; 1            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[2]         ; E6    ; --          ; 1            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[3]         ; G6    ; --          ; 1            ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[4]         ; K8    ; --          ; 1            ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[5]         ; A4    ; --          ; 1            ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[6]         ; B4    ; --          ; 1            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[7]         ; F5    ; --          ; 1            ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[8]         ; D5    ; --          ; 1            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[9]         ; G5    ; --          ; 1            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[10]        ; K11   ; --          ; 1            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[11]        ; E5    ; --          ; 1            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[12]        ; H8    ; --          ; 1            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[13]        ; J8    ; --          ; 1            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMADDR[14]        ; F6    ; --          ; 1            ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCSN[0]          ; E7    ; --          ; 1            ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCSN[1]          ; D6    ; --          ; 1            ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMDQM[0]          ; H12   ; --          ; 2            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMDQM[1]          ; G11   ; --          ; 2            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMDQM[2]          ; F9    ; --          ; 1            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMDQM[3]          ; C6    ; --          ; 1            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMRASN            ; J9    ; --          ; 1            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCASN            ; F8    ; --          ; 1            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMWEN             ; A5    ; --          ; 1            ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCLKN            ; G7    ; --          ; 1            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCLK             ; B5    ; --          ; 1            ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[22]          ; C18   ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[23]          ; J16   ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; EBIADDR[24]          ; E17   ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; SDRAMCLKE            ; F7    ; --          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_LOADED          ; Y23   ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_TX_SLEEP         ; U2    ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[5]            ; K2    ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[4]            ; U1    ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[3]            ; W20   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[2]            ; Y19   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[1]            ; AA19  ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COM_DB[0]            ; AB22  ;  Z          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; HDV_RxENA            ; G4    ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; HDV_TxENA            ; G3    ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; HDV_IN               ; F4    ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FLASH_AD_STBY        ; AB13  ; --          ; 2            ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ATWD0VDD_SUP         ; AC26  ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; ATWD1VDD_SUP         ; AC25  ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; MultiSPE_nl          ; AD8   ; --          ; 1            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; OneSPE_nl            ; AB19  ;  Y          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_AUX_RESET         ; M25   ;  H          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_TMS               ; L19   ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_TCK               ; M21   ;  H          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FL_TDI               ; M19   ;  F          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COINCIDENCE_OUT_DOWN ; AB2   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COINC_DOWN_ALATCH    ; AC9   ; --          ; 1            ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COINC_DOWN_BLATCH    ; AD9   ; --          ; 1            ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COINCIDENCE_OUT_UP   ; AB1   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COINC_UP_ALATCH      ; AF9   ; --          ; 1            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; COINC_UP_BLATCH      ; AA11  ; --          ; 2            ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PLD_FPGA_BUSY        ; V19   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_D[7]            ; AC2   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_D[6]            ; AA2   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_D[5]            ; Y2    ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_D[4]            ; Y1    ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_D[3]            ; V2    ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_D[2]            ; V1    ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_D[1]            ; W2    ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_D[0]            ; W1    ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_DA              ; E3    ;  B          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_CE              ; F3    ;  A          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; FPGA_RW              ; W21   ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[15]              ; Y3    ;  I          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[14]              ; Y4    ;  K          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[13]              ; V7    ;  L          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[12]              ; M5    ;  M          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[11]              ; P21   ;  M          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[10]              ; AB4   ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[9]               ; R24   ;  K          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[8]               ; AB3   ;  O          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[7]               ; U24   ;  P          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[6]               ; T7    ;  H          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[5]               ; V3    ;  G          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[4]               ; A18   ; --          ; 2            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[3]               ; A20   ; --          ; 2            ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[2]               ; B22   ; --          ; 2            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[1]               ; B18   ; --          ; 2            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
; PGM[0]               ; B20   ; --          ; 2            ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; LVTTL        ;
+----------------------+-------+-------------+--------------+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name        ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin CE ; Single-Pin OE ; Open Drain ; FastRow Interconnect ; I/O Standard ;
+-------------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+----------------------+--------------+
; SDRAMDQS[0] ; F12   ; --          ; 2            ; 8    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQS[1] ; H11   ; --          ; 2            ; 14   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQS[2] ; J10   ; --          ; 1            ; 13   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[0]  ; J13   ; --          ; 2            ; 4    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[1]  ; H13   ; --          ; 2            ; 4    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[2]  ; F13   ; --          ; 2            ; 5    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[3]  ; G13   ; --          ; 2            ; 5    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[4]  ; E13   ; --          ; 2            ; 6    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[5]  ; D13   ; --          ; 2            ; 6    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[6]  ; C13   ; --          ; 2            ; 7    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[7]  ; B12   ; --          ; 2            ; 8    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[8]  ; E12   ; --          ; 2            ; 9    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[9]  ; G12   ; --          ; 2            ; 10   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[10] ; J12   ; --          ; 2            ; 10   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[11] ; A12   ; --          ; 2            ; 11   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[12] ; C12   ; --          ; 2            ; 11   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[13] ; B11   ; --          ; 2            ; 12   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[14] ; K13   ; --          ; 2            ; 12   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[15] ; A11   ; --          ; 2            ; 13   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[16] ; A9    ; --          ; 2            ; 15   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[17] ; H10   ; --          ; 2            ; 15   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[18] ; B9    ; --          ; 2            ; 16   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[19] ; C9    ; --          ; 1            ; 16   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[20] ; E9    ; --          ; 1            ; 15   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[21] ; K12   ; --          ; 1            ; 15   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[22] ; D9    ; --          ; 1            ; 14   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[23] ; G9    ; --          ; 1            ; 14   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[0]    ; C17   ; --          ; 3            ; 10   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[1]    ; G16   ; --          ; 3            ; 10   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[2]    ; D17   ; --          ; 3            ; 9    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[3]    ; E16   ; --          ; 3            ; 9    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[4]    ; J15   ; --          ; 3            ; 8    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[5]    ; F16   ; --          ; 3            ; 8    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[6]    ; G15   ; --          ; 3            ; 7    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[7]    ; F15   ; --          ; 3            ; 7    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[8]    ; H15   ; --          ; 3            ; 6    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[9]    ; E15   ; --          ; 3            ; 6    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[10]   ; J14   ; --          ; 3            ; 5    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[11]   ; E14   ; --          ; 3            ; 5    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[12]   ; K14   ; --          ; 3            ; 4    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[13]   ; G14   ; --          ; 3            ; 4    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[14]   ; F14   ; --          ; 3            ; 3    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; EBIDQ[15]   ; H14   ; --          ; 3            ; 3    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; UARTRIN     ; J21   ; --          ; 4            ; 3    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; UARTDCDN    ; J22   ; --          ; 4            ; 3    ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQS[3] ; K10   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[24] ; D8    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[25] ; H9    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[26] ; A7    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[27] ; B7    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[28] ; E8    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[29] ; G8    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[30] ; C7    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; SDRAMDQ[31] ; D7    ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; nRESET      ; B16   ; --          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; yes        ; no                   ; LVTTL        ;
; PLD_FPGA[7] ; V20   ;  U          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; PLD_FPGA[6] ; V21   ;  T          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; PLD_FPGA[5] ; V22   ;  S          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; PLD_FPGA[4] ; U20   ;  S          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; PLD_FPGA[3] ; U21   ;  R          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; PLD_FPGA[2] ; T20   ;  Q          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; PLD_FPGA[1] ; T21   ;  P          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
; PLD_FPGA[0] ; R20   ;  O          ; --           ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no                   ; LVTTL        ;
+-------------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+----------------------+--------------+


+---------------------------------------------+
; All Package Pins                            ;
+----------------------------------------------
; Pin # ; Usage                ; I/O Standard ;
+-------+----------------------+--------------+
; A2    ; GND                  ;              ;
; A3    ; VCC_INT              ;              ;
; A4    ; SDRAMADDR[5]         ; LVTTL        ;
; A5    ; SDRAMWEN             ; LVTTL        ;
; A6    ; VCC_IO               ;              ;
; A7    ; SD_DQ26              ; LVTTL        ;
; A8    ; GND                  ;              ;
; A9    ; SDRAMDQ[16]          ; LVTTL        ;
; A10   ; GND                  ;              ;
; A11   ; SDRAMDQ[15]          ; LVTTL        ;
; A12   ; SDRAMDQ[11]          ; LVTTL        ;
; A13   ; VCC_IO               ;              ;
; A14   ; GND                  ;              ;
; A15   ; GND+                 ;              ;
; A16   ; GND+                 ;              ;
; A17   ; GND                  ;              ;
; A18   ; PGM[4]               ; LVTTL        ;
; A19   ; GND                  ;              ;
; A20   ; PGM[3]               ; LVTTL        ;
; A21   ; VCC_IO               ;              ;
; A22   ; RESERVED_INPUT       ;              ;
; A23   ; ~INIT_DONE~          ; LVTTL        ;
; A24   ; VCC_INT              ;              ;
; A25   ; GND                  ;              ;
; B1    ; GND                  ;              ;
; B2    ; GND                  ;              ;
; B3    ; VCC_INT              ;              ;
; B4    ; SDRAMADDR[6]         ; LVTTL        ;
; B5    ; SDRAMCLK             ; LVTTL        ;
; B6    ; GND                  ;              ;
; B7    ; SD_DQ27              ; LVTTL        ;
; B8    ; VCC_INT              ;              ;
; B9    ; SDRAMDQ[18]          ; LVTTL        ;
; B10   ; VCC_INT              ;              ;
; B11   ; SDRAMDQ[13]          ; LVTTL        ;
; B12   ; SDRAMDQ[7]           ; LVTTL        ;
; B13   ; GND                  ;              ;
; B14   ; VCC_IO               ;              ;
; B15   ; #TDO                 ; LVTTL        ;
; B16   ; NRESET               ; LVTTL        ;
; B17   ; VCC_INT              ;              ;
; B18   ; PGM[1]               ; LVTTL        ;
; B19   ; VCC_INT              ;              ;
; B20   ; PGM[0]               ; LVTTL        ;
; B21   ; GND                  ;              ;
; B22   ; PGM[2]               ; LVTTL        ;
; B23   ; RESERVED_INPUT       ;              ;
; B24   ; VCC_INT              ;              ;
; B25   ; GND                  ;              ;
; B26   ; GND                  ;              ;
; C1    ; VCC_INT              ;              ;
; C2    ; VCC_INT              ;              ;
; C3    ; GND                  ;              ;
; C4    ; VCC_INT              ;              ;
; C5    ; SDRAMADDR[1]         ; LVTTL        ;
; C6    ; SDRAMDQM[3]          ; LVTTL        ;
; C7    ; SD_DQ30              ; LVTTL        ;
; C8    ; ^DDR_VS2             ;              ;
; C9    ; SDRAMDQ[19]          ; LVTTL        ;
; C10   ; ^SD_DQ_ECC2          ;              ;
; C11   ; ^SD_DQ_ECC3          ;              ;
; C12   ; SDRAMDQ[12]          ; LVTTL        ;
; C13   ; SDRAMDQ[6]           ; LVTTL        ;
; C14   ; ^JSELECT             ;              ;
; C15   ; ^GND                 ;              ;
; C16   ; ^BOOT_FLASH          ;              ;
; C17   ; EBIDQ[0]             ; LVTTL        ;
; C18   ; EBI_A22              ; LVTTL        ;
; C19   ; EBIADDR[15]          ; LVTTL        ;
; C20   ; EBIADDR[12]          ; LVTTL        ;
; C21   ; EBIADDR[1]           ; LVTTL        ;
; C22   ; EBIOEN               ; LVTTL        ;
; C23   ; VCC_INT              ;              ;
; C24   ; GND                  ;              ;
; C25   ; VCC_INT              ;              ;
; C26   ; VCC_INT              ;              ;
; D1    ; RESERVED_INPUT       ;              ;
; D2    ; RESERVED_INPUT       ;              ;
; D3    ; VCC_INT              ;              ;
; D4    ; GND                  ;              ;
; D5    ; SDRAMADDR[8]         ; LVTTL        ;
; D6    ; SDRAMCSN[1]          ; LVTTL        ;
; D7    ; SD_DQ31              ; LVTTL        ;
; D8    ; SD_DQ24              ; LVTTL        ;
; D9    ; SDRAMDQ[22]          ; LVTTL        ;
; D10   ; ^SD_DQM_ECC          ;              ;
; D11   ; ^SD_DQ_ECC5          ;              ;
; D12   ; ~SD_DDR_VS0~         ; LVTTL        ;
; D13   ; SDRAMDQ[5]           ; LVTTL        ;
; D14   ; ^DEBUG_EN            ;              ;
; D15   ; ^nCEO                ;              ;
; D16   ; #TRST                ; LVTTL        ;
; D17   ; EBIDQ[2]             ; LVTTL        ;
; D18   ; EBIADDR[18]          ; LVTTL        ;
; D19   ; EBIADDR[13]          ; LVTTL        ;
; D20   ; EBIADDR[8]           ; LVTTL        ;
; D21   ; EBICLK               ; LVTTL        ;
; D22   ; EBIBE[0]             ; LVTTL        ;
; D23   ; GND                  ;              ;
; D24   ; VCC_INT              ;              ;
; D25   ; RESERVED_INPUT       ;              ;
; D26   ; RESERVED_INPUT       ;              ;
; E1    ; RESERVED_INPUT       ;              ;
; E2    ; RESERVED_INPUT       ;              ;
; E3    ; FPGA_DA              ; LVTTL        ;
; E4    ; A_nB                 ; LVTTL        ;
; E5    ; SDRAMADDR[11]        ; LVTTL        ;
; E6    ; SDRAMADDR[2]         ; LVTTL        ;
; E7    ; SDRAMCSN[0]          ; LVTTL        ;
; E8    ; SD_DQ28              ; LVTTL        ;
; E9    ; SDRAMDQ[20]          ; LVTTL        ;
; E10   ; ^SD_DQ_ECC4          ;              ;
; E11   ; ~SD_DDR_VS1~         ; LVTTL        ;
; E12   ; SDRAMDQ[8]           ; LVTTL        ;
; E13   ; SDRAMDQ[4]           ; LVTTL        ;
; E14   ; EBIDQ[11]            ; LVTTL        ;
; E15   ; EBIDQ[9]             ; LVTTL        ;
; E16   ; EBIDQ[3]             ; LVTTL        ;
; E17   ; EBI_A24              ; LVTTL        ;
; E18   ; EBIADDR[19]          ; LVTTL        ;
; E19   ; EBIADDR[11]          ; LVTTL        ;
; E20   ; EBIADDR[2]           ; LVTTL        ;
; E21   ; EBIWEN               ; LVTTL        ;
; E22   ; VCC_CKLK5            ;              ;
; E23   ; VCC_CKLK6            ;              ;
; E24   ; ^PROC_TMS            ;              ;
; E25   ; RESERVED_INPUT       ;              ;
; E26   ; RESERVED_INPUT       ;              ;
; F1    ; RESERVED_INPUT       ;              ;
; F2    ; RESERVED_INPUT       ;              ;
; F3    ; FPGA_CE              ; LVTTL        ;
; F4    ; HDV_IN               ; LVTTL        ;
; F5    ; SDRAMADDR[7]         ; LVTTL        ;
; F6    ; SDRAMADDR[14]        ; LVTTL        ;
; F7    ; SD_CLKE              ; LVTTL        ;
; F8    ; SDRAMCASN            ; LVTTL        ;
; F9    ; SDRAMDQM[2]          ; LVTTL        ;
; F10   ; ^SD_DQS_ECC          ;              ;
; F11   ; ^SD_DQ_ECC6          ;              ;
; F12   ; SDRAMDQS[0]          ; LVTTL        ;
; F13   ; SDRAMDQ[2]           ; LVTTL        ;
; F14   ; EBIDQ[14]            ; LVTTL        ;
; F15   ; EBIDQ[7]             ; LVTTL        ;
; F16   ; EBIDQ[5]             ; LVTTL        ;
; F17   ; EBIADDR[21]          ; LVTTL        ;
; F18   ; EBIADDR[14]          ; LVTTL        ;
; F19   ; EBIADDR[9]           ; LVTTL        ;
; F20   ; EBIADDR[0]           ; LVTTL        ;
; F21   ; UARTRXD              ; LVTTL        ;
; F22   ; GND_CKLK5            ;              ;
; F23   ; GND_CKLK6            ;              ;
; F24   ; ^PROC_TCK            ;              ;
; F25   ; RESERVED_INPUT       ;              ;
; F26   ; RESERVED_INPUT       ;              ;
; G1    ; RESERVED_INPUT       ;              ;
; G2    ; RESERVED_INPUT       ;              ;
; G3    ; HDV_TxENA            ; LVTTL        ;
; G4    ; HDV_RxENA            ; LVTTL        ;
; G5    ; SDRAMADDR[9]         ; LVTTL        ;
; G6    ; SDRAMADDR[3]         ; LVTTL        ;
; G7    ; SDRAMCLKN            ; LVTTL        ;
; G8    ; SD_DQ29              ; LVTTL        ;
; G9    ; SDRAMDQ[23]          ; LVTTL        ;
; G10   ; ^SD_DQ_ECC0          ;              ;
; G11   ; SDRAMDQM[1]          ; LVTTL        ;
; G12   ; SDRAMDQ[9]           ; LVTTL        ;
; G13   ; SDRAMDQ[3]           ; LVTTL        ;
; G14   ; EBIDQ[13]            ; LVTTL        ;
; G15   ; EBIDQ[6]             ; LVTTL        ;
; G16   ; EBIDQ[1]             ; LVTTL        ;
; G17   ; EBIADDR[16]          ; LVTTL        ;
; G18   ; EBIADDR[7]           ; LVTTL        ;
; G19   ; EBIADDR[4]           ; LVTTL        ;
; G20   ; EBICSN[3]            ; LVTTL        ;
; G21   ; UARTTXD              ; LVTTL        ;
; G22   ; UARTCTSN             ; LVTTL        ;
; G23   ; ^PROC_TDO            ;              ;
; G24   ; ^PROC_TRST           ;              ;
; G25   ; RESERVED_INPUT       ;              ;
; G26   ; RESERVED_INPUT       ;              ;
; H1    ; RESERVED_INPUT       ;              ;
; H2    ; RESERVED_INPUT       ;              ;
; H3    ; HDV_Rx               ; LVTTL        ;
; H4    ; COM_AD_OTR           ; LVTTL        ;
; H5    ; COM_AD_D[11]         ; LVTTL        ;
; H6    ; TRACEPIPESTAT0       ;              ;
; H7    ; TRACEPIPESTAT1       ;              ;
; H8    ; SDRAMADDR[12]        ; LVTTL        ;
; H9    ; SD_DQ25              ; LVTTL        ;
; H10   ; SDRAMDQ[17]          ; LVTTL        ;
; H11   ; SDRAMDQS[1]          ; LVTTL        ;
; H12   ; SDRAMDQM[0]          ; LVTTL        ;
; H13   ; SDRAMDQ[1]           ; LVTTL        ;
; H14   ; EBIDQ[15]            ; LVTTL        ;
; H15   ; EBIDQ[8]             ; LVTTL        ;
; H16   ; EBIADDR[20]          ; LVTTL        ;
; H17   ; EBIADDR[10]          ; LVTTL        ;
; H18   ; EBIADDR[3]           ; LVTTL        ;
; H19   ; INTEXTPIN            ; LVTTL        ;
; H20   ; EBICSN[1]            ; LVTTL        ;
; H21   ; UARTRTSN             ; LVTTL        ;
; H22   ; UARTDSRN             ; LVTTL        ;
; H23   ; ^PROC_TDI            ;              ;
; H24   ; CLK_REF              ; LVTTL        ;
; H25   ; RESERVED_INPUT       ;              ;
; H26   ; RESERVED_INPUT       ;              ;
; J1    ; RESERVED_INPUT       ;              ;
; J2    ; RESERVED_INPUT       ;              ;
; J3    ; COM_AD_D[10]         ; LVTTL        ;
; J4    ; COM_AD_D[9]          ; LVTTL        ;
; J5    ; COM_AD_D[8]          ; LVTTL        ;
; J6    ; TRACESYNC            ;              ;
; J7    ; TRACEPKT4            ;              ;
; J8    ; SDRAMADDR[13]        ; LVTTL        ;
; J9    ; SDRAMRASN            ; LVTTL        ;
; J10   ; SDRAMDQS[2]          ; LVTTL        ;
; J11   ; ^SD_DQ_ECC1          ;              ;
; J12   ; SDRAMDQ[10]          ; LVTTL        ;
; J13   ; SDRAMDQ[0]           ; LVTTL        ;
; J14   ; EBIDQ[10]            ; LVTTL        ;
; J15   ; EBIDQ[4]             ; LVTTL        ;
; J16   ; EBI_A23              ; LVTTL        ;
; J17   ; EBIADDR[6]           ; LVTTL        ;
; J18   ; EBIADDR[5]           ; LVTTL        ;
; J19   ; EBICSN[2]            ; LVTTL        ;
; J20   ; UARTDTRN             ; LVTTL        ;
; J21   ; UARTRIN              ; LVTTL        ;
; J22   ; UARTDCDN             ; LVTTL        ;
; J23   ; ^EN_SELECT           ;              ;
; J24   ; NPOR                 ; LVTTL        ;
; J25   ; RESERVED_INPUT       ;              ;
; J26   ; RESERVED_INPUT       ;              ;
; K1    ; RESERVED_INPUT       ;              ;
; K2    ; COM_DB[5]            ; LVTTL        ;
; K3    ; COM_AD_D[7]          ; LVTTL        ;
; K4    ; COM_AD_D[6]          ; LVTTL        ;
; K5    ; COM_AD_D[5]          ; LVTTL        ;
; K6    ; TRACEPKT3            ;              ;
; K7    ; TRACEPKT8            ;              ;
; K8    ; SDRAMADDR[4]         ; LVTTL        ;
; K9    ; SDRAMADDR[0]         ; LVTTL        ;
; K10   ; SD_DQS3              ; LVTTL        ;
; K11   ; SDRAMADDR[10]        ; LVTTL        ;
; K12   ; SDRAMDQ[21]          ; LVTTL        ;
; K13   ; SDRAMDQ[14]          ; LVTTL        ;
; K14   ; EBIDQ[12]            ; LVTTL        ;
; K15   ; EBIADDR[17]          ; LVTTL        ;
; K16   ; EBIACK               ; LVTTL        ;
; K17   ; EBICSN[0]            ; LVTTL        ;
; K18   ; EBIBE[1]             ; LVTTL        ;
; K19   ; RESERVED_INPUT       ;              ;
; K20   ; RESERVED_INPUT       ;              ;
; K21   ; RESERVED_INPUT       ;              ;
; K22   ; RESERVED_INPUT       ;              ;
; K23   ; GND                  ;              ;
; K24   ; RESERVED_INPUT       ;              ;
; K25   ; RESERVED_INPUT       ;              ;
; K26   ; RESERVED_INPUT       ;              ;
; L1    ; COM_DB[6]            ; LVTTL        ;
; L2    ; COM_DB[7]            ; LVTTL        ;
; L3    ; COM_AD_D[4]          ; LVTTL        ;
; L4    ; COM_AD_D[3]          ; LVTTL        ;
; L5    ; COM_AD_D[2]          ; LVTTL        ;
; L6    ; TRACEPKT7            ;              ;
; L7    ; TRACEPKT14           ;              ;
; L8    ; TRACEPKT2            ;              ;
; L9    ; TRACECLK             ;              ;
; L10   ; TRACEPIPESTAT2       ;              ;
; L11   ; GND                  ;              ;
; L12   ; VCC_IO               ;              ;
; L13   ; VCC_INT              ;              ;
; L14   ; VCC_IO               ;              ;
; L15   ; VCC_INT              ;              ;
; L16   ; GND                  ;              ;
; L17   ; VCC_IO               ;              ;
; L18   ; GND_CKLK3            ;              ;
; L19   ; FL_TMS               ; LVTTL        ;
; L20   ; FL_TDO               ; LVTTL        ;
; L21   ; RESERVED_INPUT       ;              ;
; L22   ; RESERVED_INPUT       ;              ;
; L23   ; RESERVED_INPUT       ;              ;
; L24   ; RESERVED_INPUT       ;              ;
; L25   ; RESERVED_INPUT       ;              ;
; L26   ; RESERVED_INPUT       ;              ;
; M1    ; COM_DB[8]            ; LVTTL        ;
; M2    ; COM_DB[9]            ; LVTTL        ;
; M3    ; RESERVED_INPUT       ;              ;
; M4    ; CLKLK_OUT2p          ; LVTTL        ;
; M5    ; PGM[12]              ; LVTTL        ;
; M6    ; TRACEPKT12           ;              ;
; M7    ; TRACEPKT10           ;              ;
; M8    ; TRACEPKT0            ;              ;
; M9    ; TRACEPKT5            ;              ;
; M10   ; VCC_IO               ;              ;
; M11   ; VCC_IO               ;              ;
; M12   ; GND                  ;              ;
; M13   ; VCC_INT              ;              ;
; M14   ; VCC_IO               ;              ;
; M15   ; GND                  ;              ;
; M16   ; VCC_INT              ;              ;
; M17   ; GND                  ;              ;
; M18   ; GND_CKLK3            ;              ;
; M19   ; FL_TDI               ; LVTTL        ;
; M20   ; ^NCONFIG             ;              ;
; M21   ; FL_TCK               ; LVTTL        ;
; M22   ; RESERVED_INPUT       ;              ;
; M23   ; FL_Trigger           ; LVTTL        ;
; M24   ; FL_ATTN              ; LVTTL        ;
; M25   ; FL_AUX_RESET         ; LVTTL        ;
; M26   ; RESERVED_INPUT       ;              ;
; N1    ; GND                  ;              ;
; N2    ; VCC_INT              ;              ;
; N3    ; VCC_IO               ;              ;
; N4    ; GND                  ;              ;
; N5    ; GND+                 ;              ;
; N6    ; TRACEPKT15           ;              ;
; N7    ; TRACEPKT13           ;              ;
; N8    ; TRACEPKT6            ;              ;
; N9    ; TRACEPKT1            ;              ;
; N10   ; VCC_INT              ;              ;
; N11   ; GND                  ;              ;
; N12   ; VCC_INT              ;              ;
; N13   ; GND                  ;              ;
; N14   ; GND                  ;              ;
; N15   ; VCC_IO               ;              ;
; N16   ; GND                  ;              ;
; N17   ; VCC_IO               ;              ;
; N18   ; GND                  ;              ;
; N19   ; VCC_CKLK3            ;              ;
; N20   ; RESERVED_INPUT       ;              ;
; N21   ; ^MSEL1               ;              ;
; N22   ; ^MSEL0               ;              ;
; N23   ; FL_Trigger_bar       ; LVTTL        ;
; N24   ; VCC_IO               ;              ;
; N25   ; RESERVED_INPUT       ;              ;
; N26   ; GND                  ;              ;
; P1    ; GND                  ;              ;
; P2    ; GND                  ;              ;
; P3    ; GND                  ;              ;
; P4    ; RESERVED_INPUT       ;              ;
; P5    ; #TDI                 ; LVTTL        ;
; P6    ; ^nCE                 ;              ;
; P7    ; RESERVED_INPUT       ;              ;
; P8    ; TRACEPKT11           ;              ;
; P9    ; TRACEPKT9            ;              ;
; P10   ; VCC_IO               ;              ;
; P11   ; VCC_IO               ;              ;
; P12   ; VCC_IO               ;              ;
; P13   ; GND                  ;              ;
; P14   ; GND                  ;              ;
; P15   ; VCC_INT              ;              ;
; P16   ; GND                  ;              ;
; P17   ; VCC_IO               ;              ;
; P18   ; VCC_INT              ;              ;
; P19   ; GND_CKOUT1           ;              ;
; P20   ; CLK1p                ; LVTTL        ;
; P21   ; PGM[11]              ; LVTTL        ;
; P22   ; GND*                 ;              ;
; P23   ; GND                  ;              ;
; P24   ; VCC_INT              ;              ;
; P25   ; VCC_INT              ;              ;
; P26   ; GND                  ;              ;
; R1    ; COM_DB[10]           ; LVTTL        ;
; R2    ; COM_DB[11]           ; LVTTL        ;
; R3    ; RESERVED_INPUT       ;              ;
; R4    ; RESERVED_INPUT       ;              ;
; R5    ; COM_AD_D[1]          ; LVTTL        ;
; R6    ; COM_AD_D[0]          ; LVTTL        ;
; R7    ; ^DCLK                ;              ;
; R8    ; GND_CKLK4            ;              ;
; R9    ; VCC_CKLK4            ;              ;
; R10   ; VCC_INT              ;              ;
; R11   ; VCC_INT              ;              ;
; R12   ; GND                  ;              ;
; R13   ; VCC_IO               ;              ;
; R14   ; VCC_INT              ;              ;
; R15   ; GND                  ;              ;
; R16   ; VCC_IO               ;              ;
; R17   ; GND                  ;              ;
; R18   ; VCC_IO               ;              ;
; R19   ; VCC_CKOUT1           ;              ;
; R20   ; PLD_FPGA[0]          ; LVTTL        ;
; R21   ; VCC_INT              ;              ;
; R22   ; RESERVED_INPUT       ;              ;
; R23   ; CLK3p                ; LVTTL        ;
; R24   ; PGM[9]               ; LVTTL        ;
; R25   ; RESERVED_INPUT       ;              ;
; R26   ; RESERVED_INPUT       ;              ;
; T1    ; COM_DB[12]           ; LVTTL        ;
; T2    ; COM_DB[13]           ; LVTTL        ;
; T3    ; RESERVED_INPUT       ;              ;
; T4    ; RESERVED_INPUT       ;              ;
; T5    ; RESERVED_INPUT       ;              ;
; T6    ; RESERVED_INPUT       ;              ;
; T7    ; PGM[6]               ; LVTTL        ;
; T8    ; VCC_CKLK2            ;              ;
; T9    ; GND_CKLK2            ;              ;
; T10   ; VCC_IO               ;              ;
; T11   ; GND                  ;              ;
; T12   ; VCC_INT              ;              ;
; T13   ; GND                  ;              ;
; T14   ; GND                  ;              ;
; T15   ; VCC_IO               ;              ;
; T16   ; GND                  ;              ;
; T17   ; VCC_INT              ;              ;
; T18   ; GND                  ;              ;
; T19   ; GND_CKLK1            ;              ;
; T20   ; PLD_FPGA[2]          ; LVTTL        ;
; T21   ; PLD_FPGA[1]          ; LVTTL        ;
; T22   ; FE_PULSER_P[3]       ; LVTTL        ;
; T23   ; GND+                 ;              ;
; T24   ; FE_PULSER_N[3]       ; LVTTL        ;
; T25   ; RESERVED_INPUT       ;              ;
; T26   ; RESERVED_INPUT       ;              ;
; U1    ; COM_DB[4]            ; LVTTL        ;
; U2    ; COM_TX_SLEEP         ; LVTTL        ;
; U3    ; RESERVED_INPUT       ;              ;
; U4    ; RESERVED_INPUT       ;              ;
; U5    ; RESERVED_INPUT       ;              ;
; U6    ; RESERVED_INPUT       ;              ;
; U7    ; RESERVED_INPUT       ;              ;
; U8    ; VCC_CKOUT2           ;              ;
; U9    ; VCC_INT              ;              ;
; U10   ; GND                  ;              ;
; U11   ; VCC_IO               ;              ;
; U12   ; GND                  ;              ;
; U13   ; VCC_IO               ;              ;
; U14   ; VCC_INT              ;              ;
; U15   ; VCC_IO               ;              ;
; U16   ; VCC_INT              ;              ;
; U17   ; GND                  ;              ;
; U18   ; VCC_IO               ;              ;
; U19   ; VCC_CKLK1            ;              ;
; U20   ; PLD_FPGA[4]          ; LVTTL        ;
; U21   ; PLD_FPGA[3]          ; LVTTL        ;
; U22   ; FE_PULSER_P[2]       ; LVTTL        ;
; U23   ; FE_PULSER_N[2]       ; LVTTL        ;
; U24   ; PGM[7]               ; LVTTL        ;
; U25   ; RESERVED_INPUT       ;              ;
; U26   ; RESERVED_INPUT       ;              ;
; V1    ; FPGA_D[2]            ; LVTTL        ;
; V2    ; FPGA_D[3]            ; LVTTL        ;
; V3    ; PGM[5]               ; LVTTL        ;
; V4    ; RESERVED_INPUT       ;              ;
; V5    ; RESERVED_INPUT       ;              ;
; V6    ; RESERVED_INPUT       ;              ;
; V7    ; PGM[13]              ; LVTTL        ;
; V8    ; GND_CKOUT2           ;              ;
; V9    ; GND                  ;              ;
; V10   ; VCC_IO               ;              ;
; V11   ; RESERVED_INPUT       ;              ;
; V12   ; RESERVED_INPUT       ;              ;
; V13   ; RESERVED_INPUT       ;              ;
; V14   ; RESERVED_INPUT       ;              ;
; V15   ; ATWD0_D[1]           ; LVTTL        ;
; V16   ; DigitalReset_0       ; LVTTL        ;
; V17   ; VCC_IO               ;              ;
; V18   ; GND                  ;              ;
; V19   ; PLD_FPGA_BUSY        ; LVTTL        ;
; V20   ; PLD_FPGA[7]          ; LVTTL        ;
; V21   ; PLD_FPGA[6]          ; LVTTL        ;
; V22   ; PLD_FPGA[5]          ; LVTTL        ;
; V23   ; FE_PULSER_P[1]       ; LVTTL        ;
; V24   ; FE_PULSER_N[1]       ; LVTTL        ;
; V25   ; RESERVED_INPUT       ;              ;
; V26   ; RESERVED_INPUT       ;              ;
; W1    ; FPGA_D[0]            ; LVTTL        ;
; W2    ; FPGA_D[1]            ; LVTTL        ;
; W3    ; RESERVED_INPUT       ;              ;
; W4    ; RESERVED_INPUT       ;              ;
; W5    ; RESERVED_INPUT       ;              ;
; W6    ; CLK2p                ; LVTTL        ;
; W7    ; ^DATA0               ;              ;
; W8    ; GND                  ;              ;
; W9    ; RESERVED_INPUT       ;              ;
; W10   ; RESERVED_INPUT       ;              ;
; W11   ; RESERVED_INPUT       ;              ;
; W12   ; RESERVED_INPUT       ;              ;
; W13   ; RESERVED_INPUT       ;              ;
; W14   ; OutputEnable_0       ; LVTTL        ;
; W15   ; CounterClock_0       ; LVTTL        ;
; W16   ; ATWD0_D[7]           ; LVTTL        ;
; W17   ; OutputEnable_1       ; LVTTL        ;
; W18   ; DigitalReset_1       ; LVTTL        ;
; W19   ; GND                  ;              ;
; W20   ; COM_DB[3]            ; LVTTL        ;
; W21   ; FPGA_RW              ; LVTTL        ;
; W22   ; PLD_FPGA_nWE         ; LVTTL        ;
; W23   ; FE_PULSER_N[0]       ; LVTTL        ;
; W24   ; FE_PULSER_P[0]       ; LVTTL        ;
; W25   ; RESERVED_INPUT       ;              ;
; W26   ; RESERVED_INPUT       ;              ;
; Y1    ; FPGA_D[4]            ; LVTTL        ;
; Y2    ; FPGA_D[5]            ; LVTTL        ;
; Y3    ; PGM[15]              ; LVTTL        ;
; Y4    ; PGM[14]              ; LVTTL        ;
; Y5    ; CLK4p                ; LVTTL        ;
; Y6    ; RESERVED_INPUT       ;              ;
; Y7    ; RESERVED_INPUT       ;              ;
; Y8    ; RESERVED_INPUT       ;              ;
; Y9    ; RESERVED_INPUT       ;              ;
; Y10   ; RESERVED_INPUT       ;              ;
; Y11   ; RESERVED_INPUT       ;              ;
; Y12   ; RESERVED_INPUT       ;              ;
; Y13   ; RESERVED_INPUT       ;              ;
; Y14   ; RESERVED_INPUT       ;              ;
; Y15   ; ATWD0_D[0]           ; LVTTL        ;
; Y16   ; DigitalSet_0         ; LVTTL        ;
; Y17   ; ShiftClock_1         ; LVTTL        ;
; Y18   ; ChannelSelect_1[1]   ; LVTTL        ;
; Y19   ; COM_DB[2]            ; LVTTL        ;
; Y20   ; R2BUS[5]             ; LVTTL        ;
; Y21   ; R2BUS[6]             ; LVTTL        ;
; Y22   ; R2BUS[7]             ; LVTTL        ;
; Y23   ; FPGA_LOADED          ; LVTTL        ;
; Y24   ; PLD_FPGA_nOE         ; LVTTL        ;
; Y25   ; RESERVED_INPUT       ;              ;
; Y26   ; RESERVED_INPUT       ;              ;
; AA1   ; SingleLED_TRIGGER    ; LVTTL        ;
; AA2   ; FPGA_D[6]            ; LVTTL        ;
; AA3   ; RESERVED_INPUT       ;              ;
; AA4   ; RESERVED_INPUT       ;              ;
; AA5   ; RESERVED_INPUT       ;              ;
; AA6   ; RESERVED_INPUT       ;              ;
; AA7   ; RESERVED_INPUT       ;              ;
; AA8   ; RESERVED_INPUT       ;              ;
; AA9   ; RESERVED_INPUT       ;              ;
; AA10  ; COINC_DOWN_A         ; LVTTL        ;
; AA11  ; COINC_UP_BLATCH      ; LVTTL        ;
; AA12  ; FLASH_AD_D[6]        ; LVTTL        ;
; AA13  ; FLASH_AD_D[1]        ; LVTTL        ;
; AA14  ; TriggerComplete_0    ; LVTTL        ;
; AA15  ; ATWD0_D[3]           ; LVTTL        ;
; AA16  ; ATWD0_D[6]           ; LVTTL        ;
; AA17  ; ATWD1_D[0]           ; LVTTL        ;
; AA18  ; ATWD1_D[7]           ; LVTTL        ;
; AA19  ; COM_DB[1]            ; LVTTL        ;
; AA20  ; R2BUS[3]             ; LVTTL        ;
; AA21  ; R2BUS[4]             ; LVTTL        ;
; AA22  ; FLASH_AD_D[0]        ; LVTTL        ;
; AA23  ; RESERVED_INPUT       ;              ;
; AA24  ; COMM_RESET           ; LVTTL        ;
; AA25  ; RESERVED_INPUT       ;              ;
; AA26  ; RESERVED_INPUT       ;              ;
; AB1   ; COINCIDENCE_OUT_UP   ; LVTTL        ;
; AB2   ; COINCIDENCE_OUT_DOWN ; LVTTL        ;
; AB3   ; PGM[8]               ; LVTTL        ;
; AB4   ; PGM[10]              ; LVTTL        ;
; AB5   ; RESERVED_INPUT       ;              ;
; AB6   ; RESERVED_INPUT       ;              ;
; AB7   ; RESERVED_INPUT       ;              ;
; AB8   ; ATWDTrigger_0        ; LVTTL        ;
; AB9   ; COINC_DOWN_BBAR      ; LVTTL        ;
; AB10  ; COINC_UP_A           ; LVTTL        ;
; AB11  ; FLASH_AD_D[2]        ; LVTTL        ;
; AB12  ; FLASH_AD_D[7]        ; LVTTL        ;
; AB13  ; FLASH_AD_STBY        ; LVTTL        ;
; AB14  ; FLASH_NCO            ; LVTTL        ;
; AB15  ; ChannelSelect_0[1]   ; LVTTL        ;
; AB16  ; ATWD0_D[5]           ; LVTTL        ;
; AB17  ; CounterClock_1       ; LVTTL        ;
; AB18  ; ATWD1_D[2]           ; LVTTL        ;
; AB19  ; OneSPE_nl            ; LVTTL        ;
; AB20  ; R2BUS[2]             ; LVTTL        ;
; AB21  ; R2BUS[1]             ; LVTTL        ;
; AB22  ; COM_DB[0]            ; LVTTL        ;
; AB23  ; RESERVED_INPUT       ;              ;
; AB24  ; RESERVED_INPUT       ;              ;
; AB25  ; RESERVED_INPUT       ;              ;
; AB26  ; RESERVED_INPUT       ;              ;
; AC1   ; RESERVED_INPUT       ;              ;
; AC2   ; FPGA_D[7]            ; LVTTL        ;
; AC3   ; VCC_INT              ;              ;
; AC4   ; GND                  ;              ;
; AC5   ; RESERVED_INPUT       ;              ;
; AC6   ; RESERVED_INPUT       ;              ;
; AC7   ; RESERVED_INPUT       ;              ;
; AC8   ; RESERVED_INPUT       ;              ;
; AC9   ; COINC_DOWN_ALATCH    ; LVTTL        ;
; AC10  ; COINC_DOWN_B         ; LVTTL        ;
; AC11  ; FLASH_AD_D[3]        ; LVTTL        ;
; AC12  ; FLASH_AD_D[9]        ; LVTTL        ;
; AC13  ; FLASH_AD_D[11]       ; LVTTL        ;
; AC14  ; ShiftClock_0         ; LVTTL        ;
; AC15  ; ATWD0_D[2]           ; LVTTL        ;
; AC16  ; AnalogReset_0        ; LVTTL        ;
; AC17  ; TriggerComplete_1    ; LVTTL        ;
; AC18  ; AnalogReset_1        ; LVTTL        ;
; AC19  ; ATWD1_D[5]           ; LVTTL        ;
; AC20  ; ATWD1_D[4]           ; LVTTL        ;
; AC21  ; RESERVED_INPUT       ;              ;
; AC22  ; FE_TEST_PULSE        ; LVTTL        ;
; AC23  ; GND                  ;              ;
; AC24  ; VCC_INT              ;              ;
; AC25  ; ATWD1VDD_SUP         ; LVTTL        ;
; AC26  ; ATWD0VDD_SUP         ; LVTTL        ;
; AD1   ; VCC_INT              ;              ;
; AD2   ; VCC_INT              ;              ;
; AD3   ; GND                  ;              ;
; AD4   ; VCC_INT              ;              ;
; AD5   ; RESERVED_INPUT       ;              ;
; AD6   ; RESERVED_INPUT       ;              ;
; AD7   ; ATWDTrigger_1        ; LVTTL        ;
; AD8   ; MultiSPE_nl          ; LVTTL        ;
; AD9   ; COINC_DOWN_BLATCH    ; LVTTL        ;
; AD10  ; COINC_UP_B           ; LVTTL        ;
; AD11  ; FLASH_AD_D[4]        ; LVTTL        ;
; AD12  ; FLASH_AD_D[10]       ; LVTTL        ;
; AD13  ; ^CONF_DONE           ;              ;
; AD14  ; #TCK                 ; LVTTL        ;
; AD15  ; RampSet_0            ; LVTTL        ;
; AD16  ; ReadWrite_0          ; LVTTL        ;
; AD17  ; ATWD0_D[9]           ; LVTTL        ;
; AD18  ; ATWD1_D[3]           ; LVTTL        ;
; AD19  ; ChannelSelect_1[0]   ; LVTTL        ;
; AD20  ; ReadWrite_1          ; LVTTL        ;
; AD21  ; ATWD1_D[8]           ; LVTTL        ;
; AD22  ; R2BUS[0]             ; LVTTL        ;
; AD23  ; VCC_INT              ;              ;
; AD24  ; GND                  ;              ;
; AD25  ; VCC_INT              ;              ;
; AD26  ; VCC_INT              ;              ;
; AE1   ; GND                  ;              ;
; AE2   ; GND                  ;              ;
; AE3   ; VCC_INT              ;              ;
; AE4   ; RESERVED_INPUT       ;              ;
; AE5   ; RESERVED_INPUT       ;              ;
; AE6   ; GND                  ;              ;
; AE7   ; RESERVED_INPUT       ;              ;
; AE8   ; VCC_INT              ;              ;
; AE9   ; COINC_DOWN_ABAR      ; LVTTL        ;
; AE10  ; COINC_UP_ABAR        ; LVTTL        ;
; AE11  ; FLASH_AD_D[8]        ; LVTTL        ;
; AE12  ; ^NSTATUS             ;              ;
; AE13  ; GND                  ;              ;
; AE14  ; VCC_IO               ;              ;
; AE15  ; #TMS                 ; LVTTL        ;
; AE16  ; ATWD0_D[4]           ; LVTTL        ;
; AE17  ; RESERVED_INPUT       ;              ;
; AE18  ; RampSet_1            ; LVTTL        ;
; AE19  ; VCC_INT              ;              ;
; AE20  ; ATWD1_D[9]           ; LVTTL        ;
; AE21  ; GND                  ;              ;
; AE22  ; ATWD1_D[6]           ; LVTTL        ;
; AE23  ; DigitalSet_1         ; LVTTL        ;
; AE24  ; VCC_INT              ;              ;
; AE25  ; GND                  ;              ;
; AE26  ; GND                  ;              ;
; AF2   ; GND                  ;              ;
; AF3   ; VCC_INT              ;              ;
; AF4   ; RESERVED_INPUT       ;              ;
; AF5   ; RESERVED_INPUT       ;              ;
; AF6   ; VCC_IO               ;              ;
; AF7   ; RESERVED_INPUT       ;              ;
; AF8   ; GND                  ;              ;
; AF9   ; COINC_UP_ALATCH      ; LVTTL        ;
; AF10  ; COINC_UP_BBAR        ; LVTTL        ;
; AF11  ; FLASH_AD_D[5]        ; LVTTL        ;
; AF12  ; MultiSPE             ; LVTTL        ;
; AF13  ; VCC_IO               ;              ;
; AF14  ; GND                  ;              ;
; AF15  ; OneSPE               ; LVTTL        ;
; AF16  ; ChannelSelect_0[0]   ; LVTTL        ;
; AF17  ; ATWD0_D[8]           ; LVTTL        ;
; AF18  ; ATWD1_D[1]           ; LVTTL        ;
; AF19  ; GND                  ;              ;
; AF20  ; RESERVED_INPUT       ;              ;
; AF21  ; VCC_IO               ;              ;
; AF22  ; RESERVED_INPUT       ;              ;
; AF23  ; RESERVED_INPUT       ;              ;
; AF24  ; VCC_INT              ;              ;
; AF25  ; GND                  ;              ;
+-------+----------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                                                                                                                        ; Pin #      ; Fan-Out ; Usage                                   ; Global Usage ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+-----------------------------------------+--------------+
; pll4x:inst_pll4x|altclklock:altclklock_component|outclock1                                                                                                                                                                                                                                                                  ; PLL_1      ; 4       ; Clock                                   ; Internal     ;
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock0                                                                                                                                                                                                                                                                  ; PLL_2      ; 2102    ; Clock                                   ; Internal     ;
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock1                                                                                                                                                                                                                                                                  ; PLL_2      ; 883     ; Clock                                   ; Internal     ;
; daq:inst_daq|mem_interface:inst_mem_interface|state~21                                                                                                                                                                                                                                                                      ; LC3_7_K2   ; 5       ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|COMM_ctrl_local.rx_dpr_raddr_stb                                                                                                                                                                                                                                                           ; LC7_10_J3  ; 18      ; Clock enable                            ; Non-global   ;
; ROC:inst_ROC|RST~reg0                                                                                                                                                                                                                                                                                                       ; LC6_11_F2  ; 1005    ; Async. clear / Clock enable             ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DC_CTRAP:b2v_DC_CTRAP|CLR_BUF                                                                                                                                                                                                                                           ; LC8_4_E3   ; 267     ; Async. clear / Clock enable             ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable~reg0                                                                                                                                                                                                         ; LC7_6_N1   ; 13      ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|segment_write_addr_adv_ena                                                                                                                                                                         ; LC6_8_G1   ; 12      ; Sync. load                              ; Non-global   ;
; rate_meters:inst_rate_meters|second_cnt[26]                                                                                                                                                                                                                                                                                 ; LC9_5_I4   ; 88      ; Clock enable / Sync. load               ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|UA_RX_AP:inst|shen~reg                                                                                                                                                                                                  ; LC5_7_G4   ; 8       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6|HL_DSCR:hl_dec_stm|ct_aclr~reg                                                                                                                                                                                      ; LC5_7_K4   ; 8       ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6|HL_DSCR:hl_dec_stm|maxen~reg                                                                                                                                                                                        ; LC2_7_K4   ; 10      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|DCTC_FWR:inst7|wfm_ct_clk_en~reg                                                                                                                                                                                    ; LC10_3_F1  ; 6       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|DCTC_FWR:inst7|wfm_ct_sload~reg                                                                                                                                                                                     ; LC4_3_F1   ; 6       ; Sync. load                              ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|DCTC_FWR:inst7|tcwf_aclr~reg                                                                                                                                                                                        ; LC1_3_F1   ; 34      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|UA_RX_AP:inst|ctclr~reg                                                                                                                                                                                                 ; LC6_5_A4   ; 34      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|UA_RX_AP:inst|stf_stb~reg                                                                                                                                                                                               ; LC6_1_A4   ; 36      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|DC_MRAP:inst10|CRC_ERR                                                                                                                                                                                                                  ; LC7_7_A4   ; 19      ; Sync. load                              ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_hdr_dec_ap:inst4|tcal_rcvd~reg                                                                                                                                                                                                       ; LC7_6_A4   ; 16      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|DC_MRAP:inst10|DCMD_SEQ1                                                                                                                                                                                                                ; LC10_9_A4  ; 22      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|DC_SNAP:inst11|shift_ct_en~reg                                                                                                                                                                                                          ; LC9_2_M3   ; 6       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|DC_SNAP:inst11|STF                                                                                                                                                                                                                      ; LC3_13_M3  ; 72      ; Async. clear / Sync. load / Sync. clear ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|DC_SNAP:inst11|plen_clk_en~reg                                                                                                                                                                                                          ; LC6_13_M3  ; 10      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|DC_SNAP:inst11|dpr_ren~reg                                                                                                                                                                                                              ; LC7_3_M3   ; 20      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|TX_UART:inst|ct_clk_en~reg                                                                                                                                                                                             ; LC6_11_Z4  ; 5       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|TX_UART:inst|ct_sclr~reg                                                                                                                                                                                               ; LC9_11_Z4  ; 21      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|TX_UART:inst|shr_load~reg                                                                                                                                                                                              ; LC10_11_Z4 ; 60      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|TX_UART:inst|shr_ena~reg                                                                                                                                                                                               ; LC1_11_Z4  ; 10      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|RES~reg                                                                                                                                                                                                                             ; LC8_3_S4   ; 30      ; Async. clear                            ; Non-global   ;
; calibration_sources:inst_calibration_sources|i474                                                                                                                                                                                                                                                                           ; LC1_10_R4  ; 32      ; Output enable                           ; Non-global   ;
; daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|ADC_control:inst_ADC_control|state~22                                                                                                                                                                                                                                   ; LC4_11_K2  ; 9       ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ADC_control:inst_ADC_control|state~22                                                                                                                                                                                                                                   ; LC6_9_K2   ; 9       ; Clock enable                            ; Non-global   ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                ; JTAG_ELA_1 ; 71      ; Clock                                   ; Internal     ;
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                                                                                                                              ; JTAG_ELA_1 ; 803     ; Clock                                   ; Internal     ;
; sld_hub:sld_hub_inst|i267~19                                                                                                                                                                                                                                                                                                ; LC5_5_P1   ; 2       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                                                                                                                    ; LC1_12_P1  ; 5       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                                                                                                    ; LC4_12_P1  ; 12      ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                                                                                                                     ; LC8_12_P1  ; 15      ; Async. clear                            ; Non-global   ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                                                                                                     ; LC4_9_P1   ; 8       ; Async. clear                            ; Non-global   ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                                                                                                                   ; LC9_11_P1  ; 13      ; Async. clear                            ; Non-global   ;
; sld_hub:sld_hub_inst|sld_dffex:GEN_IRF_1_IRF|Q[1]~reg0                                                                                                                                                                                                                                                                      ; LC5_3_P1   ; 12      ; Async. clear                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|i8                                                                                                                                                                                                                                                               ; LC4_2_P1   ; 572     ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|i42                                                                                                                                                                                                          ; LC3_2_P1   ; 99      ; Async. clear                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[3]~0                                                                                                                                                                                                                                                      ; LC9_14_P1  ; 4       ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|i4                                                                                                                                                                                                                                                                     ; LC10_4_P1  ; 8       ; Async. clear                            ; Non-global   ;
; MultiSPE                                                                                                                                                                                                                                                                                                                    ; AF12       ; 1       ; Clock                                   ; Pin          ;
; OneSPE                                                                                                                                                                                                                                                                                                                      ; AF15       ; 1       ; Clock                                   ; Pin          ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_hdr_dec_ap:inst4|data_msg~48                                                                                                                                                                                                         ; LC10_4_A4  ; 1       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6|dorlev_dn_rq~1                                                                                                                                                                                                      ; LC7_4_A4   ; 2       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_hdr_dec_ap:inst4|ctrl_msg~41                                                                                                                                                                                                         ; LC5_4_A4   ; 1       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|inst5                                                                                                                                                                                                                                   ; LC7_8_A4   ; 16      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|ponres_ct:ponres|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0                                                                                                                                            ; LC9_4_S4   ; 8       ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|header_0.timestamp[16]~0                                                                                                                                                                                                                                            ; LC3_9_G2   ; 61      ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|header_1.timestamp[16]~0                                                                                                                                                                                                                                            ; LC5_8_G2   ; 61      ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|ATWD_control:inst_ATWD_control|ATWD_D_gray[9]~10                                                                                                                                                                                     ; LC4_16_L4  ; 10      ; Clock enable                            ; Non-global   ;
; calibration_sources:inst_calibration_sources|delay_bit~0                                                                                                                                                                                                                                                                    ; LC6_6_T3   ; 1       ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|ATWD_control:inst_ATWD_control|ATWD_D_gray[9]~10                                                                                                                                                                                     ; LC3_10_N1  ; 10      ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|header_1.timestamp[16]~0                                                                                                                                                                                                                                            ; LC7_9_K2   ; 61      ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|header_0.timestamp[16]~0                                                                                                                                                                                                                                            ; LC8_10_K2  ; 61      ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ADC_control:inst_ADC_control|HEADER_data.timestamp[16]~reg0~0                                                                                                                                                                                                           ; LC7_10_K2  ; 56      ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|ADC_control:inst_ADC_control|HEADER_data.timestamp[16]~reg0~0                                                                                                                                                                                                           ; LC2_11_K2  ; 56      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out                              ; LC6_3_Z4   ; 15      ; Sync. clear                             ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DC_CTRAP:b2v_DC_CTRAP|timer_clrn~21                                                                                                                                                                                                                                     ; LC3_6_E3   ; 20      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|crc_tx:inst3|srg[5]~2                                                                                                                                                                                                                   ; LC9_13_I3  ; 8       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|inst50                                                                                                                                                                                                                                  ; LC5_10_E3  ; 16      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|inst46                                                                                                                                                                                                                                  ; LC5_12_P3  ; 32      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|inst48                                                                                                                                                                                                                                  ; LC10_8_E4  ; 16      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_com_dac_ctrl:inst6|daclev_adj                                                                                                                                                                                                        ; LC8_2_A4   ; 8       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0                                                                                                                              ; LC7_6_Z4   ; 4       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|pre_sclr                                                                                                                            ; LC8_5_Z4   ; 5       ; Sync. clear                             ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct4:inst6|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00012|comptree:comparator|cmpchain:cmp_end|aeb_out                                                                     ; LC10_5_Z4  ; 5       ; Sync. clear                             ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|inst39                                                                                                                                                                                                                                  ; LC1_13_H3  ; 16      ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|COMM_ctrl_local.reboot_req~0                                                                                                                                                                                                                                                               ; LC8_10_E3  ; 1       ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|COMM_ctrl_local.id[32]~63                                                                                                                                                                                                                                                                  ; LC3_11_Z3  ; 17      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|inst22                                                                                                                                                                                                                                  ; LC7_6_E3   ; 16      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|valid_wreq                                                                                                                  ; LC6_12_I1  ; 21      ; Write enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|valid_rreq                                                                                                                  ; LC6_13_I1  ; 11      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state|_~14                                                                                                ; LC7_12_I1  ; 6       ; Sync. load                              ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|ctup4:116|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0                                                                                                                                       ; LC3_12_E1  ; 1       ; Clock                                   ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|inst5                                                                                                                                                                                                                   ; LC5_12_E1  ; 10      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DC_CTRAP:b2v_DC_CTRAP|rec_ena~0                                                                                                                                                                                                                                         ; LC6_4_E3   ; 73      ; Async. clear / Clock enable             ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|cout~0                                                                                                                                     ; LC7_9_G4   ; 4       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out                       ; LC1_8_G4   ; 6       ; Sync. clear                             ; Non-global   ;
; rate_meters:inst_rate_meters|i392~14                                                                                                                                                                                                                                                                                        ; LC2_10_D4  ; 10      ; Sync. load                              ; Non-global   ;
; rate_meters:inst_rate_meters|i418~16                                                                                                                                                                                                                                                                                        ; LC10_5_I4  ; 27      ; Sync. load                              ; Non-global   ;
; rate_meters:inst_rate_meters|RM_rate_SPE[0]~31                                                                                                                                                                                                                                                                              ; LC3_13_P4  ; 32      ; Clock enable                            ; Non-global   ;
; rate_meters:inst_rate_meters|i327~14                                                                                                                                                                                                                                                                                        ; LC5_13_C4  ; 10      ; Sync. load                              ; Non-global   ;
; rate_meters:inst_rate_meters|RM_rate_MPE[0]~31                                                                                                                                                                                                                                                                              ; LC2_14_Y4  ; 32      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6|op_9~9                                                                                                                                                                                                              ; LC10_15_A1 ; 10      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:145|lpm_or:lpm_or_component|last_node[0]~47                                                                                                                                                                        ; LC9_13_E1  ; 1       ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|inst9                                                                                                                                                                                                                   ; LC4_14_E1  ; 11      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|inst6                                                                                                                                                                                                                   ; LC3_3_E1   ; 11      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|inst8                                                                                                                                                                                                                   ; LC5_10_E1  ; 11      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|inst7                                                                                                                                                                                                                   ; LC10_10_E1 ; 11      ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|crc_rx:inst20|loopcnt[1]~2                                                                                                                                                                                                              ; LC9_6_E3   ; 12      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:144|lpm_or:lpm_or_component|last_node[0]~47                                                                                                                                                                        ; LC10_3_E1  ; 1       ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:143|lpm_or:lpm_or_component|last_node[0]~47                                                                                                                                                                        ; LC9_16_E1  ; 1       ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:142|lpm_or:lpm_or_component|last_node[0]~47                                                                                                                                                                        ; LC7_11_E1  ; 1       ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|crc_tx:inst3|i~42                                                                                                                                                                                                                       ; LC3_7_I3   ; 6       ; Sync. load                              ; Non-global   ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|i930                                                                                                                                                                                                                                                                ; LC6_5_K1   ; 16      ; Write enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|i932                                                                                                                                                                                                                                                                ; LC3_5_K1   ; 16      ; Write enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|i930                                                                                                                                                                                                                                                                ; LC5_14_O1  ; 16      ; Write enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|i932                                                                                                                                                                                                                                                                ; LC10_14_O1 ; 16      ; Write enable                            ; Non-global   ;
; rate_meters:inst_rate_meters|i733~187                                                                                                                                                                                                                                                                                       ; LC6_16_N4  ; 4       ; Sync. load                              ; Non-global   ;
; rate_meters:inst_rate_meters|i698~210                                                                                                                                                                                                                                                                                       ; LC10_15_N4 ; 9       ; Sync. load                              ; Non-global   ;
; rate_meters:inst_rate_meters|i598                                                                                                                                                                                                                                                                                           ; LC4_15_N4  ; 14      ; Clock enable / Sync. clear              ; Non-global   ;
; daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|FADC_interface:inst_FADC_interface|i49~133                                                                                                                                                                                                                              ; LC10_14_K2 ; 9       ; Sync. load                              ; Non-global   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|i951                                                                                                                                                                                                                                                                ; LC5_12_K2  ; 16      ; Write enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|i953~8                                                                                                                                                                                                                                                              ; LC7_12_K2  ; 16      ; Write enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|i951                                                                                                                                                                                                                                                                ; LC5_11_F2  ; 16      ; Write enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|i953~8                                                                                                                                                                                                                                                              ; LC7_11_F2  ; 16      ; Write enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|FADC_interface:inst_FADC_interface|i49~133                                                                                                                                                                                                                              ; LC10_10_F2 ; 9       ; Sync. load                              ; Non-global   ;
; calibration_sources:inst_calibration_sources|i429~39                                                                                                                                                                                                                                                                        ; LC8_7_R2   ; 8       ; Sync. load                              ; Non-global   ;
; calibration_sources:inst_calibration_sources|i67~132                                                                                                                                                                                                                                                                        ; LC8_10_W2  ; 4       ; Sync. clear                             ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|inst38                                                                                                                                                                                                                                  ; LC3_1_L3   ; 48      ; Clock enable                            ; Non-global   ;
; rate_meters:inst_rate_meters|RM_sn_data_int[8]~19                                                                                                                                                                                                                                                                           ; LC7_11_V3  ; 4       ; Clock enable                            ; Non-global   ;
; rate_meters:inst_rate_meters|RM_sn_data_int[4]~57                                                                                                                                                                                                                                                                           ; LC3_15_V3  ; 1       ; Clock enable                            ; Non-global   ;
; rate_meters:inst_rate_meters|RM_sn_data_int[4]~23                                                                                                                                                                                                                                                                           ; LC10_8_V3  ; 4       ; Clock enable                            ; Non-global   ;
; rate_meters:inst_rate_meters|RM_sn_data[0]~31                                                                                                                                                                                                                                                                               ; LC7_9_V3   ; 32      ; Clock enable                            ; Non-global   ;
; rate_meters:inst_rate_meters|RM_sn_data_int[0]~27                                                                                                                                                                                                                                                                           ; LC7_10_V3  ; 20      ; Clock enable                            ; Non-global   ;
; calibration_sources:inst_calibration_sources|i329~139                                                                                                                                                                                                                                                                       ; LC6_9_Z2   ; 5       ; Sync. clear                             ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|i28~33                                                                                                                                                                                                       ; LC5_4_P1   ; 10      ; Async. clear                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|do_advance_read_pointer                                                                                                                                                                                      ; LC3_15_W1  ; 10      ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end|aeb_out ; LC8_14_W1  ; 7       ; Sync. clear                             ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_counter:non_zero_sample_depth_gen_segment_addr_counter|nClr                                                                                                                                    ; LC8_8_G1   ; 10      ; Sync. clear                             ; Non-global   ;
; sld_signaltap:auto_signaltap_0|i12                                                                                                                                                                                                                                                                                          ; LC8_6_P1   ; 735     ; Async. clear                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|i33~47                                                                                                                                                                                                                                    ; LC10_14_N1 ; 10      ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|i~281                                                                                                                                                                                                                                                                  ; LC7_5_P1   ; 4       ; Sync. clear                             ; Non-global   ;
; sld_hub:sld_hub_inst|i159                                                                                                                                                                                                                                                                                                   ; LC4_14_P1  ; 1       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i257                                                                                                                                                                                                                                                                                                   ; LC6_9_P1   ; 5       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[4]~0                                                                                                                                                                                                                                                              ; LC2_14_P1  ; 5       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i160                                                                                                                                                                                                                                                                                                   ; LC3_14_P1  ; 1       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i282                                                                                                                                                                                                                                                                                                   ; LC9_1_P1   ; 4       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i151~33                                                                                                                                                                                                                                                                                                ; LC7_8_P1   ; 5       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i210                                                                                                                                                                                                                                                                                                   ; LC4_7_P1   ; 8       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i299                                                                                                                                                                                                                                                                                                   ; LC5_2_P1   ; 1       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|i4                                                                                                                                                                                                                                                                             ; LC8_14_P1  ; 9       ; Async. clear                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|i903~11                                                                                                                                                                                                                                                                                      ; LC1_14_P1  ; 5       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|i~0                                                                                                                                                                                                                                                                            ; LC9_15_P1  ; 5       ; Sync. clear                             ; Non-global   ;
; slaveregister:inst_slaveregister|DAQ_ctrl_local.trigger_enable[0]~0                                                                                                                                                                                                                                                         ; LC2_13_Z3  ; 16      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|DC_MRAP:inst10|byte_ena0a~12                                                                                                                                                                                                            ; LC4_15_A4  ; 8       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|DC_MRAP:inst10|byte_ena3~0                                                                                                                                                                                                              ; LC2_8_A4   ; 8       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|DC_MRAP:inst10|_~165                                                                                                                                                                                                                    ; LC5_8_A4   ; 4       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_hdr_dec_ap:inst4|cmd_rec[3]~11                                                                                                                                                                                                       ; LC10_10_A4 ; 6       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_hdr_dec_ap:inst4|ctrl_msg~3                                                                                                                                                                                                          ; LC8_16_A4  ; 3       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|DC_MRAP:inst10|byte_ena2~0                                                                                                                                                                                                              ; LC2_14_A4  ; 8       ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|DC_MRAP:inst10|byte_ena0b~0                                                                                                                                                                                                             ; LC9_16_A4  ; 16      ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|i7848~21                                                                                                                                                                                                                                                                                   ; LC9_14_P3  ; 8       ; Write enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|i7909                                                                                                                                                                                                                                                                                      ; LC10_14_P3 ; 10      ; Write enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|i7970                                                                                                                                                                                                                                                                                      ; LC4_14_P3  ; 10      ; Write enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|rd_ptr[1]~0                                                                                                                                                                                                                                                         ; LC7_8_G2   ; 1       ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|rd_ptr[1]~0                                                                                                                                                                                                                                                         ; LC4_8_K2   ; 1       ; Clock enable                            ; Non-global   ;
; daq:inst_daq|mem_interface:inst_mem_interface|i1169~0                                                                                                                                                                                                                                                                       ; LC2_8_G2   ; 1       ; Clock enable                            ; Non-global   ;
; daq:inst_daq|mem_interface:inst_mem_interface|i1166~0                                                                                                                                                                                                                                                                       ; LC6_14_D2  ; 1       ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|CS_ctrl_local.CS_enable[1]~0                                                                                                                                                                                                                                                               ; LC1_9_P3   ; 18      ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|CS_ctrl_local.CS_time[0]~0                                                                                                                                                                                                                                                                 ; LC7_11_Z3  ; 32      ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|DAQ_ctrl_local.enable_DAQ~0                                                                                                                                                                                                                                                                ; LC8_16_O3  ; 13      ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|COMM_ctrl_local.id[0]~0                                                                                                                                                                                                                                                                    ; LC9_10_J3  ; 33      ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|RM_ctrl_local.rm_sn_enable[0]~0                                                                                                                                                                                                                                                            ; LC5_8_P3   ; 5       ; Clock enable                            ; Non-global   ;
; slaveregister:inst_slaveregister|RM_ctrl_local.rm_rate_enable[0]~0                                                                                                                                                                                                                                                          ; LC7_9_P3   ; 12      ; Clock enable                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|inst36                                                                                                                                                                                                                                  ; LC9_10_M3  ; 48      ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|wr_ptr[1]~16                                                                                                                                                                                                                                                        ; LC8_9_K2   ; 1       ; Clock enable                            ; Non-global   ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|wr_ptr[1]~16                                                                                                                                                                                                                                                        ; LC7_7_G2   ; 1       ; Clock enable                            ; Non-global   ;
; daq:inst_daq|trigger:inst_trigger|i78                                                                                                                                                                                                                                                                                       ; LC8_10_Y4  ; 2       ; Async. clear                            ; Non-global   ;
; daq:inst_daq|trigger:inst_trigger|i66                                                                                                                                                                                                                                                                                       ; LC7_7_T4   ; 2       ; Async. clear                            ; Non-global   ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|inst37                                                                                                                                                                                                                                  ; LC9_7_M3   ; 48      ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i275~0                                                                                                                                                                                                                                                                                                 ; LC5_14_P1  ; 4       ; Clock enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i238~73                                                                                                                                                                                                                                                                                                ; LC10_9_P1  ; 5       ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|carrybit[10]~99                                                                                                                                                              ; LC1_13_N1  ; 4       ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|i35~52                                                                                                                                                                                                                                                           ; LC4_12_N1  ; 10      ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|i12                                                                                                                                                                                                                      ; LC3_3_U1   ; 1       ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|i36~41                                                                                                                                                                                                                                                           ; LC9_14_N1  ; 92      ; Write enable                            ; Non-global   ;
; sld_hub:sld_hub_inst|i144                                                                                                                                                                                                                                                                                                   ; LC6_6_P1   ; 25      ; Async. clear                            ; Non-global   ;
; sld_hub:sld_hub_inst|i170~22                                                                                                                                                                                                                                                                                                ; LC5_9_P1   ; 1       ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|i29                                                                                                                                                                                                                      ; LC5_10_P1  ; 1       ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|i19                                                                                                                                                                                                                      ; LC6_3_U2   ; 1       ; Clock enable                            ; Non-global   ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|nClr                                                                                                                                                                         ; LC6_12_N1  ; 10      ; Sync. clear                             ; Non-global   ;
; CLK1p                                                                                                                                                                                                                                                                                                                       ; P20        ; 1       ; Clock                                   ; Pin          ;
; CLK2p                                                                                                                                                                                                                                                                                                                       ; W6         ; 1       ; Clock                                   ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQSOE                                                                                                                                                                                                                                          ; UPCORE     ; 4       ; Output enable                           ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~EBIDQOE                                                                                                                                                                                                                                             ; UPCORE     ; 16      ; Output enable                           ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~UARTDCDRIOE                                                                                                                                                                                                                                         ; UPCORE     ; 2       ; Output enable                           ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQOE0                                                                                                                                                                                                                                          ; UPCORE     ; 8       ; Output enable                           ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQOE1                                                                                                                                                                                                                                          ; UPCORE     ; 8       ; Output enable                           ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQOE2                                                                                                                                                                                                                                          ; UPCORE     ; 8       ; Output enable                           ; Non-global   ;
; stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|core~SDRAMDQOE3                                                                                                                                                                                                                                          ; UPCORE     ; 8       ; Output enable                           ; Non-global   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+-----------------------------------------+--------------+


+--------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                ;
+---------------------------------------------------------------------------------------------
; Name                                                       ; Pin #      ; Fan-Out ; Global ;
+------------------------------------------------------------+------------+---------+--------+
; pll4x:inst_pll4x|altclklock:altclklock_component|outclock1 ; PLL_1      ; 4       ; yes    ;
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock0 ; PLL_2      ; 2102    ; yes    ;
; pll2x:inst_pll2x|altclklock:altclklock_component|outclock1 ; PLL_2      ; 883     ; yes    ;
; altera_internal_jtag~TCKUTAP                               ; JTAG_ELA_1 ; 71      ; yes    ;
; altera_internal_jtag~CLKDRUSER                             ; JTAG_ELA_1 ; 803     ; yes    ;
; MultiSPE                                                   ; AF12       ; 1       ; yes    ;
; OneSPE                                                     ; AF15       ; 1       ; yes    ;
; CLK1p                                                      ; P20        ; 1       ; yes    ;
; CLK2p                                                      ; W6         ; 1       ; no     ;
+------------------------------------------------------------+------------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 4              ; 7                      ;
; 5 - 9              ; 38                     ;
; 10 - 14            ; 25                     ;
; 15 - 19            ; 7                      ;
; 20 - 24            ; 0                      ;
; 25 - 29            ; 1                      ;
; 30 - 34            ; 7                      ;
; 35 - 39            ; 0                      ;
; 40 - 44            ; 0                      ;
; 45 - 49            ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+-----------------
; Length ; Count ;
+--------+-------+
; 3      ; 14    ;
; 2      ; 140   ;
+--------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Embedded Cells                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Cell #    ; Name                                                                                                                                                                                                                  ; Mode ; Turbo ;
+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------+
; EC1_1_W1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[90]                                                                                                                    ; RAM  ; On    ;
; EC2_1_W1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[91]                                                                                                                    ; RAM  ; On    ;
; EC2_1_W4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[77]                                                                                                                    ; RAM  ; On    ;
; EC1_1_W4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[78]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Z1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[37]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Z1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[38]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Q3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[17]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Q3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[19]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Q4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[13]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Q4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[14]                                                                                                                    ; RAM  ; On    ;
; EC1_1_S1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[10]                                                                                                                    ; RAM  ; On    ;
; EC2_1_S1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[18]                                                                                                                    ; RAM  ; On    ;
; EC1_1_X4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[2]                                                                                                                     ; RAM  ; On    ;
; EC2_1_X4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[6]                                                                                                                     ; RAM  ; On    ;
; EC3_1_K1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[0]                                                                                                                               ; RAM  ; On    ;
; EC2_1_K1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[7]                                                                                                                               ; RAM  ; On    ;
; EC4_1_K1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[8]                                                                                                                               ; RAM  ; On    ;
; EC1_1_K1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[9]                                                                                                                               ; RAM  ; On    ;
; EC2_1_R1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[87]                                                                                                                    ; RAM  ; On    ;
; EC1_1_R1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[89]                                                                                                                    ; RAM  ; On    ;
; EC1_1_U4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[66]                                                                                                                    ; RAM  ; On    ;
; EC2_1_U4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[74]                                                                                                                    ; RAM  ; On    ;
; EC2_1_V1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[73]                                                                                                                    ; RAM  ; On    ;
; EC1_1_V1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[75]                                                                                                                    ; RAM  ; On    ;
; EC2_1_L4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[45]                                                                                                                    ; RAM  ; On    ;
; EC1_1_L4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[46]                                                                                                                    ; RAM  ; On    ;
; EC2_1_F4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[43]                                                                                                                    ; RAM  ; On    ;
; EC1_1_F4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[44]                                                                                                                    ; RAM  ; On    ;
; EC2_1_S2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[39]                                                                                                                    ; RAM  ; On    ;
; EC1_1_S2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[41]                                                                                                                    ; RAM  ; On    ;
; EC2_1_U3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[23]                                                                                                                    ; RAM  ; On    ;
; EC1_1_U3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[24]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Q1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[11]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Q1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[12]                                                                                                                    ; RAM  ; On    ;
; EC2_1_X3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[5]                                                                                                                     ; RAM  ; On    ;
; EC1_1_X3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[7]                                                                                                                     ; RAM  ; On    ;
; EC2_1_V2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[27]                                                                                                                    ; RAM  ; On    ;
; EC1_1_V2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[29]                                                                                                                    ; RAM  ; On    ;
; EC2_1_T2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[32]                                                                                                                    ; RAM  ; On    ;
; EC1_1_T2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[40]                                                                                                                    ; RAM  ; On    ;
; EC3_1_L1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[3]                                                                                                                               ; RAM  ; On    ;
; EC4_1_L1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[4]                                                                                                                               ; RAM  ; On    ;
; EC2_1_L1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[5]                                                                                                                               ; RAM  ; On    ;
; EC1_1_L1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[6]                                                                                                                               ; RAM  ; On    ;
; EC1_1_H4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[61]                                                                                                                    ; RAM  ; On    ;
; EC2_1_H4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[62]                                                                                                                    ; RAM  ; On    ;
; EC1_1_U1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[21]                                                                                                                    ; RAM  ; On    ;
; EC2_1_U1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[22]                                                                                                                    ; RAM  ; On    ;
; EC1_1_T1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[33]                                                                                                                    ; RAM  ; On    ;
; EC2_1_T1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[34]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Y1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[82]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Y1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[88]                                                                                                                    ; RAM  ; On    ;
; EC3_1_J1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[1]                                                                                                                               ; RAM  ; On    ;
; EC4_1_J1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|q[2]                                                                                                                               ; RAM  ; On    ;
; EC1_1_X2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[0]                                                                                                                     ; RAM  ; On    ;
; EC2_1_X2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[1]                                                                                                                     ; RAM  ; On    ;
; EC2_1_Q2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[15]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Q2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[16]                                                                                                                    ; RAM  ; On    ;
; EC2_1_U2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[25]                                                                                                                    ; RAM  ; On    ;
; EC1_1_U2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[26]                                                                                                                    ; RAM  ; On    ;
; EC3_1_P1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[0]                                                                                                                               ; RAM  ; On    ;
; EC2_1_P1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[7]                                                                                                                               ; RAM  ; On    ;
; EC4_1_P1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[8]                                                                                                                               ; RAM  ; On    ;
; EC1_1_P1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[9]                                                                                                                               ; RAM  ; On    ;
; EC2_1_X1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[3]                                                                                                                     ; RAM  ; On    ;
; EC1_1_X1  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[4]                                                                                                                     ; RAM  ; On    ;
; EC1_1_Y2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[83]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Y2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[84]                                                                                                                    ; RAM  ; On    ;
; EC1_1_B4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[59]                                                                                                                    ; RAM  ; On    ;
; EC2_1_B4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[60]                                                                                                                    ; RAM  ; On    ;
; EC1_1_V4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[71]                                                                                                                    ; RAM  ; On    ;
; EC2_1_V4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[72]                                                                                                                    ; RAM  ; On    ;
; EC2_1_R2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[8]                                                                                                                     ; RAM  ; On    ;
; EC1_1_R2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[9]                                                                                                                     ; RAM  ; On    ;
; EC8_1_R4  ; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|q[7]                                                                                                                                     ; RAM  ; On    ;
; EC7_1_R4  ; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|q[6]                                                                                                                                     ; RAM  ; On    ;
; EC1_1_R4  ; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|q[5]                                                                                                                                     ; RAM  ; On    ;
; EC4_1_R4  ; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|q[4]                                                                                                                                     ; RAM  ; On    ;
; EC6_1_R4  ; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|q[3]                                                                                                                                     ; RAM  ; On    ;
; EC3_1_R4  ; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|q[2]                                                                                                                                     ; RAM  ; On    ;
; EC5_1_R4  ; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|q[1]                                                                                                                                     ; RAM  ; On    ;
; EC2_1_R4  ; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|q[0]                                                                                                                                     ; RAM  ; On    ;
; EC3_1_O1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[1]                                                                                                                               ; RAM  ; On    ;
; EC1_1_O1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[2]                                                                                                                               ; RAM  ; On    ;
; EC2_1_T3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[35]                                                                                                                    ; RAM  ; On    ;
; EC1_1_T3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[36]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Y3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[85]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Y3  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[86]                                                                                                                    ; RAM  ; On    ;
; EC2_1_W2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[30]                                                                                                                    ; RAM  ; On    ;
; EC1_1_W2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[31]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Z2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[20]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Z2  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[28]                                                                                                                    ; RAM  ; On    ;
; EC1_1_N1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[3]                                                                                                                               ; RAM  ; On    ;
; EC3_1_N1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[4]                                                                                                                               ; RAM  ; On    ;
; EC2_1_N1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[5]                                                                                                                               ; RAM  ; On    ;
; EC4_1_N1  ; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|q[6]                                                                                                                               ; RAM  ; On    ;
; EC2_1_T4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[69]                                                                                                                    ; RAM  ; On    ;
; EC1_1_T4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[70]                                                                                                                    ; RAM  ; On    ;
; EC1_1_Y4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[76]                                                                                                                    ; RAM  ; On    ;
; EC2_1_Y4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[80]                                                                                                                    ; RAM  ; On    ;
; EC2_1_D4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[63]                                                                                                                    ; RAM  ; On    ;
; EC1_1_D4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[65]                                                                                                                    ; RAM  ; On    ;
; EC1_1_C4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[57]                                                                                                                    ; RAM  ; On    ;
; EC2_1_C4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[58]                                                                                                                    ; RAM  ; On    ;
; EC2_1_N4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[79]                                                                                                                    ; RAM  ; On    ;
; EC1_1_N4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[81]                                                                                                                    ; RAM  ; On    ;
; EC2_1_I4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[42]                                                                                                                    ; RAM  ; On    ;
; EC1_1_I4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[50]                                                                                                                    ; RAM  ; On    ;
; EC1_1_G4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[47]                                                                                                                    ; RAM  ; On    ;
; EC2_1_G4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[48]                                                                                                                    ; RAM  ; On    ;
; EC2_1_K4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[49]                                                                                                                    ; RAM  ; On    ;
; EC1_1_K4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[51]                                                                                                                    ; RAM  ; On    ;
; EC6_1_I1  ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[8] ; RAM  ; On    ;
; EC1_1_I1  ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[0] ; RAM  ; On    ;
; EC3_1_I1  ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[9] ; RAM  ; On    ;
; EC8_1_I1  ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[1] ; RAM  ; On    ;
; EC7_1_I1  ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[2] ; RAM  ; On    ;
; EC14_1_I1 ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[3] ; RAM  ; On    ;
; EC10_1_I1 ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[4] ; RAM  ; On    ;
; EC13_1_I1 ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[5] ; RAM  ; On    ;
; EC9_1_I1  ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[6] ; RAM  ; On    ;
; EC11_1_I1 ; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|q[7] ; RAM  ; On    ;
; EC2_1_A4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[53]                                                                                                                    ; RAM  ; On    ;
; EC1_1_A4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[55]                                                                                                                    ; RAM  ; On    ;
; EC1_1_E4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[56]                                                                                                                    ; RAM  ; On    ;
; EC2_1_E4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[64]                                                                                                                    ; RAM  ; On    ;
; EC2_1_J4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[52]                                                                                                                    ; RAM  ; On    ;
; EC1_1_J4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[54]                                                                                                                    ; RAM  ; On    ;
; EC1_1_S4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[67]                                                                                                                    ; RAM  ; On    ;
; EC2_1_S4  ; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|q[68]                                                                                                                    ; RAM  ; On    ;
; EC2_1_B1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[10]                                                                                            ; RAM  ; On    ;
; EC4_1_B1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[11]                                                                                            ; RAM  ; On    ;
; EC3_1_B1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[14]                                                                                            ; RAM  ; On    ;
; EC1_1_B1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[15]                                                                                            ; RAM  ; On    ;
; EC1_1_D1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[5]                                                                                             ; RAM  ; On    ;
; EC2_1_D1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[6]                                                                                             ; RAM  ; On    ;
; EC3_1_D1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[7]                                                                                             ; RAM  ; On    ;
; EC4_1_D1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[9]                                                                                             ; RAM  ; On    ;
; EC1_1_N2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[5]                                                                                             ; RAM  ; On    ;
; EC3_1_N2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[6]                                                                                             ; RAM  ; On    ;
; EC2_1_N2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[7]                                                                                             ; RAM  ; On    ;
; EC4_1_N2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[9]                                                                                             ; RAM  ; On    ;
; EC3_1_C1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[4]                                                                                             ; RAM  ; On    ;
; EC2_1_C1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[8]                                                                                             ; RAM  ; On    ;
; EC1_1_C1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[12]                                                                                            ; RAM  ; On    ;
; EC4_1_C1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[13]                                                                                            ; RAM  ; On    ;
; EC1_1_F1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[0]                                                                                             ; RAM  ; On    ;
; EC2_1_F1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[1]                                                                                             ; RAM  ; On    ;
; EC4_1_F1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[2]                                                                                             ; RAM  ; On    ;
; EC3_1_F1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[3]                                                                                             ; RAM  ; On    ;
; EC1_1_P2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[0]                                                                                             ; RAM  ; On    ;
; EC3_1_P2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[1]                                                                                             ; RAM  ; On    ;
; EC4_1_P2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[2]                                                                                             ; RAM  ; On    ;
; EC2_1_P2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[3]                                                                                             ; RAM  ; On    ;
; EC1_1_C2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[0]                                                                                             ; RAM  ; On    ;
; EC5_1_C2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[9]                                                                                             ; RAM  ; On    ;
; EC4_1_C2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[10]                                                                                            ; RAM  ; On    ;
; EC8_1_C2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[11]                                                                                            ; RAM  ; On    ;
; EC3_1_C2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[12]                                                                                            ; RAM  ; On    ;
; EC6_1_C2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[13]                                                                                            ; RAM  ; On    ;
; EC7_1_C2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[14]                                                                                            ; RAM  ; On    ;
; EC2_1_C2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[15]                                                                                            ; RAM  ; On    ;
; EC3_1_E1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[10]                                                                                           ; RAM  ; On    ;
; EC4_1_E1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[11]                                                                                           ; RAM  ; On    ;
; EC2_1_E1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[14]                                                                                           ; RAM  ; On    ;
; EC1_1_E1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[15]                                                                                           ; RAM  ; On    ;
; EC3_1_I2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[10]                                                                                           ; RAM  ; On    ;
; EC1_1_I2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[11]                                                                                           ; RAM  ; On    ;
; EC4_1_I2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[14]                                                                                           ; RAM  ; On    ;
; EC2_1_I2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[15]                                                                                           ; RAM  ; On    ;
; EC1_1_A1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[5]                                                                                            ; RAM  ; On    ;
; EC3_1_A1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[6]                                                                                            ; RAM  ; On    ;
; EC4_1_A1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[7]                                                                                            ; RAM  ; On    ;
; EC2_1_A1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[9]                                                                                            ; RAM  ; On    ;
; EC4_1_O2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[5]                                                                                            ; RAM  ; On    ;
; EC2_1_O2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[6]                                                                                            ; RAM  ; On    ;
; EC1_1_O2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[7]                                                                                            ; RAM  ; On    ;
; EC3_1_O2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[9]                                                                                            ; RAM  ; On    ;
; EC4_1_H1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[4]                                                                                            ; RAM  ; On    ;
; EC3_1_H1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[8]                                                                                            ; RAM  ; On    ;
; EC2_1_H1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[12]                                                                                           ; RAM  ; On    ;
; EC1_1_H1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[13]                                                                                           ; RAM  ; On    ;
; EC3_1_M1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[0]                                                                                            ; RAM  ; On    ;
; EC4_1_M1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[1]                                                                                            ; RAM  ; On    ;
; EC2_1_M1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[2]                                                                                            ; RAM  ; On    ;
; EC1_1_M1  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[3]                                                                                            ; RAM  ; On    ;
; EC4_1_J2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[4]                                                                                             ; RAM  ; On    ;
; EC1_1_J2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[8]                                                                                             ; RAM  ; On    ;
; EC3_1_J2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[12]                                                                                            ; RAM  ; On    ;
; EC2_1_J2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[13]                                                                                            ; RAM  ; On    ;
; EC2_1_L2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[1]                                                                                            ; RAM  ; On    ;
; EC8_1_L2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[2]                                                                                            ; RAM  ; On    ;
; EC1_1_L2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[3]                                                                                            ; RAM  ; On    ;
; EC3_1_L2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[4]                                                                                            ; RAM  ; On    ;
; EC5_1_L2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[5]                                                                                            ; RAM  ; On    ;
; EC7_1_L2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[6]                                                                                            ; RAM  ; On    ;
; EC4_1_L2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[7]                                                                                            ; RAM  ; On    ;
; EC6_1_L2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[8]                                                                                            ; RAM  ; On    ;
; EC5_1_A2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[1]                                                                                            ; RAM  ; On    ;
; EC7_1_A2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[2]                                                                                            ; RAM  ; On    ;
; EC4_1_A2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[3]                                                                                            ; RAM  ; On    ;
; EC3_1_A2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[4]                                                                                            ; RAM  ; On    ;
; EC8_1_A2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[5]                                                                                            ; RAM  ; On    ;
; EC1_1_A2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[6]                                                                                            ; RAM  ; On    ;
; EC2_1_A2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[7]                                                                                            ; RAM  ; On    ;
; EC6_1_A2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[8]                                                                                            ; RAM  ; On    ;
; EC4_1_G2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[10]                                                                                            ; RAM  ; On    ;
; EC1_1_G2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[11]                                                                                            ; RAM  ; On    ;
; EC3_1_G2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[14]                                                                                            ; RAM  ; On    ;
; EC2_1_G2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|q[15]                                                                                            ; RAM  ; On    ;
; EC4_1_D2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[1]                                                                                             ; RAM  ; On    ;
; EC3_1_D2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[2]                                                                                             ; RAM  ; On    ;
; EC5_1_D2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[3]                                                                                             ; RAM  ; On    ;
; EC1_1_D2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[4]                                                                                             ; RAM  ; On    ;
; EC2_1_D2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[5]                                                                                             ; RAM  ; On    ;
; EC6_1_D2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[6]                                                                                             ; RAM  ; On    ;
; EC8_1_D2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[7]                                                                                             ; RAM  ; On    ;
; EC7_1_D2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[8]                                                                                             ; RAM  ; On    ;
; EC7_1_E2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[0]                                                                                            ; RAM  ; On    ;
; EC4_1_E2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[9]                                                                                            ; RAM  ; On    ;
; EC6_1_E2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[10]                                                                                           ; RAM  ; On    ;
; EC2_1_E2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[11]                                                                                           ; RAM  ; On    ;
; EC3_1_E2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[12]                                                                                           ; RAM  ; On    ;
; EC5_1_E2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[13]                                                                                           ; RAM  ; On    ;
; EC8_1_E2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[14]                                                                                           ; RAM  ; On    ;
; EC1_1_E2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[15]                                                                                           ; RAM  ; On    ;
; EC3_1_M2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[0]                                                                                            ; RAM  ; On    ;
; EC2_1_M2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[1]                                                                                            ; RAM  ; On    ;
; EC4_1_M2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[2]                                                                                            ; RAM  ; On    ;
; EC1_1_M2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[3]                                                                                            ; RAM  ; On    ;
; EC5_1_B2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[0]                                                                                             ; RAM  ; On    ;
; EC7_1_B2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[9]                                                                                             ; RAM  ; On    ;
; EC4_1_B2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[10]                                                                                            ; RAM  ; On    ;
; EC2_1_B2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[11]                                                                                            ; RAM  ; On    ;
; EC3_1_B2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[12]                                                                                            ; RAM  ; On    ;
; EC8_1_B2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[13]                                                                                            ; RAM  ; On    ;
; EC6_1_B2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[14]                                                                                            ; RAM  ; On    ;
; EC1_1_B2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[15]                                                                                            ; RAM  ; On    ;
; EC1_1_H2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[4]                                                                                            ; RAM  ; On    ;
; EC2_1_H2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[8]                                                                                            ; RAM  ; On    ;
; EC3_1_H2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[12]                                                                                           ; RAM  ; On    ;
; EC4_1_H2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|q[13]                                                                                           ; RAM  ; On    ;
; EC8_1_F2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[1]                                                                                             ; RAM  ; On    ;
; EC2_1_F2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[2]                                                                                             ; RAM  ; On    ;
; EC1_1_F2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[3]                                                                                             ; RAM  ; On    ;
; EC3_1_F2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[4]                                                                                             ; RAM  ; On    ;
; EC4_1_F2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[5]                                                                                             ; RAM  ; On    ;
; EC6_1_F2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[6]                                                                                             ; RAM  ; On    ;
; EC5_1_F2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[7]                                                                                             ; RAM  ; On    ;
; EC7_1_F2  ; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|q[8]                                                                                             ; RAM  ; On    ;
; EC4_1_K2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[0]                                                                                            ; RAM  ; On    ;
; EC6_1_K2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[9]                                                                                            ; RAM  ; On    ;
; EC3_1_K2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[10]                                                                                           ; RAM  ; On    ;
; EC8_1_K2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[11]                                                                                           ; RAM  ; On    ;
; EC5_1_K2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[12]                                                                                           ; RAM  ; On    ;
; EC2_1_K2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[13]                                                                                           ; RAM  ; On    ;
; EC7_1_K2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[14]                                                                                           ; RAM  ; On    ;
; EC1_1_K2  ; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|q[15]                                                                                           ; RAM  ; On    ;
; EC10_1_Z3 ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[0]                                                                                                              ; RAM  ; On    ;
; EC16_1_Z3 ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[1]                                                                                                              ; RAM  ; On    ;
; EC7_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[2]                                                                                                              ; RAM  ; On    ;
; EC11_1_Z3 ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[3]                                                                                                              ; RAM  ; On    ;
; EC6_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[4]                                                                                                              ; RAM  ; On    ;
; EC12_1_Z3 ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[5]                                                                                                              ; RAM  ; On    ;
; EC5_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[6]                                                                                                              ; RAM  ; On    ;
; EC9_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[7]                                                                                                              ; RAM  ; On    ;
; EC3_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[8]                                                                                                              ; RAM  ; On    ;
; EC2_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[9]                                                                                                              ; RAM  ; On    ;
; EC15_1_Z3 ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[10]                                                                                                             ; RAM  ; On    ;
; EC8_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[11]                                                                                                             ; RAM  ; On    ;
; EC13_1_Z3 ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[12]                                                                                                             ; RAM  ; On    ;
; EC1_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[13]                                                                                                             ; RAM  ; On    ;
; EC4_1_Z3  ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[14]                                                                                                             ; RAM  ; On    ;
; EC14_1_Z3 ; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|q[15]                                                                                                             ; RAM  ; On    ;
+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ROC:inst_ROC|RST~reg0                                                                                                                                                                                                    ; 1005    ;
; sld_signaltap:auto_signaltap_0|i12                                                                                                                                                                                       ; 735     ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|i8                                                                                                                                                            ; 572     ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DC_CTRAP:b2v_DC_CTRAP|CLR_BUF                                                                                                                                        ; 267     ;
; slaveregister:inst_slaveregister|ahb_slave:inst_ahb_slave|reg_address[2]~reg0                                                                                                                                            ; 249     ;
; slaveregister:inst_slaveregister|ahb_slave:inst_ahb_slave|reg_address[5]~reg0                                                                                                                                            ; 144     ;
; daq:inst_daq|mem_interface:inst_mem_interface|AnB                                                                                                                                                                        ; 141     ;
; daq:inst_daq|mem_interface:inst_mem_interface|rdaddr[5]                                                                                                                                                                  ; 137     ;
; daq:inst_daq|mem_interface:inst_mem_interface|rdaddr[2]                                                                                                                                                                  ; 136     ;
; daq:inst_daq|mem_interface:inst_mem_interface|rdaddr[6]                                                                                                                                                                  ; 136     ;
; daq:inst_daq|mem_interface:inst_mem_interface|rdaddr[4]                                                                                                                                                                  ; 135     ;
; daq:inst_daq|mem_interface:inst_mem_interface|rdaddr[1]                                                                                                                                                                  ; 135     ;
; daq:inst_daq|mem_interface:inst_mem_interface|rdaddr[3]                                                                                                                                                                  ; 135     ;
; daq:inst_daq|mem_interface:inst_mem_interface|rdaddr[0]                                                                                                                                                                  ; 135     ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|rd_ptr[0]                                                                                                                                                        ; 132     ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|rd_ptr[0]                                                                                                                                                        ; 132     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|i42                                                                                                       ; 99      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[9]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[4]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[5]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[1]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[8]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[2]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[7]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[3]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[6]                                                                   ; 95      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|dffs[0]                                                                   ; 94      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[8]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[7]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[6]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[5]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[4]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[3]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[2]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[1]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[9]                             ; 93      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter|sload_path[0]                             ; 92      ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|i36~41                                                                                                                                                        ; 92      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|sload_path[0]~107 ; 91      ;
; rate_meters:inst_rate_meters|second_cnt[26]                                                                                                                                                                              ; 88      ;
; ~GND                                                                                                                                                                                                                     ; 85      ;
; slaveregister:inst_slaveregister|ahb_slave:inst_ahb_slave|reg_address[3]~reg0                                                                                                                                            ; 84      ;
; slaveregister:inst_slaveregister|ahb_slave:inst_ahb_slave|reg_address[4]~reg0                                                                                                                                            ; 80      ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|DC_SNAP:inst11|muxsel1~reg                                                                                                           ; 75      ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|DC_SNAP:inst11|muxsel0~reg                                                                                                           ; 74      ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DC_CTRAP:b2v_DC_CTRAP|rec_ena~0                                                                                                                                      ; 73      ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|wr_ptr[0]                                                                                                                                                        ; 72      ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|wr_ptr[0]                                                                                                                                                        ; 72      ;
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|DC_SNAP:inst11|STF                                                                                                                   ; 72      ;
; daq:inst_daq|mem_interface:inst_mem_interface|rdaddr[7]                                                                                                                                                                  ; 71      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------
; Peripheral Signal                                 ; Source    ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+---------------------------------------------------+-----------+---------------+-----------------+---------------------------+----------+
; calibration_sources:inst_calibration_sources|i474 ; LC1_10_R4 ; Output enable ; no              ; yes                       ; +ve      ;
+---------------------------------------------------+-----------+---------------+-----------------+---------------------------+----------+


+--------------------------------------------------+
; Local Routing Interconnect                       ;
+-----------------------------+--------------------+
; Local Routing Interconnects ; Number of MegaLABs ;
+-----------------------------+--------------------+
; 0 - 11                      ; 26                 ;
; 12 - 23                     ; 8                  ;
; 24 - 35                     ; 11                 ;
; 36 - 47                     ; 6                  ;
; 48 - 59                     ; 10                 ;
; 60 - 71                     ; 16                 ;
; 72 - 83                     ; 12                 ;
; 84 - 95                     ; 8                  ;
; 96 - 107                    ; 5                  ;
; 108 - 119                   ; 2                  ;
+-----------------------------+--------------------+


+--------------------------------------------+
; MegaLAB Interconnect                       ;
+-----------------------+--------------------+
; MegaLAB Interconnects ; Number of MegaLABs ;
+-----------------------+--------------------+
; 0 - 16                ; 7                  ;
; 17 - 33               ; 22                 ;
; 34 - 50               ; 18                 ;
; 51 - 67               ; 20                 ;
; 68 - 84               ; 16                 ;
; 85 - 101              ; 9                  ;
; 102 - 118             ; 5                  ;
; 119 - 135             ; 3                  ;
; 136 - 152             ; 3                  ;
; 153 - 169             ; 1                  ;
+-----------------------+--------------------+


+----------------------------------------------+
; LAB External Interconnect                    ;
+----------------------------+-----------------+
; LAB External Interconnects ; Number MegaLABs ;
+----------------------------+-----------------+
; 0 - 25                     ; 30              ;
; 26 - 51                    ; 16              ;
; 52 - 77                    ; 16              ;
; 78 - 103                   ; 12              ;
; 104 - 129                  ; 8               ;
; 130 - 155                  ; 7               ;
; 156 - 181                  ; 8               ;
; 182 - 207                  ; 3               ;
; 208 - 233                  ; 3               ;
; 234 - 259                  ; 1               ;
+----------------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MegaLAB Usage Summary                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; MegaLAB Name ; Total Cells         ; MegaLAB Interconnect ; Column Fast Interconnect Driving In ; Column Fast Interconnect Driving Out ; Row Fast Interconnect Driving In ; Row Fast Interconnect Driving Out ; Fan-In ; Fan-Out ; Local Interconnect ; LAB External Interconnect ; Control Signals ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+
;  A1          ;  111 / 160 ( 69 % ) ; 87                   ; 25                                  ; 13                                   ; 46                               ; 7                                 ; 37     ; 34      ; 58                 ; 132                       ; 8               ;
;  A2          ;  81 / 160 ( 50 % )  ; 148                  ; 114                                 ; 10                                   ; 17                               ; 1                                 ; 75     ; 53      ; 61                 ; 174                       ; 11              ;
;  A3          ;  44 / 160 ( 27 % )  ; 48                   ; 18                                  ; 19                                   ; 15                               ; 19                                ; 21     ; 61      ; 26                 ; 63                        ; 7               ;
;  A4          ;  143 / 160 ( 89 % ) ; 111                  ; 21                                  ; 29                                   ; 36                               ; 4                                 ; 46     ; 212     ; 97                 ; 172                       ; 21              ;
;  B1          ;  4 / 160 ( 2 % )    ; 20                   ; 9                                   ; 0                                    ; 11                               ; 0                                 ; 21     ; 4       ; 0                  ; 5                         ; 3               ;
;  B2          ;  133 / 160 ( 83 % ) ; 108                  ; 48                                  ; 18                                   ; 32                               ; 0                                 ; 86     ; 51      ; 101                ; 164                       ; 11              ;
;  B3          ;  13 / 160 ( 8 % )   ; 10                   ; 8                                   ; 2                                    ; 2                                ; 11                                ; 11     ; 26      ; 0                  ; 17                        ; 3               ;
;  B4          ;  88 / 160 ( 55 % )  ; 56                   ; 27                                  ; 3                                    ; 9                                ; 0                                 ; 38     ; 25      ; 75                 ; 76                        ; 6               ;
;  C1          ;  5 / 160 ( 3 % )    ; 23                   ; 12                                  ; 1                                    ; 11                               ; 0                                 ; 24     ; 12      ; 0                  ; 7                         ; 4               ;
;  C2          ;  124 / 160 ( 77 % ) ; 67                   ; 19                                  ; 10                                   ; 14                               ; 2                                 ; 35     ; 20      ; 91                 ; 88                        ; 7               ;
;  C3          ;  135 / 160 ( 84 % ) ; 106                  ; 59                                  ; 8                                    ; 11                               ; 0                                 ; 41     ; 11      ; 70                 ; 178                       ; 4               ;
;  C4          ;  35 / 160 ( 21 % )  ; 54                   ; 29                                  ; 1                                    ; 8                                ; 0                                 ; 39     ; 32      ; 12                 ; 55                        ; 6               ;
;  D1          ;  5 / 160 ( 3 % )    ; 24                   ; 14                                  ; 1                                    ; 10                               ; 0                                 ; 25     ; 12      ; 0                  ; 8                         ; 4               ;
;  D2          ;  119 / 160 ( 74 % ) ; 118                  ; 55                                  ; 27                                   ; 29                               ; 0                                 ; 96     ; 234     ; 85                 ; 162                       ; 15              ;
;  D3          ;  93 / 160 ( 58 % )  ; 81                   ; 42                                  ; 6                                    ; 2                                ; 9                                 ; 45     ; 29      ; 51                 ; 114                       ; 6               ;
;  D4          ;  46 / 160 ( 28 % )  ; 70                   ; 35                                  ; 2                                    ; 8                                ; 0                                 ; 52     ; 23      ; 24                 ; 65                        ; 7               ;
;  E1          ;  142 / 160 ( 88 % ) ; 92                   ; 15                                  ; 10                                   ; 15                               ; 0                                 ; 33     ; 70      ; 80                 ; 168                       ; 15              ;
;  E2          ;  109 / 160 ( 68 % ) ; 96                   ; 42                                  ; 23                                   ; 28                               ; 0                                 ; 81     ; 179     ; 85                 ; 133                       ; 10              ;
;  E3          ;  80 / 160 ( 50 % )  ; 60                   ; 26                                  ; 21                                   ; 19                               ; 19                                ; 46     ; 488     ; 50                 ; 98                        ; 10              ;
;  E4          ;  29 / 160 ( 18 % )  ; 35                   ; 17                                  ; 1                                    ; 10                               ; 1                                 ; 29     ; 7       ; 15                 ; 29                        ; 6               ;
;  F1          ;  51 / 160 ( 31 % )  ; 49                   ; 23                                  ; 6                                    ; 16                               ; 0                                 ; 40     ; 97      ; 28                 ; 45                        ; 6               ;
;  F2          ;  110 / 160 ( 68 % ) ; 96                   ; 36                                  ; 26                                   ; 23                               ; 1                                 ; 64     ; 1227    ; 76                 ; 127                       ; 9               ;
;  F3          ;  91 / 160 ( 56 % )  ; 47                   ; 10                                  ; 4                                    ; 6                                ; 11                                ; 17     ; 74      ; 63                 ; 76                        ; 4               ;
;  F4          ;  3 / 160 ( 1 % )    ; 23                   ; 14                                  ; 0                                    ; 9                                ; 0                                 ; 25     ; 2       ; 1                  ; 9                         ; 4               ;
;  G1          ;  35 / 160 ( 21 % )  ; 15                   ; 5                                   ; 3                                    ; 1                                ; 0                                 ; 8      ; 14      ; 32                 ; 22                        ; 5               ;
;  G2          ;  82 / 160 ( 51 % )  ; 67                   ; 27                                  ; 18                                   ; 28                               ; 0                                 ; 58     ; 314     ; 58                 ; 78                        ; 15              ;
;  G3          ;  14 / 160 ( 8 % )   ; 9                    ; 7                                   ; 1                                    ; 2                                ; 13                                ; 10     ; 28      ; 0                  ; 21                        ; 3               ;
;  G4          ;  35 / 160 ( 21 % )  ; 33                   ; 16                                  ; 4                                    ; 10                               ; 0                                 ; 28     ; 41      ; 28                 ; 23                        ; 9               ;
;  H1          ;  4 / 160 ( 2 % )    ; 22                   ; 12                                  ; 0                                    ; 10                               ; 0                                 ; 23     ; 4       ; 0                  ; 5                         ; 3               ;
;  H2          ;  138 / 160 ( 86 % ) ; 123                  ; 45                                  ; 34                                   ; 36                               ; 3                                 ; 85     ; 238     ; 106                ; 194                       ; 11              ;
;  H3          ;  154 / 160 ( 96 % ) ; 98                   ; 47                                  ; 32                                   ; 12                               ; 0                                 ; 52     ; 40      ; 110                ; 204                       ; 8               ;
;  H4          ;  119 / 160 ( 74 % ) ; 63                   ; 17                                  ; 9                                    ; 16                               ; 1                                 ; 36     ; 13      ; 94                 ; 86                        ; 6               ;
;  I1          ;  39 / 160 ( 24 % )  ; 31                   ; 13                                  ; 0                                    ; 0                                ; 0                                 ; 14     ; 10      ; 24                 ; 23                        ; 5               ;
;  I2          ;  4 / 160 ( 2 % )    ; 20                   ; 10                                  ; 0                                    ; 10                               ; 0                                 ; 21     ; 4       ; 0                  ; 6                         ; 3               ;
;  I3          ;  81 / 160 ( 50 % )  ; 57                   ; 28                                  ; 6                                    ; 13                               ; 0                                 ; 41     ; 41      ; 62                 ; 92                        ; 9               ;
;  I4          ;  32 / 160 ( 20 % )  ; 29                   ; 14                                  ; 2                                    ; 13                               ; 1                                 ; 29     ; 146     ; 30                 ; 18                        ; 5               ;
;  J1          ;  91 / 160 ( 56 % )  ; 59                   ; 13                                  ; 11                                   ; 25                               ; 4                                 ; 38     ; 19      ; 69                 ; 64                        ; 6               ;
;  J2          ;  85 / 160 ( 53 % )  ; 84                   ; 37                                  ; 27                                   ; 18                               ; 10                                ; 55     ; 1065    ; 51                 ; 113                       ; 14              ;
;  J3          ;  105 / 160 ( 65 % ) ; 84                   ; 43                                  ; 40                                   ; 27                               ; 12                                ; 60     ; 127     ; 73                 ; 164                       ; 8               ;
;  J4          ;  87 / 160 ( 54 % )  ; 84                   ; 15                                  ; 10                                   ; 29                               ; 15                                ; 45     ; 33      ; 60                 ; 89                        ; 8               ;
;  K1          ;  92 / 160 ( 57 % )  ; 57                   ; 12                                  ; 30                                   ; 15                               ; 7                                 ; 25     ; 411     ; 72                 ; 102                       ; 6               ;
;  K2          ;  74 / 160 ( 46 % )  ; 72                   ; 24                                  ; 32                                   ; 15                               ; 1                                 ; 39     ; 545     ; 46                 ; 87                        ; 9               ;
;  K3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K4          ;  43 / 160 ( 26 % )  ; 46                   ; 19                                  ; 4                                    ; 12                               ; 0                                 ; 33     ; 35      ; 31                 ; 49                        ; 8               ;
;  L1          ;  43 / 160 ( 26 % )  ; 56                   ; 17                                  ; 12                                   ; 25                               ; 7                                 ; 47     ; 30      ; 22                 ; 51                        ; 8               ;
;  L2          ;  95 / 160 ( 59 % )  ; 61                   ; 34                                  ; 9                                    ; 8                                ; 4                                 ; 44     ; 24      ; 71                 ; 68                        ; 8               ;
;  L3          ;  17 / 160 ( 10 % )  ; 30                   ; 25                                  ; 9                                    ; 4                                ; 0                                 ; 29     ; 57      ; 10                 ; 35                        ; 7               ;
;  L4          ;  38 / 160 ( 23 % )  ; 59                   ; 30                                  ; 2                                    ; 13                               ; 11                                ; 54     ; 14      ; 30                 ; 48                        ; 7               ;
;  M1          ;  26 / 160 ( 16 % )  ; 44                   ; 34                                  ; 1                                    ; 10                               ; 0                                 ; 45     ; 5       ; 12                 ; 28                        ; 5               ;
;  M2          ;  107 / 160 ( 66 % ) ; 100                  ; 44                                  ; 17                                   ; 26                               ; 0                                 ; 73     ; 76      ; 74                 ; 153                       ; 11              ;
;  M3          ;  126 / 160 ( 78 % ) ; 70                   ; 20                                  ; 18                                   ; 6                                ; 2                                 ; 16     ; 443     ; 92                 ; 147                       ; 4               ;
;  M4          ;  9 / 160 ( 5 % )    ; 2                    ; 0                                   ; 0                                    ; 2                                ; 2                                 ; 5      ; 33      ; 7                  ; 2                         ; 3               ;
;  N1          ;  81 / 160 ( 50 % )  ; 69                   ; 25                                  ; 28                                   ; 20                               ; 11                                ; 50     ; 1070    ; 62                 ; 67                        ; 13              ;
;  N2          ;  102 / 160 ( 63 % ) ; 64                   ; 23                                  ; 11                                   ; 13                               ; 0                                 ; 38     ; 17      ; 80                 ; 77                        ; 7               ;
;  N3          ;  25 / 160 ( 15 % )  ; 42                   ; 32                                  ; 8                                    ; 7                                ; 1                                 ; 38     ; 10      ; 14                 ; 51                        ; 6               ;
;  N4          ;  51 / 160 ( 31 % )  ; 67                   ; 17                                  ; 9                                    ; 20                               ; 1                                 ; 37     ; 27      ; 32                 ; 67                        ; 7               ;
;  O1          ;  92 / 160 ( 57 % )  ; 67                   ; 11                                  ; 36                                   ; 15                               ; 14                                ; 23     ; 501     ; 64                 ; 113                       ; 7               ;
;  O2          ;  157 / 160 ( 98 % ) ; 129                  ; 36                                  ; 47                                   ; 28                               ; 13                                ; 65     ; 125     ; 78                 ; 208                       ; 5               ;
;  O3          ;  129 / 160 ( 80 % ) ; 150                  ; 79                                  ; 42                                   ; 42                               ; 12                                ; 115    ; 219     ; 93                 ; 253                       ; 7               ;
;  O4          ;  75 / 160 ( 46 % )  ; 30                   ; 1                                   ; 0                                    ; 4                                ; 2                                 ; 7      ; 4       ; 63                 ; 48                        ; 2               ;
;  P1          ;  148 / 160 ( 92 % ) ; 91                   ; 25                                  ; 12                                   ; 12                               ; 0                                 ; 32     ; 1431    ; 105                ; 136                       ; 33              ;
;  P2          ;  7 / 160 ( 4 % )    ; 29                   ; 16                                  ; 2                                    ; 13                               ; 1                                 ; 30     ; 9       ; 2                  ; 14                        ; 5               ;
;  P3          ;  92 / 160 ( 57 % )  ; 82                   ; 27                                  ; 35                                   ; 25                               ; 6                                 ; 33     ; 1102    ; 61                 ; 133                       ; 4               ;
;  P4          ;  1 / 160 ( < 1 % )  ; 3                    ; 3                                   ; 1                                    ; 0                                ; 0                                 ; 5      ; 32      ; 0                  ; 3                         ; 0               ;
;  Q1          ;  13 / 160 ( 8 % )   ; 37                   ; 8                                   ; 1                                    ; 25                               ; 0                                 ; 37     ; 1       ; 10                 ; 22                        ; 5               ;
;  Q2          ;  89 / 160 ( 55 % )  ; 64                   ; 22                                  ; 6                                    ; 19                               ; 3                                 ; 41     ; 61      ; 67                 ; 70                        ; 6               ;
;  Q3          ;  2 / 160 ( 1 % )    ; 23                   ; 8                                   ; 0                                    ; 15                               ; 0                                 ; 25     ; 2       ; 0                  ; 7                         ; 4               ;
;  Q4          ;  2 / 160 ( 1 % )    ; 25                   ; 14                                  ; 0                                    ; 11                               ; 0                                 ; 30     ; 2       ; 0                  ; 10                        ; 4               ;
;  R1          ;  4 / 160 ( 2 % )    ; 25                   ; 8                                   ; 0                                    ; 17                               ; 0                                 ; 25     ; 2       ; 2                  ; 10                        ; 4               ;
;  R2          ;  60 / 160 ( 37 % )  ; 52                   ; 20                                  ; 13                                   ; 25                               ; 5                                 ; 46     ; 56      ; 44                 ; 47                        ; 9               ;
;  R3          ;  66 / 160 ( 41 % )  ; 68                   ; 44                                  ; 28                                   ; 16                               ; 1                                 ; 49     ; 65      ; 49                 ; 107                       ; 7               ;
;  R4          ;  58 / 160 ( 36 % )  ; 49                   ; 0                                   ; 20                                   ; 27                               ; 4                                 ; 21     ; 160     ; 40                 ; 60                        ; 6               ;
;  S1          ;  78 / 160 ( 48 % )  ; 55                   ; 16                                  ; 2                                    ; 14                               ; 0                                 ; 28     ; 15      ; 63                 ; 63                        ; 6               ;
;  S2          ;  4 / 160 ( 2 % )    ; 24                   ; 9                                   ; 0                                    ; 14                               ; 0                                 ; 25     ; 2       ; 1                  ; 9                         ; 4               ;
;  S3          ;  144 / 160 ( 90 % ) ; 80                   ; 18                                  ; 59                                   ; 13                               ; 4                                 ; 32     ; 251     ; 116                ; 117                       ; 5               ;
;  S4          ;  14 / 160 ( 8 % )   ; 29                   ; 13                                  ; 1                                    ; 12                               ; 0                                 ; 28     ; 32      ; 13                 ; 15                        ; 6               ;
;  T1          ;  103 / 160 ( 64 % ) ; 73                   ; 17                                  ; 8                                    ; 31                               ; 3                                 ; 50     ; 12      ; 84                 ; 79                        ; 6               ;
;  T2          ;  110 / 160 ( 68 % ) ; 76                   ; 30                                  ; 8                                    ; 18                               ; 5                                 ; 50     ; 30      ; 81                 ; 96                        ; 6               ;
;  T3          ;  121 / 160 ( 75 % ) ; 165                  ; 96                                  ; 23                                   ; 44                               ; 2                                 ; 132    ; 44      ; 81                 ; 220                       ; 14              ;
;  T4          ;  113 / 160 ( 70 % ) ; 90                   ; 19                                  ; 35                                   ; 26                               ; 7                                 ; 44     ; 53      ; 66                 ; 114                       ; 11              ;
;  U1          ;  28 / 160 ( 17 % )  ; 45                   ; 20                                  ; 5                                    ; 21                               ; 2                                 ; 43     ; 8       ; 21                 ; 34                        ; 6               ;
;  U2          ;  113 / 160 ( 70 % ) ; 78                   ; 21                                  ; 6                                    ; 25                               ; 4                                 ; 48     ; 21      ; 88                 ; 87                        ; 9               ;
;  U3          ;  4 / 160 ( 2 % )    ; 24                   ; 3                                   ; 0                                    ; 20                               ; 0                                 ; 25     ; 2       ; 1                  ; 10                        ; 4               ;
;  U4          ;  3 / 160 ( 1 % )    ; 24                   ; 11                                  ; 0                                    ; 13                               ; 0                                 ; 28     ; 2       ; 1                  ; 10                        ; 4               ;
;  V1          ;  4 / 160 ( 2 % )    ; 25                   ; 15                                  ; 0                                    ; 9                                ; 0                                 ; 25     ; 2       ; 1                  ; 11                        ; 4               ;
;  V2          ;  28 / 160 ( 17 % )  ; 37                   ; 12                                  ; 6                                    ; 17                               ; 0                                 ; 31     ; 9       ; 17                 ; 27                        ; 6               ;
;  V3          ;  99 / 160 ( 61 % )  ; 101                  ; 45                                  ; 34                                   ; 23                               ; 0                                 ; 68     ; 81      ; 49                 ; 167                       ; 7               ;
;  V4          ;  13 / 160 ( 8 % )   ; 41                   ; 21                                  ; 2                                    ; 13                               ; 1                                 ; 42     ; 4       ; 9                  ; 27                        ; 7               ;
;  W1          ;  32 / 160 ( 20 % )  ; 36                   ; 10                                  ; 15                                   ; 13                               ; 11                                ; 24     ; 989     ; 25                 ; 25                        ; 9               ;
;  W2          ;  61 / 160 ( 38 % )  ; 45                   ; 18                                  ; 16                                   ; 19                               ; 0                                 ; 39     ; 33      ; 46                 ; 38                        ; 9               ;
;  W3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  W4          ;  9 / 160 ( 5 % )    ; 38                   ; 13                                  ; 2                                    ; 21                               ; 0                                 ; 40     ; 23      ; 5                  ; 23                        ; 5               ;
;  X1          ;  41 / 160 ( 25 % )  ; 40                   ; 10                                  ; 1                                    ; 26                               ; 0                                 ; 37     ; 1       ; 36                 ; 52                        ; 6               ;
;  X2          ;  134 / 160 ( 83 % ) ; 79                   ; 19                                  ; 5                                    ; 20                               ; 5                                 ; 41     ; 12      ; 105                ; 92                        ; 6               ;
;  X3          ;  3 / 160 ( 1 % )    ; 23                   ; 3                                   ; 0                                    ; 20                               ; 0                                 ; 25     ; 2       ; 1                  ; 9                         ; 4               ;
;  X4          ;  2 / 160 ( 1 % )    ; 25                   ; 10                                  ; 0                                    ; 15                               ; 0                                 ; 29     ; 2       ; 0                  ; 11                        ; 4               ;
;  Y1          ;  54 / 160 ( 33 % )  ; 48                   ; 18                                  ; 7                                    ; 19                               ; 5                                 ; 41     ; 13      ; 41                 ; 42                        ; 6               ;
;  Y2          ;  93 / 160 ( 58 % )  ; 66                   ; 17                                  ; 6                                    ; 20                               ; 5                                 ; 39     ; 38      ; 71                 ; 74                        ; 8               ;
;  Y3          ;  105 / 160 ( 65 % ) ; 145                  ; 80                                  ; 16                                   ; 52                               ; 0                                 ; 135    ; 35      ; 77                 ; 223                       ; 9               ;
;  Y4          ;  116 / 160 ( 72 % ) ; 81                   ; 28                                  ; 28                                   ; 16                               ; 16                                ; 47     ; 111     ; 74                 ; 111                       ; 10              ;
;  Z1          ;  75 / 160 ( 46 % )  ; 55                   ; 10                                  ; 3                                    ; 19                               ; 0                                 ; 29     ; 7       ; 59                 ; 57                        ; 6               ;
;  Z2          ;  92 / 160 ( 57 % )  ; 106                  ; 43                                  ; 28                                   ; 37                               ; 15                                ; 73     ; 66      ; 66                 ; 136                       ; 9               ;
;  Z3          ;  101 / 160 ( 63 % ) ; 121                  ; 69                                  ; 32                                   ; 33                               ; 9                                 ; 83     ; 273     ; 57                 ; 184                       ; 5               ;
;  Z4          ;  71 / 160 ( 44 % )  ; 37                   ; 4                                   ; 9                                    ; 14                               ; 0                                 ; 8      ; 149     ; 53                 ; 48                        ; 9               ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+


+--------------------------------------------------------------------------------+
; Row Interconnect                                                               ;
+---------------------------------------------------------------------------------
; Row   ; Interconnect Available ; Interconnect Used    ; Half Interconnect Used ;
+-------+------------------------+----------------------+------------------------+
;  A    ; 100                    ;  62 / 100 ( 62 % )   ;  42 / 200 ( 21 % )     ;
;  B    ; 100                    ;  25 / 100 ( 25 % )   ;  19 / 200 ( 9 % )      ;
;  C    ; 100                    ;  12 / 100 ( 12 % )   ;  22 / 200 ( 11 % )     ;
;  D    ; 100                    ;  19 / 100 ( 19 % )   ;  20 / 200 ( 10 % )     ;
;  E    ; 100                    ;  26 / 100 ( 26 % )   ;  36 / 200 ( 18 % )     ;
;  F    ; 100                    ;  30 / 100 ( 30 % )   ;  16 / 200 ( 8 % )      ;
;  G    ; 100                    ;  24 / 100 ( 24 % )   ;  15 / 200 ( 7 % )      ;
;  H    ; 100                    ;  29 / 100 ( 29 % )   ;  38 / 200 ( 19 % )     ;
;  I    ; 100                    ;  20 / 100 ( 20 % )   ;  15 / 200 ( 7 % )      ;
;  J    ; 100                    ;  24 / 100 ( 24 % )   ;  72 / 200 ( 36 % )     ;
;  K    ; 100                    ;  24 / 100 ( 24 % )   ;  17 / 200 ( 8 % )      ;
;  L    ; 100                    ;  31 / 100 ( 31 % )   ;  15 / 200 ( 7 % )      ;
;  M    ; 100                    ;  10 / 100 ( 10 % )   ;  33 / 200 ( 16 % )     ;
;  N    ; 100                    ;  34 / 100 ( 34 % )   ;  22 / 200 ( 11 % )     ;
;  O    ; 100                    ;  52 / 100 ( 52 % )   ;  27 / 200 ( 13 % )     ;
;  P    ; 100                    ;  30 / 100 ( 30 % )   ;  19 / 200 ( 9 % )      ;
;  Q    ; 100                    ;  20 / 100 ( 20 % )   ;  10 / 200 ( 5 % )      ;
;  R    ; 100                    ;  31 / 100 ( 31 % )   ;  29 / 200 ( 14 % )     ;
;  S    ; 100                    ;  15 / 100 ( 15 % )   ;  22 / 200 ( 11 % )     ;
;  T    ; 100                    ;  35 / 100 ( 35 % )   ;  41 / 200 ( 20 % )     ;
;  U    ; 100                    ;  23 / 100 ( 23 % )   ;  18 / 200 ( 9 % )      ;
;  V    ; 100                    ;  12 / 100 ( 12 % )   ;  39 / 200 ( 19 % )     ;
;  W    ; 100                    ;  18 / 100 ( 18 % )   ;  14 / 200 ( 7 % )      ;
;  X    ; 100                    ;  25 / 100 ( 25 % )   ;  8 / 200 ( 4 % )       ;
;  Y    ; 100                    ;  24 / 100 ( 24 % )   ;  51 / 200 ( 25 % )     ;
;  Z    ; 100                    ;  50 / 100 ( 50 % )   ;  36 / 200 ( 18 % )     ;
; Total ; 2600                   ;  705 / 2600 ( 27 % ) ;  696 / 5200 ( 13 % )   ;
+-------+------------------------+----------------------+------------------------+


+---------------------------------------------------------------------------------------------+
; LAB Column Interconnect                                                                     ;
+----------------------------------------------------------------------------------------------
; MegaLAB Col. ; Col. ; Interconnect Available ; Interconnect Used   ; Half Interconnect Used ;
+--------------+------+------------------------+---------------------+------------------------+
; 1            ; 1    ; 80                     ;  2 / 80 ( 2 % )     ;  14 / 160 ( 8 % )      ;
; 1            ; 2    ; 80                     ;  6 / 80 ( 7 % )     ;  7 / 160 ( 4 % )       ;
; 1            ; 3    ; 80                     ;  9 / 80 ( 11 % )    ;  5 / 160 ( 3 % )       ;
; 1            ; 4    ; 80                     ;  9 / 80 ( 11 % )    ;  7 / 160 ( 4 % )       ;
; 1            ; 5    ; 80                     ;  8 / 80 ( 10 % )    ;  8 / 160 ( 5 % )       ;
; 1            ; 6    ; 80                     ;  10 / 80 ( 12 % )   ;  10 / 160 ( 6 % )      ;
; 1            ; 7    ; 80                     ;  8 / 80 ( 10 % )    ;  1 / 160 ( < 1 % )     ;
; 1            ; 8    ; 80                     ;  12 / 80 ( 15 % )   ;  5 / 160 ( 3 % )       ;
; 1            ; 9    ; 80                     ;  5 / 80 ( 6 % )     ;  5 / 160 ( 3 % )       ;
; 1            ; 10   ; 80                     ;  5 / 80 ( 6 % )     ;  8 / 160 ( 5 % )       ;
; 1            ; 11   ; 80                     ;  5 / 80 ( 6 % )     ;  9 / 160 ( 5 % )       ;
; 1            ; 12   ; 80                     ;  8 / 80 ( 10 % )    ;  4 / 160 ( 2 % )       ;
; 1            ; 13   ; 80                     ;  6 / 80 ( 7 % )     ;  5 / 160 ( 3 % )       ;
; 1            ; 14   ; 80                     ;  13 / 80 ( 16 % )   ;  11 / 160 ( 6 % )      ;
; 1            ; 15   ; 80                     ;  8 / 80 ( 10 % )    ;  17 / 160 ( 10 % )     ;
; 1            ; 16   ; 80                     ;  9 / 80 ( 11 % )    ;  12 / 160 ( 7 % )      ;
; 1            ; 17   ; 80                     ;  10 / 80 ( 12 % )   ;  18 / 160 ( 11 % )     ;
; 2            ; 1    ; 80                     ;  8 / 80 ( 10 % )    ;  5 / 160 ( 3 % )       ;
; 2            ; 2    ; 80                     ;  4 / 80 ( 5 % )     ;  6 / 160 ( 3 % )       ;
; 2            ; 3    ; 80                     ;  9 / 80 ( 11 % )    ;  13 / 160 ( 8 % )      ;
; 2            ; 4    ; 80                     ;  12 / 80 ( 15 % )   ;  13 / 160 ( 8 % )      ;
; 2            ; 5    ; 80                     ;  9 / 80 ( 11 % )    ;  15 / 160 ( 9 % )      ;
; 2            ; 6    ; 80                     ;  12 / 80 ( 15 % )   ;  21 / 160 ( 13 % )     ;
; 2            ; 7    ; 80                     ;  10 / 80 ( 12 % )   ;  24 / 160 ( 15 % )     ;
; 2            ; 8    ; 80                     ;  9 / 80 ( 11 % )    ;  23 / 160 ( 14 % )     ;
; 2            ; 9    ; 80                     ;  7 / 80 ( 8 % )     ;  19 / 160 ( 11 % )     ;
; 2            ; 10   ; 80                     ;  14 / 80 ( 17 % )   ;  25 / 160 ( 15 % )     ;
; 2            ; 11   ; 80                     ;  6 / 80 ( 7 % )     ;  25 / 160 ( 15 % )     ;
; 2            ; 12   ; 80                     ;  8 / 80 ( 10 % )    ;  27 / 160 ( 16 % )     ;
; 2            ; 13   ; 80                     ;  5 / 80 ( 6 % )     ;  22 / 160 ( 13 % )     ;
; 2            ; 14   ; 80                     ;  5 / 80 ( 6 % )     ;  22 / 160 ( 13 % )     ;
; 2            ; 15   ; 80                     ;  6 / 80 ( 7 % )     ;  22 / 160 ( 13 % )     ;
; 2            ; 16   ; 80                     ;  3 / 80 ( 3 % )     ;  20 / 160 ( 12 % )     ;
; 2            ; 17   ; 80                     ;  4 / 80 ( 5 % )     ;  20 / 160 ( 12 % )     ;
; 3            ; 1    ; 80                     ;  4 / 80 ( 5 % )     ;  2 / 160 ( 1 % )       ;
; 3            ; 2    ; 80                     ;  13 / 80 ( 16 % )   ;  21 / 160 ( 13 % )     ;
; 3            ; 3    ; 80                     ;  6 / 80 ( 7 % )     ;  30 / 160 ( 18 % )     ;
; 3            ; 4    ; 80                     ;  14 / 80 ( 17 % )   ;  29 / 160 ( 18 % )     ;
; 3            ; 5    ; 80                     ;  12 / 80 ( 15 % )   ;  34 / 160 ( 21 % )     ;
; 3            ; 6    ; 80                     ;  14 / 80 ( 17 % )   ;  27 / 160 ( 16 % )     ;
; 3            ; 7    ; 80                     ;  15 / 80 ( 18 % )   ;  20 / 160 ( 12 % )     ;
; 3            ; 8    ; 80                     ;  10 / 80 ( 12 % )   ;  26 / 160 ( 16 % )     ;
; 3            ; 9    ; 80                     ;  13 / 80 ( 16 % )   ;  19 / 160 ( 11 % )     ;
; 3            ; 10   ; 80                     ;  14 / 80 ( 17 % )   ;  20 / 160 ( 12 % )     ;
; 3            ; 11   ; 80                     ;  13 / 80 ( 16 % )   ;  16 / 160 ( 10 % )     ;
; 3            ; 12   ; 80                     ;  14 / 80 ( 17 % )   ;  23 / 160 ( 14 % )     ;
; 3            ; 13   ; 80                     ;  19 / 80 ( 23 % )   ;  16 / 160 ( 10 % )     ;
; 3            ; 14   ; 80                     ;  10 / 80 ( 12 % )   ;  18 / 160 ( 11 % )     ;
; 3            ; 15   ; 80                     ;  5 / 80 ( 6 % )     ;  16 / 160 ( 10 % )     ;
; 3            ; 16   ; 80                     ;  6 / 80 ( 7 % )     ;  18 / 160 ( 11 % )     ;
; 3            ; 17   ; 80                     ;  0 / 80 ( 0 % )     ;  5 / 160 ( 3 % )       ;
; 4            ; 1    ; 80                     ;  1 / 80 ( 1 % )     ;  5 / 160 ( 3 % )       ;
; 4            ; 2    ; 80                     ;  2 / 80 ( 2 % )     ;  3 / 160 ( 1 % )       ;
; 4            ; 3    ; 80                     ;  5 / 80 ( 6 % )     ;  1 / 160 ( < 1 % )     ;
; 4            ; 4    ; 80                     ;  9 / 80 ( 11 % )    ;  3 / 160 ( 1 % )       ;
; 4            ; 5    ; 80                     ;  1 / 80 ( 1 % )     ;  10 / 160 ( 6 % )      ;
; 4            ; 6    ; 80                     ;  2 / 80 ( 2 % )     ;  15 / 160 ( 9 % )      ;
; 4            ; 7    ; 80                     ;  4 / 80 ( 5 % )     ;  7 / 160 ( 4 % )       ;
; 4            ; 8    ; 80                     ;  8 / 80 ( 10 % )    ;  10 / 160 ( 6 % )      ;
; 4            ; 9    ; 80                     ;  2 / 80 ( 2 % )     ;  14 / 160 ( 8 % )      ;
; 4            ; 10   ; 80                     ;  6 / 80 ( 7 % )     ;  8 / 160 ( 5 % )       ;
; 4            ; 11   ; 80                     ;  2 / 80 ( 2 % )     ;  5 / 160 ( 3 % )       ;
; 4            ; 12   ; 80                     ;  9 / 80 ( 11 % )    ;  9 / 160 ( 5 % )       ;
; 4            ; 13   ; 80                     ;  3 / 80 ( 3 % )     ;  9 / 160 ( 5 % )       ;
; 4            ; 14   ; 80                     ;  2 / 80 ( 2 % )     ;  7 / 160 ( 4 % )       ;
; 4            ; 15   ; 80                     ;  2 / 80 ( 2 % )     ;  14 / 160 ( 8 % )      ;
; 4            ; 16   ; 80                     ;  9 / 80 ( 11 % )    ;  8 / 160 ( 5 % )       ;
; 4            ; 17   ; 80                     ;  9 / 80 ( 11 % )    ;  14 / 160 ( 8 % )      ;
; Total        ;      ; 5440                   ;  522 / 5440 ( 9 % ) ;  950 / 10880 ( 8 % )   ;
+--------------+------+------------------------+---------------------+------------------------+


+------------------------------------------------------------------------------+
; ESB Column Interconnect                                                      ;
+-------------------------------------------------------------------------------
; Col.  ; Interconnect Available ; Interconnect Used  ; Half Interconnect Used ;
+-------+------------------------+--------------------+------------------------+
; 0     ; 128                    ;  0 / 128 ( 0 % )   ;  27 / 256 ( 10 % )     ;
; 1     ; 128                    ;  8 / 128 ( 6 % )   ;  52 / 256 ( 20 % )     ;
; 2     ; 128                    ;  1 / 128 ( < 1 % ) ;  5 / 256 ( 1 % )       ;
; 3     ; 128                    ;  0 / 128 ( 0 % )   ;  23 / 256 ( 8 % )      ;
; Total ; 512                    ;  9 / 512 ( 1 % )   ;  107 / 1024 ( 10 % )   ;
+-------+------------------------+--------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; ClockLock                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------
; Name             ; pll4x:inst_pll4x|altclklock:altclklock_component|pll ; pll2x:inst_pll2x|altclklock:altclklock_component|outclock0 ;
+------------------+------------------------------------------------------+------------------------------------------------------------+
; Mode             ; Normal                                               ; Normal                                                     ;
; Input Frequency  ; 20.0 MHz                                             ; 20.0 MHz                                                   ;
; Phase Shift      ; 0 ps                                                 ; 0 ps                                                       ;
; Multiply Clock0  ; --                                                   ; 1                                                          ;
; Divide Clock0    ; --                                                   ; 1                                                          ;
; Output Frequency ; --                                                   ; 20.0 MHz                                                   ;
; Multiply Clock1  ; 4                                                    ; 2                                                          ;
; Divide Clock1    ; 1                                                    ; 1                                                          ;
; Output Frequency ; 80.0 MHz                                             ; 40.0 MHz                                                   ;
; M Counter        ; 20                                                   ; 18                                                         ;
; N Counter        ; 1                                                    ; 1                                                          ;
; K Counter        ; 20                                                   ; 18                                                         ;
; V Counter        ; 5                                                    ; 9                                                          ;
; M Initial Value  ; 1                                                    ; 1                                                          ;
; Phase Tap        ; 0                                                    ; 0                                                          ;
+------------------+------------------------------------------------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+--------------------------------------------------------------------------------------------
; Resource                     ; Usage                                                      ;
+------------------------------+------------------------------------------------------------+
; Logic cells                  ; 6,517 / 16,640 ( 39 % )                                    ;
; Registers                    ; 3,512 / 16,640 ( 21 % )                                    ;
; Logic cells in carry chains  ; 966                                                        ;
; User inserted logic cells    ; 0                                                          ;
; I/O pins                     ; 308 / 463 ( 66 % )                                         ;
;     -- Clock pins            ; 0                                                          ;
;     -- Dedicated input pins  ; 0 / 4 ( 0 % )                                              ;
; Global signals               ; 7                                                          ;
; ESBs                         ; 79 / 104 ( 75 % )                                          ;
; Macrocells                   ; 0 / 1,664 ( 0 % )                                          ;
; ESB pterm bits used          ; 0 / 212,992 ( 0 % )                                        ;
; ESB CAM bits used            ; 0 / 212,992 ( 0 % )                                        ;
; Total memory bits            ; 158,336 / 212,992 ( 74 % )                                 ;
; Total RAM block bits         ; 161,792 / 212,992 ( 75 % )                                 ;
; FastRow interconnects        ; 0 / 120 ( 0 % )                                            ;
; PLLs                         ; 2 / 4 ( 50 % )                                             ;
; LVDS transmitters            ; 0 / 16 ( 0 % )                                             ;
; LVDS receivers               ; 0 / 16 ( 0 % )                                             ;
; Maximum fan-out node         ; pll2x:inst_pll2x|altclklock:altclklock_component|outclock0 ;
; Maximum fan-out              ; 2985                                                       ;
; Total fan-out                ; 31362                                                      ;
; Average fan-out              ; 4.41                                                       ;
+------------------------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node                                                                       ; Logic Cells ; Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------+-------------+-----------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |domapp                                                                                          ; 6517 (2)    ; 3512      ; 158336      ; 308  ; 0            ; 3005 (2)     ; 1762 (0)          ; 1750 (0)         ; 966 (0)         ; |domapp                                                                                                                                                                                                                                                                                                                     ;
;    |ROC:inst_ROC|                                                                                ; 4 (4)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |domapp|ROC:inst_ROC                                                                                                                                                                                                                                                                                                        ;
;    |calibration_sources:inst_calibration_sources|                                                ; 129 (112)   ; 50        ; 0           ; 0    ; 0            ; 79 (79)      ; 1 (1)             ; 49 (32)          ; 17 (0)          ; |domapp|calibration_sources:inst_calibration_sources                                                                                                                                                                                                                                                                        ;
;       |lpm_counter:cs_wf_addr_int_rtl_3|                                                         ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |domapp|calibration_sources:inst_calibration_sources|lpm_counter:cs_wf_addr_int_rtl_3                                                                                                                                                                                                                                       ;
;          |alt_synch_counter:wysi_counter|                                                        ; 8 (8)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |domapp|calibration_sources:inst_calibration_sources|lpm_counter:cs_wf_addr_int_rtl_3|alt_synch_counter:wysi_counter                                                                                                                                                                                                        ;
;       |lpm_counter:now_cnt_rtl_2|                                                                ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |domapp|calibration_sources:inst_calibration_sources|lpm_counter:now_cnt_rtl_2                                                                                                                                                                                                                                              ;
;          |alt_synch_counter:wysi_counter|                                                        ; 4 (4)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |domapp|calibration_sources:inst_calibration_sources|lpm_counter:now_cnt_rtl_2|alt_synch_counter:wysi_counter                                                                                                                                                                                                               ;
;       |lpm_counter:stretcher_rtl_0|                                                              ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |domapp|calibration_sources:inst_calibration_sources|lpm_counter:stretcher_rtl_0                                                                                                                                                                                                                                            ;
;          |alt_synch_counter:wysi_counter|                                                        ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |domapp|calibration_sources:inst_calibration_sources|lpm_counter:stretcher_rtl_0|alt_synch_counter:wysi_counter                                                                                                                                                                                                             ;
;    |comm_wrapper:inst_comm_wrapper|                                                              ; 1562 (0)    ; 835       ; 640         ; 0    ; 0            ; 727 (0)      ; 207 (0)           ; 628 (0)          ; 466 (0)         ; |domapp|comm_wrapper:inst_comm_wrapper                                                                                                                                                                                                                                                                                      ;
;       |dcom_ap:inst_dcom_ap|                                                                     ; 1562 (0)    ; 835       ; 640         ; 0    ; 0            ; 727 (0)      ; 207 (0)           ; 628 (0)          ; 466 (0)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap                                                                                                                                                                                                                                                                 ;
;          |DCOM_tcal_timer:b2v_DCOM_tcal_timer|                                                   ; 47 (18)     ; 29        ; 0           ; 0    ; 0            ; 18 (12)      ; 1 (1)             ; 28 (5)           ; 24 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer                                                                                                                                                                                                                             ;
;             |dc_tcal_ct:timer|                                                                   ; 20 (0)      ; 15        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 15 (0)           ; 15 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer                                                                                                                                                                                                            ;
;                |lpm_counter:lpm_counter_component|                                               ; 20 (0)      ; 15        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 15 (0)           ; 15 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component                                                                                                                                                                          ;
;                   |alt_synch_counter:wysi_counter|                                               ; 20 (15)     ; 15        ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 15 (15)          ; 15 (15)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                           ;
;                      |lpm_compare:$00023|                                                        ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023                                                                                                                        ;
;                         |comptree:comparator|                                                    ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator                                                                                                    ;
;                            |cmpchain:cmp_end|                                                    ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end                                                                                   ;
;                               |comptree:comp|                                                    ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp                                                                     ;
;                                  |cmpchain:cmp[0]|                                               ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                                                     ;
;                                  |cmpchain:cmp[1]|                                               ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[1]                                                     ;
;                                  |cmpchain:cmp[2]|                                               ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[2]                                                     ;
;                                  |cmpchain:cmp_end|                                              ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp_end                                                    ;
;                                  |comptree:sub_comptree|                                         ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                                               ;
;                                     |cmpchain:cmp_end|                                           ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|dc_tcal_ct:timer|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00023|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end                              ;
;             |ponres_ct:ponres|                                                                   ; 9 (0)       ; 8         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 9 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|ponres_ct:ponres                                                                                                                                                                                                            ;
;                |lpm_counter:lpm_counter_component|                                               ; 9 (0)       ; 8         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 9 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|ponres_ct:ponres|lpm_counter:lpm_counter_component                                                                                                                                                                          ;
;                   |alt_synch_counter:wysi_counter|                                               ; 9 (9)       ; 8         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 9 (9)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DCOM_tcal_timer:b2v_DCOM_tcal_timer|ponres_ct:ponres|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                           ;
;          |DC_CTRAP:b2v_DC_CTRAP|                                                                 ; 52 (52)     ; 21        ; 0           ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 21 (21)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|DC_CTRAP:b2v_DC_CTRAP                                                                                                                                                                                                                                           ;
;          |dc_rx_chan_ap:b2v_DC_Rx_chan_ap|                                                       ; 797 (61)    ; 428       ; 640         ; 0    ; 0            ; 369 (4)      ; 163 (57)          ; 265 (0)          ; 314 (1)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap                                                                                                                                                                                                                                 ;
;             |DC_MRAP:inst10|                                                                     ; 38 (38)     ; 19        ; 0           ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 18 (18)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|DC_MRAP:inst10                                                                                                                                                                                                                  ;
;             |RX_UART_ap:inst|                                                                    ; 50 (0)      ; 31        ; 0           ; 0    ; 0            ; 19 (0)       ; 8 (0)             ; 23 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst                                                                                                                                                                                                                 ;
;                |UA_RX_AP:inst|                                                                   ; 28 (28)     ; 14        ; 0           ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 14 (14)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|UA_RX_AP:inst                                                                                                                                                                                                   ;
;                |rxct4:inst4|                                                                     ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct4:inst4                                                                                                                                                                                                     ;
;                   |lpm_counter:lpm_counter_component|                                            ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct4:inst4|lpm_counter:lpm_counter_component                                                                                                                                                                   ;
;                      |alt_synch_counter:wysi_counter|                                            ; 4 (4)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct4:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                    ;
;                |rxct5:inst3|                                                                     ; 10 (0)      ; 5         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 5 (0)            ; 7 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3                                                                                                                                                                                                     ;
;                   |lpm_counter:lpm_counter_component|                                            ; 10 (0)      ; 5         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 5 (0)            ; 7 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component                                                                                                                                                                   ;
;                      |alt_synch_counter:wysi_counter|                                            ; 10 (7)      ; 5         ; 0           ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 5 (5)            ; 7 (7)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                    ;
;                         |lpm_compare:$00013|                                                     ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013                                                                                                                 ;
;                            |comptree:comparator|                                                 ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator                                                                                             ;
;                               |cmpchain:cmp_end|                                                 ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end                                                                            ;
;                                  |comptree:comp|                                                 ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp                                                              ;
;                                     |cmpchain:cmp[0]|                                            ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                                              ;
;                                     |cmpchain:cmp_end|                                           ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp_end                                             ;
;                                     |comptree:sub_comptree|                                      ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                                        ;
;                                        |cmpchain:cmp_end|                                        ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxct5:inst3|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end                       ;
;                |rxshr8:inst1|                                                                    ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxshr8:inst1                                                                                                                                                                                                    ;
;                   |lpm_shiftreg:lpm_shiftreg_component|                                          ; 8 (8)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|RX_UART_ap:inst|rxshr8:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                                                ;
;             |Rx_dpr_ctrl_PAR_ap:inst1|                                                           ; 86 (86)     ; 32        ; 0           ; 0    ; 0            ; 54 (54)      ; 32 (32)           ; 0 (0)            ; 41 (41)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|Rx_dpr_ctrl_PAR_ap:inst1                                                                                                                                                                                                        ;
;             |and16b:inst16|                                                                      ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|and16b:inst16                                                                                                                                                                                                                   ;
;                |lpm_and:lpm_and_component|                                                       ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|and16b:inst16|lpm_and:lpm_and_component                                                                                                                                                                                         ;
;             |crc_error_ct:inst8|                                                                 ; 17 (0)      ; 16        ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; 17 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|crc_error_ct:inst8                                                                                                                                                                                                              ;
;                |lpm_counter:lpm_counter_component|                                               ; 17 (0)      ; 16        ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; 17 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|crc_error_ct:inst8|lpm_counter:lpm_counter_component                                                                                                                                                                            ;
;                   |alt_synch_counter:wysi_counter|                                               ; 17 (17)     ; 16        ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 17 (17)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|crc_error_ct:inst8|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                             ;
;             |crc_rx:inst20|                                                                      ; 87 (41)     ; 49        ; 0           ; 0    ; 0            ; 38 (24)      ; 1 (1)             ; 48 (16)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|crc_rx:inst20                                                                                                                                                                                                                   ;
;                |crc32:inst_crc32|                                                                ; 46 (46)     ; 32        ; 0           ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|crc_rx:inst20|crc32:inst_crc32                                                                                                                                                                                                  ;
;             |dc_adc_to_ser:inst6|                                                                ; 181 (142)   ; 65        ; 0           ; 0    ; 0            ; 116 (95)     ; 41 (41)           ; 24 (6)           ; 96 (92)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6                                                                                                                                                                                                             ;
;                |HL_DSCR:hl_dec_stm|                                                              ; 35 (35)     ; 14        ; 0           ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 14 (14)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6|HL_DSCR:hl_dec_stm                                                                                                                                                                                          ;
;                |ctup4b:ct|                                                                       ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6|ctup4b:ct                                                                                                                                                                                                   ;
;                   |lpm_counter:lpm_counter_component|                                            ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6|ctup4b:ct|lpm_counter:lpm_counter_component                                                                                                                                                                 ;
;                      |alt_synch_counter:wysi_counter|                                            ; 4 (4)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_adc_to_ser:inst6|ctup4b:ct|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                  ;
;             |dc_hdr_dec_ap:inst4|                                                                ; 24 (24)     ; 16        ; 0           ; 0    ; 0            ; 8 (8)        ; 7 (7)             ; 9 (9)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_hdr_dec_ap:inst4                                                                                                                                                                                                             ;
;             |dc_rapcal_lh:inst30|                                                                ; 76 (10)     ; 50        ; 640         ; 0    ; 0            ; 26 (0)       ; 12 (10)           ; 38 (0)           ; 34 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30                                                                                                                                                                                                             ;
;                |DCTC_FWR:inst7|                                                                  ; 20 (20)     ; 14        ; 0           ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 13 (13)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|DCTC_FWR:inst7                                                                                                                                                                                              ;
;                |TCWF_64x10:inst11|                                                               ; 29 (0)      ; 20        ; 640         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 19 (0)           ; 17 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11                                                                                                                                                                                           ;
;                   |scfifo:scfifo_component|                                                      ; 29 (0)      ; 20        ; 640         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 19 (0)           ; 17 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component                                                                                                                                                                   ;
;                      |scfifo_mcj:auto_generated|                                                 ; 29 (0)      ; 20        ; 640         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 19 (0)           ; 17 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated                                                                                                                                         ;
;                         |a_dpfifo_4dj:dpfifo|                                                    ; 29 (4)      ; 20        ; 640         ; 0    ; 0            ; 9 (3)        ; 1 (1)             ; 19 (0)           ; 17 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo                                                                                                                     ;
;                            |a_fefifo_vve:fifo_state|                                             ; 13 (7)      ; 8         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state                                                                                             ;
;                               |lpm_counter:count_usedw|                                          ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state|lpm_counter:count_usedw                                                                     ;
;                                  |alt_synch_counter:wysi_counter|                                ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|a_fefifo_vve:fifo_state|lpm_counter:count_usedw|alt_synch_counter:wysi_counter                                      ;
;                            |altdpram:FIFOram|                                                    ; 1 (1)       ; 0         ; 640         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram                                                                                                    ;
;                            |lpm_counter:rd_ptr_msb|                                              ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|lpm_counter:rd_ptr_msb                                                                                              ;
;                               |alt_synch_counter:wysi_counter|                                   ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|lpm_counter:rd_ptr_msb|alt_synch_counter:wysi_counter                                                               ;
;                            |lpm_counter:wr_ptr|                                                  ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|lpm_counter:wr_ptr                                                                                                  ;
;                               |alt_synch_counter:wysi_counter|                                   ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|lpm_counter:wr_ptr|alt_synch_counter:wysi_counter                                                                   ;
;                |comp_10:inst8|                                                                   ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|comp_10:inst8                                                                                                                                                                                               ;
;                   |lpm_compare:lpm_compare_component|                                            ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|comp_10:inst8|lpm_compare:lpm_compare_component                                                                                                                                                             ;
;                      |comptree:comparator|                                                       ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|comp_10:inst8|lpm_compare:lpm_compare_component|comptree:comparator                                                                                                                                         ;
;                         |cmpchain:cmp_end|                                                       ; 10 (10)     ; 0         ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|comp_10:inst8|lpm_compare:lpm_compare_component|comptree:comparator|cmpchain:cmp_end                                                                                                                        ;
;                |wfm_ct:inst|                                                                     ; 7 (0)       ; 6         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|wfm_ct:inst                                                                                                                                                                                                 ;
;                   |lpm_counter:lpm_counter_component|                                            ; 7 (0)       ; 6         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|wfm_ct:inst|lpm_counter:lpm_counter_component                                                                                                                                                               ;
;                      |alt_synch_counter:wysi_counter|                                            ; 7 (7)       ; 6         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 7 (7)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|wfm_ct:inst|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                ;
;             |mean_val:inst21|                                                                    ; 130 (9)     ; 61        ; 0           ; 0    ; 0            ; 69 (4)       ; 4 (4)             ; 57 (1)           ; 67 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21                                                                                                                                                                                                                 ;
;                |add10:138|                                                                       ; 18 (0)      ; 11        ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:138                                                                                                                                                                                                       ;
;                   |lpm_add_sub:lpm_add_sub_component|                                            ; 18 (0)      ; 11        ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                     ;
;                      |addcore:adder1[0]|                                                         ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]                                                                                                                                                   ;
;                         |a_csnbuffer:result_node|                                                ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node                                                                                                                           ;
;                      |addcore:adder1[1]|                                                         ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]                                                                                                                                                   ;
;                         |a_csnbuffer:result_node|                                                ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node                                                                                                                           ;
;                      |addcore:adder1_0[1]|                                                       ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]                                                                                                                                                 ;
;                         |a_csnbuffer:result_node|                                                ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:138|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node                                                                                                                         ;
;                |add10:139|                                                                       ; 18 (0)      ; 11        ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:139                                                                                                                                                                                                       ;
;                   |lpm_add_sub:lpm_add_sub_component|                                            ; 18 (0)      ; 11        ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                     ;
;                      |addcore:adder1[0]|                                                         ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]                                                                                                                                                   ;
;                         |a_csnbuffer:result_node|                                                ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node                                                                                                                           ;
;                      |addcore:adder1[1]|                                                         ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]                                                                                                                                                   ;
;                         |a_csnbuffer:result_node|                                                ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node                                                                                                                           ;
;                      |addcore:adder1_0[1]|                                                       ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]                                                                                                                                                 ;
;                         |a_csnbuffer:result_node|                                                ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:139|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node                                                                                                                         ;
;                |add10:140|                                                                       ; 18 (0)      ; 11        ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:140                                                                                                                                                                                                       ;
;                   |lpm_add_sub:lpm_add_sub_component|                                            ; 18 (0)      ; 11        ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                     ;
;                      |addcore:adder1[0]|                                                         ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]                                                                                                                                                   ;
;                         |a_csnbuffer:result_node|                                                ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node                                                                                                                           ;
;                      |addcore:adder1[1]|                                                         ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]                                                                                                                                                   ;
;                         |a_csnbuffer:result_node|                                                ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node                                                                                                                           ;
;                      |addcore:adder1_0[1]|                                                       ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]                                                                                                                                                 ;
;                         |a_csnbuffer:result_node|                                                ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:140|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node                                                                                                                         ;
;                |add10:141|                                                                       ; 18 (0)      ; 11        ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:141                                                                                                                                                                                                       ;
;                   |lpm_add_sub:lpm_add_sub_component|                                            ; 18 (0)      ; 11        ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                     ;
;                      |addcore:adder1[0]|                                                         ; 6 (0)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]                                                                                                                                                   ;
;                         |a_csnbuffer:result_node|                                                ; 6 (6)       ; 6         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node                                                                                                                           ;
;                      |addcore:adder1[1]|                                                         ; 7 (0)       ; 0         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]                                                                                                                                                   ;
;                         |a_csnbuffer:result_node|                                                ; 7 (7)       ; 0         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node                                                                                                                           ;
;                      |addcore:adder1_0[1]|                                                       ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]                                                                                                                                                 ;
;                         |a_csnbuffer:result_node|                                                ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|add10:141|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node                                                                                                                         ;
;                |ctup4:116|                                                                       ; 3 (0)       ; 2         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; 3 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|ctup4:116                                                                                                                                                                                                       ;
;                   |lpm_counter:lpm_counter_component|                                            ; 3 (0)       ; 2         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; 3 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|ctup4:116|lpm_counter:lpm_counter_component                                                                                                                                                                     ;
;                      |alt_synch_counter:wysi_counter|                                            ; 3 (3)       ; 2         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 3 (3)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|ctup4:116|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                      ;
;                |dec2:119|                                                                        ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|dec2:119                                                                                                                                                                                                        ;
;                   |lpm_decode:lpm_decode_component|                                              ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|dec2:119|lpm_decode:lpm_decode_component                                                                                                                                                                        ;
;                      |lpm_compare:comparator[0]|                                                 ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|dec2:119|lpm_decode:lpm_decode_component|lpm_compare:comparator[0]                                                                                                                                              ;
;                         |comptree:comparator|                                                    ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|dec2:119|lpm_decode:lpm_decode_component|lpm_compare:comparator[0]|comptree:comparator                                                                                                                          ;
;                            |cmpchain:cmp_end|                                                    ; 4 (4)       ; 0         ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|dec2:119|lpm_decode:lpm_decode_component|lpm_compare:comparator[0]|comptree:comparator|cmpchain:cmp_end                                                                                                         ;
;                |mux4x10:137|                                                                     ; 22 (0)      ; 10        ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 10 (0)           ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137                                                                                                                                                                                                     ;
;                   |lpm_mux:lpm_mux_component|                                                    ; 22 (0)      ; 10        ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 10 (0)           ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component                                                                                                                                                                           ;
;                      |altshift:external_latency_ffs|                                             ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|altshift:external_latency_ffs                                                                                                                                             ;
;                      |muxlut:$00009|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00009                                                                                                                                                             ;
;                      |muxlut:$00011|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00011                                                                                                                                                             ;
;                      |muxlut:$00013|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00013                                                                                                                                                             ;
;                      |muxlut:$00015|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00015                                                                                                                                                             ;
;                      |muxlut:$00017|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00017                                                                                                                                                             ;
;                      |muxlut:$00019|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00019                                                                                                                                                             ;
;                      |muxlut:$00021|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00021                                                                                                                                                             ;
;                      |muxlut:$00023|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00023                                                                                                                                                             ;
;                      |muxlut:$00025|                                                             ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00025                                                                                                                                                             ;
;                      |muxlut:$00027|                                                             ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|mux4x10:137|lpm_mux:lpm_mux_component|muxlut:$00027                                                                                                                                                             ;
;                |or10:142|                                                                        ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:142                                                                                                                                                                                                        ;
;                   |lpm_or:lpm_or_component|                                                      ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:142|lpm_or:lpm_or_component                                                                                                                                                                                ;
;                |or10:143|                                                                        ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:143                                                                                                                                                                                                        ;
;                   |lpm_or:lpm_or_component|                                                      ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:143|lpm_or:lpm_or_component                                                                                                                                                                                ;
;                |or10:144|                                                                        ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:144                                                                                                                                                                                                        ;
;                   |lpm_or:lpm_or_component|                                                      ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:144|lpm_or:lpm_or_component                                                                                                                                                                                ;
;                |or10:145|                                                                        ; 5 (0)       ; 0         ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:145                                                                                                                                                                                                        ;
;                   |lpm_or:lpm_or_component|                                                      ; 5 (5)       ; 0         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|mean_val:inst21|or10:145|lpm_or:lpm_or_component                                                                                                                                                                                ;
;             |my_or16b:inst3|                                                                     ; 8 (0)       ; 0         ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|my_or16b:inst3                                                                                                                                                                                                                  ;
;                |lpm_or:lpm_or_component|                                                         ; 8 (8)       ; 0         ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|my_or16b:inst3|lpm_or:lpm_or_component                                                                                                                                                                                          ;
;             |rx_dpr_wadr_ct:inst25|                                                              ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|rx_dpr_wadr_ct:inst25                                                                                                                                                                                                           ;
;                |lpm_counter:lpm_counter_component|                                               ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|rx_dpr_wadr_ct:inst25|lpm_counter:lpm_counter_component                                                                                                                                                                         ;
;                   |alt_synch_counter:wysi_counter|                                               ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|rx_dpr_wadr_ct:inst25|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                          ;
;             |rx_packet_ct:inst23|                                                                ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|rx_packet_ct:inst23                                                                                                                                                                                                             ;
;                |lpm_counter:lpm_counter_component|                                               ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|rx_packet_ct:inst23|lpm_counter:lpm_counter_component                                                                                                                                                                           ;
;                   |alt_synch_counter:wysi_counter|                                               ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|rx_packet_ct:inst23|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                            ;
;          |dc_tx_chan_ap:b2v_DC_Tx_chan_ap|                                                       ; 666 (25)    ; 357       ; 0           ; 0    ; 0            ; 309 (7)      ; 43 (17)           ; 314 (1)          ; 128 (0)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap                                                                                                                                                                                                                                 ;
;             |DC_SNAP:inst11|                                                                     ; 113 (113)   ; 43        ; 0           ; 0    ; 0            ; 70 (70)      ; 9 (9)             ; 34 (34)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|DC_SNAP:inst11                                                                                                                                                                                                                  ;
;             |Tx_dpr_ctrl_PAR_ap:inst10|                                                          ; 82 (66)     ; 32        ; 0           ; 0    ; 0            ; 50 (50)      ; 16 (16)           ; 16 (0)           ; 57 (41)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|Tx_dpr_ctrl_PAR_ap:inst10                                                                                                                                                                                                       ;
;                |tx_dpr_radr_ct:tx_dpr_rad|                                                       ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|Tx_dpr_ctrl_PAR_ap:inst10|tx_dpr_radr_ct:tx_dpr_rad                                                                                                                                                                             ;
;                   |lpm_counter:lpm_counter_component|                                            ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|Tx_dpr_ctrl_PAR_ap:inst10|tx_dpr_radr_ct:tx_dpr_rad|lpm_counter:lpm_counter_component                                                                                                                                           ;
;                      |alt_synch_counter:wysi_counter|                                            ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|Tx_dpr_ctrl_PAR_ap:inst10|tx_dpr_radr_ct:tx_dpr_rad|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                            ;
;             |crc_tx:inst3|                                                                       ; 95 (49)     ; 55        ; 0           ; 0    ; 0            ; 40 (26)      ; 1 (1)             ; 54 (22)          ; 6 (6)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|crc_tx:inst3                                                                                                                                                                                                                    ;
;                |crc32:inst_crc32|                                                                ; 46 (46)     ; 32        ; 0           ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|crc_tx:inst3|crc32:inst_crc32                                                                                                                                                                                                   ;
;             |dc_com_dac_ctrl:inst6|                                                              ; 28 (20)     ; 8         ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_com_dac_ctrl:inst6                                                                                                                                                                                                           ;
;                |dac_levct:daclev|                                                                ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_com_dac_ctrl:inst6|dac_levct:daclev                                                                                                                                                                                          ;
;                   |lpm_counter:lpm_counter_component|                                            ; 8 (0)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_com_dac_ctrl:inst6|dac_levct:daclev|lpm_counter:lpm_counter_component                                                                                                                                                        ;
;                      |alt_synch_counter:wysi_counter|                                            ; 8 (8)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_com_dac_ctrl:inst6|dac_levct:daclev|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                         ;
;             |dc_tx_mux:inst5|                                                                    ; 94 (0)      ; 0         ; 0           ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5                                                                                                                                                                                                                 ;
;                |lpm_mux:lpm_mux_component|                                                       ; 94 (0)      ; 0         ; 0           ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component                                                                                                                                                                                       ;
;                   |muxlut:$00010|                                                                ; 11 (0)      ; 0         ; 0           ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010                                                                                                                                                                         ;
;                      |muxlut:$00012|                                                             ; 9 (0)       ; 0         ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012|muxlut:$00012                                                                                                                                             ;
;                         |muxlut:$00014|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012|muxlut:$00014                                                                                                                                             ;
;                         |muxlut:$00016|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012|muxlut:$00016                                                                                                                                             ;
;                         |muxlut:$00018|                                                          ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012|muxlut:$00018                                                                                                                                             ;
;                         |muxlut:$00020|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00012|muxlut:$00020                                                                                                                                             ;
;                      |muxlut:$00014|                                                             ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00014                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00010|muxlut:$00014|muxlut:$00012                                                                                                                                             ;
;                   |muxlut:$00012|                                                                ; 12 (0)      ; 0         ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012                                                                                                                                                                         ;
;                      |muxlut:$00012|                                                             ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00012                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00012|muxlut:$00012                                                                                                                                             ;
;                         |muxlut:$00014|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00012|muxlut:$00014                                                                                                                                             ;
;                         |muxlut:$00016|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00012|muxlut:$00016                                                                                                                                             ;
;                         |muxlut:$00018|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00012|muxlut:$00018                                                                                                                                             ;
;                         |muxlut:$00020|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00012|muxlut:$00020                                                                                                                                             ;
;                      |muxlut:$00014|                                                             ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00014                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00012|muxlut:$00014|muxlut:$00012                                                                                                                                             ;
;                   |muxlut:$00014|                                                                ; 11 (0)      ; 0         ; 0           ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014                                                                                                                                                                         ;
;                      |muxlut:$00012|                                                             ; 9 (0)       ; 0         ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00012                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00012|muxlut:$00012                                                                                                                                             ;
;                         |muxlut:$00014|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00012|muxlut:$00014                                                                                                                                             ;
;                         |muxlut:$00016|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00012|muxlut:$00016                                                                                                                                             ;
;                         |muxlut:$00018|                                                          ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00012|muxlut:$00018                                                                                                                                             ;
;                         |muxlut:$00020|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00012|muxlut:$00020                                                                                                                                             ;
;                      |muxlut:$00014|                                                             ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00014                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00014|muxlut:$00014|muxlut:$00012                                                                                                                                             ;
;                   |muxlut:$00016|                                                                ; 12 (0)      ; 0         ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016                                                                                                                                                                         ;
;                      |muxlut:$00012|                                                             ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00012                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00012|muxlut:$00012                                                                                                                                             ;
;                         |muxlut:$00014|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00012|muxlut:$00014                                                                                                                                             ;
;                         |muxlut:$00016|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00012|muxlut:$00016                                                                                                                                             ;
;                         |muxlut:$00018|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00012|muxlut:$00018                                                                                                                                             ;
;                         |muxlut:$00020|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00012|muxlut:$00020                                                                                                                                             ;
;                      |muxlut:$00014|                                                             ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00014                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00016|muxlut:$00014|muxlut:$00012                                                                                                                                             ;
;                   |muxlut:$00018|                                                                ; 12 (0)      ; 0         ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018                                                                                                                                                                         ;
;                      |muxlut:$00012|                                                             ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00012                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00012|muxlut:$00012                                                                                                                                             ;
;                         |muxlut:$00014|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00012|muxlut:$00014                                                                                                                                             ;
;                         |muxlut:$00016|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00012|muxlut:$00016                                                                                                                                             ;
;                         |muxlut:$00018|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00012|muxlut:$00018                                                                                                                                             ;
;                         |muxlut:$00020|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00012|muxlut:$00020                                                                                                                                             ;
;                      |muxlut:$00014|                                                             ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00014                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00018|muxlut:$00014|muxlut:$00012                                                                                                                                             ;
;                   |muxlut:$00020|                                                                ; 12 (0)      ; 0         ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020                                                                                                                                                                         ;
;                      |muxlut:$00012|                                                             ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00012                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00012|muxlut:$00012                                                                                                                                             ;
;                         |muxlut:$00014|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00012|muxlut:$00014                                                                                                                                             ;
;                         |muxlut:$00016|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00012|muxlut:$00016                                                                                                                                             ;
;                         |muxlut:$00018|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00012|muxlut:$00018                                                                                                                                             ;
;                         |muxlut:$00020|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00012|muxlut:$00020                                                                                                                                             ;
;                      |muxlut:$00014|                                                             ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00014                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00020|muxlut:$00014|muxlut:$00012                                                                                                                                             ;
;                   |muxlut:$00022|                                                                ; 12 (0)      ; 0         ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022                                                                                                                                                                         ;
;                      |muxlut:$00012|                                                             ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00012                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00012|muxlut:$00012                                                                                                                                             ;
;                         |muxlut:$00014|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00012|muxlut:$00014                                                                                                                                             ;
;                         |muxlut:$00016|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00012|muxlut:$00016                                                                                                                                             ;
;                         |muxlut:$00018|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00012|muxlut:$00018                                                                                                                                             ;
;                         |muxlut:$00020|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00012|muxlut:$00020                                                                                                                                             ;
;                      |muxlut:$00014|                                                             ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00014                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00022|muxlut:$00014|muxlut:$00012                                                                                                                                             ;
;                   |muxlut:$00024|                                                                ; 12 (0)      ; 0         ; 0           ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024                                                                                                                                                                         ;
;                      |muxlut:$00012|                                                             ; 10 (0)      ; 0         ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00012                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 3 (3)       ; 0         ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00012|muxlut:$00012                                                                                                                                             ;
;                         |muxlut:$00014|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00012|muxlut:$00014                                                                                                                                             ;
;                         |muxlut:$00016|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00012|muxlut:$00016                                                                                                                                             ;
;                         |muxlut:$00018|                                                          ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00012|muxlut:$00018                                                                                                                                             ;
;                         |muxlut:$00020|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00012|muxlut:$00020                                                                                                                                             ;
;                      |muxlut:$00014|                                                             ; 2 (0)       ; 0         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00014                                                                                                                                                           ;
;                         |muxlut:$00012|                                                          ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|dc_tx_mux:inst5|lpm_mux:lpm_mux_component|muxlut:$00024|muxlut:$00014|muxlut:$00012                                                                                                                                             ;
;             |my_or16b:inst1|                                                                     ; 9 (0)       ; 0         ; 0           ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|my_or16b:inst1                                                                                                                                                                                                                  ;
;                |lpm_or:lpm_or_component|                                                         ; 9 (9)       ; 0         ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|my_or16b:inst1|lpm_or:lpm_or_component                                                                                                                                                                                          ;
;             |shift_ct:inst32|                                                                    ; 4 (0)       ; 3         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 4 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shift_ct:inst32                                                                                                                                                                                                                 ;
;                |lpm_counter:lpm_counter_component|                                               ; 4 (0)       ; 3         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 4 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shift_ct:inst32|lpm_counter:lpm_counter_component                                                                                                                                                                               ;
;                   |alt_synch_counter:wysi_counter|                                               ; 4 (4)       ; 3         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 4 (4)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shift_ct:inst32|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                                ;
;             |shift_ct:inst33|                                                                    ; 5 (0)       ; 3         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shift_ct:inst33                                                                                                                                                                                                                 ;
;                |lpm_counter:lpm_counter_component|                                               ; 5 (0)       ; 3         ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; 5 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shift_ct:inst33|lpm_counter:lpm_counter_component                                                                                                                                                                               ;
;                   |alt_synch_counter:wysi_counter|                                               ; 5 (5)       ; 3         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 5 (5)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shift_ct:inst33|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                                ;
;             |shrg48pld:inst30|                                                                   ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shrg48pld:inst30                                                                                                                                                                                                                ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                             ; 48 (48)     ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shrg48pld:inst30|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                                                            ;
;             |shrg48pld:inst4|                                                                    ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shrg48pld:inst4                                                                                                                                                                                                                 ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                             ; 48 (48)     ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shrg48pld:inst4|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                                                             ;
;             |shrg48pld:inst|                                                                     ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shrg48pld:inst                                                                                                                                                                                                                  ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                             ; 48 (48)     ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|shrg48pld:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                                                              ;
;             |tx_packet_ct:inst39|                                                                ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_packet_ct:inst39                                                                                                                                                                                                             ;
;                |lpm_counter:lpm_counter_component|                                               ; 16 (0)      ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_packet_ct:inst39|lpm_counter:lpm_counter_component                                                                                                                                                                           ;
;                   |alt_synch_counter:wysi_counter|                                               ; 16 (16)     ; 16        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_packet_ct:inst39|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                            ;
;             |tx_plen_ct_ap:inst8|                                                                ; 11 (0)      ; 10        ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_plen_ct_ap:inst8                                                                                                                                                                                                             ;
;                |lpm_counter:lpm_counter_component|                                               ; 11 (0)      ; 10        ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; 11 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_plen_ct_ap:inst8|lpm_counter:lpm_counter_component                                                                                                                                                                           ;
;                   |alt_synch_counter:wysi_counter|                                               ; 11 (11)     ; 10        ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_plen_ct_ap:inst8|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                                            ;
;             |tx_uart_ap:inst7|                                                                   ; 40 (0)      ; 25        ; 0           ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 25 (0)           ; 13 (0)          ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7                                                                                                                                                                                                                ;
;                |TX_UART:inst|                                                                    ; 11 (11)     ; 6         ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|TX_UART:inst                                                                                                                                                                                                   ;
;                |tx_uart_ct4:inst6|                                                               ; 7 (0)       ; 4         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct4:inst6                                                                                                                                                                                              ;
;                   |lpm_counter:lpm_counter_component|                                            ; 7 (0)       ; 4         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; 6 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct4:inst6|lpm_counter:lpm_counter_component                                                                                                                                                            ;
;                      |alt_synch_counter:wysi_counter|                                            ; 7 (6)       ; 4         ; 0           ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 4 (4)            ; 6 (6)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct4:inst6|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                             ;
;                         |lpm_compare:$00012|                                                     ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct4:inst6|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00012                                                                                                          ;
;                            |comptree:comparator|                                                 ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct4:inst6|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00012|comptree:comparator                                                                                      ;
;                               |cmpchain:cmp_end|                                                 ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct4:inst6|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00012|comptree:comparator|cmpchain:cmp_end                                                                     ;
;                |tx_uart_ct5:inst4|                                                               ; 12 (0)      ; 5         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; 7 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4                                                                                                                                                                                              ;
;                   |lpm_counter:lpm_counter_component|                                            ; 12 (0)      ; 5         ; 0           ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; 7 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component                                                                                                                                                            ;
;                      |alt_synch_counter:wysi_counter|                                            ; 12 (8)      ; 5         ; 0           ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 5 (5)            ; 7 (7)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter                                                                                                                             ;
;                         |lpm_compare:$00013|                                                     ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013                                                                                                          ;
;                            |comptree:comparator|                                                 ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator                                                                                      ;
;                               |cmpchain:cmp_end|                                                 ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end                                                                     ;
;                                  |comptree:comp|                                                 ; 4 (0)       ; 0         ; 0           ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp                                                       ;
;                                     |cmpchain:cmp[0]|                                            ; 2 (2)       ; 0         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                                       ;
;                                     |cmpchain:cmp_end|                                           ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp_end                                      ;
;                                     |comptree:sub_comptree|                                      ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                                 ;
;                                        |cmpchain:cmp_end|                                        ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_ct5:inst4|lpm_counter:lpm_counter_component|alt_synch_counter:wysi_counter|lpm_compare:$00013|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end                ;
;                |tx_uart_shr10:inst8|                                                             ; 10 (0)      ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_shr10:inst8                                                                                                                                                                                            ;
;                   |lpm_shiftreg:lpm_shiftreg_component|                                          ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0 (0)           ; |domapp|comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_tx_chan_ap:b2v_DC_Tx_chan_ap|tx_uart_ap:inst7|tx_uart_shr10:inst8|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                                        ;
;    |daq:inst_daq|                                                                                ; 1751 (0)    ; 806       ; 49152       ; 0    ; 0            ; 945 (0)      ; 412 (0)           ; 394 (0)          ; 236 (0)         ; |domapp|daq:inst_daq                                                                                                                                                                                                                                                                                                        ;
;       |FADC_input:inst_FADC_input|                                                               ; 11 (11)     ; 11        ; 0           ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|FADC_input:inst_FADC_input                                                                                                                                                                                                                                                                             ;
;       |ahb_master:inst_ahb_master|                                                               ; 215 (215)   ; 97        ; 0           ; 0    ; 0            ; 118 (118)    ; 0 (0)             ; 97 (97)          ; 30 (30)         ; |domapp|daq:inst_daq|ahb_master:inst_ahb_master                                                                                                                                                                                                                                                                             ;
;       |mem_interface:inst_mem_interface|                                                         ; 489 (489)   ; 51        ; 0           ; 0    ; 0            ; 438 (438)    ; 8 (8)             ; 43 (43)          ; 26 (26)         ; |domapp|daq:inst_daq|mem_interface:inst_mem_interface                                                                                                                                                                                                                                                                       ;
;       |pingpong:ping|                                                                            ; 497 (0)     ; 312       ; 24576       ; 0    ; 0            ; 185 (0)      ; 193 (0)           ; 119 (0)          ; 90 (0)          ; |domapp|daq:inst_daq|pingpong:ping                                                                                                                                                                                                                                                                                          ;
;          |ADC_input:inst_ADC_input|                                                              ; 362 (0)     ; 186       ; 0           ; 0    ; 0            ; 176 (0)      ; 71 (0)            ; 115 (0)          ; 90 (0)          ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input                                                                                                                                                                                                                                                                 ;
;             |ADC_control:inst_ADC_control|                                                       ; 68 (68)     ; 64        ; 0           ; 0    ; 0            ; 4 (4)        ; 56 (56)           ; 8 (8)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ADC_control:inst_ADC_control                                                                                                                                                                                                                                    ;
;             |ATWD_interface:inst_ATWD_interface|                                                 ; 271 (0)     ; 113       ; 0           ; 0    ; 0            ; 158 (0)      ; 14 (0)            ; 99 (0)           ; 82 (0)          ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface                                                                                                                                                                                                                              ;
;                |ATWD_control:inst_ATWD_control|                                                  ; 252 (252)   ; 113       ; 0           ; 0    ; 0            ; 139 (139)    ; 14 (14)           ; 99 (99)          ; 72 (72)         ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|ATWD_control:inst_ATWD_control                                                                                                                                                                                               ;
;                |gray2bin:inst_gray2bin|                                                          ; 9 (9)       ; 0         ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|gray2bin:inst_gray2bin                                                                                                                                                                                                       ;
;                |pedestal_sub:inst_pedestal_sub|                                                  ; 10 (10)     ; 0         ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|pedestal_sub:inst_pedestal_sub                                                                                                                                                                                               ;
;             |FADC_interface:inst_FADC_interface|                                                 ; 23 (7)      ; 9         ; 0           ; 0    ; 0            ; 14 (6)       ; 1 (1)             ; 8 (0)            ; 8 (0)           ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|FADC_interface:inst_FADC_interface                                                                                                                                                                                                                              ;
;                |lpm_counter:wr_addr_rtl_5|                                                       ; 16 (0)      ; 8         ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|FADC_interface:inst_FADC_interface|lpm_counter:wr_addr_rtl_5                                                                                                                                                                                                    ;
;                   |alt_synch_counter:wysi_counter|                                               ; 16 (16)     ; 8         ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |domapp|daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|FADC_interface:inst_FADC_interface|lpm_counter:wr_addr_rtl_5|alt_synch_counter:wysi_counter                                                                                                                                                                     ;
;          |data_buffer:inst_data_buffer|                                                          ; 135 (135)   ; 126       ; 24576       ; 0    ; 0            ; 9 (9)        ; 122 (122)         ; 4 (4)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer                                                                                                                                                                                                                                                             ;
;             |ATWD_buffer:inst_ATWD_buffer_even|                                                  ; 0 (0)       ; 0         ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even                                                                                                                                                                                                                           ;
;                |altdpram:altdpram_component|                                                     ; 0 (0)       ; 0         ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component                                                                                                                                                                                               ;
;             |ATWD_buffer:inst_ATWD_buffer_odd|                                                   ; 0 (0)       ; 0         ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd                                                                                                                                                                                                                            ;
;                |altdpram:altdpram_component|                                                     ; 0 (0)       ; 0         ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component                                                                                                                                                                                                ;
;             |FADC_buffer:inst_FADC_buffer_even|                                                  ; 0 (0)       ; 0         ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even                                                                                                                                                                                                                           ;
;                |altdpram:altdpram_component|                                                     ; 0 (0)       ; 0         ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component                                                                                                                                                                                               ;
;             |FADC_buffer:inst_FADC_buffer_odd|                                                   ; 0 (0)       ; 0         ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd                                                                                                                                                                                                                            ;
;                |altdpram:altdpram_component|                                                     ; 0 (0)       ; 0         ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component                                                                                                                                                                                                ;
;       |pingpong:pong|                                                                            ; 509 (0)     ; 320       ; 24576       ; 0    ; 0            ; 189 (0)      ; 194 (0)           ; 126 (0)          ; 90 (0)          ; |domapp|daq:inst_daq|pingpong:pong                                                                                                                                                                                                                                                                                          ;
;          |ADC_input:inst_ADC_input|                                                              ; 362 (0)     ; 184       ; 0           ; 0    ; 0            ; 178 (0)      ; 70 (0)            ; 114 (0)          ; 90 (0)          ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input                                                                                                                                                                                                                                                                 ;
;             |ADC_control:inst_ADC_control|                                                       ; 68 (68)     ; 64        ; 0           ; 0    ; 0            ; 4 (4)        ; 56 (56)           ; 8 (8)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|ADC_control:inst_ADC_control                                                                                                                                                                                                                                    ;
;             |ATWD_interface:inst_ATWD_interface|                                                 ; 271 (0)     ; 111       ; 0           ; 0    ; 0            ; 160 (0)      ; 13 (0)            ; 98 (0)           ; 82 (0)          ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface                                                                                                                                                                                                                              ;
;                |ATWD_control:inst_ATWD_control|                                                  ; 252 (252)   ; 111       ; 0           ; 0    ; 0            ; 141 (141)    ; 13 (13)           ; 98 (98)          ; 72 (72)         ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|ATWD_control:inst_ATWD_control                                                                                                                                                                                               ;
;                |gray2bin:inst_gray2bin|                                                          ; 9 (9)       ; 0         ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|gray2bin:inst_gray2bin                                                                                                                                                                                                       ;
;                |pedestal_sub:inst_pedestal_sub|                                                  ; 10 (10)     ; 0         ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|pedestal_sub:inst_pedestal_sub                                                                                                                                                                                               ;
;             |FADC_interface:inst_FADC_interface|                                                 ; 23 (7)      ; 9         ; 0           ; 0    ; 0            ; 14 (6)       ; 1 (1)             ; 8 (0)            ; 8 (0)           ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|FADC_interface:inst_FADC_interface                                                                                                                                                                                                                              ;
;                |lpm_counter:wr_addr_rtl_4|                                                       ; 16 (0)      ; 8         ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|FADC_interface:inst_FADC_interface|lpm_counter:wr_addr_rtl_4                                                                                                                                                                                                    ;
;                   |alt_synch_counter:wysi_counter|                                               ; 16 (16)     ; 8         ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |domapp|daq:inst_daq|pingpong:pong|ADC_input:inst_ADC_input|FADC_interface:inst_FADC_interface|lpm_counter:wr_addr_rtl_4|alt_synch_counter:wysi_counter                                                                                                                                                                     ;
;          |compression:inst_compression|                                                          ; 12 (12)     ; 10        ; 0           ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 8 (8)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|compression:inst_compression                                                                                                                                                                                                                                                             ;
;          |data_buffer:inst_data_buffer|                                                          ; 135 (135)   ; 126       ; 24576       ; 0    ; 0            ; 9 (9)        ; 122 (122)         ; 4 (4)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer                                                                                                                                                                                                                                                             ;
;             |ATWD_buffer:inst_ATWD_buffer_even|                                                  ; 0 (0)       ; 0         ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even                                                                                                                                                                                                                           ;
;                |altdpram:altdpram_component|                                                     ; 0 (0)       ; 0         ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component                                                                                                                                                                                               ;
;             |ATWD_buffer:inst_ATWD_buffer_odd|                                                   ; 0 (0)       ; 0         ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd                                                                                                                                                                                                                            ;
;                |altdpram:altdpram_component|                                                     ; 0 (0)       ; 0         ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component                                                                                                                                                                                                ;
;             |FADC_buffer:inst_FADC_buffer_even|                                                  ; 0 (0)       ; 0         ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even                                                                                                                                                                                                                           ;
;                |altdpram:altdpram_component|                                                     ; 0 (0)       ; 0         ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component                                                                                                                                                                                               ;
;             |FADC_buffer:inst_FADC_buffer_odd|                                                   ; 0 (0)       ; 0         ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd                                                                                                                                                                                                                            ;
;                |altdpram:altdpram_component|                                                     ; 0 (0)       ; 0         ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component                                                                                                                                                                                                ;
;       |trigger:inst_trigger|                                                                     ; 30 (30)     ; 15        ; 0           ; 0    ; 0            ; 15 (15)      ; 6 (6)             ; 9 (9)            ; 0 (0)           ; |domapp|daq:inst_daq|trigger:inst_trigger                                                                                                                                                                                                                                                                                   ;
;    |pll2x:inst_pll2x|                                                                            ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|pll2x:inst_pll2x                                                                                                                                                                                                                                                                                                    ;
;       |altclklock:altclklock_component|                                                          ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|pll2x:inst_pll2x|altclklock:altclklock_component                                                                                                                                                                                                                                                                    ;
;    |pll4x:inst_pll4x|                                                                            ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|pll4x:inst_pll4x                                                                                                                                                                                                                                                                                                    ;
;       |altclklock:altclklock_component|                                                          ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|pll4x:inst_pll4x|altclklock:altclklock_component                                                                                                                                                                                                                                                                    ;
;    |rate_meters:inst_rate_meters|                                                                ; 407 (319)   ; 253       ; 0           ; 0    ; 0            ; 154 (154)    ; 127 (127)         ; 126 (38)         ; 142 (54)        ; |domapp|rate_meters:inst_rate_meters                                                                                                                                                                                                                                                                                        ;
;       |lpm_counter:lockout_MPE_rtl_10|                                                           ; 10 (0)      ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; |domapp|rate_meters:inst_rate_meters|lpm_counter:lockout_MPE_rtl_10                                                                                                                                                                                                                                                         ;
;          |alt_synch_counter:wysi_counter|                                                        ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; |domapp|rate_meters:inst_rate_meters|lpm_counter:lockout_MPE_rtl_10|alt_synch_counter:wysi_counter                                                                                                                                                                                                                          ;
;       |lpm_counter:lockout_SPE_rtl_9|                                                            ; 10 (0)      ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; |domapp|rate_meters:inst_rate_meters|lpm_counter:lockout_SPE_rtl_9                                                                                                                                                                                                                                                          ;
;          |alt_synch_counter:wysi_counter|                                                        ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; |domapp|rate_meters:inst_rate_meters|lpm_counter:lockout_SPE_rtl_9|alt_synch_counter:wysi_counter                                                                                                                                                                                                                           ;
;       |lpm_counter:rate_MPE_int_rtl_7|                                                           ; 32 (0)      ; 32        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |domapp|rate_meters:inst_rate_meters|lpm_counter:rate_MPE_int_rtl_7                                                                                                                                                                                                                                                         ;
;          |alt_synch_counter:wysi_counter|                                                        ; 32 (32)     ; 32        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |domapp|rate_meters:inst_rate_meters|lpm_counter:rate_MPE_int_rtl_7|alt_synch_counter:wysi_counter                                                                                                                                                                                                                          ;
;       |lpm_counter:rate_SPE_int_rtl_6|                                                           ; 32 (0)      ; 32        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |domapp|rate_meters:inst_rate_meters|lpm_counter:rate_SPE_int_rtl_6                                                                                                                                                                                                                                                         ;
;          |alt_synch_counter:wysi_counter|                                                        ; 32 (32)     ; 32        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |domapp|rate_meters:inst_rate_meters|lpm_counter:rate_SPE_int_rtl_6|alt_synch_counter:wysi_counter                                                                                                                                                                                                                          ;
;       |lpm_counter:sn_rate_rtl_8|                                                                ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |domapp|rate_meters:inst_rate_meters|lpm_counter:sn_rate_rtl_8                                                                                                                                                                                                                                                              ;
;          |alt_synch_counter:wysi_counter|                                                        ; 4 (4)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |domapp|rate_meters:inst_rate_meters|lpm_counter:sn_rate_rtl_8|alt_synch_counter:wysi_counter                                                                                                                                                                                                                               ;
;    |slaveregister:inst_slaveregister|                                                            ; 827 (776)   ; 235       ; 14336       ; 0    ; 0            ; 592 (562)    ; 145 (145)         ; 90 (69)          ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister                                                                                                                                                                                                                                                                                    ;
;       |ATWDped:inst_ATWDAped|                                                                    ; 0 (0)       ; 0         ; 5120        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped                                                                                                                                                                                                                                                              ;
;          |altdpram:altdpram_component|                                                           ; 0 (0)       ; 0         ; 5120        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component                                                                                                                                                                                                                                  ;
;       |ATWDped:inst_ATWDBped|                                                                    ; 0 (0)       ; 0         ; 5120        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped                                                                                                                                                                                                                                                              ;
;          |altdpram:altdpram_component|                                                           ; 0 (0)       ; 0         ; 5120        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component                                                                                                                                                                                                                                  ;
;       |R2Rram:inst_R2R|                                                                          ; 0 (0)       ; 0         ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|R2Rram:inst_R2R                                                                                                                                                                                                                                                                    ;
;          |altdpram:altdpram_component|                                                           ; 0 (0)       ; 0         ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component                                                                                                                                                                                                                                        ;
;       |ahb_slave:inst_ahb_slave|                                                                 ; 51 (51)     ; 21        ; 0           ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 21 (21)          ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|ahb_slave:inst_ahb_slave                                                                                                                                                                                                                                                           ;
;       |version_rom:inst_version_rom|                                                             ; 0 (0)       ; 0         ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|version_rom:inst_version_rom                                                                                                                                                                                                                                                       ;
;          |lpm_rom:lpm_rom_component|                                                             ; 0 (0)       ; 0         ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component                                                                                                                                                                                                                             ;
;             |altrom:srom|                                                                        ; 0 (0)       ; 0         ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom                                                                                                                                                                                                                 ;
;    |sld_hub:sld_hub_inst|                                                                        ; 116 (42)    ; 71        ; 0           ; 0    ; 0            ; 45 (36)      ; 19 (0)            ; 52 (6)           ; 5 (0)           ; |domapp|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                                                ;
;       |lpm_decode:instruction_decoder|                                                           ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                                                                                 ;
;          |altshift:external_latency_ffs|                                                         ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|altshift:external_latency_ffs                                                                                                                                                                                                                                   ;
;       |lpm_shiftreg:jtag_ir_register|                                                            ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                                                                                  ;
;       |sld_dffex:BROADCAST|                                                                      ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                                                                            ;
;       |sld_dffex:GEN_IRF_1_IRF|                                                                  ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_dffex:GEN_IRF_1_IRF                                                                                                                                                                                                                                                                        ;
;       |sld_dffex:GEN_SHADOW_IRF_1_S_IRF|                                                         ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_dffex:GEN_SHADOW_IRF_1_S_IRF                                                                                                                                                                                                                                                               ;
;       |sld_dffex:IRF_ENA_0|                                                                      ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                                                                            ;
;       |sld_dffex:IRF_ENA|                                                                        ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                                                                              ;
;       |sld_dffex:IRSR|                                                                           ; 8 (8)       ; 8         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                                                                                 ;
;       |sld_dffex:RESET|                                                                          ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                                                                                ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                ; 21 (21)     ; 19        ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                                                                                      ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                  ; 16 (11)     ; 9         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (4)            ; 5 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                                                                                        ;
;          |lpm_counter:word_counter_rtl_0|                                                        ; 5 (0)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |domapp|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|lpm_counter:word_counter_rtl_0                                                                                                                                                                                                                                         ;
;             |alt_synch_counter:wysi_counter|                                                     ; 5 (5)       ; 5         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |domapp|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|lpm_counter:word_counter_rtl_0|alt_synch_counter:wysi_counter                                                                                                                                                                                                          ;
;    |sld_signaltap:auto_signaltap_0|                                                              ; 1667 (179)  ; 1210      ; 94208       ; 0    ; 0            ; 457 (2)      ; 849 (177)         ; 361 (0)          ; 52 (0)          ; |domapp|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                      ;
;       |altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|                                           ; 0 (0)       ; 0         ; 94208       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram                                                                                                                                                                                                                                       ;
;          |altdpram:dpram|                                                                        ; 0 (0)       ; 0         ; 94208       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram                                                                                                                                                                                                                        ;
;       |sld_acquisition_buffer:sld_acquisition_buffer_inst|                                       ; 25 (3)      ; 21        ; 0           ; 0    ; 0            ; 4 (2)        ; 10 (0)            ; 11 (1)           ; 11 (0)          ; |domapp|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                                                                                                                                   ;
;          |lpm_counter:write_address_non_zero_gen_write_pointer_counter|                          ; 12 (12)     ; 10        ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; 11 (11)         ; |domapp|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter                                                                                                                                                                      ;
;          |lpm_ff:gen_non_zero_sample_depth_trigger_address_register|                             ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:gen_non_zero_sample_depth_trigger_address_register                                                                                                                                                                         ;
;       |sld_ela_control:ela_control|                                                              ; 1309 (6)    ; 874       ; 0           ; 0    ; 0            ; 435 (6)      ; 662 (0)           ; 212 (0)          ; 20 (0)          ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control                                                                                                                                                                                                                                                          ;
;          |lpm_shiftreg:trigger_config_deserialize|                                               ; 20 (20)     ; 20        ; 0           ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                  ;
;          |sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm| ; 1231 (0)    ; 824       ; 0           ; 0    ; 0            ; 407 (0)      ; 640 (0)           ; 184 (0)          ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm                                                                                                                                                                    ;
;             |lpm_shiftreg:trigger_condition_deserialize|                                         ; 552 (552)   ; 552       ; 0           ; 0    ; 0            ; 0 (0)        ; 552 (552)         ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                         ;
;             |sld_mbpmg:trigger_modules_gen_0_trigger_match|                                      ; 295 (25)    ; 92        ; 0           ; 0    ; 0            ; 203 (25)     ; 0 (0)             ; 92 (0)           ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match                                                                                                                      ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_0_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_0_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_10_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_10_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_11_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_11_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_12_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_12_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_13_sm1|                           ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_13_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_14_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_14_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_15_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_15_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_16_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_16_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_17_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_17_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_18_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_18_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_19_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_19_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_1_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_1_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_20_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_20_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_21_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_21_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_22_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_22_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_23_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_23_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_24_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_24_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_25_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_25_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_26_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_26_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_27_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_27_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_28_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_28_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_29_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_29_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_2_sm1|                            ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_2_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_30_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_30_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_31_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_31_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_32_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_32_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_33_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_33_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_34_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_34_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_35_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_35_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_36_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_36_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_37_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_37_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_38_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_38_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_39_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_39_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_3_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_3_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_40_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_40_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_41_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_41_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_42_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_42_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_43_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_43_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_44_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_44_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_45_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_45_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_46_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_46_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_47_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_47_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_48_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_48_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_49_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_49_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_4_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_4_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_50_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_50_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_51_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_51_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_52_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_52_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_53_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_53_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_54_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_54_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_55_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_55_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_56_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_56_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_57_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_57_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_58_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_58_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_59_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_59_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_5_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_5_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_60_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_60_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_61_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_61_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_62_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_62_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_63_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_63_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_64_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_64_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_65_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_65_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_66_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_66_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_67_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_67_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_68_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_68_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_69_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_69_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_6_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_6_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_70_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_70_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_71_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_71_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_72_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_72_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_73_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_73_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_74_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_74_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_75_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_75_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_76_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_76_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_77_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_77_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_78_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_78_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_79_sm1|                           ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_79_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_7_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_7_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_80_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_80_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_81_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_81_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_82_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_82_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_83_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_83_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_84_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_84_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_85_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_85_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_86_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_86_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_87_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_87_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_88_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_88_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_89_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_89_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_8_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_8_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_90_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_90_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_91_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_91_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_9_sm1|                            ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_9_sm1                                                                 ;
;             |sld_mbpmg:trigger_modules_gen_1_trigger_match|                                      ; 384 (26)    ; 180       ; 0           ; 0    ; 0            ; 204 (26)     ; 88 (0)            ; 92 (0)           ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match                                                                                                                      ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_0_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_0_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_10_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_10_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_11_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_11_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_12_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_12_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_13_sm1|                           ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_13_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_14_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_14_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_15_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_15_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_16_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_16_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_17_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_17_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_18_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_18_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_19_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_19_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_1_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_1_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_20_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_20_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_21_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_21_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_22_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_22_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_23_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_23_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_24_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_24_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_25_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_25_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_26_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_26_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_27_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_27_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_28_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_28_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_29_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_29_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_2_sm1|                            ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_2_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_30_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_30_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_31_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_31_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_32_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_32_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_33_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_33_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_34_sm1|                           ; 3 (3)       ; 1         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_34_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_35_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_35_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_36_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_36_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_37_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_37_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_38_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_38_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_39_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_39_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_3_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_3_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_40_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_40_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_41_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_41_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_42_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_42_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_43_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_43_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_44_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_44_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_45_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_45_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_46_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_46_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_47_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_47_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_48_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_48_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_49_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_49_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_4_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_4_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_50_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_50_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_51_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_51_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_52_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_52_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_53_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_53_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_54_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_54_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_55_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_55_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_56_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_56_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_57_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_57_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_58_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_58_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_59_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_59_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_5_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_5_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_60_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_60_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_61_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_61_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_62_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_62_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_63_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_63_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_64_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_64_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_65_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_65_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_66_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_66_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_67_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_67_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_68_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_68_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_69_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_69_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_6_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_6_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_70_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_70_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_71_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_71_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_72_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_72_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_73_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_73_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_74_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_74_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_75_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_75_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_76_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_76_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_77_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_77_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_78_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_78_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_79_sm1|                           ; 1 (1)       ; 1         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_79_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_7_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_7_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_80_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_80_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_81_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_81_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_82_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_82_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_83_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_83_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_84_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_84_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_85_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_85_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_86_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_86_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_87_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_87_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_88_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_88_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_89_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_89_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_8_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_8_sm1                                                                 ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_90_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_90_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_91_sm1|                           ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_91_sm1                                                                ;
;                |sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_9_sm1|                            ; 4 (4)       ; 2         ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:basic_multi_level_mbpm_trigger_gen_multi_level_mbpm|sld_mbpmg:trigger_modules_gen_1_trigger_match|sld_sbpmg:gen_sbpmg_pipeline_less_than_two_sm0_9_sm1                                                                 ;
;          |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                               ; 10 (10)     ; 3         ; 0           ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                                                                                                                                  ;
;          |sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|                            ; 13 (3)      ; 10        ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1                                                                                                                                                                                               ;
;             |lpm_counter:post_trigger_counter|                                                   ; 10 (0)      ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|lpm_counter:post_trigger_counter                                                                                                                                                              ;
;                |alt_synch_counter:wysi_counter|                                                  ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|lpm_counter:post_trigger_counter|alt_synch_counter:wysi_counter                                                                                                                               ;
;          |sld_ela_seg_state_machine:sm2|                                                         ; 3 (3)       ; 3         ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                                                                                                                            ;
;          |sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|                         ; 21 (2)      ; 11        ; 0           ; 0    ; 0            ; 10 (1)       ; 0 (0)             ; 11 (1)           ; 10 (0)          ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr                                                                                                                                                                                            ;
;             |lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|                         ; 8 (0)       ; 0         ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare                                                                                                                                 ;
;                |comptree:comparator|                                                             ; 8 (0)       ; 0         ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator                                                                                                             ;
;                   |cmpchain:cmp_end|                                                             ; 8 (0)       ; 0         ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end                                                                                            ;
;                      |comptree:comp|                                                             ; 8 (0)       ; 0         ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp                                                                              ;
;                         |cmpchain:cmp[0]|                                                        ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                                                              ;
;                         |cmpchain:cmp[1]|                                                        ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[1]                                                              ;
;                         |cmpchain:cmp[2]|                                                        ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[2]                                                              ;
;                         |cmpchain:cmp[3]|                                                        ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[3]                                                              ;
;                         |cmpchain:cmp[4]|                                                        ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[4]                                                              ;
;                         |comptree:sub_comptree|                                                  ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                                                        ;
;                            |cmpchain:cmp[0]|                                                     ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp[0]                                        ;
;                            |cmpchain:cmp_end|                                                    ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end                                       ;
;                            |comptree:sub_comptree|                                               ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree                                  ;
;                               |cmpchain:cmp_end|                                                 ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_compare:non_zero_sample_depth_gen_segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree|cmpchain:cmp_end                 ;
;             |lpm_counter:non_zero_sample_depth_gen_segment_addr_counter|                         ; 11 (11)     ; 10        ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|lpm_counter:non_zero_sample_depth_gen_segment_addr_counter                                                                                                                                 ;
;          |sld_ela_state_machine:sm1|                                                             ; 5 (5)       ; 3         ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                                                                                                                                ;
;       |sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|          ; 139 (3)     ; 130       ; 0           ; 0    ; 0            ; 9 (3)        ; 0 (0)             ; 130 (0)          ; 17 (0)          ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst                                                                                                                                                                                                      ;
;          |lpm_counter:adv_point_3_and_more_advance_pointer_counter|                              ; 13 (0)      ; 7         ; 0           ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter                                                                                                                                             ;
;             |alt_synch_counter:wysi_counter|                                                     ; 13 (10)     ; 7         ; 0           ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter                                                                                                              ;
;                |lpm_compare:$00015|                                                              ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015                                                                                           ;
;                   |comptree:comparator|                                                          ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015|comptree:comparator                                                                       ;
;                      |cmpchain:cmp_end|                                                          ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015|comptree:comparator|cmpchain:cmp_end                                                      ;
;                         |comptree:comp|                                                          ; 3 (0)       ; 0         ; 0           ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015|comptree:comparator|cmpchain:cmp_end|comptree:comp                                        ;
;                            |cmpchain:cmp[0]|                                                     ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp[0]                        ;
;                            |cmpchain:cmp_end|                                                    ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015|comptree:comparator|cmpchain:cmp_end|comptree:comp|cmpchain:cmp_end                       ;
;                            |comptree:sub_comptree|                                               ; 1 (0)       ; 0         ; 0           ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                  ;
;                               |cmpchain:cmp_end|                                                 ; 1 (1)       ; 0         ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_synch_counter:wysi_counter|lpm_compare:$00015|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|cmpchain:cmp_end ;
;          |lpm_counter:read_pointer_counter|                                                      ; 10 (0)      ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                     ;
;             |alt_synch_counter:wysi_counter|                                                     ; 10 (10)     ; 10        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_synch_counter:wysi_counter                                                                                                                                      ;
;          |lpm_shiftreg:info_data_shift_out|                                                      ; 21 (21)     ; 21        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                     ;
;          |lpm_shiftreg:ram_data_shift_out|                                                       ; 92 (92)     ; 92        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 92 (92)          ; 0 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                      ;
;       |sld_rom_sr:crc_rom_sr|                                                                    ; 15 (11)     ; 8         ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (4)            ; 4 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                ;
;          |lpm_counter:word_counter_rtl_0|                                                        ; 4 (0)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|lpm_counter:word_counter_rtl_0                                                                                                                                                                                                                                 ;
;             |alt_synch_counter:wysi_counter|                                                     ; 4 (4)       ; 4         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |domapp|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|lpm_counter:word_counter_rtl_0|alt_synch_counter:wysi_counter                                                                                                                                                                                                  ;
;    |stripe:stripe_inst|                                                                          ; 4 (0)       ; 0         ; 0           ; 126  ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst                                                                                                                                                                                                                                                                                                  ;
;       |alt_exc_stripe:lpm_instance|                                                              ; 4 (4)       ; 0         ; 0           ; 126  ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance                                                                                                                                                                                                                                                                      ;
;          |alt_exc_dpram:dp0|                                                                     ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_dpram:dp0                                                                                                                                                                                                                                                    ;
;          |alt_exc_dpram:dp1|                                                                     ; 0 (0)       ; 0         ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_dpram:dp1                                                                                                                                                                                                                                                    ;
;          |alt_exc_upcore:core|                                                                   ; 0 (0)       ; 0         ; 0           ; 126  ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core                                                                                                                                                                                                                                                  ;
;             |apex20ke_io_bidir:ebidq_pbidir[0]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[0]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[10]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[10]                                                                                                                                                                                                               ;
;             |apex20ke_io_bidir:ebidq_pbidir[11]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[11]                                                                                                                                                                                                               ;
;             |apex20ke_io_bidir:ebidq_pbidir[12]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[12]                                                                                                                                                                                                               ;
;             |apex20ke_io_bidir:ebidq_pbidir[13]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[13]                                                                                                                                                                                                               ;
;             |apex20ke_io_bidir:ebidq_pbidir[14]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[14]                                                                                                                                                                                                               ;
;             |apex20ke_io_bidir:ebidq_pbidir[15]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[15]                                                                                                                                                                                                               ;
;             |apex20ke_io_bidir:ebidq_pbidir[1]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[1]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[2]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[2]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[3]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[3]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[4]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[4]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[5]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[5]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[6]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[6]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[7]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[7]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[8]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[8]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:ebidq_pbidir[9]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:ebidq_pbidir[9]                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:sdramdq_pbidir[0]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[0]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[10]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[10]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[11]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[11]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[12]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[12]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[13]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[13]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[14]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[14]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[15]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[15]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[16]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[16]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[17]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[17]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[18]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[18]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[19]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[19]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[1]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[1]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[20]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[20]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[21]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[21]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[22]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[22]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[23]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[23]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[24]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[24]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[25]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[25]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[26]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[26]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[27]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[27]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[28]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[28]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[29]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[29]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[2]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[2]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[30]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[30]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[31]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[31]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdq_pbidir[3]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[3]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[4]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[4]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[5]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[5]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[6]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[6]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[7]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[7]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[8]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[8]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdq_pbidir[9]|                                                ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdq_pbidir[9]                                                                                                                                                                                                              ;
;             |apex20ke_io_bidir:sdramdqs_pbidir[0]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdqs_pbidir[0]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdqs_pbidir[1]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdqs_pbidir[1]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdqs_pbidir[2]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdqs_pbidir[2]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:sdramdqs_pbidir[3]|                                               ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:sdramdqs_pbidir[3]                                                                                                                                                                                                             ;
;             |apex20ke_io_bidir:uartdcdn_pbidir|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:uartdcdn_pbidir                                                                                                                                                                                                                ;
;             |apex20ke_io_bidir:uartrin_pbidir|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir:uartrin_pbidir                                                                                                                                                                                                                 ;
;             |apex20ke_io_bidir_od:nreset_pbidir|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_bidir_od:nreset_pbidir                                                                                                                                                                                                               ;
;             |apex20ke_io_in:clk_ref_pin|                                                         ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:clk_ref_pin                                                                                                                                                                                                                       ;
;             |apex20ke_io_in:ebiack_pin|                                                          ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:ebiack_pin                                                                                                                                                                                                                        ;
;             |apex20ke_io_in:intextpin_pin|                                                       ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:intextpin_pin                                                                                                                                                                                                                     ;
;             |apex20ke_io_in:npor_pin|                                                            ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:npor_pin                                                                                                                                                                                                                          ;
;             |apex20ke_io_in:uartctsn_pin|                                                        ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:uartctsn_pin                                                                                                                                                                                                                      ;
;             |apex20ke_io_in:uartdsrn_pin|                                                        ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:uartdsrn_pin                                                                                                                                                                                                                      ;
;             |apex20ke_io_in:uartrxd_pin|                                                         ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_in:uartrxd_pin                                                                                                                                                                                                                       ;
;             |apex20ke_io_out:ebiaddr_pout[0]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[0]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[10]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[10]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[11]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[11]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[12]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[12]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[13]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[13]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[14]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[14]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[15]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[15]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[16]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[16]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[17]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[17]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[18]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[18]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[19]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[19]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[1]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[1]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[20]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[20]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[21]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[21]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[22]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[22]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[23]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[23]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[24]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[24]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:ebiaddr_pout[2]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[2]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[3]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[3]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[4]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[4]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[5]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[5]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[6]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[6]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[7]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[7]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[8]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[8]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebiaddr_pout[9]|                                                    ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiaddr_pout[9]                                                                                                                                                                                                                  ;
;             |apex20ke_io_out:ebibe_pout[0]|                                                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebibe_pout[0]                                                                                                                                                                                                                    ;
;             |apex20ke_io_out:ebibe_pout[1]|                                                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebibe_pout[1]                                                                                                                                                                                                                    ;
;             |apex20ke_io_out:ebiclk_pout|                                                        ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiclk_pout                                                                                                                                                                                                                      ;
;             |apex20ke_io_out:ebicsn_pout[0]|                                                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebicsn_pout[0]                                                                                                                                                                                                                   ;
;             |apex20ke_io_out:ebicsn_pout[1]|                                                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebicsn_pout[1]                                                                                                                                                                                                                   ;
;             |apex20ke_io_out:ebicsn_pout[2]|                                                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebicsn_pout[2]                                                                                                                                                                                                                   ;
;             |apex20ke_io_out:ebicsn_pout[3]|                                                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebicsn_pout[3]                                                                                                                                                                                                                   ;
;             |apex20ke_io_out:ebioen_pout|                                                        ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebioen_pout                                                                                                                                                                                                                      ;
;             |apex20ke_io_out:ebiwen_pout|                                                        ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:ebiwen_pout                                                                                                                                                                                                                      ;
;             |apex20ke_io_out:sdramaddr_pout[0]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[0]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[10]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[10]                                                                                                                                                                                                               ;
;             |apex20ke_io_out:sdramaddr_pout[11]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[11]                                                                                                                                                                                                               ;
;             |apex20ke_io_out:sdramaddr_pout[12]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[12]                                                                                                                                                                                                               ;
;             |apex20ke_io_out:sdramaddr_pout[13]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[13]                                                                                                                                                                                                               ;
;             |apex20ke_io_out:sdramaddr_pout[14]|                                                 ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[14]                                                                                                                                                                                                               ;
;             |apex20ke_io_out:sdramaddr_pout[1]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[1]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[2]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[2]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[3]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[3]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[4]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[4]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[5]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[5]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[6]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[6]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[7]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[7]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[8]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[8]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramaddr_pout[9]|                                                  ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramaddr_pout[9]                                                                                                                                                                                                                ;
;             |apex20ke_io_out:sdramcasn_pout|                                                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramcasn_pout                                                                                                                                                                                                                   ;
;             |apex20ke_io_out:sdramclk_pout|                                                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramclk_pout                                                                                                                                                                                                                    ;
;             |apex20ke_io_out:sdramclke_pout|                                                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramclke_pout                                                                                                                                                                                                                   ;
;             |apex20ke_io_out:sdramclkn_pout|                                                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramclkn_pout                                                                                                                                                                                                                   ;
;             |apex20ke_io_out:sdramcsn_pout[0]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramcsn_pout[0]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:sdramcsn_pout[1]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramcsn_pout[1]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:sdramdqm_pout[0]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramdqm_pout[0]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:sdramdqm_pout[1]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramdqm_pout[1]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:sdramdqm_pout[2]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramdqm_pout[2]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:sdramdqm_pout[3]|                                                   ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramdqm_pout[3]                                                                                                                                                                                                                 ;
;             |apex20ke_io_out:sdramrasn_pout|                                                     ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramrasn_pout                                                                                                                                                                                                                   ;
;             |apex20ke_io_out:sdramwen_pout|                                                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:sdramwen_pout                                                                                                                                                                                                                    ;
;             |apex20ke_io_out:uartdtrn_pout|                                                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:uartdtrn_pout                                                                                                                                                                                                                    ;
;             |apex20ke_io_out:uartrtsn_pout|                                                      ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:uartrtsn_pout                                                                                                                                                                                                                    ;
;             |apex20ke_io_out:uarttxd_pout|                                                       ; 0 (0)       ; 0         ; 0           ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |domapp|stripe:stripe_inst|alt_exc_stripe:lpm_instance|alt_exc_upcore:core|apex20ke_io_out:uarttxd_pout                                                                                                                                                                                                                     ;
;    |systimer:inst_systimer|                                                                      ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; 48 (0)          ; |domapp|systimer:inst_systimer                                                                                                                                                                                                                                                                                              ;
;       |lpm_counter:systime_cnt_rtl_1|                                                            ; 48 (0)      ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (0)           ; 48 (0)          ; |domapp|systimer:inst_systimer|lpm_counter:systime_cnt_rtl_1                                                                                                                                                                                                                                                                ;
;          |alt_synch_counter:wysi_counter|                                                        ; 48 (48)     ; 48        ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; 48 (48)         ; |domapp|systimer:inst_systimer|lpm_counter:systime_cnt_rtl_1|alt_synch_counter:wysi_counter                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------+-----------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------
; Name                  ; Pin Type ; Pad to Core ; Pad to Input Register ; Core to Output Register ; Core to CE Register ; TCO ;
+-----------------------+----------+-------------+-----------------------+-------------------------+---------------------+-----+
; CLK3p                 ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK4p                 ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[1]           ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[0]           ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_OTR            ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; HDV_Rx                ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[1]         ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[0]         ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_ATTN               ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_TDO                ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_ABAR       ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_A          ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_BBAR       ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_B          ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_ABAR         ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_A            ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_BBAR         ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_B            ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA_nOE          ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA_nWE          ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; altera_reserved_tms   ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; altera_reserved_tck   ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; altera_reserved_tdi   ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; altera_reserved_ntrst ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK2p                 ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; MultiSPE              ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; OneSPE                ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; TriggerComplete_0     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; TriggerComplete_1     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; A_nB                  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK1p                 ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[2]         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[3]         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[4]         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[5]         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[6]         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[7]         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[8]         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[9]         ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[10]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_D[11]        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_NCO             ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[11]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[9]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[8]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[7]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[9]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[8]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[7]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[2]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[1]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[0]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[5]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[4]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[3]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0_D[6]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[2]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[1]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[0]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[5]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[4]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[3]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1_D[6]            ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[10]          ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[2]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[3]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[9]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[4]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[8]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[5]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[7]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_AD_D[6]           ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLKLK_OUT2p           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COMM_RESET            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_LOADED           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_TX_SLEEP          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[13]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[12]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[11]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[10]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[9]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[8]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[7]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[6]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[5]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[4]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[3]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[2]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[1]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COM_DB[0]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; HDV_RxENA             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; HDV_TxENA             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; HDV_IN                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FLASH_AD_STBY         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWDTrigger_0         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; OutputEnable_0        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CounterClock_0        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ShiftClock_0          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; RampSet_0             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ChannelSelect_0[1]    ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ChannelSelect_0[0]    ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ReadWrite_0           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; AnalogReset_0         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; DigitalReset_0        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; DigitalSet_0          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD0VDD_SUP          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWDTrigger_1         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; OutputEnable_1        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CounterClock_1        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ShiftClock_1          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; RampSet_1             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ChannelSelect_1[1]    ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ChannelSelect_1[0]    ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ReadWrite_1           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; AnalogReset_1         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; DigitalReset_1        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; DigitalSet_1          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ATWD1VDD_SUP          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; MultiSPE_nl           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; OneSPE_nl             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_TEST_PULSE         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_P[3]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_P[2]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_P[1]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_P[0]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_N[3]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_N[2]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_N[1]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FE_PULSER_N[0]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[7]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[6]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[5]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[4]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[3]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[2]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[1]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; R2BUS[0]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SingleLED_TRIGGER     ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_Trigger            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_Trigger_bar        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_AUX_RESET          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_TMS                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_TCK                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FL_TDI                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINCIDENCE_OUT_DOWN  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_ALATCH     ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_DOWN_BLATCH     ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINCIDENCE_OUT_UP    ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_ALATCH       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; COINC_UP_BLATCH       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA[7]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA[6]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA[5]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA[4]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA[3]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA[2]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA[1]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA[0]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PLD_FPGA_BUSY         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_D[7]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_D[6]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_D[5]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_D[4]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_D[3]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_D[2]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_D[1]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_D[0]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_DA               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_CE               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; FPGA_RW               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[15]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[14]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[13]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[12]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[11]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[10]               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[9]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[8]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[7]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[6]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[5]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[4]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[3]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[2]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[1]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; PGM[0]                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; altera_reserved_tdo   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTRXD               ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; INTEXTPIN             ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTDSRN              ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTCTSN              ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIACK                ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQS[0]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQS[1]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQS[2]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQS[3]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[0]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[1]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[2]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[3]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[4]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[5]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[6]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[7]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[8]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[9]            ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[10]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[11]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[12]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[13]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[14]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[15]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[16]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[17]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[18]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[19]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[20]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[21]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[22]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[23]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[24]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[25]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[26]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[27]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[28]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[29]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[30]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQ[31]           ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[0]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[1]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[2]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[3]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[4]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[5]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[6]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[7]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[8]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[9]              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[10]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[11]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[12]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[13]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[14]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIDQ[15]             ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTRIN               ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTDCDN              ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTDTRN              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTRTSN              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; UARTTXD               ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIBE[0]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIBE[1]              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICSN[0]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICSN[1]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICSN[2]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICSN[3]             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[0]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[1]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[2]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[3]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[4]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[5]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[6]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[7]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[8]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[9]            ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[10]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[11]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[12]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[13]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[14]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[15]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[16]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[17]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[18]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[19]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[20]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[21]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[22]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[23]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIADDR[24]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBICLK                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIOEN                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; EBIWEN                ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[0]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[1]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[2]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[3]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[4]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[5]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[6]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[7]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[8]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[9]          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[10]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[11]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[12]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[13]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMADDR[14]         ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCSN[0]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCSN[1]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQM[0]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQM[1]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQM[2]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMDQM[3]           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMRASN             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCASN             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMWEN              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCLKE             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCLKN             ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; SDRAMCLK              ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; nRESET                ; Bidir    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; CLK_REF               ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; nPOR                  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ~INIT_DONE~           ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ~SD_DDR_VS0~          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; ~SD_DDR_VS1~          ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
+-----------------------+----------+-------------+-----------------------+-------------------------+---------------------+-----+


+------------------------------+
; I/O Bank Usage               ;
+-------------------------------
; I/O Bank ; Usage             ;
+----------+-------------------+
; 2        ; 55 / 55 ( 100 % ) ;
; 3        ; 6 / 10 ( 60 % )   ;
; 6        ; 49 / 49 ( 100 % ) ;
; 7        ; 8 / 8 ( 100 % )   ;
; 8        ; 10 / 54 ( 18 % )  ;
; 9        ; 42 / 47 ( 89 % )  ;
; 10       ; 44 / 49 ( 89 % )  ;
; 11       ; 28 / 49 ( 57 % )  ;
; 12       ; 24 / 58 ( 41 % )  ;
; 13       ; 28 / 47 ( 59 % )  ;
+----------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                     ; Mode      ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; ESBs ; MIF             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+--------------+--------------+--------------+--------------+-------+------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; comm_wrapper:inst_comm_wrapper|dcom_ap:inst_dcom_ap|dc_rx_chan_ap:b2v_DC_Rx_chan_ap|dc_rapcal_lh:inst30|TCWF_64x10:inst11|scfifo:scfifo_component|scfifo_mcj:auto_generated|a_dpfifo_4dj:dpfifo|altdpram:FIFOram|content ; Dual Port ; 64           ; 10           ; 64           ; 10           ; 640   ; 1    ; none            ; ESB_1_I1                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|content                                                                                            ; Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192  ; 4    ; none            ; ESB_1_M2, ESB_1_H2, ESB_1_O2, ESB_1_I2                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|content                                                                                             ; Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192  ; 4    ; none            ; ESB_1_P2, ESB_1_J2, ESB_1_N2, ESB_1_G2                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|content                                                                                            ; Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096  ; 2    ; none            ; ESB_1_K2, ESB_1_L2                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; daq:inst_daq|pingpong:ping|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|content                                                                                             ; Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096  ; 2    ; none            ; ESB_1_B2, ESB_1_D2                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_even|altdpram:altdpram_component|content                                                                                            ; Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192  ; 4    ; none            ; ESB_1_M1, ESB_1_H1, ESB_1_A1, ESB_1_E1                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|ATWD_buffer:inst_ATWD_buffer_odd|altdpram:altdpram_component|content                                                                                             ; Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192  ; 4    ; none            ; ESB_1_F1, ESB_1_C1, ESB_1_D1, ESB_1_B1                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_even|altdpram:altdpram_component|content                                                                                            ; Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096  ; 2    ; none            ; ESB_1_E2, ESB_1_A2                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; daq:inst_daq|pingpong:pong|data_buffer:inst_data_buffer|FADC_buffer:inst_FADC_buffer_odd|altdpram:altdpram_component|content                                                                                             ; Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096  ; 2    ; none            ; ESB_1_C2, ESB_1_F2                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; slaveregister:inst_slaveregister|ATWDped:inst_ATWDAped|altdpram:altdpram_component|content                                                                                                                               ; Dual Port ; 512          ; 10           ; 512          ; 10           ; 5120  ; 3    ; none            ; ESB_1_P1, ESB_1_O1, ESB_1_N1                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; slaveregister:inst_slaveregister|ATWDped:inst_ATWDBped|altdpram:altdpram_component|content                                                                                                                               ; Dual Port ; 512          ; 10           ; 512          ; 10           ; 5120  ; 3    ; none            ; ESB_1_K1, ESB_1_J1, ESB_1_L1                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; slaveregister:inst_slaveregister|R2Rram:inst_R2R|altdpram:altdpram_component|content                                                                                                                                     ; Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; 1    ; none            ; ESB_1_R4                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; slaveregister:inst_slaveregister|version_rom:inst_version_rom|lpm_rom:lpm_rom_component|altrom:srom|content                                                                                                              ; ROM       ; 128          ; 16           ; --           ; --           ; 2048  ; 1    ; version_rom.mif ; ESB_1_Z3                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|altdpram:dpram|content                                                                                                                     ; Dual Port ; 1024         ; 92           ; 1024         ; 92           ; 94208 ; 46   ; none            ; ESB_1_X2, ESB_1_X4, ESB_1_X1, ESB_1_X3, ESB_1_R2, ESB_1_S1, ESB_1_Q1, ESB_1_Q4, ESB_1_Q2, ESB_1_Q3, ESB_1_Z2, ESB_1_U1, ESB_1_U3, ESB_1_U2, ESB_1_V2, ESB_1_W2, ESB_1_T2, ESB_1_T1, ESB_1_T3, ESB_1_Z1, ESB_1_S2, ESB_1_I4, ESB_1_F4, ESB_1_L4, ESB_1_G4, ESB_1_K4, ESB_1_J4, ESB_1_A4, ESB_1_E4, ESB_1_C4, ESB_1_B4, ESB_1_H4, ESB_1_D4, ESB_1_U4, ESB_1_S4, ESB_1_T4, ESB_1_V4, ESB_1_V1, ESB_1_Y4, ESB_1_W4, ESB_1_N4, ESB_1_Y1, ESB_1_Y2, ESB_1_Y3, ESB_1_R1, ESB_1_W1 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+--------------+--------------+--------------+--------------+-------+------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------+
; Pin-Out File  ;
+---------------+
The pin-out file can be found in C:/work_lbnl/IceCubeCVS/dom-fpga/domapp/domapp.pin.


+------------------+
; Fitter Messages  ;
+------------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Nov 03 10:36:26 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off domapp -c domapp
Info: Selected device EPXA4F672I2 for design domapp
Info: Implementing parameter values for PLL pll4x:inst_pll4x|altclklock:altclklock_component|pll
    Info: Clock multiplication of 4 and clock division of 1 are implemented for port CLOCK1
    Info: Implementing value for PHASE_SHIFT = 0 ps
Info: Implementing parameter values for PLL pll2x:inst_pll2x|altclklock:altclklock_component|pll
    Info: Clock multiplication of 1 and clock division of 1 are implemented for port CLOCK0
    Info: Clock multiplication of 2 and clock division of 1 are implemented for port CLOCK1
    Info: Implementing value for PHASE_SHIFT = 0 ps
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Promoted cell pll2x:inst_pll2x|altclklock:altclklock_component|outclock1 to global signal 
Info: Promoted cell pll4x:inst_pll4x|altclklock:altclklock_component|outclock1 to global signal 
Info: Promoted cell pll2x:inst_pll2x|altclklock:altclklock_component|outclock0 to global signal 
Info: Promoted cell CLK1p to global signal automatically
Info: Promoted cell altera_internal_jtag~CLKDRUSER to global signal automatically
Info: Promoted cell altera_internal_jtag~TCKUTAP to global signal automatically
Info: Promoted cell OneSPE to global signal automatically
Info: Promoted cell MultiSPE to global signal automatically
Info: Started fitting attempt 1 on Wed Nov 03 2004 at 10:36:47
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 31 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Design requires the following device routing resources:
    Info: Overall column FastTrack interconnect = 18%
    Info: Overall row FastTrack interconnect = 26%
    Info: Maximum column FastTrack interconnect = 29%
    Info: Maximum row FastTrack interconnect = 77%
Info: Estimated most critical path is register to register delay of 6.954 ns
    Info: 1: + IC(0.000 ns) + CELL(0.165 ns) = 0.165 ns; Loc. = LAB_11_F2; Fanout = 271; REG Node = 'ROC:inst_ROC|RST~reg0'
    Info: 2: + IC(6.270 ns) + CELL(0.519 ns) = 6.954 ns; Loc. = LAB_7_O1; Fanout = 2; REG Node = 'daq:inst_daq|pingpong:ping|ADC_input:inst_ADC_input|ATWD_interface:inst_ATWD_interface|ATWD_control:inst_ATWD_control|counter_clock_cclk'
    Info: Total cell delay = 0.684 ns ( 9.84 % )
    Info: Total interconnect delay = 6.270 ns ( 90.16 % )
Info: Fitter placement operations ending: elapsed time = 508 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 39 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Wed Nov 03 10:46:40 2004
    Info: Elapsed time: 00:10:13


