[
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated"
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~ALU|ALU>io_ALUResult",
    "sources":[
      "~ALU|ALU>io_ALUControl",
      "~ALU|ALU>io_SrcA",
      "~ALU|ALU>io_SrcB"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~ALU|ALU>io_Zero",
    "sources":[
      "~ALU|ALU>io_ALUResult",
      "~ALU|ALU>io_ALUControl",
      "~ALU|ALU>io_SrcA",
      "~ALU|ALU>io_SrcB"
    ]
  }
]