<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:13.3713</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0174936</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄 회로 기판, 이를 포함하는 메모리 모듈, 및 인쇄 회로 기판을 제조하는 방법</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD, MEMORY MODULE INCLUDING THE SAME,  AND METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD</inventionTitleEng><openDate>2025.05.19</openDate><openNumber>10-2025-0069350</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/04</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 인쇄 회로 기판, 이를 포함하는 메모리 모듈, 및 인쇄 회로 기판을 제조하는 방법이 개시된다. 본 개시의 기술적 사상에 따른 인쇄 회로 기판은, 반도체 칩이 실장되는 본체, 본체의 엣지로부터 제1 간격만큼 이격되고 제1 신호가 인가되는 끝 단을 구비하는 제1 핀, 엣지로부터 제1 간격보다 작은 제2 간격만큼 이격되고 그라운드 전압이 인가되는 끝 단을 구비하는 제2 핀을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 칩이 실장되는 제1 면을 구비하는 본체;상기 제1 면의 엣지(edge)에서 상기 제1 면과 수평한 제1 방향으로 연장되고 외부와 상기 반도체 칩 사이의 통신에 의해 발생한 제1 신호가 흐르는 제1 탭을 구비하고, 상기 제1 탭의 끝 단에서 상기 엣지를 향해 돌출되고 상기 제1 방향에 대응되는 제1 길이를 갖는 제1 타이-바를 구비하는 제1 핀; 및상기 엣지에서 상기 제1 핀과 나란히 배치되고 상기 제1 방향으로 연장되고 그라운드의 전압 레벨을 갖는 그라운드 전압이 인가되는 제2 탭을 구비하고, 상기 제2 탭의 끝 단에서 상기 엣지를 향해 돌출되고 상기 제1 길이보다 긴 제2 길이를 갖는 제2 타이-바를 구비하는 제2 핀을 포함하는, 인쇄 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 엣지와 상기 제1 타이-바의 끝 단 간의 제1 서브 간격은, 상기 엣지와 상기 제2 타이-바의 끝 단 간의 제3 서브 간격보다 큰 것을 특징으로 하는, 인쇄 회로 기판. </claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제1 서브 간격의 최댓 값은, 700 마이크로미터()인 것을 특징으로 하는, 인쇄 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서,상기 제3 서브 간격의 최솟 값은, 100 마이크로미터()인 것을 특징으로 하는, 인쇄 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제1 탭의 상기 끝 단에서 상기 제1 타이-바를 제외한 제1 결합 단과 상기 엣지 간의 제2 서브 간격은, 상기 제2 탭의 상기 끝 단에서 상기 제2 타이-바를 제외한 제2 결합 단과 상기 엣지 간의 제4 서브 간격보다 크거나 같은 것을 특징으로 하는, 인쇄 회로 기판. </claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 본체는,상기 엣지에서 미리 정의된 위치에 형성된 노치(notch)를 더 구비하고,상기 제1 핀 및 상기 제2 핀은,상기 엣지에서 상기 노치에 의해 구분되는 제1 엣지 영역 및 제2 엣지 영역 중 어느 하나의 엣지 영역에 포함되고,상기 제1 타이-바 및 상기 제2 타이-바는,상기 제1 탭의 상기 끝 단 및 상기 제2 탭의 상기 끝 단 각각에서 동일한 측에 위치하는 것을 특징으로 하는, 인쇄 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 본체는,상기 엣지에서 미리 정의된 위치에 형성된 노치를 더 구비하고,상기 제1 핀은,상기 엣지에서 상기 노치에 의해 구분되는 제1 엣지 영역 및 제2 엣지 영역 중 상기 제1 엣지 영역에 포함되고,상기 제1 타이-바는,상기 제1 탭의 상기 끝 단에서 제1 측에 위치하고,상기 제2 핀은,상기 제2 엣지 영역에 포함되고,상기 제2 타이-바는,상기 제2 탭의 상기 끝 단에서 상기 제1 측과 상이한 제2 측에 것을 특징으로 하는, 인쇄 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 엣지에서 상기 제1 핀 및 제2 핀과 나란히 배치되고 상기 제1 방향으로 연장되고 상기 제1 신호와 다른 제3 신호가 흐르는 제3 탭을 구비하고, 상기 제3 탭의 끝 단에서 상기 엣지를 향해 돌출되고 상기 제2 길이보다 작은 제3 길이를 갖는 제3 타이-바를 구비하는 제3 핀을 더 포함하는 것을 특징으로 하는, 인쇄 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제1 핀, 상기 제2 핀, 및 상기 제3 핀이 순차적으로 상기 제1 면과 수평하고 상기 제1 방향과 수직한 제2 방향으로 나란히 배열되고,상기 제1 핀과 상기 제2 핀이 인접하며 상기 제2 방향으로 나란히 배열되고,상기 제2 핀과 상기 제3 핀이 인접하며 상기 제2 방향으로 나란히 배열되는 것을 특징으로 하는, 인쇄 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 제1 핀, 상기 제3 핀, 및 상기 제2 핀이 순차적으로 상기 제1 면과 수평하고 상기 제1 방향과 수직한 제2 방향으로 나란히 배열되는 것을 특징으로 하는, 인쇄 회로 기판.</claim></claimInfo><claimInfo><claim>11. 반도체 칩; 및상기 반도체 칩이 실장되는 본체, 상기 본체의 엣지(edge)로부터 제1 간격만큼 이격되고 제1 신호가 인가되는 끝 단을 구비하는 제1 핀, 상기 엣지로부터 상기 제1 간격보다 작은 제2 간격만큼 이격되고 제1 공급 전압의 레벨보다 낮은 레벨을 갖는 제2 공급 전압이 인가되는 끝 단을 구비하는 제2 핀을 포함하는 인쇄 회로 기판을 포함하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제1 핀의 상기 끝 단은,상기 엣지에 대향하고 상기 엣지로부터 제1 서브 간격만큼 이격된 제1 결합 단, 및 상기 엣지에 대향하고 상기 엣지로부터 상기 제1 서브 간격보다 큰 제2 서브 간격만큼 이격된 제2 결합 단을 포함하고,상기 제2 핀의 상기 끝 단은,상기 엣지에 대향하고 상기 엣지로부터 상기 제1 서브 간격보다 작은 제3 서브 간격만큼 이격된 제3 결합 단, 및 상기 엣지에 대향하고 상기 엣지로부터 상기 제3 서브 간격보다 큰 제4 서브 간격만큼 이격된 제4 결합 단을 포함하는 것을 특징으로 하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 서브 간격의 최댓 값은, 700 마이크로미터(μm)이고,상기 제3 서브 간격의 최솟 값은, 100 마이크로미터(μm)인 것을 특징으로 하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서,상기 인쇄 회로 기판은,상기 엣지로부터 상기 제1 간격만큼 이격되고 제3 신호가 인가되는 끝 단을 구비하는 제3 핀을 더 포함하고, 상기 제1 핀, 상기 제2 핀, 및 상기 제3 핀이, 상기 엣지를 따라 수평한 방향으로 나란히 배열되는 것을 특징으로 하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제1 핀, 상기 제2 핀, 및 상기 제3 핀이, 순차적으로 인접하게 배열되는 것을 특징으로 하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 제1 핀 및 상기 제3 핀은, 서로 인접하게 배열되고,상기 제2 핀은, 상기 제1 핀 및 상기 제3 핀 중 어느 하나와 인접하게 배열되는 것을 특징으로 하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>17. 제14 항에 있어서,상기 인쇄 회로 기판은,상기 엣지로부터 상기 제2 간격만큼 이격되고 상기 제2 공급 전압이 인가되는 끝 단을 구비하는 제4 핀을 더 포함하고,상기 제1 핀, 상기 제2 핀, 상기 제3 핀, 및 상기 제4 핀이, 상기 방향으로 나란히 배열되는 것을 특징으로 하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 제1 핀, 상기 제2핀, 상기 제3 핀, 및 상기 제4 핀이, 순차적으로 인접하게 배열되고,상기 제2 핀은, 상기 제1 핀 및 상기 제3 핀 사이에 배치되고,상기 제3 핀은, 상기 제2 핀 및 상기 제4 핀 사이에 배치되는 것을 특징으로 하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>19. 제17 항에 있어서,상기 본체는,상기 엣지에서 미리 정의된 위치에 형성된 노치(notch)를 더 구비하고,상기 제1 핀 및 상기 제2 핀은,상기 엣지에서 상기 노치에 의해 구분되는 제1 엣지 영역 및 제2 엣지 영역 중 제1 엣지 영역에 포함되고,상기 제3 핀 및 상기 제4 핀은,상기 제2 엣지 영역에 포함되고,상기 제1 핀 및 상기 제2 핀 각각의 형상은, 상기 제3 핀 및 상기 제4 핀 각각의 형상과 대칭인 것을 특징으로 하는, 메모리 모듈.</claim></claimInfo><claimInfo><claim>20. 원판층 상에 내부 배선층을 형성하는 단계;상기 원판층 및 내부 배선층 상에 절연층을 적층시키는 단계;상기 절연층을 관통하는 콘택용 홀을 형성하는 단계;상기 절연층 상에 외부 배선층을 형성하는 단계;상기 외부 배선층이 형성된 결과물에서 신호가 인가되는 제1 탭과 제1 길이를 갖는 제1 타이-바를 구비하는 제1 핀, 및 그라운드 전압이 인가되는 제2 탭과 상기 제1 길이보다 긴 제2 길이를 갖는 제2 타이-바를 구비하는 제2 핀을 형성하는 단계; 및상기 결과물을 커팅 라인에 따라 분리하여, 상기 제1 핀 및 상기 제2 핀이 배치되는 제1 에지를 갖는 개별 인쇄 회로 기판으로 분리하는 단계를 포함하는 인쇄 회로 기판을 제조하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>HAN, Young Bong</engName><name>한영봉</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JIN, Jung Ho</engName><name>진중호</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Kyoung Sun</engName><name>김경선</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Do Hyung</engName><name>김도형</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2023.11.10</priorityApplicationDate><priorityApplicationNumber>1020230155647</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.05</receiptDate><receiptNumber>1-1-2023-1363978-06</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230174936.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ce9754784d6c589577720a01dd67eb3106aeb233370be4a4ff13374d28726d32c3c3288393c9222e10230238022f566d71c568a4c4d0e53d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0601657871ddbb1a4d8b446187f3b7d178308200e12f66b3f60f186fc6e2bad769e0985c97e0d6a7bb3fcc1af8d128a311c6ecdd455ec986</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>