触发器是构成时序逻辑电路的基本逻辑单元

定义：能够存储1位二值信号的基本单元电路

特点：

* 在没有触发信号时，触发器有2个稳定状态（0或1）
* 外加触发信号后，可以从一种稳态转换到另一种



### 电平触发器

动作特点

* 只有当CLK=1时，S和R才能改变输出状态，CLK=0时，保持原来状态



存在问题

* 如果在CLK=1期间，S,R的状态多次发生变化，那么触发器输出的状态也将发生多次翻转，这就降低了触发器的抗干扰能力



D型锁存器时为了适应单端输入信号的需求而改接的SR锁存器。

#### 边沿触发器



产生原因

​	为了提高可靠性，增强抗干扰能力

​	希望触发器的状态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，而与此前，后输入的状态没有关系。



参见的电路结构形式：

* 用2个传输门控D锁存器组成的边沿触发器（CMOS门)

* 维持阻塞触发器

* 利用门电路传输延迟时间的边沿触发器

  

这里介绍 2个传输门控D锁存器组成的边沿触发器

主从结构

工作原理

<img src="http://mally.oss-cn-qingdao.aliyuncs.com/PicGo上传的图片/20200427/101237709.png" alt="mark" style="zoom: 67%;" />



![mark](http://mally.oss-cn-qingdao.aliyuncs.com/PicGo上传的图片/20200427/101307171.png)


方法





#### 脉冲触发器

####  JK触发器

![mark](http://mally.oss-cn-qingdao.aliyuncs.com/PicGo上传的图片/20200427/144238247.png)



<img src="http://mally.oss-cn-qingdao.aliyuncs.com/PicGo上传的图片/20200427/151626336.png" alt="mark" style="zoom: 67%;" />



动作特点：

分两步走：

step1：CP=1时，“主”接收信号，“从”保持；

step2：CP下降沿到达后，“从”按“主”状态翻转。

最终输出状态值能改变一次。

