module logic0 (zero);
  output zero;
  supply0 zero;
endmodule