TimeQuest Timing Analyzer report for AudioRecorder
Sun Nov 24 15:23:44 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[17]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'audio_clock:u4|oAUD_BCK'
 15. Slow Model Setup: 'audio_clock:u4|LRCK_1X'
 16. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Hold: 'audio_clock:u4|oAUD_BCK'
 19. Slow Model Hold: 'SW[17]'
 20. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 21. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 22. Slow Model Hold: 'audio_clock:u4|LRCK_1X'
 23. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 24. Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'
 25. Slow Model Removal: 'audio_clock:u4|oAUD_BCK'
 26. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 27. Slow Model Minimum Pulse Width: 'CLOCK_50'
 28. Slow Model Minimum Pulse Width: 'SW[17]'
 29. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 30. Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 31. Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 32. Slow Model Minimum Pulse Width: 'CLOCK_27'
 33. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Fast Model Setup Summary
 45. Fast Model Hold Summary
 46. Fast Model Recovery Summary
 47. Fast Model Removal Summary
 48. Fast Model Minimum Pulse Width Summary
 49. Fast Model Setup: 'SW[17]'
 50. Fast Model Setup: 'CLOCK_50'
 51. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 52. Fast Model Setup: 'audio_clock:u4|LRCK_1X'
 53. Fast Model Setup: 'audio_clock:u4|oAUD_BCK'
 54. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 55. Fast Model Hold: 'CLOCK_50'
 56. Fast Model Hold: 'audio_clock:u4|oAUD_BCK'
 57. Fast Model Hold: 'SW[17]'
 58. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 59. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 60. Fast Model Hold: 'audio_clock:u4|LRCK_1X'
 61. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 62. Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'
 63. Fast Model Removal: 'audio_clock:u4|oAUD_BCK'
 64. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
 65. Fast Model Minimum Pulse Width: 'CLOCK_50'
 66. Fast Model Minimum Pulse Width: 'SW[17]'
 67. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 68. Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 69. Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 70. Fast Model Minimum Pulse Width: 'CLOCK_27'
 71. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Propagation Delay
 77. Minimum Propagation Delay
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. Multicorner Timing Analysis Summary
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Progagation Delay
 88. Minimum Progagation Delay
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AudioRecorder                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; audio_clock:u4|LRCK_1X         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|LRCK_1X }         ;
; audio_clock:u4|oAUD_BCK        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|oAUD_BCK }        ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK } ;
; p1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
; SW[17]                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { SW[17] }                         ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 268.67 MHz ; 268.67 MHz      ; CLOCK_50                       ;      ;
; 283.85 MHz ; 283.85 MHz      ; p1|altpll_component|pll|clk[1] ;      ;
; 302.39 MHz ; 302.39 MHz      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;      ;
; 373.41 MHz ; 373.41 MHz      ; audio_clock:u4|oAUD_BCK        ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; SW[17]                         ; -4.461 ; -64.613       ;
; CLOCK_50                       ; -2.722 ; -79.715       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.307 ; -96.047       ;
; audio_clock:u4|oAUD_BCK        ; -1.678 ; -37.964       ;
; audio_clock:u4|LRCK_1X         ; -1.164 ; -10.085       ;
; p1|altpll_component|pll|clk[1] ; -0.105 ; -0.210        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.526 ; -2.526        ;
; audio_clock:u4|oAUD_BCK        ; -2.250 ; -60.903       ;
; SW[17]                         ; -1.477 ; -21.922       ;
; p1|altpll_component|pll|clk[1] ; -0.120 ; -0.240        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.576  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -3.715 ; -52.010       ;
; audio_clock:u4|oAUD_BCK        ; -2.745 ; -34.110       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 2.054 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.490 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; SW[17]                         ; -1.222 ; -1.222        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -54.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -32.000       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                              ;
+--------+----------------+-------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                       ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------------------+------------------------+-------------+--------------+------------+------------+
; -4.461 ; audio_outR[2]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.123      ; 3.921      ;
; -4.340 ; audio_outR[2]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.268      ; 3.967      ;
; -4.299 ; audio_outR[2]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.117      ; 3.966      ;
; -4.268 ; audio_outR[13] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.120      ; 3.725      ;
; -4.246 ; audio_outR[6]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.120      ; 3.703      ;
; -4.226 ; audio_outR[2]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.238      ; 3.860      ;
; -4.203 ; audio_outR[9]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.120      ; 3.660      ;
; -4.183 ; audio_outR[14] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.120      ; 3.640      ;
; -4.147 ; audio_outR[13] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.265      ; 3.771      ;
; -4.125 ; audio_outR[6]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.265      ; 3.749      ;
; -4.106 ; audio_outR[13] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.114      ; 3.770      ;
; -4.103 ; audio_outR[2]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.310      ; 3.786      ;
; -4.097 ; audio_outR[2]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.295      ; 3.782      ;
; -4.087 ; audio_outR[2]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.297      ; 3.779      ;
; -4.084 ; audio_outR[6]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.114      ; 3.748      ;
; -4.082 ; audio_outR[9]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.265      ; 3.706      ;
; -4.077 ; audio_outR[10] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.120      ; 3.534      ;
; -4.072 ; audio_outR[0]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.123      ; 3.532      ;
; -4.066 ; audio_outL[7]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.119      ; 4.022      ;
; -4.062 ; audio_outR[14] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.265      ; 3.686      ;
; -4.041 ; audio_outR[9]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.114      ; 3.705      ;
; -4.033 ; audio_outR[13] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.235      ; 3.664      ;
; -4.025 ; audio_outR[2]  ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.395      ; 3.967      ;
; -4.024 ; audio_outR[3]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.123      ; 3.484      ;
; -4.021 ; audio_outR[14] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.114      ; 3.685      ;
; -4.011 ; audio_outR[6]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.235      ; 3.642      ;
; -3.977 ; audio_outR[2]  ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.169      ; 3.785      ;
; -3.970 ; audio_outL[11] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.119      ; 3.926      ;
; -3.968 ; audio_outR[9]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.235      ; 3.599      ;
; -3.956 ; audio_outL[9]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.119      ; 3.912      ;
; -3.956 ; audio_outR[10] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.265      ; 3.580      ;
; -3.951 ; audio_outR[0]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.268      ; 3.578      ;
; -3.948 ; audio_outR[14] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.235      ; 3.579      ;
; -3.945 ; audio_outL[7]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.264      ; 4.068      ;
; -3.934 ; audio_outL[5]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.114      ; 3.885      ;
; -3.928 ; audio_outR[2]  ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.098      ; 3.581      ;
; -3.924 ; audio_outR[2]  ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.221      ; 3.784      ;
; -3.915 ; audio_outR[10] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.114      ; 3.579      ;
; -3.910 ; audio_outR[0]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.117      ; 3.577      ;
; -3.910 ; audio_outR[13] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.307      ; 3.590      ;
; -3.907 ; audio_outR[2]  ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.206      ; 3.788      ;
; -3.904 ; audio_outL[7]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.113      ; 4.067      ;
; -3.904 ; audio_outR[13] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.292      ; 3.586      ;
; -3.903 ; audio_outR[3]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.268      ; 3.530      ;
; -3.894 ; audio_outR[13] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.294      ; 3.583      ;
; -3.888 ; audio_outR[6]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.307      ; 3.568      ;
; -3.882 ; audio_outR[6]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.292      ; 3.564      ;
; -3.872 ; audio_outR[6]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.294      ; 3.561      ;
; -3.862 ; audio_outR[3]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.117      ; 3.529      ;
; -3.851 ; audio_outR[4]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.120      ; 3.308      ;
; -3.849 ; audio_outL[11] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.264      ; 3.972      ;
; -3.845 ; audio_outR[9]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.307      ; 3.525      ;
; -3.842 ; audio_outR[10] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.235      ; 3.473      ;
; -3.841 ; audio_outR[2]  ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.259      ; 3.779      ;
; -3.841 ; audio_outR[2]  ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.254      ; 3.774      ;
; -3.839 ; audio_outR[2]  ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.260      ; 3.777      ;
; -3.839 ; audio_outR[9]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.292      ; 3.521      ;
; -3.837 ; audio_outR[0]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.238      ; 3.471      ;
; -3.835 ; audio_outL[9]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.264      ; 3.958      ;
; -3.832 ; audio_outR[13] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.392      ; 3.771      ;
; -3.831 ; audio_outL[7]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.234      ; 3.961      ;
; -3.829 ; audio_outR[9]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.294      ; 3.518      ;
; -3.825 ; audio_outR[14] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.307      ; 3.505      ;
; -3.819 ; audio_outR[14] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.292      ; 3.501      ;
; -3.813 ; audio_outL[5]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.259      ; 3.931      ;
; -3.813 ; audio_outR[7]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.120      ; 3.270      ;
; -3.810 ; audio_outR[6]  ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.392      ; 3.749      ;
; -3.809 ; audio_outR[14] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.294      ; 3.498      ;
; -3.808 ; audio_outL[11] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.113      ; 3.971      ;
; -3.794 ; audio_outL[9]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.113      ; 3.957      ;
; -3.793 ; audio_outL[8]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.113      ; 3.743      ;
; -3.789 ; audio_outR[3]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.238      ; 3.423      ;
; -3.784 ; audio_outR[13] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.166      ; 3.589      ;
; -3.778 ; audio_outL[6]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.114      ; 3.729      ;
; -3.773 ; audio_outR[15] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.118      ; 3.228      ;
; -3.772 ; audio_outL[5]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.108      ; 3.930      ;
; -3.767 ; audio_outR[9]  ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.392      ; 3.706      ;
; -3.762 ; audio_outR[6]  ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.166      ; 3.567      ;
; -3.747 ; audio_outR[14] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.392      ; 3.686      ;
; -3.735 ; audio_outL[11] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.234      ; 3.865      ;
; -3.735 ; audio_outR[13] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.095      ; 3.385      ;
; -3.731 ; audio_outR[13] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.218      ; 3.588      ;
; -3.730 ; audio_outR[4]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.265      ; 3.354      ;
; -3.721 ; audio_outL[9]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.234      ; 3.851      ;
; -3.719 ; audio_outR[10] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.307      ; 3.399      ;
; -3.719 ; audio_outR[9]  ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.166      ; 3.524      ;
; -3.718 ; audio_outR[2]  ; audio_converter:u5|mem_in[12] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.419      ; 3.959      ;
; -3.714 ; audio_outR[0]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.310      ; 3.397      ;
; -3.714 ; audio_outR[13] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.203      ; 3.592      ;
; -3.713 ; audio_outR[6]  ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.095      ; 3.363      ;
; -3.713 ; audio_outR[10] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.292      ; 3.395      ;
; -3.709 ; audio_outR[6]  ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.218      ; 3.566      ;
; -3.708 ; audio_outL[7]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.306      ; 3.887      ;
; -3.708 ; audio_outR[0]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.295      ; 3.393      ;
; -3.703 ; audio_outR[10] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.294      ; 3.392      ;
; -3.702 ; audio_outL[7]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.291      ; 3.883      ;
; -3.699 ; audio_outL[5]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.229      ; 3.824      ;
; -3.699 ; audio_outR[14] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.166      ; 3.504      ;
; -3.698 ; audio_outR[0]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; 0.297      ; 3.390      ;
; -3.692 ; audio_outL[7]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 1.000        ; 0.293      ; 3.880      ;
+--------+----------------+-------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.722 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.682 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.718      ;
; -2.682 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.718      ;
; -2.594 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.627      ;
; -2.594 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.627      ;
; -2.594 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.627      ;
; -2.594 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.627      ;
; -2.594 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.627      ;
; -2.594 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.627      ;
; -2.594 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.627      ;
; -2.575 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.611      ;
; -2.575 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.611      ;
; -2.569 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.605      ;
; -2.569 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.605      ;
; -2.569 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.605      ;
; -2.569 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.605      ;
; -2.569 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.605      ;
; -2.569 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.605      ;
; -2.569 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.605      ;
; -2.548 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.584      ;
; -2.548 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.584      ;
; -2.548 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.584      ;
; -2.548 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.584      ;
; -2.548 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.584      ;
; -2.548 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.584      ;
; -2.548 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.584      ;
; -2.441 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.477      ;
; -2.441 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.477      ;
; -2.441 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.477      ;
; -2.441 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.477      ;
; -2.441 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.477      ;
; -2.441 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.477      ;
; -2.441 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.477      ;
; -2.435 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.435 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.471      ;
; -2.424 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.460      ;
; -2.424 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.460      ;
; -2.424 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.460      ;
; -2.424 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.460      ;
; -2.424 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.460      ;
; -2.424 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.460      ;
; -2.424 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.460      ;
; -2.398 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.431      ;
; -2.398 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.431      ;
; -2.398 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.431      ;
; -2.398 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.431      ;
; -2.398 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.431      ;
; -2.398 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.431      ;
; -2.398 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.431      ;
; -2.396 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.429      ;
; -2.396 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.429      ;
; -2.396 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.429      ;
; -2.396 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.429      ;
; -2.396 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.429      ;
; -2.396 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.429      ;
; -2.396 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.429      ;
; -2.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.400      ;
; -2.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.400      ;
; -2.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.400      ;
; -2.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.400      ;
; -2.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.400      ;
; -2.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.400      ;
; -2.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.400      ;
; -2.323 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.356      ;
; -2.283 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.316      ;
; -2.252 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.285      ;
; -2.252 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.285      ;
; -2.252 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.285      ;
; -2.252 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.285      ;
; -2.252 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.285      ;
; -2.252 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.285      ;
; -2.252 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.285      ;
; -2.246 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.285      ;
; -2.246 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.285      ;
; -2.246 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.285      ;
; -2.246 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.285      ;
; -2.246 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.285      ;
; -2.246 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.285      ;
; -2.246 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.285      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.307 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.342      ;
; -2.304 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.339      ;
; -2.260 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.295      ;
; -2.238 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 3.278      ;
; -2.223 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 3.263      ;
; -2.100 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 3.140      ;
; -2.071 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.107      ;
; -2.047 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.083      ;
; -2.012 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.048      ;
; -2.009 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 3.041      ;
; -2.009 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 3.041      ;
; -2.009 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 3.041      ;
; -1.991 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.022      ;
; -1.991 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.022      ;
; -1.991 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.022      ;
; -1.991 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.022      ;
; -1.984 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 3.025      ;
; -1.983 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.017      ;
; -1.983 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.017      ;
; -1.924 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.956      ;
; -1.921 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.951      ;
; -1.921 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.951      ;
; -1.921 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.951      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.949      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.949      ;
; -1.906 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 2.949      ;
; -1.903 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.932      ;
; -1.903 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.932      ;
; -1.903 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.932      ;
; -1.903 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.932      ;
; -1.901 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.942      ;
; -1.895 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.927      ;
; -1.895 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.927      ;
; -1.894 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.934      ;
; -1.864 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.904      ;
; -1.830 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.870      ;
; -1.823 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.864      ;
; -1.818 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.859      ;
; -1.818 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.859      ;
; -1.818 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.859      ;
; -1.812 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.842      ;
; -1.812 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.842      ;
; -1.812 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.842      ;
; -1.806 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.836      ;
; -1.806 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.836      ;
; -1.806 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 2.836      ;
; -1.794 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.823      ;
; -1.794 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.823      ;
; -1.794 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.823      ;
; -1.794 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.823      ;
; -1.788 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.817      ;
; -1.788 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.817      ;
; -1.788 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.817      ;
; -1.788 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.817      ;
; -1.788 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.828      ;
; -1.786 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.818      ;
; -1.786 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.818      ;
; -1.780 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 2.809      ;
; -1.780 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 2.812      ;
; -1.776 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.813      ;
; -1.776 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.813      ;
; -1.776 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.813      ;
; -1.776 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.813      ;
; -1.776 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.813      ;
; -1.776 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.813      ;
; -1.743 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.778      ;
; -1.743 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.783      ;
; -1.734 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.775      ;
; -1.723 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.759      ;
; -1.723 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.759      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.722 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.753      ;
; -1.719 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.758      ;
; -1.719 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.758      ;
; -1.719 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.758      ;
; -1.716 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.751      ;
; -1.716 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.751      ;
; -1.716 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.751      ;
; -1.716 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.751      ;
; -1.716 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.751      ;
; -1.716 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.751      ;
; -1.716 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.751      ;
; -1.716 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.751      ;
; -1.709 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.750      ;
; -1.709 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 2.750      ;
; -1.705 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.736      ;
; -1.705 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.736      ;
; -1.705 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.736      ;
; -1.705 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.736      ;
; -1.705 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.736      ;
; -1.705 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.736      ;
; -1.705 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.736      ;
; -1.705 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.736      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.678 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.718      ;
; -1.638 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.678      ;
; -1.569 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.607      ;
; -1.554 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.590      ;
; -1.543 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.579      ;
; -1.536 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.576      ;
; -1.519 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.559      ;
; -1.479 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.519      ;
; -1.448 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.488      ;
; -1.426 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.466      ;
; -1.408 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.448      ;
; -1.408 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.448      ;
; -1.394 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.434      ;
; -1.377 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.417      ;
; -1.377 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.417      ;
; -1.376 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.412      ;
; -1.337 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.377      ;
; -1.337 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.377      ;
; -1.306 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.346      ;
; -1.306 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.346      ;
; -1.288 ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.328      ;
; -1.267 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.307      ;
; -1.266 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.306      ;
; -1.266 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.306      ;
; -1.256 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.292      ;
; -1.239 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.275      ;
; -1.235 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.275      ;
; -1.235 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.275      ;
; -1.235 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.275      ;
; -1.226 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.262      ;
; -1.217 ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.257      ;
; -1.196 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.236      ;
; -1.195 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.235      ;
; -1.195 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.235      ;
; -1.164 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.204      ;
; -1.164 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.204      ;
; -1.164 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.204      ;
; -1.163 ; audio_converter:u5|SEL_Add[8]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.203      ;
; -1.129 ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.169      ;
; -1.125 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.165      ;
; -1.124 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.164      ;
; -1.124 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.164      ;
; -1.093 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.133      ;
; -1.093 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.133      ;
; -1.093 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.133      ;
; -1.058 ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.098      ;
; -1.058 ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.098      ;
; -1.054 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.094      ;
; -1.053 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.093      ;
; -1.053 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.093      ;
; -1.032 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.068      ;
; -1.022 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.062      ;
; -1.022 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.062      ;
; -1.022 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.062      ;
; -1.019 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.055      ;
; -1.005 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.041      ;
; -1.004 ; audio_converter:u5|SEL_Add[8]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.044      ;
; -0.993 ; audio_converter:u5|SEL_Add[9]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.029      ;
; -0.987 ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.027      ;
; -0.987 ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.027      ;
; -0.983 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.023      ;
; -0.982 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.022      ;
; -0.982 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.022      ;
; -0.951 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.991      ;
; -0.951 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.991      ;
; -0.933 ; audio_converter:u5|SEL_Add[8]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.973      ;
; -0.922 ; audio_converter:u5|SEL_Add[10] ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.958      ;
; -0.916 ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.956      ;
; -0.916 ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.956      ;
; -0.912 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.952      ;
; -0.911 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.951      ;
; -0.880 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.916      ;
; -0.880 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.920      ;
; -0.880 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.920      ;
; -0.862 ; audio_converter:u5|SEL_Add[11] ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.898      ;
; -0.862 ; audio_converter:u5|SEL_Add[8]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.902      ;
; -0.845 ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.885      ;
; -0.845 ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.885      ;
; -0.841 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.881      ;
; -0.840 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.876      ;
; -0.834 ; audio_converter:u5|SEL_Add[9]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.870      ;
; -0.826 ; audio_converter:u5|SEL_Add[12] ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.862      ;
; -0.809 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.845      ;
; -0.809 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.849      ;
; -0.791 ; audio_converter:u5|SEL_Add[8]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.831      ;
; -0.774 ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.814      ;
; -0.774 ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.814      ;
; -0.770 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.810      ;
; -0.769 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.805      ;
; -0.769 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.805      ;
; -0.763 ; audio_converter:u5|SEL_Add[10] ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.799      ;
; -0.763 ; audio_converter:u5|SEL_Add[9]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.799      ;
; -0.738 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.774      ;
; -0.738 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.778      ;
; -0.738 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.774      ;
; -0.720 ; audio_converter:u5|SEL_Add[13] ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.756      ;
; -0.720 ; audio_converter:u5|SEL_Add[8]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.760      ;
; -0.703 ; audio_converter:u5|SEL_Add[11] ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.739      ;
; -0.703 ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.743      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; -1.164 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.066     ; 1.634      ;
; -1.150 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.066     ; 1.620      ;
; -0.640 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 1.115      ;
; -0.599 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 1.074      ;
; -0.454 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.929      ;
; -0.452 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.927      ;
; -0.451 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.926      ;
; -0.451 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.926      ;
; -0.450 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.925      ;
; -0.449 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.924      ;
; -0.425 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.066     ; 1.395      ;
; -0.424 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.066     ; 1.394      ;
; -0.424 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.066     ; 1.394      ;
; -0.389 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 1.364      ;
; -0.314 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.789      ;
; -0.314 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.789      ;
; -0.311 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.786      ;
; -0.310 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.785      ;
; -0.309 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.784      ;
; -0.307 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.061     ; 0.782      ;
; -0.298 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.071     ; 1.263      ;
; 0.046  ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.929      ;
; 0.047  ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.928      ;
; 0.049  ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.926      ;
; 0.050  ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.925      ;
; 0.186  ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.789      ;
; 0.188  ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.787      ;
; 0.188  ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.787      ;
; 0.189  ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.786      ;
; 0.191  ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.784      ;
; 0.193  ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.782      ;
; 0.194  ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.061     ; 0.781      ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.105 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.261      ; 0.657      ;
; -0.105 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.261      ; 0.657      ;
; -0.105 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.261      ; 0.657      ;
; -0.105 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.261      ; 0.657      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.032 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.559      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.284 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.307      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.298 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.293      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.429 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.162      ;
; 52.494 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.097      ;
; 52.746 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.845      ;
; 52.760 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.831      ;
; 52.891 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.700      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.121 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.470      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.240 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.351      ;
; 53.473 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.118      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.494 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.097      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.566 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.025      ;
; 53.583 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.008      ;
; 53.702 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.889      ;
; 54.329 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.262      ;
; 54.481 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.110      ;
; 54.517 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.074      ;
; 54.520 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.071      ;
; 54.548 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.043      ;
; 54.552 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.039      ;
; 54.785 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.806      ;
; 54.787 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.804      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.526 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.667      ; 0.657      ;
; -2.026 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.667      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.530  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.788  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.797  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.805  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.814  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.830  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.844  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 1.171  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.437      ;
; 1.179  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.445      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.186  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.452      ;
; 1.188  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.197  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.230  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.499      ;
; 1.234  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 1.498      ;
; 1.242  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.250  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.516      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.257  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.523      ;
; 1.259  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.268  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.270  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.290  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.556      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.301  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.302  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.307  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.573      ;
; 1.313  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.579      ;
; 1.321  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.587      ;
; 1.323  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.589      ;
; 1.326  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.328  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.594      ;
; 1.330  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.339  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.605      ;
; 1.341  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.607      ;
; 1.344  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 1.608      ;
; 1.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.002      ; 1.626      ;
; 1.361  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.372  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.373  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.250 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 1.752      ;
; -2.249 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 1.753      ;
; -2.246 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 1.756      ;
; -2.246 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 1.756      ;
; -2.219 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.481      ; 1.778      ;
; -2.188 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.476      ; 1.804      ;
; -2.186 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.476      ; 1.806      ;
; -2.185 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.476      ; 1.807      ;
; -2.097 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.479      ; 1.898      ;
; -2.096 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.479      ; 1.899      ;
; -2.094 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.479      ; 1.901      ;
; -2.088 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.479      ; 1.907      ;
; -2.086 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.479      ; 1.909      ;
; -2.086 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.479      ; 1.909      ;
; -2.085 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.479      ; 1.910      ;
; -2.085 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.479      ; 1.910      ;
; -1.750 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 1.752      ;
; -1.749 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 1.753      ;
; -1.746 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 1.756      ;
; -1.746 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 1.756      ;
; -1.719 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.481      ; 1.778      ;
; -1.688 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.476      ; 1.804      ;
; -1.686 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.476      ; 1.806      ;
; -1.685 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.476      ; 1.807      ;
; -1.672 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.485      ; 2.329      ;
; -1.669 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.485      ; 2.332      ;
; -1.668 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.485      ; 2.333      ;
; -1.668 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.485      ; 2.333      ;
; -1.668 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.485      ; 2.333      ;
; -1.656 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 2.346      ;
; -1.654 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 2.348      ;
; -1.653 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.481      ; 2.344      ;
; -1.653 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.481      ; 2.344      ;
; -1.652 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 2.350      ;
; -1.635 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.480      ; 2.361      ;
; -1.635 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.480      ; 2.361      ;
; -1.635 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 2.367      ;
; -1.635 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.480      ; 2.361      ;
; -1.632 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 2.370      ;
; -1.632 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 3.486      ; 2.370      ;
; -1.597 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.479      ; 1.898      ;
; -1.596 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.479      ; 1.899      ;
; -1.594 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.479      ; 1.901      ;
; -1.588 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.479      ; 1.907      ;
; -1.586 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.479      ; 1.909      ;
; -1.586 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.479      ; 1.909      ;
; -1.585 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.479      ; 1.910      ;
; -1.585 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.479      ; 1.910      ;
; -1.172 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.485      ; 2.329      ;
; -1.169 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.485      ; 2.332      ;
; -1.168 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.485      ; 2.333      ;
; -1.168 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.485      ; 2.333      ;
; -1.168 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.485      ; 2.333      ;
; -1.156 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 2.346      ;
; -1.154 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 2.348      ;
; -1.153 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.481      ; 2.344      ;
; -1.153 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.481      ; 2.344      ;
; -1.152 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 2.350      ;
; -1.135 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.480      ; 2.361      ;
; -1.135 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.480      ; 2.361      ;
; -1.135 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 2.367      ;
; -1.135 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.480      ; 2.361      ;
; -1.132 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 2.370      ;
; -1.132 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 3.486      ; 2.370      ;
; -0.451 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.966      ; 1.781      ;
; -0.145 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.966      ; 2.087      ;
; -0.087 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.963      ; 2.142      ;
; -0.082 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.966      ; 2.150      ;
; -0.060 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.966      ; 2.172      ;
; -0.016 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.972      ; 2.222      ;
; -0.003 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.972      ; 2.235      ;
; 0.001  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.963      ; 2.230      ;
; 0.010  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.244      ;
; 0.045  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.972      ; 2.283      ;
; 0.057  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.972      ; 2.295      ;
; 0.069  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.967      ; 2.302      ;
; 0.100  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.966      ; 2.332      ;
; 0.104  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.972      ; 2.342      ;
; 0.106  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.972      ; 2.344      ;
; 0.120  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.972      ; 2.358      ;
; 0.136  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.963      ; 2.365      ;
; 0.142  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.967      ; 2.375      ;
; 0.142  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.972      ; 2.380      ;
; 0.144  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.378      ;
; 0.145  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.379      ;
; 0.145  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.379      ;
; 0.145  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.379      ;
; 0.145  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.379      ;
; 0.145  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.379      ;
; 0.145  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.379      ;
; 0.145  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.379      ;
; 0.145  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.379      ;
; 0.148  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.966      ; 2.380      ;
; 0.159  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.967      ; 2.392      ;
; 0.160  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.966      ; 2.392      ;
; 0.164  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.967      ; 2.397      ;
; 0.171  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.967      ; 2.404      ;
; 0.173  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.968      ; 2.407      ;
; 0.177  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.973      ; 2.416      ;
; 0.178  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.966      ; 2.410      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.477 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.725      ; 2.498      ;
; -1.471 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.712      ; 2.491      ;
; -1.470 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.513      ; 2.293      ;
; -1.466 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.710      ; 2.494      ;
; -1.436 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.675      ; 2.489      ;
; -1.433 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.674      ; 2.491      ;
; -1.433 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.669      ; 2.486      ;
; -1.413 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[12] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.834      ; 2.671      ;
; -1.390 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.636      ; 2.496      ;
; -1.381 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.810      ; 2.679      ;
; -1.371 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.621      ; 2.500      ;
; -1.337 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.584      ; 2.497      ;
; -1.331 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.653      ; 2.572      ;
; -1.254 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.683      ; 2.679      ;
; -1.155 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.538      ; 2.633      ;
; -1.104 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 3.532      ; 2.678      ;
; -0.977 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.725      ; 2.498      ;
; -0.971 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.712      ; 2.491      ;
; -0.970 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.513      ; 2.293      ;
; -0.966 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.710      ; 2.494      ;
; -0.936 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.675      ; 2.489      ;
; -0.933 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.674      ; 2.491      ;
; -0.933 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.669      ; 2.486      ;
; -0.913 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[12] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.834      ; 2.671      ;
; -0.890 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.636      ; 2.496      ;
; -0.881 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.810      ; 2.679      ;
; -0.871 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.621      ; 2.500      ;
; -0.837 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.584      ; 2.497      ;
; -0.831 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.653      ; 2.572      ;
; -0.754 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.683      ; 2.679      ;
; -0.655 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.538      ; 2.633      ;
; -0.604 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 3.532      ; 2.678      ;
; 0.969  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.212      ; 2.681      ;
; 0.975  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.199      ; 2.674      ;
; 0.976  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.000      ; 2.476      ;
; 0.980  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.197      ; 2.677      ;
; 1.010  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.162      ; 2.672      ;
; 1.013  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.161      ; 2.674      ;
; 1.013  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.156      ; 2.669      ;
; 1.033  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[12] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.321      ; 2.854      ;
; 1.056  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.123      ; 2.679      ;
; 1.065  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.297      ; 2.862      ;
; 1.075  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.108      ; 2.683      ;
; 1.109  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.071      ; 2.680      ;
; 1.115  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.140      ; 2.755      ;
; 1.118  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.212      ; 2.830      ;
; 1.124  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.199      ; 2.823      ;
; 1.125  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.000      ; 2.625      ;
; 1.129  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.197      ; 2.826      ;
; 1.159  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.162      ; 2.821      ;
; 1.162  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.161      ; 2.823      ;
; 1.162  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.156      ; 2.818      ;
; 1.181  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.212      ; 2.893      ;
; 1.182  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[12] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.321      ; 3.003      ;
; 1.187  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.199      ; 2.886      ;
; 1.188  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.000      ; 2.688      ;
; 1.192  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.170      ; 2.862      ;
; 1.192  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.197      ; 2.889      ;
; 1.205  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.123      ; 2.828      ;
; 1.214  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.297      ; 3.011      ;
; 1.222  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.162      ; 2.884      ;
; 1.224  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.108      ; 2.832      ;
; 1.225  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.161      ; 2.886      ;
; 1.225  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.156      ; 2.881      ;
; 1.245  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[12] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.321      ; 3.066      ;
; 1.258  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.071      ; 2.829      ;
; 1.264  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.140      ; 2.904      ;
; 1.268  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.123      ; 2.891      ;
; 1.277  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.297      ; 3.074      ;
; 1.287  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.108      ; 2.895      ;
; 1.291  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.025      ; 2.816      ;
; 1.321  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.071      ; 2.892      ;
; 1.327  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.140      ; 2.967      ;
; 1.341  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.170      ; 3.011      ;
; 1.342  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.019      ; 2.861      ;
; 1.404  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.170      ; 3.074      ;
; 1.415  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.212      ; 3.127      ;
; 1.421  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.199      ; 3.120      ;
; 1.422  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.000      ; 2.922      ;
; 1.426  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.197      ; 3.123      ;
; 1.440  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.025      ; 2.965      ;
; 1.456  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.162      ; 3.118      ;
; 1.459  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.161      ; 3.120      ;
; 1.459  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.156      ; 3.115      ;
; 1.479  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[12] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.321      ; 3.300      ;
; 1.491  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.019      ; 3.010      ;
; 1.502  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.123      ; 3.125      ;
; 1.503  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.025      ; 3.028      ;
; 1.511  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.297      ; 3.308      ;
; 1.521  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.108      ; 3.129      ;
; 1.554  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.019      ; 3.073      ;
; 1.555  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.071      ; 3.126      ;
; 1.561  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.140      ; 3.201      ;
; 1.638  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.170      ; 3.308      ;
; 1.737  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.025      ; 3.262      ;
; 1.788  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 2.019      ; 3.307      ;
; 2.457  ; audio_outL[2]                  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 0.301      ; 2.758      ;
; 2.463  ; audio_outL[2]                  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 0.288      ; 2.751      ;
; 2.464  ; audio_outL[2]                  ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 0.089      ; 2.553      ;
; 2.468  ; audio_outL[2]                  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 0.286      ; 2.754      ;
+--------+--------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.120 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.261      ; 0.657      ;
; -0.120 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.261      ; 0.657      ;
; -0.120 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.261      ; 0.657      ;
; -0.120 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.261      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.533  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.536  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.803      ;
; 0.538  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.540  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.806      ;
; 0.720  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.986      ;
; 0.773  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.039      ;
; 0.777  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.043      ;
; 0.805  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.074      ;
; 0.835  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.101      ;
; 0.842  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.110      ;
; 0.996  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 1.188  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.457      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.221  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.228  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.259  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.281  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.547      ;
; 1.292  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.299  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.565      ;
; 1.330  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.597      ;
; 1.352  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.618      ;
; 1.363  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.629      ;
; 1.423  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.689      ;
; 1.434  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.700      ;
; 1.458  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.724      ;
; 1.490  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.756      ;
; 1.494  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.760      ;
; 1.529  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.795      ;
; 1.561  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.827      ;
; 1.565  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.831      ;
; 1.579  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.845      ;
; 1.600  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.866      ;
; 1.623  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.889      ;
; 1.632  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.898      ;
; 1.671  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.937      ;
; 1.703  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.969      ;
; 1.738  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.742  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.008      ;
; 1.742  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.008      ;
; 1.759  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.025      ;
; 1.759  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.025      ;
; 1.759  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.025      ;
; 1.759  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.025      ;
; 1.759  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.025      ;
; 1.759  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.025      ;
; 1.759  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.025      ;
; 1.774  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.040      ;
; 1.809  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.075      ;
; 1.831  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.831  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.831  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.831  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.831  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.831  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.831  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.831  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.852  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.118      ;
; 1.880  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.146      ;
; 1.951  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.217      ;
; 2.022  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.288      ;
; 2.085  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.351      ;
; 2.085  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.351      ;
; 2.085  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.351      ;
; 2.085  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.351      ;
; 2.085  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.351      ;
; 2.204  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.470      ;
; 2.204  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.470      ;
; 2.204  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.470      ;
; 2.204  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.470      ;
; 2.314  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.580      ;
; 2.314  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.580      ;
; 2.314  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.580      ;
; 2.314  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.580      ;
; 2.314  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.580      ;
; 2.314  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.580      ;
; 2.434  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.700      ;
; 2.565  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.831      ;
; 2.579  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.845      ;
; 2.831  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.097      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.560 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.826      ;
; 0.570 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.836      ;
; 0.661 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.927      ;
; 0.704 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.972      ;
; 0.723 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.991      ;
; 0.772 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.036      ;
; 0.779 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.790 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.056      ;
; 0.803 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.070      ;
; 0.820 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.086      ;
; 0.825 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.091      ;
; 0.833 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.844 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.110      ;
; 0.850 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.111      ;
; 0.851 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.117      ;
; 0.856 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.123      ;
; 0.863 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.129      ;
; 0.870 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.136      ;
; 0.883 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.149      ;
; 0.920 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.193      ;
; 0.938 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.202      ;
; 0.953 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.218      ;
; 0.954 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.219      ;
; 0.955 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.220      ;
; 0.956 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.221      ;
; 0.988 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.254      ;
; 0.989 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 1.246      ;
; 0.993 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.259      ;
; 0.994 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.255      ;
; 1.006 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.271      ;
; 1.027 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.293      ;
; 1.028 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.296      ;
; 1.052 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.316      ;
; 1.060 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.324      ;
; 1.061 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.328      ;
; 1.061 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.334      ;
; 1.065 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.329      ;
; 1.067 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.339      ;
; 1.067 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.337      ;
; 1.076 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.349      ;
; 1.082 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.342      ;
; 1.108 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.379      ;
; 1.115 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.388      ;
; 1.116 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.375      ;
; 1.118 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.385      ;
; 1.130 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.395      ;
; 1.132 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.393      ;
; 1.134 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.393      ;
; 1.135 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 1.392      ;
; 1.165 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.429      ;
; 1.216 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.480      ;
; 1.238 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.504      ;
; 1.240 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.506      ;
; 1.242 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.508      ;
; 1.243 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.509      ;
; 1.244 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.510      ;
; 1.245 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.511      ;
; 1.247 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.517      ;
; 1.260 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.526      ;
; 1.266 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.533      ;
; 1.266 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.537      ;
; 1.267 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.537      ;
; 1.267 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.537      ;
; 1.268 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.538      ;
; 1.269 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.535      ;
; 1.274 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.540      ;
; 1.282 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.542      ;
; 1.296 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.567      ;
; 1.300 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.559      ;
; 1.300 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.566      ;
; 1.301 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.565      ;
; 1.309 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.575      ;
; 1.313 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.575      ;
; 1.316 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.582      ;
; 1.325 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.589      ;
; 1.337 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.604      ;
; 1.340 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.606      ;
; 1.345 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.611      ;
; 1.363 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 1.622      ;
; 1.367 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.633      ;
; 1.367 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.633      ;
; 1.367 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.633      ;
; 1.367 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.633      ;
; 1.367 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.633      ;
; 1.371 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.637      ;
; 1.371 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.637      ;
; 1.378 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.642      ;
; 1.383 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.645      ;
; 1.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.657      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; 0.576 ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.781      ;
; 0.577 ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.782      ;
; 0.579 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.784      ;
; 0.581 ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.786      ;
; 0.582 ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.787      ;
; 0.582 ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.787      ;
; 0.584 ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.789      ;
; 0.720 ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.925      ;
; 0.721 ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.926      ;
; 0.723 ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.928      ;
; 0.724 ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 0.929      ;
; 1.068 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.071     ; 1.263      ;
; 1.077 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.782      ;
; 1.079 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.784      ;
; 1.080 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.785      ;
; 1.081 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.786      ;
; 1.084 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.789      ;
; 1.084 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.789      ;
; 1.159 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.061     ; 1.364      ;
; 1.194 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.066     ; 1.394      ;
; 1.194 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.066     ; 1.394      ;
; 1.195 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.066     ; 1.395      ;
; 1.219 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.924      ;
; 1.220 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.925      ;
; 1.221 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.926      ;
; 1.221 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.926      ;
; 1.222 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.927      ;
; 1.224 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 0.929      ;
; 1.369 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 1.074      ;
; 1.410 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.061     ; 1.115      ;
; 1.920 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.066     ; 1.620      ;
; 1.934 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.066     ; 1.634      ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
; -3.715 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.321      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -2.745 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -1.183     ; 2.098      ;
; -2.745 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -1.183     ; 2.098      ;
; -2.745 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -1.183     ; 2.098      ;
; -2.745 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -1.183     ; 2.098      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[0]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[1]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[2]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[3]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[4]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[5]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[6]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[7]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.286 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[8]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.785      ; 2.607      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[9]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[10] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[11] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[12] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[13] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[14] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[15] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[16] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
; -1.284 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[17] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.789      ; 2.609      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[9]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[10] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[11] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[12] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[13] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[14] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[15] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[16] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.054 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[17] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.789      ; 2.609      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[0]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[1]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[2]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[3]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[4]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[5]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[6]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[7]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 2.056 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[8]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.785      ; 2.607      ;
; 3.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -1.183     ; 2.098      ;
; 3.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -1.183     ; 2.098      ;
; 3.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -1.183     ; 2.098      ;
; 3.515 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -1.183     ; 2.098      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
; 3.490 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.321      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; SW[17]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; SW[17]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[0]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[0]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[0]~15|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[0]~15|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[0]~15|dataa         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[0]~15|dataa         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[10]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[10]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[10]~5|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[10]~5|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[10]~5|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[10]~5|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[11]|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[11]|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[11]~9|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[11]~9|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[11]~9|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[11]~9|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[12]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[12]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[12]~14|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[12]~14|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[12]~14|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[12]~14|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[13]|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[13]|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[13]~2|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[13]~2|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[13]~2|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[13]~2|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[14]|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[14]|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[14]~6|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[14]~6|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[14]~6|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[14]~6|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[15]|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[15]|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[15]~10|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[15]~10|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[15]~10|datab        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[15]~10|datab        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[1]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[1]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[1]~3|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[1]~3|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[1]~3|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[1]~3|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[2]~7|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[2]~7|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[2]~7|datab          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[2]~7|datab          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[3]~11|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[3]~11|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[3]~11|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[3]~11|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[4]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[4]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[4]~13|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[4]~13|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[4]~13|datad         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[9]  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.391 ; 4.391 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.162 ; 5.162 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.162 ; 5.162 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 4.346 ; 4.346 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; 1.539 ; 1.539 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -3.905 ; -3.905 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.642 ; -4.642 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.642 ; -4.642 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -3.326 ; -3.326 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; -1.144 ; -1.144 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.547 ; 11.547 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.497  ; 9.497  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.001  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_DACDAT     ; SW[17]                         ; 13.523 ; 13.523 ; Rise       ; SW[17]                         ;
; SRAM_DQ[*]     ; SW[17]                         ; 8.164  ; 8.164  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[0]    ; SW[17]                         ; 7.274  ; 7.274  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[1]    ; SW[17]                         ; 7.506  ; 7.506  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[2]    ; SW[17]                         ; 7.306  ; 7.306  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[3]    ; SW[17]                         ; 7.252  ; 7.252  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[4]    ; SW[17]                         ; 7.532  ; 7.532  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[5]    ; SW[17]                         ; 7.334  ; 7.334  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[6]    ; SW[17]                         ; 7.656  ; 7.656  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[7]    ; SW[17]                         ; 7.806  ; 7.806  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[8]    ; SW[17]                         ; 7.894  ; 7.894  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[9]    ; SW[17]                         ; 7.850  ; 7.850  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[10]   ; SW[17]                         ; 7.732  ; 7.732  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[11]   ; SW[17]                         ; 7.915  ; 7.915  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[12]   ; SW[17]                         ; 7.999  ; 7.999  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[13]   ; SW[17]                         ; 8.122  ; 8.122  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[14]   ; SW[17]                         ; 7.797  ; 7.797  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[15]   ; SW[17]                         ; 8.164  ; 8.164  ; Rise       ; SW[17]                         ;
; AUD_DACDAT     ; SW[17]                         ; 13.523 ; 13.523 ; Fall       ; SW[17]                         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 5.508  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 13.749 ; 13.749 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 5.508  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.508  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 13.644 ; 13.644 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.508  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.686  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.686  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 12.577 ; 12.577 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 7.639  ; 7.639  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 7.494  ; 7.494  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 7.491  ; 7.491  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 7.468  ; 7.468  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 7.469  ; 7.469  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 7.486  ; 7.486  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 7.489  ; 7.489  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 7.486  ; 7.486  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 7.487  ; 7.487  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 7.262  ; 7.262  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 7.218  ; 7.218  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 7.206  ; 7.206  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 7.218  ; 7.218  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 7.207  ; 7.207  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 7.248  ; 7.248  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 7.406  ; 7.406  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 7.405  ; 7.405  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 7.454  ; 7.454  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 7.639  ; 7.639  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.973  ; 8.001  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.497  ; 9.497  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.001  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_DACDAT     ; SW[17]                         ; 13.523 ; 13.523 ; Rise       ; SW[17]                         ;
; SRAM_DQ[*]     ; SW[17]                         ; 7.252  ; 7.252  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[0]    ; SW[17]                         ; 7.274  ; 7.274  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[1]    ; SW[17]                         ; 7.506  ; 7.506  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[2]    ; SW[17]                         ; 7.306  ; 7.306  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[3]    ; SW[17]                         ; 7.252  ; 7.252  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[4]    ; SW[17]                         ; 7.532  ; 7.532  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[5]    ; SW[17]                         ; 7.334  ; 7.334  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[6]    ; SW[17]                         ; 7.656  ; 7.656  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[7]    ; SW[17]                         ; 7.806  ; 7.806  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[8]    ; SW[17]                         ; 7.894  ; 7.894  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[9]    ; SW[17]                         ; 7.850  ; 7.850  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[10]   ; SW[17]                         ; 7.732  ; 7.732  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[11]   ; SW[17]                         ; 7.915  ; 7.915  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[12]   ; SW[17]                         ; 7.999  ; 7.999  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[13]   ; SW[17]                         ; 8.122  ; 8.122  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[14]   ; SW[17]                         ; 7.797  ; 7.797  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[15]   ; SW[17]                         ; 8.164  ; 8.164  ; Rise       ; SW[17]                         ;
; AUD_DACDAT     ; SW[17]                         ; 13.523 ; 13.523 ; Fall       ; SW[17]                         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 5.508  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 8.691  ; 8.691  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 5.508  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.508  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 8.691  ; 8.691  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.508  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.686  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.686  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 9.990  ; 9.990  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 7.206  ; 7.206  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 7.494  ; 7.494  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 7.491  ; 7.491  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 7.468  ; 7.468  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 7.469  ; 7.469  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 7.486  ; 7.486  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 7.489  ; 7.489  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 7.486  ; 7.486  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 7.487  ; 7.487  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 7.262  ; 7.262  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 7.218  ; 7.218  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 7.206  ; 7.206  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 7.218  ; 7.218  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 7.207  ; 7.207  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 7.248  ; 7.248  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 7.406  ; 7.406  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 7.405  ; 7.405  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 7.454  ; 7.454  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 7.639  ; 7.639  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SRAM_DQ[0]  ; AUD_DACDAT  ; 13.484 ;        ;        ; 13.484 ;
; SRAM_DQ[1]  ; AUD_DACDAT  ; 13.723 ;        ;        ; 13.723 ;
; SRAM_DQ[2]  ; AUD_DACDAT  ; 14.284 ; 14.284 ; 14.284 ; 14.284 ;
; SRAM_DQ[3]  ; AUD_DACDAT  ; 14.541 ; 14.541 ; 14.541 ; 14.541 ;
; SRAM_DQ[4]  ; AUD_DACDAT  ; 14.265 ; 14.265 ; 14.265 ; 14.265 ;
; SRAM_DQ[5]  ; AUD_DACDAT  ; 14.571 ; 14.571 ; 14.571 ; 14.571 ;
; SRAM_DQ[6]  ; AUD_DACDAT  ; 14.819 ; 14.819 ; 14.819 ; 14.819 ;
; SRAM_DQ[7]  ; AUD_DACDAT  ; 14.702 ; 14.702 ; 14.702 ; 14.702 ;
; SRAM_DQ[8]  ; AUD_DACDAT  ; 13.767 ;        ;        ; 13.767 ;
; SRAM_DQ[9]  ; AUD_DACDAT  ; 14.066 ;        ;        ; 14.066 ;
; SRAM_DQ[10] ; AUD_DACDAT  ; 15.961 ; 15.961 ; 15.961 ; 15.961 ;
; SRAM_DQ[11] ; AUD_DACDAT  ; 15.457 ; 15.457 ; 15.457 ; 15.457 ;
; SRAM_DQ[12] ; AUD_DACDAT  ; 14.573 ; 14.573 ; 14.573 ; 14.573 ;
; SRAM_DQ[13] ; AUD_DACDAT  ; 14.832 ; 14.832 ; 14.832 ; 14.832 ;
; SRAM_DQ[14] ; AUD_DACDAT  ; 15.989 ; 15.989 ; 15.989 ; 15.989 ;
; SRAM_DQ[15] ; AUD_DACDAT  ; 15.189 ; 15.189 ; 15.189 ; 15.189 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SRAM_DQ[0]  ; AUD_DACDAT  ; 13.484 ;        ;        ; 13.484 ;
; SRAM_DQ[1]  ; AUD_DACDAT  ; 13.723 ;        ;        ; 13.723 ;
; SRAM_DQ[2]  ; AUD_DACDAT  ; 14.284 ; 14.284 ; 14.284 ; 14.284 ;
; SRAM_DQ[3]  ; AUD_DACDAT  ; 14.541 ; 14.541 ; 14.541 ; 14.541 ;
; SRAM_DQ[4]  ; AUD_DACDAT  ; 14.265 ; 14.265 ; 14.265 ; 14.265 ;
; SRAM_DQ[5]  ; AUD_DACDAT  ; 14.571 ; 14.571 ; 14.571 ; 14.571 ;
; SRAM_DQ[6]  ; AUD_DACDAT  ; 14.819 ; 14.819 ; 14.819 ; 14.819 ;
; SRAM_DQ[7]  ; AUD_DACDAT  ; 14.702 ; 14.702 ; 14.702 ; 14.702 ;
; SRAM_DQ[8]  ; AUD_DACDAT  ; 13.767 ;        ;        ; 13.767 ;
; SRAM_DQ[9]  ; AUD_DACDAT  ; 14.066 ;        ;        ; 14.066 ;
; SRAM_DQ[10] ; AUD_DACDAT  ; 15.961 ; 15.961 ; 15.961 ; 15.961 ;
; SRAM_DQ[11] ; AUD_DACDAT  ; 15.457 ; 15.457 ; 15.457 ; 15.457 ;
; SRAM_DQ[12] ; AUD_DACDAT  ; 14.573 ; 14.573 ; 14.573 ; 14.573 ;
; SRAM_DQ[13] ; AUD_DACDAT  ; 14.832 ; 14.832 ; 14.832 ; 14.832 ;
; SRAM_DQ[14] ; AUD_DACDAT  ; 15.989 ; 15.989 ; 15.989 ; 15.989 ;
; SRAM_DQ[15] ; AUD_DACDAT  ; 15.189 ; 15.189 ; 15.189 ; 15.189 ;
+-------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; SW[17]     ; 8.876 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 9.915 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 9.920 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 9.916 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 9.896 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 9.587 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 9.587 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 9.587 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 9.319 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 9.368 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 9.368 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 9.365 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 9.365 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 9.349 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 9.349 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 8.876 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 8.876 ;      ; Rise       ; SW[17]          ;
; SRAM_DQ[*]   ; SW[17]     ; 8.876 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 9.915 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 9.920 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 9.916 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 9.896 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 9.587 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 9.587 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 9.587 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 9.319 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 9.368 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 9.368 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 9.365 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 9.365 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 9.349 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 9.349 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 8.876 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 8.876 ;      ; Fall       ; SW[17]          ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; SW[17]     ; 8.876 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 9.915 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 9.920 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 9.916 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 9.896 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 9.587 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 9.587 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 9.587 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 9.319 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 9.368 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 9.368 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 9.365 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 9.365 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 9.349 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 9.349 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 8.876 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 8.876 ;      ; Rise       ; SW[17]          ;
; SRAM_DQ[*]   ; SW[17]     ; 8.876 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 9.915 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 9.920 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 9.916 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 9.896 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 9.587 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 9.587 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 9.587 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 9.319 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 9.368 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 9.368 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 9.365 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 9.365 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 9.349 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 9.349 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 8.876 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 8.876 ;      ; Fall       ; SW[17]          ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; SW[17]     ; 8.876     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 9.915     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 9.920     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 9.916     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 9.896     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 9.587     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 9.587     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 9.587     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 9.319     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 9.368     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 9.368     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 9.365     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 9.365     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 9.349     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 9.349     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 8.876     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 8.876     ;           ; Rise       ; SW[17]          ;
; SRAM_DQ[*]   ; SW[17]     ; 8.876     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 9.915     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 9.920     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 9.916     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 9.896     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 9.587     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 9.587     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 9.587     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 9.319     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 9.368     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 9.368     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 9.365     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 9.365     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 9.349     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 9.349     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 8.876     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 8.876     ;           ; Fall       ; SW[17]          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; SW[17]     ; 8.876     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 9.915     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 9.920     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 9.916     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 9.896     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 9.587     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 9.587     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 9.587     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 9.319     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 9.368     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 9.368     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 9.365     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 9.365     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 9.349     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 9.349     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 8.876     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 8.876     ;           ; Rise       ; SW[17]          ;
; SRAM_DQ[*]   ; SW[17]     ; 8.876     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 9.915     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 9.920     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 9.916     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 9.896     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 9.587     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 9.587     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 9.587     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 9.319     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 9.368     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 9.368     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 9.365     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 9.365     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 9.349     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 9.349     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 8.876     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 8.876     ;           ; Fall       ; SW[17]          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; SW[17]                         ; -1.954 ; -28.079       ;
; CLOCK_50                       ; -0.781 ; -18.212       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.464 ; -16.644       ;
; audio_clock:u4|LRCK_1X         ; -0.304 ; -0.724        ;
; audio_clock:u4|oAUD_BCK        ; -0.263 ; -1.064        ;
; p1|altpll_component|pll|clk[1] ; -0.167 ; -0.334        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.572 ; -1.572        ;
; audio_clock:u4|oAUD_BCK        ; -1.505 ; -45.884       ;
; SW[17]                         ; -0.863 ; -12.753       ;
; p1|altpll_component|pll|clk[1] ; 0.052  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.274  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -2.355 ; -32.970       ;
; audio_clock:u4|oAUD_BCK        ; -1.449 ; -13.761       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 1.322 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 2.240 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; SW[17]                         ; -1.222 ; -1.222        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -54.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -32.000       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                              ;
+--------+----------------+-------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                       ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.954 ; audio_outR[2]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.221     ; 1.733      ;
; -1.889 ; audio_outR[2]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.161     ; 1.753      ;
; -1.874 ; audio_outR[2]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.230     ; 1.752      ;
; -1.872 ; audio_outR[13] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.224     ; 1.648      ;
; -1.862 ; audio_outR[6]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.224     ; 1.638      ;
; -1.848 ; audio_outR[9]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.224     ; 1.624      ;
; -1.846 ; audio_outR[14] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.224     ; 1.622      ;
; -1.810 ; audio_outR[2]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.144     ; 1.693      ;
; -1.807 ; audio_outR[13] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.164     ; 1.668      ;
; -1.801 ; audio_outR[3]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.221     ; 1.580      ;
; -1.799 ; audio_outR[10] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.224     ; 1.575      ;
; -1.797 ; audio_outR[6]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.164     ; 1.658      ;
; -1.793 ; audio_outR[0]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.221     ; 1.572      ;
; -1.792 ; audio_outR[13] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.233     ; 1.667      ;
; -1.784 ; audio_outR[2]  ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.137     ; 1.753      ;
; -1.783 ; audio_outR[9]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.164     ; 1.644      ;
; -1.782 ; audio_outR[6]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.233     ; 1.657      ;
; -1.781 ; audio_outR[14] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.164     ; 1.642      ;
; -1.779 ; audio_outR[2]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.151     ; 1.664      ;
; -1.777 ; audio_outR[2]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.139     ; 1.667      ;
; -1.768 ; audio_outR[9]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.233     ; 1.643      ;
; -1.766 ; audio_outR[14] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.233     ; 1.641      ;
; -1.754 ; audio_outR[2]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.130     ; 1.661      ;
; -1.736 ; audio_outR[3]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.161     ; 1.600      ;
; -1.734 ; audio_outR[10] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.164     ; 1.595      ;
; -1.729 ; audio_outR[2]  ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.202     ; 1.672      ;
; -1.728 ; audio_outR[0]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.161     ; 1.592      ;
; -1.728 ; audio_outR[13] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.147     ; 1.608      ;
; -1.726 ; audio_outR[2]  ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.198     ; 1.673      ;
; -1.721 ; audio_outR[3]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.230     ; 1.599      ;
; -1.719 ; audio_outR[10] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.233     ; 1.594      ;
; -1.718 ; audio_outR[6]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.147     ; 1.598      ;
; -1.713 ; audio_outR[0]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.230     ; 1.591      ;
; -1.712 ; audio_outR[7]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.224     ; 1.488      ;
; -1.710 ; audio_outR[2]  ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.251     ; 1.570      ;
; -1.704 ; audio_outR[9]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.147     ; 1.584      ;
; -1.702 ; audio_outR[13] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.140     ; 1.668      ;
; -1.702 ; audio_outR[14] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.147     ; 1.582      ;
; -1.698 ; audio_outR[4]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.224     ; 1.474      ;
; -1.697 ; audio_outR[13] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.154     ; 1.579      ;
; -1.695 ; audio_outR[13] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.142     ; 1.582      ;
; -1.694 ; audio_outR[2]  ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.178     ; 1.675      ;
; -1.692 ; audio_outR[6]  ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.140     ; 1.658      ;
; -1.687 ; audio_outR[6]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.154     ; 1.569      ;
; -1.685 ; audio_outR[6]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.142     ; 1.572      ;
; -1.679 ; audio_outR[15] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.226     ; 1.453      ;
; -1.678 ; audio_outR[9]  ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.140     ; 1.644      ;
; -1.676 ; audio_outR[14] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.140     ; 1.642      ;
; -1.673 ; audio_outR[9]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.154     ; 1.555      ;
; -1.672 ; audio_outR[13] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.133     ; 1.576      ;
; -1.671 ; audio_outR[14] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.154     ; 1.553      ;
; -1.671 ; audio_outR[9]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.142     ; 1.558      ;
; -1.669 ; audio_outR[14] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.142     ; 1.556      ;
; -1.666 ; audio_outR[2]  ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.161     ; 1.665      ;
; -1.662 ; audio_outR[6]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.133     ; 1.566      ;
; -1.657 ; audio_outR[3]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.144     ; 1.540      ;
; -1.655 ; audio_outR[10] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.147     ; 1.535      ;
; -1.649 ; audio_outR[0]  ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.144     ; 1.532      ;
; -1.648 ; audio_outR[2]  ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.142     ; 1.664      ;
; -1.648 ; audio_outR[9]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.133     ; 1.552      ;
; -1.647 ; audio_outR[2]  ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.146     ; 1.660      ;
; -1.647 ; audio_outR[7]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.164     ; 1.508      ;
; -1.647 ; audio_outR[13] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.205     ; 1.587      ;
; -1.646 ; audio_outR[14] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.133     ; 1.550      ;
; -1.644 ; audio_outR[13] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.201     ; 1.588      ;
; -1.638 ; audio_outR[2]  ; audio_converter:u5|mem_in[12] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.119     ; 1.746      ;
; -1.638 ; audio_outR[1]  ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.221     ; 1.417      ;
; -1.637 ; audio_outR[6]  ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.205     ; 1.577      ;
; -1.634 ; audio_outR[6]  ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.201     ; 1.578      ;
; -1.633 ; audio_outR[4]  ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.164     ; 1.494      ;
; -1.632 ; audio_outR[7]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.233     ; 1.507      ;
; -1.631 ; audio_outR[11] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.226     ; 1.405      ;
; -1.631 ; audio_outR[3]  ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.137     ; 1.600      ;
; -1.629 ; audio_outR[10] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.140     ; 1.595      ;
; -1.628 ; audio_outR[13] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.254     ; 1.485      ;
; -1.626 ; audio_outR[3]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.151     ; 1.511      ;
; -1.624 ; audio_outR[3]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.139     ; 1.514      ;
; -1.624 ; audio_outR[10] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.154     ; 1.506      ;
; -1.623 ; audio_outR[0]  ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.137     ; 1.592      ;
; -1.623 ; audio_outR[9]  ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.205     ; 1.563      ;
; -1.622 ; audio_outR[10] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.142     ; 1.509      ;
; -1.621 ; audio_outR[14] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.205     ; 1.561      ;
; -1.620 ; audio_outR[9]  ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.201     ; 1.564      ;
; -1.618 ; audio_outR[4]  ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.233     ; 1.493      ;
; -1.618 ; audio_outR[0]  ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.151     ; 1.503      ;
; -1.618 ; audio_outR[6]  ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.254     ; 1.475      ;
; -1.618 ; audio_outR[14] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.201     ; 1.562      ;
; -1.616 ; audio_outR[0]  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.139     ; 1.506      ;
; -1.614 ; audio_outR[15] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.166     ; 1.473      ;
; -1.612 ; audio_outR[13] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.181     ; 1.590      ;
; -1.604 ; audio_outR[9]  ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.254     ; 1.461      ;
; -1.602 ; audio_outR[6]  ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.181     ; 1.580      ;
; -1.602 ; audio_outR[14] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.254     ; 1.459      ;
; -1.601 ; audio_outR[3]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.130     ; 1.508      ;
; -1.599 ; audio_outR[15] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.235     ; 1.472      ;
; -1.599 ; audio_outR[10] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.133     ; 1.503      ;
; -1.593 ; audio_outR[0]  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.130     ; 1.500      ;
; -1.588 ; audio_outR[9]  ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.181     ; 1.566      ;
; -1.586 ; audio_outR[14] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.181     ; 1.564      ;
; -1.584 ; audio_outR[13] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|LRCK_1X ; SW[17]      ; 0.500        ; -0.164     ; 1.580      ;
+--------+----------------+-------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.781 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.813      ;
; -0.781 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.813      ;
; -0.781 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.813      ;
; -0.781 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.813      ;
; -0.781 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.813      ;
; -0.781 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.813      ;
; -0.781 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.813      ;
; -0.761 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.793      ;
; -0.761 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.793      ;
; -0.761 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.793      ;
; -0.761 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.793      ;
; -0.761 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.793      ;
; -0.761 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.793      ;
; -0.761 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.793      ;
; -0.720 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.720 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.752      ;
; -0.716 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.746      ;
; -0.716 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.746      ;
; -0.716 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.746      ;
; -0.716 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.746      ;
; -0.716 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.746      ;
; -0.716 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.746      ;
; -0.716 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.746      ;
; -0.689 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.721      ;
; -0.689 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.721      ;
; -0.689 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.721      ;
; -0.689 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.721      ;
; -0.689 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.721      ;
; -0.689 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.721      ;
; -0.689 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.721      ;
; -0.683 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.715      ;
; -0.683 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.715      ;
; -0.683 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.715      ;
; -0.683 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.715      ;
; -0.683 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.715      ;
; -0.683 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.715      ;
; -0.683 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.715      ;
; -0.643 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.633 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.663      ;
; -0.633 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.663      ;
; -0.632 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.623 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.655      ;
; -0.620 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.650      ;
; -0.620 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.650      ;
; -0.573 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.603      ;
; -0.573 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.603      ;
; -0.573 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.603      ;
; -0.573 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.603      ;
; -0.573 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.603      ;
; -0.573 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.603      ;
; -0.573 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.603      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
; -0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.605      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.495      ;
; -0.456 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.487      ;
; -0.453 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.484      ;
; -0.430 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.459      ;
; -0.430 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.459      ;
; -0.430 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.459      ;
; -0.423 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.450      ;
; -0.423 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.450      ;
; -0.423 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.450      ;
; -0.423 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.450      ;
; -0.417 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.447      ;
; -0.417 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.447      ;
; -0.417 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.451      ;
; -0.407 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.441      ;
; -0.386 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.413      ;
; -0.386 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.413      ;
; -0.386 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.413      ;
; -0.379 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.404      ;
; -0.379 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.404      ;
; -0.379 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.404      ;
; -0.379 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.404      ;
; -0.377 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.414      ;
; -0.377 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.414      ;
; -0.377 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.005      ; 1.414      ;
; -0.373 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.401      ;
; -0.373 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.401      ;
; -0.368 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.395      ;
; -0.368 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.395      ;
; -0.368 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.395      ;
; -0.361 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.386      ;
; -0.361 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.386      ;
; -0.361 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.386      ;
; -0.361 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.386      ;
; -0.355 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.383      ;
; -0.355 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.383      ;
; -0.353 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.380      ;
; -0.353 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.380      ;
; -0.353 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.380      ;
; -0.349 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.383      ;
; -0.346 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.371      ;
; -0.346 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.371      ;
; -0.346 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.371      ;
; -0.346 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.371      ;
; -0.340 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.368      ;
; -0.340 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.368      ;
; -0.334 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.369      ;
; -0.333 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.368      ;
; -0.333 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.368      ;
; -0.333 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.368      ;
; -0.323 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.322 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.354      ;
; -0.319 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.350      ;
; -0.319 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.350      ;
; -0.319 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.350      ;
; -0.319 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.350      ;
; -0.319 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.350      ;
; -0.319 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.350      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.346      ;
; -0.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.349      ;
; -0.315 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.350      ;
; -0.315 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.350      ;
; -0.315 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.350      ;
; -0.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.312 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.341      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.301 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.333      ;
; -0.301 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.333      ;
; -0.300 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.335      ;
; -0.300 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.335      ;
; -0.300 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 1.335      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; -0.304 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.040     ; 0.796      ;
; -0.294 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.040     ; 0.786      ;
; -0.068 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.563      ;
; -0.058 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.553      ;
; 0.015  ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.480      ;
; 0.018  ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.477      ;
; 0.018  ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.477      ;
; 0.018  ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.477      ;
; 0.018  ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.477      ;
; 0.019  ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.476      ;
; 0.101  ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.394      ;
; 0.102  ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.393      ;
; 0.103  ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.392      ;
; 0.104  ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.391      ;
; 0.104  ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.391      ;
; 0.106  ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.037     ; 0.389      ;
; 0.303  ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.040     ; 0.689      ;
; 0.304  ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.040     ; 0.688      ;
; 0.305  ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.040     ; 0.687      ;
; 0.321  ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.674      ;
; 0.379  ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.045     ; 0.608      ;
; 0.513  ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.482      ;
; 0.516  ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.479      ;
; 0.518  ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.477      ;
; 0.519  ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.476      ;
; 0.601  ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.394      ;
; 0.602  ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.393      ;
; 0.603  ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.392      ;
; 0.603  ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.392      ;
; 0.604  ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.391      ;
; 0.605  ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.390      ;
; 0.606  ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; -0.037     ; 0.389      ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.263 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.299      ;
; -0.249 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.285      ;
; -0.213 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.249      ;
; -0.193 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.229      ;
; -0.187 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.219      ;
; -0.180 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.212      ;
; -0.178 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.210      ;
; -0.169 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.205      ;
; -0.155 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.191      ;
; -0.143 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.179      ;
; -0.134 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.170      ;
; -0.124 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.160      ;
; -0.120 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.156      ;
; -0.119 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.155      ;
; -0.099 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.135      ;
; -0.099 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.135      ;
; -0.093 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.125      ;
; -0.085 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.121      ;
; -0.084 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.120      ;
; -0.076 ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.112      ;
; -0.065 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.097      ;
; -0.064 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.100      ;
; -0.064 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.100      ;
; -0.052 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.084      ;
; -0.050 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.086      ;
; -0.049 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.085      ;
; -0.049 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.085      ;
; -0.049 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.081      ;
; -0.041 ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.077      ;
; -0.030 ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.066      ;
; -0.029 ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.065      ;
; -0.029 ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.065      ;
; -0.015 ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.051      ;
; -0.014 ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.050      ;
; -0.014 ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.050      ;
; -0.001 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[13] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.354      ; 0.887      ;
; -0.001 ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[4]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.354      ; 0.887      ;
; -0.001 ; audio_converter:u5|SEL_Add[8]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.037      ;
; 0.000  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[14] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.354      ; 0.886      ;
; 0.000  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[5]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.354      ; 0.886      ;
; 0.001  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[0]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.890      ;
; 0.001  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[1]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.890      ;
; 0.002  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[7]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.354      ; 0.884      ;
; 0.004  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[3]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.887      ;
; 0.005  ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.031      ;
; 0.006  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[10] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.354      ; 0.880      ;
; 0.006  ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.030      ;
; 0.006  ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.030      ;
; 0.008  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[9]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 0.879      ;
; 0.009  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[6]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.354      ; 0.877      ;
; 0.009  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[11] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 0.878      ;
; 0.010  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[9]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.354      ; 0.876      ;
; 0.010  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[7]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 0.877      ;
; 0.018  ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.018      ;
; 0.019  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[4]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.872      ;
; 0.020  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[8]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.871      ;
; 0.020  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[13] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.356      ; 0.868      ;
; 0.020  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[15] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.356      ; 0.868      ;
; 0.020  ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.016      ;
; 0.021  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[5]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.360      ; 0.871      ;
; 0.021  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[2]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.360      ; 0.871      ;
; 0.021  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[10] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.360      ; 0.871      ;
; 0.021  ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.015      ;
; 0.021  ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 1.015      ;
; 0.022  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[12] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.869      ;
; 0.023  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[6]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.360      ; 0.869      ;
; 0.027  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inL[14] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.360      ; 0.865      ;
; 0.040  ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.996      ;
; 0.041  ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.995      ;
; 0.041  ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.995      ;
; 0.053  ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.983      ;
; 0.053  ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.983      ;
; 0.054  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[3]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.351      ; 0.829      ;
; 0.054  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[2]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.351      ; 0.829      ;
; 0.055  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[1]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.351      ; 0.828      ;
; 0.055  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.977      ;
; 0.055  ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.981      ;
; 0.056  ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.980      ;
; 0.056  ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.980      ;
; 0.058  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.974      ;
; 0.060  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.972      ;
; 0.075  ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.961      ;
; 0.076  ; audio_converter:u5|SEL_Add[1]  ; audio_converter:u5|SEL_Add[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.960      ;
; 0.076  ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.960      ;
; 0.082  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[8]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.356      ; 0.806      ;
; 0.083  ; audio_converter:u5|SEL_Add[9]  ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.949      ;
; 0.088  ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.948      ;
; 0.088  ; audio_converter:u5|SEL_Add[6]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.948      ;
; 0.089  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[12] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.802      ;
; 0.090  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[11] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.801      ;
; 0.090  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[15] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.801      ;
; 0.090  ; audio_converter:u5|SEL_Add[0]  ; audio_converter:u5|SEL_Add[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.946      ;
; 0.091  ; audio_converter:u5|SEL_Add[4]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.945      ;
; 0.091  ; audio_converter:u5|SEL_Add[2]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.945      ;
; 0.092  ; Reset_Delay:r0|oRESET          ; audio_converter:u5|AUD_inR[0]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 0.799      ;
; 0.093  ; audio_converter:u5|SEL_Add[8]  ; audio_converter:u5|SEL_Add[16] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.943      ;
; 0.110  ; audio_converter:u5|SEL_Add[5]  ; audio_converter:u5|SEL_Add[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.926      ;
; 0.111  ; audio_converter:u5|SEL_Add[3]  ; audio_converter:u5|SEL_Add[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.925      ;
; 0.118  ; audio_converter:u5|SEL_Add[10] ; audio_converter:u5|SEL_Add[17] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.914      ;
; 0.123  ; audio_converter:u5|SEL_Add[7]  ; audio_converter:u5|SEL_Add[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 0.913      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.167 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.022      ; 0.367      ;
; -0.167 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.022      ; 0.367      ;
; -0.167 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.022      ; 0.367      ;
; -0.167 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.022      ; 0.367      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 53.964 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.623      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.037 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.550      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.067 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.520      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.139 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.448      ;
; 54.221 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.366      ;
; 54.294 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.293      ;
; 54.324 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.263      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.352 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.396 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.191      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.426 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.161      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.468 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.119      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.563 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.024      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.598 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.989      ;
; 54.609 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.978      ;
; 54.683 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.904      ;
; 54.725 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.862      ;
; 54.985 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.602      ;
; 55.056 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.531      ;
; 55.065 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.522      ;
; 55.065 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.522      ;
; 55.068 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.519      ;
; 55.073 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.514      ;
; 55.183 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.404      ;
; 55.185 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.402      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.572 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.646      ; 0.367      ;
; -1.072 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.646      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.353  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.367  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.374  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.491  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.505  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.514  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.517  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.526  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.535  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.540  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.549  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.704      ;
; 0.561  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.565  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.570  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.002      ; 0.724      ;
; 0.570  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.575  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.584  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.587  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.596  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.596  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.505 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 0.815      ;
; -1.503 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 0.817      ;
; -1.503 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 0.817      ;
; -1.502 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 0.818      ;
; -1.495 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.024      ; 0.822      ;
; -1.468 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.019      ; 0.844      ;
; -1.467 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.019      ; 0.845      ;
; -1.467 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.019      ; 0.845      ;
; -1.423 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.022      ; 0.892      ;
; -1.422 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.022      ; 0.893      ;
; -1.419 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.022      ; 0.896      ;
; -1.415 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.022      ; 0.900      ;
; -1.413 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.022      ; 0.902      ;
; -1.413 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.022      ; 0.902      ;
; -1.412 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.022      ; 0.903      ;
; -1.412 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.022      ; 0.903      ;
; -1.242 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.028      ; 1.079      ;
; -1.238 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.028      ; 1.083      ;
; -1.237 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 1.083      ;
; -1.236 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.028      ; 1.085      ;
; -1.236 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.028      ; 1.085      ;
; -1.236 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.028      ; 1.085      ;
; -1.235 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 1.085      ;
; -1.235 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.024      ; 1.082      ;
; -1.235 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.024      ; 1.082      ;
; -1.234 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 1.086      ;
; -1.225 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.023      ; 1.091      ;
; -1.224 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.023      ; 1.092      ;
; -1.223 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.023      ; 1.093      ;
; -1.219 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 1.101      ;
; -1.216 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 1.104      ;
; -1.216 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.027      ; 1.104      ;
; -1.005 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 0.815      ;
; -1.003 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 0.817      ;
; -1.003 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 0.817      ;
; -1.002 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 0.818      ;
; -0.995 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.024      ; 0.822      ;
; -0.968 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.019      ; 0.844      ;
; -0.967 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.019      ; 0.845      ;
; -0.967 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.019      ; 0.845      ;
; -0.923 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.022      ; 0.892      ;
; -0.922 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.022      ; 0.893      ;
; -0.919 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.022      ; 0.896      ;
; -0.915 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.022      ; 0.900      ;
; -0.913 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.022      ; 0.902      ;
; -0.913 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.022      ; 0.902      ;
; -0.912 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.022      ; 0.903      ;
; -0.912 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.022      ; 0.903      ;
; -0.742 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.028      ; 1.079      ;
; -0.738 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.028      ; 1.083      ;
; -0.737 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 1.083      ;
; -0.736 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.028      ; 1.085      ;
; -0.736 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.028      ; 1.085      ;
; -0.736 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.028      ; 1.085      ;
; -0.735 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 1.085      ;
; -0.735 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.024      ; 1.082      ;
; -0.735 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.024      ; 1.082      ;
; -0.734 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 1.086      ;
; -0.725 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.023      ; 1.091      ;
; -0.724 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.023      ; 1.092      ;
; -0.723 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.023      ; 1.093      ;
; -0.719 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 1.101      ;
; -0.716 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 1.104      ;
; -0.716 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.027      ; 1.104      ;
; -0.538 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 0.847      ;
; -0.431 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 0.954      ;
; -0.402 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 0.983      ;
; -0.394 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.230      ; 0.988      ;
; -0.380 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.005      ;
; -0.371 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.239      ; 1.020      ;
; -0.361 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Add[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.234      ; 1.025      ;
; -0.358 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.239      ; 1.033      ;
; -0.342 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.239      ; 1.049      ;
; -0.337 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.230      ; 1.045      ;
; -0.326 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.234      ; 1.060      ;
; -0.319 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.066      ;
; -0.319 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.239      ; 1.072      ;
; -0.315 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.239      ; 1.076      ;
; -0.313 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.239      ; 1.078      ;
; -0.313 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.239      ; 1.078      ;
; -0.294 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.234      ; 1.092      ;
; -0.291 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.239      ; 1.100      ;
; -0.287 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.234      ; 1.099      ;
; -0.285 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.238      ; 1.105      ;
; -0.283 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.102      ;
; -0.282 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.230      ; 1.100      ;
; -0.281 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.235      ; 1.106      ;
; -0.281 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.104      ;
; -0.277 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.234      ; 1.109      ;
; -0.276 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.109      ;
; -0.276 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.109      ;
; -0.276 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.234      ; 1.110      ;
; -0.275 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.234      ; 1.111      ;
; -0.273 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.112      ;
; -0.272 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.113      ;
; -0.271 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.114      ;
; -0.271 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.234      ; 1.115      ;
; -0.270 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.235      ; 1.117      ;
; -0.269 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.116      ;
; -0.269 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.233      ; 1.116      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                ;
+--------+--------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.863 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.852      ; 1.130      ;
; -0.848 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.843      ; 1.136      ;
; -0.848 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.840      ; 1.133      ;
; -0.848 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.836      ; 1.129      ;
; -0.839 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.831      ; 1.133      ;
; -0.833 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.731      ; 1.039      ;
; -0.828 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.821      ; 1.134      ;
; -0.817 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.838      ; 1.162      ;
; -0.801 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.804      ; 1.144      ;
; -0.789 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[12] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.863      ; 1.215      ;
; -0.783 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.784      ; 1.142      ;
; -0.780 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.780      ; 1.141      ;
; -0.764 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.845      ; 1.222      ;
; -0.740 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.821      ; 1.222      ;
; -0.700 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.761      ; 1.202      ;
; -0.672 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; 1.752      ; 1.221      ;
; -0.363 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.852      ; 1.130      ;
; -0.348 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.843      ; 1.136      ;
; -0.348 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.840      ; 1.133      ;
; -0.348 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.836      ; 1.129      ;
; -0.339 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.831      ; 1.133      ;
; -0.333 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.731      ; 1.039      ;
; -0.328 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.821      ; 1.134      ;
; -0.317 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.838      ; 1.162      ;
; -0.301 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.804      ; 1.144      ;
; -0.289 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[12] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.863      ; 1.215      ;
; -0.283 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.784      ; 1.142      ;
; -0.280 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[14] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.780      ; 1.141      ;
; -0.264 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.845      ; 1.222      ;
; -0.240 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[11] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.821      ; 1.222      ;
; -0.200 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.761      ; 1.202      ;
; -0.172 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|mem_in[10] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; -0.500       ; 1.752      ; 1.221      ;
; 0.648  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.063      ; 1.211      ;
; 0.663  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.054      ; 1.217      ;
; 0.663  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.051      ; 1.214      ;
; 0.663  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.047      ; 1.210      ;
; 0.672  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.042      ; 1.214      ;
; 0.678  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.942      ; 1.120      ;
; 0.683  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.032      ; 1.215      ;
; 0.694  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.049      ; 1.243      ;
; 0.702  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.063      ; 1.265      ;
; 0.710  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.015      ; 1.225      ;
; 0.717  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.054      ; 1.271      ;
; 0.717  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.051      ; 1.268      ;
; 0.717  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.047      ; 1.264      ;
; 0.722  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[12] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.074      ; 1.296      ;
; 0.726  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.042      ; 1.268      ;
; 0.728  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.995      ; 1.223      ;
; 0.731  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.991      ; 1.222      ;
; 0.732  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.942      ; 1.174      ;
; 0.735  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.063      ; 1.298      ;
; 0.737  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.032      ; 1.269      ;
; 0.747  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.056      ; 1.303      ;
; 0.748  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.049      ; 1.297      ;
; 0.750  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.054      ; 1.304      ;
; 0.750  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.051      ; 1.301      ;
; 0.750  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.047      ; 1.297      ;
; 0.759  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.042      ; 1.301      ;
; 0.764  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.015      ; 1.279      ;
; 0.765  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.942      ; 1.207      ;
; 0.770  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.032      ; 1.302      ;
; 0.771  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.032      ; 1.303      ;
; 0.776  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[12] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.074      ; 1.350      ;
; 0.781  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.049      ; 1.330      ;
; 0.782  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.995      ; 1.277      ;
; 0.785  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.991      ; 1.276      ;
; 0.797  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.015      ; 1.312      ;
; 0.801  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.056      ; 1.357      ;
; 0.809  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[12] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.074      ; 1.383      ;
; 0.811  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.972      ; 1.283      ;
; 0.815  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.995      ; 1.310      ;
; 0.818  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.991      ; 1.309      ;
; 0.821  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[15] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.063      ; 1.384      ;
; 0.825  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.032      ; 1.357      ;
; 0.834  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.056      ; 1.390      ;
; 0.836  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[13] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.054      ; 1.390      ;
; 0.836  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.051      ; 1.387      ;
; 0.836  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[7]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.047      ; 1.383      ;
; 0.839  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.963      ; 1.302      ;
; 0.845  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[8]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.042      ; 1.387      ;
; 0.851  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[0]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.942      ; 1.293      ;
; 0.856  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[6]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.032      ; 1.388      ;
; 0.858  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.032      ; 1.390      ;
; 0.865  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.972      ; 1.337      ;
; 0.867  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[5]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.049      ; 1.416      ;
; 0.883  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[2]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.015      ; 1.398      ;
; 0.893  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.963      ; 1.356      ;
; 0.895  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[12] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.074      ; 1.469      ;
; 0.898  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.972      ; 1.370      ;
; 0.901  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[3]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.995      ; 1.396      ;
; 0.904  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[14] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.991      ; 1.395      ;
; 0.920  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[1]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.056      ; 1.476      ;
; 0.926  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.963      ; 1.389      ;
; 0.944  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[11] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 1.032      ; 1.476      ;
; 0.984  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[4]  ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.972      ; 1.456      ;
; 1.012  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|mem_in[10] ; audio_clock:u4|oAUD_BCK ; SW[17]      ; -0.500       ; 0.963      ; 1.475      ;
; 1.388  ; audio_outL[2]                  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; -0.139     ; 1.249      ;
; 1.398  ; audio_outL[1]                  ; audio_converter:u5|mem_in[15] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; -0.135     ; 1.263      ;
; 1.403  ; audio_outL[2]                  ; audio_converter:u5|mem_in[13] ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; -0.148     ; 1.255      ;
; 1.403  ; audio_outL[2]                  ; audio_converter:u5|mem_in[9]  ; audio_clock:u4|LRCK_1X  ; SW[17]      ; 0.000        ; -0.151     ; 1.252      ;
+--------+--------------------------------+-------------------------------+-------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.052 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.367      ;
; 0.052 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.367      ;
; 0.052 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.367      ;
; 0.052 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.404      ;
; 0.329 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.481      ;
; 0.360 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.450 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.602      ;
; 0.498 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.509 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.666      ;
; 0.533 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.544 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.549 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.721      ;
; 0.579 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.589 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.614 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.766      ;
; 0.624 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.776      ;
; 0.643 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.795      ;
; 0.659 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.815      ;
; 0.672 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.824      ;
; 0.678 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.830      ;
; 0.694 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.850      ;
; 0.710 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.862      ;
; 0.713 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.865      ;
; 0.733 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.885      ;
; 0.748 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.900      ;
; 0.752 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.904      ;
; 0.766 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.918      ;
; 0.768 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.783 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.935      ;
; 0.801 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.953      ;
; 0.803 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.955      ;
; 0.826 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.978      ;
; 0.836 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.988      ;
; 0.837 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.989      ;
; 0.871 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.023      ;
; 0.872 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.024      ;
; 0.872 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.024      ;
; 0.906 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.058      ;
; 0.967 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 0.967 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 0.967 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 0.967 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 0.967 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 1.009 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.161      ;
; 1.009 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.161      ;
; 1.009 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.161      ;
; 1.009 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.161      ;
; 1.039 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.191      ;
; 1.083 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.235      ;
; 1.083 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.235      ;
; 1.083 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.235      ;
; 1.083 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.235      ;
; 1.083 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.235      ;
; 1.083 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.235      ;
; 1.111 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.263      ;
; 1.141 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.293      ;
; 1.214 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.366      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.258 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.410      ;
; 0.263 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.415      ;
; 0.321 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.474      ;
; 0.325 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.477      ;
; 0.333 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.486      ;
; 0.353 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.503      ;
; 0.363 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.372 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.379 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.388 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.544      ;
; 0.396 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.398 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.551      ;
; 0.414 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.561      ;
; 0.415 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.572      ;
; 0.423 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.573      ;
; 0.432 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.585      ;
; 0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.587      ;
; 0.434 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.587      ;
; 0.436 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.589      ;
; 0.444 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.596      ;
; 0.450 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.595      ;
; 0.451 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.602      ;
; 0.454 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.601      ;
; 0.459 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.611      ;
; 0.461 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.613      ;
; 0.466 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.620      ;
; 0.479 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.629      ;
; 0.479 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.629      ;
; 0.484 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.637      ;
; 0.496 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.651      ;
; 0.504 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.661      ;
; 0.504 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.654      ;
; 0.505 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.652      ;
; 0.507 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.662      ;
; 0.507 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.661      ;
; 0.510 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.663      ;
; 0.510 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.667      ;
; 0.519 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.669      ;
; 0.519 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.671      ;
; 0.521 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.524 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.669      ;
; 0.524 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.676      ;
; 0.530 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.677      ;
; 0.535 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.692      ;
; 0.538 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.685      ;
; 0.538 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.689      ;
; 0.540 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.685      ;
; 0.553 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.703      ;
; 0.554 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.706      ;
; 0.560 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.716      ;
; 0.561 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.714      ;
; 0.565 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.721      ;
; 0.565 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.723      ;
; 0.569 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.721      ;
; 0.572 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.727      ;
; 0.573 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.731      ;
; 0.576 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.728      ;
; 0.582 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.737      ;
; 0.588 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.738      ;
; 0.589 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.743      ;
; 0.595 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.740      ;
; 0.595 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.748      ;
; 0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.755      ;
; 0.601 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.753      ;
; 0.611 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.758      ;
; 0.615 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.763      ;
; 0.615 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.617 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.773      ;
; 0.619 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.775      ;
; 0.619 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.767      ;
; 0.622 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.773      ;
; 0.624 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.007     ; 0.769      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; 0.274 ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.389      ;
; 0.275 ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.390      ;
; 0.276 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.391      ;
; 0.277 ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.392      ;
; 0.277 ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.392      ;
; 0.278 ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.393      ;
; 0.279 ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.394      ;
; 0.361 ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.476      ;
; 0.362 ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.477      ;
; 0.364 ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.479      ;
; 0.367 ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.482      ;
; 0.501 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.045     ; 0.608      ;
; 0.559 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.037     ; 0.674      ;
; 0.575 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.040     ; 0.687      ;
; 0.576 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.040     ; 0.688      ;
; 0.577 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; -0.040     ; 0.689      ;
; 0.774 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.389      ;
; 0.776 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.391      ;
; 0.776 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.391      ;
; 0.777 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.392      ;
; 0.778 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.393      ;
; 0.779 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.394      ;
; 0.861 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.476      ;
; 0.862 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.477      ;
; 0.862 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.477      ;
; 0.862 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.477      ;
; 0.862 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.477      ;
; 0.865 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.480      ;
; 0.938 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.553      ;
; 0.948 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.037     ; 0.563      ;
; 1.174 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.040     ; 0.786      ;
; 1.184 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.040     ; 0.796      ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
; -2.355 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.746      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -1.449 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.879     ; 1.102      ;
; -1.449 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.879     ; 1.102      ;
; -1.449 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.879     ; 1.102      ;
; -1.449 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.879     ; 1.102      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[9]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[10] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[11] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[12] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[13] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[14] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[15] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[16] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.443 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[17] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.359      ; 1.334      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[0]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[1]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[2]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[3]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[4]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[5]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[6]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[7]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
; -0.442 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[8]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.355      ; 1.329      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[0]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[1]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[2]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[3]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[4]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[5]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[6]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[7]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.322 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[8]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.355      ; 1.329      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[9]  ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[10] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[11] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[12] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[13] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[14] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[15] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[16] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 1.323 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Add[17] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.359      ; 1.334      ;
; 2.329 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.879     ; 1.102      ;
; 2.329 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.879     ; 1.102      ;
; 2.329 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.879     ; 1.102      ;
; 2.329 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.879     ; 1.102      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
; 2.240 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.746      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; SW[17]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; SW[17]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; audio_converter:u5|mem_in[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; audio_converter:u5|mem_in[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[0]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[0]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[0]~15|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[0]~15|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[0]~15|dataa         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[0]~15|dataa         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[10]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[10]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[10]~5|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[10]~5|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[10]~5|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[10]~5|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[11]|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[11]|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[11]~9|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[11]~9|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[11]~9|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[11]~9|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[12]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[12]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[12]~14|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[12]~14|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[12]~14|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[12]~14|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[13]|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[13]|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[13]~2|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[13]~2|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[13]~2|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[13]~2|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[14]|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[14]|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[14]~6|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[14]~6|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[14]~6|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[14]~6|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[15]|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[15]|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[15]~10|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[15]~10|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[15]~10|datab        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[15]~10|datab        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[1]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[1]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[1]~3|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[1]~3|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[1]~3|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[1]~3|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[2]~7|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[2]~7|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[2]~7|datab          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[2]~7|datab          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[3]~11|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[3]~11|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[3]~11|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; u5|mem_in[3]~11|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[4]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[4]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Fall       ; u5|mem_in[4]~13|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Fall       ; u5|mem_in[4]~13|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; u5|mem_in[4]~13|datad         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Add[9]  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.390 ; 2.390 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.801 ; 2.801 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.801 ; 2.801 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 2.395 ; 2.395 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; 0.518 ; 0.518 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.173 ; -2.173 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.551 ; -2.551 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.551 ; -2.551 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -1.935 ; -1.935 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; -0.305 ; -0.305 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.077 ; 6.077 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.110 ; 5.110 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.122 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_DACDAT     ; SW[17]                         ; 7.357 ; 7.357 ; Rise       ; SW[17]                         ;
; SRAM_DQ[*]     ; SW[17]                         ; 4.152 ; 4.152 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[0]    ; SW[17]                         ; 3.723 ; 3.723 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[1]    ; SW[17]                         ; 3.807 ; 3.807 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[2]    ; SW[17]                         ; 3.760 ; 3.760 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[3]    ; SW[17]                         ; 3.722 ; 3.722 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[4]    ; SW[17]                         ; 3.848 ; 3.848 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[5]    ; SW[17]                         ; 3.782 ; 3.782 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[6]    ; SW[17]                         ; 3.909 ; 3.909 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[7]    ; SW[17]                         ; 3.975 ; 3.975 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[8]    ; SW[17]                         ; 4.019 ; 4.019 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[9]    ; SW[17]                         ; 4.019 ; 4.019 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[10]   ; SW[17]                         ; 3.950 ; 3.950 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[11]   ; SW[17]                         ; 4.034 ; 4.034 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[12]   ; SW[17]                         ; 4.037 ; 4.037 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[13]   ; SW[17]                         ; 4.119 ; 4.119 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[14]   ; SW[17]                         ; 3.946 ; 3.946 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[15]   ; SW[17]                         ; 4.152 ; 4.152 ; Rise       ; SW[17]                         ;
; AUD_DACDAT     ; SW[17]                         ; 7.357 ; 7.357 ; Fall       ; SW[17]                         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.920 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 6.943 ; 6.943 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.920 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.920 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 6.915 ; 6.915 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.920 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.593 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.593 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 6.114 ; 6.114 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 4.225 ; 4.225 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 4.186 ; 4.186 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 4.184 ; 4.184 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 4.163 ; 4.163 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 4.163 ; 4.163 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 4.176 ; 4.176 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 4.175 ; 4.175 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 4.180 ; 4.180 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 4.181 ; 4.181 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 4.062 ; 4.062 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 4.048 ; 4.048 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 4.038 ; 4.038 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 4.048 ; 4.048 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 4.039 ; 4.039 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 4.079 ; 4.079 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 4.116 ; 4.116 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 4.115 ; 4.115 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 4.154 ; 4.154 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 4.225 ; 4.225 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.403 ; 4.122 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.110 ; 5.110 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.122 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_DACDAT     ; SW[17]                         ; 7.357 ; 7.357 ; Rise       ; SW[17]                         ;
; SRAM_DQ[*]     ; SW[17]                         ; 3.722 ; 3.722 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[0]    ; SW[17]                         ; 3.723 ; 3.723 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[1]    ; SW[17]                         ; 3.807 ; 3.807 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[2]    ; SW[17]                         ; 3.760 ; 3.760 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[3]    ; SW[17]                         ; 3.722 ; 3.722 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[4]    ; SW[17]                         ; 3.848 ; 3.848 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[5]    ; SW[17]                         ; 3.782 ; 3.782 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[6]    ; SW[17]                         ; 3.909 ; 3.909 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[7]    ; SW[17]                         ; 3.975 ; 3.975 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[8]    ; SW[17]                         ; 4.019 ; 4.019 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[9]    ; SW[17]                         ; 4.019 ; 4.019 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[10]   ; SW[17]                         ; 3.950 ; 3.950 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[11]   ; SW[17]                         ; 4.034 ; 4.034 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[12]   ; SW[17]                         ; 4.037 ; 4.037 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[13]   ; SW[17]                         ; 4.119 ; 4.119 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[14]   ; SW[17]                         ; 3.946 ; 3.946 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[15]   ; SW[17]                         ; 4.152 ; 4.152 ; Rise       ; SW[17]                         ;
; AUD_DACDAT     ; SW[17]                         ; 7.357 ; 7.357 ; Fall       ; SW[17]                         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.920 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 4.261 ; 4.261 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.920 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.920 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 4.261 ; 4.261 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.920 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.593 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.593 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 5.007 ; 5.007 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 4.038 ; 4.038 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 4.186 ; 4.186 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 4.184 ; 4.184 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 4.163 ; 4.163 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 4.163 ; 4.163 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 4.176 ; 4.176 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 4.175 ; 4.175 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 4.180 ; 4.180 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 4.181 ; 4.181 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 4.062 ; 4.062 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 4.048 ; 4.048 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 4.038 ; 4.038 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 4.048 ; 4.048 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 4.039 ; 4.039 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 4.079 ; 4.079 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 4.116 ; 4.116 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 4.115 ; 4.115 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 4.154 ; 4.154 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 4.225 ; 4.225 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SRAM_DQ[0]  ; AUD_DACDAT  ; 7.189 ;       ;       ; 7.189 ;
; SRAM_DQ[1]  ; AUD_DACDAT  ; 7.289 ;       ;       ; 7.289 ;
; SRAM_DQ[2]  ; AUD_DACDAT  ; 7.531 ; 7.531 ; 7.531 ; 7.531 ;
; SRAM_DQ[3]  ; AUD_DACDAT  ; 7.628 ; 7.628 ; 7.628 ; 7.628 ;
; SRAM_DQ[4]  ; AUD_DACDAT  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SRAM_DQ[5]  ; AUD_DACDAT  ; 7.635 ; 7.635 ; 7.635 ; 7.635 ;
; SRAM_DQ[6]  ; AUD_DACDAT  ; 7.777 ; 7.777 ; 7.777 ; 7.777 ;
; SRAM_DQ[7]  ; AUD_DACDAT  ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; SRAM_DQ[8]  ; AUD_DACDAT  ; 7.343 ;       ;       ; 7.343 ;
; SRAM_DQ[9]  ; AUD_DACDAT  ; 7.451 ;       ;       ; 7.451 ;
; SRAM_DQ[10] ; AUD_DACDAT  ; 8.264 ; 8.264 ; 8.264 ; 8.264 ;
; SRAM_DQ[11] ; AUD_DACDAT  ; 8.051 ; 8.051 ; 8.051 ; 8.051 ;
; SRAM_DQ[12] ; AUD_DACDAT  ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; SRAM_DQ[13] ; AUD_DACDAT  ; 7.775 ; 7.775 ; 7.775 ; 7.775 ;
; SRAM_DQ[14] ; AUD_DACDAT  ; 8.267 ; 8.267 ; 8.267 ; 8.267 ;
; SRAM_DQ[15] ; AUD_DACDAT  ; 7.943 ; 7.943 ; 7.943 ; 7.943 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SRAM_DQ[0]  ; AUD_DACDAT  ; 7.189 ;       ;       ; 7.189 ;
; SRAM_DQ[1]  ; AUD_DACDAT  ; 7.289 ;       ;       ; 7.289 ;
; SRAM_DQ[2]  ; AUD_DACDAT  ; 7.531 ; 7.531 ; 7.531 ; 7.531 ;
; SRAM_DQ[3]  ; AUD_DACDAT  ; 7.628 ; 7.628 ; 7.628 ; 7.628 ;
; SRAM_DQ[4]  ; AUD_DACDAT  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SRAM_DQ[5]  ; AUD_DACDAT  ; 7.635 ; 7.635 ; 7.635 ; 7.635 ;
; SRAM_DQ[6]  ; AUD_DACDAT  ; 7.777 ; 7.777 ; 7.777 ; 7.777 ;
; SRAM_DQ[7]  ; AUD_DACDAT  ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; SRAM_DQ[8]  ; AUD_DACDAT  ; 7.343 ;       ;       ; 7.343 ;
; SRAM_DQ[9]  ; AUD_DACDAT  ; 7.451 ;       ;       ; 7.451 ;
; SRAM_DQ[10] ; AUD_DACDAT  ; 8.264 ; 8.264 ; 8.264 ; 8.264 ;
; SRAM_DQ[11] ; AUD_DACDAT  ; 8.051 ; 8.051 ; 8.051 ; 8.051 ;
; SRAM_DQ[12] ; AUD_DACDAT  ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; SRAM_DQ[13] ; AUD_DACDAT  ; 7.775 ; 7.775 ; 7.775 ; 7.775 ;
; SRAM_DQ[14] ; AUD_DACDAT  ; 8.267 ; 8.267 ; 8.267 ; 8.267 ;
; SRAM_DQ[15] ; AUD_DACDAT  ; 7.943 ; 7.943 ; 7.943 ; 7.943 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; SW[17]     ; 5.133 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 5.623 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 5.629 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 5.626 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 5.606 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 5.443 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 5.443 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 5.443 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 5.313 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 5.362 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 5.362 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 5.359 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 5.359 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 5.346 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 5.346 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 5.133 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 5.133 ;      ; Rise       ; SW[17]          ;
; SRAM_DQ[*]   ; SW[17]     ; 5.133 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 5.623 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 5.629 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 5.626 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 5.606 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 5.443 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 5.443 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 5.443 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 5.313 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 5.362 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 5.362 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 5.359 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 5.359 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 5.346 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 5.346 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 5.133 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 5.133 ;      ; Fall       ; SW[17]          ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; SW[17]     ; 5.133 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 5.623 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 5.629 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 5.626 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 5.606 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 5.443 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 5.443 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 5.443 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 5.313 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 5.362 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 5.362 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 5.359 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 5.359 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 5.346 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 5.346 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 5.133 ;      ; Rise       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 5.133 ;      ; Rise       ; SW[17]          ;
; SRAM_DQ[*]   ; SW[17]     ; 5.133 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 5.623 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 5.629 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 5.626 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 5.606 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 5.443 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 5.443 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 5.443 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 5.313 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 5.362 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 5.362 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 5.359 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 5.359 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 5.346 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 5.346 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 5.133 ;      ; Fall       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 5.133 ;      ; Fall       ; SW[17]          ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; SW[17]     ; 5.133     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 5.623     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 5.629     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 5.626     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 5.606     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 5.443     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 5.443     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 5.443     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 5.313     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 5.362     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 5.362     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 5.359     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 5.359     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 5.346     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 5.346     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 5.133     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 5.133     ;           ; Rise       ; SW[17]          ;
; SRAM_DQ[*]   ; SW[17]     ; 5.133     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 5.623     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 5.629     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 5.626     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 5.606     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 5.443     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 5.443     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 5.443     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 5.313     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 5.362     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 5.362     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 5.359     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 5.359     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 5.346     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 5.346     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 5.133     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 5.133     ;           ; Fall       ; SW[17]          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; SW[17]     ; 5.133     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 5.623     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 5.629     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 5.626     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 5.606     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 5.443     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 5.443     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 5.443     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 5.313     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 5.362     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 5.362     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 5.359     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 5.359     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 5.346     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 5.346     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 5.133     ;           ; Rise       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 5.133     ;           ; Rise       ; SW[17]          ;
; SRAM_DQ[*]   ; SW[17]     ; 5.133     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[0]  ; SW[17]     ; 5.623     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[1]  ; SW[17]     ; 5.629     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[2]  ; SW[17]     ; 5.626     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[3]  ; SW[17]     ; 5.606     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[4]  ; SW[17]     ; 5.443     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[5]  ; SW[17]     ; 5.443     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[6]  ; SW[17]     ; 5.443     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[7]  ; SW[17]     ; 5.313     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[8]  ; SW[17]     ; 5.362     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[9]  ; SW[17]     ; 5.362     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[10] ; SW[17]     ; 5.359     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[11] ; SW[17]     ; 5.359     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[12] ; SW[17]     ; 5.346     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[13] ; SW[17]     ; 5.346     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[14] ; SW[17]     ; 5.133     ;           ; Fall       ; SW[17]          ;
;  SRAM_DQ[15] ; SW[17]     ; 5.133     ;           ; Fall       ; SW[17]          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -4.461   ; -2.526  ; -3.715   ; 1.322   ; -1.380              ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.722   ; -2.526  ; N/A      ; N/A     ; -1.380              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.307   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  SW[17]                         ; -4.461   ; -1.477  ; N/A      ; N/A     ; -1.222              ;
;  audio_clock:u4|LRCK_1X         ; -1.164   ; 0.274   ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|oAUD_BCK        ; -1.678   ; -2.250  ; -2.745   ; 1.322   ; -0.500              ;
;  p1|altpll_component|pll|clk[1] ; -0.167   ; -0.120  ; -3.715   ; 2.240   ; 26.777              ;
; Design-wide TNS                 ; -288.634 ; -85.591 ; -86.12   ; 0.0     ; -182.602            ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -79.715  ; -2.526  ; N/A      ; N/A     ; -39.380             ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -96.047  ; 0.000   ; N/A      ; N/A     ; -56.000             ;
;  SW[17]                         ; -64.613  ; -21.922 ; N/A      ; N/A     ; -1.222              ;
;  audio_clock:u4|LRCK_1X         ; -10.085  ; 0.000   ; N/A      ; N/A     ; -32.000             ;
;  audio_clock:u4|oAUD_BCK        ; -37.964  ; -60.903 ; -34.110  ; 0.000   ; -54.000             ;
;  p1|altpll_component|pll|clk[1] ; -0.334   ; -0.240  ; -52.010  ; 0.000   ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.391 ; 4.391 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.162 ; 5.162 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.162 ; 5.162 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 4.346 ; 4.346 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; 1.539 ; 1.539 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.173 ; -2.173 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.551 ; -2.551 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.551 ; -2.551 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -1.935 ; -1.935 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; rst        ; audio_clock:u4|oAUD_BCK        ; -0.305 ; -0.305 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.547 ; 11.547 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.497  ; 9.497  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.001  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_DACDAT     ; SW[17]                         ; 13.523 ; 13.523 ; Rise       ; SW[17]                         ;
; SRAM_DQ[*]     ; SW[17]                         ; 8.164  ; 8.164  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[0]    ; SW[17]                         ; 7.274  ; 7.274  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[1]    ; SW[17]                         ; 7.506  ; 7.506  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[2]    ; SW[17]                         ; 7.306  ; 7.306  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[3]    ; SW[17]                         ; 7.252  ; 7.252  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[4]    ; SW[17]                         ; 7.532  ; 7.532  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[5]    ; SW[17]                         ; 7.334  ; 7.334  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[6]    ; SW[17]                         ; 7.656  ; 7.656  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[7]    ; SW[17]                         ; 7.806  ; 7.806  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[8]    ; SW[17]                         ; 7.894  ; 7.894  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[9]    ; SW[17]                         ; 7.850  ; 7.850  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[10]   ; SW[17]                         ; 7.732  ; 7.732  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[11]   ; SW[17]                         ; 7.915  ; 7.915  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[12]   ; SW[17]                         ; 7.999  ; 7.999  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[13]   ; SW[17]                         ; 8.122  ; 8.122  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[14]   ; SW[17]                         ; 7.797  ; 7.797  ; Rise       ; SW[17]                         ;
;  SRAM_DQ[15]   ; SW[17]                         ; 8.164  ; 8.164  ; Rise       ; SW[17]                         ;
; AUD_DACDAT     ; SW[17]                         ; 13.523 ; 13.523 ; Fall       ; SW[17]                         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 5.508  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 13.749 ; 13.749 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 5.508  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.508  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 13.644 ; 13.644 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;        ; 5.508  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 4.686  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;        ; 4.686  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 12.577 ; 12.577 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 7.639  ; 7.639  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 7.494  ; 7.494  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 7.491  ; 7.491  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 7.468  ; 7.468  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 7.469  ; 7.469  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 7.486  ; 7.486  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 7.489  ; 7.489  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 7.486  ; 7.486  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 7.487  ; 7.487  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 7.262  ; 7.262  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 7.218  ; 7.218  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 7.206  ; 7.206  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 7.218  ; 7.218  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 7.207  ; 7.207  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 7.248  ; 7.248  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 7.406  ; 7.406  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 7.405  ; 7.405  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 7.454  ; 7.454  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 7.639  ; 7.639  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.403 ; 4.122 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.110 ; 5.110 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.122 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_DACDAT     ; SW[17]                         ; 7.357 ; 7.357 ; Rise       ; SW[17]                         ;
; SRAM_DQ[*]     ; SW[17]                         ; 3.722 ; 3.722 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[0]    ; SW[17]                         ; 3.723 ; 3.723 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[1]    ; SW[17]                         ; 3.807 ; 3.807 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[2]    ; SW[17]                         ; 3.760 ; 3.760 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[3]    ; SW[17]                         ; 3.722 ; 3.722 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[4]    ; SW[17]                         ; 3.848 ; 3.848 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[5]    ; SW[17]                         ; 3.782 ; 3.782 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[6]    ; SW[17]                         ; 3.909 ; 3.909 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[7]    ; SW[17]                         ; 3.975 ; 3.975 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[8]    ; SW[17]                         ; 4.019 ; 4.019 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[9]    ; SW[17]                         ; 4.019 ; 4.019 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[10]   ; SW[17]                         ; 3.950 ; 3.950 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[11]   ; SW[17]                         ; 4.034 ; 4.034 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[12]   ; SW[17]                         ; 4.037 ; 4.037 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[13]   ; SW[17]                         ; 4.119 ; 4.119 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[14]   ; SW[17]                         ; 3.946 ; 3.946 ; Rise       ; SW[17]                         ;
;  SRAM_DQ[15]   ; SW[17]                         ; 4.152 ; 4.152 ; Rise       ; SW[17]                         ;
; AUD_DACDAT     ; SW[17]                         ; 7.357 ; 7.357 ; Fall       ; SW[17]                         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ; 2.920 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 4.261 ; 4.261 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ; 2.920 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.920 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT     ; audio_clock:u4|LRCK_1X         ; 4.261 ; 4.261 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK    ; audio_clock:u4|LRCK_1X         ;       ; 2.920 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ; 2.593 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK       ; audio_clock:u4|oAUD_BCK        ;       ; 2.593 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT     ; audio_clock:u4|oAUD_BCK        ; 5.007 ; 5.007 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; SRAM_ADDR[*]   ; audio_clock:u4|oAUD_BCK        ; 4.038 ; 4.038 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[0]  ; audio_clock:u4|oAUD_BCK        ; 4.186 ; 4.186 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[1]  ; audio_clock:u4|oAUD_BCK        ; 4.184 ; 4.184 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[2]  ; audio_clock:u4|oAUD_BCK        ; 4.163 ; 4.163 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[3]  ; audio_clock:u4|oAUD_BCK        ; 4.163 ; 4.163 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[4]  ; audio_clock:u4|oAUD_BCK        ; 4.176 ; 4.176 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[5]  ; audio_clock:u4|oAUD_BCK        ; 4.175 ; 4.175 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[6]  ; audio_clock:u4|oAUD_BCK        ; 4.180 ; 4.180 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[7]  ; audio_clock:u4|oAUD_BCK        ; 4.181 ; 4.181 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[8]  ; audio_clock:u4|oAUD_BCK        ; 4.062 ; 4.062 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[9]  ; audio_clock:u4|oAUD_BCK        ; 4.048 ; 4.048 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[10] ; audio_clock:u4|oAUD_BCK        ; 4.038 ; 4.038 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[11] ; audio_clock:u4|oAUD_BCK        ; 4.048 ; 4.048 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[12] ; audio_clock:u4|oAUD_BCK        ; 4.039 ; 4.039 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[13] ; audio_clock:u4|oAUD_BCK        ; 4.079 ; 4.079 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[14] ; audio_clock:u4|oAUD_BCK        ; 4.116 ; 4.116 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[15] ; audio_clock:u4|oAUD_BCK        ; 4.115 ; 4.115 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[16] ; audio_clock:u4|oAUD_BCK        ; 4.154 ; 4.154 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
;  SRAM_ADDR[17] ; audio_clock:u4|oAUD_BCK        ; 4.225 ; 4.225 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK        ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK        ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SRAM_DQ[0]  ; AUD_DACDAT  ; 13.484 ;        ;        ; 13.484 ;
; SRAM_DQ[1]  ; AUD_DACDAT  ; 13.723 ;        ;        ; 13.723 ;
; SRAM_DQ[2]  ; AUD_DACDAT  ; 14.284 ; 14.284 ; 14.284 ; 14.284 ;
; SRAM_DQ[3]  ; AUD_DACDAT  ; 14.541 ; 14.541 ; 14.541 ; 14.541 ;
; SRAM_DQ[4]  ; AUD_DACDAT  ; 14.265 ; 14.265 ; 14.265 ; 14.265 ;
; SRAM_DQ[5]  ; AUD_DACDAT  ; 14.571 ; 14.571 ; 14.571 ; 14.571 ;
; SRAM_DQ[6]  ; AUD_DACDAT  ; 14.819 ; 14.819 ; 14.819 ; 14.819 ;
; SRAM_DQ[7]  ; AUD_DACDAT  ; 14.702 ; 14.702 ; 14.702 ; 14.702 ;
; SRAM_DQ[8]  ; AUD_DACDAT  ; 13.767 ;        ;        ; 13.767 ;
; SRAM_DQ[9]  ; AUD_DACDAT  ; 14.066 ;        ;        ; 14.066 ;
; SRAM_DQ[10] ; AUD_DACDAT  ; 15.961 ; 15.961 ; 15.961 ; 15.961 ;
; SRAM_DQ[11] ; AUD_DACDAT  ; 15.457 ; 15.457 ; 15.457 ; 15.457 ;
; SRAM_DQ[12] ; AUD_DACDAT  ; 14.573 ; 14.573 ; 14.573 ; 14.573 ;
; SRAM_DQ[13] ; AUD_DACDAT  ; 14.832 ; 14.832 ; 14.832 ; 14.832 ;
; SRAM_DQ[14] ; AUD_DACDAT  ; 15.989 ; 15.989 ; 15.989 ; 15.989 ;
; SRAM_DQ[15] ; AUD_DACDAT  ; 15.189 ; 15.189 ; 15.189 ; 15.189 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SRAM_DQ[0]  ; AUD_DACDAT  ; 7.189 ;       ;       ; 7.189 ;
; SRAM_DQ[1]  ; AUD_DACDAT  ; 7.289 ;       ;       ; 7.289 ;
; SRAM_DQ[2]  ; AUD_DACDAT  ; 7.531 ; 7.531 ; 7.531 ; 7.531 ;
; SRAM_DQ[3]  ; AUD_DACDAT  ; 7.628 ; 7.628 ; 7.628 ; 7.628 ;
; SRAM_DQ[4]  ; AUD_DACDAT  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SRAM_DQ[5]  ; AUD_DACDAT  ; 7.635 ; 7.635 ; 7.635 ; 7.635 ;
; SRAM_DQ[6]  ; AUD_DACDAT  ; 7.777 ; 7.777 ; 7.777 ; 7.777 ;
; SRAM_DQ[7]  ; AUD_DACDAT  ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; SRAM_DQ[8]  ; AUD_DACDAT  ; 7.343 ;       ;       ; 7.343 ;
; SRAM_DQ[9]  ; AUD_DACDAT  ; 7.451 ;       ;       ; 7.451 ;
; SRAM_DQ[10] ; AUD_DACDAT  ; 8.264 ; 8.264 ; 8.264 ; 8.264 ;
; SRAM_DQ[11] ; AUD_DACDAT  ; 8.051 ; 8.051 ; 8.051 ; 8.051 ;
; SRAM_DQ[12] ; AUD_DACDAT  ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; SRAM_DQ[13] ; AUD_DACDAT  ; 7.775 ; 7.775 ; 7.775 ; 7.775 ;
; SRAM_DQ[14] ; AUD_DACDAT  ; 8.267 ; 8.267 ; 8.267 ; 8.267 ;
; SRAM_DQ[15] ; AUD_DACDAT  ; 7.943 ; 7.943 ; 7.943 ; 7.943 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|LRCK_1X         ; 0        ; 16       ; 0        ; 16       ;
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 32       ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 413      ;
; CLOCK_50                       ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 800      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; SW[17]                         ; 272      ; 272      ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; SW[17]                         ; 0        ; 480      ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|LRCK_1X         ; 0        ; 16       ; 0        ; 16       ;
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 32       ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 413      ;
; CLOCK_50                       ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 800      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; SW[17]                         ; 272      ; 272      ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; SW[17]                         ; 0        ; 480      ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 22       ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 22       ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 195   ; 195  ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 117   ; 117  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 24 15:23:42 2013
Info: Command: quartus_sta AudioRecorder -c AudioRecorder
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AudioRecorder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|oAUD_BCK audio_clock:u4|oAUD_BCK
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|LRCK_1X audio_clock:u4|LRCK_1X
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.461
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.461       -64.613 SW[17] 
    Info (332119):    -2.722       -79.715 CLOCK_50 
    Info (332119):    -2.307       -96.047 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -1.678       -37.964 audio_clock:u4|oAUD_BCK 
    Info (332119):    -1.164       -10.085 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.105        -0.210 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -2.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.526        -2.526 CLOCK_50 
    Info (332119):    -2.250       -60.903 audio_clock:u4|oAUD_BCK 
    Info (332119):    -1.477       -21.922 SW[17] 
    Info (332119):    -0.120        -0.240 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.576         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -3.715
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.715       -52.010 p1|altpll_component|pll|clk[1] 
    Info (332119):    -2.745       -34.110 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 2.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.054         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     3.490         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[17] 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -54.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.500       -32.000 audio_clock:u4|LRCK_1X 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.954
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.954       -28.079 SW[17] 
    Info (332119):    -0.781       -18.212 CLOCK_50 
    Info (332119):    -0.464       -16.644 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.304        -0.724 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.263        -1.064 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.167        -0.334 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.572        -1.572 CLOCK_50 
    Info (332119):    -1.505       -45.884 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.863       -12.753 SW[17] 
    Info (332119):     0.052         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.274         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -2.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.355       -32.970 p1|altpll_component|pll|clk[1] 
    Info (332119):    -1.449       -13.761 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 1.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.322         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     2.240         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[17] 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -54.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.500       -32.000 audio_clock:u4|LRCK_1X 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Sun Nov 24 15:23:44 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


