# Zynq PL 项目概述与索引

## 1. 引言

本文档是 Zynq 平台可编程逻辑 (PL) 相关项目的索引与概述。基于 Xilinx Zynq SoC 的 PL 端（FPGA 架构）为高性能计算、实时信号处理和定制外设接口提供了强大的硬件基础。通过在 PL 端实现关键功能，我们可以充分利用硬件并行性、精确时序控制和高吞吐量数据通路，有效分担处理系统 (PS) 的负载。

此索引旨在集中展示和导航在本 Zynq 平台上实现的各项 PL 模块和驱动。

## 2. Zynq PL 端简介

Zynq SoC 的可编程逻辑 (PL) 部分本质上是一个 FPGA，与处理系统 (PS) 紧密集成。其关键优势包括：

*   **并行处理:** FPGA 架构允许大规模并行计算，非常适合需要同时处理大量数据或执行多个独立任务的应用，如数字信号处理。
*   **硬件加速:** 可以将计算密集型算法（如滤波、FFT、调制解调）在 PL 中实现为定制硬件协处理器，显著提升性能。
*   **精确定时与高速接口:** PL 能够实现纳秒级的精确时序控制，是驱动高速 ADC/DAC、实现复杂通信协议（如 PCIe, Ethernet MAC）以及需要严格时序同步（如载波同步）任务的理想选择。
*   **定制外设:** 可以根据需要设计和实现标准或非标准的硬件接口，连接各种传感器、执行器或其他芯片。
*   **PS-PL 协同:** 通过 AXI (Advanced eXtensible Interface) 总线，PL 和 PS 可以高效地交换数据和控制命令，实现软硬件协同设计。

## 3. 主要实现模块

以下是在 Zynq PL 端开发和实现的主要模块：

*   **驱动程序 (Drivers):**
    *   **[AD4630-24 高精度 ADC 驱动](./AD4630.md)**
        *   **描述:** 针对 Analog Devices AD4630-24 (双通道, 24位, 2 MSPS SAR ADC) 的 PL 端驱动程序。实现了 SPI 接口控制逻辑，负责精确生成 CONVST 信号、配置 ADC 寄存器、高速读取转换数据，并通过 AXI 接口将数据传输给 PS。
        *   **状态:** 已完成。

    *   **[AD9767 高速 DAC 驱动](./ad9767.md)** (占位符 - 待创建详细文档)
        *   **描述:** 针对 Analog Devices AD9767 (双通道, 16位, 125 MSPS TxDAC+) 的 PL 端驱动程序。实现并行数据接口或 SPI 配置接口逻辑，负责接收来自 PS 的数字波形数据，并按正确时序将其输出给 DAC 芯片。
        *   **状态:** 开发中/待文档化。

*   **数字信号处理模块 (DSP Modules):**
    *   **[基于平方环的载波同步模块](./carrier_sync_square_loop.md)** (占位符 - 待创建详细文档)
        *   **描述:** 在 PL 中实现的载波恢复模块。该模块采用平方环技术从接收信号中提取载波频率和相位信息，是相干解调系统中的关键部分。利用 PL 的并行计算能力实现环路滤波器和频率/相位累加器。
        *   **状态:** 已实现/仿真验证。

    *   **[MSK 调制解调模块](./msk_modem.md)** (占位符 - 待创建详细文档)
        *   **描述:** 在 PL 中实现的最小频移键控 (MSK) 调制器和解调器。调制器根据输入比特流生成 MSK 波形；解调器（可能包含载波同步和位同步）从接收的 MSK 信号中恢复原始比特流。利用 PL 实现数字振荡器、滤波器和相关逻辑。
        *   **状态:** 已实现/仿真验证。

## 4. 如何使用

*   点击上方列表中的链接，可以跳转到对应模块的详细设计文档（如果已创建）。
*   这些模块可以作为 IP 核集成到更大的 Zynq PL 设计中。
*   详细文档通常包含接口说明、资源使用情况、仿真结果和使用示例。

---

**维护者:** [官雨龙/无敌号]
**最后更新:** [2025.3.31]
