import type { Block } from '../types'

export const body: Block[] = [
  {
    kind: 'p',
    text: '[measured] A merged t27 change found two places where a real-valued result was forced through an integer container in the Verilog emitter. On specs/trinet/etx.t27 under icarus-simulate, the targeted run moved from 5 PASSED / 6 FAILED with exit code 1 to 11 PASSED with exit code 0.',
  },
  {
    kind: 'h',
    text: 'The file was valid; the calculation was not',
  },
  {
    kind: 'p',
    text: 'One site routed every multiplication through __mul_noop, whose [63:0] inputs rounded a real operand before using it. Thus __mul_noop(0.3, 10.0) produced 0, and ewma_step(5.0, 0.3, 10.0) returned 5.0 instead of 6.5. Another site emitted every given binding as reg [63:0], so ewma_step(0.5, 0.5, 1.0) stored 1 instead of 0.75.',
  },
  {
    kind: 'code',
    text: 'icarus-simulate specs/trinet/etx.t27\nbefore: 5 PASSED / 6 FAILED, exit 1\nafter:  11 PASSED, exit 0',
  },
  {
    kind: 'p',
    text: '[measured] The change reached 46 of 581 generated Verilog files. Yet iverilog -g2012 accepted 380 files before and after. The stable syntax count is the point: a simulator can accept a file while the generated program computes a different value.',
  },
  {
    kind: 'h',
    text: 'Two checks, not one',
  },
  {
    kind: 'quote',
    text: 'A syntactically valid generated file is not evidence that its numerical result is valid.',
  },
  {
    kind: 'p',
    text: 'The patch also keeps a useful negative result. Five mutations of this defect were killed by tests, but that is evidence about this test set, not a certificate for the whole compiler. The unchanged iverilog acceptance count does not establish computational equivalence either.',
  },
  {
    kind: 'h',
    text: 'What remains open',
  },
  {
    kind: 'ul',
    items: [
      'Correctness of all real-valued operations, all specifications, and every backend was not established.',
      'The result does not measure speed, FPGA area, energy, or downstream model quality.',
      'Verilog real is simulation-only; this icarus-simulate result is not a synthesis result.',
      'The five killed mutations show that the selected tests catch these variants, not that unseen variants cannot survive.',
    ],
  },
  {
    kind: 'p',
    text: 'For an engineering pipeline, keep the gates separate: one asks whether the simulator accepts the generated file, and another compares its numerical result with an independent expected value. The form gate checks shape; the meaning gate checks the calculation.',
  },
]

export const ruBody: Block[] = [
  {
    kind: 'p',
    text: '[измерено] Смерженное изменение в t27 нашло два места, где вещественный результат проходил через целочисленный контейнер в генераторе Verilog. В specs/trinet/etx.t27 при icarus-simulate целевой прогон изменился с 5 PASSED / 6 FAILED и кодом выхода 1 на 11 PASSED и код выхода 0.',
  },
  {
    kind: 'h',
    text: 'Файл был допустимым, вычисление — нет',
  },
  {
    kind: 'p',
    text: 'В одном месте каждое умножение отправлялось в __mul_noop, чьи входы [63:0] округляли вещественный операнд до использования. Поэтому __mul_noop(0.3, 10.0) выдавал 0, а ewma_step(5.0, 0.3, 10.0) возвращал 5.0 вместо 6.5. В другом месте любой binding given объявлялся как reg [63:0], поэтому ewma_step(0.5, 0.5, 1.0) сохранял 1 вместо 0.75.',
  },
  {
    kind: 'code',
    text: 'icarus-simulate specs/trinet/etx.t27\nдо:    5 PASSED / 6 FAILED, код 1\nпосле: 11 PASSED, код 0',
  },
  {
    kind: 'p',
    text: '[измерено] Изменились 46 из 581 сгенерированных Verilog-файлов. При этом iverilog -g2012 принял 380 файлов и до, и после. Неизменный счёт синтаксически принятых файлов — главное наблюдение: симулятор может принять файл, хотя сгенерированная программа вычисляет другое значение.',
  },
  {
    kind: 'h',
    text: 'Нужны две проверки, а не одна',
  },
  {
    kind: 'quote',
    text: 'Синтаксически допустимый сгенерированный файл не доказывает корректность его численного результата.',
  },
  {
    kind: 'p',
    text: 'Поправка сохраняет и отрицательный результат. Тесты убили пять мутаций этого дефекта, но это свидетельство о данном наборе тестов, а не сертификат всего компилятора. Неизменный счёт принятия iverilog также не доказывает вычислительную эквивалентность.',
  },
  {
    kind: 'h',
    text: 'Что остаётся открытым',
  },
  {
    kind: 'ul',
    items: [
      'Корректность всех вещественных операций, всех спецификаций и каждого бэкенда не установлена.',
      'Скорость, площадь FPGA, энергия и качество модели после квантования не измерялись.',
      'Тип Verilog real предназначен только для симуляции; результат icarus-simulate не является результатом синтеза.',
      'Пять убитых мутаций показывают, что выбранные тесты ловят эти варианты, но не доказывают, что невидимые варианты не выживут.',
    ],
  },
  {
    kind: 'p',
    text: 'В инженерном конвейере держите гейты раздельно: один спрашивает, принял ли симулятор сгенерированный файл, другой сравнивает численный результат с независимым ожидаемым значением. Гейт формы проверяет структуру, гейт смысла — вычисление.',
  },
]
