verilog中可综合部分只占全部语法的一小部分，其中有些语句属于不常用的可综合代码。 例如：
* for
* while
* repeat
下面我将尝试对这些关键词综合的RTL格式进行总结

假如有如下功能：在信号使能期间，每个时钟周期对计数器进行

# for
for循环在高级语言中是最常见的循环之一。初学verilog时，看到别人说for循环不可综合或者综合出来的效果不是很好，在RTL代码中一直没有使用过for循环。

```verilog
`timescale  1 ns/1 ps

module for_module
(
    input   wire                clk,
    input   wire                rst,
    /*port*/

    input   wire                enable,

    output  reg  [07:00]        cnt 
);
integer i;
always @ (posedge clk or negedge rst)
begin
    if(~rst)
        cnt <= 0;
    else if(enable)
    begin
        for(i = 0; i < 5; i = i + 1 )
        begin
            cnt <= cnt + 2;
        end
    end
    else
        cnt <= 0;
end
endmodule
```
使用modelsim仿真时，在enable使能期间，cnt每个时钟都加2，i的循环次数没有效果

# while

# repeat


