# ğŸ“ RelatÃ³rio TÃ©cnico - Coprocessador em FPGA

## ğŸ“‘ SumÃ¡rio
- ğŸ¯ [IntroduÃ§Ã£o](#introduÃ§Ã£o)
- ğŸ¯ [Objetivos e Requisitos do Problema](#objetivos-e-requisitos-do-problema)
- ğŸ› ï¸ [Recursos Utilizados](#recursos-utilizados)

- ğŸš€ [Desenvolvimento e DescriÃ§Ã£o em Alto NÃ­vel](#desenvolvimento-e-descriÃ§Ã£o-em-alto-nÃ­vel)
- ğŸ›ï¸ [Ponte de comunicaÃ§Ã£o HPS FPGA](#ponte-de-comunicaÃ§Ã£o-hps-fpga)
- ğŸ§® [API ()](#api)
- ğŸ§ª [Testes, SimulaÃ§Ãµes, Resultados e DiscussÃµes](#testes-simulaÃ§Ãµes-resultados-e-discussÃµes)

---

## IntroduÃ§Ã£o
O desenvolvimento de um mÃ³dulo embarcado para redimensionamento de imagens Ã© crucial para sistemas de vigilÃ¢ncia e exibiÃ§Ã£o em tempo real, demandando soluÃ§Ãµes que unam a eficiÃªncia do hardware reconfigurÃ¡vel Ã  flexibilidade do software de controle.Neste contexto, o projeto visa concluir um sistema capaz de aplicar zoom (ampliaÃ§Ã£o) ou *downscale* (reduÃ§Ã£o) de imagens, simulando interpolaÃ§Ã£o visual, com foco nas etapas de interface e aplicaÃ§Ã£o.

O presente projeto insere-se no Ã¢mbito do desenvolvimento de uma **API (Application Programming Interface)** e de um **driver de software** para o coprocessador grÃ¡fico executando na FPGA da plataforma DE1-SoC.A API, que constitui a **segunda etapa**, deve ser implementada em **linguagem Assembly** e deve traduzir um repertÃ³rio de instruÃ§Ãµes (ISA) para o coprocessador, utilizando comandos que replicam as operaÃ§Ãµes previamente implementadas via chaves e botÃµes.O objetivo Ã© permitir que o controlador grÃ¡fico seja integrado a um sistema computacional, com a imagem sendo lida a partir de um arquivo BITMAP, transferida e processada pelo coprocessador
.
AlÃ©m da implementaÃ§Ã£o em Assembly, o projeto exige o desenvolvimento de uma **aplicaÃ§Ã£o principal em linguagem C**, que Ã© a **terceira etapa**.Esta aplicaÃ§Ã£o deverÃ¡ carregar o arquivo BITMAP, ligar-se ao driver (biblioteca Assembly) e controlar as operaÃ§Ãµes de redimensionamento atravÃ©s de uma interface de texto.Os comandos de zoom *in* e *zoom out* devem ser acionados pelas teclas '+' (mais) e '-' (menos), respectivamente.A soluÃ§Ã£o deve ser compatÃ­vel com o processador **ARM (HPS)** e utilizar as interfaces da placa DE1-SoC.

Este relatÃ³rio detalha o processo de desenvolvimento e os requisitos tÃ©cnicos para as etapas 2 e 3, abrangendo aspectos como mapeamento de memÃ³ria em arquitetura ARM, programaÃ§Ã£o em Assembly e link-ediÃ§Ã£o de mÃ³dulos objeto.AtravÃ©s da criaÃ§Ã£o de um *script* de compilaÃ§Ã£o (*Makefile*) e de uma documentaÃ§Ã£o detalhada no `README`, busca-se nÃ£o apenas cumprir os objetivos tÃ©cnicos, mas tambÃ©m fornecer uma soluÃ§Ã£o completa para a interface hardware-software na DE1-SoCs.

## ğŸ“‹ Requisitos do Projeto
* O cÃ³digo da API deve ser escrito em linguagem **Assembly**
* O sistema sÃ³ poderÃ¡ utilizar os **componentes disponÃ­veis na placa DE1-SoC**.
* 
* DeverÃ£o ser implementados na API os **comandos da ISA** (Instruction Set Architecture) do coprocessador, utilizando operaÃ§Ãµes que foram implementadas anteriormente via chaves e botÃµes
* As imagens sÃ£o representadas em **escala de cinza**[cite: 130].
* Cada pixel deverÃ¡ ser representado por um nÃºmero inteiro de **8 bits**
* A imagem deve ser lida a partir de um arquivo e **transferida para o coprocessador**.
* O coprocessador deve ser **compatÃ­vel com o processador ARM (HPS)** para viabilizar o desenvolvimento da soluÃ§Ã£o.
* O cÃ³digo da aplicaÃ§Ã£o deve ser escrito em **linguagem C**.
* O driver do processador (biblioteca Assembly) deve ser **ligado ao cÃ³digo da aplicaÃ§Ã£o principal**.
* Um **arquivo *header*** deve armazenar os protÃ³tipos dos mÃ©todos da API da controladora.
* A aplicaÃ§Ã£o deverÃ¡ ter as seguintes operaÃ§Ãµes atravÃ©s de uma **interface texto**:
    * Carregar arquivo **BITMAP**
    * Selecionar **algoritmo de zoom**
    * Utilizar a tecla **'+' (mais) para a operaÃ§Ã£o de zoom *in*** (ampliaÃ§Ã£o)
    * Utilizar a tecla **'-' (menos) para a operaÃ§Ã£o de zoom *out*** (reduÃ§Ã£o)

## ğŸ› ï¸ Recursos Utilizados

### ğŸ”§ Ferramentas

#### ğŸ’» Quartus Prime

- SÃ­ntese e CompilaÃ§Ã£o:

O Quartus Prime Ã© utilizado para compilar o projeto em Verilog, convertendo a descriÃ§Ã£o HDL em uma implementaÃ§Ã£o fÃ­sica adequada para a FPGA. Durante esse processo, o compilador realiza a sÃ­ntese lÃ³gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas lÃ³gicas e a alocaÃ§Ã£o dos recursos internos da FPGA, conforme as recomendaÃ§Ãµes descritas no User Guide: Compiler.

- ReferÃªncia oficial:
[**Quartus Prime Guide**](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-software/user-guides.html)

#### ğŸ’» FPGA DE1-SoC

- EspecificaÃ§Ãµes TÃ©cnicas:

A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos lÃ³gicos (LEs), 4.450 Kbits de memÃ³ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracterÃ­sticas permitem a implementaÃ§Ã£o de designs complexos e o processamento paralelo de dados.

- PerifÃ©ricos Utilizados:
- Acesso Ã  Chip Memory:
O design utiliza diretamente a memÃ³ria embarcada na FPGA para armazenamento temporÃ¡rio de dados e matrizes, eliminando a necessidade de interfaces externas para memÃ³ria DDR3.

- ReferÃªncia oficial:
[**Manual da Placa**](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836&PartNo=4)

### ğŸ”§ Recurso

#### ğŸ”Œ VGA module
MÃ³dulo responsÃ¡vel pela comunicaÃ§Ã£o entre o monitor e a memÃ³ria (no caso, On Chip memory),utilizado para exibir as imagens processadas ou nÃ£o atravÃ©s do conector VGA.

As saÃ­das next_x e next_y do mÃ³dulo VGA definem o endereÃ§o de leitura para a memÃ³ria e acessa as informaÃ§Ãµes de cor dos pixels.

Controlar uma tela VGA requer a manipulaÃ§Ã£o de dois pinos de sincronizaÃ§Ã£o digital e trÃªs pinos analÃ³gicos coloridos (VERMELHO, VERDE e AZUL). Um dos pinos de sincronizaÃ§Ã£o, HSYNC, informa Ã  tela quando mover para uma nova linha de pixels. O outro pino de sincronizaÃ§Ã£o, VSYNC, informa Ã  tela quando iniciar um novo quadro. O protocolo Ã© descrito abaixo, tanto textualmente quanto visualmente.


- ReferÃªncia oficial:
[**Verilog VGA module**](https://vanhunteradams.com/DE1/VGA_Driver/Driver.html)



##


## ğŸš€ Desenvolvimento e DescriÃ§Ã£o em Alto NÃ­vel




### Ponte de comunicaÃ§Ã£o *HPS* -> *FPGA*

### Bibliotecas em *assembly*


## ğŸ“ˆ AnÃ¡lise dos Resultados


## ğŸ“‰ Desempenho e Uso de Recursos


## ğŸ’­ DiscussÃµes e Melhorias Futuras


## ğŸ ConclusÃ£o

	
## âœï¸ Colaboradores

Este projeto foi desenvolvido por:

- [**Julia Santana**](https://github.com/)
- [**Maria Clara**](https://github.com/)
- [**Vitor DÃ³rea**](https://github.com/)

Agradecimentos ao(a) professor(a) **Angelo Duarte** pela orientaÃ§Ã£o.
