module Clock_Generator (
    input CLK_IN,                // Xung clock đầu vào từ FPGA
    output reg CLK_OUT          // Xung clock 1Hz đầu ra
);

parameter CLOCK_FREQ = 50000000;  // Tần số clock chính của FPGA (ví dụ: 50 MHz)
parameter CLOCK_DIVIDER = CLOCK_FREQ / 2 - 1;  // Tần số 1Hz

reg [24:0] counter;  // Bộ đếm cho xung 1Hz
reg clk_out_tmp = 1'b0;  // Tạm thời xung clock đầu ra

always @(posedge CLK_IN) begin
    counter <= counter + 1;
    if (counter == CLOCK_DIVIDER) begin
        clk_out_tmp <= ~clk_out_tmp;  // Đảo trạng thái của xung clock đầu ra
        counter <= 0;  // Đặt lại bộ đếm
    end
end

assign CLK_OUT = clk_out_tmp;  // Đưa xung clock 1Hz ra ngoài

endmodule
