(dp0
S'%lanemask_lt'
p1
I14
sS'%ntid'
p2
I3
sS'%lanemask_le'
p3
I13
sS'%nctaid'
p4
I8
sS'%warpid'
p5
I5
sS'%smid'
p6
I9
sS'%laneid'
p7
I4
sS'%nsmid'
p8
I10
sS'%clock_hi'
p9
I18
sS'%clock'
p10
I17
sS'%tid'
p11
I2
sS'%dynamic_smem_size'
p12
I21
sS'%nwarpid'
p13
I6
sS'%lanemask_eq'
p14
I12
sS'r1'
p15
I0
sS'r2'
p16
I1
sS'%lanemask_gt'
p17
I16
sS'%clock64'
p18
I19
sS'%ctaid'
p19
I7
sS'%total_smem_size'
p20
I20
sS'%lanemask_ge'
p21
I15
sS'%gridid'
p22
I11
s.