---
title: 存储系统
date: 2023-07-29 11:14 
categories:
- 计算机基础
tags:
---
<head>
  <meta name="referrer" content="no-referrer" />
</head>




- 个人感悟

  这章涉及到图的部分要耐下性子，看清楚流程和逻辑，可以先抓局部再统筹整体。因为这章毕竟涉及系统的设计，设计图纸自然是十分重要，一图胜千言。

## 存储器分类

- 按存储介质

  - 半导体存储器：又分为易失型和永久型
  - 磁性存储器
  - 光介质存储器

- 按读写功能：

  - 读写存储器(RWM)
  - 只读存储器(ROM)

- 按存取方式分类

  - 顺序存取存储器(SAM)

  - 随机存取存储器(RAM)

  - 直接存取存储器(DAM)

    > RAM为易失型，ROM为非易失型

- 按作用分类

  - 主存储器MM
  - 高速缓冲存储器Cache
  - 控制存储器CM
  - 外/辅助存储器EM

## 存储系统的层次结构

存储系统的层次结构为"Cache——主存——辅存"

Cache——主存层次主要解决主存的访问速度问题。

主存——辅存层次主要解决主存的存储容量问题。

## 半导体随机存取存储器

### 静态存储器SRAM

SRAM用触发器存储信息。内部结构如下图：

<img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230823214557774.png" alt="image-20230823214557774" style="zoom:67%;float:left" />

> 说明：
>
> - 引脚
>   - 地址引脚：Ax~A0
>   - 数据引脚：Dx~D0
>   - 片选引脚：CS反
>   - 读写引脚：WE反
> - 采用双译码形式，可以将所有存储元组织成二维形式，从而可以使存储元间连线长度最短、线路信号延迟最小，提高性能。
> - 设置片选引脚C̅S̅，方便对芯片进行二次开发
> - SRAM芯片要求在CS信号有效之前确立地址信号，在CS信号失效之后再取消地址信号。这样做是为了在CS信号有效期间，根据WE信号进行单独的读写操作。这样可以避免在CS信号有效时因地址信号不稳定而对多个存储单元进行读写，从而防止意外的数据改变。
> - SRAM芯片的读操作和写操作都是先发地址信号，然后使CS有效并发送命令。不同之处在于读操作在完成前接收数据，而写操作在开始时发送数据。

芯片相关参数：

- 数据引脚

  双向数据引脚数量=存储字长

  单向数据引脚数量=2*存储字长

- 地址引脚

  SRAM：地址引脚数量=log2(存储字数)=log2(存储容量/存储字长)

  DRAM：由于采用地址复用技术，地址引脚数量是SRAM的一半。

- 存储阵列空间

  即芯片容量，等于存储字数*存储字长(主存单元长度\*主存单元个数)

### 动态存储器DRAM

内部结构：

<img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230823222107987.png" alt="image-20230823222107987" style="zoom:67%;float:left" />

DRAM用电荷来存储信息，因为电荷会缓慢泄露，所以需要按时刷新(采取行刷新)

根据刷新时间的间隔不同，DRAM芯片的刷新可以分为以下三种

- 集中式
- 分散式
- 异步式：最常用。指各行的刷新操作均匀分散在整个刷新周期。

### DRAM和SRAM的比较

|            | SRAM     | DRAM     |
| ---------- | -------- | -------- |
| 存储信息   | 触发器   | 电容     |
| 破坏性读出 | 否       | 是       |
| 需要刷新   | 不要     | 要       |
| 送行列地址 | 同时送   | 分两次送 |
| 运行速度   | 快       | 慢       |
| 集成度     | 低       | 高       |
| 发热量     | 大       | 小       |
| 存储成本   | 高       | 低       |
| 主要用途   | 高速缓存 | 主机内存 |

## 半导体只读存储器

ROM典型特征是具有非易失性。

- ROM类型
  - 掩膜式ROM（MROM）：厂商直接写入内容，无法更改
  - 一次可编程ROM(PROM)：一旦编程写入，不可更改
  - 可擦除可编程ROM(EPROM)：需要将其全部擦除再编程，分为紫外线擦除(UVEPROM)和电擦除(E²PROM)
  - 闪存(Flash Memory)：可在不加电情况下长期保存信息，且能在线进行快速擦除与重写

## 主存储器

### 基本组成

<img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230825115057368.png" alt="image-20230825115057368" style="zoom:67%;float:left" />

> 例如2K×4位的RAM芯片指的是主存地址个数(存储字数)为2K=2^11/个，主存单元长度(存储字长)为4位

### 逻辑设计(容量扩展)

- 位扩展法(扩展存储字长)

  又称为位并联法。

  例如将若干个1K×1位的SRAM芯片，组成一个1K×4位的SRAM芯片。

  ![image-20230825164414403](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230825164414403.png)

- 字扩展法(扩展存储字数)

  又称为地址串联法。

  例如将若干个1K×4位的SRAM芯片，组成一个4K×4位的SRAM芯片。

  ![image-20230825164440684](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230825164440684.png)

- 字位扩展法(扩展存储字数和字长)

  例如将1K×4位的SRAM芯片，组成一个4K×8位的SRAM芯片。

  ![image-20230825171804777](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230825171804777.png)

### 与CPU连接

### 提高访存速度的技术

主存性能指标带宽=数据宽度/存取周期。因此可以通过提高数据宽度和降低存取周期的方法提高带宽

- 双端口存储器

  为一个存储器提供两组独立的读写控制电路和I/O电路，实现对存储器中两个数据的同时访问，从而提高了存储器带宽。

  可能会产生出错：

  - 两个端口对不同地址单元进行读写：不出错
  - 两个端口对相同地址单元进行读：不出错
  - 两个端口对相同地址单元进行写：写出错
  - 两个端口分别对相同地址单元进行读和写：读出错

- SDRAM(同步DRAM)

  SDRAM 支持突发（burst, 猝发）传输模式，在第一个数据被访问后，可以连续传输多个数据。属于单体多字存储器。

  ![image-20231207164048826](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20231207164048826.png)

- 多模块存储器

  - 编址方式
  
    分为高位和低位交叉编址方式
  
    ![image-20231118201901298](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20231118201901298.png)
  
  - 工作方式
  
    - 串行工作方式
  
      多个存储体同一时刻只能有一个工作，适合顺序编址方式。
  
    - 并行工作方式
  
      同一时刻多个存储体可同时工作，适合交叉编址方式。
  
      ![image-20231118214018846](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20231118214018846.png)
  
    - 交叉工作方式
  
      各存储体按照流水线工作，适合交叉编址方式。交叉访问一般采用流水线访问方式(轮流访问)，即每隔1/m个存取周期(T_M)启动一个存储体，经过一个T_M时间后，再每隔1/m个存取周期(T_M)即可读入或者写入一个数据，如下图所示为四体交叉存储器的访问过程：
  
      ![image-20231207163929421](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20231207163929421.png)
  
      设总线时钟周期为Tc，为实现流水线方式存取，存储器交叉模块数m应大于等于TM/Tc.以保证启动某模块后经过m×r的时间后再次启动该模块时，其上次的存取周期已经完成。模块数为4流水线存取示意图如下：
      
      ![image-20231208174301083](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20231208174301083.png)
      
      连续**存取**n个字所需的时间：TM+(n-1)Tc
      
      连续**传输**n个字所需的时间：TM+(n-1)Tc+Tc
      
      > 各存储体被访问的是同一行，地址引脚低位用于选择存储体。<img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20231118214359403.png" alt="image-20231118214359403" style="zoom: 33%;" />
      >

## 高速缓冲存储器(Cache)

### 性能指标

- 命中率H
  $$
  H=\frac{命中次数}{访存总次数}
  $$

- 平均访问时间TA
  $$
  T_A=T_{命中}+(1-H)\times T_{缺失}
  $$

### 基本结构

<img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230826183759179.png" alt="image-20230826183759179" style="zoom:80%;float:left" />

> 有效位可以表示Cache该行数据是否有效。
>
> 标记位可以表示Cache行中的数据来自哪个主存块。
>
> 如果是采用LRU算法和写回法写策略的Cache，Cache行管理信息还需要添加脏位和LRU位。
>
> 所有行的管理信息合称为目录表，所有行的块数据信息合称为数据区。一行的管理信息称为目录表项。

### 工作流程

1. 将主存地址变换成Cache地址

   根据映射策略查找Cache行，缺失时需要先指定一个空闲行，再调入目标主存块；若没有空闲行，还需要根据替换算法先找出一个牺牲行并腾空其内容。

2. 读/写Cache存储阵列

3. 在适当的时候将所写数据写回主存

### 映射策略

- 直接映射("只能放固定位置")

  直接映射指的是一个主存块只能存放一个Cache行中(候选行数只有1行)。

  <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230826193359260.png" alt="image-20230826193359260" style="zoom:67%;float:left" />

  - 映射变换

    $$
    j=i\mod 2^c
    $$
    j是Cache行号，i是主存块号，2^c是Cache中的总块数。

    主存地址划分如下：

    <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230826193719075.png" alt="image-20230826193719075" style="zoom: 50%;float:left" />

    1. 用主存地址的中间c位(块号j)为索引，找到对应的Cache行

    2. 用区号r与标记做对比，若相等且Cache的有效位为1，则表示Cache命中，否则Cache缺失

    3. 在命中的前提下，最后利用块内地址t对已经命中的Cache块进行数据读/写

    4. 在缺失的前提下，进行替换策略

       > 所谓的块内地址不存储数据和地址。比如主存行为32B，按字节编址，则块内地址为5位，假设块内地址位00010，则意味着我们要访问的数据在32个字块的第2个位置。
       >
       > 例如主存有以下数据
       >
       > ```css
       > Address   Data
       > 0x00      A
       > 0x01      B
       > 0x02      C
       > 0x03      D
       > ...
       > ```
       >
       > 00010代表0x02的数据地址，即数据Ｃ的地址。

  - 成本代价

    因为主存块只有一个候选行，所以冲突概率很高，地址变换只需要一个比较器，速度很快，成本也很低。

- 全相联映射("随意放")

  全相联映射指的是一个主存块可以存放到Cache任意一行，候选行为Cache所有行。

  <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230826194822542.png" alt="image-20230826194822542" style="zoom:80%;float:left" />

  - 映射变换

    主存地址划分如下：

    <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230826195135421.png" alt="image-20230826195135421" style="zoom: 50%;float:left" />

    1. 用块号i与Cache中的每行的Tag比较。使用G个比较器，就可以同时比较所有行。
    2. 如果命中，用块内地址t对Cache行进行读/写操作
    3. 如果缺失，进行替换策略

  - 成本代价

    因为要使用G个比较器，所以速度很快，但成本比较高；同时因为主存块可以放入Cache中的任意行，所以只要还剩一个空闲行，块调入就不会产生冲突，冲突概率低。

- 组相联映射("可放到特定的分组")

  组相联映射是直接映射和全相联映射的折中方案。组间直接相联、组内全相联映射

  n路组相联映射关系(**组内的块数位n**)：

  <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230826200447565.png" alt="image-20230826200447565" style="zoom:67%;float:left" />

  - 映射变换

    $$
    j=(i\mod Q)*n+r
    $$
    j是Cache行号，i是主存块号，Q是Cache组数，n是Cache一组所含的总块数，r是0~n-1的随机数
  
    主存地址划分如下：
  
    <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230826200714626.png" alt="image-20230826200714626" style="zoom:80%;float:left" />

    1. 用中间s位(群内块号)找到对应的Cache组
    2. 用群号k与组内各个Cache行的标记位比较。用n个比较器同时比较
    3. 若命中，则用块内地址对Cache行进行读写
    4. 若缺失，则进行替换策略
  
    > 我觉得把群内块号i叫成组号更好理解。
  
  - 成本代价
  
    组相联映射的成本和冲突概率都适中。称候选行数为相联度，相联度越大，冲突率越低，成本越高

### 替换算法

- 随机算法(RAND)

  随机在候选行中选择一个牺牲块。不一定能提高Cache命中率

- 先进先出算法(FIFO)

  选择最早调入的块作为牺牲块。不一定能提高Cache命中率。

- 最近最少使用法(LRU)

  选择近期最少使用的块作为牺牲块。可以提高命中率

### 写策略

- 写命中时

  - 全写法

    又称写直达法。写命中时，数据写入Cache和主存；写缺失时，数据直接写入主存，而不将目标块调入Cache。可以保持Cache和主存的一致性。


  - 写回法

    又称回写法。写命中时，只将数据写入Cache；写缺失时，先将目标主存块调入Cache，再只将数据写入Cache。只有当被写入的Cache行要替换时，才将写入的数据写回主存。不可以保持Cache和主存的一致性。

    > 这种方法下，Cache需要添加一位修改位/脏位，来表示Cache中该行数据是否被修改


- 写未命中时

  - 不按写分配法。数据直接写入主存，目标块不调入Cache
  - 按写分配法。目标块调入Cache，再进行写命中策略

- 策略匹配

  设Cache存取周期为Tc，主存存取周期为Tm，Cache读/写一个主存块的时间为Tcm

  - 全写法+不按写分配法
    - 写命中：Tm
    - 写未命中：Tm
    - 读命中：Tc
    - 读未命中：Tcm+Tc
  - 写回法+按写分配法
    - 写命中：Tc
    - 写未命中：Tc+Tcm
    - 读命中：Tc
    - 读未命中：Tc+Tcm

## 虚拟存储器

### 组成

<img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230828105540017.png" alt="image-20230828105540017" style="zoom:80%;float:left" />

### 工作过程

![image-20230828105712537](https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230828105712537.png)

### 存储管理

- 段式虚拟存储器

  程序被分成多个段，段的大小可以不同。

  - 映射变换

    虚拟地址——段表——>主存地址。

    <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230828110114185.png" alt="image-20230828110114185" style="zoom:67%;float:left" />

    > 段表的装入位表示该段是否已经装入内存，与Cache的有效位类似

  - 优劣分析

    便于程序管理但不便于主存管理，空间利用率不高。

- 页式虚拟存储器

  主存空间被分成若干固定大小的页。

  - 映射变换

    虚拟地址——>页表——>主存地址

    <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230828111310213.png" alt="image-20230828111310213" style="zoom:67%;float:left" />

  - 优劣分析

    不便于程序管理但便于主存管理，空间利用率较高。

- 段页式虚拟存储器

  程序先按逻辑结构分段，再对每个段分页。

  - 映射变换

    两次查表：

    虚拟地址——>先段表后页表——>主存地址

    <img src="https://gitee.com/Marches7/piture-bed/raw/master/img/image-20230828112450259.png" alt="image-20230828112450259" style="zoom:67%;float:left" />

  - 优劣分析

    既便于主存管理也便于程序管理

- 实现

  以页式虚拟存储器的实现为例

  映射策略采用全相联方式(命中率最高)，替换算法采用近似LRU算法，写策略采用写回法(减少平均命中时间)。

  - 块表TLB

    为了进一步减少访存次数，设置块表TLB。类似于Cache，块表中存放常用的页表条目。

  