---
title: "불순물 원자를 반도체 안에 주입할 때 쓰는 기법인 확산과 이온주입에 대해 알아본다."
date: "2019-07-10T22:40:32.169Z"
template: "post"
draft: false
slug: "/posts/5510"
category: "Nano Physics"
tags: 
 - "MOS Capacitor"
 - "Energy-band diagram"
 - "Surface Potential"
 - "Inversion"
description: "전자도핑과 홀도핑의 접합인 PN접합은 같은 반도체의 접합이기 때문에 동종접합이라고 한다. 여기서는 금속-절연체-반도체의 이종접합의 전기적 특성을 논의한다. 반도체 소자나 회로는 외부세계와 접촉을 한다. 이 접촉은 금속-반도체 접촉이나 옴-접촉을 통해서 이루어진다. 옴-접촉은 양방향으로 전류 수송하는 낮은 저항 접합이다. 금속-반도체 옴-접촉을 만드는 조건을 논의한다."
---
## MOS Capacitor에 대한 Energy-Band diagram
###Energy-band diagram
![Aspect ratio](/media/POST/5510/0.jpg)

######1 실습예제 - (EDISON 나노물리 SW : MOS Capacitor)
MOS capacitor 구조에서 gate 전압이 각각 -2V~2V까지 1V 간격으로 인가 되었을 때, 각 전압에 대해 conduction 및 valence band를 시뮬레이션을 이용하여 그려보고, gate 전압의 변화에 따라 각 band는 정성적으로 어떻게 변화하는지 설명해보자.
(단, $N_a = 10^{16} \mathrm{cm}^{-3}$)

![Aspect ratio](/media/POST/5510/1.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)

## MOS Capacitor에 대한 Surface Potential(표면 퍼텐셜)
![Aspect ratio](/media/POST/5510/2.jpg)

- Surface Potential (표면 퍼텐셜)
$$
e\phi_s$ $= E_{Fi}(x\rightarrow\infty)-E_{Fi}(x=0)
$$

- Gate 전압이 인가되면, oxide-semiconductor 경계면(표면)에서 발생
전압 상승 시 $\phi_s$ 상승한다.

- Depletion 두께
$$
x_d=(\dfrac{2\epsilon_s \phi_s}{eN_a})^{1/2}
$$

######2 실습예제 - (EDISON 나노물리 SW : MOS Capacitor)
시뮬레이션을 이용하여 MOS 구조의 gate 전압을 각각 -2V~2V까지 0.2V 간격으로 변화하면서 gate 전압에 대한 표면 potential 변화를 살펴보자. (단, $N_a = 10^{16} \mathrm{cm}^{-3}$)

![Aspect ratio](/media/POST/5510/3.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)



## MOS Capacitor에 대한 Inversion
###Inversion
Gate 전압이 지속적으로 증가하여 $E_{Fi}< E_F$인 영역이 발생하게 되면, Inversion layer 형성되어 P-type semiconductor 표면 부근이 n-type으로 변화된다.
![Aspect ratio](/media/POST/5510/4.jpg)


###Threshold inversion point
![Aspect ratio](/media/POST/5510/5.jpg)

![Aspect ratio](/media/POST/5510/6.jpg)

$$
\phi_f = V_t \ln(\dfrac{N_a}{n_i})$ $=E_{Fi}(x\rightarrow\infty)-E_F(x\rightarrow\infty)
$$

$$
\phi_s = 2\phi_f
$$

이 inversion point에서의 gate 전압을 threshold voltage라고 한다.

######3 실습예제 - (EDISON 나노물리 SW : MOS Capacitor)
$N_a = 10^{15} \mathrm{cm}^{-3}$인 MOS 구조에서 $\phi_f$를 수식을 이용하여 구하고,
시뮬레이션을 이용하여 threshold voltage를 구해보자.

![Aspect ratio](/media/POST/5510/7.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)

## MOS Capacitor에 대한 Work function
###Work function
$V_g =0$이라도 MOS contact 이후 열평형 상태에 도달하면 work function 차이에 의해 potential 형성된다.

![Aspect ratio](/media/POST/5510/8.jpg)

Metal-semiconductor work function 차이(at $V_g = 0V$)
- $\phi_{ms}=\phi^{'}_{m}-(\chi^{'}+\dfrac{E_g}{2e}+\phi_f)$

######4 실습예제 - (EDISON 나노물리 SW : MOS Capacitor)
MOS 구조의 열평형 상태에서의 metal과 semiconductor 사이의 work function 차이($\phi_{ms}$)를 시뮬레이션을 이용하여 구해보자. 

![Aspect ratio](/media/POST/5510/9.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)

## MOS Capacitor에 대한 Flat band 전압
###Inversion
Flat band 전압
semiconductor의 band bending이 없도록 하는 gate 전압으로 Gate 전압이 0이라도 band bending 발생한다. Metal-semiconductor 간의 work function 차이와 Oxide 내부의 trapped charge가 발생 주요 원인이다.

$$
V_{FB}=\phi_{ms}-\dfrac{Q^{'}_{ss}}{C_{ox}}
$$

- Flat-band 전압에서 semiconductor 내 net charge는 0
- Flat-band 전압에서 표면 potential $\phi_s=0$(no band bending)

######5 실습예제 - (EDISON 나노물리 SW : MOS Capacitor)
시뮬레이션을 이용하여 Flat-band 전압을 구해보자.
![Aspect ratio](/media/POST/5510/10.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)

## MOS Capacitor에 대한 C-V 특성
###C-V characteristics
![Aspect ratio](/media/POST/5510/11.jpg)

열적 평형상태(Thermal equilibrium)에서 위와 같이 약한 depletion region을 형성한다고 가정

###C-V characteristics(1)
![Aspect ratio](/media/POST/5510/12.jpg)

Metal bias($V_{G}$) < 0 : 정공에 의한 accumulation region 형성되어 Accumulation region의 정공에 의한 전하로 산화막에 의한 capacitance를 갖게 된다.

$$
C_{total}=C_{ox}=\frac{\epsilon_{ox}}{t_{ox}} [F/cm^{2}]
$$

###C-V characteristics(2)
![Aspect ratio](/media/POST/5510/13.jpg)

0 < Metal bias($V_{G}$) < ($V_{T}$) : Depletion region 생성되어 Depletion layer의 impurity ion에 의한 전하로  반도체와 산화막에 의한 직렬 capacitance를 갖게 된다.

$$
C_{total}=\frac{C_{ox}C_{dep}}{C_{ox}+C_{dep}}$ $= \frac{\epsilon_{ox}}{t_{ox}+(\frac{\epsilon_{ox}}{t_{ox}})t_{d}} [F/cm^{2}]
$$

###C-V characteristics(3)
![Aspect ratio](/media/POST/5510/14.jpg)

Metal bias($V_{G}$) > ($V_{T}$) : 전자에 의한 inversion layer 형성되어 Inversion layer의 전자에 의한 전하로  산화막에 의한 capacitance를 갖게 된다.

$$
C_{total}=C_{ox}$$=\frac{\epsilon_{ox}}{t_{ox}} [F/cm^{2}]
$$

###C-V characteristics(4)
![Aspect ratio](/media/POST/5510/15.jpg)

위의 그래프는 Metal bias($V_{G}$) vs. Capacitance (C-V characteristics) 를 나타낸다. Capacitance 가 최소일 때의 metal bias $V_{G}$는 문턱전압($V_{r}$)으로 정의된다.

######6 실습예제 - (EDISON 나노물리 SW : MOS Capacitor)
$𝑇=300𝐾$에서 P type 반도체의 도핑농도가 $N_{a} = 10^{15} cm^{-3}$일 때 metal bias($V_{G}$)에 따른 band구조 및 charge density를 이용하여 accumulation과 flat band, inversion layer를 시뮬레이션을 통하여 확인하라.

![Aspect ratio](/media/POST/5510/16.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)


######7 실습예제 - (EDISON 나노물리 SW : MOS Capacitor)
실습예제 6의 구조에서 $C_{min} / C_{ox}$와 $C_{FB} / C_{ox}$ ratio을 구하고 flat band 지점과 문턱전압지점과 값이 일치하는지를 계산해보고 시뮬레이션을 통하여 확인해보아라. (산화막의 두께 $t_{ox}$=20mm)
※ 시뮬레이션에서 나오는 C-V 특성은 $C_{ox}$로 나누어진 값으로 출력됨

![Aspect ratio](/media/POST/5510/17.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)


## MOS Capacitor에 대한 고정된 산화물 전하 효과
###Fixed Oxide Charge Effects(1)

![Aspect ratio](/media/POST/5510/18.jpg)


Fixed oxide charge는 C-V 특성에서 $V_{G}$를 shift 시키는 것과 같은 효과를 나타냄

- Oxide charge(Q′)에 의하여 channel의 charge에 영향을 주게 되는데, 이로 인하여 $V_{T},V_{FB}$등이 shift 되게 된다. 이 때, $V_{shift}=-\frac{Q'_{oxide}}{C_{ox}}$만큼 shift되는 효과가 나타난다.

###Fixed Oxide Charge Effects(2)

![Aspect ratio](/media/POST/5510/19.jpg)

위의 도식화된 C-V특성에서 보듯이 oxide 내 전하가 증가할 수록 더 많이 shift 됨

######8 실습예제 - (EDISON 나노물리 SW : MOS Capacitor)
실습예제 6, 7의 소자 구조에서 surface oxide charge가 $0cm^{-2}~2 \times 10^{12}cm^{-2}$까지 증가할 때, 실습예제 7의 결과를 바탕으로 flat band voltage와 문턱전압의 shift 정도에 대하여 계산해보고 시뮬레이션을 통하여 확인해 보아라.

![Aspect ratio](/media/POST/5510/20.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)


## MOS Capacitor
###과제 1
$N_{a}=2\times 10^{15}cm^{-3}$인 p-type Si MOS capacitor에 대해, 시뮬레이션을 이용하여 다음 물음에 답해보자
1. Gate 전압이 0V일 때, oxide-semiconductor 표면과 semiconductor에서의 $E_{c}$값 차이는 얼마인가 Flat-band 전압은 얼마인가?
2. ‘2)’에서 구한 flat-band 전압에서 oxide-semiconductor 표면과 semiconductor에서의 $E_{c}$값 차이는 얼마인가?
3. ‘1)’에서 구한 결과와 비교해보자.

![Aspect ratio](/media/POST/5510/21.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)


###과제 2
Metal work function이 4eV인 MOS capacitor 구조에 대해, 시뮬레이션을 이용하여 다음 물음에 답해보자.
1. $\phi_{ms}$는 얼마인가?
2. Flat-band전압은 얼마인가? (시뮬레이션 $V_{g}$범위 : -1.0~0.4V, 0.05V 간격)
3. Threshold전압은 얼마인가? (시뮬레이션 $V_{g}$범위 : 0.2~0.4V, 0.01V 간격)

 ![Aspect ratio](/media/POST/5510/22.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)


 ###과제 3
반도체 도핑농도가 $1.0\times10^{16} \mathrm{cm}^{-3}$ 이고$t_{ox}=20\mathrm{nm}$인 MOS capacitor에 대하여 문턱전압이 -0.2V일 때
1. Fixed oxide charge밀도는 얼마인가?
2. Flat-band전압은 얼마인가?
3. Flat-band 전압에서의 capacitance는 어떻게 되는가?

 ![Aspect ratio](/media/POST/5510/23.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)

###과제 4
Threshold 전압을 0.7V로 만들고자 한다. 산화막 두께가 50nm일 때, 아래 물음에 답하시오.
1. Doping농도는 어떻게 되는가? 
2. Flat-band전압은 얼마인가?
3. 최소 capacitance를 구하라.

 ![Aspect ratio](/media/POST/5510/24.jpg)

(파라미터 확인 및 예제 실습은 [EDISON](https://www.edison.re.kr/edison-content?p_p_id=edisoncontent_WAR_edisoncontent2016portlet&p_p_lifecycle=0&p_p_state=maximized&p_p_mode=view&p_p_col_id=column-1&p_p_col_count=1&_edisoncontent_WAR_edisoncontent2016portlet_myaction=generalModifyView&_edisoncontent_WAR_edisoncontent2016portlet_contentDiv=2001004&_edisoncontent_WAR_edisoncontent2016portlet_contentSeq=5510)에서 가능합니다.)
