#include "ps2_runtime_macros.h"
#include "ps2_runtime.h"
#include "ps2_recompiled_functions.h"
#include "ps2_recompiled_stubs.h"

#include "ps2_syscalls.h"
#include "ps2_stubs.h"

// Function: sub_001EACF8
// Address: 0x1eacf8 - 0x1eae08
void sub_001EACF8_0x1eacf8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    ctx->pc = 0x1eacf8u;

    // 0x1eacf8: 0x27bdffd0
    ctx->pc = 0x1eacf8u;
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967248));
    // 0x1eacfc: 0xffbe0020
    ctx->pc = 0x1eacfcu;
    WRITE64(ADD32(GPR_U32(ctx, 29), 32), GPR_U64(ctx, 30));
    // 0x1ead00: 0x3a0f02d
    ctx->pc = 0x1ead00u;
    SET_GPR_U64(ctx, 30, (uint64_t)GPR_U64(ctx, 29) + (uint64_t)GPR_U64(ctx, 0));
    // 0x1ead04: 0xafc40000
    ctx->pc = 0x1ead04u;
    WRITE32(ADD32(GPR_U32(ctx, 30), 0), GPR_U32(ctx, 4));
    // 0x1ead08: 0xafc50004
    ctx->pc = 0x1ead08u;
    WRITE32(ADD32(GPR_U32(ctx, 30), 4), GPR_U32(ctx, 5));
    // 0x1ead0c: 0x97c20004
    ctx->pc = 0x1ead0cu;
    SET_GPR_U32(ctx, 2, (uint16_t)READ16(ADD32(GPR_U32(ctx, 30), 4)));
    // 0x1ead10: 0x304200ff
    ctx->pc = 0x1ead10u;
    SET_GPR_U32(ctx, 2, AND32(GPR_U32(ctx, 2), 255));
    // 0x1ead14: 0xa7c2000e
    ctx->pc = 0x1ead14u;
    WRITE16(ADD32(GPR_U32(ctx, 30), 14), (uint16_t)GPR_U32(ctx, 2));
    // 0x1ead18: 0x8fc20004
    ctx->pc = 0x1ead18u;
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 30), 4)));
    // 0x1ead1c: 0x21202
    ctx->pc = 0x1ead1cu;
    SET_GPR_U32(ctx, 2, SRL32(GPR_U32(ctx, 2), 8));
    // 0x1ead20: 0xafc20004
    ctx->pc = 0x1ead20u;
    WRITE32(ADD32(GPR_U32(ctx, 30), 4), GPR_U32(ctx, 2));
    // 0x1ead24: 0x97c20004
    ctx->pc = 0x1ead24u;
    SET_GPR_U32(ctx, 2, (uint16_t)READ16(ADD32(GPR_U32(ctx, 30), 4)));
    // 0x1ead28: 0x304200ff
    ctx->pc = 0x1ead28u;
    SET_GPR_U32(ctx, 2, AND32(GPR_U32(ctx, 2), 255));
    // 0x1ead2c: 0xa7c2000c
    ctx->pc = 0x1ead2cu;
    WRITE16(ADD32(GPR_U32(ctx, 30), 12), (uint16_t)GPR_U32(ctx, 2));
    // 0x1ead30: 0x8fc20004
    ctx->pc = 0x1ead30u;
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 30), 4)));
    // 0x1ead34: 0x21202
    ctx->pc = 0x1ead34u;
    SET_GPR_U32(ctx, 2, SRL32(GPR_U32(ctx, 2), 8));
    // 0x1ead38: 0xafc20004
    ctx->pc = 0x1ead38u;
    WRITE32(ADD32(GPR_U32(ctx, 30), 4), GPR_U32(ctx, 2));
    // 0x1ead3c: 0x97c20004
    ctx->pc = 0x1ead3cu;
    SET_GPR_U32(ctx, 2, (uint16_t)READ16(ADD32(GPR_U32(ctx, 30), 4)));
    // 0x1ead40: 0x304200ff
    ctx->pc = 0x1ead40u;
    SET_GPR_U32(ctx, 2, AND32(GPR_U32(ctx, 2), 255));
    // 0x1ead44: 0xa7c2000a
    ctx->pc = 0x1ead44u;
    WRITE16(ADD32(GPR_U32(ctx, 30), 10), (uint16_t)GPR_U32(ctx, 2));
    // 0x1ead48: 0x8fc20004
    ctx->pc = 0x1ead48u;
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 30), 4)));
    // 0x1ead4c: 0x21202
    ctx->pc = 0x1ead4cu;
    SET_GPR_U32(ctx, 2, SRL32(GPR_U32(ctx, 2), 8));
    // 0x1ead50: 0xafc20004
    ctx->pc = 0x1ead50u;
    WRITE32(ADD32(GPR_U32(ctx, 30), 4), GPR_U32(ctx, 2));
    // 0x1ead54: 0x97c20004
    ctx->pc = 0x1ead54u;
    SET_GPR_U32(ctx, 2, (uint16_t)READ16(ADD32(GPR_U32(ctx, 30), 4)));
    // 0x1ead58: 0x304200ff
    ctx->pc = 0x1ead58u;
    SET_GPR_U32(ctx, 2, AND32(GPR_U32(ctx, 2), 255));
    // 0x1ead5c: 0xa7c20008
    ctx->pc = 0x1ead5cu;
    WRITE16(ADD32(GPR_U32(ctx, 30), 8), (uint16_t)GPR_U32(ctx, 2));
    // 0x1ead60: 0x8fc40000
    ctx->pc = 0x1ead60u;
    SET_GPR_U32(ctx, 4, READ32(ADD32(GPR_U32(ctx, 30), 0)));
    // 0x1ead64: 0x97c20008
    ctx->pc = 0x1ead64u;
    SET_GPR_U32(ctx, 2, (uint16_t)READ16(ADD32(GPR_U32(ctx, 30), 8)));
    // 0x1ead68: 0x21080
    ctx->pc = 0x1ead68u;
    SET_GPR_U32(ctx, 2, SLL32(GPR_U32(ctx, 2), 2));
    // 0x1ead6c: 0x24430040
    ctx->pc = 0x1ead6cu;
    SET_GPR_S32(ctx, 3, ADD32(GPR_U32(ctx, 2), 64));
    // 0x1ead70: 0x24820008
    ctx->pc = 0x1ead70u;
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 4), 8));
    // 0x1ead74: 0x432821
    ctx->pc = 0x1ead74u;
    SET_GPR_U32(ctx, 5, ADD32(GPR_U32(ctx, 2), GPR_U32(ctx, 3)));
    // 0x1ead78: 0x8fc40000
    ctx->pc = 0x1ead78u;
    SET_GPR_U32(ctx, 4, READ32(ADD32(GPR_U32(ctx, 30), 0)));
    // 0x1ead7c: 0x97c2000a
    ctx->pc = 0x1ead7cu;
    SET_GPR_U32(ctx, 2, (uint16_t)READ16(ADD32(GPR_U32(ctx, 30), 10)));
    // 0x1ead80: 0x21080
    ctx->pc = 0x1ead80u;
    SET_GPR_U32(ctx, 2, SLL32(GPR_U32(ctx, 2), 2));
    // 0x1ead84: 0x24430440
    ctx->pc = 0x1ead84u;
    SET_GPR_S32(ctx, 3, ADD32(GPR_U32(ctx, 2), 1088));
    // 0x1ead88: 0x24820008
    ctx->pc = 0x1ead88u;
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 4), 8));
    // 0x1ead8c: 0x431021
    ctx->pc = 0x1ead8cu;
    SET_GPR_U32(ctx, 2, ADD32(GPR_U32(ctx, 2), GPR_U32(ctx, 3)));
    // 0x1ead90: 0x8ca30000
    ctx->pc = 0x1ead90u;
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 5), 0)));
    // 0x1ead94: 0x8c420000
    ctx->pc = 0x1ead94u;
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 2), 0)));
    // 0x1ead98: 0x621021
    ctx->pc = 0x1ead98u;
    SET_GPR_U32(ctx, 2, ADD32(GPR_U32(ctx, 3), GPR_U32(ctx, 2)));
    // 0x1ead9c: 0xafc20010
    ctx->pc = 0x1ead9cu;
    WRITE32(ADD32(GPR_U32(ctx, 30), 16), GPR_U32(ctx, 2));
    // 0x1eada0: 0x8fc40000
    ctx->pc = 0x1eada0u;
    SET_GPR_U32(ctx, 4, READ32(ADD32(GPR_U32(ctx, 30), 0)));
    // 0x1eada4: 0x97c2000c
    ctx->pc = 0x1eada4u;
    SET_GPR_U32(ctx, 2, (uint16_t)READ16(ADD32(GPR_U32(ctx, 30), 12)));
    // 0x1eada8: 0x21080
    ctx->pc = 0x1eada8u;
    SET_GPR_U32(ctx, 2, SLL32(GPR_U32(ctx, 2), 2));
    // 0x1eadac: 0x24430840
    ctx->pc = 0x1eadacu;
    SET_GPR_S32(ctx, 3, ADD32(GPR_U32(ctx, 2), 2112));
    // 0x1eadb0: 0x24820008
    ctx->pc = 0x1eadb0u;
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 4), 8));
    // 0x1eadb4: 0x431021
    ctx->pc = 0x1eadb4u;
    SET_GPR_U32(ctx, 2, ADD32(GPR_U32(ctx, 2), GPR_U32(ctx, 3)));
    // 0x1eadb8: 0x8fc30010
    ctx->pc = 0x1eadb8u;
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 30), 16)));
    // 0x1eadbc: 0x8c420000
    ctx->pc = 0x1eadbcu;
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 2), 0)));
    // 0x1eadc0: 0x621026
    ctx->pc = 0x1eadc0u;
    SET_GPR_U32(ctx, 2, XOR32(GPR_U32(ctx, 3), GPR_U32(ctx, 2)));
    // 0x1eadc4: 0xafc20010
    ctx->pc = 0x1eadc4u;
    WRITE32(ADD32(GPR_U32(ctx, 30), 16), GPR_U32(ctx, 2));
    // 0x1eadc8: 0x8fc40000
    ctx->pc = 0x1eadc8u;
    SET_GPR_U32(ctx, 4, READ32(ADD32(GPR_U32(ctx, 30), 0)));
    // 0x1eadcc: 0x97c2000e
    ctx->pc = 0x1eadccu;
    SET_GPR_U32(ctx, 2, (uint16_t)READ16(ADD32(GPR_U32(ctx, 30), 14)));
    // 0x1eadd0: 0x21080
    ctx->pc = 0x1eadd0u;
    SET_GPR_U32(ctx, 2, SLL32(GPR_U32(ctx, 2), 2));
    // 0x1eadd4: 0x24430c40
    ctx->pc = 0x1eadd4u;
    SET_GPR_S32(ctx, 3, ADD32(GPR_U32(ctx, 2), 3136));
    // 0x1eadd8: 0x24820008
    ctx->pc = 0x1eadd8u;
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 4), 8));
    // 0x1eaddc: 0x431021
    ctx->pc = 0x1eaddcu;
    SET_GPR_U32(ctx, 2, ADD32(GPR_U32(ctx, 2), GPR_U32(ctx, 3)));
    // 0x1eade0: 0x8fc30010
    ctx->pc = 0x1eade0u;
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 30), 16)));
    // 0x1eade4: 0x8c420000
    ctx->pc = 0x1eade4u;
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 2), 0)));
    // 0x1eade8: 0x621021
    ctx->pc = 0x1eade8u;
    SET_GPR_U32(ctx, 2, ADD32(GPR_U32(ctx, 3), GPR_U32(ctx, 2)));
    // 0x1eadec: 0xafc20010
    ctx->pc = 0x1eadecu;
    WRITE32(ADD32(GPR_U32(ctx, 30), 16), GPR_U32(ctx, 2));
    // 0x1eadf0: 0x8fc20010
    ctx->pc = 0x1eadf0u;
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 30), 16)));
    // 0x1eadf4: 0x3c0e82d
    ctx->pc = 0x1eadf4u;
    SET_GPR_U64(ctx, 29, (uint64_t)GPR_U64(ctx, 30) + (uint64_t)GPR_U64(ctx, 0));
    // 0x1eadf8: 0xdfbe0020
    ctx->pc = 0x1eadf8u;
    SET_GPR_U64(ctx, 30, READ64(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1eadfc: 0x27bd0030
    ctx->pc = 0x1eadfcu;
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1eae00: 0x3e00008
    ctx->pc = 0x1EAE00u;
    {
        uint32_t jumpTarget = GPR_U32(ctx, 31);
        ctx->pc = jumpTarget;
        return;
    }
    ctx->pc = 0x1EAE08u;
}
