# 实验3  数字显示秒表Verilog设计与测试
## 一、实验目的
(1)	掌握多位计数器的设计方法。

(2)	掌握各种进制的设计方法。

(3)	掌握数码管的动态扫描显示的设计方法。

(4)	掌握分频电路的设计方法。

(5)	掌握FPGA的层次化设计方法。

## 二、实验主要仪器设备
(1)	FPGA实验板。

(2)	FPGA实验板配套软件，ModelSim 10

## 三、设计任务与要求
### 1. 基本任务及要求
根据FPGA实验板功能，设计用数码管显示的秒表计数功能，具体要求如下：

按开始键KEY1后，进行秒加计时（从0开始）；按KEY2时，停止秒计时。

### 2. 扩展任务及要求
(1)	以KEY3作为控制键，切换正计时还是倒计时功能;

(2)	KEY3=0，用按键设置倒计时的初始值（初始值大于10秒）；按KEY1时，开始倒计时；按KEY2时，停止计时。KEY3=1，开始正计时。

(3)	倒计时的时间到，LED闪烁提示。
