# 問題 3.30 解答

## ripple-carry-adderの実装

例えば8bitの演算を行う場合、次のように最上位bitを扱うwireが各引数リストの先頭に入っていると想定する。

```
  bit#   7 6 5 4 3 2 1 0

   Cn    1 1 1 1 0 0 0 0
   An   (0 1 0 1 1 1 0 0)
   Bn   (0 0 1 1 1 0 1 0)
   ----------------------
   Sn   (1 0 0 1 0 1 1 0)
   C     0
```

```scheme
(define (ripple-carry-adder An Bn Sn C)
  (if (null? An)
    'ok
    (let ((Cn (make-wire)) (Cn-1 C))
      (full-adder (car An) (car Bn) Cn (car Sn) Cn-1)
      (ripple-carry-adder (cdr An) (cdr Bn) (cdr Sn) Cn))))
```

make-wireで作られるsignal-valueの初期値は0なので、Cn=0としてそのまま使える。

## nビットの繰上り伝播加算器から完全な出力が得られるまでの遅延

### 式で使われる記号と遅延時間の対応

```
R  : ripple-carry-adder-delay
F  : full-adder-delay
Hs : half-adder-sum-delay
Hc : half-adder-carry-delay
and: and-gate-delay
or : or-gate-delay
inv: inverter-delay
```

### 遅延時間の見積もり

繰上り伝播加算器で、最後に決定される出力はCなので、Cの遅延時間だけを考えればよい。

full-adderをn個連結させた遅延時間は次式で表せる。

```
R = n * F
```

full-adderの回路構成から、Coutの出力が最も遅くなる経路は、次のようなものである。

```
Cin => half-adder-sum => half-adder-carry => or-gate => Cout
```

よって、遅延時間は次式で置き換えられる。

```
R = n * (Hs + Hc + or)
```

half-adderの回路構成から、Hcの出力は1経路しかないので、Hcはand-gate-delayで置き換えられる。

```
R = n * (Hs + and + or)
```

Hsは経路が2通りあるため、2通りのパターンを考える。

### and-gate-delay + inverter-delay > or-gate-delay

```
R = n * (2 * and + inv + or)
```

and-gate, or-gate, inverter の遅延時間を使って表すことができた。

### or-gate-delay > and-gate-delay + inverter-delay

```
R = 2n * (and + or)
```

and-gate, or-gate, inverter の遅延時間を使って表すことができた。
