---
layout: single
title: "DDR4 - hPPR"
categories: DDR4
toc: true
toc_sticky: true
toc_label: "페이지 주요 목차"
classes: wide

#published: false
---

## <u>hPPR 개요</u>
PPR이란 Fail 이 되는 **Row 주소를 전기적인 퓨즈 회로의 프로그래밍으로 고치는 것**이다. hPPR의 경우, DDR4에서는 BG당 1ROW를 수정할 수 있다.

퓨즈의 특성과 같이 전기적인 퓨즈(Electrical Fuse)는 한번 프로그램화 하여 동작하면 원상태(Un-fused)로 돌릴 수 없다. 따라서 제어 쪽에서는 의도하지 않는 hPPR 모드 진입과 수정을 하면 안된다. (특히 Command/Address training 시점)

두가지의 hard fail row address repair 시퀀스를 가지고 있고, 두개의 명령어 중 선택한다.  
- WRA : Refresh명령으로 데이터 유지하지만, 단 repair가 되어야 되는 Row가 포함된 2개Bank는 제외한다. BA[0]  Don’t care임  
- WR  : Refresh 명령이 이뤄지지 않는다.따라서 데이터유지도 안됨

hPPR 진입 시 순차적인 MRS 가드키(Guard key)는 의도하지 않는 hPPR 프로그래밍을 막는다. 이는 sPPR모드와 공용으로 사용 되며, 이를테면 hPPR/sPPR 가드키(Guard key)라 불리운다. hPPR(MR4\[13] 1설정)모드나 sPPR(MR4[5] 1설정)에 진입하면, hPPR/sPPR 가드키(Guard key)는 네개의 순차적인 MR0 명령을 요구한다. hPPR/sPPR 가드키(Guard key)는 아래 스펙에서와 같이 특별한 순서에 의해 진행된다. hPPR/sPPR 가드키(Guard key)가 실행되는 동안 어떠한 동작이나 인터럽션 즉 non MR 명령인 ACT, WR, RD 등과 같은 명령은 허용되지 않는다.

hPPR/sPPR 가드키(Guard key) 순서대로 입력되지 않거나, 다른 인터럽트를 받는 다면, 
- hPPR/sPPR 모드 역시 실행 안되고,  
- hPPR/sPPR 모드를 없애는 잘못된 명령 또한 실행 안된다. 
- 잘못된 명령은 또한 DRAM에 “lock up” 상태를 유발하지 않는다. 

추가로 hPPR 또는 sPPR 진입 시퀀스가 인터럽트가 된 상태면, 연속된 ACT, WR 명령어는 정상명령처럼 수행한다. 
hPPR동작이 이미 없어졌다면, MR4\[13](sPPR은 MR4\[5])은 다른 hPPR/sPPR이 실행되기 전까지 0으로 리셋 되어야 한다.   

<center><img src="/assets\images\DDR4\hPPR-MR0GuardKeys.jpg" width="90%" height="90%" title="가드키 스펙" alt="아무거나"/></center>


## <u>hPPR  - Hard Fail Row Address Repair (WRA Case)</u>
**1. PRE(PreCharge)**<br>
 \- 모든 Bank는 Precharge가 되어야 함, DBI 및 CGC 모드 Off<br><br>
**2. MR4.A[13]=1 설정 -> tMOD**<br>
\- Enable hPPR 후 tMOD 대기<br><br>
**3. MR0.A[17:0] guard Key  4회 설정**<br>
\- 각각의  MR0 명령 사이에  tMOD 시간 대기<br><br>
**4. ACT(Active) -> tRCD**<br>
\- Fail Row 주소와 함께 Active 후 tRCD 대기<br><br>
<center><img src="/assets\images\DDR4\hPPR-Entry.jpg" width="120%" height="90%" title="" alt=""/></center>
<br><br><br>

**5. WRA(Write with Auto Precharge)**   
\- 유효주소와 함께 WRA 인가, 실제 WRA와 유효주소를 'Don't Care 처리(Addressing/Write처리 안함)<br><br> 
**6.tPGM 대기 :  WL(WL=CWL+AL+PL) + 4tCK + 기타 시간 포함**  
\- 4tCK동안 DQ는 모두 0 이어야 함  
\- tPGM(x4, x8 : min 1000ms, x16 : min 2000ms)동안 DRAM Row Repair 기다림<br><br>
**7.PRE(PreCharge) -> tPGM_Exit**  
\- Precharge 후 tPGM_Exit 시간동안 Repair된 주소 DRAM 내부 인식<br><br>
**8.MR4.A[13]=0 설정 -> tPGM_PST**  
\- hPPR Mode Disable 후 tPGM_PST 시간 후, 다른 명령 진입 가능
<center><img src="/assets\images\DDR4\hPPR-Repair.jpg" width="120%" height="90%" title="" alt=""/></center>

