# RISC-V_Simutalor_-Verilog-
Implementa um simulador de processador RISC-V monociclo em Verilog via notebook jupter. O processador simulado recebe as instruções binárias em formato hexadecimal (por praticidade) e essas instruções podem ser obtidas via o simulador de Venus. Ao fim da execução o notebook gera animações representando o caminho de dados.
