
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_d8e3e539707843d48fd8ed0ac0d17fbf + Bth1C1G1T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_d8e3e539707843d48fd8ed0ac0d17fbf
verilog: temp_d8e3e539707843d48fd8ed0ac0d17fbf.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_d8e3e539707843d48fd8ed0ac0d17fbf.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_d8e3e539707843d48fd8ed0ac0d17fbf



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////



∫ *** DEBUG *** ∫ Ports [4, '0'] not used in any cell (gate).



∫ *** DEBUG *** ∫ Ports [4, '0'] not used in any cell (gate).

Cello object deleted...

Archivo Verilog temporal eliminado: temp_d8e3e539707843d48fd8ed0ac0d17fbf.v
Archivo Verilog temporal creado: temp_6fb4938070684d29829c683007dddd98.v
