 1
摘   要 
中文摘要 
關鍵詞：低功率、低電壓三角積分調變器、類比數位轉換器、開關運算放大器、
數位校正技術 
    隨著積體電路製程技術不斷的演進，積體電路的操作電壓持續地下降，數位
電路的速度及性能也不斷的提升。然而，由於元件的臨界電壓並沒有隨著供應電
壓等比例的降低，因此造成電晶體過趨動電壓的不足，進而影響類比數位轉換電
路的特性表現。在晶片系統(System-on-Chip, SoC)的前提下，如何提升類比數位
轉換器在低電壓操作下性能，便成為現在相當重要的課題。 
    三角積分調變器技術由於其超取樣的特性，使得它非常適合用來實現高解析
度、高準確度的類比數位轉換器，我們可以在無線通信及需要高解析的積體電路
上發現它的很多應用。在本計劃的研究中，即是要利用在低電壓操作的三角積分
調變器，完成類比數位轉換器的功能。然而，低電壓造成過趨動電壓不足，勢必
造成性能的大幅下降。因此，本計劃主要目標是結合數位校正電路的技術，來提
高低電壓類比數位轉換器的性能。研究步驟包含以下三個步驟： 
(1) 第一部份，分析類比電路的非理想特性在三角積分調變器中的影響，最主要
是指類比電路中的線性誤差部份。根據這些結果，提出數位方式校正性能的
演算法，以補償類比元件性能的不足，並由 MATLAB 驗證此電路的可行性及
最佳化，以達到高解析的目標。 
(2) 第二部份電路的設計，以 CMOS 設計出符合音頻應用且操作在 0.7V 以下的
開關式運算放大器，接著結合量化器電路，以實現一個低電壓操作的三角積
分調變器。 
(3) 第三部份根據所提出的演算法，以數位信號處理的方式實現類比校正補償電
路，並接著結合低電壓三角積分調變器，以期能有效提高類比數位轉換時的
解析度，並符合低電壓、高性能應用上的需求。 
 3
一、前言 
    半導體產業的發展，帶動電子產品ㄧ波波的革命，不僅提升大眾物質生活水
準；相對的，社會大眾對於電子產品的需求也愈來愈高，如液晶數位電視的產生，
以及行動電話或是 MP3 隨身聽的盛行。尤其是可攜式電子產品，它對人類的生活
型態已掀起了重大的改變。然而在可攜式電子產品輕薄短小的發展趨勢下，積體
電路已經朝著晶片系統(System-on-Chip, SoC)的方向發展邁進，其目的在於縮小
晶片面積、節省晶片作業時的功率消耗、降低晶片製作的成本、並具有高效能的
優點。這種構思是把功能整合於單一晶片中，且幾乎含概了完整的功能，因此將
可被視為一個完整系統，所以數位和類比的結合也將會越來越重要[1-2]。故類比
數位暨數位類比轉換器(ADC/DAC) [3-4]在現今強調數位化的時代，也愈加相形
重要。而本計畫的研究將以低電壓類比數位轉換器，輔以數位校正的技巧，以達
到高解析度的性能。 
    在現今製程技術的不斷進步下，積體電路設計已進入了奈米時代，此進步不
但大大的降低了電路的面積，相對上電源供應電壓也大幅的下降。高效能、低功
率的晶片陸續地推陳出新，對電路的設計趨勢來說，低電源電壓電路設計越顯的
重要。就數位電路而言，電壓的下降對於整體效能並不會有太大影響，反而能達
到節省消耗功率的目的；然而，對於類比電路的設計而言，在實現上卻沒有明顯
的受益。這是因為電晶體的臨界電壓(Threshold voltage)並沒有隨著製程進步，在
降低電源電壓的同時，成等比例的下降，造成過趨動電壓的不足。這對於設計如
運算放大器等類比元件而言，輸入信號振幅原就要隨著電源電壓下降，此舉將造
成信號動態輸入範圍(dynamic range)的降低。因此，在設計上必須提高電路設計
的複雜度，以同時彌補過趨動電壓及信號動態範圍的不足，以提高電路的解析
度，但這常常會換來更高的功率消耗。換句話說，低電源電壓電路在應用時，反
而提高了類比電路設計的困難度。總而言之，為了要能夠在低電壓操作下，維持
與一般電壓相同的效能以及合理的功率消耗，這對類比電路的設計者來說是一項
極高的挑戰。 
 
二、研究目的 
    由於可攜式電子產品市場蓬勃發展，在產品輕薄短小的需求下，低電壓高密
度整合的積體電路勢必是主流的發展趨勢。是故，在產業界及學術上已有相當多
的研究文獻投入低電壓高解析度的類比數位轉換器上。但是跟著 CMOS 製程的
進步，操作速度不斷提升，供應電壓也持續下降。然而對類比電路而言，由於元
件的臨界電壓所造成的過趨動電壓(overdrive voltage)不足問題，其低功率消耗特
性卻因臨界電壓的問題而未能成比例的相對減少，甚至及而上升，大大限制了類
比積體電路在低電壓應用上的發展。因此開發低電壓低功率電路，並維持住與一
般電壓供應下之性能，便成為類比電路中的相對重要的研究目標。亦即，若能成
功地開發低電壓電路，便可和數位電路整合於同一積體電路晶片系統中，以達到
實現 SoC 的目標。 
 5
接著電路在審慎評估其可實現性之後，即進入晶片佈局，在既有的類比數位轉換
器佈局經驗下，將謹慎確立各個元件的位置佈局，以求相對較佳之性能。並在佈
局完成後，執行 Post-Simulation 的驗證，以作為進一步修改佈局的依據。最後根
據晶片下線，周邊量測電路之規劃，多方考量和測試，完整的獲得類比數位轉換
器的性能，評估整體系統研究的成果。各項步驟敘述如下： 
 
A. 首先設計符合需求的開關式運算放大器，這是一個 Class AB/Class AB 開關式
運算放大器(圖一)，在低電壓 0.7V 操作下，可且具有 50dB 以上的低頻增益，
40 MHz 的頻寬特性。且由於 Class AB 的電路特性，符合我們低功率的目標。 
M14
M2 M3
M5 M4 M7 M6
M16 M17
M12a
M8a
M10a
Vb1 Vb1
Vdd
Vin+ Vin-
Vouta+
Vb2
M0A
M0B
M0C
M1A
M1B
M1CVcmfb Vb2 Vcmfb
M15
Vb2 Vb2
CC1a
M12b
M8b
M10b
Voutb+
CC1b
aφbφ M13a
M9a
M11a
Vouta-CC2b
M13b
M9b
M11b
Voutb-
CC2b
aφ bφ
圖一 Class AB/Class AB OTA 
 
B. 根據所求得的類比電路特性，使用 MATLAB 分析並建立此線性誤差所呈現的
性能誤差，與理想情況下發展出來的性能做一比對。利用近幾年盛行的 low- 
distortion 架構，我們選擇三階前饋式單迴路三角積分調變器的架構，採用串
連前饋權重總和積分器(CIFF)方式，並結合數位電路的輔助設計，發展出後
級的 FIR 校正電路的架構(H1、H2)，以及相對應的係數，並經由一系列的模
擬收斂，得到可實現的合理數值，以求能下線實現晶片。 
圖二 三階前饋式單迴路三角積分調變器 
 
C. 依據 MATLAB 的模擬結果，利用所發展出來的開關式運算放大器，結合開關
電容技術，量化器電路等等，合成低電源供應電壓之三角積分調變器(圖三)，
並儘量在低功率消耗的要求下，完成合理性能的設計。 
 
 7
降。經驗證後，當輸入訊號在-5dBFS，取樣頻率為 6.4 MHz 時，所得到的 SNDR
為 97dB (圖五)。當經過 FIR 校正電路後，所得 SNDR 的約為 105 dB(圖六)。
此外，此晶片之功率消耗為 970 μW。晶片規格列表可見表一。 
 
 
圖四 晶片 layout 圖 
 
 
102 103 104 105 106
-150
-100
-50
0
frequency (Hz)
P
ow
er
(d
B
)
Power Spectrum
102 103 104 105 106
-150
-100
-50
0
frequency (Hz)
P
ow
er
(d
B
)
Power Spectrum
圖五 校正前 圖六 校正後 
 
 
 
Parameters Specification 
Supply Voltage 0.7 V 
Technology 0.18 μm 1P6M CMOS 
Signal Bandwidth 25 KHz 
 9
errors in MASH ADCs – Part I: Off-line and blind on-line calibration,” IEEE 
Trans. circuits and systems II, pp. 621 – 628, Jul, 2000. 
[6] P. Kiss, J. Silva, A. Wiesbauer, S. Tao, U. K. Moon, J. T. Stonick, and G. C. 
Temes, “Adaptive digital correction of analog errors in MASH ADCs. II – 
Correction using test-signal injection,” IEEE Transaction on CAS, pp. 629 – 
638, July 2000. 
[7] G. Cauwenberghs, and G. C. Temes, “Adaptive calibration of multiple 
quantization oversample d A/D converters,” IEEE international Symposium 
on CAS, pp. 512 - 516 vol.1 May 1996. 
[8] C. K. Ong, K. T. Cheng, and L. C. Wang, “Delta-sigma modulator based 
mixed-signal BIST architecture for SoC,” Design Automation Conference, pp. 
669 – 674, Jan. 2003. 
[9] M. Finsrud, M. Hovin, and S. Lande, “Second order MASH & ΣDM- 
solution with adaptive improvements,” IEEE International Conference on 
electronics, circuits and systems, pp. 1148 – 1162, Jun. 2004. 
 
七、計畫成果自評 
在本計畫中，完成了 0.7V 的低電壓三角積分調變器的電路，並且經過數位
校正電路的修正後，具有更佳的電路成果。 
 
已完成工作項目與成果 
已完成 Paper 投稿數 : 三篇  
 
1. 會議名稱：2008 IEEE Asia Pacific Conference on Circuits and Systems 
(APCCAS '08) 
會議時間：2008 年 11 月 30 日 至 2008 年 12 月 3 日 
會議地點：Macao, China 
論文名稱：A 0.8V SOP-Based Cascade Multibit Delta-Sigma Modulator for 
Wideband Applications 
作    者：郭建宏、李冠毅、陳碩超 
誌    謝：感謝行政院國家科學委員會對計畫 NSC 97-2221-E-003 -010
的財務支援，並且從大學共同研究計劃撥款給台灣師範大
學，以及國家晶片系統中心(CIC)所提供的製程服務。 
已完成工作：已完成模擬及量測結果，並且投稿會議論文。 
“APCCAS 2008 心得報告” 如附件。 
 
2. 會議名稱：2008 IEEE Asia Pacific Conference on Circuits and Systems 
(APCCAS '08) 
會議時間：2008 年 11 月 30 日 至 2008 年 12 月 3 日 
會議地點：Macao, China 
 11
可供推廣之研發成果資料表 
5 可申請專利  5 可技術移轉                   日期： 98 年 7 月 15 日 
國科會補助計畫 
計畫名稱：具數位校正電路之低電壓三角積分調變器設計 
計畫主持人： 郭建宏 
計畫編號：NSC 97-2221-E-003 -010 學門領域：E6 
技術/創作名稱 A novel DAC feedback for low-voltage delta sigma modulators. 
發明人/創作人 郭建宏、陳碩超、謝懷娟 
技術說明 
中文： 
    在傳統的量化器，如圖(a)。使用電阻來產生所需的參考電壓，
但是電阻在製程上的相對誤差較大，所以在低電壓的操作下將有精
確度的問題產生，且電阻串也會增加無謂的功率消耗。但是若以電
容來取代電阻，如圖(b)，將可有較高的精確度，且無多餘的功率消
耗。 
Vref+
Vref-
Vin+ Vin-
T0
T6
T1
T5
 
(a) 
 
(b) 
圖 (a)傳統 R-string Quantizer (b)新型 SC Multibit Quantizer 
 
 
附件一 
 13
可利用之產業 
及 
可開發之產品 
影音產品 
可攜式個人影音 
技術特點 此技術可以增加量化器的精確度，並且減少無謂的功率消耗，適合應用在低電壓電路 
推廣及運用的價值 
 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研
發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 15
我們還有哪方面需要再繼續努力、哪方面需要再加倍努力，對於學生未來的研究更有幫
助。此次出國也克服了學生英文的心理障礙，大幅拓展了學生的國際觀及外語能力。希望
未來還會有類似的機會能夠參與其它國際會議。 
 
 
三、建議 
這次的 APCCAS 2008 會議在大陸的澳門舉行，看到來自於不同國家的人，從討論中
了解不同的想法，增進國際視野。並且發現國外學者及學生勇於發表及發問的態度，讓我
深受影響。所以希望鼓勵台灣學生出國參與國際會議，透過交流的機會，拓展國際視野，
來增加研究上的競爭力。同時也讓台灣更國際化。 
 
四、其他 
感謝國科會能補助學生出席 APCCAS 2008 會議，讓學生可以有機會參與國際場合，
並且透過國際交流，來拓展視野，得到一個良好的學習機會。 
五、攜回資料名稱及內容 
1. 大會議程表 
2. Proceeding 光碟版一片 
 17  
 19  
 21  
 23  
 25
增進國際視野，鼓勵台灣學生出國與國際會議，透過交流的機會，增加研究上的競爭力。
同時也讓台灣更國際化，學生素質提升，成為世界的一份子。  
4. 其他 
非常感謝國科會補助學生出席 ASSCC 2008 會議，讓學生可以藉由國際交流的方式，
拓展視野與經驗，提昇研究精神。 
5. 攜回資料名稱及內容 
1. 大會議程表 
2. Proceeding 光碟版一片 
 27  
 29  
 2
未來還會有類似的機會能夠參與其它國際會議。 
 
 
三、建議 
這次的 APCCAS 2008 會議在大陸的澳門舉行，看到來自於不同國家的人，從討論中
了解不同的想法，增進國際視野。並且發現國外學者及學生勇於發表及發問的態度，讓我
深受影響。所以希望鼓勵台灣學生出國參與國際會議，透過交流的機會，拓展國際視野，
來增加研究上的競爭力。同時也讓台灣更國際化。 
 
四、其他 
感謝國科會能補助學生出席 APCCAS 2008 會議，讓學生可以有機會參與國際場合，
並且透過國際交流，來拓展視野，得到一個良好的學習機會。 
五、攜回資料名稱及內容 
1. 大會議程表 
2. Proceeding 光碟版一片 
 4  
 6  
 8  
 10  
 12
增進國際視野，鼓勵台灣學生出國與國際會議，透過交流的機會，增加研究上的競爭力。
同時也讓台灣更國際化，學生素質提升，成為世界的一份子。  
4. 其他 
非常感謝國科會補助學生出席 ASSCC 2008 會議，讓學生可以藉由國際交流的方式，
拓展視野與經驗，提昇研究精神。 
5. 攜回資料名稱及內容 
1. 大會議程表 
2. Proceeding 光碟版一片 
 14  
