# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 7
attribute \top 1
attribute \src "dut.sv:1.1-20.10"
attribute \dynports 1
module \param_test
  parameter \WIDTH 8
  parameter \DEPTH 16
  parameter \INIT_VALUE 8'10101010
  attribute \src "dut.sv:6.29-6.32"
  wire input 1 \clk
  attribute \src "dut.sv:7.29-7.32"
  wire input 2 \rst
  attribute \src "dut.sv:8.29-8.36"
  wire width 8 input 3 \data_in
  attribute \src "dut.sv:9.29-9.37"
  wire width 8 output 4 \data_out
  attribute \src "dut.sv:13.5-18.8"
  attribute \always_ff 1
  cell $sdff $auto$ff.cc:337:slice$6
    parameter \CLK_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 8'10101010
    parameter \WIDTH 8
    connect \CLK \clk
    connect \SRST \rst
    connect \D \data_in
    connect \Q \data_out
  end
end
