/*
 * VestaVM - Maquina Virtual Distribuida
 *
 * Copyright (C) 2026 David Lopez.T (DesmonHak) (Castilla y Leon, ES)
 * Licencia: GPLv2 + excepcion de runtime (ver LICENSE).
 *
 * Software libre bajo GPLv2.  La salida del compilador (programas
 * escritos en Vesta) NO queda sujeta a la GPL (excepcion de runtime).
 */

/**
 * @file vx/asm/asm_lift_micro.cpp
 * @brief Lift de instrucciones asm opacas SIN operandos de registro a
 *        @c IrOp::ASM_MICRO.  Ver vx/asm/asm_lift_micro.h.
 */

#include "vx/asm/asm_lift_reason.h"
#include "vx/asm/asm_lift_micro.h"

#include "ir/ssa_ir.h"
#include "vx/asm/asm_effects.h"
#include "vx/asm/asm_phys_reg.h"

#include <cctype>
#include <cstdio>
#include <cstdlib>
#include <mutex>
#include <set>
#include <string>
#include <vector>

namespace vx {

namespace {

/// Instrucciones que la base de datos no supo resolver, con el motivo.  Se
/// guardan por (mnemonico, motivo) para no repetir la misma cien veces.
std::set<std::pair<std::string, std::string>> &huecos_db() {
    static std::set<std::pair<std::string, std::string>> s;
    return s;
}
std::mutex &huecos_db_mutex() {
    static std::mutex m;
    return m;
}

/// Recorta espacios de los extremos.
std::string trim(const std::string &s) {
    size_t a = 0, b = s.size();
    while (a < b && std::isspace((unsigned char)s[a])) ++a;
    while (b > a && std::isspace((unsigned char)s[b - 1])) --b;
    return s.substr(a, b - a);
}

/// Divide el cuerpo en instrucciones (una por linea), descartando comentarios
/// (@c // y @c ;) y etiquetas (@c "name:").
std::vector<std::string> instructions(const std::string &body) {
    std::vector<std::string> out;
    size_t pos = 0;
    while (pos <= body.size()) {
        size_t nl = body.find('\n', pos);
        std::string ln = body.substr(
            pos, nl == std::string::npos ? std::string::npos : nl - pos);
        // Quitar comentario // o ;
        size_t c = ln.find("//");
        if (c != std::string::npos) ln.resize(c);
        c = ln.find(';');
        if (c != std::string::npos) ln.resize(c);
        ln = trim(ln);
        if (!ln.empty() && ln.back() != ':') // no etiqueta
            out.push_back(ln);
        if (nl == std::string::npos) break;
        pos = nl + 1;
    }
    return out;
}

/// Empaqueta los efectos de la DB en el byte @c eff de @ref ir::AsmMicro:
/// bit0 memoria, bit1 lee flags, bit2 escribe flags, bit3 barrera.
uint8_t pack_eff(const instr_db::AsmInsnSem &sem) {
    uint8_t e = 0;
    if (sem.reads_mem || sem.writes_mem) e |= 0x1;
    if (sem.reads_flags) e |= 0x2;
    if (sem.writes_flags) e |= 0x4;
    if (sem.barrier) e |= 0x8;
    return e;
}

/// Minusculas de @p s.
std::string lower(const std::string &s) {
    std::string o;
    o.reserve(s.size());
    for (char c : s) o += (char)std::tolower((unsigned char)c);
    return o;
}

/// ¿Contiene @p v (canonico, minusculas) el nombre @p name?
bool has_reg(const std::vector<std::string> &v, const std::string &name) {
    for (const std::string &r : v)
        if (lower(r) == name) return true;
    return false;
}

/// Trocea @p insn en (mnemonico, operandos por coma).  Los operandos van con
/// espacios recortados.  No maneja @c [...] (= solo registros GP).
/**
 * @brief Deja constancia de que la base de datos no supo resolver @p insn.
 *
 * Que una instruccion no este en la base de datos no impide compilar -- se
 * trata como una caja opaca -- pero casi siempre significa que falta en la
 * base, y eso hay que poder verlo.  Con @c VESTA_ASM_DB_GAPS=1 se avisa de
 * cada una la primera vez.
 *
 * @param insn Instruccion tal cual aparece en el bloque asm.
 * @param motivo Por que no se pudo resolver.
 */
void anotar_hueco_db(const std::string &insn, const char *motivo) {
    bool nuevo = false;
    {
        std::lock_guard<std::mutex> g(huecos_db_mutex());
        nuevo = huecos_db().emplace(insn, motivo).second;
    }
    if (!nuevo) return;
    const char *v = std::getenv("VESTA_ASM_DB_GAPS");
    if (v == nullptr || v[0] != '1') return;
    std::fprintf(stderr, "[asm-db] '%s': %s\n", insn.c_str(), motivo);
}

void split_insn(const std::string &insn, std::string &mnem,
                std::vector<std::string> &ops) {
    ops.clear();
    size_t sp = insn.find_first_of(" \t");
    if (sp == std::string::npos) { // sin operandos
        mnem = insn;
        return;
    }
    mnem = insn.substr(0, sp);
    std::string rest = trim(insn.substr(sp + 1));
    size_t pos = 0;
    while (pos <= rest.size()) {
        size_t comma = rest.find(',', pos);
        std::string tok = rest.substr(
            pos, comma == std::string::npos ? std::string::npos : comma - pos);
        tok = trim(tok);
        if (!tok.empty()) ops.push_back(tok);
        if (comma == std::string::npos) break;
        pos = comma + 1;
    }
}

/// construye la lista PLANA de operandos de FiSICO FIJO (solo GP) y la
/// plantilla con @c $N a partir de la linea + la semantica de la DB.  Devuelve
/// @c false si algun operando NO es un registro GP nombrable (MEM/IMM/FP/VEC ->
///) -> el llamador emite @c INLINE_ASM.
bool build_operands(
    instr_db::Isa isa, const std::string &insn, const instr_db::AsmInsnSem &sem,
    const std::unordered_map<std::string, ir::IrValueId> &slot_of,
    std::vector<ir::AsmMicroOperand> &operands, std::string &tmpl, AsmMotivoOpaco *motivo) {
    operands.clear();
    std::string mnem;
    std::vector<std::string> toks;
    split_insn(insn, mnem, toks);
    if (toks.empty())
        return AsmMotivoOpaco::anotar(motivo, insn,
                                     "no se le reconocio ningun operando");

    tmpl = mnem;
    for (size_t k = 0; k < toks.size(); ++k) {
        uint16_t w = 0;
        uint8_t clase = vx::ASM_RC_GP;
        int phys = vx::asm_x86_gp_index(toks[k], &w);
        if (phys < 0) {
            /* Y del banco ANCHO.
             *
             * Solo se aceptaban registros generales, asi que un `movdqa xmm1,
             * xmm0` -- que es exactamente el caso que DEBE quedarse como micro
             * asm, porque es especifico de la ISA y nunca sera IR -- se caia al
             * camino opaco por no saber leer el nombre de su registro.  El
             * modelo ya tiene la clase vectorial; faltaba el inverso del
             * nombrador. */
            phys = vx::asm_x86_vec_index(toks[k], &w);
            if (phys >= 0) clase = vx::ASM_RC_VEC;
        }
        if (phys < 0)
            return AsmMotivoOpaco::anotar(
                motivo, insn,
                "usa un operando que el elevado aun no pasa a IR (memoria, "
                "inmediato o coma flotante)");
        ir::AsmMicroOperand op;
        op.kind = ir::AsmOperandKind::REG;
        op.regclass = clase;
        op.width = w;
        op.fixed_phys = (int16_t)phys; // fisico fijo del texto (constraint RA)
        // Un registro LIGADO a una variable Vesta (register()) necesita
        // threading SSA + el asignador (constraint en el RA + marshalling en
        // los backends).  Hoy esos bloques caen al
        // INLINE_ASM, que ya resuelve los bindings en interp/JIT/AOT.
        if (slot_of.find(lower(toks[k])) != slot_of.end())
            return AsmMotivoOpaco::anotar(
                motivo, insn,
                "toca un registro ligado a una variable, y eso todavia se "
                "resuelve por el camino opaco");
        op.value = ir::IR_NO_VALUE; // fisico opaco (sin SSA)
        /* Rol del operando: lo dice la FORMA, por posicion.
         *
         * Se estaba deduciendo buscando el nombre del registro en las listas de
         * lectura y escritura de la instruccion, y eso solo funciona con los
         * generales: para `movdqa xmm1, xmm0` no encontraba nada y la
         * instruccion acababa pareciendo que no toca ningun registro -- o sea,
         * el bloque entero se caia al camino opaco por no saber leer su propio
         * modelo.  La forma lo dice por posicion y vale para cualquier clase.
         *
         * El nombre se conserva como respaldo: cubre los casos en que la forma
         * no distingue (operandos implicitos que si aparecen escritos). */
        const std::string cn = lower(toks[k]);
        uint8_t fl = 0;
        bool lee = false, escribe = false;
        if (instr_db::operando_explicito(isa, sem.form_id, k, lee, escribe)) {
            if (lee) fl |= ir::ASM_OP_READ;
            if (escribe) fl |= ir::ASM_OP_WRITE;
        }
        if (fl == 0) {
            if (has_reg(sem.reads, cn)) fl |= ir::ASM_OP_READ;
            if (has_reg(sem.writes, cn)) fl |= ir::ASM_OP_WRITE;
        }
        if (fl == 0)
            return AsmMotivoOpaco::anotar(
                motivo, insn,
                "la base de instrucciones no dice si ese operando se lee o se "
                "escribe");
        op.flags = fl;
        operands.push_back(op);
        tmpl += (k == 0 ? " $" : ", $") + std::to_string(k);
    }
    return true;
}

/**
 * @brief Anota en la ficha los registros que la instruccion toca por
 *        CONVENCION, no por nombre.
 *
 * `cpuid` escribe rax, rbx, rcx y rdx sin que ninguno aparezca escrito en la
 * linea.  Para el que asigna registros eso es indistinguible de escribirlos:
 * si no lo sabe, deja ahi un valor vivo y la instruccion lo pisa.  El modelo ya
 * tenia la marca (@c ASM_OP_IMPLICIT) y nadie la llenaba.
 *
 * Van DETRAS de los explicitos para no mover los @c $N de la plantilla, que se
 * indexan por posicion.
 *
 * @param arch Arquitectura para consultar los efectos ("x86_64" / "arm64").
 * @param insn Instruccion completa.
 * @param operands Lista de operandos a completar.
 * @return @c false si algun registro implicito no se supo nombrar -- en ese
 *         caso no se puede prometer que la ficha este completa.
 */
bool anotar_implicitos(const std::string &arch, const std::string &insn,
                       std::vector<ir::AsmMicroOperand> &operands,
                       AsmMotivoOpaco *motivo) {
    const size_t sp = insn.find_first_of(" \t");
    const std::string mnem = (sp == std::string::npos) ? insn : insn.substr(0, sp);
    const vx::AsmEffects ef = vx::asm_effects_for(mnem, arch);
    for (int fase = 0; fase < 2; ++fase) {
        const std::vector<std::string> &lista =
            (fase == 0) ? ef.implicit_read : ef.implicit_write;
        for (const std::string &r : lista) {
            uint16_t w = 0;
            uint8_t clase = vx::ASM_RC_GP;
            int phys = vx::asm_x86_gp_index(r, &w);
            if (phys < 0) {
                phys = vx::asm_x86_vec_index(r, &w);
                if (phys >= 0) clase = vx::ASM_RC_VEC;
            }
            if (phys < 0) {
                /* Los flags ya viajan en el byte de efectos, asi que no hacen
                 * falta como operando; cualquier otro nombre que no se sepa
                 * nombrar si es un hueco, y un hueco aqui significa un registro
                 * destruido del que nadie se entera. */
                const std::string rl = lower(r);
                if (rl == "flags" || rl == "eflags" || rl == "rflags" ||
                    rl == "nzcv" || rl == "memory")
                    continue;
                return AsmMotivoOpaco::anotar(
                    motivo, insn,
                    "toca por convencion un registro que no se supo nombrar: " + r);
            }
            ir::AsmMicroOperand op;
            op.kind = ir::AsmOperandKind::REG;
            op.regclass = clase;
            op.width = w;
            op.fixed_phys = (int16_t)phys;
            op.value = ir::IR_NO_VALUE;
            op.flags = ir::ASM_OP_IMPLICIT |
                       (fase == 0 ? ir::ASM_OP_READ : ir::ASM_OP_WRITE);
            operands.push_back(op);
        }
    }
    return true;
}

} // namespace

bool asm_lift_micro(
    ir::IrFunction &fn, uint32_t block, instr_db::Isa isa,
    const std::string &body, uint32_t line,
    const std::unordered_map<std::string, ir::IrValueId> &slot_of,
    AsmMotivoOpaco *motivo) {
    const std::vector<std::string> insns = instructions(body);
    if (insns.empty())
        return AsmMotivoOpaco::anotar(motivo, std::string(),
                                     "el bloque no tiene instrucciones");

    // Microarq para la semantica: solo usamos los campos SEMaNTICOS (form_id,
    // barrera, mem, flags, reads/writes), no la latencia, asi que cualquier
    // microarq valida de la ISA sirve.  Skylake para x86; fallback 0.
    int32_t ua = instr_db::microarch_by_name(isa, "intel-skylake");
    if (ua < 0) ua = 0;

    // Fase 1 (validacion transaccional): TODAS las instrucciones deben ser
    // formas conocidas por la DB, y O BIEN sin operandos de registro (mfence,
    // cpuid, ...), O BIEN con operandos de FiSICO FIJO GP (: popcnt/tzcnt/
    // bswap rax,...).  Cualquier otra cosa (MEM/IMM/FP/VEC/implicitos,)
    // -> false y el llamador emite INLINE_ASM.
    std::vector<instr_db::AsmInsnSem> sems;
    std::vector<std::vector<ir::AsmMicroOperand>> ops_per;
    std::vector<std::string> tmpl_per;
    sems.reserve(insns.size());
    ops_per.reserve(insns.size());
    tmpl_per.reserve(insns.size());
    // ASA: arch string para consultar los efectos IMPLICITOS (asm_effects).  La
    // DB de instrucciones (instr_db) modela la SEMANTICA de la forma (operandos
    // explicitos), pero NO los registros que una instruccion lee/escribe por
    // convencion de ABI: `syscall` lee el numero en RAX y los args en
    // RDI/RSI/RDX/R10/R8/R9; `int` lee EAX+args; `svc` lee X8+X0..X7.
    const std::string arch_s =
        (isa == instr_db::Isa::ARM64) ? "arm64" : "x86_64";
    for (const std::string &insn : insns) {
        /* Un operando que todavia es un MARCADOR (`$0`) es una variable del
         * programa a la que el asignador aun no ha dado registro.  Trocear no
         * sabe enhebrarlas, asi que el bloque se queda entero -- ahi si se
         * resuelven.  Hay que mirarlo ANTES de preguntar a la base de datos:
         * un marcador no es un operando que ella pueda clasificar, asi que
         * casa una forma que no es y la instruccion acaba pareciendo que no
         * lee ni escribe registros.  El guardia de mas abajo no lo cubre --
         * ese busca el NOMBRE del registro, y aqui todavia no hay ninguno. */
        {
            std::string mnem_ph;
            std::vector<std::string> toks_ph;
            split_insn(insn, mnem_ph, toks_ph);
            bool hay_marcador = false;
            for (const std::string &t : toks_ph)
                if (t.size() >= 2 && t[0] == '$' &&
                    t.find_first_not_of("0123456789", 1) == std::string::npos) {
                    hay_marcador = true;
                    break;
                }
            if (hay_marcador)
                return AsmMotivoOpaco::anotar(
                    motivo, insn,
                    "lleva un operando que elige el compilador ($N), y eso "
                    "todavia se resuelve por el camino opaco");
        }
        instr_db::AsmInsnSem sem =
            instr_db::asm_insn_sem(isa, insn, (uint32_t)ua);
        if (sem.form_id < 0) {        // desconocida por la DB
            anotar_hueco_db(insn, "la base de datos no conoce esta forma");
            return AsmMotivoOpaco::anotar(
                motivo, insn,
                "la base de instrucciones no conoce esta forma");
        }
        // Si la instruccion LEE/ESCRIBE implicitamente un registro que esta
        // LIGADO a una variable Vesta (register(): p.ej. `syscall` con
        // register("rax") id + register("rdi") a1 en los params del invoke), el
        // asm_micro NO puede modelar esos operandos implicitos (solo trocea los
        // textuales) -> los args no se threadean, el RA no los coloca y el DCE
        // elimina sus stores.  Lo dejamos al INLINE_ASM, que SI marca los
        // bindings como in/out vregs y respeta el pin al registro fisico.
        {
            std::string mnem;
            size_t sp = insn.find_first_of(" \t");
            mnem = (sp == std::string::npos) ? insn : insn.substr(0, sp);
            vx::AsmEffects ef = vx::asm_effects_for(mnem, arch_s);
            bool binds_implicit = false;
            for (const std::string &r : ef.implicit_read)
                if (slot_of.find(lower(r)) != slot_of.end()) {
                    binds_implicit = true;
                    break;
                }
            if (!binds_implicit)
                for (const std::string &r : ef.implicit_write)
                    if (slot_of.find(lower(r)) != slot_of.end()) {
                        binds_implicit = true;
                        break;
                    }
            if (binds_implicit)
                return AsmMotivoOpaco::anotar(
                    motivo, insn,
                    "usa de forma implicita un registro ligado a una variable");
        }
        std::vector<ir::AsmMicroOperand> operands;
        std::string tmpl;
        // Una instruccion con operandos ESCRITOS pasa siempre por el analisis
        // de operandos, aunque la DB no describa su forma.  Copiarla verbatim
        // por esa via -- que es lo que se hacia -- la convierte en opaca y
        // pierde de vista que uno de esos operandos es una variable del
        // programa: la instruccion se ejecutaba sobre un registro cualquiera y
        // el valor no volvia.  Sin la forma en la DB no se puede saber que
        // hace con cada uno, asi que se deja al bloque con ligaduras.
        std::string mnem_tmp;
        std::vector<std::string> toks_tmp;
        split_insn(insn, mnem_tmp, toks_tmp);
        if (toks_tmp.empty() && sem.reads.empty() && sem.writes.empty()) {
            // Sin operandos de registro: plantilla verbatim (mfence/lfence/...).
            tmpl = insn;
        } else {
            if (!toks_tmp.empty() && sem.reads.empty() && sem.writes.empty()) {
                anotar_hueco_db(insn, "la forma esta en la base de datos pero "
                                      "no dice que registros lee o escribe");
            }
            if (!build_operands(isa, insn, sem, slot_of, operands, tmpl, motivo))
                return false; // build_operands ya dejo dicho el motivo
        }
        // Lo que la instruccion toca por convencion cuenta igual: el asignador
        // no distingue un registro destruido por nombre de uno destruido por
        // ABI.  Tambien para las que no llevan operandos escritos (cpuid).
        if (!anotar_implicitos(arch_s, insn, operands, motivo)) return false;
        sems.push_back(std::move(sem));
        ops_per.push_back(std::move(operands));
        tmpl_per.push_back(std::move(tmpl));
    }

    // Fase 2 (emision): una ASM_MICRO por instruccion.
    for (size_t i = 0; i < insns.size(); ++i) {
        ir::AsmMicro am;
        am.isa = (uint8_t)isa;
        am.form_id = (uint32_t)sems[i].form_id;
        am.tmpl = std::move(tmpl_per[i]);
        am.operands = std::move(ops_per[i]);
        am.eff = pack_eff(sems[i]);

        ir::IrInstr in{};
        in.op = ir::IrOp::ASM_MICRO;
        in.type = ir::IrType::VOID;
        in.dst = ir::IR_NO_VALUE;
        in.imm = fn.asm_micros.size();
        in.source_line = line;
        fn.asm_micros.push_back(std::move(am));
        fn.append(block, std::move(in));
    }
    return true;
}

std::vector<std::pair<std::string, std::string>> asm_db_huecos() {
    std::lock_guard<std::mutex> g(huecos_db_mutex());
    return {huecos_db().begin(), huecos_db().end()};
}

} // namespace vx
