Projeto de arquiteturas

Machine specs =-=-=-=-=
4 registradores (pode ser aumentado)
Instru��es de 8bits, com um endere�o de mem�ria com 8 bits de dados.
Arquitetura da CPU 32-bits.
256Bytes de ram.
16Bytes de cache.
4 palavras de 8-bit por bloco da cache diretamente mapeada.
Tamanho em bits calculados para Cache: 128 bits.
Tamanho da Tag: 4 bits.
Tamanho do bloco: 32 bits


ADD 00000001 [DDDDDDDD] [VVVVVVVV] [XXXXXXXX] -> Endere�o de mem�ria, Endere�o1, Endere�o2;
SUB 00000010 [DDDDDDDD] [VVVVVVVV] [XXXXXXXX]
LOAD WORD 00000011 [DDDDDDDD] 00000000 00000000 -> Endere�o de mem�ria
STORE WORD 00000100 [DDDDDDDD] [MMMMMMMM] 00000000 -> Endere�o de mem�ria, dado

CACHE ENDEREÇAMENTO
TTTT BB 00
onde:
B bloco da cache
T são os bits de TAG da memória principal
0 são endereço do dado

precisa de um vetor com o bit de validade
Z[VB1, VB2, VB3, VB4]
onde Z é o vetor de validação e VB1, VB2, VB3 e VB4 são os dados de validação de cada bloco da cache

VV VV VVVV
TT BB 0000 | DDDDDDDD |

11 00 1010
01 00 1010
10 00 1010
00 00 1010


01 00 1010 DDDDDDDD V
