 2 
執行單位：清雲科技大學資訊工程系 
 
中   華   民   國 97 年 9 月 15 日 
可供推廣之研發成果資料表 
□ 可申請專利  □ 可技術移轉                                      日期： 年 月 日 
國科會補助計畫 
計畫名稱：橢圓曲線密碼系統之抵抗植入錯誤式密碼攻擊法之研究
與實現 
計畫主持人：邱綺文 
計畫編號：NSC 96-2221-E-231-006 學門領域：資訊安全 
技術/創作名稱 抵抗植入錯誤式密碼攻擊法的電路設計 
發明人/創作人 邱綺文 
中文： 
由於利用 Alternating logic 重新設計 array 內部電路架構，所以不
只達到 concurrent error detection 的目的，更能節省約67%硬體成本。 
技術說明 
英文： 
  The proposed DB multiplier with CED capability by using 
alternating logic circuit saves about 67% space complexity while 
comparing with existing DB multiplier with CED capability by using 
parity checking method. The proposed DB one can concurrently detect 
any one stuck-at fault and transient fault in single cell. 
 
可利用之產業 
及 
可開發之產品 
資訊安全、smart phone、IC 
技術特點 具 concurrent error correction capability之 Finite field multiplier 
推廣及運用的價值 
未來愈來愈多之金融交易功能會呈現在智慧型手機上，但由於智慧
型手機的 CPU 功能及記憶體容量因為輕薄短小之限制而極為有
限，使得執行數位簽暑需要之複雜運算無法以軟體方法解決，因此
必須藉助硬體晶片設計方式解決，所以本技術具有非常實用之價
值。 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位
研發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
附件二 
 4 
 
三、報告內容 
(一) 研究目的 
近年來，網際網路技術和應用發展迅速，各先進國家莫不積極規劃具前瞻性的資通訊政
策，期望以完善的寬頻網路基礎建設與應用服務，帶動資通訊產業成長，進而提升國家競
爭力，因此，「行動台灣計畫」（M-Taiwan）因運而生。為打造「行動台灣、應用無限，
躍進新世界」，使台灣從 e 化進步到 M 化、U 化。並以行動服務、行動生活、行動學習三
項無線寬頻應用為主軸，希望提供民眾住、行、育、樂、醫、利、購的多樣化無線寬頻應
用服務，朝行動政府目標前進。在未來的世界裡，因為無限寬頻技術的進展，將朝向行
動電話與無線 LAN 逐漸整合為一體的方向發展，任何人都可以利用行動電話以及網
路的機能，不管在任何時候，不管在世界的何處，都可以隨時隨地的收集各種資訊，
包括接收新聞、娛樂以及學習，也可以與銀行連線進行購物並付款，或是利用這些服
務進行公共服務、健康管理，或是控管資訊家電等等行為。而經由使用者主導而進化
的行動電話，都是要進行這些活動的關鍵。在日本，由 NTT DoCoMo 所提供的「 i 
Mode Felica 服務」，就是主張將『錢包內的錢』全部放進手機裡，意即手機錢包，
自開始推廣以來，已經超過百萬台的銷售台數，而與手機錢包簽約的合作店鋪，則有
達到上萬家。根據統計顯示，有接近 37% 的台灣手機用戶，都希望能使用照相手機
傳送圖像訊息，顯示台灣以手機傳送圖檔的市場相當龐大。在透過行動商務購入商品
的排行上，台灣及日本最喜歡運用行動商務進行的交易，都是購買車票或是飛機票。
因此透過行動商務事業的擴大，也提供無所不在資訊社會的建立，因為無所不在的社
會即將到來，更需要注意資訊安全，包括使用者資訊安全意識的提高、資訊安全基礎
設施的建立與維持、藉由法律預防網路犯罪以及保護隱私權等等措施。電子交易技術
包含了電子錢包、網路收銀機、付款閘道、網路銀行、安全憑證處理等應用系統及技術。
隨著手機與個人數位助理的使用日漸普及，各種無線應用加值服務不斷出現，行動商務的
市場與重要性不可忽視。隨著行動商務環境日益成熟，行動商務安全將愈發顯得重要。而
行動商務安全的金流功能將必需仰賴橢圓曲線密碼系統。所以如何提昇行動通訊系統的橢
圓曲線密碼系統被攻擊能力將是非常重要。 
 
(二) 文獻探討 
橢圓曲線密碼系統的核心運算為乘法運算，使用到的乘法運算包括兩類，第一類為二進制
延伸場(GF(2m))乘法運算，第二類為質數場(GF(p))乘法運算。但是，就如前所述，行動電
話或 PDA 等行動平台計算能量極為有限，要同時承擔兩種運算的成本恐無法負擔，因此，
若能設計一種硬體電路，可提供二進制延伸場及質數場的乘法運算。那麼在行動電話或 PDA
等的行動平台將是非常實用及需要的。在 2000 年，E. Savaş 等學者們 [1] 發表第一篇有關
適合質數場及二進制延伸場模式乘法的統一硬體架構，Savaş 利用蒙哥馬利乘法演算法
(Montgomery multiplication algorithm) [2] 來整合質數場及二進制延伸場的模式乘法。蒙哥
馬利乘法(Montgomery multiplication)是由 Montgomery [2]於 1985 年針對整數模式乘法運算
(Integer modular multiplication)提出的新演算法，蒙哥馬利乘法最大的貢獻是在乘法過程中
去掉除法的動作，也就是說免除模式運算(modulation)動作，來加快乘法運算動作。Savaş [1]
利用管線型(pipeline)架構來達到任何位元長度的數都可以執行。但是，這個硬體架構的兩
 6 
  The product *C  is firstly computed in Fig.1 by setting t=0 and temporarily stored in D cells. 
The complemented product *C  is then calculated after one clock cycle by applying t=1 and 
complemented inputs B and A* . Such two output results are compared in Equality Checker. If 
they are not complemented, a stuck-at fault exists in one cell. The simple XOR-OR structure for 
Equality Checker shown in Fig.4 is employed in this paper for short time delay and low space 
time complexity. If totally self-checking two-rail checker is needed, they can be found in [12] for 
detail. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
V0,0 V0,1 V0,j V0,m-2 V0,m-1 *
ma  
b0 
b1 
bi 
bm-
bm-1 
0 0 0 0 0 *1a
*
0c
*
1c
*
jc
*
2−mc
*
1−mc
Figure 1. The proposed DB multiplier with CED capability. 
*
1−+ima
*
32 −ma
*
22 −ma
t=0 
*
1−ma
V1,0 V1,1 V1,j V1,m-2 V1,m-1 
Vi,0 Vi,1 Vi,j Vi,m-2 Vi,m-1 
Vm-2,0 Vm-2, Vm-2,j Vm-2,m- Vm-2,m-
 
Vm-1,0 Vm-1,1 Vm-1,j Vm-1,m- Vm-1,m-
*
0a
*
ja
*
2−ma
1 1 1 1 1 *0a *1a
*
ja
*
2−ma
*
1−ma
0b  
t=1 
t=0 
t=0 
t=0 
t=0 
1b  
ib  
2−mb  
1−mb  
t=1 
t=1 
t=1 
t=1 
D D D D D 
*
0c
*
1c  
*
jc
*
2−mc
*
1−mc
Equality Checker 
Error 
D 
D 
win yin 
sin sout 
wouyout 
Figure 2. The alternating logic circuit of the V cell. 
tin dout 
ins
int
 8 
Table 2. The truth table for alternating logic * dma + . 
Inputs Outputs 
tin *
dna +
 
*
da  
*
dma +  
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 0 
1 0 0 1 
1 0 1 0 
1 1 0 0 
1 1 1 1 
 
 
(四) 結果與討論 
For comparing space complexity, the following assumptions are made in standard CMOS 
technology: a k-input AND gate, a k-input NAND gate, a D flip flop, a k-input OR gate, and a 
2-input XOR gate consist of 2k+2, 2k, 22, 2k+2, and 12 transistors, respectively [13]. As 
compared to the existing DB multiplier by Lee et al. [14] depicted in Table 3, the proposed DB 
multiplier with CED capability saves about 67% space complexity. The existing DB multiplier in 
[14] is a full systolic array architecture and the proposed one is a semi-systolic array. Thus, for 
fair comparison, 6 D flip-flops are eliminated from the U cell in [14], the proposed DB multiplier 
also saves 36% space complexity. The proposed one only takes one extra clock cycle for 
achieving CED capability. The design of the proposed one is easily implemented and only one 
type of cell is needed while the one in [14] requires 3 types of cells. 
 
 
 
I0 0I  I1 1I  I mI  
Error 
Figure 4. The logic circuit for realizing Equality Checker. 
