V3 7
FL D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/Especific_Output.vhd 2022/07/17.17:06:21 M.81d
EN work/Especific_Output 1658070491 \
      FL D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/Especific_Output.vhd \
      PH IEEE/STD_LOGIC_1164 0
AR work/Especific_Output/Behavioral 1658070492 \
      FL D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/Especific_Output.vhd \
      EN work/Especific_Output 1658070491 CP counter
FL D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/ipcore_dir/counter.vhd 2022/07/17.16:31:04 M.81d
EN work/counter 1658070489 \
      FL D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/ipcore_dir/counter.vhd \
      PH IEEE/STD_LOGIC_1164 0
AR work/counter/counter_a 1658070490 \
      FL D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/ipcore_dir/counter.vhd \
      EN work/counter 1658070489
