# riscvsingle

comandos para compilar e simular: 
   ```bash
   iverilog -g2012 -o simv sample0.sv sample1.sv && vvp simv
   ```