#Substrate Graph
# noVertices
30
# noArcs
86
# Vertices: id availableCpu routingCapacity isCenter
0 635 635 1
1 261 261 1
2 298 298 1
3 336 336 0
4 705 705 1
5 150 150 0
6 150 150 0
7 150 150 0
8 298 298 1
9 150 150 0
10 261 261 1
11 368 368 1
12 25 25 0
13 405 405 1
14 37 37 0
15 25 25 0
16 404 404 1
17 261 261 1
18 279 279 1
19 261 261 1
20 243 243 1
21 274 274 0
22 150 150 0
23 392 392 1
24 125 125 0
25 243 243 1
26 150 150 0
27 150 150 0
28 150 150 0
29 150 150 0
# Arcs: idS idT delay bandwidth
0 1 29 93
0 2 2 93
0 3 1 112
0 4 3 187
0 5 1 75
0 6 1 75
1 0 29 93
1 7 1 75
1 8 29 93
9 10 5 75
9 11 4 75
16 17 1 93
16 18 1 93
16 4 3 125
16 19 1 93
18 17 1 93
18 16 1 93
18 19 1 93
5 0 1 75
5 20 1 75
13 21 2 112
13 10 3 93
13 22 1 75
13 11 1 125
23 24 1 75
23 21 1 112
23 14 3 37
23 25 4 93
23 26 4 75
6 0 1 75
6 20 1 75
11 9 4 75
11 10 3 93
11 22 1 75
11 13 1 125
19 16 1 93
19 18 1 93
19 27 2 75
17 16 1 93
17 18 1 93
17 27 2 75
28 25 1 75
28 4 4 75
7 1 1 75
7 4 31 75
20 2 2 93
20 5 1 75
20 6 1 75
3 0 1 112
3 2 2 112
3 8 1 112
22 13 1 75
22 11 1 75
29 25 1 75
29 4 4 75
2 0 2 93
2 20 2 93
2 3 2 112
25 28 1 75
25 29 1 75
25 23 4 93
15 12 1 25
14 23 3 37
21 24 1 50
21 13 2 112
21 23 1 112
10 9 5 75
10 13 3 93
10 11 3 93
12 15 1 25
24 21 1 50
24 23 1 75
4 0 3 187
4 29 4 75
4 16 3 125
4 28 4 75
4 7 31 75
4 8 3 93
4 26 1 75
8 1 29 93
8 3 1 112
8 4 3 93
27 17 2 75
27 19 2 75
26 4 1 75
26 23 4 75
