# üìåSistemas Digitais
O aumento da produtividade industrial utilizando cada vez menos recursos humanos √© um dos principais frutos proporcionados pela 4¬™ revolu√ß√£o industrial. Nesse contexto, a exponencial evolu√ß√£o da tecnologia torna indubit√°vel a necessidade por engenharia qualificada, capaz de maximizar a efici√™ncia de processos utilizando, sobretudo, a prototipa√ß√£o de sistemas. 

Pensando nisso,


## üë•Equipe: <br>
* Paulo Queiroz de Carvalho <br>
* Rita Kassiane Santos  <br>
* Rodrigo Damasceno Sampaio <br>

<h1 align="center"> Sum√°rio </h1>
<div id="sumario" style="display: inline_block" align="center">
	<a href="#diagrama"> Diagrama  </a> |
	<a href="#mapeamento"> Mapeamento de mem√≥ria </a> |
	<a href="#configuracao"> Configurando a UART</a> |
	<a href="#enviando"> Enviando dado</a> |
	<a href="#teste"> Teste </a> |
	<a href="#executar"> Como executar </a> |
	<a href="#conclusao"> Conclus√£o </a>
</div>

<div id="diagrama">
	<h1> Diagrama </h1>
		<div id="image01" style="display: inline_block" align="center">
		<img src="/diagrama-do-sis.png"/>
		<p>
			Diagrama do sistema desenvolvido
			</p>
		</div>
	
</div>

<div id="uart-tx">
	<h1> Recebendo dados via UART atrav√©s da FPGA </h1>
		<p>
		O m√≥dulo UART RX √© respons√°vel por implementar a recep√ß√£o de dados na UART da FPGA. Ele possui duas entradas, duas sa√≠das, e um par√¢metro, sendo estes, 		respectivamente: 
		Clock: pulso de clock
		RX_Serial: Dado serial
		RX_Byte: Byte com os 8 bits recebidos
		Clock por bit: √© necess√°rio para que fa√ßa com que a UART da Raspberry e da FPGA funcionem na mesma frequ√™ncia. Para definir o valor deste par√¢metro 			calcula-se o  quociente entre a frequ√™ncia da placa e o baud rate. [Frequ√™ncia/Baud Rate = 50MHz/14400]). <br>
		Para realizar a sincroniza√ß√£o entre essas duas entidades (Raspberry e FPGA), utiliza-se esse valor como par√¢metro para controlar um contador que 		definir√° se j√° √© ou n√£o poss√≠vel identificar o bit que est√° sendo recebido. Nesse contexto, quando ocorre a varia√ß√£o de 3603 ciclos de clocks da placa, 		significa que j√° se consegue realizar tal identifica√ß√£o, ou seja, j√° houve tempo suficiente para que o bit tenha sido recebido. 
		</p>
		<p> Nesse m√≥dulo existe uma FSM que possui 5 estados:</p>
		<ul>
			<li> <strong>IDLE</strong>: <br>Tem a fun√ß√£o de zerar todos os registradores. Nesse estado, uma estrutura condicional verifica se a entrada de dados 							RXData recebeu o bit 0 (que representa o Start Bit). Em caso afirmativo, a m√°quina vai para o pr√≥ximo estado RX Start 							Bit. Em caso negativo, a m√°quina se mant√©m nesse estado at√© que essa situa√ß√£o ocorra. 
</li>
					<li>RX START BIT:
Nesse estado, o valor de um registrador que funciona como um contador √© comparado com o valor do par√¢metro Clock por bit definido anteriormente. Se o contador for diferente da quantidade de clocks por bits, ele √© incrementado em um.  Essa compara√ß√£o √© realizada para que se possa garantir que a frequ√™ncia entre as UARTs s√£o iguais, e portanto, j√° √© poss√≠vel analisar o bit enviado. Posteriormente, quando o contador estiver alcan√ßado o valor exato do clock por bit definido, outra estrutura condicional verifica se o valor do dado em rx_data √© zero, em caso afirmativo significa que tudo ocorreu como previsto, o start bit foi recebido, portanto, o contador pode ser resetado e a m√°quina pode seguir para o pr√≥ximo estado DATABITS. Caso a condicional seja falsa, algum erro ocorreu, logo, a m√°quina √© levada para o estado de IDLE novamente. 
</li>
	<li>RX_DATA_BITS:
Nesse estado a l√≥gica implementada √© semelhante √† explicitada no estado anterior. Enquanto n√£o ocorre a quantidade de varia√ß√µes necess√°rias para a recep√ß√£o de um bit (3603 ciclos de clock), um registrador que atua como contador √© acrescido em 1. 
Sabendo que o dado que est√° sendo recebido tem o tamanho de 1 byte, cria-se um registrador chamado RX_Byte para armazenar este. A cada bit recebido - ou seja, a cada 3603 ciclos de clock - um registrador de 3 bits denonimado r_Bit_index √© acrescido em 1, e este bit recebido √© atribuido ao RX_Byte na posi√ß√£o indicada por r_Bit_index.
Para garantir que os 8 bits j√° foram recebidos, uma estrutura condicional verifica se r_Bit_index √© menor que 7 (tamanho m√°ximo que este pode assumir). Em caso afirmativo, os bits n√£o foram todos recebidos, portanto, incrementa-se 1 ao index e a m√°quina de estados volta novamente para o estado de recep√ß√£o de dados (RX_Data_Bits). Em caso negativo, atribui-se 0 ao index e a FSM segue para o estado de recep√ß√£o do stop bit.

 </li>
	<li>RX STOP BIT
A l√≥gica de funcionamento desse estado √© semelhante ao RX START BIT. O valor de um registrador que funciona como um contador √© comparado com o valor do par√¢metro Clock por bit definido anteriormente. Se o contador for diferente da quantidade de clocks por bits, ele √© incrementado em um at√© que essa igualdade ocorra. Posteriormente, quando o contador estiver alcan√ßado o valor exato do clock por bit definido, atribui-se um n√≠vel l√≥gico alto para o registrador Done, o contador pode ser resetado e a m√°quina pode seguir para o pr√≥ximo estado CLEANUP. 
</li>
					<li>CLEANUP:
√â respons√°vel por enviar a m√°quina para o estado IDLE, e atribuir 0 para o registrador Done. 
</li>
		</ul>
</div>


<div id="uart-rx">
	<h1> Enviando dados via UART atrav√©s da FPGA </h1>
	<p>
		O m√≥dulo UART TX √© respons√°vel por implementar a l√≥gica de envio de dados na UART da FPGA.  Ele possui um par√¢metro, tr√™s entradas e tr√™s sa√≠das, sendo estes, respectivamente: 
		Clock por bit:
		Esse par√¢metro existe neste m√≥dulo pelo mesmo motivo de estar presente no m√≥dulo de recep√ß√£o. No entanto, este valor √© utilizado para controlar um 			contador que definir√° se j√° √© ou n√£o poss√≠vel enviar o bit desejado.  Nesse contexto, quando ocorre a varia√ß√£o de 3603 ciclos de clocks da placa, 			significa que j√° se consegue realizar tal envio, ou seja, j√° houve tempo suficiente para que o bit tenha sido enviado. 
	</p>	
	<ul>
		<li>TX_DV: Identifica o momento em que a transmiss√£o iniciar√°</li>
		<li>TX_Byte: Valor que ser√° transmitido</li>
		<li>Clock</li>
		<li>output_TX_Active: Representa o momento em a transmiss√£o est√° ocorrendo</li>
		<li>output_TX_Serial: O dado que est√° sendo enviado para raspberry </li>
		<li>output_TX_Done</li>
	</ul>
	<p> Nesse m√≥dulo existe uma FSM que possui 5 estados:</p>
	<ul>
		<li> <strong>IDLE</strong>: <br>
			Tem a fun√ß√£o de zerar todos os registradores, exceto √† sa√≠da TX_Serial, a qual tem n√≠vel l√≥gico alto atribu√≠do, para que quando a transmiss√£o se inicie no estado posterior, seja poss√≠vel reconhecer o Start BIt como 0. 
Nesse estado, uma estrutura condicional verifica se a entrada de dados TX_DV recebeu o bit 1. Em caso afirmativo, significa que ir√° iniciar uma transmiss√£o de dados, portanto, atribui-se  o valor que deseja transmitir a um registrador denominado TX_DATA e a m√°quina segue para o estado de envio do Start Bit. Em caso negativo, a m√°quina se mant√©m no estado IDLE at√© que a situa√ß√£o descrita anteriormente ocorra. 
		</li>
		<li> <strong>RX START BIT</strong>: <br>
			Nesse estado, como se sabe que o start bit √© 0, inicialmente atribui-se n√≠vel l√≥gico baixo √† sa√≠da TX_Serial. Posteriormente, o valor de um registrador que funciona como um contador √© comparado com o valor do par√¢metro Clock por bit definido anteriormente para garantir que o envio est√° sendo realizado sob a frequ√™ncia necess√°ria. Se o contador for diferente da quantidade de clocks por bits, ele √© incrementado em um at√© que essa igualdade ocorra. Quando essa situa√ß√£o ocorrer, a FSM vai para o estado TX_DATA_BITS para envio de dados. 
		</li>
		<li> <strong>TX_DATA_BITS</strong>: <br>
			Inicialmente atribui-se √† sa√≠da o_Tx_Serial o bit referente ao byte que deve ser enviado, o qual est√° localizado no index 0  (representado pelo registrador Bit_Index) do registrador de 8 bits TX_DATA. Enquanto n√£o ocorre a quantidade de varia√ß√µes de clock necess√°rias para a envio de um bit, um registrador que atua como contador √© acrescido em 1 e a m√°quina vai para o mesmo estado atual denominado TX DATA BITS. Quando o contador alcan√ßa 3603, significa que o primeiro bit j√° foi transmitido e, portanto, j√° √© poss√≠vel enviar o pr√≥ximo bit. Para isso, o registrador que atua como contador √© zerado e verifica-se se o Bit_index √© menor que 7 (tamanho m√°ximo que este pode assumir). Em caso afirmativo, os bits n√£o foram todos enviados, portanto, incrementa-se 1 ao index e a m√°quina de estados volta novamente para o estado de transmiss√£o de dados (RX_Data_Bits) para que possa enviar o bit da pr√≥xima posi√ß√£o. Em caso negativo, atribui-se 0 ao index e a FSM segue para o estado de envio do stop bit.
		</li>
		<li> <strong>TX STOP BIT</strong>: <br>
			Inicialmente, atribui-se n√≠vel l√≥gico alto √† sa√≠da TX_SERIAL, o qual representa o Stop Bit. Posteriormente, o valor de um registrador que funciona como um contador √© comparado com o valor do par√¢metro Clock por bit definido anteriormente. Se o contador for diferente da quantidade de clocks por bits, ele √© incrementado em um at√© que essa igualdade ocorra. Posteriormente, quando o contador estiver alcan√ßado o valor exato do clock por bit definido, atribui-se um n√≠vel l√≥gico alto para o registrador Done (que ir√° representar que o a transmiss√£o do byte est√° completa), n√≠vel l√≥gico baixo para o registrador TX_Active (para sinalizar que n√£o h√° transmiss√£o ocorrendo), o contador pode ser resetado e a m√°quina pode seguir para o pr√≥ximo estado CLEANUP. 
		</li>
		<li> <strong>CLEANUP</strong>: <br>
			√â respons√°vel por enviar a m√°quina para o estado IDLE, e atribuir 1 para o registrador Done. 
		</li>
	</ul>
</div>

<div id="selector">
	<h1> Enviando e Recebendo dados </h1>
	<p>
	Antes de enviar o dado, deve-se verificar se o FIFO est√° cheio. Para isso utiliza-se o bit denominado TXFF do registrador Flag. Posteriormente, move-se a sequ√™ncia de bits que deve ser enviada em um registrador e escreve este valor no endere√ßo do registrador UART_DATA. 
	Para verificar se o dado enviado foi recebido, utiliza-se o bit RXFF do Flag Register para verificar se o FIFO est√° vazio ou n√£o.
	</p>
</div>

<div id="dht11">
	<h1> Enviando e Recebendo dados </h1>
	<p>
	Antes de enviar o dado, deve-se verificar se o FIFO est√° cheio. Para isso utiliza-se o bit denominado TXFF do registrador Flag. Posteriormente, move-se a sequ√™ncia de bits que deve ser enviada em um registrador e escreve este valor no endere√ßo do registrador UART_DATA. 
	Para verificar se o dado enviado foi recebido, utiliza-se o bit RXFF do Flag Register para verificar se o FIFO est√° vazio ou n√£o.
	</p>
</div>

<div id="interface">
	<h1> Enviando e Recebendo dados </h1>
	<p>
	Antes de enviar o dado, deve-se verificar se o FIFO est√° cheio. Para isso utiliza-se o bit denominado TXFF do registrador Flag. Posteriormente, move-se a sequ√™ncia de bits que deve ser enviada em um registrador e escreve este valor no endere√ßo do registrador UART_DATA. 
	Para verificar se o dado enviado foi recebido, utiliza-se o bit RXFF do Flag Register para verificar se o FIFO est√° vazio ou n√£o.
	</p>
</div>


<div id="teste">
	<h1>Testes</h1>
	<div id="image01" style="display: inline_block" align="center">
			<img src="/MAP001.jpg"/><br>
		<p>
		Dado: 11001010
		8 Bts
		2 SB
		Paridade: Par
		</p>
	</div>
	<div id="image02" style="display: inline_block" align="center">
		<img src="/MAP002_1.jpg"/><br>
		<p>
		Dado: 11001010;
		8 bts;
		2 SB
		Paridade: Par;
		Parity Disable;
		</p>
	</div>
	<div id="image03" style="display: inline_block" align="center">
		<img src="/MAP003.jpg"/><br>
		<p>
		Dado: 11001010;
		8 bts;
		2 SB;
		Paridade: Impar		
		</p>
	</div>
	<div id="image04" style="display: inline_block" align="center">
		<img src="/MAP004.jpg"/><br>
		<p>
		Dado: 11001010;
		8 bts;
		1 SB;
		Paridade: Par		
		</p>
	</div>
	<div id="image05" style="display: inline_block" align="center">
			<img src="/MAP005.jpg"/><br>
		<p>
		Dado: 11001010;
		7 bts;
		1 SB;
		Paridade: Par
		</p>
	</div>
		<div id="image06" style="display: inline_block" align="center">
			<img src="/MAP006.jpg"/><br>
		<p>
		Dado: 11001010;
		6 bts;
		1 SB;
		Paridade: Par	
		</p>
	</div>
		<div id="image08" style="display: inline_block" align="center">
			<img src="/MAP008.jpg"/><br>
		<p>
		Dado: 00110101
		8 bts;
		2 SB;
		Paridade: Par	
		</p>
	</div>
	<div id="image09" style="display: inline_block" align="center">
		<img src="/MAP009.jpg"/><br>
		<p>
		Dado: 01110101
		8 bts;
		2 SB;
		Paridade: Par	
		</p>
	</div>
	<div id="image10" style="display: inline_block" align="center">
		<img src="/MAP010.jpg"/><br>
		<p>
		Dado: 11001010
		8 bts;
		2 SB;
		Baud Rate: 14400 Hz
		I = 212
		F = 63
		Paridade: Par	
		</p>
	</div>
	<div id="image11" style="display: inline_block" align="center">
		<img src="/MAP011.jpg"/><br>
		<p>
		Dado: 11001010
		8 bts;
		2 SB;
		Baud Rate: 76800 Hz
		I = 40
		F = 0
		Paridade: Par	
		</p>
	</div>
	<div id="image11" style="display: inline_block" align="center">
		<img src="/MAP012.jpg"/><br>
		<p>
		Dado: 11001010
		8 bts;
		2 SB;
		Baud Rate: 38400 Hz
		I = 79
		F = 63
		Paridade: Par	
		</p>
	</div>
</div>

<div id="executar">
	<h1>Como executar</h1>
		<p>
		Os arquivos base do c√≥dgio assembly encontra-se no caminho diret√≥rio (/pbl-sistemas-digitais/PBL/) e s√£o denominados:
		</p>
		<ul>
			<li>uartConfig.s</li>
			<p>Arquivo principal o qual √© usado para a configura√ß√£o da UART</p>
		</ul>
		<ul>
			<li>uartDateL.s</li>
			<p>Arquivo de envio de dado e teste de loopback</p>
		</ul>
		<ul>
			<li>uartDateO.s</li>
			<p>Arquivo que implementa um loop de envio de dados para serem visualizados via oscilosc√≥pio</p>
		</ul>
		<ul>
			<li>macros.s</li>
			<p>Arquivo que implementa um macro de impress√£o na tela (print) para a utiliza√ß√£o em outras partes do sistema</p>
		</ul>
		<p>
			Para executar o produto desenvolvido, utiliza-se o arquivo makefile. 
			Para isso, dentro de um terminal linux, abra o diret√≥rio que cont√©m os arquivos bases mencionados anteriormente e execute os seguinte comando:
		<ul>
			<li>make all</li>
			<p>Cria o execut√°vel</p>
		</ul>
		<ul>
			<li>sudo ./UartDateL</li>
			<p>Executa o programa</p>
		</ul>
		</p>
</div>
<div id="conclusao">
	<h1>Conclus√£o</h1>
	<p>
	Para atingir o objetivo solicitado neste problema foi necess√°rio entender o conceito de mapemento de mem√≥ria e o implementar, a fim de obter o endere√ßo de mem√≥ria virtual e consequentemente conseguir acessar a UART. Posteriormente a isso foi poss√≠vel configura-la a partir das necessidades apontadas como requisitos do sistema, e enviar um dado de acordo com o padr√£o RS232.
	</p>
	<p>
Al√©m disso, o prot√≥tipo do sistema auxiliou os graduandos em Engenharia da Computa√ß√£o na solidifica√ß√£o do conhecimento a cerca da arquitetura ARM e conceitos base da linguagem Assembly, como: principais mnem√¥nicos, estruturas condicionais e estruturas de repeti√ß√£o.
	</p>
	<p>
O problema solucionado cumpre <strong>todos</strong> os requisitos solicitados, e foi desenvolvido utilizando Raspberry Pi Zero al√©m de ter sido devidamente testado atrav√©s da verifica√ß√£o do dado enviado utilizando o oscilosc√≥pio e teste de loopback.
	</p>
</div>
