# Aula 04 - Arquiteturas RISC vs CISC

Por muito tempo, o ecossistema PC foi dominado pela Intel (CISC), enquanto celulares e embarcados (Raspberry Pi/STM32) focavam em ARM (RISC). Mas as linhas se cruzam hoje, especialmente com hardwares como a linha M da Apple operando em RISC com performance alt√≠ssima.

---

## ü•ä 1. Entendendo a Batalha

A grande revolu√ß√£o do backend √©: Seu *deploy* de aplica√ß√£o na AWS/Azure precisa ser em inst√¢ncias baseadas em AMD/Intel x86 (CISC) ou inst√¢ncias AWS Graviton ARM (RISC), que normalmente s√£o mais baratas?

=== "CISC (Complex Instruction Set Computer)"
    **Fios de Cabelo**: Possui instru√ß√µes complexas que podem realizar tarefas gigantescas de uma vez (ex: "Leia da mem√≥ria X, mude o bit Y, grave em Z" em apenas UMA instru√ß√£o assembly).
    **Reis do peda√ßo**: Processadores Intel e AMD (x86_64).
    **Caracter√≠sticas**: Hardware muito complexo, consome mais energia para decodificar instru√ß√µes multiformes.

=== "RISC (Reduced Instruction Set Computer)"
    **L√¢mina Fina**: Possui pouqu√≠ssimas instru√ß√µes, todas r√°pidas, simples e uniformes. Fazer "Leia da mem√≥ria X, mude o bit Y, grave em Z" leva 3 a 4 comandos curtos no assembly.
    **Reis do peda√ßo**: Arquitetura ARM (Snapdragon, Apple Silicon M1-M3, AWS Graviton).
    **Caracter√≠sticas**: Consome pouca bateria e se destaca muito em *Pipelines* agressivos.

---

## üñ®Ô∏è 2. Como isso afeta o Compilador C/C++?

Como programador, ao compilar nosso software, a *Target Architecture* √© o divisor de √°guas:

<!-- termynal -->
```console
$ # Compilando para a m√°quina local (digamos, x86_64 CISC)
$ gcc app.c -o app
$ # Compilando Cruzado (Cross-Compiling) de um PC x86 para rodar num Raspberry Pi (ARMv8):
$ aarch64-linux-gnu-gcc app.c -o app_arm
```

O c√≥digo C++ original `app.c` n√£o muda! Quem rala √© o compilador, que na vers√£o ARM gera dezenas de pequenas instru√ß√µes curtas RISC, e na vers√£o local gera um op-code gigante com microc√≥digos CISC internos da Intel.

> [!TIP]
> **Na nuvem:** A maioria dos servi√ßos modernos baseados no Docker √© Cross-Platform, mas as imagens cont√≠nuas n√£o! Seu `Dockerfile` ou sua build em Go e Rust deve explicitamente compilar para as duplas natividades quando for fazer Load Balancer entre inst√¢ncias AWS Graviton (ARM) e Padr√£o (x86).

---

## üöÄ Resumo Pr√°tico

- Historicamente, servidores eram puramente CISC (Intel).
- Hoje, o mercado clama por RISC gra√ßas √† sustentabilidade t√©rmica (menos energia e calor).
- Um bom engenheiro percebe que a ISA (aula anterior) CISC vai conter milhares de comandos Assembly, requerendo compiladores muito agressivos, enquanto a ISA RISC exigir√° compiladores muito detalhistas e otimizados linearmente na aloca√ß√£o de registradores C/C++.

Caminho livre at√© aqui? Ent√£o agora vamos adentrar nas dores da "Mem√≥ria".


---

## üéØ Pr√≥ximos Passos

<div class="grid cards" markdown>

-   :octicons-video-24: **Acessar Slides**

    ---
    
    Reveja a apresenta√ß√£o visual desta aula.
    
    [:octicons-arrow-right-24: Ver Slides da Aula](../slides/slide-04.html)

-   :octicons-tasklist-24: **Quiz**

    ---
    
    Teste seu entendimento b√°sico com perguntas r√°pidas.
    
    [:octicons-arrow-right-24: Responder Quiz](../quizzes/quiz-04.md)

-   :octicons-pencil-24: **Exerc√≠cios**

    ---
    
    Pr√°tica avan√ßada e dissertativa com consulta.
    
    [:octicons-arrow-right-24: Lista de Exerc√≠cios](../exercicios/exercicio-04.md)

-   :octicons-rocket-24: **Projeto**

    ---
    
    Laborat√≥rio pr√°tico de codifica√ß√£o em C/C++.
    
    [:octicons-arrow-right-24: Mini Projeto](../projetos/projeto-04.md)

</div>


[:octicons-arrow-right-24: Avan√ßar para Aula 05](aula-05.md){ .md-button .md-button--primary }
