Verilog HDL中的综合指令 

`(* keep = "TRUE" *)`告诉综合工具必须保留这个信号. 综合工具会默认优化掉没有连接的信号或者对输出没有影响的信号. 

## Qt构建Cpp程序

