<!DOCTYPE html>
<html xmlns="http://www.w3.org/1999/xhtml" lang="" xml:lang="">
<head>
  <meta charset="utf-8" />
  <meta name="generator" content="pandoc" />
  <meta name="viewport" content="width=device-width, initial-scale=1.0, user-scalable=yes" />
  <meta name="dcterms.date" content="2017-11-08" />
  <title>FPGA 中复数乘法器的设计</title>
  <style>
    html {
      line-height: 1.5;
      font-family: Georgia, serif;
      font-size: 20px;
      color: #1a1a1a;
      background-color: #fdfdfd;
    }
    body {
      margin: 0 auto;
      max-width: 36em;
      padding-left: 50px;
      padding-right: 50px;
      padding-top: 50px;
      padding-bottom: 50px;
      hyphens: auto;
      word-wrap: break-word;
      text-rendering: optimizeLegibility;
      font-kerning: normal;
    }
    @media (max-width: 600px) {
      body {
        font-size: 0.9em;
        padding: 1em;
      }
    }
    @media print {
      body {
        background-color: transparent;
        color: black;
        font-size: 12pt;
      }
      p, h2, h3 {
        orphans: 3;
        widows: 3;
      }
      h2, h3, h4 {
        page-break-after: avoid;
      }
    }
    p {
      margin: 1em 0;
    }
    a {
      color: #1a1a1a;
    }
    a:visited {
      color: #1a1a1a;
    }
    img {
      max-width: 100%;
    }
    h1, h2, h3, h4, h5, h6 {
      margin-top: 1.4em;
    }
    h5, h6 {
      font-size: 1em;
      font-style: italic;
    }
    h6 {
      font-weight: normal;
    }
    ol, ul {
      padding-left: 1.7em;
      margin-top: 1em;
    }
    li > ol, li > ul {
      margin-top: 0;
    }
    blockquote {
      margin: 1em 0 1em 1.7em;
      padding-left: 1em;
      border-left: 2px solid #e6e6e6;
      color: #606060;
    }
    code {
      font-family: Menlo, Monaco, 'Lucida Console', Consolas, monospace;
      font-size: 85%;
      margin: 0;
    }
    pre {
      margin: 1em 0;
      overflow: auto;
    }
    pre code {
      padding: 0;
      overflow: visible;
    }
    .sourceCode {
     background-color: transparent;
     overflow: visible;
    }
    hr {
      background-color: #1a1a1a;
      border: none;
      height: 1px;
      margin: 1em 0;
    }
    table {
      margin: 1em 0;
      border-collapse: collapse;
      width: 100%;
      overflow-x: auto;
      display: block;
      font-variant-numeric: lining-nums tabular-nums;
    }
    table caption {
      margin-bottom: 0.75em;
    }
    tbody {
      margin-top: 0.5em;
      border-top: 1px solid #1a1a1a;
      border-bottom: 1px solid #1a1a1a;
    }
    th {
      border-top: 1px solid #1a1a1a;
      padding: 0.25em 0.5em 0.25em 0.5em;
    }
    td {
      padding: 0.125em 0.5em 0.25em 0.5em;
    }
    header {
      margin-bottom: 4em;
      text-align: center;
    }
    #TOC li {
      list-style: none;
    }
    #TOC a:not(:hover) {
      text-decoration: none;
    }
    code{white-space: pre-wrap;}
    span.smallcaps{font-variant: small-caps;}
    span.underline{text-decoration: underline;}
    div.column{display: inline-block; vertical-align: top; width: 50%;}
    div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
    ul.task-list{list-style: none;}
    .display.math{display: block; text-align: center; margin: 0.5rem auto;}
  </style>
  <!--[if lt IE 9]>
    <script src="//cdnjs.cloudflare.com/ajax/libs/html5shiv/3.7.3/html5shiv-printshiv.min.js"></script>
  <![endif]-->
</head>
<body>
<header id="title-block-header">
<h1 class="title">FPGA 中复数乘法器的设计</h1>
<p class="date">2017-11-08</p>
</header>
<p>复数乘法是一个常见的运算，尽管 Vivado/SysGen 中自带复数乘法的器的 IP，但仍然让我们来看看如何从头设计一个——这有助于我们更加了解 Xilinx FPGA 并且锻炼自己的设计能力……好吧我不吹了，有 IP 谁想自己写。但是最近我的 SysGen 工程仿真时只要有 Xilinx 的复乘 IP 就报错，明明稍早些的时候还是好好的。</p>
<p>Debug 了半天一无所获，只能重新造个轮子了。</p>
<p>复数乘法可以写成：</p>
<pre class="plain"><code>I + Qj = (a + bj) * (i + qj)
       = (a * i - b * q) + (a * q + b * i)j
       = [(a - b) * q + a * (i - q)] + [(a - b) * q + b * (i + q)]j</code></pre>
<p>其中 <code>I,Q,a,b,i,q</code> 都是实数，<code>j</code> 是虚数单位。因为 <code>(a - b) * q</code> 的结果可以重复使用，因此这样计算复乘仅需要 3 次乘法。这也被称为 3 乘法器复乘结构。不卖关子，我们直接给出一个 Xilinx FPGA 中的 pipeline 的实现方案：</p>
<figure>
<img src="cmult-fpga-1.png" alt="cmult-fpga-1" /><figcaption aria-hidden="true">cmult-fpga-1</figcaption>
</figure>
<p>从左侧开始，数据向右向上流动。DSP-1 计算出 <code>(a - b) * q</code>，然后将结果传给 DSP-2 和 DSP-3。 DSP-2 最终完成 <code>I</code> 的计算，DSP-3 完成 <code>Q</code> 的计算。注意 DSP48 的第一级加法器也可以做减法（D-A 模式），无需额外的资源来做负号运算。RND 是一个常数，用作输出的修约。如果输出使用全位宽，那么 RND 为 0。</p>
<p>这个设计的优点在于尽量使用了 DSP48 中的预加器和 ALU 加法器，实际上 3 个 DSP48 中的 6 个加法器已经都用上了，这样模块能有最大的工作频率和吞吐量，以及最小的资源消耗。例如一个 16 位乘 16 位的复乘，中间量有 31 位。而 31 位加法器（31 + 31 = 32）用 FPGA 的逻辑资源实现的话，资源占用和逻辑级数会非常高。哪怕是 16 位加法器（16 + 16 = 17），在 UltraScale 器件中的逻辑级数一般也会是 4，在 7 系列器件中一般会是 6。如果想要跑比较高的时钟频率（&gt;350 MHz) 也比较危险的。当然，DSP48 的功耗自然也不会小。</p>
<p>整个模块的延迟是 6 个时钟，有些延迟匹配使用了逻辑资源中的寄存器（<code>i,q</code> 的延迟匹配寄存器可以合并）。这个设计中最关键的路径是 DSP-1 的 P 口 到 DSP-2/3 的 C 口，其间没有经过寄存。因此工具必须将 DSP48 布得尽量近。但一般来说除非整个工程资源占用非常高，这个要求肯定是可以满足的。时序紧张时，可以考虑在其中加一级寄存。</p>
<p>一些杂项：</p>
<ol type="1">
<li>HDL 设计时可以用采用描述的行为模型，让工具来自动推断。一般来说 Vivado 工具可以自动把加减法塞到预加器和 ALU 的里去，因此复乘模块可以不使用 DSP48Ex 的原语库，增加可移植性；</li>
<li>Vivado 的模板库里有复乘的模板，可以直接拿来用；</li>
<li>在 SysGen 中，工具只会自动将加法放进预加器和 ALU，对于减法坚持用 LUT，因此在 SysGen 中只能用 DSP48Ex Block 来实现；</li>
</ol>
</body>
</html>
