Classic Timing Analyzer report for Ozy_Janus
Tue Jan 11 15:04:12 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'
  6. Clock Setup: 'IF_clk'
  7. Clock Setup: 'C5'
  8. Clock Setup: 'SPI_SCK'
  9. Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 10. Clock Hold: 'IF_clk'
 11. Clock Hold: 'C5'
 12. Clock Hold: 'SPI_SCK'
 13. tsu
 14. tco
 15. tpd
 16. th
 17. Ignored Timing Assignments
 18. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+
; Type                                                      ; Slack     ; Required Time                    ; Actual Time                      ; From                                                    ; To                                                      ; From Clock                                 ; To Clock                                   ; Failed Paths ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+
; Worst-case tsu                                            ; N/A       ; None                             ; 8.820 ns                         ; FLAGB                                                   ; async_usb:usb1|FX_state~2                               ; --                                         ; IF_clk                                     ; 0            ;
; Worst-case tco                                            ; N/A       ; None                             ; 17.909 ns                        ; led_blinker:BLINK_D1|led_timer[10]                      ; DEBUG_LED0                                              ; IF_clk                                     ; --                                         ; 0            ;
; Worst-case tpd                                            ; N/A       ; None                             ; 11.315 ns                        ; SDOBACK                                                 ; FX2_PE1                                                 ; --                                         ; --                                         ; 0            ;
; Worst-case th                                             ; N/A       ; None                             ; -1.395 ns                        ; C5                                                      ; I2S_rcv:J_IQ|bc0                                        ; --                                         ; IF_clk                                     ; 0            ;
; Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0' ; -0.136 ns ; 144.01 MHz ( period = 6.944 ns ) ; 141.24 MHz ( period = 7.080 ns ) ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]                      ; NWire_rcv:MDC[1].M_IQ|tb_width[10]                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 13           ;
; Clock Setup: 'IF_clk'                                     ; -0.099 ns ; 48.00 MHz ( period = 20.833 ns ) ; N/A                              ; NWire_rcv:MDC[1].M_IQ|idata[4]                          ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]                   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk                                     ; 2            ;
; Clock Setup: 'C5'                                         ; 70.119 ns ; 12.29 MHz ( period = 81.366 ns ) ; 88.91 MHz ( period = 11.247 ns ) ; I2S_xmit:J_LRAudio|bit_count[0]                         ; I2S_xmit:J_LRAudio|bit_count[2]                         ; C5                                         ; C5                                         ; 0            ;
; Clock Setup: 'SPI_SCK'                                    ; 76.770 ns ; 12.29 MHz ( period = 81.366 ns ) ; 217.58 MHz ( period = 4.596 ns ) ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2] ; SPI_SCK                                    ; SPI_SCK                                    ; 0            ;
; Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'  ; 0.499 ns  ; 144.01 MHz ( period = 6.944 ns ) ; N/A                              ; NWire_rcv:MDC[2].M_IQ|TB_state~4                        ; NWire_rcv:MDC[2].M_IQ|TB_state~4                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0            ;
; Clock Hold: 'IF_clk'                                      ; 0.499 ns  ; 48.00 MHz ( period = 20.833 ns ) ; N/A                              ; CC_address[0]                                           ; CC_address[0]                                           ; IF_clk                                     ; IF_clk                                     ; 0            ;
; Clock Hold: 'C5'                                          ; 0.499 ns  ; 12.29 MHz ( period = 81.366 ns ) ; N/A                              ; I2S_xmit:J_IQPWM|bit_count[0]                           ; I2S_xmit:J_IQPWM|bit_count[0]                           ; C5                                         ; C5                                         ; 0            ;
; Clock Hold: 'SPI_SCK'                                     ; 0.499 ns  ; 12.29 MHz ( period = 81.366 ns ) ; N/A                              ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7] ; SPI_SCK                                    ; SPI_SCK                                    ; 0            ;
; Total number of failed paths                              ;           ;                                  ;                                  ;                                                         ;                                                         ;                                            ;                                            ; 15           ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+
; Option                                                                                               ; Setting            ; From ; To                       ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+
; Device Name                                                                                          ; EP2C8Q208C8        ;      ;                          ;             ;
; Timing Models                                                                                        ; Final              ;      ;                          ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;                          ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;                          ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;                          ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;                          ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;                          ;             ;
; fmax Requirement                                                                                     ; 96 MHz             ;      ;                          ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;                          ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;                          ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;                          ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;                          ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;                          ;             ;
; Number of source nodes to report per destination node                                                ; 20                 ;      ;                          ;             ;
; Number of destination nodes to report                                                                ; 20                 ;      ;                          ;             ;
; Number of paths to report                                                                            ; 200                ;      ;                          ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;                          ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;                          ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;                          ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;                          ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; On                 ;      ;                          ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;                          ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;                          ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;                          ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;                          ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:P_MIC|pass     ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:P_MIC|tb_width ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:SPD|pass       ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:SPD|tb_width   ;             ;
; Clock Settings                                                                                       ; C12_clk            ;      ; C5                       ;             ;
; Clock Settings                                                                                       ; IF_clk             ;      ; IF_clk                   ;             ;
; Clock Settings                                                                                       ; SPI_SCK            ;      ; SPI_SCK                  ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                                             ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; Clock Node Name                            ; Clock Setting Name ; Type       ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset    ; Phase offset ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ;                    ; PLL output ; 144.01 MHz       ; 0.000 ns      ; 0.000 ns     ; IF_clk   ; 3                     ; 1                   ; -2.398 ns ;              ;
; IF_clk                                     ; IF_clk             ; User Pin   ; 48.0 MHz         ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; C5                                         ; C12_clk            ; User Pin   ; 12.29 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; SPI_SCK                                    ; SPI_SCK            ; User Pin   ; 12.29 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                             ; To                                               ; From Clock                                 ; To Clock                                   ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+
; -0.136 ns                               ; 141.24 MHz ( period = 7.080 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.821 ns                ;
; -0.135 ns                               ; 141.26 MHz ( period = 7.079 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.820 ns                ;
; -0.127 ns                               ; 141.42 MHz ( period = 7.071 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.812 ns                ;
; -0.126 ns                               ; 141.44 MHz ( period = 7.070 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.811 ns                ;
; -0.108 ns                               ; 141.80 MHz ( period = 7.052 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.794 ns                ;
; -0.107 ns                               ; 141.82 MHz ( period = 7.051 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.793 ns                ;
; -0.095 ns                               ; 142.07 MHz ( period = 7.039 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.772 ns                ;
; -0.047 ns                               ; 143.04 MHz ( period = 6.991 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.732 ns                ;
; -0.046 ns                               ; 143.06 MHz ( period = 6.990 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.731 ns                ;
; -0.021 ns                               ; 143.58 MHz ( period = 6.965 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.706 ns                ;
; -0.020 ns                               ; 143.60 MHz ( period = 6.964 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.705 ns                ;
; -0.011 ns                               ; 143.78 MHz ( period = 6.955 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.697 ns                ;
; -0.010 ns                               ; 143.80 MHz ( period = 6.954 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.696 ns                ;
; 0.010 ns                                ; 144.22 MHz ( period = 6.934 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.675 ns                ;
; 0.011 ns                                ; 144.24 MHz ( period = 6.933 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.674 ns                ;
; 0.019 ns                                ; 144.40 MHz ( period = 6.925 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.667 ns                ;
; 0.020 ns                                ; 144.43 MHz ( period = 6.924 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.666 ns                ;
; 0.043 ns                                ; 144.91 MHz ( period = 6.901 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.642 ns                ;
; 0.044 ns                                ; 144.93 MHz ( period = 6.900 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.641 ns                ;
; 0.057 ns                                ; 145.20 MHz ( period = 6.887 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.625 ns                ;
; 0.080 ns                                ; 145.69 MHz ( period = 6.864 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.597 ns                ;
; 0.116 ns                                ; 146.46 MHz ( period = 6.828 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.570 ns                ;
; 0.117 ns                                ; 146.48 MHz ( period = 6.827 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.569 ns                ;
; 0.121 ns                                ; 146.56 MHz ( period = 6.823 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.564 ns                ;
; 0.127 ns                                ; 146.69 MHz ( period = 6.817 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.559 ns                ;
; 0.128 ns                                ; 146.71 MHz ( period = 6.816 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.558 ns                ;
; 0.128 ns                                ; 146.71 MHz ( period = 6.816 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.557 ns                ;
; 0.129 ns                                ; 146.74 MHz ( period = 6.815 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.556 ns                ;
; 0.130 ns                                ; 146.76 MHz ( period = 6.814 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.555 ns                ;
; 0.136 ns                                ; 146.89 MHz ( period = 6.808 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.551 ns                ;
; 0.137 ns                                ; 146.91 MHz ( period = 6.807 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.548 ns                ;
; 0.138 ns                                ; 146.93 MHz ( period = 6.806 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.547 ns                ;
; 0.146 ns                                ; 147.10 MHz ( period = 6.798 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.540 ns                ;
; 0.147 ns                                ; 147.12 MHz ( period = 6.797 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.543 ns                ;
; 0.147 ns                                ; 147.12 MHz ( period = 6.797 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.539 ns                ;
; 0.149 ns                                ; 147.17 MHz ( period = 6.795 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.541 ns                ;
; 0.149 ns                                ; 147.17 MHz ( period = 6.795 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.537 ns                ;
; 0.156 ns                                ; 147.32 MHz ( period = 6.788 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.534 ns                ;
; 0.158 ns                                ; 147.36 MHz ( period = 6.786 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.532 ns                ;
; 0.160 ns                                ; 147.41 MHz ( period = 6.784 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.520 ns                ;
; 0.167 ns                                ; 147.56 MHz ( period = 6.777 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.519 ns                ;
; 0.168 ns                                ; 147.58 MHz ( period = 6.776 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.518 ns                ;
; 0.181 ns                                ; 147.86 MHz ( period = 6.763 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.504 ns                ;
; 0.182 ns                                ; 147.89 MHz ( period = 6.762 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.503 ns                ;
; 0.182 ns                                ; 147.89 MHz ( period = 6.762 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.504 ns                ;
; 0.183 ns                                ; 147.91 MHz ( period = 6.761 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.503 ns                ;
; 0.189 ns                                ; 148.04 MHz ( period = 6.755 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.497 ns                ;
; 0.190 ns                                ; 148.06 MHz ( period = 6.754 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.496 ns                ;
; 0.199 ns                                ; 148.26 MHz ( period = 6.745 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.483 ns                ;
; 0.210 ns                                ; 148.50 MHz ( period = 6.734 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.475 ns                ;
; 0.211 ns                                ; 148.52 MHz ( period = 6.733 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[4]~_Duplicate_42  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.464 ns                ;
; 0.218 ns                                ; 148.68 MHz ( period = 6.726 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[3]~_Duplicate_49  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.453 ns                ;
; 0.221 ns                                ; 148.74 MHz ( period = 6.723 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.454 ns                ;
; 0.223 ns                                ; 148.79 MHz ( period = 6.721 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[3]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.452 ns                ;
; 0.227 ns                                ; 148.88 MHz ( period = 6.717 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.458 ns                ;
; 0.228 ns                                ; 148.90 MHz ( period = 6.716 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.457 ns                ;
; 0.235 ns                                ; 149.05 MHz ( period = 6.709 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.450 ns                ;
; 0.236 ns                                ; 149.08 MHz ( period = 6.708 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.454 ns                ;
; 0.236 ns                                ; 149.08 MHz ( period = 6.708 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.449 ns                ;
; 0.236 ns                                ; 149.08 MHz ( period = 6.708 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.449 ns                ;
; 0.238 ns                                ; 149.12 MHz ( period = 6.706 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.452 ns                ;
; 0.246 ns                                ; 149.30 MHz ( period = 6.698 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.440 ns                ;
; 0.256 ns                                ; 149.52 MHz ( period = 6.688 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.430 ns                ;
; 0.257 ns                                ; 149.54 MHz ( period = 6.687 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.429 ns                ;
; 0.262 ns                                ; 149.66 MHz ( period = 6.682 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.428 ns                ;
; 0.264 ns                                ; 149.70 MHz ( period = 6.680 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.426 ns                ;
; 0.267 ns                                ; 149.77 MHz ( period = 6.677 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]~_Duplicate_43  ; NWire_rcv:MDC[2].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.404 ns                ;
; 0.267 ns                                ; 149.77 MHz ( period = 6.677 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.418 ns                ;
; 0.269 ns                                ; 149.81 MHz ( period = 6.675 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.416 ns                ;
; 0.269 ns                                ; 149.81 MHz ( period = 6.675 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[5]~_Duplicate_45  ; NWire_rcv:MDC[0].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.403 ns                ;
; 0.270 ns                                ; 149.84 MHz ( period = 6.674 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.415 ns                ;
; 0.276 ns                                ; 149.97 MHz ( period = 6.668 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.410 ns                ;
; 0.278 ns                                ; 150.02 MHz ( period = 6.666 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.401 ns                ;
; 0.279 ns                                ; 150.04 MHz ( period = 6.665 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.404 ns                ;
; 0.284 ns                                ; 150.15 MHz ( period = 6.660 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.401 ns                ;
; 0.285 ns                                ; 150.17 MHz ( period = 6.659 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.400 ns                ;
; 0.290 ns                                ; 150.29 MHz ( period = 6.654 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.391 ns                ;
; 0.292 ns                                ; 150.33 MHz ( period = 6.652 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]~_Duplicate_43  ; NWire_rcv:MDC[2].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.384 ns                ;
; 0.292 ns                                ; 150.33 MHz ( period = 6.652 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.384 ns                ;
; 0.293 ns                                ; 150.35 MHz ( period = 6.651 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.397 ns                ;
; 0.293 ns                                ; 150.35 MHz ( period = 6.651 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.393 ns                ;
; 0.294 ns                                ; 150.38 MHz ( period = 6.650 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.392 ns                ;
; 0.294 ns                                ; 150.38 MHz ( period = 6.650 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[7]                ; NWire_rcv:MDC[1].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.393 ns                ;
; 0.295 ns                                ; 150.40 MHz ( period = 6.649 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.395 ns                ;
; 0.300 ns                                ; 150.51 MHz ( period = 6.644 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.382 ns                ;
; 0.300 ns                                ; 150.51 MHz ( period = 6.644 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.385 ns                ;
; 0.303 ns                                ; 150.58 MHz ( period = 6.641 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]                ; NWire_rcv:MDC[2].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.374 ns                ;
; 0.304 ns                                ; 150.60 MHz ( period = 6.640 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[2]~_Duplicate_48  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.367 ns                ;
; 0.307 ns                                ; 150.67 MHz ( period = 6.637 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.368 ns                ;
; 0.310 ns                                ; 150.74 MHz ( period = 6.634 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.372 ns                ;
; 0.312 ns                                ; 150.78 MHz ( period = 6.632 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.365 ns                ;
; 0.320 ns                                ; 150.97 MHz ( period = 6.624 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.365 ns                ;
; 0.323 ns                                ; 151.03 MHz ( period = 6.621 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.362 ns                ;
; 0.323 ns                                ; 151.03 MHz ( period = 6.621 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[5]~_Duplicate_45  ; NWire_rcv:MDC[0].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.347 ns                ;
; 0.326 ns                                ; 151.10 MHz ( period = 6.618 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.364 ns                ;
; 0.326 ns                                ; 151.10 MHz ( period = 6.618 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]~_Duplicate_43  ; NWire_rcv:MDC[2].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.667 ns                  ; 6.341 ns                ;
; 0.326 ns                                ; 151.10 MHz ( period = 6.618 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.356 ns                ;
; 0.327 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.355 ns                ;
; 0.327 ns                                ; 151.13 MHz ( period = 6.617 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.358 ns                ;
; 0.328 ns                                ; 151.15 MHz ( period = 6.616 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.357 ns                ;
; 0.328 ns                                ; 151.15 MHz ( period = 6.616 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.362 ns                ;
; 0.329 ns                                ; 151.17 MHz ( period = 6.615 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.356 ns                ;
; 0.332 ns                                ; 151.24 MHz ( period = 6.612 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.353 ns                ;
; 0.333 ns                                ; 151.26 MHz ( period = 6.611 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.356 ns                ;
; 0.336 ns                                ; 151.33 MHz ( period = 6.608 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.347 ns                ;
; 0.348 ns                                ; 151.61 MHz ( period = 6.596 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; NWire_rcv:MDC[0].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.322 ns                ;
; 0.349 ns                                ; 151.63 MHz ( period = 6.595 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_44  ; NWire_rcv:MDC[2].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.322 ns                ;
; 0.349 ns                                ; 151.63 MHz ( period = 6.595 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_51  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.334 ns                ;
; 0.351 ns                                ; 151.68 MHz ( period = 6.593 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.337 ns                ;
; 0.353 ns                                ; 151.72 MHz ( period = 6.591 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][8]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.333 ns                ;
; 0.355 ns                                ; 151.77 MHz ( period = 6.589 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][8]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.326 ns                ;
; 0.371 ns                                ; 152.14 MHz ( period = 6.573 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]                ; NWire_rcv:MDC[2].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.301 ns                ;
; 0.373 ns                                ; 152.18 MHz ( period = 6.571 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.313 ns                ;
; 0.374 ns                                ; 152.21 MHz ( period = 6.570 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_44  ; NWire_rcv:MDC[2].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.302 ns                ;
; 0.375 ns                                ; 152.23 MHz ( period = 6.569 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][8]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.310 ns                ;
; 0.375 ns                                ; 152.23 MHz ( period = 6.569 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; NWire_rcv:MDC[0].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.293 ns                ;
; 0.376 ns                                ; 152.25 MHz ( period = 6.568 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][8]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.309 ns                ;
; 0.382 ns                                ; 152.39 MHz ( period = 6.562 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.301 ns                ;
; 0.384 ns                                ; 152.44 MHz ( period = 6.560 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.302 ns                ;
; 0.384 ns                                ; 152.44 MHz ( period = 6.560 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.297 ns                ;
; 0.385 ns                                ; 152.46 MHz ( period = 6.559 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.300 ns                ;
; 0.386 ns                                ; 152.49 MHz ( period = 6.558 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.290 ns                ;
; 0.390 ns                                ; 152.58 MHz ( period = 6.554 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.293 ns                ;
; 0.392 ns                                ; 152.63 MHz ( period = 6.552 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.286 ns                ;
; 0.394 ns                                ; 152.67 MHz ( period = 6.550 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.291 ns                ;
; 0.399 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][9]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.286 ns                ;
; 0.400 ns                                ; 152.81 MHz ( period = 6.544 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][9]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.285 ns                ;
; 0.400 ns                                ; 152.81 MHz ( period = 6.544 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.282 ns                ;
; 0.402 ns                                ; 152.86 MHz ( period = 6.542 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.275 ns                ;
; 0.403 ns                                ; 152.88 MHz ( period = 6.541 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.283 ns                ;
; 0.406 ns                                ; 152.95 MHz ( period = 6.538 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]                ; NWire_rcv:MDC[2].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.270 ns                ;
; 0.407 ns                                ; 152.98 MHz ( period = 6.537 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]~_Duplicate_43  ; NWire_rcv:MDC[2].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.263 ns                ;
; 0.407 ns                                ; 152.98 MHz ( period = 6.537 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[2]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.268 ns                ;
; 0.408 ns                                ; 153.00 MHz ( period = 6.536 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_44  ; NWire_rcv:MDC[2].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.667 ns                  ; 6.259 ns                ;
; 0.408 ns                                ; 153.00 MHz ( period = 6.536 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[4]                ; NWire_rcv:MDC[1].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.276 ns                ;
; 0.409 ns                                ; 153.02 MHz ( period = 6.535 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.276 ns                ;
; 0.409 ns                                ; 153.02 MHz ( period = 6.535 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.265 ns                ;
; 0.410 ns                                ; 153.05 MHz ( period = 6.534 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.271 ns                ;
; 0.411 ns                                ; 153.07 MHz ( period = 6.533 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.279 ns                ;
; 0.412 ns                                ; 153.09 MHz ( period = 6.532 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.273 ns                ;
; 0.413 ns                                ; 153.12 MHz ( period = 6.531 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.277 ns                ;
; 0.414 ns                                ; 153.14 MHz ( period = 6.530 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.272 ns                ;
; 0.414 ns                                ; 153.14 MHz ( period = 6.530 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.269 ns                ;
; 0.415 ns                                ; 153.16 MHz ( period = 6.529 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.271 ns                ;
; 0.415 ns                                ; 153.16 MHz ( period = 6.529 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.264 ns                ;
; 0.416 ns                                ; 153.19 MHz ( period = 6.528 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.269 ns                ;
; 0.417 ns                                ; 153.21 MHz ( period = 6.527 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.268 ns                ;
; 0.417 ns                                ; 153.21 MHz ( period = 6.527 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.273 ns                ;
; 0.420 ns                                ; 153.28 MHz ( period = 6.524 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.270 ns                ;
; 0.422 ns                                ; 153.33 MHz ( period = 6.522 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.268 ns                ;
; 0.424 ns                                ; 153.37 MHz ( period = 6.520 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.262 ns                ;
; 0.426 ns                                ; 153.42 MHz ( period = 6.518 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.264 ns                ;
; 0.429 ns                                ; 153.49 MHz ( period = 6.515 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]~_Duplicate_62 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.248 ns                ;
; 0.430 ns                                ; 153.52 MHz ( period = 6.514 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.254 ns                ;
; 0.435 ns                                ; 153.63 MHz ( period = 6.509 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.250 ns                ;
; 0.435 ns                                ; 153.63 MHz ( period = 6.509 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.245 ns                ;
; 0.437 ns                                ; 153.68 MHz ( period = 6.507 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.243 ns                ;
; 0.438 ns                                ; 153.70 MHz ( period = 6.506 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.247 ns                ;
; 0.438 ns                                ; 153.70 MHz ( period = 6.506 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.247 ns                ;
; 0.439 ns                                ; 153.73 MHz ( period = 6.505 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.247 ns                ;
; 0.446 ns                                ; 153.89 MHz ( period = 6.498 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.240 ns                ;
; 0.447 ns                                ; 153.92 MHz ( period = 6.497 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[5]~_Duplicate_45  ; NWire_rcv:MDC[0].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.224 ns                ;
; 0.447 ns                                ; 153.92 MHz ( period = 6.497 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.236 ns                ;
; 0.449 ns                                ; 153.96 MHz ( period = 6.495 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[4]                ; NWire_rcv:MDC[0].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.225 ns                ;
; 0.449 ns                                ; 153.96 MHz ( period = 6.495 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.229 ns                ;
; 0.453 ns                                ; 154.06 MHz ( period = 6.491 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.226 ns                ;
; 0.456 ns                                ; 154.13 MHz ( period = 6.488 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]~_Duplicate_46  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.219 ns                ;
; 0.459 ns                                ; 154.20 MHz ( period = 6.485 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.224 ns                ;
; 0.464 ns                                ; 154.32 MHz ( period = 6.480 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.226 ns                ;
; 0.466 ns                                ; 154.37 MHz ( period = 6.478 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.219 ns                ;
; 0.466 ns                                ; 154.37 MHz ( period = 6.478 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.224 ns                ;
; 0.469 ns                                ; 154.44 MHz ( period = 6.475 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.216 ns                ;
; 0.470 ns                                ; 154.46 MHz ( period = 6.474 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[5]~_Duplicate_45  ; NWire_rcv:MDC[0].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.201 ns                ;
; 0.472 ns                                ; 154.51 MHz ( period = 6.472 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[1]                ; NWire_rcv:MDC[2].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.205 ns                ;
; 0.474 ns                                ; 154.56 MHz ( period = 6.470 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]                ; NWire_rcv:MDC[2].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.197 ns                ;
; 0.474 ns                                ; 154.56 MHz ( period = 6.470 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_46  ; NWire_rcv:MDC[0].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.199 ns                ;
; 0.478 ns                                ; 154.66 MHz ( period = 6.466 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.203 ns                ;
; 0.480 ns                                ; 154.70 MHz ( period = 6.464 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.196 ns                ;
; 0.484 ns                                ; 154.80 MHz ( period = 6.460 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.201 ns                ;
; 0.484 ns                                ; 154.80 MHz ( period = 6.460 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[5]                ; NWire_rcv:MDC[0].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.186 ns                ;
; 0.486 ns                                ; 154.85 MHz ( period = 6.458 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.197 ns                ;
; 0.489 ns                                ; 154.92 MHz ( period = 6.455 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_44  ; NWire_rcv:MDC[2].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.181 ns                ;
; 0.489 ns                                ; 154.92 MHz ( period = 6.455 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.200 ns                ;
; 0.490 ns                                ; 154.94 MHz ( period = 6.454 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[0]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.187 ns                ;
; 0.491 ns                                ; 154.97 MHz ( period = 6.453 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[7]                ; NWire_rcv:MDC[1].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.198 ns                ;
; 0.492 ns                                ; 154.99 MHz ( period = 6.452 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][7]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.193 ns                ;
; 0.493 ns                                ; 155.01 MHz ( period = 6.451 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.190 ns                ;
; 0.494 ns                                ; 155.04 MHz ( period = 6.450 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; NWire_rcv:MDC[0].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.175 ns                ;
; 0.495 ns                                ; 155.06 MHz ( period = 6.449 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.191 ns                ;
; 0.495 ns                                ; 155.06 MHz ( period = 6.449 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.183 ns                ;
; 0.496 ns                                ; 155.09 MHz ( period = 6.448 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][6]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.190 ns                ;
; 0.499 ns                                ; 155.16 MHz ( period = 6.445 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.186 ns                ;
; 0.502 ns                                ; 155.23 MHz ( period = 6.442 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[1]~_Duplicate_42  ; NWire_rcv:MDC[1].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.180 ns                ;
; 0.502 ns                                ; 155.23 MHz ( period = 6.442 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[1].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.183 ns                ;
; 0.503 ns                                ; 155.26 MHz ( period = 6.441 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_47 ; NWire_rcv:MDC[0].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.169 ns                ;
; 0.504 ns                                ; 155.28 MHz ( period = 6.440 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.177 ns                ;
; 0.505 ns                                ; 155.30 MHz ( period = 6.439 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.177 ns                ;
; 0.506 ns                                ; 155.33 MHz ( period = 6.438 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.184 ns                ;
; 0.507 ns                                ; 155.35 MHz ( period = 6.437 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[5]~_Duplicate_43  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.175 ns                ;
; 0.507 ns                                ; 155.35 MHz ( period = 6.437 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.172 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                  ;                                                  ;                                            ;                                            ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'IF_clk'                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                                                                                            ; From Clock                                 ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+
; -0.099 ns                               ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[4]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.447 ns                  ; 2.546 ns                ;
; -0.061 ns                               ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[17] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[17]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.466 ns                  ; 2.527 ns                ;
; 0.092 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[15] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[15]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.471 ns                  ; 2.379 ns                ;
; 0.153 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[39] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[39]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.459 ns                  ; 2.306 ns                ;
; 0.211 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[3]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[3]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 2.268 ns                ;
; 0.251 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[6]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[6]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.430 ns                  ; 2.179 ns                ;
; 0.257 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[13] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[13]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.446 ns                  ; 2.189 ns                ;
; 0.268 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[20] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[20]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.429 ns                  ; 2.161 ns                ;
; 0.313 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[27] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[27]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.470 ns                  ; 2.157 ns                ;
; 0.316 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[1]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[1]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.464 ns                  ; 2.148 ns                ;
; 0.331 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[23] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[23]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 2.156 ns                ;
; 0.364 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[29] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[29]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 2.123 ns                ;
; 0.368 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[33] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[33]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 2.119 ns                ;
; 0.401 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[41] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[41]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 2.074 ns                ;
; 0.409 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[27] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[27]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.454 ns                  ; 2.045 ns                ;
; 0.434 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[30] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[30]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.459 ns                  ; 2.025 ns                ;
; 0.452 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[46] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[46]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.462 ns                  ; 2.010 ns                ;
; 0.469 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[9]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[9]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.461 ns                  ; 1.992 ns                ;
; 0.516 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[38] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[38]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.421 ns                  ; 1.905 ns                ;
; 0.519 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[35] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[35]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.430 ns                  ; 1.911 ns                ;
; 0.532 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[15] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[15]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.425 ns                  ; 1.893 ns                ;
; 0.562 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[6]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[6]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.468 ns                  ; 1.906 ns                ;
; 0.568 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[37] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[37]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.451 ns                  ; 1.883 ns                ;
; 0.583 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[35] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[35]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.906 ns                ;
; 0.588 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[41] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[41]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.446 ns                  ; 1.858 ns                ;
; 0.589 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[2]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.890 ns                ;
; 0.591 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[5]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.888 ns                ;
; 0.592 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[4]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.887 ns                ;
; 0.593 ns                                ; None                                                ; NWire_rcv:SPD|idata[3]          ; NWire_rcv:SPD|DIFF_CLK.xd0[3]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.497 ns                  ; 1.904 ns                ;
; 0.596 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[39] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[39]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.455 ns                  ; 1.859 ns                ;
; 0.599 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[3]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[3]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.880 ns                ;
; 0.601 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[47] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[47]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.435 ns                  ; 1.834 ns                ;
; 0.604 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[14] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[14]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.863 ns                ;
; 0.630 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[1]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[1]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.849 ns                ;
; 0.639 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[32] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[32]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.468 ns                  ; 1.829 ns                ;
; 0.650 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[10] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[10]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.460 ns                  ; 1.810 ns                ;
; 0.653 ns                                ; None                                                ; NWire_xmit:P_IQPWM|irdy         ; NWire_xmit:P_IQPWM|DIFF_CLK.xr0                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.473 ns                  ; 1.820 ns                ;
; 0.664 ns                                ; None                                                ; NWire_rcv:SPD|idata[5]          ; NWire_rcv:SPD|DIFF_CLK.xd0[5]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.499 ns                  ; 1.835 ns                ;
; 0.671 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[18] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[18]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.501 ns                  ; 1.830 ns                ;
; 0.673 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[12]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[12]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.506 ns                  ; 1.833 ns                ;
; 0.698 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[19] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[19]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.464 ns                  ; 1.766 ns                ;
; 0.707 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[25] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[25]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.468 ns                  ; 1.761 ns                ;
; 0.707 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[44] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[44]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.468 ns                  ; 1.761 ns                ;
; 0.712 ns                                ; None                                                ; NWire_rcv:SPD|idata[2]          ; NWire_rcv:SPD|DIFF_CLK.xd0[2]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.497 ns                  ; 1.785 ns                ;
; 0.718 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[14] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[14]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.497 ns                  ; 1.779 ns                ;
; 0.743 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[9]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[9]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.501 ns                  ; 1.758 ns                ;
; 0.766 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[42] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[42]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.490 ns                  ; 1.724 ns                ;
; 0.825 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[43] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[43]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.457 ns                  ; 1.632 ns                ;
; 0.826 ns                                ; None                                                ; NWire_rcv:P_MIC|irdy            ; NWire_rcv:P_MIC|DIFF_CLK.xr0                                                                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.502 ns                  ; 1.676 ns                ;
; 0.829 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[32] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[32]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.463 ns                  ; 1.634 ns                ;
; 0.832 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[7]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[7]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.466 ns                  ; 1.634 ns                ;
; 0.832 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[39] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[39]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.635 ns                ;
; 0.844 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[36] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[36]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.623 ns                ;
; 0.850 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[16] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[16]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.470 ns                  ; 1.620 ns                ;
; 0.852 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[31] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[31]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.470 ns                  ; 1.618 ns                ;
; 0.859 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[28] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[28]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.616 ns                ;
; 0.862 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[10] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[10]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.622 ns                ;
; 0.879 ns                                ; None                                                ; NWire_rcv:SPD|idata[11]         ; NWire_rcv:SPD|DIFF_CLK.xd0[11]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.603 ns                ;
; 0.891 ns                                ; None                                                ; NWire_rcv:SPD|idata[1]          ; NWire_rcv:SPD|DIFF_CLK.xd0[1]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.480 ns                  ; 1.589 ns                ;
; 0.937 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[45] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.540 ns                ;
; 0.943 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[7]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[7]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.546 ns                ;
; 0.944 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[9]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[9]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.443 ns                  ; 1.499 ns                ;
; 0.964 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[15] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[15]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.439 ns                  ; 1.475 ns                ;
; 0.973 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[40] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[40]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.494 ns                ;
; 0.973 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[43] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[43]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.458 ns                  ; 1.485 ns                ;
; 0.985 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[40] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[40]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.466 ns                  ; 1.481 ns                ;
; 0.986 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[3]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[3]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.449 ns                  ; 1.463 ns                ;
; 0.987 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[5]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[5]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.463 ns                  ; 1.476 ns                ;
; 0.988 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[26] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[26]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.469 ns                  ; 1.481 ns                ;
; 0.996 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[26] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[26]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.462 ns                  ; 1.466 ns                ;
; 0.997 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[34] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[34]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 1.477 ns                ;
; 0.997 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[42] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[42]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.458 ns                  ; 1.461 ns                ;
; 1.001 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[36] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[36]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.463 ns                  ; 1.462 ns                ;
; 1.006 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[29] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[29]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.461 ns                ;
; 1.011 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[47] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[47]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.466 ns                  ; 1.455 ns                ;
; 1.012 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[29] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[29]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.463 ns                ;
; 1.012 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[8]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[8]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.471 ns                  ; 1.459 ns                ;
; 1.013 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[35] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[35]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.466 ns                ;
; 1.015 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[18] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[18]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.452 ns                ;
; 1.016 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[0]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[0]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.471 ns                  ; 1.455 ns                ;
; 1.019 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[23] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[23]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.469 ns                ;
; 1.029 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[41] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[41]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 1.445 ns                ;
; 1.033 ns                                ; None                                                ; NWire_rcv:SPD|idata[7]          ; NWire_rcv:SPD|DIFF_CLK.xd0[7]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.444 ns                ;
; 1.035 ns                                ; None                                                ; NWire_rcv:SPD|idata[0]          ; NWire_rcv:SPD|DIFF_CLK.xd0[0]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.447 ns                ;
; 1.043 ns                                ; None                                                ; NWire_rcv:SPD|idata[8]          ; NWire_rcv:SPD|DIFF_CLK.xd0[8]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.480 ns                  ; 1.437 ns                ;
; 1.046 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[7]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[7]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.503 ns                  ; 1.457 ns                ;
; 1.050 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[38] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[38]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.427 ns                ;
; 1.052 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[37] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[37]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.507 ns                  ; 1.455 ns                ;
; 1.054 ns                                ; None                                                ; NWire_rcv:SPD|idata[12]         ; NWire_rcv:SPD|DIFF_CLK.xd0[12]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.480 ns                  ; 1.426 ns                ;
; 1.059 ns                                ; None                                                ; NWire_rcv:SPD|idata[6]          ; NWire_rcv:SPD|DIFF_CLK.xd0[6]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.418 ns                ;
; 1.059 ns                                ; None                                                ; NWire_rcv:SPD|idata[10]         ; NWire_rcv:SPD|DIFF_CLK.xd0[10]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.480 ns                  ; 1.421 ns                ;
; 1.063 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[13]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[13]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.451 ns                ;
; 1.065 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[10]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[10]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.449 ns                ;
; 1.067 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[9]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[9]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.447 ns                ;
; 1.104 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[30] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[30]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.383 ns                ;
; 1.239 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[40] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[40]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.236 ns                ;
; 1.255 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[32] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[32]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.230 ns                ;
; 1.276 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[14] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[14]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.508 ns                  ; 1.232 ns                ;
; 1.281 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[8]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[8]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.201 ns                ;
; 1.282 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[28] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[28]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.200 ns                ;
; 1.284 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[4]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[4]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.199 ns                ;
; 1.287 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[31] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[31]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.196 ns                ;
; 1.304 ns                                ; None                                                ; NWire_rcv:SPD|idata[4]          ; NWire_rcv:SPD|DIFF_CLK.xd0[4]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.503 ns                  ; 1.199 ns                ;
; 1.317 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[0]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.198 ns                ;
; 1.317 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[7]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.198 ns                ;
; 1.390 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[15]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.125 ns                ;
; 1.391 ns                                ; None                                                ; NWire_xmit:M_LRAudio|irdy       ; NWire_xmit:M_LRAudio|DIFF_CLK.xr0                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.094 ns                ;
; 1.421 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[1]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[1]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.064 ns                ;
; 1.423 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[2]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[2]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.062 ns                ;
; 1.425 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[26] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[26]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.059 ns                ;
; 1.426 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[30] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[30]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.056 ns                ;
; 1.427 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[14]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.088 ns                ;
; 1.427 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[17] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[17]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.055 ns                ;
; 1.428 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[46] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[46]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.054 ns                ;
; 1.434 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[6]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[6]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.081 ns                ;
; 1.435 ns                                ; None                                                ; NWire_rcv:SPD|idata[14]         ; NWire_rcv:SPD|DIFF_CLK.xd0[14]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.046 ns                ;
; 1.436 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[33] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[33]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.046 ns                ;
; 1.436 ns                                ; None                                                ; NWire_rcv:SPD|idata[15]         ; NWire_rcv:SPD|DIFF_CLK.xd0[15]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.045 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[20] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[20]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.046 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[22] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[22]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.045 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[13] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[13]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.045 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[11] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[11]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.048 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[22] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[22]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.045 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[21] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[21]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.044 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[34] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[34]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.045 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[45] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[45]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.047 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[8]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[8]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.077 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[1]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[1]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.045 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[44] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[44]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.044 ns                ;
; 1.439 ns                                ; None                                                ; NWire_rcv:SPD|idata[9]          ; NWire_rcv:SPD|DIFF_CLK.xd0[9]                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.042 ns                ;
; 1.440 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[45] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[45]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.044 ns                ;
; 1.440 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[42] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[42]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.042 ns                ;
; 1.444 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[13] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[13]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.039 ns                ;
; 1.446 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[8]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[8]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.039 ns                ;
; 1.446 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[24] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[24]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.037 ns                ;
; 1.446 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[27] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[27]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.037 ns                ;
; 1.446 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[33] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[33]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.039 ns                ;
; 1.447 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[12] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[12]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.036 ns                ;
; 1.450 ns                                ; None                                                ; NWire_rcv:SPD|irdy              ; NWire_rcv:SPD|DIFF_CLK.xr0                                                                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.034 ns                ;
; 1.510 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[11] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.508 ns                  ; 0.998 ns                ;
; 1.517 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[24] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[24]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 0.965 ns                ;
; 1.517 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[12] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[12]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 0.965 ns                ;
; 1.518 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[20] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[20]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.965 ns                ;
; 1.520 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[11]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 0.995 ns                ;
; 1.520 ns                                ; None                                                ; NWire_rcv:SPD|idata[13]         ; NWire_rcv:SPD|DIFF_CLK.xd0[13]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 0.961 ns                ;
; 1.524 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[10] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[10]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.961 ns                ;
; 1.527 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[12] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[12]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.956 ns                ;
; 1.532 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[17] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[17]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.953 ns                ;
; 1.532 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[5]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[5]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.953 ns                ;
; 1.580 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[21] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[21]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.904 ns                ;
; 1.586 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[24] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[24]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.898 ns                ;
; 1.591 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[38] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[38]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.893 ns                ;
; 1.615 ns                                ; None                                                ; NWire_xmit:P_IQPWM|iack         ; NWire_xmit:P_IQPWM|DIFF_CLK.xa0                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.869 ns                ;
; 1.730 ns                                ; None                                                ; NWire_xmit:M_LRAudio|iack       ; NWire_xmit:M_LRAudio|DIFF_CLK.xa0                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.754 ns                ;
; 1.734 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[23] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[23]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.750 ns                ;
; 1.734 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[0]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[0]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.750 ns                ;
; 1.734 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[11] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[11]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.750 ns                ;
; 1.735 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[16] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[16]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.749 ns                ;
; 1.736 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[0]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[0]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.748 ns                ;
; 1.736 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[18] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[18]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.748 ns                ;
; 1.738 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[36] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[36]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.746 ns                ;
; 1.738 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[37] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[37]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.746 ns                ;
; 1.738 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[34] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[34]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.746 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[4]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[4]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[43] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[43]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[46] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[46]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[44] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[44]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[25] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[25]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[2]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[2]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[19] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[19]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[47] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[47]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[31] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[31]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[28] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[28]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.743 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[6]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[6]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.741 ns                ;
; 1.743 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[25] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[25]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.741 ns                ;
; 1.743 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[5]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[5]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.741 ns                ;
; 1.743 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[2]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[2]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.741 ns                ;
; 1.744 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[22] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[22]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.740 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[16] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[16]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|irdy      ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr0                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.748 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[21] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[21]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.736 ns                ;
; 1.748 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[19] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[19]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.736 ns                ;
; 1.749 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[3]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[3]                                                         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.735 ns                ;
; 9.193 ns                                ; 85.91 MHz ( period = 11.640 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.572 ns                 ; 11.379 ns               ;
; 9.251 ns                                ; 86.34 MHz ( period = 11.582 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~5    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.572 ns                 ; 11.321 ns               ;
; 9.329 ns                                ; 86.93 MHz ( period = 11.504 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.574 ns                 ; 11.245 ns               ;
; 9.364 ns                                ; 87.19 MHz ( period = 11.469 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.574 ns                 ; 11.210 ns               ;
; 9.613 ns                                ; 89.13 MHz ( period = 11.220 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.574 ns                 ; 10.961 ns               ;
; 9.708 ns                                ; 89.89 MHz ( period = 11.125 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.572 ns                 ; 10.864 ns               ;
; 9.819 ns                                ; 90.79 MHz ( period = 11.014 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.572 ns                 ; 10.753 ns               ;
; 10.187 ns                               ; 93.93 MHz ( period = 10.646 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_datain_reg0  ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.577 ns                 ; 10.390 ns               ;
; 10.245 ns                               ; 94.45 MHz ( period = 10.588 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~5    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_datain_reg0  ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.577 ns                 ; 10.332 ns               ;
; 10.440 ns                               ; 96.22 MHz ( period = 10.393 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|mem_0_bypass[29]                                                                     ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.560 ns                 ; 10.120 ns               ;
; 10.449 ns                               ; 96.30 MHz ( period = 10.384 ns )                    ; IF_PWM_state~4                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg10 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.631 ns                 ; 10.182 ns               ;
; 10.462 ns                               ; 96.42 MHz ( period = 10.371 ns )                    ; IF_PWM_state~4                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a4~portb_address_reg10 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.631 ns                 ; 10.169 ns               ;
; 10.475 ns                               ; 96.54 MHz ( period = 10.358 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|mem_0_bypass[29]                                                                     ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.560 ns                 ; 10.085 ns               ;
; 10.686 ns                               ; 98.55 MHz ( period = 10.147 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.579 ns                 ; 9.893 ns                ;
; 10.702 ns                               ; 98.71 MHz ( period = 10.131 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_datain_reg0  ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.577 ns                 ; 9.875 ns                ;
; 10.724 ns                               ; 98.92 MHz ( period = 10.109 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|mem_0_bypass[29]                                                                     ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.560 ns                 ; 9.836 ns                ;
; 10.744 ns                               ; 99.12 MHz ( period = 10.089 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~5    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_datain_reg0   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.579 ns                 ; 9.835 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                                                                               ;                                            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'C5'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 70.119 ns                               ; 88.91 MHz ( period = 11.247 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0] ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 10.983 ns               ;
; 70.286 ns                               ; 90.25 MHz ( period = 11.080 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 83.745 ns                 ; 13.459 ns               ;
; 70.465 ns                               ; 91.73 MHz ( period = 10.901 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2] ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 10.637 ns               ;
; 70.587 ns                               ; 92.77 MHz ( period = 10.779 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1] ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 10.515 ns               ;
; 70.697 ns                               ; 93.73 MHz ( period = 10.669 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 83.738 ns                 ; 13.041 ns               ;
; 71.025 ns                               ; 96.70 MHz ( period = 10.341 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0] ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 10.082 ns               ;
; 71.179 ns                               ; 98.16 MHz ( period = 10.187 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 83.750 ns                 ; 12.571 ns               ;
; 71.371 ns                               ; 100.05 MHz ( period = 9.995 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2] ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 9.736 ns                ;
; 71.493 ns                               ; 101.29 MHz ( period = 9.873 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1] ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 9.614 ns                ;
; 71.524 ns                               ; 101.61 MHz ( period = 9.842 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]   ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 9.578 ns                ;
; 71.556 ns                               ; 101.94 MHz ( period = 9.810 ns )                    ; I2S_xmit:J_LRAudio|bit_count[3] ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 9.546 ns                ;
; 71.661 ns                               ; 103.04 MHz ( period = 9.705 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]   ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 9.441 ns                ;
; 71.923 ns                               ; 105.90 MHz ( period = 9.443 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 9.167 ns                ;
; 71.999 ns                               ; 106.76 MHz ( period = 9.367 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]   ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 9.103 ns                ;
; 72.007 ns                               ; 106.85 MHz ( period = 9.359 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 9.094 ns                ;
; 72.021 ns                               ; 107.01 MHz ( period = 9.345 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 9.080 ns                ;
; 72.074 ns                               ; 107.62 MHz ( period = 9.292 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 9.028 ns                ;
; 72.112 ns                               ; 108.06 MHz ( period = 9.254 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.978 ns                ;
; 72.167 ns                               ; 108.71 MHz ( period = 9.199 ns )                    ; I2S_xmit:J_IQPWM|bit_count[3]   ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.935 ns                ;
; 72.208 ns                               ; 109.19 MHz ( period = 9.158 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.889 ns                ;
; 72.224 ns                               ; 109.39 MHz ( period = 9.142 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.873 ns                ;
; 72.253 ns                               ; 109.73 MHz ( period = 9.113 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.844 ns                ;
; 72.264 ns                               ; 109.87 MHz ( period = 9.102 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.826 ns                ;
; 72.269 ns                               ; 109.93 MHz ( period = 9.097 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.833 ns                ;
; 72.270 ns                               ; 109.94 MHz ( period = 9.096 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.820 ns                ;
; 72.279 ns                               ; 110.05 MHz ( period = 9.087 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.818 ns                ;
; 72.281 ns                               ; 110.07 MHz ( period = 9.085 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 8.820 ns                ;
; 72.293 ns                               ; 110.22 MHz ( period = 9.073 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 8.808 ns                ;
; 72.348 ns                               ; 110.89 MHz ( period = 9.018 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 8.753 ns                ;
; 72.362 ns                               ; 111.06 MHz ( period = 9.004 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 8.739 ns                ;
; 72.425 ns                               ; 111.84 MHz ( period = 8.941 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.665 ns                ;
; 72.426 ns                               ; 111.86 MHz ( period = 8.940 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.664 ns                ;
; 72.453 ns                               ; 112.20 MHz ( period = 8.913 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.637 ns                ;
; 72.455 ns                               ; 112.22 MHz ( period = 8.911 ns )                    ; I2S_xmit:J_LRAudio|bit_count[3] ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 8.652 ns                ;
; 72.549 ns                               ; 113.42 MHz ( period = 8.817 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.548 ns                ;
; 72.557 ns                               ; 113.52 MHz ( period = 8.809 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 83.736 ns                 ; 11.179 ns               ;
; 72.565 ns                               ; 113.62 MHz ( period = 8.801 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.532 ns                ;
; 72.594 ns                               ; 114.00 MHz ( period = 8.772 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.503 ns                ;
; 72.605 ns                               ; 114.14 MHz ( period = 8.761 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.072 ns                 ; 8.467 ns                ;
; 72.611 ns                               ; 114.22 MHz ( period = 8.755 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.479 ns                ;
; 72.620 ns                               ; 114.34 MHz ( period = 8.746 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.477 ns                ;
; 72.622 ns                               ; 114.36 MHz ( period = 8.744 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 8.479 ns                ;
; 72.634 ns                               ; 114.52 MHz ( period = 8.732 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 8.467 ns                ;
; 72.708 ns                               ; 115.50 MHz ( period = 8.658 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.389 ns                ;
; 72.766 ns                               ; 116.28 MHz ( period = 8.600 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.324 ns                ;
; 72.767 ns                               ; 116.29 MHz ( period = 8.599 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.323 ns                ;
; 72.774 ns                               ; 116.39 MHz ( period = 8.592 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.072 ns                 ; 8.298 ns                ;
; 72.952 ns                               ; 118.85 MHz ( period = 8.414 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.072 ns                 ; 8.120 ns                ;
; 72.991 ns                               ; 119.40 MHz ( period = 8.375 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 8.107 ns                ;
; 72.998 ns                               ; 119.50 MHz ( period = 8.368 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.104 ns                ;
; 73.023 ns                               ; 119.86 MHz ( period = 8.343 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 8.080 ns                ;
; 73.039 ns                               ; 120.09 MHz ( period = 8.327 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0] ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 8.068 ns                ;
; 73.049 ns                               ; 120.24 MHz ( period = 8.317 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.048 ns                ;
; 73.065 ns                               ; 120.47 MHz ( period = 8.301 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 8.041 ns                ;
; 73.074 ns                               ; 120.60 MHz ( period = 8.292 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 8.027 ns                ;
; 73.091 ns                               ; 120.85 MHz ( period = 8.275 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.072 ns                 ; 7.981 ns                ;
; 73.095 ns                               ; 120.90 MHz ( period = 8.271 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 8.002 ns                ;
; 73.104 ns                               ; 121.04 MHz ( period = 8.262 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.993 ns                ;
; 73.121 ns                               ; 121.29 MHz ( period = 8.245 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.981 ns                ;
; 73.145 ns                               ; 121.64 MHz ( period = 8.221 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.953 ns                ;
; 73.192 ns                               ; 122.34 MHz ( period = 8.174 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.911 ns                ;
; 73.193 ns                               ; 122.35 MHz ( period = 8.173 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 83.750 ns                 ; 10.557 ns               ;
; 73.217 ns                               ; 122.71 MHz ( period = 8.149 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.873 ns                ;
; 73.234 ns                               ; 122.97 MHz ( period = 8.132 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.872 ns                ;
; 73.238 ns                               ; 123.03 MHz ( period = 8.128 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.868 ns                ;
; 73.260 ns                               ; 123.37 MHz ( period = 8.106 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.072 ns                 ; 7.812 ns                ;
; 73.264 ns                               ; 123.43 MHz ( period = 8.102 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.833 ns                ;
; 73.273 ns                               ; 123.56 MHz ( period = 8.093 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.824 ns                ;
; 73.274 ns                               ; 123.58 MHz ( period = 8.092 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.829 ns                ;
; 73.275 ns                               ; 123.59 MHz ( period = 8.091 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.827 ns                ;
; 73.300 ns                               ; 123.98 MHz ( period = 8.066 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.803 ns                ;
; 73.301 ns                               ; 123.99 MHz ( period = 8.065 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 7.800 ns                ;
; 73.315 ns                               ; 124.21 MHz ( period = 8.051 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 7.786 ns                ;
; 73.332 ns                               ; 124.47 MHz ( period = 8.034 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.766 ns                ;
; 73.340 ns                               ; 124.60 MHz ( period = 8.026 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.757 ns                ;
; 73.344 ns                               ; 124.66 MHz ( period = 8.022 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.759 ns                ;
; 73.370 ns                               ; 125.06 MHz ( period = 7.996 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.733 ns                ;
; 73.382 ns                               ; 125.25 MHz ( period = 7.984 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.724 ns                ;
; 73.385 ns                               ; 125.30 MHz ( period = 7.981 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.715 ns                ;
; 73.385 ns                               ; 125.30 MHz ( period = 7.981 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2] ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 7.722 ns                ;
; 73.406 ns                               ; 125.63 MHz ( period = 7.960 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.684 ns                ;
; 73.407 ns                               ; 125.64 MHz ( period = 7.959 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.699 ns                ;
; 73.412 ns                               ; 125.72 MHz ( period = 7.954 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.694 ns                ;
; 73.413 ns                               ; 125.74 MHz ( period = 7.953 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.690 ns                ;
; 73.415 ns                               ; 125.77 MHz ( period = 7.951 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 7.686 ns                ;
; 73.438 ns                               ; 126.14 MHz ( period = 7.928 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.072 ns                 ; 7.634 ns                ;
; 73.442 ns                               ; 126.20 MHz ( period = 7.924 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.655 ns                ;
; 73.443 ns                               ; 126.21 MHz ( period = 7.923 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.660 ns                ;
; 73.451 ns                               ; 126.34 MHz ( period = 7.915 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.646 ns                ;
; 73.462 ns                               ; 126.52 MHz ( period = 7.904 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.640 ns                ;
; 73.469 ns                               ; 126.63 MHz ( period = 7.897 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.634 ns                ;
; 73.486 ns                               ; 126.90 MHz ( period = 7.880 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.612 ns                ;
; 73.492 ns                               ; 127.00 MHz ( period = 7.874 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.614 ns                ;
; 73.502 ns                               ; 127.16 MHz ( period = 7.864 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.595 ns                ;
; 73.507 ns                               ; 127.24 MHz ( period = 7.859 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1] ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 7.600 ns                ;
; 73.509 ns                               ; 127.28 MHz ( period = 7.857 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.588 ns                ;
; 73.513 ns                               ; 127.34 MHz ( period = 7.853 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.590 ns                ;
; 73.518 ns                               ; 127.42 MHz ( period = 7.848 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.579 ns                ;
; 73.522 ns                               ; 127.49 MHz ( period = 7.844 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.578 ns                ;
; 73.547 ns                               ; 127.89 MHz ( period = 7.819 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.550 ns                ;
; 73.551 ns                               ; 127.96 MHz ( period = 7.815 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.555 ns                ;
; 73.563 ns                               ; 128.16 MHz ( period = 7.803 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[16]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.539 ns                ;
; 73.563 ns                               ; 128.16 MHz ( period = 7.803 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.514 ns                ;
; 73.564 ns                               ; 128.17 MHz ( period = 7.802 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.526 ns                ;
; 73.573 ns                               ; 128.32 MHz ( period = 7.793 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.524 ns                ;
; 73.574 ns                               ; 128.34 MHz ( period = 7.792 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.529 ns                ;
; 73.575 ns                               ; 128.35 MHz ( period = 7.791 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 7.526 ns                ;
; 73.582 ns                               ; 128.47 MHz ( period = 7.784 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.521 ns                ;
; 73.585 ns                               ; 128.52 MHz ( period = 7.781 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.521 ns                ;
; 73.586 ns                               ; 128.53 MHz ( period = 7.780 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5         ; C5       ; 81.366 ns                   ; 83.736 ns                 ; 10.150 ns               ;
; 73.587 ns                               ; 128.55 MHz ( period = 7.779 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 7.514 ns                ;
; 73.621 ns                               ; 129.12 MHz ( period = 7.745 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.482 ns                ;
; 73.622 ns                               ; 129.13 MHz ( period = 7.744 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.455 ns                ;
; 73.631 ns                               ; 129.28 MHz ( period = 7.735 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.471 ns                ;
; 73.647 ns                               ; 129.55 MHz ( period = 7.719 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.456 ns                ;
; 73.657 ns                               ; 129.72 MHz ( period = 7.709 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.449 ns                ;
; 73.658 ns                               ; 129.74 MHz ( period = 7.708 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[4]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.445 ns                ;
; 73.661 ns                               ; 129.79 MHz ( period = 7.705 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.445 ns                ;
; 73.673 ns                               ; 129.99 MHz ( period = 7.693 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.404 ns                ;
; 73.683 ns                               ; 130.16 MHz ( period = 7.683 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[31]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.415 ns                ;
; 73.687 ns                               ; 130.23 MHz ( period = 7.679 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.410 ns                ;
; 73.688 ns                               ; 130.24 MHz ( period = 7.678 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.415 ns                ;
; 73.691 ns                               ; 130.29 MHz ( period = 7.675 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.412 ns                ;
; 73.719 ns                               ; 130.77 MHz ( period = 7.647 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.371 ns                ;
; 73.720 ns                               ; 130.79 MHz ( period = 7.646 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.370 ns                ;
; 73.729 ns                               ; 130.94 MHz ( period = 7.637 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.377 ns                ;
; 73.731 ns                               ; 130.98 MHz ( period = 7.635 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.346 ns                ;
; 73.732 ns                               ; 130.99 MHz ( period = 7.634 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.345 ns                ;
; 73.760 ns                               ; 131.48 MHz ( period = 7.606 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.343 ns                ;
; 73.791 ns                               ; 132.01 MHz ( period = 7.575 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.286 ns                ;
; 73.798 ns                               ; 132.14 MHz ( period = 7.568 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.305 ns                ;
; 73.826 ns                               ; 132.63 MHz ( period = 7.540 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.280 ns                ;
; 73.839 ns                               ; 132.86 MHz ( period = 7.527 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.267 ns                ;
; 73.842 ns                               ; 132.91 MHz ( period = 7.524 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.235 ns                ;
; 73.857 ns                               ; 133.17 MHz ( period = 7.509 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.246 ns                ;
; 73.860 ns                               ; 133.23 MHz ( period = 7.506 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.240 ns                ;
; 73.893 ns                               ; 133.82 MHz ( period = 7.473 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.207 ns                ;
; 73.900 ns                               ; 133.94 MHz ( period = 7.466 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.177 ns                ;
; 73.904 ns                               ; 134.01 MHz ( period = 7.462 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[16]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.198 ns                ;
; 73.910 ns                               ; 134.12 MHz ( period = 7.456 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.167 ns                ;
; 73.913 ns                               ; 134.17 MHz ( period = 7.453 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.190 ns                ;
; 73.915 ns                               ; 134.21 MHz ( period = 7.451 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.188 ns                ;
; 73.916 ns                               ; 134.23 MHz ( period = 7.450 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.182 ns                ;
; 73.967 ns                               ; 135.15 MHz ( period = 7.399 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.136 ns                ;
; 73.969 ns                               ; 135.19 MHz ( period = 7.397 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.108 ns                ;
; 73.972 ns                               ; 135.24 MHz ( period = 7.394 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.130 ns                ;
; 73.994 ns                               ; 135.65 MHz ( period = 7.372 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.083 ns                ;
; 73.999 ns                               ; 135.74 MHz ( period = 7.367 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[4]    ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.104 ns                ;
; 74.002 ns                               ; 135.80 MHz ( period = 7.364 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 7.095 ns                ;
; 74.004 ns                               ; 135.83 MHz ( period = 7.362 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.106 ns                 ; 7.102 ns                ;
; 74.009 ns                               ; 135.92 MHz ( period = 7.357 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.094 ns                ;
; 74.019 ns                               ; 136.11 MHz ( period = 7.347 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.084 ns                ;
; 74.020 ns                               ; 136.13 MHz ( period = 7.346 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 7.057 ns                ;
; 74.024 ns                               ; 136.20 MHz ( period = 7.342 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[31]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.074 ns                ;
; 74.035 ns                               ; 136.41 MHz ( period = 7.331 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.068 ns                ;
; 74.078 ns                               ; 137.21 MHz ( period = 7.288 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 6.999 ns                ;
; 74.082 ns                               ; 137.29 MHz ( period = 7.284 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 7.021 ns                ;
; 74.095 ns                               ; 137.53 MHz ( period = 7.271 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.005 ns                ;
; 74.108 ns                               ; 137.78 MHz ( period = 7.258 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[16] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.994 ns                ;
; 74.108 ns                               ; 137.78 MHz ( period = 7.258 ns )                    ; clk_lrclk_gen:clrgen|LRCLK      ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 83.738 ns                 ; 9.630 ns                ;
; 74.120 ns                               ; 138.01 MHz ( period = 7.246 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.983 ns                ;
; 74.129 ns                               ; 138.18 MHz ( period = 7.237 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 6.968 ns                ;
; 74.134 ns                               ; 138.27 MHz ( period = 7.232 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.966 ns                ;
; 74.135 ns                               ; 138.29 MHz ( period = 7.231 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.965 ns                ;
; 74.145 ns                               ; 138.48 MHz ( period = 7.221 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.958 ns                ;
; 74.147 ns                               ; 138.52 MHz ( period = 7.219 ns )                    ; I2S_xmit:J_IQPWM|bit_count[3]   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.953 ns                ;
; 74.163 ns                               ; 138.83 MHz ( period = 7.203 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 6.914 ns                ;
; 74.169 ns                               ; 138.95 MHz ( period = 7.197 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.933 ns                ;
; 74.178 ns                               ; 139.12 MHz ( period = 7.188 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.925 ns                ;
; 74.188 ns                               ; 139.31 MHz ( period = 7.178 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.915 ns                ;
; 74.205 ns                               ; 139.65 MHz ( period = 7.161 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.895 ns                ;
; 74.231 ns                               ; 140.15 MHz ( period = 7.135 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 6.867 ns                ;
; 74.231 ns                               ; 140.15 MHz ( period = 7.135 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 6.866 ns                ;
; 74.234 ns                               ; 140.21 MHz ( period = 7.132 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.866 ns                ;
; 74.257 ns                               ; 140.67 MHz ( period = 7.109 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 6.841 ns                ;
; 74.260 ns                               ; 140.73 MHz ( period = 7.106 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.843 ns                ;
; 74.277 ns                               ; 141.06 MHz ( period = 7.089 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[16] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.825 ns                ;
; 74.285 ns                               ; 141.22 MHz ( period = 7.081 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 6.813 ns                ;
; 74.289 ns                               ; 141.30 MHz ( period = 7.077 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.814 ns                ;
; 74.298 ns                               ; 141.48 MHz ( period = 7.068 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 6.799 ns                ;
; 74.310 ns                               ; 141.72 MHz ( period = 7.056 ns )                    ; I2S_xmit:J_LRAudio|last_data[6] ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.792 ns                ;
; 74.338 ns                               ; 142.29 MHz ( period = 7.028 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.764 ns                ;
; 74.341 ns                               ; 142.35 MHz ( period = 7.025 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.077 ns                 ; 6.736 ns                ;
; 74.356 ns                               ; 142.65 MHz ( period = 7.010 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.747 ns                ;
; 74.366 ns                               ; 142.86 MHz ( period = 7.000 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.737 ns                ;
; 74.368 ns                               ; 142.90 MHz ( period = 6.998 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 6.733 ns                ;
; 74.392 ns                               ; 143.39 MHz ( period = 6.974 ns )                    ; C12_rst                         ; cdc_mcp:lra|b_data[4]            ; C5         ; C5       ; 81.366 ns                   ; 81.130 ns                 ; 6.738 ns                ;
; 74.393 ns                               ; 143.41 MHz ( period = 6.973 ns )                    ; C12_rst                         ; cdc_mcp:lra|b_data[25]           ; C5         ; C5       ; 81.366 ns                   ; 81.130 ns                 ; 6.737 ns                ;
; 74.400 ns                               ; 143.55 MHz ( period = 6.966 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.097 ns                 ; 6.697 ns                ;
; 74.414 ns                               ; 143.84 MHz ( period = 6.952 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]   ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.686 ns                ;
; 74.415 ns                               ; 143.86 MHz ( period = 6.951 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.687 ns                ;
; 74.436 ns                               ; 144.30 MHz ( period = 6.930 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.664 ns                ;
; 74.439 ns                               ; 144.36 MHz ( period = 6.927 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 6.659 ns                ;
; 74.439 ns                               ; 144.36 MHz ( period = 6.927 ns )                    ; C12_rst                         ; cdc_mcp:lra|b_data[7]            ; C5         ; C5       ; 81.366 ns                   ; 81.130 ns                 ; 6.691 ns                ;
; 74.451 ns                               ; 144.61 MHz ( period = 6.915 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.649 ns                ;
; 74.455 ns                               ; 144.70 MHz ( period = 6.911 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[16] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.647 ns                ;
; 74.467 ns                               ; 144.95 MHz ( period = 6.899 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.103 ns                 ; 6.636 ns                ;
; 74.469 ns                               ; 144.99 MHz ( period = 6.897 ns )                    ; I2S_xmit:J_LRAudio|bit_count[3] ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 6.638 ns                ;
; 74.472 ns                               ; 145.05 MHz ( period = 6.894 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.628 ns                ;
; 74.475 ns                               ; 145.12 MHz ( period = 6.891 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.625 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SPI_SCK'                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 76.770 ns                               ; 217.58 MHz ( period = 4.596 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 4.333 ns                ;
; 76.788 ns                               ; 218.44 MHz ( period = 4.578 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 4.315 ns                ;
; 76.811 ns                               ; 219.54 MHz ( period = 4.555 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 4.292 ns                ;
; 76.887 ns                               ; 223.26 MHz ( period = 4.479 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 4.216 ns                ;
; 76.887 ns                               ; 223.26 MHz ( period = 4.479 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 4.216 ns                ;
; 76.895 ns                               ; 223.66 MHz ( period = 4.471 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.209 ns                ;
; 76.895 ns                               ; 223.66 MHz ( period = 4.471 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.209 ns                ;
; 76.895 ns                               ; 223.66 MHz ( period = 4.471 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.209 ns                ;
; 76.895 ns                               ; 223.66 MHz ( period = 4.471 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.209 ns                ;
; 76.895 ns                               ; 223.66 MHz ( period = 4.471 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.209 ns                ;
; 76.895 ns                               ; 223.66 MHz ( period = 4.471 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.209 ns                ;
; 76.965 ns                               ; 227.22 MHz ( period = 4.401 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.139 ns                ;
; 76.965 ns                               ; 227.22 MHz ( period = 4.401 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.139 ns                ;
; 76.965 ns                               ; 227.22 MHz ( period = 4.401 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.139 ns                ;
; 76.965 ns                               ; 227.22 MHz ( period = 4.401 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.139 ns                ;
; 76.965 ns                               ; 227.22 MHz ( period = 4.401 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.139 ns                ;
; 76.965 ns                               ; 227.22 MHz ( period = 4.401 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.139 ns                ;
; 76.965 ns                               ; 227.22 MHz ( period = 4.401 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.139 ns                ;
; 76.965 ns                               ; 227.22 MHz ( period = 4.401 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.139 ns                ;
; 77.120 ns                               ; 235.52 MHz ( period = 4.246 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.983 ns                ;
; 77.123 ns                               ; 235.68 MHz ( period = 4.243 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.980 ns                ;
; 77.219 ns                               ; 241.14 MHz ( period = 4.147 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.884 ns                ;
; 77.219 ns                               ; 241.14 MHz ( period = 4.147 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.884 ns                ;
; 77.221 ns                               ; 241.25 MHz ( period = 4.145 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.882 ns                ;
; 77.227 ns                               ; 241.60 MHz ( period = 4.139 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.877 ns                ;
; 77.227 ns                               ; 241.60 MHz ( period = 4.139 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.877 ns                ;
; 77.227 ns                               ; 241.60 MHz ( period = 4.139 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.877 ns                ;
; 77.227 ns                               ; 241.60 MHz ( period = 4.139 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.877 ns                ;
; 77.227 ns                               ; 241.60 MHz ( period = 4.139 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.877 ns                ;
; 77.227 ns                               ; 241.60 MHz ( period = 4.139 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.877 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.807 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.806 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.807 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.806 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.807 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.806 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.807 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.806 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.807 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.806 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.807 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.806 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.807 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.806 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.807 ns                ;
; 77.297 ns                               ; 245.76 MHz ( period = 4.069 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.806 ns                ;
; 77.372 ns                               ; 250.38 MHz ( period = 3.994 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.731 ns                ;
; 77.372 ns                               ; 250.38 MHz ( period = 3.994 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.731 ns                ;
; 77.380 ns                               ; 250.88 MHz ( period = 3.986 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.724 ns                ;
; 77.380 ns                               ; 250.88 MHz ( period = 3.986 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.724 ns                ;
; 77.380 ns                               ; 250.88 MHz ( period = 3.986 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.724 ns                ;
; 77.380 ns                               ; 250.88 MHz ( period = 3.986 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.724 ns                ;
; 77.380 ns                               ; 250.88 MHz ( period = 3.986 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.724 ns                ;
; 77.380 ns                               ; 250.88 MHz ( period = 3.986 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.724 ns                ;
; 77.436 ns                               ; 254.45 MHz ( period = 3.930 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.667 ns                ;
; 77.450 ns                               ; 255.36 MHz ( period = 3.916 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.654 ns                ;
; 77.450 ns                               ; 255.36 MHz ( period = 3.916 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.654 ns                ;
; 77.450 ns                               ; 255.36 MHz ( period = 3.916 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.654 ns                ;
; 77.450 ns                               ; 255.36 MHz ( period = 3.916 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.654 ns                ;
; 77.450 ns                               ; 255.36 MHz ( period = 3.916 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.654 ns                ;
; 77.450 ns                               ; 255.36 MHz ( period = 3.916 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.654 ns                ;
; 77.450 ns                               ; 255.36 MHz ( period = 3.916 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.654 ns                ;
; 77.450 ns                               ; 255.36 MHz ( period = 3.916 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.654 ns                ;
; 77.548 ns                               ; 261.92 MHz ( period = 3.818 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.554 ns                ;
; 77.548 ns                               ; 261.92 MHz ( period = 3.818 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.554 ns                ;
; 77.548 ns                               ; 261.92 MHz ( period = 3.818 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.554 ns                ;
; 77.548 ns                               ; 261.92 MHz ( period = 3.818 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.554 ns                ;
; 77.548 ns                               ; 261.92 MHz ( period = 3.818 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.554 ns                ;
; 77.548 ns                               ; 261.92 MHz ( period = 3.818 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.554 ns                ;
; 77.551 ns                               ; 262.12 MHz ( period = 3.815 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.552 ns                ;
; 77.551 ns                               ; 262.12 MHz ( period = 3.815 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.552 ns                ;
; 77.559 ns                               ; 262.67 MHz ( period = 3.807 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.545 ns                ;
; 77.559 ns                               ; 262.67 MHz ( period = 3.807 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.545 ns                ;
; 77.559 ns                               ; 262.67 MHz ( period = 3.807 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.545 ns                ;
; 77.559 ns                               ; 262.67 MHz ( period = 3.807 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.545 ns                ;
; 77.559 ns                               ; 262.67 MHz ( period = 3.807 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.545 ns                ;
; 77.559 ns                               ; 262.67 MHz ( period = 3.807 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.545 ns                ;
; 77.596 ns                               ; 265.25 MHz ( period = 3.770 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.505 ns                ;
; 77.600 ns                               ; 265.53 MHz ( period = 3.766 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.502 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.486 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.486 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.486 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.486 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.486 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.486 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.486 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.486 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.475 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.475 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.475 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.475 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.475 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.475 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.475 ns                ;
; 77.629 ns                               ; 267.59 MHz ( period = 3.737 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.475 ns                ;
; 77.644 ns                               ; 268.67 MHz ( period = 3.722 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.459 ns                ;
; 77.741 ns                               ; 275.86 MHz ( period = 3.625 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.364 ns                ;
; 77.741 ns                               ; 275.86 MHz ( period = 3.625 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.364 ns                ;
; 77.741 ns                               ; 275.86 MHz ( period = 3.625 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.364 ns                ;
; 77.741 ns                               ; 275.86 MHz ( period = 3.625 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.364 ns                ;
; 77.741 ns                               ; 275.86 MHz ( period = 3.625 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.364 ns                ;
; 77.741 ns                               ; 275.86 MHz ( period = 3.625 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.364 ns                ;
; 77.741 ns                               ; 275.86 MHz ( period = 3.625 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.364 ns                ;
; 77.741 ns                               ; 275.86 MHz ( period = 3.625 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.364 ns                ;
; 77.773 ns                               ; 278.32 MHz ( period = 3.593 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.332 ns                ;
; 77.773 ns                               ; 278.32 MHz ( period = 3.593 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.332 ns                ;
; 77.773 ns                               ; 278.32 MHz ( period = 3.593 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.332 ns                ;
; 77.773 ns                               ; 278.32 MHz ( period = 3.593 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.332 ns                ;
; 77.773 ns                               ; 278.32 MHz ( period = 3.593 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.332 ns                ;
; 77.773 ns                               ; 278.32 MHz ( period = 3.593 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.332 ns                ;
; 77.773 ns                               ; 278.32 MHz ( period = 3.593 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.332 ns                ;
; 77.773 ns                               ; 278.32 MHz ( period = 3.593 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.332 ns                ;
; 77.791 ns                               ; 279.72 MHz ( period = 3.575 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.310 ns                ;
; 77.825 ns                               ; 282.41 MHz ( period = 3.541 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.277 ns                ;
; 77.831 ns                               ; 282.89 MHz ( period = 3.535 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.271 ns                ;
; 77.836 ns                               ; 283.29 MHz ( period = 3.530 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.268 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.234 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.234 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.234 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.234 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.234 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.234 ns                ;
; 77.938 ns                               ; 291.72 MHz ( period = 3.428 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.166 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 3.155 ns                ;
; 77.955 ns                               ; 293.17 MHz ( period = 3.411 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.146 ns                ;
; 77.981 ns                               ; 295.42 MHz ( period = 3.385 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.120 ns                ;
; 78.006 ns                               ; 297.62 MHz ( period = 3.360 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.098 ns                ;
; 78.024 ns                               ; 299.22 MHz ( period = 3.342 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.080 ns                ;
; 78.024 ns                               ; 299.22 MHz ( period = 3.342 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.080 ns                ;
; 78.024 ns                               ; 299.22 MHz ( period = 3.342 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.080 ns                ;
; 78.024 ns                               ; 299.22 MHz ( period = 3.342 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.080 ns                ;
; 78.024 ns                               ; 299.22 MHz ( period = 3.342 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.080 ns                ;
; 78.024 ns                               ; 299.22 MHz ( period = 3.342 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.080 ns                ;
; 78.053 ns                               ; 301.84 MHz ( period = 3.313 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.049 ns                ;
; 78.064 ns                               ; 302.85 MHz ( period = 3.302 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.036 ns                ;
; 78.070 ns                               ; 303.40 MHz ( period = 3.296 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.032 ns                ;
; 78.093 ns                               ; 305.53 MHz ( period = 3.273 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.011 ns                ;
; 78.133 ns                               ; 309.31 MHz ( period = 3.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 2.972 ns                ;
; 78.133 ns                               ; 309.31 MHz ( period = 3.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 2.972 ns                ;
; 78.133 ns                               ; 309.31 MHz ( period = 3.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 2.972 ns                ;
; 78.133 ns                               ; 309.31 MHz ( period = 3.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 2.972 ns                ;
; 78.133 ns                               ; 309.31 MHz ( period = 3.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 2.972 ns                ;
; 78.133 ns                               ; 309.31 MHz ( period = 3.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 2.972 ns                ;
; 78.133 ns                               ; 309.31 MHz ( period = 3.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 2.972 ns                ;
; 78.133 ns                               ; 309.31 MHz ( period = 3.233 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.105 ns                 ; 2.972 ns                ;
; 78.147 ns                               ; 310.66 MHz ( period = 3.219 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.957 ns                ;
; 78.153 ns                               ; 311.24 MHz ( period = 3.213 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.951 ns                ;
; 78.160 ns                               ; 311.92 MHz ( period = 3.206 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.943 ns                ;
; 78.160 ns                               ; 311.92 MHz ( period = 3.206 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.943 ns                ;
; 78.168 ns                               ; 312.70 MHz ( period = 3.198 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.936 ns                ;
; 78.168 ns                               ; 312.70 MHz ( period = 3.198 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.936 ns                ;
; 78.168 ns                               ; 312.70 MHz ( period = 3.198 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.936 ns                ;
; 78.168 ns                               ; 312.70 MHz ( period = 3.198 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.936 ns                ;
; 78.168 ns                               ; 312.70 MHz ( period = 3.198 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.936 ns                ;
; 78.168 ns                               ; 312.70 MHz ( period = 3.198 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.936 ns                ;
; 78.172 ns                               ; 313.09 MHz ( period = 3.194 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.930 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.903 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.903 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.903 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.903 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.903 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.903 ns                ;
; 78.231 ns                               ; 318.98 MHz ( period = 3.135 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 2.870 ns                ;
; 78.233 ns                               ; 319.18 MHz ( period = 3.133 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.867 ns                ;
; 78.239 ns                               ; 319.80 MHz ( period = 3.127 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.863 ns                ;
; 78.240 ns                               ; 319.90 MHz ( period = 3.126 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.862 ns                ;
; 78.244 ns                               ; 320.31 MHz ( period = 3.122 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 2.857 ns                ;
; 78.273 ns                               ; 323.31 MHz ( period = 3.093 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 2.828 ns                ;
; 78.301 ns                               ; 326.26 MHz ( period = 3.065 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.803 ns                ;
; 78.307 ns                               ; 326.90 MHz ( period = 3.059 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.797 ns                ;
; 78.317 ns                               ; 327.98 MHz ( period = 3.049 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.787 ns                ;
; 78.317 ns                               ; 327.98 MHz ( period = 3.049 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.787 ns                ;
; 78.317 ns                               ; 327.98 MHz ( period = 3.049 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.787 ns                ;
; 78.317 ns                               ; 327.98 MHz ( period = 3.049 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.787 ns                ;
; 78.317 ns                               ; 327.98 MHz ( period = 3.049 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.787 ns                ;
; 78.317 ns                               ; 327.98 MHz ( period = 3.049 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.787 ns                ;
; 78.317 ns                               ; 327.98 MHz ( period = 3.049 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.787 ns                ;
; 78.317 ns                               ; 327.98 MHz ( period = 3.049 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.787 ns                ;
; 78.318 ns                               ; 328.08 MHz ( period = 3.048 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.785 ns                ;
; 78.318 ns                               ; 328.08 MHz ( period = 3.048 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.785 ns                ;
; 78.325 ns                               ; 328.84 MHz ( period = 3.041 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.775 ns                ;
; 78.326 ns                               ; 328.95 MHz ( period = 3.040 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 2.775 ns                ;
; 78.326 ns                               ; 328.95 MHz ( period = 3.040 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.778 ns                ;
; 78.326 ns                               ; 328.95 MHz ( period = 3.040 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.778 ns                ;
; 78.326 ns                               ; 328.95 MHz ( period = 3.040 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.778 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                              ;                                                              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                    ; From Clock                                 ; To Clock                                   ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|TB_state~4                    ; NWire_rcv:MDC[2].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|TB_state~2                    ; NWire_rcv:MDC[2].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|TB_state~2                    ; NWire_rcv:MDC[1].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|TB_state~4                    ; NWire_rcv:MDC[1].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[0]                           ; NWire_rcv:SPD|tb_width[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|TB_state~4                    ; NWire_rcv:MDC[0].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|TB_state~2                    ; NWire_rcv:MDC[0].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|TB_state~4                          ; NWire_rcv:P_MIC|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|TB_state~2                          ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|data_cnt[0]                         ; NWire_rcv:P_MIC|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:P_IQPWM|bcnt[0]                          ; NWire_xmit:P_IQPWM|bcnt[0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:M_LRAudio|bcnt[0]                        ; NWire_xmit:M_LRAudio|bcnt[0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[9]                           ; NWire_rcv:SPD|tb_width[9]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[5]                           ; NWire_rcv:SPD|tb_width[5]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[6]                           ; NWire_rcv:SPD|tb_width[6]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[2]                           ; NWire_rcv:SPD|tb_width[2]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[1]                           ; NWire_rcv:SPD|tb_width[1]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[8]                           ; NWire_rcv:SPD|tb_width[8]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[7]                           ; NWire_rcv:SPD|tb_width[7]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[3]                           ; NWire_rcv:SPD|tb_width[3]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[4]                           ; NWire_rcv:SPD|tb_width[4]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|TB_state~2                            ; NWire_rcv:SPD|TB_state~2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|TB_state~4                            ; NWire_rcv:SPD|TB_state~4              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|data_cnt[0]                           ; NWire_rcv:SPD|data_cnt[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|irdy                          ; NWire_rcv:MDC[0].M_IQ|irdy            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|irdy                                ; NWire_rcv:P_MIC|irdy                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|irdy                                  ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:P_IQPWM|iack                             ; NWire_xmit:P_IQPWM|iack               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:M_LRAudio|iack                           ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.732 ns                                ; NWire_rcv:SPD|DIFF_CLK.ia1                          ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.734 ns                 ;
; 0.733 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[13]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[13] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.734 ns                                ; NWire_xmit:P_IQPWM|id[26]                           ; NWire_xmit:P_IQPWM|id[25]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[5]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[5]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:P_MIC|rdata[0]                            ; NWire_rcv:P_MIC|idata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.735 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[10]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[10]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.736 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[9]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[9]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[8]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[8]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[2]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[2]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.738 ns                                ; NWire_rcv:SPD|DIFF_CLK.ia0                          ; NWire_rcv:SPD|DIFF_CLK.ia1            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.739 ns                                ; NWire_xmit:M_LRAudio|id[13]                         ; NWire_xmit:M_LRAudio|id[12]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[15]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.740 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[17]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[21]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[21]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.741 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[18]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[19]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[19]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.iq1                     ; NWire_xmit:P_IQPWM|DIFF_CLK.iq2       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.742 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[31]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[8]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:M_LRAudio|id[1]                          ; NWire_xmit:M_LRAudio|id[0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:SPD|DB_LEN[1][1]                          ; NWire_rcv:SPD|DB_LEN[2][1]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[0].M_IQ|d1                            ; NWire_rcv:MDC[0].M_IQ|d2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.743 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[22]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[7]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[4]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[30]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[20]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[20]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][6]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][6]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[30]                     ; NWire_rcv:MDC[1].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[43]                     ; NWire_rcv:MDC[2].M_IQ|rdata[42]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[41]                     ; NWire_rcv:MDC[2].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[11]                     ; NWire_rcv:MDC[1].M_IQ|rdata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[11]                     ; NWire_rcv:MDC[0].M_IQ|rdata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|d2                                    ; NWire_rcv:SPD|DBrise                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia1                  ; NWire_rcv:MDC[0].M_IQ|irdy            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.744 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[24]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[24]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[13]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:P_MIC|DB_LEN[1][8]                        ; NWire_rcv:P_MIC|DB_LEN[2][8]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[10]                     ; NWire_rcv:MDC[0].M_IQ|idata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.745 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[26]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[12]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][8]                  ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][8]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[1]                      ; NWire_rcv:MDC[2].M_IQ|rdata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[17]                     ; NWire_rcv:MDC[0].M_IQ|rdata[16]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[12]                     ; NWire_rcv:MDC[2].M_IQ|idata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[1]                      ; NWire_rcv:MDC[2].M_IQ|idata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[12]                     ; NWire_rcv:MDC[0].M_IQ|idata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|rdata[2]                              ; NWire_rcv:SPD|rdata[1]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|rdata[14]                             ; NWire_rcv:SPD|rdata[13]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[9]                      ; NWire_rcv:MDC[2].M_IQ|idata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|rdata[11]                             ; NWire_rcv:SPD|rdata[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.746 ns                                ; NWire_xmit:P_IQPWM|id[29]                           ; NWire_xmit:P_IQPWM|id[28]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_xmit:P_IQPWM|id[28]                           ; NWire_xmit:P_IQPWM|id[27]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_xmit:P_IQPWM|id[12]                           ; NWire_xmit:P_IQPWM|id[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_xmit:P_IQPWM|id[9]                            ; NWire_xmit:P_IQPWM|id[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[9]                      ; NWire_rcv:MDC[2].M_IQ|rdata[8]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|rdata[4]                              ; NWire_rcv:SPD|rdata[3]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|rdata[4]                              ; NWire_rcv:SPD|idata[4]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|rdata[11]                             ; NWire_rcv:SPD|idata[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.747 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[6]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_xmit:M_LRAudio|id[2]                          ; NWire_xmit:M_LRAudio|id[1]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_xmit:P_IQPWM|id[27]                           ; NWire_xmit:P_IQPWM|id[26]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[7]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[39]                     ; NWire_rcv:MDC[0].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:P_MIC|rdata[11]                           ; NWire_rcv:P_MIC|rdata[10]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[31]                     ; NWire_rcv:MDC[0].M_IQ|rdata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[12]                     ; NWire_rcv:MDC[2].M_IQ|rdata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:SPD|rdata[9]                              ; NWire_rcv:SPD|rdata[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[10]                     ; NWire_rcv:MDC[2].M_IQ|idata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:SPD|rdata[14]                             ; NWire_rcv:SPD|idata[14]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.748 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[19]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[15]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[10]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[14]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[14]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[32]                     ; NWire_rcv:MDC[1].M_IQ|rdata[31]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[12]                     ; NWire_rcv:MDC[0].M_IQ|rdata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[10]                     ; NWire_rcv:MDC[0].M_IQ|rdata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[0]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[6]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[6]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][7]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][7]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][12]                 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][12]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[23]                     ; NWire_rcv:MDC[0].M_IQ|rdata[22]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[21]                     ; NWire_rcv:MDC[0].M_IQ|rdata[20]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[47]                     ; NWire_rcv:MDC[2].M_IQ|rdata[46]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[2]                      ; NWire_rcv:MDC[0].M_IQ|rdata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[37]                     ; NWire_rcv:MDC[2].M_IQ|rdata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[10]                     ; NWire_rcv:MDC[1].M_IQ|rdata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][2]                        ; NWire_rcv:P_MIC|DB_LEN[1][2]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|DB_LEN[2][8]                        ; NWire_rcv:P_MIC|DB_LEN[3][8]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[10]                     ; NWire_rcv:MDC[2].M_IQ|rdata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][11]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.750 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[20]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[7]                      ; NWire_rcv:MDC[0].M_IQ|rdata[6]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[18]                     ; NWire_rcv:MDC[2].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[27]                     ; NWire_rcv:MDC[0].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[14]                     ; NWire_rcv:MDC[1].M_IQ|rdata[13]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:P_MIC|DB_LEN[1][4]                        ; NWire_rcv:P_MIC|DB_LEN[2][4]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][4]                        ; NWire_rcv:P_MIC|DB_LEN[1][4]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[9]                      ; NWire_rcv:MDC[1].M_IQ|rdata[8]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[1]                      ; NWire_rcv:MDC[1].M_IQ|idata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:P_MIC|d1                                  ; NWire_rcv:P_MIC|DBrise                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][11]                 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[19]                     ; NWire_rcv:MDC[0].M_IQ|rdata[18]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[27]                     ; NWire_rcv:MDC[1].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[26]                     ; NWire_rcv:MDC[2].M_IQ|rdata[25]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[18]                     ; NWire_rcv:MDC[0].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[37]                     ; NWire_rcv:MDC[1].M_IQ|rdata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:P_MIC|rdata[8]                            ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[1]                      ; NWire_rcv:MDC[1].M_IQ|rdata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[46]                     ; NWire_rcv:MDC[0].M_IQ|rdata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[16]                     ; NWire_rcv:MDC[1].M_IQ|rdata[15]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:P_MIC|d1                                  ; NWire_rcv:P_MIC|d2                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[46]                     ; NWire_rcv:MDC[0].M_IQ|idata[46]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:P_MIC|DB_LEN[2][12]                       ; NWire_rcv:P_MIC|DB_LEN[3][12]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][12]                       ; NWire_rcv:P_MIC|DB_LEN[1][12]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|rdata[13]                             ; NWire_rcv:SPD|idata[13]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_xmit:M_LRAudio|data_cnt[4]                    ; NWire_xmit:M_LRAudio|data_cnt[4]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][13]                 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[31]                     ; NWire_rcv:MDC[2].M_IQ|rdata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:P_MIC|rdata[10]                           ; NWire_rcv:P_MIC|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[29]                     ; NWire_rcv:MDC[2].M_IQ|rdata[28]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][9]                  ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][9]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[27]                     ; NWire_rcv:MDC[0].M_IQ|idata[27]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][3]                  ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][3]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[23]                     ; NWire_rcv:MDC[1].M_IQ|rdata[22]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[3]                      ; NWire_rcv:MDC[2].M_IQ|rdata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[35]                     ; NWire_rcv:MDC[1].M_IQ|rdata[34]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[1].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:SPD|rdata[8]                              ; NWire_rcv:SPD|rdata[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[3]                      ; NWire_rcv:MDC[2].M_IQ|idata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:P_MIC|DB_LEN[2][13]                       ; NWire_rcv:P_MIC|DB_LEN[3][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:SPD|DB_LEN[1][11]                         ; NWire_rcv:SPD|DB_LEN[2][11]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[18]                     ; NWire_rcv:MDC[1].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[38]                     ; NWire_rcv:MDC[2].M_IQ|rdata[37]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[35]                     ; NWire_rcv:MDC[2].M_IQ|rdata[34]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[2]                      ; NWire_rcv:MDC[2].M_IQ|rdata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[39]                     ; NWire_rcv:MDC[2].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[5]                      ; NWire_rcv:MDC[1].M_IQ|rdata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[30]                     ; NWire_rcv:MDC[0].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:SPD|rdata[7]                              ; NWire_rcv:SPD|rdata[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[2]                      ; NWire_rcv:MDC[2].M_IQ|idata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:P_MIC|DB_LEN[2][5]                        ; NWire_rcv:P_MIC|DB_LEN[3][5]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[41]                     ; NWire_rcv:MDC[0].M_IQ|idata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[40]                     ; NWire_rcv:MDC[0].M_IQ|rdata[39]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:P_MIC|rdata[15]                           ; NWire_rcv:P_MIC|rdata[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[42]                     ; NWire_rcv:MDC[1].M_IQ|rdata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:P_MIC|rdata[1]                            ; NWire_rcv:P_MIC|idata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:P_MIC|rdata[12]                           ; NWire_rcv:P_MIC|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[45]                     ; NWire_rcv:MDC[2].M_IQ|idata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[11]                     ; NWire_rcv:MDC[2].M_IQ|rdata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:SPD|rdata[6]                              ; NWire_rcv:SPD|rdata[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[12]                     ; NWire_rcv:MDC[1].M_IQ|idata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[43]                     ; NWire_rcv:MDC[0].M_IQ|idata[43]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[11]                     ; NWire_rcv:MDC[2].M_IQ|idata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:P_MIC|rdata[5]                            ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[27]                     ; NWire_rcv:MDC[2].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[33]                     ; NWire_rcv:MDC[0].M_IQ|rdata[32]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:P_MIC|rdata[13]                           ; NWire_rcv:P_MIC|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[2]                      ; NWire_rcv:MDC[1].M_IQ|rdata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[32]                     ; NWire_rcv:MDC[2].M_IQ|idata[32]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[45]                     ; NWire_rcv:MDC[0].M_IQ|rdata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[43]                     ; NWire_rcv:MDC[0].M_IQ|rdata[42]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                       ;                                            ;                                            ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'IF_clk'                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                     ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; CC_address[0]                                       ; CC_address[0]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[1]                                       ; CC_address[1]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[2]                                       ; CC_address[2]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[3]                                       ; CC_address[3]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|NW_state~3                        ; NWire_xmit:CCxmit|NW_state~3           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|iack                              ; NWire_xmit:CCxmit|iack                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|ld[1]                          ; led_blinker:BLINK_D4|ld[1]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|ld[0]                          ; led_blinker:BLINK_D4|ld[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|bit_sel[0]                     ; led_blinker:BLINK_D4|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|LED_state~4                    ; led_blinker:BLINK_D4|LED_state~4       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|bit_sel[1]                     ; led_blinker:BLINK_D1|bit_sel[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|bit_sel[0]                     ; led_blinker:BLINK_D1|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|LED_state~4                    ; led_blinker:BLINK_D1|LED_state~4       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|LED_state~2                    ; led_blinker:BLINK_D1|LED_state~2       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_count[0]                                         ; IF_count[0]                            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_count[28]                                        ; IF_count[28]                           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; sp_rcv_ctrl:SPC|count[0]                            ; sp_rcv_ctrl:SPC|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; sp_rcv_ctrl:SPC|sp_state                            ; sp_rcv_ctrl:SPC|sp_state               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|dly_cnt[0]                        ; NWire_xmit:ser_no|dly_cnt[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|dly_cnt[24]                       ; NWire_xmit:ser_no|dly_cnt[24]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|iack                              ; NWire_xmit:ser_no|iack                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|data_cnt[1]                       ; NWire_xmit:ser_no|data_cnt[1]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|data_cnt[2]                       ; NWire_xmit:ser_no|data_cnt[2]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|data_cnt[0]                       ; NWire_xmit:ser_no|data_cnt[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|NW_state~3                        ; NWire_xmit:ser_no|NW_state~3           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:RXF|outptr[0]                                  ; FIFO:RXF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cdc_mcp:lra|a_rdy                                   ; cdc_mcp:lra|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|FIFO_ADR[1]                          ; async_usb:usb1|FIFO_ADR[1]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|FIFO_ADR[0]                          ; async_usb:usb1|FIFO_ADR[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|SLOE                                 ; async_usb:usb1|SLOE                    ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|count[0]                            ; debounce:de_dot|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|count[0]                            ; debounce:de_PTT|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|count[0]                           ; debounce:de_dash|count[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:m_ser|TB_state~4                          ; NWire_rcv:m_ser|TB_state~4             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|TB_state~4                          ; NWire_rcv:p_ser|TB_state~4             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|TB_state~2                          ; NWire_rcv:p_ser|TB_state~2             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:m_ser|data_cnt[0]                         ; NWire_rcv:m_ser|data_cnt[0]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_rcv:J_MIC|b_clk_cnt[0]                          ; I2S_rcv:J_MIC|b_clk_cnt[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|count[18]                           ; debounce:de_dot|count[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|count[18]                           ; debounce:de_PTT|count[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|data_cnt[0]                         ; NWire_rcv:p_ser|data_cnt[0]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|count[18]                          ; debounce:de_dash|count[18]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cdc_mcp:dfs|a_rdy                                   ; cdc_mcp:dfs|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|clean_pb                            ; debounce:de_dot|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|clean_pb                            ; debounce:de_PTT|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[4]                        ; Tx_fifo_ctrl:TXFC|tx_addr[4]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[1]                        ; Tx_fifo_ctrl:TXFC|tx_addr[1]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[2]                        ; Tx_fifo_ctrl:TXFC|tx_addr[2]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[3]                        ; Tx_fifo_ctrl:TXFC|tx_addr[3]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|clean_pb                           ; debounce:de_dash|clean_pb              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[0]                        ; Tx_fifo_ctrl:TXFC|tx_addr[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:SPF|outptr[0]                                  ; FIFO:SPF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:TXF|outptr[0]                                  ; FIFO:TXF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|AD_timer[0]                       ; Tx_fifo_ctrl:TXFC|AD_timer[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_rcv:J_IQ|b_clk_cnt[0]                           ; I2S_rcv:J_IQ|b_clk_cnt[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[6]                     ; async_usb:usb1|Rx_fifo_wdata[6]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[4]                     ; async_usb:usb1|Rx_fifo_wdata[4]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[5]                     ; async_usb:usb1|Rx_fifo_wdata[5]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[7]                     ; async_usb:usb1|Rx_fifo_wdata[7]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[2]                     ; async_usb:usb1|Rx_fifo_wdata[2]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[3]                     ; async_usb:usb1|Rx_fifo_wdata[3]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[0]                     ; async_usb:usb1|Rx_fifo_wdata[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:SPF|usedw[0]                                   ; FIFO:SPF|usedw[0]                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[1]                     ; async_usb:usb1|Rx_fifo_wdata[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[13]                    ; async_usb:usb1|Rx_fifo_wdata[13]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[15]                    ; async_usb:usb1|Rx_fifo_wdata[15]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[14]                    ; async_usb:usb1|Rx_fifo_wdata[14]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[12]                    ; async_usb:usb1|Rx_fifo_wdata[12]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[10]                    ; async_usb:usb1|Rx_fifo_wdata[10]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[9]                     ; async_usb:usb1|Rx_fifo_wdata[9]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[8]                     ; async_usb:usb1|Rx_fifo_wdata[8]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[11]                    ; async_usb:usb1|Rx_fifo_wdata[11]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|AD_timer[5]                       ; Tx_fifo_ctrl:TXFC|AD_timer[5]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|IF_chan[0]                        ; Tx_fifo_ctrl:TXFC|IF_chan[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|IF_chan[1]                        ; Tx_fifo_ctrl:TXFC|IF_chan[1]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:RXF|usedw[0]                                   ; FIFO:RXF|usedw[0]                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~2                                     ; IF_SYNC_state~2                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~3                                     ; IF_SYNC_state~3                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~4                                     ; IF_SYNC_state~4                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|ep_sel                               ; async_usb:usb1|ep_sel                  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.733 ns                                ; FIFO:RXF|mem_0_bypass[30]                           ; FIFO:RXF|q[7]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.733 ns                                ; I2S_rcv:J_MIC|d2                                    ; I2S_rcv:J_MIC|temp_data[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.734 ns                                ; FIFO:RXF|mem_0_bypass[28]                           ; FIFO:RXF|q[5]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[13]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[13] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[12]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[12] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.735 ns                                ; debounce:de_dot|pb_history[0]                       ; debounce:de_dot|pb_history[1]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[16]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[16] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:m_ser|rdata[0]                            ; NWire_rcv:m_ser|idata[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.736 ns                                ; cdc_mcp:lra|cdc_sync:ack|sigb[0]                    ; cdc_mcp:lra|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[17]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[17] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.737 ns                                ; IF_frequency[8][16]                                 ; NWire_xmit:CCxmit|id[38]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.737 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[31]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[31] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.739 ns                                ; NWire_xmit:CCxmit|id[19]                            ; NWire_xmit:CCxmit|id[18]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[7]               ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[7]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[17]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[17] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[31]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[31] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[24]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[24] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; I2S_rcv:J_IQ|bc0                                    ; I2S_rcv:J_IQ|bc1                       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.740 ns                                ; NWire_rcv:p_ser|d2                                  ; NWire_rcv:p_ser|DBrise                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[11]                      ; NWire_rcv:SPD|DIFF_CLK.xd1[11]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.741 ns                                ; IF_frequency[8][9]                                  ; NWire_xmit:CCxmit|id[31]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; I2S_rcv:J_MIC|bc0                                   ; I2S_rcv:J_MIC|bc1                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[37]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[37] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; I2S_rcv:J_MIC|temp_data[14]                         ; I2S_rcv:J_MIC|temp_data[15]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr1                  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr2     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.742 ns                                ; FIFO:RXF|mem_0_bypass[29]                           ; FIFO:RXF|q[6]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; FIFO:RXF|mem_0_bypass[33]                           ; FIFO:RXF|q[10]                         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; FIFO:RXF|mem_0_bypass[34]                           ; FIFO:RXF|q[11]                         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[5]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[3]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[3]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[18]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[18] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; I2S_rcv:J_MIC|temp_data[11]                         ; I2S_rcv:J_MIC|temp_data[12]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[43]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[43] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[7]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[7]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xr0                        ; NWire_rcv:P_MIC|DIFF_CLK.xr1           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.743 ns                                ; IF_frequency[8][28]                                 ; NWire_xmit:CCxmit|id[50]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; IF_frequency[8][13]                                 ; NWire_xmit:CCxmit|id[35]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:ser_no|id[3]                             ; NWire_xmit:ser_no|id[2]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[2]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[38]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[38] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[35]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[35] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[16]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[16] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[41]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[41] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14]                    ; NWire_rcv:P_MIC|DIFF_CLK.xd1[14]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[5]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[5]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[2]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[2]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[0]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.xr0                   ; NWire_xmit:M_LRAudio|DIFF_CLK.xr1      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.744 ns                                ; NWire_rcv:m_ser|d2                                  ; NWire_rcv:m_ser|DBrise                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[4]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[3]                            ; NWire_rcv:p_ser|idata[3]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[42]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[42] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[6]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[6]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[10]                      ; FIFO:SPF|mem_0_bypass[31]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.745 ns                                ; IF_Drive_Level[0]                                   ; NWire_xmit:ser_no|id[0]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; I2S_rcv:J_IQ|temp_data[5]                           ; I2S_rcv:J_IQ|temp_data[6]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[26]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[26] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[3]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[3]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[9]                       ; FIFO:SPF|mem_0_bypass[30]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.746 ns                                ; IF_frequency[8][8]                                  ; NWire_xmit:CCxmit|id[30]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:p_ser|rdata[0]                            ; NWire_rcv:p_ser|idata[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[6]               ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[6]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[5]               ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[5]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[39]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[39] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:p_ser|rdata[19]                           ; NWire_rcv:p_ser|idata[19]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[12]                      ; NWire_rcv:SPD|DIFF_CLK.xd1[12]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.747 ns                                ; IF_TX_relay[1]                                      ; NWire_xmit:CCxmit|id[4]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:m_ser|d2                                  ; NWire_rcv:m_ser|d3                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; I2S_rcv:J_MIC|temp_data[3]                          ; I2S_rcv:J_MIC|temp_data[4]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[3]               ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[3]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[0]               ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[0]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; I2S_rcv:J_IQ|temp_data[14]                          ; I2S_rcv:J_IQ|temp_data[15]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[15]                      ; NWire_rcv:SPD|DIFF_CLK.xd1[15]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[8]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[8]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.748 ns                                ; IF_Drive_Level[1]                                   ; NWire_xmit:ser_no|id[1]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; FIFO:RXF|mem_0_bypass[26]                           ; FIFO:RXF|q[3]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:m_ser|rdata[7]                            ; NWire_rcv:m_ser|idata[7]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:p_ser|rdata[6]                            ; NWire_rcv:p_ser|idata[6]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:p_ser|rdata[2]                            ; NWire_rcv:p_ser|idata[2]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:p_ser|rdata[15]                           ; NWire_rcv:p_ser|idata[15]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[14]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[14] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[6]                       ; FIFO:SPF|mem_0_bypass[27]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[3]                       ; FIFO:SPF|mem_0_bypass[24]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[0]                       ; FIFO:SPF|mem_0_bypass[21]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[9]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[9]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[8]                       ; FIFO:SPF|mem_0_bypass[29]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; IF_frequency[8][14]                                 ; NWire_xmit:CCxmit|id[36]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; IF_frequency[8][10]                                 ; NWire_xmit:CCxmit|id[32]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; IF_clock_s[2]                                       ; NWire_xmit:CCxmit|id[20]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; IF_TX_relay[0]                                      ; NWire_xmit:CCxmit|id[3]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_MIC|temp_data[5]                          ; I2S_rcv:J_MIC|temp_data[6]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:p_ser|rdata[16]                           ; NWire_rcv:p_ser|idata[16]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[2]                       ; FIFO:SPF|mem_0_bypass[23]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.750 ns                                ; I2S_rcv:J_IQ|d1                                     ; I2S_rcv:J_IQ|d2                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; I2S_rcv:J_MIC|temp_data[7]                          ; I2S_rcv:J_MIC|temp_data[8]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[4]                       ; FIFO:SPF|mem_0_bypass[25]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.751 ns                                ; I2S_rcv:J_IQ|temp_data[17]                          ; I2S_rcv:J_IQ|temp_data[18]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[14]                      ; FIFO:SPF|mem_0_bypass[35]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.752 ns                                ; I2S_rcv:J_MIC|temp_data[4]                          ; I2S_rcv:J_MIC|temp_data[5]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:p_ser|rdata[1]                            ; NWire_rcv:p_ser|idata[1]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; I2S_rcv:J_IQ|temp_data[22]                          ; I2S_rcv:J_IQ|temp_data[23]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; I2S_rcv:J_IQ|temp_data[18]                          ; I2S_rcv:J_IQ|temp_data[19]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; I2S_rcv:J_IQ|temp_data[19]                          ; I2S_rcv:J_IQ|temp_data[20]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; I2S_rcv:J_IQ|bc1                                    ; I2S_rcv:J_IQ|b_clk                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[1]                       ; FIFO:SPF|mem_0_bypass[22]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.754 ns                                ; IF_frequency[8][17]                                 ; NWire_xmit:CCxmit|id[39]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:m_ser|rdata[6]                            ; NWire_rcv:m_ser|idata[6]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:m_ser|rdata[2]                            ; NWire_rcv:m_ser|idata[2]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; I2S_rcv:J_MIC|temp_data[7]                          ; I2S_rcv:J_MIC|xData[7]                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; I2S_rcv:J_IQ|temp_data[20]                          ; I2S_rcv:J_IQ|temp_data[21]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; I2S_rcv:J_MIC|temp_data[9]                          ; I2S_rcv:J_MIC|xData[9]                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:p_ser|rdata[11]                           ; NWire_rcv:p_ser|idata[11]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; I2S_rcv:J_IQ|temp_data[7]                           ; I2S_rcv:J_IQ|temp_data[8]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.755 ns                                ; NWire_rcv:m_ser|rdata[4]                            ; NWire_rcv:m_ser|idata[4]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_MIC|temp_data[9]                          ; I2S_rcv:J_MIC|temp_data[10]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:p_ser|rdata[13]                           ; NWire_rcv:p_ser|idata[13]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_IQ|temp_data[8]                           ; I2S_rcv:J_IQ|temp_data[9]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_IQ|temp_data[0]                           ; I2S_rcv:J_IQ|temp_data[1]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_IQ|temp_data[12]                          ; I2S_rcv:J_IQ|temp_data[13]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.756 ns                                ; I2S_rcv:J_IQ|temp_data[21]                          ; I2S_rcv:J_IQ|temp_data[22]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'C5'                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; I2S_xmit:J_IQPWM|bit_count[0]                       ; I2S_xmit:J_IQPWM|bit_count[0]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_IQPWM|bit_count[1]                       ; I2S_xmit:J_IQPWM|bit_count[1]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:lrgen|LRCLK                           ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_LRAudio|bit_count[1]                     ; I2S_xmit:J_LRAudio|bit_count[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_LRAudio|bit_count[0]                     ; I2S_xmit:J_LRAudio|bit_count[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|LRCLK                          ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 1.156 ns                                ; I2S_xmit:J_IQPWM|data[7]                            ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.158 ns                 ;
; 1.169 ns                                ; I2S_xmit:J_LRAudio|data[3]                          ; I2S_xmit:J_LRAudio|data[4]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.171 ns                 ;
; 1.169 ns                                ; I2S_xmit:J_LRAudio|data[5]                          ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.171 ns                 ;
; 1.213 ns                                ; I2S_xmit:J_LRAudio|data[15]                         ; I2S_xmit:J_LRAudio|obit           ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.215 ns                 ;
; 1.216 ns                                ; I2S_xmit:J_IQPWM|data[8]                            ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.218 ns                 ;
; 1.228 ns                                ; I2S_xmit:J_IQPWM|last_data[21]                      ; I2S_xmit:J_IQPWM|data[5]          ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.231 ns                 ;
; 1.306 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.309 ns                 ;
; 1.350 ns                                ; C12_rst                                             ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.352 ns                 ;
; 1.352 ns                                ; C12_rst                                             ; cdc_mcp:iqp|pulsegen:pls|p1       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.354 ns                 ;
; 1.354 ns                                ; C12_rst                                             ; cdc_sync:cdc_jack|sigb[0]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.356 ns                 ;
; 1.371 ns                                ; I2S_xmit:J_IQPWM|data[0]                            ; I2S_xmit:J_IQPWM|data[1]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.373 ns                 ;
; 1.380 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.382 ns                 ;
; 1.393 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.395 ns                 ;
; 1.394 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.396 ns                 ;
; 1.402 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.012 ns                   ; 1.414 ns                 ;
; 1.414 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[4]                   ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.415 ns                 ;
; 1.422 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.425 ns                 ;
; 1.427 ns                                ; I2S_xmit:J_LRAudio|TLV_state~2                      ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.429 ns                 ;
; 1.429 ns                                ; I2S_xmit:J_LRAudio|last_data[12]                    ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.430 ns                 ;
; 1.431 ns                                ; I2S_xmit:J_IQPWM|last_data[7]                       ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.014 ns                   ; 1.445 ns                 ;
; 1.431 ns                                ; I2S_xmit:J_IQPWM|data[15]                           ; I2S_xmit:J_IQPWM|obit             ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.433 ns                 ;
; 1.432 ns                                ; C12_RESET.c0                                        ; C12_rst                           ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.434 ns                 ;
; 1.437 ns                                ; I2S_xmit:J_IQPWM|last_data[0]                       ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.439 ns                 ;
; 1.442 ns                                ; I2S_xmit:J_IQPWM|last_data[10]                      ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.446 ns                 ;
; 1.442 ns                                ; I2S_xmit:J_LRAudio|last_data[16]                    ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.444 ns                 ;
; 1.452 ns                                ; I2S_xmit:J_IQPWM|TLV_state~2                        ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.454 ns                 ;
; 1.457 ns                                ; C12_rst                                             ; cdc_sync:cdc_jack|q1[0]           ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.460 ns                 ;
; 1.458 ns                                ; cdc_mcp:lra|cdc_sync:rdy|q1[0]                      ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.460 ns                 ;
; 1.459 ns                                ; I2S_xmit:J_IQPWM|obit                               ; I2S_xmit:J_IQPWM|outbit           ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.460 ns                 ;
; 1.460 ns                                ; I2S_xmit:J_IQPWM|data[12]                           ; I2S_xmit:J_IQPWM|data[13]         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.459 ns                 ;
; 1.460 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.462 ns                 ;
; 1.462 ns                                ; I2S_xmit:J_LRAudio|data[12]                         ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.464 ns                 ;
; 1.463 ns                                ; I2S_xmit:J_IQPWM|data[6]                            ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.465 ns                 ;
; 1.465 ns                                ; I2S_xmit:J_IQPWM|data[11]                           ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.467 ns                 ;
; 1.465 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[3]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.467 ns                 ;
; 1.466 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.468 ns                 ;
; 1.468 ns                                ; I2S_xmit:J_LRAudio|data[13]                         ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.470 ns                 ;
; 1.470 ns                                ; I2S_xmit:J_IQPWM|data[9]                            ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.472 ns                 ;
; 1.471 ns                                ; I2S_xmit:J_IQPWM|data[10]                           ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.473 ns                 ;
; 1.472 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.474 ns                 ;
; 1.477 ns                                ; I2S_xmit:J_IQPWM|data[5]                            ; I2S_xmit:J_IQPWM|data[6]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.479 ns                 ;
; 1.477 ns                                ; I2S_xmit:J_IQPWM|data[13]                           ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.479 ns                 ;
; 1.477 ns                                ; cdc_sync:cdc_jack|q1[0]                             ; cdc_sync:cdc_jack|sigb[0]         ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.478 ns                 ;
; 1.478 ns                                ; I2S_xmit:J_IQPWM|data[1]                            ; I2S_xmit:J_IQPWM|data[2]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.480 ns                 ;
; 1.478 ns                                ; I2S_xmit:J_LRAudio|data[6]                          ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.480 ns                 ;
; 1.479 ns                                ; I2S_xmit:J_LRAudio|data[8]                          ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.481 ns                 ;
; 1.479 ns                                ; C12_rst                                             ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.481 ns                 ;
; 1.482 ns                                ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]                    ; cdc_mcp:iqp|pulsegen:pls|p1       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.484 ns                 ;
; 1.483 ns                                ; I2S_xmit:J_LRAudio|data[2]                          ; I2S_xmit:J_LRAudio|data[3]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.485 ns                 ;
; 1.485 ns                                ; C12_rst                                             ; cdc_mcp:dfs|b_data[1]             ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.487 ns                 ;
; 1.486 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[15]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.488 ns                 ;
; 1.487 ns                                ; I2S_xmit:J_LRAudio|last_data[10]                    ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.489 ns                 ;
; 1.487 ns                                ; C12_rst                                             ; cdc_mcp:lra|cdc_sync:rdy|q1[0]    ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.489 ns                 ;
; 1.489 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.491 ns                 ;
; 1.489 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[4]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.491 ns                 ;
; 1.490 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.492 ns                 ;
; 1.490 ns                                ; C12_rst                                             ; cdc_mcp:dfs|b_data[0]             ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.492 ns                 ;
; 1.491 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.493 ns                 ;
; 1.492 ns                                ; cdc_mcp:dfs|b_data_ack                              ; C12_cgen_rst                      ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.494 ns                 ;
; 1.493 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.495 ns                 ;
; 1.496 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.498 ns                 ;
; 1.497 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.499 ns                 ;
; 1.500 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.502 ns                 ;
; 1.502 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[6]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.504 ns                 ;
; 1.508 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.510 ns                 ;
; 1.510 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.512 ns                 ;
; 1.510 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.512 ns                 ;
; 1.519 ns                                ; I2S_xmit:J_IQPWM|data[14]                           ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.521 ns                 ;
; 1.519 ns                                ; C12_rst                                             ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.521 ns                 ;
; 1.520 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.522 ns                 ;
; 1.520 ns                                ; C12_rst                                             ; C12_cgen_rst                      ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.522 ns                 ;
; 1.521 ns                                ; I2S_xmit:J_LRAudio|last_data[30]                    ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.528 ns                 ;
; 1.522 ns                                ; I2S_xmit:J_IQPWM|data[4]                            ; I2S_xmit:J_IQPWM|data[5]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.524 ns                 ;
; 1.523 ns                                ; I2S_xmit:J_LRAudio|data[9]                          ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.525 ns                 ;
; 1.524 ns                                ; I2S_xmit:J_LRAudio|data[1]                          ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.526 ns                 ;
; 1.526 ns                                ; I2S_xmit:J_IQPWM|data[3]                            ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.528 ns                 ;
; 1.527 ns                                ; I2S_xmit:J_LRAudio|data[10]                         ; I2S_xmit:J_LRAudio|data[11]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.529 ns                 ;
; 1.528 ns                                ; I2S_xmit:J_IQPWM|data[2]                            ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.530 ns                 ;
; 1.528 ns                                ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]                      ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.530 ns                 ;
; 1.528 ns                                ; C12_rst                                             ; cdc_mcp:dfs|b_data_ack            ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.530 ns                 ;
; 1.530 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.532 ns                 ;
; 1.531 ns                                ; I2S_xmit:J_LRAudio|data[4]                          ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.533 ns                 ;
; 1.531 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.533 ns                 ;
; 1.532 ns                                ; I2S_xmit:J_IQPWM|bit_count[0]                       ; I2S_xmit:J_IQPWM|bit_count[1]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.534 ns                 ;
; 1.533 ns                                ; I2S_xmit:J_LRAudio|last_data[26]                    ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.535 ns                 ;
; 1.533 ns                                ; I2S_xmit:J_LRAudio|bit_count[0]                     ; I2S_xmit:J_LRAudio|bit_count[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.535 ns                 ;
; 1.536 ns                                ; I2S_xmit:J_LRAudio|last_data[28]                    ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.538 ns                 ;
; 1.537 ns                                ; I2S_xmit:J_IQPWM|last_data[29]                      ; I2S_xmit:J_IQPWM|data[13]         ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.540 ns                 ;
; 1.545 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.547 ns                 ;
; 1.546 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.548 ns                 ;
; 1.548 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.550 ns                 ;
; 1.550 ns                                ; I2S_xmit:J_IQPWM|last_data[17]                      ; I2S_xmit:J_IQPWM|data[1]          ; C5         ; C5       ; 0.000 ns                   ; 0.014 ns                   ; 1.564 ns                 ;
; 1.553 ns                                ; I2S_xmit:J_LRAudio|last_data[20]                    ; I2S_xmit:J_LRAudio|data[4]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.553 ns                                ; I2S_xmit:J_LRAudio|last_data[22]                    ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.555 ns                 ;
; 1.554 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[14]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.556 ns                 ;
; 1.556 ns                                ; I2S_xmit:J_IQPWM|last_data[24]                      ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.559 ns                 ;
; 1.556 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.558 ns                 ;
; 1.559 ns                                ; I2S_xmit:J_IQPWM|last_data[30]                      ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.562 ns                 ;
; 1.560 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.562 ns                 ;
; 1.561 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.563 ns                 ;
; 1.563 ns                                ; I2S_xmit:J_IQPWM|last_data[31]                      ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.566 ns                 ;
; 1.566 ns                                ; I2S_xmit:J_LRAudio|data[14]                         ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.569 ns                 ;
; 1.568 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.570 ns                 ;
; 1.571 ns                                ; I2S_xmit:J_LRAudio|last_data[27]                    ; I2S_xmit:J_LRAudio|data[11]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.573 ns                 ;
; 1.571 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.573 ns                 ;
; 1.572 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.574 ns                 ;
; 1.573 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.575 ns                 ;
; 1.579 ns                                ; I2S_xmit:J_LRAudio|TLV_state~3                      ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.581 ns                 ;
; 1.583 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.585 ns                 ;
; 1.584 ns                                ; I2S_xmit:J_IQPWM|last_data[23]                      ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.014 ns                   ; 1.598 ns                 ;
; 1.584 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.586 ns                 ;
; 1.586 ns                                ; I2S_xmit:J_LRAudio|last_data[24]                    ; I2S_xmit:J_LRAudio|data[8]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.588 ns                 ;
; 1.586 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.588 ns                 ;
; 1.587 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.589 ns                 ;
; 1.590 ns                                ; I2S_xmit:J_LRAudio|last_data[18]                    ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; 0.033 ns                   ; 1.623 ns                 ;
; 1.594 ns                                ; I2S_xmit:J_LRAudio|last_data[31]                    ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.596 ns                 ;
; 1.603 ns                                ; I2S_xmit:J_LRAudio|last_data[29]                    ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.610 ns                 ;
; 1.605 ns                                ; I2S_xmit:J_IQPWM|TLV_state~3                        ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.607 ns                 ;
; 1.607 ns                                ; I2S_xmit:J_LRAudio|last_data[17]                    ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.609 ns                 ;
; 1.624 ns                                ; I2S_xmit:J_IQPWM|last_data[19]                      ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.631 ns                 ;
; 1.625 ns                                ; I2S_xmit:J_IQPWM|last_data[27]                      ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; 0.006 ns                   ; 1.631 ns                 ;
; 1.626 ns                                ; I2S_xmit:J_IQPWM|last_data[22]                      ; I2S_xmit:J_IQPWM|data[6]          ; C5         ; C5       ; 0.000 ns                   ; 0.006 ns                   ; 1.632 ns                 ;
; 1.642 ns                                ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]                    ; cdc_mcp:dfs|b_data_ack            ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.644 ns                 ;
; 1.772 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; -0.008 ns                  ; 1.764 ns                 ;
; 1.772 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; -0.008 ns                  ; 1.764 ns                 ;
; 1.772 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; -0.008 ns                  ; 1.764 ns                 ;
; 1.772 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; -0.008 ns                  ; 1.764 ns                 ;
; 1.772 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; -0.008 ns                  ; 1.764 ns                 ;
; 1.772 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; -0.008 ns                  ; 1.764 ns                 ;
; 1.772 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; -0.008 ns                  ; 1.764 ns                 ;
; 1.788 ns                                ; I2S_xmit:J_IQPWM|last_data[16]                      ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.790 ns                 ;
; 1.803 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.805 ns                 ;
; 1.804 ns                                ; I2S_xmit:J_LRAudio|obit                             ; I2S_xmit:J_LRAudio|outbit         ; C5         ; C5       ; 0.000 ns                   ; -0.017 ns                  ; 1.787 ns                 ;
; 1.824 ns                                ; I2S_xmit:J_LRAudio|data[11]                         ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.825 ns                 ;
; 1.825 ns                                ; I2S_xmit:J_IQPWM|last_data[15]                      ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.829 ns                 ;
; 1.833 ns                                ; I2S_xmit:J_LRAudio|last_data[0]                     ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.835 ns                 ;
; 1.836 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.838 ns                 ;
; 1.837 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.838 ns                 ;
; 1.842 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.844 ns                 ;
; 1.855 ns                                ; I2S_xmit:J_IQPWM|last_data[14]                      ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.859 ns                 ;
; 1.865 ns                                ; I2S_xmit:J_LRAudio|last_data[14]                    ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.872 ns                 ;
; 1.872 ns                                ; I2S_xmit:J_IQPWM|last_data[12]                      ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.874 ns                 ;
; 1.875 ns                                ; I2S_xmit:J_LRAudio|last_data[9]                     ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.877 ns                 ;
; 1.878 ns                                ; I2S_xmit:J_IQPWM|last_data[4]                       ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.879 ns                 ;
; 1.882 ns                                ; I2S_xmit:J_LRAudio|last_data[5]                     ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.028 ns                   ; 1.910 ns                 ;
; 1.889 ns                                ; I2S_xmit:J_IQPWM|last_data[26]                      ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.893 ns                 ;
; 1.889 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]                    ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.012 ns                   ; 1.901 ns                 ;
; 1.910 ns                                ; I2S_xmit:J_LRAudio|last_data[15]                    ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.033 ns                   ; 1.943 ns                 ;
; 1.921 ns                                ; I2S_xmit:J_LRAudio|last_data[13]                    ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.928 ns                 ;
; 1.929 ns                                ; I2S_xmit:J_LRAudio|last_data[6]                     ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; 0.008 ns                   ; 1.937 ns                 ;
; 1.934 ns                                ; I2S_xmit:J_IQPWM|last_data[20]                      ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.938 ns                 ;
; 1.934 ns                                ; I2S_xmit:J_IQPWM|last_data[11]                      ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.938 ns                 ;
; 1.937 ns                                ; I2S_xmit:J_LRAudio|last_data[1]                     ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; 0.028 ns                   ; 1.965 ns                 ;
; 1.938 ns                                ; I2S_xmit:J_LRAudio|last_data[3]                     ; I2S_xmit:J_LRAudio|data[3]        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.937 ns                 ;
; 1.942 ns                                ; I2S_xmit:J_IQPWM|last_data[28]                      ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.945 ns                 ;
; 1.947 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.949 ns                 ;
; 1.952 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[3]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.954 ns                 ;
; 1.967 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.969 ns                 ;
; 1.969 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.971 ns                 ;
; 1.971 ns                                ; I2S_xmit:J_IQPWM|last_data[18]                      ; I2S_xmit:J_IQPWM|data[2]          ; C5         ; C5       ; 0.000 ns                   ; 0.014 ns                   ; 1.985 ns                 ;
; 1.971 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.973 ns                 ;
; 1.975 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.977 ns                 ;
; 1.976 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.978 ns                 ;
; 1.978 ns                                ; I2S_xmit:J_LRAudio|TLV_state~2                      ; I2S_xmit:J_LRAudio|bit_count[0]   ; C5         ; C5       ; 0.000 ns                   ; -0.003 ns                  ; 1.975 ns                 ;
; 1.979 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.981 ns                 ;
; 1.981 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[6]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.983 ns                 ;
; 1.987 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.989 ns                 ;
; 1.989 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.991 ns                 ;
; 1.989 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.991 ns                 ;
; 1.999 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.001 ns                 ;
; 2.010 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[2]             ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 2.011 ns                 ;
; 2.010 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[27]            ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 2.011 ns                 ;
; 2.010 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[29]            ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 2.011 ns                 ;
; 2.011 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[9]             ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 2.012 ns                 ;
; 2.011 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[25]            ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 2.012 ns                 ;
; 2.011 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.013 ns                 ;
; 2.012 ns                                ; C12_rst                                             ; cdc_mcp:iqp|b_data[26]            ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 2.013 ns                 ;
; 2.025 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.027 ns                 ;
; 2.026 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.028 ns                 ;
; 2.028 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.030 ns                 ;
; 2.032 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.034 ns                 ;
; 2.033 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.035 ns                 ;
; 2.034 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[14]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.036 ns                 ;
; 2.040 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.042 ns                 ;
; 2.041 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.043 ns                 ;
; 2.044 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[15]                   ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.046 ns                 ;
; 2.053 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.055 ns                 ;
; 2.055 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.057 ns                 ;
; 2.057 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.059 ns                 ;
; 2.061 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.063 ns                 ;
; 2.062 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.064 ns                 ;
; 2.065 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.067 ns                 ;
; 2.066 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.068 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SPI_SCK'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.748 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.751 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.752 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.754 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.755 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.759 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.761 ns                 ;
; 0.765 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.767 ns                 ;
; 0.766 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.768 ns                 ;
; 0.873 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.875 ns                 ;
; 0.931 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.933 ns                 ;
; 0.974 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 0.977 ns                 ;
; 1.052 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.054 ns                 ;
; 1.087 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.089 ns                 ;
; 1.136 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.139 ns                 ;
; 1.137 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.140 ns                 ;
; 1.214 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.217 ns                 ;
; 1.214 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.217 ns                 ;
; 1.214 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.217 ns                 ;
; 1.218 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.221 ns                 ;
; 1.218 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.221 ns                 ;
; 1.220 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.223 ns                 ;
; 1.224 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.227 ns                 ;
; 1.234 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.236 ns                 ;
; 1.246 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.248 ns                 ;
; 1.477 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.481 ns                 ;
; 1.503 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.505 ns                 ;
; 1.522 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.526 ns                 ;
; 1.561 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.564 ns                 ;
; 1.561 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.564 ns                 ;
; 1.587 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.590 ns                 ;
; 1.587 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.590 ns                 ;
; 1.646 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.650 ns                 ;
; 1.652 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.656 ns                 ;
; 1.749 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.751 ns                 ;
; 1.751 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.753 ns                 ;
; 1.800 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.802 ns                 ;
; 1.824 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.828 ns                 ;
; 1.830 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.834 ns                 ;
; 1.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.901 ns                 ;
; 1.931 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.933 ns                 ;
; 1.965 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 1.970 ns                 ;
; 1.965 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 1.970 ns                 ;
; 1.981 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.985 ns                 ;
; 2.004 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.005 ns                 ;
; 2.082 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.086 ns                 ;
; 2.088 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.092 ns                 ;
; 2.142 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.145 ns                 ;
; 2.185 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.188 ns                 ;
; 2.185 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.189 ns                 ;
; 2.185 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.189 ns                 ;
; 2.185 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.189 ns                 ;
; 2.185 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.189 ns                 ;
; 2.185 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.189 ns                 ;
; 2.185 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.189 ns                 ;
; 2.202 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.203 ns                 ;
; 2.211 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.215 ns                 ;
; 2.212 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.214 ns                 ;
; 2.229 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.231 ns                 ;
; 2.232 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.234 ns                 ;
; 2.233 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.237 ns                 ;
; 2.233 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.237 ns                 ;
; 2.233 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.237 ns                 ;
; 2.233 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.237 ns                 ;
; 2.233 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.237 ns                 ;
; 2.233 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.237 ns                 ;
; 2.241 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.244 ns                 ;
; 2.241 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.244 ns                 ;
; 2.297 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.299 ns                 ;
; 2.308 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.311 ns                 ;
; 2.314 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.316 ns                 ;
; 2.318 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.321 ns                 ;
; 2.319 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.322 ns                 ;
; 2.394 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.398 ns                 ;
; 2.394 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.398 ns                 ;
; 2.394 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.396 ns                 ;
; 2.399 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.401 ns                 ;
; 2.403 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.408 ns                 ;
; 2.404 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.409 ns                 ;
; 2.404 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.409 ns                 ;
; 2.405 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.410 ns                 ;
; 2.406 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.411 ns                 ;
; 2.407 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.412 ns                 ;
; 2.455 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.457 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.470 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.470 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.470 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.470 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.470 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.470 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.470 ns                 ;
; 2.466 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.470 ns                 ;
; 2.493 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.495 ns                 ;
; 2.512 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.514 ns                 ;
; 2.518 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.519 ns                 ;
; 2.522 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.523 ns                 ;
; 2.571 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.575 ns                 ;
; 2.599 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.601 ns                 ;
; 2.603 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.607 ns                 ;
; 2.604 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.606 ns                 ;
; 2.616 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.620 ns                 ;
; 2.622 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.626 ns                 ;
; 2.647 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.651 ns                 ;
; 2.647 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.651 ns                 ;
; 2.647 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.651 ns                 ;
; 2.647 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.651 ns                 ;
; 2.647 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.651 ns                 ;
; 2.647 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.651 ns                 ;
; 2.647 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.651 ns                 ;
; 2.647 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.651 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.659 ns                 ;
; 2.667 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.669 ns                 ;
; 2.678 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.679 ns                 ;
; 2.679 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.684 ns                 ;
; 2.679 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.684 ns                 ;
; 2.691 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.693 ns                 ;
; 2.725 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.729 ns                 ;
; 2.759 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.761 ns                 ;
; 2.759 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.761 ns                 ;
; 2.760 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.761 ns                 ;
; 2.769 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.771 ns                 ;
; 2.773 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.775 ns                 ;
; 2.774 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.775 ns                 ;
; 2.774 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.778 ns                 ;
; 2.774 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.778 ns                 ;
; 2.774 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.778 ns                 ;
; 2.774 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.778 ns                 ;
; 2.774 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.778 ns                 ;
; 2.774 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.778 ns                 ;
; 2.775 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.775 ns                 ;
; 2.782 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.785 ns                 ;
; 2.782 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.785 ns                 ;
; 2.783 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.787 ns                 ;
; 2.783 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.787 ns                 ;
; 2.783 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.787 ns                 ;
; 2.783 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.787 ns                 ;
; 2.783 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.787 ns                 ;
; 2.783 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.787 ns                 ;
; 2.783 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.787 ns                 ;
; 2.783 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.787 ns                 ;
; 2.793 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.797 ns                 ;
; 2.799 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.803 ns                 ;
; 2.827 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.828 ns                 ;
; 2.856 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.861 ns                 ;
; 2.856 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.857 ns                 ;
; 2.856 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.861 ns                 ;
; 2.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.862 ns                 ;
; 2.861 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.863 ns                 ;
; 2.866 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.868 ns                 ;
; 2.867 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.867 ns                 ;
; 2.869 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.870 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.903 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.903 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.903 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.903 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.903 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.903 ns                 ;
; 2.903 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.906 ns                 ;
; 2.928 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.930 ns                 ;
; 2.932 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.936 ns                 ;
; 2.932 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.936 ns                 ;
; 2.932 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.936 ns                 ;
; 2.932 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.936 ns                 ;
; 2.932 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.936 ns                 ;
; 2.932 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.936 ns                 ;
; 2.940 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.943 ns                 ;
; 2.940 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.943 ns                 ;
; 2.947 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.951 ns                 ;
; 2.953 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.957 ns                 ;
; 2.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.972 ns                 ;
; 2.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.972 ns                 ;
; 2.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.972 ns                 ;
; 2.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.972 ns                 ;
; 2.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.972 ns                 ;
; 2.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.972 ns                 ;
; 2.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.972 ns                 ;
; 2.967 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 2.972 ns                 ;
; 2.984 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.987 ns                 ;
; 3.010 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 3.015 ns                 ;
; 3.010 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.005 ns                   ; 3.015 ns                 ;
; 3.030 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.032 ns                 ;
; 3.036 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 3.036 ns                 ;
; 3.047 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.049 ns                 ;
; 3.076 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 3.080 ns                 ;
; 3.076 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 3.080 ns                 ;
; 3.076 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 3.080 ns                 ;
; 3.076 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 3.080 ns                 ;
; 3.076 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 3.080 ns                 ;
; 3.076 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 3.080 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu)          ;                                                              ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                      ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                                                           ; To Clock ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+
; N/A   ; None         ; 8.820 ns   ; FLAGB      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A   ; None         ; 8.819 ns   ; FLAGB      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 8.513 ns   ; MDOUT[2]   ; NWire_rcv:MDC[2].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 8.513 ns   ; FLAGC      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A   ; None         ; 8.512 ns   ; FLAGC      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 8.501 ns   ; FLAGB      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 8.483 ns   ; FLAGB      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 8.362 ns   ; MDOUT[0]   ; NWire_rcv:MDC[0].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 8.194 ns   ; FLAGC      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 8.176 ns   ; FLAGC      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 8.051 ns   ; FLAGA      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 7.936 ns   ; FLAGA      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 7.626 ns   ; FLAGA      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 7.607 ns   ; FLAGB      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A   ; None         ; 7.338 ns   ; MDOUT[1]   ; NWire_rcv:MDC[1].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 7.300 ns   ; FLAGC      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A   ; None         ; 7.216 ns   ; CDOUT_P    ; NWire_rcv:P_MIC|d0                                           ; IF_clk   ;
; N/A   ; None         ; 6.699 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A   ; None         ; 6.690 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A   ; None         ; 6.604 ns   ; A12        ; NWire_rcv:SPD|d0                                             ; IF_clk   ;
; N/A   ; None         ; 6.436 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A   ; None         ; 6.377 ns   ; FX2_FD[5]  ; async_usb:usb1|Rx_fifo_wdata[13]                             ; IF_clk   ;
; N/A   ; None         ; 6.358 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A   ; None         ; 6.353 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A   ; None         ; 6.277 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A   ; None         ; 6.033 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A   ; None         ; 5.971 ns   ; FX2_FD[4]  ; async_usb:usb1|Rx_fifo_wdata[12]                             ; IF_clk   ;
; N/A   ; None         ; 5.884 ns   ; FX2_FD[6]  ; async_usb:usb1|Rx_fifo_wdata[14]                             ; IF_clk   ;
; N/A   ; None         ; 5.740 ns   ; FLAGB      ; sp_rcv_ctrl:SPC|sp_state                                     ; IF_clk   ;
; N/A   ; None         ; 5.691 ns   ; FX2_FD[10] ; async_usb:usb1|Rx_fifo_wdata[2]                              ; IF_clk   ;
; N/A   ; None         ; 5.602 ns   ; FX2_FD[1]  ; async_usb:usb1|Rx_fifo_wdata[9]                              ; IF_clk   ;
; N/A   ; None         ; 5.535 ns   ; FX2_FD[0]  ; async_usb:usb1|Rx_fifo_wdata[8]                              ; IF_clk   ;
; N/A   ; None         ; 5.467 ns   ; GPIO_IN[6] ; debounce:de_dot|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 5.457 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A   ; None         ; 5.347 ns   ; DOUT       ; I2S_rcv:J_IQ|d0                                              ; IF_clk   ;
; N/A   ; None         ; 5.345 ns   ; FX2_FD[15] ; async_usb:usb1|Rx_fifo_wdata[7]                              ; IF_clk   ;
; N/A   ; None         ; 5.336 ns   ; FX2_FD[14] ; async_usb:usb1|Rx_fifo_wdata[6]                              ; IF_clk   ;
; N/A   ; None         ; 5.301 ns   ; FX2_FD[13] ; async_usb:usb1|Rx_fifo_wdata[5]                              ; IF_clk   ;
; N/A   ; None         ; 5.257 ns   ; FX2_FD[12] ; async_usb:usb1|Rx_fifo_wdata[4]                              ; IF_clk   ;
; N/A   ; None         ; 5.240 ns   ; FX2_FD[9]  ; async_usb:usb1|Rx_fifo_wdata[1]                              ; IF_clk   ;
; N/A   ; None         ; 5.214 ns   ; GPIO_IN[5] ; debounce:de_dash|pb_history[0]                               ; IF_clk   ;
; N/A   ; None         ; 5.210 ns   ; GPIO_IN[7] ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 5.125 ns   ; A5         ; NWire_rcv:p_ser|d0                                           ; IF_clk   ;
; N/A   ; None         ; 5.116 ns   ; FX2_FD[2]  ; async_usb:usb1|Rx_fifo_wdata[10]                             ; IF_clk   ;
; N/A   ; None         ; 5.112 ns   ; FX2_FD[3]  ; async_usb:usb1|Rx_fifo_wdata[11]                             ; IF_clk   ;
; N/A   ; None         ; 4.946 ns   ; FX2_FD[11] ; async_usb:usb1|Rx_fifo_wdata[3]                              ; IF_clk   ;
; N/A   ; None         ; 4.873 ns   ; CDOUT      ; I2S_rcv:J_MIC|d0                                             ; IF_clk   ;
; N/A   ; None         ; 4.827 ns   ; FX2_FD[8]  ; async_usb:usb1|Rx_fifo_wdata[0]                              ; IF_clk   ;
; N/A   ; None         ; 4.789 ns   ; FX2_FD[7]  ; async_usb:usb1|Rx_fifo_wdata[15]                             ; IF_clk   ;
; N/A   ; None         ; 4.686 ns   ; C23        ; cdc_sync:cdc_c23|q1[0]                                       ; IF_clk   ;
; N/A   ; None         ; 4.582 ns   ; GPIO_IN[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A   ; None         ; 4.535 ns   ; A6         ; NWire_rcv:m_ser|d0                                           ; IF_clk   ;
; N/A   ; None         ; 4.479 ns   ; GPIO_IN[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A   ; None         ; 4.377 ns   ; GPIO_IN[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A   ; None         ; 4.182 ns   ; PTT_in     ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 4.171 ns   ; GPIO_IN[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A   ; None         ; 4.151 ns   ; C22        ; cdc_sync:cdc_c22|q1[0]                                       ; IF_clk   ;
; N/A   ; None         ; 4.135 ns   ; GPIO_IN[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A   ; None         ; 4.115 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK  ;
; N/A   ; None         ; 4.114 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK  ;
; N/A   ; None         ; 4.105 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK  ;
; N/A   ; None         ; 4.102 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK  ;
; N/A   ; None         ; 4.099 ns   ; GPIO_IN[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A   ; None         ; 4.091 ns   ; GPIO_IN[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A   ; None         ; 4.072 ns   ; GPIO_IN[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A   ; None         ; 4.027 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK  ;
; N/A   ; None         ; 4.004 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK  ;
; N/A   ; None         ; 3.807 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK  ;
; N/A   ; None         ; 3.807 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK  ;
; N/A   ; None         ; 3.806 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK  ;
; N/A   ; None         ; 3.756 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK  ;
; N/A   ; None         ; 3.752 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK  ;
; N/A   ; None         ; 1.661 ns   ; C5         ; I2S_rcv:J_IQ|bc0                                             ; IF_clk   ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                          ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                         ; To           ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+
; N/A   ; None         ; 17.909 ns  ; led_blinker:BLINK_D1|led_timer[10]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.789 ns  ; led_blinker:BLINK_D1|led_timer[9]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.271 ns  ; led_blinker:BLINK_D4|led_timer[19]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 17.254 ns  ; led_blinker:BLINK_D4|led_timer[21]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 17.163 ns  ; led_blinker:BLINK_D4|led_timer[15]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.912 ns  ; led_blinker:BLINK_D1|led_timer[3]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.884 ns  ; led_blinker:BLINK_D1|led_timer[7]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.847 ns  ; led_blinker:BLINK_D1|led_timer[4]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.798 ns  ; led_blinker:BLINK_D4|led_timer[14]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.699 ns  ; led_blinker:BLINK_D1|led_timer[5]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.691 ns  ; led_blinker:BLINK_D4|led_timer[18]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.658 ns  ; led_blinker:BLINK_D4|led_timer[13]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.617 ns  ; led_blinker:BLINK_D1|led_timer[2]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.511 ns  ; led_blinker:BLINK_D1|led_timer[6]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.504 ns  ; led_blinker:BLINK_D4|led_timer[22]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.476 ns  ; led_blinker:BLINK_D4|led_timer[7]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.439 ns  ; led_blinker:BLINK_D4|led_timer[4]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.427 ns  ; led_blinker:BLINK_D1|led_timer[1]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.397 ns  ; led_blinker:BLINK_D4|led_timer[3]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.291 ns  ; led_blinker:BLINK_D4|led_timer[5]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.291 ns  ; led_blinker:BLINK_D1|led_timer[21]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.252 ns  ; led_blinker:BLINK_D1|led_timer[0]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.218 ns  ; led_blinker:BLINK_D4|led_timer[11]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.183 ns  ; led_blinker:BLINK_D4|led_timer[9]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.146 ns  ; led_blinker:BLINK_D1|led_timer[12]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.142 ns  ; led_blinker:BLINK_D4|led_timer[2]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.103 ns  ; led_blinker:BLINK_D4|led_timer[6]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.952 ns  ; led_blinker:BLINK_D4|led_timer[1]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.950 ns  ; led_blinker:BLINK_D1|led_timer[25]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.944 ns  ; led_blinker:BLINK_D1|led_timer[13]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.893 ns  ; led_blinker:BLINK_D1|led_timer[8]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.854 ns  ; led_blinker:BLINK_D1|led_timer[22]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.778 ns  ; led_blinker:BLINK_D4|led_timer[0]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.747 ns  ; led_blinker:BLINK_D4|led_timer[12]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.620 ns  ; led_blinker:BLINK_D1|led_timer[14]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.616 ns  ; led_blinker:BLINK_D1|led_timer[19]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.567 ns  ; led_blinker:BLINK_D4|led_timer[10]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.528 ns  ; led_blinker:BLINK_D1|led_timer[16]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.496 ns  ; led_blinker:BLINK_D1|led_timer[20]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.450 ns  ; led_blinker:BLINK_D1|led_timer[18]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.440 ns  ; led_blinker:BLINK_D1|led_timer[24]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.413 ns  ; led_blinker:BLINK_D1|led_timer[11]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.338 ns  ; led_blinker:BLINK_D1|led_timer[17]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.210 ns  ; led_blinker:BLINK_D4|led_timer[16]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.062 ns  ; led_blinker:BLINK_D4|led_timer[23]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.048 ns  ; led_blinker:BLINK_D4|led_timer[17]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.968 ns  ; led_blinker:BLINK_D4|led_timer[8]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.851 ns  ; led_blinker:BLINK_D1|led_timer[15]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.848 ns  ; led_blinker:BLINK_D4|led_timer[20]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.627 ns  ; led_blinker:BLINK_D1|LED_state~3                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.448 ns  ; led_blinker:BLINK_D1|led_timer[23]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.294 ns  ; led_blinker:BLINK_D4|led_timer[25]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.210 ns  ; led_blinker:BLINK_D1|LED_state~2                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.189 ns  ; led_blinker:BLINK_D1|led_cnt[4]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.178 ns  ; led_blinker:BLINK_D1|led_cnt[3]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.090 ns  ; led_blinker:BLINK_D4|led_timer[24]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.785 ns  ; led_blinker:BLINK_D1|led_cnt[2]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.750 ns  ; led_blinker:BLINK_D4|LED_state~2                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.191 ns  ; led_blinker:BLINK_D4|LED_state~3                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.908 ns  ; clk_lrclk_gen:clrgen|LRCLK                                   ; C9           ; C5         ;
; N/A   ; None         ; 12.901 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 12.826 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 12.817 ns  ; I2S_xmit:J_LRAudio|outbit                                    ; C4           ; C5         ;
; N/A   ; None         ; 12.805 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 12.784 ns  ; led_blinker:BLINK_D1|led_code[0]                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 12.719 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 12.665 ns  ; I2S_xmit:J_IQPWM|outbit                                      ; C12          ; C5         ;
; N/A   ; None         ; 12.581 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 12.480 ns  ; led_blinker:BLINK_D4|led_cnt[4]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.437 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 12.372 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 12.344 ns  ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SO       ; SPI_SCK    ;
; N/A   ; None         ; 12.238 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 12.235 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 12.200 ns  ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SO       ; SPI_SCK    ;
; N/A   ; None         ; 12.173 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 12.158 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 12.157 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 12.110 ns  ; led_blinker:BLINK_D4|led_cnt[3]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.085 ns  ; FIFO:SPF|q[9]                                                ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 12.062 ns  ; led_blinker:BLINK_D4|led_code[0]                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.058 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 12.002 ns  ; led_blinker:BLINK_D4|led_cnt[2]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 11.999 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.928 ns  ; FIFO:SPF|q[0]                                                ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 11.923 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 11.883 ns  ; FIFO:SPF|q[13]                                               ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 11.813 ns  ; FIFO:SPF|q[4]                                                ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 11.810 ns  ; FIFO:SPF|q[5]                                                ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 11.784 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 11.734 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.726 ns  ; FIFO:SPF|q[3]                                                ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 11.725 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 11.690 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 11.665 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 11.661 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 11.629 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 11.627 ns  ; FIFO:SPF|q[11]                                               ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.626 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 11.624 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 11.584 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 11.551 ns  ; FIFO:SPF|q[1]                                                ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 11.522 ns  ; FIFO:SPF|q[15]                                               ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 11.503 ns  ; FIFO:SPF|q[10]                                               ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 11.501 ns  ; FIFO:TXF|q[6]                                                ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 11.463 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 11.339 ns  ; FIFO:SPF|q[6]                                                ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 11.339 ns  ; FIFO:SPF|q[12]                                               ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 11.333 ns  ; FIFO:SPF|q[7]                                                ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 11.333 ns  ; FIFO:SPF|q[2]                                                ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 11.317 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 11.312 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 11.259 ns  ; FIFO:SPF|q[14]                                               ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 11.255 ns  ; FIFO:SPF|q[8]                                                ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 11.226 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 11.156 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 11.153 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 11.151 ns  ; NWire_xmit:ser_no|NW_state~4                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 11.066 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 11.056 ns  ; IF_conf[1]                                                   ; C48_clk      ; IF_clk     ;
; N/A   ; None         ; 10.853 ns  ; NWire_xmit:ser_no|NW_state~3                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.793 ns  ; FIFO:TXF|q[10]                                               ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 10.698 ns  ; NWire_xmit:ser_no|NW_state~2                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.631 ns  ; FIFO:TXF|q[3]                                                ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 10.608 ns  ; clk_lrclk_gen:clrgen|BCLK                                    ; C8           ; C5         ;
; N/A   ; None         ; 10.488 ns  ; clk_lrclk_gen:lrgen|LRCLK                                    ; C7           ; C5         ;
; N/A   ; None         ; 10.442 ns  ; FIFO:TXF|q[7]                                                ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 10.385 ns  ; FIFO:TXF|q[11]                                               ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 10.363 ns  ; FIFO:TXF|q[4]                                                ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.355 ns  ; NWire_xmit:ser_no|id[0]                                      ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.335 ns  ; FIFO:TXF|q[8]                                                ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 10.289 ns  ; FIFO:TXF|q[15]                                               ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 10.219 ns  ; FIFO:TXF|q[13]                                               ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 10.213 ns  ; NWire_xmit:CCxmit|NW_state~3                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 10.046 ns  ; FIFO:TXF|q[12]                                               ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 10.044 ns  ; FIFO:TXF|q[5]                                                ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 9.966 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; GPIO_OUT[0]  ; SPI_SCK    ;
; N/A   ; None         ; 9.941 ns   ; NWire_xmit:CCxmit|NW_state~4                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.919 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; GPIO_OUT[2]  ; SPI_SCK    ;
; N/A   ; None         ; 9.906 ns   ; FIFO:TXF|q[0]                                                ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 9.841 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; GPIO_OUT[1]  ; SPI_SCK    ;
; N/A   ; None         ; 9.820 ns   ; FIFO:TXF|q[9]                                                ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 9.767 ns   ; NWire_xmit:CCxmit|id[0]                                      ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.761 ns   ; NWire_xmit:CCxmit|NW_state~2                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.559 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; GPIO_OUT[6]  ; SPI_SCK    ;
; N/A   ; None         ; 9.557 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; GPIO_OUT[3]  ; SPI_SCK    ;
; N/A   ; None         ; 9.548 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; GPIO_OUT[5]  ; SPI_SCK    ;
; N/A   ; None         ; 9.546 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; GPIO_OUT[4]  ; SPI_SCK    ;
; N/A   ; None         ; 9.534 ns   ; FIFO:TXF|q[1]                                                ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 9.531 ns   ; FIFO:TXF|q[2]                                                ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 9.487 ns   ; IF_conf[1]                                                   ; DEBUG_LED1   ; IF_clk     ;
; N/A   ; None         ; 9.381 ns   ; FIFO:TXF|q[14]                                               ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 9.211 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; GPIO_OUT[15] ; SPI_SCK    ;
; N/A   ; None         ; 9.175 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; GPIO_OUT[14] ; SPI_SCK    ;
; N/A   ; None         ; 9.173 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; GPIO_OUT[7]  ; SPI_SCK    ;
; N/A   ; None         ; 9.164 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; GPIO_OUT[8]  ; SPI_SCK    ;
; N/A   ; None         ; 8.821 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; GPIO_OUT[9]  ; SPI_SCK    ;
; N/A   ; None         ; 8.817 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; GPIO_OUT[11] ; SPI_SCK    ;
; N/A   ; None         ; 8.814 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; GPIO_OUT[10] ; SPI_SCK    ;
; N/A   ; None         ; 8.804 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; GPIO_OUT[13] ; SPI_SCK    ;
; N/A   ; None         ; 8.804 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; GPIO_OUT[12] ; SPI_SCK    ;
; N/A   ; None         ; 8.681 ns   ; async_usb:usb1|SLRD                                          ; SLRD         ; IF_clk     ;
; N/A   ; None         ; 8.580 ns   ; IF_DFS0                                                      ; C13          ; IF_clk     ;
; N/A   ; None         ; 8.497 ns   ; IF_Rx_ctrl_0[0]                                              ; DEBUG_LED2   ; IF_clk     ;
; N/A   ; None         ; 8.490 ns   ; async_usb:usb1|SLWR                                          ; SLWR         ; IF_clk     ;
; N/A   ; None         ; 8.174 ns   ; IF_DFS1                                                      ; C14          ; IF_clk     ;
; N/A   ; None         ; 8.105 ns   ; sp_rcv_ctrl:SPC|trigger                                      ; C21          ; IF_clk     ;
; N/A   ; None         ; 8.023 ns   ; async_usb:usb1|FIFO_ADR[1]                                   ; FIFO_ADR[1]  ; IF_clk     ;
; N/A   ; None         ; 7.940 ns   ; async_usb:usb1|FIFO_ADR[0]                                   ; FIFO_ADR[0]  ; IF_clk     ;
; N/A   ; None         ; 7.859 ns   ; NWire_xmit:M_LRAudio|NW_state~3                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 7.681 ns   ; IF_count[28]                                                 ; AK_reset     ; IF_clk     ;
; N/A   ; None         ; 7.670 ns   ; NWire_xmit:M_LRAudio|NW_state~4                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 7.657 ns   ; async_usb:usb1|SLOE                                          ; SLOE         ; IF_clk     ;
; N/A   ; None         ; 7.261 ns   ; NWire_xmit:M_LRAudio|NW_state~2                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 6.986 ns   ; NWire_xmit:M_LRAudio|id[0]                                   ; C24          ; IF_clk     ;
; N/A   ; None         ; 6.888 ns   ; NWire_xmit:P_IQPWM|NW_state~4                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 6.750 ns   ; NWire_xmit:P_IQPWM|id[0]                                     ; C19          ; IF_clk     ;
; N/A   ; None         ; 6.583 ns   ; NWire_xmit:P_IQPWM|NW_state~2                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 6.349 ns   ; NWire_xmit:P_IQPWM|NW_state~3                                ; C19          ; IF_clk     ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+---------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To      ;
+-------+-------------------+-----------------+---------+---------+
; N/A   ; None              ; 11.315 ns       ; SDOBACK ; FX2_PE1 ;
; N/A   ; None              ; 7.926 ns        ; IF_clk  ; C48_clk ;
; N/A   ; None              ; 7.598 ns        ; C5      ; C6      ;
+-------+-------------------+-----------------+---------+---------+


+--------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                             ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                                                           ; To Clock ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+
; N/A           ; None        ; -1.395 ns ; C5         ; I2S_rcv:J_IQ|bc0                                             ; IF_clk   ;
; N/A           ; None        ; -3.486 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK  ;
; N/A           ; None        ; -3.490 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK  ;
; N/A           ; None        ; -3.540 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK  ;
; N/A           ; None        ; -3.541 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK  ;
; N/A           ; None        ; -3.541 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK  ;
; N/A           ; None        ; -3.738 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK  ;
; N/A           ; None        ; -3.761 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK  ;
; N/A           ; None        ; -3.806 ns ; GPIO_IN[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A           ; None        ; -3.825 ns ; GPIO_IN[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A           ; None        ; -3.833 ns ; GPIO_IN[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A           ; None        ; -3.836 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK  ;
; N/A           ; None        ; -3.839 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK  ;
; N/A           ; None        ; -3.848 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK  ;
; N/A           ; None        ; -3.849 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK  ;
; N/A           ; None        ; -3.869 ns ; GPIO_IN[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A           ; None        ; -3.885 ns ; C22        ; cdc_sync:cdc_c22|q1[0]                                       ; IF_clk   ;
; N/A           ; None        ; -3.905 ns ; GPIO_IN[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A           ; None        ; -3.916 ns ; PTT_in     ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -4.111 ns ; GPIO_IN[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A           ; None        ; -4.138 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A           ; None        ; -4.213 ns ; GPIO_IN[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A           ; None        ; -4.269 ns ; A6         ; NWire_rcv:m_ser|d0                                           ; IF_clk   ;
; N/A           ; None        ; -4.316 ns ; GPIO_IN[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A           ; None        ; -4.420 ns ; C23        ; cdc_sync:cdc_c23|q1[0]                                       ; IF_clk   ;
; N/A           ; None        ; -4.523 ns ; FX2_FD[7]  ; async_usb:usb1|Rx_fifo_wdata[15]                             ; IF_clk   ;
; N/A           ; None        ; -4.556 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A           ; None        ; -4.558 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A           ; None        ; -4.559 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A           ; None        ; -4.561 ns ; FX2_FD[8]  ; async_usb:usb1|Rx_fifo_wdata[0]                              ; IF_clk   ;
; N/A           ; None        ; -4.607 ns ; CDOUT      ; I2S_rcv:J_MIC|d0                                             ; IF_clk   ;
; N/A           ; None        ; -4.680 ns ; FX2_FD[11] ; async_usb:usb1|Rx_fifo_wdata[3]                              ; IF_clk   ;
; N/A           ; None        ; -4.762 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A           ; None        ; -4.846 ns ; FX2_FD[3]  ; async_usb:usb1|Rx_fifo_wdata[11]                             ; IF_clk   ;
; N/A           ; None        ; -4.850 ns ; FX2_FD[2]  ; async_usb:usb1|Rx_fifo_wdata[10]                             ; IF_clk   ;
; N/A           ; None        ; -4.859 ns ; A5         ; NWire_rcv:p_ser|d0                                           ; IF_clk   ;
; N/A           ; None        ; -4.895 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A           ; None        ; -4.944 ns ; GPIO_IN[7] ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -4.948 ns ; GPIO_IN[5] ; debounce:de_dash|pb_history[0]                               ; IF_clk   ;
; N/A           ; None        ; -4.974 ns ; FX2_FD[9]  ; async_usb:usb1|Rx_fifo_wdata[1]                              ; IF_clk   ;
; N/A           ; None        ; -4.991 ns ; FX2_FD[12] ; async_usb:usb1|Rx_fifo_wdata[4]                              ; IF_clk   ;
; N/A           ; None        ; -5.035 ns ; FX2_FD[13] ; async_usb:usb1|Rx_fifo_wdata[5]                              ; IF_clk   ;
; N/A           ; None        ; -5.061 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A           ; None        ; -5.070 ns ; FX2_FD[14] ; async_usb:usb1|Rx_fifo_wdata[6]                              ; IF_clk   ;
; N/A           ; None        ; -5.079 ns ; FX2_FD[15] ; async_usb:usb1|Rx_fifo_wdata[7]                              ; IF_clk   ;
; N/A           ; None        ; -5.081 ns ; DOUT       ; I2S_rcv:J_IQ|d0                                              ; IF_clk   ;
; N/A           ; None        ; -5.161 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A           ; None        ; -5.201 ns ; GPIO_IN[6] ; debounce:de_dot|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -5.269 ns ; FX2_FD[0]  ; async_usb:usb1|Rx_fifo_wdata[8]                              ; IF_clk   ;
; N/A           ; None        ; -5.336 ns ; FX2_FD[1]  ; async_usb:usb1|Rx_fifo_wdata[9]                              ; IF_clk   ;
; N/A           ; None        ; -5.425 ns ; FX2_FD[10] ; async_usb:usb1|Rx_fifo_wdata[2]                              ; IF_clk   ;
; N/A           ; None        ; -5.474 ns ; FLAGB      ; sp_rcv_ctrl:SPC|sp_state                                     ; IF_clk   ;
; N/A           ; None        ; -5.618 ns ; FX2_FD[6]  ; async_usb:usb1|Rx_fifo_wdata[14]                             ; IF_clk   ;
; N/A           ; None        ; -5.705 ns ; FX2_FD[4]  ; async_usb:usb1|Rx_fifo_wdata[12]                             ; IF_clk   ;
; N/A           ; None        ; -6.111 ns ; FX2_FD[5]  ; async_usb:usb1|Rx_fifo_wdata[13]                             ; IF_clk   ;
; N/A           ; None        ; -6.338 ns ; A12        ; NWire_rcv:SPD|d0                                             ; IF_clk   ;
; N/A           ; None        ; -6.950 ns ; CDOUT_P    ; NWire_rcv:P_MIC|d0                                           ; IF_clk   ;
; N/A           ; None        ; -7.034 ns ; FLAGC      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A           ; None        ; -7.072 ns ; MDOUT[1]   ; NWire_rcv:MDC[1].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -7.341 ns ; FLAGB      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A           ; None        ; -7.360 ns ; FLAGA      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -7.670 ns ; FLAGA      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -7.785 ns ; FLAGA      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -7.910 ns ; FLAGC      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -7.928 ns ; FLAGC      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -8.096 ns ; MDOUT[0]   ; NWire_rcv:MDC[0].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -8.217 ns ; FLAGB      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -8.235 ns ; FLAGB      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -8.246 ns ; FLAGC      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -8.247 ns ; MDOUT[2]   ; NWire_rcv:MDC[2].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -8.247 ns ; FLAGC      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A           ; None        ; -8.553 ns ; FLAGB      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -8.554 ns ; FLAGB      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Timing Assignments                                                                                                              ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+
; Option     ; Setting ; From ; To                      ; Entity Name ; Help                                                              ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+
; Multicycle ; 4       ; *    ; NWire_rcv:M_IQ|pass     ;             ; No element named NWire_rcv:M_IQ|pass was found in the netlist     ;
; Multicycle ; 4       ; *    ; NWire_rcv:M_IQ|tb_width ;             ; No element named NWire_rcv:M_IQ|tb_width was found in the netlist ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Jan 11 15:04:08 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Ozy_Janus -c Ozy_Janus --timing_analysis_only
Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled
Warning: PLL "clkmult3:cm3|altpll:altpll_component|_clk0" input frequency requirement of 144.01 MHz overrides default required fmax of 96.01 MHz -- Slack information will be reported
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clk_lrclk_gen:clrgen|BCLK" as buffer
Info: Found timing assignments -- calculating delays
Info: Slack time is -136 ps for clock "clkmult3:cm3|altpll:altpll_component|_clk0" between source register "NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]" and destination register "NWire_rcv:MDC[1].M_IQ|tb_width[10]"
    Info: Fmax is 141.24 MHz (period= 7.08 ns)
    Info: + Largest register to register requirement is 6.685 ns
        Info: + Setup relationship between source and destination is 6.944 ns
            Info: + Latch edge is 4.546 ns
                Info: Clock period of Destination clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is -2.398 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.005 ns
            Info: + Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.502 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1168; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.920 ns) + CELL(0.666 ns) = 2.502 ns; Loc. = LCFF_X31_Y14_N3; Fanout = 9; REG Node = 'NWire_rcv:MDC[1].M_IQ|tb_width[10]'
                Info: Total cell delay = 0.666 ns ( 26.62 % )
                Info: Total interconnect delay = 1.836 ns ( 73.38 % )
            Info: - Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.497 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1168; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.915 ns) + CELL(0.666 ns) = 2.497 ns; Loc. = LCFF_X32_Y13_N3; Fanout = 5; REG Node = 'NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]'
                Info: Total cell delay = 0.666 ns ( 26.67 % )
                Info: Total interconnect delay = 1.831 ns ( 73.33 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 6.821 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X32_Y13_N3; Fanout = 5; REG Node = 'NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]'
        Info: 2: + IC(0.790 ns) + CELL(0.621 ns) = 1.411 ns; Loc. = LCCOMB_X32_Y13_N4; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~1'
        Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 1.497 ns; Loc. = LCCOMB_X32_Y13_N6; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~3'
        Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 1.583 ns; Loc. = LCCOMB_X32_Y13_N8; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~5'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 1.669 ns; Loc. = LCCOMB_X32_Y13_N10; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~7'
        Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 1.755 ns; Loc. = LCCOMB_X32_Y13_N12; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~9'
        Info: 7: + IC(0.000 ns) + CELL(0.190 ns) = 1.945 ns; Loc. = LCCOMB_X32_Y13_N14; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~11'
        Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 2.031 ns; Loc. = LCCOMB_X32_Y13_N16; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~13'
        Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 2.117 ns; Loc. = LCCOMB_X32_Y13_N18; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~15'
        Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 2.203 ns; Loc. = LCCOMB_X32_Y13_N20; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~17'
        Info: 11: + IC(0.000 ns) + CELL(0.506 ns) = 2.709 ns; Loc. = LCCOMB_X32_Y13_N22; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|Add4~18'
        Info: 12: + IC(1.044 ns) + CELL(0.621 ns) = 4.374 ns; Loc. = LCCOMB_X31_Y13_N22; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|tb_width[7]~32'
        Info: 13: + IC(0.000 ns) + CELL(0.086 ns) = 4.460 ns; Loc. = LCCOMB_X31_Y13_N24; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|tb_width[8]~34'
        Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 4.546 ns; Loc. = LCCOMB_X31_Y13_N26; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|tb_width[9]~36'
        Info: 15: + IC(0.000 ns) + CELL(0.506 ns) = 5.052 ns; Loc. = LCCOMB_X31_Y13_N28; Fanout = 2; COMB Node = 'NWire_rcv:MDC[1].M_IQ|tb_width[10]~37'
        Info: 16: + IC(1.455 ns) + CELL(0.206 ns) = 6.713 ns; Loc. = LCCOMB_X31_Y14_N2; Fanout = 1; COMB Node = 'NWire_rcv:MDC[1].M_IQ|tb_width[10]~feeder'
        Info: 17: + IC(0.000 ns) + CELL(0.108 ns) = 6.821 ns; Loc. = LCFF_X31_Y14_N3; Fanout = 9; REG Node = 'NWire_rcv:MDC[1].M_IQ|tb_width[10]'
        Info: Total cell delay = 3.532 ns ( 51.78 % )
        Info: Total interconnect delay = 3.289 ns ( 48.22 % )
Warning: Can't achieve timing requirement Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0' along 13 path(s). See Report window for details.
Info: Slack time is -99 ps for clock "IF_clk" between source register "NWire_rcv:MDC[1].M_IQ|idata[4]" and destination register "NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]"
    Info: + Largest register to register requirement is 2.447 ns
        Info: + Setup relationship between source and destination is 2.398 ns
            Info: + Latch edge is 6.944 ns
                Info: Clock period of Destination clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 4.546 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.313 ns
            Info: + Shortest clock path from clock "IF_clk" to destination register is 2.806 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.874 ns) + CELL(0.666 ns) = 2.806 ns; Loc. = LCFF_X13_Y10_N15; Fanout = 1; REG Node = 'NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]'
                Info: Total cell delay = 1.796 ns ( 64.01 % )
                Info: Total interconnect delay = 1.010 ns ( 35.99 % )
            Info: - Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.493 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1168; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.911 ns) + CELL(0.666 ns) = 2.493 ns; Loc. = LCFF_X25_Y14_N3; Fanout = 1; REG Node = 'NWire_rcv:MDC[1].M_IQ|idata[4]'
                Info: Total cell delay = 0.666 ns ( 26.71 % )
                Info: Total interconnect delay = 1.827 ns ( 73.29 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 2.546 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y14_N3; Fanout = 1; REG Node = 'NWire_rcv:MDC[1].M_IQ|idata[4]'
        Info: 2: + IC(2.232 ns) + CELL(0.206 ns) = 2.438 ns; Loc. = LCCOMB_X13_Y10_N14; Fanout = 1; COMB Node = 'NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 2.546 ns; Loc. = LCFF_X13_Y10_N15; Fanout = 1; REG Node = 'NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]'
        Info: Total cell delay = 0.314 ns ( 12.33 % )
        Info: Total interconnect delay = 2.232 ns ( 87.67 % )
Warning: Can't achieve timing requirement Clock Setup: 'IF_clk' along 2 path(s). See Report window for details.
Info: Slack time is 70.119 ns for clock "C5" between source register "I2S_xmit:J_LRAudio|bit_count[0]" and destination register "I2S_xmit:J_LRAudio|bit_count[2]"
    Info: Fmax is 88.91 MHz (period= 11.247 ns)
    Info: + Largest register to register requirement is 81.102 ns
        Info: + Setup relationship between source and destination is 81.366 ns
            Info: + Latch edge is 81.366 ns
                Info: Clock period of Destination clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "C5" to destination register is 7.046 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G5; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N31; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.926 ns) + CELL(0.666 ns) = 7.046 ns; Loc. = LCFF_X13_Y14_N25; Fanout = 3; REG Node = 'I2S_xmit:J_LRAudio|bit_count[2]'
                Info: Total cell delay = 2.621 ns ( 37.20 % )
                Info: Total interconnect delay = 4.425 ns ( 62.80 % )
            Info: - Longest clock path from clock "C5" to source register is 7.046 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G5; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N31; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.926 ns) + CELL(0.666 ns) = 7.046 ns; Loc. = LCFF_X13_Y14_N19; Fanout = 4; REG Node = 'I2S_xmit:J_LRAudio|bit_count[0]'
                Info: Total cell delay = 2.621 ns ( 37.20 % )
                Info: Total interconnect delay = 4.425 ns ( 62.80 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 10.983 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X13_Y14_N19; Fanout = 4; REG Node = 'I2S_xmit:J_LRAudio|bit_count[0]'
        Info: 2: + IC(0.774 ns) + CELL(0.534 ns) = 1.308 ns; Loc. = LCCOMB_X13_Y14_N22; Fanout = 3; COMB Node = 'I2S_xmit:J_LRAudio|always1~0'
        Info: 3: + IC(0.376 ns) + CELL(0.589 ns) = 2.273 ns; Loc. = LCCOMB_X13_Y14_N20; Fanout = 3; COMB Node = 'I2S_xmit:J_LRAudio|always0~0'
        Info: 4: + IC(3.674 ns) + CELL(0.206 ns) = 6.153 ns; Loc. = LCCOMB_X13_Y14_N24; Fanout = 1; COMB Node = 'I2S_xmit:J_LRAudio|bit_count~0'
        Info: 5: + IC(0.365 ns) + CELL(0.319 ns) = 6.837 ns; Loc. = LCCOMB_X13_Y14_N14; Fanout = 1; COMB Node = 'I2S_xmit:J_LRAudio|bit_count~1'
        Info: 6: + IC(3.686 ns) + CELL(0.460 ns) = 10.983 ns; Loc. = LCFF_X13_Y14_N25; Fanout = 3; REG Node = 'I2S_xmit:J_LRAudio|bit_count[2]'
        Info: Total cell delay = 2.108 ns ( 19.19 % )
        Info: Total interconnect delay = 8.875 ns ( 80.81 % )
Info: Slack time is 76.77 ns for clock "SPI_SCK" between source register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]" and destination register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]"
    Info: Fmax is 217.58 MHz (period= 4.596 ns)
    Info: + Largest register to register requirement is 81.103 ns
        Info: + Setup relationship between source and destination is 81.366 ns
            Info: + Latch edge is 81.366 ns
                Info: Clock period of Destination clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.001 ns
            Info: + Shortest clock path from clock "SPI_SCK" to destination register is 4.330 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G1; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.922 ns) + CELL(0.666 ns) = 4.330 ns; Loc. = LCFF_X23_Y1_N29; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]'
                Info: Total cell delay = 1.661 ns ( 38.36 % )
                Info: Total interconnect delay = 2.669 ns ( 61.64 % )
            Info: - Longest clock path from clock "SPI_SCK" to source register is 4.329 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G1; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.921 ns) + CELL(0.666 ns) = 4.329 ns; Loc. = LCFF_X22_Y1_N9; Fanout = 19; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]'
                Info: Total cell delay = 1.661 ns ( 38.37 % )
                Info: Total interconnect delay = 2.668 ns ( 61.63 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 4.333 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y1_N9; Fanout = 19; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]'
        Info: 2: + IC(1.205 ns) + CELL(0.651 ns) = 1.856 ns; Loc. = LCCOMB_X24_Y1_N24; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux2~0'
        Info: 3: + IC(0.680 ns) + CELL(0.624 ns) = 3.160 ns; Loc. = LCCOMB_X23_Y1_N22; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux2~1'
        Info: 4: + IC(0.713 ns) + CELL(0.460 ns) = 4.333 ns; Loc. = LCFF_X23_Y1_N29; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]'
        Info: Total cell delay = 1.735 ns ( 40.04 % )
        Info: Total interconnect delay = 2.598 ns ( 59.96 % )
Info: Minimum slack time is 499 ps for clock "clkmult3:cm3|altpll:altpll_component|_clk0" between source register "NWire_rcv:MDC[2].M_IQ|TB_state~4" and destination register "NWire_rcv:MDC[2].M_IQ|TB_state~4"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y4_N3; Fanout = 18; REG Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~4'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X2_Y4_N2; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~7'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X2_Y4_N3; Fanout = 18; REG Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~4'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is -2.398 ns
                Info: Clock period of Destination clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is -2.398 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.499 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1168; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.917 ns) + CELL(0.666 ns) = 2.499 ns; Loc. = LCFF_X2_Y4_N3; Fanout = 18; REG Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~4'
                Info: Total cell delay = 0.666 ns ( 26.65 % )
                Info: Total interconnect delay = 1.833 ns ( 73.35 % )
            Info: - Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.499 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1168; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.917 ns) + CELL(0.666 ns) = 2.499 ns; Loc. = LCFF_X2_Y4_N3; Fanout = 18; REG Node = 'NWire_rcv:MDC[2].M_IQ|TB_state~4'
                Info: Total cell delay = 0.666 ns ( 26.65 % )
                Info: Total interconnect delay = 1.833 ns ( 73.35 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "IF_clk" between source register "CC_address[0]" and destination register "CC_address[0]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y6_N27; Fanout = 101; REG Node = 'CC_address[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X24_Y6_N26; Fanout = 1; COMB Node = 'CC_address~1'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X24_Y6_N27; Fanout = 101; REG Node = 'CC_address[0]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "IF_clk" to destination register is 2.839 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.907 ns) + CELL(0.666 ns) = 2.839 ns; Loc. = LCFF_X24_Y6_N27; Fanout = 101; REG Node = 'CC_address[0]'
                Info: Total cell delay = 1.796 ns ( 63.26 % )
                Info: Total interconnect delay = 1.043 ns ( 36.74 % )
            Info: - Shortest clock path from clock "IF_clk" to source register is 2.839 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.907 ns) + CELL(0.666 ns) = 2.839 ns; Loc. = LCFF_X24_Y6_N27; Fanout = 101; REG Node = 'CC_address[0]'
                Info: Total cell delay = 1.796 ns ( 63.26 % )
                Info: Total interconnect delay = 1.043 ns ( 36.74 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "C5" between source register "I2S_xmit:J_IQPWM|bit_count[0]" and destination register "I2S_xmit:J_IQPWM|bit_count[0]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y17_N19; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X24_Y17_N18; Fanout = 1; COMB Node = 'I2S_xmit:J_IQPWM|bit_count~2'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X24_Y17_N19; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "C5" to destination register is 7.039 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G5; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N31; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.919 ns) + CELL(0.666 ns) = 7.039 ns; Loc. = LCFF_X24_Y17_N19; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
                Info: Total cell delay = 2.621 ns ( 37.24 % )
                Info: Total interconnect delay = 4.418 ns ( 62.76 % )
            Info: - Shortest clock path from clock "C5" to source register is 7.039 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G5; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N31; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.919 ns) + CELL(0.666 ns) = 7.039 ns; Loc. = LCFF_X24_Y17_N19; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
                Info: Total cell delay = 2.621 ns ( 37.24 % )
                Info: Total interconnect delay = 4.418 ns ( 62.76 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "SPI_SCK" between source register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]" and destination register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y1_N15; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X23_Y1_N14; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]~7'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X23_Y1_N15; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "SPI_SCK" to destination register is 4.330 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G1; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.922 ns) + CELL(0.666 ns) = 4.330 ns; Loc. = LCFF_X23_Y1_N15; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.36 % )
                Info: Total interconnect delay = 2.669 ns ( 61.64 % )
            Info: - Shortest clock path from clock "SPI_SCK" to source register is 4.330 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G1; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.922 ns) + CELL(0.666 ns) = 4.330 ns; Loc. = LCFF_X23_Y1_N15; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.36 % )
                Info: Total interconnect delay = 2.669 ns ( 61.64 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "async_usb:usb1|FX_state~2" (data pin = "FLAGB", clock pin = "IF_clk") is 8.820 ns
    Info: + Longest pin to register delay is 11.713 ns
        Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_197; Fanout = 2; PIN Node = 'FLAGB'
        Info: 2: + IC(6.179 ns) + CELL(0.624 ns) = 7.777 ns; Loc. = LCCOMB_X9_Y15_N16; Fanout = 1; COMB Node = 'async_usb:usb1|to_pc_rdy~2'
        Info: 3: + IC(0.367 ns) + CELL(0.370 ns) = 8.514 ns; Loc. = LCCOMB_X9_Y15_N30; Fanout = 2; COMB Node = 'async_usb:usb1|to_pc_rdy~3'
        Info: 4: + IC(0.598 ns) + CELL(0.202 ns) = 9.314 ns; Loc. = LCCOMB_X8_Y15_N20; Fanout = 2; COMB Node = 'async_usb:usb1|Selector1~4'
        Info: 5: + IC(0.423 ns) + CELL(0.499 ns) = 10.236 ns; Loc. = LCCOMB_X8_Y15_N30; Fanout = 2; COMB Node = 'async_usb:usb1|FX_state~13'
        Info: 6: + IC(0.718 ns) + CELL(0.651 ns) = 11.605 ns; Loc. = LCCOMB_X9_Y15_N0; Fanout = 1; COMB Node = 'async_usb:usb1|FX_state~14'
        Info: 7: + IC(0.000 ns) + CELL(0.108 ns) = 11.713 ns; Loc. = LCFF_X9_Y15_N1; Fanout = 22; REG Node = 'async_usb:usb1|FX_state~2'
        Info: Total cell delay = 3.428 ns ( 29.27 % )
        Info: Total interconnect delay = 8.285 ns ( 70.73 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "IF_clk" to destination register is 2.853 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.921 ns) + CELL(0.666 ns) = 2.853 ns; Loc. = LCFF_X9_Y15_N1; Fanout = 22; REG Node = 'async_usb:usb1|FX_state~2'
        Info: Total cell delay = 1.796 ns ( 62.95 % )
        Info: Total interconnect delay = 1.057 ns ( 37.05 % )
Info: tco from clock "IF_clk" to destination pin "DEBUG_LED0" through register "led_blinker:BLINK_D1|led_timer[10]" is 17.909 ns
    Info: + Longest clock path from clock "IF_clk" to source register is 2.861 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.929 ns) + CELL(0.666 ns) = 2.861 ns; Loc. = LCFF_X17_Y5_N27; Fanout = 6; REG Node = 'led_blinker:BLINK_D1|led_timer[10]'
        Info: Total cell delay = 1.796 ns ( 62.78 % )
        Info: Total interconnect delay = 1.065 ns ( 37.22 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 14.744 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y5_N27; Fanout = 6; REG Node = 'led_blinker:BLINK_D1|led_timer[10]'
        Info: 2: + IC(1.437 ns) + CELL(0.651 ns) = 2.088 ns; Loc. = LCCOMB_X18_Y4_N10; Fanout = 2; COMB Node = 'led_blinker:BLINK_D1|LessThan1~2'
        Info: 3: + IC(1.094 ns) + CELL(0.206 ns) = 3.388 ns; Loc. = LCCOMB_X18_Y5_N16; Fanout = 2; COMB Node = 'led_blinker:BLINK_D1|LessThan2~0'
        Info: 4: + IC(0.736 ns) + CELL(0.650 ns) = 4.774 ns; Loc. = LCCOMB_X18_Y4_N16; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~1'
        Info: 5: + IC(0.687 ns) + CELL(0.206 ns) = 5.667 ns; Loc. = LCCOMB_X19_Y4_N10; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~2'
        Info: 6: + IC(0.362 ns) + CELL(0.206 ns) = 6.235 ns; Loc. = LCCOMB_X19_Y4_N20; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~3'
        Info: 7: + IC(0.375 ns) + CELL(0.366 ns) = 6.976 ns; Loc. = LCCOMB_X19_Y4_N26; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~17'
        Info: 8: + IC(0.360 ns) + CELL(0.206 ns) = 7.542 ns; Loc. = LCCOMB_X19_Y4_N12; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~18'
        Info: 9: + IC(4.076 ns) + CELL(3.126 ns) = 14.744 ns; Loc. = PIN_4; Fanout = 0; PIN Node = 'DEBUG_LED0'
        Info: Total cell delay = 5.617 ns ( 38.10 % )
        Info: Total interconnect delay = 9.127 ns ( 61.90 % )
Info: Longest tpd from source pin "SDOBACK" to destination pin "FX2_PE1" is 11.315 ns
    Info: 1: + IC(0.000 ns) + CELL(1.015 ns) = 1.015 ns; Loc. = PIN_106; Fanout = 1; PIN Node = 'SDOBACK'
    Info: 2: + IC(7.224 ns) + CELL(3.076 ns) = 11.315 ns; Loc. = PIN_37; Fanout = 0; PIN Node = 'FX2_PE1'
    Info: Total cell delay = 4.091 ns ( 36.16 % )
    Info: Total interconnect delay = 7.224 ns ( 63.84 % )
Info: th for register "I2S_rcv:J_IQ|bc0" (data pin = "C5", clock pin = "IF_clk") is -1.395 ns
    Info: + Longest clock path from clock "IF_clk" to destination register is 2.824 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.892 ns) + CELL(0.666 ns) = 2.824 ns; Loc. = LCFF_X5_Y8_N1; Fanout = 1; REG Node = 'I2S_rcv:J_IQ|bc0'
        Info: Total cell delay = 1.796 ns ( 63.60 % )
        Info: Total interconnect delay = 1.028 ns ( 36.40 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 4.525 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
        Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G5; Fanout = 128; COMB Node = 'C5~clkctrl'
        Info: 3: + IC(1.371 ns) + CELL(0.206 ns) = 4.417 ns; Loc. = LCCOMB_X5_Y8_N0; Fanout = 1; COMB Node = 'I2S_rcv:J_IQ|bc0~feeder'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 4.525 ns; Loc. = LCFF_X5_Y8_N1; Fanout = 1; REG Node = 'I2S_rcv:J_IQ|bc0'
        Info: Total cell delay = 1.299 ns ( 28.71 % )
        Info: Total interconnect delay = 3.226 ns ( 71.29 % )
Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.
Warning: Found invalid timing assignments -- see Ignored Timing Assignments report for details
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 162 megabytes
    Info: Processing ended: Tue Jan 11 15:04:14 2011
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


