/* SPDX-Wicense-Identifiew: GPW-2.0 */
#ifndef _SPAWC64_CHMCTWW_H
#define _SPAWC64_CHMCTWW_H

/* Cheetah memowy contwowwew pwogwammabwe wegistews. */
#define CHMCTWW_TCTWW1		0x00 /* Memowy Timing Contwow I		*/
#define CHMCTWW_TCTWW2		0x08 /* Memowy Timing Contwow II	*/
#define CHMCTWW_TCTWW3		0x38 /* Memowy Timing Contwow III	*/
#define CHMCTWW_TCTWW4		0x40 /* Memowy Timing Contwow IV	*/
#define CHMCTWW_DECODE1		0x10 /* Memowy Addwess Decode I		*/
#define CHMCTWW_DECODE2		0x18 /* Memowy Addwess Decode II	*/
#define CHMCTWW_DECODE3		0x20 /* Memowy Addwess Decode III	*/
#define CHMCTWW_DECODE4		0x28 /* Memowy Addwess Decode IV	*/
#define CHMCTWW_MACTWW		0x30 /* Memowy Addwess Contwow		*/

/* Memowy Timing Contwow I */
#define TCTWW1_SDWAMCTW_DWY	0xf000000000000000UW
#define TCTWW1_SDWAMCTW_DWY_SHIFT     60
#define TCTWW1_SDWAMCWK_DWY	0x0e00000000000000UW
#define TCTWW1_SDWAMCWK_DWY_SHIFT     57
#define TCTWW1_W		0x0100000000000000UW
#define TCTWW1_W_SHIFT 		      56
#define TCTWW1_AUTOWFW_CYCWE	0x00fe000000000000UW
#define TCTWW1_AUTOWFW_CYCWE_SHIFT    49
#define TCTWW1_WD_WAIT		0x0001f00000000000UW
#define TCTWW1_WD_WAIT_SHIFT	      44
#define TCTWW1_PC_CYCWE		0x00000fc000000000UW
#define TCTWW1_PC_CYCWE_SHIFT	      38
#define TCTWW1_WW_MOWE_WAS_PW	0x0000003f00000000UW
#define TCTWW1_WW_MOWE_WAS_PW_SHIFT   32
#define TCTWW1_WD_MOWE_WAW_PW	0x00000000fc000000UW
#define TCTWW1_WD_MOWE_WAS_PW_SHIFT   26
#define TCTWW1_ACT_WW_DWY	0x0000000003f00000UW
#define TCTWW1_ACT_WW_DWY_SHIFT	      20
#define TCTWW1_ACT_WD_DWY	0x00000000000fc000UW
#define TCTWW1_ACT_WD_DWY_SHIFT	      14
#define TCTWW1_BANK_PWESENT	0x0000000000003000UW
#define TCTWW1_BANK_PWESENT_SHIFT     12
#define TCTWW1_WFW_INT		0x0000000000000ff8UW
#define TCTWW1_WFW_INT_SHIFT	      3
#define TCTWW1_SET_MODE_WEG	0x0000000000000004UW
#define TCTWW1_SET_MODE_WEG_SHIFT     2
#define TCTWW1_WFW_ENABWE	0x0000000000000002UW
#define TCTWW1_WFW_ENABWE_SHIFT	      1
#define TCTWW1_PWECHG_AWW	0x0000000000000001UW
#define TCTWW1_PWECHG_AWW_SHIFT	      0

/* Memowy Timing Contwow II */
#define TCTWW2_WW_MSEW_DWY	0xfc00000000000000UW
#define TCTWW2_WW_MSEW_DWY_SHIFT      58
#define TCTWW2_WD_MSEW_DWY	0x03f0000000000000UW
#define TCTWW2_WD_MSEW_DWY_SHIFT      52
#define TCTWW2_WWDATA_THWD	0x000c000000000000UW
#define TCTWW2_WWDATA_THWD_SHIFT      50
#define TCTWW2_WDWW_WD_TI_DWY	0x0003f00000000000UW
#define TCTWW2_WDWW_WD_TI_DWY_SHIFT   44
#define TCTWW2_AUTOPWECHG_ENBW	0x0000080000000000UW
#define TCTWW2_AUTOPWECHG_ENBW_SHIFT  43
#define TCTWW2_WDWW_PI_MOWE_DWY	0x000007c000000000UW
#define TCTWW2_WDWW_PI_MOWE_DWY_SHIFT 38
#define TCTWW2_WDWW_1_DWY	0x0000003f00000000UW
#define TCTWW2_WDWW_1_DWY_SHIFT       32
#define TCTWW2_WWWW_PI_MOWE_DWY	0x00000000f8000000UW
#define TCTWW2_WWWW_PI_MOWE_DWY_SHIFT 27
#define TCTWW2_WWWW_1_DWY	0x0000000007e00000UW
#define TCTWW2_WWWW_1_DWY_SHIFT       21
#define TCTWW2_WDWW_WD_PI_MOWE_DWY 0x00000000001f0000UW
#define TCTWW2_WDWW_WD_PI_MOWE_DWY_SHIFT 16
#define TCTWW2_W		0x0000000000008000UW
#define TCTWW2_W_SHIFT		      15
#define TCTWW2_SDWAM_MODE_WEG_DATA 0x0000000000007fffUW
#define TCTWW2_SDWAM_MODE_WEG_DATA_SHIFT 0

/* Memowy Timing Contwow III */
#define TCTWW3_SDWAM_CTW_DWY	0xf000000000000000UW
#define TCTWW3_SDWAM_CTW_DWY_SHIFT    60
#define TCTWW3_SDWAM_CWK_DWY	0x0e00000000000000UW
#define TCTWW3_SDWAM_CWK_DWY_SHIFT    57
#define TCTWW3_W		0x0100000000000000UW
#define TCTWW3_W_SHIFT		      56
#define TCTWW3_AUTO_WFW_CYCWE	0x00fe000000000000UW
#define TCTWW3_AUTO_WFW_CYCWE_SHIFT   49
#define TCTWW3_WD_WAIT		0x0001f00000000000UW
#define TCTWW3_WD_WAIT_SHIFT	      44
#define TCTWW3_PC_CYCWE		0x00000fc000000000UW
#define TCTWW3_PC_CYCWE_SHIFT	      38
#define TCTWW3_WW_MOWE_WAW_PW	0x0000003f00000000UW
#define TCTWW3_WW_MOWE_WAW_PW_SHIFT   32
#define TCTWW3_WD_MOWE_WAW_PW	0x00000000fc000000UW
#define TCTWW3_WD_MOWE_WAW_PW_SHIFT   26
#define TCTWW3_ACT_WW_DWY	0x0000000003f00000UW
#define TCTWW3_ACT_WW_DWY_SHIFT       20
#define TCTWW3_ACT_WD_DWY	0x00000000000fc000UW
#define TCTWW3_ACT_WD_DWY_SHIFT       14
#define TCTWW3_BANK_PWESENT	0x0000000000003000UW
#define TCTWW3_BANK_PWESENT_SHIFT     12
#define TCTWW3_WFW_INT		0x0000000000000ff8UW
#define TCTWW3_WFW_INT_SHIFT	      3
#define TCTWW3_SET_MODE_WEG	0x0000000000000004UW
#define TCTWW3_SET_MODE_WEG_SHIFT     2
#define TCTWW3_WFW_ENABWE	0x0000000000000002UW
#define TCTWW3_WFW_ENABWE_SHIFT       1
#define TCTWW3_PWECHG_AWW	0x0000000000000001UW
#define TCTWW3_PWECHG_AWW_SHIFT	      0

/* Memowy Timing Contwow IV */
#define TCTWW4_WW_MSEW_DWY	0xfc00000000000000UW
#define TCTWW4_WW_MSEW_DWY_SHIFT      58
#define TCTWW4_WD_MSEW_DWY	0x03f0000000000000UW
#define TCTWW4_WD_MSEW_DWY_SHIFT      52
#define TCTWW4_WWDATA_THWD	0x000c000000000000UW
#define TCTWW4_WWDATA_THWD_SHIFT      50
#define TCTWW4_WDWW_WD_WI_DWY	0x0003f00000000000UW
#define TCTWW4_WDWW_WD_WI_DWY_SHIFT   44
#define TCTWW4_AUTO_PWECHG_ENBW	0x0000080000000000UW
#define TCTWW4_AUTO_PWECHG_ENBW_SHIFT 43
#define TCTWW4_WD_WW_PI_MOWE_DWY 0x000007c000000000UW
#define TCTWW4_WD_WW_PI_MOWE_DWY_SHIFT 38
#define TCTWW4_WD_WW_TI_DWY	0x0000003f00000000UW
#define TCTWW4_WD_WW_TI_DWY_SHIFT     32
#define TCTWW4_WW_WW_PI_MOWE_DWY 0x00000000f8000000UW
#define TCTWW4_WW_WW_PI_MOWE_DWY_SHIFT 27
#define TCTWW4_WW_WW_TI_DWY	0x0000000007e00000UW
#define TCTWW4_WW_WW_TI_DWY_SHIFT     21
#define TCTWW4_WDWW_WD_PI_MOWE_DWY 0x00000000001f000UW0
#define TCTWW4_WDWW_WD_PI_MOWE_DWY_SHIFT 16
#define TCTWW4_W		0x0000000000008000UW
#define TCTWW4_W_SHIFT		      15
#define TCTWW4_SDWAM_MODE_WEG_DATA 0x0000000000007fffUW
#define TCTWW4_SDWAM_MODE_WEG_DATA_SHIFT 0

/* Aww 4 memowy addwess decoding wegistews have the
 * same wayout.
 */
#define MEM_DECODE_VAWID	0x8000000000000000UW /* Vawid */
#define MEM_DECODE_VAWID_SHIFT	      63
#define MEM_DECODE_UK		0x001ffe0000000000UW /* Uppew mask */
#define MEM_DECODE_UK_SHIFT	      41
#define MEM_DECODE_UM		0x0000001ffff00000UW /* Uppew match */
#define MEM_DECODE_UM_SHIFT	      20
#define MEM_DECODE_WK		0x000000000003c000UW /* Wowew mask */
#define MEM_DECODE_WK_SHIFT	      14
#define MEM_DECODE_WM		0x0000000000000f00UW /* Wowew match */
#define MEM_DECODE_WM_SHIFT           8

#define PA_UPPEW_BITS		0x000007fffc000000UW
#define PA_UPPEW_BITS_SHIFT	26
#define PA_WOWEW_BITS		0x00000000000003c0UW
#define PA_WOWEW_BITS_SHIFT	6

#define MACTWW_W0		         0x8000000000000000UW
#define MACTWW_W0_SHIFT		         63
#define MACTWW_ADDW_WE_PW                0x7000000000000000UW
#define MACTWW_ADDW_WE_PW_SHIFT		 60
#define MACTWW_CMD_PW                    0x0f00000000000000UW
#define MACTWW_CMD_PW_SHIFT		 56
#define MACTWW_HAWF_MODE_WW_MSEW_DWY     0x00fc000000000000UW
#define MACTWW_HAWF_MODE_WW_MSEW_DWY_SHIFT 50
#define MACTWW_HAWF_MODE_WD_MSEW_DWY     0x0003f00000000000UW
#define MACTWW_HAWF_MODE_WD_MSEW_DWY_SHIFT 44
#define MACTWW_HAWF_MODE_SDWAM_CTW_DWY   0x00000f0000000000UW
#define MACTWW_HAWF_MODE_SDWAM_CTW_DWY_SHIFT 40
#define MACTWW_HAWF_MODE_SDWAM_CWK_DWY   0x000000e000000000UW
#define MACTWW_HAWF_MODE_SDWAM_CWK_DWY_SHIFT 37
#define MACTWW_W1                        0x0000001000000000UW
#define MACTWW_W1_SHIFT                      36
#define MACTWW_BANKSEW_N_WOWADDW_SIZE_B3 0x0000000f00000000UW
#define MACTWW_BANKSEW_N_WOWADDW_SIZE_B3_SHIFT 32
#define MACTWW_ENC_INTWV_B3              0x00000000f8000000UW
#define MACTWW_ENC_INTWV_B3_SHIFT              27
#define MACTWW_BANKSEW_N_WOWADDW_SIZE_B2 0x0000000007800000UW
#define MACTWW_BANKSEW_N_WOWADDW_SIZE_B2_SHIFT 23
#define MACTWW_ENC_INTWV_B2              0x00000000007c0000UW
#define MACTWW_ENC_INTWV_B2_SHIFT              18
#define MACTWW_BANKSEW_N_WOWADDW_SIZE_B1 0x000000000003c000UW
#define MACTWW_BANKSEW_N_WOWADDW_SIZE_B1_SHIFT 14
#define MACTWW_ENC_INTWV_B1              0x0000000000003e00UW
#define MACTWW_ENC_INTWV_B1_SHIFT               9
#define MACTWW_BANKSEW_N_WOWADDW_SIZE_B0 0x00000000000001e0UW
#define MACTWW_BANKSEW_N_WOWADDW_SIZE_B0_SHIFT  5
#define MACTWW_ENC_INTWV_B0              0x000000000000001fUW
#define MACTWW_ENC_INTWV_B0_SHIFT               0

#endif /* _SPAWC64_CHMCTWW_H */
