Fitter report for main
Mon May 18 20:00:47 2009
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Incremental Compilation Preservation Summary
  5. Incremental Compilation Partition Settings
  6. Incremental Compilation Placement Preservation
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Mon May 18 20:00:47 2009    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; main                                     ;
; Top-level Entity Name              ; main                                     ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C5T144C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 85 / 4,608 ( 2 % )                       ;
;     Total combinational functions  ; 85 / 4,608 ( 2 % )                       ;
;     Dedicated logic registers      ; 44 / 4,608 ( < 1 % )                     ;
; Total registers                    ; 44                                       ;
; Total pins                         ; 57 / 89 ( 64 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 8,192 / 119,808 ( 7 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                             ; Setting            ; Default Value                  ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                             ; EP2C5T144C8        ;                                ;
; Use smart compilation                                              ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                  ; 0                  ;                                ;
; Maximum Core Junction Temperature                                  ; 85                 ;                                ;
; Fit Attempts to Skip                                               ; 0                  ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                               ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Fitter Effort                                                      ; Standard Fit       ; Auto Fit                       ;
; Use TimeQuest Timing Analyzer                                      ; Off                ; Off                            ;
; Router Timing Optimization Level                                   ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                       ; Off                ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                 ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                ; Off                            ;
; Final Placement Optimizations                                      ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                  ; 1                              ;
; PCI I/O                                                            ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                ; Off                            ;
; Auto Packed Registers                                              ; Auto               ; Auto                           ;
; Auto Delay Chains                                                  ; On                 ; On                             ;
; Auto Merge PLLs                                                    ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                    ; Normal             ; Normal                         ;
; Auto Global Clock                                                  ; On                 ; On                             ;
; Auto Global Register Control Signals                               ; On                 ; On                             ;
; Stop After Congestion Map Generation                               ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                ; Off                            ;
+--------------------------------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 202 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 202 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 202     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/数字存储示波器/FPGA/报告/main.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 85 / 4,608 ( 2 % )      ;
;     -- Combinational with no register       ; 41                      ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 44                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 26                      ;
;     -- 3 input functions                    ; 25                      ;
;     -- <=2 input functions                  ; 34                      ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 61                      ;
;     -- arithmetic mode                      ; 24                      ;
;                                             ;                         ;
; Total registers*                            ; 44 / 4,851 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 44 / 4,608 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 12 / 288 ( 4 % )        ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 57 / 89 ( 64 % )        ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
; Global signals                              ; 7                       ;
; M4Ks                                        ; 2 / 26 ( 8 % )          ;
; Total block memory bits                     ; 8,192 / 119,808 ( 7 % ) ;
; Total block memory implementation bits      ; 9,216 / 119,808 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 7 / 8 ( 88 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 1%            ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 2%            ;
; Maximum fan-out node                        ; state.resume_state      ;
; Maximum fan-out                             ; 19                      ;
; Highest non-global fan-out signal           ; state.resume_state      ;
; Highest non-global fan-out                  ; 19                      ;
; Total fan-out                               ; 441                     ;
; Average fan-out                             ; 2.23                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; adc_a[0]    ; 67    ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc_a[1]    ; 65    ; 4        ; 21           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc_a[2]    ; 64    ; 4        ; 21           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc_a[3]    ; 63    ; 4        ; 19           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc_a[4]    ; 60    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc_a[5]    ; 59    ; 4        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc_a[6]    ; 58    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc_a[7]    ; 57    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc_b[0]    ; 129   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adc_b[1]    ; 25    ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adc_b[2]    ; 43    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adc_b[3]    ; 86    ; 3        ; 28           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adc_b[4]    ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adc_b[5]    ; 26    ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adc_b[6]    ; 132   ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adc_b[7]    ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_channel   ; 142   ; 2        ; 1            ; 14           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; divisor[0]  ; 8     ; 1        ; 0            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; divisor[1]  ; 9     ; 1        ; 0            ; 11           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; expand      ; 3     ; 1        ; 0            ; 13           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; offset[0]   ; 69    ; 4        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; offset[1]   ; 70    ; 4        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; offset[2]   ; 71    ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; offset[3]   ; 72    ; 4        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; offset[4]   ; 73    ; 3        ; 28           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; offset[5]   ; 74    ; 3        ; 28           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; offset[6]   ; 75    ; 3        ; 28           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; offset[7]   ; 79    ; 3        ; 28           ; 5            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset       ; 143   ; 2        ; 1            ; 14           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sample_init ; 80    ; 3        ; 28           ; 5            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; successive  ; 144   ; 2        ; 1            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sys_clk     ; 17    ; 1        ; 0            ; 6            ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; dac_a[0]  ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_a[1]  ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_a[2]  ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_a[3]  ; 51    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_a[4]  ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_a[5]  ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_a[6]  ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_a[7]  ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_b[0]  ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; dac_b[1]  ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; dac_b[2]  ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; dac_b[3]  ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; dac_b[4]  ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; dac_b[5]  ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; dac_b[6]  ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; dac_b[7]  ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; dac_x[0]  ; 113   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_x[1]  ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_x[2]  ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_x[3]  ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_x[4]  ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_x[5]  ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_x[6]  ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; dac_x[7]  ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; sample_ok ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 19 ( 63 % ) ; 3.3V          ; --           ;
; 2        ; 18 / 23 ( 78 % ) ; 3.3V          ; --           ;
; 3        ; 8 / 23 ( 35 % )  ; 3.3V          ; --           ;
; 4        ; 22 / 24 ( 92 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; expand                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; dac_a[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; dac_b[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 11         ; 1        ; divisor[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; divisor[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; sys_clk                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; dac_b[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 26         ; 1        ; adc_b[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 26       ; 27         ; 1        ; adc_b[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 27       ; 28         ; 1        ; dac_b[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; dac_b[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 46         ; 4        ; adc_b[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 47         ; 4        ; dac_b[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 45       ; 48         ; 4        ; dac_a[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; dac_a[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; dac_a[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; dac_a[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; dac_a[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; dac_a[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; dac_a[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; adc_a[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; adc_a[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; adc_a[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; adc_a[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; adc_a[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; adc_a[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; adc_a[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; adc_a[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; offset[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; offset[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; offset[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; offset[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; offset[4]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; offset[5]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; offset[6]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; offset[7]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; sample_init                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; sample_ok                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; adc_b[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; dac_x[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; dac_x[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; dac_x[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; dac_x[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; dac_x[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; dac_x[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; dac_x[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; dac_x[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; adc_b[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; adc_b[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; adc_b[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 154        ; 2        ; adc_b[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ; 155        ; 2        ; dac_b[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 135      ; 162        ; 2        ; dac_b[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; dac_b[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; d_channel                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; successive                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |main                                     ; 85 (31)     ; 44 (3)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 57   ; 0            ; 41 (28)      ; 0 (0)             ; 44 (3)           ; |main                                                                                                      ; work         ;
;    |address:rd_addr_counter|              ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |main|address:rd_addr_counter                                                                              ; work         ;
;    |address:wr_addr_counter|              ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |main|address:wr_addr_counter                                                                              ; work         ;
;    |clock:clock_division|                 ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 21 (21)          ; |main|clock:clock_division                                                                                 ; work         ;
;    |ram:ram_a|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|ram:ram_a                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|ram:ram_a|altsyncram:altsyncram_component                                                            ; work         ;
;          |altsyncram_40l1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated                             ; work         ;
;             |altsyncram_m4l1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1 ; work         ;
;    |ram:ram_b|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|ram:ram_b                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|ram:ram_b|altsyncram:altsyncram_component                                                            ; work         ;
;          |altsyncram_40l1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated                             ; work         ;
;             |altsyncram_m4l1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1 ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; sample_ok   ; Output   ; --            ; --            ; --                    ; --  ;
; dac_a[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_a[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_a[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_a[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_a[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_a[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_a[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_a[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_b[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_b[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_b[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_b[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_b[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_b[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_b[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_b[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_x[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_x[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_x[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_x[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_x[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_x[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_x[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; dac_x[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; d_channel   ; Input    ; 6             ; 6             ; --                    ; --  ;
; expand      ; Input    ; 6             ; 6             ; --                    ; --  ;
; reset       ; Input    ; 6             ; 6             ; --                    ; --  ;
; sys_clk     ; Input    ; 0             ; 0             ; --                    ; --  ;
; offset[0]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; offset[1]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; offset[2]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; offset[3]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; offset[4]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; offset[5]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; offset[6]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; offset[7]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_a[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; successive  ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_a[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_a[2]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_a[3]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_a[4]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_a[5]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_a[6]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_a[7]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_b[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_b[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_b[2]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_b[3]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_b[4]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_b[5]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_b[6]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; adc_b[7]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; divisor[0]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; divisor[1]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; sample_init ; Input    ; 6             ; 6             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; d_channel                                                                                                                ;                   ;         ;
;      - dac_b~2                                                                                                           ; 0                 ; 6       ;
;      - dac_b~3                                                                                                           ; 0                 ; 6       ;
;      - dac_b~4                                                                                                           ; 0                 ; 6       ;
;      - dac_b~5                                                                                                           ; 0                 ; 6       ;
;      - dac_b~6                                                                                                           ; 0                 ; 6       ;
;      - dac_b~7                                                                                                           ; 0                 ; 6       ;
;      - dac_b~8                                                                                                           ; 0                 ; 6       ;
;      - dac_b~9                                                                                                           ; 0                 ; 6       ;
; expand                                                                                                                   ;                   ;         ;
;      - address:wr_addr_counter|LessThan0~0                                                                               ; 1                 ; 6       ;
;      - address:wr_addr_counter|LessThan0~2                                                                               ; 1                 ; 6       ;
;      - address:wr_addr_counter|LessThan0~3                                                                               ; 1                 ; 6       ;
; reset                                                                                                                    ;                   ;         ;
;      - address:wr_addr_counter|full                                                                                      ; 0                 ; 6       ;
;      - state.resume_state                                                                                                ; 0                 ; 6       ;
;      - state.sample_state                                                                                                ; 0                 ; 6       ;
;      - address:rd_addr_counter|full                                                                                      ; 0                 ; 6       ;
;      - address:rd_addr_counter|q[7]~30                                                                                   ; 0                 ; 6       ;
;      - address:wr_addr_counter|q[7]~42                                                                                   ; 0                 ; 6       ;
;      - state.sleep_state                                                                                                 ; 0                 ; 6       ;
; sys_clk                                                                                                                  ;                   ;         ;
; offset[0]                                                                                                                ;                   ;         ;
;      - Add0~0                                                                                                            ; 0                 ; 6       ;
; offset[1]                                                                                                                ;                   ;         ;
;      - Add0~2                                                                                                            ; 1                 ; 6       ;
; offset[2]                                                                                                                ;                   ;         ;
;      - Add0~4                                                                                                            ; 0                 ; 6       ;
; offset[3]                                                                                                                ;                   ;         ;
;      - Add0~6                                                                                                            ; 1                 ; 6       ;
; offset[4]                                                                                                                ;                   ;         ;
;      - Add0~8                                                                                                            ; 0                 ; 6       ;
; offset[5]                                                                                                                ;                   ;         ;
;      - Add0~10                                                                                                           ; 0                 ; 6       ;
; offset[6]                                                                                                                ;                   ;         ;
;      - Add0~12                                                                                                           ; 1                 ; 6       ;
; offset[7]                                                                                                                ;                   ;         ;
;      - Add0~14                                                                                                           ; 1                 ; 6       ;
; adc_a[0]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 0                 ; 6       ;
; successive                                                                                                               ;                   ;         ;
;      - Selector0~0                                                                                                       ; 0                 ; 6       ;
; adc_a[1]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 0                 ; 6       ;
; adc_a[2]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 0                 ; 6       ;
; adc_a[3]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 0                 ; 6       ;
; adc_a[4]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 0                 ; 6       ;
; adc_a[5]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 1                 ; 6       ;
; adc_a[6]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 1                 ; 6       ;
; adc_a[7]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 0                 ; 6       ;
; adc_b[0]                                                                                                                 ;                   ;         ;
;      - ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0 ; 1                 ; 6       ;
; adc_b[1]                                                                                                                 ;                   ;         ;
;      - ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1 ; 0                 ; 6       ;
; adc_b[2]                                                                                                                 ;                   ;         ;
;      - ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1 ; 0                 ; 6       ;
; adc_b[3]                                                                                                                 ;                   ;         ;
;      - ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1 ; 0                 ; 6       ;
; adc_b[4]                                                                                                                 ;                   ;         ;
;      - ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1 ; 0                 ; 6       ;
; adc_b[5]                                                                                                                 ;                   ;         ;
;      - ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1 ; 0                 ; 6       ;
; adc_b[6]                                                                                                                 ;                   ;         ;
;      - ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1 ; 0                 ; 6       ;
; adc_b[7]                                                                                                                 ;                   ;         ;
;      - ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1 ; 1                 ; 6       ;
; divisor[0]                                                                                                               ;                   ;         ;
;      - clock:clock_division|Mux0~0                                                                                       ; 0                 ; 0       ;
; divisor[1]                                                                                                               ;                   ;         ;
;      - clock:clock_division|Mux0~0                                                                                       ; 1                 ; 0       ;
;      - clock:clock_division|Mux0~1                                                                                       ; 1                 ; 0       ;
; sample_init                                                                                                              ;                   ;         ;
;      - Selector1~0                                                                                                       ; 0                 ; 6       ;
;      - Selector0~1                                                                                                       ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+---------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; address:rd_addr_counter|q[7]~30 ; LCCOMB_X12_Y7_N2  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; address:wr_addr_counter|q[7]~42 ; LCCOMB_X10_Y6_N28 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clock:clock_division|clock_100k ; LCFF_X5_Y6_N15    ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock:clock_division|clock_100k ; LCFF_X5_Y6_N15    ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clock:clock_division|clock_10k  ; LCFF_X4_Y6_N15    ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock:clock_division|clock_10k  ; LCFF_X4_Y6_N15    ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clock:clock_division|clock_1k   ; LCFF_X3_Y6_N15    ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock:clock_division|clock_1k   ; LCFF_X3_Y6_N15    ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clock:clock_division|clock_1m   ; LCFF_X1_Y6_N15    ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock:clock_division|clock_1m   ; LCFF_X1_Y6_N15    ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rd_clk                          ; LCCOMB_X1_Y6_N26  ; 10      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; reset                           ; PIN_143           ; 7       ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sys_clk                         ; PIN_17            ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; sys_clk                         ; PIN_17            ; 7       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; wr_clk                          ; LCCOMB_X1_Y6_N20  ; 10      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                        ;
+---------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                            ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; clock:clock_division|clock_100k ; LCFF_X5_Y6_N15   ; 3       ; Global Clock         ; GCLK4            ; --                        ;
; clock:clock_division|clock_10k  ; LCFF_X4_Y6_N15   ; 3       ; Global Clock         ; GCLK6            ; --                        ;
; clock:clock_division|clock_1k   ; LCFF_X3_Y6_N15   ; 3       ; Global Clock         ; GCLK7            ; --                        ;
; clock:clock_division|clock_1m   ; LCFF_X1_Y6_N15   ; 3       ; Global Clock         ; GCLK3            ; --                        ;
; rd_clk                          ; LCCOMB_X1_Y6_N26 ; 10      ; Global Clock         ; GCLK0            ; --                        ;
; sys_clk                         ; PIN_17           ; 7       ; Global Clock         ; GCLK2            ; --                        ;
; wr_clk                          ; LCCOMB_X1_Y6_N20 ; 10      ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Non-Global High Fan-Out Signals                ;
+--------------------------------------+---------+
; Name                                 ; Fan-Out ;
+--------------------------------------+---------+
; state.resume_state                   ; 19      ;
; rd_clk                               ; 16      ;
; address:wr_addr_counter|q[7]~42      ; 9       ;
; address:rd_addr_counter|q[7]~30      ; 9       ;
; d_channel                            ; 8       ;
; reset                                ; 7       ;
; clock:clock_division|counter_1m[3]   ; 5       ;
; clock:clock_division|counter_1m[0]   ; 5       ;
; clock:clock_division|counter_1m[1]   ; 5       ;
; address:rd_addr_counter|q[8]         ; 5       ;
; address:wr_addr_counter|q[5]         ; 5       ;
; address:wr_addr_counter|q[8]         ; 5       ;
; address:wr_addr_counter|q[6]         ; 5       ;
; address:rd_addr_counter|q[7]         ; 5       ;
; address:rd_addr_counter|q[6]         ; 5       ;
; clock:clock_division|counter_1k[2]   ; 4       ;
; clock:clock_division|counter_100[2]  ; 4       ;
; clock:clock_division|counter_10k[2]  ; 4       ;
; clock:clock_division|counter_100k[2] ; 4       ;
; clock:clock_division|counter_1m[2]   ; 4       ;
; clock:clock_division|clock_1m        ; 4       ;
; address:wr_addr_counter|q[4]         ; 4       ;
; address:wr_addr_counter|q[3]         ; 4       ;
; address:wr_addr_counter|q[0]         ; 4       ;
; address:wr_addr_counter|q[2]         ; 4       ;
; address:wr_addr_counter|q[1]         ; 4       ;
; address:wr_addr_counter|q[7]         ; 4       ;
; address:rd_addr_counter|q[5]         ; 4       ;
; address:rd_addr_counter|q[4]         ; 4       ;
; address:rd_addr_counter|q[3]         ; 4       ;
; address:rd_addr_counter|q[2]         ; 4       ;
; address:rd_addr_counter|q[1]         ; 4       ;
; address:rd_addr_counter|q[0]         ; 4       ;
; sys_clk                              ; 3       ;
; expand                               ; 3       ;
; clock:clock_division|counter_1k[0]   ; 3       ;
; clock:clock_division|counter_100[0]  ; 3       ;
; clock:clock_division|counter_10k[0]  ; 3       ;
; clock:clock_division|counter_100k[0] ; 3       ;
; clock:clock_division|clock_10k       ; 3       ;
; clock:clock_division|clock_100k      ; 3       ;
; state.sample_state                   ; 3       ;
; address:wr_addr_counter|full         ; 3       ;
; sample_init                          ; 2       ;
; divisor[1]                           ; 2       ;
; clock:clock_division|counter_1k[1]   ; 2       ;
; clock:clock_division|counter_100[1]  ; 2       ;
; clock:clock_division|counter_10k[1]  ; 2       ;
; clock:clock_division|counter_100k[1] ; 2       ;
; clock:clock_division|clock_1k        ; 2       ;
+--------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------+
; Name                                                                                                            ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location               ;
+-----------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------+
; ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M4K_X11_Y6             ;
; ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 2    ; None ; M4K_X11_Y6, M4K_X11_Y7 ;
+-----------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 224 / 15,666 ( 1 % )  ;
; C16 interconnects          ; 19 / 812 ( 2 % )      ;
; C4 interconnects           ; 156 / 11,424 ( 1 % )  ;
; Direct links               ; 36 / 15,666 ( < 1 % ) ;
; Global clocks              ; 7 / 8 ( 88 % )        ;
; Local interconnects        ; 26 / 4,608 ( < 1 % )  ;
; R24 interconnects          ; 21 / 652 ( 3 % )      ;
; R4 interconnects           ; 236 / 13,328 ( 2 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.08) ; Number of LABs  (Total = 12) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 4                            ;
; 5                                          ; 1                            ;
; 6                                          ; 1                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 1                            ;
; 10                                         ; 1                            ;
; 11                                         ; 1                            ;
; 12                                         ; 1                            ;
; 13                                         ; 0                            ;
; 14                                         ; 0                            ;
; 15                                         ; 1                            ;
; 16                                         ; 0                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.17) ; Number of LABs  (Total = 12) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 4                            ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clocks                           ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.75) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.17) ; Number of LABs  (Total = 12) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.00) ; Number of LABs  (Total = 12) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 4                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                             ;
+-------------------------------+-------------------------------+-------------------+
; Source Clock(s)               ; Destination Clock(s)          ; Delay Added in ns ;
+-------------------------------+-------------------------------+-------------------+
; sys_clk                       ; sys_clk                       ; 55.1422           ;
; sys_clk,divisor[0],divisor[1] ; sys_clk,divisor[0],divisor[1] ; 6.26814           ;
+-------------------------------+-------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Mon May 18 20:00:38 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 数字存储示波器 -c main
Info: Only one processor detected - disabling parallel compilation
Info: Selected device EP2C5T144C8 for design "main"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144C8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS41p/nCEO~ is reserved at location 76
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 16 pins of 57 total pins
    Info: Pin dac_b[0] not assigned to an exact location on the device
    Info: Pin dac_b[1] not assigned to an exact location on the device
    Info: Pin dac_b[2] not assigned to an exact location on the device
    Info: Pin dac_b[3] not assigned to an exact location on the device
    Info: Pin dac_b[4] not assigned to an exact location on the device
    Info: Pin dac_b[5] not assigned to an exact location on the device
    Info: Pin dac_b[6] not assigned to an exact location on the device
    Info: Pin dac_b[7] not assigned to an exact location on the device
    Info: Pin adc_b[0] not assigned to an exact location on the device
    Info: Pin adc_b[1] not assigned to an exact location on the device
    Info: Pin adc_b[2] not assigned to an exact location on the device
    Info: Pin adc_b[3] not assigned to an exact location on the device
    Info: Pin adc_b[4] not assigned to an exact location on the device
    Info: Pin adc_b[5] not assigned to an exact location on the device
    Info: Pin adc_b[6] not assigned to an exact location on the device
    Info: Pin adc_b[7] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Automatically promoted node sys_clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node state.resume_state
        Info: Destination node state.sample_state
        Info: Destination node clock:clock_division|clock_1m
Info: Automatically promoted node rd_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node dac_a~1
        Info: Destination node dac_a~2
        Info: Destination node dac_a~3
        Info: Destination node dac_a~4
        Info: Destination node dac_a~5
        Info: Destination node dac_a~6
        Info: Destination node dac_a~7
        Info: Destination node dac_a~8
        Info: Destination node dac_b~2
        Info: Destination node dac_b~3
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node wr_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node clock:clock_division|clock_100k 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clock:clock_division|clock_10k
        Info: Destination node clock:clock_division|clock_100k~0
        Info: Destination node clock:clock_division|Mux0~0
Info: Automatically promoted node clock:clock_division|clock_10k 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clock:clock_division|clock_10k~0
        Info: Destination node clock:clock_division|clock_1k
        Info: Destination node clock:clock_division|Mux0~1
Info: Automatically promoted node clock:clock_division|clock_1k 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clock:clock_division|clock_100
        Info: Destination node clock:clock_division|clock_1k~0
Info: Automatically promoted node clock:clock_division|clock_1m 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node rd_clk
        Info: Destination node clock:clock_division|clock_100k
        Info: Destination node clock:clock_division|clock_1m~0
        Info: Destination node clock:clock_division|Mux0~0
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 16 (unused VREF, 3.3V VCCIO, 8 input, 8 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  12 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  12 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  16 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 19 total pin(s) used --  5 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Slack time is -12.192 ns between source register "address:wr_addr_counter|q[0]" and destination memory "ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1~portb_address_reg0"
    Info: + Largest register to memory requirement is -10.698 ns
    Info:   Shortest clock path from clock "sys_clk" to destination register is 2.706 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 4; CLK Node = 'sys_clk'
        Info: 2: + IC(0.142 ns) + CELL(0.000 ns) = 0.996 ns; Loc. = Unassigned; Fanout = 325; COMB Node = 'sys_clk~clkctrl'
        Info: 3: + IC(0.832 ns) + CELL(0.878 ns) = 2.706 ns; Loc. = Unassigned; Fanout = 0; MEM Node = 'ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1~portb_address_reg0'
        Info: Total cell delay = 1.732 ns ( 64.01 % )
        Info: Total interconnect delay = 0.974 ns ( 35.99 % )
    Info:   Longest clock path from clock "sys_clk" to destination register is 2.706 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 4; CLK Node = 'sys_clk'
        Info: 2: + IC(0.142 ns) + CELL(0.000 ns) = 0.996 ns; Loc. = Unassigned; Fanout = 325; COMB Node = 'sys_clk~clkctrl'
        Info: 3: + IC(0.832 ns) + CELL(0.878 ns) = 2.706 ns; Loc. = Unassigned; Fanout = 0; MEM Node = 'ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1~portb_address_reg0'
        Info: Total cell delay = 1.732 ns ( 64.01 % )
        Info: Total interconnect delay = 0.974 ns ( 35.99 % )
    Info:   Shortest clock path from clock "divisor[1]" to source register is 6.338 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 2; CLK Node = 'divisor[1]'
        Info: 2: + IC(1.633 ns) + CELL(0.623 ns) = 3.110 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'clock:clock_division|Mux0~1'
        Info: 3: + IC(0.187 ns) + CELL(0.624 ns) = 3.921 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'wr_clk'
        Info: 4: + IC(0.919 ns) + CELL(0.000 ns) = 4.840 ns; Loc. = Unassigned; Fanout = 10; COMB Node = 'wr_clk~clkctrl'
        Info: 5: + IC(0.832 ns) + CELL(0.666 ns) = 6.338 ns; Loc. = Unassigned; Fanout = 19; REG Node = 'address:wr_addr_counter|q[0]'
        Info: Total cell delay = 2.767 ns ( 43.66 % )
        Info: Total interconnect delay = 3.571 ns ( 56.34 % )
    Info:   Longest clock path from clock "sys_clk" to source register is 14.054 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = Unassigned; Fanout = 4; CLK Node = 'sys_clk'
        Info: 2: + IC(0.571 ns) + CELL(0.970 ns) = 2.395 ns; Loc. = Unassigned; Fanout = 5; REG Node = 'clock:clock_division|clock_1m'
        Info: 3: + IC(1.143 ns) + CELL(0.970 ns) = 4.508 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'clock:clock_division|clock_100k'
        Info: 4: + IC(0.740 ns) + CELL(0.970 ns) = 6.218 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'clock:clock_division|clock_10k'
        Info: 5: + IC(0.740 ns) + CELL(0.970 ns) = 7.928 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'clock:clock_division|clock_1k'
        Info: 6: + IC(0.740 ns) + CELL(0.970 ns) = 9.638 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'clock:clock_division|clock_100'
        Info: 7: + IC(0.982 ns) + CELL(0.206 ns) = 10.826 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'clock:clock_division|Mux0~1'
        Info: 8: + IC(0.187 ns) + CELL(0.624 ns) = 11.637 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'wr_clk'
        Info: 9: + IC(0.919 ns) + CELL(0.000 ns) = 12.556 ns; Loc. = Unassigned; Fanout = 10; COMB Node = 'wr_clk~clkctrl'
        Info: 10: + IC(0.832 ns) + CELL(0.666 ns) = 14.054 ns; Loc. = Unassigned; Fanout = 19; REG Node = 'address:wr_addr_counter|q[0]'
        Info: Total cell delay = 7.200 ns ( 51.23 % )
        Info: Total interconnect delay = 6.854 ns ( 48.77 % )
    Info:   Micro clock to output delay of source is 0.304 ns
    Info:   Micro setup delay of destination is 0.046 ns
    Info: - Longest register to memory delay is 1.494 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 19; REG Node = 'address:wr_addr_counter|q[0]'
        Info: 2: + IC(1.318 ns) + CELL(0.176 ns) = 1.494 ns; Loc. = Unassigned; Fanout = 0; MEM Node = 'ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1~portb_address_reg0'
        Info: Total cell delay = 0.176 ns ( 11.78 % )
        Info: Total interconnect delay = 1.318 ns ( 88.22 % )
Info: Estimated most critical path is register to memory delay of 1.494 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X10_Y6; Fanout = 19; REG Node = 'address:wr_addr_counter|q[0]'
    Info: 2: + IC(1.318 ns) + CELL(0.176 ns) = 1.494 ns; Loc. = M4K_X11_Y7; Fanout = 0; MEM Node = 'ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1~portb_address_reg0'
    Info: Total cell delay = 0.176 ns ( 11.78 % )
    Info: Total interconnect delay = 1.318 ns ( 88.22 % )
Info: Fitter routing operations beginning
Info: 1 (of 307) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 3% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Fitter merged 1 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X11_Y6 contains the following logical RAM slices
            Info: RAM slice: ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0
            Info: RAM slice: ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a1
            Info: RAM slice: ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a2
            Info: RAM slice: ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a3
            Info: RAM slice: ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a4
            Info: RAM slice: ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a5
            Info: RAM slice: ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a6
            Info: RAM slice: ram:ram_a|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a7
            Info: RAM slice: ram:ram_b|altsyncram:altsyncram_component|altsyncram_40l1:auto_generated|altsyncram_m4l1:altsyncram1|ram_block2a0
Info: Started post-fitting delay annotation
Warning: Found 25 output pins without output pin load capacitance assignment
    Info: Pin "sample_ok" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_a[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_a[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_a[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_a[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_a[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_a[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_a[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_a[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_b[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_b[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_b[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_b[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_b[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_x[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_x[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_x[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_x[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_x[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_x[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_x[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dac_x[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/数字存储示波器/FPGA/报告/main.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Mon May 18 20:00:48 2009
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/数字存储示波器/FPGA/报告/main.fit.smsg.


