### Problem

- 给定芯片拓扑结构、线路需求
  - 数据比特数量 N、辅助比特数量 N'、两比特门数量 n、两比特位置布局、线路深度 m、线路运行保真度 f
- 找到合适的比特映射集合
- 最终测试: 10 比特并行 XEB 实验 (改了，改成逻辑单链的 GHZ 态线路了)
  - 主要评价指标 
    - 映射算法能否执行 A = 1 (成功) / 0 (失败)
  - 次要评价指标
    - XEB 实验在 [8,12,16,20] 层，每种情况下 100 个随机线路，每条线路 4000 次采样下的保真度 F (占 60% 分值)
    - 比特映射算法执行时间 T (占 40% 分值)
  - 评分公式: A * (F超过所有成绩的正态分布的sigma值 * 0.6 + T超过所有成绩的正态分布的sigma值 * 0.4)
    - 🤔: 你确定最后分数分布是个正态而不是长尾，况且样本数足够？

ℹ 可参考 IBM Qiskit 中的解决方案: VF2Layout, TrivialLayout, SabreLayout, DenseLayout


### Task

Mapping 问题本质是图论问题，可以参考 [hardware/find_chain.py](../hardware/find_chain.py) 中的朴素暴力搜索法

⚪ 调研

- [ ] 调研 XEB 实验论文
- [ ] 调研**量子资源预估**综述论文

⚪ 实现

- [ ] 写脚本模拟 XEB 实验
- [ ] 写脚本直接调用/搬迁 IBM Qiskit 中的解决方案
