PERIPH_CLK_UART_DIV_ENB,VAR_0
TEGRA_DIVIDER_FIXED,VAR_1
TEGRA_DIVIDER_UART,VAR_2
div_mask,FUNC_0
get_div,FUNC_1
pll_out_override,FUNC_2
readl_relaxed,FUNC_3
spin_lock_irqsave,FUNC_4
spin_unlock_irqrestore,FUNC_5
to_clk_frac_div,FUNC_6
writel_relaxed,FUNC_7
clk_frac_div_set_rate,FUNC_8
hw,VAR_3
rate,VAR_4
parent_rate,VAR_5
divider,VAR_6
div,VAR_7
flags,VAR_8
val,VAR_9
