Timing Analyzer report for uart_led_btn
Sun Jan 25 01:58:38 2026
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'EXTCLK_i'
 14. Slow 1200mV 85C Model Hold: 'EXTCLK_i'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'EXTCLK_i'
 23. Slow 1200mV 0C Model Hold: 'EXTCLK_i'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'EXTCLK_i'
 31. Fast 1200mV 0C Model Hold: 'EXTCLK_i'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                             ;
+-----------------------+-------------------------------------------------------------+
; Quartus Prime Version ; Version 25.1std.0 Build 1129 10/21/2025 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                      ;
; Revision Name         ; uart_led_btn                                                ;
; Device Family         ; Cyclone IV E                                                ;
; Device Name           ; EP4CE22F17C6                                                ;
; Timing Models         ; Final                                                       ;
; Delay Model           ; Combined                                                    ;
; Rise/Fall Delays      ; Enabled                                                     ;
+-----------------------+-------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------+
; SDC File List                                                             ;
+---------------------------------------+--------+--------------------------+
; SDC File Path                         ; Status ; Read at                  ;
+---------------------------------------+--------+--------------------------+
; ../constraints/timing_de0nano_brd.sdc ; OK     ; Sun Jan 25 01:58:37 2026 ;
+---------------------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; EXTCLK_i   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EXTCLK_i } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 301.02 MHz ; 250.0 MHz       ; EXTCLK_i   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; EXTCLK_i ; 16.678 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; EXTCLK_i ; 0.357 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; EXTCLK_i ; 9.585 ; 0.000                          ;
+----------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'EXTCLK_i'                                                                                                                                ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.678 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.255      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.702 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.231      ;
; 16.729 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.205      ;
; 16.731 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.203      ;
; 16.763 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.171      ;
; 16.804 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.063     ; 3.128      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.810 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.123      ;
; 16.815 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.118      ;
; 16.817 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.116      ;
; 16.822 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.111      ;
; 16.824 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.109      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.847 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.086      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.889 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.044      ;
; 16.910 ; uart_com:uart_com_inst|rx_clk_counter[0]   ; uart_com:uart_com_inst|rx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 3.024      ;
; 16.914 ; uart_com:uart_com_inst|rx_clk_counter[2]   ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.019      ;
; 16.916 ; uart_com:uart_com_inst|rx_clk_counter[2]   ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 3.017      ;
; 16.931 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[14]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.063     ; 3.001      ;
; 16.931 ; uart_com:uart_com_inst|tx_clk_counter[0]   ; uart_com:uart_com_inst|tx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.063     ; 3.001      ;
; 16.942 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[14]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 2.992      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.943 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.990      ;
; 16.956 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.977      ;
; 16.956 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.977      ;
; 16.956 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.977      ;
; 16.956 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.977      ;
; 16.956 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.977      ;
; 16.956 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.977      ;
; 16.956 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.977      ;
; 16.956 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.977      ;
; 16.959 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.974      ;
; 16.961 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[15]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.063     ; 2.971      ;
; 16.980 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[15]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.061     ; 2.954      ;
; 16.984 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.949      ;
; 16.985 ; uart_com:uart_com_inst|rx_clk_counter[11]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.948      ;
; 16.986 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.947      ;
; 16.987 ; uart_com:uart_com_inst|rx_clk_counter[11]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.946      ;
; 16.994 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.939      ;
; 16.994 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.939      ;
; 16.994 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.939      ;
; 16.994 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.939      ;
; 16.994 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.939      ;
; 16.994 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.939      ;
; 16.994 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.939      ;
; 16.994 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.939      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.936      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.936      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.062     ; 2.936      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'EXTCLK_i'                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; LEDG_o[0]~reg0                                             ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_data_o[0]                        ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_ready_o                          ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_o                           ; uart_com:uart_com_inst|uart_tx_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; debounce:debounce_btn_inst|deb_o                           ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; uart_tx_data[0]                                            ; uart_tx_data[0]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.580      ;
; 0.369 ; uart_com:uart_com_inst|rx_ready_o                          ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.588      ;
; 0.379 ; debounce:debounce_btn_inst|deb_counter[18]                 ; debounce:debounce_btn_inst|deb_counter[18]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.598      ;
; 0.380 ; debounce:debounce_btn_inst|deb_sync_1                      ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.599      ;
; 0.398 ; uart_tx_data[7]                                            ; uart_tx_data[7]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.617      ;
; 0.477 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_tx_start                                              ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.696      ;
; 0.520 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.402      ; 1.079      ;
; 0.522 ; debounce:debounce_btn_inst|deb_sync_0                      ; debounce:debounce_btn_inst|deb_sync_1                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.741      ;
; 0.555 ; uart_com:uart_com_inst|rx_data_o[0]                        ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.774      ;
; 0.557 ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; debounce:debounce_btn_inst|deb_counter[8]                  ; debounce:debounce_btn_inst|deb_counter[8]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; debounce:debounce_btn_inst|deb_counter[12]                 ; debounce:debounce_btn_inst|deb_counter[12]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; debounce:debounce_btn_inst|deb_counter[4]                  ; debounce:debounce_btn_inst|deb_counter[4]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; debounce:debounce_btn_inst|deb_counter[6]                  ; debounce:debounce_btn_inst|deb_counter[6]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; debounce:debounce_btn_inst|deb_counter[15]                 ; debounce:debounce_btn_inst|deb_counter[15]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; debounce:debounce_btn_inst|deb_counter[3]                  ; debounce:debounce_btn_inst|deb_counter[3]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; debounce:debounce_btn_inst|deb_counter[5]                  ; debounce:debounce_btn_inst|deb_counter[5]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; debounce:debounce_btn_inst|deb_counter[7]                  ; debounce:debounce_btn_inst|deb_counter[7]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; debounce:debounce_btn_inst|deb_counter[11]                 ; debounce:debounce_btn_inst|deb_counter[11]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; debounce:debounce_btn_inst|deb_counter[17]                 ; debounce:debounce_btn_inst|deb_counter[17]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; debounce:debounce_btn_inst|deb_counter[10]                 ; debounce:debounce_btn_inst|deb_counter[10]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.779      ;
; 0.562 ; uart_com:uart_com_inst|rx_clk_counter[0]                   ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.454      ; 1.173      ;
; 0.562 ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; debounce:debounce_btn_inst|deb_counter[16]                 ; debounce:debounce_btn_inst|deb_counter[16]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.782      ;
; 0.570 ; debounce:debounce_btn_inst|deb_counter[9]                  ; debounce:debounce_btn_inst|deb_counter[9]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; uart_tx_data[5]                                            ; uart_tx_data[5]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; debounce:debounce_btn_inst|deb_counter[1]                  ; debounce:debounce_btn_inst|deb_counter[1]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; debounce:debounce_btn_inst|deb_counter[13]                 ; debounce:debounce_btn_inst|deb_counter[13]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; debounce:debounce_btn_inst|deb_counter[2]                  ; debounce:debounce_btn_inst|deb_counter[2]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.793      ;
; 0.578 ; uart_tx_data[2]                                            ; uart_tx_data[2]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.799      ;
; 0.582 ; debounce:debounce_btn_inst|deb_counter[0]                  ; debounce:debounce_btn_inst|deb_counter[0]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.801      ;
; 0.587 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.806      ;
; 0.598 ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.817      ;
; 0.601 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.820      ;
; 0.604 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.823      ;
; 0.613 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.832      ;
; 0.620 ; uart_com:uart_com_inst|rx_clk_counter[0]                   ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.839      ;
; 0.621 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.840      ;
; 0.641 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.860      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.643 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.862      ;
; 0.702 ; debounce:debounce_btn_inst|deb_counter[14]                 ; debounce:debounce_btn_inst|deb_counter[14]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.921      ;
; 0.705 ; debounce:debounce_btn_inst|deb_o                           ; uart_tx_start                                              ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.064      ; 0.926      ;
; 0.716 ; uart_tx_start                                              ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.935      ;
; 0.724 ; uart_tx_data[7]                                            ; uart_tx_data[1]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.943      ;
; 0.730 ; uart_tx_data[7]                                            ; uart_tx_data[4]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.949      ;
; 0.731 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; -0.264     ; 0.624      ;
; 0.746 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.965      ;
; 0.756 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 0.975      ;
; 0.772 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; uart_com:uart_com_inst|rx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.402      ; 1.331      ;
; 0.789 ; uart_tx_data[6]                                            ; uart_com:uart_com_inst|tx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 1.008      ;
; 0.793 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 1.012      ;
; 0.794 ; uart_com:uart_com_inst|rx_clk_counter[3]                   ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.454      ; 1.405      ;
; 0.802 ; uart_tx_data[2]                                            ; uart_com:uart_com_inst|tx_data_buf[2]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.062      ; 1.021      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 333.0 MHz ; 250.0 MHz       ; EXTCLK_i   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; EXTCLK_i ; 16.997 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; EXTCLK_i ; 0.311 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; EXTCLK_i ; 9.594 ; 0.000                         ;
+----------+-------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'EXTCLK_i'                                                                                                                                 ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 16.997 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.943      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.029 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.911      ;
; 17.055 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.886      ;
; 17.058 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.883      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.120 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.820      ;
; 17.135 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.805      ;
; 17.138 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.802      ;
; 17.140 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.800      ;
; 17.143 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.797      ;
; 17.150 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.791      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.152 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.788      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.184 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.756      ;
; 17.187 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.753      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.214 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.725      ;
; 17.225 ; uart_com:uart_com_inst|rx_clk_counter[2]   ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.715      ;
; 17.228 ; uart_com:uart_com_inst|rx_clk_counter[2]   ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.712      ;
; 17.246 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.694      ;
; 17.246 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.694      ;
; 17.246 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.694      ;
; 17.246 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.694      ;
; 17.246 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.694      ;
; 17.246 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.694      ;
; 17.246 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.694      ;
; 17.246 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.694      ;
; 17.261 ; uart_com:uart_com_inst|rx_clk_counter[0]   ; uart_com:uart_com_inst|rx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.679      ;
; 17.274 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[14]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.666      ;
; 17.277 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.663      ;
; 17.278 ; uart_com:uart_com_inst|tx_clk_counter[0]   ; uart_com:uart_com_inst|tx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.662      ;
; 17.280 ; uart_com:uart_com_inst|rx_clk_counter[14]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.660      ;
; 17.283 ; uart_com:uart_com_inst|rx_clk_counter[11]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.657      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.284 ; debounce:debounce_btn_inst|deb_counter[2]  ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.656      ;
; 17.285 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[14]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.054     ; 2.656      ;
; 17.286 ; uart_com:uart_com_inst|rx_clk_counter[11]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.055     ; 2.654      ;
; 17.306 ; debounce:debounce_btn_inst|deb_sync_1      ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.633      ;
; 17.306 ; debounce:debounce_btn_inst|deb_sync_1      ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.633      ;
; 17.306 ; debounce:debounce_btn_inst|deb_sync_1      ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.633      ;
; 17.306 ; debounce:debounce_btn_inst|deb_sync_1      ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.056     ; 2.633      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'EXTCLK_i'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; debounce:debounce_btn_inst|deb_o                           ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; LEDG_o[0]~reg0                                             ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_data_o[0]                        ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_ready_o                          ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_tx_o                           ; uart_com:uart_com_inst|uart_tx_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; uart_tx_data[0]                                            ; uart_tx_data[0]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.519      ;
; 0.329 ; uart_com:uart_com_inst|rx_ready_o                          ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.528      ;
; 0.336 ; debounce:debounce_btn_inst|deb_counter[18]                 ; debounce:debounce_btn_inst|deb_counter[18]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.535      ;
; 0.344 ; debounce:debounce_btn_inst|deb_sync_1                      ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.544      ;
; 0.355 ; uart_tx_data[7]                                            ; uart_tx_data[7]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.554      ;
; 0.424 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_tx_start                                              ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.623      ;
; 0.469 ; debounce:debounce_btn_inst|deb_sync_0                      ; debounce:debounce_btn_inst|deb_sync_1                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.669      ;
; 0.494 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.359      ; 0.997      ;
; 0.499 ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.699      ;
; 0.500 ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; debounce:debounce_btn_inst|deb_counter[4]                  ; debounce:debounce_btn_inst|deb_counter[4]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; debounce:debounce_btn_inst|deb_counter[6]                  ; debounce:debounce_btn_inst|deb_counter[6]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; uart_com:uart_com_inst|rx_data_o[0]                        ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[5]                  ; debounce:debounce_btn_inst|deb_counter[5]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[7]                  ; debounce:debounce_btn_inst|deb_counter[7]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[8]                  ; debounce:debounce_btn_inst|deb_counter[8]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; debounce:debounce_btn_inst|deb_counter[12]                 ; debounce:debounce_btn_inst|deb_counter[12]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; debounce:debounce_btn_inst|deb_counter[10]                 ; debounce:debounce_btn_inst|deb_counter[10]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; debounce:debounce_btn_inst|deb_counter[11]                 ; debounce:debounce_btn_inst|deb_counter[11]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; debounce:debounce_btn_inst|deb_counter[15]                 ; debounce:debounce_btn_inst|deb_counter[15]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; debounce:debounce_btn_inst|deb_counter[3]                  ; debounce:debounce_btn_inst|deb_counter[3]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; debounce:debounce_btn_inst|deb_counter[17]                 ; debounce:debounce_btn_inst|deb_counter[17]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.703      ;
; 0.506 ; uart_com:uart_com_inst|rx_clk_counter[0]                   ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.407      ; 1.057      ;
; 0.506 ; debounce:debounce_btn_inst|deb_counter[16]                 ; debounce:debounce_btn_inst|deb_counter[16]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.705      ;
; 0.512 ; debounce:debounce_btn_inst|deb_counter[9]                  ; debounce:debounce_btn_inst|deb_counter[9]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.711      ;
; 0.514 ; debounce:debounce_btn_inst|deb_counter[1]                  ; debounce:debounce_btn_inst|deb_counter[1]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; uart_tx_data[5]                                            ; uart_tx_data[5]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; debounce:debounce_btn_inst|deb_counter[13]                 ; debounce:debounce_btn_inst|deb_counter[13]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; debounce:debounce_btn_inst|deb_counter[2]                  ; debounce:debounce_btn_inst|deb_counter[2]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.717      ;
; 0.519 ; uart_tx_data[2]                                            ; uart_tx_data[2]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.720      ;
; 0.521 ; debounce:debounce_btn_inst|deb_counter[0]                  ; debounce:debounce_btn_inst|deb_counter[0]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.720      ;
; 0.529 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.728      ;
; 0.535 ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.735      ;
; 0.540 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.739      ;
; 0.543 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.742      ;
; 0.550 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.749      ;
; 0.553 ; uart_com:uart_com_inst|rx_clk_counter[0]                   ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.752      ;
; 0.558 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.757      ;
; 0.569 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.768      ;
; 0.586 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.786      ;
; 0.586 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.786      ;
; 0.586 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.786      ;
; 0.586 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.786      ;
; 0.586 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.786      ;
; 0.586 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.786      ;
; 0.586 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.786      ;
; 0.586 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.786      ;
; 0.637 ; debounce:debounce_btn_inst|deb_counter[14]                 ; debounce:debounce_btn_inst|deb_counter[14]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.836      ;
; 0.649 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; -0.236     ; 0.557      ;
; 0.649 ; debounce:debounce_btn_inst|deb_o                           ; uart_tx_start                                              ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.057      ; 0.850      ;
; 0.650 ; uart_tx_start                                              ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.849      ;
; 0.651 ; uart_tx_data[7]                                            ; uart_tx_data[1]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.850      ;
; 0.657 ; uart_tx_data[7]                                            ; uart_tx_data[4]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.856      ;
; 0.682 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.056      ; 0.882      ;
; 0.694 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.054      ; 0.892      ;
; 0.712 ; uart_com:uart_com_inst|rx_clk_counter[3]                   ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.407      ; 1.263      ;
; 0.713 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; uart_com:uart_com_inst|rx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.358      ; 1.215      ;
; 0.713 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.912      ;
; 0.718 ; uart_tx_data[6]                                            ; uart_com:uart_com_inst|tx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.917      ;
; 0.726 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.055      ; 0.925      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; EXTCLK_i ; 18.136 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; EXTCLK_i ; 0.186 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; EXTCLK_i ; 9.246 ; 0.000                         ;
+----------+-------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'EXTCLK_i'                                                                                                                                 ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.136 ; debounce:debounce_btn_inst|deb_counter[14] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.814      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.139 ; debounce:debounce_btn_inst|deb_counter[13] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.811      ;
; 18.154 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.797      ;
; 18.171 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.780      ;
; 18.178 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.773      ;
; 18.178 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.773      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.209 ; debounce:debounce_btn_inst|deb_counter[15] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.741      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.224 ; debounce:debounce_btn_inst|deb_counter[10] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.726      ;
; 18.231 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.719      ;
; 18.231 ; uart_com:uart_com_inst|rx_clk_counter[15]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.719      ;
; 18.237 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.713      ;
; 18.237 ; uart_com:uart_com_inst|rx_clk_counter[13]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.713      ;
; 18.249 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[14]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.702      ;
; 18.254 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[15]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.697      ;
; 18.257 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[14]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.694      ;
; 18.257 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.694      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.259 ; debounce:debounce_btn_inst|deb_counter[16] ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.691      ;
; 18.269 ; uart_com:uart_com_inst|rx_clk_counter[0]   ; uart_com:uart_com_inst|rx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.682      ;
; 18.272 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[15]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.679      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[18] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[17] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[9]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[10] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[11] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[12] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[13] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[14] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[15] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.276 ; debounce:debounce_btn_inst|deb_sync_0      ; debounce:debounce_btn_inst|deb_counter[16] ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.038     ; 1.673      ;
; 18.286 ; uart_com:uart_com_inst|rx_clk_counter[2]   ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.664      ;
; 18.286 ; uart_com:uart_com_inst|rx_clk_counter[2]   ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.664      ;
; 18.287 ; uart_com:uart_com_inst|tx_clk_counter[0]   ; uart_com:uart_com_inst|tx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.664      ;
; 18.303 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.648      ;
; 18.303 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.648      ;
; 18.308 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[8]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.643      ;
; 18.315 ; uart_com:uart_com_inst|tx_clk_counter[1]   ; uart_com:uart_com_inst|tx_clk_counter[12]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.636      ;
; 18.315 ; uart_com:uart_com_inst|rx_clk_counter[3]   ; uart_com:uart_com_inst|rx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.636      ;
; 18.318 ; uart_com:uart_com_inst|tx_clk_counter[5]   ; uart_com:uart_com_inst|tx_clk_counter[13]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.633      ;
; 18.322 ; uart_com:uart_com_inst|rx_clk_counter[11]  ; uart_com:uart_com_inst|rx_clk_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.628      ;
; 18.322 ; uart_com:uart_com_inst|rx_clk_counter[11]  ; uart_com:uart_com_inst|rx_clk_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.037     ; 1.628      ;
; 18.323 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[2]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.628      ;
; 18.323 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[3]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.628      ;
; 18.323 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[5]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.628      ;
; 18.323 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[7]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.628      ;
; 18.323 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[6]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.628      ;
; 18.323 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[4]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.628      ;
; 18.323 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[1]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.628      ;
; 18.323 ; uart_com:uart_com_inst|tx_clk_counter[2]   ; uart_com:uart_com_inst|tx_bit_counter[0]   ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.628      ;
; 18.324 ; uart_com:uart_com_inst|rx_clk_counter[1]   ; uart_com:uart_com_inst|rx_clk_counter[12]  ; EXTCLK_i     ; EXTCLK_i    ; 20.000       ; -0.036     ; 1.627      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'EXTCLK_i'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; LEDG_o[0]~reg0                                             ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_data_o[0]                        ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_ready_o                          ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|uart_tx_o                           ; uart_com:uart_com_inst|uart_tx_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; uart_com:uart_com_inst|rx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; uart_com:uart_com_inst|rx_clk_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; uart_com:uart_com_inst|rx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; uart_com:uart_com_inst|rx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; uart_com:uart_com_inst|rx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; uart_com:uart_com_inst|rx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; uart_com:uart_com_inst|rx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; uart_com:uart_com_inst|rx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; uart_com:uart_com_inst|rx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; uart_com:uart_com_inst|rx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:debounce_btn_inst|deb_o                           ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; uart_com:uart_com_inst|tx_clk_counter[15]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; uart_com:uart_com_inst|tx_clk_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; uart_com:uart_com_inst|tx_clk_counter[8]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; uart_com:uart_com_inst|tx_clk_counter[14]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; uart_com:uart_com_inst|tx_clk_counter[13]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; uart_com:uart_com_inst|tx_clk_counter[12]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; uart_com:uart_com_inst|tx_clk_counter[11]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; uart_com:uart_com_inst|tx_clk_counter[10]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; uart_com:uart_com_inst|tx_clk_counter[9]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; uart_com:uart_com_inst|tx_clk_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; uart_com:uart_com_inst|tx_clk_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; uart_com:uart_com_inst|tx_clk_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; uart_com:uart_com_inst|rx_ready_o                          ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.313      ;
; 0.194 ; uart_tx_data[0]                                            ; uart_tx_data[0]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; debounce:debounce_btn_inst|deb_counter[18]                 ; debounce:debounce_btn_inst|deb_counter[18]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; debounce:debounce_btn_inst|deb_sync_1                      ; debounce:debounce_btn_inst|deb_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.318      ;
; 0.209 ; uart_tx_data[7]                                            ; uart_tx_data[7]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.329      ;
; 0.255 ; uart_com:uart_com_inst|tx_busy_o                           ; uart_tx_start                                              ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.375      ;
; 0.269 ; debounce:debounce_btn_inst|deb_sync_0                      ; debounce:debounce_btn_inst|deb_sync_1                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.390      ;
; 0.273 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.221      ; 0.578      ;
; 0.296 ; debounce:debounce_btn_inst|deb_counter[8]                  ; debounce:debounce_btn_inst|deb_counter[8]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; uart_com:uart_com_inst|rx_data_o[0]                        ; LEDG_o[0]~reg0                                             ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; debounce:debounce_btn_inst|deb_counter[6]                  ; debounce:debounce_btn_inst|deb_counter[6]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; debounce:debounce_btn_inst|deb_counter[7]                  ; debounce:debounce_btn_inst|deb_counter[7]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; debounce:debounce_btn_inst|deb_counter[12]                 ; debounce:debounce_btn_inst|deb_counter[12]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[17]                 ; debounce:debounce_btn_inst|deb_counter[17]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[3]                  ; debounce:debounce_btn_inst|deb_counter[3]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[4]                  ; debounce:debounce_btn_inst|deb_counter[4]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[5]                  ; debounce:debounce_btn_inst|deb_counter[5]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[10]                 ; debounce:debounce_btn_inst|deb_counter[10]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[11]                 ; debounce:debounce_btn_inst|deb_counter[11]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; debounce:debounce_btn_inst|deb_counter[15]                 ; debounce:debounce_btn_inst|deb_counter[15]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart_com:uart_com_inst|rx_clk_counter[0]                   ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.246      ; 0.630      ;
; 0.300 ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; debounce:debounce_btn_inst|deb_counter[16]                 ; debounce:debounce_btn_inst|deb_counter[16]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; debounce:debounce_btn_inst|deb_counter[9]                  ; debounce:debounce_btn_inst|deb_counter[9]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; debounce:debounce_btn_inst|deb_counter[1]                  ; debounce:debounce_btn_inst|deb_counter[1]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_tx_data[5]                                            ; uart_tx_data[5]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; debounce:debounce_btn_inst|deb_counter[2]                  ; debounce:debounce_btn_inst|deb_counter[2]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; debounce:debounce_btn_inst|deb_counter[13]                 ; debounce:debounce_btn_inst|deb_counter[13]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; uart_tx_data[2]                                            ; uart_tx_data[2]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; debounce:debounce_btn_inst|deb_counter[0]                  ; debounce:debounce_btn_inst|deb_counter[0]                  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.433      ;
; 0.319 ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.440      ;
; 0.324 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|rx_data_o[0]                        ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.445      ;
; 0.326 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.447      ;
; 0.329 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; uart_com:uart_com_inst|rx_ready_o                          ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.450      ;
; 0.331 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[2]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[3]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[5]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[7]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[6]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[4]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[1]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_WRITE_BIT ; uart_com:uart_com_inst|tx_bit_counter[0]                   ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.452      ;
; 0.333 ; uart_com:uart_com_inst|rx_clk_counter[0]                   ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.455      ;
; 0.344 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_START_BIT ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.464      ;
; 0.365 ; debounce:debounce_btn_inst|deb_o                           ; uart_tx_start                                              ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.038      ; 0.487      ;
; 0.368 ; debounce:debounce_btn_inst|deb_counter[14]                 ; debounce:debounce_btn_inst|deb_counter[14]                 ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.489      ;
; 0.372 ; uart_tx_start                                              ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.492      ;
; 0.391 ; uart_tx_data[7]                                            ; uart_tx_data[1]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.511      ;
; 0.394 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_DONE      ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; -0.141     ; 0.337      ;
; 0.397 ; uart_tx_data[7]                                            ; uart_tx_data[4]                                            ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.517      ;
; 0.397 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_WAIT      ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.518      ;
; 0.399 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_STOP_BIT  ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.520      ;
; 0.411 ; uart_com:uart_com_inst|uart_rx_fsm.UART_RX_STATE_READ_BIT  ; uart_com:uart_com_inst|rx_data_buf[0]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.221      ; 0.716      ;
; 0.421 ; uart_tx_data[2]                                            ; uart_com:uart_com_inst|tx_data_buf[2]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.542      ;
; 0.423 ; uart_tx_data[6]                                            ; uart_com:uart_com_inst|tx_data_buf[6]                      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.037      ; 0.544      ;
; 0.428 ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; uart_com:uart_com_inst|tx_busy_o                           ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.548      ;
; 0.432 ; uart_tx_start                                              ; uart_com:uart_com_inst|uart_tx_fsm.UART_TX_STATE_IDLE      ; EXTCLK_i     ; EXTCLK_i    ; 0.000        ; 0.036      ; 0.552      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.678 ; 0.186 ; N/A      ; N/A     ; 9.246               ;
;  EXTCLK_i        ; 16.678 ; 0.186 ; N/A      ; N/A     ; 9.246               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  EXTCLK_i        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_TX_o          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG_o[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_CRC_ERROR~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; EXTCLK_i                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY_i[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RX_i               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY_i[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDG_o[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDG_o[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDG_o[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_CRC_ERROR~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_nCEO~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDG_o[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDG_o[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDG_o[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_CRC_ERROR~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TX_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG_o[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDG_o[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDG_o[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDG_o[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_CRC_ERROR~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_nCEO~      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; EXTCLK_i   ; EXTCLK_i ; 2060     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; EXTCLK_i   ; EXTCLK_i ; 2060     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; EXTCLK_i ; EXTCLK_i ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_TX_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG_o[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_TX_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 25.1std.0 Build 1129 10/21/2025 SC Standard Edition
    Info: Processing started: Sun Jan 25 01:58:37 2026
Info: Command: quartus_sta uart_led_btn -c uart_led_btn
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../constraints/timing_de0nano_brd.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.678
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.678               0.000 EXTCLK_i 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 EXTCLK_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.585               0.000 EXTCLK_i 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.997
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.997               0.000 EXTCLK_i 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 EXTCLK_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.594               0.000 EXTCLK_i 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.136
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.136               0.000 EXTCLK_i 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 EXTCLK_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.246
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.246               0.000 EXTCLK_i 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4898 megabytes
    Info: Processing ended: Sun Jan 25 01:58:38 2026
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


