Partition Merge report for cinnabon_fpga
Tue Mar 03 15:23:30 2020
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Tue Mar 03 15:23:30 2020           ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Standard Edition ;
; Revision Name                      ; cinnabon_fpga                                   ;
; Top-level Entity Name              ; cinnabon_fpga                                   ;
; Family                             ; Cyclone IV GX                                   ;
; Total logic elements               ; 9,090                                           ;
;     Total combinational functions  ; 6,447                                           ;
;     Dedicated logic registers      ; 5,725                                           ;
; Total registers                    ; 5725                                            ;
; Total pins                         ; 377                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,382,008                                       ;
; Embedded Multiplier 9-bit elements ; 4                                               ;
; Total GXB Receiver Channel PCS     ; 1                                               ;
; Total GXB Receiver Channel PMA     ; 1                                               ;
; Total GXB Transmitter Channel PCS  ; 1                                               ;
; Total GXB Transmitter Channel PMA  ; 1                                               ;
; Total PLLs                         ; 2                                               ;
+------------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                              ; Details ;
+----------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------+---------+
; HSMC_ADC_DB[0]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[0]                                                                 ; N/A     ;
; HSMC_ADC_DB[0]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[0]                                                                 ; N/A     ;
; HSMC_ADC_DB[10]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[10]                                                                ; N/A     ;
; HSMC_ADC_DB[10]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[10]                                                                ; N/A     ;
; HSMC_ADC_DB[11]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[11]                                                                ; N/A     ;
; HSMC_ADC_DB[11]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[11]                                                                ; N/A     ;
; HSMC_ADC_DB[12]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[12]                                                                ; N/A     ;
; HSMC_ADC_DB[12]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[12]                                                                ; N/A     ;
; HSMC_ADC_DB[13]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[13]                                                                ; N/A     ;
; HSMC_ADC_DB[13]                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[13]                                                                ; N/A     ;
; HSMC_ADC_DB[1]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[1]                                                                 ; N/A     ;
; HSMC_ADC_DB[1]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[1]                                                                 ; N/A     ;
; HSMC_ADC_DB[2]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[2]                                                                 ; N/A     ;
; HSMC_ADC_DB[2]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[2]                                                                 ; N/A     ;
; HSMC_ADC_DB[3]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[3]                                                                 ; N/A     ;
; HSMC_ADC_DB[3]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[3]                                                                 ; N/A     ;
; HSMC_ADC_DB[4]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[4]                                                                 ; N/A     ;
; HSMC_ADC_DB[4]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[4]                                                                 ; N/A     ;
; HSMC_ADC_DB[5]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[5]                                                                 ; N/A     ;
; HSMC_ADC_DB[5]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[5]                                                                 ; N/A     ;
; HSMC_ADC_DB[6]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[6]                                                                 ; N/A     ;
; HSMC_ADC_DB[6]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[6]                                                                 ; N/A     ;
; HSMC_ADC_DB[7]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[7]                                                                 ; N/A     ;
; HSMC_ADC_DB[7]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[7]                                                                 ; N/A     ;
; HSMC_ADC_DB[8]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[8]                                                                 ; N/A     ;
; HSMC_ADC_DB[8]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[8]                                                                 ; N/A     ;
; HSMC_ADC_DB[9]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[9]                                                                 ; N/A     ;
; HSMC_ADC_DB[9]                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_DB[9]                                                                 ; N/A     ;
; HSMC_ADC_OTR_A                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_OTR_A                                                                 ; N/A     ;
; HSMC_ADC_OTR_A                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_OTR_A                                                                 ; N/A     ;
; HSMC_ADC_OTR_B                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_OTR_B                                                                 ; N/A     ;
; HSMC_ADC_OTR_B                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HSMC_ADC_OTR_B                                                                 ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                            ; N/A     ;
; pll:pll_100|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]~clkctrl ; post-fitting  ; connected ; Top                            ; post-synthesis    ; pll:pll_100|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; N/A     ;
+----------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                       ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top     ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 8110    ; 153              ; 827                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Total combinational functions               ; 5923    ; 126              ; 398                            ; 0                              ;
; Logic element usage by number of LUT inputs ;         ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 2960    ; 55               ; 127                            ; 0                              ;
;     -- 3 input functions                    ; 1415    ; 36               ; 142                            ; 0                              ;
;     -- <=2 input functions                  ; 1548    ; 35               ; 129                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Logic elements by mode                      ;         ;                  ;                                ;                                ;
;     -- normal mode                          ; 4739    ; 118              ; 305                            ; 0                              ;
;     -- arithmetic mode                      ; 1184    ; 8                ; 93                             ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Total registers                             ; 4942    ; 91               ; 692                            ; 0                              ;
;     -- Dedicated logic registers            ; 4942    ; 91               ; 692                            ; 0                              ;
;     -- I/O registers                        ; 0       ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Virtual pins                                ; 0       ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 377     ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4       ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 1119864 ; 0                ; 262144                         ; 0                              ;
; Total RAM block bits                        ; 0       ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1       ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0       ; 0                ; 0                              ; 2                              ;
; GXB Central control unit                    ; 0       ; 0                ; 0                              ; 1                              ;
; Calibration block                           ; 0       ; 0                ; 0                              ; 1                              ;
; GXB Receiver channel PCS                    ; 0       ; 0                ; 0                              ; 1                              ;
; GXB Receiver channel PMA                    ; 0       ; 0                ; 0                              ; 1                              ;
; GXB Transmitter channel PCS                 ; 0       ; 0                ; 0                              ; 1                              ;
; GXB Transmitter channel PMA                 ; 0       ; 0                ; 0                              ; 1                              ;
; PCI Express hard IP                         ; 0       ; 0                ; 0                              ; 1                              ;
;                                             ;         ;                  ;                                ;                                ;
; Connections                                 ;         ;                  ;                                ;                                ;
;     -- Input Connections                    ; 6995    ; 134              ; 982                            ; 87                             ;
;     -- Registered Input Connections         ; 6429    ; 102              ; 731                            ; 0                              ;
;     -- Output Connections                   ; 667     ; 167              ; 34                             ; 7330                           ;
;     -- Registered Output Connections        ; 75      ; 167              ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Internal Connections                        ;         ;                  ;                                ;                                ;
;     -- Total Connections                    ; 55927   ; 858              ; 4304                           ; 9839                           ;
;     -- Registered Connections               ; 32380   ; 629              ; 2821                           ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; External Connections                        ;         ;                  ;                                ;                                ;
;     -- Top                                  ; 230     ; 123              ; 343                            ; 6966                           ;
;     -- sld_hub:auto_hub                     ; 123     ; 20               ; 158                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 343     ; 158              ; 64                             ; 451                            ;
;     -- hard_block:auto_generated_inst       ; 6966    ; 0                ; 451                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Partition Interface                         ;         ;                  ;                                ;                                ;
;     -- Input Ports                          ; 66      ; 45               ; 117                            ; 87                             ;
;     -- Output Ports                         ; 200     ; 62               ; 47                             ; 144                            ;
;     -- Bidir Ports                          ; 115     ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Registered Ports                            ;         ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0       ; 4                ; 23                             ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 29               ; 33                             ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Port Connectivity                           ;         ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 25               ; 20                             ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 30               ; 34                             ; 8                              ;
;     -- Output Ports with no Fanout          ; 0       ; 29               ; 35                             ; 0                              ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                              ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                              ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK2_50                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK2_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK2_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK3_50                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK3_50                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK3_50~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CAS_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CKE                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CLK                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CS_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[2]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[2]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[2]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[3]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[3]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[3]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[16]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[16]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[16]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[17]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[17]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[17]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[18]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[18]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[18]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[19]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[19]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[19]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[20]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[20]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[20]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[21]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[21]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[21]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[22]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[22]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[22]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[23]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[23]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[23]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[24]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[24]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[24]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[25]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[25]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[25]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[26]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[26]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[26]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[27]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[27]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[27]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[28]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[28]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[28]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[29]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[29]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[29]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[30]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[30]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[30]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[31]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[31]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[31]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_RAS_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_WE_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FAN_CTRL                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FAN_CTRL                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FAN_CTRL~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FL_CE_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_CE_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_CE_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_OE_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_OE_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_OE_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_RESET_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_RESET_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_RESET_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_RY                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FL_RY                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_RY~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_WE_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_WE_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_WE_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FL_WP_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_WP_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_WP_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[10]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[10]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[10]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[11]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[11]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[11]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[12]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[12]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[12]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[13]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[13]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[13]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[14]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[14]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[14]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[15]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[15]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[15]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[16]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[16]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[16]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[17]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[17]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[17]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[18]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[18]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[18]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[19]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[19]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[19]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[20]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[20]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[20]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[21]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[21]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[21]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[22]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[22]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[22]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[23]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[23]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[23]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[24]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[24]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[24]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[25]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[25]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[25]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[26]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[26]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[26]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[2]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[2]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[2]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[3]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[3]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[3]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[4]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[4]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[4]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[5]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[5]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[5]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[6]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[6]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[6]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[7]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[7]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[7]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[8]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[8]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[8]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_ADDR[9]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FS_ADDR[9]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FS_ADDR[9]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[0]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[0]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[0]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[10]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[10]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[10]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[11]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[11]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[11]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[12]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[12]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[12]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[13]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[13]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[13]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[14]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[14]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[14]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[15]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[15]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[15]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[16]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[16]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[16]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[17]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[17]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[17]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[18]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[18]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[18]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[19]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[19]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[19]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[1]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[1]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[1]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[20]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[20]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[20]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[21]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[21]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[21]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[22]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[22]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[22]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[23]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[23]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[23]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[24]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[24]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[24]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[25]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[25]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[25]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[26]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[26]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[26]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[27]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[27]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[27]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[28]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[28]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[28]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[29]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[29]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[29]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[2]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[2]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[2]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[30]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[30]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[30]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[31]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[31]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[31]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[3]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[3]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[3]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[4]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[4]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[4]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[5]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[5]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[5]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[6]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[6]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[6]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[7]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[7]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[7]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[8]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[8]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[8]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; FS_DQ[9]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FS_DQ[9]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FS_DQ[9]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[0]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[0]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[0]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[10]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[10]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[10]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[11]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[11]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[11]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[12]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[12]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[12]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[13]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[13]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[13]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[14]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[14]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[14]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[15]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[15]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[15]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[16]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[16]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[16]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[17]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[17]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[17]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[18]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[18]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[18]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[19]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[19]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[19]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[1]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[1]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[1]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[20]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[20]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[20]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[21]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[21]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[21]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[22]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[22]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[22]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[23]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[23]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[23]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[24]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[24]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[24]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[25]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[25]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[25]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[26]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[26]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[26]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[27]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[27]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[27]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[28]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[28]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[28]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[29]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[29]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[29]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[2]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[2]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[2]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[30]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[30]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[30]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[31]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[31]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[31]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[32]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[32]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[32]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[33]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[33]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[33]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[34]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[34]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[34]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[35]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[35]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[35]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[3]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[3]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[3]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[4]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[4]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[4]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[5]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[5]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[5]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[6]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[6]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[6]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[7]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[7]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[7]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[8]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[8]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[8]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[9]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[9]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[9]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADA_SCL                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_ADA_SCL               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADA_SCL~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADA_SDA                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- HSMC_ADA_SDA               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADA_SDA~output        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_CLK_A                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_ADC_CLK_A             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_CLK_A~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_CLK_B                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_ADC_CLK_B             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_CLK_B~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[0]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[0]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[0]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[10]                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[10]            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[10]~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[11]                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[11]            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[11]~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[12]                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[12]            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[12]~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[13]                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[13]            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[13]~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[1]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[1]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[1]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[2]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[2]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[2]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[3]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[3]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[3]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[4]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[4]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[4]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[5]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[5]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[5]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[6]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[6]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[6]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[7]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[7]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[7]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[8]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[8]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[8]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DA[9]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DA[9]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DA[9]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[0]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[0]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[0]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[10]                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[10]            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[10]~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[11]                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[11]            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[11]~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[12]                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[12]            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[12]~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[13]                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[13]            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[13]~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[1]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[1]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[1]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[2]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[2]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[2]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[3]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[3]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[3]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[4]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[4]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[4]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[5]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[5]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[5]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[6]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[6]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[6]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[7]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[7]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[7]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[8]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[8]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[8]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_DB[9]                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_DB[9]             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_DB[9]~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_OEB_A                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_ADC_OEB_A             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_OEB_A~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_OEB_B                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_ADC_OEB_B             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_OEB_B~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_OTR_A                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_OTR_A             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_OTR_A~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_ADC_OTR_B                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_ADC_OTR_B             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_ADC_OTR_B~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_CLK_A                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_CLK_A             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_CLK_A~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_CLK_B                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_CLK_B             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_CLK_B~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[0]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[0]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[0]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[10]                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[10]            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[10]~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[11]                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[11]            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[11]~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[12]                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[12]            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[12]~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[13]                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[13]            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[13]~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[1]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[1]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[1]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[2]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[2]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[2]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[3]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[3]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[3]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[4]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[4]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[4]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[5]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[5]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[5]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[6]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[6]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[6]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[7]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[7]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[7]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[8]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[8]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[8]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DA[9]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DA[9]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DA[9]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[0]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[0]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[0]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[10]                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[10]            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[10]~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[11]                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[11]            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[11]~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[12]                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[12]            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[12]~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[13]                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[13]            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[13]~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[1]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[1]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[1]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[2]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[2]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[2]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[3]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[3]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[3]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[4]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[4]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[4]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[5]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[5]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[5]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[6]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[6]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[6]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[7]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[7]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[7]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[8]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[8]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[8]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_DB[9]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_DB[9]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_DB[9]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_MODE                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_MODE              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_MODE~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_WRT_A                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_WRT_A             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_WRT_A~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_DAC_WRT_B                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_DAC_WRT_B             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_DAC_WRT_B~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_OSC_SMA_ADC4                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_OSC_SMA_ADC4          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_OSC_SMA_ADC4~input    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HSMC_SMA_DAC4                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_SMA_DAC4              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_SMA_DAC4~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[1]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[2]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[3]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LCD_DATA[0]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[0]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[0]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; LCD_DATA[1]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[1]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[1]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; LCD_DATA[2]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[2]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[2]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; LCD_DATA[3]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[3]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[3]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; LCD_DATA[4]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[4]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[4]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; LCD_DATA[5]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[5]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[5]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; LCD_DATA[6]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[6]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[6]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; LCD_DATA[7]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[7]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[7]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; LCD_EN                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_EN                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_EN~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LCD_ON                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_ON                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_ON~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LCD_RS                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RS                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RS~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LCD_RW                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RW                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RW~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[7]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[8]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[10]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[10]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[10]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[11]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[11]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[11]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[12]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[12]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[12]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[13]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[13]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[13]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[14]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[14]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[14]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[15]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[15]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[15]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[16]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[16]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[16]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[17]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[17]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[17]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_PERST_N                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_PERST_N               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_PERST_N~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_REFCLK_P                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_REFCLK_P              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_REFCLK_P~input        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_RX_P[0]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- PCIE_RX_P[0]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- PCIE_RX_P[0]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_TX_P[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- PCIE_TX_P[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PCIE_TX_P[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; PCIE_WAKE_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- PCIE_WAKE_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PCIE_WAKE_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; POWER_ON                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- POWER_ON                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- POWER_ON~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SD_CLK                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SD_CLK                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SD_CLK~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SD_CMD                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_CMD                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_CMD~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SD_DAT[0]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[0]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[0]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SD_DAT[1]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[1]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[1]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SD_DAT[2]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[2]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[2]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SD_DAT[3]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[3]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[3]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; SD_WP_N                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SD_WP_N                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_WP_N~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SMA_CLKIN                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SMA_CLKIN                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SMA_CLKIN~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SMA_CLKOUT                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SMA_CLKOUT                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SMA_CLKOUT~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM0_CE_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM0_CE_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM0_CE_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM1_CE_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM1_CE_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM1_CE_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_ADSC_N                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_ADSC_N               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_ADSC_N~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_ADSP_N                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_ADSP_N               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_ADSP_N~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_ADV_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_ADV_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_ADV_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_BE[0]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_BE[0]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_BE[0]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_BE[1]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_BE[1]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_BE[1]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_BE[2]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_BE[2]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_BE[2]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_BE[3]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_BE[3]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_BE[3]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_CLK                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_CLK                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_CLK~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_GW_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_GW_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_GW_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_OE_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_OE_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_OE_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SSRAM_WE_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SSRAM_WE_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SSRAM_WE_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[10]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[10]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[10]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[11]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[11]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[11]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[12]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[12]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[12]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[13]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[13]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[13]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[14]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[14]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[14]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[15]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[15]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[15]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[16]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[16]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[16]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[17]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[17]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[17]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[4]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[5]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[6]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[7]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[8]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[9]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                  ;
+--------------------------+--------------------------------------------------------------------------------------------------------------+
; Resource                 ; Usage                                                                                                        ;
+--------------------------+--------------------------------------------------------------------------------------------------------------+
; I/O pins                 ; 377                                                                                                          ;
; Total memory bits        ; 1382008                                                                                                      ;
;                          ;                                                                                                              ;
; DSP block 9-bit elements ; 4                                                                                                            ;
;                          ;                                                                                                              ;
; Total PLLs               ; 2                                                                                                            ;
;     -- PLLs              ; 2                                                                                                            ;
;                          ;                                                                                                              ;
; Maximum fan-out node     ; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|dprioout ;
; Maximum fan-out          ; 5574                                                                                                         ;
; Total fan-out            ; 59023                                                                                                        ;
; Average fan-out          ; 4.16                                                                                                         ;
+--------------------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                   ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------------------------------+
; adcproc:uuu|bram1:bram1_inst|altsyncram:altsyncram_component|altsyncram_oij1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 16           ; 64           ; 16           ; 64           ; 1024    ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_5n42:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                               ; AUTO ; True Dual Port   ; 16384        ; 64           ; 16384        ; 64           ; 1048576 ; cinnabon_fpga_qsys_onchip_memory.hex ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Single Port      ; 8            ; 32           ; --           ; --           ; 256     ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Single Port      ; 8            ; 32           ; --           ; --           ; 256     ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_heh1:FIFOram|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; 16           ; 82           ; 16           ; 82           ; 1312    ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Simple Dual Port ; 512          ; 66           ; 512          ; 66           ; 33792   ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_leh1:FIFOram|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; 16           ; 57           ; 16           ; 57           ; 912     ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_meh1:FIFOram|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; 16           ; 66           ; 16           ; 66           ; 1056    ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_vdh1:FIFOram|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; 16           ; 10           ; 16           ; 10           ; 160     ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated|ALTSYNCRAM                                                                                                                                  ; AUTO ; Simple Dual Port ; 128          ; 64           ; 128          ; 64           ; 8192    ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_bfh1:FIFOram|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 99           ; 64           ; 99           ; 6336    ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; 16           ; 99           ; 16           ; 99           ; 1584    ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_pcie_ip:pcie_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_reh1:FIFOram|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; 64           ; 64           ; 64           ; 64           ; 4096    ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_sgdma:sgdma|cinnabon_fpga_qsys_sgdma_chain:the_cinnabon_fpga_qsys_sgdma_chain|descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma:the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|altsyncram_o2b1:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; 2            ; 8            ; 2            ; 8            ; 16      ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_sgdma:sgdma|cinnabon_fpga_qsys_sgdma_command_fifo:the_cinnabon_fpga_qsys_sgdma_command_fifo|scfifo:cinnabon_fpga_qsys_sgdma_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|altsyncram_ndh1:FIFOram|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; 2            ; 104          ; 2            ; 104          ; 208     ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_sgdma:sgdma|cinnabon_fpga_qsys_sgdma_m_readfifo:the_cinnabon_fpga_qsys_sgdma_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo:the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|scfifo:cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_peh1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 32           ; 69           ; 32           ; 69           ; 2208    ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_sgdma:sgdma|cinnabon_fpga_qsys_sgdma_status_token_fifo:the_cinnabon_fpga_qsys_sgdma_status_token_fifo|scfifo:cinnabon_fpga_qsys_sgdma_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|altsyncram_pah1:FIFOram|ALTSYNCRAM                                                                                  ; AUTO ; Simple Dual Port ; 2            ; 24           ; 2            ; 24           ; 48      ; None                                 ;
; cinnabon_fpga_qsys:u0|cinnabon_fpga_qsys_sgdma:sgdma|cinnabon_fpga_qsys_sgdma_stream_fifo:the_cinnabon_fpga_qsys_sgdma_stream_fifo|scfifo:cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|scfifo_5j31:auto_generated|a_dpfifo_cp31:dpfifo|altsyncram_hbh1:FIFOram|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; 4            ; 69           ; 4            ; 69           ; 276     ; None                                 ;
; nco:u0k|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_kv91:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; 256          ; 18           ; --           ; --           ; 4608    ; nco_nco_ii_0_sin_f.hex               ;
; nco:u0k|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_fv91:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; 256          ; 18           ; --           ; --           ; 4608    ; nco_nco_ii_0_cos_f.hex               ;
; nco:u0k|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_1882:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                     ; AUTO ; True Dual Port   ; 256          ; 18           ; 256          ; 18           ; 4608    ; nco_nco_ii_0_sin_c.hex               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gi24:auto_generated|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; 16384        ; 16           ; 16384        ; 16           ; 262144  ; None                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Simple Multipliers (36-bit)           ; 0           ;
; Multiply Accumulators (18-bit)        ; 0           ;
; Two-Multipliers Adders (9-bit)        ; 0           ;
; Two-Multipliers Adders (18-bit)       ; 0           ;
; Four-Multipliers Adders (9-bit)       ; 0           ;
; Four-Multipliers Adders (18-bit)      ; 0           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 2           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Standard Edition
    Info: Processing started: Tue Mar 03 15:23:27 2020
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus Prime software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 65 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Warning (15897): PLL "pll:pll_100|altpll:altpll_component|pll_altpll:auto_generated|pll1" has parameter compensate_clock set to clock0 but port CLK[0] is not connected File: D:/cinnabon_fpga/db/pll_altpll.v Line: 49
Warning (15899): PLL "pll:pll_100|altpll:altpll_component|pll_altpll:auto_generated|pll1" has parameters clk0_multiply_by and clk0_divide_by specified but port CLK[0] is not connected File: D:/cinnabon_fpga/db/pll_altpll.v Line: 49
Warning (15751): Ignored Virtual Pin assignment to "FS_ADDR[0]".
Warning (21074): Design contains 43 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK2_50" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 10
    Warning (15610): No output dependent on input pin "CLOCK3_50" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 11
    Warning (15610): No output dependent on input pin "SMA_CLKIN" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 14
    Warning (15610): No output dependent on input pin "KEY[0]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 22
    Warning (15610): No output dependent on input pin "KEY[1]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 22
    Warning (15610): No output dependent on input pin "KEY[2]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 22
    Warning (15610): No output dependent on input pin "KEY[3]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 22
    Warning (15610): No output dependent on input pin "SW[0]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[1]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[2]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[3]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[4]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[5]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[6]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[7]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[8]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[9]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[10]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[11]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[12]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[13]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[14]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[15]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[16]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SW[17]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 25
    Warning (15610): No output dependent on input pin "SD_WP_N" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 48
    Warning (15610): No output dependent on input pin "FL_RY" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 78
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[0]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[1]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[2]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[3]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[4]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[5]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[6]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[7]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[8]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[9]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[10]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[11]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[12]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_ADC_DA[13]" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 101
    Warning (15610): No output dependent on input pin "HSMC_OSC_SMA_ADC4" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 114
    Warning (15610): No output dependent on input pin "HSMC_SMA_DAC4" File: D:/cinnabon_fpga/cinnabon_fpga.v Line: 115
Info (21057): Implemented 10964 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 66 input pins
    Info (21059): Implemented 200 output pins
    Info (21060): Implemented 115 bidirectional pins
    Info (21061): Implemented 9448 logic cells
    Info (21064): Implemented 1121 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 49 warnings
    Info: Peak virtual memory: 4847 megabytes
    Info: Processing ended: Tue Mar 03 15:23:31 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


