Fitter report for chris_proj
Thu Jul 20 11:01:06 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Jul 20 11:01:06 2017       ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                   ; chris_proj                                  ;
; Top-level Entity Name           ; chris_proj                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,675 / 18,480 ( 14 % )                     ;
; Total registers                 ; 4134                                        ;
; Total pins                      ; 45 / 224 ( 20 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 731,008 / 3,153,920 ( 23 % )                ;
; Total RAM Blocks                ; 99 / 308 ( 32 % )                           ;
; Total DSP Blocks                ; 3 / 66 ( 5 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                             ; On                  ; On                                    ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; uart_GND      ; Missing drive strength and slew rate ;
; dram_cas_n    ; Missing drive strength and slew rate ;
; dram_cke      ; Missing drive strength and slew rate ;
; dram_cs_n     ; Missing drive strength and slew rate ;
; dram_ras_n    ; Missing drive strength and slew rate ;
; dram_we_n     ; Missing drive strength and slew rate ;
; dram_clk_clk  ; Missing drive strength and slew rate ;
; ledr0_ledr    ; Missing drive strength and slew rate ;
; uart_TXD      ; Missing drive strength and slew rate ;
; dram_addr[12] ; Missing drive strength and slew rate ;
; dram_addr[11] ; Missing drive strength and slew rate ;
; dram_addr[10] ; Missing drive strength and slew rate ;
; dram_addr[9]  ; Missing drive strength and slew rate ;
; dram_addr[8]  ; Missing drive strength and slew rate ;
; dram_addr[7]  ; Missing drive strength and slew rate ;
; dram_addr[6]  ; Missing drive strength and slew rate ;
; dram_addr[5]  ; Missing drive strength and slew rate ;
; dram_addr[4]  ; Missing drive strength and slew rate ;
; dram_addr[3]  ; Missing drive strength and slew rate ;
; dram_addr[2]  ; Missing drive strength and slew rate ;
; dram_addr[1]  ; Missing drive strength and slew rate ;
; dram_addr[0]  ; Missing drive strength and slew rate ;
; dram_ba[1]    ; Missing drive strength and slew rate ;
; dram_ba[0]    ; Missing drive strength and slew rate ;
; dram_dqm[1]   ; Missing drive strength and slew rate ;
; dram_dqm[0]   ; Missing drive strength and slew rate ;
; dram_dq[15]   ; Missing drive strength and slew rate ;
; dram_dq[14]   ; Missing drive strength and slew rate ;
; dram_dq[13]   ; Missing drive strength and slew rate ;
; dram_dq[12]   ; Missing drive strength and slew rate ;
; dram_dq[11]   ; Missing drive strength and slew rate ;
; dram_dq[10]   ; Missing drive strength and slew rate ;
; dram_dq[9]    ; Missing drive strength and slew rate ;
; dram_dq[8]    ; Missing drive strength and slew rate ;
; dram_dq[7]    ; Missing drive strength and slew rate ;
; dram_dq[6]    ; Missing drive strength and slew rate ;
; dram_dq[5]    ; Missing drive strength and slew rate ;
; dram_dq[4]    ; Missing drive strength and slew rate ;
; dram_dq[3]    ; Missing drive strength and slew rate ;
; dram_dq[2]    ; Missing drive strength and slew rate ;
; dram_dq[1]    ; Missing drive strength and slew rate ;
; dram_dq[0]    ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                         ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[0]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[1]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[2]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[3]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[4]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[5]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[6]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[7]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[8]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[9]~output                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[10]~output                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[11]~output                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_addr[12]~output                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_ba[0]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_ba[1]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_we_n~output                                                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_cas_n~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_ras_n~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_cs_n~output                                                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[0]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[1]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[2]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[3]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[4]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[5]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[6]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[7]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[8]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[9]~output                                                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[10]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[11]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[12]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[13]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[14]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dq[15]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dqm[0]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dram_dqm[1]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[15]~output                                                                                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                                    ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[14]~output                                                                                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[13]~output                                                                                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[12]~output                                                                                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[11]~output                                                                                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[10]~output                                                                                                                                                                                                                                                                                                                                                                          ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[9]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[8]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[7]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[6]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[5]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[4]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[3]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[2]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[1]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[0]~output                                                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[0]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[1]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[2]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[3]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[4]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[5]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[6]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[7]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[8]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[9]~input                                                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[10]~input                                                                                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[11]~input                                                                                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[12]~input                                                                                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[13]~input                                                                                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[14]~input                                                                                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; dram_dq[15]~input                                                                                                                                                                                                                                                                                                                                                                           ; O                ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_bht_module:soc_design_niosII_core_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_bht_module:soc_design_niosII_core_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[16]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[17]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[18]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[18]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[19]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[20]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[20]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[21]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[21]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[22]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[22]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[23]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[24]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[24]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[25]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[25]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[26]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[26]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[27]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[27]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[28]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[28]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[29]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[29]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[30]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[30]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[31]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[2]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|JJTX8179[9]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|JJTX8179[9]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|JJTX8179[15]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|JJTX8179[15]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[1]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[1]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[2]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[3]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[3]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[4]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[4]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                                                      ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]~DUPLICATE                                                      ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                          ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|length_eq_0                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|length_eq_0~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[2]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[9]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[12]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[13]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[16]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[21]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[23]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[0]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[0]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[2]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[2]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[6]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[7]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[7]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|rdaddress_reg[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|rdaddress_reg[0]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|wraddress[7]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|wraddress[7]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_read_data_mux:the_soc_design_General_DMA_read_data_mux|readdata_mux_select                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_read_data_mux:the_soc_design_General_DMA_read_data_mux|readdata_mux_select~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[0]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[2]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[3]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[4]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[7]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[8]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[11]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[11]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[15]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[15]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[16]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[16]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[17]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[17]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[18]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[18]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[20]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[20]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[21]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[21]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[23]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[23]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writelength[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writelength[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writelength[2]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writelength[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writelength[10]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writelength[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writelength[17]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writelength[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_General_DMA:general_dma|writelength[23]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_General_DMA:general_dma|writelength[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|read                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|rst1~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|av_waitrequest                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_JTAG:jtag|t_dav                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_JTAG:jtag|t_dav~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|active_addr[18]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|active_addr[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|active_addr[23]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|active_addr[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|f_pop                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|f_pop~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|i_refs[1]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|i_refs[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|i_state.000                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|i_state.000~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|i_state.111                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|i_state.111~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_count[2]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_count[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_state.000000001~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_state.000000100~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_state.000001000~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_state.000010000~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.000100000                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_state.000100000~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_state.001000000~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.010000000                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|m_state.010000000~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|refresh_counter[2]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|refresh_counter[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|refresh_counter[6]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|refresh_counter[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|refresh_counter[11]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|refresh_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|refresh_request                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|refresh_request~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entries[1]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entries[1]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_0[32]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_0[32]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_0[34]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_0[34]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_0[41]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_0[41]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_1[35]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_1[35]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|rd_address                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|rd_address~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_Sys_Timer:sys_timer|counter_is_running                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_Sys_Timer:sys_timer|counter_is_running~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_Sys_Timer:sys_timer|internal_counter[7]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_Sys_Timer:sys_timer|internal_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_Sys_Timer:sys_timer|internal_counter[8]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_Sys_Timer:sys_timer|internal_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_Sys_Timer:sys_timer|internal_counter[11]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_Sys_Timer:sys_timer|internal_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters|baud_counter[2]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters|baud_counter[2]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters|bit_counter[1]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters|bit_counter[1]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters|bit_counter[2]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters|bit_counter[2]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[1]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[1]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|data_in_shift_reg[2]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|data_in_shift_reg[2]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|data_in_shift_reg[6]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|data_in_shift_reg[6]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_rs232_counters:RS232_Out_Counters|bit_counter[0]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_rs232_counters:RS232_Out_Counters|bit_counter[0]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_rs232_counters:RS232_Out_Counters|bit_counter[2]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_rs232_counters:RS232_Out_Counters|bit_counter[2]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|rd_ptr_lsb                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|rd_ptr_lsb~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:convolution_slave_avs_s0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:convolution_slave_avs_s0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:general_dma_control_port_slave_agent_rsp_fifo|mem[0][63]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:general_dma_control_port_slave_agent_rsp_fifo|mem[0][63]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:general_dma_control_port_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:general_dma_control_port_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:niosii_core_debug_mem_slave_agent_rsp_fifo|mem[0][72]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:niosii_core_debug_mem_slave_agent_rsp_fifo|mem[0][72]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][93]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][93]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo|mem[0][72]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo|mem[0][72]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_timer_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_timer_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem[0][72]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem[0][72]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem[0][73]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem[0][73]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_com_avalon_rs232_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_com_avalon_rs232_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[66]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[66]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[5]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[5]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[66]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[66]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[1]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[4]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[4]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[5]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[5]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[6]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[6]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[14]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[14]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[15]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[15]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[16]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[16]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[19]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[19]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[23]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[23]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[26]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[26]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|end_beginbursttransfer                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|end_beginbursttransfer~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|end_begintransfer                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|end_begintransfer~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[2]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[2]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[3]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[3]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[17]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[17]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[18]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[18]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[19]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[19]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[20]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[20]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[23]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|address_register[23]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|end_begintransfer                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|end_begintransfer~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:convolution_slave_avs_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:convolution_slave_avs_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:convolution_slave_avs_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:convolution_slave_avs_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:general_dma_control_port_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:general_dma_control_port_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:niosii_core_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:niosii_core_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_com_avalon_rs232_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_com_avalon_rs232_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:general_dma_control_port_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:general_dma_control_port_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:general_dma_control_port_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:general_dma_control_port_slave_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:niosii_core_debug_mem_slave_translator|av_readdata_pre[2]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:niosii_core_debug_mem_slave_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:niosii_core_debug_mem_slave_translator|av_readdata_pre[5]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:niosii_core_debug_mem_slave_translator|av_readdata_pre[5]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:niosii_core_debug_mem_slave_translator|av_readdata_pre[7]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:niosii_core_debug_mem_slave_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_timer_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:systemid_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:systemid_control_slave_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_data_master_limiter|pending_response_count[1]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_data_master_limiter|pending_response_count[1]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_instruction_master_limiter|pending_response_count[0]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_instruction_master_limiter|pending_response_count[0]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_data_master_to_sdram_s1_cmd_width_adapter|byte_cnt_reg[2]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_data_master_to_sdram_s1_cmd_width_adapter|byte_cnt_reg[2]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_instruction_master_to_sdram_s1_cmd_width_adapter|address_reg[1]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_instruction_master_to_sdram_s1_cmd_width_adapter|address_reg[1]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_005|saved_grant[0]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_005|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_006|saved_grant[0]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_006|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|saved_grant[2]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|saved_grant[2]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|saved_grant[3]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|saved_grant[3]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|d_write                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|d_write~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|d_writedata[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|i_read                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|i_read~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ctrl_mul_lsw~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_dirty                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_dirty~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_fill_active                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_fill_has_started                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_fill_has_started~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_rd_data_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wb_rd_addr_starting~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wb_wr_active~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wr_data_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wr_data_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_xfer_rd_addr_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_xfer_rd_addr_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_exc_any                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_exc_any~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[27]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[27]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[28]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[28]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[30]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[30]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[31]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[31]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ld_align_sh8~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ld_align_sh16~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_baddr[9]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_baddr[9]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_baddr[10]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_baddr[10]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_baddr[18]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_baddr[18]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_baddr[24]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_baddr[24]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_byte_en[0]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_byte_en[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_pipe_flush_waddr[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_pipe_flush_waddr[2]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_pipe_flush_waddr[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_pipe_flush_waddr[3]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_ctrl_a_not_src~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[10]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[10]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[14]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw_valid                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw_valid~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[10]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[11]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[13]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[14]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[16]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[18]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[18]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[19]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[19]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[21]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[21]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[23]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_pc[23]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_dst_regnum[2]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_dst_regnum[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_extra_pc[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_extra_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_extra_pc[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_extra_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[5]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[11]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[15]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_iw[15]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_logic_op[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_logic_op[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[9]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[10]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[17]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[22]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[27]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src1[29]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[9]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[9]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[12]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[12]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2_reg[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[19]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[19]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[20]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[20]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[24]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_pc[24]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_alu_result[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_br_cond_taken_history[1]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_br_cond_taken_history[1]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_br_cond_taken_history[6]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_br_cond_taken_history[6]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_ctrl_ld                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_ctrl_ld~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_dst_regnum[3]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_dst_regnum[3]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_exc_break_inst_pri15                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_exc_break_inst_pri15~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_exc_illegal_inst_pri15                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_exc_illegal_inst_pri15~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_pc_plus_one[1]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_pc_plus_one[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_pc_plus_one[17]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_pc_plus_one[17]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_pc_plus_one[18]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_pc_plus_one[18]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_pipe_flush~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_regnum_b_cmp_D                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_fill_bit                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_fill_bit~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_pass1~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_pass2~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_sel_fill2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_sel_fill2~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_sel_fill3                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_rot_sel_fill3~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_st_data[7]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_st_data[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_st_data[9]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_st_data[9]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_st_data[13]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_st_data[13]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_ienable_reg_irq1                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_ienable_reg_irq1~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_wr_data[3]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_wr_data[3]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_wr_data[17]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_wr_data[17]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_line_field[5]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_line_field[5]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_offset_field[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_tag_field[8]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_tag_field[8]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_tag_field[11]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_tag_field[11]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_tag_field[15]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|d_address_tag_field[15]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_initial_offset[0]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_initial_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_initial_offset[1]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_initial_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_initial_offset[2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_initial_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_tag[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_tag[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_tag[12]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_tag[12]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|MonDReg[18]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|MonDReg[18]~DUPLICATE                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|waitrequest                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|waitrequest~DUPLICATE                                                                                                                   ;                  ;                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|write                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|write~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                           ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity   ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; soc_design_SDRAM ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; soc_design_SDRAM ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8613 ) ; 0.00 % ( 0 / 8613 )        ; 0.00 % ( 0 / 8613 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8613 ) ; 0.00 % ( 0 / 8613 )        ; 0.00 % ( 0 / 8613 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8206 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 166 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 219 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 22 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/chris/FPGA/chris/output_files/chris_proj.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,675 / 18,480        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 2,675                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,118 / 18,480        ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,232                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,267                 ;       ;
;         [c] ALMs used for registers                         ; 619                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 481 / 18,480          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 38 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 37                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 422 / 1,848           ; 23 %  ;
;     -- Logic LABs                                           ; 422                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,270                 ;       ;
;     -- 7 input functions                                    ; 46                    ;       ;
;     -- 6 input functions                                    ; 753                   ;       ;
;     -- 5 input functions                                    ; 952                   ;       ;
;     -- 4 input functions                                    ; 784                   ;       ;
;     -- <=3 input functions                                  ; 1,735                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 603                   ;       ;
; Dedicated logic registers                                   ; 4,065                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,700 / 36,960        ; 10 %  ;
;         -- Secondary logic registers                        ; 365 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,736                 ;       ;
;         -- Routing optimization registers                   ; 329                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 45 / 224              ; 20 %  ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
; I/O registers                                               ; 69                    ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 2                     ;       ;
; M10K blocks                                                 ; 99 / 308              ; 32 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 731,008 / 3,153,920   ; 23 %  ;
; Total block memory implementation bits                      ; 1,013,760 / 3,153,920 ; 32 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 66                ; 5 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global clocks                                               ; 2 / 16                ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.8% / 7.7% / 8.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 33.0% / 34.4% / 28.6% ;       ;
; Maximum fan-out                                             ; 3988                  ;       ;
; Highest non-global fan-out                                  ; 1721                  ;       ;
; Total fan-out                                               ; 36121                 ;       ;
; Average fan-out                                             ; 3.92                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2784 / 18480 ( 15 % ) ; 66 / 18480 ( < 1 % ) ; 86 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2784                  ; 66                   ; 86                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2951 / 18480 ( 16 % ) ; 74 / 18480 ( < 1 % ) ; 93 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1194                  ; 12                   ; 26                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1180                  ; 39                   ; 48                   ; 0                              ;
;         [c] ALMs used for registers                         ; 577                   ; 23                   ; 19                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 205 / 18480 ( 1 % )   ; 9 / 18480 ( < 1 % )  ; 7 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 38 / 18480 ( < 1 % )  ; 1 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )    ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 1                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 37                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 399 / 1848 ( 22 % )   ; 13 / 1848 ( < 1 % )  ; 14 / 1848 ( < 1 % )  ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 399                   ; 13                   ; 14                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 4046                  ; 94                   ; 130                  ; 0                              ;
;     -- 7 input functions                                    ; 42                    ; 3                    ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 714                   ; 13                   ; 26                   ; 0                              ;
;     -- 5 input functions                                    ; 910                   ; 15                   ; 27                   ; 0                              ;
;     -- 4 input functions                                    ; 752                   ; 18                   ; 14                   ; 0                              ;
;     -- <=3 input functions                                  ; 1628                  ; 45                   ; 62                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 551                   ; 37                   ; 15                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 3541 / 36960 ( 10 % ) ; 70 / 36960 ( < 1 % ) ; 89 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 353 / 36960 ( < 1 % ) ; 9 / 36960 ( < 1 % )  ; 3 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 3575                  ; 72                   ; 89                   ; 0                              ;
;         -- Routing optimization registers                   ; 319                   ; 7                    ; 3                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 42                    ; 0                    ; 0                    ; 3                              ;
; I/O registers                                               ; 69                    ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 731008                ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1013760               ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 99 / 308 ( 32 % )     ; 0 / 308 ( 0 % )      ; 0 / 308 ( 0 % )      ; 0 / 308 ( 0 % )                ;
; DSP block                                                   ; 3 / 66 ( 4 % )        ; 0 / 66 ( 0 % )       ; 0 / 66 ( 0 % )       ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 0 / 104 ( 0 % )      ; 0 / 104 ( 0 % )      ; 2 / 104 ( 1 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 272 ( 5 % )      ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 272 ( 13 % )     ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 288 ( 5 % )      ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )       ; 2 / 36 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 4307                  ; 68                   ; 142                  ; 1                              ;
;     -- Registered Input Connections                         ; 4029                  ; 33                   ; 100                  ; 0                              ;
;     -- Output Connections                                   ; 23                    ; 4                    ; 234                  ; 4257                           ;
;     -- Registered Output Connections                        ; 4                     ; 3                    ; 234                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 36131                 ; 593                  ; 1042                 ; 4316                           ;
;     -- Registered Connections                               ; 21241                 ; 357                  ; 768                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 32                    ; 1                    ; 206                  ; 4091                           ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 36                   ; 35                             ;
;     -- sld_hub:auto_hub                                     ; 206                   ; 36                   ; 2                    ; 132                            ;
;     -- hard_block:auto_generated_inst                       ; 4091                  ; 35                   ; 132                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 55                    ; 11                   ; 87                   ; 6                              ;
;     -- Output Ports                                         ; 33                    ; 4                    ; 104                  ; 12                             ;
;     -- Bidir Ports                                          ; 16                    ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; fpga_reset_n ; P22   ; 5A       ; 54           ; 16           ; 54           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; ref_clk      ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; uart_RXD     ; T17   ; 5A       ; 54           ; 14           ; 60           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; dram_addr[0]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[10] ; U8    ; 3A       ; 10           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[11] ; P6    ; 3A       ; 11           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[12] ; R7    ; 3A       ; 14           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[1]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[2]  ; U11   ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[3]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[4]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[5]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[6]  ; P12   ; 3B       ; 24           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[7]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[8]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[9]  ; R5    ; 3A       ; 10           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_ba[0]    ; T7    ; 3A       ; 12           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_ba[1]    ; AB7   ; 3B       ; 18           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_cas_n    ; V6    ; 3A       ; 12           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_cke      ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_clk_clk  ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_cs_n     ; U6    ; 3A       ; 12           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_dqm[0]   ; U12   ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_dqm[1]   ; N8    ; 3B       ; 18           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_ras_n    ; AB6   ; 3B       ; 16           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_we_n     ; AB5   ; 3B       ; 16           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ledr0_ledr    ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; uart_GND      ; T18   ; 5A       ; 54           ; 14           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; uart_TXD      ; T15   ; 5A       ; 54           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+
; dram_dq[0]  ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_15 ;
; dram_dq[10] ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_5  ;
; dram_dq[11] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_4  ;
; dram_dq[12] ; V10   ; 3B       ; 16           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_3  ;
; dram_dq[13] ; V9    ; 3B       ; 16           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_2  ;
; dram_dq[14] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_1  ;
; dram_dq[15] ; T9    ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe               ;
; dram_dq[1]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_14 ;
; dram_dq[2]  ; R9    ; 3B       ; 23           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_13 ;
; dram_dq[3]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_12 ;
; dram_dq[4]  ; R10   ; 3B       ; 25           ; 0            ; 17           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_11 ;
; dram_dq[5]  ; R11   ; 3B       ; 25           ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_10 ;
; dram_dq[6]  ; R12   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_9  ;
; dram_dq[7]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_8  ;
; dram_dq[8]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_7  ;
; dram_dq[9]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_6  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 12 / 16 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 28 / 32 ( 88 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                   ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; ledr0_ledr             ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; dram_dq[11]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; dram_dq[10]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; dram_dq[8]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; dram_dq[7]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; dram_we_n              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; dram_ras_n             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; dram_ba[1]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; dram_dq[9]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; dram_addr[5]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; dram_clk_clk           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L9       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo    ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M9       ; 88         ; 3B       ; ref_clk                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; dram_addr[4]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; dram_dqm[1]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; dram_addr[11]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; dram_addr[7]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; dram_addr[8]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; dram_addr[6]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; fpga_reset_n           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; dram_addr[9]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; dram_cke               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; dram_addr[12]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; dram_dq[2]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; dram_dq[4]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; dram_dq[5]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; dram_dq[6]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; dram_ba[0]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; dram_addr[1]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; dram_dq[15]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; dram_dq[1]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T15      ; 159        ; 5A       ; uart_TXD               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; uart_RXD               ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; uart_GND               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; dram_cs_n              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U8       ; 61         ; 3A       ; dram_addr[10]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; dram_dq[14]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; dram_addr[2]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; dram_dqm[0]            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; dram_cas_n             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; dram_dq[13]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; dram_dq[12]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; dram_addr[0]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; dram_dq[0]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; dram_addr[3]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; dram_dq[3]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                        ;                           ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------+
; soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                        ; Integer PLL               ;
;     -- PLL Location                                                                                                    ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                         ; none                      ;
;     -- PLL Bandwidth                                                                                                   ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                         ; 1200000 to 600000 Hz      ;
;     -- Reference Clock Frequency                                                                                       ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                      ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                               ; 500.0 MHz                 ;
;     -- PLL Operation Mode                                                                                              ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                               ; 30.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                               ; 80.000000 MHz             ;
;     -- PLL Enable                                                                                                      ; On                        ;
;     -- PLL Fractional Division                                                                                         ; N/A                       ;
;     -- M Counter                                                                                                       ; 20                        ;
;     -- N Counter                                                                                                       ; 2                         ;
;     -- PLL Refclk Select                                                                                               ;                           ;
;             -- PLL Refclk Select Location                                                                              ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                      ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                      ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                         ; N/A                       ;
;             -- CORECLKIN source                                                                                        ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                      ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                       ; N/A                       ;
;             -- RXIQCLKIN source                                                                                        ; N/A                       ;
;             -- CLKIN(0) source                                                                                         ; ref_clk~input             ;
;             -- CLKIN(1) source                                                                                         ; N/A                       ;
;             -- CLKIN(2) source                                                                                         ; N/A                       ;
;             -- CLKIN(3) source                                                                                         ; N/A                       ;
;     -- PLL Output Counter                                                                                              ;                           ;
;         -- soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                  ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                   ; PLLOUTPUTCOUNTER_X0_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                  ; On                        ;
;             -- Duty Cycle                                                                                              ; 50.0000                   ;
;             -- Phase Shift                                                                                             ; 0.000000 degrees          ;
;             -- C Counter                                                                                               ; 5                         ;
;             -- C Counter PH Mux PRST                                                                                   ; 0                         ;
;             -- C Counter PRST                                                                                          ; 1                         ;
;         -- soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                  ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                   ; PLLOUTPUTCOUNTER_X0_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                  ; On                        ;
;             -- Duty Cycle                                                                                              ; 50.0000                   ;
;             -- Phase Shift                                                                                             ; 297.000000 degrees        ;
;             -- C Counter                                                                                               ; 5                         ;
;             -- C Counter PH Mux PRST                                                                                   ; 1                         ;
;             -- C Counter PRST                                                                                          ; 5                         ;
;                                                                                                                        ;                           ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                ; Entity Name                                        ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
; |chris_proj                                                                                                                             ; 2675.0 (0.8)         ; 3116.5 (1.0)                     ; 479.0 (0.2)                                       ; 37.5 (0.0)                       ; 0.0 (0.0)            ; 4270 (2)            ; 4065 (0)                  ; 69 (69)       ; 731008            ; 99    ; 3          ; 45   ; 0            ; |chris_proj                                                                                                                                                                                                                                                                                                                                                                                                                        ; chris_proj                                         ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 61.5 (0.0)           ; 74.0 (0.0)                       ; 13.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                          ; pzdyqx                                             ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 61.5 (7.6)           ; 74.0 (7.5)                       ; 13.0 (0.4)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 94 (12)             ; 79 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                             ; pzdyqx_impl                                        ; work         ;
;          |GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|                                                                ; 27.8 (11.5)          ; 34.5 (15.0)                      ; 6.7 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 30 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1                                                                                                                                                                                                                                                                                                               ; GHVD5181                                           ; work         ;
;             |JEQQ5299:YEAJ1936|                                                                                                         ; 16.3 (16.3)          ; 19.5 (19.5)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936                                                                                                                                                                                                                                                                                             ; JEQQ5299                                           ; work         ;
;          |JEQQ5299:ESUL0435|                                                                                                            ; 10.1 (10.1)          ; 13.5 (13.5)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:ESUL0435                                                                                                                                                                                                                                                                                                                                                           ; JEQQ5299                                           ; work         ;
;          |JKWY9152:RUWH6717|                                                                                                            ; 7.0 (7.0)            ; 7.5 (7.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JKWY9152:RUWH6717                                                                                                                                                                                                                                                                                                                                                           ; JKWY9152                                           ; work         ;
;          |PUDL0439:VWQM3427|                                                                                                            ; 9.0 (9.0)            ; 11.0 (11.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427                                                                                                                                                                                                                                                                                                                                                           ; PUDL0439                                           ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 78.0 (0.5)           ; 92.5 (0.5)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (1)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                       ; sld_hub                                            ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 77.5 (0.0)           ; 92.0 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (0)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                       ; alt_sld_fab_with_jtag_input                        ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 77.5 (0.0)           ; 92.0 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (0)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                    ; alt_sld_fab                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 77.5 (2.8)           ; 92.0 (3.2)                       ; 14.5 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (1)             ; 92 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                ; alt_sld_fab_alt_sld_fab                            ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 74.7 (0.0)           ; 88.8 (0.0)                       ; 14.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                    ; alt_sld_fab_alt_sld_fab_sldfabric                  ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 74.7 (52.0)          ; 88.8 (62.4)                      ; 14.2 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (90)            ; 85 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                       ; sld_jtag_hub                                       ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 12.0 (12.0)          ; 13.7 (13.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                               ; sld_rom_sr                                         ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 12.7 (12.7)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                             ; sld_shadow_jsm                                     ; altera_sld   ;
;    |soc_design:inst|                                                                                                                    ; 2534.7 (0.0)         ; 2949.0 (0.0)                     ; 451.3 (0.0)                                       ; 37.0 (0.0)                       ; 0.0 (0.0)            ; 4044 (0)            ; 3894 (0)                  ; 0 (0)         ; 731008            ; 99    ; 3          ; 0    ; 0            ; |chris_proj|soc_design:inst                                                                                                                                                                                                                                                                                                                                                                                                        ; soc_design                                         ; soc_design   ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.7)            ; 8.5 (5.0)                        ; 5.5 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                 ; altera_reset_controller                            ; soc_design   ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 2.0 (2.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                  ; altera_reset_synchronizer                          ; soc_design   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                          ; soc_design   ;
;       |chris_slave:convolution_slave|                                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|chris_slave:convolution_slave                                                                                                                                                                                                                                                                                                                                                                          ; chris_slave                                        ; soc_design   ;
;       |soc_design_General_DMA:general_dma|                                                                                              ; 184.9 (133.7)        ; 195.3 (140.3)                    ; 10.8 (6.7)                                        ; 0.4 (0.1)                        ; 0.0 (0.0)            ; 274 (186)           ; 241 (185)                 ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma                                                                                                                                                                                                                                                                                                                                                                     ; soc_design_General_DMA                             ; soc_design   ;
;          |soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|                                                    ; 43.5 (43.5)          ; 47.8 (47.8)                      ; 4.7 (4.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 71 (71)             ; 52 (52)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module                                                                                                                                                                                                                                                                                           ; soc_design_General_DMA_fifo_module                 ; soc_design   ;
;             |soc_design_General_DMA_fifo_module_fifo_ram_module:soc_design_General_DMA_fifo_module_fifo_ram|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|soc_design_General_DMA_fifo_module_fifo_ram_module:soc_design_General_DMA_fifo_module_fifo_ram                                                                                                                                                                                            ; soc_design_General_DMA_fifo_module_fifo_ram_module ; soc_design   ;
;                |lpm_ram_dp:lpm_ram_dp_component|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|soc_design_General_DMA_fifo_module_fifo_ram_module:soc_design_General_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component                                                                                                                                                            ; lpm_ram_dp                                         ; work         ;
;                   |altdpram:sram|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|soc_design_General_DMA_fifo_module_fifo_ram_module:soc_design_General_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                                                              ; altdpram                                           ; work         ;
;                      |altsyncram:ram_block|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|soc_design_General_DMA_fifo_module_fifo_ram_module:soc_design_General_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block                                                                                                                         ; altsyncram                                         ; work         ;
;                         |altsyncram_jm02:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|soc_design_General_DMA_fifo_module_fifo_ram_module:soc_design_General_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_jm02:auto_generated                                                                                          ; altsyncram_jm02                                    ; work         ;
;          |soc_design_General_DMA_mem_read:the_soc_design_General_DMA_mem_read|                                                          ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_mem_read:the_soc_design_General_DMA_mem_read                                                                                                                                                                                                                                                                                                 ; soc_design_General_DMA_mem_read                    ; soc_design   ;
;          |soc_design_General_DMA_mem_write:the_soc_design_General_DMA_mem_write|                                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_mem_write:the_soc_design_General_DMA_mem_write                                                                                                                                                                                                                                                                                               ; soc_design_General_DMA_mem_write                   ; soc_design   ;
;          |soc_design_General_DMA_read_data_mux:the_soc_design_General_DMA_read_data_mux|                                                ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_read_data_mux:the_soc_design_General_DMA_read_data_mux                                                                                                                                                                                                                                                                                       ; soc_design_General_DMA_read_data_mux               ; soc_design   ;
;       |soc_design_JTAG:jtag|                                                                                                            ; 59.9 (14.1)          ; 78.8 (16.4)                      ; 18.9 (2.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (32)            ; 115 (15)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag                                                                                                                                                                                                                                                                                                                                                                                   ; soc_design_JTAG                                    ; soc_design   ;
;          |alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|                                                                          ; 22.0 (22.0)          ; 37.4 (37.4)                      ; 15.4 (15.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                               ; alt_jtag_atlantic                                  ; work         ;
;          |soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|                                                                        ; 11.9 (0.0)           ; 13.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r                                                                                                                                                                                                                                                                                                                             ; soc_design_JTAG_scfifo_r                           ; soc_design   ;
;             |scfifo:rfifo|                                                                                                              ; 11.9 (0.0)           ; 13.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                ; scfifo                                             ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 11.9 (0.0)           ; 13.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                     ; scfifo_3291                                        ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 11.9 (0.0)           ; 13.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                ; a_dpfifo_5771                                      ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 5.9 (2.9)            ; 7.0 (4.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 11 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                        ; a_fefifo_7cf                                       ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                   ; cntr_vg7                                           ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                        ; altsyncram_7pu1                                    ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                          ; cntr_jgb                                           ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                ; cntr_jgb                                           ; work         ;
;          |soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|                                                                        ; 11.9 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w                                                                                                                                                                                                                                                                                                                             ; soc_design_JTAG_scfifo_w                           ; soc_design   ;
;             |scfifo:wfifo|                                                                                                              ; 11.9 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                ; scfifo                                             ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 11.9 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                     ; scfifo_3291                                        ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 11.9 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                ; a_dpfifo_5771                                      ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 5.9 (2.9)            ; 6.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                        ; a_fefifo_7cf                                       ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                   ; cntr_vg7                                           ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                        ; altsyncram_7pu1                                    ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                          ; cntr_jgb                                           ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                ; cntr_jgb                                           ; work         ;
;       |soc_design_SDRAM:sdram|                                                                                                          ; 128.8 (103.8)        ; 161.2 (109.9)                    ; 32.4 (6.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 225 (174)           ; 240 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_SDRAM:sdram                                                                                                                                                                                                                                                                                                                                                                                 ; soc_design_SDRAM                                   ; soc_design   ;
;          |soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|                                                  ; 24.9 (24.9)          ; 51.2 (51.2)                      ; 26.3 (26.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module                                                                                                                                                                                                                                                                                                     ; soc_design_SDRAM_input_efifo_module                ; soc_design   ;
;       |soc_design_SRAM:sram|                                                                                                            ; 24.4 (0.0)           ; 34.3 (0.0)                       ; 15.3 (0.0)                                        ; 5.4 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 2 (0)                     ; 0 (0)         ; 655360            ; 80    ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_SRAM:sram                                                                                                                                                                                                                                                                                                                                                                                   ; soc_design_SRAM                                    ; soc_design   ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 24.4 (0.0)           ; 34.3 (0.0)                       ; 15.3 (0.0)                                        ; 5.4 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 2 (0)                     ; 0 (0)         ; 655360            ; 80    ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_SRAM:sram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                         ; altsyncram                                         ; work         ;
;             |altsyncram_qhi1:auto_generated|                                                                                            ; 24.4 (0.9)           ; 34.3 (1.0)                       ; 15.3 (0.3)                                        ; 5.4 (0.2)                        ; 0.0 (0.0)            ; 35 (0)              ; 2 (2)                     ; 0 (0)         ; 655360            ; 80    ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_SRAM:sram|altsyncram:the_altsyncram|altsyncram_qhi1:auto_generated                                                                                                                                                                                                                                                                                                                          ; altsyncram_qhi1                                    ; work         ;
;                |decode_7la:decode3|                                                                                                     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_SRAM:sram|altsyncram:the_altsyncram|altsyncram_qhi1:auto_generated|decode_7la:decode3                                                                                                                                                                                                                                                                                                       ; decode_7la                                         ; work         ;
;                |mux_4hb:mux2|                                                                                                           ; 22.2 (22.2)          ; 32.0 (32.0)                      ; 15.0 (15.0)                                       ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_SRAM:sram|altsyncram:the_altsyncram|altsyncram_qhi1:auto_generated|mux_4hb:mux2                                                                                                                                                                                                                                                                                                             ; mux_4hb                                            ; work         ;
;       |soc_design_Sys_Timer:sys_timer|                                                                                                  ; 24.4 (24.4)          ; 25.7 (25.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_Sys_Timer:sys_timer                                                                                                                                                                                                                                                                                                                                                                         ; soc_design_Sys_Timer                               ; soc_design   ;
;       |soc_design_UART_COM:uart_com|                                                                                                    ; 98.0 (16.3)          ; 107.2 (16.0)                     ; 9.8 (0.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 179 (17)            ; 180 (33)                  ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com                                                                                                                                                                                                                                                                                                                                                                           ; soc_design_UART_COM                                ; soc_design   ;
;          |altera_up_rs232_in_deserializer:RS232_In_Deserializer|                                                                        ; 36.2 (0.4)           ; 44.7 (8.8)                       ; 8.5 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (5)              ; 75 (20)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer                                                                                                                                                                                                                                                                                                                     ; altera_up_rs232_in_deserializer                    ; soc_design   ;
;             |altera_up_rs232_counters:RS232_In_Counters|                                                                                ; 11.5 (11.5)          ; 11.8 (11.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters                                                                                                                                                                                                                                                                          ; altera_up_rs232_counters                           ; soc_design   ;
;             |altera_up_sync_fifo:RS232_In_FIFO|                                                                                         ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 36 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO                                                                                                                                                                                                                                                                                   ; altera_up_sync_fifo                                ; soc_design   ;
;                |scfifo:Sync_FIFO|                                                                                                       ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 36 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                                                                                  ; scfifo                                             ; work         ;
;                   |scfifo_q9a1:auto_generated|                                                                                          ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 36 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated                                                                                                                                                                                                                                       ; scfifo_q9a1                                        ; work         ;
;                      |a_dpfifo_d1a1:dpfifo|                                                                                             ; 24.0 (12.5)          ; 24.0 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (24)             ; 36 (13)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo                                                                                                                                                                                                                  ; a_dpfifo_d1a1                                      ; work         ;
;                         |altsyncram_t0i1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|altsyncram_t0i1:FIFOram                                                                                                                                                                                          ; altsyncram_t0i1                                    ; work         ;
;                         |cntr_h2b:rd_ptr_msb|                                                                                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                                                                                                              ; cntr_h2b                                           ; work         ;
;                         |cntr_i2b:wr_ptr|                                                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_i2b:wr_ptr                                                                                                                                                                                                  ; cntr_i2b                                           ; work         ;
;                         |cntr_u27:usedw_counter|                                                                                        ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter                                                                                                                                                                                           ; cntr_u27                                           ; work         ;
;          |altera_up_rs232_out_serializer:RS232_Out_Serializer|                                                                          ; 45.5 (10.5)          ; 46.6 (11.0)                      ; 1.1 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (22)             ; 72 (19)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer                                                                                                                                                                                                                                                                                                                       ; altera_up_rs232_out_serializer                     ; soc_design   ;
;             |altera_up_rs232_counters:RS232_Out_Counters|                                                                               ; 10.7 (10.7)          ; 11.3 (11.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_rs232_counters:RS232_Out_Counters                                                                                                                                                                                                                                                                           ; altera_up_rs232_counters                           ; soc_design   ;
;             |altera_up_sync_fifo:RS232_Out_FIFO|                                                                                        ; 24.2 (0.0)           ; 24.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 35 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO                                                                                                                                                                                                                                                                                    ; altera_up_sync_fifo                                ; soc_design   ;
;                |scfifo:Sync_FIFO|                                                                                                       ; 24.2 (0.0)           ; 24.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 35 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                                                                                   ; scfifo                                             ; work         ;
;                   |scfifo_q9a1:auto_generated|                                                                                          ; 24.2 (0.0)           ; 24.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 35 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated                                                                                                                                                                                                                                        ; scfifo_q9a1                                        ; work         ;
;                      |a_dpfifo_d1a1:dpfifo|                                                                                             ; 24.2 (12.7)          ; 24.2 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (23)             ; 35 (14)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo                                                                                                                                                                                                                   ; a_dpfifo_d1a1                                      ; work         ;
;                         |altsyncram_t0i1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|altsyncram_t0i1:FIFOram                                                                                                                                                                                           ; altsyncram_t0i1                                    ; work         ;
;                         |cntr_h2b:rd_ptr_msb|                                                                                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                                                                                                               ; cntr_h2b                                           ; work         ;
;                         |cntr_i2b:wr_ptr|                                                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_i2b:wr_ptr                                                                                                                                                                                                   ; cntr_i2b                                           ; work         ;
;                         |cntr_u27:usedw_counter|                                                                                        ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter                                                                                                                                                                                            ; cntr_u27                                           ; work         ;
;       |soc_design_mm_interconnect_0:mm_interconnect_0|                                                                                  ; 952.3 (0.0)          ; 1068.8 (0.0)                     ; 125.9 (0.0)                                       ; 9.4 (0.0)                        ; 0.0 (0.0)            ; 1614 (0)            ; 1281 (0)                  ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                         ; soc_design_mm_interconnect_0                       ; soc_design   ;
;          |altera_avalon_sc_fifo:convolution_slave_avs_s0_agent_rsp_fifo|                                                                ; 6.7 (6.7)            ; 7.3 (7.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:convolution_slave_avs_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_avalon_sc_fifo:general_dma_control_port_slave_agent_rsp_fifo|                                                          ; 6.3 (6.3)            ; 8.5 (8.5)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:general_dma_control_port_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo|                                                                  ; 7.3 (7.3)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_avalon_sc_fifo:niosii_core_debug_mem_slave_agent_rsp_fifo|                                                             ; 9.8 (9.8)            ; 10.2 (10.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:niosii_core_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 7.2 (7.2)            ; 7.7 (7.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                              ; soc_design   ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                    ; altsyncram                                         ; work         ;
;                |altsyncram_40n1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_40n1                                    ; work         ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 77.6 (77.6)          ; 89.2 (89.2)                      ; 12.1 (12.1)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 39 (39)             ; 171 (171)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo|                                                                                 ; 9.2 (9.2)            ; 9.3 (9.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_avalon_sc_fifo:sys_timer_s1_agent_rsp_fifo|                                                                            ; 7.4 (7.4)            ; 9.4 (9.4)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|                                                                  ; 7.4 (7.4)            ; 9.1 (9.1)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_avalon_sc_fifo:uart_com_avalon_rs232_slave_agent_rsp_fifo|                                                             ; 7.0 (7.0)            ; 8.2 (8.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_com_avalon_rs232_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                              ; soc_design   ;
;          |altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter|                                                           ; 16.7 (0.0)           ; 20.6 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter                                                                                                                                                                                                                                                                                      ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 16.7 (16.7)          ; 20.6 (20.6)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                      ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|                                                     ; 27.0 (0.0)           ; 44.9 (0.0)                       ; 17.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter                                                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 27.0 (27.0)          ; 44.9 (44.9)                      ; 17.9 (17.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|                                                             ; 22.7 (0.0)           ; 30.0 (0.0)                       ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter                                                                                                                                                                                                                                                                                        ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 22.7 (22.7)          ; 30.0 (30.0)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                        ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|                                                        ; 54.5 (0.0)           ; 58.0 (0.0)                       ; 4.2 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter                                                                                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 54.5 (54.5)          ; 58.0 (58.0)                      ; 4.2 (4.2)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 82 (82)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                   ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_burst_adapter:sdram_s1_burst_adapter|                                                                           ; 76.8 (0.0)           ; 77.6 (0.0)                       ; 2.4 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 131 (0)             ; 103 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter                                                                                                                                                                                                                                                                                                      ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 76.8 (76.8)          ; 77.6 (77.6)                      ; 2.4 (2.4)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 131 (131)           ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                      ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_burst_adapter:sram_s1_burst_adapter|                                                                            ; 62.3 (0.0)           ; 69.7 (0.0)                       ; 7.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter                                                                                                                                                                                                                                                                                                       ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 62.3 (62.3)          ; 69.7 (69.7)                      ; 7.6 (7.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 105 (105)           ; 101 (101)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                       ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|                                                                       ; 27.0 (0.0)           ; 30.1 (0.0)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter                                                                                                                                                                                                                                                                                                  ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 27.0 (27.0)          ; 30.1 (30.1)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                  ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|                                                             ; 22.0 (0.0)           ; 27.6 (0.0)                       ; 5.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter                                                                                                                                                                                                                                                                                        ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 22.0 (22.0)          ; 27.6 (27.6)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                        ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|                                                        ; 26.0 (0.0)           ; 31.3 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 42 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter                                                                                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                        ; soc_design   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 26.0 (26.0)          ; 31.3 (31.3)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                   ; altera_merlin_burst_adapter_13_1                   ; soc_design   ;
;          |altera_merlin_master_agent:general_dma_read_master_agent|                                                                     ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:general_dma_read_master_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_master_agent                         ; soc_design   ;
;          |altera_merlin_master_agent:niosii_core_data_master_agent|                                                                     ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:niosii_core_data_master_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_master_agent                         ; soc_design   ;
;          |altera_merlin_master_agent:niosii_core_instruction_master_agent|                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:niosii_core_instruction_master_agent                                                                                                                                                                                                                                                                                         ; altera_merlin_master_agent                         ; soc_design   ;
;          |altera_merlin_master_translator:niosii_core_data_master_translator|                                                           ; 32.0 (32.0)          ; 35.4 (35.4)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_master_translator                    ; soc_design   ;
;          |altera_merlin_master_translator:niosii_core_instruction_master_translator|                                                    ; 16.4 (16.4)          ; 20.3 (20.3)                      ; 4.7 (4.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 31 (31)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator                                                                                                                                                                                                                                                                               ; altera_merlin_master_translator                    ; soc_design   ;
;          |altera_merlin_slave_agent:convolution_slave_avs_s0_agent|                                                                     ; 8.2 (0.6)            ; 8.3 (0.6)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (2)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:convolution_slave_avs_s0_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 7.5 (7.5)            ; 7.8 (7.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:convolution_slave_avs_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                  ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_agent:general_dma_control_port_slave_agent|                                                               ; 8.3 (0.9)            ; 10.0 (1.3)                       ; 1.7 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (3)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:general_dma_control_port_slave_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 7.4 (7.4)            ; 8.7 (8.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:general_dma_control_port_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_agent:jtag_avalon_jtag_slave_agent|                                                                       ; 7.7 (0.3)            ; 7.7 (0.5)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (1)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_avalon_jtag_slave_agent                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_avalon_jtag_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                    ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_agent:niosii_core_debug_mem_slave_agent|                                                                  ; 8.5 (0.6)            ; 8.5 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (2)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:niosii_core_debug_mem_slave_agent                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 7.8 (7.8)            ; 7.9 (7.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:niosii_core_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 17.1 (1.7)           ; 17.2 (2.2)                       ; 0.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (4)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 15.1 (15.1)          ; 15.1 (15.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                  ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_agent:sram_s1_agent|                                                                                      ; 8.6 (0.2)            ; 8.6 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (1)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_s1_agent                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_agent:sys_timer_s1_agent|                                                                                 ; 7.7 (0.3)            ; 8.7 (0.3)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (1)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_timer_s1_agent                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 7.3 (7.3)            ; 8.3 (8.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_timer_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                              ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_agent:systemid_control_slave_agent|                                                                       ; 8.2 (0.3)            ; 9.7 (0.5)                        ; 1.6 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (1)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 7.8 (7.8)            ; 9.2 (9.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                    ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_agent:uart_com_avalon_rs232_slave_agent|                                                                  ; 8.5 (0.3)            ; 8.5 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (1)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_com_avalon_rs232_slave_agent                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                          ; soc_design   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_com_avalon_rs232_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                   ; soc_design   ;
;          |altera_merlin_slave_translator:convolution_slave_avs_s0_translator|                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:convolution_slave_avs_s0_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                     ; soc_design   ;
;          |altera_merlin_slave_translator:general_dma_control_port_slave_translator|                                                     ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:general_dma_control_port_slave_translator                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                     ; soc_design   ;
;          |altera_merlin_slave_translator:jtag_avalon_jtag_slave_translator|                                                             ; 8.0 (8.0)            ; 8.5 (8.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                     ; soc_design   ;
;          |altera_merlin_slave_translator:niosii_core_debug_mem_slave_translator|                                                        ; 8.9 (8.9)            ; 11.4 (11.4)                      ; 2.6 (2.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:niosii_core_debug_mem_slave_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                     ; soc_design   ;
;          |altera_merlin_slave_translator:sram_s1_translator|                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_s1_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                     ; soc_design   ;
;          |altera_merlin_slave_translator:sys_timer_s1_translator|                                                                       ; 4.1 (4.1)            ; 4.4 (4.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_timer_s1_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                     ; soc_design   ;
;          |altera_merlin_slave_translator:systemid_control_slave_translator|                                                             ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:systemid_control_slave_translator                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                     ; soc_design   ;
;          |altera_merlin_slave_translator:uart_com_avalon_rs232_slave_translator|                                                        ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_com_avalon_rs232_slave_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                     ; soc_design   ;
;          |altera_merlin_traffic_limiter:niosii_core_data_master_limiter|                                                                ; 13.0 (13.0)          ; 13.2 (13.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_data_master_limiter                                                                                                                                                                                                                                                                                           ; altera_merlin_traffic_limiter                      ; soc_design   ;
;          |altera_merlin_traffic_limiter:niosii_core_instruction_master_limiter|                                                         ; 8.5 (8.5)            ; 8.6 (8.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_instruction_master_limiter                                                                                                                                                                                                                                                                                    ; altera_merlin_traffic_limiter                      ; soc_design   ;
;          |altera_merlin_width_adapter:niosii_core_data_master_to_sdram_s1_cmd_width_adapter|                                            ; 17.8 (17.8)          ; 18.8 (18.8)                      ; 1.4 (1.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 11 (11)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_data_master_to_sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                       ; altera_merlin_width_adapter                        ; soc_design   ;
;          |altera_merlin_width_adapter:niosii_core_instruction_master_to_sdram_s1_cmd_width_adapter|                                     ; 12.9 (12.9)          ; 14.2 (14.2)                      ; 2.2 (2.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 11 (11)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_instruction_master_to_sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                ; altera_merlin_width_adapter                        ; soc_design   ;
;          |altera_merlin_width_adapter:sdram_s1_to_niosii_core_data_master_rsp_width_adapter|                                            ; 9.7 (9.7)            ; 10.2 (10.2)                      ; 0.7 (0.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_to_niosii_core_data_master_rsp_width_adapter                                                                                                                                                                                                                                                                       ; altera_merlin_width_adapter                        ; soc_design   ;
;          |altera_merlin_width_adapter:sdram_s1_to_niosii_core_instruction_master_rsp_width_adapter|                                     ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_to_niosii_core_instruction_master_rsp_width_adapter                                                                                                                                                                                                                                                                ; altera_merlin_width_adapter                        ; soc_design   ;
;          |soc_design_mm_interconnect_0_cmd_demux:cmd_demux|                                                                             ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                        ; soc_design_mm_interconnect_0_cmd_demux             ; soc_design   ;
;          |soc_design_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                     ; 3.8 (3.8)            ; 4.5 (4.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                ; soc_design_mm_interconnect_0_cmd_demux_001         ; soc_design   ;
;          |soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                         ; 15.6 (13.6)          ; 17.6 (15.1)                      ; 2.0 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (47)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                                                    ; soc_design_mm_interconnect_0_cmd_mux_005           ; soc_design   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                       ; altera_merlin_arbitrator                           ; soc_design   ;
;          |soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_006|                                                                         ; 15.7 (12.2)          ; 17.4 (14.4)                      ; 1.8 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (46)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_006                                                                                                                                                                                                                                                                                                    ; soc_design_mm_interconnect_0_cmd_mux_005           ; soc_design   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                       ; altera_merlin_arbitrator                           ; soc_design   ;
;          |soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|                                                                         ; 83.0 (73.0)          ; 93.3 (83.6)                      ; 13.2 (13.5)                                       ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 166 (152)           ; 12 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008                                                                                                                                                                                                                                                                                                    ; soc_design_mm_interconnect_0_cmd_mux_008           ; soc_design   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 9.8 (7.5)            ; 9.8 (7.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                       ; altera_merlin_arbitrator                           ; soc_design   ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                         ; altera_merlin_arb_adder                            ; soc_design   ;
;          |soc_design_mm_interconnect_0_router:router|                                                                                   ; 16.0 (16.0)          ; 15.9 (15.9)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                              ; soc_design_mm_interconnect_0_router                ; soc_design   ;
;          |soc_design_mm_interconnect_0_router_001:router_001|                                                                           ; 5.8 (5.8)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                      ; soc_design_mm_interconnect_0_router_001            ; soc_design   ;
;          |soc_design_mm_interconnect_0_router_012:router_012|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_router_012:router_012                                                                                                                                                                                                                                                                                                      ; soc_design_mm_interconnect_0_router_012            ; soc_design   ;
;          |soc_design_mm_interconnect_0_rsp_demux_005:rsp_demux_005|                                                                     ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_rsp_demux_005:rsp_demux_005                                                                                                                                                                                                                                                                                                ; soc_design_mm_interconnect_0_rsp_demux_005         ; soc_design   ;
;          |soc_design_mm_interconnect_0_rsp_demux_005:rsp_demux_006|                                                                     ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_rsp_demux_005:rsp_demux_006                                                                                                                                                                                                                                                                                                ; soc_design_mm_interconnect_0_rsp_demux_005         ; soc_design   ;
;          |soc_design_mm_interconnect_0_rsp_demux_008:rsp_demux_008|                                                                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_rsp_demux_008:rsp_demux_008                                                                                                                                                                                                                                                                                                ; soc_design_mm_interconnect_0_rsp_demux_008         ; soc_design   ;
;          |soc_design_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                 ; 48.3 (48.3)          ; 54.0 (54.0)                      ; 6.3 (6.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 110 (110)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                            ; soc_design_mm_interconnect_0_rsp_mux               ; soc_design   ;
;          |soc_design_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                         ; 30.1 (30.1)          ; 31.8 (31.8)                      ; 1.9 (1.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                    ; soc_design_mm_interconnect_0_rsp_mux_001           ; soc_design   ;
;       |soc_design_niosII_core:niosii_core|                                                                                              ; 1057.9 (11.1)        ; 1268.1 (11.5)                    ; 231.4 (0.4)                                       ; 21.3 (0.1)                       ; 0.0 (0.0)            ; 1548 (2)            ; 1790 (44)                 ; 0 (0)         ; 64256             ; 13    ; 3          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core                                                                                                                                                                                                                                                                                                                                                                     ; soc_design_niosII_core                             ; soc_design   ;
;          |soc_design_niosII_core_cpu:cpu|                                                                                               ; 1046.8 (928.9)       ; 1256.6 (1087.2)                  ; 231.0 (177.6)                                     ; 21.2 (19.4)                      ; 0.0 (0.0)            ; 1546 (1371)         ; 1746 (1472)               ; 0 (0)         ; 64256             ; 13    ; 3          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu                                                                                                                                                                                                                                                                                                                                      ; soc_design_niosII_core_cpu                         ; soc_design   ;
;             |soc_design_niosII_core_cpu_bht_module:soc_design_niosII_core_cpu_bht|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_bht_module:soc_design_niosII_core_cpu_bht                                                                                                                                                                                                                                                                 ; soc_design_niosII_core_cpu_bht_module              ; soc_design   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_bht_module:soc_design_niosII_core_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; altsyncram                                         ; work         ;
;                   |altsyncram_pdj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_bht_module:soc_design_niosII_core_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated                                                                                                                                                                                                        ; altsyncram_pdj1                                    ; work         ;
;             |soc_design_niosII_core_cpu_dc_data_module:soc_design_niosII_core_cpu_dc_data|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_data_module:soc_design_niosII_core_cpu_dc_data                                                                                                                                                                                                                                                         ; soc_design_niosII_core_cpu_dc_data_module          ; soc_design   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_data_module:soc_design_niosII_core_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                         ; work         ;
;                   |altsyncram_4kl1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_data_module:soc_design_niosII_core_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated                                                                                                                                                                                                ; altsyncram_4kl1                                    ; work         ;
;             |soc_design_niosII_core_cpu_dc_tag_module:soc_design_niosII_core_cpu_dc_tag|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_tag_module:soc_design_niosII_core_cpu_dc_tag                                                                                                                                                                                                                                                           ; soc_design_niosII_core_cpu_dc_tag_module           ; soc_design   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_tag_module:soc_design_niosII_core_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                         ; work         ;
;                   |altsyncram_jpi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_tag_module:soc_design_niosII_core_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_jpi1:auto_generated                                                                                                                                                                                                  ; altsyncram_jpi1                                    ; work         ;
;             |soc_design_niosII_core_cpu_dc_victim_module:soc_design_niosII_core_cpu_dc_victim|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_victim_module:soc_design_niosII_core_cpu_dc_victim                                                                                                                                                                                                                                                     ; soc_design_niosII_core_cpu_dc_victim_module        ; soc_design   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_victim_module:soc_design_niosII_core_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                         ; work         ;
;                   |altsyncram_baj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_victim_module:soc_design_niosII_core_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                            ; altsyncram_baj1                                    ; work         ;
;             |soc_design_niosII_core_cpu_ic_data_module:soc_design_niosII_core_cpu_ic_data|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_ic_data_module:soc_design_niosII_core_cpu_ic_data                                                                                                                                                                                                                                                         ; soc_design_niosII_core_cpu_ic_data_module          ; soc_design   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_ic_data_module:soc_design_niosII_core_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                         ; work         ;
;                   |altsyncram_spj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_ic_data_module:soc_design_niosII_core_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                ; altsyncram_spj1                                    ; work         ;
;             |soc_design_niosII_core_cpu_ic_tag_module:soc_design_niosII_core_cpu_ic_tag|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2944              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_ic_tag_module:soc_design_niosII_core_cpu_ic_tag                                                                                                                                                                                                                                                           ; soc_design_niosII_core_cpu_ic_tag_module           ; soc_design   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2944              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_ic_tag_module:soc_design_niosII_core_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                         ; work         ;
;                   |altsyncram_qgj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2944              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_ic_tag_module:soc_design_niosII_core_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_qgj1:auto_generated                                                                                                                                                                                                  ; altsyncram_qgj1                                    ; work         ;
;             |soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell                                                                                                                                                                                                                                                        ; soc_design_niosII_core_cpu_mult_cell               ; soc_design   ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                     ; altera_mult_add                                    ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated                                                                                                                                                                                 ; altera_mult_add_37p2                               ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                                ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                            ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                     ; altera_mult_add                                    ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated                                                                                                                                                                                 ; altera_mult_add_37p2                               ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                                ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                            ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                     ; altera_mult_add                                    ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated                                                                                                                                                                                 ; altera_mult_add_37p2                               ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                                ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                            ; work         ;
;             |soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|                                             ; 117.8 (29.2)         ; 169.4 (30.7)                     ; 53.4 (1.9)                                        ; 1.8 (0.4)                        ; 0.0 (0.0)            ; 175 (8)             ; 274 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci                                                                                                                                                                                                                                                        ; soc_design_niosII_core_cpu_nios2_oci               ; soc_design   ;
;                |soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|                      ; 37.2 (0.0)           ; 69.2 (0.0)                       ; 33.0 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper                                                                                                                                                      ; soc_design_niosII_core_cpu_debug_slave_wrapper     ; soc_design   ;
;                   |sld_virtual_jtag_basic:soc_design_niosII_core_cpu_debug_slave_phy|                                                   ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:soc_design_niosII_core_cpu_debug_slave_phy                                                                                    ; sld_virtual_jtag_basic                             ; work         ;
;                   |soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|                     ; 4.0 (4.0)            ; 23.3 (21.8)                      ; 19.3 (17.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk                                                      ; soc_design_niosII_core_cpu_debug_slave_sysclk      ; soc_design   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                            ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                            ; work         ;
;                   |soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|                           ; 31.3 (30.2)          ; 44.2 (42.4)                      ; 13.8 (13.2)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck                                                            ; soc_design_niosII_core_cpu_debug_slave_tck         ; soc_design   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                            ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                            ; work         ;
;                |soc_design_niosII_core_cpu_nios2_avalon_reg:the_soc_design_niosII_core_cpu_nios2_avalon_reg|                            ; 5.6 (5.6)            ; 5.9 (5.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_avalon_reg:the_soc_design_niosII_core_cpu_nios2_avalon_reg                                                                                                                                                            ; soc_design_niosII_core_cpu_nios2_avalon_reg        ; soc_design   ;
;                |soc_design_niosII_core_cpu_nios2_oci_break:the_soc_design_niosII_core_cpu_nios2_oci_break|                              ; 0.6 (0.6)            ; 13.8 (13.8)                      ; 13.2 (13.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_oci_break:the_soc_design_niosII_core_cpu_nios2_oci_break                                                                                                                                                              ; soc_design_niosII_core_cpu_nios2_oci_break         ; soc_design   ;
;                |soc_design_niosII_core_cpu_nios2_oci_debug:the_soc_design_niosII_core_cpu_nios2_oci_debug|                              ; 4.0 (3.4)            ; 6.0 (5.0)                        ; 2.0 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_oci_debug:the_soc_design_niosII_core_cpu_nios2_oci_debug                                                                                                                                                              ; soc_design_niosII_core_cpu_nios2_oci_debug         ; soc_design   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_oci_debug:the_soc_design_niosII_core_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                          ; altera_std_synchronizer                            ; work         ;
;                |soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|                                    ; 41.3 (41.3)          ; 43.8 (43.8)                      ; 3.0 (3.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 82 (82)             ; 51 (51)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem                                                                                                                                                                    ; soc_design_niosII_core_cpu_nios2_ocimem            ; soc_design   ;
;                   |soc_design_niosII_core_cpu_ociram_sp_ram_module:soc_design_niosII_core_cpu_ociram_sp_ram|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|soc_design_niosII_core_cpu_ociram_sp_ram_module:soc_design_niosII_core_cpu_ociram_sp_ram                                                                           ; soc_design_niosII_core_cpu_ociram_sp_ram_module    ; soc_design   ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|soc_design_niosII_core_cpu_ociram_sp_ram_module:soc_design_niosII_core_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                         ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|soc_design_niosII_core_cpu_ociram_sp_ram_module:soc_design_niosII_core_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                    ; work         ;
;             |soc_design_niosII_core_cpu_register_bank_a_module:soc_design_niosII_core_cpu_register_bank_a|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_register_bank_a_module:soc_design_niosII_core_cpu_register_bank_a                                                                                                                                                                                                                                         ; soc_design_niosII_core_cpu_register_bank_a_module  ; soc_design   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_register_bank_a_module:soc_design_niosII_core_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                         ; work         ;
;                   |altsyncram_voi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_register_bank_a_module:soc_design_niosII_core_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                ; altsyncram_voi1                                    ; work         ;
;             |soc_design_niosII_core_cpu_register_bank_b_module:soc_design_niosII_core_cpu_register_bank_b|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_register_bank_b_module:soc_design_niosII_core_cpu_register_bank_b                                                                                                                                                                                                                                         ; soc_design_niosII_core_cpu_register_bank_b_module  ; soc_design   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_register_bank_b_module:soc_design_niosII_core_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                         ; work         ;
;                   |altsyncram_voi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_register_bank_b_module:soc_design_niosII_core_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                ; altsyncram_voi1                                    ; work         ;
;       |soc_design_system_pll:system_pll|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_system_pll:system_pll                                                                                                                                                                                                                                                                                                                                                                       ; soc_design_system_pll                              ; soc_design   ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |chris_proj|soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                               ; altera_pll                                         ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; uart_GND      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_cas_n    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_cke      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_cs_n     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_ras_n    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_we_n     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_clk_clk  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ledr0_ledr    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; uart_TXD      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[12] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[11] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[10] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[9]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[8]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[7]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[6]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[5]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[4]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[3]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[2]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[1]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_addr[0]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_ba[1]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_ba[0]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_dqm[1]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_dqm[0]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; dram_dq[15]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[14]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[13]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[12]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[11]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[10]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[9]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[8]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[7]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[6]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[5]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[4]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[3]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[2]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[1]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; dram_dq[0]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; ref_clk       ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fpga_reset_n  ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; uart_RXD      ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; dram_dq[15]                                                                                                                                      ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[15]                                                                                        ; 0                 ; 0       ;
; dram_dq[14]                                                                                                                                      ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[14]                                                                                        ; 0                 ; 0       ;
; dram_dq[13]                                                                                                                                      ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[13]                                                                                        ; 0                 ; 0       ;
; dram_dq[12]                                                                                                                                      ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[12]                                                                                        ; 0                 ; 0       ;
; dram_dq[11]                                                                                                                                      ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[11]                                                                                        ; 0                 ; 0       ;
; dram_dq[10]                                                                                                                                      ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[10]                                                                                        ; 0                 ; 0       ;
; dram_dq[9]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[9]                                                                                         ; 0                 ; 0       ;
; dram_dq[8]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[8]                                                                                         ; 0                 ; 0       ;
; dram_dq[7]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[7]                                                                                         ; 0                 ; 0       ;
; dram_dq[6]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[6]                                                                                         ; 0                 ; 0       ;
; dram_dq[5]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[5]                                                                                         ; 0                 ; 0       ;
; dram_dq[4]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[4]                                                                                         ; 0                 ; 0       ;
; dram_dq[3]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[3]                                                                                         ; 0                 ; 0       ;
; dram_dq[2]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[2]                                                                                         ; 0                 ; 0       ;
; dram_dq[1]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[1]                                                                                         ; 0                 ; 0       ;
; dram_dq[0]                                                                                                                                       ;                   ;         ;
;      - soc_design:inst|soc_design_SDRAM:sdram|za_data[0]                                                                                         ; 0                 ; 0       ;
; ref_clk                                                                                                                                          ;                   ;         ;
; fpga_reset_n                                                                                                                                     ;                   ;         ;
;      - soc_design:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - soc_design:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - soc_design:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                   ; 1                 ; 0       ;
; uart_RXD                                                                                                                                         ;                   ;         ;
;      - soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|receiving_data~0                       ; 0                 ; 0       ;
;      - soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|data_in_shift_reg[9]~feeder            ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                     ; Location                  ; Fan-Out ; Usage                                                            ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                             ; JTAG_X0_Y4_N3             ; 213     ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                             ; JTAG_X0_Y4_N3             ; 29      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; fpga_reset_n                                                                                                                                                                                                                                                                                                                                                                             ; PIN_P22                   ; 4       ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|BWHK8171_2                                                                                                                                                                                                                                                                                                                                    ; FF_X6_Y2_N16              ; 2       ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[0]                                                                                                                                                                                                                                                                                                                                   ; FF_X6_Y2_N29              ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|BMIN0175[0]                                                                                                                                                                                                                                                   ; FF_X6_Y7_N14              ; 21      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_0                                                                                                                                                                                                                                                                      ; FF_X9_Y4_N35              ; 2       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_1                                                                                                                                                                                                                                                                      ; FF_X9_Y4_N41              ; 2       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_2                                                                                                                                                                                                                                                                      ; FF_X7_Y3_N14              ; 2       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_3                                                                                                                                                                                                                                                                      ; FF_X7_Y2_N56              ; 2       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_4                                                                                                                                                                                                                                                                      ; FF_X7_Y2_N50              ; 2       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_5                                                                                                                                                                                                                                                                      ; FF_X4_Y1_N56              ; 2       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_6                                                                                                                                                                                                                                                                      ; FF_X4_Y1_N50              ; 2       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_7                                                                                                                                                                                                                                                                      ; FF_X1_Y1_N14              ; 23      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|ZNXJ5711_0                                                                                                                                                                                                                                                                      ; LABCELL_X6_Y7_N3          ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|\SQHZ7915:14:AMGP4450_1                                                                                                                                                                                                                                                         ; MLABCELL_X9_Y4_N33        ; 2       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|HENC6638~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X1_Y4_N39         ; 13      ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[0]~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X1_Y4_N27         ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X1_Y4_N21         ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y4_N24         ; 1       ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X6_Y2_N15         ; 5       ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X1_Y4_N36         ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X1_Y4_N18         ; 12      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                 ; FF_X4_Y2_N56              ; 67      ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                                    ; LABCELL_X2_Y4_N6          ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                      ; LABCELL_X2_Y5_N24         ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                         ; LABCELL_X5_Y2_N24         ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                         ; LABCELL_X1_Y6_N9          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                        ; LABCELL_X1_Y6_N54         ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                                                           ; LABCELL_X2_Y6_N33         ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~1                                            ; LABCELL_X1_Y4_N3          ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                              ; LABCELL_X2_Y4_N54         ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                  ; LABCELL_X1_Y6_N12         ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~8                                                  ; LABCELL_X1_Y6_N27         ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]~2                                    ; LABCELL_X1_Y4_N54         ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~1                               ; LABCELL_X1_Y4_N57         ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                      ; FF_X1_Y4_N47              ; 15      ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                     ; FF_X2_Y4_N59              ; 12      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                      ; FF_X1_Y6_N41              ; 41      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                      ; FF_X1_Y3_N8               ; 63      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                               ; LABCELL_X2_Y4_N33         ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                     ; FF_X2_Y2_N14              ; 46      ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                   ; LABCELL_X5_Y2_N48         ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                       ; FF_X26_Y17_N29            ; 83      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                        ; FF_X26_Y17_N17            ; 1721    ; Async. clear, Async. load, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|flush_fifo                                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y23_N39       ; 51      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|length[14]~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X19_Y25_N12       ; 26      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|p1_control~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y25_N15       ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|p1_length~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X16_Y25_N39       ; 62      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|p1_readaddress~1                                                                                                                                                                                                                                                                                                                      ; LABCELL_X25_Y25_N0        ; 40      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|p1_writeaddress~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X19_Y27_N0        ; 41      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|readaddress[24]~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X17_Y25_N48       ; 39      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|reset_n                                                                                                                                                                                                                                                                                                                               ; FF_X19_Y29_N26            ; 238     ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|estimated_wraddress[2]~1                                                                                                                                                                                                                                    ; LABCELL_X20_Y23_N21       ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|rdaddress[0]~8                                                                                                                                                                                                                                              ; LABCELL_X21_Y22_N36       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|wraddress[7]~0                                                                                                                                                                                                                                              ; LABCELL_X17_Y21_N21       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|write_collision                                                                                                                                                                                                                                             ; LABCELL_X20_Y21_N12       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|writeaddress[11]~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X19_Y25_N39       ; 40      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_General_DMA:general_dma|writelength[13]~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X16_Y23_N18       ; 31      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                         ; MLABCELL_X18_Y14_N54      ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                   ; MLABCELL_X9_Y7_N27        ; 22      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                 ; MLABCELL_X9_Y7_N42        ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                         ; LABCELL_X5_Y4_N9          ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|fifo_rd~1                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X18_Y15_N39      ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|fifo_wr                                                                                                                                                                                                                                                                                                                                             ; FF_X20_Y22_N26            ; 15      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|ien_AE~0                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X20_Y22_N0        ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|r_val~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X17_Y15_N48       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|read_0                                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N56            ; 16      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                                      ; LABCELL_X12_Y9_N18        ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                      ; LABCELL_X20_Y22_N3        ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_JTAG:jtag|wr_rfifo                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X12_Y9_N21        ; 14      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|Equal0~3                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X23_Y7_N57       ; 14      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X19_Y3_N48        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X20_Y4_N45        ; 46      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|m_addr[10]~0                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X18_Y3_N48       ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                 ; FF_X18_Y4_N50             ; 4       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.000010000~DUPLICATE                                                                                                                                                                                                                                                                                                                       ; FF_X18_Y4_N49             ; 18      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|m_state.001000000~DUPLICATE                                                                                                                                                                                                                                                                                                                       ; FF_X17_Y3_N4              ; 19      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X19_Y0_N22     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X19_Y0_N5      ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X25_Y0_N5      ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X25_Y0_N22     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X29_Y0_N56     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y0_N45     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y0_N62     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y0_N79     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X16_Y0_N62     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X16_Y0_N45     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X18_Y0_N56     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X19_Y0_N56     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X19_Y0_N39     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X22_Y0_N39     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X29_Y0_N39     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X24_Y0_N56     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                         ; MLABCELL_X23_Y17_N15      ; 47      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SDRAM:sdram|soc_design_SDRAM_input_efifo_module:the_soc_design_SDRAM_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                         ; MLABCELL_X23_Y17_N27      ; 45      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SRAM:sram|altsyncram:the_altsyncram|altsyncram_qhi1:auto_generated|decode_7la:decode3|w_anode817w[2]~0                                                                                                                                                                                                                                                        ; LABCELL_X24_Y22_N27       ; 32      ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SRAM:sram|altsyncram:the_altsyncram|altsyncram_qhi1:auto_generated|decode_7la:decode3|w_anode830w[2]~0                                                                                                                                                                                                                                                        ; LABCELL_X24_Y22_N3        ; 32      ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_SRAM:sram|altsyncram:the_altsyncram|altsyncram_qhi1:auto_generated|decode_7la:decode3|w_anode838w[2]~0                                                                                                                                                                                                                                                        ; LABCELL_X24_Y22_N0        ; 16      ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_Sys_Timer:sys_timer|always0~0                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y23_N39      ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_rs232_counters:RS232_In_Counters|baud_counter[6]~0                                                                                                                                                                                                                          ; LABCELL_X31_Y14_N42       ; 11      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                                                            ; LABCELL_X31_Y15_N21       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                                                                ; LABCELL_X31_Y16_N36       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                                                         ; MLABCELL_X28_Y18_N57      ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|rd_ptr_lsb~1                                                                                                                                                                       ; LABCELL_X31_Y16_N45       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|comb~1                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y16_N27       ; 14      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|data_in_shift_reg[2]~0                                                                                                                                                                                                                                                                ; LABCELL_X29_Y14_N36       ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_rs232_counters:RS232_Out_Counters|baud_counter[3]~0                                                                                                                                                                                                                           ; MLABCELL_X28_Y14_N30      ; 10      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                                                             ; LABCELL_X16_Y18_N45       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                                                                 ; MLABCELL_X28_Y17_N21      ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                                                          ; MLABCELL_X28_Y17_N18      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|rd_ptr_lsb~0                                                                                                                                                                        ; LABCELL_X10_Y20_N54       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|comb~0                                                                                                                                                                                                                                                                                  ; MLABCELL_X28_Y17_N57      ; 14      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|data_out_shift_reg[1]~2                                                                                                                                                                                                                                                                 ; LABCELL_X10_Y20_N27       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|readdata[22]~0                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y20_N6       ; 19      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_UART_COM:uart_com|write_interrupt_en~0                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y20_N57      ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:convolution_slave_avs_s0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                   ; LABCELL_X21_Y26_N9        ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:convolution_slave_avs_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                 ; FF_X21_Y26_N20            ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:general_dma_control_port_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                         ; LABCELL_X24_Y23_N57       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                     ; LABCELL_X19_Y20_N21       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:niosii_core_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                            ; LABCELL_X26_Y22_N39       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                      ; MLABCELL_X28_Y21_N9       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                     ; LABCELL_X26_Y14_N48       ; 6       ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y19_N36      ; 21      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y19_N57      ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                   ; LABCELL_X24_Y16_N57       ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                   ; LABCELL_X21_Y19_N21       ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                   ; LABCELL_X21_Y19_N33       ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                   ; MLABCELL_X23_Y18_N21      ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                   ; LABCELL_X24_Y18_N57       ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                 ; FF_X21_Y19_N29            ; 24      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                 ; FF_X21_Y19_N17            ; 23      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                 ; FF_X21_Y19_N14            ; 23      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                 ; FF_X21_Y19_N26            ; 23      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                 ; FF_X21_Y19_N8             ; 23      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                 ; FF_X21_Y19_N11            ; 23      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                                                                               ; LABCELL_X21_Y19_N54       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                      ; MLABCELL_X28_Y21_N27      ; 25      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                ; LABCELL_X25_Y21_N27       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_timer_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                           ; LABCELL_X20_Y28_N15       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:systemid_control_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                 ; MLABCELL_X23_Y23_N15      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_com_avalon_rs232_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                            ; LABCELL_X32_Y25_N6        ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                     ; MLABCELL_X23_Y28_N57      ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:convolution_slave_avs_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                      ; LABCELL_X14_Y25_N45       ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                               ; MLABCELL_X28_Y27_N33      ; 33      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:general_dma_control_port_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                ; LABCELL_X25_Y27_N27       ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                       ; LABCELL_X20_Y22_N9        ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:jtag_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                        ; LABCELL_X25_Y22_N57       ; 24      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; LABCELL_X25_Y24_N6        ; 49      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:niosii_core_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                   ; LABCELL_X26_Y22_N48       ; 41      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                     ; LABCELL_X26_Y21_N51       ; 30      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|always10~0                                                                                                                                                                             ; LABCELL_X20_Y17_N21       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                      ; LABCELL_X24_Y21_N57       ; 73      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                          ; FF_X24_Y21_N29            ; 69      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                  ; FF_X24_Y17_N32            ; 11      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                      ; LABCELL_X25_Y30_N3        ; 47      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                       ; LABCELL_X24_Y22_N9        ; 54      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                 ; MLABCELL_X23_Y29_N57      ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sys_timer_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                  ; MLABCELL_X23_Y29_N45      ; 31      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                       ; MLABCELL_X28_Y27_N6       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:systemid_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                        ; LABCELL_X24_Y27_N51       ; 27      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; MLABCELL_X28_Y29_N0       ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]                                                                                                                                             ; FF_X31_Y25_N59            ; 22      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:uart_com_avalon_rs232_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                   ; LABCELL_X29_Y25_N9        ; 25      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:general_dma_read_master_agent|av_readdatavalid~0                                                                                                                                                                                                                                               ; LABCELL_X25_Y21_N36       ; 6       ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|address_register[22]~0                                                                                                                                                                                                                                 ; LABCELL_X29_Y28_N54       ; 37      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_data_master_translator|burstcount_register_lint~0                                                                                                                                                                                                                             ; LABCELL_X29_Y28_N57       ; 34      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:niosii_core_instruction_master_translator|always4~0                                                                                                                                                                                                                                       ; MLABCELL_X23_Y25_N30      ; 43      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:convolution_slave_avs_s0_agent|comb~0                                                                                                                                                                                                                                                           ; LABCELL_X20_Y26_N15       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:general_dma_control_port_slave_agent|comb~0                                                                                                                                                                                                                                                     ; LABCELL_X25_Y27_N57       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_avalon_jtag_slave_agent|comb~0                                                                                                                                                                                                                                                             ; MLABCELL_X18_Y22_N51      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:niosii_core_debug_mem_slave_agent|comb~0                                                                                                                                                                                                                                                        ; LABCELL_X26_Y22_N21       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_s1_agent|comb~0                                                                                                                                                                                                                                                                            ; LABCELL_X25_Y21_N12       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_timer_s1_agent|comb~0                                                                                                                                                                                                                                                                       ; LABCELL_X20_Y28_N45       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:systemid_control_slave_agent|comb~0                                                                                                                                                                                                                                                             ; MLABCELL_X23_Y23_N3       ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_com_avalon_rs232_slave_agent|comb~0                                                                                                                                                                                                                                                        ; LABCELL_X32_Y25_N24       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_data_master_limiter|pending_response_count[3]~0                                                                                                                                                                                                                                 ; MLABCELL_X28_Y29_N54      ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                              ; MLABCELL_X28_Y28_N36      ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_instruction_master_limiter|pending_response_count[3]~0                                                                                                                                                                                                                          ; LABCELL_X26_Y23_N36       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:niosii_core_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                       ; MLABCELL_X23_Y25_N45      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_data_master_to_sdram_s1_cmd_width_adapter|data_reg[9]~0                                                                                                                                                                                                                           ; LABCELL_X25_Y20_N51       ; 47      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_data_master_to_sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                 ; FF_X25_Y20_N44            ; 75      ; Clock enable, Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_instruction_master_to_sdram_s1_cmd_width_adapter|address_reg~0                                                                                                                                                                                                                    ; LABCELL_X25_Y23_N39       ; 28      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:niosii_core_instruction_master_to_sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                          ; FF_X26_Y24_N14            ; 43      ; Clock enable, Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_to_niosii_core_data_master_rsp_width_adapter|always10~0                                                                                                                                                                                                                              ; LABCELL_X31_Y19_N33       ; 32      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                   ; LABCELL_X26_Y26_N36       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                       ; LABCELL_X26_Y26_N12       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                   ; LABCELL_X24_Y30_N0        ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                       ; LABCELL_X24_Y30_N24       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                   ; LABCELL_X25_Y25_N3        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_008:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                                       ; LABCELL_X25_Y25_N45       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_rsp_demux_008:rsp_demux_008|src0_valid~0                                                                                                                                                                                                                                                     ; LABCELL_X25_Y21_N42       ; 18      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_rsp_demux_008:rsp_demux_008|src1_valid~0                                                                                                                                                                                                                                                     ; LABCELL_X25_Y21_N9        ; 18      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|d_read                                                                                                                                                                                                                                                                                                                                ; FF_X25_Y29_N8             ; 55      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|d_writedata[12]~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X29_Y26_N21       ; 33      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y28_N15      ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y28_N30      ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y27_N21       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                             ; FF_X35_Y28_N47            ; 23      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                    ; FF_X36_Y17_N13            ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y27_N57       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_inst_result[5]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X44_Y28_N39       ; 22      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                            ; FF_X42_Y28_N59            ; 37      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                            ; FF_X32_Y28_N20            ; 944     ; Clock enable, Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_pipe_flush_waddr[23]~2                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y28_N57       ; 22      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y28_N39      ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y25_N39       ; 4       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|Add8~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y22_N33       ; 32      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                                    ; LABCELL_X44_Y26_N30       ; 27      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                 ; FF_X45_Y24_N2             ; 41      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                     ; LABCELL_X44_Y25_N18       ; 36      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                ; FF_X48_Y23_N29            ; 24      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                        ; MLABCELL_X45_Y25_N3       ; 41      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                            ; FF_X45_Y29_N50            ; 23      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_src2[7]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y23_N12       ; 14      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X37_Y28_N42      ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|Equal313~0                                                                                                                                                                                                                                                                                             ; MLABCELL_X49_Y25_N36      ; 40      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                              ; MLABCELL_X45_Y25_N36      ; 201     ; Clock enable, Read enable, Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y27_N30       ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                           ; MLABCELL_X45_Y27_N42      ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|M_ctrl_dc_index_nowb_inv                                                                                                                                                                                                                                                                               ; FF_X32_Y26_N44            ; 33      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                               ; LABCELL_X32_Y27_N24       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|dc_data_wr_port_en~0                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y29_N6        ; 2       ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|dc_tag_wr_port_en~0                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y29_N3        ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                       ; LABCELL_X29_Y27_N42       ; 4       ; Clock enable, Read enable                                        ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                      ; LABCELL_X32_Y15_N39       ; 1527    ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                     ; FF_X31_Y20_N22            ; 7       ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y29_N18       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                  ; LABCELL_X47_Y30_N51       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y26_N12       ; 10      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                            ; MLABCELL_X45_Y26_N6       ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|address[8]                                                                                                                                                                                                               ; FF_X14_Y20_N41            ; 33      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:soc_design_niosII_core_cpu_debug_slave_phy|virtual_state_uir                                    ; LABCELL_X1_Y9_N39         ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|jxuir                  ; FF_X7_Y12_N31             ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X7_Y16_N12        ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X7_Y12_N54        ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; MLABCELL_X9_Y16_N15       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X7_Y12_N12        ; 36      ; Clock enable, Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_sysclk:the_soc_design_niosII_core_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X7_Y12_N2              ; 39      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[10]~10                    ; LABCELL_X2_Y9_N9          ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[10]~9                     ; LABCELL_X1_Y9_N45         ; 13      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[29]~19                    ; LABCELL_X1_Y9_N24         ; 18      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[29]~21                    ; LABCELL_X1_Y9_N54         ; 16      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[36]~15                    ; LABCELL_X1_Y9_N0          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_avalon_reg:the_soc_design_niosII_core_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                              ; LABCELL_X14_Y20_N9        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_oci_break:the_soc_design_niosII_core_cpu_nios2_oci_break|break_readreg[16]~0                                                                                                            ; LABCELL_X7_Y12_N39        ; 33      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_oci_break:the_soc_design_niosII_core_cpu_nios2_oci_break|break_readreg[16]~1                                                                                                            ; LABCELL_X7_Y13_N27        ; 32      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                         ; MLABCELL_X9_Y16_N9        ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|MonDReg[25]~8                                                                                                                        ; LABCELL_X2_Y9_N33         ; 19      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|ociram_reset_req                                                                                                                     ; LABCELL_X17_Y20_N33       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                       ; LABCELL_X14_Y20_N0        ; 2       ; Read enable, Write enable                                        ; no     ; --                   ; --               ; --                        ;
; soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 3977    ; Clock                                                            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 3977    ; Global Clock         ; GCLK3            ; --                        ;
; soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 1       ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; soc_design:inst|altera_reset_controller:rst_controller|r_sync_rst                                                   ; 1721    ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 ; 1528    ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|A_mem_stall                       ; 944     ;
+---------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                 ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; soc_design:inst|soc_design_General_DMA:general_dma|soc_design_General_DMA_fifo_module:the_soc_design_General_DMA_fifo_module|soc_design_General_DMA_fifo_module_fifo_ram_module:soc_design_General_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_jm02:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0          ; None                ; M10K_X22_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_r:the_soc_design_JTAG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                ; M10K_X11_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; soc_design:inst|soc_design_JTAG:jtag|soc_design_JTAG_scfifo_w:the_soc_design_JTAG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                ; M10K_X11_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; soc_design:inst|soc_design_SRAM:sram|altsyncram:the_altsyncram|altsyncram_qhi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                         ; AUTO ; Single Port      ; Single Clock ; 20480        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 655360 ; 20480                       ; 32                          ; --                          ; --                          ; 655360              ; 80          ; 0          ; soc_design_SRAM.hex ; M10K_X38_Y14_N0, M10K_X38_Y12_N0, M10K_X38_Y13_N0, M10K_X11_Y21_N0, M10K_X30_Y23_N0, M10K_X22_Y8_N0, M10K_X38_Y21_N0, M10K_X3_Y21_N0, M10K_X38_Y22_N0, M10K_X46_Y20_N0, M10K_X38_Y17_N0, M10K_X51_Y21_N0, M10K_X46_Y14_N0, M10K_X38_Y16_N0, M10K_X22_Y16_N0, M10K_X22_Y19_N0, M10K_X22_Y14_N0, M10K_X3_Y14_N0, M10K_X11_Y10_N0, M10K_X30_Y20_N0, M10K_X38_Y18_N0, M10K_X30_Y17_N0, M10K_X22_Y23_N0, M10K_X22_Y20_N0, M10K_X11_Y19_N0, M10K_X46_Y21_N0, M10K_X46_Y11_N0, M10K_X22_Y11_N0, M10K_X46_Y23_N0, M10K_X46_Y22_N0, M10K_X30_Y13_N0, M10K_X38_Y11_N0, M10K_X51_Y14_N0, M10K_X51_Y15_N0, M10K_X22_Y10_N0, M10K_X30_Y24_N0, M10K_X22_Y26_N0, M10K_X22_Y27_N0, M10K_X11_Y24_N0, M10K_X30_Y28_N0, M10K_X11_Y22_N0, M10K_X3_Y22_N0, M10K_X22_Y22_N0, M10K_X3_Y20_N0, M10K_X11_Y20_N0, M10K_X22_Y24_N0, M10K_X22_Y25_N0, M10K_X38_Y27_N0, M10K_X30_Y25_N0, M10K_X38_Y9_N0, M10K_X46_Y16_N0, M10K_X30_Y10_N0, M10K_X38_Y19_N0, M10K_X38_Y20_N0, M10K_X46_Y19_N0, M10K_X38_Y10_N0, M10K_X3_Y19_N0, M10K_X30_Y18_N0, M10K_X30_Y12_N0, M10K_X11_Y25_N0, M10K_X30_Y19_N0, M10K_X30_Y22_N0, M10K_X30_Y21_N0, M10K_X46_Y28_N0, M10K_X38_Y23_N0, M10K_X22_Y13_N0, M10K_X22_Y12_N0, M10K_X30_Y26_N0, M10K_X3_Y18_N0, M10K_X11_Y18_N0, M10K_X46_Y12_N0, M10K_X30_Y16_N0, M10K_X11_Y23_N0, M10K_X30_Y11_N0, M10K_X46_Y15_N0, M10K_X38_Y15_N0, M10K_X46_Y13_N0, M10K_X22_Y17_N0, M10K_X22_Y15_N0, M10K_X11_Y16_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_in_deserializer:RS232_In_Deserializer|altera_up_sync_fifo:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|altsyncram_t0i1:FIFOram|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1           ; 0          ; None                ; M10K_X30_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; soc_design:inst|soc_design_UART_COM:uart_com|altera_up_rs232_out_serializer:RS232_Out_Serializer|altera_up_sync_fifo:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_q9a1:auto_generated|a_dpfifo_d1a1:dpfifo|altsyncram_t0i1:FIFOram|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1           ; 0          ; None                ; M10K_X22_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0          ; None                ; M10K_X30_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_bht_module:soc_design_niosII_core_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0          ; None                ; M10K_X46_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_data_module:soc_design_niosII_core_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None                ; M10K_X38_Y29_N0, M10K_X38_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_tag_module:soc_design_niosII_core_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_jpi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 18           ; 64           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 1152   ; 64                          ; 18                          ; 64                          ; 18                          ; 1152                ; 1           ; 0          ; None                ; M10K_X30_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_dc_victim_module:soc_design_niosII_core_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0          ; None                ; M10K_X30_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_ic_data_module:soc_design_niosII_core_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0          ; None                ; M10K_X51_Y24_N0, M10K_X46_Y24_N0, M10K_X51_Y26_N0, M10K_X46_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_ic_tag_module:soc_design_niosII_core_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_qgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944   ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1           ; 0          ; None                ; M10K_X46_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|soc_design_niosII_core_cpu_ociram_sp_ram_module:soc_design_niosII_core_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; None                ; M10K_X11_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_register_bank_a_module:soc_design_niosII_core_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                ; M10K_X46_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_register_bank_b_module:soc_design_niosII_core_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                ; M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                               ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X33_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X33_Y27_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_mult_cell:the_soc_design_niosII_core_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X33_Y25_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 12,018 / 140,056 ( 9 % ) ;
; C12 interconnects            ; 233 / 6,048 ( 4 % )      ;
; C2 interconnects             ; 4,210 / 54,648 ( 8 % )   ;
; C4 interconnects             ; 2,535 / 25,920 ( 10 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )           ;
; Direct links                 ; 882 / 140,056 ( < 1 % )  ;
; Global clocks                ; 2 / 16 ( 13 % )          ;
; Local interconnects          ; 2,175 / 36,960 ( 6 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 372 / 5,984 ( 6 % )      ;
; R14/C12 interconnect drivers ; 499 / 9,504 ( 5 % )      ;
; R3 interconnects             ; 5,333 / 60,192 ( 9 % )   ;
; R6 interconnects             ; 8,089 / 127,072 ( 6 % )  ;
; Spine clocks                 ; 5 / 120 ( 4 % )          ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )        ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 37           ; 45           ; 45           ; 0            ; 0            ; 49        ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 49        ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 12           ; 4            ; 4            ; 49           ; 49           ; 0         ; 4            ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 0         ; 49           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; uart_GND            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_cas_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_cke            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_cs_n           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_ras_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_we_n           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_clk_clk        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ledr0_ledr          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; uart_TXD            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_addr[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_ba[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_ba[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dqm[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dqm[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; dram_dq[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ref_clk             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; fpga_reset_n        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; uart_RXD            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Parallel x8         ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                       ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                        ; Destination Clock(s)                                                   ; Delay Added in ns ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 504.1             ;
; altera_reserved_tck                                                    ; altera_reserved_tck                                                    ; 242.8             ;
; altera_reserved_tck,I/O                                                ; altera_reserved_tck                                                    ; 19.0              ;
+------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                               ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                      ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[7]  ; 1.508             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                      ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[7]  ; 1.506             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                     ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[7]  ; 1.489             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[16]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[15] ; 1.172             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[35]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[34] ; 1.167             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                ; 1.144             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[0]                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[0]                                                                                                                                                                                                                                                                                           ; 1.140             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[3]                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[1]                                                                                                                                                                                                                                                                                           ; 1.137             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[2]                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[0]                                                                                                                                                                                                                                                                                           ; 1.136             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[1]                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[3]                                                                                                                                                                                                                                                                                           ; 1.136             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                           ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.135             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                                                                                       ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.133             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                              ; 1.123             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                               ; 1.119             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                               ; 1.118             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[7]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[6]  ; 1.117             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                                ; 1.113             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                     ; 1.108             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                     ; 1.094             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                               ; 1.090             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                ; 1.090             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                               ; 1.086             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                              ; 1.076             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                     ; 1.066             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                              ; 1.061             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                              ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                     ; 1.053             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                              ; 1.046             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[29]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[28] ; 1.044             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[20]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[19] ; 1.039             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[27]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[26] ; 1.039             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[30]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[29] ; 1.039             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                ; 1.036             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[34]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[33] ; 1.035             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[28]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[27] ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                ; 1.024             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[24]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[23] ; 1.024             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[21]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[20] ; 1.023             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[17]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[16] ; 1.023             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                               ; 1.023             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                 ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.021             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                     ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                           ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.021             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                        ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.021             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                      ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.021             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                               ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.021             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                               ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                               ; 1.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                ; 1.021             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                ; 1.018             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                        ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                                  ; 1.015             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                     ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                               ; 1.009             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                ; 1.002             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[2]                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[1]                                                                                                                                                                                                                                                                                           ; 1.001             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                ; 1.000             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[0]  ; 0.994             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[3]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[2]  ; 0.994             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                                     ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                               ; 0.993             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                     ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                               ; 0.993             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                ; 0.991             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[5]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[4]  ; 0.988             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[11]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[10] ; 0.988             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[13]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[12] ; 0.988             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[9]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[8]  ; 0.988             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[12]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[11] ; 0.979             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[14]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[13] ; 0.979             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[10]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[9]  ; 0.979             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[2]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[1]  ; 0.978             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[4]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[3]  ; 0.978             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[6]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[5]  ; 0.978             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                ; 0.974             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                           ; 0.967             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[4]                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[2]                                                                                                                                                                                                                                                                                           ; 0.961             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]               ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                       ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                       ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                ; 0.948             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[37]                                                       ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[36] ; 0.947             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[0]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[0]  ; 0.942             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                              ; 0.936             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                                    ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                               ; 0.935             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                ; 0.933             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                ; 0.933             ;
; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                                        ; soc_design:inst|soc_design_JTAG:jtag|alt_jtag_atlantic:soc_design_JTAG_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                  ; 0.918             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                ; 0.900             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                     ; 0.883             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                ; 0.881             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                     ; 0.869             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                       ; 0.858             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|i_read                                                                                                                                                                                                                                                                                                                                                                ; soc_design:inst|soc_design_mm_interconnect_0:mm_interconnect_0|soc_design_mm_interconnect_0_cmd_mux_005:cmd_mux_005|packet_in_progress                                                                                                                                                                                                                             ; 0.849             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                                ; 0.840             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                       ; 0.837             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                              ; 0.831             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_oci_break:the_soc_design_niosII_core_cpu_nios2_oci_break|break_readreg[6]                                                                                                                                               ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[7]  ; 0.814             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_nios2_ocimem:the_soc_design_niosII_core_cpu_nios2_ocimem|MonDReg[6]                                                                                                                                                           ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[7]  ; 0.814             ;
; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[8]                                                        ; soc_design:inst|soc_design_niosII_core:niosii_core|soc_design_niosII_core_cpu:cpu|soc_design_niosII_core_cpu_nios2_oci:the_soc_design_niosII_core_cpu_nios2_oci|soc_design_niosII_core_cpu_debug_slave_wrapper:the_soc_design_niosII_core_cpu_debug_slave_wrapper|soc_design_niosII_core_cpu_debug_slave_tck:the_soc_design_niosII_core_cpu_debug_slave_tck|sr[7]  ; 0.814             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                                                                                      ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[2]                                                                                                                                                                                                                                                                                           ; 0.796             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                               ; 0.792             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                     ; 0.788             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                    ; 0.780             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "chris_proj"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 4121 fanout uses global clock CLKCTRL_G3
    Info (11162): soc_design:inst|soc_design_system_pll:system_pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical AMGP4450_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_1]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_2]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_3]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_4]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_5]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_6]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_7]
        Info (332166): set_disable_timing [get_cells -hierarchical ZNXJ5711_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'chris_proj.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|system_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 10 -duty_cycle 50.00 -name {inst|system_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {inst|system_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -duty_cycle 50.00 -name {inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {inst|system_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -phase 297.00 -duty_cycle 50.00 -name {inst|system_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {inst|system_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Warning (332049): Ignored create_generated_clock at chris_proj.sdc(61): Incorrect assignment for clock.  Source node: inst|system_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] already has a clock(s) assigned to it.  Use the -add option to assign multiple clocks to this node.  Clock was not created or updated. File: /home/chris/FPGA/chris/chris_proj.sdc Line: 61
    Info (332050): create_generated_clock -source {inst|system_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 10 -duty_cycle 50.00 -name fraction_clock {inst|system_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} File: /home/chris/FPGA/chris/chris_proj.sdc Line: 61
Warning (332049): Ignored create_generated_clock at chris_proj.sdc(62): Incorrect assignment for clock.  Source node: inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk already has a clock(s) assigned to it.  Use the -add option to assign multiple clocks to this node.  Clock was not created or updated. File: /home/chris/FPGA/chris/chris_proj.sdc Line: 62
    Info (332050): create_generated_clock -source {inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -duty_cycle 50.00 -name system_pll_outclk0_clk {inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} File: /home/chris/FPGA/chris/chris_proj.sdc Line: 62
Warning (332049): Ignored create_generated_clock at chris_proj.sdc(63): Incorrect assignment for clock.  Source node: inst|system_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk already has a clock(s) assigned to it.  Use the -add option to assign multiple clocks to this node.  Clock was not created or updated. File: /home/chris/FPGA/chris/chris_proj.sdc Line: 63
    Info (332050): create_generated_clock -source {inst|system_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -phase 297.00 -duty_cycle 50.00 -name dram_clk_clk {inst|system_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} File: /home/chris/FPGA/chris/chris_proj.sdc Line: 63
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: '/home/chris/FPGA/chris/db/ip/soc_design/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '/home/chris/FPGA/chris/db/ip/soc_design/submodules/soc_design_niosII_core_cpu.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|system_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst|system_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst|system_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):    2.000 inst|system_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 inst|system_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   10.000 inst|system_pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000      ref_clk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 26 registers into blocks of type Block RAM
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 50 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X33_Y23 to location X43_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:21
Info (11888): Total time spent on timing analysis during the Fitter is 15.12 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:28
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/chris/FPGA/chris/output_files/chris_proj.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 2481 megabytes
    Info: Processing ended: Thu Jul 20 11:01:08 2017
    Info: Elapsed time: 00:01:55
    Info: Total CPU time (on all processors): 00:03:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/chris/FPGA/chris/output_files/chris_proj.fit.smsg.


