# VHDL_TP2

- [Desenvolvedores](https://github.com/rfspereir/VHDL_TP2#desenvolvedores)
- [Introdução](https://github.com/rfspereir/VHDL_TP2#introdu%C3%A7%C3%A3o)

## Desenvolvedores:
- Alexandre Magno Araújo | [alexandmag](https://github.com/alexandmag)
- Milleny Teixeira de Souza  | [millenyteixeira](https://github.com/millenyteixeira)
- Rafael Felipe Silva Pereira | [rfspereir](https://github.com/rfspereir)

## Introdução:
Projeto em desenvolvimento como Trabalho apresentado como parte da avaliação da disciplina de Sistemas Reconfiguráveis do Curso de Engenharia de Computação da PUC-Minas, sobre orientação do professor Antonio Hamilton Magalhães.

Este projeto utiliza a plataforma Quartus II e linguagem VHDL para desenvolver três entidades distintas:

- Banco de Registradores | [reg_bank](https://github.com/rfspereir/VHDL_TP2/tree/main/reg_bank)
- Stack | [stack](https://github.com/rfspereir/VHDL_TP2/tree/main/stack)
- Contador síncrono módulo 2048 | [prog_cnt](https://github.com/rfspereir/VHDL_TP2/tree/main/prog_cnt)
