// Copyright (C) Australian Semiconductor Technology Company (ASTC). 2015.
// All Rights Reserved.
//
// This is unpublished proprietary source code of the Australian Semiconductor
// Technology Company (ASTC). The copyright notice does not evidence any actual
// or intended publication of such source code.

// Do not edit this file. It is generated from the PFRH850 model description.

#ifndef PFRH850_BASE_HPP
#define PFRH850_BASE_HPP

#include <systemc>
#include <tlm.h>
#include "NSMVG4SSV01.h"
#include "NSMVG4PEV01.h"
#if 0 //arai20171018
#include <vworks/genesis.hpp>
#include <vworks/components/tlm_stubs.hpp>
#include "licensing.hpp"
#include "BACKWARD_DECODER.h"
#include "AXISTB.h"
#include "AXISS_E2.h"
#include "rh850_typedefs.hpp"
#include "AHB2AHB.h"
#include "AHB_UIMPL.h"
#include "AHG.h"
#include "ANDGate.h"
#include "APB_UIMPL.h"
#include "APG.h"
#include "AXI2AHB.h"
#include "BIST/bist.h"
#include "BusConnector.h"
#include "BusSlaveAdapter.h"
#include "DCRB.hpp"
#include "DNF.h"
#include "ECC/ecc.h"
#include "ECC_CMNU.h"
#include "ECC_COMMON/ECCCom.h"
#include "ECC_DATAFLASH.h"
#include "ECC_UEAB/ECCUEAB.h"
#include "ECM/ecm.h"
#include "FCLA.h"
#include "Inverter.h"
#include "NSMVRAMZEROINGV01.h"
#include "NSMVREGV01.h"
#include "NSMVSWD0PCADV01.h"
#include "ORGate.h"
#include "OSCI2DCDR.h"
#include "OTS/ots.h"
#include "RLIN3/rlin3.h"
#include "SARAD/sarad.h"
#include "SCDS/scds.h"
#include "bosch_gtm.hpp"
#include "sc_CCC_IOPORTS.h"
#include "sc_CSIH.h"
#include "sc_DMA.h"
#include "sc_DTSMerge.h"
#include "sc_DTSSel.h"
#include "sc_ECMPEM.h"
#include "sc_ECON.h"
#include "sc_ETNA.h"
#include "sc_HSUSRT.h"
#include "sc_ModeMonitor.h"
#include "sc_PIC.h"
#include "sc_PMM.h"
#include "sc_RSENT.h"
#include "sc_SINT.h"
#include "sc_STDOUT.h"
#include "sc_STM.h"
#include "sc_SWDT.h"
#include "sc_splitter.hpp"
#include "sc_wdta.h"
#include "vc_SYSCTL_D5EDv1.hpp"
#endif//arai20171018

class PFRH850_base : public sc_core::sc_module
{
#if 1 //arai20171018
public:
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RESETZ_sig;

    virtual ~PFRH850_base();

protected:
    PFRH850_base(sc_core::sc_module_name name, NSMVG4SSV01& G4SS, const char * pMapFileName);
    virtual void reset_ports();
    virtual void reset_registers();
#else //arai20171018
public:
    // Instances
    sc_STDOUT STDOUT1;
    sc_STDOUT STDOUT2;
    ASTCBusSlaveAdapter STDOUT1_BUS;
    ASTCBusSlaveAdapter STDOUT2_BUS;
    AHG AHG0;
    AHB2AHB AHB2AHB0;
    OSCI2DCDR<32> AHG_OSCI2DCDR0;
    AHG AHG1;
    AHB2AHB AHB2AHB1;
    OSCI2DCDR<32> AHG_OSCI2DCDR1;
    AHG AHG2;
    AHB2AHB AHB2AHB2;
    OSCI2DCDR<32> AHG_OSCI2DCDR2;
    AHG AHG3;
    AHB2AHB AHB2AHB3;
    OSCI2DCDR<32> AHG_OSCI2DCDR3;
    AHG AHG4;
    AHB2AHB AHB2AHB4;
    OSCI2DCDR<32> AHG_OSCI2DCDR4;
    AHB_UIMPL AHB_UIMPL1;
    AHB_UIMPL AHB_UIMPL2;
    AHB_UIMPL AHB_UIMPL3;
    AHB_UIMPL AHB_UIMPL4;
    AHB_UIMPL AHB_UIMPL5;
    AXI2AHB AXI2AHB0;
    APG APG1_0;
    OSCI2DCDR<32> APG_OSCI2DCDR1_0;
    APG APG1_1;
    OSCI2DCDR<32> APG_OSCI2DCDR1_1;
    APG APG2_0;
    OSCI2DCDR<32> APG_OSCI2DCDR2_0;
    APG APG3_0;
    OSCI2DCDR<32> APG_OSCI2DCDR3_0;
    APG APG3_1;
    OSCI2DCDR<32> APG_OSCI2DCDR3_1;
    APG APG4_0;
    OSCI2DCDR<32> APG_OSCI2DCDR4_0;
    APG APG4_1;
    OSCI2DCDR<32> APG_OSCI2DCDR4_1;
    APG APG4_2;
    OSCI2DCDR<32> APG_OSCI2DCDR4_2;
    APG APG5_0;
    OSCI2DCDR<32> APG_OSCI2DCDR5_0;
    APG APG5_1;
    OSCI2DCDR<32> APG_OSCI2DCDR5_1;
    APG APG5_2;
    OSCI2DCDR<32> APG_OSCI2DCDR5_2;
    APG APG5_3;
    OSCI2DCDR<32> APG_OSCI2DCDR5_3;
    APB_UIMPL APB_UIMPL5_1;
    APB_UIMPL APB_UIMPL5_0;
    APB_UIMPL APB_UIMPL4;
    APB_UIMPL APB_UIMPL1;
    APB_UIMPL APB_UIMPL3;
    APB_UIMPL APB_UIMPL2;
    NSMVREGV01 AHB_SPID;
    ECC_CMNU APBECC1;
    ECC_CMNU APBECC2_0;
    ECC_CMNU APBECC2_1;
    ECC_CMNU APBECC3;
    ECC_CMNU APBECC4_0;
    ECC_CMNU APBECC4_1;
    ECC_CMNU APBECC4_2;
    ECC_DATAFLASH ECCDFA;
    ECC_DATAFLASH ECCDFB;
    vc_SYSCTL_D5EDv1 SYSCTL;
    ASTCBusSlaveAdapter SYSCTL_BUS_1;
    ASTCBusSlaveAdapter SYSCTL_BUS_2;
    ASTCBusSlaveAdapter SYSCTL_BUS_3;
    ASTCBusSlaveAdapter SYSCTL_BUS_4;
    ASTCBusSlaveAdapter SYSCTL_BUS_5;
    ASTCBusSlaveAdapter SYSCTL_BUS_6;
    ASTCBusSlaveAdapter SYSCTL_BUS_7;
    ASTCBusSlaveAdapter SYSCTL_BUS_8;
    ASTCBusSlaveAdapter SYSCTL_BUS_9;
    ASTCBusSlaveAdapter SYSCTL_BUS_10;
    ASTCBusSlaveAdapter SYSCTL_BUS_11;
    ASTCBusSlaveAdapter SYSCTL_BUS_12;
    ASTCBusSlaveAdapter SYSCTL_BUS_13;
    ASTCBusSlaveAdapter SYSCTL_BUS_14;
    NSMVRAMZEROINGV01 RAMZEROING_PE1;
    NSMVRAMZEROINGV01 RAMZEROING_PE2;
    NSMVRAMZEROINGV01 RAMZEROING_GRAM;
    NSMVRAMZEROINGV01 RAMZEROING_CSIH0;
    NSMVRAMZEROINGV01 RAMZEROING_CSIH1;
    NSMVRAMZEROINGV01 RAMZEROING_CSIH2;
    NSMVRAMZEROINGV01 RAMZEROING_CSIH3;
    NSMVRAMZEROINGV01 RAMZEROING_GTM00;
    NSMVRAMZEROINGV01 RAMZEROING_GTM01;
    NSMVRAMZEROINGV01 RAMZEROING_DTS;
    sc_CSIH CSIH0;
    ASTCBusSlaveAdapter CSIH0_BUS;
    sc_CSIH CSIH1;
    ASTCBusSlaveAdapter CSIH1_BUS;
    sc_CSIH CSIH2;
    ASTCBusSlaveAdapter CSIH2_BUS;
    sc_CSIH CSIH3;
    ASTCBusSlaveAdapter CSIH3_BUS;
    vworks::models::DCRB DCRB0;
    ASTCBusSlaveAdapter DCRB0_BUS;
    vworks::models::DCRB DCRB1;
    ASTCBusSlaveAdapter DCRB1_BUS;
    vworks::models::DCRB DCRB2;
    ASTCBusSlaveAdapter DCRB2_BUS;
    vworks::models::DCRB DCRB3;
    ASTCBusSlaveAdapter DCRB3_BUS;
    vworks::models::DCRB DCRB4;
    ASTCBusSlaveAdapter DCRB4_BUS;
    vworks::models::DCRB DCRB5;
    ASTCBusSlaveAdapter DCRB5_BUS;
    vworks::models::DCRB DCRB6;
    ASTCBusSlaveAdapter DCRB6_BUS;
    vworks::models::DCRB DCRB7;
    ASTCBusSlaveAdapter DCRB7_BUS;
    sc_wdta WDTA0;
    sc_wdta WDTA1;
    ASTCBusSlaveAdapter WDTA0_BUS;
    sc_DMA_P1xC DMA;
    ASTCBusSlaveAdapter DMA_BUS;
    sc_CCC_IOPORTS IOPORTS;
    ASTCBusSlaveAdapter IOPORTS_BUS;
    sc_PIC PIC;
    ASTCBusSlaveAdapter PIC_BUS;
    sc_SINT SINT;
    ASTCBusSlaveAdapter SINT_BUS;
    sc_splitter_sc_logic mode0_port_splitter;
    sc_splitter_sc_logic mode1_port_splitter;
    sc_splitter_sc_logic flmd0_port_splitter;
    sc_splitter_sc_logic flmd1_port_splitter;
    sc_ModeMonitor ModeMonitor;
    ASTCBusSlaveAdapter ModeMonitor_BUS;
    sc_PMM PMMA0;
    ASTCBusSlaveAdapter PMMA0_BUS;
    sc_PMM PMMA1;
    ASTCBusSlaveAdapter PMMA1_BUS;
    sc_PMM PMMA2;
    ASTCBusSlaveAdapter PMMA2_BUS;
    sc_PMM PMMA3;
    ASTCBusSlaveAdapter PMMA3_BUS;
    sc_ECON ECON0;
    ASTCBusSlaveAdapter ECON0_BUS;
    sc_ECON ECON1;
    ASTCBusSlaveAdapter ECON1_BUS;
    sc_RSENT RSENT0;
    ASTCBusSlaveAdapter RSENT0_BUS;
    sc_RSENT RSENT1;
    ASTCBusSlaveAdapter RSENT1_BUS;
    sc_RSENT RSENT2;
    ASTCBusSlaveAdapter RSENT2_BUS;
    sc_RSENT RSENT3;
    ASTCBusSlaveAdapter RSENT3_BUS;
    sc_RSENT RSENT4;
    ASTCBusSlaveAdapter RSENT4_BUS;
    sc_RSENT RSENT5;
    ASTCBusSlaveAdapter RSENT5_BUS;
    sc_RSENT RSENT6;
    ASTCBusSlaveAdapter RSENT6_BUS;
    sc_RSENT RSENT7;
    ASTCBusSlaveAdapter RSENT7_BUS;
    sc_RSENT RSENT8;
    ASTCBusSlaveAdapter RSENT8_BUS;
    sc_RSENT RSENT9;
    ASTCBusSlaveAdapter RSENT9_BUS;
    DNF DNF0;
    DNF DNF1;
    DNF DNF2;
    DNF DNF3;
    DNF DNF4;
    DNF DNF5;
    DNF DNF6;
    DNF DNF7;
    FCLA FCLA0;
    FCLA FCLA1;
    FCLA FCLA2;
    FCLA FCLA3;
    FCLA FCLA4;
    FCLA FCLA5;
    FCLA FCLA6;
    sc_DTSSel DTSSel;
    ASTCBusSlaveAdapter DTSSel_BUS;
    sc_DTSMerge DTSMerge;
    ASTCBusSlaveAdapter DTSMerge_BUS;
    sc_HSUSRT HSUS0;
    ASTCBusSlaveAdapter HSUS0_BUS;
    sc_HSUSRT HSUS1;
    ASTCBusSlaveAdapter HSUS1_BUS;
    sc_HSUSRT HSUS2;
    ASTCBusSlaveAdapter HSUS2_BUS;
    sc_HSUSRT HSUS3;
    ASTCBusSlaveAdapter HSUS3_BUS;
    sc_ETNA ETNA;
    ASTCBusSlaveAdapter ETNA_DMAC_BUS_0;
    ASTCBusSlaveAdapter ETNA_DMAC_BUS_1;
    sc_SWDT SWDT;
    ASTCBusSlaveAdapter SWDT_BUS;
    NSMVSWD0PCADV01 SWD0PCAD;
    Cecm_wp ECM0;
    BusConnector ECM0_BUS_0;
    BusConnector ECM0_BUS_1;
    BusConnector ECM0_BUS_2;
    sc_ECMPEM ECM0PEM;
    ASTCBusSlaveAdapter ECM0PEM_BUS;
    Cecm_wp ECM1;
    BusConnector ECM1_BUS_0;
    BusConnector ECM1_BUS_1;
    BusConnector ECM1_BUS_2;
    sc_ECMPEM ECM1PEM;
    ASTCBusSlaveAdapter ECM1PEM_BUS;
    Cots OTS0;
    BusConnector OTS0_BUS_0;
    Crlin3 RLIN30;
    BusConnector RLIN30_BUS_0;
    Crlin3 RLIN31;
    BusConnector RLIN31_BUS_0;
    Crlin3 RLIN32;
    BusConnector RLIN32_BUS_0;
    Crlin3 RLIN33;
    BusConnector RLIN33_BUS_0;
    Csarad SARAD;
    BusConnector SARAD_BUS_0;
    Cecc ECCCSIH0;
    BusConnector ECCCSIH0_BUS_0;
    Cecc ECCCSIH2;
    BusConnector ECCCSIH2_BUS_0;
    Cecc ECCTTCAN0;
    BusConnector ECCTTCAN0_BUS_0;
    Cecc ECCMCAN1;
    BusConnector ECCMCAN1_BUS_0;
    Cecc ECCCSIH1;
    BusConnector ECCCSIH1_BUS_0;
    Cecc ECCMCAN0;
    BusConnector ECCMCAN0_BUS_0;
    Cecc ECCGTM0;
    BusConnector ECCGTM0_BUS_0;
    Cecc ECCFLX0;
    BusConnector ECCFLX0_BUS_0;
    Cecc ECCFLX0T0;
    BusConnector ECCFLX0T0_BUS_0;
    Cecc ECCFLX0T1;
    BusConnector ECCFLX0T1_BUS_0;
    Cecc ECCFLX1;
    BusConnector ECCFLX1_BUS_0;
    Cecc ECCFLX1T0;
    BusConnector ECCFLX1T0_BUS_0;
    Cecc ECCFLX1T1;
    BusConnector ECCFLX1T1_BUS_0;
    Cecc ECCCSIH3;
    BusConnector ECCCSIH3_BUS_0;
    Cecc ECCMCAN2;
    BusConnector ECCMCAN2_BUS_0;
    Cecc ECCGTM1;
    BusConnector ECCGTM1_BUS_0;
    Cecc ECCGTM2;
    BusConnector ECCGTM2_BUS_0;
    Cecc ECCGTM3;
    BusConnector ECCGTM3_BUS_0;
    Cscds SCDS;
    BusConnector SCDS_BUS_0;
    ECCCom ECCICD_PE1;
    ECCCom ECCICD_PE2;
    ECCCom ECCICT_PE1;
    ECCCom ECCICT_PE2;
    ECCCom ECCCFB_V2Ca;
    ECCCom ECCCFB_PE1;
    ECCCom ECCCFB_PE2;
    ECCCom ECCGRAM_V2G;
    ECCCom ECCGRAM_PE1;
    ECCCom ECCGRAM_PE2;
    ECCCom ECCGRAM_X2G;
    ECCCom ECCLRAM_PE1;
    ECCCom ECCLRAM_PE2;
    ECCUEAB ECCUEAB_CFB;
    ECCUEAB ECCUEAB_GRAM;
    Cbist BIST;
    BusConnector BIST_BUS_0;
    ANDGate_bool_sc_logic ecmterroz;
    ANDGate_bool_bool ecmterroutz_AND_Gate;
    ANDGate_bool_bool ecmtresz;
    ORGate_bool_bool ecmterrin2_common;
    ORGate_bool_bool ecmterrin3_common;
    ORGate_bool_bool ecmterrin4_common;
    ORGate_bool_bool ecmterrin8_common;
    ORGate_bool_bool ecmterrin9_common;
    ORGate_bool_bool ecmterrin11_common;
    ORGate_bool_bool ecmterrin12_common;
    ORGate_bool_bool ecmterrin17_common;
    ORGate_bool_bool ecmterrin19_common;
    ORGate_bool_bool ecmterrin20_common;
    ORGate_bool_bool ecmterrin21_common;
    ORGate_bool_bool ecmterrin22_common;
    ORGate_bool_bool ecmterrin23_common;
    ORGate_bool_bool ecmterrin24_common;
    ORGate_bool_bool ecmterrin25_common;
    ORGate_bool_bool ecmterrin28_common;
    ORGate_bool_bool ecmterrin29_common;
    ORGate_bool_bool ecmterrin36_common;
    ORGate_bool_bool ecmterrin37_common;
    ORGate_bool_bool ecmterrin49_common;
    ORGate_bool_bool ecmterrin52_common;
    ORGate_bool_bool ecmterrin53_common;
    ORGate_bool_bool ecmterrin54_common;
    ORGate_bool_bool ecmterrin55_common;
    ORGate_bool_bool ecmterrin56_common;
    ORGate_bool_bool ecmterrin57_common;
    ORGate_bool_bool ecmterrin67_common;
    ORGate_bool_bool ecmterrin75_common;
    ORGate_bool_bool ecmterrin76_common;
    ORGate_bool_bool ecmterrin82_common;
    ORGate_bool_bool ecmterrin84_common;
    ORGate_bool_bool ecmterrin10_common;
    ORGate_bool_bool ecmterrin18_ecm0;
    ORGate_bool_bool ecmterrin18_ecm1;
    Inverter_bool CLMA0TRESZInverter;
    Inverter_bool CLMA1TRESZInverter;
    Inverter_bool CLMA2TRESZInverter;
    Inverter_bool CLMA3TRESZInverter;
    Inverter_bool CLMA4TRESZInverter;
    Inverter_bool CLMA5TRESZInverter;
    ANDGate_bool_bool zero_ack_gtm;
    ANDGate_bool_bool zero_ack_csih;
    ORGate_sc_logic_bool ADTRG_LOGIC_BOOL0;
    ORGate_bool_sc_logic ADTRG_BOOL_LOGIC0;
    ORGate_sc_logic_bool ADTRG_LOGIC_BOOL1;
    ORGate_bool_sc_logic ADTRG_BOOL_LOGIC1;
    sc_splitter_bool INT_AD_splitter00;
    ORGate_bool_sc_logic INT_AD_OR00;
    sc_splitter_bool INT_AD_splitter01;
    ORGate_bool_sc_logic INT_AD_OR01;
    sc_splitter_bool INT_AD_splitter02;
    ORGate_bool_sc_logic INT_AD_OR02;
    sc_splitter_bool INT_AD_splitter03;
    ORGate_bool_sc_logic INT_AD_OR03;
    sc_splitter_bool INT_AD_splitter04;
    ORGate_bool_sc_logic INT_AD_OR04;
    sc_splitter_bool INT_AD_splitter10;
    ORGate_bool_sc_logic INT_AD_OR10;
    sc_splitter_bool INT_AD_splitter11;
    ORGate_bool_sc_logic INT_AD_OR11;
    sc_splitter_bool INT_AD_splitter12;
    ORGate_bool_sc_logic INT_AD_OR12;
    sc_splitter_bool INT_AD_splitter13;
    ORGate_bool_sc_logic INT_AD_OR13;
    sc_splitter_bool INT_AD_splitter14;
    ORGate_bool_sc_logic INT_AD_OR14;
    Inverter_sc_logic HZOUT0_inverter;
    Inverter_sc_logic HZOUT1_inverter;
    Inverter_sc_logic HZOUT2_inverter;
    ORGate_sc_logic_bool ADTRG_OR00;
    ORGate_sc_logic_bool ADTRG_OR01;
    ORGate_sc_logic_bool ADTRG_OR02;
    ORGate_sc_logic_bool ADTRG_OR03;
    ORGate_sc_logic_bool ADTRG_OR04;
    ORGate_sc_logic_bool ADTRG_OR10;
    ORGate_sc_logic_bool ADTRG_OR11;
    ORGate_sc_logic_bool ADTRG_OR12;
    ORGate_sc_logic_bool ADTRG_OR13;
    ORGate_sc_logic_bool ADTRG_OR14;
    Inverter_sc_logic P5_8_CSIH0TMDN_inverter;
    Inverter_sc_logic P0_13_CSIH1TMDN_inverter;
    Inverter_sc_logic P2_10_CSIH2TMDN_inverter;
    Inverter_sc_logic P7_0_CSIH3TMDN_inverter;
    ORGate_bool_sc_logic INT_MPX0_OR;
    ORGate_bool_sc_logic INT_MPX1_OR;
    ORGate_bool_sc_logic CSIH_INTR_BOOL_LOGIC0;
    ORGate_bool_sc_logic CSIH_INTC_BOOL_LOGIC0;
    ORGate_bool_sc_logic CSIH_INTJC_BOOL_LOGIC0;
    ORGate_bool_sc_logic CSIH_INTR_BOOL_LOGIC1;
    ORGate_bool_sc_logic CSIH_INTC_BOOL_LOGIC1;
    ORGate_bool_sc_logic CSIH_INTJC_BOOL_LOGIC1;
    ORGate_bool_sc_logic CSIH_INTR_BOOL_LOGIC2;
    ORGate_bool_sc_logic CSIH_INTC_BOOL_LOGIC2;
    ORGate_bool_sc_logic CSIH_INTJC_BOOL_LOGIC2;
    ORGate_bool_sc_logic CSIH_INTR_BOOL_LOGIC3;
    ORGate_bool_sc_logic CSIH_INTC_BOOL_LOGIC3;
    ORGate_bool_sc_logic CSIH_INTJC_BOOL_LOGIC3;
    ORGate_sc_logic_bool DMAINTOR0;
    sc_splitter_bool DMAINTOR_splitter0;
    ORGate_sc_logic_bool DMAINTOR1;
    sc_splitter_bool DMAINTOR_splitter1;
    ORGate_sc_logic_bool DMAINTOR2;
    sc_splitter_bool DMAINTOR_splitter2;
    ORGate_sc_logic_bool DMAINTOR3;
    sc_splitter_bool DMAINTOR_splitter3;
    ORGate_sc_logic_bool DMAINTOR4;
    sc_splitter_bool DMAINTOR_splitter4;
    ORGate_sc_logic_bool DMAINTOR5;
    sc_splitter_bool DMAINTOR_splitter5;
    ORGate_sc_logic_bool DMAINTOR6;
    sc_splitter_bool DMAINTOR_splitter6;
    ORGate_sc_logic_bool DMAINTOR7;
    sc_splitter_bool DMAINTOR_splitter7;
    ORGate_sc_logic_bool DMAINTOR8;
    sc_splitter_bool DMAINTOR_splitter8;
    ORGate_sc_logic_bool DMAINTOR9;
    sc_splitter_bool DMAINTOR_splitter9;
    ORGate_sc_logic_bool DMAINTOR10;
    sc_splitter_bool DMAINTOR_splitter10;
    ORGate_sc_logic_bool DMAINTOR11;
    sc_splitter_bool DMAINTOR_splitter11;
    ORGate_sc_logic_bool DMAINTOR12;
    sc_splitter_bool DMAINTOR_splitter12;
    ORGate_sc_logic_bool DMAINTOR13;
    sc_splitter_bool DMAINTOR_splitter13;
    ORGate_sc_logic_bool DMAINTOR14;
    sc_splitter_bool DMAINTOR_splitter14;
    ORGate_sc_logic_bool DMAINTOR15;
    sc_splitter_bool DMAINTOR_splitter15;
    ORGate_sc_logic_bool NMI_LOGIC_BOOL;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL0;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL1;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL2;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL3;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL4;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL5;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL6;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL7;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL8;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL9;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL10;
    ORGate_sc_logic_bool INTP_LOGIC_BOOL11;
    sc_splitter_bool INTP_splitters0;
    ORGate_bool_bool INTOR0;
    ORGate_bool_sc_logic DMAOR0;
    sc_splitter_bool INTP_splitters1;
    ORGate_bool_bool INTOR1;
    ORGate_bool_sc_logic DMAOR1;
    sc_splitter_bool INTP_splitters2;
    ORGate_bool_bool INTOR2;
    ORGate_bool_sc_logic DMAOR2;
    sc_splitter_bool INTP_splitters3;
    ORGate_bool_bool INTOR3;
    ORGate_bool_sc_logic DMAOR3;
    sc_splitter_bool INTP_splitters4;
    ORGate_bool_bool INTOR4;
    ORGate_bool_sc_logic DMAOR4;
    sc_splitter_bool INTP_splitters5;
    ORGate_bool_bool INTOR5;
    ORGate_bool_sc_logic DMAOR5;
    sc_splitter_bool INTP_splitters6;
    ORGate_bool_bool INTOR6;
    ORGate_bool_sc_logic DMAOR6;
    sc_splitter_bool INTP_splitters7;
    ORGate_bool_bool INTOR7;
    ORGate_bool_sc_logic DMAOR7;
    sc_splitter_bool INTP_splitters8;
    ORGate_bool_bool INTOR8;
    ORGate_bool_sc_logic DMAOR8;
    sc_splitter_bool INTP_splitters9;
    ORGate_bool_bool INTOR9;
    ORGate_bool_sc_logic DMAOR9;
    sc_splitter_bool INTP_splitters10;
    ORGate_bool_bool INTOR10;
    ORGate_bool_sc_logic DMAOR10;
    sc_splitter_bool INTP_splitters11;
    ORGate_bool_bool INTOR11;
    ORGate_bool_sc_logic DMAOR11;
    sc_splitter_bool WDTATIT_splitter;
    sc_splitter_bool SINT_splitter0;
    sc_splitter_bool SINT_splitter1;
    sc_splitter_bool SINT_splitter2;
    Inverter_bool HINT_Inverter_0;
    Inverter_bool HINT_Inverter_1;
    ORGate_bool_bool hsus_err_irq0;
    ORGate_bool_bool hsus_rx_irq0;
    ORGate_bool_bool hsus_err_irq1;
    ORGate_bool_bool hsus_rx_irq1;
    ORGate_bool_bool hsus_err_irq2;
    ORGate_bool_bool hsus_rx_irq2;
    ORGate_bool_bool hsus_err_irq3;
    ORGate_bool_bool hsus_rx_irq3;
    sc_STM STM0;
    ASTCBusSlaveAdapter STM0_BUS;
    sc_STM STM1;
    ASTCBusSlaveAdapter STM1_BUS;
    bosch_gtm GTM0;
    BusConnector GTM0_BUS;
    sc_splitter_bool GTM_CMP_IRQ_splitter;
    ORGate_bool_sc_logic GTM_CMP_IRQ_converter;
    sc_splitter_bool GTM_BRC_IRQ_splitter;
    ORGate_bool_sc_logic GTM_BRC_IRQ_converter;
    sc_splitter_bool ARU0_IRQ0_splitters;
    ORGate_bool_sc_logic ARU0_IRQ0_converter;
    sc_splitter_bool ARU0_IRQ1_splitters;
    ORGate_bool_sc_logic ARU0_IRQ1_converter;
    sc_splitter_bool MCS0_IRQ0_splitters;
    ORGate_bool_sc_logic MCS0_IRQ0_converter;
    sc_splitter_bool MCS0_IRQ1_splitters;
    ORGate_bool_sc_logic MCS0_IRQ1_converter;
    sc_splitter_bool MCS0_IRQ2_splitters;
    ORGate_bool_sc_logic MCS0_IRQ2_converter;
    sc_splitter_bool MCS0_IRQ3_splitters;
    ORGate_bool_sc_logic MCS0_IRQ3_converter;
    sc_splitter_bool MCS0_IRQ4_splitters;
    ORGate_bool_sc_logic MCS0_IRQ4_converter;
    sc_splitter_bool MCS0_IRQ5_splitters;
    ORGate_bool_sc_logic MCS0_IRQ5_converter;
    sc_splitter_bool MCS0_IRQ6_splitters;
    ORGate_bool_sc_logic MCS0_IRQ6_converter;
    sc_splitter_bool MCS0_IRQ7_splitters;
    ORGate_bool_sc_logic MCS0_IRQ7_converter;
    sc_splitter_bool MCS0_IRQ8_splitters;
    ORGate_bool_sc_logic MCS0_IRQ8_converter;
    sc_splitter_bool MCS1_IRQ0_splitters;
    ORGate_bool_sc_logic MCS1_IRQ0_converter;
    sc_splitter_bool MCS1_IRQ1_splitters;
    ORGate_bool_sc_logic MCS1_IRQ1_converter;
    sc_splitter_bool MCS1_IRQ2_splitters;
    ORGate_bool_sc_logic MCS1_IRQ2_converter;
    sc_splitter_bool MCS1_IRQ3_splitters;
    ORGate_bool_sc_logic MCS1_IRQ3_converter;
    sc_splitter_bool MCS1_IRQ4_splitters;
    ORGate_bool_sc_logic MCS1_IRQ4_converter;
    sc_splitter_bool MCS1_IRQ5_splitters;
    ORGate_bool_sc_logic MCS1_IRQ5_converter;
    sc_splitter_bool TIM0_IRQ_splitters0;
    ORGate_bool_sc_logic TIM0_IRQ_converter0;
    sc_splitter_bool TIM0_IRQ_splitters1;
    ORGate_bool_sc_logic TIM0_IRQ_converter1;
    sc_splitter_bool TIM0_IRQ_splitters2;
    ORGate_bool_sc_logic TIM0_IRQ_converter2;
    sc_splitter_bool TIM0_IRQ_splitters3;
    ORGate_bool_sc_logic TIM0_IRQ_converter3;
    sc_splitter_bool TIM0_IRQ_splitters4;
    ORGate_bool_sc_logic TIM0_IRQ_converter4;
    sc_splitter_bool TIM0_IRQ_splitters5;
    ORGate_bool_sc_logic TIM0_IRQ_converter5;
    sc_splitter_bool TIM0_IRQ_splitters6;
    ORGate_bool_sc_logic TIM0_IRQ_converter6;
    sc_splitter_bool TIM0_IRQ_splitters7;
    ORGate_bool_sc_logic TIM0_IRQ_converter7;
    sc_splitter_bool TIM1_IRQ_splitters0;
    ORGate_bool_sc_logic TIM1_IRQ_converter0;
    sc_splitter_bool TIM1_IRQ_splitters1;
    ORGate_bool_sc_logic TIM1_IRQ_converter1;
    sc_splitter_bool TIM1_IRQ_splitters2;
    ORGate_bool_sc_logic TIM1_IRQ_converter2;
    sc_splitter_bool TIM1_IRQ_splitters3;
    ORGate_bool_sc_logic TIM1_IRQ_converter3;
    sc_splitter_bool TIM1_IRQ_splitters4;
    ORGate_bool_sc_logic TIM1_IRQ_converter4;
    sc_splitter_bool TIM1_IRQ_splitters5;
    ORGate_bool_sc_logic TIM1_IRQ_converter5;
    sc_splitter_bool TIM1_IRQ_splitters6;
    ORGate_bool_sc_logic TIM1_IRQ_converter6;
    sc_splitter_bool TIM1_IRQ_splitters7;
    ORGate_bool_sc_logic TIM1_IRQ_converter7;
    sc_splitter_bool RLIN30_int_r;
    ORGate_bool_sc_logic RLIN_INT_R_OR_CONVERTER_0;
    sc_splitter_bool RLIN30_int_t;
    ORGate_bool_sc_logic RLIN_INT_T_OR_CONVERTER_0;
    sc_splitter_bool RLIN31_int_r;
    ORGate_bool_sc_logic RLIN_INT_R_OR_CONVERTER_1;
    sc_splitter_bool RLIN31_int_t;
    ORGate_bool_sc_logic RLIN_INT_T_OR_CONVERTER_1;
    sc_splitter_bool RLIN32_int_r;
    ORGate_bool_sc_logic RLIN_INT_R_OR_CONVERTER_2;
    sc_splitter_bool RLIN32_int_t;
    ORGate_bool_sc_logic RLIN_INT_T_OR_CONVERTER_2;
    sc_splitter_bool RLIN33_int_r;
    ORGate_bool_sc_logic RLIN_INT_R_OR_CONVERTER_3;
    sc_splitter_bool RLIN33_int_t;
    ORGate_bool_sc_logic RLIN_INT_T_OR_CONVERTER_3;
    sc_splitter_bool rsent0_int_rx_splitter;
    ORGate_bool_sc_logic rsent0_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent1_int_rx_splitter;
    ORGate_bool_sc_logic rsent1_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent2_int_rx_splitter;
    ORGate_bool_sc_logic rsent2_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent3_int_rx_splitter;
    ORGate_bool_sc_logic rsent3_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent4_int_rx_splitter;
    ORGate_bool_sc_logic rsent4_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent5_int_rx_splitter;
    ORGate_bool_sc_logic rsent5_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent6_int_rx_splitter;
    ORGate_bool_sc_logic rsent6_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent7_int_rx_splitter;
    ORGate_bool_sc_logic rsent7_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent8_int_rx_splitter;
    ORGate_bool_sc_logic rsent8_int_rx_bool_to_logic_converter;
    sc_splitter_bool rsent9_int_rx_splitter;
    ORGate_bool_sc_logic rsent9_int_rx_bool_to_logic_converter;
    sc_splitter_bool ATOM0_IRQ_splitters0;
    ORGate_bool_sc_logic ATOM0_IRQ_converter0;
    sc_splitter_bool ATOM0_IRQ_splitters1;
    ORGate_bool_sc_logic ATOM0_IRQ_converter1;
    sc_splitter_bool ATOM0_IRQ_splitters2;
    ORGate_bool_sc_logic ATOM0_IRQ_converter2;
    sc_splitter_bool ATOM0_IRQ_splitters3;
    ORGate_bool_sc_logic ATOM0_IRQ_converter3;
    sc_splitter_bool ATOM0_IRQ_splitters4;
    ORGate_bool_sc_logic ATOM0_IRQ_converter4;
    sc_splitter_bool ATOM0_IRQ_splitters5;
    ORGate_bool_sc_logic ATOM0_IRQ_converter5;
    sc_splitter_bool ATOM0_IRQ_splitters6;
    ORGate_bool_sc_logic ATOM0_IRQ_converter6;
    sc_splitter_bool ATOM0_IRQ_splitters7;
    ORGate_bool_sc_logic ATOM0_IRQ_converter7;
    sc_splitter_bool ATOM1_IRQ_splitters0;
    ORGate_bool_sc_logic ATOM1_IRQ_converter0;
    sc_splitter_bool ATOM1_IRQ_splitters1;
    ORGate_bool_sc_logic ATOM1_IRQ_converter1;
    sc_splitter_bool ATOM1_IRQ_splitters2;
    ORGate_bool_sc_logic ATOM1_IRQ_converter2;
    sc_splitter_bool ATOM1_IRQ_splitters3;
    ORGate_bool_sc_logic ATOM1_IRQ_converter3;
    sc_splitter_bool ATOM1_IRQ_splitters4;
    ORGate_bool_sc_logic ATOM1_IRQ_converter4;
    sc_splitter_bool ATOM1_IRQ_splitters5;
    ORGate_bool_sc_logic ATOM1_IRQ_converter5;
    sc_splitter_bool ATOM1_IRQ_splitters6;
    ORGate_bool_sc_logic ATOM1_IRQ_converter6;
    sc_splitter_bool ATOM1_IRQ_splitters7;
    ORGate_bool_sc_logic ATOM1_IRQ_converter7;
    sc_splitter_bool ATOM2_IRQ_splitters0;
    ORGate_bool_sc_logic ATOM2_IRQ_converter0;
    sc_splitter_bool ATOM2_IRQ_splitters1;
    ORGate_bool_sc_logic ATOM2_IRQ_converter1;
    sc_splitter_bool ATOM2_IRQ_splitters2;
    ORGate_bool_sc_logic ATOM2_IRQ_converter2;
    sc_splitter_bool ATOM2_IRQ_splitters3;
    ORGate_bool_sc_logic ATOM2_IRQ_converter3;
    sc_splitter_bool ATOM2_IRQ_splitters4;
    ORGate_bool_sc_logic ATOM2_IRQ_converter4;
    sc_splitter_bool STM0_IRQ_splitters0;
    ORGate_bool_sc_logic STM0_IRQ_converter0;
    sc_splitter_bool STM0_IRQ_splitters1;
    ORGate_bool_sc_logic STM0_IRQ_converter1;
    sc_splitter_bool STM0_IRQ_splitters2;
    ORGate_bool_sc_logic STM0_IRQ_converter2;
    sc_splitter_bool STM0_IRQ_splitters3;
    ORGate_bool_sc_logic STM0_IRQ_converter3;
    sc_splitter_bool STM0_IRQ_splitters4;
    ORGate_bool_sc_logic STM0_IRQ_converter4;
    sc_splitter_bool STM0_IRQ_splitters5;
    ORGate_bool_sc_logic STM0_IRQ_converter5;
    sc_splitter_bool STM0_IRQ_splitters6;
    ORGate_bool_sc_logic STM0_IRQ_converter6;
    sc_splitter_bool STM0_IRQ_splitters7;
    ORGate_bool_sc_logic STM0_IRQ_converter7;
    sc_splitter_bool STM1_IRQ_splitters0;
    ORGate_bool_sc_logic STM1_IRQ_converter0;
    sc_splitter_bool STM1_IRQ_splitters1;
    ORGate_bool_sc_logic STM1_IRQ_converter1;
    sc_splitter_bool STM1_IRQ_splitters2;
    ORGate_bool_sc_logic STM1_IRQ_converter2;
    sc_splitter_bool STM1_IRQ_splitters3;
    ORGate_bool_sc_logic STM1_IRQ_converter3;
    sc_splitter_bool STM1_IRQ_splitters4;
    ORGate_bool_sc_logic STM1_IRQ_converter4;
    sc_splitter_bool STM1_IRQ_splitters5;
    ORGate_bool_sc_logic STM1_IRQ_converter5;
    sc_splitter_bool STM1_IRQ_splitters6;
    ORGate_bool_sc_logic STM1_IRQ_converter6;
    sc_splitter_bool STM1_IRQ_splitters7;
    ORGate_bool_sc_logic STM1_IRQ_converter7;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL0;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC0;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL1;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC1;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL2;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC2;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL3;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC3;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL4;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC4;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL5;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC5;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL6;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC6;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL7;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC7;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL8;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC8;
    ORGate_sc_logic_bool SENT_RX_LOGIC_BOOL9;
    ORGate_bool_sc_logic SENT_RX_BOOL_LOGIC9;
    sc_splitter_sc_logic rsent0_ts_clear_out_splitter;
    NSMVREGV01 FACI0_B;
    NSMVREGV01 FACI1_B;
    NSMVREGV01 FACI0_C;
    NSMVREGV01 FACI1_C;
    NSMVREGV01 FACI0_D;
    NSMVREGV01 FACI1_D;


    // Connections
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_STDOUT1_BUS_freqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_STDOUT2_BUS_freqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG0_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB0_ahbSFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB0_ahbMFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG1_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB1_ahbSFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB1_ahbMFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG2_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG2_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB2_ahbSFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB2_ahbMFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG3_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG3_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB3_ahbSFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB3_ahbMFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG4_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHG4_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB4_ahbSFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB2AHB4_ahbMFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL1_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL2_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL2_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL3_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL3_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL4_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL4_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AXI2AHB0_axiFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AXI2AHB0_ahbFreqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL5_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_UIMPL5_HCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG1_0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG1_1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG2_0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG3_0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG3_1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG4_0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG4_1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG4_2_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG5_0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG5_1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG5_2_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APG5_3_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APB_UIMPL5_1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APB_UIMPL5_0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APB_UIMPL4_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APB_UIMPL1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APB_UIMPL3_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APB_UIMPL2_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_AHB_SPID_freqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I000SF_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM0_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I010SG_LM0_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I017SG_LM0_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM1_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I017SG_LM1_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM2_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM3_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I012SG_LM3_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM4_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I007SG_LM4_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM5_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM6_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I007SG_LM6_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I004SG_LM7_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I007SG_LM7_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM8_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I012SG_LM8_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM10_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I006SG_LM10_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I003SG_LM11_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I008SG_LM11_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I004SG_LM12_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I011SG_LM12_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I008S_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I023S_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLK_I025S_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> CLK_CPU_sig;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> EXTCLK0O_sig;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> EXTCLK1O_sig;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_ICUMOPWDMD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_WDTAMD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_ADCLKSEL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_SAWDTMD_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PLL0FREQ_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_FLSS0SRUN_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DCRB0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DCRB1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DCRB2_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DCRB3_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DCRB4_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DCRB5_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DCRB6_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DCRB7_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_PCKI_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_OPBT0VALUE_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_OPWDINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_OPWDWS0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_OPWDWS1_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_PCKI_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_OPBT0VALUE_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_OPWDINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_OPWDWS0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_OPWDWS1_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_CLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_35;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_36;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_37;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_38;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_39;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_40;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_41;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_42;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_43;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_44;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_45;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_46;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_47;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_48;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_49;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_50;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_51;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_52;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_53;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_54;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_55;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_56;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_57;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_58;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_59;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_60;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_61;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_62;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_63;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_64;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_65;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_66;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_67;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_68;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_69;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_70;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_71;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_72;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_73;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_74;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_75;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_76;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_77;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_78;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_79;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_80;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_81;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_82;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_83;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_84;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_85;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_86;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_87;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_88;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_89;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_90;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_91;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_92;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_93;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_94;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_95;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_96;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_97;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_98;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_99;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_100;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_101;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_102;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_103;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_104;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_105;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_106;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_107;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_108;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_109;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_110;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_111;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_112;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_113;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_114;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_115;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_116;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_117;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_118;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_119;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_120;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_121;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_122;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_123;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_124;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_125;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_126;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRGMODE_127;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_PIC_CLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_SINT_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ModeMonitor_CLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ModeMonitor_MODE0_mode0_port_splitter_output_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ModeMonitor_MODE1_mode1_port_splitter_output_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ModeMonitor_FLMD0_flmd0_port_splitter_output_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ModeMonitor_FLMD1_flmd1_port_splitter_output_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_MOD0_mode0_port_splitter_output_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_MOD1_mode1_port_splitter_output_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_FLMD0_flmd0_port_splitter_output_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_FLMD1_flmd1_port_splitter_output_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_PCLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TCLR_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_PCLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TCLR_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_CLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_DTSMerge_CLK_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_SWD0PCAD_start_addr_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_cntclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0PEM_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_cntclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1PEM_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RLIN30_clkc_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RLIN31_clkc_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RLIN32_clkc_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RLIN33_clkc_0;
    sc_core::sc_signal<sc_dt::sc_biguint<128>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_tf_wr_0;
    sc_core::sc_signal<sc_dt::sc_biguint<128>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_tf_rd_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_bus_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_pclk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_sys_clk_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_bus_clk_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_BIST_RESETZ_BIST_preset_n_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM0_ecmterroz_ecmterroz_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM1_ecmterroz_ecmterroz_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM0_ecmterroutz_ecmterroutz_AND_Gate_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM1_ecmterroutz_ecmterroutz_AND_Gate_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM0_ecmtresz_ecmtresz_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM1_ecmtresz_ecmtresz_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM0_ecmtnmi_ECON0_ECON1TEIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM0PEM_MSKC_ECM0_ecmterrin92msk_c_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM0PEM_MSKM_ECM0_ecmterrin92msk_m_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_pclkin_resstg1z_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM1_ecmtnmi_ECON1_ECON1TEIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM1PEM_MSKC_ECM1_ecmterrin92msk_c_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECM1PEM_MSKM_ECM1_ecmterrin92msk_m_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_pclkin_resstg1z_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ecmterroz_output_PIC_ERROROUTZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmtresz_output_SYSCTL_ECMTRSTZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin2_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin3_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin4_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin8_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin9_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin11_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin12_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin17_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin19_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin20_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin21_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin22_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin23_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin24_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin25_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin28_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin29_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin36_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin37_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin49_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin52_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin53_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin54_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin55_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin56_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin57_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin67_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin75_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin76_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin82_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin84_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin10_common_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin18_ecm0_output_ECM0_ecmterrin18_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ecmterrin18_ecm1_output_ECM1_ecmterrin18_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_APPRES1Z_I003S_LM3_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_APPRES1Z_I003S_LM4_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_APPRES1Z_I003S_LM6_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_APPRES1Z_I004S_LM7_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_APPRES1Z_I012S_LM8_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_APPRES1Z_I003S_LM9_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA0TRESZ_CLMA0TRESZInverter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> CLMA0TRESZInverter_output_ecmterrin8_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA0TERR_ecmterrin8_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA2TRESZ_CLMA2TRESZInverter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> CLMA2TRESZInverter_output_ecmterrin9_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA2TERR_ecmterrin9_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA3TRESZ_CLMA3TRESZInverter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> CLMA3TRESZInverter_output_ecmterrin10_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA3TERR_ecmterrin10_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA5TRESZ_CLMA5TRESZInverter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> CLMA5TRESZInverter_output_ecmterrin11_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA5TERR_ecmterrin11_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA1TRESZ_CLMA1TRESZInverter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> CLMA1TRESZInverter_output_ecmterrin12_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_CLMA1TERR_ecmterrin12_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA2_FCLATINTR_DNF2_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA2_FCLATINTF_DNF2_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF2_DNFATNFOUT_FCLA2_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF2_DNFATINT_FCLA2_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA2_FCLATINTR_DNF2_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA2_FCLATINTF_DNF2_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF2_DNFATNFOUT_FCLA2_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF2_DNFATINT_FCLA2_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA3_FCLATINTR_DNF3_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA3_FCLATINTF_DNF3_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF3_DNFATNFOUT_FCLA3_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF3_DNFATINT_FCLA3_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA3_FCLATINTR_DNF3_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA3_FCLATINTF_DNF3_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF3_DNFATNFOUT_FCLA3_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF3_DNFATINT_FCLA3_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA4_FCLATINTR_DNF4_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA4_FCLATINTF_DNF4_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF4_DNFATNFOUT_FCLA4_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF4_DNFATINT_FCLA4_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA4_FCLATINTR_DNF4_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA4_FCLATINTF_DNF4_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF4_DNFATNFOUT_FCLA4_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF4_DNFATINT_FCLA4_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTR_DNF5_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTF_DNF5_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATNFOUT_FCLA5_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATINT_FCLA5_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTR_DNF5_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTF_DNF5_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATNFOUT_FCLA5_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATINT_FCLA5_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTR_DNF5_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTF_DNF5_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATNFOUT_FCLA5_FCLATNFSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATINT_FCLA5_FCLATEDSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTR_DNF5_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTF_DNF5_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATNFOUT_FCLA5_FCLATNFSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATINT_FCLA5_FCLATEDSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTR_DNF5_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTF_DNF5_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATNFOUT_FCLA5_FCLATNFSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATINT_FCLA5_FCLATEDSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTR_DNF5_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTF_DNF5_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATNFOUT_FCLA5_FCLATNFSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATINT_FCLA5_FCLATEDSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTR_DNF5_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTF_DNF5_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATNFOUT_FCLA5_FCLATNFSI_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATINT_FCLA5_FCLATEDSI_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTR_DNF5_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATINTF_DNF5_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATNFOUT_FCLA5_FCLATNFSI_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF5_DNFATINT_FCLA5_FCLATEDSI_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA6_FCLATINTR_DNF6_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA6_FCLATINTF_DNF6_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF6_DNFATNFOUT_FCLA6_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF6_DNFATINT_FCLA6_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA6_FCLATINTR_DNF6_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA6_FCLATINTF_DNF6_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF6_DNFATNFOUT_FCLA6_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF6_DNFATINT_FCLA6_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_RESZ_I002S_RAMZEROING_GRAM_rst_rresz_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_MODE_I002S_RAMZEROING_GRAM_zero_mode_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_GRAM_zero_ack_SYSCTL_SYSCTL_RZERO_ACK_I002S_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RAMZEROING_GRAM_clk_ram_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_RESZ_I003S_RAMZEROING_DTS_rst_rresz_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_MODE_I003S_RAMZEROING_DTS_zero_mode_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_DTS_zero_ack_SYSCTL_SYSCTL_RZERO_ACK_I003S_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RAMZEROING_DTS_clk_ram_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_RESZ_LM0_RAMZEROING_PE1_rst_rresz_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_MODE_LM0_RAMZEROING_PE1_zero_mode_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_PE1_zero_ack_SYSCTL_SYSCTL_RZERO_ACK_LM0_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RAMZEROING_PE1_clk_ram_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_RESZ_LM1_RAMZEROING_PE2_rst_rresz_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_MODE_LM1_RAMZEROING_PE2_zero_mode_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_PE2_zero_ack_SYSCTL_SYSCTL_RZERO_ACK_LM1_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RAMZEROING_PE2_clk_ram_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_RESZ_LM2_SYSCTL_SYSCTL_RZERO_ACK_LM2_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_RESZ_LM3_SYSCTL_SYSCTL_RZERO_ACK_LM3_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_RESZ_LM6_SYSCTL_SYSCTL_RZERO_ACK_LM6_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_RZERO_RESZ_LM4_SYSCTL_SYSCTL_RZERO_ACK_LM4_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RAMZEROING_GTM00_clk_ram_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_RAMZEROING_GTM01_clk_ram_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_4;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> connection_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_GTM00_zero_ack_zero_ack_gtm_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_GTM01_zero_ack_zero_ack_gtm_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> zero_ack_gtm_output_SYSCTL_SYSCTL_RZERO_ACK_LM5_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_6;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> connection_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_CSIH0_zero_ack_zero_ack_csih_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_CSIH1_zero_ack_zero_ack_csih_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_CSIH2_zero_ack_zero_ack_csih_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RAMZEROING_CSIH3_zero_ack_zero_ack_csih_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> zero_ack_csih_output_SYSCTL_SYSCTL_RZERO_ACK_LM10_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_SYSCTL_FBIST_START_BIST_start_bist_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> BIST_end_bist_SYSCTL_SYSCTL_FBIST_END_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_ADTRG0_ADTRG_LOGIC_BOOL0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_LOGIC_BOOL0_output_DNF7_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF7_DNFATNFOUT_ADTRG_BOOL_LOGIC0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ADTRG_BOOL_LOGIC0_output_PIC_ADTRG0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_ADTRG1_ADTRG_LOGIC_BOOL1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_LOGIC_BOOL1_output_DNF7_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DNF7_DNFATNFOUT_ADTRG_BOOL_LOGIC1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ADTRG_BOOL_LOGIC1_output_PIC_ADTRG1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ESO0_IOPORTS_ESO0Z_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ESO1_IOPORTS_ESO1Z_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ESO2_IOPORTS_ESO2Z_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD00_INT_AD_splitter00_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD01_INT_AD_splitter01_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD02_INT_AD_splitter02_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD03_INT_AD_splitter03_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD04_INT_AD_splitter04_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD10_INT_AD_splitter10_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD11_INT_AD_splitter11_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD12_INT_AD_splitter12_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD13_INT_AD_splitter13_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_AD14_INT_AD_splitter14_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_RLIN30RXD_IOPORTS_RLIN30RX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_RLIN31RXD_IOPORTS_RLIN31RX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_RLIN32RXD_IOPORTS_RLIN32RX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_RLIN33RXD_IOPORTS_RLIN33RX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_HZOUT0_HZOUT0_inverter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_HZOUT1_HZOUT1_inverter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_HZOUT2_HZOUT2_inverter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT0_ADTRG_OR00_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR00_output_SARAD_AD0SG0TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT0_ADTRG_OR01_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR01_output_SARAD_AD0SG1TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT0_ADTRG_OR02_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR02_output_SARAD_AD0SG2TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT0_ADTRG_OR03_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR03_output_SARAD_AD0SG3TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT0_ADTRG_OR04_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR04_output_SARAD_AD0SG4TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT1_ADTRG_OR10_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR10_output_SARAD_AD1SG0TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT1_ADTRG_OR11_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR11_output_SARAD_AD1SG1TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT1_ADTRG_OR12_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR12_output_SARAD_AD1SG2TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT1_ADTRG_OR13_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR13_output_SARAD_AD1SG3TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_ADCATTOUT1_ADTRG_OR14_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ADTRG_OR14_output_SARAD_AD1SG4TRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH0DCS_CSIH0_DCS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH0RYI_CSIH0_RYI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH0SSIZ_CSIH0_SSI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_RYO_IOPORTS_CSIH0RYO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CS_IOPORTS_CSIH0CSS0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CS_IOPORTS_CSIH0CSS1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CS_IOPORTS_CSIH0CSS2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CS_IOPORTS_CSIH0CSS3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CS_IOPORTS_CSIH0CSS4_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CS_IOPORTS_CSIH0CSS5_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CS_IOPORTS_CSIH0CSS6_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CS_IOPORTS_CSIH0CSS7_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH1DCS_CSIH1_DCS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH1RYI_CSIH1_RYI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH1SSIZ_CSIH1_SSI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_RYO_IOPORTS_CSIH1RYO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CS_IOPORTS_CSIH1CSS0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CS_IOPORTS_CSIH1CSS1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CS_IOPORTS_CSIH1CSS2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CS_IOPORTS_CSIH1CSS3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CS_IOPORTS_CSIH1CSS4_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CS_IOPORTS_CSIH1CSS5_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CS_IOPORTS_CSIH1CSS6_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CS_IOPORTS_CSIH1CSS7_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH2DCS_CSIH2_DCS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH2RYI_CSIH2_RYI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH2SSIZ_CSIH2_SSI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_RYO_IOPORTS_CSIH2RYO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CS_IOPORTS_CSIH2CSS0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CS_IOPORTS_CSIH2CSS1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CS_IOPORTS_CSIH2CSS2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CS_IOPORTS_CSIH2CSS3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CS_IOPORTS_CSIH2CSS4_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CS_IOPORTS_CSIH2CSS5_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CS_IOPORTS_CSIH2CSS6_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CS_IOPORTS_CSIH2CSS7_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH3DCS_CSIH3_DCS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH3RYI_CSIH3_RYI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_CSIH3SSIZ_CSIH3_SSI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_RYO_IOPORTS_CSIH3RYO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CS_IOPORTS_CSIH3CSS0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CS_IOPORTS_CSIH3CSS1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CS_IOPORTS_CSIH3CSS2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CS_IOPORTS_CSIH3CSS3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CS_IOPORTS_CSIH3CSS4_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CS_IOPORTS_CSIH3CSS5_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CS_IOPORTS_CSIH3CSS6_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CS_IOPORTS_CSIH3CSS7_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SSO_IOPORTS_P2_13_CSIH0SSO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_35;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_36;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_37;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_8_CSIH0TMDN_inverter_output_IOPORTS_P5_8_CSIH0TMDN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_38;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_13_CSIH1TMDN_inverter_output_IOPORTS_P0_13_CSIH1TMDN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_39;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_10_CSIH2TMDN_inverter_output_IOPORTS_P2_10_CSIH2TMDN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_40;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_0_CSIH3TMDN_inverter_output_IOPORTS_P7_0_CSIH3TMDN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_41;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_ADPE0_ecmterrin84_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_ADPE1_ecmterrin84_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_MPX0_INT_MPX0_OR_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SARAD_INT_MPX1_INT_MPX1_OR_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> INT_MPX0_OR_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> INT_MPX1_OR_output_DMA_DMACTRG_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_42;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_43;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_44;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTR_BOOL_LOGIC0_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTC_BOOL_LOGIC0_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTJC_BOOL_LOGIC0_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_TXFL_PMMA0_TXFL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_RXFL_PMMA0_RXFL_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> CSIH0_RXDATA_PMMA0_RXDATA_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> PMMA0_TXDATA_CSIH0_TXDATA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_TXWR_CSIH0_TXWR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_RXRD_CSIH0_RXRD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_PWR_CSIH0_PWR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_45;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_46;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_47;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTR_BOOL_LOGIC1_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTC_BOOL_LOGIC1_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTJC_BOOL_LOGIC1_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_TXFL_PMMA1_TXFL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_RXFL_PMMA1_RXFL_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> CSIH1_RXDATA_PMMA1_RXDATA_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> PMMA1_TXDATA_CSIH1_TXDATA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_TXWR_CSIH1_TXWR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_RXRD_CSIH1_RXRD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_PWR_CSIH1_PWR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_48;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_49;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_50;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTR_BOOL_LOGIC2_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTC_BOOL_LOGIC2_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTJC_BOOL_LOGIC2_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_TXFL_PMMA2_TXFL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_RXFL_PMMA2_RXFL_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> CSIH2_RXDATA_PMMA2_RXDATA_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> PMMA2_TXDATA_CSIH2_TXDATA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_TXWR_CSIH2_TXWR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_RXRD_CSIH2_RXRD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_PWR_CSIH2_PWR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_51;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_52;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_53;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTR_BOOL_LOGIC3_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTC_BOOL_LOGIC3_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH_INTJC_BOOL_LOGIC3_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_TXFL_PMMA3_TXFL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_RXFL_PMMA3_RXFL_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> CSIH3_RXDATA_PMMA3_RXDATA_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> PMMA3_TXDATA_CSIH3_TXDATA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_TXWR_CSIH3_TXWR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_RXRD_CSIH3_RXRD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_PWR_CSIH3_PWR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> OTS0_otabe_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_PE1_dederrout_sys_ECCUEAB_CFB_dederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_PE1_sederrout_sys_ECCUEAB_CFB_sederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_PE1_aperrout_sys_ECCUEAB_CFB_apeerrin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_PE1_addressout_sys_ECCUEAB_CFB_addressin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_PE2_dederrout_sys_ECCUEAB_CFB_dederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_PE2_sederrout_sys_ECCUEAB_CFB_sederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_PE2_aperrout_sys_ECCUEAB_CFB_apeerrin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_PE2_addressout_sys_ECCUEAB_CFB_addressin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_V2Ca_dederrout_sys_ECCUEAB_CFB_dederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_V2Ca_sederrout_sys_ECCUEAB_CFB_sederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_V2Ca_aperrout_sys_ECCUEAB_CFB_apeerrin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> ECCCFB_V2Ca_addressout_sys_ECCUEAB_CFB_addressin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE1_adederrout_sys_ECCUEAB_GRAM_adederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE1_asederrout_sys_ECCUEAB_GRAM_asederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE1_dederrout_sys_ECCUEAB_GRAM_dederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE1_sederrout_sys_ECCUEAB_GRAM_sederrin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE1_addressout_sys_ECCUEAB_GRAM_addressin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE2_adederrout_sys_ECCUEAB_GRAM_adederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE2_asederrout_sys_ECCUEAB_GRAM_asederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE2_dederrout_sys_ECCUEAB_GRAM_dederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE2_sederrout_sys_ECCUEAB_GRAM_sederrin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_PE2_addressout_sys_ECCUEAB_GRAM_addressin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_V2G_adederrout_sys_ECCUEAB_GRAM_adederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_V2G_asederrout_sys_ECCUEAB_GRAM_asederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_V2G_dederrout_sys_ECCUEAB_GRAM_dederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_V2G_sederrout_sys_ECCUEAB_GRAM_sederrin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_V2G_addressout_sys_ECCUEAB_GRAM_addressin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_X2G_adederrout_sys_ECCUEAB_GRAM_adederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_X2G_asederrout_sys_ECCUEAB_GRAM_asederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_X2G_dederrout_sys_ECCUEAB_GRAM_dederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_X2G_sederrout_sys_ECCUEAB_GRAM_sederrin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> ECCGRAM_X2G_addressout_sys_ECCUEAB_GRAM_addressin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCLRAM_PE1_dederrout_ECM0_ecmterrin16_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCLRAM_PE1_sederrout_ECM0_ecmterrin48_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCLRAM_PE1_errovfout_ECM0_ecmterrin32_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCICD_PE1_dederrout_ecmterrin18_ecm0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCICD_PE1_sederrout_ecmterrin18_ecm0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCICT_PE1_dederrout_ecmterrin18_ecm0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCICT_PE1_sederrout_ecmterrin18_ecm0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCLRAM_PE2_dederrout_ECM1_ecmterrin16_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCLRAM_PE2_sederrout_ECM1_ecmterrin48_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCLRAM_PE2_errovfout_ECM1_ecmterrin32_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCICD_PE2_dederrout_ecmterrin18_ecm1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCICD_PE2_sederrout_ecmterrin18_ecm1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCICT_PE2_dederrout_ecmterrin18_ecm1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCICT_PE2_sederrout_ecmterrin18_ecm1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCDFA_eccded_ecmterrin20_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCDFB_eccded_ecmterrin20_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCDFA_eccovf_ecmterrin36_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCDFB_eccovf_ecmterrin36_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCDFA_eccsed_ecmterrin52_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCDFB_eccsed_ecmterrin52_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC1_dederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC2_0_dederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC2_1_dederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC3_dederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_0_dederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_1_dederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_2_dederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC1_adederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC2_0_adederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC2_1_adederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC3_adederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_0_adederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_1_adederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_2_adederrout_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC1_sederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC2_0_sederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC2_1_sederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC3_sederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_0_sederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_1_sederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_2_sederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC1_asederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC2_0_asederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC2_1_asederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC3_asederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_0_asederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_1_asederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APBECC4_2_asederrout_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_CFB_dederrout_ecmterrin19_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_CFB_apeerrout_ecmterrin19_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_CFB_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_CFB_sederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_GRAM_adederrout_ecmterrin17_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_GRAM_dederrout_ecmterrin17_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_GRAM_asederrout_ecmterrin49_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_GRAM_sederrout_ecmterrin49_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCUEAB_GRAM_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCSIH0_ec7tie2_ecmterrin21_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCSIH1_ec7tie2_ecmterrin21_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCSIH2_ec7tie2_ecmterrin21_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCSIH0_ec7tie1_ecmterrin53_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCSIH1_ec7tie1_ecmterrin53_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCSIH2_ec7tie1_ecmterrin53_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCSIH3_ec7tie2_ecmterrin21_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCCSIH3_ec7tie1_ecmterrin53_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCTTCAN0_ec7tie2_ecmterrin22_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCMCAN0_ec7tie2_ecmterrin22_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCTTCAN0_ec7tie1_ecmterrin54_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCMCAN0_ec7tie1_ecmterrin54_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCMCAN1_ec7tie2_ecmterrin22_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCMCAN2_ec7tie2_ecmterrin22_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCMCAN1_ec7tie1_ecmterrin54_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCMCAN2_ec7tie1_ecmterrin54_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX0_ec7tie2_ecmterrin24_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX0T0_ec7tie2_ecmterrin24_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX0T1_ec7tie2_ecmterrin24_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX1_ec7tie2_ecmterrin24_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX1T0_ec7tie2_ecmterrin24_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX1T1_ec7tie2_ecmterrin24_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX0_ec7tie1_ecmterrin56_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX0T0_ec7tie1_ecmterrin56_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX0T1_ec7tie1_ecmterrin56_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX1_ec7tie1_ecmterrin56_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX1T0_ec7tie1_ecmterrin56_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCFLX1T1_ec7tie1_ecmterrin56_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGTM0_ec7tie2_ecmterrin25_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGTM0_ec7tie1_ecmterrin57_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGTM1_ec7tie2_ecmterrin25_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGTM2_ec7tie2_ecmterrin25_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGTM3_ec7tie2_ecmterrin25_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGTM1_ec7tie1_ecmterrin57_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGTM2_ec7tie1_ecmterrin57_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ECCGTM3_ec7tie1_ecmterrin57_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHG0_INTAHB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHG1_INTAHB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHG2_INTAHB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHG3_INTAHB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHG4_INTAHB_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG1_0_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG1_1_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG2_0_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG3_0_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG3_1_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG4_0_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG4_1_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG4_2_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG5_0_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG5_1_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG5_2_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APG5_3_INTAPB_ecmterrin67_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APB_UIMPL5_1_INTAPB_ecmterrin75_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APB_UIMPL5_0_INTAPB_ecmterrin75_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APB_UIMPL4_INTAPB_ecmterrin75_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APB_UIMPL1_INTAPB_ecmterrin75_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APB_UIMPL3_INTAPB_ecmterrin75_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> APB_UIMPL2_INTAPB_ecmterrin75_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHB_UIMPL1_INTAHB_ecmterrin76_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHB_UIMPL2_INTAHB_ecmterrin76_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHB_UIMPL3_INTAHB_ecmterrin76_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHB_UIMPL4_INTAHB_ecmterrin76_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> AHB_UIMPL5_INTAHB_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR0_output_DMAINTOR_splitter0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR1_output_DMAINTOR_splitter1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR2_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR2_output_DMAINTOR_splitter2_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR3_output_DMAINTOR_splitter3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR4_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR4_output_DMAINTOR_splitter4_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR5_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR5_output_DMAINTOR_splitter5_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR6_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR6_output_DMAINTOR_splitter6_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR7_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR7_output_DMAINTOR_splitter7_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR8_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR8_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR8_output_DMAINTOR_splitter8_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR9_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR9_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR9_output_DMAINTOR_splitter9_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR10_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR10_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR10_output_DMAINTOR_splitter10_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR11_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR11_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR11_output_DMAINTOR_splitter11_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR12_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR12_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR12_output_DMAINTOR_splitter12_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR13_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR13_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR13_output_DMAINTOR_splitter13_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR14_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR14_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR14_output_DMAINTOR_splitter14_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDMA_DMAINTOR15_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDMA_DMAINTOR15_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> DMAINTOR15_output_DMAINTOR_splitter15_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_NMI_NMI_LOGIC_BOOL_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_54;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP0_INTP_LOGIC_BOOL0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_55;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP1_INTP_LOGIC_BOOL1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_56;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP2_INTP_LOGIC_BOOL2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_57;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP3_INTP_LOGIC_BOOL3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_58;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP4_INTP_LOGIC_BOOL4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_59;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP5_INTP_LOGIC_BOOL5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_60;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP6_INTP_LOGIC_BOOL6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_61;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP7_INTP_LOGIC_BOOL7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_62;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP8_INTP_LOGIC_BOOL8_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_63;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP9_INTP_LOGIC_BOOL9_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_64;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP10_INTP_LOGIC_BOOL10_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_65;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_INTP11_INTP_LOGIC_BOOL11_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_66;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA0_FCLATSO_INTP_splitters0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters0_output_INTOR0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters0_output_DMAOR0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA0_FCLATSO_INTP_splitters1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters1_output_INTOR1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters1_output_DMAOR1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA0_FCLATSO_INTP_splitters2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters2_output_INTOR2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters2_output_DMAOR2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA0_FCLATSO_INTP_splitters3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters3_output_INTOR3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters3_output_DMAOR3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA0_FCLATSO_INTP_splitters4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters4_output_INTOR4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters4_output_DMAOR4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA0_FCLATSO_INTP_splitters5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters5_output_INTOR5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters5_output_DMAOR5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA0_FCLATSO_INTP_splitters6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters6_output_INTOR6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters6_output_DMAOR6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA1_FCLATSO_INTP_splitters7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters7_output_INTOR7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters7_output_DMAOR7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA1_FCLATSO_INTP_splitters8_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters8_output_INTOR8_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters8_output_DMAOR8_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA1_FCLATSO_INTP_splitters9_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters9_output_INTOR9_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters9_output_DMAOR9_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA1_FCLATSO_INTP_splitters10_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters10_output_INTOR10_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters10_output_DMAOR10_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA1_FCLATSO_INTP_splitters11_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters11_output_INTOR11_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> INTP_splitters11_output_DMAOR11_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> WDTA0_WDTATIT_WDTATIT_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SINT_intreq_sint_SINT_splitter0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SINT_intreq_sint_SINT_splitter1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SINT_intreq_sint_SINT_splitter2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ETNA_HINT_HINT_Inverter_0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ETNA_HINT_HINT_Inverter_1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS0_INTPE_hsus_err_irq0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS0_INTOVE_hsus_err_irq0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS0_INTBE_hsus_err_irq0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS0_INTRFF_hsus_rx_irq0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS0_INTRGF_hsus_rx_irq0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS0_INTRPC_hsus_rx_irq0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS1_INTPE_hsus_err_irq1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS1_INTOVE_hsus_err_irq1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS1_INTBE_hsus_err_irq1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS1_INTRFF_hsus_rx_irq1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS1_INTRGF_hsus_rx_irq1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS1_INTRPC_hsus_rx_irq1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS2_INTPE_hsus_err_irq2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS2_INTOVE_hsus_err_irq2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS2_INTBE_hsus_err_irq2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS2_INTRFF_hsus_rx_irq2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS2_INTRGF_hsus_rx_irq2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS2_INTRPC_hsus_rx_irq2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS3_INTPE_hsus_err_irq3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS3_INTOVE_hsus_err_irq3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS3_INTBE_hsus_err_irq3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS3_INTRFF_hsus_rx_irq3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS3_INTRGF_hsus_rx_irq3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> HSUS3_INTRPC_hsus_rx_irq3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P2_15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P3_14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P0_14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P1_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P1_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P1_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P1_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P1_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P1_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P1_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P6_15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P7_9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P4_14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P5_15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P8_15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> P9_8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> JP0_0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> JP0_1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> JP0_2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> JP0_3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> JP0_4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> JP0_5_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I0_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I1_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I2_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I3_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I4_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I5_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I6_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I7_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I8_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I9_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I10_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I11_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I12_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I13_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I14_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I15_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I16_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I17_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I18_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0I19_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA0VREFH_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I0_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I1_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I2_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I3_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I4_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I5_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I6_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I7_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I8_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I9_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I10_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I11_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I12_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I13_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I14_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I15_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I16_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I17_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I18_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1I19_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> ADCA1VREFH_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CONTROL31_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDO31_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDI31_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SCLK_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_SDR_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH0_CSD_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CONTROL31_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDO31_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDI31_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SCLK_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_SDR_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH1_CSD_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CONTROL31_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDO31_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDI31_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SCLK_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_SDR_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH2_CSD_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI2_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI4_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI5_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI6_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI7_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI8_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI9_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI10_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI11_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI12_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI13_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI14_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI15_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI16_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI17_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI18_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI19_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI20_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI21_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI22_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI23_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI24_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI25_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI26_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI27_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI28_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI29_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI30_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CONTROL31_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDO31_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDI31_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SCLK_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_SDR_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> CSIH3_CSD_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN30_RX_DATA_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN30_RX_CONTROL_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN30_TX_DATA_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN30_TX_CONTROL_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN31_RX_DATA_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN31_RX_CONTROL_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN31_TX_DATA_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN31_TX_CONTROL_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN32_RX_DATA_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN32_RX_CONTROL_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN32_TX_DATA_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN32_TX_CONTROL_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN33_RX_DATA_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN33_RX_CONTROL_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN33_TX_DATA_sig;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> RLIN33_TX_CONTROL_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> MODE0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> MODE1_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> FLMD0_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> FLMD1_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> VCCSYS_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> VCC_sig;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> VDD_sig;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RESETZ_sig;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> CVMOUTZ_sig;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ERESETZ_sig;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RESOUTZ_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> HSUS0_SDIR_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> HSUS0_CSIO_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_TX_CONTROL_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_RX_CONTROL_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> HSUS0_TX_CLOCK_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> HSUS0_RX_CLOCK_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_TX_DATA0_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_RX_DATA0_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_TX_DATA1_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_RX_DATA1_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_TX_DATA2_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_RX_DATA2_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_TX_DATA3_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS0_RX_DATA3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> HSUS1_SDIR_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> HSUS1_CSIO_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_TX_CONTROL_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_RX_CONTROL_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> HSUS1_TX_CLOCK_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> HSUS1_RX_CLOCK_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_TX_DATA0_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_RX_DATA0_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_TX_DATA1_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_RX_DATA1_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_TX_DATA2_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_RX_DATA2_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_TX_DATA3_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS1_RX_DATA3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> HSUS2_SDIR_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> HSUS2_CSIO_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_TX_CONTROL_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_RX_CONTROL_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> HSUS2_TX_CLOCK_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> HSUS2_RX_CLOCK_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_TX_DATA0_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_RX_DATA0_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_TX_DATA1_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_RX_DATA1_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_TX_DATA2_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_RX_DATA2_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_TX_DATA3_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS2_RX_DATA3_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> HSUS3_SDIR_sig;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> HSUS3_CSIO_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_TX_CONTROL_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_RX_CONTROL_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> HSUS3_TX_CLOCK_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> HSUS3_RX_CLOCK_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_TX_DATA0_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_RX_DATA0_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_TX_DATA1_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_RX_DATA1_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_TX_DATA2_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_RX_DATA2_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_TX_DATA3_sig;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> HSUS3_RX_DATA3_sig;
    sc_core::sc_buffer<EthernetFrame, sc_core::SC_UNCHECKED_WRITERS> ETNA_TX0_sig;
    sc_core::sc_buffer<EthernetFrame, sc_core::SC_UNCHECKED_WRITERS> ETNA_RX0_sig;
    sc_core::sc_buffer<EthernetFrame, sc_core::SC_UNCHECKED_WRITERS> ETNA_TX1_sig;
    sc_core::sc_buffer<EthernetFrame, sc_core::SC_UNCHECKED_WRITERS> ETNA_RX1_sig;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_STM0_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_STM1_PCLK_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SYS_CLK_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> SYSCTL_APPRES1Z_I003S_LM5_GTM0_RST_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM0I0_PIC_PORT_TIM0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM0_IN_GTM0_TIM0_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM0I1_PIC_PORT_TIM0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM0_IN_GTM0_TIM0_IN_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM0I2_PIC_PORT_TIM0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM0_IN_GTM0_TIM0_IN_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM0I3_PIC_PORT_TIM0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM0_IN_GTM0_TIM0_IN_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM0I4_PIC_PORT_TIM0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM0_IN_GTM0_TIM0_IN_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM0I5_PIC_PORT_TIM0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM0_IN_GTM0_TIM0_IN_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM0I6_PIC_PORT_TIM0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM0_IN_GTM0_TIM0_IN_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM0I7_PIC_PORT_TIM0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM0_IN_GTM0_TIM0_IN_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM1I0_PIC_PORT_TIM1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM1_IN_GTM0_TIM1_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM1I1_PIC_PORT_TIM1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM1_IN_GTM0_TIM1_IN_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM1I2_PIC_PORT_TIM1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM1_IN_GTM0_TIM1_IN_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM1I3_PIC_PORT_TIM1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM1_IN_GTM0_TIM1_IN_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM1I4_PIC_PORT_TIM1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM1_IN_GTM0_TIM1_IN_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM1I5_PIC_PORT_TIM1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM1_IN_GTM0_TIM1_IN_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM1I6_PIC_PORT_TIM1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM1_IN_GTM0_TIM1_IN_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_GTM1I7_PIC_PORT_TIM1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PIC_TIM1_IN_GTM0_TIM1_IN_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_67;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_68;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_69;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_70;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_71;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_72;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_73;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_74;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_75;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_76;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_77;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_78;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_79;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_80;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_81;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_82;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_83;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_84;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_85;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_86;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_87;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_88;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_89;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_90;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_91;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_92;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_93;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_94;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_95;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_96;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_97;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_98;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_99;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_CMP_IRQ_GTM_CMP_IRQ_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM_CMP_IRQ_splitter_output_GTM_CMP_IRQ_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> GTM_CMP_IRQ_converter_output_DMA_DMACTRG_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_BRC_IRQ_GTM_BRC_IRQ_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM_BRC_IRQ_splitter_output_GTM_BRC_IRQ_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> GTM_BRC_IRQ_converter_output_DMA_DMACTRG_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ARU_IRQ_ARU0_IRQ0_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ARU0_IRQ0_splitters_output_ARU0_IRQ0_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ARU_IRQ_ARU0_IRQ1_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ARU0_IRQ1_splitters_output_ARU0_IRQ1_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ARU0_IRQ0_converter_output_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> ARU0_IRQ1_converter_output_DMA_DMACTRG_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ0_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ0_splitters_output_MCS0_IRQ0_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ1_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ1_splitters_output_MCS0_IRQ1_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ2_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ2_splitters_output_MCS0_IRQ2_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ3_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ3_splitters_output_MCS0_IRQ3_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ4_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ4_splitters_output_MCS0_IRQ4_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ5_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ5_splitters_output_MCS0_IRQ5_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ6_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ6_splitters_output_MCS0_IRQ6_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ7_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ7_splitters_output_MCS0_IRQ7_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS0_IRQ_MCS0_IRQ8_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS0_IRQ8_splitters_output_MCS0_IRQ8_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS1_IRQ_MCS1_IRQ0_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS1_IRQ0_splitters_output_MCS1_IRQ0_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS1_IRQ_MCS1_IRQ1_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS1_IRQ1_splitters_output_MCS1_IRQ1_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS1_IRQ_MCS1_IRQ2_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS1_IRQ2_splitters_output_MCS1_IRQ2_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS1_IRQ_MCS1_IRQ3_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS1_IRQ3_splitters_output_MCS1_IRQ3_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS1_IRQ_MCS1_IRQ4_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS1_IRQ4_splitters_output_MCS1_IRQ4_converter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_MCS1_IRQ_MCS1_IRQ5_splitters_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> MCS1_IRQ5_splitters_output_MCS1_IRQ5_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_100;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_101;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_102;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_103;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_104;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_105;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_106;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_107;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_108;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_109;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_110;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_111;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_112;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_113;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_114;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM0_IRQ_TIM0_IRQ_splitters0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM0_IRQ_splitters0_output_TIM0_IRQ_converter0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM0_IRQ_TIM0_IRQ_splitters1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM0_IRQ_splitters1_output_TIM0_IRQ_converter1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM0_IRQ_TIM0_IRQ_splitters2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM0_IRQ_splitters2_output_TIM0_IRQ_converter2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM0_IRQ_TIM0_IRQ_splitters3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM0_IRQ_splitters3_output_TIM0_IRQ_converter3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM0_IRQ_TIM0_IRQ_splitters4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM0_IRQ_splitters4_output_TIM0_IRQ_converter4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM0_IRQ_TIM0_IRQ_splitters5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM0_IRQ_splitters5_output_TIM0_IRQ_converter5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM0_IRQ_TIM0_IRQ_splitters6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM0_IRQ_splitters6_output_TIM0_IRQ_converter6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM0_IRQ_TIM0_IRQ_splitters7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM0_IRQ_splitters7_output_TIM0_IRQ_converter7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM1_IRQ_TIM1_IRQ_splitters0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM1_IRQ_splitters0_output_TIM1_IRQ_converter0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM1_IRQ_TIM1_IRQ_splitters1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM1_IRQ_splitters1_output_TIM1_IRQ_converter1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM1_IRQ_TIM1_IRQ_splitters2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM1_IRQ_splitters2_output_TIM1_IRQ_converter2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM1_IRQ_TIM1_IRQ_splitters3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM1_IRQ_splitters3_output_TIM1_IRQ_converter3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM1_IRQ_TIM1_IRQ_splitters4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM1_IRQ_splitters4_output_TIM1_IRQ_converter4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM1_IRQ_TIM1_IRQ_splitters5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM1_IRQ_splitters5_output_TIM1_IRQ_converter5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM1_IRQ_TIM1_IRQ_splitters6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM1_IRQ_splitters6_output_TIM1_IRQ_converter6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_TIM1_IRQ_TIM1_IRQ_splitters7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> TIM1_IRQ_splitters7_output_TIM1_IRQ_converter7_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_115;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_116;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_117;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_118;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_119;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_120;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_121;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_122;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_123;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_124;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_125;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_126;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_127;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_128;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_129;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_130;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_35;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_36;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_37;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_38;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_39;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_40;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_41;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_42;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_43;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_44;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_45;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_46;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_47;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_48;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_49;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_50;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_51;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_52;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_53;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_54;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_55;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_56;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_57;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_58;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_59;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_60;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_61;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_62;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_63;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_64;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_65;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_66;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_67;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_68;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_69;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_70;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_71;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_72;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_73;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_74;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_75;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_76;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_77;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_78;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_79;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_80;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_81;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_82;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_83;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_84;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_85;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_86;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_87;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_88;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_89;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_90;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_91;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_92;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_93;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_94;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_95;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_96;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_97;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_98;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_99;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_100;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_101;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_102;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_103;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_104;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_105;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_106;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_107;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_108;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_109;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_110;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_111;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_112;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_113;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_114;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_115;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_116;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_117;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_118;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_119;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_120;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_121;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_122;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_123;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_124;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_125;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_126;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_DTSTRG_DTSSel_DTSTRGOUT_127;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_131;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_132;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_133;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_134;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_135;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_136;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_137;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_138;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_139;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_140;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGRX_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGTX_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGRX_DTSSel_DTSTRGPRIMARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGTX_DTSSel_DTSTRGPRIMARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGRX_DTSSel_DTSTRGPRIMARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGTX_DTSSel_DTSTRGPRIMARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGRX_DTSSel_DTSTRGPRIMARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGTX_DTSSel_DTSTRGPRIMARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGRX_DTSSel_DTSTRGPRIMARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGTX_DTSSel_DTSTRGPRIMARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGRX_DTSSel_DTSTRGPRIMARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGTX_DTSSel_DTSTRGPRIMARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGRX_DTSSel_DTSTRGPRIMARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGTX_DTSSel_DTSTRGPRIMARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGRX_DTSSel_DTSTRGPRIMARY_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA0_DTSTGTX_DTSSel_DTSTRGPRIMARY_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGRX_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGTX_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGRX_DTSSel_DTSTRGPRIMARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGTX_DTSSel_DTSTRGPRIMARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGRX_DTSSel_DTSTRGPRIMARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGTX_DTSSel_DTSTRGPRIMARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGRX_DTSSel_DTSTRGPRIMARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGTX_DTSSel_DTSTRGPRIMARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGRX_DTSSel_DTSTRGPRIMARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGTX_DTSSel_DTSTRGPRIMARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGRX_DTSSel_DTSTRGPRIMARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGTX_DTSSel_DTSTRGPRIMARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGRX_DTSSel_DTSTRGPRIMARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGTX_DTSSel_DTSTRGPRIMARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGRX_DTSSel_DTSTRGPRIMARY_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA1_DTSTGTX_DTSSel_DTSTRGPRIMARY_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGRX_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGTX_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGRX_DTSSel_DTSTRGPRIMARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGTX_DTSSel_DTSTRGPRIMARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGRX_DTSSel_DTSTRGPRIMARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGTX_DTSSel_DTSTRGPRIMARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGRX_DTSSel_DTSTRGPRIMARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGTX_DTSSel_DTSTRGPRIMARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGRX_DTSSel_DTSTRGPRIMARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGTX_DTSSel_DTSTRGPRIMARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGRX_DTSSel_DTSTRGPRIMARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGTX_DTSSel_DTSTRGPRIMARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGRX_DTSSel_DTSTRGPRIMARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGTX_DTSSel_DTSTRGPRIMARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGRX_DTSSel_DTSTRGPRIMARY_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA2_DTSTGTX_DTSSel_DTSTRGPRIMARY_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGRX_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGTX_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGRX_DTSSel_DTSTRGPRIMARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGTX_DTSSel_DTSTRGPRIMARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGRX_DTSSel_DTSTRGPRIMARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGTX_DTSSel_DTSTRGPRIMARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGRX_DTSSel_DTSTRGPRIMARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGTX_DTSSel_DTSTRGPRIMARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGRX_DTSSel_DTSTRGPRIMARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGTX_DTSSel_DTSTRGPRIMARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGRX_DTSSel_DTSTRGPRIMARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGTX_DTSSel_DTSTRGPRIMARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGRX_DTSSel_DTSTRGPRIMARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGTX_DTSSel_DTSTRGPRIMARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGRX_DTSSel_DTSTRGPRIMARY_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> PMMA3_DTSTGTX_DTSSel_DTSTRGPRIMARY_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN30_lin3_int_r_RLIN30_int_r_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN30_int_r_output_RLIN_INT_R_OR_CONVERTER_0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_141;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN30_lin3_int_t_RLIN30_int_t_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN30_int_t_output_RLIN_INT_T_OR_CONVERTER_0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_142;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN31_lin3_int_r_RLIN31_int_r_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN31_int_r_output_RLIN_INT_R_OR_CONVERTER_1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_143;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN31_lin3_int_t_RLIN31_int_t_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN31_int_t_output_RLIN_INT_T_OR_CONVERTER_1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_144;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN32_lin3_int_r_RLIN32_int_r_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN32_int_r_output_RLIN_INT_R_OR_CONVERTER_2_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_145;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN32_lin3_int_t_RLIN32_int_t_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN32_int_t_output_RLIN_INT_T_OR_CONVERTER_2_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_146;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN33_lin3_int_r_RLIN33_int_r_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN33_int_r_output_RLIN_INT_R_OR_CONVERTER_3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_147;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN33_lin3_int_t_RLIN33_int_t_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RLIN33_int_t_output_RLIN_INT_T_OR_CONVERTER_3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_148;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent0_int_rx_splitter_output_rsent0_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent1_int_rx_splitter_output_rsent1_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent1_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent2_int_rx_splitter_output_rsent2_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent2_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent3_int_rx_splitter_output_rsent3_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent3_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent4_int_rx_splitter_output_rsent4_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent4_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent5_int_rx_splitter_output_rsent5_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent5_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent6_int_rx_splitter_output_rsent6_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent6_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent7_int_rx_splitter_output_rsent7_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent7_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent8_int_rx_splitter_output_rsent8_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent8_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> rsent9_int_rx_splitter_output_rsent9_int_rx_bool_to_logic_converter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent9_int_rx_bool_to_logic_converter_output_DTSSel_DTSTRGPRIMARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_35;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_36;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_37;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_38;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_39;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_40;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_41;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_42;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_43;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_44;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_45;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_46;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_47;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_48;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_49;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_50;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_51;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_52;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_53;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_54;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_55;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_56;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_57;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_58;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_59;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_60;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_61;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_62;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_63;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_64;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_65;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_66;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_67;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_68;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_69;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_70;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_71;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_72;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_73;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_74;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_75;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_76;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_77;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_78;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_79;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_80;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_81;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_82;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_83;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_84;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSSel_DTSTRGSECONDARY_85;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM0_IRQ_ATOM0_IRQ_splitters0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM0_IRQ_splitters0_output_ATOM0_IRQ_converter0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM0_IRQ_ATOM0_IRQ_splitters1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM0_IRQ_splitters1_output_ATOM0_IRQ_converter1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM0_IRQ_ATOM0_IRQ_splitters2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM0_IRQ_splitters2_output_ATOM0_IRQ_converter2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM0_IRQ_ATOM0_IRQ_splitters3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM0_IRQ_splitters3_output_ATOM0_IRQ_converter3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM0_IRQ_ATOM0_IRQ_splitters4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM0_IRQ_splitters4_output_ATOM0_IRQ_converter4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM0_IRQ_ATOM0_IRQ_splitters5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM0_IRQ_splitters5_output_ATOM0_IRQ_converter5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM0_IRQ_ATOM0_IRQ_splitters6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM0_IRQ_splitters6_output_ATOM0_IRQ_converter6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM0_IRQ_ATOM0_IRQ_splitters7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM0_IRQ_splitters7_output_ATOM0_IRQ_converter7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM1_IRQ_ATOM1_IRQ_splitters0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM1_IRQ_splitters0_output_ATOM1_IRQ_converter0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM1_IRQ_ATOM1_IRQ_splitters1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM1_IRQ_splitters1_output_ATOM1_IRQ_converter1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM1_IRQ_ATOM1_IRQ_splitters2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM1_IRQ_splitters2_output_ATOM1_IRQ_converter2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM1_IRQ_ATOM1_IRQ_splitters3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM1_IRQ_splitters3_output_ATOM1_IRQ_converter3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM1_IRQ_ATOM1_IRQ_splitters4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM1_IRQ_splitters4_output_ATOM1_IRQ_converter4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM1_IRQ_ATOM1_IRQ_splitters5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM1_IRQ_splitters5_output_ATOM1_IRQ_converter5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM1_IRQ_ATOM1_IRQ_splitters6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM1_IRQ_splitters6_output_ATOM1_IRQ_converter6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM1_IRQ_ATOM1_IRQ_splitters7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM1_IRQ_splitters7_output_ATOM1_IRQ_converter7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM2_IRQ_ATOM2_IRQ_splitters0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM2_IRQ_splitters0_output_ATOM2_IRQ_converter0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM2_IRQ_ATOM2_IRQ_splitters1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM2_IRQ_splitters1_output_ATOM2_IRQ_converter1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM2_IRQ_ATOM2_IRQ_splitters2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM2_IRQ_splitters2_output_ATOM2_IRQ_converter2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM2_IRQ_ATOM2_IRQ_splitters3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM2_IRQ_splitters3_output_ATOM2_IRQ_converter3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> GTM0_ATOM2_IRQ_ATOM2_IRQ_splitters4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> ATOM2_IRQ_splitters4_output_ATOM2_IRQ_converter4_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_149;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_150;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_151;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_152;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_153;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_154;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_155;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_156;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_157;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_158;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_159;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_160;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_161;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_162;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_163;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_164;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_165;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_166;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_167;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_168;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> connection_169;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_STM0_IRQ_splitters0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_splitters0_output_STM0_IRQ_converter0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_converter0_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_STM0_IRQ_splitters1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_splitters1_output_STM0_IRQ_converter1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_converter1_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_STM0_IRQ_splitters2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_splitters2_output_STM0_IRQ_converter2_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_converter2_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_STM0_IRQ_splitters3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_splitters3_output_STM0_IRQ_converter3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_converter3_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_STM0_IRQ_splitters4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_splitters4_output_STM0_IRQ_converter4_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_converter4_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_STM0_IRQ_splitters5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_splitters5_output_STM0_IRQ_converter5_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_converter5_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_STM0_IRQ_splitters6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_splitters6_output_STM0_IRQ_converter6_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_converter6_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_STM0_IRQ_splitters7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_splitters7_output_STM0_IRQ_converter7_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM0_IRQ_converter7_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_STM1_IRQ_splitters0_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_splitters0_output_STM1_IRQ_converter0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_converter0_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_STM1_IRQ_splitters1_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_splitters1_output_STM1_IRQ_converter1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_converter1_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_STM1_IRQ_splitters2_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_splitters2_output_STM1_IRQ_converter2_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_converter2_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_STM1_IRQ_splitters3_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_splitters3_output_STM1_IRQ_converter3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_converter3_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_STM1_IRQ_splitters4_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_splitters4_output_STM1_IRQ_converter4_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_converter4_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_STM1_IRQ_splitters5_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_splitters5_output_STM1_IRQ_converter5_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_converter5_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_STM1_IRQ_splitters6_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_splitters6_output_STM1_IRQ_converter6_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_converter6_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_STM1_IRQ_splitters7_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_splitters7_output_STM1_IRQ_converter7_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> STM1_IRQ_converter7_output_DTSSel_DTSTRGSECONDARY_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_35;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_35;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_36;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_36;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_37;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_37;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_38;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_38;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_39;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_39;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_40;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_40;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_41;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_41;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_42;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_42;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_43;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_43;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_44;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_44;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_45;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_45;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_46;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_46;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_47;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_47;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_48;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_48;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_49;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_49;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_50;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_50;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_51;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_51;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_52;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_52;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_53;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_53;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_54;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_54;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_55;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_55;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_56;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_56;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_57;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_57;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_58;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_58;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_59;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_59;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_60;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_60;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_61;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_61;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_62;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_62;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_63;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_63;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_64;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_64;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_65;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_65;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_66;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_66;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_67;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_67;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_68;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_68;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_69;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_69;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_70;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_70;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_71;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_71;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_72;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_72;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_73;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_73;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_74;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_74;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_75;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_75;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_76;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_76;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_77;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_77;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_78;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_78;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_79;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_79;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_80;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_80;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_81;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_81;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_82;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_82;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_83;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_83;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_84;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_84;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_85;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_85;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_86;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_86;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_87;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_87;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_88;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_88;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_89;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_89;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_90;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_90;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_91;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_91;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_92;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_92;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_93;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_93;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_94;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_94;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_95;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_95;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_96;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_96;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_97;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_97;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_98;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_98;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_99;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_99;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_100;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_100;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_101;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_101;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_102;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_102;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_103;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_103;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_104;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_104;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_105;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_105;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_106;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_106;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_107;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_107;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_108;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_108;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_109;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_109;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_110;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_110;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_111;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_111;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_112;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_112;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_113;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_113;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_114;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_114;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_115;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_115;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_116;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_116;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_117;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_117;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_118;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_118;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_119;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_119;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_120;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_120;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_121;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_121;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_122;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_122;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_123;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_123;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_124;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_124;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_125;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_125;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_126;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_126;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTCTDTS_DTSMerge_INTCTDTS_127;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> DMA_INTDTS_DTSMerge_INTDTS_127;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT0RX_SENT_RX_LOGIC_BOOL0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC0_output_RSENT0_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_170;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATSO_SENT_RX_BOOL_LOGIC0_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT1RX_SENT_RX_LOGIC_BOOL1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC1_output_RSENT1_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_171;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATSO_SENT_RX_BOOL_LOGIC1_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT2RX_SENT_RX_LOGIC_BOOL2_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC2_output_RSENT2_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_172;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATSO_SENT_RX_BOOL_LOGIC2_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT3RX_SENT_RX_LOGIC_BOOL3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC3_output_RSENT3_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_173;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATSO_SENT_RX_BOOL_LOGIC3_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT4RX_SENT_RX_LOGIC_BOOL4_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC4_output_RSENT4_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_174;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATSO_SENT_RX_BOOL_LOGIC4_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT5RX_SENT_RX_LOGIC_BOOL5_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC5_output_RSENT5_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_175;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATSO_SENT_RX_BOOL_LOGIC5_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT6RX_SENT_RX_LOGIC_BOOL6_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC6_output_RSENT6_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_176;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATSO_SENT_RX_BOOL_LOGIC6_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT7RX_SENT_RX_LOGIC_BOOL7_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC7_output_RSENT7_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_177;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA5_FCLATSO_SENT_RX_BOOL_LOGIC7_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT8RX_SENT_RX_LOGIC_BOOL8_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC8_output_RSENT8_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_178;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA6_FCLATSO_SENT_RX_BOOL_LOGIC8_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> IOPORTS_SENT9RX_SENT_RX_LOGIC_BOOL9_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> SENT_RX_BOOL_LOGIC9_output_RSENT9_RX_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> connection_179;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> FCLA6_FCLATSO_SENT_RX_BOOL_LOGIC9_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT0_SPC_IOPORTS_SENT0SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT1_SPC_IOPORTS_SENT1SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT2_SPC_IOPORTS_SENT2SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT3_SPC_IOPORTS_SENT3SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT4_SPC_IOPORTS_SENT4SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT5_SPC_IOPORTS_SENT5SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT6_SPC_IOPORTS_SENT6SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT7_SPC_IOPORTS_SENT7SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT8_SPC_IOPORTS_SENT8SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT9_SPC_IOPORTS_SENT9SPCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> RSENT0_TS_CLEAR_OUT_rsent0_ts_clear_out_splitter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT1_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT2_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT3_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT4_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT5_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT6_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT7_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT8_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> rsent0_ts_clear_out_splitter_output_RSENT9_TS_CLEAR_IN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM0_INT_ECON0_ECON1TEIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> STM1_INT_ECON1_ECON1TEIN_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_FACI0_B_freqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_FACI1_B_freqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_FACI0_C_freqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_FACI1_C_freqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_FACI0_D_freqPort_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_FACI1_D_freqPort_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> PE1_RESETZ_SYNC_sig;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT0_INT_RX_rsent0_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT1_INT_RX_rsent1_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT2_INT_RX_rsent2_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT3_INT_RX_rsent3_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT4_INT_RX_rsent4_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT5_INT_RX_rsent5_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT6_INT_RX_rsent6_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT7_INT_RX_rsent7_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT8_INT_RX_rsent8_int_rx_splitter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> RSENT9_INT_RX_rsent9_int_rx_splitter_input_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_4_HSUS_IE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLSCI3TXD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_12_MEMC0DOEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0WRZ_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D3I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D3O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0LINKSTA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_6_HSUS_IE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0RXD1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0TXD3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0TXD2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0TXD1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0TXD0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_11_HSUS_OE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_14_MEMC0DOEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_11_HSUS_IE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIO3I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIO3O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A8_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A6_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A7_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A4_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0RXDV_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH1SO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH1SI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_3_HSUS_IE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MCAN2TX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_12_HSUS_OE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_8_HSUS_OE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_5_HSUS_IE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_8_MEMC0DIEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0CS2Z_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1CLKOUT2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0RXD0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0RXD3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1MDC_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1MDO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_10_MEMC0DOEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_10_HSUS_OE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH0SO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH0SI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D7O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D7I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_6_HSUS_OE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0RXDA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0RXDB_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0TXENA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0TXENB_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIO1O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1CRS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIO1I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_RLIN30TX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0RXCLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1MDI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SCKO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH0SCI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH0SCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH1SCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIO0O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIO0I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH3SCI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0WOL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH3SCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH1SCI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLSCI3RXD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_15_MEMC0DIEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MCAN0RX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_8_MEMC0DOEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1CLKOUT1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D0O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D0I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1CSO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1CSI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MCAN0TX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MCAN1TX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0CSO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0CLKOUT1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0CLKOUT2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLXNTUOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MTTCAN0SOC_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIO0I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIO0O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P1_1_HSUS_OE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SCKO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SCKI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MCAN2RX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_11_MEMC0DIEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0CS3Z_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_15_MEMC0DOEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_7_HSUS_IE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0REF50CK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_RLIN33TX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_9_MEMC0DOEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_EXTCLK1O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D4I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0MDC_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D4O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0MDO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0MDI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_5_HSUS_OE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIO2I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIO2O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_1_HSUS_OE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CTCLKIN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P1_1_HSUS_IE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIO2I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIO2O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0TXCLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_10_MEMC0DIEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0RXD2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0COL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1RXCLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_14_MEMC0DIEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1COL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1RXDV_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_11_MEMC0DOEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0A5_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_0_HSUS_IE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MTTCAN0SWT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_RLIN32TX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3CSI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_5_HSUS_OE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3CSO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1TXDB_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1TXDA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_7_HSUS_IE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_13_MEMC0DOEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1RXD0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1RXD1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1RXD2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1RXD3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0CRS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MTTCAN0RTP_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MTTCAN0TX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIO3O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIO3I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SCKI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0STPWT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P1_4_HSUS_OE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1WOL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIO1I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0CS0Z_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIO1O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1TXD2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1TXD3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1TXD0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1TXD1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_15_HSUS_OE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_15_HSUS_IE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D1I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D1O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_13_MEMC0DIEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLSCI3SCKI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P1_3_HSUS_OE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1TXCLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIO1O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIO1I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MCAN0RXFD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIO2I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIO2O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_7_HSUS_OE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MTTCAN0TMP_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_4_HSUS_OE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P1_2_HSUS_OE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ADCA1CNV_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0TXDB_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX0TXDA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D2I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D2O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1REF50CK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SCKO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SCKI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_3_HSUS_OE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_EXTCLK0O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0CSI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MTTCAN0EVT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D5O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D5I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH2SCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH2SCI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIO3O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIO3I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_BHPDGRCLK1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH2SI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_BHPDGRCLK0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH2SO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_8_HSUS_IE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1TXENA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SCKO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P3_3_CXRMDIO_E_0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SCKI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_5_HSUS_IE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0CS1Z_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_9_MEMC0DIEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_RLIN31TX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_3_HSUS_OE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MCAN0TXFD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1RXER_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_4_HSUS_IE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_8_HSUS_OE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0TXEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0TXER_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1LINKSTA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D6I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_12_HSUS_IE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIO0O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT3SDIO0I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1TXER_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_13_HSUS_IE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH1TXEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P1_2_HSUS_IE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ETH0RXER_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1STPWT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_14_HSUS_IE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIO2I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_ADCA0CNV_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIO2O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_4_HSUS_OE2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_6_HSUS_OE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_14_HSUS_OE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0D6O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0CLK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_0_HSUS_OE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P1_4_HSUS_IE0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MCAN1RX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH3SI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_CSIH3SO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_12_MEMC0DIEN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1RXDA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1RXDB_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P8_15_CXRMDIO_E_1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MTTCAN0RX_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_FLX1TXENB_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_MEMC0RDZ_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIO1I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT0SDIO1O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_13_HSUS_OE3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2CSO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2CSI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIO0I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT2SDIO0O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P2_6_HSUS_IE1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIO3I_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_HSURT1SDIO3O_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_IOPORTS_P6_7_HSUS_OE2_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PFSYS_RESETZ_SYNC_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I003S_0_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I003S_1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PEXC_RESETZ_SYNC_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_DET1DET_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_LSC_CNT0_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_SYSCTL_RZERO_MODE_LM3_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PEX_RESETZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_RESZ_I000S_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_BCREN4_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I002S_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I002S_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_BCREN3_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PONREL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_OUT_DETVCC_VCCSYS_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PFBUS_RESETZ_SYNC_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_OUT_DETVDD_VCCSYS_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_SYSCTL_RZERO_MODE_LM6_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_SYSCTL_RZERO_MODE_LM2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_DET0DET_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PE2_RESETZ_SYN_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_A01S_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_POCRESZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I003S_LM1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I003S_LM8_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I007S_LM6_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I007S_LM4_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I009SG_LM2_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLMA4TRESZ_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_LSC_CNT1_VDDAWO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I004S_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLMA5TI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_LSC_CNT6_VCCSYS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_nvmtrg_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_BCREN5_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLMA1TI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_BCREN2_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLMA4TI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_LSC_CNT8_VCCSYS_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PE2C_RESETZ_SYNC_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_BCREN1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLMA0TI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I012S_LM3_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I003S_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I003S_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_ERROUTZ_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_LSC_CNT7_VCCSYS_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I003S_LM5_SYNC_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_SYSRES1Z_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PFBUSC_RESETZ_SYNC_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_LSC_CNT5_VCCSYS_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_OUT_DETVDD_VCC_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_POSTCK_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I007S_LM7_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_A01SF_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I010S_LM0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_EXTRESZ_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I001G_1_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_SYSCTL_RZERO_MODE_LM4_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I000_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_LSC_CNT3_VCCSYS_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I017S_LM1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I017S_LM0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_reset_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_OUT_DETVCCSYS_VDD_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I008S_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_LSC_CNT2_VDDAWO_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I003SG_LM9_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_OUT_DETVCC_VDD_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PE1C_RESETZ_SYNC_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_RESET1Z_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_OUT_DETVCCSYS_VCC_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I004S_LM12_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I011S_LM12_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I003S_SYNC_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_PEX_RESETZ_SYNC_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLMA4TERR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I008S_LM11_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_SSYSRES2Z_I026S_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_APPRES1Z_I006S_LM10_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_ICUM_RESETZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLMA2TI_0;
    sc_core::sc_signal<sc_dt::uint64, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLK_I001S_0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_SYSRES2Z_I000S_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SYSCTL_CLMA3TI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_sederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_dederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_addressout_sys_2;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_addressout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE1_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_sederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_dederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_addressout_sys_2;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_addressout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICD_PE2_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin4_common_input_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_secdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC1_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_secdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC3_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCTTCAN0_ec7tiovf_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMAOR11_output_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMAOR10_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM0_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM0_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM0_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM0_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM0_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM0_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM0_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM0_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_N_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE5_NIPD_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM2_IRQ_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM5_FOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM5_FOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM5_FOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM5_FOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM5_FOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM5_FOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM5_FOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM5_FOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS0_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS1_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS2_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TBU_TS3_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IN_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IN_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IN_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IN_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IN_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IN_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_N_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS2_IRQ_CLR_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM7_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE4_DIR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_CMP_IRQ_CLR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IN_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IN_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IN_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IN_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IN_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IN_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE3_NIPD_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE0_NIPD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IN_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IN_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IN_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IN_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IN_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IN_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_CLR_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_VAL_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ARU_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM1_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM1_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM1_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM1_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM1_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM1_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM1_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM1_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE2_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_OUT_N_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS7_IRQ_CLR_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM6_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE3_DIR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IN_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IN_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IN_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IN_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IN_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IN_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_32;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_33;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_34;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_35;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_36;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_37;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_38;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_39;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_40;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_41;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_42;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_43;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_44;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_45;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_46;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DTM_AUX_IN_47;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS0_IRQ_CLR_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_H_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_L_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_N_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS5_IRQ_CLR_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE5_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE2_DIR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE5_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_OUT_N_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_CLR_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_OUT_N_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM1_FOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM1_FOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM1_FOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM1_FOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM1_FOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM1_FOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM1_FOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM1_FOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_N_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_N_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DPLL_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_AEI_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_CLR_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE5_DIR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE1_NIPD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IN_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IN_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IN_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IN_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IN_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IN_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS4_IRQ_CLR_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS1_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE3_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM6_FOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM6_FOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM6_FOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM6_FOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM6_FOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM6_FOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM6_FOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM6_FOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS6_IRQ_CLR_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE3_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE0_IRQ_CLR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_OUT_N_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_BRC_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA0_VAL_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE4_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_IRQ_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_H_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE2_IRQ_CLR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_ARU_DATA1_L_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_OUT_N_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM5_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM3_FOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM3_FOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM3_FOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM3_FOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM3_FOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM3_FOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM3_FOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM3_FOUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM2_FOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM2_FOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM2_FOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM2_FOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM2_FOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM2_FOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM2_FOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM2_FOUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM4_OUT_N_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM0_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM6_OUT_N_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM7_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE4_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_OUT_N_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE1_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM1_IRQ_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_CLR_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_GTM_CMP_ERR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_OUT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE1_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM2_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM3_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM7_FOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM7_FOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM7_FOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM7_FOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM7_FOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM7_FOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM7_FOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM7_FOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_CLR_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM4_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS8_IRQ_CLR_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ERR_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE1_DIR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_OUT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM3_IRQ_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM5_OUT_N_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM2_IRQ_CLR_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_OUT_N_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM0_FOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM0_FOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM0_FOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM0_FOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM0_FOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM0_FOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM0_FOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM0_FOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM0_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM1_IRQ_CLR_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IN_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IN_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IN_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IN_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IN_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IN_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM4_IN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM10_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE0_DIR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM4_FOUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM4_FOUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM4_FOUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM4_FOUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM4_FOUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM4_FOUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM4_FOUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_TIM4_FOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM8_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS9_IRQ_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM5_IRQ_CLR_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE2_NIPD_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ARU_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ARU_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ARU_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_PSM0_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_SPE0_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TIM3_IRQ_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_TOM2_OUT_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM1_OUT_N_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_30;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_MCS3_IRQ_31;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_CLR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_CLR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_CLR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_CLR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_CLR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_CLR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_CLR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM9_IRQ_CLR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_DBG_SPE4_NIPD_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_GTM_WDG_ERR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_N_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_N_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_N_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_N_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_N_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_N_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_N_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_GTM0_ATOM11_OUT_N_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_STDOUT1_end_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_sederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_addressout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_V2G_dederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_onbd_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflrdidin0_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflrdidin1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_seclock_faci_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_frefseq_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflrden0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflrden1_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflid0_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflid1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflween_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflid1_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflid0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflrdpflg1_n_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflrdidin1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflrdpflg0_n_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflrdpflg0_n_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflrdpflg1_n_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_preset_n_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_ocdid1_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflweidin1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflrden1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_cdflrden0_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflrdidin0_0;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflweidin1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_serialiden_n_0;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_0;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_1;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_2;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_3;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_4;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_5;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_6;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_7;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_8;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_9;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_10;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_11;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_12;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_13;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_14;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_15;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_16;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_17;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_18;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_19;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_20;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_21;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_22;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_23;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_24;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_25;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_26;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_27;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_28;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_29;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_30;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_31;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_32;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_33;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_34;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_35;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_36;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_37;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_38;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_39;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_40;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_41;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_42;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_43;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_44;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_45;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_46;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_47;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_48;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_49;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_50;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_51;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_52;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_53;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_54;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_55;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_56;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_57;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_58;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_59;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_60;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_61;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_62;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_63;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_64;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_65;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_66;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_67;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_68;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_69;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_70;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_71;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_72;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_73;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_74;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_75;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_76;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_77;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_78;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_79;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_80;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_81;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_82;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_83;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_84;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_85;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_86;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_87;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_88;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_89;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_90;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_91;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_92;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_93;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_94;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_95;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_96;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_97;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_98;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_99;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_100;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_101;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_102;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_103;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_104;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_105;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_106;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_107;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_108;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_109;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_110;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_111;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_112;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_113;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_114;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_115;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_116;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_117;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_118;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_119;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_120;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_121;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_122;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_123;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_124;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_125;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_126;
    sc_core::sc_signal<sc_dt::sc_uint<32>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_greg_127;
    sc_core::sc_signal<sc_dt::sc_biguint<256>, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_ocdidin1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SCDS_dtflween_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_sederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_dederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_addressout_sys_2;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_addressout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE1_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_sederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_dederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_addressout_sys_2;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_addressout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCICT_PE2_bperrout_sys_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH2_SCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH2_SCI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH2_SOE_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH2_DBM_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH2_SI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH2_SO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH3_SCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH3_SCI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH3_SOE_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH3_DBM_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH3_SI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH3_SO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH0_SCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH0_SCI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH0_SOE_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH0_DBM_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH0_SI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH0_SO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin82_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin82_common_input_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_SWDT_SWD_OPRUN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SWDT_SWD_NMIDETCT_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_SWDT_SWD_OPWDOVF_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATNFSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTF_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTF_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTF_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTF_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTF_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTF_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTF_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTF_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSI_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATEDSI_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA1_FCLATINTR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTF_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTF_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTF_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTF_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTF_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTF_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTF_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTF_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSI_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATEDSI_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTR_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA0_FCLATINTR_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATNFSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATNFSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATNFSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATNFSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTF_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTF_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTF_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTF_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTF_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTF_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATEDSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSI_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATSI_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA3_FCLATINTR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATNFSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATNFSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATNFSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATNFSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTF_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTF_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTF_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTF_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTF_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTF_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATEDSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSI_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATSI_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA2_FCLATINTR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA5_FCLATEDSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA5_FCLATEDSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA5_FCLATEDSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA5_FCLATEDSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA5_FCLATEDSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA5_FCLATEDSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA5_FCLATEDSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA5_FCLATEDSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATNFSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATNFSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATNFSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATNFSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTF_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTF_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTF_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTF_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTF_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTF_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATEDSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSI_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATSI_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA4_FCLATINTR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATNFSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATNFSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATNFSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATNFSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATNFSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATNFSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTF_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTF_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTF_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTF_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTF_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTF_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSO_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSO_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSO_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSO_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSO_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSO_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSO_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATEDSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSI_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSI_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSI_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSI_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATSI_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTR_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTR_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTR_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTR_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTR_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_FCLA6_FCLATINTR_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_secdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_0_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_secdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC2_1_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_CLMA4TRESZInverter_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_CLMA4TRESZInverter_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_STDOUT2_end_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA0_HWTRG_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA1_HWTRG_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA2_HWTRG_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_PMMA3_HWTRG_34;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_SINT_dout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SINT_intreq_sint_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SINT_intreq_sint_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SINT_intreq_sint_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SINT_intreq_sint_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SINT_intreq_sint_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_sederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_dederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_addressout_sys_2;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_addressout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE2_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_sederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_dederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_addressout_sys_2;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_addressout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCLRAM_PE1_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin3_common_input_15;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_STM0_NTU_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_STM1_NTU_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_WDTATIT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_WDTATRTYP_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_WDTATRSTZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_WDTATNMI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_WDTATRES_0;
    sc_core::sc_signal<unsigned long long, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA1_WDTATCKI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_WDTATRTYP_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_WDTATRSTZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_WDTATNMI_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_WDTA0_WDTATRES_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCSIH2_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCSIH3_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCSIH0_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCSIH1_ec7tiovf_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT8_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT9_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT2_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT3_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT0_TS_CLEAR_IN_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT1_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT6_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT7_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT4_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_RSENT5_TS_CLEAR_OUT_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DTSMerge_scan_enable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_STM0_IRQ_splitters7_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_STM0_IRQ_splitters6_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_STM0_IRQ_splitters1_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_STM0_IRQ_splitters0_output_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin37_common_input_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTDMA_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_STBRQ_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMAERR_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMAVIOL_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACTRG_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSRAMSED_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSRAMDED_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_35;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_36;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_37;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_38;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_39;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_40;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_41;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_42;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_43;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_44;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_45;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_46;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_47;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_48;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_49;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_50;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_51;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_52;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_53;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_54;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_55;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_56;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_57;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_58;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_59;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_60;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_61;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_62;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_63;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_64;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_65;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_66;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_67;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_68;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_69;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_70;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_71;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_72;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_73;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_74;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_75;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_76;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_77;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_78;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_79;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_80;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_81;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_82;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_83;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_84;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_85;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_86;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_87;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_88;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_89;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_90;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_91;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_92;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_93;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_94;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_95;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_96;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_97;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_98;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_99;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_100;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_101;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_102;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_103;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_104;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_105;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_106;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_107;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_108;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_109;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_110;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_111;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_112;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_113;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_114;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_115;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_116;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_117;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_118;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_119;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_120;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_121;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_122;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_123;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_124;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_125;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_126;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DTSACK_127;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_16;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_17;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_18;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_19;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_20;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_21;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_22;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_23;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_24;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_25;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_26;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_27;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_28;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_29;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_30;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_31;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_32;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_33;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_34;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_35;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_36;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_37;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_38;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_39;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_40;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_41;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_42;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_43;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_44;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_45;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_46;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_47;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_48;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_49;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_50;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_51;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_52;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_53;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_54;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_55;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_56;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_57;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_58;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_59;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_60;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_61;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_62;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_63;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_64;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_65;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_66;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_67;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_68;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_69;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_70;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_71;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_72;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_73;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_74;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_75;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_76;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_77;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_78;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_79;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_80;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_81;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_82;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_83;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_84;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_85;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_86;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_87;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_88;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_89;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_90;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_91;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_92;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_93;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_94;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_95;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_96;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_97;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_98;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_99;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_100;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_101;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_102;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_103;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_104;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_105;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_106;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_107;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_108;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_109;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_110;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_111;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_112;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_113;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_114;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_115;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_116;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_117;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_118;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_119;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_120;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_121;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_122;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_123;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_124;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_125;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_126;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_DMACACK_127;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_1;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_2;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_3;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_4;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_5;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_6;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_7;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_8;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_9;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_10;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_11;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_12;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_13;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_14;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_INTCTDMA_15;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_DMA_STBAK_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_secdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_2_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_secdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_0_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_secdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_APBECC4_1_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_apeerrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_apeerrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_apeerrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_apeerrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_apeerrin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_sederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrin_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrin_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrin_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_dederrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_dederrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_dederrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_dederrin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_sederrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_sederrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_sederrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_sederrin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrin_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrin_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrin_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_dederrin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_addressin_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_addressin_bus_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_addressin_bus_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_addressin_bus_2;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_addressin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_asederrin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_CFB_adederrin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin2_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin2_common_input_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin2_common_input_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ETNA_MAGIC_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ETNA_MAGIC_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ETNA_INT_N_T_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_sederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_addressout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE2_dederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_sederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_addressout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_PE1_dederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCFLX0T0_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCFLX0T1_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin29_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin23_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin23_common_input_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin23_common_input_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin23_common_input_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin23_common_input_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin23_common_input_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGTM3_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmttin_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin83_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin80_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin81_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin86_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin87_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin85_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin88_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin89_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin74_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin71_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin70_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_svaccess_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin68_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin69_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin60_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin61_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin62_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin63_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_cntclk_erroutresz_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin50_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin59_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin58_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_cntclk_preset_n_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin46_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin47_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin44_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin45_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin42_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin43_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin31_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin30_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin34_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin39_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin38_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin26_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin27_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin5_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin7_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin15_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin14_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin13_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin91_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM1_ecmterrin90_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmttin_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin83_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin80_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin81_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin86_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin87_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin85_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin88_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin89_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin74_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin71_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin70_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_svaccess_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin68_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin69_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin60_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin61_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin62_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin63_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_cntclk_erroutresz_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin50_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin59_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin58_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_cntclk_preset_n_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin46_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin47_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin44_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin45_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin42_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin43_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin31_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin30_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin34_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin39_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin38_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin26_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin27_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin1_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin0_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin5_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin7_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin15_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin14_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin13_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin91_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECM0_ecmterrin90_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_sederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_addressout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_X2G_dederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin55_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin55_common_input_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin55_common_input_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin55_common_input_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin55_common_input_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin55_common_input_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATINT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATFIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATDGIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATANIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATRIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATNFOUT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF4_DNFATAED_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATINT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATINT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATINT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATINT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATINT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATINT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATINT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATDGIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATDGIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATDGIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATDGIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATDGIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATDGIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATDGIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATANIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATANIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATANIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATANIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATANIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATANIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATANIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATANIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATNFOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATNFOUT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATNFOUT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATNFOUT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATNFOUT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATNFOUT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATNFOUT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATNFOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF5_DNFATAED_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATINT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATFIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATDGIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATANIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATRIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATNFOUT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF6_DNFATAED_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATINT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATFIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATDGIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATANIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATRIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATNFOUT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF7_DNFATAED_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATINT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATFIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATDGIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATANIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATRIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATNFOUT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF0_DNFATAED_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATINT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATFIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATDGIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATANIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATRIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATNFOUT_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF1_DNFATAED_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATINT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATFIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATDGIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATANIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATRIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATNFOUT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF2_DNFATAED_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATINT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATFIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATDGIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATANIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATRIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATNFOUT_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_DNF3_DNFATAED_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrin_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrin_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrin_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrin_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_apeerrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_dederrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_dederrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_dederrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_dederrin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_sederrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_sederrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_sederrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_sederrin_bus_3;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_addressin_bus_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_addressin_bus_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_addressin_bus_2;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_addressin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_asederrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_asederrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_asederrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_asederrin_bus_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_adederrin_bus_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_adederrin_bus_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_adederrin_bus_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCUEAB_GRAM_adederrin_bus_3;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN150_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN151_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN152_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN153_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND01_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND00_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND03_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN162_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN051_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN050_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN053_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN052_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN161_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN160_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN163_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND02_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND04_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND14_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND12_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND13_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND10_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_ADEND11_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN073_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN072_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN071_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN070_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN172_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN173_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN170_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN171_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN060_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN061_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN062_0;
    sc_core::sc_signal<double, sc_core::SC_UNCHECKED_WRITERS> stub_SARAD_AN063_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH1_SCO_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH1_SCI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH1_SOE_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH1_DBM_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH1_SI_0;
    sc_core::sc_signal<sc_dt::sc_logic, sc_core::SC_UNCHECKED_WRITERS> stub_CSIH1_SO_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCFLX1T1_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCFLX1T0_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_AHG4_HRESETZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_AHG2_HRESETZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_AHG3_HRESETZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_AHG0_HRESETZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_AHG1_HRESETZ_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCFLX1_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ecmterrin28_common_input_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_adederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_sederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_addressout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_asederrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCCFB_V2Ca_dederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCMCAN2_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCMCAN0_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCMCAN1_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_sederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_addressout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE2_dederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_sederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_sederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_sederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_dederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_dederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_dederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_aperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_adederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_adederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_adederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_adederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_errovfout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_sederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_secdisable_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_addressout_sys_0;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_addressout_sys_1;
    sc_core::sc_signal<unsigned int, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_addressout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_bperrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_aeccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_aperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_aperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_aperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_aperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_asederrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_asederrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_asederrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_asecdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_asederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_bperrout_sys_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_bperrout_sys_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_bperrout_sys_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_bperrout_sys_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGRAM_PE1_dederrout_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGTM2_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGTM0_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCGTM1_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCFLX0_ec7tiovf_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TESOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON0_ECON1TEIN_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TESOUT_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_1;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_2;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_3;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_4;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_5;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_6;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_7;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_8;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_9;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_10;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_11;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_12;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_13;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_14;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_15;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_16;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_17;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_18;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_19;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_20;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_21;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_22;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_23;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_24;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_25;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_26;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_27;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_28;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECON1_ECON1TEIN_29;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCDFA_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCDFA_secdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCDFB_eccdisable_0;
    sc_core::sc_signal<bool, sc_core::SC_UNCHECKED_WRITERS> stub_ECCDFB_secdisable_0;

    // Bus Stubs
    vworks::components::tlm_initiator_stub<32> stub_GTM0_gtm_debug_bus_0;
    vworks::components::tlm_initiator_stub<64> stub_GTM0_debug_bus_64_0;
    vworks::components::tlm_initiator_stub<64> stub_GTM0_debug_bus_64_1;
    vworks::components::tlm_initiator_stub<64> stub_GTM0_debug_bus_64_2;
    vworks::components::tlm_initiator_stub<64> stub_GTM0_debug_bus_64_3;
    vworks::components::tlm_initiator_stub<64> stub_GTM0_debug_bus_64_4;
    vworks::components::tlm_initiator_stub<64> stub_GTM0_debug_bus_64_5;
    vworks::components::tlm_initiator_stub<64> stub_GTM0_debug_bus_64_6;
    vworks::components::tlm_initiator_stub<64> stub_GTM0_debug_bus_64_7;
    vworks::components::tlm_initiator_stub<32> stub_SCDS_m_tgt_sockets_0;
    vworks::components::tlm_initiator_stub<32> stub_WDTA1_peripheral_bus_0;
    vworks::components::tlm_target_stub<32> stub_AHG_OSCI2DCDR4_is__0;
    vworks::components::tlm_target_stub<32> stub_AHG_OSCI2DCDR0_is__0;
    vworks::components::tlm_target_stub<32> stub_AHG_OSCI2DCDR1_is__0;
    virtual ~PFRH850_base();

protected:
    PFRH850_base(sc_core::sc_module_name name, NSMVG4SSV01& G4SS, const char * pMapFileName);
    virtual void reset_ports();
    virtual void reset_registers();
#endif//arai20171018
};

#endif // PFRH850_BASE_HPP
