# Primer-Parcial

## 1. Implementaci√≥n de Luces Parpadeantes en Sem√°foro

### Descripci√≥n
Se implementaron luces parpadeantes en un sem√°foro con el siguiente comportamiento:
- **Luz amarilla**: Parpadea en intervalos regulares.
- **Luz verde**: Parpadea varios ciclos antes de cambiar a amarillo, alertando a los conductores del cambio pr√≥ximo.

### Tablas y Ecuaciones

#### Tabla de Estados
```
C    B    A    Y    G
0    0    0    0    0
0    0    1    0    1
0    1    0    0    0
0    1    1    0    1
1    0    0    0    0
1    0    1    0    1
1    1    0    0    0
1    1    1    1    0
```

Ecuaciones:
```
G = C'B'A + C'BA + C'B'A
G = C'A
Y = CBA
```

### Materiales Entregables
- **Video de simulaci√≥n**: [Ver en YouTube](https://youtu.be/WIduIAY3XCY)
- **Imagen de referencia**: `Imagenes/traffic_light_fsm.png`
- **Archivo de simulaci√≥n**: `Simulador/Contador_1.circ`

---


# 2.Explicaci√≥n de SERDES y su Aplicaci√≥n en UART

## Introducci√≥n
Un **SERDES** (Serializador/Deserializador) es un sistema que convierte datos paralelos en una secuencia serial y viceversa. Se utiliza en aplicaciones de comunicaci√≥n digital donde se requiere transmitir m√∫ltiples bits a trav√©s de una l√≠nea de datos reducida.

En este documento, se explicar√° c√≥mo implementar un sistema UART b√°sico utilizando solo **4 bits** manipulados manualmente, pasando por las etapas de **serializaci√≥n, transmisi√≥n y deserializaci√≥n**, para finalmente decodificar y mostrar los datos en un display.

## Componentes Principales
Para la implementaci√≥n del SERDES, se emplear√°n los siguientes elementos:
- **Compuertas l√≥gicas** para el control del flujo de datos.
- **Flip-flops** para el almacenamiento temporal de los bits.
- **Multiplexador** Para enviar los datos por un a sola salida
- **Clock** para sincronizaci√≥n del proceso de transmisi√≥n y recepci√≥n.

## Flujo del Proceso
1. **Entrada Manual de Datos**: Se introducir√°n 4 bits de datos mediante interruptores o una interfaz similar.
2. **Serializaci√≥n**: Los bits se enviar√°n secuencialmente a trav√©s de un canal de transmisi√≥n utilizando flip-flops y l√≥gica de control.
3. **Transmisi√≥n**: El flujo de bits viajar√° sincronizado por una se√±al de reloj.
4. **Deserializaci√≥n**: En el extremo receptor, los bits se reconstruir√°n en su formato original.
5. **Decodificaci√≥n y Visualizaci√≥n**: Finalmente, los datos ser√°n mostrados en un display de 7 segmentos o similar.

Este proyecto servir√° como una demostraci√≥n pr√°ctica del funcionamiento de UART a nivel fundamental, permitiendo una comprensi√≥n clara del proceso de transmisi√≥n y recepci√≥n de datos en sistemas embebidos y de comunicaci√≥n digital.


## Implementaci√≥n del Proyecto

El proyecto se basa en el uso de un teclado matricial de 3x3, que genera pulsos dependiendo de la tecla presionada, permitiendo la introducci√≥n de n√∫meros del 0 al 9.

El teclado est√° controlado por una m√°quina de estados, que es manejada por una se√±al de reloj. Esta m√°quina de estados descompone la entrada en 4 bits binarios, convirtiendo el n√∫mero decimal ingresado en su equivalente binario.

**Serializaci√≥n de Datos**

Una vez que el n√∫mero ha sido convertido a su representaci√≥n binaria, se inicia el proceso de serializaci√≥n mediante un multiplexor. Este multiplexor gestiona la transmisi√≥n de los datos en el siguiente orden:

1. Se env√≠a un bit de inicio (1) para indicar que la transmisi√≥n comenzar√°.

2. Se transmiten los 4 bits que representan el n√∫mero ingresado.

3. Se env√≠a un bit de finalizaci√≥n (0) para se√±alar que la transmisi√≥n ha terminado.

En total, el proceso de transmisi√≥n consta de 6 bits sincronizados por el reloj, asegurando que la informaci√≥n se env√≠e y reciba de manera correcta.

**Deserializaci√≥n de Datos**

El deserializador recibe los **6 bits** transmitidos y los almacena en **6 flip-flops** dispuestos en cascada, permitiendo que los bits se organicen secuencialmente.

Cuando el **flip-flop de inicio** y el **flip-flop de parada** detectan sus respectivos bits, activan una compuerta **AND** que habilita el almacenamiento de los **4 bits de datos** en los siguientes flip-flops y reinicia los que est√°n conectados en cascada. De esta manera, la salida se reconstruye en su formato paralelo original.

Una vez restaurados los **4 bits**, estos son dirigidos a un **decodificador de 0 a F**. Aunque este decodificador tiene capacidad para representar valores de **0 a 15** en hexadecimal, solo se utilizar√°n los valores de **1 a 9**, correspondientes a los n√∫meros ingresados en el teclado matricial.

Finalmente, los datos reconstruidos pueden ser enviados a un **display de 7 segmentos** o un sistema de visualizaci√≥n adecuado para su interpretaci√≥n.

|Mealy | Moore|
|-----------|-----------|
| ![Mealy](Imagenes/mealy.png) | ![Moore](Imagenes/moore.png) |

**Imagen del circuito**
![Circuito](Imagenes/circuito.png)            

**Video del proyecto**
[Ver Video en YouTube](https://youtu.be/mNCzB2ru-tY)

- **Archivo de simulaci√≥n**: `Simulador/SERDES.circ`
---
# 3. Timing Analysis

## **Estructura del Circuito**

El circuito est√° compuesto por los siguientes bloques:

### **1. Bloque Estado**

-   3 flip-flops en cascada
-   Conexi√≥n AND-OR-AND
-   Conexi√≥n AND-OR-NOR-AND

### **2. Bloque Serializador**

-   Conexi√≥n OR-AND-Clock de Flip-Flop D de almacenamiento
-   Conexi√≥n Flip-Flop D-AND-OR
-   Contador de 3 bits:
    -   **bit0:** Primera salida Flip-Flop D.
    -   **bit1:** Segunda salida Flip-Flop D con XOR que cambia la entrada del segundo flip-flop con la primera salida del flip-flop.
    -   **bit2:** Tercera salida Flip-Flop D con una conexi√≥n AND-OR-Entrada Flip-Flop D.
-   Bloqueo del Clock con una conexi√≥n NOT-NAND-AND-OR-AND del contador.

### **3. Bloque Deserializador**

-   6 flip-flops en cascada con el mismo clock
-   Reset con un AND-Salida de Flip-Flop D
-   4 flip-flops que almacenan datos de los flip-flops que est√°n en cascada

### **4. Bloque Decodificador**

-   Conexi√≥n NOT-AND-OR
-   Conexi√≥n AND-OR

----------

## **Par√°metros Temporales de los Componentes Utilizados**

### **1. Flip-Flop Tipo D - SN74HC74**

-   **T_clk-Q:** 7 ns (m√°ximo, para Vcc = 4.5V)
-   **T_setup:** 20 ns (m√≠nimo, para Vcc = 4.5V)
-   **T_hold:** 0 ns (para Vcc = 4.5V)
-   **Frecuencia m√°xima del reloj:** 31 MHz (para Vcc = 4.5V)

### **2. Contador de 3 bits - 74HC161**

-   **T_clk-Q:** 14 ns (m√°ximo, para Vcc = 4.5V)
-   **T_setup:** 10 ns (m√≠nimo, para Vcc = 4.5V)
-   **Frecuencia m√°xima del reloj:** 29 MHz (para Vcc = 4.5V)

### **3. Compuerta AND - SN74AUP1G08**

-   **T_prop:** 4.3 ns (m√°ximo, para Vcc = 3.3V)

### **4. Decodificador BCD a Display de 7 Segmentos - CD74HC4511**

-   **T_prop:** 25 ns (m√°ximo, para Vcc = 5V)

### **5. Otras Compuertas L√≥gicas (NAND, OR, NOR, XOR) - Familia 74HC**

Como el **SN74AUP1G08** pertenece a la familia l√≥gica **74HC**, las dem√°s compuertas como **NAND (SN74HC00), OR (SN74HC32), NOR (SN74HC02), XOR (SN74HC86)** tienen tiempos de propagaci√≥n similares dentro del mismo rango de voltaje.

----------

## **C√°lculo de la Frecuencia M√°xima de Operaci√≥n**

Para determinar la **frecuencia m√°xima de operaci√≥n**, utilizamos la ecuaci√≥n:
$$
Tclk‚â•Tclk‚àíQ+Tlogic+TsetupT_{clk} \geq T_{clk-Q} + T_{logic} + T_{setup}
$$
Donde:
-   **T_clk-Q = 14 ns** (por el 74HC161, que es el componente m√°s lento)
-   **T_logic = 4.3 ns** (por la compuerta AND m√°s r√°pida en el sistema)
-   **T_setup = 10 ns** (por el 74HC161)

Sustituyendo valores:
$$
Tclk‚â•14+4.3+10=28.3 nsT_{clk} \geq 14 + 4.3 + 10 = 28.3 \text{ ns}
$$
La frecuencia m√°xima del circuito se calcula como:
$$
fmax=1Tclkf_{\text{max}} = \frac{1}{T_{\text{clk}}} fmax=128.3√ó10‚àí9f_{\text{max}} = \frac{1}{28.3 \times 10^{-9}} fmax‚âà35.3 MHzf_{\text{max}} \approx 35.3 \text{ MHz}
$$
Esto significa que el circuito **puede operar hasta aproximadamente 35 MHz** antes de violar tiempos de propagaci√≥n.

----------

## **Verificaci√≥n de la Restricci√≥n de Hold**

Para cumplir la restricci√≥n de hold, la siguiente ecuaci√≥n debe cumplirse:
$$
Tclk-Q+Tlogic‚â•TholdT_{\text{clk-Q}} + T_{\text{logic}} \geq T_{\text{hold}}
$$
Sustituyendo los valores:
$$
14+4.3=18.3 ns‚â•0 ns14 + 4.3 = 18.3 \text{ ns} \geq 0 \text{ ns}
$$
Como la condici√≥n se cumple, **el circuito es seguro en t√©rminos de retenci√≥n de datos**.

----------

## **Conclusi√≥n**

-   **Frecuencia m√°xima del circuito:** ~35 MHz.
-   **La restricci√≥n de hold se cumple**, asegurando estabilidad en la retenci√≥n de datos.
-   **Las dem√°s compuertas l√≥gicas de la familia 74HC tienen tiempos similares**, por lo que se pueden considerar dentro del mismo an√°lisis.

Este an√°lisis permite validar la operaci√≥n correcta del circuito bajo los par√°metros de tiempo de los componentes utilizados. üöÄ

# Vending Machine FSM (M√°quina expendedora de 3Q)

Este proyecto implementa una m√°quina de estados finitos para una expendedora de Q3 usando SystemVerilog, VHDL y simulaci√≥n en Logisim-Evolution.

## üîß M√≥dulos

- `fsm_controller`: controla el cambio de estado
- `credit_output`: genera la salida de cr√©dito
- `vending_fsm_top`: une ambos m√≥dulos
- `logisim/`: contiene la versi√≥n visual para simular en Logisim

## üß™ Simulaci√≥n

Pod√©s simular con ModelSim o Vivado, y tambi√©n probarlo visualmente en Logisim con HDL Simulation habilitado.


**Video del proyecto**
[Ver Video en YouTube](https://youtu.be/DQt-0bW2Cig)

[Ver proyecto en Drive](https://drive.google.com/drive/folders/1hcWzh3fDUUttIKZvXMyJU5xw6KZZ_uUT?usp=drive_link)
