Процессор ARM Cortex-M0+ имеет **56 инструкций**: 50 16-битный и 6 32-битныз. Это один из самых компактных наборов команд среди современных процессоров.

## Арифметические операции (9 инструкций)

| Инструкция | Описание |
|------------|----------|
| **ADD** | Сложение двух значений |
| **ADC** | Сложение с учётом флага переноса |
| **ADR** | Загрузка адреса относительно PC |
| **SUB** | Вычитание |
| **SBC** | Вычитание с учётом флага переноса |
| **RSB** | Обратное вычитание (вычесть из нуля) |
| **MUL** | Умножение |
| **CMP** | Сравнение (вычитание без сохранения результата) |
| **CMN** | Сравнение с отрицанием (сложение без сохранения) |

## Логические операции (6 инструкций)

| Инструкция | Описание |
|------------|----------|
| **AND** | Побитовое И |
| **ORR** | Побитовое ИЛИ |
| **EOR** | Побитовое исключающее ИЛИ (XOR) |
| **BIC** | Сброс битов (AND с инвертированным операндом) |
| **MVN** | Побитовое НЕ (инверсия) |
| **TST** | Проверка битов (AND без сохранения результата) |

## Сдвиги и вращение (4 инструкции)

| Инструкция | Описание |
|------------|----------|
| **LSL** | Логический сдвиг влево |
| **LSR** | Логический сдвиг вправо |
| **ASR** | Арифметический сдвиг вправо (с сохранением знака) |
| **ROR** | Циклический сдвиг вправо |

## Пересылка данных (3 инструкции)

| Инструкция | Описание |
|------------|----------|
| **MOV** | Копирование значения в регистр |
| **MRS** | Чтение специального регистра в обычный |
| **MSR** | Запись из обычного регистра в специальный |

## Загрузка из памяти (6 инструкций)

| Инструкция | Описание |
|------------|----------|
| **LDR** | Загрузка 32-битного слова |
| **LDRH** | Загрузка 16-битного полуслова (без знака) |
| **LDRSH** | Загрузка 16-битного полуслова (со знаком) |
| **LDRB** | Загрузка 8-битного байта (без знака) |
| **LDRSB** | Загрузка 8-битного байта (со знаком) |
| **LDM** | Загрузка нескольких регистров из памяти |

## Запись в память (4 инструкции)

| Инструкция | Описание |
|------------|----------|
| **STR** | Запись 32-битного слова |
| **STRH** | Запись 16-битного полуслова |
| **STRB** | Запись 8-битного байта |
| **STM** | Запись нескольких регистров в память |

## Работа со стеком (2 инструкции)

| Инструкция | Описание |
|------------|----------|
| **PUSH** | Сохранение регистров в стек |
| **POP** | Восстановление регистров из стека |

## Расширение и реверс байтов (7 инструкций)

| Инструкция | Описание |
|------------|----------|
| **SXTB** | Расширение байта со знаком до 32 бит |
| **SXTH** | Расширение полуслова со знаком до 32 бит |
| **UXTB** | Расширение байта без знака до 32 бит |
| **UXTH** | Расширение полуслова без знака до 32 бит |
| **REV** | Перестановка байтов в слове (обратный порядок) |
| **REV16** | Перестановка байтов в каждом полуслове |
| **REVSH** | Перестановка байтов в полуслове со знаком |

## Переходы и вызовы (4 инструкции)

| Инструкция | Описание |
|------------|----------|
| **B** | Безусловный/условный переход |
| **BL** | Вызов функции (переход с сохранением адреса возврата) |
| **BX** | Переход по адресу в регистре |
| **BLX** | Вызов функции по адресу в регистре |

## Барьеры памяти (3 инструкции)

| Инструкция | Описание |
|------------|----------|
| **DMB** | Барьер памяти — завершить все операции с памятью |
| **DSB** | Барьер синхронизации — завершить все операции |
| **ISB** | Барьер инструкций — сбросить конвейер |

## Системные и управляющие (8 инструкций)

| Инструкция | Описание |
|------------|----------|
| **NOP** | Нет операции (пустая инструкция) |
| **BKPT** | Точка останова (для отладки) |
| **SVC** | Вызов супервизора (системный вызов) |
| **CPS** | Изменение состояния процессора (вкл/выкл прерывания) |
| **WFI** | Ожидание прерывания (режим сна) |
| **WFE** | Ожидание события |
| **SEV** | Отправить событие (разбудить другие ядра) |
| **YIELD** | Подсказка планировщику (уступить ресурсы) |

---

**Итого: 56 инструкций** (9 + 6 + 4 + 3 + 6 + 4 + 2 + 7 + 4 + 3 + 8 = 56)

## Источники

- [ARM Cortex-M0+ Technical Reference Manual](https://developer.arm.com/documentation/dui0662/latest/The-Cortex-M0--Instruction-Set)
- [Cortex M0+ Assembly Reference (University of Texas)](https://users.ece.utexas.edu/~valvano/EE445L/ebook/CortexM0.htm)
