# 01. CPU硬件层

> **主题**: CPU硬件层技术特征
> **覆盖范围**: CPU微架构、缓存层次、内存子系统、MMU与TLB

---

## 📋 子主题索引

- [1.1 CPU微架构](./01.1_CPU微架构.md) - 超标量流水线、乱序执行、分支预测、寄存器重命名
- [1.2 缓存层次结构](./01.2_缓存层次结构.md) - L1/L2/L3缓存、缓存一致性协议、伪共享
- [1.3 内存子系统](./01.3_内存子系统.md) - 内存控制器、DRAM时序、NUMA架构
- [1.4 MMU与TLB](./01.4_MMU与TLB.md) - 页表层次、地址转换、TLB管理

---

## 🔗 相关主题

- [02. 系统总线层](../02_系统总线层/README.md) - PCIe、芯片组
- [03. OS抽象层](../03_OS抽象层/README.md) - 进程调度、内存管理
- [07. 性能优化与安全](../07_性能优化与安全/README.md) - 性能特征矩阵

---

## 📊 核心概念矩阵

| **组件** | **延迟** | **带宽** | **物理约束** | **OS映射** |
|----------|----------|----------|--------------|------------|
| **CPU寄存器** | 0.3ns | - | 光速6cm/周期 | 进程上下文 |
| **L1缓存** | 1ns | 2TB/s | 片上集成 | 内存屏障 |
| **L3缓存** | 15ns | 200GB/s | 片上布线 | 调度域 |
| **DRAM内存** | 80ns | 50GB/s/通道 | 电容刷新64ms | Buddy分配器 |

---

**最后更新**: 2025-01-XX
