---
layout:     post
title:      读书笔记： 那些年，我们拿下了FPGA
subtitle:   Reading Notes
date:       2019-11-16
author:     MZ
header-img: img/post-bg-Reading-naxienian.jpg
catalog: true
tags:
    - Reading Notes
---

# 那些年，我们拿下了FPGA阅读笔记

### 第一章

- 在可编程逻辑器件中充当砖头角色的就是门电路，而门电路的构成可以分为两种。对于双极型晶体管，如果以特定方式相连，就可以形成晶体管-晶体管逻辑门，简称TTL；对于金属氧化物半导体场效应管，由NMOS和PMOS以互补的方式相连就能构成我们熟知的互补金属氧化物半导体，简称CMOS。虽然不同的晶体管构成的逻辑门不一样，但是功能是一致的。区别在于用CMOS实现逻辑门的速度要比TTL慢一些，但是CMOS逻辑门具有静态功率低、占用面积小的优势。
- 从数学角度出发，任何一个逻辑都能由多项式表示。多项式中无非就是两个运算，一个是由“乘”构成项，另一个是由“加”构成多项。正好，逻辑门中的与门符合乘运算，或门符合加运算，那么任何一个逻辑都可以用与门和或门来表达实现了。这就是为什么SPLD和CPLD能够实现任何逻辑的本质。
- SPLD(Simple Programmable Logic Device)简单可编程逻辑器件，包含PROM(或阵列可编程)、PLA(与阵列或阵列均可编程)、PAL(与阵列可编程)和GAL(包含触发器，出现了小单元思想)。
- CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，本质上是基于某一SPLD的一个阵列。
- 1984年由Xilinx公司开发的第一块FPGA投入市场，一方面它可以设计成简单的、具有高度可配置性、设计调试快的PLD；另一方面它可以实现巨大的复杂的、包括之前只有ASIC可实现的功能。但是有别于ASIC，一依然可以重新配置。
- 最开始的FPGA只具备三大基本要素，即可编程逻辑快、可编程布线资源、可编程I/O。
- SOPC(System On a Programmable - Chip)，即片上可编程系统这里主要指以FPGA为核心构成的系统。围绕FPGA的SOPC可以从将两个方面阐述，一种是纯FPGA架构的SOPC，另外一种是围绕FPGA的多芯架构的SOPC。后者主要分为三类，一类是FPGA+处理器(ARM、CPU、GPU)，FPGA多用于高速接口的粘合，以及通信系统中基带的调制解调、信道编码解码等。第二类是基于FPGA+DSP的应用架构，FPGA多用于高度数据采集、缓存、以及一些快速算法。第三类是FPNA。

### 第二章

- 半导体RAM有DRAM和SRAM之分。DRAM(内存条)与SRAM的区别在于DRAM需要隔一段时间刷新一次，需要额外的刷新电路，同时构成DRAM的最小单元比SRAM小。
- FPGA可以由至少三种技术实现：基于SRAM技术(大多数)、反熔丝技术和EEPROM/FLASH技术。
- SRAM：上电需要重新配置，由于可以依靠存储设备研发公司的力量推动FPGA的发展，技术比其他先进一代甚至几代。容易被抄板，配置文件转换成设计原理图或网表。不能抵抗辐射。
- 反熔丝：当遇到大电流和大电压是绝缘体变成道题，可以认为是通路。上电不需再次配置。免疫辐射。功耗低。速度快。延时小。制造复杂。
- FLASH：掉电非易失。安全。

### 第三章

- ADC由采样保持器和量化编码器组成。
- 用FPGA来做数字信号处理的好处在于，完全是硬件化并行化的编程操作，可以在速度和面积之间灵活选择。

### 第五章

- 设计输入方式有三种：原理图、HDL和IP核。
- 原理图输入：直观简洁。
- HDL输入：HDL语言具有不同层次上的抽象，这些抽象层包含开关级、逻辑门级、RTL级、行为级和系统级。其中开关级、逻辑门级又叫做结构级，直接反映结构上的特性，大量使用原语，与由原理图转换成的门级网表非常相似。
- 由于Verilog在仿真方面具有高层及按摩能力不足的缺陷，System Verilog和硬件C语言产生了，System Verilog是在系统街和行为级上为Verilog做补充。同时硬件C语言的产生还蕴含着一种想把软件和硬件设计整合到一个平台的思想。
- 约束分为两种，综合约束和布局布线约束。综合约束是用来指导综合过程，包括编译和映射，以形成不同样子的电路。布局布线约束使用来约束固定FPGA的布局布线，可以分为位置约束和时序约束，常见的位置约束有I/O约束和物理区域界定；常见的时序约束有周期约束、输入偏移约束和输出偏移约束。
- 系统的性能决定于最差路径延时。
- FPGA开发流程中有三种仿真：RTL级仿真(行为仿真。功能仿真)、静态仿真和时序仿真。

### 第七章

- parameter定义的参数是本地的，其定义在本模块内有效。

### 第八章

- 总体来说有两类变量，一类是网络(net)连接类型变量，例如wire、tri、supply0、supply1、wor、trior、wand、triand、trireg、tri0、tri1等；一类是寄存器(register)类型变量，例如reg、memory、integer、real、time、realtime。

- Net:

  1. wire型：通常单个驱动源驱动，可综合；
  2. tri型：通常多个驱动源驱动，不可综合；
  3. supply0型：对“地”建模，表示低电平0，可综合；
  4. supply1型：对电源建模，表示高电平1，可综合；
  5. wor、trior型：对应多个驱动源的线与逻辑连接，线或或三态或，可综合；
  6. wand、triand型：对应多个驱动源的线与逻辑连接，线与或三态与，可综合；
  7. trireg型：可以存储数值和电容节点的建模，不可综合；
  8. tri0、tri1型：用于线逻辑建模，tri0表示无源驱动时为0，tri1表示无源驱动时为1，不可综合。

- Register：

  1. reg型：可定义的无符号整数变量，可综合；
  2. memory型：reg型数据的数组，可综合；
  3. integer型：32位有符号整数变量，不能作为位向量访问，可综合；
  4. real型：双精度的带符号浮点变量，用法与integer相同，不可综合；
  5. time型：64位无符号整数变量，用于仿真时间的保存与处理；
  6. realtime型：与real内容一样，用于仿真时间的保存与处理。

- 输入信号必须定义为wire型，输入输出缺省类型为wire。

- always块中被赋值的每一个信号都必须定义成reg型。

- reg综合后不一定是触发器。

- input型只能定义成为net型数据，inout型端口也可以作为输入所以只能定义为net，且一般定义为wire型。

- 当inout型端口作为输出没有赋值时，一定要把它置为高阻态Z。只有这样才可以把inout口当成平常的input口使用。

  ```verilog
  inout io_data
  reg out_data
  reg io_link								//inout口方向控制，1位输出，0为输入。
  assign io_data = io_link ? out_data : 1'bz;		       //没用的时候一定要拉三态。
  ```

### 第九章

- 逻辑非为！，结果为1位。按位非~，结果和操作数位数相同。
- 缩减运算符：单目运算符，对操作数中的每位与相邻的下一位进行运算，最后的结果是一位。有与(&)、或(|)、异或(^)
- 有符号数取相反数：各位取反之后加一。
- 阻塞赋值和非阻塞赋值的使用场合：
  1. 当用always块来描述组合电路时，应当使用阻塞赋值。例如状态机中状态转移的always块；
  2. 对于时序逻辑的描述和建模，应当使用非阻塞赋值，大多数always块都使用非阻塞赋值；
  3. 在同一个always块中，最好不要混合使用阻塞赋值和非阻塞赋值。尤其再可综合电路的同一个always块中，一定不能混合使用阻塞赋值和非阻塞赋值。

### 第十章

- case(casez或casex)中default项在特定情况下可以省略，但是一个case只能有一个default项。

- 常量表达式习惯都带上位宽与进制信息，否则很容易弄错数值，匹配失败。

- 不完全的case和if语句中会生成锁存器(Ld结构)。

- 可以利用primitive约束避免锁存器的生成

  ```verilog
  always @(sel or ain or bin)begin
  	(* FULL_CASE *)	case(sel)
  					2'b01: out = ain;
  					2'b10: out = bin;
  				endcase
  end
  ```

  添加FULL_CASE约束后进行综合编译器认为case的可能被遍历，不会生成锁存器。

- casez在进行对应位比较时，当有一个为Z则另外的值无论是什么结果都为真。

- casex在进行对应位比较时，当有一个为Z或X则另外的值无论是什么结果都为真。

### 第十一章

- Verilog中，共有4种表示循环的方式，其中repeat、forever、while不可综合。确定条件的for可以被综合。

- repeat的结构

  ```verilog
  repeat(循环次数表达式)
  	begin
  	end
  ```

- forever的结构

  ```verilog
  forever
  	begin
  	end
  ```

- forever与always来实现时钟的不同之处在于，它不能独立写在程序中，而必须写在initial块中。

- 在同一过程块中forever之后的语句将永远不会执行，级forever是过程块中的最后一条语句。除非用disable终止执行。

- while的结构

  ```verilog
  while(条件表达式)
  	begin
  	end
  ```

- for的结构

  ```verilog
  for(表达式1;表达式2;表达式3)
  	begin
  	end
  ```

- 对于可综合的for循环，for中的3个表达式必须是能计算出来且不再变化的表达式。输入信号不能出现在任意一个表达式中。

- 不管怎样，在Verilog中还是建议少用for循环，尤其是过大的for循环。因为循环几次就以为着会有几个相同的电路单元出现，而for循环要在一个时钟周期内执行完毕，过大的for循环可能会导致一些时序问题。 在对速度（时钟周期数）要求不是很高的情况下，可以多用几个时钟周期完成任务，而没有必要用for循环来做。 

### 第十二章

- begin_end是顺序执行的语句块，跟C语言中的{}一样。整个语句块是从第一条语句开始依次执行，直到最后一条语句执行完，才会跳出该语句块。
- fork_join是并行的语句块，当程序一进入，整个语句块内将同时开始并行执行。
- begin_end语句块和fork_join语句块都可以带块名。
- fork_join不可综合，而begin_end可以综合。
- assign语句右边表达式的变量都是敏感信号。当右边的值发生变化时，计算右边的表达式的值，并将结果赋给左边的变量。
- 除了always外，assign语句是组合电路的主要实现方式。
- always块语句主要由时序控制条件和执行语句构成。只要满足时序控制条件，执行语句就会执行一次过程块。

### 第十三章

- Verilog按抽象程度和描述方式划分，可以分为以下几种不同抽象级别的描述方式：
  1. 系统级(system)：用高级语言结构实现设计模块的外部性能的模型；
  2. 算法级(algorithm)：用高级语言结构实现设计算法的模型；
  3. RTL级(Register Transfer Level)：描述数据在寄存器之间流动和如何处理这些数据的模型。目标是可综合
  4. 门级(gate-level)：描述逻辑门以及逻辑门之间的连接的模型；
  5. 开关级(switch-level)：描述器件中三极管、存储节点、以及他们之间连接的模型。
- 换言之，不同级别的抽象，也就是在不同抽象层次上用Verilog语言来描述一个物理电路。
- 若从行为和功能的角度来描述某一电路，则为行为级描述。系统级、算法级、RTL级都属于行为级描述方式。若从电路的结构来描述某一电路，则为结构级描述。门级和开关级属于结构级描述方式。
- 延时和信号线强度可以被综合，但无法形成电路。

### 第十五章

- 基本的Testbench结构如下所示：

  ```verilog
  `timescale 1ns / 1ps
  //定义时间单位与精度，不可缺少此语句
  module Test_bench;
  	//通常Testbench没有输入与输出端口
  	信号或变量定义声明
  	使用initial或always语句来产生激励波形
  	例化设计模块
  	监控和比较输出相应
  endmodule
  ```

- 产生时钟的几种方法

  - 使用forever方式产生占空比为50%的时钟

    ```verilog
    initial
    begin
    	clk = 0;
    	# delay;
    	forever
    		#(period/2) clk = ~clk;
    end
    ```

  - 使用always方式

    ```verilog
    initial	clk = 0;
    always	#(period/2) clk = ~clk;
    ```

  - 使用repeat产生确定数目的时钟脉冲(产生3个时钟脉冲)

    ```verilog
    initial
    begin
    	clk = 0;
    	repeat(6)
    		#(period/2)clk = ~clk;
    end
    ```

- 产生复位信号的几种形式

  - 异步复位

    ```verilog
    initial
    begin
    	Rst = 1;
    	#100;
    	Rst = 0;
    	#500;
    	Rst = 1;
    end
    ```

  - 同步复位

    ```verilog
    initial
    begin
    	Rst = 1;
    	@(negedge CLK);	//等待时钟下降沿
    	Rst = 0;
    	#30;
    	@(negedge CLK);	//等待时钟下降沿
    	Rst = 1;
    end
    ```

    

### 第十七章

- 组合逻辑电路的描述方法主要有两种：一个是用assign语句实现组合逻辑；另外一种是用always块实现组合逻辑。

- assign二选一电路

  ```verilog
  wire data_out
  assign data_out = data_sel ? data_a : data_b;
  ```

- assign三态门电路

  ```verilog
  input in, en;
  output out;
  assign out = en ? in : 'bz;'
  ```

### 第十八章

- 沿提取电路：

  ```verilog
  module EdgeSignal(
  				input clk,
  				input rst,
  				input ctrl,
  				output out_pos,
  				output out_neg
  			     );
  
  reg ctrl_this;
  reg ctrl_last;
  
  always @(posedge clk or negedge rst)	//提取信号沿always块
  	begin
  		if(!rst)
  			begin
  				ctrl_this <= 0;
  				ctrl_last <= 0;
  			end
  		else
  			begin
  				ctrl_this <= ctrl;
  				ctrl_last <= ctrl_this;
  			end
  	end
  	
  assign out_pos = (ctrl_last == 0 && ctrl_this == 1) ? 1 : 0;
  assign out_neg = (ctrl_last == 1 && ctrl_this == 0) ? 1 : 0;
  endmodule
  ```

### 第十九章

- task一般用于编写测试模块或者行为描述模块。它可以在不同位置执行共同的代码。通常把需要共用的代码块定义为task，然后通过调用task来使用这段共用的代码。

- 在task中还可以调用其他task和function。

- 定义task的基本格式为：

  ```verilog
  task<任务名>;
  	端口与类型说明；
  	变量声明；
  	语句1；
  	... ...
  	语句n；
  endtask
  ```

- 在定义一个task时，必须注意以下几点：

  1. 任务的定义必须以关键词task开始，以endtask关键字结束；
  2. 任务的定义结构不能出现在任何一个过程块内，也就是说必须在过程块外定义任务；
  3. task的定义中可以没有端口和类型说明，当然也可以有；
  4. task可以没有返回值，也可以通过输出端口或双向端口返回一个或多个值；
  5. task能够在任务模块内部定义任何变量。

- 在调用task是，同样有以下几点要注意：

  1. task调用是过程性语句，因此只能出现在always过程块和initial过程块中。调用task的输入与输出参数必须是寄存器类型；
  2. task调用语句中的列表必须与任务定义时的输入、输出和双向端口参数说明的顺序相匹配；
  3. 在调用task时，参数要按值传递，而不能按地址传递；
  4. 在一个task中，可以直接访问上一期调用模块中的任何寄存器；
  5. 可以使用循环中断控制语句disable来中断任务执行。在task呗被中断后，程序流程将返回到task调用的地方继续向下执行。

- function一般用来计算，或者用来代替组合逻辑。它不能包含任何延时，可以重复调用。

- function可以调用其他函数，但不可调用任务。

- function只有input变量，没有output变量，但可以通过函数名返回一个值。

- 定义function的基本格式为：

  ```verilog
  function <返回值类型和位宽><函数名>
  	<入口参量和类型声明>
  	<局部变量声明>
  	行为语句；
  endfunction
  ```

- 定义function时，要注意以下几点：

  1. 函数的定义必须以关键字function开始，以endfunction关键字结束；
  2. function定义结构不能出现在任意一个过程块的内部；
  3. function定义不能包括任何时间控制语句，即任何用#、@或wait来标识的语句；
  4. 定义function时，在function内部默认将函数名声明成一个寄存器变量。在函数体中必须有一条赋值语句对该寄存器变量赋以函数的结果值，以便调用function时可以得到返回的函数值。如果没有指定返回值的宽度，function将默认返回1位二进制数。

- 调用function时，同样要注意以下几点：

  1. 输入表达是与函数定义结构中的各个输入端口一一对应；
  2. function的调用既可以出现在过程块，又可以出现在assign之中；
  3. function定义中声明的所有局部变量寄存器都是静态的，即function中的局部寄存器在function的多个调用之间保持它们的值。

- 从task和function的介绍来看，两者有很多相似之处，但也有很多不同：

  1. 函数必须至少有一个输入端口，不能有输出端口。而任务可以没有，也可以有任意个输入输出端口；
  2. 函数调用可以通过函数名返回一个返回值。而任务调用必须通过输出端口传递返回值。
  3. 在函数中不能调用其他任务，而任务可以调用函数；
  4. 函数调用不能单独作为一条语句出现。它只能作为语句的一部分，通过赋值给一个变量来实现。而任务的调用则是通过一条单独的任务调用语句实现的；
  5. 函数的调用可以出现在过程块或者连续赋值语句中，而任务调用只能出现在过程块中；
  6. 函数只能与主模块共用一个仿真时间单位，不能包含有任何延时，仿真时间为0.而任务可以定义自己的仿真时间单位，可以包含有时序控制，启动时间也可以和返回时间不一致；
  7. 函数的执行不允许由disable语句进行中断，而任务的执行可以由disable语句进行中断。

- task与module的区别： https://blog.csdn.net/tushenfengle/article/details/81569895 

### 第二十章

- 编译预处理命令是全局的，可跨越多个文件，直到被取消或重写。

- \`define指令用于提供简单的文本替换功能，类似于C语言中#define指令，用“宏文本”来代替程序中所有的“宏名”。\`undef指令则是用于取消前面的宏定义。基本格式如下：

  ```verilog
  `define	<宏名> <宏文本>
  ```

  define宏定义示例

  ```Verilog
  `define DataWidth 8			//将DataWidth定义为8，程序中所有DataWidth都将替换为8
  reg [`DataWidth - 1:0] data;	//等价于reg[7:0] data
  `undef DataWidth 		         //宏定义DataWidth不再有效
  ```

  与parameter的区别：

  1. 范围不同，parameter只作用于声明的块中，\`define作用域直到遇见\`undef，可以超越文件限制。
  2. parameter可以在模块例化时实现参数传递，而\`define不行。
  3. \`define可以定义表达式，实现表达式的直接替换，而parameter只能定义变量。
  4. \`define可以嵌套使用。例如：

  ```verilog
  `define D A + B			//宏定义 D = A + B
  `define E `D + C		//在宏定义E中使用宏定义D	`E = A + B + C
  ```

- \`include指令与C语言中的 #include 有相同功能，即在编译时能把其指定的整个文件打包一起处理，实现文件包含的功能。基本格式如下：

  ```Verilog
  `include  "文件名"
  ```

  该“文件名”可以是相对路径名，也可以是绝对路径名。在使用\`include 后，编译时，会先对\`include 命令语句进行预处理，将“文件名”指定文件的全部内容复制插入到\`include 命令出现的地方。继续编译时会将插入的文件和剩下的程序一起作为一个源文件进行编译。同样也可以嵌套使用。

- \`timescale指令用于指定跟在该指令后的模块的时间单位和时间精度。其格式如下

  ```verilog
  `timescale <时间单位>/<时间精度>
  ```

  该命令必须放于模块边界前面，而且“时间单位”和“时间精度”都必须是整数。“时间精度”的取值至少要和“时间单位”的一样大。

- 有时我们希望对其中的一部分内容在满足条件时进行编译，同时选择性地忽略某部分代码。

  ```verilog
  `ifdef 宏名1(标识符)
  	程序段1
  `elsif 宏名2(标识符)
  	程序段2
  `else
  	程序段3
  `endif
  ```

  若宏名1已经被编译预处理命令\`define定义过，则编译程序段1；若宏名2已经被\`define定义过，则编译程序段2；否则程序段3，而程序段1和程序段2被忽略。

- 经验之谈：

  1. 用always块描述组合逻辑时，应根据需要在敏感信号列表中列出所有的输入信号；
  2. 所有的内部寄存器、存储单元等都应该能被复位。信号的初始化也要用复位来实现，不要使用默认值，而且要尽量使用器件的全局复位作为系统复位；
  3. 不能再两个或两个以上always块中队同一个变量赋值；
  4. 不要在同一个always块中混合使用阻塞赋值和非阻塞赋值；
  5. 时钟信号要接到全局时钟引脚上；
  6. 同步时序设计要尽量避免使用锁存器，一些不必要的锁存器是通过不完全的条件判断语句生成的；
  7. 不要混合使用时钟的上升沿和下降沿；
  8. 注意Verilog中的不可综合语句。



### 第二十一章

- 状态机的3个基本要素：

  - 状态：有意义的时刻，可能会发生不能忽略的事情。
  - 输入：对状态有影响的外来量。
  - 输出：在特定状态发生的不可忽略的事件。

- 在FPGA的设计当中，都是指FSM(有限状态机)，没有无限状态机。

- 根据状态机输出与输入的关系，可以将状态机分为摩尔状态机(Moore状态机)和米勒状态机(Mealy状态机)。

- Moore状态机：输出仅仅依赖于当前的状态，而与输入条件无关，即外部输入是内部状态的函数。

- Mealy状态机：输出不仅依赖于当前状态，而且还跟状态的输入条件相关。

- 当不确定这个点是否可以成为一个状态时，那么把它去掉试一试。如果事情还能不受影响的走下去，同时从改点上看没有任何有意义的事情或者有关联的信号产生，那么它就不是关键点，构成不了状态。

- 编码方式：

  - 二进制编码方案：用n位二进制数表示m个工作状态。
  - 格雷码方案： 任意两个相邻的代码只有一位二进制数不同 。
  - 独热码编码方案：用n位二进制数表示n个工作状态，每个编码对应一个触发器。状态机中的每一个状态都由其中一个触发器的状态表示。其组合逻辑最少，触发器最多，工作时钟频率可以做好最高。

- 状态机的三种描述方式：

  - 一段式：把组合逻辑和时序逻辑用同一时序always块表示，所以其输出是寄存器输出，无毛刺。但代码难以维护、修改，伪代码如下：

  ```verilog
  always @(posedge clk)
  begin
  	case(FSM)
  	St0:begin
  		Out0;
  		if(case0)
  			FSM <= St1;
  	end
  	St1:begin
  		Out1;
  		if(case1)
  			FSM <= St2;
  	end
  	... ...
  	endcase
  end
  ```

  - 二段式：第一个always模块采用同步时序描述状态转移；另一个模块采用组合逻辑判断状态转移的条件，描述状态转移的规律以及输出；用组合逻辑描述当前状态的输出，容易产生毛刺，而且不利于约束。但容易维护，伪代码如下：

  ```verilog
  always @(posedge clk) begin
  	current_state <= nx_state;
  end
  case(current_state)
  St0:begin
  	Out0;
  	if(case0)
  		FSM = St1;
  end
  St1:begin
  	Out1;
  	if(case1)
  		FSM = St2;
  end
  ... ...
  endcase
  end
  ```

  - 三段式：大多用于同步Mealy状态机。两个时序always块分别用来描述现态逻辑和对输出赋值。组合always块用于产生下一状态。寄存器输出，无毛刺，代码块清晰易读。但资源面积大于二段式。伪代码如下：

  ```verilog
  //第一个进程，同步时序always模块，格式化描述次态寄存器迁移到现态寄存器
  always @(posedge clk or negedge rst_n)
  begin
  	//异步复位
  	if(!rst_n)
  		current_state <= IDLE;
  	else
  	//注意，使用的是非阻塞赋值
  	current_state <= next_state;
  end
  
  //第二个进程，组合逻辑always模块，描述状态转移条件判断
  //电平触发
  always @(current_state)
  begin
  	case(current_state)
  		S1:if(...)
  			//阻塞赋值
  			next_state = S2;
  		...
  	endcase
  end
  
  //第三个进程，同步时序always模块，格式化描述次态寄存器输出
  always @(posedge clk or negedge rst_n)
  begin
  	//初始化
  	case(next_state)
  		S1:	Out1 <= ...;
  		S2:	Out2 <= ...;
  		//default的作用是免除综合工具综合处锁存器
  		default:...
  		endcase
  end
  ```

- case语句完整的情况下仍可能跑飞，原因是综合器一般默认不综合状态较多的容错处理default项，太占资源。

### 第二十四章

- RAM(Random Access Memory, 随机存储器)，是一种用来暂时保存数据的存储单元结构。“随机(Random)”存取是相对“顺序(Serial)”存取而言，意思是可以从RAM中的任意地址直接读取所需的数据，而不必从头到尾一一查找。