// vi:syntax=verilog
// Config 0, tag array way 1
//
// Only first 129 locations are initialized , address 128 has all F's
// 8192 (13b address) by 14 bit (tag)
@0000 0001
      0005
      0009
      000d
      0011
      0015
      0019
      001d
      0021
      0025
      0029
      002d
      0031
      0035
      0039
      003d
      0041
      0045
      0049
      004d
      0051
      0055
      0059
      005d
      0061
      0065
      0069
      006d
      0071
      0075
      0079
      007d
      0081
      0085
      0089
      008d
      0091
      0095
      0099
      009d
      00a1
      00a5
      00a9
      00ad
      00b1
      00b5
      00b9
      00bd
      00c1
      00c5
      00c9
      00cd
      00d1
      00d5
      00d9
      00dd
      00e1
      00e5
      00e9
      00ed
      00f1
      00f5
      00f9
      00fd
      0101
      0105
      0109
      010d
      0111
      0115
      0119
      011d
      0121
      0125
      0129
      012d
      0131
      0135
      0139
      013d
      0141
      0145
      0149
      014d
      0151
      0155
      0159
      015d
      0161
      0165
      0169
      016d
      0171
      0175
      0179
      017d
      0181
      0185
      0189
      018d
      0191
      0195
      0199
      019d
      01a1
      01a5
      01a9
      01ad
      01b1
      01b5
      01b9
      01bd
      01c1
      01c5
      01c9
      01cd
      01d1
      01d5
      01d9
      01dd
      01e1
      01e5
      01e9
      01ed
      01f1
      01f5
      01f9
      01fd
      3FFF