TimeQuest Timing Analyzer report for memory1
Tue May 28 21:23:52 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory1                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 181.0 MHz ; 181.0 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.525 ; -34.871            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.597 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                 ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.525 ; ram_96:RAM_inst|RW~1463 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.822      ;
; -4.470 ; ram_96:RAM_inst|RW~776  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.777      ;
; -4.447 ; ram_96:RAM_inst|RW~1188 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.747      ;
; -4.443 ; ram_96:RAM_inst|RW~1358 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.738      ;
; -4.443 ; ram_96:RAM_inst|RW~1223 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.754      ;
; -4.438 ; ram_96:RAM_inst|RW~1951 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.733      ;
; -4.367 ; ram_96:RAM_inst|RW~92   ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.656      ;
; -4.354 ; ram_96:RAM_inst|RW~1548 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.644      ;
; -4.346 ; ram_96:RAM_inst|RW~1484 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.643      ;
; -4.340 ; ram_96:RAM_inst|RW~742  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.630      ;
; -4.330 ; ram_96:RAM_inst|RW~1751 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.628      ;
; -4.322 ; ram_96:RAM_inst|RW~1203 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.625      ;
; -4.322 ; ram_96:RAM_inst|RW~590  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.614      ;
; -4.305 ; ram_96:RAM_inst|RW~877  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.316      ; 5.616      ;
; -4.300 ; ram_96:RAM_inst|RW~334  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.586      ;
; -4.291 ; ram_96:RAM_inst|RW~122  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.579      ;
; -4.275 ; ram_96:RAM_inst|RW~463  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.580      ;
; -4.267 ; ram_96:RAM_inst|RW~1110 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.562      ;
; -4.257 ; ram_96:RAM_inst|RW~678  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.550      ;
; -4.254 ; ram_96:RAM_inst|RW~936  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.543      ;
; -4.237 ; ram_96:RAM_inst|RW~559  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.533      ;
; -4.236 ; ram_96:RAM_inst|RW~1775 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.531      ;
; -4.231 ; ram_96:RAM_inst|RW~952  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.520      ;
; -4.231 ; ram_96:RAM_inst|RW~1326 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.526      ;
; -4.227 ; ram_96:RAM_inst|RW~795  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.532      ;
; -4.223 ; ram_96:RAM_inst|RW~1847 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.525      ;
; -4.214 ; ram_96:RAM_inst|RW~133  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.511      ;
; -4.214 ; ram_96:RAM_inst|RW~1016 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.503      ;
; -4.214 ; ram_96:RAM_inst|RW~1524 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.507      ;
; -4.213 ; ram_96:RAM_inst|RW~1007 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.511      ;
; -4.211 ; ram_96:RAM_inst|RW~693  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.317      ; 5.523      ;
; -4.209 ; ram_96:RAM_inst|RW~811  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.500      ;
; -4.209 ; ram_96:RAM_inst|RW~312  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.505      ;
; -4.202 ; ram_96:RAM_inst|RW~949  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.495      ;
; -4.201 ; ram_96:RAM_inst|RW~1332 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.502      ;
; -4.201 ; ram_96:RAM_inst|RW~692  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.504      ;
; -4.198 ; ram_96:RAM_inst|RW~1171 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.489      ;
; -4.190 ; ram_96:RAM_inst|RW~135  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.485      ;
; -4.186 ; ram_96:RAM_inst|RW~543  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.482      ;
; -4.182 ; ram_96:RAM_inst|RW~1771 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.472      ;
; -4.177 ; ram_96:RAM_inst|RW~1706 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.462      ;
; -4.163 ; ram_96:RAM_inst|RW~688  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.467      ;
; -4.159 ; ram_96:RAM_inst|RW~1836 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.450      ;
; -4.158 ; ram_96:RAM_inst|RW~299  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.449      ;
; -4.156 ; ram_96:RAM_inst|RW~266  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.442      ;
; -4.147 ; ram_96:RAM_inst|RW~229  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.319      ; 5.461      ;
; -4.143 ; ram_96:RAM_inst|RW~1714 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.443      ;
; -4.142 ; ram_96:RAM_inst|RW~42   ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.423      ;
; -4.141 ; ram_96:RAM_inst|RW~495  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.436      ;
; -4.140 ; ram_96:RAM_inst|RW~162  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.439      ;
; -4.131 ; ram_96:RAM_inst|RW~356  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.421      ;
; -4.129 ; ram_96:RAM_inst|RW~1199 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.436      ;
; -4.126 ; ram_96:RAM_inst|RW~686  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.419      ;
; -4.125 ; ram_96:RAM_inst|RW~1579 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.411      ;
; -4.123 ; ram_96:RAM_inst|RW~907  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.417      ;
; -4.116 ; ram_96:RAM_inst|RW~100  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.404      ;
; -4.111 ; ram_96:RAM_inst|RW~1460 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.401      ;
; -4.110 ; ram_96:RAM_inst|RW~1174 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.413      ;
; -4.106 ; ram_96:RAM_inst|RW~1259 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.396      ;
; -4.106 ; ram_96:RAM_inst|RW~837  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.419      ;
; -4.103 ; ram_96:RAM_inst|RW~1684 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.392      ;
; -4.102 ; ram_96:RAM_inst|RW~1586 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.412      ;
; -4.093 ; ram_96:RAM_inst|RW~1503 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.389      ;
; -4.090 ; ram_96:RAM_inst|RW~1904 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.383      ;
; -4.086 ; ram_96:RAM_inst|RW~648  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.387      ;
; -4.085 ; ram_96:RAM_inst|RW~872  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.378      ;
; -4.078 ; ram_96:RAM_inst|RW~315  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.375      ;
; -4.077 ; ram_96:RAM_inst|RW~140  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.370      ;
; -4.077 ; ram_96:RAM_inst|RW~1860 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.374      ;
; -4.077 ; ram_96:RAM_inst|RW~283  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.372      ;
; -4.077 ; ram_96:RAM_inst|RW~583  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.384      ;
; -4.075 ; ram_96:RAM_inst|RW~803  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.368      ;
; -4.072 ; ram_96:RAM_inst|RW~47   ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.366      ;
; -4.071 ; ram_96:RAM_inst|RW~70   ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.375      ;
; -4.069 ; ram_96:RAM_inst|RW~36   ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.357      ;
; -4.068 ; ram_96:RAM_inst|RW~241  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.375      ;
; -4.066 ; ram_96:RAM_inst|RW~2007 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.364      ;
; -4.062 ; ram_96:RAM_inst|RW~1976 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.361      ;
; -4.059 ; ram_96:RAM_inst|RW~369  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.344      ;
; -4.056 ; ram_96:RAM_inst|RW~1466 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.353      ;
; -4.054 ; ram_96:RAM_inst|RW~1765 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.354      ;
; -4.053 ; ram_96:RAM_inst|RW~843  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.354      ;
; -4.051 ; ram_96:RAM_inst|RW~1715 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.359      ;
; -4.047 ; ram_96:RAM_inst|RW~616  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.340      ;
; -4.044 ; ram_96:RAM_inst|RW~1731 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.346      ;
; -4.038 ; ram_96:RAM_inst|RW~551  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.336      ;
; -4.036 ; ram_96:RAM_inst|RW~27   ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.331      ;
; -4.036 ; ram_96:RAM_inst|RW~1954 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.323      ;
; -4.036 ; ram_96:RAM_inst|RW~978  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.320      ;
; -4.034 ; ram_96:RAM_inst|RW~888  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.332      ;
; -4.033 ; ram_96:RAM_inst|RW~681  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.316      ;
; -4.032 ; ram_96:RAM_inst|RW~399  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.329      ;
; -4.031 ; ram_96:RAM_inst|RW~366  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.335      ;
; -4.028 ; ram_96:RAM_inst|RW~202  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.317      ;
; -4.022 ; ram_96:RAM_inst|RW~766  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.317      ;
; -4.018 ; ram_96:RAM_inst|RW~134  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.308      ;
; -4.017 ; ram_96:RAM_inst|RW~555  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.308      ;
; -4.015 ; ram_96:RAM_inst|RW~1207 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.323      ;
; -4.015 ; ram_96:RAM_inst|RW~1672 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.315      ;
; -4.015 ; ram_96:RAM_inst|RW~570  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.313      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                 ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.597 ; ram_96:RAM_inst|RW~1872 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.195      ;
; 1.614 ; ram_96:RAM_inst|RW~1386 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.199      ;
; 1.694 ; ram_96:RAM_inst|RW~1546 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.280      ;
; 1.759 ; ram_96:RAM_inst|RW~1523 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.355      ;
; 1.771 ; ram_96:RAM_inst|RW~1641 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.357      ;
; 1.776 ; ram_96:RAM_inst|RW~2048 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.371      ;
; 1.786 ; ram_96:RAM_inst|RW~111  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.380      ;
; 1.787 ; ram_96:RAM_inst|RW~1665 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.376      ;
; 1.792 ; ram_96:RAM_inst|RW~2058 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.102      ; 2.051      ;
; 1.808 ; ram_96:RAM_inst|RW~1418 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.393      ;
; 1.841 ; ram_96:RAM_inst|RW~1539 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.434      ;
; 1.843 ; ram_96:RAM_inst|RW~1840 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.438      ;
; 1.865 ; ram_96:RAM_inst|RW~490  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.449      ;
; 1.868 ; ram_96:RAM_inst|RW~629  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.467      ;
; 1.880 ; ram_96:RAM_inst|RW~1427 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.474      ;
; 1.898 ; ram_96:RAM_inst|RW~1888 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.471      ; 2.526      ;
; 1.913 ; ram_96:RAM_inst|RW~1930 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.499      ;
; 1.931 ; ram_96:RAM_inst|RW~443  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.524      ;
; 1.948 ; ram_96:RAM_inst|RW~1728 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.555      ;
; 1.972 ; ram_96:RAM_inst|RW~902  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.475      ; 2.604      ;
; 1.980 ; ram_96:RAM_inst|RW~216  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.576      ;
; 1.981 ; ram_96:RAM_inst|RW~367  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.575      ;
; 1.984 ; ram_96:RAM_inst|RW~1267 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.104      ; 2.245      ;
; 1.999 ; ram_96:RAM_inst|RW~1545 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.583      ;
; 2.024 ; ram_96:RAM_inst|RW~655  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.623      ;
; 2.033 ; ram_96:RAM_inst|RW~986  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.617      ;
; 2.038 ; ram_96:RAM_inst|RW~578  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.634      ;
; 2.040 ; ram_96:RAM_inst|RW~2035 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.475      ; 2.672      ;
; 2.047 ; ram_96:RAM_inst|RW~1744 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.660      ;
; 2.048 ; ram_96:RAM_inst|RW~1391 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.647      ;
; 2.055 ; ram_96:RAM_inst|RW~1552 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.649      ;
; 2.059 ; ram_96:RAM_inst|RW~1792 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.677      ;
; 2.059 ; ram_96:RAM_inst|RW~1193 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.652      ;
; 2.063 ; ram_96:RAM_inst|RW~1018 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.646      ;
; 2.071 ; ram_96:RAM_inst|RW~1507 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.664      ;
; 2.085 ; ram_96:RAM_inst|RW~1030 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.476      ; 2.718      ;
; 2.090 ; ram_96:RAM_inst|RW~1028 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.473      ; 2.720      ;
; 2.094 ; ram_96:RAM_inst|RW~1443 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.698      ;
; 2.108 ; ram_96:RAM_inst|RW~1353 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.694      ;
; 2.109 ; ram_96:RAM_inst|RW~1549 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.711      ;
; 2.111 ; ram_96:RAM_inst|RW~2034 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.467      ; 2.735      ;
; 2.121 ; ram_96:RAM_inst|RW~1467 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.714      ;
; 2.123 ; ram_96:RAM_inst|RW~1034 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.740      ;
; 2.126 ; ram_96:RAM_inst|RW~990  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.719      ;
; 2.136 ; ram_96:RAM_inst|RW~393  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.719      ;
; 2.140 ; ram_96:RAM_inst|RW~1936 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.734      ;
; 2.152 ; ram_96:RAM_inst|RW~2064 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.110      ; 2.419      ;
; 2.155 ; ram_96:RAM_inst|RW~914  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.739      ;
; 2.156 ; ram_96:RAM_inst|RW~236  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.746      ;
; 2.158 ; ram_96:RAM_inst|RW~1283 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.760      ;
; 2.160 ; ram_96:RAM_inst|RW~969  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.749      ;
; 2.163 ; ram_96:RAM_inst|RW~1670 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.763      ;
; 2.164 ; ram_96:RAM_inst|RW~1388 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.755      ;
; 2.167 ; ram_96:RAM_inst|RW~2014 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.468      ; 2.792      ;
; 2.171 ; ram_96:RAM_inst|RW~1296 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.763      ;
; 2.176 ; ram_96:RAM_inst|RW~1216 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.783      ;
; 2.182 ; ram_96:RAM_inst|RW~1664 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.789      ;
; 2.182 ; ram_96:RAM_inst|RW~2059 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.469      ; 2.808      ;
; 2.187 ; ram_96:RAM_inst|RW~1257 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.807      ;
; 2.190 ; ram_96:RAM_inst|RW~1376 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.471      ; 2.818      ;
; 2.192 ; ram_96:RAM_inst|RW~263  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.801      ;
; 2.200 ; ram_96:RAM_inst|RW~1776 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.792      ;
; 2.202 ; ram_96:RAM_inst|RW~1786 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.812      ;
; 2.202 ; ram_96:RAM_inst|RW~1574 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.475      ; 2.834      ;
; 2.206 ; ram_96:RAM_inst|RW~1002 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.822      ;
; 2.209 ; ram_96:RAM_inst|RW~2054 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.474      ; 2.840      ;
; 2.211 ; ram_96:RAM_inst|RW~152  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.807      ;
; 2.211 ; ram_96:RAM_inst|RW~189  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.815      ;
; 2.212 ; ram_96:RAM_inst|RW~1779 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.821      ;
; 2.213 ; ram_96:RAM_inst|RW~1541 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.817      ;
; 2.213 ; ram_96:RAM_inst|RW~1370 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.833      ;
; 2.214 ; ram_96:RAM_inst|RW~1947 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.806      ;
; 2.214 ; ram_96:RAM_inst|RW~2051 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.473      ; 2.844      ;
; 2.224 ; ram_96:RAM_inst|RW~1131 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.475      ; 2.856      ;
; 2.231 ; ram_96:RAM_inst|RW~1279 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.467      ; 2.855      ;
; 2.233 ; ram_96:RAM_inst|RW~1680 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.835      ;
; 2.234 ; ram_96:RAM_inst|RW~1950 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.827      ;
; 2.235 ; ram_96:RAM_inst|RW~1926 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.477      ; 2.869      ;
; 2.240 ; ram_96:RAM_inst|RW~922  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.075      ; 2.472      ;
; 2.243 ; ram_96:RAM_inst|RW~905  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.858      ;
; 2.245 ; ram_96:RAM_inst|RW~1616 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.850      ;
; 2.248 ; ram_96:RAM_inst|RW~1769 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.830      ;
; 2.253 ; ram_96:RAM_inst|RW~1329 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.847      ;
; 2.253 ; ram_96:RAM_inst|RW~881  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.463      ; 2.873      ;
; 2.255 ; ram_96:RAM_inst|RW~1389 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.856      ;
; 2.256 ; ram_96:RAM_inst|RW~269  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.859      ;
; 2.264 ; ram_96:RAM_inst|RW~713  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.853      ;
; 2.264 ; ram_96:RAM_inst|RW~1808 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.109      ; 2.530      ;
; 2.265 ; ram_96:RAM_inst|RW~390  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.104      ; 2.526      ;
; 2.267 ; ram_96:RAM_inst|RW~1629 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.867      ;
; 2.269 ; ram_96:RAM_inst|RW~738  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.853      ;
; 2.270 ; ram_96:RAM_inst|RW~1542 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.864      ;
; 2.273 ; ram_96:RAM_inst|RW~61   ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.104      ; 2.534      ;
; 2.276 ; ram_96:RAM_inst|RW~720  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.889      ;
; 2.281 ; ram_96:RAM_inst|RW~1666 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.872      ;
; 2.288 ; ram_96:RAM_inst|RW~1408 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.894      ;
; 2.288 ; ram_96:RAM_inst|RW~2061 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.477      ; 2.922      ;
; 2.291 ; ram_96:RAM_inst|RW~1280 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.909      ;
; 2.307 ; ram_96:RAM_inst|RW~1485 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.920      ;
; 2.309 ; ram_96:RAM_inst|RW~1795 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.918      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~100                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1000                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1001                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1002                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1003                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1004                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1005                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1006                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1007                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1008                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1009                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~101                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1010                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1011                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1012                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1013                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1014                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1015                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1016                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1017                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1018                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1019                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~102                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1020                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1021                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1022                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1023                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1024                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1025                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1026                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1027                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1028                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1029                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~103                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1030                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1031                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1032                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1033                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1034                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1035                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1036                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1037                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1038                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1039                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~104                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1040                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1041                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1042                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1043                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1044                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1045                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1046                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1047                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1048                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1049                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~105                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1050                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1051                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1052                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1053                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1054                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1055                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1056                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1057                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1058                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1059                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~106                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1060                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1061                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1062                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1063                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1064                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1065                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1066                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1067                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1068                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1069                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~107                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1070                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1071                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1072                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1073                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1074                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clock      ; 9.512 ; 10.055 ; Rise       ; clock           ;
;  address[0] ; clock      ; 7.722 ; 8.010  ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.008 ; 8.437  ; Rise       ; clock           ;
;  address[2] ; clock      ; 9.194 ; 9.790  ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.403 ; 8.843  ; Rise       ; clock           ;
;  address[4] ; clock      ; 9.512 ; 10.055 ; Rise       ; clock           ;
;  address[5] ; clock      ; 8.896 ; 9.462  ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.663 ; 9.332  ; Rise       ; clock           ;
;  address[7] ; clock      ; 8.796 ; 9.254  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.827 ; 5.475  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.827 ; 5.475  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.482 ; 4.085  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.077 ; 4.704  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.436 ; 3.976  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.365 ; 4.942  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.576 ; 5.106  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.693 ; 5.333  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.920 ; 4.584  ; Rise       ; clock           ;
; write       ; clock      ; 5.875 ; 6.373  ; Rise       ; clock           ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.099 ; -1.550 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.304 ; -1.766 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.520 ; -2.075 ; Rise       ; clock           ;
;  address[2] ; clock      ; -2.124 ; -2.581 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.250 ; -2.838 ; Rise       ; clock           ;
;  address[4] ; clock      ; -2.102 ; -2.563 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.796 ; -2.390 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.099 ; -1.550 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.122 ; -1.590 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.943 ; -1.348 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.114 ; -1.530 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.962 ; -1.371 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.943 ; -1.348 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.058 ; -1.479 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.179 ; -1.619 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.963 ; -1.357 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.174 ; -1.606 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.960 ; -1.370 ; Rise       ; clock           ;
; write       ; clock      ; -1.824 ; -2.235 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clock      ; 8.555 ; 8.724 ; Rise       ; clock           ;
;  data_out[0] ; clock      ; 8.555 ; 8.724 ; Rise       ; clock           ;
;  data_out[1] ; clock      ; 8.256 ; 8.225 ; Rise       ; clock           ;
;  data_out[2] ; clock      ; 8.090 ; 8.076 ; Rise       ; clock           ;
;  data_out[3] ; clock      ; 7.874 ; 7.876 ; Rise       ; clock           ;
;  data_out[4] ; clock      ; 7.866 ; 7.878 ; Rise       ; clock           ;
;  data_out[5] ; clock      ; 7.735 ; 7.730 ; Rise       ; clock           ;
;  data_out[6] ; clock      ; 7.787 ; 7.805 ; Rise       ; clock           ;
;  data_out[7] ; clock      ; 8.247 ; 8.259 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clock      ; 5.451 ; 5.414 ; Rise       ; clock           ;
;  data_out[0] ; clock      ; 7.325 ; 7.368 ; Rise       ; clock           ;
;  data_out[1] ; clock      ; 5.652 ; 5.574 ; Rise       ; clock           ;
;  data_out[2] ; clock      ; 5.649 ; 5.586 ; Rise       ; clock           ;
;  data_out[3] ; clock      ; 5.478 ; 5.440 ; Rise       ; clock           ;
;  data_out[4] ; clock      ; 5.451 ; 5.414 ; Rise       ; clock           ;
;  data_out[5] ; clock      ; 5.457 ; 5.421 ; Rise       ; clock           ;
;  data_out[6] ; clock      ; 5.485 ; 5.454 ; Rise       ; clock           ;
;  data_out[7] ; clock      ; 5.484 ; 5.447 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; data_out[0] ; 11.510 ; 10.811 ; 11.285 ; 12.300 ;
; address[0] ; data_out[1] ; 9.608  ; 9.577  ; 10.146 ; 10.090 ;
; address[0] ; data_out[2] ; 9.576  ; 9.562  ; 10.106 ; 10.077 ;
; address[0] ; data_out[3] ; 9.406  ; 9.408  ; 9.933  ; 9.927  ;
; address[0] ; data_out[4] ; 9.503  ; 9.515  ; 10.011 ; 9.980  ;
; address[0] ; data_out[5] ; 9.486  ; 9.361  ; 9.912  ; 9.957  ;
; address[0] ; data_out[6] ; 9.227  ; 9.184  ; 9.740  ; 9.706  ;
; address[0] ; data_out[7] ; 9.441  ; 9.453  ; 9.979  ; 9.967  ;
; address[1] ; data_out[0] ; 10.606 ; 11.037 ; 11.394 ; 11.310 ;
; address[1] ; data_out[1] ; 8.951  ; 8.920  ; 9.457  ; 9.401  ;
; address[1] ; data_out[2] ; 8.919  ; 8.905  ; 9.417  ; 9.388  ;
; address[1] ; data_out[3] ; 8.749  ; 8.751  ; 9.244  ; 9.238  ;
; address[1] ; data_out[4] ; 8.846  ; 8.858  ; 9.322  ; 9.291  ;
; address[1] ; data_out[5] ; 8.829  ; 8.704  ; 9.223  ; 9.268  ;
; address[1] ; data_out[6] ; 8.570  ; 8.527  ; 9.051  ; 9.017  ;
; address[1] ; data_out[7] ; 8.784  ; 8.796  ; 9.290  ; 9.278  ;
; address[2] ; data_out[0] ; 12.558 ; 12.967 ; 13.168 ; 13.095 ;
; address[2] ; data_out[1] ; 10.903 ; 10.872 ; 11.242 ; 11.186 ;
; address[2] ; data_out[2] ; 10.871 ; 10.857 ; 11.202 ; 11.173 ;
; address[2] ; data_out[3] ; 10.701 ; 10.703 ; 11.029 ; 11.023 ;
; address[2] ; data_out[4] ; 10.798 ; 10.810 ; 11.107 ; 11.076 ;
; address[2] ; data_out[5] ; 10.781 ; 10.656 ; 11.008 ; 11.053 ;
; address[2] ; data_out[6] ; 10.522 ; 10.479 ; 10.836 ; 10.802 ;
; address[2] ; data_out[7] ; 10.736 ; 10.748 ; 11.075 ; 11.063 ;
; address[3] ; data_out[0] ; 13.900 ; 14.309 ; 14.596 ; 14.523 ;
; address[3] ; data_out[1] ; 12.245 ; 12.214 ; 12.670 ; 12.614 ;
; address[3] ; data_out[2] ; 12.213 ; 12.199 ; 12.630 ; 12.601 ;
; address[3] ; data_out[3] ; 12.043 ; 12.045 ; 12.457 ; 12.451 ;
; address[3] ; data_out[4] ; 12.140 ; 12.152 ; 12.535 ; 12.504 ;
; address[3] ; data_out[5] ; 12.123 ; 11.998 ; 12.436 ; 12.481 ;
; address[3] ; data_out[6] ; 11.864 ; 11.821 ; 12.264 ; 12.230 ;
; address[3] ; data_out[7] ; 12.078 ; 12.090 ; 12.503 ; 12.491 ;
; address[4] ; data_out[0] ; 10.642 ;        ;        ; 11.353 ;
; address[4] ; data_out[1] ; 9.319  ; 9.263  ; 9.910  ; 9.879  ;
; address[4] ; data_out[2] ; 9.279  ; 9.250  ; 9.878  ; 9.864  ;
; address[4] ; data_out[3] ; 9.106  ; 9.100  ; 9.708  ; 9.710  ;
; address[4] ; data_out[4] ; 9.184  ; 9.153  ; 9.805  ; 9.817  ;
; address[4] ; data_out[5] ; 9.085  ; 9.130  ; 9.788  ; 9.663  ;
; address[4] ; data_out[6] ; 8.913  ; 8.879  ; 9.529  ; 9.486  ;
; address[4] ; data_out[7] ; 9.152  ; 9.140  ; 9.743  ; 9.755  ;
; address[5] ; data_out[0] ; 13.869 ; 13.796 ; 14.235 ; 14.644 ;
; address[5] ; data_out[1] ; 11.943 ; 11.887 ; 12.580 ; 12.549 ;
; address[5] ; data_out[2] ; 11.903 ; 11.874 ; 12.548 ; 12.534 ;
; address[5] ; data_out[3] ; 11.730 ; 11.724 ; 12.378 ; 12.380 ;
; address[5] ; data_out[4] ; 11.808 ; 11.777 ; 12.475 ; 12.487 ;
; address[5] ; data_out[5] ; 11.709 ; 11.754 ; 12.458 ; 12.333 ;
; address[5] ; data_out[6] ; 11.537 ; 11.503 ; 12.199 ; 12.156 ;
; address[5] ; data_out[7] ; 11.776 ; 11.764 ; 12.413 ; 12.425 ;
; address[6] ; data_out[0] ; 12.299 ; 12.226 ; 12.593 ; 13.002 ;
; address[6] ; data_out[1] ; 10.625 ; 10.569 ; 11.300 ; 11.269 ;
; address[6] ; data_out[2] ; 10.585 ; 10.556 ; 11.268 ; 11.254 ;
; address[6] ; data_out[3] ; 10.412 ; 10.406 ; 11.098 ; 11.100 ;
; address[6] ; data_out[4] ; 10.490 ; 10.459 ; 11.195 ; 11.207 ;
; address[6] ; data_out[5] ; 10.391 ; 10.436 ; 11.178 ; 11.053 ;
; address[6] ; data_out[6] ; 10.219 ; 10.185 ; 10.919 ; 10.876 ;
; address[6] ; data_out[7] ; 10.458 ; 10.446 ; 11.133 ; 11.145 ;
; address[7] ; data_out[0] ; 12.094 ; 12.023 ; 12.463 ; 12.866 ;
; address[7] ; data_out[1] ; 10.731 ; 10.675 ; 11.415 ; 11.384 ;
; address[7] ; data_out[2] ; 10.691 ; 10.662 ; 11.383 ; 11.369 ;
; address[7] ; data_out[3] ; 10.518 ; 10.512 ; 11.213 ; 11.215 ;
; address[7] ; data_out[4] ; 10.596 ; 10.565 ; 11.310 ; 11.322 ;
; address[7] ; data_out[5] ; 10.497 ; 10.542 ; 11.293 ; 11.168 ;
; address[7] ; data_out[6] ; 10.325 ; 10.291 ; 11.034 ; 10.991 ;
; address[7] ; data_out[7] ; 10.564 ; 10.552 ; 11.248 ; 11.260 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; data_out[0] ; 10.848 ; 10.460 ; 10.938 ; 11.523 ;
; address[0] ; data_out[1] ; 8.614  ; 8.532  ; 9.207  ; 9.116  ;
; address[0] ; data_out[2] ; 8.613  ; 8.546  ; 9.206  ; 9.130  ;
; address[0] ; data_out[3] ; 8.439  ; 8.397  ; 9.038  ; 8.987  ;
; address[0] ; data_out[4] ; 8.412  ; 8.371  ; 9.006  ; 8.956  ;
; address[0] ; data_out[5] ; 8.612  ; 8.603  ; 9.253  ; 9.169  ;
; address[0] ; data_out[6] ; 8.450  ; 8.415  ; 9.047  ; 9.003  ;
; address[0] ; data_out[7] ; 8.445  ; 8.404  ; 9.043  ; 8.993  ;
; address[1] ; data_out[0] ; 10.217 ; 9.829  ; 10.277 ; 10.862 ;
; address[1] ; data_out[1] ; 7.987  ; 7.896  ; 8.511  ; 8.429  ;
; address[1] ; data_out[2] ; 7.986  ; 7.910  ; 8.510  ; 8.443  ;
; address[1] ; data_out[3] ; 7.818  ; 7.767  ; 8.336  ; 8.294  ;
; address[1] ; data_out[4] ; 7.786  ; 7.736  ; 8.309  ; 8.268  ;
; address[1] ; data_out[5] ; 8.033  ; 7.949  ; 8.509  ; 8.500  ;
; address[1] ; data_out[6] ; 7.827  ; 7.783  ; 8.347  ; 8.312  ;
; address[1] ; data_out[7] ; 7.823  ; 7.773  ; 8.342  ; 8.301  ;
; address[2] ; data_out[0] ; 12.093 ; 11.705 ; 11.991 ; 12.576 ;
; address[2] ; data_out[1] ; 9.841  ; 9.750  ; 10.215 ; 10.133 ;
; address[2] ; data_out[2] ; 9.840  ; 9.764  ; 10.214 ; 10.147 ;
; address[2] ; data_out[3] ; 9.672  ; 9.621  ; 10.040 ; 9.998  ;
; address[2] ; data_out[4] ; 9.640  ; 9.590  ; 10.013 ; 9.972  ;
; address[2] ; data_out[5] ; 9.887  ; 9.803  ; 10.213 ; 10.204 ;
; address[2] ; data_out[6] ; 9.681  ; 9.637  ; 10.051 ; 10.016 ;
; address[2] ; data_out[7] ; 9.677  ; 9.627  ; 10.046 ; 10.005 ;
; address[3] ; data_out[0] ; 13.380 ; 12.992 ; 13.362 ; 13.947 ;
; address[3] ; data_out[1] ; 11.128 ; 11.037 ; 11.586 ; 11.504 ;
; address[3] ; data_out[2] ; 11.127 ; 11.051 ; 11.585 ; 11.518 ;
; address[3] ; data_out[3] ; 10.959 ; 10.908 ; 11.411 ; 11.369 ;
; address[3] ; data_out[4] ; 10.927 ; 10.877 ; 11.384 ; 11.343 ;
; address[3] ; data_out[5] ; 11.174 ; 11.090 ; 11.584 ; 11.575 ;
; address[3] ; data_out[6] ; 10.968 ; 10.924 ; 11.422 ; 11.387 ;
; address[3] ; data_out[7] ; 10.964 ; 10.914 ; 11.417 ; 11.376 ;
; address[4] ; data_out[0] ; 9.758  ;        ;        ; 10.346 ;
; address[4] ; data_out[1] ; 8.368  ; 8.286  ; 8.917  ; 8.826  ;
; address[4] ; data_out[2] ; 8.367  ; 8.300  ; 8.916  ; 8.840  ;
; address[4] ; data_out[3] ; 8.193  ; 8.151  ; 8.748  ; 8.697  ;
; address[4] ; data_out[4] ; 8.166  ; 8.125  ; 8.716  ; 8.666  ;
; address[4] ; data_out[5] ; 8.366  ; 8.357  ; 8.963  ; 8.879  ;
; address[4] ; data_out[6] ; 8.204  ; 8.169  ; 8.757  ; 8.713  ;
; address[4] ; data_out[7] ; 8.199  ; 8.158  ; 8.753  ; 8.703  ;
; address[5] ; data_out[0] ; 10.603 ; 10.622 ; 11.047 ; 11.038 ;
; address[5] ; data_out[1] ; 9.754  ; 9.672  ; 10.389 ; 10.298 ;
; address[5] ; data_out[2] ; 9.753  ; 9.686  ; 10.388 ; 10.312 ;
; address[5] ; data_out[3] ; 9.579  ; 9.537  ; 10.220 ; 10.169 ;
; address[5] ; data_out[4] ; 9.552  ; 9.511  ; 10.188 ; 10.138 ;
; address[5] ; data_out[5] ; 9.700  ; 9.672  ; 10.330 ; 10.278 ;
; address[5] ; data_out[6] ; 9.539  ; 9.507  ; 10.175 ; 10.131 ;
; address[5] ; data_out[7] ; 9.585  ; 9.544  ; 10.225 ; 10.175 ;
; address[6] ; data_out[0] ; 9.982  ; 10.001 ; 10.301 ; 10.292 ;
; address[6] ; data_out[1] ; 9.372  ; 9.290  ; 9.881  ; 9.790  ;
; address[6] ; data_out[2] ; 9.371  ; 9.304  ; 9.880  ; 9.804  ;
; address[6] ; data_out[3] ; 9.197  ; 9.155  ; 9.712  ; 9.661  ;
; address[6] ; data_out[4] ; 9.170  ; 9.129  ; 9.680  ; 9.630  ;
; address[6] ; data_out[5] ; 9.370  ; 9.361  ; 9.927  ; 9.843  ;
; address[6] ; data_out[6] ; 9.208  ; 9.173  ; 9.721  ; 9.677  ;
; address[6] ; data_out[7] ; 9.203  ; 9.162  ; 9.717  ; 9.667  ;
; address[7] ; data_out[0] ; 7.391  ; 9.844  ; 10.368 ; 7.907  ;
; address[7] ; data_out[1] ; 9.176  ; 9.094  ; 9.721  ; 9.639  ;
; address[7] ; data_out[2] ; 9.175  ; 9.108  ; 9.720  ; 9.653  ;
; address[7] ; data_out[3] ; 9.001  ; 8.959  ; 9.546  ; 9.504  ;
; address[7] ; data_out[4] ; 8.974  ; 8.933  ; 9.519  ; 9.478  ;
; address[7] ; data_out[5] ; 9.150  ; 9.136  ; 9.655  ; 9.614  ;
; address[7] ; data_out[6] ; 8.964  ; 8.955  ; 9.467  ; 9.429  ;
; address[7] ; data_out[7] ; 9.007  ; 8.966  ; 9.552  ; 9.511  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.27 MHz ; 202.27 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.944 ; -30.523           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.461 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.944 ; ram_96:RAM_inst|RW~1223 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.220      ;
; -3.940 ; ram_96:RAM_inst|RW~1463 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.205      ;
; -3.934 ; ram_96:RAM_inst|RW~1188 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.201      ;
; -3.903 ; ram_96:RAM_inst|RW~1358 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.164      ;
; -3.886 ; ram_96:RAM_inst|RW~776  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.157      ;
; -3.868 ; ram_96:RAM_inst|RW~1951 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.131      ;
; -3.851 ; ram_96:RAM_inst|RW~92   ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.109      ;
; -3.844 ; ram_96:RAM_inst|RW~1548 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.103      ;
; -3.843 ; ram_96:RAM_inst|RW~742  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.099      ;
; -3.838 ; ram_96:RAM_inst|RW~1751 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.102      ;
; -3.800 ; ram_96:RAM_inst|RW~1484 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.063      ;
; -3.796 ; ram_96:RAM_inst|RW~1203 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.065      ;
; -3.795 ; ram_96:RAM_inst|RW~590  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.052      ;
; -3.779 ; ram_96:RAM_inst|RW~1110 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.044      ;
; -3.773 ; ram_96:RAM_inst|RW~334  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.027      ;
; -3.768 ; ram_96:RAM_inst|RW~463  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.039      ;
; -3.764 ; ram_96:RAM_inst|RW~122  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.017      ;
; -3.762 ; ram_96:RAM_inst|RW~1775 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.021      ;
; -3.738 ; ram_96:RAM_inst|RW~1326 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.998      ;
; -3.726 ; ram_96:RAM_inst|RW~877  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.003      ;
; -3.721 ; ram_96:RAM_inst|RW~1771 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.976      ;
; -3.719 ; ram_96:RAM_inst|RW~936  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.971      ;
; -3.717 ; ram_96:RAM_inst|RW~952  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.974      ;
; -3.715 ; ram_96:RAM_inst|RW~693  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.283      ; 4.993      ;
; -3.712 ; ram_96:RAM_inst|RW~1007 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.975      ;
; -3.699 ; ram_96:RAM_inst|RW~678  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.957      ;
; -3.698 ; ram_96:RAM_inst|RW~949  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.957      ;
; -3.693 ; ram_96:RAM_inst|RW~1847 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.274      ; 4.962      ;
; -3.690 ; ram_96:RAM_inst|RW~1524 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.949      ;
; -3.689 ; ram_96:RAM_inst|RW~133  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.954      ;
; -3.689 ; ram_96:RAM_inst|RW~1836 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.945      ;
; -3.683 ; ram_96:RAM_inst|RW~135  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.946      ;
; -3.683 ; ram_96:RAM_inst|RW~1016 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.940      ;
; -3.681 ; ram_96:RAM_inst|RW~1259 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.936      ;
; -3.679 ; ram_96:RAM_inst|RW~312  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.942      ;
; -3.664 ; ram_96:RAM_inst|RW~811  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.922      ;
; -3.663 ; ram_96:RAM_inst|RW~795  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.931      ;
; -3.663 ; ram_96:RAM_inst|RW~907  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.924      ;
; -3.662 ; ram_96:RAM_inst|RW~1332 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.929      ;
; -3.659 ; ram_96:RAM_inst|RW~559  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.921      ;
; -3.650 ; ram_96:RAM_inst|RW~1706 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.900      ;
; -3.647 ; ram_96:RAM_inst|RW~42   ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.896      ;
; -3.638 ; ram_96:RAM_inst|RW~686  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.896      ;
; -3.635 ; ram_96:RAM_inst|RW~1714 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.902      ;
; -3.632 ; ram_96:RAM_inst|RW~1171 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.892      ;
; -3.630 ; ram_96:RAM_inst|RW~688  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.896      ;
; -3.630 ; ram_96:RAM_inst|RW~1904 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.889      ;
; -3.624 ; ram_96:RAM_inst|RW~495  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.883      ;
; -3.624 ; ram_96:RAM_inst|RW~229  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.283      ; 4.902      ;
; -3.622 ; ram_96:RAM_inst|RW~299  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.880      ;
; -3.621 ; ram_96:RAM_inst|RW~1684 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.874      ;
; -3.621 ; ram_96:RAM_inst|RW~692  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.891      ;
; -3.620 ; ram_96:RAM_inst|RW~2007 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.884      ;
; -3.617 ; ram_96:RAM_inst|RW~140  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.879      ;
; -3.611 ; ram_96:RAM_inst|RW~543  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.873      ;
; -3.598 ; ram_96:RAM_inst|RW~356  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.852      ;
; -3.598 ; ram_96:RAM_inst|RW~1579 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.851      ;
; -3.597 ; ram_96:RAM_inst|RW~1460 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.856      ;
; -3.595 ; ram_96:RAM_inst|RW~70   ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.865      ;
; -3.594 ; ram_96:RAM_inst|RW~162  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.859      ;
; -3.586 ; ram_96:RAM_inst|RW~1586 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.281      ; 4.862      ;
; -3.585 ; ram_96:RAM_inst|RW~266  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.840      ;
; -3.583 ; ram_96:RAM_inst|RW~837  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.284      ; 4.862      ;
; -3.581 ; ram_96:RAM_inst|RW~803  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.841      ;
; -3.570 ; ram_96:RAM_inst|RW~241  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.280      ; 4.845      ;
; -3.569 ; ram_96:RAM_inst|RW~1174 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.840      ;
; -3.568 ; ram_96:RAM_inst|RW~616  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.826      ;
; -3.566 ; ram_96:RAM_inst|RW~1199 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.839      ;
; -3.562 ; ram_96:RAM_inst|RW~47   ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.822      ;
; -3.559 ; ram_96:RAM_inst|RW~283  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.822      ;
; -3.558 ; ram_96:RAM_inst|RW~1503 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.818      ;
; -3.558 ; ram_96:RAM_inst|RW~872  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.817      ;
; -3.553 ; ram_96:RAM_inst|RW~1860 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.816      ;
; -3.553 ; ram_96:RAM_inst|RW~27   ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.816      ;
; -3.552 ; ram_96:RAM_inst|RW~494  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.808      ;
; -3.549 ; ram_96:RAM_inst|RW~366  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.821      ;
; -3.546 ; ram_96:RAM_inst|RW~1207 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.819      ;
; -3.543 ; ram_96:RAM_inst|RW~134  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.803      ;
; -3.540 ; ram_96:RAM_inst|RW~437  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.811      ;
; -3.540 ; ram_96:RAM_inst|RW~315  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.801      ;
; -3.533 ; ram_96:RAM_inst|RW~1731 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 4.802      ;
; -3.531 ; ram_96:RAM_inst|RW~1715 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.805      ;
; -3.531 ; ram_96:RAM_inst|RW~583  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.805      ;
; -3.527 ; ram_96:RAM_inst|RW~100  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.784      ;
; -3.520 ; ram_96:RAM_inst|RW~648  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.788      ;
; -3.518 ; ram_96:RAM_inst|RW~1373 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.783      ;
; -3.515 ; ram_96:RAM_inst|RW~681  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.765      ;
; -3.515 ; ram_96:RAM_inst|RW~978  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.767      ;
; -3.514 ; ram_96:RAM_inst|RW~555  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.772      ;
; -3.514 ; ram_96:RAM_inst|RW~965  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.283      ; 4.792      ;
; -3.509 ; ram_96:RAM_inst|RW~843  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 4.778      ;
; -3.508 ; ram_96:RAM_inst|RW~36   ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.765      ;
; -3.505 ; ram_96:RAM_inst|RW~1954 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.762      ;
; -3.504 ; ram_96:RAM_inst|RW~26   ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.753      ;
; -3.502 ; ram_96:RAM_inst|RW~591  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.767      ;
; -3.499 ; ram_96:RAM_inst|RW~849  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.746      ;
; -3.498 ; ram_96:RAM_inst|RW~1502 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.755      ;
; -3.498 ; ram_96:RAM_inst|RW~821  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.284      ; 4.777      ;
; -3.497 ; ram_96:RAM_inst|RW~1699 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.761      ;
; -3.496 ; ram_96:RAM_inst|RW~369  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.750      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                  ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.461 ; ram_96:RAM_inst|RW~1872 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.392      ; 1.997      ;
; 1.465 ; ram_96:RAM_inst|RW~1386 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.382      ; 1.991      ;
; 1.553 ; ram_96:RAM_inst|RW~1546 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.079      ;
; 1.595 ; ram_96:RAM_inst|RW~1523 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.130      ;
; 1.613 ; ram_96:RAM_inst|RW~1641 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.140      ;
; 1.621 ; ram_96:RAM_inst|RW~2048 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.151      ;
; 1.629 ; ram_96:RAM_inst|RW~111  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.162      ;
; 1.636 ; ram_96:RAM_inst|RW~2058 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.092      ; 1.872      ;
; 1.640 ; ram_96:RAM_inst|RW~1665 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.170      ;
; 1.643 ; ram_96:RAM_inst|RW~1418 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.169      ;
; 1.668 ; ram_96:RAM_inst|RW~1539 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.202      ;
; 1.684 ; ram_96:RAM_inst|RW~629  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.222      ;
; 1.693 ; ram_96:RAM_inst|RW~1840 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.222      ;
; 1.715 ; ram_96:RAM_inst|RW~1427 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.249      ;
; 1.717 ; ram_96:RAM_inst|RW~490  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.237      ;
; 1.739 ; ram_96:RAM_inst|RW~1888 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.301      ;
; 1.762 ; ram_96:RAM_inst|RW~1930 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.289      ;
; 1.763 ; ram_96:RAM_inst|RW~443  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.297      ;
; 1.780 ; ram_96:RAM_inst|RW~1728 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.325      ;
; 1.788 ; ram_96:RAM_inst|RW~216  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.323      ;
; 1.788 ; ram_96:RAM_inst|RW~1267 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.026      ;
; 1.801 ; ram_96:RAM_inst|RW~902  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.369      ;
; 1.807 ; ram_96:RAM_inst|RW~367  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.340      ;
; 1.821 ; ram_96:RAM_inst|RW~1545 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.347      ;
; 1.851 ; ram_96:RAM_inst|RW~578  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.385      ;
; 1.851 ; ram_96:RAM_inst|RW~986  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.377      ; 2.372      ;
; 1.852 ; ram_96:RAM_inst|RW~655  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.386      ;
; 1.852 ; ram_96:RAM_inst|RW~2035 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.420      ;
; 1.876 ; ram_96:RAM_inst|RW~1391 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.414      ;
; 1.878 ; ram_96:RAM_inst|RW~1507 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.412      ;
; 1.881 ; ram_96:RAM_inst|RW~1744 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.430      ;
; 1.882 ; ram_96:RAM_inst|RW~1552 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.414      ;
; 1.884 ; ram_96:RAM_inst|RW~1018 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.408      ;
; 1.885 ; ram_96:RAM_inst|RW~1030 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.453      ;
; 1.890 ; ram_96:RAM_inst|RW~1443 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.433      ;
; 1.893 ; ram_96:RAM_inst|RW~1792 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.446      ;
; 1.895 ; ram_96:RAM_inst|RW~1193 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.429      ;
; 1.903 ; ram_96:RAM_inst|RW~1028 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.468      ;
; 1.921 ; ram_96:RAM_inst|RW~2034 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.481      ;
; 1.925 ; ram_96:RAM_inst|RW~1549 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.465      ;
; 1.935 ; ram_96:RAM_inst|RW~990  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.465      ;
; 1.936 ; ram_96:RAM_inst|RW~1467 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.470      ;
; 1.938 ; ram_96:RAM_inst|RW~1353 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.463      ;
; 1.941 ; ram_96:RAM_inst|RW~2014 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.501      ;
; 1.945 ; ram_96:RAM_inst|RW~1034 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.499      ;
; 1.951 ; ram_96:RAM_inst|RW~914  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.377      ; 2.472      ;
; 1.953 ; ram_96:RAM_inst|RW~393  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.475      ;
; 1.954 ; ram_96:RAM_inst|RW~1936 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.487      ;
; 1.956 ; ram_96:RAM_inst|RW~1283 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.497      ;
; 1.964 ; ram_96:RAM_inst|RW~2064 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.098      ; 2.206      ;
; 1.968 ; ram_96:RAM_inst|RW~1664 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.513      ;
; 1.968 ; ram_96:RAM_inst|RW~1670 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.507      ;
; 1.971 ; ram_96:RAM_inst|RW~969  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.501      ;
; 1.972 ; ram_96:RAM_inst|RW~236  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.499      ;
; 1.979 ; ram_96:RAM_inst|RW~2059 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.542      ;
; 1.981 ; ram_96:RAM_inst|RW~263  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.527      ;
; 1.981 ; ram_96:RAM_inst|RW~1296 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.511      ;
; 1.984 ; ram_96:RAM_inst|RW~1388 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.516      ;
; 1.986 ; ram_96:RAM_inst|RW~1216 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.531      ;
; 1.990 ; ram_96:RAM_inst|RW~1257 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.548      ;
; 1.995 ; ram_96:RAM_inst|RW~1776 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.521      ;
; 1.998 ; ram_96:RAM_inst|RW~152  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.533      ;
; 2.002 ; ram_96:RAM_inst|RW~1574 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.570      ;
; 2.004 ; ram_96:RAM_inst|RW~1680 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.544      ;
; 2.006 ; ram_96:RAM_inst|RW~1376 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.568      ;
; 2.006 ; ram_96:RAM_inst|RW~1370 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.562      ;
; 2.007 ; ram_96:RAM_inst|RW~189  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.550      ;
; 2.009 ; ram_96:RAM_inst|RW~1779 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.556      ;
; 2.012 ; ram_96:RAM_inst|RW~2051 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.578      ;
; 2.020 ; ram_96:RAM_inst|RW~2054 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.587      ;
; 2.021 ; ram_96:RAM_inst|RW~1947 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.554      ;
; 2.021 ; ram_96:RAM_inst|RW~1541 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.564      ;
; 2.021 ; ram_96:RAM_inst|RW~1131 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.588      ;
; 2.022 ; ram_96:RAM_inst|RW~1950 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.556      ;
; 2.025 ; ram_96:RAM_inst|RW~1786 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.572      ;
; 2.029 ; ram_96:RAM_inst|RW~1616 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.572      ;
; 2.036 ; ram_96:RAM_inst|RW~905  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.588      ;
; 2.037 ; ram_96:RAM_inst|RW~1926 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.606      ;
; 2.041 ; ram_96:RAM_inst|RW~922  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.247      ;
; 2.045 ; ram_96:RAM_inst|RW~1389 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.585      ;
; 2.046 ; ram_96:RAM_inst|RW~1769 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.566      ;
; 2.047 ; ram_96:RAM_inst|RW~1666 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.577      ;
; 2.048 ; ram_96:RAM_inst|RW~390  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.286      ;
; 2.051 ; ram_96:RAM_inst|RW~1279 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.610      ;
; 2.054 ; ram_96:RAM_inst|RW~61   ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.292      ;
; 2.056 ; ram_96:RAM_inst|RW~1002 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.606      ;
; 2.056 ; ram_96:RAM_inst|RW~881  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.614      ;
; 2.057 ; ram_96:RAM_inst|RW~738  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.577      ;
; 2.058 ; ram_96:RAM_inst|RW~1808 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.298      ;
; 2.061 ; ram_96:RAM_inst|RW~1329 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.595      ;
; 2.063 ; ram_96:RAM_inst|RW~1629 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.602      ;
; 2.063 ; ram_96:RAM_inst|RW~713  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.593      ;
; 2.072 ; ram_96:RAM_inst|RW~269  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.614      ;
; 2.073 ; ram_96:RAM_inst|RW~1542 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.608      ;
; 2.075 ; ram_96:RAM_inst|RW~1795 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.621      ;
; 2.089 ; ram_96:RAM_inst|RW~720  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.638      ;
; 2.096 ; ram_96:RAM_inst|RW~1438 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.626      ;
; 2.097 ; ram_96:RAM_inst|RW~1408 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.637      ;
; 2.099 ; ram_96:RAM_inst|RW~2061 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.668      ;
; 2.104 ; ram_96:RAM_inst|RW~1280 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.657      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~100                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1000                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1001                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1002                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1003                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1004                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1005                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1006                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1007                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1008                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1009                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~101                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1010                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1011                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1012                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1013                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1014                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1015                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1016                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1017                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1018                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1019                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~102                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1020                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1021                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1022                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1023                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1024                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1025                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1026                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1027                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1028                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1029                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~103                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1030                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1031                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1032                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1033                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1034                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1035                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1036                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1037                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1038                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1039                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~104                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1040                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1041                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1042                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1043                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1044                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1045                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1046                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1047                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1048                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1049                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~105                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1050                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1051                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1052                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1053                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1054                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1055                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1056                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1057                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1058                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1059                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~106                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1060                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1061                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1062                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1063                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1064                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1065                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1066                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1067                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1068                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1069                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~107                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1070                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1071                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1072                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1073                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1074                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 8.510 ; 8.992 ; Rise       ; clock           ;
;  address[0] ; clock      ; 6.805 ; 7.192 ; Rise       ; clock           ;
;  address[1] ; clock      ; 7.117 ; 7.572 ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.304 ; 8.733 ; Rise       ; clock           ;
;  address[3] ; clock      ; 7.487 ; 7.981 ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.510 ; 8.992 ; Rise       ; clock           ;
;  address[5] ; clock      ; 8.001 ; 8.513 ; Rise       ; clock           ;
;  address[6] ; clock      ; 7.862 ; 8.246 ; Rise       ; clock           ;
;  address[7] ; clock      ; 7.841 ; 8.385 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.333 ; 4.841 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.333 ; 4.841 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.084 ; 3.557 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.627 ; 4.111 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.034 ; 3.492 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.902 ; 4.362 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.104 ; 4.540 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.211 ; 4.709 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.499 ; 4.037 ; Rise       ; clock           ;
; write       ; clock      ; 5.285 ; 5.606 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.907 ; -1.282 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.107 ; -1.475 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.284 ; -1.767 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.847 ; -2.206 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.984 ; -2.476 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.825 ; -2.172 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.543 ; -2.047 ; Rise       ; clock           ;
;  address[6] ; clock      ; -0.907 ; -1.282 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.928 ; -1.317 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.770 ; -1.100 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.917 ; -1.270 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.776 ; -1.123 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.770 ; -1.100 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.866 ; -1.218 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.979 ; -1.351 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.780 ; -1.113 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.976 ; -1.338 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.778 ; -1.118 ; Rise       ; clock           ;
; write       ; clock      ; -1.560 ; -1.909 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clock      ; 8.037 ; 8.061 ; Rise       ; clock           ;
;  data_out[0] ; clock      ; 8.037 ; 8.061 ; Rise       ; clock           ;
;  data_out[1] ; clock      ; 7.693 ; 7.614 ; Rise       ; clock           ;
;  data_out[2] ; clock      ; 7.599 ; 7.509 ; Rise       ; clock           ;
;  data_out[3] ; clock      ; 7.363 ; 7.312 ; Rise       ; clock           ;
;  data_out[4] ; clock      ; 7.395 ; 7.323 ; Rise       ; clock           ;
;  data_out[5] ; clock      ; 7.235 ; 7.187 ; Rise       ; clock           ;
;  data_out[6] ; clock      ; 7.271 ; 7.252 ; Rise       ; clock           ;
;  data_out[7] ; clock      ; 7.719 ; 7.663 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clock      ; 5.174 ; 5.110 ; Rise       ; clock           ;
;  data_out[0] ; clock      ; 6.908 ; 6.896 ; Rise       ; clock           ;
;  data_out[1] ; clock      ; 5.367 ; 5.259 ; Rise       ; clock           ;
;  data_out[2] ; clock      ; 5.364 ; 5.284 ; Rise       ; clock           ;
;  data_out[3] ; clock      ; 5.197 ; 5.133 ; Rise       ; clock           ;
;  data_out[4] ; clock      ; 5.174 ; 5.110 ; Rise       ; clock           ;
;  data_out[5] ; clock      ; 5.179 ; 5.117 ; Rise       ; clock           ;
;  data_out[6] ; clock      ; 5.207 ; 5.150 ; Rise       ; clock           ;
;  data_out[7] ; clock      ; 5.207 ; 5.142 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; data_out[0] ; 10.654 ; 9.876  ; 10.386 ; 11.148 ;
; address[0] ; data_out[1] ; 8.861  ; 8.776  ; 9.304  ; 9.188  ;
; address[0] ; data_out[2] ; 8.820  ; 8.778  ; 9.272  ; 9.199  ;
; address[0] ; data_out[3] ; 8.647  ; 8.620  ; 9.094  ; 9.036  ;
; address[0] ; data_out[4] ; 8.725  ; 8.708  ; 9.170  ; 9.085  ;
; address[0] ; data_out[5] ; 8.725  ; 8.587  ; 9.086  ; 9.096  ;
; address[0] ; data_out[6] ; 8.502  ; 8.435  ; 8.934  ; 8.875  ;
; address[0] ; data_out[7] ; 8.704  ; 8.665  ; 9.152  ; 9.082  ;
; address[1] ; data_out[0] ; 9.796  ; 10.051 ; 10.496 ; 10.287 ;
; address[1] ; data_out[1] ; 8.254  ; 8.169  ; 8.686  ; 8.570  ;
; address[1] ; data_out[2] ; 8.213  ; 8.171  ; 8.654  ; 8.581  ;
; address[1] ; data_out[3] ; 8.040  ; 8.013  ; 8.476  ; 8.418  ;
; address[1] ; data_out[4] ; 8.118  ; 8.101  ; 8.552  ; 8.467  ;
; address[1] ; data_out[5] ; 8.118  ; 7.980  ; 8.468  ; 8.478  ;
; address[1] ; data_out[6] ; 7.895  ; 7.828  ; 8.316  ; 8.257  ;
; address[1] ; data_out[7] ; 8.097  ; 8.058  ; 8.534  ; 8.464  ;
; address[2] ; data_out[0] ; 11.543 ; 11.781 ; 12.125 ; 11.926 ;
; address[2] ; data_out[1] ; 10.001 ; 9.916  ; 10.325 ; 10.209 ;
; address[2] ; data_out[2] ; 9.960  ; 9.918  ; 10.293 ; 10.220 ;
; address[2] ; data_out[3] ; 9.787  ; 9.760  ; 10.115 ; 10.057 ;
; address[2] ; data_out[4] ; 9.865  ; 9.848  ; 10.191 ; 10.106 ;
; address[2] ; data_out[5] ; 9.865  ; 9.727  ; 10.107 ; 10.117 ;
; address[2] ; data_out[6] ; 9.642  ; 9.575  ; 9.955  ; 9.896  ;
; address[2] ; data_out[7] ; 9.844  ; 9.805  ; 10.173 ; 10.103 ;
; address[3] ; data_out[0] ; 12.775 ; 13.013 ; 13.432 ; 13.233 ;
; address[3] ; data_out[1] ; 11.233 ; 11.148 ; 11.632 ; 11.516 ;
; address[3] ; data_out[2] ; 11.192 ; 11.150 ; 11.600 ; 11.527 ;
; address[3] ; data_out[3] ; 11.019 ; 10.992 ; 11.422 ; 11.364 ;
; address[3] ; data_out[4] ; 11.097 ; 11.080 ; 11.498 ; 11.413 ;
; address[3] ; data_out[5] ; 11.097 ; 10.959 ; 11.414 ; 11.424 ;
; address[3] ; data_out[6] ; 10.874 ; 10.807 ; 11.262 ; 11.203 ;
; address[3] ; data_out[7] ; 11.076 ; 11.037 ; 11.480 ; 11.410 ;
; address[4] ; data_out[0] ; 9.846  ;        ;        ; 10.293 ;
; address[4] ; data_out[1] ; 8.607  ; 8.491  ; 9.074  ; 8.989  ;
; address[4] ; data_out[2] ; 8.575  ; 8.502  ; 9.033  ; 8.991  ;
; address[4] ; data_out[3] ; 8.397  ; 8.339  ; 8.860  ; 8.833  ;
; address[4] ; data_out[4] ; 8.473  ; 8.388  ; 8.938  ; 8.921  ;
; address[4] ; data_out[5] ; 8.389  ; 8.399  ; 8.938  ; 8.800  ;
; address[4] ; data_out[6] ; 8.237  ; 8.178  ; 8.715  ; 8.648  ;
; address[4] ; data_out[7] ; 8.455  ; 8.385  ; 8.917  ; 8.878  ;
; address[5] ; data_out[0] ; 12.794 ; 12.595 ; 13.001 ; 13.239 ;
; address[5] ; data_out[1] ; 10.994 ; 10.878 ; 11.459 ; 11.374 ;
; address[5] ; data_out[2] ; 10.962 ; 10.889 ; 11.418 ; 11.376 ;
; address[5] ; data_out[3] ; 10.784 ; 10.726 ; 11.245 ; 11.218 ;
; address[5] ; data_out[4] ; 10.860 ; 10.775 ; 11.323 ; 11.306 ;
; address[5] ; data_out[5] ; 10.776 ; 10.786 ; 11.323 ; 11.185 ;
; address[5] ; data_out[6] ; 10.624 ; 10.565 ; 11.100 ; 11.033 ;
; address[5] ; data_out[7] ; 10.842 ; 10.772 ; 11.302 ; 11.263 ;
; address[6] ; data_out[0] ; 11.368 ; 11.169 ; 11.538 ; 11.776 ;
; address[6] ; data_out[1] ; 9.810  ; 9.694  ; 10.306 ; 10.221 ;
; address[6] ; data_out[2] ; 9.778  ; 9.705  ; 10.265 ; 10.223 ;
; address[6] ; data_out[3] ; 9.600  ; 9.542  ; 10.092 ; 10.065 ;
; address[6] ; data_out[4] ; 9.676  ; 9.591  ; 10.170 ; 10.153 ;
; address[6] ; data_out[5] ; 9.592  ; 9.602  ; 10.170 ; 10.032 ;
; address[6] ; data_out[6] ; 9.440  ; 9.381  ; 9.947  ; 9.880  ;
; address[6] ; data_out[7] ; 9.658  ; 9.588  ; 10.149 ; 10.110 ;
; address[7] ; data_out[0] ; 11.188 ; 10.990 ; 11.423 ; 11.655 ;
; address[7] ; data_out[1] ; 9.897  ; 9.781  ; 10.401 ; 10.316 ;
; address[7] ; data_out[2] ; 9.865  ; 9.792  ; 10.360 ; 10.318 ;
; address[7] ; data_out[3] ; 9.687  ; 9.629  ; 10.187 ; 10.160 ;
; address[7] ; data_out[4] ; 9.763  ; 9.678  ; 10.265 ; 10.248 ;
; address[7] ; data_out[5] ; 9.679  ; 9.689  ; 10.265 ; 10.127 ;
; address[7] ; data_out[6] ; 9.527  ; 9.468  ; 10.042 ; 9.975  ;
; address[7] ; data_out[7] ; 9.745  ; 9.675  ; 10.244 ; 10.205 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; data_out[0] ; 10.029 ; 9.573  ; 10.076 ; 10.490 ;
; address[0] ; data_out[1] ; 7.994  ; 7.884  ; 8.447  ; 8.331  ;
; address[0] ; data_out[2] ; 7.994  ; 7.912  ; 8.446  ; 8.358  ;
; address[0] ; data_out[3] ; 7.824  ; 7.758  ; 8.282  ; 8.210  ;
; address[0] ; data_out[4] ; 7.801  ; 7.735  ; 8.254  ; 8.182  ;
; address[0] ; data_out[5] ; 7.980  ; 7.941  ; 8.469  ; 8.370  ;
; address[0] ; data_out[6] ; 7.837  ; 7.778  ; 8.294  ; 8.229  ;
; address[0] ; data_out[7] ; 7.834  ; 7.767  ; 8.291  ; 8.218  ;
; address[1] ; data_out[0] ; 9.446  ; 8.990  ; 9.483  ; 9.897  ;
; address[1] ; data_out[1] ; 7.388  ; 7.272  ; 7.847  ; 7.737  ;
; address[1] ; data_out[2] ; 7.387  ; 7.299  ; 7.847  ; 7.765  ;
; address[1] ; data_out[3] ; 7.223  ; 7.151  ; 7.677  ; 7.611  ;
; address[1] ; data_out[4] ; 7.195  ; 7.123  ; 7.654  ; 7.588  ;
; address[1] ; data_out[5] ; 7.410  ; 7.311  ; 7.833  ; 7.794  ;
; address[1] ; data_out[6] ; 7.235  ; 7.170  ; 7.690  ; 7.631  ;
; address[1] ; data_out[7] ; 7.232  ; 7.159  ; 7.687  ; 7.620  ;
; address[2] ; data_out[0] ; 11.124 ; 10.668 ; 11.059 ; 11.473 ;
; address[2] ; data_out[1] ; 9.049  ; 8.933  ; 9.414  ; 9.304  ;
; address[2] ; data_out[2] ; 9.048  ; 8.960  ; 9.414  ; 9.332  ;
; address[2] ; data_out[3] ; 8.884  ; 8.812  ; 9.244  ; 9.178  ;
; address[2] ; data_out[4] ; 8.856  ; 8.784  ; 9.221  ; 9.155  ;
; address[2] ; data_out[5] ; 9.071  ; 8.972  ; 9.400  ; 9.361  ;
; address[2] ; data_out[6] ; 8.896  ; 8.831  ; 9.257  ; 9.198  ;
; address[2] ; data_out[7] ; 8.893  ; 8.820  ; 9.254  ; 9.187  ;
; address[3] ; data_out[0] ; 12.307 ; 11.851 ; 12.312 ; 12.726 ;
; address[3] ; data_out[1] ; 10.232 ; 10.116 ; 10.667 ; 10.557 ;
; address[3] ; data_out[2] ; 10.231 ; 10.143 ; 10.667 ; 10.585 ;
; address[3] ; data_out[3] ; 10.067 ; 9.995  ; 10.497 ; 10.431 ;
; address[3] ; data_out[4] ; 10.039 ; 9.967  ; 10.474 ; 10.408 ;
; address[3] ; data_out[5] ; 10.254 ; 10.155 ; 10.653 ; 10.614 ;
; address[3] ; data_out[6] ; 10.079 ; 10.014 ; 10.510 ; 10.451 ;
; address[3] ; data_out[7] ; 10.076 ; 10.003 ; 10.507 ; 10.440 ;
; address[4] ; data_out[0] ; 9.052  ;        ;        ; 9.407  ;
; address[4] ; data_out[1] ; 7.765  ; 7.655  ; 8.183  ; 8.067  ;
; address[4] ; data_out[2] ; 7.765  ; 7.683  ; 8.182  ; 8.094  ;
; address[4] ; data_out[3] ; 7.595  ; 7.529  ; 8.018  ; 7.946  ;
; address[4] ; data_out[4] ; 7.572  ; 7.506  ; 7.990  ; 7.918  ;
; address[4] ; data_out[5] ; 7.751  ; 7.712  ; 8.205  ; 8.106  ;
; address[4] ; data_out[6] ; 7.608  ; 7.549  ; 8.030  ; 7.965  ;
; address[4] ; data_out[7] ; 7.605  ; 7.538  ; 8.027  ; 7.954  ;
; address[5] ; data_out[0] ; 9.749  ; 9.734  ; 10.196 ; 10.155 ;
; address[5] ; data_out[1] ; 9.045  ; 8.935  ; 9.523  ; 9.407  ;
; address[5] ; data_out[2] ; 9.045  ; 8.963  ; 9.522  ; 9.434  ;
; address[5] ; data_out[3] ; 8.875  ; 8.809  ; 9.358  ; 9.286  ;
; address[5] ; data_out[4] ; 8.852  ; 8.786  ; 9.330  ; 9.258  ;
; address[5] ; data_out[5] ; 8.985  ; 8.906  ; 9.465  ; 9.373  ;
; address[5] ; data_out[6] ; 8.835  ; 8.757  ; 9.330  ; 9.248  ;
; address[5] ; data_out[7] ; 8.885  ; 8.818  ; 9.367  ; 9.294  ;
; address[6] ; data_out[0] ; 9.151  ; 9.136  ; 9.516  ; 9.475  ;
; address[6] ; data_out[1] ; 8.681  ; 8.571  ; 9.050  ; 8.934  ;
; address[6] ; data_out[2] ; 8.681  ; 8.599  ; 9.049  ; 8.961  ;
; address[6] ; data_out[3] ; 8.511  ; 8.445  ; 8.885  ; 8.813  ;
; address[6] ; data_out[4] ; 8.488  ; 8.422  ; 8.857  ; 8.785  ;
; address[6] ; data_out[5] ; 8.667  ; 8.628  ; 9.072  ; 8.973  ;
; address[6] ; data_out[6] ; 8.524  ; 8.465  ; 8.897  ; 8.832  ;
; address[6] ; data_out[7] ; 8.521  ; 8.454  ; 8.894  ; 8.821  ;
; address[7] ; data_out[0] ; 6.863  ; 9.090  ; 9.479  ; 7.267  ;
; address[7] ; data_out[1] ; 8.508  ; 8.398  ; 8.933  ; 8.820  ;
; address[7] ; data_out[2] ; 8.508  ; 8.426  ; 8.933  ; 8.847  ;
; address[7] ; data_out[3] ; 8.338  ; 8.272  ; 8.763  ; 8.697  ;
; address[7] ; data_out[4] ; 8.315  ; 8.249  ; 8.740  ; 8.671  ;
; address[7] ; data_out[5] ; 8.462  ; 8.396  ; 8.858  ; 8.766  ;
; address[7] ; data_out[6] ; 8.296  ; 8.240  ; 8.688  ; 8.605  ;
; address[7] ; data_out[7] ; 8.348  ; 8.281  ; 8.773  ; 8.706  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.255 ; -17.368           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.833 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2202.318                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.255 ; ram_96:RAM_inst|RW~1951 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.401      ;
; -2.253 ; ram_96:RAM_inst|RW~1358 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.398      ;
; -2.240 ; ram_96:RAM_inst|RW~776  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.168      ; 3.395      ;
; -2.225 ; ram_96:RAM_inst|RW~1463 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.372      ;
; -2.217 ; ram_96:RAM_inst|RW~1484 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.365      ;
; -2.213 ; ram_96:RAM_inst|RW~590  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.354      ;
; -2.207 ; ram_96:RAM_inst|RW~1188 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.358      ;
; -2.207 ; ram_96:RAM_inst|RW~1751 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.351      ;
; -2.203 ; ram_96:RAM_inst|RW~1548 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.346      ;
; -2.178 ; ram_96:RAM_inst|RW~92   ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.321      ;
; -2.172 ; ram_96:RAM_inst|RW~1223 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.328      ;
; -2.167 ; ram_96:RAM_inst|RW~334  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.304      ;
; -2.166 ; ram_96:RAM_inst|RW~742  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.306      ;
; -2.164 ; ram_96:RAM_inst|RW~463  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.318      ;
; -2.157 ; ram_96:RAM_inst|RW~877  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.310      ;
; -2.154 ; ram_96:RAM_inst|RW~1203 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.307      ;
; -2.154 ; ram_96:RAM_inst|RW~1775 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.297      ;
; -2.146 ; ram_96:RAM_inst|RW~1007 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.290      ;
; -2.137 ; ram_96:RAM_inst|RW~1326 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.281      ;
; -2.114 ; ram_96:RAM_inst|RW~559  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.258      ;
; -2.108 ; ram_96:RAM_inst|RW~1771 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.248      ;
; -2.104 ; ram_96:RAM_inst|RW~122  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.244      ;
; -2.101 ; ram_96:RAM_inst|RW~678  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.243      ;
; -2.098 ; ram_96:RAM_inst|RW~1016 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.239      ;
; -2.098 ; ram_96:RAM_inst|RW~795  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.248      ;
; -2.095 ; ram_96:RAM_inst|RW~1503 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.239      ;
; -2.091 ; ram_96:RAM_inst|RW~693  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.170      ; 3.248      ;
; -2.090 ; ram_96:RAM_inst|RW~543  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.234      ;
; -2.087 ; ram_96:RAM_inst|RW~949  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.227      ;
; -2.084 ; ram_96:RAM_inst|RW~952  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.225      ;
; -2.084 ; ram_96:RAM_inst|RW~1110 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.228      ;
; -2.082 ; ram_96:RAM_inst|RW~1904 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.223      ;
; -2.076 ; ram_96:RAM_inst|RW~1847 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.224      ;
; -2.073 ; ram_96:RAM_inst|RW~936  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.211      ;
; -2.069 ; ram_96:RAM_inst|RW~133  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.216      ;
; -2.065 ; ram_96:RAM_inst|RW~1836 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.207      ;
; -2.065 ; ram_96:RAM_inst|RW~1706 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.203      ;
; -2.062 ; ram_96:RAM_inst|RW~1524 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.207      ;
; -2.061 ; ram_96:RAM_inst|RW~1171 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.205      ;
; -2.059 ; ram_96:RAM_inst|RW~688  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.209      ;
; -2.052 ; ram_96:RAM_inst|RW~266  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.193      ;
; -2.050 ; ram_96:RAM_inst|RW~229  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.173      ; 3.210      ;
; -2.049 ; ram_96:RAM_inst|RW~135  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.195      ;
; -2.044 ; ram_96:RAM_inst|RW~686  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.187      ;
; -2.043 ; ram_96:RAM_inst|RW~1684 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.183      ;
; -2.043 ; ram_96:RAM_inst|RW~1259 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.183      ;
; -2.042 ; ram_96:RAM_inst|RW~312  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.186      ;
; -2.041 ; ram_96:RAM_inst|RW~140  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.187      ;
; -2.037 ; ram_96:RAM_inst|RW~811  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.178      ;
; -2.032 ; ram_96:RAM_inst|RW~1332 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.183      ;
; -2.022 ; ram_96:RAM_inst|RW~42   ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.157      ;
; -2.020 ; ram_96:RAM_inst|RW~495  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.163      ;
; -2.019 ; ram_96:RAM_inst|RW~978  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.155      ;
; -2.018 ; ram_96:RAM_inst|RW~299  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.159      ;
; -2.014 ; ram_96:RAM_inst|RW~907  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.156      ;
; -2.014 ; ram_96:RAM_inst|RW~2007 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.159      ;
; -2.014 ; ram_96:RAM_inst|RW~837  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.171      ; 3.172      ;
; -2.014 ; ram_96:RAM_inst|RW~366  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.163      ;
; -2.007 ; ram_96:RAM_inst|RW~1199 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.168      ; 3.162      ;
; -2.006 ; ram_96:RAM_inst|RW~437  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.159      ;
; -2.006 ; ram_96:RAM_inst|RW~1714 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.158      ;
; -2.005 ; ram_96:RAM_inst|RW~843  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.153      ;
; -2.002 ; ram_96:RAM_inst|RW~315  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.148      ;
; -1.998 ; ram_96:RAM_inst|RW~1579 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.135      ;
; -1.995 ; ram_96:RAM_inst|RW~356  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.136      ;
; -1.992 ; ram_96:RAM_inst|RW~1765 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.137      ;
; -1.991 ; ram_96:RAM_inst|RW~1731 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.141      ;
; -1.989 ; ram_96:RAM_inst|RW~1174 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.141      ;
; -1.989 ; ram_96:RAM_inst|RW~1460 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.132      ;
; -1.988 ; ram_96:RAM_inst|RW~241  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.168      ; 3.143      ;
; -1.988 ; ram_96:RAM_inst|RW~162  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.139      ;
; -1.987 ; ram_96:RAM_inst|RW~1715 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.170      ; 3.144      ;
; -1.987 ; ram_96:RAM_inst|RW~872  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.128      ;
; -1.986 ; ram_96:RAM_inst|RW~1860 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.134      ;
; -1.985 ; ram_96:RAM_inst|RW~399  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.130      ;
; -1.984 ; ram_96:RAM_inst|RW~587  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.132      ;
; -1.984 ; ram_96:RAM_inst|RW~1303 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.132      ;
; -1.981 ; ram_96:RAM_inst|RW~1586 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.171      ; 3.139      ;
; -1.981 ; ram_96:RAM_inst|RW~47   ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.124      ;
; -1.981 ; ram_96:RAM_inst|RW~616  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.122      ;
; -1.979 ; ram_96:RAM_inst|RW~494  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.119      ;
; -1.977 ; ram_96:RAM_inst|RW~1455 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.121      ;
; -1.974 ; ram_96:RAM_inst|RW~283  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.117      ;
; -1.973 ; ram_96:RAM_inst|RW~681  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.110      ;
; -1.972 ; ram_96:RAM_inst|RW~733  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.113      ;
; -1.971 ; ram_96:RAM_inst|RW~1502 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.112      ;
; -1.970 ; ram_96:RAM_inst|RW~202  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.114      ;
; -1.970 ; ram_96:RAM_inst|RW~766  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.114      ;
; -1.970 ; ram_96:RAM_inst|RW~1373 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.115      ;
; -1.967 ; ram_96:RAM_inst|RW~1439 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.111      ;
; -1.964 ; ram_96:RAM_inst|RW~369  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.104      ;
; -1.964 ; ram_96:RAM_inst|RW~648  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.114      ;
; -1.964 ; ram_96:RAM_inst|RW~965  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.170      ; 3.121      ;
; -1.963 ; ram_96:RAM_inst|RW~570  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.110      ;
; -1.961 ; ram_96:RAM_inst|RW~2023 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.113      ;
; -1.959 ; ram_96:RAM_inst|RW~1466 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.105      ;
; -1.956 ; ram_96:RAM_inst|RW~70   ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.106      ;
; -1.956 ; ram_96:RAM_inst|RW~692  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.108      ;
; -1.955 ; ram_96:RAM_inst|RW~487  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.101      ;
; -1.954 ; ram_96:RAM_inst|RW~113  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.094      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                  ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.833 ; ram_96:RAM_inst|RW~1872 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.157      ;
; 0.854 ; ram_96:RAM_inst|RW~1386 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.170      ;
; 0.891 ; ram_96:RAM_inst|RW~1546 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.207      ;
; 0.920 ; ram_96:RAM_inst|RW~1523 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.243      ;
; 0.933 ; ram_96:RAM_inst|RW~1641 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.250      ;
; 0.938 ; ram_96:RAM_inst|RW~2058 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.079      ;
; 0.939 ; ram_96:RAM_inst|RW~111  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.261      ;
; 0.958 ; ram_96:RAM_inst|RW~2048 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.278      ;
; 0.958 ; ram_96:RAM_inst|RW~1665 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.277      ;
; 0.962 ; ram_96:RAM_inst|RW~1418 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.278      ;
; 0.975 ; ram_96:RAM_inst|RW~1539 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.296      ;
; 0.986 ; ram_96:RAM_inst|RW~629  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.311      ;
; 0.988 ; ram_96:RAM_inst|RW~1427 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.309      ;
; 0.996 ; ram_96:RAM_inst|RW~490  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.308      ;
; 1.000 ; ram_96:RAM_inst|RW~1840 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.319      ;
; 1.010 ; ram_96:RAM_inst|RW~1930 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.328      ;
; 1.025 ; ram_96:RAM_inst|RW~1888 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.257      ; 1.366      ;
; 1.026 ; ram_96:RAM_inst|RW~216  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.349      ;
; 1.029 ; ram_96:RAM_inst|RW~1728 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.358      ;
; 1.040 ; ram_96:RAM_inst|RW~902  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.261      ; 1.385      ;
; 1.043 ; ram_96:RAM_inst|RW~1267 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.185      ;
; 1.046 ; ram_96:RAM_inst|RW~443  ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.368      ;
; 1.047 ; ram_96:RAM_inst|RW~367  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.369      ;
; 1.067 ; ram_96:RAM_inst|RW~1545 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.382      ;
; 1.078 ; ram_96:RAM_inst|RW~1391 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.402      ;
; 1.082 ; ram_96:RAM_inst|RW~986  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.395      ;
; 1.083 ; ram_96:RAM_inst|RW~655  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.405      ;
; 1.086 ; ram_96:RAM_inst|RW~1030 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.263      ; 1.433      ;
; 1.094 ; ram_96:RAM_inst|RW~1552 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.414      ;
; 1.094 ; ram_96:RAM_inst|RW~2035 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.263      ; 1.441      ;
; 1.097 ; ram_96:RAM_inst|RW~578  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.421      ;
; 1.098 ; ram_96:RAM_inst|RW~1193 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.421      ;
; 1.102 ; ram_96:RAM_inst|RW~1792 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.439      ;
; 1.103 ; ram_96:RAM_inst|RW~1507 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.424      ;
; 1.103 ; ram_96:RAM_inst|RW~1744 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.437      ;
; 1.111 ; ram_96:RAM_inst|RW~1018 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.425      ;
; 1.113 ; ram_96:RAM_inst|RW~1443 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.442      ;
; 1.113 ; ram_96:RAM_inst|RW~1028 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.262      ; 1.459      ;
; 1.118 ; ram_96:RAM_inst|RW~2034 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.258      ; 1.460      ;
; 1.125 ; ram_96:RAM_inst|RW~990  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.443      ;
; 1.130 ; ram_96:RAM_inst|RW~1936 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.452      ;
; 1.131 ; ram_96:RAM_inst|RW~1353 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.447      ;
; 1.134 ; ram_96:RAM_inst|RW~1283 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.462      ;
; 1.136 ; ram_96:RAM_inst|RW~1549 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.461      ;
; 1.141 ; ram_96:RAM_inst|RW~2064 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.286      ;
; 1.141 ; ram_96:RAM_inst|RW~2014 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.254      ; 1.479      ;
; 1.146 ; ram_96:RAM_inst|RW~969  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.466      ;
; 1.147 ; ram_96:RAM_inst|RW~1664 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.477      ;
; 1.149 ; ram_96:RAM_inst|RW~914  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.462      ;
; 1.151 ; ram_96:RAM_inst|RW~1467 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.473      ;
; 1.154 ; ram_96:RAM_inst|RW~152  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.477      ;
; 1.154 ; ram_96:RAM_inst|RW~393  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.467      ;
; 1.156 ; ram_96:RAM_inst|RW~263  ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.488      ;
; 1.156 ; ram_96:RAM_inst|RW~1216 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.485      ;
; 1.156 ; ram_96:RAM_inst|RW~1257 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.254      ; 1.494      ;
; 1.165 ; ram_96:RAM_inst|RW~1296 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.486      ;
; 1.165 ; ram_96:RAM_inst|RW~1034 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.500      ;
; 1.165 ; ram_96:RAM_inst|RW~1370 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.502      ;
; 1.169 ; ram_96:RAM_inst|RW~236  ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.486      ;
; 1.171 ; ram_96:RAM_inst|RW~1574 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.261      ; 1.516      ;
; 1.174 ; ram_96:RAM_inst|RW~1680 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.501      ;
; 1.175 ; ram_96:RAM_inst|RW~1670 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.500      ;
; 1.175 ; ram_96:RAM_inst|RW~1131 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.263      ; 1.522      ;
; 1.176 ; ram_96:RAM_inst|RW~1002 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.509      ;
; 1.178 ; ram_96:RAM_inst|RW~1376 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.257      ; 1.519      ;
; 1.179 ; ram_96:RAM_inst|RW~1616 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.507      ;
; 1.179 ; ram_96:RAM_inst|RW~2051 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.260      ; 1.523      ;
; 1.181 ; ram_96:RAM_inst|RW~1779 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.514      ;
; 1.181 ; ram_96:RAM_inst|RW~1950 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.501      ;
; 1.183 ; ram_96:RAM_inst|RW~1388 ; ram_96:RAM_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.503      ;
; 1.184 ; ram_96:RAM_inst|RW~1926 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.264      ; 1.532      ;
; 1.186 ; ram_96:RAM_inst|RW~1279 ; ram_96:RAM_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.257      ; 1.527      ;
; 1.187 ; ram_96:RAM_inst|RW~1389 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.512      ;
; 1.187 ; ram_96:RAM_inst|RW~2059 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.257      ; 1.528      ;
; 1.188 ; ram_96:RAM_inst|RW~189  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.516      ;
; 1.188 ; ram_96:RAM_inst|RW~2054 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.260      ; 1.532      ;
; 1.192 ; ram_96:RAM_inst|RW~1947 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.512      ;
; 1.193 ; ram_96:RAM_inst|RW~1776 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.509      ;
; 1.195 ; ram_96:RAM_inst|RW~1786 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.528      ;
; 1.196 ; ram_96:RAM_inst|RW~61   ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.338      ;
; 1.200 ; ram_96:RAM_inst|RW~881  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.254      ; 1.538      ;
; 1.202 ; ram_96:RAM_inst|RW~390  ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.344      ;
; 1.202 ; ram_96:RAM_inst|RW~1541 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.530      ;
; 1.203 ; ram_96:RAM_inst|RW~1629 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.527      ;
; 1.203 ; ram_96:RAM_inst|RW~922  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.039      ; 1.326      ;
; 1.203 ; ram_96:RAM_inst|RW~1666 ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.523      ;
; 1.205 ; ram_96:RAM_inst|RW~713  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.525      ;
; 1.207 ; ram_96:RAM_inst|RW~905  ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.540      ;
; 1.208 ; ram_96:RAM_inst|RW~1769 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.519      ;
; 1.208 ; ram_96:RAM_inst|RW~1329 ; ram_96:RAM_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.531      ;
; 1.209 ; ram_96:RAM_inst|RW~269  ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.536      ;
; 1.210 ; ram_96:RAM_inst|RW~1808 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.355      ;
; 1.218 ; ram_96:RAM_inst|RW~1542 ; ram_96:RAM_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.539      ;
; 1.220 ; ram_96:RAM_inst|RW~738  ; ram_96:RAM_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.532      ;
; 1.223 ; ram_96:RAM_inst|RW~2061 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.261      ; 1.568      ;
; 1.224 ; ram_96:RAM_inst|RW~1408 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.550      ;
; 1.225 ; ram_96:RAM_inst|RW~1795 ; ram_96:RAM_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.558      ;
; 1.229 ; ram_96:RAM_inst|RW~1485 ; ram_96:RAM_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.563      ;
; 1.231 ; ram_96:RAM_inst|RW~1280 ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.568      ;
; 1.231 ; ram_96:RAM_inst|RW~720  ; ram_96:RAM_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.565      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:output_ports_inst|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~100                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1000                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1001                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1002                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1003                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1004                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1005                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1006                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1007                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1008                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1009                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~101                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1010                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1011                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1012                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1013                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1014                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1015                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1016                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1017                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1018                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1019                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~102                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1020                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1021                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1022                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1023                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1024                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1025                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1026                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1027                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1028                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1029                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~103                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1030                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1031                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1032                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1033                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1034                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1035                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1036                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1037                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1038                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1039                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~104                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1040                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1041                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1042                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1043                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1044                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1045                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1046                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1047                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1048                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1049                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~105                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1050                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1051                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1052                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1053                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1054                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1055                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1056                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1057                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1058                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1059                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~106                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1060                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1061                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1062                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1063                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1064                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1065                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1066                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1067                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1068                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1069                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~107                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1070                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1071                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1072                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1073                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram_96:RAM_inst|RW~1074                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 5.732 ; 6.451 ; Rise       ; clock           ;
;  address[0] ; clock      ; 4.561 ; 5.108 ; Rise       ; clock           ;
;  address[1] ; clock      ; 4.788 ; 5.271 ; Rise       ; clock           ;
;  address[2] ; clock      ; 5.386 ; 6.282 ; Rise       ; clock           ;
;  address[3] ; clock      ; 5.029 ; 5.552 ; Rise       ; clock           ;
;  address[4] ; clock      ; 5.732 ; 6.451 ; Rise       ; clock           ;
;  address[5] ; clock      ; 5.342 ; 6.040 ; Rise       ; clock           ;
;  address[6] ; clock      ; 4.867 ; 5.985 ; Rise       ; clock           ;
;  address[7] ; clock      ; 5.320 ; 5.698 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 2.767 ; 3.691 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.767 ; 3.691 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 1.983 ; 2.758 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.333 ; 3.172 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 1.950 ; 2.747 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.480 ; 3.367 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.637 ; 3.496 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.732 ; 3.616 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.319 ; 3.202 ; Rise       ; clock           ;
; write       ; clock      ; 3.350 ; 4.228 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.643 ; -1.239 ; Rise       ; clock           ;
;  address[0] ; clock      ; -0.727 ; -1.364 ; Rise       ; clock           ;
;  address[1] ; clock      ; -0.845 ; -1.536 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.184 ; -1.809 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.279 ; -2.087 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.167 ; -1.857 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.031 ; -1.735 ; Rise       ; clock           ;
;  address[6] ; clock      ; -0.645 ; -1.239 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.643 ; -1.268 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.530 ; -1.091 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.625 ; -1.177 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.534 ; -1.096 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.530 ; -1.091 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.576 ; -1.130 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.667 ; -1.253 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.532 ; -1.094 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.655 ; -1.230 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.536 ; -1.100 ; Rise       ; clock           ;
; write       ; clock      ; -1.001 ; -1.574 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clock      ; 5.032 ; 5.258 ; Rise       ; clock           ;
;  data_out[0] ; clock      ; 5.032 ; 5.258 ; Rise       ; clock           ;
;  data_out[1] ; clock      ; 4.862 ; 4.921 ; Rise       ; clock           ;
;  data_out[2] ; clock      ; 4.798 ; 4.858 ; Rise       ; clock           ;
;  data_out[3] ; clock      ; 4.705 ; 4.743 ; Rise       ; clock           ;
;  data_out[4] ; clock      ; 4.697 ; 4.738 ; Rise       ; clock           ;
;  data_out[5] ; clock      ; 4.601 ; 4.631 ; Rise       ; clock           ;
;  data_out[6] ; clock      ; 4.616 ; 4.662 ; Rise       ; clock           ;
;  data_out[7] ; clock      ; 4.921 ; 4.973 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clock      ; 3.237 ; 3.261 ; Rise       ; clock           ;
;  data_out[0] ; clock      ; 4.322 ; 4.448 ; Rise       ; clock           ;
;  data_out[1] ; clock      ; 3.330 ; 3.371 ; Rise       ; clock           ;
;  data_out[2] ; clock      ; 3.339 ; 3.382 ; Rise       ; clock           ;
;  data_out[3] ; clock      ; 3.258 ; 3.283 ; Rise       ; clock           ;
;  data_out[4] ; clock      ; 3.237 ; 3.261 ; Rise       ; clock           ;
;  data_out[5] ; clock      ; 3.240 ; 3.266 ; Rise       ; clock           ;
;  data_out[6] ; clock      ; 3.264 ; 3.293 ; Rise       ; clock           ;
;  data_out[7] ; clock      ; 3.257 ; 3.292 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; data_out[0] ; 6.709 ; 6.497 ; 6.990 ; 7.719 ;
; address[0] ; data_out[1] ; 5.619 ; 5.678 ; 6.278 ; 6.337 ;
; address[0] ; data_out[2] ; 5.618 ; 5.678 ; 6.276 ; 6.336 ;
; address[0] ; data_out[3] ; 5.539 ; 5.577 ; 6.199 ; 6.237 ;
; address[0] ; data_out[4] ; 5.586 ; 5.627 ; 6.206 ; 6.247 ;
; address[0] ; data_out[5] ; 5.582 ; 5.544 ; 6.157 ; 6.188 ;
; address[0] ; data_out[6] ; 5.440 ; 5.459 ; 6.039 ; 6.084 ;
; address[0] ; data_out[7] ; 5.552 ; 5.604 ; 6.211 ; 6.263 ;
; address[1] ; data_out[0] ; 6.229 ; 6.598 ; 6.997 ; 7.083 ;
; address[1] ; data_out[1] ; 5.227 ; 5.286 ; 5.855 ; 5.914 ;
; address[1] ; data_out[2] ; 5.226 ; 5.286 ; 5.853 ; 5.913 ;
; address[1] ; data_out[3] ; 5.147 ; 5.185 ; 5.776 ; 5.814 ;
; address[1] ; data_out[4] ; 5.194 ; 5.235 ; 5.783 ; 5.824 ;
; address[1] ; data_out[5] ; 5.190 ; 5.152 ; 5.734 ; 5.765 ;
; address[1] ; data_out[6] ; 5.048 ; 5.067 ; 5.616 ; 5.661 ;
; address[1] ; data_out[7] ; 5.160 ; 5.212 ; 5.788 ; 5.840 ;
; address[2] ; data_out[0] ; 7.433 ; 7.791 ; 7.967 ; 8.059 ;
; address[2] ; data_out[1] ; 6.431 ; 6.490 ; 6.831 ; 6.890 ;
; address[2] ; data_out[2] ; 6.430 ; 6.490 ; 6.829 ; 6.889 ;
; address[2] ; data_out[3] ; 6.351 ; 6.389 ; 6.752 ; 6.790 ;
; address[2] ; data_out[4] ; 6.398 ; 6.439 ; 6.759 ; 6.800 ;
; address[2] ; data_out[5] ; 6.394 ; 6.356 ; 6.710 ; 6.741 ;
; address[2] ; data_out[6] ; 6.252 ; 6.271 ; 6.592 ; 6.637 ;
; address[2] ; data_out[7] ; 6.364 ; 6.416 ; 6.764 ; 6.816 ;
; address[3] ; data_out[0] ; 8.195 ; 8.553 ; 8.883 ; 8.975 ;
; address[3] ; data_out[1] ; 7.193 ; 7.252 ; 7.747 ; 7.806 ;
; address[3] ; data_out[2] ; 7.192 ; 7.252 ; 7.745 ; 7.805 ;
; address[3] ; data_out[3] ; 7.113 ; 7.151 ; 7.668 ; 7.706 ;
; address[3] ; data_out[4] ; 7.160 ; 7.201 ; 7.675 ; 7.716 ;
; address[3] ; data_out[5] ; 7.156 ; 7.118 ; 7.626 ; 7.657 ;
; address[3] ; data_out[6] ; 7.014 ; 7.033 ; 7.508 ; 7.553 ;
; address[3] ; data_out[7] ; 7.126 ; 7.178 ; 7.680 ; 7.732 ;
; address[4] ; data_out[0] ; 6.226 ;       ;       ; 7.154 ;
; address[4] ; data_out[1] ; 5.425 ; 5.484 ; 6.182 ; 6.241 ;
; address[4] ; data_out[2] ; 5.423 ; 5.483 ; 6.181 ; 6.241 ;
; address[4] ; data_out[3] ; 5.346 ; 5.384 ; 6.102 ; 6.140 ;
; address[4] ; data_out[4] ; 5.353 ; 5.394 ; 6.149 ; 6.190 ;
; address[4] ; data_out[5] ; 5.304 ; 5.335 ; 6.145 ; 6.107 ;
; address[4] ; data_out[6] ; 5.186 ; 5.231 ; 6.003 ; 6.022 ;
; address[4] ; data_out[7] ; 5.358 ; 5.410 ; 6.115 ; 6.167 ;
; address[5] ; data_out[0] ; 7.955 ; 8.047 ; 8.827 ; 9.185 ;
; address[5] ; data_out[1] ; 6.819 ; 6.878 ; 7.825 ; 7.884 ;
; address[5] ; data_out[2] ; 6.817 ; 6.877 ; 7.824 ; 7.884 ;
; address[5] ; data_out[3] ; 6.740 ; 6.778 ; 7.745 ; 7.783 ;
; address[5] ; data_out[4] ; 6.747 ; 6.788 ; 7.792 ; 7.833 ;
; address[5] ; data_out[5] ; 6.698 ; 6.729 ; 7.788 ; 7.750 ;
; address[5] ; data_out[6] ; 6.580 ; 6.625 ; 7.646 ; 7.665 ;
; address[5] ; data_out[7] ; 6.752 ; 6.804 ; 7.758 ; 7.810 ;
; address[6] ; data_out[0] ; 7.099 ; 7.191 ; 7.781 ; 8.139 ;
; address[6] ; data_out[1] ; 6.169 ; 6.228 ; 7.028 ; 7.087 ;
; address[6] ; data_out[2] ; 6.167 ; 6.227 ; 7.027 ; 7.087 ;
; address[6] ; data_out[3] ; 6.090 ; 6.128 ; 6.948 ; 6.986 ;
; address[6] ; data_out[4] ; 6.097 ; 6.138 ; 6.995 ; 7.036 ;
; address[6] ; data_out[5] ; 6.048 ; 6.079 ; 6.991 ; 6.953 ;
; address[6] ; data_out[6] ; 5.930 ; 5.975 ; 6.849 ; 6.868 ;
; address[6] ; data_out[7] ; 6.102 ; 6.154 ; 6.961 ; 7.013 ;
; address[7] ; data_out[0] ; 7.029 ; 7.122 ; 7.714 ; 8.069 ;
; address[7] ; data_out[1] ; 6.198 ; 6.257 ; 7.076 ; 7.135 ;
; address[7] ; data_out[2] ; 6.196 ; 6.256 ; 7.075 ; 7.135 ;
; address[7] ; data_out[3] ; 6.119 ; 6.157 ; 6.996 ; 7.034 ;
; address[7] ; data_out[4] ; 6.126 ; 6.167 ; 7.043 ; 7.084 ;
; address[7] ; data_out[5] ; 6.077 ; 6.108 ; 7.039 ; 7.001 ;
; address[7] ; data_out[6] ; 5.959 ; 6.004 ; 6.897 ; 6.916 ;
; address[7] ; data_out[7] ; 6.131 ; 6.183 ; 7.009 ; 7.061 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; data_out[0] ; 6.387 ; 6.290 ; 6.789 ; 7.223 ;
; address[0] ; data_out[1] ; 4.996 ; 5.033 ; 5.777 ; 5.807 ;
; address[0] ; data_out[2] ; 5.007 ; 5.046 ; 5.788 ; 5.820 ;
; address[0] ; data_out[3] ; 4.924 ; 4.945 ; 5.705 ; 5.719 ;
; address[0] ; data_out[4] ; 4.903 ; 4.923 ; 5.684 ; 5.697 ;
; address[0] ; data_out[5] ; 5.014 ; 5.047 ; 5.828 ; 5.816 ;
; address[0] ; data_out[6] ; 4.935 ; 4.960 ; 5.718 ; 5.736 ;
; address[0] ; data_out[7] ; 4.923 ; 4.954 ; 5.704 ; 5.728 ;
; address[1] ; data_out[0] ; 6.011 ; 5.914 ; 6.384 ; 6.818 ;
; address[1] ; data_out[1] ; 4.686 ; 4.716 ; 5.288 ; 5.325 ;
; address[1] ; data_out[2] ; 4.697 ; 4.729 ; 5.299 ; 5.338 ;
; address[1] ; data_out[3] ; 4.614 ; 4.628 ; 5.216 ; 5.237 ;
; address[1] ; data_out[4] ; 4.593 ; 4.606 ; 5.195 ; 5.215 ;
; address[1] ; data_out[5] ; 4.737 ; 4.725 ; 5.306 ; 5.339 ;
; address[1] ; data_out[6] ; 4.627 ; 4.645 ; 5.227 ; 5.252 ;
; address[1] ; data_out[7] ; 4.613 ; 4.637 ; 5.215 ; 5.246 ;
; address[2] ; data_out[0] ; 7.167 ; 7.070 ; 7.322 ; 7.756 ;
; address[2] ; data_out[1] ; 5.833 ; 5.863 ; 6.220 ; 6.257 ;
; address[2] ; data_out[2] ; 5.844 ; 5.876 ; 6.231 ; 6.270 ;
; address[2] ; data_out[3] ; 5.761 ; 5.775 ; 6.148 ; 6.169 ;
; address[2] ; data_out[4] ; 5.740 ; 5.753 ; 6.127 ; 6.147 ;
; address[2] ; data_out[5] ; 5.884 ; 5.872 ; 6.238 ; 6.271 ;
; address[2] ; data_out[6] ; 5.774 ; 5.792 ; 6.159 ; 6.184 ;
; address[2] ; data_out[7] ; 5.760 ; 5.784 ; 6.147 ; 6.178 ;
; address[3] ; data_out[0] ; 7.895 ; 7.798 ; 8.200 ; 8.634 ;
; address[3] ; data_out[1] ; 6.561 ; 6.591 ; 7.098 ; 7.135 ;
; address[3] ; data_out[2] ; 6.572 ; 6.604 ; 7.109 ; 7.148 ;
; address[3] ; data_out[3] ; 6.489 ; 6.503 ; 7.026 ; 7.047 ;
; address[3] ; data_out[4] ; 6.468 ; 6.481 ; 7.005 ; 7.025 ;
; address[3] ; data_out[5] ; 6.612 ; 6.600 ; 7.116 ; 7.149 ;
; address[3] ; data_out[6] ; 6.502 ; 6.520 ; 7.037 ; 7.062 ;
; address[3] ; data_out[7] ; 6.488 ; 6.512 ; 7.025 ; 7.056 ;
; address[4] ; data_out[0] ; 5.743 ;       ;       ; 6.579 ;
; address[4] ; data_out[1] ; 4.863 ; 4.900 ; 5.618 ; 5.648 ;
; address[4] ; data_out[2] ; 4.874 ; 4.913 ; 5.629 ; 5.661 ;
; address[4] ; data_out[3] ; 4.791 ; 4.812 ; 5.546 ; 5.560 ;
; address[4] ; data_out[4] ; 4.770 ; 4.790 ; 5.525 ; 5.538 ;
; address[4] ; data_out[5] ; 4.881 ; 4.914 ; 5.669 ; 5.657 ;
; address[4] ; data_out[6] ; 4.802 ; 4.827 ; 5.559 ; 5.577 ;
; address[4] ; data_out[7] ; 4.790 ; 4.821 ; 5.545 ; 5.569 ;
; address[5] ; data_out[0] ; 6.393 ; 6.438 ; 6.876 ; 6.902 ;
; address[5] ; data_out[1] ; 5.674 ; 5.711 ; 6.575 ; 6.605 ;
; address[5] ; data_out[2] ; 5.685 ; 5.724 ; 6.586 ; 6.618 ;
; address[5] ; data_out[3] ; 5.602 ; 5.623 ; 6.503 ; 6.517 ;
; address[5] ; data_out[4] ; 5.581 ; 5.601 ; 6.441 ; 6.470 ;
; address[5] ; data_out[5] ; 5.670 ; 5.702 ; 6.517 ; 6.549 ;
; address[5] ; data_out[6] ; 5.584 ; 5.618 ; 6.440 ; 6.474 ;
; address[5] ; data_out[7] ; 5.601 ; 5.632 ; 6.502 ; 6.526 ;
; address[6] ; data_out[0] ; 6.011 ; 6.056 ; 6.352 ; 6.378 ;
; address[6] ; data_out[1] ; 5.372 ; 5.409 ; 6.181 ; 6.211 ;
; address[6] ; data_out[2] ; 5.383 ; 5.422 ; 6.192 ; 6.224 ;
; address[6] ; data_out[3] ; 5.300 ; 5.321 ; 6.109 ; 6.123 ;
; address[6] ; data_out[4] ; 5.279 ; 5.299 ; 6.088 ; 6.101 ;
; address[6] ; data_out[5] ; 5.390 ; 5.423 ; 6.232 ; 6.220 ;
; address[6] ; data_out[6] ; 5.311 ; 5.336 ; 6.122 ; 6.140 ;
; address[6] ; data_out[7] ; 5.299 ; 5.330 ; 6.108 ; 6.132 ;
; address[7] ; data_out[0] ; 4.397 ; 5.782 ; 6.563 ; 5.121 ;
; address[7] ; data_out[1] ; 5.304 ; 5.341 ; 6.027 ; 6.064 ;
; address[7] ; data_out[2] ; 5.315 ; 5.354 ; 6.038 ; 6.077 ;
; address[7] ; data_out[3] ; 5.232 ; 5.253 ; 5.955 ; 5.976 ;
; address[7] ; data_out[4] ; 5.211 ; 5.231 ; 5.934 ; 5.954 ;
; address[7] ; data_out[5] ; 5.322 ; 5.355 ; 6.017 ; 6.049 ;
; address[7] ; data_out[6] ; 5.228 ; 5.262 ; 5.918 ; 5.952 ;
; address[7] ; data_out[7] ; 5.231 ; 5.262 ; 5.954 ; 5.985 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.525  ; 0.833 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.525  ; 0.833 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.871 ; 0.0   ; 0.0      ; 0.0     ; -2202.318           ;
;  clock           ; -34.871 ; 0.000 ; N/A      ; N/A     ; -2202.318           ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clock      ; 9.512 ; 10.055 ; Rise       ; clock           ;
;  address[0] ; clock      ; 7.722 ; 8.010  ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.008 ; 8.437  ; Rise       ; clock           ;
;  address[2] ; clock      ; 9.194 ; 9.790  ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.403 ; 8.843  ; Rise       ; clock           ;
;  address[4] ; clock      ; 9.512 ; 10.055 ; Rise       ; clock           ;
;  address[5] ; clock      ; 8.896 ; 9.462  ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.663 ; 9.332  ; Rise       ; clock           ;
;  address[7] ; clock      ; 8.796 ; 9.254  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.827 ; 5.475  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.827 ; 5.475  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.482 ; 4.085  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.077 ; 4.704  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.436 ; 3.976  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.365 ; 4.942  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.576 ; 5.106  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.693 ; 5.333  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.920 ; 4.584  ; Rise       ; clock           ;
; write       ; clock      ; 5.875 ; 6.373  ; Rise       ; clock           ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.643 ; -1.239 ; Rise       ; clock           ;
;  address[0] ; clock      ; -0.727 ; -1.364 ; Rise       ; clock           ;
;  address[1] ; clock      ; -0.845 ; -1.536 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.184 ; -1.809 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.279 ; -2.087 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.167 ; -1.857 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.031 ; -1.735 ; Rise       ; clock           ;
;  address[6] ; clock      ; -0.645 ; -1.239 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.643 ; -1.268 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.530 ; -1.091 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.625 ; -1.177 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.534 ; -1.096 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.530 ; -1.091 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.576 ; -1.130 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.667 ; -1.253 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.532 ; -1.094 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.655 ; -1.230 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.536 ; -1.100 ; Rise       ; clock           ;
; write       ; clock      ; -1.001 ; -1.574 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clock      ; 8.555 ; 8.724 ; Rise       ; clock           ;
;  data_out[0] ; clock      ; 8.555 ; 8.724 ; Rise       ; clock           ;
;  data_out[1] ; clock      ; 8.256 ; 8.225 ; Rise       ; clock           ;
;  data_out[2] ; clock      ; 8.090 ; 8.076 ; Rise       ; clock           ;
;  data_out[3] ; clock      ; 7.874 ; 7.876 ; Rise       ; clock           ;
;  data_out[4] ; clock      ; 7.866 ; 7.878 ; Rise       ; clock           ;
;  data_out[5] ; clock      ; 7.735 ; 7.730 ; Rise       ; clock           ;
;  data_out[6] ; clock      ; 7.787 ; 7.805 ; Rise       ; clock           ;
;  data_out[7] ; clock      ; 8.247 ; 8.259 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clock      ; 3.237 ; 3.261 ; Rise       ; clock           ;
;  data_out[0] ; clock      ; 4.322 ; 4.448 ; Rise       ; clock           ;
;  data_out[1] ; clock      ; 3.330 ; 3.371 ; Rise       ; clock           ;
;  data_out[2] ; clock      ; 3.339 ; 3.382 ; Rise       ; clock           ;
;  data_out[3] ; clock      ; 3.258 ; 3.283 ; Rise       ; clock           ;
;  data_out[4] ; clock      ; 3.237 ; 3.261 ; Rise       ; clock           ;
;  data_out[5] ; clock      ; 3.240 ; 3.266 ; Rise       ; clock           ;
;  data_out[6] ; clock      ; 3.264 ; 3.293 ; Rise       ; clock           ;
;  data_out[7] ; clock      ; 3.257 ; 3.292 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; data_out[0] ; 11.510 ; 10.811 ; 11.285 ; 12.300 ;
; address[0] ; data_out[1] ; 9.608  ; 9.577  ; 10.146 ; 10.090 ;
; address[0] ; data_out[2] ; 9.576  ; 9.562  ; 10.106 ; 10.077 ;
; address[0] ; data_out[3] ; 9.406  ; 9.408  ; 9.933  ; 9.927  ;
; address[0] ; data_out[4] ; 9.503  ; 9.515  ; 10.011 ; 9.980  ;
; address[0] ; data_out[5] ; 9.486  ; 9.361  ; 9.912  ; 9.957  ;
; address[0] ; data_out[6] ; 9.227  ; 9.184  ; 9.740  ; 9.706  ;
; address[0] ; data_out[7] ; 9.441  ; 9.453  ; 9.979  ; 9.967  ;
; address[1] ; data_out[0] ; 10.606 ; 11.037 ; 11.394 ; 11.310 ;
; address[1] ; data_out[1] ; 8.951  ; 8.920  ; 9.457  ; 9.401  ;
; address[1] ; data_out[2] ; 8.919  ; 8.905  ; 9.417  ; 9.388  ;
; address[1] ; data_out[3] ; 8.749  ; 8.751  ; 9.244  ; 9.238  ;
; address[1] ; data_out[4] ; 8.846  ; 8.858  ; 9.322  ; 9.291  ;
; address[1] ; data_out[5] ; 8.829  ; 8.704  ; 9.223  ; 9.268  ;
; address[1] ; data_out[6] ; 8.570  ; 8.527  ; 9.051  ; 9.017  ;
; address[1] ; data_out[7] ; 8.784  ; 8.796  ; 9.290  ; 9.278  ;
; address[2] ; data_out[0] ; 12.558 ; 12.967 ; 13.168 ; 13.095 ;
; address[2] ; data_out[1] ; 10.903 ; 10.872 ; 11.242 ; 11.186 ;
; address[2] ; data_out[2] ; 10.871 ; 10.857 ; 11.202 ; 11.173 ;
; address[2] ; data_out[3] ; 10.701 ; 10.703 ; 11.029 ; 11.023 ;
; address[2] ; data_out[4] ; 10.798 ; 10.810 ; 11.107 ; 11.076 ;
; address[2] ; data_out[5] ; 10.781 ; 10.656 ; 11.008 ; 11.053 ;
; address[2] ; data_out[6] ; 10.522 ; 10.479 ; 10.836 ; 10.802 ;
; address[2] ; data_out[7] ; 10.736 ; 10.748 ; 11.075 ; 11.063 ;
; address[3] ; data_out[0] ; 13.900 ; 14.309 ; 14.596 ; 14.523 ;
; address[3] ; data_out[1] ; 12.245 ; 12.214 ; 12.670 ; 12.614 ;
; address[3] ; data_out[2] ; 12.213 ; 12.199 ; 12.630 ; 12.601 ;
; address[3] ; data_out[3] ; 12.043 ; 12.045 ; 12.457 ; 12.451 ;
; address[3] ; data_out[4] ; 12.140 ; 12.152 ; 12.535 ; 12.504 ;
; address[3] ; data_out[5] ; 12.123 ; 11.998 ; 12.436 ; 12.481 ;
; address[3] ; data_out[6] ; 11.864 ; 11.821 ; 12.264 ; 12.230 ;
; address[3] ; data_out[7] ; 12.078 ; 12.090 ; 12.503 ; 12.491 ;
; address[4] ; data_out[0] ; 10.642 ;        ;        ; 11.353 ;
; address[4] ; data_out[1] ; 9.319  ; 9.263  ; 9.910  ; 9.879  ;
; address[4] ; data_out[2] ; 9.279  ; 9.250  ; 9.878  ; 9.864  ;
; address[4] ; data_out[3] ; 9.106  ; 9.100  ; 9.708  ; 9.710  ;
; address[4] ; data_out[4] ; 9.184  ; 9.153  ; 9.805  ; 9.817  ;
; address[4] ; data_out[5] ; 9.085  ; 9.130  ; 9.788  ; 9.663  ;
; address[4] ; data_out[6] ; 8.913  ; 8.879  ; 9.529  ; 9.486  ;
; address[4] ; data_out[7] ; 9.152  ; 9.140  ; 9.743  ; 9.755  ;
; address[5] ; data_out[0] ; 13.869 ; 13.796 ; 14.235 ; 14.644 ;
; address[5] ; data_out[1] ; 11.943 ; 11.887 ; 12.580 ; 12.549 ;
; address[5] ; data_out[2] ; 11.903 ; 11.874 ; 12.548 ; 12.534 ;
; address[5] ; data_out[3] ; 11.730 ; 11.724 ; 12.378 ; 12.380 ;
; address[5] ; data_out[4] ; 11.808 ; 11.777 ; 12.475 ; 12.487 ;
; address[5] ; data_out[5] ; 11.709 ; 11.754 ; 12.458 ; 12.333 ;
; address[5] ; data_out[6] ; 11.537 ; 11.503 ; 12.199 ; 12.156 ;
; address[5] ; data_out[7] ; 11.776 ; 11.764 ; 12.413 ; 12.425 ;
; address[6] ; data_out[0] ; 12.299 ; 12.226 ; 12.593 ; 13.002 ;
; address[6] ; data_out[1] ; 10.625 ; 10.569 ; 11.300 ; 11.269 ;
; address[6] ; data_out[2] ; 10.585 ; 10.556 ; 11.268 ; 11.254 ;
; address[6] ; data_out[3] ; 10.412 ; 10.406 ; 11.098 ; 11.100 ;
; address[6] ; data_out[4] ; 10.490 ; 10.459 ; 11.195 ; 11.207 ;
; address[6] ; data_out[5] ; 10.391 ; 10.436 ; 11.178 ; 11.053 ;
; address[6] ; data_out[6] ; 10.219 ; 10.185 ; 10.919 ; 10.876 ;
; address[6] ; data_out[7] ; 10.458 ; 10.446 ; 11.133 ; 11.145 ;
; address[7] ; data_out[0] ; 12.094 ; 12.023 ; 12.463 ; 12.866 ;
; address[7] ; data_out[1] ; 10.731 ; 10.675 ; 11.415 ; 11.384 ;
; address[7] ; data_out[2] ; 10.691 ; 10.662 ; 11.383 ; 11.369 ;
; address[7] ; data_out[3] ; 10.518 ; 10.512 ; 11.213 ; 11.215 ;
; address[7] ; data_out[4] ; 10.596 ; 10.565 ; 11.310 ; 11.322 ;
; address[7] ; data_out[5] ; 10.497 ; 10.542 ; 11.293 ; 11.168 ;
; address[7] ; data_out[6] ; 10.325 ; 10.291 ; 11.034 ; 10.991 ;
; address[7] ; data_out[7] ; 10.564 ; 10.552 ; 11.248 ; 11.260 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; data_out[0] ; 6.387 ; 6.290 ; 6.789 ; 7.223 ;
; address[0] ; data_out[1] ; 4.996 ; 5.033 ; 5.777 ; 5.807 ;
; address[0] ; data_out[2] ; 5.007 ; 5.046 ; 5.788 ; 5.820 ;
; address[0] ; data_out[3] ; 4.924 ; 4.945 ; 5.705 ; 5.719 ;
; address[0] ; data_out[4] ; 4.903 ; 4.923 ; 5.684 ; 5.697 ;
; address[0] ; data_out[5] ; 5.014 ; 5.047 ; 5.828 ; 5.816 ;
; address[0] ; data_out[6] ; 4.935 ; 4.960 ; 5.718 ; 5.736 ;
; address[0] ; data_out[7] ; 4.923 ; 4.954 ; 5.704 ; 5.728 ;
; address[1] ; data_out[0] ; 6.011 ; 5.914 ; 6.384 ; 6.818 ;
; address[1] ; data_out[1] ; 4.686 ; 4.716 ; 5.288 ; 5.325 ;
; address[1] ; data_out[2] ; 4.697 ; 4.729 ; 5.299 ; 5.338 ;
; address[1] ; data_out[3] ; 4.614 ; 4.628 ; 5.216 ; 5.237 ;
; address[1] ; data_out[4] ; 4.593 ; 4.606 ; 5.195 ; 5.215 ;
; address[1] ; data_out[5] ; 4.737 ; 4.725 ; 5.306 ; 5.339 ;
; address[1] ; data_out[6] ; 4.627 ; 4.645 ; 5.227 ; 5.252 ;
; address[1] ; data_out[7] ; 4.613 ; 4.637 ; 5.215 ; 5.246 ;
; address[2] ; data_out[0] ; 7.167 ; 7.070 ; 7.322 ; 7.756 ;
; address[2] ; data_out[1] ; 5.833 ; 5.863 ; 6.220 ; 6.257 ;
; address[2] ; data_out[2] ; 5.844 ; 5.876 ; 6.231 ; 6.270 ;
; address[2] ; data_out[3] ; 5.761 ; 5.775 ; 6.148 ; 6.169 ;
; address[2] ; data_out[4] ; 5.740 ; 5.753 ; 6.127 ; 6.147 ;
; address[2] ; data_out[5] ; 5.884 ; 5.872 ; 6.238 ; 6.271 ;
; address[2] ; data_out[6] ; 5.774 ; 5.792 ; 6.159 ; 6.184 ;
; address[2] ; data_out[7] ; 5.760 ; 5.784 ; 6.147 ; 6.178 ;
; address[3] ; data_out[0] ; 7.895 ; 7.798 ; 8.200 ; 8.634 ;
; address[3] ; data_out[1] ; 6.561 ; 6.591 ; 7.098 ; 7.135 ;
; address[3] ; data_out[2] ; 6.572 ; 6.604 ; 7.109 ; 7.148 ;
; address[3] ; data_out[3] ; 6.489 ; 6.503 ; 7.026 ; 7.047 ;
; address[3] ; data_out[4] ; 6.468 ; 6.481 ; 7.005 ; 7.025 ;
; address[3] ; data_out[5] ; 6.612 ; 6.600 ; 7.116 ; 7.149 ;
; address[3] ; data_out[6] ; 6.502 ; 6.520 ; 7.037 ; 7.062 ;
; address[3] ; data_out[7] ; 6.488 ; 6.512 ; 7.025 ; 7.056 ;
; address[4] ; data_out[0] ; 5.743 ;       ;       ; 6.579 ;
; address[4] ; data_out[1] ; 4.863 ; 4.900 ; 5.618 ; 5.648 ;
; address[4] ; data_out[2] ; 4.874 ; 4.913 ; 5.629 ; 5.661 ;
; address[4] ; data_out[3] ; 4.791 ; 4.812 ; 5.546 ; 5.560 ;
; address[4] ; data_out[4] ; 4.770 ; 4.790 ; 5.525 ; 5.538 ;
; address[4] ; data_out[5] ; 4.881 ; 4.914 ; 5.669 ; 5.657 ;
; address[4] ; data_out[6] ; 4.802 ; 4.827 ; 5.559 ; 5.577 ;
; address[4] ; data_out[7] ; 4.790 ; 4.821 ; 5.545 ; 5.569 ;
; address[5] ; data_out[0] ; 6.393 ; 6.438 ; 6.876 ; 6.902 ;
; address[5] ; data_out[1] ; 5.674 ; 5.711 ; 6.575 ; 6.605 ;
; address[5] ; data_out[2] ; 5.685 ; 5.724 ; 6.586 ; 6.618 ;
; address[5] ; data_out[3] ; 5.602 ; 5.623 ; 6.503 ; 6.517 ;
; address[5] ; data_out[4] ; 5.581 ; 5.601 ; 6.441 ; 6.470 ;
; address[5] ; data_out[5] ; 5.670 ; 5.702 ; 6.517 ; 6.549 ;
; address[5] ; data_out[6] ; 5.584 ; 5.618 ; 6.440 ; 6.474 ;
; address[5] ; data_out[7] ; 5.601 ; 5.632 ; 6.502 ; 6.526 ;
; address[6] ; data_out[0] ; 6.011 ; 6.056 ; 6.352 ; 6.378 ;
; address[6] ; data_out[1] ; 5.372 ; 5.409 ; 6.181 ; 6.211 ;
; address[6] ; data_out[2] ; 5.383 ; 5.422 ; 6.192 ; 6.224 ;
; address[6] ; data_out[3] ; 5.300 ; 5.321 ; 6.109 ; 6.123 ;
; address[6] ; data_out[4] ; 5.279 ; 5.299 ; 6.088 ; 6.101 ;
; address[6] ; data_out[5] ; 5.390 ; 5.423 ; 6.232 ; 6.220 ;
; address[6] ; data_out[6] ; 5.311 ; 5.336 ; 6.122 ; 6.140 ;
; address[6] ; data_out[7] ; 5.299 ; 5.330 ; 6.108 ; 6.132 ;
; address[7] ; data_out[0] ; 4.397 ; 5.782 ; 6.563 ; 5.121 ;
; address[7] ; data_out[1] ; 5.304 ; 5.341 ; 6.027 ; 6.064 ;
; address[7] ; data_out[2] ; 5.315 ; 5.354 ; 6.038 ; 6.077 ;
; address[7] ; data_out[3] ; 5.232 ; 5.253 ; 5.955 ; 5.976 ;
; address[7] ; data_out[4] ; 5.211 ; 5.231 ; 5.934 ; 5.954 ;
; address[7] ; data_out[5] ; 5.322 ; 5.355 ; 6.017 ; 6.049 ;
; address[7] ; data_out[6] ; 5.228 ; 5.262 ; 5.918 ; 5.952 ;
; address[7] ; data_out[7] ; 5.231 ; 5.262 ; 5.954 ; 5.985 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 18    ; 18    ;
; Unconstrained Input Port Paths  ; 20845 ; 20845 ;
; Unconstrained Output Ports      ; 8     ; 8     ;
; Unconstrained Output Port Paths ; 95    ; 95    ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 28 21:23:50 2024
Info: Command: quartus_sta memory1 -c memory1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.525
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.525             -34.871 clock 
Info (332146): Worst-case hold slack is 1.597
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.597               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.944
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.944             -30.523 clock 
Info (332146): Worst-case hold slack is 1.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.461               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.255
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.255             -17.368 clock 
Info (332146): Worst-case hold slack is 0.833
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.833               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2202.318 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4649 megabytes
    Info: Processing ended: Tue May 28 21:23:52 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


