TimeQuest Timing Analyzer report for KTM626
Sat Mar 24 23:45:03 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'LCMP_RESET'
 12. Slow 1200mV 85C Model Setup: 'TX_W'
 13. Slow 1200mV 85C Model Setup: 'FD[0]'
 14. Slow 1200mV 85C Model Setup: 'FD[17]'
 15. Slow 1200mV 85C Model Setup: 'loadck'
 16. Slow 1200mV 85C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
 17. Slow 1200mV 85C Model Setup: 'FD[5]'
 18. Slow 1200mV 85C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
 19. Slow 1200mV 85C Model Setup: 'LCM_RESET'
 20. Slow 1200mV 85C Model Setup: 'SResetP99'
 21. Slow 1200mV 85C Model Setup: 'FD[7]'
 22. Slow 1200mV 85C Model Setup: 'S_RESET_T'
 23. Slow 1200mV 85C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
 24. Slow 1200mV 85C Model Setup: 'RS232_T1:U1|Tx_f'
 25. Slow 1200mV 85C Model Setup: 'timer0:U5|FD[5]'
 26. Slow 1200mV 85C Model Setup: 'FD[4]'
 27. Slow 1200mV 85C Model Setup: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
 28. Slow 1200mV 85C Model Setup: 'GCKP31'
 29. Slow 1200mV 85C Model Setup: 'FD[2]'
 30. Slow 1200mV 85C Model Setup: 'WS2812BCLK'
 31. Slow 1200mV 85C Model Setup: 'timer0:U5|S_1'
 32. Slow 1200mV 85C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
 33. Slow 1200mV 85C Model Setup: 'timer0:U5|FD[17]'
 34. Slow 1200mV 85C Model Setup: 'FD[19]'
 35. Slow 1200mV 85C Model Setup: 'FD[30]'
 36. Slow 1200mV 85C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
 37. Slow 1200mV 85C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
 38. Slow 1200mV 85C Model Hold: 'GCKP31'
 39. Slow 1200mV 85C Model Hold: 'FD[0]'
 40. Slow 1200mV 85C Model Hold: 'FD[17]'
 41. Slow 1200mV 85C Model Hold: 'LCMP_RESET'
 42. Slow 1200mV 85C Model Hold: 'timer0:U5|FD[5]'
 43. Slow 1200mV 85C Model Hold: 'SResetP99'
 44. Slow 1200mV 85C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
 45. Slow 1200mV 85C Model Hold: 'FD[7]'
 46. Slow 1200mV 85C Model Hold: 'RS232_T1:U1|Tx_f'
 47. Slow 1200mV 85C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
 48. Slow 1200mV 85C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
 49. Slow 1200mV 85C Model Hold: 'WS2812BCLK'
 50. Slow 1200mV 85C Model Hold: 'FD[19]'
 51. Slow 1200mV 85C Model Hold: 'FD[4]'
 52. Slow 1200mV 85C Model Hold: 'FD[5]'
 53. Slow 1200mV 85C Model Hold: 'timer0:U5|FD[17]'
 54. Slow 1200mV 85C Model Hold: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
 55. Slow 1200mV 85C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
 56. Slow 1200mV 85C Model Hold: 'FD[30]'
 57. Slow 1200mV 85C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
 58. Slow 1200mV 85C Model Hold: 'timer0:U5|S_1'
 59. Slow 1200mV 85C Model Hold: 'TX_W'
 60. Slow 1200mV 85C Model Hold: 'FD[2]'
 61. Slow 1200mV 85C Model Hold: 'loadck'
 62. Slow 1200mV 85C Model Hold: 'LCM_RESET'
 63. Slow 1200mV 85C Model Hold: 'S_RESET_T'
 64. Slow 1200mV 85C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
 65. Slow 1200mV 85C Model Recovery: 'FD[0]'
 66. Slow 1200mV 85C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
 67. Slow 1200mV 85C Model Recovery: 'TX_W'
 68. Slow 1200mV 85C Model Recovery: 'GCKP31'
 69. Slow 1200mV 85C Model Recovery: 'FD[30]'
 70. Slow 1200mV 85C Model Recovery: 'loadck'
 71. Slow 1200mV 85C Model Recovery: 'FD[5]'
 72. Slow 1200mV 85C Model Recovery: 'FD[17]'
 73. Slow 1200mV 85C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
 74. Slow 1200mV 85C Model Recovery: 'FD[4]'
 75. Slow 1200mV 85C Model Recovery: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
 76. Slow 1200mV 85C Model Recovery: 'FD[2]'
 77. Slow 1200mV 85C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
 78. Slow 1200mV 85C Model Recovery: 'WS2812BCLK'
 79. Slow 1200mV 85C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
 80. Slow 1200mV 85C Model Recovery: 'RS232_T1:U1|Tx_f'
 81. Slow 1200mV 85C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
 82. Slow 1200mV 85C Model Recovery: 'FD[7]'
 83. Slow 1200mV 85C Model Recovery: 'timer0:U5|FD[17]'
 84. Slow 1200mV 85C Model Removal: 'FD[17]'
 85. Slow 1200mV 85C Model Removal: 'FD[0]'
 86. Slow 1200mV 85C Model Removal: 'FD[7]'
 87. Slow 1200mV 85C Model Removal: 'timer0:U5|FD[17]'
 88. Slow 1200mV 85C Model Removal: 'GCKP31'
 89. Slow 1200mV 85C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
 90. Slow 1200mV 85C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
 91. Slow 1200mV 85C Model Removal: 'RS232_T1:U1|Tx_f'
 92. Slow 1200mV 85C Model Removal: 'WS2812BCLK'
 93. Slow 1200mV 85C Model Removal: 'TX_W'
 94. Slow 1200mV 85C Model Removal: 'FD[2]'
 95. Slow 1200mV 85C Model Removal: 'FD[4]'
 96. Slow 1200mV 85C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
 97. Slow 1200mV 85C Model Removal: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
 98. Slow 1200mV 85C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
 99. Slow 1200mV 85C Model Removal: 'FD[5]'
100. Slow 1200mV 85C Model Removal: 'loadck'
101. Slow 1200mV 85C Model Removal: 'FD[30]'
102. Slow 1200mV 85C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
103. Slow 1200mV 85C Model Minimum Pulse Width: 'GCKP31'
104. Slow 1200mV 85C Model Minimum Pulse Width: 'SResetP99'
105. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'
106. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'
107. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[5]'
108. Slow 1200mV 85C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
109. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'
110. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'
111. Slow 1200mV 85C Model Minimum Pulse Width: 'timer0:U5|FD[5]'
112. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[19]'
113. Slow 1200mV 85C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'
114. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[2]'
115. Slow 1200mV 85C Model Minimum Pulse Width: 'timer0:U5|S_1'
116. Slow 1200mV 85C Model Minimum Pulse Width: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
117. Slow 1200mV 85C Model Minimum Pulse Width: 'WS2812BCLK'
118. Slow 1200mV 85C Model Minimum Pulse Width: 'timer0:U5|FD[17]'
119. Slow 1200mV 85C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
120. Slow 1200mV 85C Model Minimum Pulse Width: 'TX_W'
121. Slow 1200mV 85C Model Minimum Pulse Width: 'loadck'
122. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[30]'
123. Slow 1200mV 85C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
124. Slow 1200mV 85C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
125. Slow 1200mV 85C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
126. Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'
127. Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'
128. Slow 1200mV 85C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
129. Slow 1200mV 85C Model Minimum Pulse Width: 'S_RESET_T'
130. Setup Times
131. Hold Times
132. Clock to Output Times
133. Minimum Clock to Output Times
134. Propagation Delay
135. Minimum Propagation Delay
136. Slow 1200mV 85C Model Metastability Report
137. Slow 1200mV 0C Model Fmax Summary
138. Slow 1200mV 0C Model Setup Summary
139. Slow 1200mV 0C Model Hold Summary
140. Slow 1200mV 0C Model Recovery Summary
141. Slow 1200mV 0C Model Removal Summary
142. Slow 1200mV 0C Model Minimum Pulse Width Summary
143. Slow 1200mV 0C Model Setup: 'LCMP_RESET'
144. Slow 1200mV 0C Model Setup: 'TX_W'
145. Slow 1200mV 0C Model Setup: 'FD[0]'
146. Slow 1200mV 0C Model Setup: 'FD[17]'
147. Slow 1200mV 0C Model Setup: 'loadck'
148. Slow 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
149. Slow 1200mV 0C Model Setup: 'FD[5]'
150. Slow 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
151. Slow 1200mV 0C Model Setup: 'LCM_RESET'
152. Slow 1200mV 0C Model Setup: 'SResetP99'
153. Slow 1200mV 0C Model Setup: 'FD[7]'
154. Slow 1200mV 0C Model Setup: 'S_RESET_T'
155. Slow 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
156. Slow 1200mV 0C Model Setup: 'RS232_T1:U1|Tx_f'
157. Slow 1200mV 0C Model Setup: 'timer0:U5|FD[5]'
158. Slow 1200mV 0C Model Setup: 'FD[4]'
159. Slow 1200mV 0C Model Setup: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
160. Slow 1200mV 0C Model Setup: 'FD[2]'
161. Slow 1200mV 0C Model Setup: 'WS2812BCLK'
162. Slow 1200mV 0C Model Setup: 'GCKP31'
163. Slow 1200mV 0C Model Setup: 'timer0:U5|S_1'
164. Slow 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
165. Slow 1200mV 0C Model Setup: 'timer0:U5|FD[17]'
166. Slow 1200mV 0C Model Setup: 'FD[19]'
167. Slow 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
168. Slow 1200mV 0C Model Setup: 'FD[30]'
169. Slow 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
170. Slow 1200mV 0C Model Hold: 'GCKP31'
171. Slow 1200mV 0C Model Hold: 'FD[0]'
172. Slow 1200mV 0C Model Hold: 'FD[17]'
173. Slow 1200mV 0C Model Hold: 'LCMP_RESET'
174. Slow 1200mV 0C Model Hold: 'timer0:U5|FD[5]'
175. Slow 1200mV 0C Model Hold: 'SResetP99'
176. Slow 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
177. Slow 1200mV 0C Model Hold: 'FD[7]'
178. Slow 1200mV 0C Model Hold: 'RS232_T1:U1|Tx_f'
179. Slow 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
180. Slow 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
181. Slow 1200mV 0C Model Hold: 'FD[19]'
182. Slow 1200mV 0C Model Hold: 'FD[5]'
183. Slow 1200mV 0C Model Hold: 'WS2812BCLK'
184. Slow 1200mV 0C Model Hold: 'timer0:U5|FD[17]'
185. Slow 1200mV 0C Model Hold: 'FD[4]'
186. Slow 1200mV 0C Model Hold: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
187. Slow 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
188. Slow 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
189. Slow 1200mV 0C Model Hold: 'FD[30]'
190. Slow 1200mV 0C Model Hold: 'timer0:U5|S_1'
191. Slow 1200mV 0C Model Hold: 'FD[2]'
192. Slow 1200mV 0C Model Hold: 'TX_W'
193. Slow 1200mV 0C Model Hold: 'LCM_RESET'
194. Slow 1200mV 0C Model Hold: 'loadck'
195. Slow 1200mV 0C Model Hold: 'S_RESET_T'
196. Slow 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
197. Slow 1200mV 0C Model Recovery: 'FD[0]'
198. Slow 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
199. Slow 1200mV 0C Model Recovery: 'TX_W'
200. Slow 1200mV 0C Model Recovery: 'GCKP31'
201. Slow 1200mV 0C Model Recovery: 'loadck'
202. Slow 1200mV 0C Model Recovery: 'FD[30]'
203. Slow 1200mV 0C Model Recovery: 'FD[5]'
204. Slow 1200mV 0C Model Recovery: 'FD[17]'
205. Slow 1200mV 0C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
206. Slow 1200mV 0C Model Recovery: 'FD[4]'
207. Slow 1200mV 0C Model Recovery: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
208. Slow 1200mV 0C Model Recovery: 'FD[2]'
209. Slow 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
210. Slow 1200mV 0C Model Recovery: 'WS2812BCLK'
211. Slow 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
212. Slow 1200mV 0C Model Recovery: 'timer0:U5|FD[17]'
213. Slow 1200mV 0C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
214. Slow 1200mV 0C Model Recovery: 'RS232_T1:U1|Tx_f'
215. Slow 1200mV 0C Model Recovery: 'FD[7]'
216. Slow 1200mV 0C Model Removal: 'FD[17]'
217. Slow 1200mV 0C Model Removal: 'FD[0]'
218. Slow 1200mV 0C Model Removal: 'FD[7]'
219. Slow 1200mV 0C Model Removal: 'timer0:U5|FD[17]'
220. Slow 1200mV 0C Model Removal: 'GCKP31'
221. Slow 1200mV 0C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
222. Slow 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
223. Slow 1200mV 0C Model Removal: 'RS232_T1:U1|Tx_f'
224. Slow 1200mV 0C Model Removal: 'WS2812BCLK'
225. Slow 1200mV 0C Model Removal: 'TX_W'
226. Slow 1200mV 0C Model Removal: 'FD[2]'
227. Slow 1200mV 0C Model Removal: 'FD[4]'
228. Slow 1200mV 0C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
229. Slow 1200mV 0C Model Removal: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
230. Slow 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
231. Slow 1200mV 0C Model Removal: 'FD[5]'
232. Slow 1200mV 0C Model Removal: 'loadck'
233. Slow 1200mV 0C Model Removal: 'FD[30]'
234. Slow 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
235. Slow 1200mV 0C Model Minimum Pulse Width: 'GCKP31'
236. Slow 1200mV 0C Model Minimum Pulse Width: 'SResetP99'
237. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
238. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
239. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[5]'
240. Slow 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
241. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
242. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
243. Slow 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|FD[5]'
244. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[19]'
245. Slow 1200mV 0C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'
246. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[2]'
247. Slow 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|S_1'
248. Slow 1200mV 0C Model Minimum Pulse Width: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
249. Slow 1200mV 0C Model Minimum Pulse Width: 'WS2812BCLK'
250. Slow 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|FD[17]'
251. Slow 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
252. Slow 1200mV 0C Model Minimum Pulse Width: 'TX_W'
253. Slow 1200mV 0C Model Minimum Pulse Width: 'loadck'
254. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[30]'
255. Slow 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
256. Slow 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
257. Slow 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
258. Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
259. Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
260. Slow 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
261. Slow 1200mV 0C Model Minimum Pulse Width: 'S_RESET_T'
262. Setup Times
263. Hold Times
264. Clock to Output Times
265. Minimum Clock to Output Times
266. Propagation Delay
267. Minimum Propagation Delay
268. Slow 1200mV 0C Model Metastability Report
269. Fast 1200mV 0C Model Setup Summary
270. Fast 1200mV 0C Model Hold Summary
271. Fast 1200mV 0C Model Recovery Summary
272. Fast 1200mV 0C Model Removal Summary
273. Fast 1200mV 0C Model Minimum Pulse Width Summary
274. Fast 1200mV 0C Model Setup: 'LCMP_RESET'
275. Fast 1200mV 0C Model Setup: 'TX_W'
276. Fast 1200mV 0C Model Setup: 'FD[0]'
277. Fast 1200mV 0C Model Setup: 'FD[17]'
278. Fast 1200mV 0C Model Setup: 'loadck'
279. Fast 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
280. Fast 1200mV 0C Model Setup: 'FD[5]'
281. Fast 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
282. Fast 1200mV 0C Model Setup: 'LCM_RESET'
283. Fast 1200mV 0C Model Setup: 'SResetP99'
284. Fast 1200mV 0C Model Setup: 'FD[7]'
285. Fast 1200mV 0C Model Setup: 'S_RESET_T'
286. Fast 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
287. Fast 1200mV 0C Model Setup: 'timer0:U5|FD[5]'
288. Fast 1200mV 0C Model Setup: 'RS232_T1:U1|Tx_f'
289. Fast 1200mV 0C Model Setup: 'FD[4]'
290. Fast 1200mV 0C Model Setup: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
291. Fast 1200mV 0C Model Setup: 'GCKP31'
292. Fast 1200mV 0C Model Setup: 'FD[2]'
293. Fast 1200mV 0C Model Setup: 'WS2812BCLK'
294. Fast 1200mV 0C Model Setup: 'timer0:U5|S_1'
295. Fast 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
296. Fast 1200mV 0C Model Setup: 'timer0:U5|FD[17]'
297. Fast 1200mV 0C Model Setup: 'FD[19]'
298. Fast 1200mV 0C Model Setup: 'FD[30]'
299. Fast 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
300. Fast 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
301. Fast 1200mV 0C Model Hold: 'GCKP31'
302. Fast 1200mV 0C Model Hold: 'FD[0]'
303. Fast 1200mV 0C Model Hold: 'FD[17]'
304. Fast 1200mV 0C Model Hold: 'LCMP_RESET'
305. Fast 1200mV 0C Model Hold: 'SResetP99'
306. Fast 1200mV 0C Model Hold: 'timer0:U5|FD[5]'
307. Fast 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
308. Fast 1200mV 0C Model Hold: 'RS232_T1:U1|Tx_f'
309. Fast 1200mV 0C Model Hold: 'FD[7]'
310. Fast 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
311. Fast 1200mV 0C Model Hold: 'WS2812BCLK'
312. Fast 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
313. Fast 1200mV 0C Model Hold: 'FD[19]'
314. Fast 1200mV 0C Model Hold: 'FD[5]'
315. Fast 1200mV 0C Model Hold: 'timer0:U5|FD[17]'
316. Fast 1200mV 0C Model Hold: 'FD[4]'
317. Fast 1200mV 0C Model Hold: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
318. Fast 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
319. Fast 1200mV 0C Model Hold: 'FD[30]'
320. Fast 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
321. Fast 1200mV 0C Model Hold: 'timer0:U5|S_1'
322. Fast 1200mV 0C Model Hold: 'TX_W'
323. Fast 1200mV 0C Model Hold: 'FD[2]'
324. Fast 1200mV 0C Model Hold: 'loadck'
325. Fast 1200mV 0C Model Hold: 'LCM_RESET'
326. Fast 1200mV 0C Model Hold: 'S_RESET_T'
327. Fast 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
328. Fast 1200mV 0C Model Recovery: 'FD[0]'
329. Fast 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
330. Fast 1200mV 0C Model Recovery: 'loadck'
331. Fast 1200mV 0C Model Recovery: 'TX_W'
332. Fast 1200mV 0C Model Recovery: 'GCKP31'
333. Fast 1200mV 0C Model Recovery: 'FD[17]'
334. Fast 1200mV 0C Model Recovery: 'FD[30]'
335. Fast 1200mV 0C Model Recovery: 'FD[5]'
336. Fast 1200mV 0C Model Recovery: 'WS2812BCLK'
337. Fast 1200mV 0C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
338. Fast 1200mV 0C Model Recovery: 'timer0:U5|FD[17]'
339. Fast 1200mV 0C Model Recovery: 'FD[4]'
340. Fast 1200mV 0C Model Recovery: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
341. Fast 1200mV 0C Model Recovery: 'FD[2]'
342. Fast 1200mV 0C Model Recovery: 'RS232_T1:U1|Tx_f'
343. Fast 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
344. Fast 1200mV 0C Model Recovery: 'FD[7]'
345. Fast 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
346. Fast 1200mV 0C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
347. Fast 1200mV 0C Model Removal: 'FD[17]'
348. Fast 1200mV 0C Model Removal: 'FD[7]'
349. Fast 1200mV 0C Model Removal: 'FD[0]'
350. Fast 1200mV 0C Model Removal: 'RS232_T1:U1|Tx_f'
351. Fast 1200mV 0C Model Removal: 'timer0:U5|FD[17]'
352. Fast 1200mV 0C Model Removal: 'GCKP31'
353. Fast 1200mV 0C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
354. Fast 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
355. Fast 1200mV 0C Model Removal: 'WS2812BCLK'
356. Fast 1200mV 0C Model Removal: 'TX_W'
357. Fast 1200mV 0C Model Removal: 'FD[2]'
358. Fast 1200mV 0C Model Removal: 'FD[4]'
359. Fast 1200mV 0C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
360. Fast 1200mV 0C Model Removal: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
361. Fast 1200mV 0C Model Removal: 'FD[5]'
362. Fast 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
363. Fast 1200mV 0C Model Removal: 'loadck'
364. Fast 1200mV 0C Model Removal: 'FD[30]'
365. Fast 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
366. Fast 1200mV 0C Model Minimum Pulse Width: 'GCKP31'
367. Fast 1200mV 0C Model Minimum Pulse Width: 'SResetP99'
368. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
369. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
370. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[5]'
371. Fast 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'
372. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
373. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
374. Fast 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|FD[5]'
375. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[19]'
376. Fast 1200mV 0C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'
377. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[2]'
378. Fast 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|S_1'
379. Fast 1200mV 0C Model Minimum Pulse Width: 'KEYboard_EP3C16Q240C8:U7|FD[16]'
380. Fast 1200mV 0C Model Minimum Pulse Width: 'WS2812BCLK'
381. Fast 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|FD[17]'
382. Fast 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'
383. Fast 1200mV 0C Model Minimum Pulse Width: 'TX_W'
384. Fast 1200mV 0C Model Minimum Pulse Width: 'loadck'
385. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[30]'
386. Fast 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'
387. Fast 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'
388. Fast 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'
389. Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
390. Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
391. Fast 1200mV 0C Model Minimum Pulse Width: 'S_RESET_T'
392. Fast 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'
393. Setup Times
394. Hold Times
395. Clock to Output Times
396. Minimum Clock to Output Times
397. Propagation Delay
398. Minimum Propagation Delay
399. Fast 1200mV 0C Model Metastability Report
400. Multicorner Timing Analysis Summary
401. Setup Times
402. Hold Times
403. Clock to Output Times
404. Minimum Clock to Output Times
405. Progagation Delay
406. Minimum Progagation Delay
407. Board Trace Model Assignments
408. Input Transition Times
409. Slow Corner Signal Integrity Metrics
410. Fast Corner Signal Integrity Metrics
411. Setup Transfers
412. Hold Transfers
413. Recovery Transfers
414. Removal Transfers
415. Report TCCS
416. Report RSKM
417. Unconstrained Paths
418. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; KTM626                                                         ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; FD[0]                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[0] }                                      ;
; FD[2]                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[2] }                                      ;
; FD[4]                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[4] }                                      ;
; FD[5]                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[5] }                                      ;
; FD[7]                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[7] }                                      ;
; FD[17]                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[17] }                                     ;
; FD[19]                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[19] }                                     ;
; FD[30]                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[30] }                                     ;
; GCKP31                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GCKP31 }                                     ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEYboard_EP3C16Q240C8:U7|FD[16] }            ;
; LCM_RESET                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCM_RESET }                                  ;
; LCMP_RESET                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCMP_RESET }                                 ;
; loadck                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { loadck }                                     ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET } ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] }       ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] }       ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] }     ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] }       ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] }      ;
; RS232_T1:U1|Tx_f                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RS232_T1:U1|Tx_f }                           ;
; S_RESET_T                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S_RESET_T }                                  ;
; SResetP99                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SResetP99 }                                  ;
; timer0:U5|FD[5]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { timer0:U5|FD[5] }                            ;
; timer0:U5|FD[17]                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { timer0:U5|FD[17] }                           ;
; timer0:U5|S_1                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { timer0:U5|S_1 }                              ;
; TX_W                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { TX_W }                                       ;
; WS2812BCLK                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { WS2812BCLK }                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                    ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                                          ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; 127.83 MHz ; 127.83 MHz      ; FD[17]                                 ;                                                               ;
; 156.13 MHz ; 156.13 MHz      ; FD[5]                                  ;                                                               ;
; 165.13 MHz ; 165.13 MHz      ; FD[0]                                  ;                                                               ;
; 207.86 MHz ; 207.86 MHz      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ;                                                               ;
; 214.73 MHz ; 214.73 MHz      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ;                                                               ;
; 220.31 MHz ; 220.31 MHz      ; FD[7]                                  ;                                                               ;
; 223.51 MHz ; 223.51 MHz      ; RS232_T1:U1|Tx_f                       ;                                                               ;
; 225.28 MHz ; 225.28 MHz      ; timer0:U5|FD[5]                        ;                                                               ;
; 234.08 MHz ; 234.08 MHz      ; FD[4]                                  ;                                                               ;
; 251.57 MHz ; 251.57 MHz      ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;                                                               ;
; 253.36 MHz ; 250.0 MHz       ; GCKP31                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 263.09 MHz ; 263.09 MHz      ; FD[2]                                  ;                                                               ;
; 263.71 MHz ; 263.71 MHz      ; WS2812BCLK                             ;                                                               ;
; 280.43 MHz ; 280.43 MHz      ; timer0:U5|S_1                          ;                                                               ;
; 471.25 MHz ; 402.09 MHz      ; loadck                                 ; limit due to minimum period restriction (tmin)                ;
; 581.4 MHz  ; 402.09 MHz      ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; limit due to minimum period restriction (tmin)                ;
; 717.36 MHz ; 402.09 MHz      ; timer0:U5|FD[17]                       ; limit due to minimum period restriction (tmin)                ;
; 725.16 MHz ; 402.09 MHz      ; FD[19]                                 ; limit due to minimum period restriction (tmin)                ;
; 767.46 MHz ; 402.09 MHz      ; FD[30]                                 ; limit due to minimum period restriction (tmin)                ;
; 767.46 MHz ; 402.09 MHz      ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; limit due to minimum period restriction (tmin)                ;
; 812.35 MHz ; 402.09 MHz      ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                  ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; LCMP_RESET                                 ; -49.774 ; -1004.221     ;
; TX_W                                       ; -10.499 ; -79.067       ;
; FD[0]                                      ; -9.562  ; -1256.425     ;
; FD[17]                                     ; -7.928  ; -576.073      ;
; loadck                                     ; -7.209  ; -21.625       ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; -5.939  ; -40.396       ;
; FD[5]                                      ; -5.405  ; -376.383      ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; -5.007  ; -18.271       ;
; LCM_RESET                                  ; -4.945  ; -15.502       ;
; SResetP99                                  ; -4.808  ; -13.982       ;
; FD[7]                                      ; -4.487  ; -52.893       ;
; S_RESET_T                                  ; -4.007  ; -4.007        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -3.811  ; -304.600      ;
; RS232_T1:U1|Tx_f                           ; -3.474  ; -57.583       ;
; timer0:U5|FD[5]                            ; -3.439  ; -47.934       ;
; FD[4]                                      ; -3.272  ; -103.966      ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; -3.062  ; -25.351       ;
; GCKP31                                     ; -2.947  ; -131.331      ;
; FD[2]                                      ; -2.801  ; -31.464       ;
; WS2812BCLK                                 ; -2.792  ; -30.741       ;
; timer0:U5|S_1                              ; -2.566  ; -39.433       ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -0.720  ; -0.720        ;
; timer0:U5|FD[17]                           ; -0.394  ; -2.968        ;
; FD[19]                                     ; -0.379  ; -3.954        ;
; FD[30]                                     ; -0.303  ; -0.303        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; -0.303  ; -0.303        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; -0.231  ; -0.231        ;
+--------------------------------------------+---------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; GCKP31                                     ; -2.490 ; -50.947       ;
; FD[0]                                      ; -1.519 ; -24.211       ;
; FD[17]                                     ; -0.855 ; -15.602       ;
; LCMP_RESET                                 ; -0.574 ; -1.236        ;
; timer0:U5|FD[5]                            ; -0.414 ; -0.414        ;
; SResetP99                                  ; -0.357 ; -1.026        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -0.265 ; -1.538        ;
; FD[7]                                      ; -0.235 ; -0.413        ;
; RS232_T1:U1|Tx_f                           ; -0.099 ; -0.472        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -0.060 ; -0.060        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 0.221  ; 0.000         ;
; WS2812BCLK                                 ; 0.382  ; 0.000         ;
; FD[19]                                     ; 0.435  ; 0.000         ;
; FD[4]                                      ; 0.435  ; 0.000         ;
; FD[5]                                      ; 0.435  ; 0.000         ;
; timer0:U5|FD[17]                           ; 0.435  ; 0.000         ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 0.436  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 0.479  ; 0.000         ;
; FD[30]                                     ; 0.480  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; 0.481  ; 0.000         ;
; timer0:U5|S_1                              ; 0.548  ; 0.000         ;
; TX_W                                       ; 0.739  ; 0.000         ;
; FD[2]                                      ; 0.744  ; 0.000         ;
; loadck                                     ; 1.762  ; 0.000         ;
; LCM_RESET                                  ; 1.778  ; 0.000         ;
; S_RESET_T                                  ; 3.616  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.704  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; FD[0]                                  ; -7.568 ; -935.849      ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; -5.202 ; -15.606       ;
; TX_W                                   ; -3.791 ; -3.791        ;
; GCKP31                                 ; -2.971 ; -77.433       ;
; FD[30]                                 ; -2.585 ; -7.755        ;
; loadck                                 ; -2.504 ; -2.504        ;
; FD[5]                                  ; -2.074 ; -64.282       ;
; FD[17]                                 ; -1.856 ; -3.470        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ; -1.661 ; -40.692       ;
; FD[4]                                  ; -1.472 ; -5.042        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -1.420 ; -15.176       ;
; FD[2]                                  ; -1.190 ; -14.890       ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; -0.994 ; -1.988        ;
; WS2812BCLK                             ; -0.374 ; -4.114        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 0.019  ; 0.000         ;
; RS232_T1:U1|Tx_f                       ; 0.121  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ; 0.157  ; 0.000         ;
; FD[7]                                  ; 0.215  ; 0.000         ;
; timer0:U5|FD[17]                       ; 0.218  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; FD[17]                                 ; -1.060 ; -36.301       ;
; FD[0]                                  ; -0.727 ; -6.064        ;
; FD[7]                                  ; -0.568 ; -4.196        ;
; timer0:U5|FD[17]                       ; -0.271 ; -1.626        ;
; GCKP31                                 ; -0.089 ; -3.308        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ; -0.077 ; -0.487        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 0.014  ; 0.000         ;
; RS232_T1:U1|Tx_f                       ; 0.071  ; 0.000         ;
; WS2812BCLK                             ; 0.344  ; 0.000         ;
; TX_W                                   ; 0.700  ; 0.000         ;
; FD[2]                                  ; 0.903  ; 0.000         ;
; FD[4]                                  ; 1.305  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ; 1.432  ; 0.000         ;
; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 1.463  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 1.556  ; 0.000         ;
; FD[5]                                  ; 1.605  ; 0.000         ;
; loadck                                 ; 1.727  ; 0.000         ;
; FD[30]                                 ; 2.973  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 3.931  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; GCKP31                                     ; -3.000 ; -124.934      ;
; SResetP99                                  ; -3.000 ; -3.000        ;
; FD[0]                                      ; -1.487 ; -275.095      ;
; FD[17]                                     ; -1.487 ; -142.752      ;
; FD[5]                                      ; -1.487 ; -141.265      ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -1.487 ; -133.830      ;
; FD[4]                                      ; -1.487 ; -50.558       ;
; FD[7]                                      ; -1.487 ; -32.714       ;
; timer0:U5|FD[5]                            ; -1.487 ; -29.740       ;
; FD[19]                                     ; -1.487 ; -26.766       ;
; RS232_T1:U1|Tx_f                           ; -1.487 ; -26.766       ;
; FD[2]                                      ; -1.487 ; -25.279       ;
; timer0:U5|S_1                              ; -1.487 ; -25.279       ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; -1.487 ; -22.305       ;
; WS2812BCLK                                 ; -1.487 ; -20.818       ;
; timer0:U5|FD[17]                           ; -1.487 ; -17.844       ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; -1.487 ; -16.357       ;
; TX_W                                       ; -1.487 ; -13.383       ;
; loadck                                     ; -1.487 ; -5.948        ;
; FD[30]                                     ; -1.487 ; -4.461        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; -1.487 ; -4.461        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; -1.487 ; -4.461        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -1.487 ; -4.461        ;
; LCMP_RESET                                 ; 0.317  ; 0.000         ;
; LCM_RESET                                  ; 0.356  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.397  ; 0.000         ;
; S_RESET_T                                  ; 0.452  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCMP_RESET'                                                                                                ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -49.774 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.415      ; 52.186     ;
; -49.772 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.698      ; 52.163     ;
; -49.753 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.415      ; 52.165     ;
; -49.751 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.698      ; 52.142     ;
; -49.681 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.619      ; 52.164     ;
; -49.660 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.619      ; 52.143     ;
; -49.518 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.433      ; 51.957     ;
; -49.497 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.433      ; 51.936     ;
; -49.444 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.414      ; 51.855     ;
; -49.442 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.697      ; 51.832     ;
; -49.360 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 51.984     ;
; -49.356 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.428      ; 51.781     ;
; -49.354 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.711      ; 51.758     ;
; -49.351 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.618      ; 51.833     ;
; -49.339 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 51.963     ;
; -49.331 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.428      ; 51.756     ;
; -49.329 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.711      ; 51.733     ;
; -49.300 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.618      ; 51.779     ;
; -49.280 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.428      ; 51.705     ;
; -49.279 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.618      ; 51.758     ;
; -49.278 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.711      ; 51.682     ;
; -49.264 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.414      ; 51.867     ;
; -49.263 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.632      ; 51.759     ;
; -49.243 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.414      ; 51.846     ;
; -49.238 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.632      ; 51.734     ;
; -49.207 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.428      ; 51.632     ;
; -49.205 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.711      ; 51.609     ;
; -49.201 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.410      ; 51.812     ;
; -49.188 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.432      ; 51.626     ;
; -49.187 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.632      ; 51.683     ;
; -49.180 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.410      ; 51.791     ;
; -49.114 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.632      ; 51.610     ;
; -49.100 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.446      ; 51.552     ;
; -49.075 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.446      ; 51.527     ;
; -49.072 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.415      ; 51.484     ;
; -49.070 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.698      ; 51.461     ;
; -49.030 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.433      ; 51.653     ;
; -49.024 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.446      ; 51.476     ;
; -48.979 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.619      ; 51.462     ;
; -48.970 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.617      ; 51.448     ;
; -48.951 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.446      ; 51.403     ;
; -48.942 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 51.579     ;
; -48.934 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.413      ; 51.536     ;
; -48.917 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 51.554     ;
; -48.882 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.631      ; 51.374     ;
; -48.871 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.409      ; 51.481     ;
; -48.866 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 51.503     ;
; -48.857 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.631      ; 51.349     ;
; -48.846 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.427      ; 51.462     ;
; -48.821 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.427      ; 51.437     ;
; -48.816 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.433      ; 51.255     ;
; -48.806 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.631      ; 51.298     ;
; -48.793 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.447      ; 51.430     ;
; -48.783 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.423      ; 51.407     ;
; -48.770 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.427      ; 51.386     ;
; -48.758 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.423      ; 51.382     ;
; -48.733 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.631      ; 51.225     ;
; -48.707 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.423      ; 51.331     ;
; -48.697 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.427      ; 51.313     ;
; -48.658 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 51.282     ;
; -48.634 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.423      ; 51.258     ;
; -48.598 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.618      ; 51.077     ;
; -48.562 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.414      ; 51.165     ;
; -48.499 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.410      ; 51.110     ;
; -47.713 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.418      ; 50.128     ;
; -47.692 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.418      ; 50.107     ;
; -47.657 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.415      ; 50.069     ;
; -47.655 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.698      ; 50.046     ;
; -47.564 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.619      ; 50.047     ;
; -47.401 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.433      ; 49.840     ;
; -47.383 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.417      ; 49.797     ;
; -47.348 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.415      ; 49.760     ;
; -47.346 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.698      ; 49.737     ;
; -47.295 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.431      ; 49.723     ;
; -47.270 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.431      ; 49.698     ;
; -47.255 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.619      ; 49.738     ;
; -47.243 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 49.867     ;
; -47.219 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.431      ; 49.647     ;
; -47.183 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.618      ; 49.662     ;
; -47.167 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.415      ; 49.579     ;
; -47.165 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.698      ; 49.556     ;
; -47.147 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.414      ; 49.750     ;
; -47.146 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.431      ; 49.574     ;
; -47.092 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.433      ; 49.531     ;
; -47.084 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.410      ; 49.695     ;
; -47.074 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.619      ; 49.557     ;
; -47.011 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.418      ; 49.426     ;
; -46.941 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.429      ; 49.367     ;
; -46.934 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 49.558     ;
; -46.920 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.429      ; 49.346     ;
; -46.911 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.433      ; 49.350     ;
; -46.874 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.618      ; 49.353     ;
; -46.838 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.414      ; 49.441     ;
; -46.775 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.410      ; 49.386     ;
; -46.753 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.434      ; 49.377     ;
; -46.738 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.698      ; 49.129     ;
; -46.698 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.415      ; 49.110     ;
; -46.693 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.618      ; 49.172     ;
; -46.657 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.414      ; 49.260     ;
; -46.647 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.619      ; 49.130     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'TX_W'                                                                                                                                      ;
+---------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -10.499 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.120     ; 9.390      ;
; -10.082 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.126     ; 8.967      ;
; -10.047 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.129     ; 8.929      ;
; -10.035 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.120     ; 8.926      ;
; -9.849  ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.120     ; 8.740      ;
; -9.813  ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.129     ; 8.695      ;
; -9.744  ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.034     ; 8.721      ;
; -9.744  ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.034     ; 8.721      ;
; -9.744  ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.034     ; 8.721      ;
; -9.744  ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.034     ; 8.721      ;
; -9.708  ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.120     ; 8.599      ;
; -9.680  ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.121     ; 8.570      ;
; -9.618  ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.126     ; 8.503      ;
; -9.583  ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.129     ; 8.465      ;
; -9.446  ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.126     ; 8.331      ;
; -9.397  ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.129     ; 8.279      ;
; -9.371  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 7.593      ;
; -9.349  ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.129     ; 8.231      ;
; -9.331  ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 7.702      ;
; -9.327  ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.040     ; 8.298      ;
; -9.327  ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.040     ; 8.298      ;
; -9.327  ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.040     ; 8.298      ;
; -9.327  ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.040     ; 8.298      ;
; -9.292  ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.043     ; 8.260      ;
; -9.292  ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.043     ; 8.260      ;
; -9.292  ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.043     ; 8.260      ;
; -9.292  ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.043     ; 8.260      ;
; -9.291  ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.126     ; 8.176      ;
; -9.284  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 7.506      ;
; -9.256  ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.129     ; 8.138      ;
; -9.222  ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.129     ; 8.104      ;
; -9.216  ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.121     ; 8.106      ;
; -9.058  ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.043     ; 8.026      ;
; -9.058  ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.043     ; 8.026      ;
; -9.058  ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.043     ; 8.026      ;
; -9.058  ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.043     ; 8.026      ;
; -9.043  ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 7.414      ;
; -9.034  ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.129     ; 7.916      ;
; -9.030  ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.121     ; 7.920      ;
; -8.990  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 7.212      ;
; -8.925  ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.035     ; 7.901      ;
; -8.925  ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.035     ; 7.901      ;
; -8.925  ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.035     ; 7.901      ;
; -8.925  ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.035     ; 7.901      ;
; -8.907  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 7.129      ;
; -8.889  ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.121     ; 7.779      ;
; -8.867  ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 7.238      ;
; -8.820  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 7.042      ;
; -8.724  ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 7.095      ;
; -8.721  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 6.943      ;
; -8.634  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 6.856      ;
; -8.616  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.924      ;
; -8.616  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.924      ;
; -8.616  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.924      ;
; -8.616  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.924      ;
; -8.593  ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 6.964      ;
; -8.580  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 6.802      ;
; -8.579  ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 6.950      ;
; -8.576  ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 7.033      ;
; -8.576  ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 7.033      ;
; -8.576  ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 7.033      ;
; -8.576  ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 7.033      ;
; -8.540  ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 6.911      ;
; -8.529  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.837      ;
; -8.529  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.837      ;
; -8.529  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.837      ;
; -8.529  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.837      ;
; -8.526  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 6.748      ;
; -8.493  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 6.715      ;
; -8.451  ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 6.822      ;
; -8.344  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 6.566      ;
; -8.326  ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.637     ; 6.700      ;
; -8.288  ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 6.745      ;
; -8.288  ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 6.745      ;
; -8.288  ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 6.745      ;
; -8.288  ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 6.745      ;
; -8.263  ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 6.634      ;
; -8.235  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.543      ;
; -8.235  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.543      ;
; -8.235  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.543      ;
; -8.235  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.703     ; 6.543      ;
; -8.199  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.789     ; 6.421      ;
; -8.129  ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 6.500      ;
; -8.113  ; S0S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.115     ; 7.009      ;
; -7.943  ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 6.314      ;
; -7.936  ; MM[0]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.637     ; 6.310      ;
; -7.862  ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.637     ; 6.236      ;
; -7.854  ; MM[2]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.637     ; 6.228      ;
; -7.838  ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 6.295      ;
; -7.838  ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 6.295      ;
; -7.838  ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 6.295      ;
; -7.838  ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.554     ; 6.295      ;
; -7.812  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; RS232_T1:U1|TXD2_Bf[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; TX_W        ; 1.000        ; 0.347      ; 9.180      ;
; -7.802  ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.640     ; 6.173      ;
; -7.680  ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.637     ; 6.054      ;
; -7.649  ; S0S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -2.115     ; 6.545      ;
; -7.571  ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.551     ; 6.031      ;
; -7.571  ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.551     ; 6.031      ;
; -7.571  ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.551     ; 6.031      ;
; -7.571  ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.551     ; 6.031      ;
+---------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[0]'                                                                                     ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -9.562 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 8.208      ;
; -9.280 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 7.933      ;
; -9.235 ; LCMx[0]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.354     ; 7.882      ;
; -9.163 ; LCMx[1]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.812      ;
; -9.008 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.657      ;
; -8.953 ; LCMx[0]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.347     ; 7.607      ;
; -8.946 ; LCMx[1]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.595      ;
; -8.855 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.506      ;
; -8.836 ; LCMx[0]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 7.486      ;
; -8.806 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.457      ;
; -8.691 ; LCMx[2]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.329     ; 7.363      ;
; -8.681 ; LCMx[0]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 7.331      ;
; -8.652 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.373     ; 7.280      ;
; -8.652 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.373     ; 7.280      ;
; -8.652 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.373     ; 7.280      ;
; -8.619 ; LCMx[0]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 7.269      ;
; -8.605 ; LCMx[1]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.254      ;
; -8.599 ; LCMx[1]   ; LCM_com_data[11][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 7.235      ;
; -8.599 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 7.235      ;
; -8.599 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 7.235      ;
; -8.599 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 7.235      ;
; -8.599 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 7.235      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[0][4]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[17][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[10][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[15][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[7][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[8][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.584 ; LCMx[1]   ; LCM_com_data[9][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 7.219      ;
; -8.529 ; LCMx[1]   ; LCM_com_data[8][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 7.171      ;
; -8.529 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 7.171      ;
; -8.529 ; LCMx[1]   ; LCM_com_data[6][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 7.171      ;
; -8.528 ; LCMx[0]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.180      ;
; -8.524 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.173      ;
; -8.518 ; LCMx[1]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.170      ;
; -8.518 ; LCMx[1]   ; LCM_com_data[3][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.170      ;
; -8.518 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.169      ;
; -8.518 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.169      ;
; -8.518 ; LCMx[1]   ; LCM_com_data[7][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.170      ;
; -8.518 ; LCMx[1]   ; LCM_com_data[3][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.170      ;
; -8.515 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.164      ;
; -8.515 ; LCMx[1]   ; LCM_com_data[8][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.164      ;
; -8.504 ; LCMx[1]   ; LCM_com_data[10][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 7.150      ;
; -8.504 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 7.150      ;
; -8.504 ; LCMx[1]   ; LCM_com_data[5][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 7.150      ;
; -8.504 ; LCMx[1]   ; LCM_com_data[4][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 7.150      ;
; -8.503 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.148      ;
; -8.503 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.148      ;
; -8.503 ; LCMx[1]   ; LCM_com_data[19][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.148      ;
; -8.503 ; LCMx[1]   ; LCM_com_data[19][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.148      ;
; -8.503 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.148      ;
; -8.500 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.152      ;
; -8.483 ; LCMx[1]   ; LCM_com_data[15][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.134      ;
; -8.483 ; LCMx[1]   ; LCM_com_data[14][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.134      ;
; -8.483 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.134      ;
; -8.483 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.134      ;
; -8.479 ; LCMx[0]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.131      ;
; -8.475 ; LCMx[1]   ; LCM_com_data[4][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.120      ;
; -8.475 ; LCMx[1]   ; LCM_com_data[3][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.120      ;
; -8.475 ; LCMx[1]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.120      ;
; -8.475 ; LCMx[1]   ; LCM_com_data[10][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 7.120      ;
; -8.468 ; LCMx[1]   ; LCM_com_data[11][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 7.118      ;
; -8.468 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 7.118      ;
; -8.468 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 7.118      ;
; -8.462 ; LCMx[1]   ; LCM_com_data[3][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 7.108      ;
; -8.462 ; LCMx[1]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.113      ;
; -8.462 ; LCMx[1]   ; LCM_com_data[8][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 7.108      ;
; -8.462 ; LCMx[1]   ; LCM_com_data[12][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 7.108      ;
; -8.462 ; LCMx[1]   ; LCM_com_data[14][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.113      ;
; -8.461 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 7.102      ;
; -8.461 ; LCMx[1]   ; LCM_com_data[11][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 7.102      ;
; -8.461 ; LCMx[1]   ; LCM_com_data[14][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 7.102      ;
; -8.461 ; LCMx[1]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.110      ;
; -8.461 ; LCMx[1]   ; LCM_com_data[5][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.110      ;
; -8.461 ; LCMx[1]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 7.102      ;
; -8.461 ; LCMx[1]   ; LCM_com_data[5][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.110      ;
; -8.461 ; LCMx[1]   ; LCM_com_data[4][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 7.110      ;
; -8.447 ; LCMx[1]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.371     ; 7.077      ;
; -8.447 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.371     ; 7.077      ;
; -8.447 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.371     ; 7.077      ;
; -8.447 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.371     ; 7.077      ;
; -8.446 ; LCMx[1]   ; LCM_com_data[13][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.098      ;
; -8.446 ; LCMx[1]   ; LCM_com_data[11][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.098      ;
; -8.446 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.098      ;
; -8.446 ; LCMx[1]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 7.098      ;
; -8.444 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.095      ;
; -8.444 ; LCMx[1]   ; LCM_com_data[19][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.095      ;
; -8.444 ; LCMx[1]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.347     ; 7.098      ;
; -8.444 ; LCMx[1]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.347     ; 7.098      ;
; -8.444 ; LCMx[1]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.347     ; 7.098      ;
; -8.444 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 7.095      ;
; -8.442 ; LCMx[1]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 7.083      ;
; -8.442 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 7.083      ;
; -8.442 ; LCMx[1]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 7.083      ;
; -8.442 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 7.083      ;
; -8.439 ; LCMx[1]   ; LCM_com_data[17][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 7.092      ;
; -8.439 ; LCMx[1]   ; LCM_com_data[18][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 7.092      ;
; -8.439 ; LCMx[1]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 7.092      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[17]'                                                                      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.928 ; M0S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.166     ; 7.763      ;
; -7.928 ; M0S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.166     ; 7.763      ;
; -7.928 ; M0S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.166     ; 7.763      ;
; -7.701 ; M1S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.172     ; 7.530      ;
; -7.701 ; M1S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.172     ; 7.530      ;
; -7.701 ; M1S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.172     ; 7.530      ;
; -7.476 ; S2S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.175     ; 7.302      ;
; -7.476 ; S2S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.175     ; 7.302      ;
; -7.476 ; S2S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.175     ; 7.302      ;
; -7.340 ; M0S[2]    ; led16[2]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.664      ;
; -7.340 ; M0S[2]    ; led16[4]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.664      ;
; -7.340 ; M0S[2]    ; led16[6]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.664      ;
; -7.340 ; M0S[2]    ; led16[8]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.664      ;
; -7.321 ; S1S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.175     ; 7.147      ;
; -7.321 ; S1S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.175     ; 7.147      ;
; -7.321 ; S1S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.175     ; 7.147      ;
; -7.297 ; M0S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.627      ;
; -7.276 ; M0S[2]    ; times[1]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.614      ;
; -7.269 ; M0S[2]    ; CMDn[0]         ; FD[19]       ; FD[17]      ; 1.000        ; 0.338      ; 8.608      ;
; -7.269 ; M0S[2]    ; CMDn[1]         ; FD[19]       ; FD[17]      ; 1.000        ; 0.338      ; 8.608      ;
; -7.266 ; M0S[2]    ; MG90S_deg1[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.596      ;
; -7.266 ; M0S[2]    ; MG90S_deg1[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.596      ;
; -7.266 ; M0S[2]    ; MG90S_deg1[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.596      ;
; -7.266 ; M0S[2]    ; MG90S_deg1[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.596      ;
; -7.266 ; M0S[2]    ; MG90S_deg1[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.596      ;
; -7.266 ; M0S[2]    ; MG90S_deg1[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.596      ;
; -7.266 ; M0S[2]    ; MG90S_deg1[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.596      ;
; -7.174 ; M0S[2]    ; led16[1]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[14]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[13]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[3]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[12]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[11]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[5]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[10]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[9]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.174 ; M0S[2]    ; led16[7]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.509      ;
; -7.105 ; M0S[2]    ; MM[2]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.440      ;
; -7.105 ; M0S[2]    ; MM[0]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.440      ;
; -7.105 ; M0S[2]    ; MM[1]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.334      ; 8.440      ;
; -7.105 ; M1S[2]    ; times[5]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.437      ;
; -7.105 ; M1S[2]    ; times[4]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.437      ;
; -7.105 ; M1S[2]    ; times[6]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.437      ;
; -7.105 ; M1S[2]    ; times[2]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.437      ;
; -7.105 ; M1S[2]    ; times[1]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.437      ;
; -7.105 ; M1S[2]    ; times[9]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.437      ;
; -7.105 ; M1S[2]    ; times[8]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.437      ;
; -7.105 ; M1S[2]    ; times[7]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.437      ;
; -7.075 ; M1S[2]    ; led16[2]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.317      ; 8.393      ;
; -7.075 ; M1S[2]    ; led16[4]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.317      ; 8.393      ;
; -7.075 ; M1S[2]    ; led16[6]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.317      ; 8.393      ;
; -7.075 ; M1S[2]    ; led16[8]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.317      ; 8.393      ;
; -7.070 ; M1S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.394      ;
; -7.065 ; M0S[2]    ; LCD_refresh     ; FD[19]       ; FD[17]      ; 1.000        ; 0.336      ; 8.402      ;
; -7.062 ; M0S[2]    ; times[0]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.400      ;
; -7.062 ; M0S[2]    ; times[10]       ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.400      ;
; -7.051 ; M0S[2]    ; MG90S_deg0[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.383      ;
; -7.051 ; M0S[2]    ; MG90S_deg0[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.383      ;
; -7.051 ; M0S[2]    ; MG90S_deg0[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.383      ;
; -7.051 ; M0S[2]    ; MG90S_deg0[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.383      ;
; -7.051 ; M0S[2]    ; MG90S_deg0[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.383      ;
; -7.051 ; M0S[2]    ; MG90S_deg0[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.383      ;
; -7.051 ; M0S[2]    ; MG90S_deg0[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.383      ;
; -7.039 ; M1S[2]    ; MG90S_deg1[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.363      ;
; -7.039 ; M1S[2]    ; MG90S_deg1[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.363      ;
; -7.039 ; M1S[2]    ; MG90S_deg1[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.363      ;
; -7.039 ; M1S[2]    ; MG90S_deg1[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.363      ;
; -7.039 ; M1S[2]    ; MG90S_deg1[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.363      ;
; -7.039 ; M1S[2]    ; MG90S_deg1[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.363      ;
; -7.039 ; M1S[2]    ; MG90S_deg1[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.363      ;
; -7.028 ; M0S[2]    ; times[8]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.366      ;
; -7.027 ; M0S[2]    ; times[5]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.365      ;
; -7.026 ; M0S[2]    ; times[2]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.364      ;
; -7.026 ; M0S[2]    ; times[9]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.364      ;
; -7.025 ; M0S[2]    ; times[4]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.363      ;
; -6.960 ; M0S[2]    ; times[6]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.298      ;
; -6.960 ; M0S[2]    ; times[7]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.298      ;
; -6.945 ; M0S[2]    ; led16[0]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.283      ;
; -6.945 ; M0S[2]    ; led16[15]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.337      ; 8.283      ;
; -6.909 ; M1S[2]    ; led16[1]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[14]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[13]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[3]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[12]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[11]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[5]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[10]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[9]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.909 ; M1S[2]    ; led16[7]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.238      ;
; -6.888 ; S2S[2]    ; led16[2]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.314      ; 8.203      ;
; -6.888 ; S2S[2]    ; led16[4]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.314      ; 8.203      ;
; -6.888 ; S2S[2]    ; led16[6]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.314      ; 8.203      ;
; -6.888 ; S2S[2]    ; led16[8]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.314      ; 8.203      ;
; -6.881 ; M0S[2]    ; LED_LR_dir      ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 8.205      ;
; -6.864 ; M1S[2]    ; MM[2]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.193      ;
; -6.864 ; M1S[2]    ; MM[0]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.193      ;
; -6.864 ; M1S[2]    ; MM[1]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.193      ;
; -6.845 ; S2S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.320      ; 8.166      ;
; -6.838 ; M1S[2]    ; LCD_refresh     ; FD[19]       ; FD[17]      ; 1.000        ; 0.330      ; 8.169      ;
; -6.835 ; M1S[2]    ; times[0]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.331      ; 8.167      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'loadck'                                                                                                                                                    ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                 ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -7.209 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -2.065     ; 6.155      ;
; -7.208 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -2.065     ; 6.154      ;
; -7.208 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -2.065     ; 6.154      ;
; -6.763 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -2.071     ; 5.703      ;
; -6.761 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -2.071     ; 5.701      ;
; -6.759 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -2.071     ; 5.699      ;
; -6.757 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -2.074     ; 5.694      ;
; -6.756 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -2.074     ; 5.693      ;
; -6.756 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -2.074     ; 5.693      ;
; -6.602 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -2.074     ; 5.539      ;
; -6.601 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -2.074     ; 5.538      ;
; -6.601 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -2.074     ; 5.538      ;
; -6.104 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -2.585     ; 4.530      ;
; -6.103 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -2.585     ; 4.529      ;
; -6.103 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -2.585     ; 4.529      ;
; -5.999 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.734     ; 4.276      ;
; -5.998 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.734     ; 4.275      ;
; -5.998 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.734     ; 4.275      ;
; -5.981 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.977      ;
; -5.768 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -2.585     ; 4.194      ;
; -5.766 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -2.585     ; 4.192      ;
; -5.764 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -2.585     ; 4.190      ;
; -5.727 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.723      ;
; -5.727 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.723      ;
; -5.720 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.716      ;
; -5.661 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.734     ; 3.938      ;
; -5.659 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.734     ; 3.936      ;
; -5.657 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.734     ; 3.934      ;
; -5.652 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -4.017     ; 2.646      ;
; -5.624 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -4.016     ; 2.619      ;
; -5.612 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -4.017     ; 2.606      ;
; -5.612 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -4.017     ; 2.606      ;
; -5.596 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -4.016     ; 2.591      ;
; -5.595 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -4.016     ; 2.590      ;
; -5.572 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.568      ;
; -5.571 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.567      ;
; -5.256 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -4.017     ; 2.250      ;
; -5.256 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -4.017     ; 2.250      ;
; -5.220 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -4.017     ; 2.214      ;
; -5.216 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.212      ;
; -5.216 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.212      ;
; -5.210 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -4.015     ; 2.206      ;
; -4.740 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -2.060     ; 3.691      ;
; -4.739 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -2.060     ; 3.690      ;
; -4.739 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -2.060     ; 3.690      ;
; -4.522 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.402      ; 5.945      ;
; -4.521 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.402      ; 5.944      ;
; -4.521 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.402      ; 5.944      ;
; -4.216 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.402      ; 5.639      ;
; -4.214 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.402      ; 5.637      ;
; -4.212 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.402      ; 5.635      ;
; -2.509 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 1.000        ; -0.179     ; 3.351      ;
; -2.508 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 1.000        ; -0.179     ; 3.350      ;
; -2.508 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 1.000        ; -0.179     ; 3.350      ;
; -2.341 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 0.500        ; 1.450      ; 4.292      ;
; -2.341 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 0.500        ; 1.450      ; 4.292      ;
; -2.341 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 0.500        ; 1.450      ; 4.292      ;
; -2.250 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812BCLK                             ; loadck      ; 1.000        ; -1.191     ; 2.070      ;
; -2.250 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812BCLK                             ; loadck      ; 1.000        ; -1.191     ; 2.070      ;
; -2.250 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812BCLK                             ; loadck      ; 1.000        ; -1.191     ; 2.070      ;
; -2.137 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 1.000        ; -0.179     ; 2.979      ;
; -2.135 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 1.000        ; -0.179     ; 2.977      ;
; -2.133 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 1.000        ; -0.179     ; 2.975      ;
; -1.889 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 1.000        ; 1.450      ; 4.340      ;
; -1.889 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 1.000        ; 1.450      ; 4.340      ;
; -1.889 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 1.000        ; 1.450      ; 4.340      ;
; -1.122 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; loadck                                 ; loadck      ; 1.000        ; -0.081     ; 2.062      ;
; -1.122 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; loadck                                 ; loadck      ; 1.000        ; -0.081     ; 2.062      ;
; -1.122 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; loadck                                 ; loadck      ; 1.000        ; -0.081     ; 2.062      ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -5.939 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.945     ; 4.005      ;
; -5.762 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.602     ; 4.171      ;
; -5.746 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.944     ; 3.813      ;
; -5.739 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.943     ; 3.807      ;
; -5.643 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.601     ; 4.053      ;
; -5.592 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.943     ; 3.660      ;
; -5.399 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.603     ; 3.807      ;
; -5.201 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.601     ; 3.611      ;
; -5.170 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.944     ; 3.237      ;
; -5.123 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.944     ; 3.190      ;
; -5.009 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.601     ; 3.419      ;
; -4.910 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.943     ; 2.978      ;
; -4.304 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.943     ; 2.372      ;
; -3.657 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.108     ; 4.570      ;
; -3.657 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.108     ; 4.570      ;
; -3.358 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 4.652      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.426     ; 3.895      ;
; -3.247 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 4.213      ;
; -3.153 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.426     ; 3.748      ;
; -3.152 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 4.118      ;
; -3.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 3.586      ;
; -3.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 3.586      ;
; -3.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 3.586      ;
; -3.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 3.586      ;
; -3.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 3.586      ;
; -3.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 3.586      ;
; -3.021 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.426     ; 3.616      ;
; -2.877 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 4.171      ;
; -2.877 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 4.171      ;
; -2.733 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.699      ;
; -2.671 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.637      ;
; -2.657 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.108     ; 3.570      ;
; -2.657 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.108     ; 3.570      ;
; -2.608 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 3.902      ;
; -2.608 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 3.902      ;
; -2.454 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.420      ;
; -2.435 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.401      ;
; -2.380 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 3.674      ;
; -2.380 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 3.674      ;
; -2.221 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.187      ;
; -2.221 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.187      ;
; -2.221 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.187      ;
; -2.221 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.187      ;
; -2.221 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.187      ;
; -2.221 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 3.187      ;
; -2.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 2.586      ;
; -2.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 2.586      ;
; -2.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 2.586      ;
; -2.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 2.586      ;
; -2.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 2.586      ;
; -2.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.468     ; 2.586      ;
; -2.002 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.532      ; 4.316      ;
; -1.953 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.919      ;
; -1.953 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.919      ;
; -1.953 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.919      ;
; -1.953 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.919      ;
; -1.953 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.919      ;
; -1.953 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.919      ;
; -1.937 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.294      ; 3.252      ;
; -1.924 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.056     ; 2.889      ;
; -1.923 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.056     ; 2.888      ;
; -1.923 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.056     ; 2.888      ;
; -1.890 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.591      ; 3.502      ;
; -1.881 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.190      ; 3.853      ;
; -1.823 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.636      ; 3.480      ;
; -1.817 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.249      ; 3.087      ;
; -1.790 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.294      ; 3.105      ;
; -1.772 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.290      ; 3.083      ;
; -1.752 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.718      ;
; -1.752 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.718      ;
; -1.752 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.718      ;
; -1.752 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.718      ;
; -1.752 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.718      ;
; -1.752 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 2.718      ;
; -1.586 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 2.880      ;
; -1.586 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.273      ; 2.880      ;
; -1.554 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.190      ; 3.526      ;
; -1.505 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.250      ; 2.776      ;
; -1.456 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.532      ; 4.270      ;
; -1.399 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.636      ; 3.056      ;
; -1.376 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.190      ; 3.848      ;
; -1.241 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.249      ; 2.511      ;
; -1.215 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.632      ; 2.868      ;
; -1.185 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.314      ; 2.520      ;
; -1.184 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.314      ; 2.519      ;
; -1.184 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.314      ; 2.519      ;
; -1.163 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.532      ; 3.477      ;
; -0.982 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.314      ; 2.317      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.314      ; 2.316      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.314      ; 2.316      ;
; -0.930 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 1.896      ;
; -0.930 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 1.896      ;
; -0.930 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 1.896      ;
; -0.930 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 1.896      ;
; -0.930 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 1.896      ;
; -0.930 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.055     ; 1.896      ;
; -0.896 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.190      ; 3.368      ;
; -0.865 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.056     ; 1.830      ;
; -0.781 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.314      ; 2.116      ;
; -0.780 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.314      ; 2.115      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[5]'                                                                                                     ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.405 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.323      ;
; -5.259 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.177      ;
; -5.249 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.171      ;
; -5.229 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.147      ;
; -5.209 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 6.124      ;
; -5.152 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 6.067      ;
; -5.149 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.071      ;
; -5.113 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.031      ;
; -5.103 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 6.025      ;
; -5.083 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 6.001      ;
; -5.073 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.995      ;
; -5.063 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.978      ;
; -5.044 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.966      ;
; -5.033 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.948      ;
; -5.006 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.921      ;
; -5.003 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.925      ;
; -4.976 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.891      ;
; -4.973 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.895      ;
; -4.957 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.879      ;
; -4.936 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][3]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.831      ;
; -4.927 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.849      ;
; -4.917 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.832      ;
; -4.914 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][3]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.809      ;
; -4.903 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.821      ;
; -4.898 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.820      ;
; -4.887 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.802      ;
; -4.868 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.790      ;
; -4.868 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|dd[2][3]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.763      ;
; -4.860 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.775      ;
; -4.857 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.779      ;
; -4.834 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.073     ; 5.762      ;
; -4.830 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.745      ;
; -4.827 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.749      ;
; -4.757 ; Dht11_Driver:U3|ss[0]       ; Dht11_Driver:U3|dd[2][3]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.652      ;
; -4.752 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.674      ;
; -4.745 ; Dht11_Driver:U3|dd[4][5]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.660      ;
; -4.722 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.644      ;
; -4.694 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.616      ;
; -4.688 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.073     ; 5.616      ;
; -4.665 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.078     ; 5.588      ;
; -4.658 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.073     ; 5.586      ;
; -4.647 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.569      ;
; -4.644 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.073     ; 5.572      ;
; -4.642 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.560      ;
; -4.642 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.560      ;
; -4.642 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.560      ;
; -4.642 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.560      ;
; -4.642 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.560      ;
; -4.642 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.560      ;
; -4.642 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.560      ;
; -4.642 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.560      ;
; -4.638 ; Dht11_Driver:U3|dd[4][5]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.553      ;
; -4.634 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.552      ;
; -4.634 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.552      ;
; -4.634 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.552      ;
; -4.634 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.552      ;
; -4.634 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.552      ;
; -4.634 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.552      ;
; -4.634 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.552      ;
; -4.634 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.083     ; 5.552      ;
; -4.608 ; Dht11_Driver:U3|dd[2][4]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.523      ;
; -4.581 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.078     ; 5.504      ;
; -4.547 ; Dht11_Driver:U3|dd[4][3]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.462      ;
; -4.542 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.073     ; 5.470      ;
; -4.534 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][0]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.429      ;
; -4.534 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][1]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.429      ;
; -4.519 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.078     ; 5.442      ;
; -4.515 ; Dht11_Driver:U3|chK_SUM[4]  ; Dht11_Driver:U3|ss[0]       ; FD[5]        ; FD[5]       ; 1.000        ; -0.110     ; 5.406      ;
; -4.512 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.073     ; 5.440      ;
; -4.512 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][0]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.407      ;
; -4.512 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][1]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.407      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.502 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.424      ;
; -4.498 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.073     ; 5.426      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.494 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.416      ;
; -4.485 ; Dht11_Driver:U3|chK_SUM[1]  ; Dht11_Driver:U3|ss[0]       ; FD[5]        ; FD[5]       ; 1.000        ; -0.110     ; 5.376      ;
; -4.468 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.073     ; 5.396      ;
; -4.466 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|dd[2][0]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.361      ;
; -4.466 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|dd[2][1]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.106     ; 5.361      ;
; -4.462 ; Dht11_Driver:U3|dd[2][4]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.086     ; 5.377      ;
; -4.461 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.079     ; 5.383      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                                                                                                ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                               ; Launch Clock                         ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; -5.007 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -3.309     ; 1.387      ;
; -4.862 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -3.307     ; 1.246      ;
; -4.209 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -3.232     ; 0.829      ;
; -4.193 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -3.230     ; 0.824      ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCM_RESET'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.945 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -3.271     ; 1.393      ;
; -3.118 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -2.192     ; 0.800      ;
; -2.765 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.849     ; 0.789      ;
; -2.420 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.315     ; 0.803      ;
; -2.254 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.312     ; 0.816      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SResetP99'                                                                                                                     ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; -4.808 ; M0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.365     ; 4.294      ;
; -4.701 ; M1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.371     ; 4.182      ;
; -4.473 ; M2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.366     ; 3.956      ;
; -4.361 ; S2S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.374     ; 3.839      ;
; -4.356 ; S2S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.374     ; 3.833      ;
; -4.202 ; S1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.374     ; 3.680      ;
; -4.201 ; S1S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.374     ; 3.678      ;
; -4.176 ; S2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.374     ; 3.651      ;
; -4.164 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; MM[2]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -1.034     ; 2.979      ;
; -4.002 ; S1S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.374     ; 3.477      ;
; -3.706 ; PCswx[1]                              ; MM[1]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.885     ; 2.673      ;
; -3.703 ; PCswx[0]                              ; MM[0]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.885     ; 2.669      ;
; -3.599 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; MM[1]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -1.034     ; 2.417      ;
; -3.598 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; MM[0]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -1.034     ; 2.415      ;
; -3.386 ; PCswx[2]                              ; MM[2]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.885     ; 2.350      ;
; -2.369 ; S0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.360     ; 1.860      ;
; -2.351 ; S0S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.360     ; 1.840      ;
; -2.349 ; S0S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.360     ; 1.841      ;
; -2.154 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; MM[1]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 2.102      ; 4.118      ;
; -2.121 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; MM[0]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 2.102      ; 4.084      ;
; -1.632 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; MM[2]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 2.102      ; 3.593      ;
; -0.108 ; autoMM[0]                             ; MM[0]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 1.521      ; 1.490      ;
; -0.088 ; autoMM[2]                             ; MM[2]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 1.521      ; 1.468      ;
; -0.075 ; autoMM[1]                             ; MM[1]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 1.521      ; 1.458      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[7]'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.487 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.060     ; 5.428      ;
; -4.471 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.057     ; 5.415      ;
; -4.396 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.054     ; 5.343      ;
; -4.392 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.056     ; 5.337      ;
; -4.196 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.057     ; 5.140      ;
; -3.992 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.059     ; 4.934      ;
; -3.950 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.059     ; 4.892      ;
; -3.866 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.060     ; 4.807      ;
; -3.850 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.057     ; 4.794      ;
; -3.775 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.054     ; 4.722      ;
; -3.771 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.056     ; 4.716      ;
; -3.575 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.057     ; 4.519      ;
; -3.539 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 4.463      ;
; -3.521 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 4.445      ;
; -3.371 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.059     ; 4.313      ;
; -3.340 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 4.264      ;
; -3.329 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.059     ; 4.271      ;
; -3.320 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 4.244      ;
; -3.286 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 4.210      ;
; -3.173 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 4.097      ;
; -3.104 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 4.028      ;
; -3.073 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.056     ; 4.018      ;
; -2.954 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.878      ;
; -2.909 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.833      ;
; -2.891 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.815      ;
; -2.690 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.614      ;
; -2.668 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.590      ;
; -2.633 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.552      ;
; -2.633 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.552      ;
; -2.605 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.524      ;
; -2.605 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.524      ;
; -2.568 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.487      ;
; -2.568 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.487      ;
; -2.550 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.474      ;
; -2.543 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.467      ;
; -2.452 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.056     ; 3.397      ;
; -2.394 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.316      ;
; -2.382 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.304      ;
; -2.379 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.301      ;
; -2.329 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.251      ;
; -2.307 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.229      ;
; -2.288 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.207      ;
; -2.288 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 3.207      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.239 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 3.159      ;
; -2.140 ; LCM_4bit_driver:LCMset|RWS        ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.064      ;
; -2.062 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.984      ;
; -2.046 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.968      ;
; -2.032 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.948      ;
; -2.032 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.948      ;
; -2.027 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.951      ;
; -2.004 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.920      ;
; -2.004 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.920      ;
; -1.998 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.920      ;
; -1.994 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.916      ;
; -1.993 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.915      ;
; -1.987 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.909      ;
; -1.977 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.899      ;
; -1.973 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.895      ;
; -1.972 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.894      ;
; -1.967 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.883      ;
; -1.967 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.883      ;
; -1.961 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.883      ;
; -1.933 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.857      ;
; -1.835 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.055     ; 2.781      ;
; -1.717 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.639      ;
; -1.699 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.621      ;
; -1.697 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.621      ;
; -1.687 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.609      ;
; -1.687 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.603      ;
; -1.687 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.085     ; 2.603      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.596      ;
; -1.674 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.598      ;
; -1.660 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.582      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.577      ;
; -1.617 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.539      ;
; -1.562 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.486      ;
; -1.523 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.443      ;
; -1.523 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.443      ;
; -1.523 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.443      ;
; -1.523 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.443      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'S_RESET_T'                                                                           ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.007 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 1.000        ; -3.087     ; 0.842      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                                                                      ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -3.811 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.731      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.716      ;
; -3.765 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.689      ;
; -3.765 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.689      ;
; -3.765 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.689      ;
; -3.765 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.689      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.761 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.687      ;
; -3.741 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.670      ;
; -3.741 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.670      ;
; -3.741 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.670      ;
; -3.741 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.670      ;
; -3.715 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.644      ;
; -3.715 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.644      ;
; -3.715 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.644      ;
; -3.715 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.644      ;
; -3.709 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.633      ;
; -3.709 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.633      ;
; -3.709 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.633      ;
; -3.709 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.633      ;
; -3.709 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.633      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.627      ;
; -3.697 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.617      ;
; -3.690 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.610      ;
; -3.690 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.610      ;
; -3.690 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.610      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.082     ; 4.595      ;
; -3.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 4.584      ;
; -3.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 4.584      ;
; -3.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 4.584      ;
; -3.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 4.584      ;
; -3.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 4.584      ;
; -3.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 4.584      ;
; -3.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 4.584      ;
; -3.648 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.574      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.640 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.566      ;
; -3.617 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 4.543      ;
; -3.597 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.081     ; 4.517      ;
; -3.588 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.512      ;
; -3.588 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.512      ;
; -3.588 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.512      ;
; -3.588 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.512      ;
; -3.588 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.077     ; 4.512      ;
; -3.585 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.506      ;
; -3.585 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.080     ; 4.506      ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RS232_T1:U1|Tx_f'                                                                                             ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -3.474 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.397      ;
; -3.474 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.397      ;
; -3.474 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.397      ;
; -3.474 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.397      ;
; -3.474 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.397      ;
; -3.474 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.397      ;
; -3.474 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.397      ;
; -3.474 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.397      ;
; -3.418 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.341      ;
; -3.418 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.341      ;
; -3.418 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.341      ;
; -3.418 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.341      ;
; -3.418 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.341      ;
; -3.418 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.341      ;
; -3.418 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.341      ;
; -3.418 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.341      ;
; -3.380 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.302      ;
; -3.380 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.302      ;
; -3.380 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.302      ;
; -3.380 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.302      ;
; -3.380 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.302      ;
; -3.380 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.302      ;
; -3.380 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.302      ;
; -3.380 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.302      ;
; -3.362 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.284      ;
; -3.353 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.275      ;
; -3.262 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.185      ;
; -3.262 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.185      ;
; -3.262 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.185      ;
; -3.262 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.185      ;
; -3.262 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.185      ;
; -3.262 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.185      ;
; -3.262 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.185      ;
; -3.262 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.185      ;
; -3.204 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.126      ;
; -3.198 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.120      ;
; -3.198 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.120      ;
; -3.198 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.120      ;
; -3.198 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.120      ;
; -3.195 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.117      ;
; -3.183 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.105      ;
; -3.183 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.105      ;
; -3.183 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.105      ;
; -3.183 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.105      ;
; -3.173 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.095      ;
; -3.172 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.094      ;
; -3.163 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.085      ;
; -3.163 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.085      ;
; -3.163 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.085      ;
; -3.163 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.085      ;
; -3.159 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.082      ;
; -3.159 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.082      ;
; -3.159 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.082      ;
; -3.159 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.082      ;
; -3.154 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.076      ;
; -3.148 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.071      ;
; -3.148 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.071      ;
; -3.148 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.071      ;
; -3.148 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.071      ;
; -3.148 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.071      ;
; -3.148 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.071      ;
; -3.148 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.071      ;
; -3.148 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.071      ;
; -3.145 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.067      ;
; -3.143 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.066      ;
; -3.143 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 4.066      ;
; -3.084 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.006      ;
; -3.084 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.006      ;
; -3.084 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.006      ;
; -3.084 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.006      ;
; -3.084 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.006      ;
; -3.084 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.006      ;
; -3.084 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.006      ;
; -3.084 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 4.006      ;
; -3.026 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.948      ;
; -3.026 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.948      ;
; -3.026 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.948      ;
; -3.026 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.948      ;
; -3.026 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.948      ;
; -3.026 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.948      ;
; -3.026 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.948      ;
; -3.026 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.948      ;
; -3.021 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.942      ;
; -3.015 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.937      ;
; -3.014 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.936      ;
; -3.008 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.931      ;
; -2.965 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.887      ;
; -2.964 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 3.886      ;
; -2.952 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.875      ;
; -2.863 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.784      ;
; -2.862 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.785      ;
; -2.832 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.755      ;
; -2.813 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.734      ;
; -2.806 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.729      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'timer0:U5|FD[5]'                                                                            ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; -3.439 ; timer0:U5|fs[12] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.362      ;
; -3.408 ; timer0:U5|fs[10] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.331      ;
; -3.366 ; timer0:U5|fs[2]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.289      ;
; -3.311 ; timer0:U5|fs[0]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.234      ;
; -3.300 ; timer0:U5|fs[3]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.223      ;
; -3.299 ; timer0:U5|fs[1]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.222      ;
; -3.288 ; timer0:U5|fs[11] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 4.210      ;
; -3.285 ; timer0:U5|fs[0]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.208      ;
; -3.257 ; timer0:U5|fs[1]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.180      ;
; -3.252 ; timer0:U5|fs[0]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.175      ;
; -3.231 ; timer0:U5|fs[1]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.154      ;
; -3.198 ; timer0:U5|fs[1]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.121      ;
; -3.192 ; timer0:U5|fs[14] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.115      ;
; -3.191 ; timer0:U5|fs[0]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.114      ;
; -3.177 ; timer0:U5|fs[15] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.100      ;
; -3.169 ; timer0:U5|fs[8]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.092      ;
; -3.168 ; timer0:U5|fs[7]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.091      ;
; -3.163 ; timer0:U5|fs[0]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.086      ;
; -3.147 ; timer0:U5|fs[0]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.070      ;
; -3.115 ; timer0:U5|fs[5]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.038      ;
; -3.111 ; timer0:U5|fs[3]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.034      ;
; -3.089 ; timer0:U5|fs[5]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.012      ;
; -3.085 ; timer0:U5|fs[3]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.008      ;
; -3.082 ; timer0:U5|fs[5]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 4.005      ;
; -3.064 ; timer0:U5|fs[9]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.986      ;
; -3.056 ; timer0:U5|fs[5]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.979      ;
; -3.052 ; timer0:U5|fs[3]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.975      ;
; -3.033 ; timer0:U5|fs[13] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.956      ;
; -3.013 ; timer0:U5|fs[2]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.936      ;
; -2.987 ; timer0:U5|fs[2]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.910      ;
; -2.969 ; timer0:U5|fs[7]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.892      ;
; -2.963 ; timer0:U5|fs[4]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.886      ;
; -2.954 ; timer0:U5|fs[2]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.877      ;
; -2.943 ; timer0:U5|fs[7]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.866      ;
; -2.914 ; timer0:U5|fs[6]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.837      ;
; -2.910 ; timer0:U5|fs[7]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.833      ;
; -2.900 ; timer0:U5|fs[6]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.823      ;
; -2.888 ; timer0:U5|fs[6]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.811      ;
; -2.874 ; timer0:U5|fs[4]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.797      ;
; -2.871 ; timer0:U5|fs[1]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.794      ;
; -2.864 ; timer0:U5|fs[10] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.787      ;
; -2.855 ; timer0:U5|fs[6]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.778      ;
; -2.848 ; timer0:U5|fs[4]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.771      ;
; -2.841 ; timer0:U5|fs[0]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.764      ;
; -2.838 ; timer0:U5|fs[10] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.761      ;
; -2.834 ; timer0:U5|fs[2]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.757      ;
; -2.827 ; timer0:U5|fs[1]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.750      ;
; -2.815 ; timer0:U5|fs[4]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.738      ;
; -2.805 ; timer0:U5|fs[10] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.728      ;
; -2.799 ; timer0:U5|fs[6]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.722      ;
; -2.790 ; timer0:U5|fs[2]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.713      ;
; -2.787 ; timer0:U5|fs[1]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.710      ;
; -2.780 ; timer0:U5|fs[17] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.702      ;
; -2.780 ; timer0:U5|fs[10] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.703      ;
; -2.774 ; timer0:U5|fs[13] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.697      ;
; -2.755 ; timer0:U5|fs[6]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.678      ;
; -2.748 ; timer0:U5|fs[13] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.671      ;
; -2.736 ; timer0:U5|fs[10] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.659      ;
; -2.729 ; timer0:U5|fs[12] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.652      ;
; -2.729 ; timer0:U5|fs[5]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.652      ;
; -2.725 ; timer0:U5|fs[3]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.648      ;
; -2.715 ; timer0:U5|fs[13] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.638      ;
; -2.703 ; timer0:U5|fs[12] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.626      ;
; -2.689 ; timer0:U5|fs[0]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.612      ;
; -2.685 ; timer0:U5|fs[5]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.608      ;
; -2.683 ; timer0:U5|fs[4]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.606      ;
; -2.681 ; timer0:U5|fs[3]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.604      ;
; -2.677 ; timer0:U5|fs[12] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.600      ;
; -2.674 ; timer0:U5|fs[12] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.597      ;
; -2.671 ; timer0:U5|fs[9]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.593      ;
; -2.670 ; timer0:U5|fs[12] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.593      ;
; -2.661 ; timer0:U5|fs[10] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.584      ;
; -2.658 ; timer0:U5|fs[10] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.581      ;
; -2.645 ; timer0:U5|fs[9]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.567      ;
; -2.645 ; timer0:U5|fs[12] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.568      ;
; -2.645 ; timer0:U5|fs[5]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.568      ;
; -2.641 ; timer0:U5|fs[3]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.564      ;
; -2.639 ; timer0:U5|fs[4]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.562      ;
; -2.635 ; timer0:U5|fs[1]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.558      ;
; -2.612 ; timer0:U5|fs[9]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.534      ;
; -2.601 ; timer0:U5|fs[12] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.524      ;
; -2.594 ; timer0:U5|fs[15] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.517      ;
; -2.583 ; timer0:U5|fs[7]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.506      ;
; -2.578 ; timer0:U5|fs[8]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.501      ;
; -2.561 ; timer0:U5|fs[15] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.484      ;
; -2.552 ; timer0:U5|fs[0]  ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.475      ;
; -2.552 ; timer0:U5|fs[8]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.475      ;
; -2.545 ; timer0:U5|fs[2]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.468      ;
; -2.544 ; timer0:U5|fs[0]  ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.467      ;
; -2.542 ; timer0:U5|fs[2]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.465      ;
; -2.539 ; timer0:U5|fs[7]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.462      ;
; -2.529 ; timer0:U5|fs[14] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.452      ;
; -2.527 ; timer0:U5|fs[11] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.449      ;
; -2.519 ; timer0:U5|fs[8]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.442      ;
; -2.514 ; timer0:U5|fs[3]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.437      ;
; -2.501 ; timer0:U5|fs[11] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.423      ;
; -2.499 ; timer0:U5|fs[7]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.422      ;
; -2.499 ; timer0:U5|fs[11] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.421      ;
; -2.496 ; timer0:U5|fs[14] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.078     ; 3.419      ;
; -2.496 ; timer0:U5|fs[11] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.079     ; 3.418      ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[4]'                                                                                                             ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.272 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.194      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.210 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.132      ;
; -3.198 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.120      ;
; -3.198 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.120      ;
; -3.198 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.120      ;
; -3.194 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.116      ;
; -3.194 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.116      ;
; -3.194 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.116      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.172 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.094      ;
; -3.147 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.069      ;
; -3.147 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.069      ;
; -3.147 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.069      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.125 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 4.047      ;
; -3.084 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.007      ;
; -3.084 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.007      ;
; -3.040 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.962      ;
; -3.040 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.962      ;
; -3.040 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.962      ;
; -3.040 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.962      ;
; -3.040 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.962      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.882      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.882      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.882      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.882      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.882      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.853      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.853      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.853      ;
; -2.960 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.853      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.878      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.878      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.878      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.878      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.878      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.849      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.849      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.849      ;
; -2.956 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.849      ;
; -2.952 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.875      ;
; -2.952 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.875      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.831      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.831      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.831      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.831      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.831      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.802      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.802      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.802      ;
; -2.909 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.802      ;
; -2.887 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.810      ;
; -2.883 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.806      ;
; -2.851 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.773      ;
; -2.851 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.773      ;
; -2.851 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.773      ;
; -2.851 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.773      ;
; -2.847 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.769      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                            ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.062 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 4.027      ;
; -3.062 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 4.027      ;
; -3.062 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 4.027      ;
; -2.975 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.885      ;
; -2.975 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.885      ;
; -2.975 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.885      ;
; -2.890 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.800      ;
; -2.890 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.800      ;
; -2.890 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.800      ;
; -2.698 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.608      ;
; -2.698 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.608      ;
; -2.698 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.608      ;
; -2.189 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 3.099      ;
; -2.016 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.939      ;
; -1.858 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.781      ;
; -1.826 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 2.736      ;
; -1.789 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.091     ; 2.699      ;
; -1.621 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.544      ;
; -1.619 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.542      ;
; -1.548 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.471      ;
; -1.463 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.386      ;
; -1.461 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.384      ;
; -1.414 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.337      ;
; -1.383 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.306      ;
; -1.271 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.193      ;
; -1.265 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.187      ;
; -1.264 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.186      ;
; -1.261 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.184      ;
; -1.259 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.182      ;
; -1.259 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.181      ;
; -1.249 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.172      ;
; -1.172 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.077     ; 2.096      ;
; -1.106 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.028      ;
; -1.100 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.022      ;
; -1.099 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.021      ;
; -1.096 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.019      ;
; -1.094 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.017      ;
; -1.094 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.016      ;
; -0.925 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.848      ;
; -0.924 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.847      ;
; -0.830 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.753      ;
; -0.829 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.752      ;
; -0.803 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.726      ;
; -0.802 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.725      ;
; -0.622 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 1.544      ;
; -0.622 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 1.544      ;
; -0.622 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 1.544      ;
; -0.622 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 1.544      ;
; -0.584 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.077     ; 1.508      ;
; -0.520 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.443      ;
; -0.501 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.424      ;
; -0.387 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.310      ;
; -0.386 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.309      ;
; -0.382 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.305      ;
; -0.368 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.291      ;
; -0.310 ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.233      ;
; -0.309 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.232      ;
; -0.287 ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.210      ;
; -0.172 ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.095      ;
; -0.135 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.058      ;
; 0.065  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 0.858      ;
; 0.101  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 0.822      ;
; 0.101  ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 0.822      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GCKP31'                                                                                                                 ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.947 ; FD[1]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.869      ;
; -2.817 ; FD[1]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.739      ;
; -2.801 ; FD[1]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.723      ;
; -2.798 ; FD[3]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.720      ;
; -2.680 ; FD[3]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.602      ;
; -2.671 ; FD[1]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.593      ;
; -2.655 ; FD[1]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.577      ;
; -2.652 ; FD[3]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.574      ;
; -2.623 ; FD[6]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.545      ;
; -2.593 ; FD[6]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.515      ;
; -2.534 ; FD[3]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.456      ;
; -2.525 ; FD[1]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.447      ;
; -2.509 ; FD[1]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.431      ;
; -2.506 ; FD[3]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.428      ;
; -2.504 ; FD2[2]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.426      ;
; -2.477 ; FD[6]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.399      ;
; -2.477 ; FD2[0]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.399      ;
; -2.475 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 3.395      ;
; -2.447 ; FD[6]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.369      ;
; -2.428 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.082     ; 3.347      ;
; -2.388 ; FD[3]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.310      ;
; -2.379 ; FD[1]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.301      ;
; -2.367 ; FD[8]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.059      ; 3.427      ;
; -2.365 ; FD[9]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.287      ;
; -2.363 ; FD[1]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.285      ;
; -2.360 ; FD[3]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.282      ;
; -2.342 ; FD2[1]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.264      ;
; -2.337 ; FD[8]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.059      ; 3.397      ;
; -2.334 ; FD[10]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.256      ;
; -2.331 ; FD[6]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.253      ;
; -2.329 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 3.249      ;
; -2.304 ; FD[10]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.226      ;
; -2.301 ; FD[6]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.223      ;
; -2.299 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 3.219      ;
; -2.282 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; GCKP31       ; GCKP31      ; 1.000        ; -0.082     ; 3.201      ;
; -2.252 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.082     ; 3.171      ;
; -2.242 ; FD[3]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.164      ;
; -2.240 ; FD[11]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.162      ;
; -2.236 ; FD[9]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.158      ;
; -2.233 ; FD[1]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.155      ;
; -2.221 ; FD[8]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.059      ; 3.281      ;
; -2.219 ; FD[9]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.141      ;
; -2.217 ; FD[1]                          ; FD[20]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.139      ;
; -2.214 ; FD[3]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.136      ;
; -2.191 ; FD[8]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.059      ; 3.251      ;
; -2.188 ; FD[10]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.110      ;
; -2.187 ; FD[12]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.109      ;
; -2.185 ; FD[6]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.107      ;
; -2.183 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 3.103      ;
; -2.169 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 3.089      ;
; -2.165 ; FD2[0]                         ; timer0:U5|FD[16]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.083     ; 3.083      ;
; -2.158 ; FD[10]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.080      ;
; -2.157 ; FD[12]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.079      ;
; -2.155 ; FD[6]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.077      ;
; -2.153 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 3.073      ;
; -2.145 ; FD2[0]                         ; timer0:U5|FD[17]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.083     ; 3.063      ;
; -2.144 ; FD2[3]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.066      ;
; -2.136 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; GCKP31       ; GCKP31      ; 1.000        ; -0.082     ; 3.055      ;
; -2.123 ; FD[11]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.045      ;
; -2.106 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.082     ; 3.025      ;
; -2.101 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 3.021      ;
; -2.096 ; FD[3]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.018      ;
; -2.094 ; FD[11]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.016      ;
; -2.090 ; FD[9]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.012      ;
; -2.087 ; FD[1]                          ; FD[19]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 3.009      ;
; -2.075 ; FD[8]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.059      ; 3.135      ;
; -2.073 ; FD[9]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.995      ;
; -2.071 ; FD[1]                          ; FD[18]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.993      ;
; -2.071 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 2.991      ;
; -2.068 ; FD[13]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.990      ;
; -2.068 ; FD[3]                          ; FD[20]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.990      ;
; -2.046 ; timer0:U5|FD[2]                ; timer0:U5|FD[17]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.083     ; 2.964      ;
; -2.045 ; FD[8]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.059      ; 3.105      ;
; -2.042 ; FD[10]                         ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.964      ;
; -2.041 ; FD[14]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.963      ;
; -2.041 ; FD[12]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.963      ;
; -2.039 ; FD[6]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.961      ;
; -2.037 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 2.957      ;
; -2.023 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; KEYboard_EP3C16Q240C8:U7|FD[14]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 2.943      ;
; -2.019 ; FD2[0]                         ; timer0:U5|FD[14]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.083     ; 2.937      ;
; -2.012 ; FD[10]                         ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.934      ;
; -2.011 ; FD[14]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.933      ;
; -2.011 ; FD[12]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.933      ;
; -2.009 ; FD[6]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.931      ;
; -2.007 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 2.927      ;
; -2.006 ; KEYboard_EP3C16Q240C8:U7|FD[3] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 2.926      ;
; -1.999 ; FD2[0]                         ; timer0:U5|FD[15]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.083     ; 2.917      ;
; -1.993 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; KEYboard_EP3C16Q240C8:U7|FD[15]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 2.913      ;
; -1.990 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ; GCKP31       ; GCKP31      ; 1.000        ; -0.082     ; 2.909      ;
; -1.977 ; FD[11]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.899      ;
; -1.960 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ; GCKP31       ; GCKP31      ; 1.000        ; -0.082     ; 2.879      ;
; -1.955 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.081     ; 2.875      ;
; -1.951 ; FD[13]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.873      ;
; -1.951 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.080     ; 2.872      ;
; -1.950 ; FD[3]                          ; FD[19]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.872      ;
; -1.948 ; FD[11]                         ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.870      ;
; -1.948 ; timer0:U5|FD[1]                ; timer0:U5|FD[17]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.083     ; 2.866      ;
; -1.944 ; FD[9]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.866      ;
; -1.941 ; FD[1]                          ; FD[17]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.079     ; 2.863      ;
; -1.932 ; timer0:U5|FD[1]                ; timer0:U5|FD[16]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.083     ; 2.850      ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[2]'                                                                                                               ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.801 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.724      ;
; -2.800 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.723      ;
; -2.800 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.723      ;
; -2.799 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.722      ;
; -2.779 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.702      ;
; -2.778 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.701      ;
; -2.778 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.701      ;
; -2.777 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.700      ;
; -2.657 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.580      ;
; -2.656 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.579      ;
; -2.656 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.579      ;
; -2.656 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.579      ;
; -2.655 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.578      ;
; -2.626 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.549      ;
; -2.625 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.548      ;
; -2.625 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.548      ;
; -2.624 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.547      ;
; -2.621 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.544      ;
; -2.621 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.544      ;
; -2.599 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.522      ;
; -2.599 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.522      ;
; -2.553 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.475      ;
; -2.538 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.460      ;
; -2.510 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.433      ;
; -2.509 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.432      ;
; -2.509 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.432      ;
; -2.508 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.431      ;
; -2.505 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.428      ;
; -2.504 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.427      ;
; -2.504 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.427      ;
; -2.504 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.427      ;
; -2.503 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.426      ;
; -2.503 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.426      ;
; -2.503 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.426      ;
; -2.502 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.425      ;
; -2.483 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.405      ;
; -2.480 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.402      ;
; -2.477 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.400      ;
; -2.477 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.400      ;
; -2.472 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.394      ;
; -2.463 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.386      ;
; -2.462 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.385      ;
; -2.462 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.385      ;
; -2.461 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.384      ;
; -2.446 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.369      ;
; -2.446 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.369      ;
; -2.425 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.347      ;
; -2.407 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.329      ;
; -2.405 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.327      ;
; -2.391 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.314      ;
; -2.390 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.313      ;
; -2.390 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.313      ;
; -2.389 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.312      ;
; -2.350 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.272      ;
; -2.339 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.261      ;
; -2.337 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.259      ;
; -2.331 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.253      ;
; -2.330 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.253      ;
; -2.330 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.253      ;
; -2.325 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.248      ;
; -2.325 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.248      ;
; -2.324 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.247      ;
; -2.283 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.206      ;
; -2.283 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.206      ;
; -2.282 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.204      ;
; -2.279 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.201      ;
; -2.276 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.198      ;
; -2.257 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.179      ;
; -2.234 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.156      ;
; -2.227 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.149      ;
; -2.224 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.146      ;
; -2.223 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.145      ;
; -2.222 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.144      ;
; -2.216 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.138      ;
; -2.211 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.134      ;
; -2.211 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.134      ;
; -2.204 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.126      ;
; -2.189 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.112      ;
; -2.189 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.111      ;
; -2.188 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.111      ;
; -2.188 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.111      ;
; -2.188 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.110      ;
; -2.188 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.110      ;
; -2.187 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 3.110      ;
; -2.187 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.109      ;
; -2.161 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.083      ;
; -2.143 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.065      ;
; -2.130 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.052      ;
; -2.111 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.033      ;
; -2.111 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.033      ;
; -2.082 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.077     ; 3.006      ;
; -2.079 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 3.001      ;
; -2.068 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 2.990      ;
; -2.050 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 2.972      ;
; -2.048 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 2.970      ;
; -2.019 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.077     ; 2.943      ;
; -2.009 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 2.932      ;
; -2.009 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.078     ; 2.932      ;
; -1.997 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 2.919      ;
; -1.965 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.079     ; 2.887      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'WS2812BCLK'                                                                                                                        ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.792 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.714      ;
; -2.792 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.714      ;
; -2.792 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.714      ;
; -2.568 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.490      ;
; -2.568 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.490      ;
; -2.568 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.490      ;
; -2.545 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.467      ;
; -2.545 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.467      ;
; -2.545 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.467      ;
; -2.474 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.396      ;
; -2.474 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.396      ;
; -2.474 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.396      ;
; -2.474 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.396      ;
; -2.441 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.363      ;
; -2.441 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.363      ;
; -2.441 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.363      ;
; -2.293 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.215      ;
; -2.293 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.215      ;
; -2.293 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.215      ;
; -2.267 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.189      ;
; -2.250 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.172      ;
; -2.250 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.172      ;
; -2.250 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.172      ;
; -2.250 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.172      ;
; -2.239 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.161      ;
; -2.227 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.149      ;
; -2.227 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.149      ;
; -2.227 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.149      ;
; -2.227 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.149      ;
; -2.197 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.119      ;
; -2.197 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.119      ;
; -2.197 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.119      ;
; -2.172 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.094      ;
; -2.163 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.085      ;
; -2.163 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.085      ;
; -2.163 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.085      ;
; -2.163 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.085      ;
; -2.137 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.059      ;
; -2.137 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.059      ;
; -2.137 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.059      ;
; -2.106 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 3.028      ;
; -2.043 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.965      ;
; -2.037 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.959      ;
; -2.032 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.954      ;
; -2.020 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.942      ;
; -2.015 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.937      ;
; -2.015 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.937      ;
; -2.015 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.937      ;
; -2.015 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.937      ;
; -1.997 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.919      ;
; -1.956 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.878      ;
; -1.928 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.850      ;
; -1.925 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.847      ;
; -1.921 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.843      ;
; -1.846 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.768      ;
; -1.846 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.768      ;
; -1.846 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.768      ;
; -1.846 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.768      ;
; -1.813 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.735      ;
; -1.808 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.730      ;
; -1.804 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.726      ;
; -1.802 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.724      ;
; -1.800 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.722      ;
; -1.790 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.712      ;
; -1.773 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.695      ;
; -1.764 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.686      ;
; -1.754 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.676      ;
; -1.730 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.652      ;
; -1.730 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.652      ;
; -1.730 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.652      ;
; -1.730 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.652      ;
; -1.648 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.570      ;
; -1.617 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.539      ;
; -1.605 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.527      ;
; -1.594 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.516      ;
; -1.570 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.492      ;
; -1.540 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.462      ;
; -1.500 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.422      ;
; -1.491 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.413      ;
; -1.440 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.362      ;
; -1.409 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.331      ;
; -1.406 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.328      ;
; -1.392 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.314      ;
; -1.366 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.288      ;
; -1.350 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.272      ;
; -1.343 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.265      ;
; -1.304 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.226      ;
; -1.297 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.219      ;
; -1.258 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.180      ;
; -1.250 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.172      ;
; -1.191 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 2.113      ;
; -1.054 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 1.976      ;
; -0.935 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 1.000        ; 0.977      ; 2.923      ;
; -0.935 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 1.000        ; 0.977      ; 2.923      ;
; -0.935 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 1.000        ; 0.977      ; 2.923      ;
; -0.880 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 1.802      ;
; -0.866 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.869      ;
; -0.866 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.869      ;
; -0.866 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.869      ;
; -0.749 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.079     ; 1.671      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'timer0:U5|S_1'                                                                      ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; -2.566 ; timer0:U5|s[2] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.488      ;
; -2.566 ; timer0:U5|s[2] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.488      ;
; -2.566 ; timer0:U5|s[2] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.488      ;
; -2.566 ; timer0:U5|s[2] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.488      ;
; -2.566 ; timer0:U5|s[2] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.488      ;
; -2.495 ; timer0:U5|m[4] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.417      ;
; -2.495 ; timer0:U5|m[4] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.417      ;
; -2.494 ; timer0:U5|m[4] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.416      ;
; -2.491 ; timer0:U5|m[4] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.413      ;
; -2.483 ; timer0:U5|m[4] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.405      ;
; -2.483 ; timer0:U5|m[4] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.405      ;
; -2.483 ; timer0:U5|m[4] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.405      ;
; -2.483 ; timer0:U5|m[4] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.405      ;
; -2.483 ; timer0:U5|m[4] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.405      ;
; -2.477 ; timer0:U5|m[2] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.399      ;
; -2.477 ; timer0:U5|m[2] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.399      ;
; -2.476 ; timer0:U5|m[2] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.398      ;
; -2.473 ; timer0:U5|m[2] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.395      ;
; -2.465 ; timer0:U5|m[2] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; timer0:U5|m[2] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; timer0:U5|m[2] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; timer0:U5|m[2] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; timer0:U5|m[2] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.387      ;
; -2.463 ; timer0:U5|s[0] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.385      ;
; -2.463 ; timer0:U5|s[0] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.385      ;
; -2.463 ; timer0:U5|s[0] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.385      ;
; -2.463 ; timer0:U5|s[0] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.385      ;
; -2.463 ; timer0:U5|s[0] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.385      ;
; -2.355 ; timer0:U5|m[5] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.277      ;
; -2.355 ; timer0:U5|m[5] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.277      ;
; -2.354 ; timer0:U5|m[5] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.276      ;
; -2.351 ; timer0:U5|m[5] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.273      ;
; -2.343 ; timer0:U5|m[5] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.265      ;
; -2.343 ; timer0:U5|m[5] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.265      ;
; -2.343 ; timer0:U5|m[5] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.265      ;
; -2.343 ; timer0:U5|m[5] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.265      ;
; -2.343 ; timer0:U5|m[5] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.265      ;
; -2.322 ; timer0:U5|s[1] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.244      ;
; -2.322 ; timer0:U5|s[1] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.244      ;
; -2.322 ; timer0:U5|s[1] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.244      ;
; -2.322 ; timer0:U5|s[1] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.244      ;
; -2.322 ; timer0:U5|s[1] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.244      ;
; -2.244 ; timer0:U5|s[4] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.166      ;
; -2.244 ; timer0:U5|s[4] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.166      ;
; -2.244 ; timer0:U5|s[4] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.166      ;
; -2.244 ; timer0:U5|s[4] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.166      ;
; -2.244 ; timer0:U5|s[4] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.166      ;
; -2.234 ; timer0:U5|m[0] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.156      ;
; -2.234 ; timer0:U5|m[0] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.156      ;
; -2.234 ; timer0:U5|m[0] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.156      ;
; -2.234 ; timer0:U5|m[0] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.156      ;
; -2.234 ; timer0:U5|m[0] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.156      ;
; -2.206 ; timer0:U5|m[3] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.128      ;
; -2.206 ; timer0:U5|m[3] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.128      ;
; -2.205 ; timer0:U5|m[3] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.127      ;
; -2.202 ; timer0:U5|m[3] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.124      ;
; -2.194 ; timer0:U5|s[3] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|s[3] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|s[3] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|s[3] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|s[3] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|m[3] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|m[3] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|m[3] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|m[3] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.194 ; timer0:U5|m[3] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.116      ;
; -2.129 ; timer0:U5|s[2] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.051      ;
; -2.129 ; timer0:U5|s[2] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.051      ;
; -2.129 ; timer0:U5|s[2] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.051      ;
; -2.129 ; timer0:U5|s[2] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.051      ;
; -2.129 ; timer0:U5|s[2] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.051      ;
; -2.129 ; timer0:U5|s[2] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 3.051      ;
; -2.071 ; timer0:U5|s[0] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.993      ;
; -2.071 ; timer0:U5|s[0] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.993      ;
; -2.071 ; timer0:U5|s[0] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.993      ;
; -2.071 ; timer0:U5|s[0] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.993      ;
; -2.071 ; timer0:U5|s[0] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.993      ;
; -2.071 ; timer0:U5|s[0] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.993      ;
; -2.048 ; timer0:U5|m[1] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.970      ;
; -2.048 ; timer0:U5|m[1] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.970      ;
; -2.048 ; timer0:U5|m[1] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.970      ;
; -2.048 ; timer0:U5|m[1] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.970      ;
; -2.048 ; timer0:U5|m[1] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.970      ;
; -1.965 ; timer0:U5|s[1] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.887      ;
; -1.965 ; timer0:U5|s[1] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.887      ;
; -1.965 ; timer0:U5|s[1] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.887      ;
; -1.965 ; timer0:U5|s[1] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.887      ;
; -1.965 ; timer0:U5|s[1] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.887      ;
; -1.965 ; timer0:U5|s[1] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.887      ;
; -1.927 ; timer0:U5|s[2] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; timer0:U5|s[2] ; timer0:U5|m[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; timer0:U5|s[2] ; timer0:U5|m[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; timer0:U5|s[2] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; timer0:U5|s[2] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.849      ;
; -1.927 ; timer0:U5|s[2] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.849      ;
; -1.919 ; timer0:U5|s[5] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.841      ;
; -1.919 ; timer0:U5|s[5] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.841      ;
; -1.919 ; timer0:U5|s[5] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.841      ;
; -1.919 ; timer0:U5|s[5] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.841      ;
; -1.919 ; timer0:U5|s[5] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.079     ; 2.841      ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.720 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.115     ; 1.626      ;
; -0.627 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.115     ; 1.533      ;
; 0.045  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.054     ; 0.922      ;
; 0.109  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.054     ; 0.858      ;
; 0.109  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.054     ; 0.858      ;
; 0.135  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 1.520      ; 2.167      ;
; 0.604  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 1.520      ; 2.198      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'timer0:U5|FD[17]'                                                                                 ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; -0.394 ; timer0:U5|scanP[0] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.316      ;
; -0.360 ; timer0:U5|s2[2]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.282      ;
; -0.355 ; timer0:U5|scanP[1] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.277      ;
; -0.353 ; timer0:U5|scanP[1] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.275      ;
; -0.353 ; timer0:U5|scanP[1] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.275      ;
; -0.326 ; timer0:U5|s1[2]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.078     ; 1.249      ;
; -0.322 ; timer0:U5|scanP[0] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.244      ;
; -0.322 ; timer0:U5|scanP[0] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.244      ;
; -0.318 ; timer0:U5|scanP[0] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.240      ;
; -0.283 ; timer0:U5|s1[0]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.078     ; 1.206      ;
; -0.265 ; timer0:U5|s2[1]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.187      ;
; -0.171 ; timer0:U5|scan[3]  ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.093      ;
; -0.162 ; timer0:U5|s2[2]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.084      ;
; -0.102 ; timer0:U5|scanP[0] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 1.024      ;
; -0.031 ; timer0:U5|scanP[1] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.953      ;
; -0.015 ; timer0:U5|s1[2]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.078     ; 0.938      ;
; 0.013  ; timer0:U5|s2[0]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.909      ;
; 0.013  ; timer0:U5|s1[0]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.078     ; 0.910      ;
; 0.013  ; timer0:U5|scan[1]  ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.909      ;
; 0.014  ; timer0:U5|scan[2]  ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.908      ;
; 0.015  ; timer0:U5|scan[0]  ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.907      ;
; 0.030  ; timer0:U5|s2[0]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.892      ;
; 0.041  ; timer0:U5|s1[1]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.078     ; 0.882      ;
; 0.064  ; timer0:U5|scanP[0] ; timer0:U5|scanP[0] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; timer0:U5|s2[1]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; timer0:U5|s2[0]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; timer0:U5|scanP[1] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.858      ;
; 0.065  ; timer0:U5|s1[1]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; timer0:U5|s1[0]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.078     ; 0.858      ;
; 0.100  ; timer0:U5|s2[2]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.079     ; 0.822      ;
; 0.101  ; timer0:U5|s1[2]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.078     ; 0.822      ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[19]'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.379 ; S1S[2]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 1.301      ;
; -0.364 ; S0S[2]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 1.287      ;
; -0.353 ; S2S[2]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 1.275      ;
; -0.326 ; M2S[2]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 1.248      ;
; -0.326 ; M0S[2]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 1.249      ;
; -0.325 ; M1S[2]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 1.247      ;
; -0.285 ; M1S[0]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 1.207      ;
; -0.283 ; M0S[0]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 1.206      ;
; -0.279 ; S1S[0]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 1.201      ;
; -0.277 ; S0S[0]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 1.200      ;
; -0.276 ; S2S[0]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 1.198      ;
; -0.273 ; M2S[1]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 1.195      ;
; -0.073 ; S1S[2]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.995      ;
; -0.053 ; S0S[2]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.976      ;
; -0.040 ; S2S[2]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.962      ;
; -0.015 ; M0S[2]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.938      ;
; -0.014 ; M2S[2]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.936      ;
; -0.013 ; M1S[2]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.935      ;
; 0.011  ; S2S[0]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.911      ;
; 0.011  ; M1S[0]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.911      ;
; 0.012  ; S1S[0]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.910      ;
; 0.013  ; M0S[0]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.910      ;
; 0.013  ; S0S[0]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.910      ;
; 0.014  ; M2S[0]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.908      ;
; 0.028  ; M2S[0]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.894      ;
; 0.038  ; S2S[1]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.884      ;
; 0.040  ; M1S[1]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.882      ;
; 0.040  ; S1S[1]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.882      ;
; 0.041  ; M0S[1]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.882      ;
; 0.041  ; S0S[1]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.882      ;
; 0.064  ; S1S[1]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; S2S[1]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; M2S[1]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; M1S[1]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; S1S[0]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; S2S[0]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; M2S[0]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; M1S[0]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.065  ; M0S[1]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; M0S[0]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; S0S[1]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.858      ;
; 0.065  ; S0S[0]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.858      ;
; 0.100  ; S1S[2]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; S2S[2]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; M1S[2]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; M2S[2]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.079     ; 0.822      ;
; 0.101  ; M0S[2]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.822      ;
; 0.101  ; S0S[2]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.078     ; 0.822      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[30]'                                                                ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.303 ; autoMM[0] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.054     ; 1.270      ;
; 0.002  ; autoMM[0] ; autoMM[1] ; FD[30]       ; FD[30]      ; 1.000        ; -0.054     ; 0.965      ;
; 0.047  ; autoMM[1] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.054     ; 0.920      ;
; 0.109  ; autoMM[0] ; autoMM[0] ; FD[30]       ; FD[30]      ; 1.000        ; -0.054     ; 0.858      ;
; 0.109  ; autoMM[2] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.054     ; 0.858      ;
; 0.109  ; autoMM[1] ; autoMM[1] ; FD[30]       ; FD[30]      ; 1.000        ; -0.054     ; 0.858      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                             ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.303 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.055     ; 1.269      ;
; 0.030  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.055     ; 0.936      ;
; 0.046  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.055     ; 0.920      ;
; 0.108  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.055     ; 0.858      ;
; 0.108  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.055     ; 0.858      ;
; 0.108  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.055     ; 0.858      ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.231 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.053     ; 1.199      ;
; 0.058  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.053     ; 0.910      ;
; 0.073  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.053     ; 0.895      ;
; 0.110  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.053     ; 0.858      ;
; 0.110  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.053     ; 0.858      ;
; 0.146  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.053     ; 0.822      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GCKP31'                                                                                                                                               ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -2.490 ; FD[2]                                ; FD[2]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.053      ;
; -2.310 ; FD[4]                                ; FD[4]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.233      ;
; -2.222 ; FD[0]                                ; FD[1]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.321      ;
; -2.136 ; FD[2]                                ; FD[3]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.407      ;
; -2.032 ; FD[5]                                ; FD[5]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.511      ;
; -2.005 ; FD[2]                                ; FD[4]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.538      ;
; -1.996 ; FD[2]                                ; FD[5]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.547      ;
; -1.995 ; FD[7]                                ; FD[7]                                ; FD[7]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.548      ;
; -1.955 ; FD[4]                                ; FD[5]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.588      ;
; -1.927 ; FD[2]                                ; FD[2]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.116      ;
; -1.880 ; FD[0]                                ; FD[2]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.663      ;
; -1.871 ; FD[0]                                ; FD[3]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.672      ;
; -1.865 ; FD[2]                                ; FD[6]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.678      ;
; -1.856 ; FD[2]                                ; FD[7]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.687      ;
; -1.824 ; FD[4]                                ; FD[6]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.719      ;
; -1.815 ; FD[4]                                ; FD[7]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.728      ;
; -1.778 ; FD[4]                                ; FD[4]                                ; FD[4]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.265      ;
; -1.744 ; FD[0]                                ; FD[1]                                ; FD[0]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.299      ;
; -1.740 ; FD[0]                                ; FD[4]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.803      ;
; -1.731 ; FD[0]                                ; FD[5]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.812      ;
; -1.716 ; FD[2]                                ; FD[9]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.827      ;
; -1.675 ; FD[4]                                ; FD[9]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.868      ;
; -1.671 ; FD[5]                                ; FD[6]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.872      ;
; -1.662 ; FD[5]                                ; FD[7]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.881      ;
; -1.625 ; FD[7]                                ; FD[9]                                ; FD[7]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.918      ;
; -1.600 ; FD[0]                                ; FD[6]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.943      ;
; -1.591 ; FD[0]                                ; FD[7]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.952      ;
; -1.585 ; FD[2]                                ; FD[10]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.958      ;
; -1.576 ; FD[2]                                ; FD[11]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.967      ;
; -1.562 ; FD[5]                                ; FD[5]                                ; FD[5]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.481      ;
; -1.562 ; FD[2]                                ; FD[8]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 2.877      ; 1.818      ;
; -1.544 ; FD[4]                                ; FD[10]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 1.999      ;
; -1.535 ; FD[4]                                ; FD[11]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.008      ;
; -1.530 ; FD[7]                                ; FD[7]                                ; FD[7]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.513      ;
; -1.522 ; FD[5]                                ; FD[9]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.021      ;
; -1.521 ; FD[4]                                ; FD[8]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 2.877      ; 1.859      ;
; -1.507 ; FD[2]                                ; FD[3]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.536      ;
; -1.498 ; FD[2]                                ; FD[4]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.545      ;
; -1.494 ; FD[7]                                ; FD[10]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.049      ;
; -1.485 ; FD[7]                                ; FD[11]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.058      ;
; -1.471 ; FD[7]                                ; FD[8]                                ; FD[7]                                ; GCKP31      ; 0.000        ; 2.877      ; 1.909      ;
; -1.451 ; FD[0]                                ; FD[9]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.092      ;
; -1.445 ; FD[2]                                ; FD[12]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.098      ;
; -1.436 ; FD[2]                                ; FD[13]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.107      ;
; -1.411 ; FD[0]                                ; FD[2]                                ; FD[0]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.632      ;
; -1.404 ; FD[4]                                ; FD[12]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.139      ;
; -1.395 ; FD[4]                                ; FD[13]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.148      ;
; -1.391 ; FD[5]                                ; FD[10]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.152      ;
; -1.382 ; FD[5]                                ; FD[11]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.161      ;
; -1.374 ; FD[4]                                ; FD[5]                                ; FD[4]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.669      ;
; -1.368 ; FD[5]                                ; FD[8]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 2.877      ; 2.012      ;
; -1.367 ; FD[2]                                ; FD[5]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.676      ;
; -1.365 ; FD[4]                                ; FD[6]                                ; FD[4]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.678      ;
; -1.358 ; FD[2]                                ; FD[6]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.685      ;
; -1.354 ; FD[7]                                ; FD[12]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.189      ;
; -1.345 ; FD[7]                                ; FD[13]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.198      ;
; -1.320 ; FD[0]                                ; FD[10]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.223      ;
; -1.311 ; FD[0]                                ; FD[11]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.232      ;
; -1.305 ; FD[2]                                ; FD[14]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.238      ;
; -1.297 ; FD[0]                                ; FD[8]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 2.877      ; 2.083      ;
; -1.296 ; FD[2]                                ; FD[15]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.247      ;
; -1.280 ; FD[0]                                ; FD[3]                                ; FD[0]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.763      ;
; -1.279 ; timer0:U5|FD[5]                      ; timer0:U5|FD[5]                      ; timer0:U5|FD[5]                      ; GCKP31      ; 0.000        ; 3.038      ; 2.262      ;
; -1.271 ; FD[0]                                ; FD[4]                                ; FD[0]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.772      ;
; -1.264 ; FD[4]                                ; FD[14]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.279      ;
; -1.255 ; FD[4]                                ; FD[15]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.288      ;
; -1.251 ; FD[5]                                ; FD[12]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.292      ;
; -1.242 ; FD[5]                                ; FD[13]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.301      ;
; -1.234 ; FD[4]                                ; FD[7]                                ; FD[4]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.809      ;
; -1.229 ; FD[5]                                ; FD[6]                                ; FD[5]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.814      ;
; -1.227 ; FD[2]                                ; FD[7]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.816      ;
; -1.214 ; FD[7]                                ; FD[14]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.329      ;
; -1.205 ; FD[7]                                ; FD[15]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.338      ;
; -1.201 ; FD[17]                               ; FD[17]                               ; FD[17]                               ; GCKP31      ; 0.000        ; 3.041      ; 2.343      ;
; -1.180 ; FD[0]                                ; FD[12]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.363      ;
; -1.179 ; FD[19]                               ; FD[19]                               ; FD[19]                               ; GCKP31      ; 0.000        ; 3.041      ; 2.365      ;
; -1.171 ; FD[0]                                ; FD[13]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.372      ;
; -1.166 ; FD[2]                                ; FD[16]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 3.041      ; 2.378      ;
; -1.157 ; FD[2]                                ; FD[17]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 3.041      ; 2.387      ;
; -1.140 ; FD[0]                                ; FD[5]                                ; FD[0]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.903      ;
; -1.131 ; FD[0]                                ; FD[6]                                ; FD[0]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.912      ;
; -1.125 ; FD[4]                                ; FD[16]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 3.041      ; 2.419      ;
; -1.116 ; FD[4]                                ; FD[17]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 3.041      ; 2.428      ;
; -1.111 ; FD[5]                                ; FD[14]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.432      ;
; -1.102 ; FD[5]                                ; FD[15]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.441      ;
; -1.098 ; FD[5]                                ; FD[7]                                ; FD[5]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.945      ;
; -1.094 ; FD[4]                                ; FD[9]                                ; FD[4]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.949      ;
; -1.087 ; FD[2]                                ; FD[9]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.956      ;
; -1.085 ; FD[4]                                ; FD[10]                               ; FD[4]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.958      ;
; -1.078 ; FD[2]                                ; FD[10]                               ; FD[2]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.965      ;
; -1.075 ; FD[7]                                ; FD[16]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 3.041      ; 2.469      ;
; -1.066 ; FD[7]                                ; FD[17]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 3.041      ; 2.478      ;
; -1.066 ; FD[7]                                ; FD[9]                                ; FD[7]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.977      ;
; -1.062 ; FD[4]                                ; FD[8]                                ; FD[4]                                ; GCKP31      ; -0.500       ; 2.877      ; 1.818      ;
; -1.057 ; FD[7]                                ; FD[10]                               ; FD[7]                                ; GCKP31      ; -0.500       ; 3.040      ; 1.986      ;
; -1.055 ; FD[2]                                ; FD[8]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 2.877      ; 1.825      ;
; -1.041 ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; GCKP31      ; 0.000        ; 3.060      ; 2.512      ;
; -1.040 ; FD[0]                                ; FD[14]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.503      ;
; -1.034 ; FD[7]                                ; FD[8]                                ; FD[7]                                ; GCKP31      ; -0.500       ; 2.877      ; 1.846      ;
; -1.031 ; FD[0]                                ; FD[15]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 3.040      ; 2.512      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[0]'                                                                                                 ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -1.519 ; LCM_RESET        ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 2.682      ;
; -0.969 ; LCM_RESET        ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.718      ; 2.732      ;
; -0.725 ; S_RESET_T        ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.932      ; 3.690      ;
; -0.723 ; LCM_RESET        ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 3.478      ;
; -0.722 ; LCM_RESET        ; LCMPok                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 3.479      ;
; -0.707 ; S_RESET_T        ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.932      ; 3.708      ;
; -0.654 ; LCM_RESET        ; LCM_INI[1]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 3.547      ;
; -0.394 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[2]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.942      ; 4.031      ;
; -0.394 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[0]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.942      ; 4.031      ;
; -0.394 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[3]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.942      ; 4.031      ;
; -0.394 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[1]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.942      ; 4.031      ;
; -0.391 ; LCM_RESET        ; DBi[7]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.715      ; 3.807      ;
; -0.391 ; LCM_RESET        ; DBi[4]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.715      ; 3.807      ;
; -0.376 ; LCM_RESET        ; DBi[0]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 3.821      ;
; -0.336 ; LCM_RESET        ; DBi[3]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.717      ; 3.864      ;
; -0.333 ; LCM_RESET        ; DBi[5]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 3.864      ;
; -0.329 ; LCM_RESET        ; DBi[6]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.712      ; 3.866      ;
; -0.313 ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f              ; RS232_T1:U1|Tx_f ; FD[0]       ; 0.000        ; 3.707      ; 3.887      ;
; -0.245 ; LCM_RESET        ; RS                            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.713      ; 3.951      ;
; -0.242 ; LCM_RESET        ; DBi[1]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.717      ; 3.958      ;
; -0.231 ; S_RESET_T        ; RS232_R2:U2|R_Half_f          ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.911      ; 4.163      ;
; -0.222 ; LCM_RESET        ; LCM_com_data[12][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 3.975      ;
; -0.222 ; LCM_RESET        ; LCM_com_data[5][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 3.975      ;
; -0.222 ; LCM_RESET        ; LCM_com_data[5][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 3.975      ;
; -0.222 ; LCM_RESET        ; LCM_com_data[4][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 3.975      ;
; -0.188 ; LCM_RESET        ; LCM_com_data[10][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.006      ;
; -0.188 ; LCM_RESET        ; LCM_com_data[6][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.006      ;
; -0.188 ; LCM_RESET        ; LCM_com_data[5][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.006      ;
; -0.188 ; LCM_RESET        ; LCM_com_data[4][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.006      ;
; -0.181 ; LCM_RESET        ; LCM_com_data[5][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.021      ;
; -0.181 ; LCM_RESET        ; LCM_com_data[2][7]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.021      ;
; -0.181 ; LCM_RESET        ; LCM_com_data[20][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.021      ;
; -0.181 ; LCM_RESET        ; LCM_com_data[7][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.021      ;
; -0.181 ; LCM_RESET        ; LCM_com_data[6][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.021      ;
; -0.181 ; LCM_RESET        ; LCM_com_data[3][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.021      ;
; -0.180 ; LCM_RESET        ; LCM_com_data[3][7]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.704      ; 4.007      ;
; -0.180 ; LCM_RESET        ; LCM_com_data[7][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.704      ; 4.007      ;
; -0.180 ; LCM_RESET        ; LCM_com_data[6][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.704      ; 4.007      ;
; -0.180 ; LCM_RESET        ; LCM_com_data[9][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.704      ; 4.007      ;
; -0.172 ; LCM_RESET        ; LCM_com_data[15][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 4.025      ;
; -0.172 ; LCM_RESET        ; LCM_com_data[14][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 4.025      ;
; -0.172 ; LCM_RESET        ; LCM_com_data[13][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 4.025      ;
; -0.172 ; LCM_RESET        ; LCM_com_data[12][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 4.025      ;
; -0.170 ; LCM_RESET        ; LCM_com_data[8][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 4.031      ;
; -0.170 ; LCM_RESET        ; LCM_com_data[9][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 4.031      ;
; -0.162 ; LCM_RESET        ; LCM_com_data[12][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.032      ;
; -0.162 ; LCM_RESET        ; LCM_com_data[13][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.032      ;
; -0.162 ; LCM_RESET        ; LCM_com_data[4][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.032      ;
; -0.162 ; LCM_RESET        ; LCM_com_data[5][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.032      ;
; -0.160 ; LCM_RESET        ; LCM_com_data[16][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.708      ; 4.031      ;
; -0.160 ; LCM_RESET        ; LCM_com_data[19][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.708      ; 4.031      ;
; -0.160 ; LCM_RESET        ; LCM_com_data[17][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.708      ; 4.031      ;
; -0.160 ; LCM_RESET        ; LCM_com_data[18][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.708      ; 4.031      ;
; -0.157 ; LCM_RESET        ; LCM_com_data[8][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.707      ; 4.033      ;
; -0.157 ; LCM_RESET        ; LCM_com_data[7][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.707      ; 4.033      ;
; -0.157 ; LCM_RESET        ; LCM_com_data[6][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.707      ; 4.033      ;
; -0.152 ; LCM_RESET        ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.718      ; 3.549      ;
; -0.150 ; LCM_RESET        ; LCM_com_data[16][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.052      ;
; -0.150 ; LCM_RESET        ; LCM_com_data[15][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.052      ;
; -0.150 ; LCM_RESET        ; LCM_com_data[5][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.052      ;
; -0.150 ; LCM_RESET        ; LCM_com_data[4][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.052      ;
; -0.150 ; LCM_RESET        ; LCM_com_data[7][7]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.052      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[17][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.053      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[18][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.053      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[15][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.053      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[11][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.053      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[10][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.053      ;
; -0.147 ; LCM_RESET        ; DBi[2]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 4.054      ;
; -0.144 ; LCM_RESET        ; LCM_com_data[17][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.706      ; 4.045      ;
; -0.144 ; LCM_RESET        ; LCM_com_data[16][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.706      ; 4.045      ;
; -0.144 ; LCM_RESET        ; LCM_com_data[5][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.706      ; 4.045      ;
; -0.144 ; LCM_RESET        ; LCM_com_data[4][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.706      ; 4.045      ;
; -0.139 ; LCM_RESET        ; LCM_com_data[7][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.715      ; 4.059      ;
; -0.139 ; LCM_RESET        ; LCM_com_data[18][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.716      ; 4.060      ;
; -0.139 ; LCM_RESET        ; LCM_com_data[19][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.716      ; 4.060      ;
; -0.139 ; LCM_RESET        ; LCM_com_data[11][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.694      ; 4.038      ;
; -0.139 ; LCM_RESET        ; LCM_com_data[10][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.694      ; 4.038      ;
; -0.139 ; LCM_RESET        ; LCM_com_data[9][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.716      ; 4.060      ;
; -0.139 ; LCM_RESET        ; LCM_com_data[12][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.694      ; 4.038      ;
; -0.139 ; LCM_RESET        ; LCM_com_data[13][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.694      ; 4.038      ;
; -0.135 ; LCM_RESET        ; LCM_com_data[8][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.714      ; 4.062      ;
; -0.134 ; LCM_RESET        ; LCMPok                        ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.718      ; 3.567      ;
; -0.132 ; LCM_RESET        ; LCM_com_data[16][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.070      ;
; -0.132 ; LCM_RESET        ; LCM_com_data[13][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.070      ;
; -0.132 ; LCM_RESET        ; LCM_com_data[12][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.719      ; 4.070      ;
; -0.127 ; LCM_RESET        ; LCM_com_data[11][0]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.716      ; 4.072      ;
; -0.127 ; LCM_RESET        ; LCM_com_data[10][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.716      ; 4.072      ;
; -0.127 ; LCM_RESET        ; LCM_com_data[7][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.716      ; 4.072      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[13][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 4.077      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[11][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 4.077      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[13][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 4.077      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[4][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.717      ; 4.076      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[14][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.717      ; 4.076      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[11][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.718      ; 4.077      ;
; -0.114 ; LCM_RESET        ; LCM_com_data[3][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.080      ;
; -0.114 ; LCM_RESET        ; LCM_com_data[8][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.080      ;
; -0.114 ; LCM_RESET        ; LCM_com_data[12][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.711      ; 4.080      ;
; -0.113 ; LCM_RESET        ; LCM_com_data[15][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.717      ; 4.087      ;
; -0.113 ; LCM_RESET        ; LCM_com_data[14][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.717      ; 4.087      ;
; -0.113 ; LCM_RESET        ; LCM_com_data[13][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.717      ; 4.087      ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[17]'                                                                                                    ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.855 ; loadck                           ; LED_WS2812B_N[1]      ; loadck       ; FD[17]      ; 0.000        ; 5.467      ; 5.095      ;
; -0.723 ; loadck                           ; loadck                ; loadck       ; FD[17]      ; 0.000        ; 5.467      ; 5.227      ;
; -0.711 ; loadck                           ; SpeedS                ; loadck       ; FD[17]      ; 0.000        ; 5.467      ; 5.239      ;
; -0.671 ; loadck                           ; SpeedS                ; loadck       ; FD[17]      ; -0.500       ; 5.467      ; 4.779      ;
; -0.631 ; loadck                           ; LED_WS2812B_N[2]      ; loadck       ; FD[17]      ; 0.000        ; 5.467      ; 5.319      ;
; -0.630 ; loadck                           ; LED_WS2812B_N[4]      ; loadck       ; FD[17]      ; 0.000        ; 5.467      ; 5.320      ;
; -0.628 ; loadck                           ; LED_WS2812B_N[3]      ; loadck       ; FD[17]      ; 0.000        ; 5.467      ; 5.322      ;
; -0.595 ; S_RESET_T                        ; TX_W                  ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.034      ; 3.922      ;
; -0.532 ; loadck                           ; dir_LR[7]             ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; dir_LR[6]             ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; dir_LR[5]             ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; dir_LR[4]             ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; dir_LR[3]             ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; dir_LR[2]             ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; LED_WS2812B_shiftN[0] ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; dir_LR[1]             ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; LED_WS2812B_shiftN[2] ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.532 ; loadck                           ; LED_WS2812B_shiftN[1] ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.416      ;
; -0.508 ; S_RESET_T                        ; Rx_R                  ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.036      ; 4.011      ;
; -0.473 ; loadck                           ; LED_WS2812B_N[1]      ; loadck       ; FD[17]      ; -0.500       ; 5.467      ; 4.977      ;
; -0.466 ; S_RESET_T                        ; S_RESET_T             ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.036      ; 4.053      ;
; -0.455 ; loadck                           ; LED_WS2812B_N[2]      ; loadck       ; FD[17]      ; -0.500       ; 5.467      ; 4.995      ;
; -0.453 ; loadck                           ; LED_WS2812B_N[4]      ; loadck       ; FD[17]      ; -0.500       ; 5.467      ; 4.997      ;
; -0.450 ; loadck                           ; LED_WS2812B_N[3]      ; loadck       ; FD[17]      ; -0.500       ; 5.467      ; 5.000      ;
; -0.408 ; loadck                           ; loadck                ; loadck       ; FD[17]      ; -0.500       ; 5.467      ; 5.042      ;
; -0.401 ; loadck                           ; LED_WS2812B_N[0]      ; loadck       ; FD[17]      ; 0.000        ; 5.466      ; 5.548      ;
; -0.401 ; loadck                           ; LED_WS2812B_N[6]      ; loadck       ; FD[17]      ; 0.000        ; 5.466      ; 5.548      ;
; -0.401 ; loadck                           ; LED_WS2812B_N[5]      ; loadck       ; FD[17]      ; 0.000        ; 5.466      ; 5.548      ;
; -0.384 ; loadck                           ; dir_LR[7]             ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; dir_LR[6]             ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; dir_LR[5]             ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; dir_LR[4]             ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; dir_LR[3]             ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; dir_LR[2]             ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; LED_WS2812B_shiftN[0] ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; dir_LR[1]             ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; LED_WS2812B_shiftN[2] ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.384 ; loadck                           ; LED_WS2812B_shiftN[1] ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.064      ;
; -0.309 ; WS2812B_Driver:WS2812BN|reload1  ; loadck                ; loadck       ; FD[17]      ; 0.000        ; 4.016      ; 3.929      ;
; -0.282 ; loadck                           ; delay[1]              ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.666      ;
; -0.282 ; loadck                           ; delay[0]              ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.666      ;
; -0.282 ; loadck                           ; delay[3]              ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.666      ;
; -0.282 ; loadck                           ; delay[2]              ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.666      ;
; -0.282 ; loadck                           ; delay[5]              ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.666      ;
; -0.282 ; loadck                           ; delay[4]              ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.666      ;
; -0.282 ; loadck                           ; delay[6]              ; loadck       ; FD[17]      ; 0.000        ; 5.465      ; 5.666      ;
; -0.276 ; S_RESET_T                        ; PCswx[1]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.035      ; 4.242      ;
; -0.276 ; S_RESET_T                        ; PCswx[2]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.035      ; 4.242      ;
; -0.276 ; S_RESET_T                        ; PCswx[0]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.035      ; 4.242      ;
; -0.265 ; TX_W                             ; CMDn[0]               ; TX_W         ; FD[17]      ; 0.000        ; 4.036      ; 4.254      ;
; -0.265 ; TX_W                             ; CMDn[1]               ; TX_W         ; FD[17]      ; 0.000        ; 4.036      ; 4.254      ;
; -0.259 ; S_RESET_T                        ; CMDn[0]               ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.036      ; 4.260      ;
; -0.259 ; S_RESET_T                        ; CMDn[1]               ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.036      ; 4.260      ;
; -0.245 ; WS2812B_Driver:WS2812BN|emitter  ; loadck                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.955      ; 2.942      ;
; -0.235 ; S_RESET_T                        ; TX_W                  ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.034      ; 3.782      ;
; -0.234 ; loadck                           ; LED_WS2812B_N[0]      ; loadck       ; FD[17]      ; -0.500       ; 5.466      ; 5.215      ;
; -0.234 ; loadck                           ; LED_WS2812B_N[6]      ; loadck       ; FD[17]      ; -0.500       ; 5.466      ; 5.215      ;
; -0.234 ; loadck                           ; LED_WS2812B_N[5]      ; loadck       ; FD[17]      ; -0.500       ; 5.466      ; 5.215      ;
; -0.216 ; S_RESET_T                        ; S_RESET_T             ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.036      ; 3.803      ;
; -0.212 ; TX_W                             ; TX_W                  ; TX_W         ; FD[17]      ; 0.000        ; 4.034      ; 4.305      ;
; -0.198 ; WS2812B_Driver:WS2812BN|load_clr ; loadck                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.955      ; 2.989      ;
; -0.106 ; S_RESET_T                        ; Rx_R                  ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.036      ; 3.913      ;
; -0.087 ; loadck                           ; delay[1]              ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.361      ;
; -0.087 ; loadck                           ; delay[0]              ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.361      ;
; -0.087 ; loadck                           ; delay[3]              ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.361      ;
; -0.087 ; loadck                           ; delay[2]              ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.361      ;
; -0.087 ; loadck                           ; delay[5]              ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.361      ;
; -0.087 ; loadck                           ; delay[4]              ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.361      ;
; -0.087 ; loadck                           ; delay[6]              ; loadck       ; FD[17]      ; -0.500       ; 5.465      ; 5.361      ;
; 0.011  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[1]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.955      ; 3.198      ;
; 0.022  ; MM[0]~latch                      ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 0.882      ; 1.146      ;
; 0.029  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[2]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.955      ; 3.216      ;
; 0.031  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[4]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.955      ; 3.218      ;
; 0.034  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[3]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.955      ; 3.221      ;
; 0.047  ; TX_W                             ; CMDn[0]               ; TX_W         ; FD[17]      ; -0.500       ; 4.036      ; 4.066      ;
; 0.047  ; TX_W                             ; CMDn[1]               ; TX_W         ; FD[17]      ; -0.500       ; 4.036      ; 4.066      ;
; 0.057  ; S_RESET_T                        ; CMDn[0]               ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.036      ; 4.076      ;
; 0.057  ; S_RESET_T                        ; CMDn[1]               ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.036      ; 4.076      ;
; 0.060  ; WS2812B_Driver:WS2812BN|emitter  ; SpeedS                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.955      ; 3.247      ;
; 0.063  ; TX_W                             ; TX_W                  ; TX_W         ; FD[17]      ; -0.500       ; 4.034      ; 4.080      ;
; 0.091  ; S_RESET_T                        ; PCswx[1]              ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.035      ; 4.109      ;
; 0.091  ; S_RESET_T                        ; PCswx[2]              ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.035      ; 4.109      ;
; 0.091  ; S_RESET_T                        ; PCswx[0]              ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.035      ; 4.109      ;
; 0.149  ; RS232_T1:U1|Tx_B_Empty           ; TX_W                  ; TX_W         ; FD[17]      ; 0.000        ; 2.885      ; 3.256      ;
; 0.152  ; autoMM[2]                        ; led16[5]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.865      ;
; 0.155  ; autoMM[2]                        ; led16[13]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.868      ;
; 0.155  ; autoMM[2]                        ; led16[10]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.868      ;
; 0.156  ; autoMM[2]                        ; led16[11]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.869      ;
; 0.156  ; autoMM[2]                        ; led16[9]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.869      ;
; 0.156  ; autoMM[2]                        ; led16[7]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.869      ;
; 0.158  ; autoMM[2]                        ; led16[1]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.871      ;
; 0.158  ; autoMM[2]                        ; led16[14]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.871      ;
; 0.159  ; autoMM[2]                        ; led16[3]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.872      ;
; 0.159  ; autoMM[2]                        ; led16[12]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.872      ;
; 0.175  ; autoMM[0]                        ; sound2~reg0           ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.888      ;
; 0.186  ; autoMM[2]                        ; DHT11_RESET           ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.899      ;
; 0.223  ; autoMM[2]                        ; times[2]              ; FD[30]       ; FD[17]      ; 0.000        ; 2.494      ; 2.939      ;
; 0.226  ; autoMM[2]                        ; times[4]              ; FD[30]       ; FD[17]      ; 0.000        ; 2.494      ; 2.942      ;
; 0.228  ; autoMM[0]                        ; DHT11_RESET           ; FD[30]       ; FD[17]      ; 0.000        ; 2.491      ; 2.941      ;
; 0.250  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[0]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.954      ; 3.436      ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCMP_RESET'                                                                                            ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.574 ; Dht11_Driver:U3|dd[4][0] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 3.013      ; 2.459      ;
; -0.236 ; LCM[1]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.567      ; 3.351      ;
; -0.138 ; Dht11_Driver:U3|dd[4][1] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 3.220      ; 3.102      ;
; -0.097 ; LCM[0]                   ; LCM_com_data[9][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.561      ; 3.484      ;
; -0.091 ; LCM[2]                   ; LCM_com_data[4][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.552      ; 3.481      ;
; -0.064 ; LCM[2]                   ; LCM_com_data2[16][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.416      ; 4.372      ;
; -0.018 ; LCM[0]                   ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.203      ; 4.205      ;
; -0.018 ; LCM[2]                   ; LCM_com_data2[11][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.401      ; 4.403      ;
; 0.013  ; LCM[0]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.566      ; 3.599      ;
; 0.036  ; LCM[2]                   ; LCMx[2]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.520      ; 3.576      ;
; 0.064  ; LCM[2]                   ; LCM_com_data2[12][7]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.202      ; 4.286      ;
; 0.109  ; LCM[1]                   ; LCM_com_data[7][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.586      ; 3.715      ;
; 0.121  ; LCM[2]                   ; LCM_com_data[11][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.374      ; 3.515      ;
; 0.132  ; LCM[2]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.355      ; 3.507      ;
; 0.144  ; LCM[2]                   ; LCM_com_data[13][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.549      ; 3.713      ;
; 0.150  ; LCM[2]                   ; LCM_com_data[11][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.375      ; 3.545      ;
; 0.169  ; LCM[2]                   ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.188      ; 4.377      ;
; 0.177  ; LCM[1]                   ; LCM_com_data[6][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.374      ; 3.571      ;
; 0.190  ; LCM[1]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.366      ; 3.576      ;
; 0.193  ; LCM[2]                   ; LCM_com_data2[11][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.209      ; 4.422      ;
; 0.194  ; LCM[2]                   ; LCM_com_data2[16][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.417      ; 4.631      ;
; 0.196  ; LCM[2]                   ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.533      ; 4.749      ;
; 0.213  ; LCM[1]                   ; LCM_com_data[10][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.351      ; 3.584      ;
; 0.214  ; LCM[2]                   ; LCM_com_data[13][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.375      ; 3.609      ;
; 0.214  ; LCM[2]                   ; LCM_com_data[4][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.553      ; 3.787      ;
; 0.217  ; LCM[0]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.567      ; 3.804      ;
; 0.230  ; LCM[2]                   ; LCM_com_data[5][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.552      ; 3.802      ;
; 0.230  ; LCM[2]                   ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.367      ; 4.617      ;
; 0.232  ; LCM[0]                   ; LCM_com_data[12][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.370      ; 3.622      ;
; 0.239  ; LCM[2]                   ; LCM_com_data[7][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.586      ; 3.845      ;
; 0.241  ; LCM[2]                   ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.561      ; 3.822      ;
; 0.245  ; LCM[1]                   ; LCM_com_data[9][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.375      ; 3.640      ;
; 0.246  ; LCM[1]                   ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.404      ; 3.670      ;
; 0.247  ; LCM[2]                   ; LCM_com_data[7][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.533      ; 3.800      ;
; 0.248  ; LCM[2]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.552      ; 3.820      ;
; 0.249  ; LCM[2]                   ; LCM_com_data2[11][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.209      ; 4.478      ;
; 0.255  ; LCM[2]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.377      ; 3.652      ;
; 0.257  ; LCM[2]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.567      ; 3.844      ;
; 0.258  ; LCM[1]                   ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.561      ; 3.839      ;
; 0.259  ; LCM[0]                   ; LCM_com_data[6][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.536      ; 3.815      ;
; 0.261  ; LCM[0]                   ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.545      ; 3.826      ;
; 0.264  ; LCM[2]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.566      ; 3.850      ;
; 0.266  ; LCM[1]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.566      ; 3.852      ;
; 0.267  ; LCM[0]                   ; LCM_com_data[8][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.334      ; 3.621      ;
; 0.268  ; LCM[2]                   ; LCM_com_data[8][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.333      ; 3.621      ;
; 0.271  ; LCM[1]                   ; LCM_com_data[3][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.351      ; 3.642      ;
; 0.274  ; LCM[0]                   ; LCM_com_data[8][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.533      ; 3.827      ;
; 0.274  ; LCM[0]                   ; LCM_com_data[4][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.552      ; 3.846      ;
; 0.277  ; LCM[1]                   ; LCM_com_data[4][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.553      ; 3.850      ;
; 0.278  ; LCM[2]                   ; LCM_com_data[17][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.509      ; 3.807      ;
; 0.280  ; LCM[1]                   ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.369      ; 3.669      ;
; 0.281  ; LCM[2]                   ; LCM_com_data2[15][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.353      ; 4.654      ;
; 0.290  ; LCM[0]                   ; LCM_com_data[11][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.402      ; 3.712      ;
; 0.293  ; LCM[1]                   ; LCM_com_data[5][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.552      ; 3.865      ;
; 0.295  ; LCM[1]                   ; LCM_com_data[3][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.374      ; 3.689      ;
; 0.311  ; LCM[1]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.552      ; 3.883      ;
; 0.313  ; LCM[1]                   ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.546      ; 3.879      ;
; 0.315  ; LCM[1]                   ; LCM_com_data[3][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.376      ; 3.711      ;
; 0.319  ; LCM[0]                   ; LCM_com_data[17][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.366      ; 3.705      ;
; 0.321  ; LCM[2]                   ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.340      ; 3.681      ;
; 0.323  ; LCM[1]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.377      ; 3.720      ;
; 0.324  ; LCM[2]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.366      ; 3.710      ;
; 0.329  ; LCM[0]                   ; LCM_com_data[10][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.367      ; 3.716      ;
; 0.331  ; LCM[2]                   ; LCM_com_data2[16][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.188      ; 4.539      ;
; 0.334  ; LCM[0]                   ; LCM_com_data[14][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.335      ; 3.689      ;
; 0.341  ; LCM[0]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.377      ; 3.738      ;
; 0.342  ; LCM[2]                   ; LCM_com_data[1][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.340      ; 3.702      ;
; 0.344  ; LCM[1]                   ; LCM_com_data[8][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.378      ; 3.742      ;
; 0.344  ; LCM[1]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.404      ; 3.768      ;
; 0.344  ; Dht11_Driver:U3|dd[2][0] ; LCM_com_data2[8][0]       ; FD[5]        ; LCMP_RESET  ; 0.000        ; 3.010      ; 3.374      ;
; 0.347  ; LCM[1]                   ; LCM_com_data[5][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.368      ; 3.735      ;
; 0.348  ; LCM[2]                   ; LCM_com_data[13][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.380      ; 3.748      ;
; 0.352  ; LCM[2]                   ; LCM_com_data[14][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.505      ; 3.877      ;
; 0.355  ; LCM[2]                   ; LCM_com_data[9][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.375      ; 3.750      ;
; 0.356  ; LCM[1]                   ; LCM_com_data[8][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.375      ; 3.751      ;
; 0.359  ; LCM[2]                   ; LCM_com_data2[8][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.185      ; 4.564      ;
; 0.361  ; LCM[2]                   ; LCM_com_data2[15][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.366      ; 4.747      ;
; 0.361  ; LCM[2]                   ; LCM_com_data2[7][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.204      ; 4.585      ;
; 0.361  ; LCM[2]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.404      ; 3.785      ;
; 0.366  ; LCM[2]                   ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.404      ; 3.790      ;
; 0.369  ; LCM[1]                   ; LCM_com_data[10][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.354      ; 3.743      ;
; 0.369  ; LCM[2]                   ; LCM_com_data[12][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.378      ; 3.767      ;
; 0.373  ; LCM[0]                   ; LCM_com_data[11][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.374      ; 3.767      ;
; 0.374  ; LCM[0]                   ; LCM_com_data[14][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.356      ; 3.750      ;
; 0.375  ; LCM[2]                   ; LCM_com_data2[16][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.193      ; 4.588      ;
; 0.376  ; LCM[0]                   ; LCM_com_data[5][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.552      ; 3.948      ;
; 0.377  ; LCM[0]                   ; LCM_com_data[5][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.367      ; 3.764      ;
; 0.378  ; LCM[2]                   ; LCM_com_data2[10][5]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.188      ; 4.586      ;
; 0.382  ; LCM[1]                   ; LCM_com_data[17][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.509      ; 3.911      ;
; 0.383  ; LCM[0]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.366      ; 3.769      ;
; 0.385  ; LCM[1]                   ; LCM_com_data[9][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.561      ; 3.966      ;
; 0.387  ; LCM[2]                   ; LCM_com_data[16][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.378      ; 3.785      ;
; 0.388  ; LCM[2]                   ; LCM_com_data[13][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.331      ; 3.739      ;
; 0.390  ; LCM[1]                   ; LCM_com_data[6][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.378      ; 3.788      ;
; 0.393  ; LCM[0]                   ; LCM_com_data[14][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.505      ; 3.918      ;
; 0.394  ; LCM[2]                   ; LCM_com_data[8][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.334      ; 3.748      ;
; 0.400  ; LCM[1]                   ; LCM_com_data[14][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.369      ; 3.789      ;
; 0.402  ; LCM[0]                   ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.519      ; 3.941      ;
; 0.402  ; LCM[0]                   ; LCM_com_data[11][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.375      ; 3.797      ;
; 0.402  ; LCM[1]                   ; LCM_com_data[6][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.536      ; 3.958      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'timer0:U5|FD[5]'                                                                             ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; -0.414 ; timer0:U5|S_1    ; timer0:U5|S_1    ; timer0:U5|S_1   ; timer0:U5|FD[5] ; 0.000        ; 2.872      ; 2.951      ;
; 0.040  ; timer0:U5|S_1    ; timer0:U5|S_1    ; timer0:U5|S_1   ; timer0:U5|FD[5] ; -0.500       ; 2.872      ; 2.905      ;
; 0.743  ; timer0:U5|fs[9]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.053      ;
; 0.744  ; timer0:U5|fs[3]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.054      ;
; 0.744  ; timer0:U5|fs[4]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.054      ;
; 0.744  ; timer0:U5|fs[11] ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.054      ;
; 0.745  ; timer0:U5|fs[1]  ; timer0:U5|fs[1]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.055      ;
; 0.746  ; timer0:U5|fs[17] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.056      ;
; 0.747  ; timer0:U5|fs[2]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.057      ;
; 1.098  ; timer0:U5|fs[3]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.408      ;
; 1.099  ; timer0:U5|fs[1]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.409      ;
; 1.108  ; timer0:U5|fs[2]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.418      ;
; 1.110  ; timer0:U5|fs[8]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.421      ;
; 1.117  ; timer0:U5|fs[2]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.427      ;
; 1.214  ; timer0:U5|fs[16] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.524      ;
; 1.216  ; timer0:U5|fs[16] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.526      ;
; 1.217  ; timer0:U5|fs[16] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.527      ;
; 1.217  ; timer0:U5|fs[18] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.527      ;
; 1.219  ; timer0:U5|fs[18] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.529      ;
; 1.220  ; timer0:U5|fs[18] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.530      ;
; 1.228  ; timer0:U5|fs[9]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.538      ;
; 1.230  ; timer0:U5|fs[1]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.540      ;
; 1.239  ; timer0:U5|fs[1]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.549      ;
; 1.250  ; timer0:U5|fs[8]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.561      ;
; 1.273  ; timer0:U5|fs[0]  ; timer0:U5|fs[1]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.583      ;
; 1.294  ; timer0:U5|fs[8]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.604      ;
; 1.319  ; timer0:U5|fs[0]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.629      ;
; 1.376  ; timer0:U5|fs[7]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.687      ;
; 1.384  ; timer0:U5|fs[4]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.695      ;
; 1.406  ; timer0:U5|fs[16] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.716      ;
; 1.408  ; timer0:U5|fs[16] ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.718      ;
; 1.409  ; timer0:U5|fs[18] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.719      ;
; 1.411  ; timer0:U5|fs[18] ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.721      ;
; 1.413  ; timer0:U5|fs[0]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.723      ;
; 1.459  ; timer0:U5|fs[0]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.769      ;
; 1.459  ; timer0:U5|fs[6]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.770      ;
; 1.491  ; timer0:U5|fs[16] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.801      ;
; 1.494  ; timer0:U5|fs[18] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.804      ;
; 1.499  ; timer0:U5|fs[16] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.809      ;
; 1.501  ; timer0:U5|fs[16] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.811      ;
; 1.502  ; timer0:U5|fs[18] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.812      ;
; 1.503  ; timer0:U5|fs[16] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.813      ;
; 1.504  ; timer0:U5|fs[16] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.814      ;
; 1.504  ; timer0:U5|fs[18] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.814      ;
; 1.506  ; timer0:U5|fs[18] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.816      ;
; 1.507  ; timer0:U5|fs[18] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.817      ;
; 1.508  ; timer0:U5|fs[3]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.819      ;
; 1.509  ; timer0:U5|fs[11] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.819      ;
; 1.516  ; timer0:U5|fs[7]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.827      ;
; 1.516  ; timer0:U5|fs[5]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.827      ;
; 1.521  ; timer0:U5|fs[16] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.832      ;
; 1.524  ; timer0:U5|fs[4]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.835      ;
; 1.527  ; timer0:U5|fs[2]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.838      ;
; 1.529  ; timer0:U5|fs[10] ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.840      ;
; 1.599  ; timer0:U5|fs[6]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.910      ;
; 1.605  ; timer0:U5|fs[15] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.916      ;
; 1.648  ; timer0:U5|fs[9]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 1.958      ;
; 1.648  ; timer0:U5|fs[3]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.959      ;
; 1.649  ; timer0:U5|fs[1]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.960      ;
; 1.656  ; timer0:U5|fs[5]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.967      ;
; 1.658  ; timer0:U5|fs[14] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.969      ;
; 1.667  ; timer0:U5|fs[2]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.978      ;
; 1.670  ; timer0:U5|fs[8]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 1.981      ;
; 1.706  ; timer0:U5|fs[16] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.016      ;
; 1.708  ; timer0:U5|fs[16] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.018      ;
; 1.709  ; timer0:U5|fs[18] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.019      ;
; 1.711  ; timer0:U5|fs[18] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.021      ;
; 1.720  ; timer0:U5|fs[0]  ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.030      ;
; 1.753  ; timer0:U5|fs[13] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.064      ;
; 1.780  ; timer0:U5|fs[6]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.090      ;
; 1.781  ; timer0:U5|fs[7]  ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.091      ;
; 1.789  ; timer0:U5|fs[1]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.100      ;
; 1.798  ; timer0:U5|fs[4]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.108      ;
; 1.831  ; timer0:U5|fs[12] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.142      ;
; 1.832  ; timer0:U5|fs[0]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.143      ;
; 1.850  ; timer0:U5|fs[7]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.160      ;
; 1.869  ; timer0:U5|fs[17] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.077      ; 2.178      ;
; 1.871  ; timer0:U5|fs[17] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.077      ; 2.180      ;
; 1.872  ; timer0:U5|fs[17] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.077      ; 2.181      ;
; 1.909  ; timer0:U5|fs[6]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.219      ;
; 1.922  ; timer0:U5|fs[3]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.232      ;
; 1.932  ; timer0:U5|fs[4]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.242      ;
; 1.936  ; timer0:U5|fs[7]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.247      ;
; 1.941  ; timer0:U5|fs[5]  ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.251      ;
; 1.941  ; timer0:U5|fs[2]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.251      ;
; 1.944  ; timer0:U5|fs[4]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.255      ;
; 1.949  ; timer0:U5|fs[10] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.260      ;
; 1.968  ; timer0:U5|fs[17] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.077      ; 2.277      ;
; 1.972  ; timer0:U5|fs[0]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.283      ;
; 1.976  ; timer0:U5|fs[9]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.077      ; 2.285      ;
; 1.984  ; timer0:U5|fs[11] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.077      ; 2.293      ;
; 1.986  ; timer0:U5|fs[5]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.296      ;
; 1.998  ; timer0:U5|fs[8]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.308      ;
; 2.015  ; timer0:U5|fs[6]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.325      ;
; 2.017  ; timer0:U5|fs[6]  ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.327      ;
; 2.018  ; timer0:U5|fs[6]  ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.328      ;
; 2.019  ; timer0:U5|fs[6]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.079      ; 2.330      ;
; 2.023  ; timer0:U5|fs[15] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.333      ;
; 2.056  ; timer0:U5|fs[3]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.366      ;
; 2.056  ; timer0:U5|fs[10] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.078      ; 2.366      ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SResetP99'                                                                                                                      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.357 ; autoMM[1]                             ; MM[1]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 1.701      ; 1.364      ;
; -0.353 ; autoMM[2]                             ; MM[2]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 1.701      ; 1.368      ;
; -0.316 ; autoMM[0]                             ; MM[0]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 1.701      ; 1.405      ;
; 1.125  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; MM[2]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 2.259      ; 3.404      ;
; 1.477  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; MM[1]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 2.259      ; 3.756      ;
; 1.486  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; MM[0]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 2.259      ; 3.765      ;
; 1.755  ; S0S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.105     ; 1.680      ;
; 1.759  ; S0S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.105     ; 1.684      ;
; 1.774  ; S0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.105     ; 1.699      ;
; 2.676  ; S1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.118     ; 2.588      ;
; 2.759  ; PCswx[2]                              ; MM[2]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.610     ; 2.179      ;
; 2.784  ; S2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.118     ; 2.696      ;
; 2.818  ; S1S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.118     ; 2.730      ;
; 2.962  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; MM[1]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.753     ; 2.239      ;
; 2.973  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; MM[0]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.753     ; 2.250      ;
; 3.034  ; PCswx[1]                              ; MM[1]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.610     ; 2.454      ;
; 3.040  ; PCswx[0]                              ; MM[0]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.610     ; 2.460      ;
; 3.165  ; S1S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.118     ; 3.077      ;
; 3.447  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; MM[2]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.753     ; 2.724      ;
; 3.538  ; S2S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.118     ; 3.450      ;
; 3.558  ; S2S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.118     ; 3.470      ;
; 3.764  ; M2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.110     ; 3.684      ;
; 3.932  ; M1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.115     ; 3.847      ;
; 4.035  ; M0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.110     ; 3.955      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                      ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.265 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.130      ; 4.348      ;
; -0.265 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.130      ; 4.348      ;
; -0.265 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.130      ; 4.348      ;
; -0.265 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.130      ; 4.348      ;
; -0.194 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.422      ;
; -0.064 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.134      ; 4.553      ;
; -0.064 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.134      ; 4.553      ;
; -0.064 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.134      ; 4.553      ;
; -0.063 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.130      ; 4.550      ;
; -0.029 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.587      ;
; 0.096  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.133      ; 4.212      ;
; 0.096  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.130      ; 4.209      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.124  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.742      ;
; 0.137  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.755      ;
; 0.137  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.755      ;
; 0.137  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.755      ;
; 0.137  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.755      ;
; 0.137  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.755      ;
; 0.137  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.755      ;
; 0.137  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.135      ; 4.755      ;
; 0.143  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.758      ;
; 0.143  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.758      ;
; 0.143  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.758      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.147  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.763      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.149  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.132      ; 4.764      ;
; 0.172  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 2.557      ; 2.951      ;
; 0.177  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.134      ; 4.294      ;
; 0.177  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.134      ; 4.294      ;
; 0.177  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.134      ; 4.294      ;
; 0.192  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.808      ;
; 0.192  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.808      ;
; 0.192  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.808      ;
; 0.192  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.808      ;
; 0.207  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.133      ; 4.823      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.139      ; 4.833      ;
; 0.213  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.137      ; 4.833      ;
; 0.213  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.137      ; 4.833      ;
; 0.213  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.137      ; 4.833      ;
; 0.213  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.137      ; 4.833      ;
; 0.213  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 4.137      ; 4.833      ;
; 0.213  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.133      ; 4.329      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.130      ; 4.370      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.130      ; 4.370      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.130      ; 4.370      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.130      ; 4.370      ;
; 0.271  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 2.560      ; 3.053      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.327  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.445      ;
; 0.391  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.133      ; 4.507      ;
; 0.393  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.511      ;
; 0.393  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 4.135      ; 4.511      ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[7]'                                                                                                                            ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.235 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.308      ; 2.295      ;
; -0.178 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.386      ; 3.430      ;
; 0.065  ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.967      ; 2.254      ;
; 0.435  ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.499  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.810      ;
; 0.674  ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.424      ; 2.320      ;
; 0.745  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.056      ;
; 0.753  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.064      ;
; 0.755  ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.066      ;
; 0.757  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.068      ;
; 0.771  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.082      ;
; 0.776  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.087      ;
; 0.779  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.090      ;
; 0.791  ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.430      ; 2.443      ;
; 0.949  ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.260      ;
; 0.951  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.262      ;
; 0.961  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.272      ;
; 0.977  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.288      ;
; 1.002  ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.285      ; 1.519      ;
; 1.099  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.410      ;
; 1.107  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.117  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.428      ;
; 1.126  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.437      ;
; 1.132  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.443      ;
; 1.141  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.452      ;
; 1.182  ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.287      ; 1.701      ;
; 1.230  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.541      ;
; 1.238  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.549      ;
; 1.239  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.550      ;
; 1.247  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.558      ;
; 1.257  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.568      ;
; 1.266  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.577      ;
; 1.272  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.583      ;
; 1.281  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.592      ;
; 1.290  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.601      ;
; 1.294  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.605      ;
; 1.303  ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.614      ;
; 1.321  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.632      ;
; 1.331  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.642      ;
; 1.332  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.643      ;
; 1.335  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.646      ;
; 1.370  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.681      ;
; 1.379  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.690      ;
; 1.397  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.708      ;
; 1.406  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.717      ;
; 1.409  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.720      ;
; 1.412  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.723      ;
; 1.420  ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.291      ; 1.943      ;
; 1.421  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.732      ;
; 1.430  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.741      ;
; 1.461  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.772      ;
; 1.472  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.783      ;
; 1.486  ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.280      ; 1.998      ;
; 1.510  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.821      ;
; 1.519  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.830      ;
; 1.537  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.848      ;
; 1.540  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.851      ;
; 1.546  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.857      ;
; 1.549  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.860      ;
; 1.564  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.875      ;
; 1.612  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.923      ;
; 1.639  ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.282      ; 2.153      ;
; 1.889  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.202      ;
; 1.947  ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.291      ; 2.470      ;
; 1.961  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.272      ;
; 1.970  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.283      ;
; 1.983  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.294      ;
; 2.024  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.335      ;
; 2.029  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.340      ;
; 2.030  ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.343      ;
; 2.036  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.347      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.059  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.368      ;
; 2.096  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.409      ;
; 2.110  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.421      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
; 2.128  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.437      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RS232_T1:U1|Tx_f'                                                                                              ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.099 ; RS232_T1:U1|TXD2_Bf[6]   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.321      ; 2.444      ;
; -0.064 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.801      ; 4.220      ;
; -0.064 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.801      ; 4.220      ;
; -0.064 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.801      ; 4.220      ;
; -0.064 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.801      ; 4.220      ;
; -0.016 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.269      ;
; -0.016 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.269      ;
; -0.016 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.269      ;
; -0.016 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.269      ;
; -0.016 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.269      ;
; -0.016 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.269      ;
; -0.016 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.269      ;
; -0.016 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.269      ;
; -0.005 ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.801      ; 4.279      ;
; 0.047  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[0]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 2.922      ;
; 0.071  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|T_Half_f     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.652      ; 2.945      ;
; 0.082  ; RS232_T1:U1|TXD2_Bf[1]   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.407      ; 2.711      ;
; 0.122  ; RS232_T1:U1|TXD2_Bf[4]   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.321      ; 2.665      ;
; 0.125  ; RS232_T1:U1|TXD2_Bf[2]   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.407      ; 2.754      ;
; 0.168  ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.801      ; 3.952      ;
; 0.169  ; RS232_T1:U1|TXD2_Bf[3]   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.407      ; 2.798      ;
; 0.179  ; RS232_T1:U1|TXD2_Bf[5]   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.321      ; 2.722      ;
; 0.219  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.801      ; 4.003      ;
; 0.219  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.801      ; 4.003      ;
; 0.219  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.801      ; 4.003      ;
; 0.219  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.801      ; 4.003      ;
; 0.234  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[1]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.109      ;
; 0.235  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[2]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.110      ;
; 0.249  ; RS232_T1:U1|TXD2_Bf[7]   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.321      ; 2.792      ;
; 0.299  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.084      ;
; 0.299  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.084      ;
; 0.299  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.084      ;
; 0.299  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.084      ;
; 0.299  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.084      ;
; 0.299  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.084      ;
; 0.299  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.084      ;
; 0.299  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.084      ;
; 0.300  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_B_Clr     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.175      ;
; 0.316  ; RS232_T1:U1|TXD2_Bf[0]   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.407      ; 2.945      ;
; 0.348  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.223      ;
; 0.349  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.224      ;
; 0.351  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.226      ;
; 0.351  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.226      ;
; 0.351  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.226      ;
; 0.351  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.226      ;
; 0.352  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.227      ;
; 0.352  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.227      ;
; 0.360  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[2] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.652      ; 3.234      ;
; 0.360  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[0] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.652      ; 3.234      ;
; 0.360  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[1] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.652      ; 3.234      ;
; 0.360  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[3] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.652      ; 3.234      ;
; 0.416  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TX           ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.653      ; 3.291      ;
; 0.435  ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|TX           ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.491  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 0.801      ;
; 0.548  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.859      ;
; 0.743  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.053      ;
; 0.745  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.055      ;
; 0.746  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.056      ;
; 0.768  ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.079      ;
; 0.768  ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.079      ;
; 0.770  ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.081      ;
; 0.771  ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.082      ;
; 0.772  ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.083      ;
; 0.773  ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.084      ;
; 0.773  ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.084      ;
; 0.797  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.108      ;
; 0.825  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.136      ;
; 0.826  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.137      ;
; 0.888  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.199      ;
; 1.099  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.409      ;
; 1.106  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.416      ;
; 1.107  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.417      ;
; 1.115  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.425      ;
; 1.230  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.540      ;
; 1.246  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.556      ;
; 1.303  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.614      ;
; 1.359  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.670      ;
; 1.536  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.847      ;
; 1.992  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.303      ;
; 2.064  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.374      ;
; 2.090  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.401      ;
; 2.107  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.418      ;
; 2.163  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.473      ;
; 2.200  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.511      ;
; 2.248  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.559      ;
; 2.249  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.560      ;
; 2.251  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.562      ;
; 2.251  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.562      ;
; 2.251  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.562      ;
; 2.251  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.562      ;
; 2.252  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.562      ;
; 2.252  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.563      ;
; 2.252  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.563      ;
; 2.260  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.570      ;
; 2.260  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.570      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.060 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 1.606      ; 2.019      ;
; 0.387  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 1.606      ; 1.966      ;
; 0.480  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.054      ; 0.746      ;
; 0.492  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.054      ; 0.758      ;
; 0.536  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.054      ; 0.802      ;
; 1.167  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.043      ; 1.422      ;
; 1.253  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.043      ; 1.508      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.221 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.796      ; 1.229      ;
; 0.348 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.361      ; 0.921      ;
; 0.367 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.359      ; 0.938      ;
; 0.478 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.056      ; 0.746      ;
; 0.534 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.792      ; 1.538      ;
; 0.542 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 0.809      ;
; 0.722 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.620      ; 2.815      ;
; 0.772 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.039      ;
; 0.775 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.042      ;
; 0.952 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.620      ; 3.045      ;
; 1.026 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.293      ;
; 1.072 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.263      ; 2.808      ;
; 1.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.263      ; 2.842      ;
; 1.126 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.393      ;
; 1.136 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.403      ;
; 1.171 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 1.851      ;
; 1.171 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 1.851      ;
; 1.171 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 1.851      ;
; 1.196 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 1.876      ;
; 1.202 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 1.882      ;
; 1.223 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 1.903      ;
; 1.257 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.524      ;
; 1.267 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.620      ; 2.860      ;
; 1.307 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.056      ; 1.575      ;
; 1.359 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.626      ;
; 1.389 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 2.069      ;
; 1.389 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 2.069      ;
; 1.389 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 2.069      ;
; 1.401 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.668      ;
; 1.437 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.620      ; 3.030      ;
; 1.499 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.766      ;
; 1.579 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.263      ; 2.815      ;
; 1.598 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.865      ;
; 1.598 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.865      ;
; 1.598 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.865      ;
; 1.598 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.865      ;
; 1.598 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 1.865      ;
; 1.617 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.263      ; 2.853      ;
; 1.648 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 2.328      ;
; 1.648 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 2.328      ;
; 1.648 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.468      ; 2.328      ;
; 1.807 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.439      ; 2.458      ;
; 1.812 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.435      ; 2.459      ;
; 1.843 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.796      ; 2.851      ;
; 1.948 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.716      ; 2.876      ;
; 1.949 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.439      ; 2.600      ;
; 1.980 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.359      ; 2.551      ;
; 2.057 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 2.695      ;
; 2.057 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 2.695      ;
; 2.075 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 1.973      ;
; 2.402 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.300      ;
; 2.431 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 2.698      ;
; 2.431 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 2.698      ;
; 2.431 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 2.698      ;
; 2.431 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 2.698      ;
; 2.443 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.056      ; 2.711      ;
; 2.443 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.056      ; 2.711      ;
; 2.517 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.415      ;
; 2.542 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.440      ;
; 2.649 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 2.916      ;
; 2.649 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 2.916      ;
; 2.649 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 2.916      ;
; 2.671 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.569      ;
; 2.671 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.569      ;
; 2.671 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.569      ;
; 2.671 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.569      ;
; 2.671 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.569      ;
; 2.671 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 2.569      ;
; 2.699 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 2.966      ;
; 2.829 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 3.096      ;
; 2.858 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 3.125      ;
; 2.858 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 3.125      ;
; 2.929 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 3.567      ;
; 2.929 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 3.567      ;
; 2.952 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 3.219      ;
; 3.020 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.273     ; 2.959      ;
; 3.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 3.298      ;
; 3.122 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 3.760      ;
; 3.122 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 3.760      ;
; 3.162 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.025      ; 3.399      ;
; 3.162 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.025      ; 3.399      ;
; 3.182 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.273     ; 3.121      ;
; 3.266 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 3.533      ;
; 3.314 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 3.952      ;
; 3.317 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 3.955      ;
; 3.317 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.426      ; 3.955      ;
; 3.324 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.273     ; 3.263      ;
; 3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.055      ; 3.627      ;
; 3.582 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 3.480      ;
; 3.582 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.314     ; 3.480      ;
; 4.073 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.025      ; 4.310      ;
; 4.073 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.025      ; 4.310      ;
; 4.509 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.326     ; 2.405      ;
; 4.532 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.683     ; 2.071      ;
; 4.540 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.683     ; 2.079      ;
; 5.186 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.684     ; 2.724      ;
; 5.373 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.325     ; 3.270      ;
; 5.438 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.684     ; 2.976      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'WS2812BCLK'                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 1.794      ;
; 0.412 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 1.824      ;
; 0.430 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|bitn[1]         ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 1.842      ;
; 0.435 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; WS2812B_Driver:WS2812BN|emitter         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 0.746      ;
; 0.447 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 0.758      ;
; 0.475 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 0.786      ;
; 0.490 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 0.801      ;
; 0.523 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|load_clr        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 1.935      ;
; 0.531 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; loadck       ; WS2812BCLK  ; 0.000        ; 1.191      ; 1.944      ;
; 0.630 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 0.000        ; 1.191      ; 2.043      ;
; 0.671 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 0.000        ; 1.191      ; 2.084      ;
; 0.699 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.010      ;
; 0.717 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 0.000        ; 1.191      ; 2.130      ;
; 0.738 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.150      ;
; 0.743 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.054      ;
; 0.749 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|emitter         ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.161      ;
; 0.768 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.079      ;
; 0.769 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.080      ;
; 1.069 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.952      ;
; 1.069 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.952      ;
; 1.069 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.952      ;
; 1.100 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.411      ;
; 1.107 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.418      ;
; 1.115 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.426      ;
; 1.116 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.427      ;
; 1.121 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.432      ;
; 1.158 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.570      ;
; 1.158 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.570      ;
; 1.158 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.570      ;
; 1.158 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.570      ;
; 1.227 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.538      ;
; 1.256 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.567      ;
; 1.261 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.572      ;
; 1.371 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.682      ;
; 1.503 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.886      ;
; 1.503 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.886      ;
; 1.503 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.886      ;
; 1.525 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.937      ;
; 1.525 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.937      ;
; 1.525 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 0.000        ; 1.190      ; 2.937      ;
; 1.527 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.838      ;
; 1.536 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.847      ;
; 1.545 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.856      ;
; 1.552 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.863      ;
; 1.577 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.888      ;
; 1.621 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.932      ;
; 1.674 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 1.985      ;
; 1.692 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.003      ;
; 1.708 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.019      ;
; 1.733 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.044      ;
; 1.751 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.062      ;
; 1.765 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.076      ;
; 1.774 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.085      ;
; 1.799 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.110      ;
; 1.801 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.112      ;
; 1.806 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.117      ;
; 1.829 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.140      ;
; 1.839 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.150      ;
; 1.845 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.156      ;
; 1.871 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.182      ;
; 1.874 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.185      ;
; 1.877 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.188      ;
; 1.893 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.204      ;
; 1.897 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.208      ;
; 1.938 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.249      ;
; 1.942 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.253      ;
; 1.961 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.272      ;
; 2.001 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.312      ;
; 2.007 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.318      ;
; 2.033 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.344      ;
; 2.039 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.350      ;
; 2.061 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.372      ;
; 2.142 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.453      ;
; 2.151 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.462      ;
; 2.170 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.481      ;
; 2.176 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.487      ;
; 2.189 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.500      ;
; 2.242 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.553      ;
; 2.271 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.582      ;
; 2.276 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.587      ;
; 2.306 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.617      ;
; 2.360 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.671      ;
; 2.374 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.685      ;
; 2.374 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.685      ;
; 2.374 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.685      ;
; 2.453 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.764      ;
; 2.453 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.764      ;
; 2.453 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.764      ;
; 2.453 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.764      ;
; 2.609 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.920      ;
; 2.609 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.920      ;
; 2.609 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.920      ;
; 2.609 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 2.920      ;
; 2.741 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 3.052      ;
; 2.741 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 3.052      ;
; 2.763 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 3.074      ;
; 2.763 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.079      ; 3.074      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[19]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.435 ; S1S[2]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; S2S[2]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; M1S[2]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; M2S[2]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; S1S[0]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; S1S[1]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; S2S[0]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; S2S[1]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; M1S[0]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; M1S[1]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; M2S[1]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; M2S[0]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; M0S[2]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; M0S[0]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; M0S[1]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; S0S[2]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; S0S[0]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; S0S[1]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.475 ; S2S[0]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.786      ;
; 0.475 ; M1S[0]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.786      ;
; 0.475 ; M2S[0]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.786      ;
; 0.475 ; S0S[0]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.785      ;
; 0.476 ; M0S[0]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.786      ;
; 0.477 ; S1S[0]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.788      ;
; 0.483 ; S1S[1]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.794      ;
; 0.483 ; M1S[1]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.794      ;
; 0.485 ; S2S[1]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.796      ;
; 0.485 ; M0S[1]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.795      ;
; 0.485 ; S0S[1]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.795      ;
; 0.492 ; M2S[0]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.803      ;
; 0.499 ; M1S[2]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.810      ;
; 0.499 ; M2S[2]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.810      ;
; 0.500 ; M0S[2]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.810      ;
; 0.524 ; S2S[2]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.835      ;
; 0.534 ; S1S[2]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 0.845      ;
; 0.535 ; S0S[2]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 0.845      ;
; 0.722 ; M2S[1]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 1.033      ;
; 0.731 ; M1S[0]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 1.042      ;
; 0.732 ; S1S[0]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 1.043      ;
; 0.732 ; S2S[0]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 1.043      ;
; 0.733 ; M0S[0]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 1.043      ;
; 0.735 ; S0S[0]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 1.045      ;
; 0.759 ; M1S[2]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 1.070      ;
; 0.759 ; M2S[2]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 1.070      ;
; 0.760 ; M0S[2]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 1.070      ;
; 0.785 ; S2S[2]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 1.096      ;
; 0.791 ; S1S[2]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.079      ; 1.102      ;
; 0.793 ; S0S[2]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.078      ; 1.103      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[4]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.447 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.758      ;
; 0.475 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.786      ;
; 0.507 ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.818      ;
; 0.508 ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.819      ;
; 0.508 ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.819      ;
; 0.508 ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.819      ;
; 0.509 ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.820      ;
; 0.631 ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.942      ;
; 0.631 ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.942      ;
; 0.633 ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.944      ;
; 0.689 ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.000      ;
; 0.753 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.064      ;
; 0.753 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.064      ;
; 0.783 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.094      ;
; 0.797 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.108      ;
; 0.835 ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.146      ;
; 0.842 ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.153      ;
; 0.873 ; MCP3202_Driver:U4|MCP3202_ADs[11] ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.184      ;
; 0.898 ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.209      ;
; 0.914 ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.225      ;
; 0.966 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.277      ;
; 0.996 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.307      ;
; 1.088 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.399      ;
; 1.107 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.419      ;
; 1.145 ; MCP3202_Driver:U4|MCP3202_ADs[10] ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.456      ;
; 1.148 ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.459      ;
; 1.165 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.476      ;
; 1.179 ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.490      ;
; 1.202 ; MCP3202_Driver:U4|MCP3202_ADs[10] ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.513      ;
; 1.238 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.549      ;
; 1.239 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.550      ;
; 1.247 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.558      ;
; 1.294 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.605      ;
; 1.299 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.610      ;
; 1.300 ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.612      ;
; 1.336 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.647      ;
; 1.351 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.662      ;
; 1.439 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.750      ;
; 1.470 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.781      ;
; 1.491 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.802      ;
; 1.632 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.943      ;
; 1.632 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.943      ;
; 1.645 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.956      ;
; 1.647 ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.083      ; 1.962      ;
; 1.659 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.970      ;
; 1.659 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.970      ;
; 1.659 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.970      ;
; 1.659 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.970      ;
; 1.659 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.970      ;
; 1.699 ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.083      ; 2.014      ;
; 1.732 ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.083      ; 2.047      ;
; 1.802 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.113      ;
; 1.812 ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.083      ; 2.127      ;
; 1.850 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.161      ;
; 1.964 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.275      ;
; 1.994 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.304      ;
; 2.028 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.339      ;
; 2.055 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.366      ;
; 2.055 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.366      ;
; 2.055 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.366      ;
; 2.055 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.366      ;
; 2.055 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.366      ;
; 2.073 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.383      ;
; 2.081 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.392      ;
; 2.081 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.392      ;
; 2.081 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.392      ;
; 2.081 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.392      ;
; 2.155 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.466      ;
; 2.196 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.385      ;
; 2.229 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.418      ;
; 2.229 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.418      ;
; 2.229 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.418      ;
; 2.229 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.418      ;
; 2.253 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[4]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.442      ;
; 2.253 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[3]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.442      ;
; 2.253 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[0]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.442      ;
; 2.253 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[2]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.442      ;
; 2.253 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[1]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 2.442      ;
; 2.264 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.575      ;
; 2.268 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.042     ; 2.458      ;
; 2.331 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.056     ; 2.507      ;
; 2.331 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.056     ; 2.507      ;
; 2.331 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.056     ; 2.507      ;
; 2.331 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.056     ; 2.507      ;
; 2.371 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.681      ;
; 2.382 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.693      ;
; 2.382 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.693      ;
; 2.382 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.693      ;
; 2.382 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.693      ;
; 2.412 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.723      ;
; 2.421 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 2.733      ;
; 2.450 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.760      ;
; 2.458 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.769      ;
; 2.467 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.083      ; 2.782      ;
; 2.467 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.083      ; 2.782      ;
; 2.467 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.083      ; 2.782      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[5]'                                                                                                     ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|tryNN[0]    ; Dht11_Driver:U3|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|tryNN[1]    ; Dht11_Driver:U3|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|dp[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|S_B         ; Dht11_Driver:U3|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|d8[1]       ; Dht11_Driver:U3|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|d8[2]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|isdata[1]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|isdata[0]   ; Dht11_Driver:U3|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; Dht11_Driver:U3|DHT11_S     ; Dht11_Driver:U3|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.447 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|dp[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.758      ;
; 0.447 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.758      ;
; 0.474 ; Dht11_Driver:U3|Timeout[21] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.785      ;
; 0.507 ; Dht11_Driver:U3|dbit[3]     ; Dht11_Driver:U3|dbit[4]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.818      ;
; 0.508 ; Dht11_Driver:U3|dbit[1]     ; Dht11_Driver:U3|dbit[2]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.819      ;
; 0.535 ; Dht11_Driver:U3|dbit[2]     ; Dht11_Driver:U3|dbit[3]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 0.846      ;
; 0.698 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|ss[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.009      ;
; 0.703 ; Dht11_Driver:U3|d8[1]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.014      ;
; 0.705 ; Dht11_Driver:U3|dbit[4]     ; Dht11_Driver:U3|dbit[5]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.016      ;
; 0.706 ; Dht11_Driver:U3|dbit[0]     ; Dht11_Driver:U3|dbit[1]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.017      ;
; 0.707 ; Dht11_Driver:U3|dbit[5]     ; Dht11_Driver:U3|dbit[6]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.018      ;
; 0.715 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.026      ;
; 0.728 ; Dht11_Driver:U3|Timeout[13] ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.039      ;
; 0.728 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.039      ;
; 0.728 ; Dht11_Driver:U3|Timeout[5]  ; Dht11_Driver:U3|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.039      ;
; 0.728 ; Dht11_Driver:U3|Timeout[17] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.039      ;
; 0.728 ; Dht11_Driver:U3|Timeout[15] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.039      ;
; 0.728 ; Dht11_Driver:U3|Timeout[3]  ; Dht11_Driver:U3|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.039      ;
; 0.730 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.041      ;
; 0.730 ; Dht11_Driver:U3|Timeout[19] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.041      ;
; 0.730 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.041      ;
; 0.732 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.043      ;
; 0.732 ; Dht11_Driver:U3|tryNN[1]    ; Dht11_Driver:U3|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.043      ;
; 0.742 ; Dht11_Driver:U3|Timeout[1]  ; Dht11_Driver:U3|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.053      ;
; 0.743 ; Dht11_Driver:U3|Timeout[7]  ; Dht11_Driver:U3|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; Dht11_Driver:U3|Timeout[11] ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; Dht11_Driver:U3|Timeout[9]  ; Dht11_Driver:U3|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.054      ;
; 0.744 ; Dht11_Driver:U3|chK_SUM[3]  ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.056      ;
; 0.744 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.055      ;
; 0.745 ; Dht11_Driver:U3|chK_SUM[6]  ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.057      ;
; 0.746 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.057      ;
; 0.747 ; Dht11_Driver:U3|chK_SUM[5]  ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.059      ;
; 0.747 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.058      ;
; 0.748 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.059      ;
; 0.749 ; Dht11_Driver:U3|chK_SUM[7]  ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.061      ;
; 0.759 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.070      ;
; 0.761 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.072      ;
; 0.764 ; Dht11_Driver:U3|tryNN[0]    ; Dht11_Driver:U3|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.075      ;
; 0.929 ; Dht11_Driver:U3|chK_SUM[4]  ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.241      ;
; 0.940 ; Dht11_Driver:U3|chK_SUM[2]  ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.252      ;
; 0.947 ; Dht11_Driver:U3|chK_SUM[0]  ; Dht11_Driver:U3|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.259      ;
; 0.991 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.302      ;
; 0.996 ; Dht11_Driver:U3|dd[3][7]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.308      ;
; 1.001 ; Dht11_Driver:U3|bit01       ; Dht11_Driver:U3|dbit[0]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.312      ;
; 1.065 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.376      ;
; 1.068 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.379      ;
; 1.082 ; Dht11_Driver:U3|Timeout[5]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.393      ;
; 1.082 ; Dht11_Driver:U3|Timeout[15] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.393      ;
; 1.082 ; Dht11_Driver:U3|Timeout[13] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.393      ;
; 1.082 ; Dht11_Driver:U3|Timeout[3]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.393      ;
; 1.083 ; Dht11_Driver:U3|Timeout[17] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.394      ;
; 1.084 ; Dht11_Driver:U3|Timeout[19] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.395      ;
; 1.089 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.400      ;
; 1.091 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.402      ;
; 1.091 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.402      ;
; 1.093 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.404      ;
; 1.097 ; Dht11_Driver:U3|chK_SUM[3]  ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.409      ;
; 1.097 ; Dht11_Driver:U3|Timeout[11] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; Dht11_Driver:U3|Timeout[7]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; Dht11_Driver:U3|Timeout[9]  ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; Dht11_Driver:U3|Timeout[1]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.408      ;
; 1.098 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.409      ;
; 1.099 ; Dht11_Driver:U3|chK_SUM[5]  ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.411      ;
; 1.100 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.411      ;
; 1.100 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.411      ;
; 1.102 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.413      ;
; 1.104 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.415      ;
; 1.105 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.416      ;
; 1.105 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.416      ;
; 1.105 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.416      ;
; 1.107 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; Dht11_Driver:U3|chK_SUM[6]  ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.420      ;
; 1.108 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.419      ;
; 1.109 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.420      ;
; 1.113 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.424      ;
; 1.114 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.425      ;
; 1.114 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.425      ;
; 1.114 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.425      ;
; 1.116 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.427      ;
; 1.117 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.428      ;
; 1.182 ; Dht11_Driver:U3|chK_SUM[1]  ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.080      ; 1.494      ;
; 1.210 ; Dht11_Driver:U3|tryNN[0]    ; Dht11_Driver:U3|isdata[1]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.521      ;
; 1.213 ; Dht11_Driver:U3|Timeout[5]  ; Dht11_Driver:U3|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.524      ;
; 1.213 ; Dht11_Driver:U3|Timeout[15] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.524      ;
; 1.213 ; Dht11_Driver:U3|Timeout[13] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.524      ;
; 1.213 ; Dht11_Driver:U3|Timeout[3]  ; Dht11_Driver:U3|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.079      ; 1.524      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'timer0:U5|FD[17]'                                                                                 ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; 0.435 ; timer0:U5|s2[2]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; timer0:U5|s2[1]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; timer0:U5|s2[0]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; timer0:U5|scanP[1] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; timer0:U5|s1[2]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; timer0:U5|s1[0]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; timer0:U5|s1[1]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.078      ; 0.746      ;
; 0.447 ; timer0:U5|scanP[0] ; timer0:U5|scanP[0] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.758      ;
; 0.476 ; timer0:U5|s1[0]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.078      ; 0.786      ;
; 0.477 ; timer0:U5|s2[0]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.788      ;
; 0.485 ; timer0:U5|s1[1]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.078      ; 0.795      ;
; 0.491 ; timer0:U5|s2[0]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.802      ;
; 0.500 ; timer0:U5|s1[2]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.078      ; 0.810      ;
; 0.508 ; timer0:U5|scan[0]  ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.819      ;
; 0.509 ; timer0:U5|scan[2]  ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.820      ;
; 0.509 ; timer0:U5|scan[1]  ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.820      ;
; 0.531 ; timer0:U5|scanP[1] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.842      ;
; 0.548 ; timer0:U5|scanP[0] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.859      ;
; 0.649 ; timer0:U5|scan[3]  ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 0.960      ;
; 0.695 ; timer0:U5|s2[2]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.006      ;
; 0.726 ; timer0:U5|s2[1]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.037      ;
; 0.733 ; timer0:U5|s1[0]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.078      ; 1.043      ;
; 0.760 ; timer0:U5|s1[2]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.078      ; 1.070      ;
; 0.778 ; timer0:U5|s2[2]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.089      ;
; 0.798 ; timer0:U5|scanP[1] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.109      ;
; 0.799 ; timer0:U5|scanP[1] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.110      ;
; 0.801 ; timer0:U5|scanP[1] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.112      ;
; 0.809 ; timer0:U5|scanP[0] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.120      ;
; 0.862 ; timer0:U5|scanP[0] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.173      ;
; 0.862 ; timer0:U5|scanP[0] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.173      ;
; 0.863 ; timer0:U5|scanP[0] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.079      ; 1.174      ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.436 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.746      ;
; 0.638 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.948      ;
; 0.652 ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 0.962      ;
; 0.748 ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.058      ;
; 0.749 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.059      ;
; 0.772 ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.082      ;
; 0.789 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.099      ;
; 0.792 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.102      ;
; 0.792 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.102      ;
; 0.796 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.106      ;
; 0.797 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.107      ;
; 0.970 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.280      ;
; 0.993 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.303      ;
; 1.084 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.079      ; 1.395      ;
; 1.230 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.540      ;
; 1.232 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.542      ;
; 1.317 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.626      ;
; 1.317 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.626      ;
; 1.317 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.626      ;
; 1.317 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.626      ;
; 1.331 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.641      ;
; 1.333 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.643      ;
; 1.364 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.674      ;
; 1.367 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.677      ;
; 1.374 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.683      ;
; 1.381 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.691      ;
; 1.383 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.693      ;
; 1.394 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.703      ;
; 1.398 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.707      ;
; 1.399 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.708      ;
; 1.461 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.771      ;
; 1.471 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.780      ;
; 1.491 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.800      ;
; 1.492 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.802      ;
; 1.495 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.804      ;
; 1.496 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 1.805      ;
; 1.558 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.079      ; 1.869      ;
; 1.589 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.899      ;
; 1.632 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.942      ;
; 1.729 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 2.039      ;
; 1.767 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 2.077      ;
; 1.769 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 2.079      ;
; 1.864 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 2.174      ;
; 1.866 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 2.176      ;
; 2.131 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 2.463      ;
; 2.212 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 2.544      ;
; 2.457 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 2.789      ;
; 3.185 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.517      ;
; 3.185 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.517      ;
; 3.185 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.517      ;
; 3.215 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.547      ;
; 3.215 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.547      ;
; 3.215 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.547      ;
; 3.294 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.336      ; 3.862      ;
; 3.294 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.336      ; 3.862      ;
; 3.294 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.336      ; 3.862      ;
; 3.294 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.626      ;
; 3.294 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.626      ;
; 3.294 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.100      ; 3.626      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                             ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.479 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.055      ; 0.746      ;
; 0.491 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.055      ; 0.758      ;
; 0.534 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.055      ; 0.801      ;
; 0.543 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.055      ; 0.810      ;
; 0.800 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.055      ; 1.067      ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[30]'                                                                ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.480 ; autoMM[2] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; autoMM[1] ; autoMM[1] ; FD[30]       ; FD[30]      ; 0.000        ; 0.054      ; 0.746      ;
; 0.492 ; autoMM[0] ; autoMM[0] ; FD[30]       ; FD[30]      ; 0.000        ; 0.054      ; 0.758      ;
; 0.534 ; autoMM[1] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.054      ; 0.800      ;
; 0.571 ; autoMM[0] ; autoMM[1] ; FD[30]       ; FD[30]      ; 0.000        ; 0.054      ; 0.837      ;
; 0.828 ; autoMM[0] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.054      ; 1.094      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.481 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.053      ; 0.746      ;
; 0.481 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.053      ; 0.746      ;
; 0.493 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.053      ; 0.758      ;
; 0.513 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.053      ; 0.778      ;
; 0.521 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.053      ; 0.786      ;
; 0.779 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.053      ; 1.044      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'timer0:U5|S_1'                                                                          ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+
; Slack ; From Node       ; To Node        ; Launch Clock     ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+
; 0.548 ; timer0:U5|m[1]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 0.859      ;
; 0.681 ; timer0:U5|m[0]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 0.992      ;
; 0.682 ; timer0:U5|m[0]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 0.993      ;
; 0.682 ; timer0:U5|m[0]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 0.993      ;
; 0.730 ; timer0:U5|s[1]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.041      ;
; 0.738 ; timer0:U5|s[5]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.049      ;
; 0.759 ; timer0:U5|h[1]  ; timer0:U5|h[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.070      ;
; 0.768 ; timer0:U5|h[0]  ; timer0:U5|h[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.079      ;
; 0.771 ; timer0:U5|h[2]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.082      ;
; 0.780 ; timer0:U5|h[1]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.091      ;
; 0.781 ; timer0:U5|h[1]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.092      ;
; 0.802 ; timer0:U5|m[1]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.113      ;
; 0.819 ; timer0:U5|m[0]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.130      ;
; 0.851 ; timer0:U5|m[1]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.162      ;
; 0.852 ; timer0:U5|m[1]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.163      ;
; 0.853 ; timer0:U5|m[1]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.164      ;
; 0.894 ; timer0:U5|h[4]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.205      ;
; 0.905 ; timer0:U5|m[5]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.216      ;
; 0.924 ; timer0:U5|s2[2] ; timer0:U5|s[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 1.953      ;
; 0.924 ; timer0:U5|s2[2] ; timer0:U5|s[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 1.953      ;
; 0.924 ; timer0:U5|s2[2] ; timer0:U5|s[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 1.953      ;
; 0.924 ; timer0:U5|s2[2] ; timer0:U5|s[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 1.953      ;
; 0.924 ; timer0:U5|s2[2] ; timer0:U5|s[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 1.953      ;
; 0.924 ; timer0:U5|s2[2] ; timer0:U5|s[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 1.953      ;
; 0.944 ; timer0:U5|s[4]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.255      ;
; 0.947 ; timer0:U5|s[3]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.258      ;
; 0.950 ; timer0:U5|s[2]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.261      ;
; 0.970 ; timer0:U5|s[0]  ; timer0:U5|s[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.281      ;
; 1.029 ; timer0:U5|m[0]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.340      ;
; 1.053 ; timer0:U5|s1[2] ; timer0:U5|s[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.081      ;
; 1.053 ; timer0:U5|s1[2] ; timer0:U5|s[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.081      ;
; 1.053 ; timer0:U5|s1[2] ; timer0:U5|s[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.081      ;
; 1.053 ; timer0:U5|s1[2] ; timer0:U5|s[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.081      ;
; 1.053 ; timer0:U5|s1[2] ; timer0:U5|s[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.081      ;
; 1.053 ; timer0:U5|s1[2] ; timer0:U5|s[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.081      ;
; 1.071 ; timer0:U5|h[4]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.382      ;
; 1.084 ; timer0:U5|s[1]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.395      ;
; 1.106 ; timer0:U5|h[0]  ; timer0:U5|h[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.417      ;
; 1.114 ; timer0:U5|h[1]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.425      ;
; 1.115 ; timer0:U5|h[0]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.426      ;
; 1.143 ; timer0:U5|m[2]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.454      ;
; 1.157 ; timer0:U5|m[0]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.468      ;
; 1.168 ; timer0:U5|h[3]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.479      ;
; 1.189 ; timer0:U5|m[4]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.500      ;
; 1.209 ; timer0:U5|h[2]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.520      ;
; 1.210 ; timer0:U5|h[2]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.521      ;
; 1.215 ; timer0:U5|s[1]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.526      ;
; 1.224 ; timer0:U5|s[1]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.535      ;
; 1.268 ; timer0:U5|s2[2] ; timer0:U5|h[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.297      ;
; 1.268 ; timer0:U5|s2[2] ; timer0:U5|h[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.297      ;
; 1.268 ; timer0:U5|s2[2] ; timer0:U5|h[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.297      ;
; 1.268 ; timer0:U5|s2[2] ; timer0:U5|h[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.297      ;
; 1.268 ; timer0:U5|s2[2] ; timer0:U5|h[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.297      ;
; 1.280 ; timer0:U5|s[0]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.591      ;
; 1.291 ; timer0:U5|s[2]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.602      ;
; 1.301 ; timer0:U5|s[4]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.612      ;
; 1.302 ; timer0:U5|s[3]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.613      ;
; 1.317 ; timer0:U5|s[0]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.628      ;
; 1.320 ; timer0:U5|s[2]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.631      ;
; 1.324 ; timer0:U5|m[3]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.635      ;
; 1.355 ; timer0:U5|s[1]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.666      ;
; 1.359 ; timer0:U5|s2[2] ; timer0:U5|m[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.388      ;
; 1.359 ; timer0:U5|s2[2] ; timer0:U5|m[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.388      ;
; 1.359 ; timer0:U5|s2[2] ; timer0:U5|m[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.388      ;
; 1.359 ; timer0:U5|s2[2] ; timer0:U5|m[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.388      ;
; 1.359 ; timer0:U5|s2[2] ; timer0:U5|m[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.388      ;
; 1.359 ; timer0:U5|s2[2] ; timer0:U5|m[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.797      ; 2.388      ;
; 1.372 ; timer0:U5|h[3]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.683      ;
; 1.382 ; timer0:U5|s[3]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.693      ;
; 1.420 ; timer0:U5|s[0]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.731      ;
; 1.431 ; timer0:U5|s[2]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.742      ;
; 1.457 ; timer0:U5|s[0]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.768      ;
; 1.514 ; timer0:U5|m[2]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.825      ;
; 1.517 ; timer0:U5|h[0]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.828      ;
; 1.518 ; timer0:U5|h[0]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.829      ;
; 1.532 ; timer0:U5|m[4]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.843      ;
; 1.539 ; timer0:U5|m[3]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.850      ;
; 1.555 ; timer0:U5|s1[2] ; timer0:U5|h[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.583      ;
; 1.555 ; timer0:U5|s1[2] ; timer0:U5|h[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.583      ;
; 1.555 ; timer0:U5|s1[2] ; timer0:U5|h[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.583      ;
; 1.555 ; timer0:U5|s1[2] ; timer0:U5|h[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.583      ;
; 1.555 ; timer0:U5|s1[2] ; timer0:U5|h[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.796      ; 2.583      ;
; 1.560 ; timer0:U5|s[0]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.871      ;
; 1.627 ; timer0:U5|m[2]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.938      ;
; 1.652 ; timer0:U5|m[3]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.963      ;
; 1.655 ; timer0:U5|m[2]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 1.966      ;
; 1.943 ; timer0:U5|s[5]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.254      ;
; 1.943 ; timer0:U5|s[5]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.254      ;
; 1.943 ; timer0:U5|s[5]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.254      ;
; 1.943 ; timer0:U5|s[5]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.254      ;
; 1.943 ; timer0:U5|s[5]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.254      ;
; 1.943 ; timer0:U5|s[5]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.254      ;
; 1.994 ; timer0:U5|s[5]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.305      ;
; 1.994 ; timer0:U5|s[5]  ; timer0:U5|s[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.305      ;
; 1.994 ; timer0:U5|s[5]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.305      ;
; 1.994 ; timer0:U5|s[5]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.305      ;
; 1.994 ; timer0:U5|s[5]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.305      ;
; 2.172 ; timer0:U5|s[3]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.483      ;
; 2.172 ; timer0:U5|s[3]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.483      ;
; 2.172 ; timer0:U5|s[3]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.079      ; 2.483      ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'TX_W'                                                                                                           ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.739 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.476      ; 2.688      ;
; 0.739 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.476      ; 2.688      ;
; 0.739 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.476      ; 2.688      ;
; 0.739 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.476      ; 2.688      ;
; 1.029 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.566      ; 3.068      ;
; 1.029 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.566      ; 3.068      ;
; 1.029 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.566      ; 3.068      ;
; 1.029 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.566      ; 3.068      ;
; 1.129 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.476      ; 2.578      ;
; 1.129 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.476      ; 2.578      ;
; 1.129 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.476      ; 2.578      ;
; 1.129 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.476      ; 2.578      ;
; 1.385 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.566      ; 2.924      ;
; 1.385 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.566      ; 2.924      ;
; 1.385 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.566      ; 2.924      ;
; 1.385 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.566      ; 2.924      ;
; 2.829 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -2.043     ; 1.008      ;
; 2.881 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -2.043     ; 1.060      ;
; 2.881 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -2.043     ; 1.060      ;
; 2.889 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -2.043     ; 1.068      ;
; 3.288 ; Dht11_Driver:U3|dd[4][6]          ; RS232_T1:U1|TXD2_Bf[6] ; FD[5]            ; TX_W        ; 0.000        ; -1.971     ; 1.539      ;
; 3.293 ; Dht11_Driver:U3|dd[4][7]          ; RS232_T1:U1|TXD2_Bf[7] ; FD[5]            ; TX_W        ; 0.000        ; -1.971     ; 1.544      ;
; 3.311 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; 1.566      ; 5.109      ;
; 3.312 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; 1.566      ; 5.110      ;
; 3.314 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; 1.566      ; 5.112      ;
; 3.316 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; 1.566      ; 5.114      ;
; 3.388 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 3.625      ;
; 3.389 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 3.626      ;
; 3.391 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 3.628      ;
; 3.393 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 3.630      ;
; 3.484 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 3.721      ;
; 3.485 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 3.722      ;
; 3.487 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 3.724      ;
; 3.489 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 3.726      ;
; 3.515 ; Dht11_Driver:U3|dd[2][4]          ; RS232_T1:U1|TXD2_Bf[4] ; FD[5]            ; TX_W        ; 0.000        ; -1.971     ; 1.766      ;
; 3.577 ; Dht11_Driver:U3|dd[2][5]          ; RS232_T1:U1|TXD2_Bf[5] ; FD[5]            ; TX_W        ; 0.000        ; -1.971     ; 1.828      ;
; 3.582 ; Dht11_Driver:U3|dd[2][7]          ; RS232_T1:U1|TXD2_Bf[7] ; FD[5]            ; TX_W        ; 0.000        ; -1.971     ; 1.833      ;
; 3.590 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -2.145     ; 1.667      ;
; 3.594 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -2.146     ; 1.670      ;
; 3.614 ; Dht11_Driver:U3|dd[2][6]          ; RS232_T1:U1|TXD2_Bf[6] ; FD[5]            ; TX_W        ; 0.000        ; -1.971     ; 1.865      ;
; 3.697 ; Dht11_Driver:U3|dd[4][4]          ; RS232_T1:U1|TXD2_Bf[4] ; FD[5]            ; TX_W        ; 0.000        ; -1.971     ; 1.948      ;
; 3.739 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; -0.500       ; 1.566      ; 5.037      ;
; 3.740 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; -0.500       ; 1.566      ; 5.038      ;
; 3.742 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; -0.500       ; 1.566      ; 5.040      ;
; 3.744 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; -0.500       ; 1.566      ; 5.042      ;
; 3.771 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 4.008      ;
; 3.772 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 4.009      ;
; 3.774 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 4.011      ;
; 3.776 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.025      ; 4.013      ;
; 3.856 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.504      ;
; 3.857 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.505      ;
; 3.859 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.507      ;
; 3.861 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.509      ;
; 3.884 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -2.145     ; 1.961      ;
; 3.919 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -2.145     ; 1.996      ;
; 3.924 ; Dht11_Driver:U3|dd[4][5]          ; RS232_T1:U1|TXD2_Bf[5] ; FD[5]            ; TX_W        ; 0.000        ; -1.971     ; 2.175      ;
; 3.964 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -2.145     ; 2.041      ;
; 3.985 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -2.145     ; 2.062      ;
; 3.995 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -2.377     ; 1.840      ;
; 3.998 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -2.377     ; 1.843      ;
; 3.999 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -2.377     ; 1.844      ;
; 4.002 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -2.377     ; 1.847      ;
; 4.051 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -2.145     ; 2.128      ;
; 4.112 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.760      ;
; 4.113 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.151     ; 2.184      ;
; 4.113 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.151     ; 2.184      ;
; 4.113 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.151     ; 2.184      ;
; 4.113 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.151     ; 2.184      ;
; 4.113 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.761      ;
; 4.115 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.763      ;
; 4.117 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.765      ;
; 4.156 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.804      ;
; 4.157 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.805      ;
; 4.159 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.807      ;
; 4.161 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -1.584     ; 2.809      ;
; 4.264 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -2.145     ; 2.341      ;
; 4.321 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[2] ; SResetP99        ; TX_W        ; 0.000        ; 1.476      ; 6.029      ;
; 4.369 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.061     ; 2.530      ;
; 4.369 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.061     ; 2.530      ;
; 4.369 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.061     ; 2.530      ;
; 4.369 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.061     ; 2.530      ;
; 4.398 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[2] ; FD[30]           ; TX_W        ; 0.000        ; -0.065     ; 4.545      ;
; 4.405 ; Dht11_Driver:U3|dd[2][3]          ; RS232_T1:U1|TXD2_Bf[3] ; FD[5]            ; TX_W        ; 0.000        ; -2.048     ; 2.579      ;
; 4.462 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[0] ; SResetP99        ; TX_W        ; 0.000        ; 1.476      ; 6.170      ;
; 4.494 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[2] ; FD[30]           ; TX_W        ; 0.000        ; -0.065     ; 4.641      ;
; 4.526 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[1] ; SResetP99        ; TX_W        ; 0.000        ; 1.476      ; 6.234      ;
; 4.539 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[0] ; FD[30]           ; TX_W        ; 0.000        ; -0.065     ; 4.686      ;
; 4.589 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[3] ; SResetP99        ; TX_W        ; 0.000        ; 1.476      ; 6.297      ;
; 4.603 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[1] ; FD[30]           ; TX_W        ; 0.000        ; -0.065     ; 4.750      ;
; 4.635 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[0] ; FD[30]           ; TX_W        ; 0.000        ; -0.065     ; 4.782      ;
; 4.639 ; Dht11_Driver:U3|dd[2][0]          ; RS232_T1:U1|TXD2_Bf[0] ; FD[5]            ; TX_W        ; 0.000        ; -2.048     ; 2.813      ;
; 4.666 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[3] ; FD[30]           ; TX_W        ; 0.000        ; -0.065     ; 4.813      ;
; 4.699 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[1] ; FD[30]           ; TX_W        ; 0.000        ; -0.065     ; 4.846      ;
; 4.729 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -2.377     ; 2.574      ;
; 4.732 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -2.377     ; 2.577      ;
; 4.733 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -2.377     ; 2.578      ;
; 4.733 ; Dht11_Driver:U3|dd[2][1]          ; RS232_T1:U1|TXD2_Bf[1] ; FD[5]            ; TX_W        ; 0.000        ; -2.048     ; 2.907      ;
; 4.734 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -2.377     ; 2.579      ;
; 4.749 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[2] ; SResetP99        ; TX_W        ; -0.500       ; 1.476      ; 5.957      ;
; 4.762 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[3] ; FD[30]           ; TX_W        ; 0.000        ; -0.065     ; 4.909      ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[2]'                                                                                                               ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.744 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.054      ;
; 0.745 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.055      ;
; 0.745 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.055      ;
; 0.746 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.056      ;
; 0.754 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.064      ;
; 0.771 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.081      ;
; 0.775 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.085      ;
; 0.775 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.085      ;
; 0.780 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.090      ;
; 0.803 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.113      ;
; 0.871 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.181      ;
; 0.992 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.302      ;
; 1.098 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.408      ;
; 1.099 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.409      ;
; 1.100 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.410      ;
; 1.106 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.416      ;
; 1.109 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.419      ;
; 1.115 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.425      ;
; 1.115 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.425      ;
; 1.116 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.426      ;
; 1.131 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.440      ;
; 1.141 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.451      ;
; 1.143 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.453      ;
; 1.145 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.455      ;
; 1.145 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.455      ;
; 1.150 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.460      ;
; 1.150 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.460      ;
; 1.238 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.548      ;
; 1.239 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.549      ;
; 1.240 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.550      ;
; 1.255 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.565      ;
; 1.255 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.565      ;
; 1.261 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.571      ;
; 1.262 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.571      ;
; 1.265 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.574      ;
; 1.271 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.580      ;
; 1.271 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.580      ;
; 1.281 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.591      ;
; 1.285 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.595      ;
; 1.290 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.600      ;
; 1.295 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.605      ;
; 1.370 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.680      ;
; 1.380 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.689      ;
; 1.380 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.690      ;
; 1.381 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.690      ;
; 1.382 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.691      ;
; 1.384 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.693      ;
; 1.384 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.693      ;
; 1.385 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.694      ;
; 1.390 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.699      ;
; 1.396 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.705      ;
; 1.402 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.711      ;
; 1.405 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.714      ;
; 1.411 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.720      ;
; 1.411 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.720      ;
; 1.421 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.731      ;
; 1.421 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.731      ;
; 1.431 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.740      ;
; 1.488 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.798      ;
; 1.496 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.806      ;
; 1.498 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.808      ;
; 1.499 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.809      ;
; 1.510 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.820      ;
; 1.512 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.822      ;
; 1.515 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.825      ;
; 1.520 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.829      ;
; 1.521 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.830      ;
; 1.530 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.839      ;
; 1.540 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.850      ;
; 1.545 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.854      ;
; 1.551 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.860      ;
; 1.561 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.871      ;
; 1.562 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.871      ;
; 1.571 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.880      ;
; 1.571 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.880      ;
; 1.608 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.918      ;
; 1.610 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.920      ;
; 1.611 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.079      ; 1.922      ;
; 1.611 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.921      ;
; 1.627 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.937      ;
; 1.627 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.937      ;
; 1.638 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.948      ;
; 1.639 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.949      ;
; 1.651 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.960      ;
; 1.655 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.965      ;
; 1.657 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.967      ;
; 1.660 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.969      ;
; 1.670 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 1.979      ;
; 1.673 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.983      ;
; 1.680 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 1.990      ;
; 1.702 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 2.011      ;
; 1.711 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 2.020      ;
; 1.711 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.077      ; 2.020      ;
; 1.749 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 2.059      ;
; 1.751 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 2.061      ;
; 1.752 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 2.062      ;
; 1.766 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 2.076      ;
; 1.772 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 2.082      ;
; 1.777 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 2.087      ;
; 1.779 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.078      ; 2.089      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'loadck'                                                                                                                                                    ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                 ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 1.762 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; loadck                                 ; loadck      ; 0.000        ; 0.079      ; 2.053      ;
; 1.762 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; loadck                                 ; loadck      ; 0.000        ; 0.079      ; 2.053      ;
; 1.762 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; loadck                                 ; loadck      ; 0.000        ; 0.079      ; 2.053      ;
; 2.483 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 0.000        ; -0.007     ; 2.688      ;
; 2.487 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 0.000        ; -0.007     ; 2.692      ;
; 2.488 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 0.000        ; -0.007     ; 2.693      ;
; 2.491 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 0.000        ; 1.534      ; 4.257      ;
; 2.491 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 0.000        ; 1.534      ; 4.257      ;
; 2.491 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 0.000        ; 1.534      ; 4.257      ;
; 2.840 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 0.000        ; -0.007     ; 3.045      ;
; 2.842 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 0.000        ; -0.007     ; 3.047      ;
; 2.842 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 0.000        ; -0.007     ; 3.047      ;
; 2.848 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.978     ; 2.092      ;
; 2.848 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.978     ; 2.092      ;
; 2.848 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.978     ; 2.092      ;
; 2.928 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; -0.500       ; 1.534      ; 4.194      ;
; 2.928 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; -0.500       ; 1.534      ; 4.194      ;
; 2.928 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; -0.500       ; 1.534      ; 4.194      ;
; 4.317 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.551      ; 5.080      ;
; 4.321 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.551      ; 5.084      ;
; 4.322 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.551      ; 5.085      ;
; 4.599 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.813     ; 3.008      ;
; 4.603 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.813     ; 3.012      ;
; 4.604 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.813     ; 3.013      ;
; 4.642 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.551      ; 5.405      ;
; 4.644 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.551      ; 5.407      ;
; 4.644 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.551      ; 5.407      ;
; 5.386 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.629     ; 1.979      ;
; 5.406 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.629     ; 1.999      ;
; 5.406 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.629     ; 1.999      ;
; 5.434 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.029      ;
; 5.449 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.628     ; 2.043      ;
; 5.452 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.628     ; 2.046      ;
; 5.463 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.058      ;
; 5.463 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.058      ;
; 5.510 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.629     ; 2.103      ;
; 5.511 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.629     ; 2.104      ;
; 5.516 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.826     ; 3.912      ;
; 5.520 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.826     ; 3.916      ;
; 5.521 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.826     ; 3.917      ;
; 5.560 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.155      ;
; 5.561 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.156      ;
; 5.704 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.299      ;
; 5.714 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.309      ;
; 5.768 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.629     ; 2.361      ;
; 5.802 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.461     ; 3.563      ;
; 5.806 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.461     ; 3.567      ;
; 5.807 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.461     ; 3.568      ;
; 5.829 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.628     ; 2.423      ;
; 5.874 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -2.318     ; 3.778      ;
; 5.878 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -2.318     ; 3.782      ;
; 5.879 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -2.318     ; 3.783      ;
; 5.922 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.517      ;
; 6.084 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.627     ; 2.679      ;
; 6.129 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.461     ; 3.890      ;
; 6.131 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.461     ; 3.892      ;
; 6.131 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.461     ; 3.892      ;
; 6.196 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -2.318     ; 4.100      ;
; 6.198 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -2.318     ; 4.102      ;
; 6.198 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -2.318     ; 4.102      ;
; 6.378 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.826     ; 4.774      ;
; 6.382 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.826     ; 4.778      ;
; 6.383 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.826     ; 4.779      ;
; 6.772 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.823     ; 5.171      ;
; 6.776 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.823     ; 5.175      ;
; 6.777 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.823     ; 5.176      ;
; 7.191 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.818     ; 5.595      ;
; 7.193 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.818     ; 5.597      ;
; 7.193 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.818     ; 5.597      ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.778 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -1.043     ; 0.745      ;
; 1.793 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -1.040     ; 0.763      ;
; 2.328 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -1.601     ; 0.737      ;
; 2.693 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -1.958     ; 0.745      ;
; 4.336 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -3.058     ; 1.288      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'S_RESET_T'                                                                           ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 3.616 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 0.000        ; -2.853     ; 0.773      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                                                                                                ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                               ; Launch Clock                         ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; 3.704 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -3.006     ; 0.708      ;
; 3.721 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -3.007     ; 0.724      ;
; 4.236 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -3.047     ; 1.199      ;
; 4.364 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -3.049     ; 1.325      ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[0]'                                                                                  ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.568 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 6.220      ;
; -7.241 ; LCMx[0]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.894      ;
; -7.124 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.373     ; 5.752      ;
; -7.124 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.373     ; 5.752      ;
; -7.124 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.373     ; 5.752      ;
; -7.123 ; LCMx[1]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.371     ; 5.753      ;
; -7.123 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.371     ; 5.753      ;
; -7.123 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.371     ; 5.753      ;
; -7.123 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.371     ; 5.753      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[0][4]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[17][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[10][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[15][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[7][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[8][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.119 ; LCMx[1]   ; LCM_com_data[9][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.366     ; 5.754      ;
; -7.118 ; LCMx[1]   ; LCM_com_data[11][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 5.754      ;
; -7.118 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 5.754      ;
; -7.118 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 5.754      ;
; -7.118 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 5.754      ;
; -7.118 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.365     ; 5.754      ;
; -7.100 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.752      ;
; -7.100 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.752      ;
; -7.100 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.752      ;
; -7.100 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.752      ;
; -7.100 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.752      ;
; -7.099 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.748      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 5.740      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 5.740      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 5.741      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 5.741      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[8][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 5.741      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 5.741      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[6][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 5.741      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 5.740      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 5.740      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[17][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 5.741      ;
; -7.099 ; LCMx[1]   ; LCM_com_data[18][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.359     ; 5.741      ;
; -7.098 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.750      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.743      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.743      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.750      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[3][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.750      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[4][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.743      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[3][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.743      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.743      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[7][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.750      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[3][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.750      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[10][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.743      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.747      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[4][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.743      ;
; -7.098 ; LCMx[1]   ; LCM_com_data[5][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.743      ;
; -7.097 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.746      ;
; -7.097 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.746      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.742      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.742      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.746      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[11][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 5.747      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[13][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.749      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[17][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[18][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[20][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[11][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.749      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 5.748      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 5.748      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 5.747      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[4][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.749      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[3][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 5.743      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[7][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[6][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.746      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[8][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 5.743      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[12][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.355     ; 5.743      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[8][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.746      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[7][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.351     ; 5.747      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[19][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.742      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.349     ; 5.749      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[19][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.742      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.356     ; 5.742      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[3][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[9][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.097 ; LCMx[1]   ; LCM_com_data[10][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.348     ; 5.750      ;
; -7.096 ; LCMx[1]   ; LCM_com_data[15][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.745      ;
; -7.096 ; LCMx[1]   ; LCM_com_data[14][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.352     ; 5.745      ;
; -7.096 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 5.747      ;
; -7.096 ; LCMx[1]   ; LCM_com_data[19][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.350     ; 5.747      ;
; -7.096 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 5.737      ;
; -7.096 ; LCMx[1]   ; LCM_com_data[11][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.360     ; 5.737      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                          ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock                          ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; -5.202 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -3.048     ; 3.165      ;
; -5.202 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -3.048     ; 3.165      ;
; -5.202 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -3.048     ; 3.165      ;
; -3.545 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.312     ; 3.254      ;
; -3.545 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.312     ; 3.254      ;
; -3.545 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.312     ; 3.254      ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'TX_W'                                                                                           ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -3.791 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -2.653     ; 2.149      ;
; -0.543 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.500        ; 1.149      ; 2.474      ;
; -0.106 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 1.000        ; 1.149      ; 2.537      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'GCKP31'                                                                                             ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.971 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[0]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.887      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]  ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.731 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[9]  ; FD[17]       ; GCKP31      ; 1.000        ; -1.076     ; 2.646      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[15]       ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[7]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[14]       ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[6]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[13]       ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[5]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[12]       ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[4]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[11]       ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[3]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[10]       ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[2]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[9]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[1]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.693 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[8]        ; FD[17]       ; GCKP31      ; 1.000        ; -1.075     ; 2.609      ;
; -2.225 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]  ; FD[17]       ; GCKP31      ; 1.000        ; -1.084     ; 2.132      ;
; -2.225 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]  ; FD[17]       ; GCKP31      ; 1.000        ; -1.084     ; 2.132      ;
; -2.225 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[1]  ; FD[17]       ; GCKP31      ; 1.000        ; -1.084     ; 2.132      ;
; -0.120 ; SResetP99     ; FD[8]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.779      ; 3.380      ;
; 0.019  ; SResetP99     ; timer0:U5|FD[5]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; timer0:U5|FD[4]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; timer0:U5|FD[3]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; timer0:U5|FD[2]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; FD2[0]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; timer0:U5|FD[1]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; timer0:U5|FD[8]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; timer0:U5|FD[7]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; timer0:U5|FD[6]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; WS2812BCLK                            ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; FD2[2]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; FD2[1]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.019  ; SResetP99     ; FD2[3]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.934      ; 3.396      ;
; 0.036  ; SResetP99     ; FD[20]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[19]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[18]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[17]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[16]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[22]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[21]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[30]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[29]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[28]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[27]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[26]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[25]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[24]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.036  ; SResetP99     ; FD[23]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.381      ;
; 0.037  ; SResetP99     ; FD[15]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[14]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[13]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[12]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[11]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[10]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[9]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[7]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[6]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[5]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[4]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[3]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[2]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[0]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.037  ; SResetP99     ; FD[1]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.936      ; 3.380      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[17]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[16]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[15]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[14]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[13]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[12]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[11]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[10]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.058  ; SResetP99     ; timer0:U5|FD[9]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.947      ; 3.370      ;
; 0.379  ; SResetP99     ; FD[8]                                 ; SResetP99    ; GCKP31      ; 1.000        ; 2.779      ; 3.381      ;
; 0.523  ; SResetP99     ; timer0:U5|FD[5]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; timer0:U5|FD[4]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; timer0:U5|FD[3]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; timer0:U5|FD[2]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; FD2[0]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; timer0:U5|FD[1]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; timer0:U5|FD[8]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; timer0:U5|FD[7]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; timer0:U5|FD[6]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; WS2812BCLK                            ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; FD2[2]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; FD2[1]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.523  ; SResetP99     ; FD2[3]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.934      ; 3.392      ;
; 0.536  ; SResetP99     ; FD[15]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.936      ; 3.381      ;
; 0.536  ; SResetP99     ; FD[14]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.936      ; 3.381      ;
; 0.536  ; SResetP99     ; FD[13]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.936      ; 3.381      ;
; 0.536  ; SResetP99     ; FD[12]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.936      ; 3.381      ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[30]'                                                             ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -2.585 ; S0S[2]    ; autoMM[0] ; FD[19]       ; FD[30]      ; 1.000        ; -1.969     ; 1.627      ;
; -2.585 ; S0S[2]    ; autoMM[2] ; FD[19]       ; FD[30]      ; 1.000        ; -1.969     ; 1.627      ;
; -2.585 ; S0S[2]    ; autoMM[1] ; FD[19]       ; FD[30]      ; 1.000        ; -1.969     ; 1.627      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'loadck'                                                                                                          ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.504 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 0.500        ; 1.451      ; 4.456      ;
; -2.407 ; WS2812B_Driver:WS2812BN|load_clr ; WS2812B_Driver:WS2812BN|reload1 ; WS2812BCLK   ; loadck      ; 1.000        ; -1.190     ; 2.228      ;
; -2.046 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 1.000        ; 1.451      ; 4.498      ;
; -1.279 ; WS2812B_Driver:WS2812BN|reload1  ; WS2812B_Driver:WS2812BN|reload1 ; loadck       ; loadck      ; 1.000        ; -0.080     ; 2.220      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[5]'                                                                                  ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.074 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[0]    ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.577      ;
; -2.074 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[1]    ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.577      ;
; -2.074 ; DHT11_RESET ; Dht11_Driver:U3|isdata[1]   ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.577      ;
; -2.030 ; DHT11_RESET ; Dht11_Driver:U3|dp[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.485     ; 2.546      ;
; -2.030 ; DHT11_RESET ; Dht11_Driver:U3|dp[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.485     ; 2.546      ;
; -1.735 ; DHT11_RESET ; Dht11_Driver:U3|dp[2]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.238      ;
; -1.735 ; DHT11_RESET ; Dht11_Driver:U3|d8[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.238      ;
; -1.735 ; DHT11_RESET ; Dht11_Driver:U3|d8[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.238      ;
; -1.735 ; DHT11_RESET ; Dht11_Driver:U3|d8[2]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.238      ;
; -1.735 ; DHT11_RESET ; Dht11_Driver:U3|isdata[0]   ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.238      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[7]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[0]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[6]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[8]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[9]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[10] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[5]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[2]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[1]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[4]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.720 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[3]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.223      ;
; -1.719 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_ok    ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.222      ;
; -1.719 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[0] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.222      ;
; -1.719 ; DHT11_RESET ; Dht11_Driver:U3|S_B         ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.222      ;
; -1.719 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[2] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.222      ;
; -1.719 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_S     ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.222      ;
; -1.689 ; DHT11_RESET ; Dht11_Driver:U3|ss[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.192      ;
; -1.689 ; DHT11_RESET ; Dht11_Driver:U3|ss[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 2.192      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[14] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[11] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[13] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[20] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[12] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[21] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[18] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[19] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[17] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[15] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
; -1.312 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[16] ; FD[17]       ; FD[5]       ; 1.000        ; -0.498     ; 1.815      ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[17]'                                                                                      ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.856 ; RS232_R2:U2|Rx_B_Empty ; Rx_R                  ; FD[0]        ; FD[17]      ; 0.500        ; -0.080     ; 2.277      ;
; -1.044 ; Rx_R                   ; Rx_R                  ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 1.965      ;
; -0.538 ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 0.500        ; 2.349      ; 3.378      ;
; -0.538 ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 0.500        ; 2.349      ; 3.378      ;
; -0.538 ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 0.500        ; 2.349      ; 3.378      ;
; -0.039 ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 1.000        ; 2.349      ; 3.379      ;
; -0.039 ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 1.000        ; 2.349      ; 3.379      ;
; -0.039 ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 1.000        ; 2.349      ; 3.379      ;
; -0.028 ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 0.500        ; 3.852      ; 4.371      ;
; 0.019  ; WS2812BPReset          ; loadck                ; FD[17]       ; FD[17]      ; 1.000        ; 1.145      ; 2.127      ;
; 0.019  ; WS2812BPReset          ; SpeedS                ; FD[17]       ; FD[17]      ; 1.000        ; 1.145      ; 2.127      ;
; 0.019  ; WS2812BPReset          ; LED_WS2812B_N[2]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.145      ; 2.127      ;
; 0.019  ; WS2812BPReset          ; LED_WS2812B_N[1]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.145      ; 2.127      ;
; 0.019  ; WS2812BPReset          ; LED_WS2812B_N[4]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.145      ; 2.127      ;
; 0.019  ; WS2812BPReset          ; LED_WS2812B_N[3]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.145      ; 2.127      ;
; 0.040  ; WS2812BPReset          ; dir_LR[7]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; dir_LR[6]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; dir_LR[5]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; dir_LR[4]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; dir_LR[3]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; dir_LR[2]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; LED_WS2812B_shiftN[0] ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; dir_LR[1]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; LED_WS2812B_shiftN[2] ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.040  ; WS2812BPReset          ; LED_WS2812B_shiftN[1] ; FD[17]       ; FD[17]      ; 1.000        ; 1.143      ; 2.104      ;
; 0.050  ; WS2812BPReset          ; LED_WS2812B_N[0]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.144      ; 2.095      ;
; 0.050  ; WS2812BPReset          ; LED_WS2812B_N[6]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.144      ; 2.095      ;
; 0.050  ; WS2812BPReset          ; LED_WS2812B_N[5]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.144      ; 2.095      ;
; 0.466  ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 1.000        ; 3.852      ; 4.377      ;
; 0.931  ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.931  ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 0.500        ; 3.849      ; 3.409      ;
; 0.948  ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 0.500        ; 3.839      ; 3.382      ;
; 0.948  ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 0.500        ; 3.838      ; 3.381      ;
; 0.948  ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 0.500        ; 3.835      ; 3.378      ;
; 0.948  ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.838      ; 3.381      ;
; 0.948  ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.838      ; 3.381      ;
; 0.948  ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.838      ; 3.381      ;
; 0.948  ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.838      ; 3.381      ;
; 0.949  ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 0.500        ; 3.838      ; 3.380      ;
; 0.971  ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 0.500        ; 3.852      ; 3.372      ;
; 0.971  ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 0.500        ; 3.852      ; 3.372      ;
; 0.971  ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 0.500        ; 3.852      ; 3.372      ;
; 0.971  ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 0.500        ; 3.848      ; 3.368      ;
; 0.971  ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 0.500        ; 3.851      ; 3.371      ;
; 0.972  ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 0.500        ; 3.853      ; 3.372      ;
; 0.972  ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 0.500        ; 3.853      ; 3.372      ;
; 0.972  ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 0.500        ; 3.853      ; 3.372      ;
; 0.972  ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.852      ; 3.371      ;
; 0.972  ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.852      ; 3.371      ;
; 0.977  ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 0.500        ; 3.857      ; 3.371      ;
; 1.434  ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.434  ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.406      ;
; 1.435  ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.405      ;
; 1.435  ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.405      ;
; 1.435  ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.405      ;
; 1.435  ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.405      ;
; 1.435  ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.405      ;
; 1.435  ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 1.000        ; 3.849      ; 3.405      ;
; 1.448  ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 1.000        ; 3.835      ; 3.378      ;
; 1.449  ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 1.000        ; 3.838      ; 3.380      ;
; 1.449  ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.838      ; 3.380      ;
; 1.449  ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.838      ; 3.380      ;
; 1.449  ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.838      ; 3.380      ;
; 1.449  ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.838      ; 3.380      ;
; 1.450  ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 1.000        ; 3.839      ; 3.380      ;
; 1.450  ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 1.000        ; 3.838      ; 3.379      ;
; 1.471  ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 1.000        ; 3.848      ; 3.368      ;
; 1.475  ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 1.000        ; 3.852      ; 3.368      ;
; 1.475  ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 1.000        ; 3.852      ; 3.368      ;
; 1.475  ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 1.000        ; 3.852      ; 3.368      ;
; 1.476  ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 1.000        ; 3.853      ; 3.368      ;
; 1.476  ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 1.000        ; 3.853      ; 3.368      ;
; 1.476  ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 1.000        ; 3.853      ; 3.368      ;
; 1.476  ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 1.000        ; 3.851      ; 3.366      ;
; 1.476  ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 1.000        ; 3.857      ; 3.372      ;
; 1.476  ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.852      ; 3.367      ;
; 1.476  ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.852      ; 3.367      ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                               ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                      ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -1.661 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.076     ; 2.586      ;
; -1.640 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 2.566      ;
; -1.485 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 2.411      ;
; -1.485 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 2.411      ;
; -1.485 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 2.411      ;
; -1.485 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 2.411      ;
; -1.485 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.075     ; 2.411      ;
; -1.290 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 2.219      ;
; -1.290 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 2.219      ;
; -1.290 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 2.219      ;
; -1.290 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 2.219      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.182      ;
; -1.231 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.158      ;
; -1.231 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.158      ;
; -1.231 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 2.158      ;
; -1.218 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 2.141      ;
; -1.218 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 2.141      ;
; -1.218 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 2.141      ;
; -1.218 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 2.141      ;
; -1.218 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 2.141      ;
; -1.218 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.078     ; 2.141      ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[4]'                                                                                          ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.472 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.399     ; 2.074      ;
; -1.472 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.399     ; 2.074      ;
; -1.049 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.400     ; 1.650      ;
; -1.049 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.400     ; 1.650      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                     ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.420 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.042     ; 2.379      ;
; -1.420 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.042     ; 2.379      ;
; -1.420 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.042     ; 2.379      ;
; -1.420 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.042     ; 2.379      ;
; -1.230 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.152      ;
; -1.230 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.152      ;
; -1.230 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.152      ;
; -1.230 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.079     ; 2.152      ;
; -1.187 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.041     ; 2.147      ;
; -1.187 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.041     ; 2.147      ;
; -1.187 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|ks      ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.041     ; 2.147      ;
; -1.187 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.041     ; 2.147      ;
; -1.187 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.041     ; 2.147      ;
; -1.187 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kok     ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.041     ; 2.147      ;
; -1.187 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.041     ; 2.147      ;
; -1.187 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.041     ; 2.147      ;
; -1.048 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.971      ;
; -1.048 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.971      ;
; -1.048 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.971      ;
; -1.048 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.971      ;
; -1.048 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.971      ;
; -1.048 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.971      ;
; -1.048 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.971      ;
; -1.048 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 1.971      ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[2]'                                                                                       ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.190 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.031     ; 2.160      ;
; -1.190 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.031     ; 2.160      ;
; -1.190 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.031     ; 2.160      ;
; -1.190 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.031     ; 2.160      ;
; -1.190 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.031     ; 2.160      ;
; -1.190 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.031     ; 2.160      ;
; -1.190 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.031     ; 2.160      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
; -0.656 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.032     ; 1.625      ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                           ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.994 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.053     ; 1.962      ;
; -0.994 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.053     ; 1.962      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'WS2812BCLK'                                                                                 ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; -0.374 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
; 0.126  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.512      ; 3.377      ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.019 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 1.555      ; 2.318      ;
; 0.019 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 1.555      ; 2.318      ;
; 0.582 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 1.555      ; 2.255      ;
; 0.582 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 1.555      ; 2.255      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'RS232_T1:U1|Tx_f'                                                                  ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; 0.121 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.627      ; 4.278      ;
; 0.121 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.627      ; 4.278      ;
; 0.121 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.627      ; 4.278      ;
; 0.121 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.627      ; 4.278      ;
; 0.121 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.627      ; 4.278      ;
; 0.317 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.627      ; 4.582      ;
; 0.317 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.627      ; 4.582      ;
; 0.317 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.627      ; 4.582      ;
; 0.317 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.627      ; 4.582      ;
; 0.317 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.627      ; 4.582      ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                      ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.157 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.190      ; 1.815      ;
; 0.157 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.190      ; 1.815      ;
; 0.157 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.190      ; 1.815      ;
; 0.157 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.190      ; 1.815      ;
; 0.157 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.190      ; 1.815      ;
; 0.157 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.190      ; 1.815      ;
; 0.178 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.532      ; 2.136      ;
; 0.178 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.532      ; 2.136      ;
; 0.219 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.573      ; 2.136      ;
; 0.219 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.573      ; 2.136      ;
; 0.219 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.573      ; 2.136      ;
; 0.626 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.532      ; 2.188      ;
; 0.626 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.532      ; 2.188      ;
; 0.652 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.190      ; 1.820      ;
; 0.652 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.190      ; 1.820      ;
; 0.652 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.190      ; 1.820      ;
; 0.652 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.190      ; 1.820      ;
; 0.652 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.190      ; 1.820      ;
; 0.652 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.190      ; 1.820      ;
; 0.667 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.573      ; 2.188      ;
; 0.667 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.573      ; 2.188      ;
; 0.667 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.573      ; 2.188      ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[7]'                                                                                            ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.658      ; 4.215      ;
; 0.215 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.658      ; 4.215      ;
; 0.215 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.658      ; 4.215      ;
; 0.215 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.658      ; 4.215      ;
; 0.215 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.658      ; 4.215      ;
; 0.215 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.658      ; 4.215      ;
; 0.215 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.658      ; 4.215      ;
; 0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.652      ; 4.156      ;
; 0.268 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.652      ; 4.156      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.283 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.656      ; 4.145      ;
; 0.480 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.658      ; 4.450      ;
; 0.480 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.658      ; 4.450      ;
; 0.480 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.658      ; 4.450      ;
; 0.480 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.658      ; 4.450      ;
; 0.480 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.658      ; 4.450      ;
; 0.480 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.658      ; 4.450      ;
; 0.480 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.658      ; 4.450      ;
; 0.573 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.652      ; 4.351      ;
; 0.573 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.652      ; 4.351      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.589 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.656      ; 4.339      ;
; 0.649 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.655      ; 3.778      ;
; 0.649 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.655      ; 3.778      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.655      ; 3.945      ;
; 0.982 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.655      ; 3.945      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'timer0:U5|FD[17]'                                                                ;
+-------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; 0.218 ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 3.100      ; 3.373      ;
; 0.218 ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 3.100      ; 3.373      ;
; 0.218 ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 3.100      ; 3.373      ;
; 0.218 ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 3.100      ; 3.373      ;
; 0.218 ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 3.100      ; 3.373      ;
; 0.218 ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 3.100      ; 3.373      ;
; 0.717 ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 3.100      ; 3.374      ;
; 0.717 ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 3.100      ; 3.374      ;
; 0.717 ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 3.100      ; 3.374      ;
; 0.717 ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 3.100      ; 3.374      ;
; 0.717 ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 3.100      ; 3.374      ;
; 0.717 ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 3.100      ; 3.374      ;
+-------+-----------+--------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[17]'                                                                                       ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.060 ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 0.000        ; 4.036      ; 3.218      ;
; -1.060 ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 0.000        ; 4.036      ; 3.218      ;
; -1.060 ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 0.000        ; 4.036      ; 3.218      ;
; -1.060 ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 0.000        ; 4.040      ; 3.222      ;
; -1.060 ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.035      ; 3.217      ;
; -1.060 ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 4.035      ; 3.217      ;
; -1.059 ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 0.000        ; 4.035      ; 3.218      ;
; -1.059 ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 0.000        ; 4.035      ; 3.218      ;
; -1.059 ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 0.000        ; 4.035      ; 3.218      ;
; -1.059 ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 0.000        ; 4.034      ; 3.217      ;
; -1.054 ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 0.000        ; 4.031      ; 3.219      ;
; -1.034 ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 0.000        ; 4.022      ; 3.230      ;
; -1.034 ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 0.000        ; 4.021      ; 3.229      ;
; -1.034 ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.021      ; 3.229      ;
; -1.034 ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.021      ; 3.229      ;
; -1.034 ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.021      ; 3.229      ;
; -1.034 ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.021      ; 3.229      ;
; -1.033 ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 0.000        ; 4.021      ; 3.230      ;
; -1.032 ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 0.000        ; 4.018      ; 3.228      ;
; -1.020 ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -1.020 ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 0.000        ; 4.032      ; 3.254      ;
; -0.556 ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; -0.500       ; 4.040      ; 3.226      ;
; -0.551 ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; -0.500       ; 4.036      ; 3.227      ;
; -0.551 ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; -0.500       ; 4.036      ; 3.227      ;
; -0.551 ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; -0.500       ; 4.036      ; 3.227      ;
; -0.551 ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.035      ; 3.226      ;
; -0.551 ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 4.035      ; 3.226      ;
; -0.550 ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; -0.500       ; 4.035      ; 3.227      ;
; -0.550 ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; -0.500       ; 4.035      ; 3.227      ;
; -0.550 ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; -0.500       ; 4.035      ; 3.227      ;
; -0.550 ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; -0.500       ; 4.031      ; 3.223      ;
; -0.550 ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; -0.500       ; 4.034      ; 3.226      ;
; -0.528 ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; -0.500       ; 4.022      ; 3.236      ;
; -0.528 ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; -0.500       ; 4.021      ; 3.235      ;
; -0.528 ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; -0.500       ; 4.021      ; 3.235      ;
; -0.528 ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; -0.500       ; 4.018      ; 3.232      ;
; -0.528 ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.021      ; 3.235      ;
; -0.528 ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.021      ; 3.235      ;
; -0.528 ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.021      ; 3.235      ;
; -0.528 ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.021      ; 3.235      ;
; -0.512 ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.512 ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; -0.500       ; 4.032      ; 3.262      ;
; -0.062 ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 0.000        ; 4.036      ; 4.216      ;
; 0.063  ; WS2812BPReset          ; LED_WS2812B_N[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.631      ; 1.926      ;
; 0.063  ; WS2812BPReset          ; LED_WS2812B_N[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.631      ; 1.926      ;
; 0.063  ; WS2812BPReset          ; LED_WS2812B_N[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.631      ; 1.926      ;
; 0.067  ; WS2812BPReset          ; dir_LR[7]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; dir_LR[6]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; dir_LR[5]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; dir_LR[4]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; dir_LR[3]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; dir_LR[2]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; LED_WS2812B_shiftN[0] ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; dir_LR[1]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; LED_WS2812B_shiftN[2] ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.067  ; WS2812BPReset          ; LED_WS2812B_shiftN[1] ; FD[17]       ; FD[17]      ; 0.000        ; 1.630      ; 1.929      ;
; 0.090  ; WS2812BPReset          ; loadck                ; FD[17]       ; FD[17]      ; 0.000        ; 1.632      ; 1.954      ;
; 0.090  ; WS2812BPReset          ; SpeedS                ; FD[17]       ; FD[17]      ; 0.000        ; 1.632      ; 1.954      ;
; 0.090  ; WS2812BPReset          ; LED_WS2812B_N[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.632      ; 1.954      ;
; 0.090  ; WS2812BPReset          ; LED_WS2812B_N[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.632      ; 1.954      ;
; 0.090  ; WS2812BPReset          ; LED_WS2812B_N[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.632      ; 1.954      ;
; 0.090  ; WS2812BPReset          ; LED_WS2812B_N[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.632      ; 1.954      ;
; 0.439  ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; -0.500       ; 4.036      ; 4.217      ;
; 0.516  ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 0.000        ; 2.470      ; 3.228      ;
; 0.516  ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 0.000        ; 2.470      ; 3.228      ;
; 0.516  ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 0.000        ; 2.470      ; 3.228      ;
; 1.020  ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; -0.500       ; 2.470      ; 3.232      ;
; 1.020  ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; -0.500       ; 2.470      ; 3.232      ;
; 1.020  ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; -0.500       ; 2.470      ; 3.232      ;
; 1.504  ; Rx_R                   ; Rx_R                  ; FD[17]       ; FD[17]      ; 0.000        ; 0.080      ; 1.816      ;
; 2.058  ; RS232_R2:U2|Rx_B_Empty ; Rx_R                  ; FD[0]        ; FD[17]      ; -0.500       ; 0.306      ; 2.096      ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[0]'                                                                                     ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.727 ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.932      ; 3.688      ;
; -0.727 ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.932      ; 3.688      ;
; -0.678 ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.942      ; 3.747      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.254 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.936      ;
; -0.232 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.958      ;
; -0.232 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.958      ;
; -0.232 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.958      ;
; -0.232 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.958      ;
; -0.232 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.958      ;
; -0.232 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.707      ; 3.958      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.016 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.674      ;
; -0.001 ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.932      ; 3.914      ;
; -0.001 ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.932      ; 3.914      ;
; 0.004  ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.694      ;
; 0.004  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.694      ;
; 0.004  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.694      ;
; 0.004  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.694      ;
; 0.004  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.694      ;
; 0.004  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.707      ; 3.694      ;
; 0.077  ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.942      ; 4.002      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[15][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.714      ; 5.929      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[14][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.714      ; 5.929      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[13][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.933      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[15][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.932      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[14][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.932      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[11][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.933      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[16][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.932      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[18][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.932      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[13][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.932      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[12][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.932      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[13][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.933      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[4][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.932      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[14][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.932      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[11][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.933      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[13][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.714      ; 5.929      ;
; 1.722  ; LCMP_RESET ; LCM_com_data[12][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.714      ; 5.929      ;
; 1.723  ; LCMP_RESET ; LCM_INI[4]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.715      ; 5.931      ;
; 1.723  ; LCMP_RESET ; LCM_INI[3]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.715      ; 5.931      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[7][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.715      ; 5.931      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[10][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.706      ; 5.922      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[11][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.706      ; 5.922      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[14][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.706      ; 5.922      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[12][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.714      ; 5.930      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[5][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.714      ; 5.930      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[3][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.706      ; 5.922      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[9][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.715      ; 5.931      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[8][7]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.715      ; 5.931      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[10][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.927      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[5][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.714      ; 5.930      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[4][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.714      ; 5.930      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[6][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.927      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[5][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.927      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[4][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.927      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[8][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.934      ;
; 1.723  ; LCMP_RESET ; LCM_com_data[9][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.934      ;
; 1.724  ; LCMP_RESET ; LCM_INI[0]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.934      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[1][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.710      ; 5.927      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.710      ; 5.927      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[3][7]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.704      ; 5.921      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.928      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[13][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.928      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[14][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.934      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[3][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.934      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[3][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.928      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[8][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.928      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[12][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.928      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[7][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.934      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[3][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.717      ; 5.934      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[19][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.710      ; 5.927      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[7][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.704      ; 5.921      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[6][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.704      ; 5.921      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[19][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.710      ; 5.927      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[2][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.710      ; 5.927      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[9][4]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.704      ; 5.921      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[4][4]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.928      ;
; 1.724  ; LCMP_RESET ; LCM_com_data[5][4]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.711      ; 5.928      ;
; 1.725  ; LCMP_RESET ; LCMPok                         ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.936      ;
; 1.725  ; LCMP_RESET ; LN~_emulated                   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.936      ;
; 1.725  ; LCMP_RESET ; LCM_RESET                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.715      ; 5.933      ;
; 1.725  ; LCMP_RESET ; \LCM_P:SW                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.936      ;
; 1.725  ; LCMP_RESET ; LCM_INI[1]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.936      ;
; 1.725  ; LCMP_RESET ; LCM_INI[2]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.718      ; 5.936      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[7]'                                                                                              ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.568 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.830      ; 3.745      ;
; -0.568 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.830      ; 3.745      ;
; -0.226 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.830      ; 3.587      ;
; -0.226 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.830      ; 3.587      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.191 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.831      ; 4.123      ;
; -0.175 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.827      ; 4.135      ;
; -0.175 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.827      ; 4.135      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.833      ; 4.229      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.833      ; 4.229      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.833      ; 4.229      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.833      ; 4.229      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.833      ; 4.229      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.833      ; 4.229      ;
; -0.087 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.833      ; 4.229      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.125  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.831      ; 3.939      ;
; 0.140  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.827      ; 3.950      ;
; 0.140  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.827      ; 3.950      ;
; 0.191  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.833      ; 4.007      ;
; 0.191  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.833      ; 4.007      ;
; 0.191  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.833      ; 4.007      ;
; 0.191  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.833      ; 4.007      ;
; 0.191  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.833      ; 4.007      ;
; 0.191  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.833      ; 4.007      ;
; 0.191  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.833      ; 4.007      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'timer0:U5|FD[17]'                                                                  ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; -0.271 ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 3.253      ; 3.224      ;
; -0.271 ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 3.253      ; 3.224      ;
; -0.271 ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 3.253      ; 3.224      ;
; -0.271 ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 3.253      ; 3.224      ;
; -0.271 ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 3.253      ; 3.224      ;
; -0.271 ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 3.253      ; 3.224      ;
; 0.233  ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 3.253      ; 3.228      ;
; 0.233  ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 3.253      ; 3.228      ;
; 0.233  ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 3.253      ; 3.228      ;
; 0.233  ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 3.253      ; 3.228      ;
; 0.233  ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 3.253      ; 3.228      ;
; 0.233  ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 3.253      ; 3.228      ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'GCKP31'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.089 ; SResetP99 ; timer0:U5|FD[17] ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.089 ; SResetP99 ; timer0:U5|FD[16] ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.089 ; SResetP99 ; timer0:U5|FD[15] ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.089 ; SResetP99 ; timer0:U5|FD[14] ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.089 ; SResetP99 ; timer0:U5|FD[13] ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.089 ; SResetP99 ; timer0:U5|FD[12] ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.089 ; SResetP99 ; timer0:U5|FD[11] ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.089 ; SResetP99 ; timer0:U5|FD[10] ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.089 ; SResetP99 ; timer0:U5|FD[9]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.052      ; 3.215      ;
; -0.063 ; SResetP99 ; FD[20]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[19]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[18]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[17]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[16]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[22]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[21]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[30]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[29]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[28]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[27]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[26]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[25]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[24]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.063 ; SResetP99 ; FD[23]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.041      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[15]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[14]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[13]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[12]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[11]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[10]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[9]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[7]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[6]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[5]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[4]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[3]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[2]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[0]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.062 ; SResetP99 ; FD[1]            ; SResetP99    ; GCKP31      ; 0.000        ; 3.040      ; 3.230      ;
; -0.049 ; SResetP99 ; timer0:U5|FD[5]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.241      ;
; -0.049 ; SResetP99 ; timer0:U5|FD[4]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.241      ;
; -0.049 ; SResetP99 ; timer0:U5|FD[3]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.241      ;
; -0.049 ; SResetP99 ; timer0:U5|FD[2]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.241      ;
; -0.049 ; SResetP99 ; timer0:U5|FD[1]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.241      ;
; -0.049 ; SResetP99 ; timer0:U5|FD[8]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.241      ;
; -0.049 ; SResetP99 ; timer0:U5|FD[7]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.241      ;
; -0.049 ; SResetP99 ; timer0:U5|FD[6]  ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.241      ;
; -0.048 ; SResetP99 ; FD2[0]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.242      ;
; -0.048 ; SResetP99 ; WS2812BCLK       ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.242      ;
; -0.048 ; SResetP99 ; FD2[2]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.242      ;
; -0.048 ; SResetP99 ; FD2[1]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.242      ;
; -0.048 ; SResetP99 ; FD2[3]           ; SResetP99    ; GCKP31      ; 0.000        ; 3.038      ; 3.242      ;
; 0.101  ; SResetP99 ; FD[8]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.877      ; 3.230      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[17] ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[16] ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[15] ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[14] ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[13] ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[12] ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[11] ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[10] ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.421  ; SResetP99 ; timer0:U5|FD[9]  ; SResetP99    ; GCKP31      ; -0.500       ; 3.052      ; 3.225      ;
; 0.443  ; SResetP99 ; FD[20]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[19]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[18]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[17]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[16]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[15]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[14]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[13]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[12]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[11]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[10]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[9]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[7]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[6]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[5]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[4]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[3]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[2]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[0]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[1]            ; SResetP99    ; GCKP31      ; -0.500       ; 3.040      ; 3.235      ;
; 0.443  ; SResetP99 ; FD[22]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[21]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[30]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[29]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[28]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[27]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[26]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[25]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[24]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.443  ; SResetP99 ; FD[23]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.041      ; 3.236      ;
; 0.460  ; SResetP99 ; timer0:U5|FD[5]  ; SResetP99    ; GCKP31      ; -0.500       ; 3.038      ; 3.250      ;
; 0.460  ; SResetP99 ; timer0:U5|FD[4]  ; SResetP99    ; GCKP31      ; -0.500       ; 3.038      ; 3.250      ;
; 0.460  ; SResetP99 ; timer0:U5|FD[3]  ; SResetP99    ; GCKP31      ; -0.500       ; 3.038      ; 3.250      ;
; 0.460  ; SResetP99 ; timer0:U5|FD[2]  ; SResetP99    ; GCKP31      ; -0.500       ; 3.038      ; 3.250      ;
; 0.460  ; SResetP99 ; FD2[0]           ; SResetP99    ; GCKP31      ; -0.500       ; 3.038      ; 3.250      ;
; 0.460  ; SResetP99 ; timer0:U5|FD[1]  ; SResetP99    ; GCKP31      ; -0.500       ; 3.038      ; 3.250      ;
; 0.460  ; SResetP99 ; timer0:U5|FD[8]  ; SResetP99    ; GCKP31      ; -0.500       ; 3.038      ; 3.250      ;
; 0.460  ; SResetP99 ; timer0:U5|FD[7]  ; SResetP99    ; GCKP31      ; -0.500       ; 3.038      ; 3.250      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                        ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.077 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.662      ; 2.058      ;
; -0.077 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.662      ; 2.058      ;
; -0.077 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.662      ; 2.058      ;
; -0.035 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.620      ; 2.058      ;
; -0.035 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.620      ; 2.058      ;
; -0.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.263      ; 1.705      ;
; -0.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.263      ; 1.705      ;
; -0.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.263      ; 1.705      ;
; -0.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.263      ; 1.705      ;
; -0.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.263      ; 1.705      ;
; -0.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.263      ; 1.705      ;
; 0.376  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.662      ; 2.011      ;
; 0.376  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.662      ; 2.011      ;
; 0.376  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.662      ; 2.011      ;
; 0.418  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.620      ; 2.011      ;
; 0.418  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.620      ; 2.011      ;
; 0.467  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.263      ; 1.703      ;
; 0.467  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.263      ; 1.703      ;
; 0.467  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.263      ; 1.703      ;
; 0.467  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.263      ; 1.703      ;
; 0.467  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.263      ; 1.703      ;
; 0.467  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.263      ; 1.703      ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.014 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 1.643      ; 2.130      ;
; 0.014 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 1.643      ; 2.130      ;
; 0.598 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 1.643      ; 2.214      ;
; 0.598 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 1.643      ; 2.214      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'RS232_T1:U1|Tx_f'                                                                   ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; 0.071 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.356      ;
; 0.071 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.356      ;
; 0.071 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.356      ;
; 0.071 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.356      ;
; 0.071 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.802      ; 4.356      ;
; 0.282 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.067      ;
; 0.282 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.067      ;
; 0.282 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.067      ;
; 0.282 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.067      ;
; 0.282 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.802      ; 4.067      ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'WS2812BCLK'                                                                                 ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.344 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.641      ; 3.227      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
; 0.849 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.641      ; 3.232      ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'TX_W'                                                                                           ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.700 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.000        ; 1.220      ; 2.393      ;
; 1.142 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; -0.500       ; 1.220      ; 2.335      ;
; 4.126 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.407     ; 1.941      ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[2]'                                                                                       ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 0.903 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.342      ; 1.477      ;
; 1.407 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.343      ; 1.982      ;
; 1.407 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.343      ; 1.982      ;
; 1.407 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.343      ; 1.982      ;
; 1.407 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.343      ; 1.982      ;
; 1.407 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.343      ; 1.982      ;
; 1.407 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.343      ; 1.982      ;
; 1.407 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.343      ; 1.982      ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[4]'                                                                                          ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.305 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 1.494      ;
; 1.305 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; -0.043     ; 1.494      ;
; 1.706 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; -0.042     ; 1.896      ;
; 1.706 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; -0.042     ; 1.896      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                               ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                      ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 1.432 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.956      ;
; 1.432 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.956      ;
; 1.432 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.956      ;
; 1.432 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.956      ;
; 1.432 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.956      ;
; 1.432 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.956      ;
; 1.469 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.296      ; 1.997      ;
; 1.469 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.296      ; 1.997      ;
; 1.469 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.296      ; 1.997      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.490 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.297      ; 2.019      ;
; 1.516 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.298      ; 2.046      ;
; 1.516 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.298      ; 2.046      ;
; 1.516 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.298      ; 2.046      ;
; 1.516 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.298      ; 2.046      ;
; 1.665 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.295      ; 2.192      ;
; 1.665 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.295      ; 2.192      ;
; 1.665 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.295      ; 2.192      ;
; 1.665 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.295      ; 2.192      ;
; 1.665 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.295      ; 2.192      ;
; 1.799 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.295      ; 2.326      ;
; 1.807 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.295      ; 2.334      ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                     ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.332      ; 2.027      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.332      ; 2.027      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|ks      ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.332      ; 2.027      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.332      ; 2.027      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.332      ; 2.027      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kok     ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.332      ; 2.027      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.332      ; 2.027      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.332      ; 2.027      ;
; 1.516 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.826      ;
; 1.516 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.826      ;
; 1.516 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.826      ;
; 1.516 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.826      ;
; 1.516 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.826      ;
; 1.516 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.826      ;
; 1.516 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.826      ;
; 1.516 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.078      ; 1.826      ;
; 1.638 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.331      ; 2.201      ;
; 1.638 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.331      ; 2.201      ;
; 1.638 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.331      ; 2.201      ;
; 1.638 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.331      ; 2.201      ;
; 1.739 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 2.048      ;
; 1.739 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 2.048      ;
; 1.739 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 2.048      ;
; 1.739 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.077      ; 2.048      ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 1.556 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.053      ; 1.821      ;
; 1.556 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.053      ; 1.821      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[5]'                                                                                  ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[14] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[11] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[13] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[20] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[12] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[21] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[18] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[19] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[17] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[15] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.605 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[16] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 1.692      ;
; 1.935 ; DHT11_RESET ; Dht11_Driver:U3|ss[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.022      ;
; 1.935 ; DHT11_RESET ; Dht11_Driver:U3|ss[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.022      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[7]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[0]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[6]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[8]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[9]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[10] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[5]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[2]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[1]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[4]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.952 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[3]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.039      ;
; 1.965 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_ok    ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.052      ;
; 1.965 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[0] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.052      ;
; 1.965 ; DHT11_RESET ; Dht11_Driver:U3|S_B         ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.052      ;
; 1.965 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[2] ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.052      ;
; 1.965 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_S     ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.052      ;
; 1.977 ; DHT11_RESET ; Dht11_Driver:U3|dp[2]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.064      ;
; 1.977 ; DHT11_RESET ; Dht11_Driver:U3|d8[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.064      ;
; 1.977 ; DHT11_RESET ; Dht11_Driver:U3|d8[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.064      ;
; 1.977 ; DHT11_RESET ; Dht11_Driver:U3|d8[2]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.064      ;
; 1.977 ; DHT11_RESET ; Dht11_Driver:U3|isdata[0]   ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.064      ;
; 2.227 ; DHT11_RESET ; Dht11_Driver:U3|dp[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.132     ; 2.327      ;
; 2.227 ; DHT11_RESET ; Dht11_Driver:U3|dp[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.132     ; 2.327      ;
; 2.262 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[0]    ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.349      ;
; 2.262 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[1]    ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.349      ;
; 2.262 ; DHT11_RESET ; Dht11_Driver:U3|isdata[1]   ; FD[17]       ; FD[5]       ; 0.000        ; -0.145     ; 2.349      ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'loadck'                                                                                                          ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.727 ; WS2812B_Driver:WS2812BN|reload1  ; WS2812B_Driver:WS2812BN|reload1 ; loadck       ; loadck      ; 0.000        ; 0.080      ; 2.019      ;
; 2.446 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 0.000        ; 1.535      ; 4.213      ;
; 2.813 ; WS2812B_Driver:WS2812BN|load_clr ; WS2812B_Driver:WS2812BN|reload1 ; WS2812BCLK   ; loadck      ; 0.000        ; -0.977     ; 2.058      ;
; 2.893 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; -0.500       ; 1.535      ; 4.160      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[30]'                                                             ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 2.973 ; S0S[2]    ; autoMM[0] ; FD[19]       ; FD[30]      ; 0.000        ; -1.718     ; 1.477      ;
; 2.973 ; S0S[2]    ; autoMM[2] ; FD[19]       ; FD[30]      ; 0.000        ; -1.718     ; 1.477      ;
; 2.973 ; S0S[2]    ; autoMM[1] ; FD[19]       ; FD[30]      ; 0.000        ; -1.718     ; 1.477      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                          ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock                          ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; 3.931 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.133     ; 3.010      ;
; 3.931 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.133     ; 3.010      ;
; 3.931 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.133     ; 3.010      ;
; 5.475 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -2.800     ; 2.897      ;
; 5.475 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -2.800     ; 2.897      ;
; 5.475 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -2.800     ; 2.897      ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GCKP31'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GCKP31 ; Rise       ; GCKP31                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD2[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD2[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD2[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD2[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[10]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[11]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[12]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[13]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[14]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[15]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[16]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[17]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[18]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[19]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[20]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[21]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[22]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[23]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[24]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[25]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[26]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[27]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[28]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[29]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[30]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[3]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[5]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[6]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[7]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[8]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[9]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; WS2812BCLK                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[10]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[11]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[12]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[13]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[14]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[15]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[16]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[17]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[8]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[9]                       ;
; 0.225  ; 0.413        ; 0.188          ; Low Pulse Width  ; GCKP31 ; Rise       ; FD[8]                                 ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[0]        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[1]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]  ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[10]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[11]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[12]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[13]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[14]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[15]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]       ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[1]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[2]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[3]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[4]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[5]        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SResetP99'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SResetP99 ; Rise       ; SResetP99                       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|inclk[0] ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~input|o               ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|outclk   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[0]~latch|datac               ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[1]~latch|datac               ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[2]~latch|datac               ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[0]~latch                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[1]~latch                     ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[2]~latch                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~input|i               ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[0]~latch                     ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[1]~latch                     ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[2]~latch                     ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[0]~latch|datac               ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[1]~latch|datac               ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[2]~latch|datac               ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|outclk   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|inclk[0] ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCMPok                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][3]~_emulated  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'                                                     ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CMDn[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CMDn[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; DHT11_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCD_refresh           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_LR_dir            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_shiftN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_shiftN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_shiftN[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_dir0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_dir1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_s               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_sch             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MM[0]~_emulated       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MM[1]~_emulated       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MM[2]~_emulated       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; PCswx[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; PCswx[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; PCswx[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; RGB16x16Reset         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; ROTATEreset           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; Rx_R                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S_RESET_T             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; SpeedS                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; TX_W                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; WS2812BPReset         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[0]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[10]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[11]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[12]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[13]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[14]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[15]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[1]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[2]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[3]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[4]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[5]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[6]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[7]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[8]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[9]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; loadck                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; sound1on              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; sound2~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]              ;
; 0.041  ; 0.261        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_N[0]      ;
; 0.041  ; 0.261        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_N[5]      ;
; 0.041  ; 0.261        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_N[6]      ;
; 0.041  ; 0.261        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_shiftN[0] ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[5]'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_S     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_ok    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|S_B         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|bit01       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|isdata[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|isdata[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|ss[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|ss[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|tryDelay[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|tryDelay[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|tryNN[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|tryNN[1]    ;
; 0.186  ; 0.406        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][3]    ;
; 0.186  ; 0.406        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][5]    ;
; 0.186  ; 0.406        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][6]    ;
; 0.186  ; 0.406        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][7]    ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[0]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]     ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10]    ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11]    ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12]    ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13]    ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14]    ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15]    ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]     ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]     ;
; 0.099  ; 0.319        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[4]            ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[10] ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[2]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[8]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[9]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[0]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[10] ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[11] ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[1]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[2]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[3]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[4]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[5]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[6]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[7]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[8]  ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[9]  ;
; 0.186  ; 0.406        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[11] ;
; 0.186  ; 0.406        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[1]  ;
; 0.186  ; 0.406        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[3]  ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[0]  ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CLK     ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[0]            ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[1]            ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[2]            ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[3]            ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[4]            ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[4]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[5]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[6]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[7]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CS      ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ok      ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[0] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[1] ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[0]  ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[4]  ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[5]  ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[6]  ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[7]  ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CLK     ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CS      ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ok      ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[0] ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[1] ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[0]            ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[1]            ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[2]            ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[3]            ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[4]            ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[10] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[11] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[1]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[2]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[3]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[8]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[9]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[0]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[10] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[11] ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[1]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[2]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[3]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[4]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[5]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[6]  ;
; 0.403  ; 0.591        ; 0.188          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[7]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.400  ; 0.588        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.401  ; 0.589        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'timer0:U5|FD[5]'                                                         ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]~clkctrl|outclk   ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|S_1|clk                ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[0]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[10]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[12]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[13]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[14]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[15]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[16]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[18]|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[1]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[2]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[3]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[4]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[5]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[6]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[7]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[8]|clk              ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[11]|clk             ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[17]|clk             ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]|q                ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[11]|clk             ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[17]|clk             ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[9]|clk              ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|S_1|clk                ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[0]|clk              ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[10]|clk             ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[12]|clk             ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[13]|clk             ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[14]|clk             ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[15]|clk             ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[16]|clk             ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[18]|clk             ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[1]|clk              ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[2]|clk              ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[3]|clk              ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[4]|clk              ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[19]'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M0S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M0S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M0S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M1S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M1S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M1S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M2S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M2S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M2S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S0S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S0S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S0S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S1S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S1S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S1S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S2S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S2S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M1S[0]                  ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M1S[1]                  ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M1S[2]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M0S[0]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M0S[1]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M0S[2]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M2S[0]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M2S[1]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; M2S[2]                  ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S1S[0]                  ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S1S[1]                  ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S1S[2]                  ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S2S[0]                  ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S2S[1]                  ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S0S[0]                  ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S0S[1]                  ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; FD[19] ; Rise       ; S0S[2]                  ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[0]                  ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[1]                  ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[2]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[0]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[1]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[2]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[0]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[1]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[2]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[0]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[1]                  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[0]                  ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[1]                  ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[2]                  ;
; 0.325  ; 0.513        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[0]                  ;
; 0.325  ; 0.513        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[1]                  ;
; 0.325  ; 0.513        ; 0.188          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[2]                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[0]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[1]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[2]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[0]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[1]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[2]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[0]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[1]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[2]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[0]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[1]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[2]|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]~clkctrl|outclk   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[0]|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[1]|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[2]|clk              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[0]|clk              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[1]|clk              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[0]|clk              ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[1]|clk              ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[2]|clk              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]~clkctrl|inclk[0] ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]~clkctrl|outclk   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[0]|clk              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[1]|clk              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[2]|clk              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[0]|clk              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[1]|clk              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[2]|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[0]|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[1]|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[2]|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[0]|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[1]|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[2]|clk              ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[0]|clk              ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[1]|clk              ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[2]|clk              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'                                                        ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[2]'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[10]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[11]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[12]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[13]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[14]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[15]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[16]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[6]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[8]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[9]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[0]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[1]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[2]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[3]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[4]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[5]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[7]|clk           ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]~clkctrl|inclk[0]           ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]~clkctrl|outclk             ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; 0.433  ; 0.621        ; 0.188          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]|q                          ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]~clkctrl|inclk[0]           ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]~clkctrl|outclk             ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[0]|clk           ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[1]|clk           ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[2]|clk           ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[3]|clk           ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[4]|clk           ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[5]|clk           ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[7]|clk           ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[10]|clk          ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[11]|clk          ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[12]|clk          ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[13]|clk          ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[14]|clk          ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[15]|clk          ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[16]|clk          ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[6]|clk           ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[8]|clk           ;
; 0.573  ; 0.573        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[9]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'timer0:U5|S_1'                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[0]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[1]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[2]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[3]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[4]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[0]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[1]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[2]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[3]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[4]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[5]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[0]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[1]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[2]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[3]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[4]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[5]|clk             ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1|q                ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|outclk   ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[0]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[1]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[2]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[3]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[4]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[0]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[1]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[2]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[3]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[4]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[5]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[0]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[1]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[2]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[3]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[4]|clk             ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[5]|clk             ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; 0.144  ; 0.364        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[0]|clk                      ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[1]|clk                      ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[0]|clk                     ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[1]|clk                     ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[2]|clk                     ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[3]|clk                     ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kok|clk                       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ks|clk                        ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[0]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[1]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[2]|clk                   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[3]|clk                   ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|inclk[0]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|outclk         ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[0]|clk                    ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[1]|clk                    ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[2]|clk                    ;
; 0.441  ; 0.629        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; 0.441  ; 0.629        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; 0.441  ; 0.629        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]|q                      ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[0]|clk                    ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[1]|clk                    ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[2]|clk                    ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|inclk[0]       ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|outclk         ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[0]|clk                      ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[1]|clk                      ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[0]|clk                   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[1]|clk                   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[2]|clk                   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[3]|clk                   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[0]|clk                     ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[1]|clk                     ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[2]|clk                     ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[3]|clk                     ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kok|clk                       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ks|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'WS2812BCLK'                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|inclk[0]             ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|outclk               ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[1]|clk                  ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[2]|clk                  ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[0]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[1]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[2]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[3]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[4]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[15]|clk            ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[23]|clk            ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[7]|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|bitn[0]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|bitn[1]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|emitter|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|load_clr|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK|q                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK|q                            ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|inclk[0]             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|outclk               ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[1]|clk                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[2]|clk                  ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[0]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[1]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[2]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[3]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[4]|clk                   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[15]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[23]|clk            ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[7]|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|bitn[0]|clk                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|bitn[1]|clk                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|emitter|clk                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|load_clr|clk                   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'timer0:U5|FD[17]'                                                          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; 0.390  ; 0.578        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[0]|clk               ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[1]|clk               ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[2]|clk               ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[0]|clk               ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[1]|clk               ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[2]|clk               ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scanP[0]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scanP[1]|clk            ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[0]|clk             ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[1]|clk             ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[2]|clk             ;
; 0.469  ; 0.469        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[3]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]|q                ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|outclk   ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scanP[0]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scanP[1]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[0]|clk             ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[1]|clk             ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[2]|clk             ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[3]|clk             ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[0]|clk               ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[1]|clk               ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[2]|clk               ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[0]|clk               ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[1]|clk               ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[2]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; 0.378  ; 0.566        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[1]|clk                                                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[2]|clk                                                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[3]|clk                                                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[4]|clk                                                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[1]~_emulated|clk                                    ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[3]~_emulated|clk                                    ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[0]~_emulated|clk                                    ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[2]~_emulated|clk                                    ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_CLK|clk                                                 ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_Sendok|clk                                              ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[0]|clk                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|FD[2]|q                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|FD[2]|q                                                          ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_CLK|clk                                                 ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_Sendok|clk                                              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[0]|clk                                                      ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[0]~_emulated|clk                                    ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[2]~_emulated|clk                                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[1]|clk                                                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[2]|clk                                                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[3]|clk                                                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[4]|clk                                                      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[1]~_emulated|clk                                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[3]~_emulated|clk                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'TX_W'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'loadck'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[15]|clk            ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[23]|clk            ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[7]|clk             ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|reload1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; loadck|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; loadck|q                                ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|reload1|clk                    ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[15]|clk            ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[23]|clk            ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[7]|clk             ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[30]'                                             ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[30] ; Rise       ; autoMM[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[30] ; Rise       ; autoMM[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[0]     ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[1]     ;
; 0.185  ; 0.405        ; 0.220          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[0]     ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[1]     ;
; 0.404  ; 0.592        ; 0.188          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[0]|clk ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[1]|clk ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; FD[30]|q      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; FD[30]|q      ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[0]|clk ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[1]|clk ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[2]|clk ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; 0.277  ; 0.465        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; 0.313  ; 0.533        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[0]|clk                         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[1]|clk                         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|APic[2]|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|APic[2]|q                          ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[0]|clk                         ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[1]|clk                         ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[2]|clk                         ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.160  ; 0.380        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; 0.160  ; 0.380        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; 0.160  ; 0.380        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.428  ; 0.616        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; 0.428  ; 0.616        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; 0.428  ; 0.616        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[0]|clk                         ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[1]|clk                         ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|FD[16]|q                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|FD[16]|q                            ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[0]|clk                         ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[1]|clk                         ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[2]|clk                         ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.213  ; 0.433        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; 0.213  ; 0.433        ; 0.220          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; 0.377  ; 0.565        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; 0.377  ; 0.565        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[2]|clk                         ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[0]|clk                         ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|FD[8]|q                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|FD[8]|q                             ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[0]|clk                         ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[1]|clk                         ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[2]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'                                                         ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------+
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]        ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]        ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]        ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]       ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]       ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[11][1]       ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[11][3]       ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]       ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][5]       ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[11][2]       ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[12][7]       ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]        ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]        ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]        ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]        ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]        ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][4]        ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][3]       ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][4]        ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]        ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]        ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][3]        ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch  ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][3]~latch   ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][3]~latch  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][6]~latch  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][4]~latch  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][6]~latch  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][0]~latch   ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][6]~latch   ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][2]~latch   ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][7]~latch   ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[6][6]~latch   ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][7]~latch   ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][4]~latch   ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][2]~latch  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][2]~latch  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][7]~latch  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][5]~latch  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch   ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][5]~latch   ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][5]~latch  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][6]~latch   ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][0]~latch  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][7]~latch  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][0]~latch  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][1]~latch  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[4][6]~latch   ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][6]~latch   ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[15][7]~latch  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][5]~latch  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][6]~latch  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][1]~latch  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][7]~latch  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][7]~latch  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][5]~latch   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][1]~latch   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][5]~latch   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[6][3]~latch   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][4]~latch   ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datab  ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][6]~latch  ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][3]~latch  ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][7]~latch  ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[19][7]~latch  ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][2]~latch   ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][2]~latch   ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][3]~latch   ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][0]~latch   ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]       ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][4]~latch  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[15][3]~latch  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][4]~latch  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[18][3]~latch  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[20][5]~latch  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][0]~latch   ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[4][0]~latch   ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[7][7]~latch   ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]       ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]        ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][4]~latch  ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][4]~latch  ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][4]~latch  ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][4]~latch  ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[6][2]~latch   ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][2]       ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datad  ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datac  ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad  ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch  ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][1]~latch   ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][1]       ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datad ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datad ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]        ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datac ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'                                                                   ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[2]~latch|dataa                                  ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[0]~latch|dataa                                  ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[1]~latch|datac                                  ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[3]~latch|datac                                  ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|DM13A_RESET|q                                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|DM13A_RESET|q                                                ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[3]~latch|datac                                  ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[1]~latch|datac                                  ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[0]~latch|dataa                                  ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[2]~latch|dataa                                  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'S_RESET_T'                                                      ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|dataa    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|dataa    ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; BT_TX      ; FD[0]                                  ; 1.922 ; 2.065 ; Fall       ; FD[0]                                  ;
; USB_TX     ; FD[0]                                  ; 2.108 ; 2.290 ; Fall       ; FD[0]                                  ;
; dip15P57   ; FD[0]                                  ; 3.138 ; 3.415 ; Fall       ; FD[0]                                  ;
; SResetP99  ; FD[17]                                 ; 4.005 ; 4.026 ; Rise       ; FD[17]                                 ;
; dip16P56   ; FD[17]                                 ; 2.974 ; 3.167 ; Rise       ; FD[17]                                 ;
; MCP3202_Do ; FD[4]                                  ; 4.186 ; 4.310 ; Rise       ; FD[4]                                  ;
; DHT11_D_io ; FD[5]                                  ; 5.935 ; 6.339 ; Rise       ; FD[5]                                  ;
; DB_io[*]   ; FD[7]                                  ; 2.119 ; 2.427 ; Rise       ; FD[7]                                  ;
;  DB_io[3]  ; FD[7]                                  ; 2.119 ; 2.427 ; Rise       ; FD[7]                                  ;
; keyi[*]    ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.925 ; 4.888 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.925 ; 4.888 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.550 ; 4.496 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.429 ; 4.425 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.631 ; 4.633 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
; BPi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 4.705 ; 5.004 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; PBi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 3.645 ; 3.891 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ;
; APi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 4.426 ; 4.650 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ;
; SResetP99  ; TX_W                                   ; 6.569 ; 6.612 ; Rise       ; TX_W                                   ;
; SResetP99  ; WS2812BCLK                             ; 1.404 ; 1.336 ; Rise       ; WS2812BCLK                             ;
; SResetP99  ; loadck                                 ; 2.869 ; 2.821 ; Rise       ; loadck                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; BT_TX      ; FD[0]                                  ; -0.699 ; -0.868 ; Fall       ; FD[0]                                  ;
; USB_TX     ; FD[0]                                  ; -0.875 ; -1.083 ; Fall       ; FD[0]                                  ;
; dip15P57   ; FD[0]                                  ; -1.805 ; -2.048 ; Fall       ; FD[0]                                  ;
; SResetP99  ; FD[17]                                 ; -0.408 ; -0.162 ; Rise       ; FD[17]                                 ;
; dip16P56   ; FD[17]                                 ; -2.332 ; -2.526 ; Rise       ; FD[17]                                 ;
; MCP3202_Do ; FD[4]                                  ; -1.044 ; -1.312 ; Rise       ; FD[4]                                  ;
; DHT11_D_io ; FD[5]                                  ; -1.641 ; -1.867 ; Rise       ; FD[5]                                  ;
; DB_io[*]   ; FD[7]                                  ; -1.497 ; -1.788 ; Rise       ; FD[7]                                  ;
;  DB_io[3]  ; FD[7]                                  ; -1.497 ; -1.788 ; Rise       ; FD[7]                                  ;
; keyi[*]    ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.969 ; -1.159 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -1.444 ; -1.604 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -1.085 ; -1.226 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.969 ; -1.159 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -1.164 ; -1.358 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
; BPi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; -4.109 ; -4.406 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; PBi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; -3.116 ; -3.342 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ;
; APi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; -3.901 ; -4.103 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ;
; SResetP99  ; TX_W                                   ; -3.331 ; -3.259 ; Rise       ; TX_W                                   ;
; SResetP99  ; WS2812BCLK                             ; -1.099 ; -1.033 ; Rise       ; WS2812BCLK                             ;
; SResetP99  ; loadck                                 ; -2.511 ; -2.448 ; Rise       ; loadck                                 ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; DB_io[*]       ; FD[0]                                      ; 12.214 ; 11.673 ; Rise       ; FD[0]                                      ;
;  DB_io[0]      ; FD[0]                                      ; 10.842 ; 10.608 ; Rise       ; FD[0]                                      ;
;  DB_io[1]      ; FD[0]                                      ; 9.461  ; 9.280  ; Rise       ; FD[0]                                      ;
;  DB_io[2]      ; FD[0]                                      ; 10.442 ; 10.230 ; Rise       ; FD[0]                                      ;
;  DB_io[3]      ; FD[0]                                      ; 12.214 ; 11.673 ; Rise       ; FD[0]                                      ;
; RSo            ; FD[0]                                      ; 8.845  ; 8.675  ; Rise       ; FD[0]                                      ;
; DHT11_D_io     ; FD[17]                                     ; 10.106 ; 10.035 ; Rise       ; FD[17]                                     ;
; MG90S_o0       ; FD[17]                                     ; 60.286 ; 59.666 ; Rise       ; FD[17]                                     ;
; MG90S_o1       ; FD[17]                                     ; 69.929 ; 69.279 ; Rise       ; FD[17]                                     ;
; led16[*]       ; FD[17]                                     ; 11.168 ; 11.432 ; Rise       ; FD[17]                                     ;
;  led16[0]      ; FD[17]                                     ; 9.121  ; 9.450  ; Rise       ; FD[17]                                     ;
;  led16[1]      ; FD[17]                                     ; 8.973  ; 9.183  ; Rise       ; FD[17]                                     ;
;  led16[2]      ; FD[17]                                     ; 8.786  ; 9.015  ; Rise       ; FD[17]                                     ;
;  led16[3]      ; FD[17]                                     ; 8.880  ; 9.029  ; Rise       ; FD[17]                                     ;
;  led16[4]      ; FD[17]                                     ; 8.677  ; 8.791  ; Rise       ; FD[17]                                     ;
;  led16[5]      ; FD[17]                                     ; 8.765  ; 8.988  ; Rise       ; FD[17]                                     ;
;  led16[6]      ; FD[17]                                     ; 8.670  ; 8.857  ; Rise       ; FD[17]                                     ;
;  led16[7]      ; FD[17]                                     ; 9.090  ; 9.366  ; Rise       ; FD[17]                                     ;
;  led16[8]      ; FD[17]                                     ; 9.125  ; 9.258  ; Rise       ; FD[17]                                     ;
;  led16[9]      ; FD[17]                                     ; 10.673 ; 10.698 ; Rise       ; FD[17]                                     ;
;  led16[10]     ; FD[17]                                     ; 9.209  ; 9.472  ; Rise       ; FD[17]                                     ;
;  led16[11]     ; FD[17]                                     ; 9.272  ; 9.601  ; Rise       ; FD[17]                                     ;
;  led16[12]     ; FD[17]                                     ; 9.350  ; 9.692  ; Rise       ; FD[17]                                     ;
;  led16[13]     ; FD[17]                                     ; 9.400  ; 9.730  ; Rise       ; FD[17]                                     ;
;  led16[14]     ; FD[17]                                     ; 9.646  ; 10.031 ; Rise       ; FD[17]                                     ;
;  led16[15]     ; FD[17]                                     ; 11.168 ; 11.432 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[17]                                     ; 17.966 ; 17.464 ; Rise       ; FD[17]                                     ;
; sound2         ; FD[17]                                     ; 10.333 ; 9.899  ; Rise       ; FD[17]                                     ;
; sound1         ; FD[19]                                     ; 18.961 ; 18.459 ; Rise       ; FD[19]                                     ;
; MG90S_o0       ; FD[2]                                      ; 13.374 ; 12.970 ; Rise       ; FD[2]                                      ;
; MG90S_o1       ; FD[2]                                      ; 13.812 ; 13.515 ; Rise       ; FD[2]                                      ;
; sound1         ; FD[30]                                     ; 14.345 ; 13.843 ; Rise       ; FD[30]                                     ;
; MCP3202_CLK    ; FD[4]                                      ; 10.314 ; 10.206 ; Rise       ; FD[4]                                      ;
; MCP3202_CS     ; FD[4]                                      ; 8.680  ; 8.912  ; Rise       ; FD[4]                                      ;
; DHT11_D_io     ; FD[5]                                      ; 8.795  ; 8.723  ; Rise       ; FD[5]                                      ;
; DB_io[*]       ; FD[7]                                      ; 10.313 ; 10.072 ; Rise       ; FD[7]                                      ;
;  DB_io[0]      ; FD[7]                                      ; 10.072 ; 10.072 ; Rise       ; FD[7]                                      ;
;  DB_io[1]      ; FD[7]                                      ; 10.072 ; 10.072 ; Rise       ; FD[7]                                      ;
;  DB_io[2]      ; FD[7]                                      ; 10.257 ; 10.072 ; Rise       ; FD[7]                                      ;
;  DB_io[3]      ; FD[7]                                      ; 10.313 ; 10.072 ; Rise       ; FD[7]                                      ;
; Eo             ; FD[7]                                      ; 8.876  ; 8.669  ; Rise       ; FD[7]                                      ;
; RSo            ; FD[7]                                      ; 8.368  ; 8.269  ; Rise       ; FD[7]                                      ;
; RWo            ; FD[7]                                      ; 9.992  ; 9.949  ; Rise       ; FD[7]                                      ;
; sound1         ; GCKP31                                     ; 11.535 ; 11.055 ; Rise       ; GCKP31                                     ;
; keyo[*]        ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 9.851  ; 9.899  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[0]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.936  ; 8.739  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[1]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.712  ; 8.933  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[2]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 9.851  ; 9.899  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[3]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.385  ; 8.538  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; sound1         ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 17.859 ; 17.357 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; DB_io[*]       ; LCM_RESET                                  ; 10.766 ; 10.548 ; Rise       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 10.766 ; 10.548 ; Rise       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 9.090  ; 8.906  ; Rise       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 9.734  ; 9.434  ; Rise       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 10.720 ; 10.328 ; Rise       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 8.288  ; 8.202  ; Rise       ; LCM_RESET                                  ;
; DB_io[*]       ; LCM_RESET                                  ; 9.149  ; 8.735  ; Fall       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 6.997  ; 6.822  ; Fall       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 6.533  ; 6.338  ; Fall       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 9.095  ; 8.735  ; Fall       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 9.149  ; 8.697  ; Fall       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 7.185  ; 7.118  ; Fall       ; LCM_RESET                                  ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 10.124 ; 9.911  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 13.548 ; 13.350 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 11.706 ; 11.543 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 9.413  ; 9.200  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 12.812 ; 12.614 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 10.995 ; 10.832 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ALEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.753  ; 8.486  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13AOEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.550  ; 8.805  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 15.821 ; 15.608 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 17.340 ; 17.142 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 17.202 ; 17.039 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; Scan_DCBAo[*]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.961  ; 9.975  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.961  ; 9.975  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.097  ; 7.962  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.356  ; 8.179  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.110  ; 7.970  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ACLKo      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 6.217  ; 5.971  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 11.377 ; 11.164 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 14.915 ; 14.717 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 12.959 ; 12.796 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; sound1         ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 16.424 ; 15.922 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ;
; BT_RX          ; RS232_T1:U1|Tx_f                           ; 9.684  ; 10.136 ; Rise       ; RS232_T1:U1|Tx_f                           ;
; USB_RX         ; RS232_T1:U1|Tx_f                           ; 9.132  ; 9.470  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; sound1         ; SResetP99                                  ; 14.629 ; 14.127 ; Rise       ; SResetP99                                  ;
; sound1         ; SResetP99                                  ; 14.057 ; 13.555 ; Fall       ; SResetP99                                  ;
; WS2812Bout     ; WS2812BCLK                                 ; 8.710  ; 8.623  ; Rise       ; WS2812BCLK                                 ;
; D7data[*]      ; timer0:U5|FD[17]                           ; 10.642 ; 10.474 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[0]     ; timer0:U5|FD[17]                           ; 10.162 ; 9.982  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[1]     ; timer0:U5|FD[17]                           ; 10.642 ; 10.427 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[2]     ; timer0:U5|FD[17]                           ; 10.506 ; 10.411 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[3]     ; timer0:U5|FD[17]                           ; 10.242 ; 10.084 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[4]     ; timer0:U5|FD[17]                           ; 10.258 ; 10.069 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[5]     ; timer0:U5|FD[17]                           ; 10.625 ; 10.367 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[6]     ; timer0:U5|FD[17]                           ; 10.375 ; 10.474 ; Rise       ; timer0:U5|FD[17]                           ;
; scan[*]        ; timer0:U5|FD[17]                           ; 9.086  ; 9.140  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[0]       ; timer0:U5|FD[17]                           ; 9.086  ; 9.140  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[1]       ; timer0:U5|FD[17]                           ; 7.287  ; 7.413  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[2]       ; timer0:U5|FD[17]                           ; 7.274  ; 7.379  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[3]       ; timer0:U5|FD[17]                           ; 6.891  ; 6.978  ; Rise       ; timer0:U5|FD[17]                           ;
; D7data[*]      ; timer0:U5|S_1                              ; 20.016 ; 19.962 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[0]     ; timer0:U5|S_1                              ; 19.517 ; 19.338 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[1]     ; timer0:U5|S_1                              ; 20.016 ; 19.834 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[2]     ; timer0:U5|S_1                              ; 19.999 ; 19.693 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[3]     ; timer0:U5|S_1                              ; 19.596 ; 19.439 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[4]     ; timer0:U5|S_1                              ; 19.612 ; 19.458 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[5]     ; timer0:U5|S_1                              ; 19.981 ; 19.664 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[6]     ; timer0:U5|S_1                              ; 19.778 ; 19.962 ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ; 5.589  ;        ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ;        ; 5.365  ; Fall       ; timer0:U5|S_1                              ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; DB_io[*]       ; FD[0]                                      ; 9.170  ; 8.993  ; Rise       ; FD[0]                                      ;
;  DB_io[0]      ; FD[0]                                      ; 10.410 ; 10.170 ; Rise       ; FD[0]                                      ;
;  DB_io[1]      ; FD[0]                                      ; 9.170  ; 8.993  ; Rise       ; FD[0]                                      ;
;  DB_io[2]      ; FD[0]                                      ; 10.048 ; 9.819  ; Rise       ; FD[0]                                      ;
;  DB_io[3]      ; FD[0]                                      ; 11.749 ; 11.204 ; Rise       ; FD[0]                                      ;
; RSo            ; FD[0]                                      ; 8.580  ; 8.413  ; Rise       ; FD[0]                                      ;
; DHT11_D_io     ; FD[17]                                     ; 9.746  ; 9.695  ; Rise       ; FD[17]                                     ;
; MG90S_o0       ; FD[17]                                     ; 11.975 ; 11.603 ; Rise       ; FD[17]                                     ;
; MG90S_o1       ; FD[17]                                     ; 12.138 ; 11.587 ; Rise       ; FD[17]                                     ;
; led16[*]       ; FD[17]                                     ; 8.409  ; 8.528  ; Rise       ; FD[17]                                     ;
;  led16[0]      ; FD[17]                                     ; 8.842  ; 9.161  ; Rise       ; FD[17]                                     ;
;  led16[1]      ; FD[17]                                     ; 8.700  ; 8.904  ; Rise       ; FD[17]                                     ;
;  led16[2]      ; FD[17]                                     ; 8.520  ; 8.743  ; Rise       ; FD[17]                                     ;
;  led16[3]      ; FD[17]                                     ; 8.611  ; 8.756  ; Rise       ; FD[17]                                     ;
;  led16[4]      ; FD[17]                                     ; 8.415  ; 8.528  ; Rise       ; FD[17]                                     ;
;  led16[5]      ; FD[17]                                     ; 8.500  ; 8.717  ; Rise       ; FD[17]                                     ;
;  led16[6]      ; FD[17]                                     ; 8.409  ; 8.592  ; Rise       ; FD[17]                                     ;
;  led16[7]      ; FD[17]                                     ; 8.812  ; 9.080  ; Rise       ; FD[17]                                     ;
;  led16[8]      ; FD[17]                                     ; 8.845  ; 8.976  ; Rise       ; FD[17]                                     ;
;  led16[9]      ; FD[17]                                     ; 10.396 ; 10.417 ; Rise       ; FD[17]                                     ;
;  led16[10]     ; FD[17]                                     ; 8.927  ; 9.183  ; Rise       ; FD[17]                                     ;
;  led16[11]     ; FD[17]                                     ; 8.988  ; 9.306  ; Rise       ; FD[17]                                     ;
;  led16[12]     ; FD[17]                                     ; 9.063  ; 9.394  ; Rise       ; FD[17]                                     ;
;  led16[13]     ; FD[17]                                     ; 9.110  ; 9.431  ; Rise       ; FD[17]                                     ;
;  led16[14]     ; FD[17]                                     ; 9.347  ; 9.720  ; Rise       ; FD[17]                                     ;
;  led16[15]     ; FD[17]                                     ; 10.872 ; 11.123 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[17]                                     ; 9.821  ; 9.506  ; Rise       ; FD[17]                                     ;
; sound2         ; FD[17]                                     ; 10.010 ; 9.590  ; Rise       ; FD[17]                                     ;
; sound1         ; FD[19]                                     ; 14.745 ; 14.272 ; Rise       ; FD[19]                                     ;
; MG90S_o0       ; FD[2]                                      ; 10.443 ; 10.306 ; Rise       ; FD[2]                                      ;
; MG90S_o1       ; FD[2]                                      ; 10.606 ; 10.290 ; Rise       ; FD[2]                                      ;
; sound1         ; FD[30]                                     ; 12.640 ; 12.154 ; Rise       ; FD[30]                                     ;
; MCP3202_CLK    ; FD[4]                                      ; 10.048 ; 9.947  ; Rise       ; FD[4]                                      ;
; MCP3202_CS     ; FD[4]                                      ; 8.419  ; 8.644  ; Rise       ; FD[4]                                      ;
; DHT11_D_io     ; FD[5]                                      ; 8.539  ; 8.467  ; Rise       ; FD[5]                                      ;
; DB_io[*]       ; FD[7]                                      ; 9.149  ; 9.149  ; Rise       ; FD[7]                                      ;
;  DB_io[0]      ; FD[7]                                      ; 9.149  ; 9.149  ; Rise       ; FD[7]                                      ;
;  DB_io[1]      ; FD[7]                                      ; 9.149  ; 9.149  ; Rise       ; FD[7]                                      ;
;  DB_io[2]      ; FD[7]                                      ; 9.149  ; 9.149  ; Rise       ; FD[7]                                      ;
;  DB_io[3]      ; FD[7]                                      ; 9.149  ; 9.149  ; Rise       ; FD[7]                                      ;
; Eo             ; FD[7]                                      ; 8.610  ; 8.408  ; Rise       ; FD[7]                                      ;
; RSo            ; FD[7]                                      ; 8.097  ; 7.964  ; Rise       ; FD[7]                                      ;
; RWo            ; FD[7]                                      ; 9.682  ; 9.638  ; Rise       ; FD[7]                                      ;
; sound1         ; GCKP31                                     ; 10.336 ; 9.899  ; Rise       ; GCKP31                                     ;
; keyo[*]        ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.144  ; 8.292  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[0]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.675  ; 8.483  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[1]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.458  ; 8.671  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[2]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 9.611  ; 9.654  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[3]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.144  ; 8.292  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; sound1         ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 16.325 ; 15.823 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; DB_io[*]       ; LCM_RESET                                  ; 6.424  ; 6.193  ; Rise       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 6.865  ; 6.653  ; Rise       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 6.424  ; 6.193  ; Rise       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 8.926  ; 8.681  ; Rise       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 8.979  ; 8.645  ; Rise       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 7.184  ; 7.028  ; Rise       ; LCM_RESET                                  ;
; DB_io[*]       ; LCM_RESET                                  ; 6.371  ; 6.181  ; Fall       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 6.816  ; 6.645  ; Fall       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 6.371  ; 6.181  ; Fall       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 8.772  ; 8.443  ; Fall       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 8.824  ; 8.406  ; Fall       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 6.971  ; 6.874  ; Fall       ; LCM_RESET                                  ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.149  ; 5.949  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.904  ; 6.703  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 7.137  ; 6.946  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.134  ; 5.934  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.930  ; 6.729  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 7.100  ; 6.909  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ALEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.492  ; 8.233  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13AOEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.295  ; 8.543  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.397  ; 9.238  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.983  ; 8.831  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.974  ; 8.824  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; Scan_DCBAo[*]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.862  ; 7.730  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.710  ; 9.725  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.862  ; 7.730  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.111  ; 7.938  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.874  ; 7.737  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ACLKo      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 6.057  ; 5.818  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 8.195  ; 7.995  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 8.662  ; 8.461  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 8.832  ; 8.641  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; sound1         ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 14.100 ; 13.632 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ;
; BT_RX          ; RS232_T1:U1|Tx_f                           ; 9.391  ; 9.826  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; USB_RX         ; RS232_T1:U1|Tx_f                           ; 8.860  ; 9.186  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; sound1         ; SResetP99                                  ; 12.786 ; 12.354 ; Rise       ; SResetP99                                  ;
; sound1         ; SResetP99                                  ; 12.786 ; 12.354 ; Fall       ; SResetP99                                  ;
; WS2812Bout     ; WS2812BCLK                                 ; 8.508  ; 8.427  ; Rise       ; WS2812BCLK                                 ;
; D7data[*]      ; timer0:U5|FD[17]                           ; 8.506  ; 8.371  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[0]     ; timer0:U5|FD[17]                           ; 8.506  ; 8.371  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[1]     ; timer0:U5|FD[17]                           ; 9.083  ; 8.856  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[2]     ; timer0:U5|FD[17]                           ; 8.974  ; 8.830  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[3]     ; timer0:U5|FD[17]                           ; 8.589  ; 8.476  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[4]     ; timer0:U5|FD[17]                           ; 8.694  ; 8.495  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[5]     ; timer0:U5|FD[17]                           ; 8.956  ; 8.803  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[6]     ; timer0:U5|FD[17]                           ; 8.803  ; 8.940  ; Rise       ; timer0:U5|FD[17]                           ;
; scan[*]        ; timer0:U5|FD[17]                           ; 6.709  ; 6.794  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[0]       ; timer0:U5|FD[17]                           ; 8.876  ; 8.924  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[1]       ; timer0:U5|FD[17]                           ; 7.090  ; 7.212  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[2]       ; timer0:U5|FD[17]                           ; 7.077  ; 7.179  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[3]       ; timer0:U5|FD[17]                           ; 6.709  ; 6.794  ; Rise       ; timer0:U5|FD[17]                           ;
; D7data[*]      ; timer0:U5|S_1                              ; 10.404 ; 10.229 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[0]     ; timer0:U5|S_1                              ; 10.404 ; 10.229 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[1]     ; timer0:U5|S_1                              ; 10.890 ; 10.714 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[2]     ; timer0:U5|S_1                              ; 10.872 ; 10.693 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[3]     ; timer0:U5|S_1                              ; 10.487 ; 10.326 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[4]     ; timer0:U5|S_1                              ; 10.503 ; 10.347 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[5]     ; timer0:U5|S_1                              ; 10.856 ; 10.651 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[6]     ; timer0:U5|S_1                              ; 10.661 ; 10.839 ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ; 5.474  ;        ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ;        ; 5.257  ; Fall       ; timer0:U5|S_1                              ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip15P57   ; BT_RX       ; 8.204 ; 8.204 ; 8.448 ; 8.317 ;
; dip15P57   ; USB_RX      ; 8.581 ; 8.581 ; 8.780 ; 8.649 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip15P57   ; BT_RX       ; 7.471 ; 7.531 ; 7.702 ; 7.702 ;
; dip15P57   ; USB_RX      ; 7.833 ; 7.893 ; 8.020 ; 8.020 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                     ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                                          ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; 138.08 MHz ; 138.08 MHz      ; FD[17]                                 ;                                                               ;
; 164.58 MHz ; 164.58 MHz      ; FD[5]                                  ;                                                               ;
; 173.37 MHz ; 173.37 MHz      ; FD[0]                                  ;                                                               ;
; 223.11 MHz ; 223.11 MHz      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ;                                                               ;
; 227.43 MHz ; 227.43 MHz      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ;                                                               ;
; 236.57 MHz ; 236.57 MHz      ; RS232_T1:U1|Tx_f                       ;                                                               ;
; 236.85 MHz ; 236.85 MHz      ; FD[7]                                  ;                                                               ;
; 237.64 MHz ; 237.64 MHz      ; timer0:U5|FD[5]                        ;                                                               ;
; 244.8 MHz  ; 244.8 MHz       ; FD[4]                                  ;                                                               ;
; 267.81 MHz ; 267.81 MHz      ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;                                                               ;
; 277.47 MHz ; 277.47 MHz      ; FD[2]                                  ;                                                               ;
; 284.58 MHz ; 284.58 MHz      ; WS2812BCLK                             ;                                                               ;
; 285.8 MHz  ; 250.0 MHz       ; GCKP31                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 299.85 MHz ; 299.85 MHz      ; timer0:U5|S_1                          ;                                                               ;
; 509.94 MHz ; 402.09 MHz      ; loadck                                 ; limit due to minimum period restriction (tmin)                ;
; 620.73 MHz ; 402.09 MHz      ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; limit due to minimum period restriction (tmin)                ;
; 805.8 MHz  ; 402.09 MHz      ; FD[19]                                 ; limit due to minimum period restriction (tmin)                ;
; 805.15 MHz ; 402.09 MHz      ; timer0:U5|FD[17]                       ; limit due to minimum period restriction (tmin)                ;
; 853.24 MHz ; 402.09 MHz      ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; limit due to minimum period restriction (tmin)                ;
; 853.97 MHz ; 402.09 MHz      ; FD[30]                                 ; limit due to minimum period restriction (tmin)                ;
; 903.34 MHz ; 402.09 MHz      ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                   ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; LCMP_RESET                                 ; -45.810 ; -941.972      ;
; TX_W                                       ; -9.677  ; -72.765       ;
; FD[0]                                      ; -8.983  ; -1164.182     ;
; FD[17]                                     ; -7.289  ; -533.267      ;
; loadck                                     ; -6.666  ; -19.995       ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; -5.364  ; -36.591       ;
; FD[5]                                      ; -5.076  ; -351.095      ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; -4.562  ; -16.530       ;
; LCM_RESET                                  ; -4.498  ; -13.553       ;
; SResetP99                                  ; -4.403  ; -12.809       ;
; FD[7]                                      ; -4.162  ; -49.049       ;
; S_RESET_T                                  ; -3.577  ; -3.577        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -3.482  ; -276.375      ;
; RS232_T1:U1|Tx_f                           ; -3.227  ; -53.160       ;
; timer0:U5|FD[5]                            ; -3.208  ; -42.705       ;
; FD[4]                                      ; -3.085  ; -96.431       ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; -2.814  ; -22.342       ;
; FD[2]                                      ; -2.604  ; -28.020       ;
; WS2812BCLK                                 ; -2.514  ; -27.751       ;
; GCKP31                                     ; -2.499  ; -110.589      ;
; timer0:U5|S_1                              ; -2.335  ; -35.728       ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -0.611  ; -0.611        ;
; timer0:U5|FD[17]                           ; -0.242  ; -1.712        ;
; FD[19]                                     ; -0.241  ; -2.152        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; -0.172  ; -0.172        ;
; FD[30]                                     ; -0.171  ; -0.171        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; -0.107  ; -0.107        ;
+--------------------------------------------+---------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; GCKP31                                     ; -2.309 ; -47.731       ;
; FD[0]                                      ; -1.371 ; -18.100       ;
; FD[17]                                     ; -0.834 ; -13.241       ;
; LCMP_RESET                                 ; -0.509 ; -1.008        ;
; timer0:U5|FD[5]                            ; -0.335 ; -0.335        ;
; SResetP99                                  ; -0.308 ; -0.877        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -0.237 ; -1.021        ;
; FD[7]                                      ; -0.213 ; -0.402        ;
; RS232_T1:U1|Tx_f                           ; -0.117 ; -0.117        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -0.031 ; -0.031        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 0.153  ; 0.000         ;
; FD[19]                                     ; 0.383  ; 0.000         ;
; FD[5]                                      ; 0.383  ; 0.000         ;
; WS2812BCLK                                 ; 0.383  ; 0.000         ;
; timer0:U5|FD[17]                           ; 0.383  ; 0.000         ;
; FD[4]                                      ; 0.384  ; 0.000         ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 0.384  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; 0.423  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 0.424  ; 0.000         ;
; FD[30]                                     ; 0.427  ; 0.000         ;
; timer0:U5|S_1                              ; 0.512  ; 0.000         ;
; FD[2]                                      ; 0.688  ; 0.000         ;
; TX_W                                       ; 0.736  ; 0.000         ;
; LCM_RESET                                  ; 1.552  ; 0.000         ;
; loadck                                     ; 1.628  ; 0.000         ;
; S_RESET_T                                  ; 3.320  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.409  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; FD[0]                                  ; -6.885 ; -849.439      ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; -4.729 ; -14.187       ;
; TX_W                                   ; -3.393 ; -3.393        ;
; GCKP31                                 ; -2.697 ; -69.666       ;
; loadck                                 ; -2.220 ; -2.220        ;
; FD[30]                                 ; -2.219 ; -6.657        ;
; FD[5]                                  ; -1.880 ; -57.717       ;
; FD[17]                                 ; -1.532 ; -2.675        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ; -1.488 ; -35.527       ;
; FD[4]                                  ; -1.289 ; -4.266        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -1.214 ; -12.672       ;
; FD[2]                                  ; -1.029 ; -11.923       ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; -0.815 ; -1.630        ;
; WS2812BCLK                             ; -0.337 ; -3.707        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 0.098  ; 0.000         ;
; timer0:U5|FD[17]                       ; 0.247  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ; 0.252  ; 0.000         ;
; RS232_T1:U1|Tx_f                       ; 0.254  ; 0.000         ;
; FD[7]                                  ; 0.329  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                            ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; FD[17]                                 ; -0.975 ; -34.561       ;
; FD[0]                                  ; -0.658 ; -3.717        ;
; FD[7]                                  ; -0.426 ; -1.344        ;
; timer0:U5|FD[17]                       ; -0.241 ; -1.446        ;
; GCKP31                                 ; -0.094 ; -3.827        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ; -0.080 ; -0.518        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; -0.048 ; -0.096        ;
; RS232_T1:U1|Tx_f                       ; 0.171  ; 0.000         ;
; WS2812BCLK                             ; 0.366  ; 0.000         ;
; TX_W                                   ; 0.686  ; 0.000         ;
; FD[2]                                  ; 0.811  ; 0.000         ;
; FD[4]                                  ; 1.193  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ; 1.255  ; 0.000         ;
; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 1.313  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 1.424  ; 0.000         ;
; FD[5]                                  ; 1.464  ; 0.000         ;
; loadck                                 ; 1.568  ; 0.000         ;
; FD[30]                                 ; 2.687  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 3.656  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; GCKP31                                     ; -3.000 ; -124.934      ;
; SResetP99                                  ; -3.000 ; -3.000        ;
; FD[0]                                      ; -1.487 ; -275.095      ;
; FD[17]                                     ; -1.487 ; -147.189      ;
; FD[5]                                      ; -1.487 ; -141.265      ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -1.487 ; -133.830      ;
; FD[4]                                      ; -1.487 ; -50.558       ;
; FD[7]                                      ; -1.487 ; -32.714       ;
; timer0:U5|FD[5]                            ; -1.487 ; -29.740       ;
; FD[19]                                     ; -1.487 ; -26.766       ;
; RS232_T1:U1|Tx_f                           ; -1.487 ; -26.766       ;
; FD[2]                                      ; -1.487 ; -25.279       ;
; timer0:U5|S_1                              ; -1.487 ; -25.279       ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; -1.487 ; -22.305       ;
; WS2812BCLK                                 ; -1.487 ; -20.818       ;
; timer0:U5|FD[17]                           ; -1.487 ; -17.844       ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; -1.487 ; -16.357       ;
; TX_W                                       ; -1.487 ; -13.383       ;
; loadck                                     ; -1.487 ; -5.948        ;
; FD[30]                                     ; -1.487 ; -4.461        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; -1.487 ; -4.461        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; -1.487 ; -4.461        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -1.487 ; -4.461        ;
; LCMP_RESET                                 ; 0.221  ; 0.000         ;
; LCM_RESET                                  ; 0.248  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.430  ; 0.000         ;
; S_RESET_T                                  ; 0.470  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -45.810 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 48.020     ;
; -45.788 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 47.998     ;
; -45.778 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 47.963     ;
; -45.756 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 47.941     ;
; -45.696 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.319      ; 47.971     ;
; -45.674 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.319      ; 47.949     ;
; -45.602 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 47.835     ;
; -45.580 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 47.813     ;
; -45.469 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 47.867     ;
; -45.447 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 47.845     ;
; -45.430 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.128      ; 47.635     ;
; -45.398 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.378      ; 47.578     ;
; -45.362 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 47.579     ;
; -45.330 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.390      ; 47.522     ;
; -45.319 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 47.536     ;
; -45.316 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.314      ; 47.586     ;
; -45.301 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.320      ; 47.575     ;
; -45.287 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.390      ; 47.479     ;
; -45.286 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.129      ; 47.662     ;
; -45.279 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.320      ; 47.553     ;
; -45.272 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 47.489     ;
; -45.265 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 47.656     ;
; -45.264 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.129      ; 47.640     ;
; -45.248 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.326      ; 47.530     ;
; -45.243 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 47.634     ;
; -45.240 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.390      ; 47.432     ;
; -45.222 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.145      ; 47.450     ;
; -45.209 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 47.426     ;
; -45.205 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.326      ; 47.487     ;
; -45.177 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.390      ; 47.369     ;
; -45.158 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.326      ; 47.440     ;
; -45.154 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.157      ; 47.394     ;
; -45.112 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 47.322     ;
; -45.111 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.157      ; 47.351     ;
; -45.095 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.326      ; 47.377     ;
; -45.089 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.145      ; 47.482     ;
; -45.080 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 47.265     ;
; -45.064 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.157      ; 47.304     ;
; -45.021 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.157      ; 47.426     ;
; -45.001 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.157      ; 47.241     ;
; -44.998 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.319      ; 47.273     ;
; -44.978 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.157      ; 47.383     ;
; -44.931 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.157      ; 47.336     ;
; -44.921 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.315      ; 47.190     ;
; -44.906 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.124      ; 47.277     ;
; -44.904 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 47.137     ;
; -44.885 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.128      ; 47.271     ;
; -44.868 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.157      ; 47.273     ;
; -44.853 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.327      ; 47.134     ;
; -44.838 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.136      ; 47.221     ;
; -44.817 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 47.215     ;
; -44.810 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.327      ; 47.091     ;
; -44.795 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.136      ; 47.178     ;
; -44.774 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 47.172     ;
; -44.771 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 47.169     ;
; -44.763 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.327      ; 47.044     ;
; -44.748 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.136      ; 47.131     ;
; -44.727 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 47.125     ;
; -44.700 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.327      ; 46.981     ;
; -44.685 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.136      ; 47.068     ;
; -44.664 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 47.062     ;
; -44.603 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.320      ; 46.877     ;
; -44.588 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.129      ; 46.964     ;
; -44.567 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 46.958     ;
; -43.903 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 46.113     ;
; -43.881 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 46.091     ;
; -43.772 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 45.982     ;
; -43.740 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 45.925     ;
; -43.658 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.319      ; 45.933     ;
; -43.577 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 45.787     ;
; -43.564 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 45.797     ;
; -43.545 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 45.730     ;
; -43.523 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.128      ; 45.728     ;
; -43.463 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.319      ; 45.738     ;
; -43.455 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 45.672     ;
; -43.431 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 45.829     ;
; -43.412 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 45.629     ;
; -43.369 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 45.602     ;
; -43.365 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 45.582     ;
; -43.302 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.140      ; 45.519     ;
; -43.288 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 45.498     ;
; -43.263 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.320      ; 45.537     ;
; -43.256 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 45.441     ;
; -43.248 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.129      ; 45.624     ;
; -43.236 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 45.634     ;
; -43.227 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 45.618     ;
; -43.225 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.148      ; 45.450     ;
; -43.205 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 45.415     ;
; -43.203 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.148      ; 45.428     ;
; -43.174 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.319      ; 45.449     ;
; -43.080 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 45.313     ;
; -43.068 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.320      ; 45.342     ;
; -43.053 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.129      ; 45.429     ;
; -43.032 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 45.423     ;
; -42.958 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.133      ; 45.168     ;
; -42.947 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.150      ; 45.345     ;
; -42.926 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 45.111     ;
; -42.845 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.143      ; 45.065     ;
; -42.844 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.319      ; 45.119     ;
; -42.779 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.320      ; 45.053     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'TX_W'                                                                                                                                      ;
+--------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -9.677 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.907     ; 8.782      ;
; -9.314 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.910     ; 8.416      ;
; -9.265 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.916     ; 8.361      ;
; -9.224 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.907     ; 8.329      ;
; -9.096 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.907     ; 8.201      ;
; -9.068 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.916     ; 8.164      ;
; -9.050 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.907     ; 8.155      ;
; -8.957 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.829     ; 8.140      ;
; -8.957 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.829     ; 8.140      ;
; -8.957 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.829     ; 8.140      ;
; -8.957 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.829     ; 8.140      ;
; -8.940 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.907     ; 8.045      ;
; -8.851 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.910     ; 7.953      ;
; -8.783 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 7.236      ;
; -8.745 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.910     ; 7.847      ;
; -8.735 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.916     ; 7.831      ;
; -8.696 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.916     ; 7.792      ;
; -8.620 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 7.228      ;
; -8.597 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.907     ; 7.702      ;
; -8.589 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.910     ; 7.691      ;
; -8.584 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.832     ; 7.764      ;
; -8.584 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.832     ; 7.764      ;
; -8.584 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.832     ; 7.764      ;
; -8.584 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.832     ; 7.764      ;
; -8.549 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.916     ; 7.645      ;
; -8.549 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 7.002      ;
; -8.540 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.916     ; 7.636      ;
; -8.499 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.916     ; 7.595      ;
; -8.468 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.838     ; 7.642      ;
; -8.468 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.838     ; 7.642      ;
; -8.468 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.838     ; 7.642      ;
; -8.468 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.838     ; 7.642      ;
; -8.392 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.907     ; 7.497      ;
; -8.371 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.979      ;
; -8.343 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.916     ; 7.439      ;
; -8.330 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.829     ; 7.513      ;
; -8.330 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.829     ; 7.513      ;
; -8.330 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.829     ; 7.513      ;
; -8.330 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.829     ; 7.513      ;
; -8.330 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.783      ;
; -8.298 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.751      ;
; -8.282 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.838     ; 7.456      ;
; -8.282 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.838     ; 7.456      ;
; -8.282 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.838     ; 7.456      ;
; -8.282 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.838     ; 7.456      ;
; -8.278 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.907     ; 7.383      ;
; -8.167 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.775      ;
; -8.125 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.578      ;
; -8.096 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.549      ;
; -8.063 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.594      ;
; -8.063 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.594      ;
; -8.063 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.594      ;
; -8.063 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.594      ;
; -8.049 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.657      ;
; -8.017 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.625      ;
; -8.011 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.464      ;
; -7.979 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.432      ;
; -7.910 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.518      ;
; -7.900 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 6.586      ;
; -7.900 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 6.586      ;
; -7.900 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 6.586      ;
; -7.900 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 6.586      ;
; -7.893 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.501      ;
; -7.835 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.288      ;
; -7.829 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.360      ;
; -7.829 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.360      ;
; -7.829 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.360      ;
; -7.829 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.360      ;
; -7.823 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.276      ;
; -7.802 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.410      ;
; -7.800 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.401     ; 6.411      ;
; -7.729 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.182      ;
; -7.646 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.254      ;
; -7.643 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 6.329      ;
; -7.643 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 6.329      ;
; -7.643 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 6.329      ;
; -7.643 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 6.329      ;
; -7.573 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.559     ; 6.026      ;
; -7.568 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.099      ;
; -7.568 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.099      ;
; -7.568 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.099      ;
; -7.568 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -2.481     ; 6.099      ;
; -7.564 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 6.172      ;
; -7.445 ; S0S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.904     ; 6.553      ;
; -7.389 ; MM[0]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.401     ; 6.000      ;
; -7.359 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 5.967      ;
; -7.353 ; MM[2]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.401     ; 5.964      ;
; -7.347 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.401     ; 5.958      ;
; -7.297 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 5.983      ;
; -7.297 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 5.983      ;
; -7.297 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 5.983      ;
; -7.297 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.326     ; 5.983      ;
; -7.245 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.404     ; 5.853      ;
; -7.236 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; RS232_T1:U1|TXD2_Bf[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; TX_W        ; 1.000        ; 0.347      ; 8.605      ;
; -7.142 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.401     ; 5.753      ;
; -7.080 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.323     ; 5.769      ;
; -7.080 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.323     ; 5.769      ;
; -7.080 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.323     ; 5.769      ;
; -7.080 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.323     ; 5.769      ;
; -7.028 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -2.401     ; 5.639      ;
+--------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[0]'                                                                                      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -8.983 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 7.863      ;
; -8.723 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 7.610      ;
; -8.669 ; LCMx[0]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 7.550      ;
; -8.595 ; LCMx[1]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.118     ; 7.479      ;
; -8.409 ; LCMx[0]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.114     ; 7.297      ;
; -8.342 ; LCMx[1]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.118     ; 7.226      ;
; -8.336 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.118     ; 7.220      ;
; -8.306 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 7.191      ;
; -8.281 ; LCMx[0]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 7.166      ;
; -8.210 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 7.095      ;
; -8.147 ; LCMx[2]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.102     ; 7.047      ;
; -8.048 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.139     ; 6.911      ;
; -8.048 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.139     ; 6.911      ;
; -8.048 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.139     ; 6.911      ;
; -8.028 ; LCMx[0]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.913      ;
; -8.025 ; LCMx[1]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 6.908      ;
; -8.022 ; LCMx[0]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.907      ;
; -7.992 ; LCMx[0]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 6.878      ;
; -7.988 ; LCMx[1]   ; LCM_com_data[11][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 6.859      ;
; -7.988 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 6.859      ;
; -7.988 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 6.859      ;
; -7.988 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 6.859      ;
; -7.988 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 6.859      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[0][4]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[17][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[10][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[15][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[7][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[8][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.972 ; LCMx[1]   ; LCM_com_data[9][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 6.842      ;
; -7.946 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.118     ; 6.830      ;
; -7.940 ; LCMx[1]   ; LCM_com_data[8][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 6.818      ;
; -7.940 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 6.818      ;
; -7.940 ; LCMx[1]   ; LCM_com_data[6][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 6.818      ;
; -7.931 ; LCMx[1]   ; LCM_com_data[10][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.811      ;
; -7.931 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.811      ;
; -7.931 ; LCMx[1]   ; LCM_com_data[5][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.811      ;
; -7.931 ; LCMx[1]   ; LCM_com_data[4][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.811      ;
; -7.924 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.118     ; 6.808      ;
; -7.924 ; LCMx[1]   ; LCM_com_data[8][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.118     ; 6.808      ;
; -7.913 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.798      ;
; -7.913 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.798      ;
; -7.912 ; LCMx[1]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 6.799      ;
; -7.912 ; LCMx[1]   ; LCM_com_data[3][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 6.799      ;
; -7.912 ; LCMx[1]   ; LCM_com_data[7][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 6.799      ;
; -7.912 ; LCMx[1]   ; LCM_com_data[3][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 6.799      ;
; -7.896 ; LCMx[0]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 6.782      ;
; -7.889 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.769      ;
; -7.889 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.769      ;
; -7.889 ; LCMx[1]   ; LCM_com_data[19][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.769      ;
; -7.889 ; LCMx[1]   ; LCM_com_data[19][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.769      ;
; -7.889 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 6.769      ;
; -7.887 ; LCMx[1]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 6.770      ;
; -7.887 ; LCMx[1]   ; LCM_com_data[5][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 6.770      ;
; -7.887 ; LCMx[1]   ; LCM_com_data[5][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 6.770      ;
; -7.887 ; LCMx[1]   ; LCM_com_data[4][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 6.770      ;
; -7.887 ; LCMx[2]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.095     ; 6.794      ;
; -7.886 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.114     ; 6.774      ;
; -7.879 ; LCMx[1]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.764      ;
; -7.879 ; LCMx[1]   ; LCM_com_data[14][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.764      ;
; -7.876 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.127     ; 6.751      ;
; -7.876 ; LCMx[1]   ; LCM_com_data[11][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.127     ; 6.751      ;
; -7.876 ; LCMx[1]   ; LCM_com_data[14][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.127     ; 6.751      ;
; -7.876 ; LCMx[1]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.127     ; 6.751      ;
; -7.874 ; LCMx[1]   ; LCM_com_data[15][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.759      ;
; -7.874 ; LCMx[1]   ; LCM_com_data[14][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.759      ;
; -7.874 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.759      ;
; -7.874 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 6.759      ;
; -7.866 ; LCMx[1]   ; LCM_com_data[4][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 6.747      ;
; -7.866 ; LCMx[1]   ; LCM_com_data[3][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 6.747      ;
; -7.866 ; LCMx[1]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 6.747      ;
; -7.866 ; LCMx[1]   ; LCM_com_data[10][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 6.747      ;
; -7.862 ; LCMx[1]   ; LCM_com_data[11][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 6.748      ;
; -7.862 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 6.748      ;
; -7.862 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 6.748      ;
; -7.854 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 6.737      ;
; -7.853 ; LCMx[1]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.743      ;
; -7.853 ; LCMx[1]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.743      ;
; -7.853 ; LCMx[1]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.743      ;
; -7.850 ; LCMx[1]   ; LCM_com_data[3][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 6.731      ;
; -7.850 ; LCMx[1]   ; LCM_com_data[8][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 6.731      ;
; -7.850 ; LCMx[1]   ; LCM_com_data[12][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 6.731      ;
; -7.841 ; LCMx[1]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 6.719      ;
; -7.841 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 6.719      ;
; -7.841 ; LCMx[1]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 6.719      ;
; -7.841 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 6.719      ;
; -7.839 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 6.726      ;
; -7.839 ; LCMx[1]   ; LCM_com_data[19][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 6.726      ;
; -7.839 ; LCMx[1]   ; LCM_com_data[17][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.729      ;
; -7.839 ; LCMx[1]   ; LCM_com_data[18][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.729      ;
; -7.839 ; LCMx[1]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.729      ;
; -7.839 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 6.726      ;
; -7.839 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.729      ;
; -7.839 ; LCMx[1]   ; LCM_com_data[10][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.729      ;
; -7.837 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.727      ;
; -7.837 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.727      ;
; -7.837 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.727      ;
; -7.837 ; LCMx[1]   ; LCM_com_data[4][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 6.727      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[17]'                                                                       ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.289 ; M0S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.996     ; 7.295      ;
; -7.289 ; M0S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.996     ; 7.295      ;
; -7.289 ; M0S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.996     ; 7.295      ;
; -7.082 ; M1S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.999     ; 7.085      ;
; -7.082 ; M1S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.999     ; 7.085      ;
; -7.082 ; M1S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.999     ; 7.085      ;
; -6.889 ; S2S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.005     ; 6.886      ;
; -6.889 ; S2S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.005     ; 6.886      ;
; -6.889 ; S2S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.005     ; 6.886      ;
; -6.808 ; M0S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.322      ; 8.132      ;
; -6.787 ; M0S[2]    ; CMDn[0]         ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.118      ;
; -6.787 ; M0S[2]    ; CMDn[1]         ; FD[19]       ; FD[17]      ; 1.000        ; 0.329      ; 8.118      ;
; -6.760 ; M0S[2]    ; MG90S_deg1[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.322      ; 8.084      ;
; -6.760 ; M0S[2]    ; MG90S_deg1[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.322      ; 8.084      ;
; -6.760 ; M0S[2]    ; MG90S_deg1[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.322      ; 8.084      ;
; -6.760 ; M0S[2]    ; MG90S_deg1[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.322      ; 8.084      ;
; -6.760 ; M0S[2]    ; MG90S_deg1[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.322      ; 8.084      ;
; -6.760 ; M0S[2]    ; MG90S_deg1[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.322      ; 8.084      ;
; -6.760 ; M0S[2]    ; MG90S_deg1[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.322      ; 8.084      ;
; -6.749 ; M0S[2]    ; led16[2]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.316      ; 8.067      ;
; -6.749 ; M0S[2]    ; led16[4]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.316      ; 8.067      ;
; -6.749 ; M0S[2]    ; led16[6]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.316      ; 8.067      ;
; -6.749 ; M0S[2]    ; led16[8]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.316      ; 8.067      ;
; -6.698 ; M0S[2]    ; times[1]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 8.028      ;
; -6.692 ; S1S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.005     ; 6.689      ;
; -6.692 ; S1S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.005     ; 6.689      ;
; -6.692 ; S1S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -1.005     ; 6.689      ;
; -6.666 ; M1S[2]    ; times[5]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.993      ;
; -6.666 ; M1S[2]    ; times[4]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.993      ;
; -6.666 ; M1S[2]    ; times[6]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.993      ;
; -6.666 ; M1S[2]    ; times[2]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.993      ;
; -6.666 ; M1S[2]    ; times[1]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.993      ;
; -6.666 ; M1S[2]    ; times[9]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.993      ;
; -6.666 ; M1S[2]    ; times[8]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.993      ;
; -6.666 ; M1S[2]    ; times[7]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.993      ;
; -6.627 ; M0S[2]    ; LCD_refresh     ; FD[19]       ; FD[17]      ; 1.000        ; 0.327      ; 7.956      ;
; -6.604 ; M0S[2]    ; times[0]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.934      ;
; -6.604 ; M0S[2]    ; times[10]       ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.934      ;
; -6.603 ; M0S[2]    ; times[9]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.933      ;
; -6.601 ; M1S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.922      ;
; -6.590 ; M0S[2]    ; times[8]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.920      ;
; -6.589 ; M0S[2]    ; times[5]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.919      ;
; -6.589 ; M0S[2]    ; led16[1]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[14]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[13]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[3]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[12]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[11]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[5]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[10]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[9]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.589 ; M0S[2]    ; led16[7]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.917      ;
; -6.588 ; M0S[2]    ; times[2]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.918      ;
; -6.587 ; M0S[2]    ; times[4]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.917      ;
; -6.581 ; M1S[2]    ; led16[2]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.313      ; 7.896      ;
; -6.581 ; M1S[2]    ; led16[4]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.313      ; 7.896      ;
; -6.581 ; M1S[2]    ; led16[6]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.313      ; 7.896      ;
; -6.581 ; M1S[2]    ; led16[8]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.313      ; 7.896      ;
; -6.569 ; M0S[2]    ; MG90S_deg0[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.894      ;
; -6.569 ; M0S[2]    ; MG90S_deg0[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.894      ;
; -6.569 ; M0S[2]    ; MG90S_deg0[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.894      ;
; -6.569 ; M0S[2]    ; MG90S_deg0[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.894      ;
; -6.569 ; M0S[2]    ; MG90S_deg0[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.894      ;
; -6.569 ; M0S[2]    ; MG90S_deg0[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.894      ;
; -6.569 ; M0S[2]    ; MG90S_deg0[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.894      ;
; -6.562 ; M0S[2]    ; MM[2]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.890      ;
; -6.562 ; M0S[2]    ; MM[0]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.890      ;
; -6.562 ; M0S[2]    ; MM[1]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.326      ; 7.890      ;
; -6.553 ; M1S[2]    ; MG90S_deg1[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.874      ;
; -6.553 ; M1S[2]    ; MG90S_deg1[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.874      ;
; -6.553 ; M1S[2]    ; MG90S_deg1[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.874      ;
; -6.553 ; M1S[2]    ; MG90S_deg1[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.874      ;
; -6.553 ; M1S[2]    ; MG90S_deg1[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.874      ;
; -6.553 ; M1S[2]    ; MG90S_deg1[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.874      ;
; -6.553 ; M1S[2]    ; MG90S_deg1[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.874      ;
; -6.531 ; M0S[2]    ; times[6]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.861      ;
; -6.531 ; M0S[2]    ; times[7]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.328      ; 7.861      ;
; -6.450 ; M0S[2]    ; LED_LR_dir      ; FD[19]       ; FD[17]      ; 1.000        ; 0.316      ; 7.768      ;
; -6.420 ; M1S[2]    ; LCD_refresh     ; FD[19]       ; FD[17]      ; 1.000        ; 0.324      ; 7.746      ;
; -6.408 ; S2S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.313      ; 7.723      ;
; -6.397 ; M1S[2]    ; times[0]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.724      ;
; -6.397 ; M1S[2]    ; times[10]       ; FD[19]       ; FD[17]      ; 1.000        ; 0.325      ; 7.724      ;
; -6.393 ; M1S[2]    ; led16[1]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[14]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[13]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[3]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[12]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[11]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[5]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[10]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[9]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.393 ; M1S[2]    ; led16[7]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.323      ; 7.718      ;
; -6.387 ; S2S[2]    ; CMDn[0]         ; FD[19]       ; FD[17]      ; 1.000        ; 0.320      ; 7.709      ;
; -6.387 ; S2S[2]    ; CMDn[1]         ; FD[19]       ; FD[17]      ; 1.000        ; 0.320      ; 7.709      ;
; -6.367 ; S2S[2]    ; times[5]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.688      ;
; -6.367 ; S2S[2]    ; times[4]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.688      ;
; -6.367 ; S2S[2]    ; times[6]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.688      ;
; -6.367 ; S2S[2]    ; times[2]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.688      ;
; -6.367 ; S2S[2]    ; times[1]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.688      ;
; -6.367 ; S2S[2]    ; times[9]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.319      ; 7.688      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'loadck'                                                                                                                                                     ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                 ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -6.666 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.850     ; 5.828      ;
; -6.665 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.850     ; 5.827      ;
; -6.664 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.850     ; 5.826      ;
; -6.266 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.859     ; 5.419      ;
; -6.265 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.859     ; 5.418      ;
; -6.264 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.859     ; 5.417      ;
; -6.247 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.853     ; 5.406      ;
; -6.245 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.853     ; 5.404      ;
; -6.244 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.853     ; 5.403      ;
; -6.069 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.859     ; 5.222      ;
; -6.068 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.859     ; 5.221      ;
; -6.067 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.859     ; 5.220      ;
; -5.619 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -2.347     ; 4.284      ;
; -5.618 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -2.347     ; 4.283      ;
; -5.617 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -2.347     ; 4.282      ;
; -5.549 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.502     ; 4.059      ;
; -5.548 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.502     ; 4.058      ;
; -5.547 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.502     ; 4.057      ;
; -5.528 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.800      ;
; -5.307 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.579      ;
; -5.305 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.577      ;
; -5.304 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -2.347     ; 3.969      ;
; -5.302 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -2.347     ; 3.967      ;
; -5.301 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -2.347     ; 3.966      ;
; -5.294 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.566      ;
; -5.231 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.502     ; 3.741      ;
; -5.229 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.502     ; 3.739      ;
; -5.228 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -2.502     ; 3.738      ;
; -5.207 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.479      ;
; -5.187 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -3.742     ; 2.457      ;
; -5.178 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -3.742     ; 2.448      ;
; -5.176 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -3.742     ; 2.446      ;
; -5.139 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.411      ;
; -5.137 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.409      ;
; -5.126 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.398      ;
; -5.124 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.396      ;
; -4.857 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -3.742     ; 2.127      ;
; -4.855 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -3.742     ; 2.125      ;
; -4.839 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.111      ;
; -4.837 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.109      ;
; -4.827 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -3.740     ; 2.099      ;
; -4.789 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -3.742     ; 2.059      ;
; -4.352 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.847     ; 3.517      ;
; -4.351 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.847     ; 3.516      ;
; -4.350 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.847     ; 3.515      ;
; -4.225 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.404      ; 5.651      ;
; -4.224 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.404      ; 5.650      ;
; -4.223 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.404      ; 5.649      ;
; -3.943 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.404      ; 5.369      ;
; -3.941 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.404      ; 5.367      ;
; -3.940 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.404      ; 5.366      ;
; -2.296 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 1.000        ; -0.159     ; 3.159      ;
; -2.295 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 1.000        ; -0.159     ; 3.158      ;
; -2.294 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 1.000        ; -0.159     ; 3.157      ;
; -2.104 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 0.500        ; 1.374      ; 3.980      ;
; -2.104 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 0.500        ; 1.374      ; 3.980      ;
; -2.104 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 0.500        ; 1.374      ; 3.980      ;
; -1.939 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 1.000        ; -0.159     ; 2.802      ;
; -1.937 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 1.000        ; -0.159     ; 2.800      ;
; -1.936 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 1.000        ; -0.159     ; 2.799      ;
; -1.900 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812BCLK                             ; loadck      ; 1.000        ; -1.012     ; 1.900      ;
; -1.900 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812BCLK                             ; loadck      ; 1.000        ; -1.012     ; 1.900      ;
; -1.900 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812BCLK                             ; loadck      ; 1.000        ; -1.012     ; 1.900      ;
; -1.789 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 1.000        ; 1.374      ; 4.165      ;
; -1.789 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 1.000        ; 1.374      ; 4.165      ;
; -1.789 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 1.000        ; 1.374      ; 4.165      ;
; -0.961 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; loadck                                 ; loadck      ; 1.000        ; -0.076     ; 1.907      ;
; -0.961 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; loadck                                 ; loadck      ; 1.000        ; -0.076     ; 1.907      ;
; -0.961 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; loadck                                 ; loadck      ; 1.000        ; -0.076     ; 1.907      ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -5.364 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.709     ; 3.667      ;
; -5.220 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.709     ; 3.523      ;
; -5.211 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.385     ; 3.838      ;
; -5.187 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.707     ; 3.492      ;
; -5.146 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.383     ; 3.775      ;
; -5.060 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.707     ; 3.365      ;
; -4.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.385     ; 3.581      ;
; -4.759 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.383     ; 3.388      ;
; -4.684 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.709     ; 2.987      ;
; -4.651 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.709     ; 2.954      ;
; -4.508 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.383     ; 3.137      ;
; -4.471 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.707     ; 2.776      ;
; -3.907 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -2.707     ; 2.212      ;
; -3.397 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.104     ; 4.315      ;
; -3.397 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.104     ; 4.315      ;
; -3.020 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 4.303      ;
; -3.014 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.401     ; 3.635      ;
; -3.001 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 3.973      ;
; -2.914 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.051     ; 3.885      ;
; -2.887 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.401     ; 3.508      ;
; -2.773 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.401     ; 3.394      ;
; -2.768 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 3.346      ;
; -2.768 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 3.346      ;
; -2.768 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 3.346      ;
; -2.768 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 3.346      ;
; -2.768 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 3.346      ;
; -2.768 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 3.346      ;
; -2.659 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 3.942      ;
; -2.659 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 3.942      ;
; -2.560 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.051     ; 3.531      ;
; -2.485 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.104     ; 3.403      ;
; -2.485 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.104     ; 3.403      ;
; -2.465 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 3.437      ;
; -2.379 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 3.662      ;
; -2.379 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 3.662      ;
; -2.287 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.051     ; 3.258      ;
; -2.266 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 3.238      ;
; -2.162 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 3.445      ;
; -2.162 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 3.445      ;
; -2.001 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.973      ;
; -2.001 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.973      ;
; -2.001 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.973      ;
; -2.001 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.973      ;
; -2.001 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.973      ;
; -2.001 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.973      ;
; -1.856 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 2.434      ;
; -1.856 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 2.434      ;
; -1.856 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 2.434      ;
; -1.856 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 2.434      ;
; -1.856 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 2.434      ;
; -1.856 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.444     ; 2.434      ;
; -1.737 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.441      ; 3.940      ;
; -1.721 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.693      ;
; -1.721 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.693      ;
; -1.721 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.693      ;
; -1.721 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.693      ;
; -1.721 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.693      ;
; -1.721 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.693      ;
; -1.709 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.052     ; 2.679      ;
; -1.708 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.052     ; 2.678      ;
; -1.708 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.052     ; 2.678      ;
; -1.688 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.117      ; 3.567      ;
; -1.684 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.277      ; 2.983      ;
; -1.642 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.547      ; 3.211      ;
; -1.632 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.223      ; 2.877      ;
; -1.610 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.601      ; 3.233      ;
; -1.564 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.271      ; 2.857      ;
; -1.557 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.277      ; 2.856      ;
; -1.536 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.508      ;
; -1.536 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.508      ;
; -1.536 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.508      ;
; -1.536 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.508      ;
; -1.536 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.508      ;
; -1.536 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 2.508      ;
; -1.433 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 2.716      ;
; -1.433 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.261      ; 2.716      ;
; -1.402 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.226      ; 2.650      ;
; -1.364 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.117      ; 3.243      ;
; -1.256 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.601      ; 2.879      ;
; -1.243 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.441      ; 3.946      ;
; -1.232 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.117      ; 3.611      ;
; -1.104 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.595      ; 2.721      ;
; -1.096 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.223      ; 2.341      ;
; -1.063 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.441      ; 3.266      ;
; -1.005 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.303      ; 2.330      ;
; -1.004 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.303      ; 2.329      ;
; -1.004 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.303      ; 2.329      ;
; -0.831 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.303      ; 2.156      ;
; -0.830 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.303      ; 2.155      ;
; -0.830 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.303      ; 2.155      ;
; -0.775 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 1.747      ;
; -0.775 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 1.747      ;
; -0.775 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 1.747      ;
; -0.775 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 1.747      ;
; -0.775 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 1.747      ;
; -0.775 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.050     ; 1.747      ;
; -0.767 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.052     ; 1.737      ;
; -0.757 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.117      ; 3.136      ;
; -0.662 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.303      ; 1.987      ;
; -0.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.303      ; 1.986      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[5]'                                                                                                      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.076 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 6.004      ;
; -4.950 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.878      ;
; -4.911 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.839      ;
; -4.894 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.825      ;
; -4.862 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.787      ;
; -4.824 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.752      ;
; -4.799 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.724      ;
; -4.785 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.713      ;
; -4.780 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.711      ;
; -4.768 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.699      ;
; -4.749 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.680      ;
; -4.736 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.661      ;
; -4.729 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.660      ;
; -4.697 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.622      ;
; -4.673 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.598      ;
; -4.654 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.585      ;
; -4.642 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.573      ;
; -4.634 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.559      ;
; -4.627 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][3]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.097     ; 5.532      ;
; -4.623 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.554      ;
; -4.615 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.546      ;
; -4.610 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.535      ;
; -4.603 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.534      ;
; -4.601 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][3]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.098     ; 5.505      ;
; -4.584 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.515      ;
; -4.571 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.496      ;
; -4.547 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.472      ;
; -4.530 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|dd[2][3]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.098     ; 5.434      ;
; -4.528 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.459      ;
; -4.523 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.451      ;
; -4.508 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.433      ;
; -4.501 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.438      ;
; -4.497 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.428      ;
; -4.489 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.420      ;
; -4.485 ; Dht11_Driver:U3|ss[0]       ; Dht11_Driver:U3|dd[2][3]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.098     ; 5.389      ;
; -4.458 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.389      ;
; -4.447 ; Dht11_Driver:U3|dd[4][5]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.373      ;
; -4.375 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.312      ;
; -4.374 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.301      ;
; -4.374 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.301      ;
; -4.374 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.301      ;
; -4.374 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.301      ;
; -4.374 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.301      ;
; -4.374 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.301      ;
; -4.374 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.301      ;
; -4.374 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.075     ; 5.301      ;
; -4.362 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.290      ;
; -4.362 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.290      ;
; -4.362 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.290      ;
; -4.362 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.290      ;
; -4.362 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.290      ;
; -4.362 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.290      ;
; -4.362 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.290      ;
; -4.362 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.290      ;
; -4.343 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.069     ; 5.276      ;
; -4.336 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.273      ;
; -4.325 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.062     ; 5.265      ;
; -4.313 ; Dht11_Driver:U3|dd[2][4]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.238      ;
; -4.282 ; Dht11_Driver:U3|dd[4][5]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.208      ;
; -4.270 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.201      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.262 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.193      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.250 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 1.000        ; -0.070     ; 5.182      ;
; -4.249 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.186      ;
; -4.243 ; Dht11_Driver:U3|dd[4][3]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.076     ; 5.169      ;
; -4.230 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][0]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.094     ; 5.138      ;
; -4.230 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][1]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.094     ; 5.138      ;
; -4.227 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.071     ; 5.158      ;
; -4.217 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.069     ; 5.150      ;
; -4.210 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.065     ; 5.147      ;
; -4.204 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][0]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.095     ; 5.111      ;
; -4.204 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][1]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.095     ; 5.111      ;
; -4.199 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.062     ; 5.139      ;
; -4.193 ; Dht11_Driver:U3|chK_SUM[4]  ; Dht11_Driver:U3|ss[0]       ; FD[5]        ; FD[5]       ; 1.000        ; -0.097     ; 5.098      ;
; -4.187 ; Dht11_Driver:U3|dd[2][4]    ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.112      ;
; -4.178 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.069     ; 5.111      ;
; -4.169 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[4][0]    ; FD[5]        ; FD[5]       ; 1.000        ; -0.094     ; 5.077      ;
; -4.161 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.074     ; 5.089      ;
; -4.160 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.062     ; 5.100      ;
; -4.156 ; Dht11_Driver:U3|chK_SUM[1]  ; Dht11_Driver:U3|ss[0]       ; FD[5]        ; FD[5]       ; 1.000        ; -0.097     ; 5.061      ;
; -4.148 ; Dht11_Driver:U3|dd[2][4]    ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 1.000        ; -0.077     ; 5.073      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                                                                                                 ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                               ; Launch Clock                         ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; -4.562 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -3.047     ; 1.322      ;
; -4.426 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -3.044     ; 1.191      ;
; -3.779 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -2.970     ; 0.753      ;
; -3.763 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -2.968     ; 0.747      ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.498 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -3.014     ; 1.322      ;
; -2.716 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.956     ; 0.723      ;
; -2.374 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.622     ; 0.713      ;
; -2.076 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.117     ; 0.725      ;
; -1.889 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.114     ; 0.738      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SResetP99'                                                                                                                      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; -4.403 ; M0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.300     ; 4.040      ;
; -4.308 ; M1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.303     ; 3.943      ;
; -4.098 ; M2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.300     ; 3.734      ;
; -4.009 ; S2S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.309     ; 3.638      ;
; -4.003 ; S2S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.309     ; 3.631      ;
; -3.831 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; MM[2]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -0.952     ; 2.815      ;
; -3.824 ; S2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.309     ; 3.451      ;
; -3.813 ; S1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.309     ; 3.442      ;
; -3.806 ; S1S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.309     ; 3.434      ;
; -3.635 ; S1S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.309     ; 3.262      ;
; -3.365 ; PCswx[1]                              ; MM[1]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.797     ; 2.506      ;
; -3.356 ; PCswx[0]                              ; MM[0]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.797     ; 2.496      ;
; -3.292 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; MM[1]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -0.952     ; 2.278      ;
; -3.286 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; MM[0]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -0.952     ; 2.271      ;
; -3.065 ; PCswx[2]                              ; MM[2]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.797     ; 2.204      ;
; -2.089 ; S0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.297     ; 1.729      ;
; -2.078 ; S0S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.297     ; 1.717      ;
; -2.077 ; S0S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.297     ; 1.718      ;
; -2.004 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; MM[1]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 1.954      ; 3.906      ;
; -1.962 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; MM[0]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 1.954      ; 3.863      ;
; -1.413 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; MM[2]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 1.954      ; 3.313      ;
; -0.033 ; autoMM[0]                             ; MM[0]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 1.391      ; 1.371      ;
; -0.004 ; autoMM[2]                             ; MM[2]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 1.391      ; 1.341      ;
; 0.000  ; autoMM[1]                             ; MM[1]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 1.391      ; 1.339      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.162 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.043     ; 5.121      ;
; -4.149 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.039     ; 5.112      ;
; -4.088 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.036     ; 5.054      ;
; -4.084 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.039     ; 5.047      ;
; -3.910 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.039     ; 4.873      ;
; -3.667 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.041     ; 4.628      ;
; -3.631 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.041     ; 4.592      ;
; -3.560 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.043     ; 4.519      ;
; -3.547 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.039     ; 4.510      ;
; -3.486 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.036     ; 4.452      ;
; -3.482 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.039     ; 4.445      ;
; -3.308 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.039     ; 4.271      ;
; -3.222 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 4.155      ;
; -3.220 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 4.153      ;
; -3.065 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.041     ; 4.026      ;
; -3.048 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.981      ;
; -3.045 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.978      ;
; -3.029 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.041     ; 3.990      ;
; -2.925 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.858      ;
; -2.894 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.827      ;
; -2.834 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.040     ; 3.796      ;
; -2.816 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.749      ;
; -2.684 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.617      ;
; -2.620 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.553      ;
; -2.618 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.551      ;
; -2.461 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 3.389      ;
; -2.461 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 3.389      ;
; -2.453 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.384      ;
; -2.446 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.379      ;
; -2.384 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 3.312      ;
; -2.384 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 3.312      ;
; -2.336 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 3.264      ;
; -2.336 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 3.264      ;
; -2.332 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.265      ;
; -2.292 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.225      ;
; -2.232 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.040     ; 3.194      ;
; -2.212 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.143      ;
; -2.200 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.131      ;
; -2.140 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.071      ;
; -2.135 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.066      ;
; -2.122 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.053      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.076 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.006      ;
; -2.065 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 2.993      ;
; -2.065 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.074     ; 2.993      ;
; -1.999 ; LCM_4bit_driver:LCMset|RWS        ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.932      ;
; -1.919 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.850      ;
; -1.902 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.833      ;
; -1.867 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.792      ;
; -1.867 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.792      ;
; -1.857 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.788      ;
; -1.849 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.780      ;
; -1.848 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.779      ;
; -1.830 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.761      ;
; -1.825 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.756      ;
; -1.820 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.751      ;
; -1.808 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.741      ;
; -1.794 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.719      ;
; -1.794 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.719      ;
; -1.790 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.715      ;
; -1.790 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.715      ;
; -1.762 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.693      ;
; -1.739 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.670      ;
; -1.733 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.666      ;
; -1.686 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.039     ; 2.649      ;
; -1.605 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.536      ;
; -1.547 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.478      ;
; -1.543 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.474      ;
; -1.534 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.467      ;
; -1.531 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.462      ;
; -1.530 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.461      ;
; -1.518 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.451      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.512 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.442      ;
; -1.496 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.421      ;
; -1.496 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.421      ;
; -1.479 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.410      ;
; -1.406 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.339      ;
; -1.403 ; DBi[3]                            ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 1.000        ; -0.047     ; 2.358      ;
; -1.374 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.304      ;
; -1.374 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.304      ;
; -1.374 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.304      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'S_RESET_T'                                                                            ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.577 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 1.000        ; -2.819     ; 0.761      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                                                                       ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -3.482 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 4.410      ;
; -3.462 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.392      ;
; -3.462 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.392      ;
; -3.462 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.392      ;
; -3.459 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.393      ;
; -3.459 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.393      ;
; -3.459 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.393      ;
; -3.459 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.393      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.439 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.368      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.345      ;
; -3.383 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.322      ;
; -3.383 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.322      ;
; -3.383 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.322      ;
; -3.383 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.322      ;
; -3.373 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.303      ;
; -3.373 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.303      ;
; -3.373 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.303      ;
; -3.365 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.299      ;
; -3.365 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.299      ;
; -3.365 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.299      ;
; -3.365 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.299      ;
; -3.365 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.299      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.360 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.072     ; 4.290      ;
; -3.352 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.291      ;
; -3.352 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.291      ;
; -3.352 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.291      ;
; -3.352 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.291      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.073     ; 4.279      ;
; -3.328 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.067     ; 4.263      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.066     ; 4.256      ;
; -3.314 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.069     ; 4.247      ;
; -3.314 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.069     ; 4.247      ;
; -3.314 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.069     ; 4.247      ;
; -3.314 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.069     ; 4.247      ;
; -3.314 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.069     ; 4.247      ;
; -3.314 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.069     ; 4.247      ;
; -3.314 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.069     ; 4.247      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 4.228      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 4.228      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 4.228      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.074     ; 4.228      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.239      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.239      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.239      ;
; -3.300 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.063     ; 4.239      ;
; -3.297 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.067     ; 4.232      ;
; -3.276 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.210      ;
; -3.276 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.068     ; 4.210      ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RS232_T1:U1|Tx_f'                                                                                              ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -3.227 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.158      ;
; -3.227 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.158      ;
; -3.227 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.158      ;
; -3.227 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.158      ;
; -3.227 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.158      ;
; -3.227 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.158      ;
; -3.227 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.158      ;
; -3.227 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.158      ;
; -3.171 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.102      ;
; -3.171 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.102      ;
; -3.171 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.102      ;
; -3.171 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.102      ;
; -3.171 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.102      ;
; -3.171 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.102      ;
; -3.171 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.102      ;
; -3.171 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.102      ;
; -3.088 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.019      ;
; -3.085 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.016      ;
; -3.085 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.016      ;
; -3.085 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.016      ;
; -3.085 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.016      ;
; -3.085 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.016      ;
; -3.085 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.016      ;
; -3.085 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.016      ;
; -3.085 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.016      ;
; -3.072 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 4.003      ;
; -3.022 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.953      ;
; -3.022 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.953      ;
; -2.954 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.888      ;
; -2.954 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.888      ;
; -2.954 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.888      ;
; -2.954 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.888      ;
; -2.948 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.879      ;
; -2.947 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.881      ;
; -2.947 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.881      ;
; -2.947 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.881      ;
; -2.947 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.881      ;
; -2.947 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.881      ;
; -2.947 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.881      ;
; -2.947 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.881      ;
; -2.947 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.068     ; 3.881      ;
; -2.932 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.863      ;
; -2.920 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.851      ;
; -2.920 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.851      ;
; -2.920 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.851      ;
; -2.920 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.851      ;
; -2.915 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.846      ;
; -2.914 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.845      ;
; -2.914 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.845      ;
; -2.914 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.845      ;
; -2.914 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.845      ;
; -2.900 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.831      ;
; -2.899 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.830      ;
; -2.897 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.828      ;
; -2.889 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.820      ;
; -2.889 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.820      ;
; -2.889 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.820      ;
; -2.889 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.820      ;
; -2.844 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.775      ;
; -2.844 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.775      ;
; -2.844 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.775      ;
; -2.844 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.775      ;
; -2.844 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.775      ;
; -2.844 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.775      ;
; -2.844 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.775      ;
; -2.844 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.775      ;
; -2.835 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.766      ;
; -2.835 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.766      ;
; -2.835 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.766      ;
; -2.835 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.766      ;
; -2.835 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.766      ;
; -2.835 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.766      ;
; -2.835 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.766      ;
; -2.835 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.766      ;
; -2.777 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.708      ;
; -2.777 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.708      ;
; -2.760 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.074     ; 3.688      ;
; -2.760 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.691      ;
; -2.757 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.688      ;
; -2.727 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.658      ;
; -2.724 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.655      ;
; -2.662 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.593      ;
; -2.620 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.074     ; 3.548      ;
; -2.606 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.537      ;
; -2.587 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.074     ; 3.515      ;
; -2.536 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.467      ;
; -2.497 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.428      ;
; -2.480 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 3.411      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'timer0:U5|FD[5]'                                                                             ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; -3.208 ; timer0:U5|fs[12] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 4.139      ;
; -3.198 ; timer0:U5|fs[10] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 4.129      ;
; -3.085 ; timer0:U5|fs[2]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 4.016      ;
; -3.010 ; timer0:U5|fs[3]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.941      ;
; -3.009 ; timer0:U5|fs[11] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.940      ;
; -3.008 ; timer0:U5|fs[1]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.939      ;
; -2.960 ; timer0:U5|fs[0]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.892      ;
; -2.930 ; timer0:U5|fs[8]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.861      ;
; -2.904 ; timer0:U5|fs[0]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.836      ;
; -2.904 ; timer0:U5|fs[0]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.836      ;
; -2.900 ; timer0:U5|fs[1]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.831      ;
; -2.860 ; timer0:U5|fs[0]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.069     ; 3.793      ;
; -2.859 ; timer0:U5|fs[0]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.791      ;
; -2.849 ; timer0:U5|fs[14] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.781      ;
; -2.846 ; timer0:U5|fs[7]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.778      ;
; -2.844 ; timer0:U5|fs[1]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.775      ;
; -2.836 ; timer0:U5|fs[15] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.768      ;
; -2.805 ; timer0:U5|fs[0]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.737      ;
; -2.804 ; timer0:U5|fs[9]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.735      ;
; -2.799 ; timer0:U5|fs[1]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.730      ;
; -2.794 ; timer0:U5|fs[13] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.725      ;
; -2.777 ; timer0:U5|fs[5]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.709      ;
; -2.774 ; timer0:U5|fs[3]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.705      ;
; -2.757 ; timer0:U5|fs[5]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.689      ;
; -2.721 ; timer0:U5|fs[5]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.653      ;
; -2.718 ; timer0:U5|fs[3]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.649      ;
; -2.705 ; timer0:U5|fs[4]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.636      ;
; -2.684 ; timer0:U5|fs[2]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.615      ;
; -2.676 ; timer0:U5|fs[5]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.608      ;
; -2.673 ; timer0:U5|fs[3]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.604      ;
; -2.650 ; timer0:U5|fs[10] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.581      ;
; -2.650 ; timer0:U5|fs[7]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.582      ;
; -2.633 ; timer0:U5|fs[6]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.565      ;
; -2.628 ; timer0:U5|fs[2]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.559      ;
; -2.594 ; timer0:U5|fs[10] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.525      ;
; -2.594 ; timer0:U5|fs[6]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.526      ;
; -2.594 ; timer0:U5|fs[7]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.526      ;
; -2.583 ; timer0:U5|fs[2]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.514      ;
; -2.582 ; timer0:U5|fs[17] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.513      ;
; -2.577 ; timer0:U5|fs[6]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.509      ;
; -2.565 ; timer0:U5|fs[4]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.496      ;
; -2.550 ; timer0:U5|fs[10] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.482      ;
; -2.549 ; timer0:U5|fs[10] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.480      ;
; -2.549 ; timer0:U5|fs[7]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.481      ;
; -2.533 ; timer0:U5|fs[12] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.464      ;
; -2.533 ; timer0:U5|fs[6]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.069     ; 3.466      ;
; -2.532 ; timer0:U5|fs[6]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.464      ;
; -2.528 ; timer0:U5|fs[1]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.460      ;
; -2.523 ; timer0:U5|fs[2]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.455      ;
; -2.509 ; timer0:U5|fs[4]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.440      ;
; -2.507 ; timer0:U5|fs[0]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.069     ; 3.440      ;
; -2.495 ; timer0:U5|fs[10] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.426      ;
; -2.488 ; timer0:U5|fs[13] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.419      ;
; -2.483 ; timer0:U5|fs[12] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.415      ;
; -2.480 ; timer0:U5|fs[12] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.412      ;
; -2.478 ; timer0:U5|fs[6]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.410      ;
; -2.477 ; timer0:U5|fs[12] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.408      ;
; -2.473 ; timer0:U5|fs[1]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.404      ;
; -2.473 ; timer0:U5|fs[10] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.405      ;
; -2.470 ; timer0:U5|fs[10] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.402      ;
; -2.468 ; timer0:U5|fs[2]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.399      ;
; -2.464 ; timer0:U5|fs[4]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.395      ;
; -2.451 ; timer0:U5|fs[5]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.069     ; 3.384      ;
; -2.447 ; timer0:U5|fs[1]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.379      ;
; -2.433 ; timer0:U5|fs[12] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.365      ;
; -2.432 ; timer0:U5|fs[13] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.363      ;
; -2.432 ; timer0:U5|fs[12] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.363      ;
; -2.402 ; timer0:U5|fs[3]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.334      ;
; -2.396 ; timer0:U5|fs[5]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.328      ;
; -2.393 ; timer0:U5|fs[9]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.324      ;
; -2.392 ; timer0:U5|fs[4]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.324      ;
; -2.387 ; timer0:U5|fs[13] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.318      ;
; -2.379 ; timer0:U5|fs[0]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.069     ; 3.312      ;
; -2.378 ; timer0:U5|fs[12] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.309      ;
; -2.347 ; timer0:U5|fs[3]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.278      ;
; -2.337 ; timer0:U5|fs[9]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.268      ;
; -2.337 ; timer0:U5|fs[4]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.268      ;
; -2.325 ; timer0:U5|fs[14] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.257      ;
; -2.325 ; timer0:U5|fs[7]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.069     ; 3.258      ;
; -2.324 ; timer0:U5|fs[5]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.069     ; 3.257      ;
; -2.321 ; timer0:U5|fs[3]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.253      ;
; -2.319 ; timer0:U5|fs[1]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.251      ;
; -2.309 ; timer0:U5|fs[8]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.240      ;
; -2.306 ; timer0:U5|fs[0]  ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.238      ;
; -2.305 ; timer0:U5|fs[0]  ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.237      ;
; -2.299 ; timer0:U5|fs[15] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.231      ;
; -2.292 ; timer0:U5|fs[9]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.223      ;
; -2.286 ; timer0:U5|fs[2]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.218      ;
; -2.283 ; timer0:U5|fs[2]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.215      ;
; -2.280 ; timer0:U5|fs[14] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.212      ;
; -2.270 ; timer0:U5|fs[7]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.202      ;
; -2.269 ; timer0:U5|fs[11] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.200      ;
; -2.267 ; timer0:U5|fs[12] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.198      ;
; -2.264 ; timer0:U5|fs[12] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.195      ;
; -2.257 ; timer0:U5|fs[10] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.188      ;
; -2.254 ; timer0:U5|fs[15] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; timer0:U5|fs[3]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; timer0:U5|fs[10] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.185      ;
; -2.253 ; timer0:U5|fs[8]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.071     ; 3.184      ;
; -2.243 ; timer0:U5|fs[11] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.070     ; 3.175      ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[4]'                                                                                                              ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -3.085 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 4.014      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.970 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.899      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.931 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.860      ;
; -2.928 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.857      ;
; -2.928 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.857      ;
; -2.928 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.857      ;
; -2.919 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.848      ;
; -2.919 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.848      ;
; -2.919 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.848      ;
; -2.918 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.069     ; 3.851      ;
; -2.918 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.069     ; 3.851      ;
; -2.904 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.833      ;
; -2.904 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.833      ;
; -2.904 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.833      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.823 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.073     ; 3.752      ;
; -2.802 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.070     ; 3.734      ;
; -2.802 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.070     ; 3.734      ;
; -2.802 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.070     ; 3.734      ;
; -2.802 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.070     ; 3.734      ;
; -2.802 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.070     ; 3.734      ;
; -2.762 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.069     ; 3.695      ;
; -2.762 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.069     ; 3.695      ;
; -2.685 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.616      ;
; -2.685 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.616      ;
; -2.685 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.616      ;
; -2.685 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.616      ;
; -2.685 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.616      ;
; -2.683 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.590      ;
; -2.683 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.590      ;
; -2.683 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.590      ;
; -2.683 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.590      ;
; -2.681 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.612      ;
; -2.681 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.612      ;
; -2.681 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.612      ;
; -2.681 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.612      ;
; -2.681 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.612      ;
; -2.674 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.581      ;
; -2.674 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.581      ;
; -2.674 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.581      ;
; -2.674 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.581      ;
; -2.659 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.566      ;
; -2.659 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.566      ;
; -2.659 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.566      ;
; -2.659 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.566      ;
; -2.657 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.588      ;
; -2.657 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.588      ;
; -2.657 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.588      ;
; -2.657 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.588      ;
; -2.657 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.588      ;
; -2.629 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.559      ;
; -2.629 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.559      ;
; -2.629 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.559      ;
; -2.629 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.559      ;
; -2.629 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.559      ;
; -2.629 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.559      ;
; -2.629 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.559      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                             ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.814 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.012     ; 3.804      ;
; -2.814 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.012     ; 3.804      ;
; -2.814 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.012     ; 3.804      ;
; -2.734 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.658      ;
; -2.734 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.658      ;
; -2.734 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.658      ;
; -2.655 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.579      ;
; -2.655 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.579      ;
; -2.655 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.579      ;
; -2.512 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.436      ;
; -2.512 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.436      ;
; -2.512 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 3.436      ;
; -2.045 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.969      ;
; -1.764 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.696      ;
; -1.699 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.623      ;
; -1.651 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.078     ; 2.575      ;
; -1.638 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.570      ;
; -1.404 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.336      ;
; -1.403 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.335      ;
; -1.358 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.290      ;
; -1.272 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.204      ;
; -1.271 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.203      ;
; -1.226 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.158      ;
; -1.206 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.138      ;
; -1.099 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 2.030      ;
; -1.095 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.027      ;
; -1.093 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.025      ;
; -1.085 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 2.016      ;
; -1.085 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 2.016      ;
; -1.080 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 2.011      ;
; -1.074 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 2.006      ;
; -1.056 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.988      ;
; -0.967 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.898      ;
; -0.963 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.895      ;
; -0.961 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.893      ;
; -0.953 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.884      ;
; -0.953 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.884      ;
; -0.948 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.879      ;
; -0.830 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.762      ;
; -0.829 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.761      ;
; -0.726 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.658      ;
; -0.725 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.657      ;
; -0.643 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.575      ;
; -0.642 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.574      ;
; -0.516 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.447      ;
; -0.516 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.447      ;
; -0.516 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.447      ;
; -0.516 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.447      ;
; -0.485 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.417      ;
; -0.428 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.360      ;
; -0.419 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.351      ;
; -0.248 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.180      ;
; -0.247 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.179      ;
; -0.243 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.175      ;
; -0.228 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.160      ;
; -0.179 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.111      ;
; -0.178 ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.109      ;
; -0.157 ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.088      ;
; -0.060 ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 0.991      ;
; -0.033 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 0.964      ;
; 0.162  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 0.770      ;
; 0.187  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 0.745      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[2]'                                                                                                                ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.604 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.535      ;
; -2.603 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.534      ;
; -2.603 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.534      ;
; -2.603 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.534      ;
; -2.498 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.429      ;
; -2.497 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.428      ;
; -2.497 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.428      ;
; -2.497 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.428      ;
; -2.474 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.405      ;
; -2.473 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.404      ;
; -2.473 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.404      ;
; -2.473 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.404      ;
; -2.439 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.370      ;
; -2.438 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.369      ;
; -2.438 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.369      ;
; -2.438 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.369      ;
; -2.426 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.357      ;
; -2.426 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.357      ;
; -2.357 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.288      ;
; -2.326 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.257      ;
; -2.325 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.256      ;
; -2.325 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.256      ;
; -2.325 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.256      ;
; -2.322 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.253      ;
; -2.321 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.252      ;
; -2.321 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.252      ;
; -2.321 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.252      ;
; -2.320 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.251      ;
; -2.320 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.251      ;
; -2.296 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.227      ;
; -2.296 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.227      ;
; -2.261 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.192      ;
; -2.261 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.192      ;
; -2.247 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 3.177      ;
; -2.240 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.171      ;
; -2.239 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.170      ;
; -2.239 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.170      ;
; -2.239 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.170      ;
; -2.225 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.156      ;
; -2.224 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.155      ;
; -2.224 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.155      ;
; -2.224 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.155      ;
; -2.216 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.147      ;
; -2.215 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.146      ;
; -2.215 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.146      ;
; -2.215 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.146      ;
; -2.206 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 3.136      ;
; -2.192 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 3.122      ;
; -2.148 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.079      ;
; -2.144 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.075      ;
; -2.144 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 3.075      ;
; -2.133 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 3.063      ;
; -2.115 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 3.045      ;
; -2.082 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 3.012      ;
; -2.079 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 3.009      ;
; -2.065 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.995      ;
; -2.062 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.993      ;
; -2.062 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.993      ;
; -2.060 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.990      ;
; -2.047 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.978      ;
; -2.047 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.978      ;
; -2.038 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.969      ;
; -2.038 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.969      ;
; -2.028 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.958      ;
; -2.002 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.932      ;
; -2.001 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.931      ;
; -2.001 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.931      ;
; -2.001 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.931      ;
; -2.001 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.931      ;
; -1.989 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.919      ;
; -1.971 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.901      ;
; -1.970 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.900      ;
; -1.970 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.900      ;
; -1.970 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.900      ;
; -1.968 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.898      ;
; -1.960 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.891      ;
; -1.959 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.890      ;
; -1.959 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.890      ;
; -1.959 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.890      ;
; -1.943 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.873      ;
; -1.934 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.864      ;
; -1.933 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.863      ;
; -1.930 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.860      ;
; -1.916 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.846      ;
; -1.875 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.805      ;
; -1.863 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.793      ;
; -1.858 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.070     ; 2.790      ;
; -1.853 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.783      ;
; -1.853 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.783      ;
; -1.848 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.778      ;
; -1.835 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.070     ; 2.767      ;
; -1.816 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.746      ;
; -1.807 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.737      ;
; -1.790 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.720      ;
; -1.782 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.713      ;
; -1.782 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.071     ; 2.713      ;
; -1.767 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.697      ;
; -1.734 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.664      ;
; -1.712 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.072     ; 2.642      ;
; -1.705 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.070     ; 2.637      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'WS2812BCLK'                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.514 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.445      ;
; -2.514 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.445      ;
; -2.514 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.445      ;
; -2.299 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.230      ;
; -2.299 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.230      ;
; -2.299 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.230      ;
; -2.275 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.206      ;
; -2.275 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.206      ;
; -2.275 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.206      ;
; -2.274 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.205      ;
; -2.274 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.205      ;
; -2.274 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.205      ;
; -2.274 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.205      ;
; -2.201 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.132      ;
; -2.201 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.132      ;
; -2.201 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.132      ;
; -2.084 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 3.015      ;
; -2.063 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.994      ;
; -2.063 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.994      ;
; -2.063 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.994      ;
; -2.059 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.990      ;
; -2.059 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.990      ;
; -2.059 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.990      ;
; -2.059 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.990      ;
; -2.035 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.966      ;
; -2.035 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.966      ;
; -2.035 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.966      ;
; -2.035 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.966      ;
; -1.985 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.916      ;
; -1.975 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.906      ;
; -1.958 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.889      ;
; -1.958 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.889      ;
; -1.958 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.889      ;
; -1.958 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.889      ;
; -1.954 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.885      ;
; -1.954 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.885      ;
; -1.954 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.885      ;
; -1.918 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.849      ;
; -1.918 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.849      ;
; -1.918 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.849      ;
; -1.870 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.801      ;
; -1.869 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.800      ;
; -1.845 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.776      ;
; -1.820 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.751      ;
; -1.820 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.751      ;
; -1.820 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.751      ;
; -1.820 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.751      ;
; -1.807 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.738      ;
; -1.798 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.729      ;
; -1.777 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.708      ;
; -1.768 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.699      ;
; -1.732 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.663      ;
; -1.723 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.654      ;
; -1.720 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.651      ;
; -1.676 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.607      ;
; -1.676 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.607      ;
; -1.676 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.607      ;
; -1.676 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.607      ;
; -1.630 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.561      ;
; -1.607 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.538      ;
; -1.607 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.538      ;
; -1.607 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.538      ;
; -1.607 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.538      ;
; -1.598 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.529      ;
; -1.594 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.525      ;
; -1.592 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.523      ;
; -1.587 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.518      ;
; -1.571 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.502      ;
; -1.568 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.499      ;
; -1.564 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.495      ;
; -1.554 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.485      ;
; -1.457 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.388      ;
; -1.417 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.348      ;
; -1.409 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.340      ;
; -1.400 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.331      ;
; -1.379 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.310      ;
; -1.368 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.299      ;
; -1.330 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.261      ;
; -1.319 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.250      ;
; -1.292 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.223      ;
; -1.260 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.191      ;
; -1.241 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.172      ;
; -1.211 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.142      ;
; -1.210 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.141      ;
; -1.192 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.123      ;
; -1.172 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.103      ;
; -1.135 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.066      ;
; -1.123 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.054      ;
; -1.122 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.053      ;
; -1.087 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 2.018      ;
; -1.008 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 1.939      ;
; -0.895 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 1.000        ; 0.817      ; 2.724      ;
; -0.895 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 1.000        ; 0.817      ; 2.724      ;
; -0.895 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 1.000        ; 0.817      ; 2.724      ;
; -0.874 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 1.805      ;
; -0.835 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.598      ;
; -0.835 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.598      ;
; -0.835 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.598      ;
; -0.740 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 1.671      ;
; -0.662 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.071     ; 1.593      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GCKP31'                                                                                                                  ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.499 ; FD[1]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.430      ;
; -2.373 ; FD[1]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.304      ;
; -2.370 ; FD[3]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.301      ;
; -2.362 ; FD[1]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.293      ;
; -2.292 ; FD2[2]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.223      ;
; -2.258 ; FD2[0]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.189      ;
; -2.247 ; FD[1]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.178      ;
; -2.244 ; FD[3]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.175      ;
; -2.244 ; FD[3]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.175      ;
; -2.236 ; FD[1]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.167      ;
; -2.199 ; FD[6]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.130      ;
; -2.160 ; FD[6]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.091      ;
; -2.157 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 3.086      ;
; -2.156 ; FD2[1]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.087      ;
; -2.121 ; FD[1]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.052      ;
; -2.118 ; FD[3]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.049      ;
; -2.118 ; FD[3]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.049      ;
; -2.117 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 3.046      ;
; -2.110 ; FD[1]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.041      ;
; -2.073 ; FD[6]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 3.004      ;
; -2.034 ; FD[6]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.965      ;
; -2.031 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.960      ;
; -2.005 ; FD[8]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.022      ; 3.029      ;
; -1.998 ; FD[9]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.929      ;
; -1.995 ; FD[1]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.926      ;
; -1.992 ; FD[3]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.923      ;
; -1.992 ; FD[3]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.923      ;
; -1.992 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.921      ;
; -1.991 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.920      ;
; -1.984 ; FD[1]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.915      ;
; -1.966 ; FD[8]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.022      ; 2.990      ;
; -1.965 ; FD2[3]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.896      ;
; -1.952 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.881      ;
; -1.951 ; FD[10]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.882      ;
; -1.947 ; FD[6]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.878      ;
; -1.912 ; FD[10]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.843      ;
; -1.908 ; FD[6]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.839      ;
; -1.905 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.834      ;
; -1.889 ; FD[11]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.820      ;
; -1.879 ; FD[8]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.022      ; 2.903      ;
; -1.872 ; FD[9]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.803      ;
; -1.869 ; FD[1]                          ; FD[20]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.800      ;
; -1.866 ; FD[3]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.797      ;
; -1.866 ; FD[3]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.797      ;
; -1.866 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.795      ;
; -1.865 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.794      ;
; -1.860 ; FD[9]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.791      ;
; -1.858 ; FD[1]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.789      ;
; -1.857 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.072     ; 2.787      ;
; -1.854 ; FD2[0]                         ; timer0:U5|FD[16]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.074     ; 2.782      ;
; -1.840 ; FD[8]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.022      ; 2.864      ;
; -1.826 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.755      ;
; -1.825 ; FD[10]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.756      ;
; -1.823 ; FD[12]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.754      ;
; -1.821 ; FD[6]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.752      ;
; -1.815 ; FD2[0]                         ; timer0:U5|FD[17]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.074     ; 2.743      ;
; -1.786 ; FD[10]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.717      ;
; -1.784 ; FD[12]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.715      ;
; -1.782 ; FD[6]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.713      ;
; -1.779 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.708      ;
; -1.763 ; FD[11]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.694      ;
; -1.763 ; FD[11]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.694      ;
; -1.753 ; FD[8]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.022      ; 2.777      ;
; -1.750 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.679      ;
; -1.747 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.676      ;
; -1.746 ; FD[9]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.677      ;
; -1.743 ; FD[1]                          ; FD[18]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.674      ;
; -1.740 ; FD[13]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.671      ;
; -1.740 ; FD[3]                          ; FD[20]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.671      ;
; -1.740 ; FD[3]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.671      ;
; -1.740 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.669      ;
; -1.739 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.668      ;
; -1.734 ; FD[9]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.665      ;
; -1.732 ; FD[1]                          ; FD[19]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.663      ;
; -1.731 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; KEYboard_EP3C16Q240C8:U7|FD[14]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.072     ; 2.661      ;
; -1.728 ; FD2[0]                         ; timer0:U5|FD[14]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.074     ; 2.656      ;
; -1.721 ; KEYboard_EP3C16Q240C8:U7|FD[3] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.650      ;
; -1.714 ; FD[8]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.022      ; 2.738      ;
; -1.702 ; timer0:U5|FD[2]                ; timer0:U5|FD[17]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.074     ; 2.630      ;
; -1.700 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.629      ;
; -1.699 ; FD[10]                         ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.630      ;
; -1.697 ; FD[14]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.628      ;
; -1.697 ; FD[12]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.628      ;
; -1.695 ; FD[6]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.626      ;
; -1.692 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; KEYboard_EP3C16Q240C8:U7|FD[15]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.072     ; 2.622      ;
; -1.689 ; FD2[0]                         ; timer0:U5|FD[15]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.074     ; 2.617      ;
; -1.660 ; FD[10]                         ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.591      ;
; -1.658 ; FD[14]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.589      ;
; -1.658 ; FD[12]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.589      ;
; -1.656 ; FD[6]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.587      ;
; -1.653 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]  ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.582      ;
; -1.641 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.072     ; 2.571      ;
; -1.637 ; FD[11]                         ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.568      ;
; -1.637 ; FD[11]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.568      ;
; -1.627 ; FD[8]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.022      ; 2.651      ;
; -1.624 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.553      ;
; -1.623 ; timer0:U5|FD[1]                ; timer0:U5|FD[16]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.074     ; 2.551      ;
; -1.621 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.073     ; 2.550      ;
; -1.620 ; FD[9]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.551      ;
; -1.617 ; FD[1]                          ; FD[16]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.071     ; 2.548      ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'timer0:U5|S_1'                                                                       ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; -2.335 ; timer0:U5|m[4] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.266      ;
; -2.334 ; timer0:U5|m[4] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.265      ;
; -2.332 ; timer0:U5|m[4] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.263      ;
; -2.326 ; timer0:U5|m[4] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.257      ;
; -2.317 ; timer0:U5|s[2] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.249      ;
; -2.317 ; timer0:U5|s[2] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.249      ;
; -2.317 ; timer0:U5|s[2] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.249      ;
; -2.317 ; timer0:U5|s[2] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.249      ;
; -2.317 ; timer0:U5|s[2] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.249      ;
; -2.298 ; timer0:U5|m[4] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.230      ;
; -2.298 ; timer0:U5|m[4] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.230      ;
; -2.298 ; timer0:U5|m[4] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.230      ;
; -2.298 ; timer0:U5|m[4] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.230      ;
; -2.298 ; timer0:U5|m[4] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.230      ;
; -2.257 ; timer0:U5|s[0] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.189      ;
; -2.257 ; timer0:U5|s[0] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.189      ;
; -2.257 ; timer0:U5|s[0] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.189      ;
; -2.257 ; timer0:U5|s[0] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.189      ;
; -2.257 ; timer0:U5|s[0] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.189      ;
; -2.248 ; timer0:U5|m[2] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.179      ;
; -2.247 ; timer0:U5|m[2] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.178      ;
; -2.245 ; timer0:U5|m[2] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.176      ;
; -2.239 ; timer0:U5|m[2] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.170      ;
; -2.211 ; timer0:U5|m[2] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.143      ;
; -2.211 ; timer0:U5|m[2] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.143      ;
; -2.211 ; timer0:U5|m[2] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.143      ;
; -2.211 ; timer0:U5|m[2] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.143      ;
; -2.211 ; timer0:U5|m[2] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.143      ;
; -2.197 ; timer0:U5|m[5] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.128      ;
; -2.196 ; timer0:U5|m[5] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.127      ;
; -2.194 ; timer0:U5|m[5] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.125      ;
; -2.188 ; timer0:U5|m[5] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 3.119      ;
; -2.160 ; timer0:U5|m[5] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.092      ;
; -2.160 ; timer0:U5|m[5] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.092      ;
; -2.160 ; timer0:U5|m[5] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.092      ;
; -2.160 ; timer0:U5|m[5] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.092      ;
; -2.160 ; timer0:U5|m[5] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.092      ;
; -2.123 ; timer0:U5|s[1] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.055      ;
; -2.123 ; timer0:U5|s[1] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.055      ;
; -2.123 ; timer0:U5|s[1] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.055      ;
; -2.123 ; timer0:U5|s[1] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.055      ;
; -2.123 ; timer0:U5|s[1] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.055      ;
; -2.070 ; timer0:U5|s[4] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.002      ;
; -2.070 ; timer0:U5|s[4] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.002      ;
; -2.070 ; timer0:U5|s[4] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.002      ;
; -2.070 ; timer0:U5|s[4] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.002      ;
; -2.070 ; timer0:U5|s[4] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.002      ;
; -2.069 ; timer0:U5|m[0] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.001      ;
; -2.069 ; timer0:U5|m[0] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.001      ;
; -2.069 ; timer0:U5|m[0] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.001      ;
; -2.069 ; timer0:U5|m[0] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.001      ;
; -2.069 ; timer0:U5|m[0] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 3.001      ;
; -2.060 ; timer0:U5|m[3] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.991      ;
; -2.059 ; timer0:U5|m[3] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.990      ;
; -2.057 ; timer0:U5|m[3] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.988      ;
; -2.051 ; timer0:U5|m[3] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.982      ;
; -2.023 ; timer0:U5|m[3] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.955      ;
; -2.023 ; timer0:U5|m[3] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.955      ;
; -2.023 ; timer0:U5|m[3] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.955      ;
; -2.023 ; timer0:U5|m[3] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.955      ;
; -2.023 ; timer0:U5|m[3] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.955      ;
; -2.004 ; timer0:U5|s[3] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.936      ;
; -2.004 ; timer0:U5|s[3] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.936      ;
; -2.004 ; timer0:U5|s[3] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.936      ;
; -2.004 ; timer0:U5|s[3] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.936      ;
; -2.004 ; timer0:U5|s[3] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.936      ;
; -1.897 ; timer0:U5|s[2] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.829      ;
; -1.897 ; timer0:U5|s[2] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.829      ;
; -1.897 ; timer0:U5|s[2] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.829      ;
; -1.897 ; timer0:U5|s[2] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.829      ;
; -1.897 ; timer0:U5|s[2] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.829      ;
; -1.897 ; timer0:U5|s[2] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.829      ;
; -1.886 ; timer0:U5|m[1] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.818      ;
; -1.886 ; timer0:U5|m[1] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.818      ;
; -1.886 ; timer0:U5|m[1] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.818      ;
; -1.886 ; timer0:U5|m[1] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.818      ;
; -1.886 ; timer0:U5|m[1] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.818      ;
; -1.837 ; timer0:U5|s[0] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.769      ;
; -1.837 ; timer0:U5|s[0] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.769      ;
; -1.837 ; timer0:U5|s[0] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.769      ;
; -1.837 ; timer0:U5|s[0] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.769      ;
; -1.837 ; timer0:U5|s[0] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.769      ;
; -1.837 ; timer0:U5|s[0] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.769      ;
; -1.728 ; timer0:U5|s[5] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.660      ;
; -1.728 ; timer0:U5|s[5] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.660      ;
; -1.728 ; timer0:U5|s[5] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.660      ;
; -1.728 ; timer0:U5|s[5] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.660      ;
; -1.728 ; timer0:U5|s[5] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.660      ;
; -1.717 ; timer0:U5|s[2] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.648      ;
; -1.717 ; timer0:U5|s[2] ; timer0:U5|m[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.648      ;
; -1.717 ; timer0:U5|s[2] ; timer0:U5|m[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.648      ;
; -1.717 ; timer0:U5|s[2] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.648      ;
; -1.717 ; timer0:U5|s[2] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.648      ;
; -1.717 ; timer0:U5|s[2] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.071     ; 2.648      ;
; -1.703 ; timer0:U5|s[1] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.635      ;
; -1.703 ; timer0:U5|s[1] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.635      ;
; -1.703 ; timer0:U5|s[1] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.635      ;
; -1.703 ; timer0:U5|s[1] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.635      ;
; -1.703 ; timer0:U5|s[1] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.635      ;
; -1.703 ; timer0:U5|s[1] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.070     ; 2.635      ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.611 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.113     ; 1.520      ;
; -0.536 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.113     ; 1.445      ;
; 0.133  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.051     ; 0.838      ;
; 0.201  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.051     ; 0.770      ;
; 0.201  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.051     ; 0.770      ;
; 0.251  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 1.429      ; 1.940      ;
; 0.606  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 1.429      ; 2.085      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'timer0:U5|FD[17]'                                                                                  ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; -0.242 ; timer0:U5|scanP[0] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.174      ;
; -0.232 ; timer0:U5|scanP[0] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.164      ;
; -0.231 ; timer0:U5|scanP[0] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.163      ;
; -0.229 ; timer0:U5|scanP[0] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.161      ;
; -0.219 ; timer0:U5|s2[2]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.151      ;
; -0.216 ; timer0:U5|scanP[1] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.148      ;
; -0.215 ; timer0:U5|scanP[1] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.147      ;
; -0.214 ; timer0:U5|scanP[1] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.146      ;
; -0.193 ; timer0:U5|s1[2]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.071     ; 1.124      ;
; -0.154 ; timer0:U5|s1[0]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.071     ; 1.085      ;
; -0.136 ; timer0:U5|s2[1]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.068      ;
; -0.076 ; timer0:U5|s2[2]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 1.008      ;
; -0.057 ; timer0:U5|scan[3]  ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.989      ;
; 0.010  ; timer0:U5|scanP[0] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.922      ;
; 0.078  ; timer0:U5|scanP[1] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.854      ;
; 0.080  ; timer0:U5|s1[2]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.071     ; 0.851      ;
; 0.102  ; timer0:U5|s1[0]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.071     ; 0.829      ;
; 0.105  ; timer0:U5|s2[0]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.827      ;
; 0.113  ; timer0:U5|scan[1]  ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.819      ;
; 0.114  ; timer0:U5|scan[2]  ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.818      ;
; 0.115  ; timer0:U5|scan[0]  ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.817      ;
; 0.128  ; timer0:U5|s2[0]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.804      ;
; 0.136  ; timer0:U5|s1[1]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.071     ; 0.795      ;
; 0.161  ; timer0:U5|s1[1]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; timer0:U5|s1[0]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.071     ; 0.770      ;
; 0.162  ; timer0:U5|scanP[0] ; timer0:U5|scanP[0] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; timer0:U5|s2[1]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; timer0:U5|s2[0]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; timer0:U5|scanP[1] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.770      ;
; 0.186  ; timer0:U5|s1[2]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.071     ; 0.745      ;
; 0.187  ; timer0:U5|s2[2]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.070     ; 0.745      ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[19]'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.241 ; S1S[2]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 1.172      ;
; -0.226 ; S0S[2]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 1.158      ;
; -0.216 ; S2S[2]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 1.147      ;
; -0.193 ; M0S[2]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 1.124      ;
; -0.192 ; M2S[2]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 1.123      ;
; -0.190 ; M1S[2]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 1.122      ;
; -0.154 ; M1S[0]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 1.086      ;
; -0.154 ; M0S[0]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 1.085      ;
; -0.149 ; S1S[0]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 1.080      ;
; -0.147 ; S0S[0]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 1.079      ;
; -0.146 ; S2S[0]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 1.077      ;
; -0.144 ; M2S[1]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 1.075      ;
; 0.026  ; S1S[2]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.905      ;
; 0.047  ; S0S[2]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.885      ;
; 0.059  ; S2S[2]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.872      ;
; 0.080  ; M0S[2]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.851      ;
; 0.082  ; M2S[2]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.849      ;
; 0.084  ; M1S[2]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.848      ;
; 0.102  ; M0S[0]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.829      ;
; 0.102  ; M1S[0]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.830      ;
; 0.104  ; S1S[0]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.827      ;
; 0.104  ; S2S[0]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.827      ;
; 0.105  ; M2S[0]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.826      ;
; 0.106  ; S0S[0]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.826      ;
; 0.125  ; M2S[0]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.806      ;
; 0.134  ; S2S[1]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.797      ;
; 0.135  ; S1S[1]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.796      ;
; 0.136  ; M1S[1]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.796      ;
; 0.136  ; M0S[1]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.795      ;
; 0.136  ; S0S[1]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.796      ;
; 0.161  ; S1S[1]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; S2S[1]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; M0S[1]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; M2S[1]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; S1S[0]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; S2S[0]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; M0S[0]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; M2S[0]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.770      ;
; 0.162  ; M1S[1]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; M1S[0]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; S0S[1]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; S0S[0]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.770      ;
; 0.186  ; S1S[2]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; M0S[2]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; S2S[2]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; M2S[2]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.071     ; 0.745      ;
; 0.187  ; M1S[2]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; S0S[2]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.070     ; 0.745      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.172 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.050     ; 1.144      ;
; 0.122  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.050     ; 0.850      ;
; 0.136  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.050     ; 0.836      ;
; 0.202  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.050     ; 0.770      ;
; 0.202  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.050     ; 0.770      ;
; 0.202  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.050     ; 0.770      ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[30]'                                                                 ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.171 ; autoMM[0] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.047     ; 1.146      ;
; 0.100  ; autoMM[0] ; autoMM[1] ; FD[30]       ; FD[30]      ; 1.000        ; -0.047     ; 0.875      ;
; 0.139  ; autoMM[1] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.047     ; 0.836      ;
; 0.205  ; autoMM[0] ; autoMM[0] ; FD[30]       ; FD[30]      ; 1.000        ; -0.047     ; 0.770      ;
; 0.205  ; autoMM[2] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.047     ; 0.770      ;
; 0.205  ; autoMM[1] ; autoMM[1] ; FD[30]       ; FD[30]      ; 1.000        ; -0.047     ; 0.770      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.107 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.051     ; 1.078      ;
; 0.144  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.051     ; 0.827      ;
; 0.156  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.051     ; 0.815      ;
; 0.201  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.051     ; 0.770      ;
; 0.201  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.051     ; 0.770      ;
; 0.226  ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.051     ; 0.745      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GCKP31'                                                                                 ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; -2.309 ; FD[2]           ; FD[2]           ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 0.974      ;
; -2.127 ; FD[4]           ; FD[4]           ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.156      ;
; -2.031 ; FD[0]           ; FD[1]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 1.252      ;
; -1.985 ; FD[2]           ; FD[3]           ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.298      ;
; -1.878 ; FD[2]           ; FD[4]           ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.405      ;
; -1.863 ; FD[2]           ; FD[5]           ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.420      ;
; -1.849 ; FD[5]           ; FD[5]           ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 1.434      ;
; -1.808 ; FD[7]           ; FD[7]           ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 1.475      ;
; -1.805 ; FD[4]           ; FD[5]           ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.478      ;
; -1.778 ; FD[2]           ; FD[2]           ; FD[2]           ; GCKP31      ; -0.500       ; 2.818      ; 1.005      ;
; -1.756 ; FD[2]           ; FD[6]           ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.527      ;
; -1.741 ; FD[2]           ; FD[7]           ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.542      ;
; -1.735 ; FD[0]           ; FD[2]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 1.548      ;
; -1.720 ; FD[0]           ; FD[3]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 1.563      ;
; -1.698 ; FD[4]           ; FD[6]           ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.585      ;
; -1.683 ; FD[4]           ; FD[7]           ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.600      ;
; -1.650 ; FD[4]           ; FD[4]           ; FD[4]           ; GCKP31      ; -0.500       ; 2.818      ; 1.133      ;
; -1.622 ; FD[0]           ; FD[1]           ; FD[0]           ; GCKP31      ; -0.500       ; 2.818      ; 1.161      ;
; -1.619 ; FD[2]           ; FD[9]           ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.664      ;
; -1.613 ; FD[0]           ; FD[4]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 1.670      ;
; -1.598 ; FD[0]           ; FD[5]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 1.685      ;
; -1.561 ; FD[4]           ; FD[9]           ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.722      ;
; -1.530 ; FD[5]           ; FD[6]           ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 1.753      ;
; -1.519 ; FD[2]           ; FD[8]           ; FD[2]           ; GCKP31      ; 0.000        ; 2.703      ; 1.649      ;
; -1.515 ; FD[5]           ; FD[7]           ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 1.768      ;
; -1.512 ; FD[2]           ; FD[10]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.771      ;
; -1.497 ; FD[2]           ; FD[11]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.786      ;
; -1.491 ; FD[0]           ; FD[6]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 1.792      ;
; -1.476 ; FD[0]           ; FD[7]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 1.807      ;
; -1.474 ; FD[7]           ; FD[9]           ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 1.809      ;
; -1.462 ; FD[5]           ; FD[5]           ; FD[5]           ; GCKP31      ; -0.500       ; 2.818      ; 1.321      ;
; -1.461 ; FD[4]           ; FD[8]           ; FD[4]           ; GCKP31      ; 0.000        ; 2.703      ; 1.707      ;
; -1.454 ; FD[4]           ; FD[10]          ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.829      ;
; -1.439 ; FD[7]           ; FD[7]           ; FD[7]           ; GCKP31      ; -0.500       ; 2.818      ; 1.344      ;
; -1.439 ; FD[4]           ; FD[11]          ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.844      ;
; -1.406 ; FD[2]           ; FD[3]           ; FD[2]           ; GCKP31      ; -0.500       ; 2.818      ; 1.377      ;
; -1.393 ; FD[5]           ; FD[9]           ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 1.890      ;
; -1.391 ; FD[2]           ; FD[4]           ; FD[2]           ; GCKP31      ; -0.500       ; 2.818      ; 1.392      ;
; -1.390 ; FD[2]           ; FD[12]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.893      ;
; -1.375 ; FD[2]           ; FD[13]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 1.908      ;
; -1.374 ; FD[7]           ; FD[8]           ; FD[7]           ; GCKP31      ; 0.000        ; 2.703      ; 1.794      ;
; -1.367 ; FD[7]           ; FD[10]          ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 1.916      ;
; -1.354 ; FD[0]           ; FD[9]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 1.929      ;
; -1.352 ; FD[7]           ; FD[11]          ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 1.931      ;
; -1.332 ; FD[4]           ; FD[12]          ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.951      ;
; -1.318 ; FD[0]           ; FD[2]           ; FD[0]           ; GCKP31      ; -0.500       ; 2.818      ; 1.465      ;
; -1.317 ; FD[4]           ; FD[13]          ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 1.966      ;
; -1.293 ; FD[5]           ; FD[8]           ; FD[5]           ; GCKP31      ; 0.000        ; 2.703      ; 1.875      ;
; -1.290 ; FD[4]           ; FD[5]           ; FD[4]           ; GCKP31      ; -0.500       ; 2.818      ; 1.493      ;
; -1.286 ; FD[5]           ; FD[10]          ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 1.997      ;
; -1.284 ; FD[2]           ; FD[5]           ; FD[2]           ; GCKP31      ; -0.500       ; 2.818      ; 1.499      ;
; -1.275 ; FD[4]           ; FD[6]           ; FD[4]           ; GCKP31      ; -0.500       ; 2.818      ; 1.508      ;
; -1.271 ; FD[5]           ; FD[11]          ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 2.012      ;
; -1.269 ; FD[2]           ; FD[6]           ; FD[2]           ; GCKP31      ; -0.500       ; 2.818      ; 1.514      ;
; -1.268 ; FD[2]           ; FD[14]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 2.015      ;
; -1.254 ; FD[0]           ; FD[8]           ; FD[0]           ; GCKP31      ; 0.000        ; 2.703      ; 1.914      ;
; -1.253 ; FD[2]           ; FD[15]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 2.030      ;
; -1.247 ; FD[0]           ; FD[10]          ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 2.036      ;
; -1.245 ; FD[7]           ; FD[12]          ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 2.038      ;
; -1.232 ; FD[0]           ; FD[11]          ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 2.051      ;
; -1.230 ; FD[7]           ; FD[13]          ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 2.053      ;
; -1.211 ; FD[0]           ; FD[3]           ; FD[0]           ; GCKP31      ; -0.500       ; 2.818      ; 1.572      ;
; -1.210 ; FD[4]           ; FD[14]          ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 2.073      ;
; -1.196 ; FD[0]           ; FD[4]           ; FD[0]           ; GCKP31      ; -0.500       ; 2.818      ; 1.587      ;
; -1.195 ; FD[4]           ; FD[15]          ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 2.088      ;
; -1.168 ; FD[4]           ; FD[7]           ; FD[4]           ; GCKP31      ; -0.500       ; 2.818      ; 1.615      ;
; -1.164 ; FD[5]           ; FD[12]          ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 2.119      ;
; -1.162 ; FD[2]           ; FD[7]           ; FD[2]           ; GCKP31      ; -0.500       ; 2.818      ; 1.621      ;
; -1.158 ; FD[5]           ; FD[6]           ; FD[5]           ; GCKP31      ; -0.500       ; 2.818      ; 1.625      ;
; -1.149 ; FD[5]           ; FD[13]          ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 2.134      ;
; -1.146 ; FD[2]           ; FD[16]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 2.137      ;
; -1.131 ; FD[2]           ; FD[17]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 2.152      ;
; -1.125 ; FD[0]           ; FD[12]          ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 2.158      ;
; -1.123 ; FD[7]           ; FD[14]          ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 2.160      ;
; -1.120 ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; GCKP31      ; 0.000        ; 2.816      ; 2.161      ;
; -1.110 ; FD[0]           ; FD[13]          ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 2.173      ;
; -1.108 ; FD[7]           ; FD[15]          ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 2.175      ;
; -1.089 ; FD[0]           ; FD[5]           ; FD[0]           ; GCKP31      ; -0.500       ; 2.818      ; 1.694      ;
; -1.088 ; FD[4]           ; FD[16]          ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 2.195      ;
; -1.074 ; FD[0]           ; FD[6]           ; FD[0]           ; GCKP31      ; -0.500       ; 2.818      ; 1.709      ;
; -1.073 ; FD[4]           ; FD[17]          ; FD[4]           ; GCKP31      ; 0.000        ; 2.818      ; 2.210      ;
; -1.063 ; FD[17]          ; FD[17]          ; FD[17]          ; GCKP31      ; 0.000        ; 2.818      ; 2.220      ;
; -1.051 ; FD[5]           ; FD[7]           ; FD[5]           ; GCKP31      ; -0.500       ; 2.818      ; 1.732      ;
; -1.046 ; FD[4]           ; FD[9]           ; FD[4]           ; GCKP31      ; -0.500       ; 2.818      ; 1.737      ;
; -1.042 ; FD[5]           ; FD[14]          ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 2.241      ;
; -1.041 ; FD[19]          ; FD[19]          ; FD[19]          ; GCKP31      ; 0.000        ; 2.818      ; 2.242      ;
; -1.040 ; FD[2]           ; FD[9]           ; FD[2]           ; GCKP31      ; -0.500       ; 2.818      ; 1.743      ;
; -1.038 ; FD[4]           ; FD[8]           ; FD[4]           ; GCKP31      ; -0.500       ; 2.703      ; 1.630      ;
; -1.032 ; FD[2]           ; FD[8]           ; FD[2]           ; GCKP31      ; -0.500       ; 2.703      ; 1.636      ;
; -1.031 ; FD[4]           ; FD[10]          ; FD[4]           ; GCKP31      ; -0.500       ; 2.818      ; 1.752      ;
; -1.028 ; FD[7]           ; FD[9]           ; FD[7]           ; GCKP31      ; -0.500       ; 2.818      ; 1.755      ;
; -1.027 ; FD[5]           ; FD[15]          ; FD[5]           ; GCKP31      ; 0.000        ; 2.818      ; 2.256      ;
; -1.025 ; FD[2]           ; FD[10]          ; FD[2]           ; GCKP31      ; -0.500       ; 2.818      ; 1.758      ;
; -1.024 ; FD[2]           ; FD[18]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 2.259      ;
; -1.020 ; FD[7]           ; FD[8]           ; FD[7]           ; GCKP31      ; -0.500       ; 2.703      ; 1.648      ;
; -1.013 ; FD[7]           ; FD[10]          ; FD[7]           ; GCKP31      ; -0.500       ; 2.818      ; 1.770      ;
; -1.009 ; FD[2]           ; FD[19]          ; FD[2]           ; GCKP31      ; 0.000        ; 2.818      ; 2.274      ;
; -1.003 ; FD[0]           ; FD[14]          ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 2.280      ;
; -1.001 ; FD[7]           ; FD[16]          ; FD[7]           ; GCKP31      ; 0.000        ; 2.818      ; 2.282      ;
; -0.988 ; FD[0]           ; FD[15]          ; FD[0]           ; GCKP31      ; 0.000        ; 2.818      ; 2.295      ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[0]'                                                                                                  ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -1.371 ; LCM_RESET        ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.415      ; 2.489      ;
; -0.846 ; LCM_RESET        ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.415      ; 2.514      ;
; -0.650 ; LCM_RESET        ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.415      ; 3.210      ;
; -0.649 ; LCM_RESET        ; LCMPok                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.415      ; 3.211      ;
; -0.645 ; S_RESET_T        ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.528      ; 3.328      ;
; -0.634 ; S_RESET_T        ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.528      ; 3.339      ;
; -0.601 ; LCM_RESET        ; LCM_INI[1]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.415      ; 3.259      ;
; -0.342 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[2]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.537      ; 3.640      ;
; -0.342 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[0]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.537      ; 3.640      ;
; -0.342 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[3]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.537      ; 3.640      ;
; -0.342 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[1]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.537      ; 3.640      ;
; -0.339 ; LCM_RESET        ; DBi[7]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.516      ;
; -0.339 ; LCM_RESET        ; DBi[4]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.516      ;
; -0.310 ; LCM_RESET        ; DBi[0]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.411      ; 3.546      ;
; -0.283 ; LCM_RESET        ; DBi[3]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.412      ; 3.574      ;
; -0.282 ; LCM_RESET        ; DBi[5]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.573      ;
; -0.271 ; LCM_RESET        ; DBi[6]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.581      ;
; -0.216 ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f              ; RS232_T1:U1|Tx_f ; FD[0]       ; 0.000        ; 3.403      ; 3.642      ;
; -0.206 ; LCM_RESET        ; DBi[1]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.412      ; 3.651      ;
; -0.187 ; LCM_RESET        ; RS                            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.668      ;
; -0.180 ; LCM_RESET        ; LCM_com_data[12][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.675      ;
; -0.180 ; LCM_RESET        ; LCM_com_data[5][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.675      ;
; -0.180 ; LCM_RESET        ; LCM_com_data[5][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.675      ;
; -0.180 ; LCM_RESET        ; LCM_com_data[4][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.675      ;
; -0.179 ; S_RESET_T        ; RS232_R2:U2|R_Half_f          ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.508      ; 3.774      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[3][7]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.401      ; 3.697      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[7][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.401      ; 3.697      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[6][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.401      ; 3.697      ;
; -0.149 ; LCM_RESET        ; LCM_com_data[9][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.401      ; 3.697      ;
; -0.144 ; LCM_RESET        ; LCM_com_data[10][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.406      ; 3.707      ;
; -0.144 ; LCM_RESET        ; LCM_com_data[6][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.406      ; 3.707      ;
; -0.144 ; LCM_RESET        ; LCM_com_data[5][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.406      ; 3.707      ;
; -0.144 ; LCM_RESET        ; LCM_com_data[4][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.406      ; 3.707      ;
; -0.135 ; LCM_RESET        ; LCM_com_data[8][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.414      ; 3.724      ;
; -0.135 ; LCM_RESET        ; LCM_com_data[9][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.414      ; 3.724      ;
; -0.133 ; LCM_RESET        ; LCM_com_data[5][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.729      ;
; -0.133 ; LCM_RESET        ; LCM_com_data[2][7]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.729      ;
; -0.133 ; LCM_RESET        ; LCM_com_data[20][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.729      ;
; -0.133 ; LCM_RESET        ; LCM_com_data[7][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.729      ;
; -0.133 ; LCM_RESET        ; LCM_com_data[6][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.729      ;
; -0.133 ; LCM_RESET        ; LCM_com_data[3][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.729      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[16][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.405      ; 3.726      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[19][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.405      ; 3.726      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[17][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.405      ; 3.726      ;
; -0.124 ; LCM_RESET        ; LCM_com_data[18][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.405      ; 3.726      ;
; -0.122 ; LCM_RESET        ; LCM_com_data[15][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.409      ; 3.732      ;
; -0.122 ; LCM_RESET        ; LCM_com_data[14][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.409      ; 3.732      ;
; -0.122 ; LCM_RESET        ; LCM_com_data[13][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.409      ; 3.732      ;
; -0.122 ; LCM_RESET        ; LCM_com_data[12][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.409      ; 3.732      ;
; -0.113 ; LCM_RESET        ; LCM_com_data[12][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.739      ;
; -0.113 ; LCM_RESET        ; LCM_com_data[13][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.739      ;
; -0.113 ; LCM_RESET        ; LCM_com_data[4][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.739      ;
; -0.113 ; LCM_RESET        ; LCM_com_data[5][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.739      ;
; -0.111 ; LCM_RESET        ; DBi[2]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.414      ; 3.748      ;
; -0.111 ; LCM_RESET        ; LCM_com_data[17][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.416      ; 3.750      ;
; -0.111 ; LCM_RESET        ; LCM_com_data[18][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.416      ; 3.750      ;
; -0.111 ; LCM_RESET        ; LCM_com_data[15][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.416      ; 3.750      ;
; -0.111 ; LCM_RESET        ; LCM_com_data[11][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.416      ; 3.750      ;
; -0.111 ; LCM_RESET        ; LCM_com_data[10][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.416      ; 3.750      ;
; -0.110 ; LCM_RESET        ; LCM_com_data[16][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.752      ;
; -0.110 ; LCM_RESET        ; LCM_com_data[13][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.752      ;
; -0.110 ; LCM_RESET        ; LCM_com_data[12][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.752      ;
; -0.110 ; LCM_RESET        ; LCM_com_data[8][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.411      ; 3.746      ;
; -0.106 ; LCM_RESET        ; LCM_com_data[8][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.405      ; 3.744      ;
; -0.106 ; LCM_RESET        ; LCM_com_data[7][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.405      ; 3.744      ;
; -0.106 ; LCM_RESET        ; LCM_com_data[6][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.405      ; 3.744      ;
; -0.104 ; LCM_RESET        ; LCM_com_data[11][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.395      ; 3.736      ;
; -0.104 ; LCM_RESET        ; LCM_com_data[10][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.395      ; 3.736      ;
; -0.104 ; LCM_RESET        ; LCM_com_data[12][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.395      ; 3.736      ;
; -0.104 ; LCM_RESET        ; LCM_com_data[13][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.395      ; 3.736      ;
; -0.100 ; LCM_RESET        ; LCM_com_data[16][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.762      ;
; -0.100 ; LCM_RESET        ; LCM_com_data[15][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.762      ;
; -0.100 ; LCM_RESET        ; LCM_com_data[5][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.762      ;
; -0.100 ; LCM_RESET        ; LCM_com_data[4][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.762      ;
; -0.100 ; LCM_RESET        ; LCM_com_data[7][7]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.417      ; 3.762      ;
; -0.097 ; LCM_RESET        ; LCM_com_data[7][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.410      ; 3.758      ;
; -0.094 ; LCM_RESET        ; LCM_com_data[17][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.404      ; 3.755      ;
; -0.094 ; LCM_RESET        ; LCM_com_data[16][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.404      ; 3.755      ;
; -0.094 ; LCM_RESET        ; LCM_com_data[5][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.404      ; 3.755      ;
; -0.094 ; LCM_RESET        ; LCM_com_data[4][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.404      ; 3.755      ;
; -0.094 ; LCM_RESET        ; LCM_com_data[3][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.408      ; 3.759      ;
; -0.094 ; LCM_RESET        ; LCM_com_data[8][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.408      ; 3.759      ;
; -0.094 ; LCM_RESET        ; LCM_com_data[12][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.408      ; 3.759      ;
; -0.093 ; LCM_RESET        ; LCM_com_data[4][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.412      ; 3.764      ;
; -0.093 ; LCM_RESET        ; LCM_com_data[14][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.412      ; 3.764      ;
; -0.083 ; LCM_RESET        ; LCM_com_data[11][0]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.413      ; 3.775      ;
; -0.083 ; LCM_RESET        ; LCM_com_data[10][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.413      ; 3.775      ;
; -0.083 ; LCM_RESET        ; LCM_com_data[7][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.413      ; 3.775      ;
; -0.079 ; LCM_RESET        ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.415      ; 3.281      ;
; -0.073 ; LCM_RESET        ; LCM_com_data[18][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.414      ; 3.786      ;
; -0.073 ; LCM_RESET        ; LCM_com_data[19][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.414      ; 3.786      ;
; -0.073 ; LCM_RESET        ; LCM_com_data[9][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.414      ; 3.786      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[13][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.413      ; 3.787      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[11][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.413      ; 3.787      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[4][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.781      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[3][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.781      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[14][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.781      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[13][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.413      ; 3.787      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[11][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.413      ; 3.787      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[10][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.407      ; 3.781      ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[17]'                                                                                                     ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.834 ; loadck                           ; LED_WS2812B_N[1]      ; loadck       ; FD[17]      ; 0.000        ; 5.116      ; 4.727      ;
; -0.740 ; loadck                           ; SpeedS                ; loadck       ; FD[17]      ; -0.500       ; 5.116      ; 4.321      ;
; -0.729 ; loadck                           ; loadck                ; loadck       ; FD[17]      ; 0.000        ; 5.116      ; 4.832      ;
; -0.615 ; loadck                           ; LED_WS2812B_N[1]      ; loadck       ; FD[17]      ; -0.500       ; 5.116      ; 4.446      ;
; -0.596 ; loadck                           ; LED_WS2812B_N[2]      ; loadck       ; FD[17]      ; -0.500       ; 5.116      ; 4.465      ;
; -0.594 ; loadck                           ; LED_WS2812B_N[4]      ; loadck       ; FD[17]      ; -0.500       ; 5.116      ; 4.467      ;
; -0.591 ; loadck                           ; LED_WS2812B_N[3]      ; loadck       ; FD[17]      ; -0.500       ; 5.116      ; 4.470      ;
; -0.523 ; loadck                           ; SpeedS                ; loadck       ; FD[17]      ; 0.000        ; 5.116      ; 5.038      ;
; -0.494 ; S_RESET_T                        ; TX_W                  ; S_RESET_T    ; FD[17]      ; 0.000        ; 3.720      ; 3.671      ;
; -0.482 ; loadck                           ; loadck                ; loadck       ; FD[17]      ; -0.500       ; 5.116      ; 4.579      ;
; -0.466 ; loadck                           ; dir_LR[7]             ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; dir_LR[6]             ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; dir_LR[5]             ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; dir_LR[4]             ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; dir_LR[3]             ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; dir_LR[2]             ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; LED_WS2812B_shiftN[0] ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; dir_LR[1]             ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; LED_WS2812B_shiftN[2] ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.466 ; loadck                           ; LED_WS2812B_shiftN[1] ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.593      ;
; -0.419 ; loadck                           ; LED_WS2812B_N[2]      ; loadck       ; FD[17]      ; 0.000        ; 5.116      ; 5.142      ;
; -0.418 ; loadck                           ; LED_WS2812B_N[4]      ; loadck       ; FD[17]      ; 0.000        ; 5.116      ; 5.143      ;
; -0.417 ; loadck                           ; LED_WS2812B_N[3]      ; loadck       ; FD[17]      ; 0.000        ; 5.116      ; 5.144      ;
; -0.402 ; WS2812B_Driver:WS2812BN|emitter  ; loadck                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.845      ; 2.658      ;
; -0.398 ; S_RESET_T                        ; Rx_R                  ; S_RESET_T    ; FD[17]      ; 0.000        ; 3.721      ; 3.768      ;
; -0.397 ; loadck                           ; dir_LR[7]             ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; dir_LR[6]             ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; dir_LR[5]             ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; dir_LR[4]             ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; dir_LR[3]             ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; dir_LR[2]             ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; LED_WS2812B_shiftN[0] ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; dir_LR[1]             ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; LED_WS2812B_shiftN[2] ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.397 ; loadck                           ; LED_WS2812B_shiftN[1] ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.162      ;
; -0.359 ; loadck                           ; LED_WS2812B_N[0]      ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.700      ;
; -0.359 ; loadck                           ; LED_WS2812B_N[6]      ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.700      ;
; -0.359 ; loadck                           ; LED_WS2812B_N[5]      ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.700      ;
; -0.350 ; WS2812B_Driver:WS2812BN|load_clr ; loadck                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.845      ; 2.710      ;
; -0.316 ; WS2812B_Driver:WS2812BN|reload1  ; loadck                ; loadck       ; FD[17]      ; 0.000        ; 3.739      ; 3.628      ;
; -0.297 ; S_RESET_T                        ; TX_W                  ; S_RESET_T    ; FD[17]      ; -0.500       ; 3.720      ; 3.368      ;
; -0.286 ; S_RESET_T                        ; S_RESET_T             ; S_RESET_T    ; FD[17]      ; 0.000        ; 3.721      ; 3.880      ;
; -0.239 ; S_RESET_T                        ; S_RESET_T             ; S_RESET_T    ; FD[17]      ; -0.500       ; 3.721      ; 3.427      ;
; -0.235 ; loadck                           ; LED_WS2812B_N[0]      ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.324      ;
; -0.235 ; loadck                           ; LED_WS2812B_N[6]      ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.324      ;
; -0.235 ; loadck                           ; LED_WS2812B_N[5]      ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.324      ;
; -0.213 ; loadck                           ; delay[1]              ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.846      ;
; -0.213 ; loadck                           ; delay[0]              ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.846      ;
; -0.213 ; loadck                           ; delay[3]              ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.846      ;
; -0.213 ; loadck                           ; delay[2]              ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.846      ;
; -0.213 ; loadck                           ; delay[5]              ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.846      ;
; -0.213 ; loadck                           ; delay[4]              ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.846      ;
; -0.213 ; loadck                           ; delay[6]              ; loadck       ; FD[17]      ; -0.500       ; 5.114      ; 4.846      ;
; -0.155 ; S_RESET_T                        ; PCswx[1]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 3.721      ; 4.011      ;
; -0.155 ; S_RESET_T                        ; PCswx[2]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 3.721      ; 4.011      ;
; -0.155 ; S_RESET_T                        ; PCswx[0]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 3.721      ; 4.011      ;
; -0.143 ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[1]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.845      ; 2.917      ;
; -0.141 ; TX_W                             ; CMDn[0]               ; TX_W         ; FD[17]      ; 0.000        ; 3.721      ; 4.025      ;
; -0.141 ; TX_W                             ; CMDn[1]               ; TX_W         ; FD[17]      ; 0.000        ; 3.721      ; 4.025      ;
; -0.136 ; TX_W                             ; TX_W                  ; TX_W         ; FD[17]      ; 0.000        ; 3.720      ; 4.029      ;
; -0.134 ; loadck                           ; delay[1]              ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.425      ;
; -0.134 ; loadck                           ; delay[0]              ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.425      ;
; -0.134 ; loadck                           ; delay[3]              ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.425      ;
; -0.134 ; loadck                           ; delay[2]              ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.425      ;
; -0.134 ; loadck                           ; delay[5]              ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.425      ;
; -0.134 ; loadck                           ; delay[4]              ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.425      ;
; -0.134 ; loadck                           ; delay[6]              ; loadck       ; FD[17]      ; 0.000        ; 5.114      ; 5.425      ;
; -0.125 ; S_RESET_T                        ; CMDn[0]               ; S_RESET_T    ; FD[17]      ; 0.000        ; 3.721      ; 4.041      ;
; -0.125 ; S_RESET_T                        ; CMDn[1]               ; S_RESET_T    ; FD[17]      ; 0.000        ; 3.721      ; 4.041      ;
; -0.124 ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[2]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.845      ; 2.936      ;
; -0.122 ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[4]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.845      ; 2.938      ;
; -0.119 ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[3]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.845      ; 2.941      ;
; -0.073 ; S_RESET_T                        ; Rx_R                  ; S_RESET_T    ; FD[17]      ; -0.500       ; 3.721      ; 3.593      ;
; -0.063 ; WS2812B_Driver:WS2812BN|emitter  ; SpeedS                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.845      ; 2.997      ;
; -0.004 ; MM[0]~latch                      ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 0.794      ; 1.015      ;
; 0.001  ; TX_W                             ; TX_W                  ; TX_W         ; FD[17]      ; -0.500       ; 3.720      ; 3.666      ;
; 0.017  ; S_RESET_T                        ; CMDn[0]               ; S_RESET_T    ; FD[17]      ; -0.500       ; 3.721      ; 3.683      ;
; 0.017  ; S_RESET_T                        ; CMDn[1]               ; S_RESET_T    ; FD[17]      ; -0.500       ; 3.721      ; 3.683      ;
; 0.036  ; TX_W                             ; CMDn[0]               ; TX_W         ; FD[17]      ; -0.500       ; 3.721      ; 3.702      ;
; 0.036  ; TX_W                             ; CMDn[1]               ; TX_W         ; FD[17]      ; -0.500       ; 3.721      ; 3.702      ;
; 0.097  ; S_RESET_T                        ; PCswx[1]              ; S_RESET_T    ; FD[17]      ; -0.500       ; 3.721      ; 3.763      ;
; 0.097  ; S_RESET_T                        ; PCswx[2]              ; S_RESET_T    ; FD[17]      ; -0.500       ; 3.721      ; 3.763      ;
; 0.097  ; S_RESET_T                        ; PCswx[0]              ; S_RESET_T    ; FD[17]      ; -0.500       ; 3.721      ; 3.763      ;
; 0.113  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[0]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.843      ; 3.171      ;
; 0.113  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[6]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.843      ; 3.171      ;
; 0.113  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[5]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.843      ; 3.171      ;
; 0.119  ; autoMM[2]                        ; led16[5]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.591      ;
; 0.119  ; RS232_T1:U1|Tx_B_Empty           ; TX_W                  ; TX_W         ; FD[17]      ; 0.000        ; 2.648      ; 2.972      ;
; 0.122  ; autoMM[2]                        ; led16[13]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.594      ;
; 0.123  ; autoMM[2]                        ; led16[1]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.595      ;
; 0.124  ; autoMM[2]                        ; led16[10]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.596      ;
; 0.124  ; autoMM[2]                        ; led16[9]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.596      ;
; 0.125  ; autoMM[2]                        ; led16[7]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.597      ;
; 0.126  ; autoMM[2]                        ; led16[14]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.598      ;
; 0.126  ; autoMM[2]                        ; led16[12]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.598      ;
; 0.127  ; autoMM[2]                        ; led16[3]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.599      ;
; 0.127  ; autoMM[2]                        ; led16[11]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 2.267      ; 2.599      ;
; 0.127  ; WS2812B_Driver:WS2812BN|emitter  ; delay[1]              ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.843      ; 3.185      ;
; 0.127  ; WS2812B_Driver:WS2812BN|emitter  ; delay[0]              ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.843      ; 3.185      ;
; 0.127  ; WS2812B_Driver:WS2812BN|emitter  ; delay[3]              ; WS2812BCLK   ; FD[17]      ; 0.000        ; 2.843      ; 3.185      ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                             ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.509 ; Dht11_Driver:U3|dd[4][0] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 2.710      ; 2.221      ;
; -0.207 ; LCM[1]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.163      ; 2.976      ;
; -0.151 ; Dht11_Driver:U3|dd[4][1] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 2.895      ; 2.764      ;
; -0.072 ; LCM[0]                   ; LCM_com_data[9][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.161      ; 3.109      ;
; -0.069 ; LCM[2]                   ; LCM_com_data[4][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.152      ; 3.103      ;
; 0.006  ; LCM[2]                   ; LCM_com_data2[11][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.905      ; 3.931      ;
; 0.040  ; LCM[0]                   ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.720      ; 3.780      ;
; 0.069  ; LCM[2]                   ; LCMx[2]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.125      ; 3.214      ;
; 0.108  ; LCM[2]                   ; LCM_com_data2[12][7]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.721      ; 3.849      ;
; 0.108  ; LCM[2]                   ; LCM_com_data2[16][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.918      ; 4.046      ;
; 0.130  ; LCM[0]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.164      ; 3.314      ;
; 0.135  ; LCM[2]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.972      ; 3.127      ;
; 0.141  ; LCM[2]                   ; LCM_com_data[11][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.987      ; 3.148      ;
; 0.167  ; LCM[2]                   ; LCM_com_data[11][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.175      ;
; 0.183  ; LCM[1]                   ; LCM_com_data[7][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.181      ; 3.384      ;
; 0.209  ; LCM[2]                   ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.707      ; 3.936      ;
; 0.216  ; LCM[0]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.163      ; 3.399      ;
; 0.218  ; LCM[1]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.978      ; 3.216      ;
; 0.222  ; LCM[2]                   ; LCM_com_data2[11][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.729      ; 3.971      ;
; 0.226  ; LCM[2]                   ; LCM_com_data[4][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.150      ; 3.396      ;
; 0.227  ; LCM[2]                   ; LCM_com_data[13][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.235      ;
; 0.234  ; LCM[0]                   ; LCM_com_data[12][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.982      ; 3.236      ;
; 0.235  ; LCM[2]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.163      ; 3.418      ;
; 0.237  ; LCM[2]                   ; LCM_com_data2[11][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.729      ; 3.986      ;
; 0.243  ; LCM[2]                   ; LCM_com_data[5][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.150      ; 3.413      ;
; 0.249  ; LCM[2]                   ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.019      ; 4.288      ;
; 0.254  ; LCM[2]                   ; LCM_com_data[13][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.146      ; 3.420      ;
; 0.258  ; LCM[1]                   ; LCM_com_data[6][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.987      ; 3.265      ;
; 0.259  ; LCM[1]                   ; LCM_com_data[10][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.964      ; 3.243      ;
; 0.260  ; LCM[2]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.149      ; 3.429      ;
; 0.262  ; LCM[2]                   ; LCM_com_data[8][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.951      ; 3.233      ;
; 0.268  ; LCM[2]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.276      ;
; 0.269  ; LCM[2]                   ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.879      ; 4.168      ;
; 0.270  ; LCM[2]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.164      ; 3.454      ;
; 0.270  ; LCM[0]                   ; LCM_com_data[4][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.152      ; 3.442      ;
; 0.279  ; LCM[1]                   ; LCM_com_data[3][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.967      ; 3.266      ;
; 0.282  ; LCM[1]                   ; LCM_com_data[3][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.987      ; 3.289      ;
; 0.283  ; LCM[0]                   ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.144      ; 3.447      ;
; 0.284  ; LCM[1]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.164      ; 3.468      ;
; 0.285  ; LCM[2]                   ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.162      ; 3.467      ;
; 0.287  ; LCM[2]                   ; LCM_com_data[17][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.117      ; 3.424      ;
; 0.288  ; LCM[1]                   ; LCM_com_data[4][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.150      ; 3.458      ;
; 0.290  ; LCM[2]                   ; LCM_com_data[7][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.181      ; 3.491      ;
; 0.298  ; LCM[1]                   ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.162      ; 3.480      ;
; 0.301  ; LCM[0]                   ; LCM_com_data[8][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.952      ; 3.273      ;
; 0.304  ; LCM[1]                   ; LCM_com_data[3][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.312      ;
; 0.305  ; LCM[1]                   ; LCM_com_data[5][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.150      ; 3.475      ;
; 0.308  ; Dht11_Driver:U3|dd[2][0] ; LCM_com_data2[8][0]       ; FD[5]        ; LCMP_RESET  ; 0.000        ; 2.702      ; 3.030      ;
; 0.312  ; LCM[1]                   ; LCM_com_data[9][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.320      ;
; 0.321  ; LCM[0]                   ; LCM_com_data[11][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.012      ; 3.353      ;
; 0.322  ; LCM[1]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.149      ; 3.491      ;
; 0.324  ; LCM[1]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.332      ;
; 0.325  ; LCM[0]                   ; LCM_com_data[17][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.978      ; 3.323      ;
; 0.330  ; LCM[0]                   ; LCM_com_data[10][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.978      ; 3.328      ;
; 0.330  ; LCM[2]                   ; LCM_com_data2[16][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.918      ; 4.268      ;
; 0.332  ; LCM[1]                   ; LCM_com_data[8][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.989      ; 3.341      ;
; 0.338  ; LCM[1]                   ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.145      ; 3.503      ;
; 0.339  ; LCM[2]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.978      ; 3.337      ;
; 0.341  ; LCM[0]                   ; LCM_com_data[14][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.952      ; 3.313      ;
; 0.344  ; LCM[2]                   ; LCM_com_data[13][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.990      ; 3.354      ;
; 0.348  ; LCM[2]                   ; LCM_com_data[14][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.114      ; 3.482      ;
; 0.349  ; LCM[1]                   ; LCM_com_data[5][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.979      ; 3.348      ;
; 0.349  ; LCM[0]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.357      ;
; 0.357  ; LCM[1]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.013      ; 3.390      ;
; 0.361  ; LCM[2]                   ; LCM_com_data[12][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.369      ;
; 0.362  ; LCM[2]                   ; LCM_com_data[9][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.370      ;
; 0.363  ; LCM[0]                   ; LCM_com_data[6][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.142      ; 3.525      ;
; 0.366  ; LCM[0]                   ; LCM_com_data[14][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.970      ; 3.356      ;
; 0.368  ; LCM[0]                   ; LCM_com_data[5][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.979      ; 3.367      ;
; 0.368  ; LCM[1]                   ; LCM_com_data[17][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.117      ; 3.505      ;
; 0.369  ; LCM[2]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.013      ; 3.402      ;
; 0.374  ; LCM[1]                   ; LCM_com_data[10][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.968      ; 3.362      ;
; 0.376  ; LCM[2]                   ; LCM_com_data[16][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.384      ;
; 0.376  ; LCM[2]                   ; LCM_com_data[7][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.138      ; 3.534      ;
; 0.377  ; LCM[2]                   ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.014      ; 3.411      ;
; 0.379  ; LCM[1]                   ; LCM_com_data[6][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.989      ; 3.388      ;
; 0.380  ; LCM[0]                   ; LCM_com_data[5][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.150      ; 3.550      ;
; 0.383  ; LCM[2]                   ; LCM_com_data2[10][5]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.712      ; 4.115      ;
; 0.386  ; LCM[0]                   ; LCM_com_data[8][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.137      ; 3.543      ;
; 0.389  ; LCM[0]                   ; LCM_com_data[6][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.990      ; 3.399      ;
; 0.399  ; LCM[1]                   ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.014      ; 3.433      ;
; 0.400  ; LCM[2]                   ; LCM_com_data[3][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.967      ; 3.387      ;
; 0.404  ; LCM[0]                   ; LCM_com_data[11][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.987      ; 3.411      ;
; 0.407  ; LCM[2]                   ; LCM_com_data[8][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.994      ; 3.421      ;
; 0.408  ; LCM[1]                   ; LCM_com_data[13][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.146      ; 3.574      ;
; 0.410  ; LCM[1]                   ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.981      ; 3.411      ;
; 0.412  ; LCM[0]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.978      ; 3.410      ;
; 0.412  ; LCM[0]                   ; LCM_com_data[12][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.420      ;
; 0.414  ; LCM[2]                   ; LCM_com_data2[11][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.711      ; 4.145      ;
; 0.416  ; LCM[2]                   ; LCM_com_data[8][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.952      ; 3.388      ;
; 0.420  ; LCM[2]                   ; LCM_com_data[16][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.995      ; 3.435      ;
; 0.421  ; LCM[0]                   ; LCM_com_data[7][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.976      ; 3.417      ;
; 0.422  ; LCM[1]                   ; LCM_com_data[12][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.982      ; 3.424      ;
; 0.424  ; LCM[1]                   ; LCM_com_data[12][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.969      ; 3.413      ;
; 0.427  ; LCM[0]                   ; LCM_com_data[16][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.435      ;
; 0.430  ; LCM[0]                   ; LCM_com_data[11][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.988      ; 3.438      ;
; 0.431  ; LCM[0]                   ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.126      ; 3.577      ;
; 0.435  ; LCM[2]                   ; LCM_com_data[3][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.976      ; 3.431      ;
; 0.436  ; LCM[2]                   ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.956      ; 3.412      ;
; 0.437  ; LCM[0]                   ; LCM_com_data[8][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.994      ; 3.451      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'timer0:U5|FD[5]'                                                                              ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; -0.335 ; timer0:U5|S_1    ; timer0:U5|S_1    ; timer0:U5|S_1   ; timer0:U5|FD[5] ; 0.000        ; 2.622      ; 2.742      ;
; 0.002  ; timer0:U5|S_1    ; timer0:U5|S_1    ; timer0:U5|S_1   ; timer0:U5|FD[5] ; -0.500       ; 2.622      ; 2.579      ;
; 0.688  ; timer0:U5|fs[9]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 0.973      ;
; 0.689  ; timer0:U5|fs[4]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 0.974      ;
; 0.689  ; timer0:U5|fs[11] ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 0.974      ;
; 0.690  ; timer0:U5|fs[3]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 0.975      ;
; 0.690  ; timer0:U5|fs[1]  ; timer0:U5|fs[1]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 0.975      ;
; 0.691  ; timer0:U5|fs[17] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 0.976      ;
; 0.693  ; timer0:U5|fs[2]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 0.978      ;
; 1.010  ; timer0:U5|fs[2]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.295      ;
; 1.013  ; timer0:U5|fs[8]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.298      ;
; 1.014  ; timer0:U5|fs[3]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.299      ;
; 1.014  ; timer0:U5|fs[1]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.299      ;
; 1.027  ; timer0:U5|fs[2]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.312      ;
; 1.106  ; timer0:U5|fs[9]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.391      ;
; 1.108  ; timer0:U5|fs[1]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.393      ;
; 1.134  ; timer0:U5|fs[16] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.419      ;
; 1.135  ; timer0:U5|fs[16] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.420      ;
; 1.135  ; timer0:U5|fs[0]  ; timer0:U5|fs[1]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.421      ;
; 1.135  ; timer0:U5|fs[8]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.420      ;
; 1.136  ; timer0:U5|fs[16] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.421      ;
; 1.136  ; timer0:U5|fs[1]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.421      ;
; 1.138  ; timer0:U5|fs[18] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.423      ;
; 1.139  ; timer0:U5|fs[18] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.424      ;
; 1.140  ; timer0:U5|fs[18] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.425      ;
; 1.207  ; timer0:U5|fs[8]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.492      ;
; 1.229  ; timer0:U5|fs[7]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.515      ;
; 1.230  ; timer0:U5|fs[0]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.516      ;
; 1.252  ; timer0:U5|fs[4]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.537      ;
; 1.257  ; timer0:U5|fs[0]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.543      ;
; 1.298  ; timer0:U5|fs[6]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.584      ;
; 1.321  ; timer0:U5|fs[18] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.607      ;
; 1.322  ; timer0:U5|fs[18] ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.608      ;
; 1.326  ; timer0:U5|fs[16] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.612      ;
; 1.326  ; timer0:U5|fs[16] ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.612      ;
; 1.351  ; timer0:U5|fs[11] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.636      ;
; 1.351  ; timer0:U5|fs[7]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.637      ;
; 1.351  ; timer0:U5|fs[5]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.637      ;
; 1.352  ; timer0:U5|fs[0]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.638      ;
; 1.352  ; timer0:U5|fs[3]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.637      ;
; 1.357  ; timer0:U5|fs[16] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.643      ;
; 1.362  ; timer0:U5|fs[10] ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.647      ;
; 1.374  ; timer0:U5|fs[4]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.659      ;
; 1.376  ; timer0:U5|fs[2]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.661      ;
; 1.396  ; timer0:U5|fs[16] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.681      ;
; 1.399  ; timer0:U5|fs[16] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.684      ;
; 1.400  ; timer0:U5|fs[18] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.685      ;
; 1.402  ; timer0:U5|fs[16] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.687      ;
; 1.403  ; timer0:U5|fs[18] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.688      ;
; 1.404  ; timer0:U5|fs[16] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.689      ;
; 1.405  ; timer0:U5|fs[16] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.690      ;
; 1.406  ; timer0:U5|fs[18] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.691      ;
; 1.408  ; timer0:U5|fs[18] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.693      ;
; 1.409  ; timer0:U5|fs[18] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.694      ;
; 1.420  ; timer0:U5|fs[6]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.706      ;
; 1.431  ; timer0:U5|fs[15] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.717      ;
; 1.472  ; timer0:U5|fs[9]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.757      ;
; 1.473  ; timer0:U5|fs[5]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.759      ;
; 1.474  ; timer0:U5|fs[1]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.759      ;
; 1.474  ; timer0:U5|fs[3]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.759      ;
; 1.477  ; timer0:U5|fs[14] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.763      ;
; 1.498  ; timer0:U5|fs[2]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.783      ;
; 1.501  ; timer0:U5|fs[8]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.786      ;
; 1.551  ; timer0:U5|fs[18] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.837      ;
; 1.552  ; timer0:U5|fs[18] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.838      ;
; 1.555  ; timer0:U5|fs[0]  ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.840      ;
; 1.556  ; timer0:U5|fs[16] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.842      ;
; 1.557  ; timer0:U5|fs[16] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.843      ;
; 1.560  ; timer0:U5|fs[13] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.845      ;
; 1.577  ; timer0:U5|fs[6]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.862      ;
; 1.578  ; timer0:U5|fs[7]  ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.863      ;
; 1.596  ; timer0:U5|fs[1]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.881      ;
; 1.623  ; timer0:U5|fs[0]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 1.909      ;
; 1.628  ; timer0:U5|fs[12] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.913      ;
; 1.656  ; timer0:U5|fs[4]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 1.941      ;
; 1.698  ; timer0:U5|fs[17] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.069      ; 1.982      ;
; 1.699  ; timer0:U5|fs[17] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.069      ; 1.983      ;
; 1.700  ; timer0:U5|fs[17] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.069      ; 1.984      ;
; 1.717  ; timer0:U5|fs[7]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 2.003      ;
; 1.720  ; timer0:U5|fs[7]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 2.006      ;
; 1.721  ; timer0:U5|fs[5]  ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.006      ;
; 1.728  ; timer0:U5|fs[10] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.013      ;
; 1.740  ; timer0:U5|fs[4]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.025      ;
; 1.744  ; timer0:U5|fs[4]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.069      ; 2.028      ;
; 1.745  ; timer0:U5|fs[0]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 2.031      ;
; 1.769  ; timer0:U5|fs[3]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.054      ;
; 1.781  ; timer0:U5|fs[17] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.069      ; 2.065      ;
; 1.782  ; timer0:U5|fs[9]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.067      ;
; 1.782  ; timer0:U5|fs[2]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.067      ;
; 1.786  ; timer0:U5|fs[6]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 2.072      ;
; 1.788  ; timer0:U5|fs[11] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.073      ;
; 1.789  ; timer0:U5|fs[6]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 2.075      ;
; 1.795  ; timer0:U5|fs[15] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.080      ;
; 1.800  ; timer0:U5|fs[8]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.085      ;
; 1.820  ; timer0:U5|fs[10] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.105      ;
; 1.839  ; timer0:U5|fs[5]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 2.125      ;
; 1.839  ; timer0:U5|fs[12] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.124      ;
; 1.840  ; timer0:U5|fs[3]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.070      ; 2.125      ;
; 1.842  ; timer0:U5|fs[5]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.071      ; 2.128      ;
; 1.854  ; timer0:U5|fs[4]  ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.069      ; 2.138      ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SResetP99'                                                                                                                       ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.308 ; autoMM[1]                             ; MM[1]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 1.554      ; 1.266      ;
; -0.299 ; autoMM[2]                             ; MM[2]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 1.554      ; 1.275      ;
; -0.270 ; autoMM[0]                             ; MM[0]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 1.554      ; 1.304      ;
; 1.054  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; MM[2]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 2.094      ; 3.168      ;
; 1.282  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; MM[1]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 2.094      ; 3.396      ;
; 1.299  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; MM[0]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 2.094      ; 3.413      ;
; 1.601  ; S0S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.067     ; 1.564      ;
; 1.601  ; S0S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.067     ; 1.564      ;
; 1.614  ; S0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.067     ; 1.577      ;
; 2.408  ; S1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.078     ; 2.360      ;
; 2.479  ; PCswx[2]                              ; MM[2]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.546     ; 1.963      ;
; 2.508  ; S1S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.078     ; 2.460      ;
; 2.510  ; S2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.078     ; 2.462      ;
; 2.681  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; MM[1]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.695     ; 2.016      ;
; 2.695  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; MM[0]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.695     ; 2.030      ;
; 2.771  ; PCswx[1]                              ; MM[1]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.546     ; 2.255      ;
; 2.781  ; PCswx[0]                              ; MM[0]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.546     ; 2.265      ;
; 2.862  ; S1S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.078     ; 2.814      ;
; 3.113  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; MM[2]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.695     ; 2.448      ;
; 3.144  ; S2S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.078     ; 3.096      ;
; 3.164  ; S2S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.078     ; 3.116      ;
; 3.421  ; M2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.069     ; 3.382      ;
; 3.537  ; M1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.073     ; 3.494      ;
; 3.652  ; M0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.069     ; 3.613      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                      ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.237 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.821      ; 4.029      ;
; -0.237 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.821      ; 4.029      ;
; -0.237 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.821      ; 4.029      ;
; -0.237 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.821      ; 4.029      ;
; -0.073 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.196      ;
; 0.023  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.821      ; 3.789      ;
; 0.057  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.824      ; 3.826      ;
; 0.065  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.336      ;
; 0.065  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.336      ;
; 0.065  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.336      ;
; 0.066  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.821      ; 4.332      ;
; 0.090  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.359      ;
; 0.112  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 2.338      ; 2.655      ;
; 0.126  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 3.897      ;
; 0.126  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 3.897      ;
; 0.126  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 3.897      ;
; 0.182  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.824      ; 3.951      ;
; 0.220  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.827      ; 4.492      ;
; 0.220  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.827      ; 4.492      ;
; 0.220  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.827      ; 4.492      ;
; 0.220  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.827      ; 4.492      ;
; 0.220  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.827      ; 4.492      ;
; 0.220  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.827      ; 4.492      ;
; 0.220  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.827      ; 4.492      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.230  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.499      ;
; 0.237  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.506      ;
; 0.237  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.506      ;
; 0.237  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.506      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.242  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.823      ; 4.510      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.257  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.826      ; 4.528      ;
; 0.265  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 2.341      ; 2.811      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.272  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.826      ; 4.043      ;
; 0.279  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.824      ; 4.048      ;
; 0.287  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.556      ;
; 0.287  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.556      ;
; 0.287  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.556      ;
; 0.287  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.824      ; 4.556      ;
; 0.291  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.821      ; 4.057      ;
; 0.291  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.821      ; 4.057      ;
; 0.291  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.821      ; 4.057      ;
; 0.291  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.821      ; 4.057      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.296  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.830      ; 4.571      ;
; 0.301  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.828      ; 4.574      ;
; 0.301  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.828      ; 4.574      ;
; 0.301  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.828      ; 4.574      ;
; 0.301  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.828      ; 4.574      ;
; 0.301  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 3.828      ; 4.574      ;
; 0.304  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.824      ; 4.073      ;
; 0.304  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.824      ; 4.073      ;
; 0.304  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; -0.500       ; 3.824      ; 4.073      ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[7]'                                                                                                                             ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.213 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.132      ; 3.124      ;
; -0.189 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 2.074      ; 2.090      ;
; 0.107  ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.742      ; 2.054      ;
; 0.383  ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.460  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.746      ;
; 0.657  ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.229      ; 2.091      ;
; 0.692  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.977      ;
; 0.698  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.983      ;
; 0.700  ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.985      ;
; 0.703  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.989      ;
; 0.716  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.001      ;
; 0.725  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.011      ;
; 0.728  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.013      ;
; 0.777  ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.235      ; 2.217      ;
; 0.855  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.140      ;
; 0.860  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.145      ;
; 0.862  ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.147      ;
; 0.880  ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.272      ; 1.367      ;
; 0.887  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.172      ;
; 1.016  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.301      ;
; 1.022  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.307      ;
; 1.023  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.308      ;
; 1.034  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.319      ;
; 1.038  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.323      ;
; 1.044  ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.273      ; 1.532      ;
; 1.050  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.335      ;
; 1.110  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.395      ;
; 1.118  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.403      ;
; 1.138  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.423      ;
; 1.144  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.429      ;
; 1.145  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.430      ;
; 1.151  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.436      ;
; 1.156  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.441      ;
; 1.156  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.441      ;
; 1.160  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.445      ;
; 1.172  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.457      ;
; 1.220  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.506      ;
; 1.223  ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.508      ;
; 1.232  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.517      ;
; 1.235  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.520      ;
; 1.239  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.524      ;
; 1.244  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.529      ;
; 1.252  ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.278      ; 1.745      ;
; 1.260  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.545      ;
; 1.262  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.547      ;
; 1.267  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.552      ;
; 1.273  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.558      ;
; 1.278  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.563      ;
; 1.282  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.567      ;
; 1.294  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.579      ;
; 1.300  ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.267      ; 1.782      ;
; 1.353  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.639      ;
; 1.354  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.639      ;
; 1.357  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.642      ;
; 1.366  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.651      ;
; 1.378  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.664      ;
; 1.382  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.667      ;
; 1.384  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.669      ;
; 1.389  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.674      ;
; 1.404  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.689      ;
; 1.437  ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.269      ; 1.921      ;
; 1.488  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.773      ;
; 1.710  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 1.997      ;
; 1.723  ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.278      ; 2.216      ;
; 1.745  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.031      ;
; 1.766  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.052      ;
; 1.770  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.057      ;
; 1.820  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.106      ;
; 1.824  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.110      ;
; 1.831  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.117      ;
; 1.842  ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.129      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.875  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.159      ;
; 1.899  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.185      ;
; 1.928  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.215      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
; 1.934  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.218      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RS232_T1:U1|Tx_f'                                                                                               ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.117 ; RS232_T1:U1|TXD2_Bf[6]   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.114      ; 2.202      ;
; 0.018  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[0]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.660      ;
; 0.048  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|T_Half_f     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.434      ; 2.687      ;
; 0.067  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.021      ;
; 0.067  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.021      ;
; 0.067  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.021      ;
; 0.067  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.021      ;
; 0.068  ; RS232_T1:U1|TXD2_Bf[1]   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.192      ; 2.465      ;
; 0.085  ; RS232_T1:U1|TXD2_Bf[4]   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.114      ; 2.404      ;
; 0.086  ; RS232_T1:U1|TXD2_Bf[2]   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.192      ; 2.483      ;
; 0.107  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.061      ;
; 0.107  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.061      ;
; 0.107  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.061      ;
; 0.107  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.061      ;
; 0.107  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.061      ;
; 0.107  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.061      ;
; 0.107  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.061      ;
; 0.107  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.061      ;
; 0.115  ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.506      ; 3.566      ;
; 0.121  ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.506      ; 4.072      ;
; 0.140  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[1]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.782      ;
; 0.140  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[2]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.782      ;
; 0.151  ; RS232_T1:U1|TXD2_Bf[5]   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.114      ; 2.470      ;
; 0.162  ; RS232_T1:U1|TXD2_Bf[3]   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.192      ; 2.559      ;
; 0.178  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_B_Clr     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.820      ;
; 0.188  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.642      ;
; 0.188  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.642      ;
; 0.188  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.642      ;
; 0.188  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.642      ;
; 0.213  ; RS232_T1:U1|TXD2_Bf[7]   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.114      ; 2.532      ;
; 0.217  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.859      ;
; 0.217  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.859      ;
; 0.217  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.859      ;
; 0.219  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.861      ;
; 0.220  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.862      ;
; 0.220  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.862      ;
; 0.222  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.864      ;
; 0.223  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.865      ;
; 0.229  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.683      ;
; 0.229  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.683      ;
; 0.229  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.683      ;
; 0.229  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.683      ;
; 0.229  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.683      ;
; 0.229  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.683      ;
; 0.229  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.683      ;
; 0.229  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.683      ;
; 0.257  ; RS232_T1:U1|TXD2_Bf[0]   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.192      ; 2.654      ;
; 0.265  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[2] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.907      ;
; 0.265  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[0] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.907      ;
; 0.265  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[1] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.907      ;
; 0.265  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[3] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 2.907      ;
; 0.358  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TX           ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 2.437      ; 3.000      ;
; 0.383  ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|TX           ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.449  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.735      ;
; 0.506  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.792      ;
; 0.688  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.974      ;
; 0.689  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.975      ;
; 0.690  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.976      ;
; 0.711  ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.997      ;
; 0.712  ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.998      ;
; 0.713  ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.999      ;
; 0.715  ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.001      ;
; 0.717  ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.003      ;
; 0.717  ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.003      ;
; 0.717  ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.003      ;
; 0.738  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.024      ;
; 0.773  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.059      ;
; 0.773  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.059      ;
; 0.828  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.114      ;
; 1.008  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.294      ;
; 1.009  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.295      ;
; 1.014  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.300      ;
; 1.024  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.310      ;
; 1.108  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.394      ;
; 1.131  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.417      ;
; 1.157  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.443      ;
; 1.204  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.490      ;
; 1.433  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.719      ;
; 1.776  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.062      ;
; 1.867  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.153      ;
; 1.870  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.068      ; 2.153      ;
; 1.916  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.202      ;
; 1.961  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.068      ; 2.244      ;
; 1.982  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.268      ;
; 1.997  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.283      ;
; 2.021  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.307      ;
; 2.021  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.307      ;
; 2.021  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.307      ;
; 2.023  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.309      ;
; 2.024  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.310      ;
; 2.024  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.310      ;
; 2.026  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.312      ;
; 2.027  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.313      ;
; 2.069  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.355      ;
; 2.069  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 2.355      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                                 ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.031 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 1.509      ; 1.913      ;
; 0.310  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 1.509      ; 1.754      ;
; 0.423  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.051      ; 0.669      ;
; 0.438  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.051      ; 0.684      ;
; 0.492  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.051      ; 0.738      ;
; 1.047  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.035      ; 1.277      ;
; 1.164  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.035      ; 1.394      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.153 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.745      ; 1.093      ;
; 0.294 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.328      ; 0.817      ;
; 0.307 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.326      ; 0.828      ;
; 0.412 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.740      ; 1.347      ;
; 0.422 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.052      ; 0.669      ;
; 0.422 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.052      ; 0.669      ;
; 0.422 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.052      ; 0.669      ;
; 0.499 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 0.744      ;
; 0.582 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.522      ; 2.539      ;
; 0.717 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 0.962      ;
; 0.721 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 0.966      ;
; 0.806 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.522      ; 2.763      ;
; 0.911 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.156      ;
; 0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.184      ; 2.564      ;
; 1.006 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.184      ; 2.625      ;
; 1.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.670      ;
; 1.033 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.672      ;
; 1.034 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.673      ;
; 1.034 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.673      ;
; 1.037 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.676      ;
; 1.040 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.285      ;
; 1.041 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.286      ;
; 1.057 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.696      ;
; 1.094 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.522      ; 2.551      ;
; 1.138 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.383      ;
; 1.160 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.052      ; 1.407      ;
; 1.215 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.460      ;
; 1.241 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.880      ;
; 1.242 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.881      ;
; 1.242 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 1.881      ;
; 1.257 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.522      ; 2.714      ;
; 1.320 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.565      ;
; 1.337 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.582      ;
; 1.404 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.184      ; 2.523      ;
; 1.457 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.184      ; 2.576      ;
; 1.477 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.722      ;
; 1.477 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.722      ;
; 1.477 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.722      ;
; 1.477 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.722      ;
; 1.477 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 1.722      ;
; 1.510 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 2.149      ;
; 1.511 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 2.150      ;
; 1.511 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.444      ; 2.150      ;
; 1.612 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.407      ; 2.214      ;
; 1.646 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.402      ; 2.243      ;
; 1.654 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.745      ; 2.594      ;
; 1.703 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.664      ; 2.562      ;
; 1.736 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.407      ; 2.338      ;
; 1.785 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.326      ; 2.306      ;
; 1.856 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 2.452      ;
; 1.856 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 2.452      ;
; 1.885 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 1.777      ;
; 2.181 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.073      ;
; 2.239 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.484      ;
; 2.239 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.484      ;
; 2.239 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.484      ;
; 2.239 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.484      ;
; 2.259 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.052      ; 2.506      ;
; 2.260 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.052      ; 2.507      ;
; 2.288 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.180      ;
; 2.303 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.195      ;
; 2.392 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.051      ; 2.638      ;
; 2.441 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.333      ;
; 2.441 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.333      ;
; 2.441 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.333      ;
; 2.441 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.333      ;
; 2.441 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.333      ;
; 2.441 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 2.333      ;
; 2.447 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.692      ;
; 2.447 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.692      ;
; 2.447 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.692      ;
; 2.532 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.777      ;
; 2.615 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.860      ;
; 2.615 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.860      ;
; 2.652 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 2.897      ;
; 2.664 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 3.260      ;
; 2.664 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 3.260      ;
; 2.706 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.051      ; 2.952      ;
; 2.729 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.261     ; 2.663      ;
; 2.826 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 3.422      ;
; 2.826 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 3.422      ;
; 2.849 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.019      ; 3.063      ;
; 2.849 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.019      ; 3.063      ;
; 2.880 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.261     ; 2.814      ;
; 2.936 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 3.532      ;
; 2.948 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.051      ; 3.194      ;
; 2.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 3.590      ;
; 2.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.401      ; 3.590      ;
; 3.004 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.261     ; 2.938      ;
; 3.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.050      ; 3.276      ;
; 3.302 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 3.194      ;
; 3.302 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.303     ; 3.194      ;
; 3.710 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.019      ; 3.924      ;
; 3.710 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.019      ; 3.924      ;
; 4.069 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.130     ; 2.144      ;
; 4.128 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.468     ; 1.865      ;
; 4.133 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.468     ; 1.870      ;
; 4.741 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.470     ; 2.476      ;
; 4.924 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.130     ; 2.999      ;
; 5.008 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -2.470     ; 2.743      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[19]'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.383 ; S1S[2]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; S2S[2]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; M2S[2]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; S1S[0]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; S1S[1]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; M0S[2]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; S2S[0]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; S2S[1]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; M2S[1]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; M2S[0]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; M0S[0]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; M0S[1]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; M1S[2]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; M1S[0]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; M1S[1]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; S0S[2]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; S0S[0]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; S0S[1]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.438 ; M2S[0]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.724      ;
; 0.439 ; S1S[0]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.725      ;
; 0.439 ; S2S[0]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.725      ;
; 0.439 ; M0S[0]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.725      ;
; 0.439 ; S0S[0]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.724      ;
; 0.440 ; M1S[0]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.725      ;
; 0.451 ; S1S[1]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.737      ;
; 0.452 ; M0S[1]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.738      ;
; 0.452 ; M1S[1]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.737      ;
; 0.453 ; S2S[1]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.739      ;
; 0.453 ; S0S[1]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.738      ;
; 0.459 ; M2S[0]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.745      ;
; 0.460 ; M2S[2]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.746      ;
; 0.461 ; M0S[2]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.747      ;
; 0.461 ; M1S[2]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.746      ;
; 0.482 ; S2S[2]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.768      ;
; 0.492 ; S0S[2]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.777      ;
; 0.498 ; S1S[2]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.784      ;
; 0.669 ; M2S[1]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.955      ;
; 0.676 ; M0S[0]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.962      ;
; 0.678 ; M1S[0]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.963      ;
; 0.679 ; S2S[0]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.965      ;
; 0.681 ; S1S[0]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.967      ;
; 0.682 ; S0S[0]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.967      ;
; 0.705 ; M2S[2]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.991      ;
; 0.705 ; M0S[2]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 0.991      ;
; 0.705 ; M1S[2]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 0.990      ;
; 0.728 ; S2S[2]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 1.014      ;
; 0.736 ; S1S[2]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.071      ; 1.022      ;
; 0.736 ; S0S[2]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.070      ; 1.021      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[5]'                                                                                                      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U3|S_B         ; Dht11_Driver:U3|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; Dht11_Driver:U3|DHT11_S     ; Dht11_Driver:U3|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; Dht11_Driver:U3|tryNN[0]    ; Dht11_Driver:U3|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U3|tryNN[1]    ; Dht11_Driver:U3|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|dp[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U3|d8[1]       ; Dht11_Driver:U3|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U3|d8[2]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|isdata[1]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; Dht11_Driver:U3|isdata[0]   ; Dht11_Driver:U3|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.398 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|dp[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.684      ;
; 0.399 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.684      ;
; 0.438 ; Dht11_Driver:U3|Timeout[21] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.724      ;
; 0.473 ; Dht11_Driver:U3|dbit[3]     ; Dht11_Driver:U3|dbit[4]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.758      ;
; 0.474 ; Dht11_Driver:U3|dbit[1]     ; Dht11_Driver:U3|dbit[2]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.759      ;
; 0.498 ; Dht11_Driver:U3|dbit[2]     ; Dht11_Driver:U3|dbit[3]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.783      ;
; 0.625 ; Dht11_Driver:U3|d8[1]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.910      ;
; 0.648 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|ss[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.934      ;
; 0.649 ; Dht11_Driver:U3|dbit[4]     ; Dht11_Driver:U3|dbit[5]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.934      ;
; 0.650 ; Dht11_Driver:U3|dbit[0]     ; Dht11_Driver:U3|dbit[1]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.935      ;
; 0.651 ; Dht11_Driver:U3|dbit[5]     ; Dht11_Driver:U3|dbit[6]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.936      ;
; 0.651 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.936      ;
; 0.652 ; Dht11_Driver:U3|tryNN[1]    ; Dht11_Driver:U3|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.937      ;
; 0.676 ; Dht11_Driver:U3|Timeout[13] ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.962      ;
; 0.676 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.961      ;
; 0.676 ; Dht11_Driver:U3|Timeout[17] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.962      ;
; 0.676 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.962      ;
; 0.677 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.963      ;
; 0.677 ; Dht11_Driver:U3|Timeout[19] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.963      ;
; 0.677 ; Dht11_Driver:U3|Timeout[5]  ; Dht11_Driver:U3|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.962      ;
; 0.677 ; Dht11_Driver:U3|Timeout[15] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.963      ;
; 0.678 ; Dht11_Driver:U3|Timeout[3]  ; Dht11_Driver:U3|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.963      ;
; 0.681 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.967      ;
; 0.688 ; Dht11_Driver:U3|Timeout[11] ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.974      ;
; 0.688 ; Dht11_Driver:U3|Timeout[1]  ; Dht11_Driver:U3|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.973      ;
; 0.689 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.975      ;
; 0.689 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.974      ;
; 0.689 ; Dht11_Driver:U3|Timeout[9]  ; Dht11_Driver:U3|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.974      ;
; 0.689 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.974      ;
; 0.690 ; Dht11_Driver:U3|chK_SUM[3]  ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.976      ;
; 0.690 ; Dht11_Driver:U3|Timeout[7]  ; Dht11_Driver:U3|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.975      ;
; 0.691 ; Dht11_Driver:U3|chK_SUM[6]  ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.977      ;
; 0.694 ; Dht11_Driver:U3|chK_SUM[5]  ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.980      ;
; 0.694 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.980      ;
; 0.694 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.979      ;
; 0.694 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.979      ;
; 0.696 ; Dht11_Driver:U3|chK_SUM[7]  ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.982      ;
; 0.699 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 0.985      ;
; 0.711 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.996      ;
; 0.712 ; Dht11_Driver:U3|tryNN[0]    ; Dht11_Driver:U3|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 0.997      ;
; 0.842 ; Dht11_Driver:U3|chK_SUM[4]  ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.128      ;
; 0.847 ; Dht11_Driver:U3|chK_SUM[0]  ; Dht11_Driver:U3|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.133      ;
; 0.851 ; Dht11_Driver:U3|chK_SUM[2]  ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.137      ;
; 0.876 ; Dht11_Driver:U3|dd[3][7]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.162      ;
; 0.890 ; Dht11_Driver:U3|bit01       ; Dht11_Driver:U3|dbit[0]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.175      ;
; 0.897 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.182      ;
; 0.951 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.237      ;
; 0.954 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.240      ;
; 0.995 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.281      ;
; 0.995 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.280      ;
; 0.996 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.282      ;
; 0.998 ; Dht11_Driver:U3|Timeout[17] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.284      ;
; 1.000 ; Dht11_Driver:U3|Timeout[13] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.286      ;
; 1.000 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.286      ;
; 1.001 ; Dht11_Driver:U3|Timeout[5]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.286      ;
; 1.001 ; Dht11_Driver:U3|Timeout[15] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.287      ;
; 1.001 ; Dht11_Driver:U3|Timeout[19] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.287      ;
; 1.002 ; Dht11_Driver:U3|Timeout[3]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.287      ;
; 1.007 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.293      ;
; 1.008 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.294      ;
; 1.008 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.293      ;
; 1.009 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.294      ;
; 1.010 ; Dht11_Driver:U3|chK_SUM[3]  ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; Dht11_Driver:U3|Timeout[1]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.295      ;
; 1.010 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.296      ;
; 1.011 ; Dht11_Driver:U3|chK_SUM[6]  ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.297      ;
; 1.011 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.297      ;
; 1.011 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.296      ;
; 1.011 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.296      ;
; 1.011 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.297      ;
; 1.012 ; Dht11_Driver:U3|Timeout[11] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.298      ;
; 1.013 ; Dht11_Driver:U3|Timeout[9]  ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.298      ;
; 1.014 ; Dht11_Driver:U3|Timeout[7]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.299      ;
; 1.015 ; Dht11_Driver:U3|chK_SUM[5]  ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.301      ;
; 1.015 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.301      ;
; 1.022 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.308      ;
; 1.023 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.309      ;
; 1.023 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.308      ;
; 1.024 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.309      ;
; 1.028 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.313      ;
; 1.028 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.070      ; 1.313      ;
; 1.048 ; Dht11_Driver:U3|chK_SUM[1]  ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.334      ;
; 1.092 ; Dht11_Driver:U3|dd[3][3]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.378      ;
; 1.095 ; Dht11_Driver:U3|Timeout[17] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.381      ;
; 1.096 ; Dht11_Driver:U3|Timeout[13] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.382      ;
; 1.098 ; Dht11_Driver:U3|dd[3][1]    ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.384      ;
; 1.098 ; Dht11_Driver:U3|Timeout[19] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.071      ; 1.384      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'WS2812BCLK'                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; WS2812B_Driver:WS2812BN|emitter         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.398 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.684      ;
; 0.405 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 1.619      ;
; 0.437 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.723      ;
; 0.441 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 1.655      ;
; 0.442 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|bitn[1]         ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 1.656      ;
; 0.449 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.735      ;
; 0.518 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; loadck       ; WS2812BCLK  ; 0.000        ; 1.012      ; 1.735      ;
; 0.550 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|load_clr        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 1.764      ;
; 0.622 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.908      ;
; 0.646 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 0.000        ; 1.012      ; 1.863      ;
; 0.687 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 0.000        ; 1.012      ; 1.904      ;
; 0.689 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.975      ;
; 0.711 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 0.997      ;
; 0.717 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.003      ;
; 0.719 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 1.933      ;
; 0.722 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 0.000        ; 1.012      ; 1.939      ;
; 0.726 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|emitter         ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 1.940      ;
; 1.010 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.296      ;
; 1.011 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.297      ;
; 1.026 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.312      ;
; 1.027 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.313      ;
; 1.031 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.317      ;
; 1.085 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.371      ;
; 1.127 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 2.341      ;
; 1.127 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 2.341      ;
; 1.127 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 2.341      ;
; 1.127 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 2.341      ;
; 1.149 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.435      ;
; 1.153 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.439      ;
; 1.188 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 3.799      ;
; 1.188 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 3.799      ;
; 1.188 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 3.799      ;
; 1.229 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.515      ;
; 1.380 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.666      ;
; 1.387 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.673      ;
; 1.393 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.679      ;
; 1.401 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.687      ;
; 1.424 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.710      ;
; 1.481 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 2.695      ;
; 1.481 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 2.695      ;
; 1.481 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 0.000        ; 1.009      ; 2.695      ;
; 1.505 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 3.616      ;
; 1.505 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 3.616      ;
; 1.505 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 3.616      ;
; 1.523 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.809      ;
; 1.526 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.812      ;
; 1.534 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.820      ;
; 1.547 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.833      ;
; 1.567 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.853      ;
; 1.570 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.856      ;
; 1.584 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.870      ;
; 1.610 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.896      ;
; 1.635 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.921      ;
; 1.649 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.935      ;
; 1.655 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.941      ;
; 1.662 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.948      ;
; 1.681 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.967      ;
; 1.682 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.968      ;
; 1.687 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 1.973      ;
; 1.735 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.021      ;
; 1.736 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.022      ;
; 1.738 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.024      ;
; 1.764 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.050      ;
; 1.772 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.058      ;
; 1.779 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.065      ;
; 1.794 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.080      ;
; 1.808 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.094      ;
; 1.828 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.114      ;
; 1.831 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.117      ;
; 1.879 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.165      ;
; 1.903 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.189      ;
; 1.964 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.250      ;
; 1.965 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.251      ;
; 1.974 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.260      ;
; 1.984 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.270      ;
; 1.990 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.276      ;
; 2.062 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.348      ;
; 2.088 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.374      ;
; 2.090 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.376      ;
; 2.120 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.406      ;
; 2.146 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.432      ;
; 2.146 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.432      ;
; 2.146 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.432      ;
; 2.151 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.437      ;
; 2.236 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.522      ;
; 2.236 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.522      ;
; 2.236 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.522      ;
; 2.236 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.522      ;
; 2.382 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.668      ;
; 2.382 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.668      ;
; 2.382 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.668      ;
; 2.382 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.668      ;
; 2.496 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.782      ;
; 2.496 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.782      ;
; 2.516 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.802      ;
; 2.516 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.071      ; 2.802      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'timer0:U5|FD[17]'                                                                                  ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; 0.383 ; timer0:U5|s1[2]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; timer0:U5|s1[0]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; timer0:U5|s1[1]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; timer0:U5|s2[2]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; timer0:U5|s2[1]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; timer0:U5|s2[0]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; timer0:U5|scanP[1] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.669      ;
; 0.399 ; timer0:U5|scanP[0] ; timer0:U5|scanP[0] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.684      ;
; 0.439 ; timer0:U5|s1[0]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.071      ; 0.725      ;
; 0.440 ; timer0:U5|s2[0]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.725      ;
; 0.452 ; timer0:U5|s1[1]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.071      ; 0.738      ;
; 0.458 ; timer0:U5|s2[0]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.743      ;
; 0.461 ; timer0:U5|s1[2]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.071      ; 0.747      ;
; 0.474 ; timer0:U5|scan[2]  ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.759      ;
; 0.474 ; timer0:U5|scan[0]  ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.759      ;
; 0.475 ; timer0:U5|scan[1]  ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.760      ;
; 0.500 ; timer0:U5|scanP[1] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.785      ;
; 0.515 ; timer0:U5|scanP[0] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.800      ;
; 0.603 ; timer0:U5|scan[3]  ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.888      ;
; 0.623 ; timer0:U5|s2[2]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.908      ;
; 0.673 ; timer0:U5|s2[1]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 0.958      ;
; 0.676 ; timer0:U5|s1[0]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.071      ; 0.962      ;
; 0.705 ; timer0:U5|s1[2]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.071      ; 0.991      ;
; 0.727 ; timer0:U5|s2[2]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 1.012      ;
; 0.747 ; timer0:U5|scanP[1] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 1.032      ;
; 0.747 ; timer0:U5|scanP[1] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 1.032      ;
; 0.750 ; timer0:U5|scanP[1] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 1.035      ;
; 0.758 ; timer0:U5|scanP[0] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 1.043      ;
; 0.786 ; timer0:U5|scanP[0] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 1.071      ;
; 0.789 ; timer0:U5|scanP[0] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 1.074      ;
; 0.790 ; timer0:U5|scanP[0] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.070      ; 1.075      ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.399 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.684      ;
; 0.437 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.722      ;
; 0.473 ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.758      ;
; 0.474 ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.759      ;
; 0.474 ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.759      ;
; 0.474 ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.759      ;
; 0.475 ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.760      ;
; 0.588 ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.873      ;
; 0.588 ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.873      ;
; 0.590 ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.875      ;
; 0.636 ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.921      ;
; 0.696 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.982      ;
; 0.699 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.985      ;
; 0.726 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.012      ;
; 0.740 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.025      ;
; 0.770 ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.055      ;
; 0.772 ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.057      ;
; 0.814 ; MCP3202_Driver:U4|MCP3202_ADs[11] ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.099      ;
; 0.833 ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.118      ;
; 0.835 ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.120      ;
; 0.858 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.144      ;
; 0.890 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.176      ;
; 1.018 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.304      ;
; 1.021 ; MCP3202_Driver:U4|MCP3202_ADs[10] ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.306      ;
; 1.023 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.309      ;
; 1.027 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.313      ;
; 1.037 ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.322      ;
; 1.063 ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.348      ;
; 1.068 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.354      ;
; 1.085 ; MCP3202_Driver:U4|MCP3202_ADs[10] ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.370      ;
; 1.119 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.405      ;
; 1.133 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.418      ;
; 1.145 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.431      ;
; 1.154 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.440      ;
; 1.163 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.449      ;
; 1.188 ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.075      ; 1.478      ;
; 1.249 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.535      ;
; 1.261 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.547      ;
; 1.285 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.571      ;
; 1.321 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.607      ;
; 1.383 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.669      ;
; 1.450 ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.743      ;
; 1.474 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.760      ;
; 1.482 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.766      ;
; 1.494 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.780      ;
; 1.522 ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.815      ;
; 1.533 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.818      ;
; 1.533 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.818      ;
; 1.533 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.818      ;
; 1.533 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.818      ;
; 1.533 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.818      ;
; 1.551 ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.844      ;
; 1.621 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.907      ;
; 1.624 ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.917      ;
; 1.697 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.983      ;
; 1.774 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.060      ;
; 1.775 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.059      ;
; 1.805 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.091      ;
; 1.865 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.149      ;
; 1.888 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.174      ;
; 1.888 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.174      ;
; 1.888 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.174      ;
; 1.888 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.174      ;
; 1.906 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.191      ;
; 1.906 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.191      ;
; 1.906 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.191      ;
; 1.906 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.191      ;
; 1.906 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.191      ;
; 1.942 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.228      ;
; 2.001 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; -0.038     ; 2.178      ;
; 2.033 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.040     ; 2.208      ;
; 2.033 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.040     ; 2.208      ;
; 2.033 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[17]       ; FD[4]       ; 0.000        ; -0.040     ; 2.208      ;
; 2.033 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.040     ; 2.208      ;
; 2.048 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[4]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.037     ; 2.226      ;
; 2.048 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[3]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.037     ; 2.226      ;
; 2.048 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[0]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.037     ; 2.226      ;
; 2.048 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[2]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.037     ; 2.226      ;
; 2.048 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[1]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.037     ; 2.226      ;
; 2.052 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.035     ; 2.232      ;
; 2.095 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.381      ;
; 2.126 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.047     ; 2.294      ;
; 2.126 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.047     ; 2.294      ;
; 2.126 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.047     ; 2.294      ;
; 2.126 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.047     ; 2.294      ;
; 2.146 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.430      ;
; 2.202 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 2.484      ;
; 2.202 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 2.484      ;
; 2.202 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 2.484      ;
; 2.202 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 2.484      ;
; 2.214 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.500      ;
; 2.221 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.508      ;
; 2.223 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.509      ;
; 2.236 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.520      ;
; 2.280 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.075      ; 2.570      ;
; 2.280 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.075      ; 2.570      ;
; 2.280 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.075      ; 2.570      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                             ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.384 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.669      ;
; 0.587 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.071      ; 0.873      ;
; 0.604 ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.071      ; 0.890      ;
; 0.692 ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.071      ; 0.978      ;
; 0.694 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 0.979      ;
; 0.718 ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.071      ; 1.004      ;
; 0.735 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.020      ;
; 0.737 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.022      ;
; 0.741 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.026      ;
; 0.743 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.028      ;
; 0.745 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.030      ;
; 0.857 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.142      ;
; 0.879 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.164      ;
; 0.988 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.071      ; 1.274      ;
; 1.131 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.416      ;
; 1.133 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.418      ;
; 1.187 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.472      ;
; 1.189 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.474      ;
; 1.197 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.482      ;
; 1.197 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.482      ;
; 1.197 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.482      ;
; 1.197 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.482      ;
; 1.226 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.511      ;
; 1.228 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.513      ;
; 1.247 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.532      ;
; 1.249 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.534      ;
; 1.253 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.538      ;
; 1.275 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.560      ;
; 1.279 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.564      ;
; 1.281 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.566      ;
; 1.320 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.605      ;
; 1.326 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.611      ;
; 1.348 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.633      ;
; 1.352 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.637      ;
; 1.354 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.639      ;
; 1.363 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.648      ;
; 1.382 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.071      ; 1.668      ;
; 1.436 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.721      ;
; 1.487 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.772      ;
; 1.560 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.845      ;
; 1.619 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.904      ;
; 1.621 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.906      ;
; 1.692 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.977      ;
; 1.694 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.979      ;
; 1.931 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 2.239      ;
; 2.010 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 2.318      ;
; 2.219 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 2.527      ;
; 2.897 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.205      ;
; 2.897 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.205      ;
; 2.897 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.205      ;
; 2.946 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.254      ;
; 2.946 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.254      ;
; 2.946 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.254      ;
; 2.986 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.331      ; 3.532      ;
; 2.986 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.331      ; 3.532      ;
; 2.986 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.331      ; 3.532      ;
; 3.023 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.331      ;
; 3.023 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.331      ;
; 3.023 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.093      ; 3.331      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.423 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.051      ; 0.669      ;
; 0.423 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.051      ; 0.669      ;
; 0.438 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.051      ; 0.684      ;
; 0.470 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.051      ; 0.716      ;
; 0.478 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.051      ; 0.724      ;
; 0.720 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.051      ; 0.966      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.424 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.050      ; 0.669      ;
; 0.439 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.050      ; 0.684      ;
; 0.491 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.050      ; 0.736      ;
; 0.501 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.050      ; 0.746      ;
; 0.741 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.050      ; 0.986      ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[30]'                                                                 ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.427 ; autoMM[2] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; autoMM[1] ; autoMM[1] ; FD[30]       ; FD[30]      ; 0.000        ; 0.047      ; 0.669      ;
; 0.442 ; autoMM[0] ; autoMM[0] ; FD[30]       ; FD[30]      ; 0.000        ; 0.047      ; 0.684      ;
; 0.494 ; autoMM[1] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.047      ; 0.736      ;
; 0.528 ; autoMM[0] ; autoMM[1] ; FD[30]       ; FD[30]      ; 0.000        ; 0.047      ; 0.770      ;
; 0.768 ; autoMM[0] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.047      ; 1.010      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'timer0:U5|S_1'                                                                           ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+
; Slack ; From Node       ; To Node        ; Launch Clock     ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+
; 0.512 ; timer0:U5|m[1]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 0.798      ;
; 0.630 ; timer0:U5|m[0]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 0.916      ;
; 0.630 ; timer0:U5|m[0]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 0.916      ;
; 0.631 ; timer0:U5|m[0]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 0.917      ;
; 0.679 ; timer0:U5|s[1]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 0.964      ;
; 0.686 ; timer0:U5|s[5]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 0.971      ;
; 0.707 ; timer0:U5|h[1]  ; timer0:U5|h[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 0.992      ;
; 0.717 ; timer0:U5|h[0]  ; timer0:U5|h[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.002      ;
; 0.719 ; timer0:U5|h[2]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.004      ;
; 0.731 ; timer0:U5|h[1]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.016      ;
; 0.732 ; timer0:U5|h[1]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.017      ;
; 0.747 ; timer0:U5|m[1]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.033      ;
; 0.765 ; timer0:U5|m[0]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.051      ;
; 0.792 ; timer0:U5|m[1]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.078      ;
; 0.792 ; timer0:U5|m[1]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.078      ;
; 0.793 ; timer0:U5|m[1]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.079      ;
; 0.817 ; timer0:U5|h[4]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.102      ;
; 0.824 ; timer0:U5|m[5]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.110      ;
; 0.853 ; timer0:U5|s[2]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.138      ;
; 0.860 ; timer0:U5|s[4]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.145      ;
; 0.864 ; timer0:U5|s[3]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.149      ;
; 0.873 ; timer0:U5|s[0]  ; timer0:U5|s[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.158      ;
; 0.880 ; timer0:U5|s2[2] ; timer0:U5|s[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.822      ;
; 0.880 ; timer0:U5|s2[2] ; timer0:U5|s[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.822      ;
; 0.880 ; timer0:U5|s2[2] ; timer0:U5|s[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.822      ;
; 0.880 ; timer0:U5|s2[2] ; timer0:U5|s[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.822      ;
; 0.880 ; timer0:U5|s2[2] ; timer0:U5|s[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.822      ;
; 0.880 ; timer0:U5|s2[2] ; timer0:U5|s[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.822      ;
; 0.941 ; timer0:U5|m[0]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.227      ;
; 0.947 ; timer0:U5|s1[2] ; timer0:U5|s[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.889      ;
; 0.947 ; timer0:U5|s1[2] ; timer0:U5|s[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.889      ;
; 0.947 ; timer0:U5|s1[2] ; timer0:U5|s[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.889      ;
; 0.947 ; timer0:U5|s1[2] ; timer0:U5|s[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.889      ;
; 0.947 ; timer0:U5|s1[2] ; timer0:U5|s[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.889      ;
; 0.947 ; timer0:U5|s1[2] ; timer0:U5|s[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 1.889      ;
; 1.003 ; timer0:U5|h[4]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.288      ;
; 1.003 ; timer0:U5|s[1]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.288      ;
; 1.010 ; timer0:U5|h[0]  ; timer0:U5|h[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.295      ;
; 1.027 ; timer0:U5|h[0]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.312      ;
; 1.029 ; timer0:U5|h[1]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.314      ;
; 1.057 ; timer0:U5|m[2]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.343      ;
; 1.060 ; timer0:U5|m[0]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.346      ;
; 1.086 ; timer0:U5|h[3]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.371      ;
; 1.099 ; timer0:U5|m[4]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.385      ;
; 1.100 ; timer0:U5|s[1]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.385      ;
; 1.125 ; timer0:U5|s[1]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.410      ;
; 1.130 ; timer0:U5|h[2]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.415      ;
; 1.130 ; timer0:U5|h[2]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.415      ;
; 1.146 ; timer0:U5|s[0]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.431      ;
; 1.157 ; timer0:U5|s[2]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.442      ;
; 1.164 ; timer0:U5|s[4]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.449      ;
; 1.172 ; timer0:U5|s2[2] ; timer0:U5|h[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.114      ;
; 1.172 ; timer0:U5|s2[2] ; timer0:U5|h[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.114      ;
; 1.172 ; timer0:U5|s2[2] ; timer0:U5|h[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.114      ;
; 1.172 ; timer0:U5|s2[2] ; timer0:U5|h[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.114      ;
; 1.172 ; timer0:U5|s2[2] ; timer0:U5|h[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.114      ;
; 1.213 ; timer0:U5|s[3]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.498      ;
; 1.222 ; timer0:U5|s[1]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.507      ;
; 1.229 ; timer0:U5|s[0]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.514      ;
; 1.232 ; timer0:U5|s[2]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.517      ;
; 1.236 ; timer0:U5|s2[2] ; timer0:U5|m[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.178      ;
; 1.236 ; timer0:U5|s2[2] ; timer0:U5|m[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.178      ;
; 1.236 ; timer0:U5|s2[2] ; timer0:U5|m[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.178      ;
; 1.236 ; timer0:U5|s2[2] ; timer0:U5|m[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.178      ;
; 1.236 ; timer0:U5|s2[2] ; timer0:U5|m[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.178      ;
; 1.236 ; timer0:U5|s2[2] ; timer0:U5|m[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.178      ;
; 1.238 ; timer0:U5|m[3]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.524      ;
; 1.239 ; timer0:U5|s[3]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.524      ;
; 1.268 ; timer0:U5|s[0]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.553      ;
; 1.271 ; timer0:U5|h[3]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.556      ;
; 1.279 ; timer0:U5|s[2]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.564      ;
; 1.351 ; timer0:U5|s[0]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.636      ;
; 1.379 ; timer0:U5|h[0]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.664      ;
; 1.379 ; timer0:U5|h[0]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.664      ;
; 1.381 ; timer0:U5|m[2]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.667      ;
; 1.390 ; timer0:U5|s[0]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 1.675      ;
; 1.394 ; timer0:U5|m[4]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.680      ;
; 1.398 ; timer0:U5|s1[2] ; timer0:U5|h[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.340      ;
; 1.398 ; timer0:U5|s1[2] ; timer0:U5|h[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.340      ;
; 1.398 ; timer0:U5|s1[2] ; timer0:U5|h[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.340      ;
; 1.398 ; timer0:U5|s1[2] ; timer0:U5|h[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.340      ;
; 1.398 ; timer0:U5|s1[2] ; timer0:U5|h[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.727      ; 2.340      ;
; 1.412 ; timer0:U5|m[3]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.698      ;
; 1.472 ; timer0:U5|m[2]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.758      ;
; 1.503 ; timer0:U5|m[3]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.789      ;
; 1.512 ; timer0:U5|m[2]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.071      ; 1.798      ;
; 1.790 ; timer0:U5|s[5]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.075      ;
; 1.790 ; timer0:U5|s[5]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.075      ;
; 1.790 ; timer0:U5|s[5]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.075      ;
; 1.790 ; timer0:U5|s[5]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.075      ;
; 1.790 ; timer0:U5|s[5]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.075      ;
; 1.790 ; timer0:U5|s[5]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.075      ;
; 1.876 ; timer0:U5|s[5]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.161      ;
; 1.876 ; timer0:U5|s[5]  ; timer0:U5|s[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.161      ;
; 1.876 ; timer0:U5|s[5]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.161      ;
; 1.876 ; timer0:U5|s[5]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.161      ;
; 1.876 ; timer0:U5|s[5]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.161      ;
; 1.977 ; timer0:U5|s[3]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.262      ;
; 1.977 ; timer0:U5|s[3]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.262      ;
; 1.977 ; timer0:U5|s[3]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.070      ; 2.262      ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[2]'                                                                                                                ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.688 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 0.974      ;
; 0.689 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 0.975      ;
; 0.690 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 0.976      ;
; 0.692 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 0.978      ;
; 0.700 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 0.986      ;
; 0.715 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.001      ;
; 0.716 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.002      ;
; 0.717 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.003      ;
; 0.722 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.008      ;
; 0.748 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.034      ;
; 0.792 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.078      ;
; 0.911 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.197      ;
; 1.007 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.293      ;
; 1.012 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.298      ;
; 1.013 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.299      ;
; 1.014 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.300      ;
; 1.019 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.305      ;
; 1.023 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.309      ;
; 1.024 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.310      ;
; 1.026 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.312      ;
; 1.039 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.324      ;
; 1.043 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.329      ;
; 1.054 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.340      ;
; 1.056 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.342      ;
; 1.058 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.344      ;
; 1.058 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.344      ;
; 1.059 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.345      ;
; 1.119 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.405      ;
; 1.134 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.420      ;
; 1.135 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.420      ;
; 1.135 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.421      ;
; 1.136 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.422      ;
; 1.141 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.427      ;
; 1.146 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.432      ;
; 1.157 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.442      ;
; 1.161 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.446      ;
; 1.162 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.447      ;
; 1.163 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.449      ;
; 1.180 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.466      ;
; 1.198 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.484      ;
; 1.207 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.493      ;
; 1.230 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.516      ;
; 1.240 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.525      ;
; 1.241 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.526      ;
; 1.241 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.526      ;
; 1.241 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.527      ;
; 1.241 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.526      ;
; 1.242 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.527      ;
; 1.243 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.528      ;
; 1.259 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.544      ;
; 1.264 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.549      ;
; 1.268 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.553      ;
; 1.279 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.564      ;
; 1.283 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.568      ;
; 1.284 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.569      ;
; 1.285 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.571      ;
; 1.287 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.573      ;
; 1.301 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.586      ;
; 1.352 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.638      ;
; 1.353 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.639      ;
; 1.364 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.650      ;
; 1.364 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.649      ;
; 1.368 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.654      ;
; 1.372 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.658      ;
; 1.376 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.662      ;
; 1.380 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.665      ;
; 1.381 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.667      ;
; 1.390 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.675      ;
; 1.401 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.686      ;
; 1.406 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.692      ;
; 1.406 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.691      ;
; 1.408 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.693      ;
; 1.409 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.695      ;
; 1.423 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.708      ;
; 1.425 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.710      ;
; 1.437 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.072      ; 1.724      ;
; 1.461 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.747      ;
; 1.463 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.749      ;
; 1.473 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.759      ;
; 1.475 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.760      ;
; 1.475 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.761      ;
; 1.490 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.776      ;
; 1.493 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.779      ;
; 1.499 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.785      ;
; 1.502 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.787      ;
; 1.505 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.791      ;
; 1.512 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.797      ;
; 1.513 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.799      ;
; 1.528 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.814      ;
; 1.532 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.817      ;
; 1.545 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.831      ;
; 1.545 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.830      ;
; 1.547 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.832      ;
; 1.560 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.846      ;
; 1.583 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.869      ;
; 1.595 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.881      ;
; 1.610 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.070      ; 1.895      ;
; 1.611 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.897      ;
; 1.613 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.899      ;
; 1.615 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.071      ; 1.901      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'TX_W'                                                                                                            ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.736 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.392      ; 2.563      ;
; 0.736 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.392      ; 2.563      ;
; 0.736 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.392      ; 2.563      ;
; 0.736 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.392      ; 2.563      ;
; 1.005 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.392      ; 2.332      ;
; 1.005 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.392      ; 2.332      ;
; 1.005 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.392      ; 2.332      ;
; 1.005 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.392      ; 2.332      ;
; 1.023 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.473      ; 2.931      ;
; 1.023 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.473      ; 2.931      ;
; 1.023 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.473      ; 2.931      ;
; 1.023 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.473      ; 2.931      ;
; 1.242 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.473      ; 2.650      ;
; 1.242 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.473      ; 2.650      ;
; 1.242 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.473      ; 2.650      ;
; 1.242 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.473      ; 2.650      ;
; 2.564 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -1.861     ; 0.908      ;
; 2.605 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -1.861     ; 0.949      ;
; 2.609 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -1.861     ; 0.953      ;
; 2.616 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -1.861     ; 0.960      ;
; 2.942 ; Dht11_Driver:U3|dd[4][6]          ; RS232_T1:U1|TXD2_Bf[6] ; FD[5]            ; TX_W        ; 0.000        ; -1.771     ; 1.376      ;
; 2.944 ; Dht11_Driver:U3|dd[4][7]          ; RS232_T1:U1|TXD2_Bf[7] ; FD[5]            ; TX_W        ; 0.000        ; -1.771     ; 1.378      ;
; 3.091 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.307      ;
; 3.092 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.308      ;
; 3.094 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.310      ;
; 3.095 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.311      ;
; 3.134 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; 1.473      ; 4.822      ;
; 3.135 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; 1.473      ; 4.823      ;
; 3.137 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; 1.473      ; 4.825      ;
; 3.138 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; 1.473      ; 4.826      ;
; 3.161 ; Dht11_Driver:U3|dd[2][4]          ; RS232_T1:U1|TXD2_Bf[4] ; FD[5]            ; TX_W        ; 0.000        ; -1.771     ; 1.595      ;
; 3.169 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.385      ;
; 3.170 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.386      ;
; 3.172 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.388      ;
; 3.173 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.389      ;
; 3.223 ; Dht11_Driver:U3|dd[2][5]          ; RS232_T1:U1|TXD2_Bf[5] ; FD[5]            ; TX_W        ; 0.000        ; -1.768     ; 1.660      ;
; 3.233 ; Dht11_Driver:U3|dd[2][7]          ; RS232_T1:U1|TXD2_Bf[7] ; FD[5]            ; TX_W        ; 0.000        ; -1.768     ; 1.670      ;
; 3.237 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -1.953     ; 1.489      ;
; 3.242 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -1.949     ; 1.498      ;
; 3.253 ; Dht11_Driver:U3|dd[2][6]          ; RS232_T1:U1|TXD2_Bf[6] ; FD[5]            ; TX_W        ; 0.000        ; -1.768     ; 1.690      ;
; 3.303 ; Dht11_Driver:U3|dd[4][4]          ; RS232_T1:U1|TXD2_Bf[4] ; FD[5]            ; TX_W        ; 0.000        ; -1.771     ; 1.737      ;
; 3.445 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.661      ;
; 3.446 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.662      ;
; 3.448 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.664      ;
; 3.449 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.021      ; 3.665      ;
; 3.453 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; -0.500       ; 1.473      ; 4.641      ;
; 3.454 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; -0.500       ; 1.473      ; 4.642      ;
; 3.456 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; -0.500       ; 1.473      ; 4.644      ;
; 3.457 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; -0.500       ; 1.473      ; 4.645      ;
; 3.512 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -1.949     ; 1.768      ;
; 3.514 ; Dht11_Driver:U3|dd[4][5]          ; RS232_T1:U1|TXD2_Bf[5] ; FD[5]            ; TX_W        ; 0.000        ; -1.771     ; 1.948      ;
; 3.515 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.279      ;
; 3.516 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.280      ;
; 3.518 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.282      ;
; 3.519 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.283      ;
; 3.548 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -1.949     ; 1.804      ;
; 3.587 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -1.949     ; 1.843      ;
; 3.603 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -1.949     ; 1.859      ;
; 3.608 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -2.161     ; 1.652      ;
; 3.611 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -2.161     ; 1.655      ;
; 3.612 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -2.161     ; 1.656      ;
; 3.615 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -2.161     ; 1.659      ;
; 3.681 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -1.949     ; 1.937      ;
; 3.759 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.957     ; 2.007      ;
; 3.759 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.957     ; 2.007      ;
; 3.759 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.957     ; 2.007      ;
; 3.759 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.957     ; 2.007      ;
; 3.760 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.524      ;
; 3.761 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.525      ;
; 3.763 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.527      ;
; 3.764 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.528      ;
; 3.780 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.544      ;
; 3.781 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.545      ;
; 3.783 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.547      ;
; 3.784 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -1.451     ; 2.548      ;
; 3.845 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -1.949     ; 2.101      ;
; 3.955 ; Dht11_Driver:U3|dd[2][3]          ; RS232_T1:U1|TXD2_Bf[3] ; FD[5]            ; TX_W        ; 0.000        ; -1.838     ; 2.322      ;
; 3.996 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[2] ; FD[30]           ; TX_W        ; 0.000        ; -0.060     ; 4.131      ;
; 3.996 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.876     ; 2.325      ;
; 3.996 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.876     ; 2.325      ;
; 3.996 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.876     ; 2.325      ;
; 3.996 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.876     ; 2.325      ;
; 4.039 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[2] ; SResetP99        ; TX_W        ; 0.000        ; 1.392      ; 5.646      ;
; 4.074 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[2] ; FD[30]           ; TX_W        ; 0.000        ; -0.060     ; 4.209      ;
; 4.095 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[0] ; FD[30]           ; TX_W        ; 0.000        ; -0.060     ; 4.230      ;
; 4.138 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[0] ; SResetP99        ; TX_W        ; 0.000        ; 1.392      ; 5.745      ;
; 4.142 ; Dht11_Driver:U3|dd[2][0]          ; RS232_T1:U1|TXD2_Bf[0] ; FD[5]            ; TX_W        ; 0.000        ; -1.841     ; 2.506      ;
; 4.173 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[0] ; FD[30]           ; TX_W        ; 0.000        ; -0.060     ; 4.308      ;
; 4.183 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[1] ; FD[30]           ; TX_W        ; 0.000        ; -0.060     ; 4.318      ;
; 4.226 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[1] ; SResetP99        ; TX_W        ; 0.000        ; 1.392      ; 5.833      ;
; 4.242 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[3] ; FD[30]           ; TX_W        ; 0.000        ; -0.060     ; 4.377      ;
; 4.247 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -2.161     ; 2.291      ;
; 4.250 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -2.161     ; 2.294      ;
; 4.251 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -2.161     ; 2.295      ;
; 4.252 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -2.161     ; 2.296      ;
; 4.257 ; Dht11_Driver:U3|dd[2][1]          ; RS232_T1:U1|TXD2_Bf[1] ; FD[5]            ; TX_W        ; 0.000        ; -1.841     ; 2.621      ;
; 4.261 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[1] ; FD[30]           ; TX_W        ; 0.000        ; -0.060     ; 4.396      ;
; 4.285 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[3] ; SResetP99        ; TX_W        ; 0.000        ; 1.392      ; 5.892      ;
; 4.302 ; Dht11_Driver:U3|dd[4][0]          ; RS232_T1:U1|TXD2_Bf[0] ; FD[5]            ; TX_W        ; 0.000        ; -1.841     ; 2.666      ;
; 4.320 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[3] ; FD[30]           ; TX_W        ; 0.000        ; -0.060     ; 4.455      ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.552 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.867     ; 0.695      ;
; 1.564 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.864     ; 0.710      ;
; 2.068 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -1.392     ; 0.686      ;
; 2.422 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -1.739     ; 0.693      ;
; 3.981 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -2.822     ; 1.169      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'loadck'                                                                                                                                                     ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                 ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 1.628 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; loadck                                 ; loadck      ; 0.000        ; 0.071      ; 1.894      ;
; 1.628 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; loadck                                 ; loadck      ; 0.000        ; 0.071      ; 1.894      ;
; 1.628 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; loadck                                 ; loadck      ; 0.000        ; 0.071      ; 1.894      ;
; 2.251 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 0.000        ; 0.000      ; 2.446      ;
; 2.254 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 0.000        ; 0.000      ; 2.449      ;
; 2.255 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 0.000        ; 0.000      ; 2.450      ;
; 2.412 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 0.000        ; 1.452      ; 4.079      ;
; 2.412 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 0.000        ; 1.452      ; 4.079      ;
; 2.412 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 0.000        ; 1.452      ; 4.079      ;
; 2.552 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 0.000        ; 0.000      ; 2.747      ;
; 2.555 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 0.000        ; 0.000      ; 2.750      ;
; 2.555 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 0.000        ; 0.000      ; 2.750      ;
; 2.568 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.819     ; 1.954      ;
; 2.568 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.819     ; 1.954      ;
; 2.568 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.819     ; 1.954      ;
; 2.727 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; -0.500       ; 1.452      ; 3.894      ;
; 2.727 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; -0.500       ; 1.452      ; 3.894      ;
; 2.727 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; -0.500       ; 1.452      ; 3.894      ;
; 3.841 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.540      ; 4.576      ;
; 3.844 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.540      ; 4.579      ;
; 3.845 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.540      ; 4.580      ;
; 4.121 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.540      ; 4.856      ;
; 4.124 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.540      ; 4.859      ;
; 4.124 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.540      ; 4.859      ;
; 4.169 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.621     ; 2.753      ;
; 4.172 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.621     ; 2.756      ;
; 4.173 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.621     ; 2.757      ;
; 4.946 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.377     ; 1.774      ;
; 4.967 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.632     ; 3.540      ;
; 4.970 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.632     ; 3.543      ;
; 4.971 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.632     ; 3.544      ;
; 4.978 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.377     ; 1.806      ;
; 4.983 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.377     ; 1.811      ;
; 4.996 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 1.826      ;
; 4.999 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 1.829      ;
; 5.015 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 1.845      ;
; 5.035 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 1.865      ;
; 5.036 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 1.866      ;
; 5.063 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.377     ; 1.891      ;
; 5.064 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.377     ; 1.892      ;
; 5.104 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 1.934      ;
; 5.106 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 1.936      ;
; 5.225 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 2.055      ;
; 5.233 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 2.063      ;
; 5.240 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.249     ; 3.196      ;
; 5.243 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.249     ; 3.199      ;
; 5.244 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.249     ; 3.200      ;
; 5.324 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.377     ; 2.152      ;
; 5.330 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -2.100     ; 3.435      ;
; 5.333 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -2.100     ; 3.438      ;
; 5.334 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -2.100     ; 3.439      ;
; 5.337 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 2.167      ;
; 5.445 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 2.275      ;
; 5.517 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.249     ; 3.473      ;
; 5.520 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.249     ; 3.476      ;
; 5.520 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -2.249     ; 3.476      ;
; 5.567 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -3.375     ; 2.397      ;
; 5.603 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -2.100     ; 3.708      ;
; 5.606 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -2.100     ; 3.711      ;
; 5.606 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -2.100     ; 3.711      ;
; 5.703 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.632     ; 4.276      ;
; 5.706 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.632     ; 4.279      ;
; 5.707 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.632     ; 4.280      ;
; 6.096 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.627     ; 4.674      ;
; 6.099 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.627     ; 4.677      ;
; 6.100 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.627     ; 4.678      ;
; 6.474 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -1.623     ; 5.056      ;
; 6.477 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -1.623     ; 5.059      ;
; 6.477 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -1.623     ; 5.059      ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'S_RESET_T'                                                                            ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 3.320 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 0.000        ; -2.610     ; 0.720      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                                                                                                 ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                               ; Launch Clock                         ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; 3.409 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -2.760     ; 0.659      ;
; 3.422 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -2.763     ; 0.669      ;
; 3.871 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -2.808     ; 1.073      ;
; 4.000 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -2.812     ; 1.198      ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.885 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.114     ; 5.773      ;
; -6.571 ; LCMx[0]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.113     ; 5.460      ;
; -6.470 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.139     ; 5.333      ;
; -6.470 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.139     ; 5.333      ;
; -6.470 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.139     ; 5.333      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[0][4]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[17][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[10][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[15][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.133     ; 5.334      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.133     ; 5.334      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[7][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[8][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[9][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.132     ; 5.335      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.133     ; 5.334      ;
; -6.465 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.133     ; 5.334      ;
; -6.464 ; LCMx[1]   ; LCM_com_data[11][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 5.335      ;
; -6.464 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 5.335      ;
; -6.464 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 5.335      ;
; -6.464 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 5.335      ;
; -6.464 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.131     ; 5.335      ;
; -6.446 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.114     ; 5.334      ;
; -6.446 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.114     ; 5.334      ;
; -6.446 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.114     ; 5.334      ;
; -6.446 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.114     ; 5.334      ;
; -6.446 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.114     ; 5.334      ;
; -6.446 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 5.333      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[11][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 5.332      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 5.333      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[3][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 5.333      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[8][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 5.324      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 5.332      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 5.324      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[6][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 5.324      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 5.332      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[7][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 5.333      ;
; -6.446 ; LCMx[1]   ; LCM_com_data[3][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 5.333      ;
; -6.445 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.330      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 5.332      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 5.323      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[19][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 5.332      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 5.323      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.123     ; 5.324      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[13][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 5.331      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[17][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[18][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.123     ; 5.324      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[20][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[11][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 5.331      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[4][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 5.331      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 5.323      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.124     ; 5.323      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[7][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[6][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[17][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.123     ; 5.324      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[7][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[18][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.123     ; 5.324      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.116     ; 5.331      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.118     ; 5.329      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.115     ; 5.332      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[3][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.445 ; LCMx[1]   ; LCM_com_data[10][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.112     ; 5.335      ;
; -6.444 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 5.327      ;
; -6.444 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 5.327      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 5.324      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 5.324      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.119     ; 5.327      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[15][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.120     ; 5.326      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[14][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.120     ; 5.326      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.127     ; 5.319      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[11][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.127     ; 5.319      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[14][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.127     ; 5.319      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[15][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.329      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[14][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.329      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[3][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.128     ; 5.318      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.329      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.329      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.329      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.329      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[3][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 5.325      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.329      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.127     ; 5.319      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[8][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 5.325      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[12][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.121     ; 5.325      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[14][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.117     ; 5.329      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[19][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.122     ; 5.324      ;
; -6.444 ; LCMx[1]   ; LCM_com_data[7][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -2.128     ; 5.318      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                           ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock                          ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; -4.729 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -2.801     ; 2.940      ;
; -4.729 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -2.801     ; 2.940      ;
; -4.729 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -2.801     ; 2.940      ;
; -3.259 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.261     ; 3.020      ;
; -3.259 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.261     ; 3.020      ;
; -3.259 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.261     ; 3.020      ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'TX_W'                                                                                            ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -3.393 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -2.437     ; 1.968      ;
; -0.382 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.500        ; 1.072      ; 2.216      ;
; -0.060 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 1.000        ; 1.072      ; 2.394      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'GCKP31'                                                                                              ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.697 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[0]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.970     ; 2.719      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.465 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[9]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.972     ; 2.485      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[15]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[7]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[14]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[6]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[13]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[5]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[12]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[4]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[11]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[3]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[10]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[2]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[9]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[1]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -2.427 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[8]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.971     ; 2.448      ;
; -1.982 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.982     ; 1.992      ;
; -1.982 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.982     ; 1.992      ;
; -1.982 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[1]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.982     ; 1.992      ;
; -0.006 ; SResetP99     ; FD[8]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.615      ; 3.103      ;
; 0.089  ; SResetP99     ; timer0:U5|FD[5]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; timer0:U5|FD[4]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; timer0:U5|FD[3]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; timer0:U5|FD[2]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; FD2[0]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; timer0:U5|FD[1]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; timer0:U5|FD[8]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; timer0:U5|FD[7]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; timer0:U5|FD[6]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; WS2812BCLK                            ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; FD2[2]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; FD2[1]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.089  ; SResetP99     ; FD2[3]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.723      ; 3.116      ;
; 0.102  ; SResetP99     ; FD[20]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[19]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[18]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[17]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[16]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[22]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[21]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[30]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[29]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[28]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[27]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[26]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[25]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[24]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.102  ; SResetP99     ; FD[23]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.105      ;
; 0.104  ; SResetP99     ; FD[15]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[14]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[13]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[12]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[11]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[10]                                ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[9]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[7]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[6]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[5]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[4]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[3]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[2]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[0]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.104  ; SResetP99     ; FD[1]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 2.725      ; 3.103      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[17]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[16]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[15]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[14]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[13]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[12]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[11]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[10]                      ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.125  ; SResetP99     ; timer0:U5|FD[9]                       ; SResetP99    ; GCKP31      ; 0.500        ; 2.735      ; 3.092      ;
; 0.480  ; SResetP99     ; FD[8]                                 ; SResetP99    ; GCKP31      ; 1.000        ; 2.615      ; 3.117      ;
; 0.579  ; SResetP99     ; timer0:U5|FD[5]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; timer0:U5|FD[4]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; timer0:U5|FD[3]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; timer0:U5|FD[2]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; FD2[0]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; timer0:U5|FD[1]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; timer0:U5|FD[8]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; timer0:U5|FD[7]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; timer0:U5|FD[6]                       ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; WS2812BCLK                            ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; FD2[2]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; FD2[1]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.579  ; SResetP99     ; FD2[3]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.723      ; 3.126      ;
; 0.589  ; SResetP99     ; FD[20]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.725      ; 3.118      ;
; 0.589  ; SResetP99     ; FD[19]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.725      ; 3.118      ;
; 0.589  ; SResetP99     ; FD[18]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.725      ; 3.118      ;
; 0.589  ; SResetP99     ; FD[17]                                ; SResetP99    ; GCKP31      ; 1.000        ; 2.725      ; 3.118      ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'loadck'                                                                                                           ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.220 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 0.500        ; 1.377      ; 4.099      ;
; -2.028 ; WS2812B_Driver:WS2812BN|load_clr ; WS2812B_Driver:WS2812BN|reload1 ; WS2812BCLK   ; loadck      ; 1.000        ; -1.009     ; 2.031      ;
; -1.917 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 1.000        ; 1.377      ; 4.296      ;
; -1.089 ; WS2812B_Driver:WS2812BN|reload1  ; WS2812B_Driver:WS2812BN|reload1 ; loadck       ; loadck      ; 1.000        ; -0.073     ; 2.038      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[30]'                                                              ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -2.219 ; S0S[2]    ; autoMM[0] ; FD[19]       ; FD[30]      ; 1.000        ; -1.769     ; 1.462      ;
; -2.219 ; S0S[2]    ; autoMM[2] ; FD[19]       ; FD[30]      ; 1.000        ; -1.769     ; 1.462      ;
; -2.219 ; S0S[2]    ; autoMM[1] ; FD[19]       ; FD[30]      ; 1.000        ; -1.769     ; 1.462      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[5]'                                                                                   ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.880 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[0]    ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.406      ;
; -1.880 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[1]    ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.406      ;
; -1.880 ; DHT11_RESET ; Dht11_Driver:U3|isdata[1]   ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.406      ;
; -1.837 ; DHT11_RESET ; Dht11_Driver:U3|dp[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.465     ; 2.374      ;
; -1.837 ; DHT11_RESET ; Dht11_Driver:U3|dp[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.465     ; 2.374      ;
; -1.569 ; DHT11_RESET ; Dht11_Driver:U3|dp[2]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.095      ;
; -1.569 ; DHT11_RESET ; Dht11_Driver:U3|d8[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.095      ;
; -1.569 ; DHT11_RESET ; Dht11_Driver:U3|d8[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.095      ;
; -1.569 ; DHT11_RESET ; Dht11_Driver:U3|d8[2]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.095      ;
; -1.569 ; DHT11_RESET ; Dht11_Driver:U3|isdata[0]   ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.095      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[7]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[0]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[6]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[8]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[9]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[10] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[5]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[2]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[1]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[4]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.552 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[3]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.078      ;
; -1.551 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_ok    ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.077      ;
; -1.551 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[0] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.077      ;
; -1.551 ; DHT11_RESET ; Dht11_Driver:U3|S_B         ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.077      ;
; -1.551 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[2] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.077      ;
; -1.551 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_S     ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.077      ;
; -1.524 ; DHT11_RESET ; Dht11_Driver:U3|ss[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.050      ;
; -1.524 ; DHT11_RESET ; Dht11_Driver:U3|ss[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 2.050      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[14] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[11] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[13] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[20] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[12] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[21] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[18] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[19] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[17] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[15] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
; -1.153 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[16] ; FD[17]       ; FD[5]       ; 1.000        ; -0.476     ; 1.679      ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[17]'                                                                                       ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.532 ; RS232_R2:U2|Rx_B_Empty ; Rx_R                  ; FD[0]        ; FD[17]      ; 0.500        ; 0.024      ; 2.058      ;
; -0.847 ; Rx_R                   ; Rx_R                  ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 1.778      ;
; -0.381 ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 0.500        ; 2.228      ; 3.101      ;
; -0.381 ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 0.500        ; 2.228      ; 3.101      ;
; -0.381 ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 0.500        ; 2.228      ; 3.101      ;
; 0.004  ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 0.500        ; 3.552      ; 4.040      ;
; 0.104  ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 1.000        ; 2.228      ; 3.116      ;
; 0.104  ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 1.000        ; 2.228      ; 3.116      ;
; 0.104  ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 1.000        ; 2.228      ; 3.116      ;
; 0.122  ; WS2812BPReset          ; loadck                ; FD[17]       ; FD[17]      ; 1.000        ; 1.123      ; 2.003      ;
; 0.122  ; WS2812BPReset          ; SpeedS                ; FD[17]       ; FD[17]      ; 1.000        ; 1.123      ; 2.003      ;
; 0.122  ; WS2812BPReset          ; LED_WS2812B_N[2]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.123      ; 2.003      ;
; 0.122  ; WS2812BPReset          ; LED_WS2812B_N[1]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.123      ; 2.003      ;
; 0.122  ; WS2812BPReset          ; LED_WS2812B_N[4]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.123      ; 2.003      ;
; 0.122  ; WS2812BPReset          ; LED_WS2812B_N[3]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.123      ; 2.003      ;
; 0.144  ; WS2812BPReset          ; dir_LR[7]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; dir_LR[6]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; dir_LR[5]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; dir_LR[4]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; dir_LR[3]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; dir_LR[2]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; LED_WS2812B_shiftN[0] ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; dir_LR[1]             ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; LED_WS2812B_shiftN[2] ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.144  ; WS2812BPReset          ; LED_WS2812B_shiftN[1] ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.979      ;
; 0.151  ; WS2812BPReset          ; LED_WS2812B_N[0]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.972      ;
; 0.151  ; WS2812BPReset          ; LED_WS2812B_N[6]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.972      ;
; 0.151  ; WS2812BPReset          ; LED_WS2812B_N[5]      ; FD[17]       ; FD[17]      ; 1.000        ; 1.121      ; 1.972      ;
; 0.389  ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 1.000        ; 3.552      ; 4.155      ;
; 0.914  ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.914  ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 0.500        ; 3.550      ; 3.128      ;
; 0.926  ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 0.500        ; 3.536      ; 3.102      ;
; 0.928  ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 0.500        ; 3.541      ; 3.105      ;
; 0.928  ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 0.500        ; 3.540      ; 3.104      ;
; 0.928  ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.540      ; 3.104      ;
; 0.928  ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.540      ; 3.104      ;
; 0.928  ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.540      ; 3.104      ;
; 0.928  ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.540      ; 3.104      ;
; 0.929  ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 0.500        ; 3.538      ; 3.101      ;
; 0.946  ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 0.500        ; 3.545      ; 3.091      ;
; 0.950  ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 0.500        ; 3.552      ; 3.094      ;
; 0.950  ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 0.500        ; 3.552      ; 3.094      ;
; 0.950  ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 0.500        ; 3.552      ; 3.094      ;
; 0.951  ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 0.500        ; 3.553      ; 3.094      ;
; 0.951  ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 0.500        ; 3.553      ; 3.094      ;
; 0.951  ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 0.500        ; 3.553      ; 3.094      ;
; 0.951  ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 0.500        ; 3.551      ; 3.092      ;
; 0.951  ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 0.500        ; 3.553      ; 3.094      ;
; 0.951  ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 3.552      ; 3.093      ;
; 0.951  ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 3.552      ; 3.093      ;
; 1.403  ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.403  ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.139      ;
; 1.404  ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.138      ;
; 1.404  ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.138      ;
; 1.404  ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.138      ;
; 1.404  ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.138      ;
; 1.404  ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.138      ;
; 1.404  ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 1.000        ; 3.550      ; 3.138      ;
; 1.411  ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 1.000        ; 3.536      ; 3.117      ;
; 1.415  ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 1.000        ; 3.541      ; 3.118      ;
; 1.415  ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 1.000        ; 3.540      ; 3.117      ;
; 1.415  ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.540      ; 3.117      ;
; 1.415  ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.540      ; 3.117      ;
; 1.415  ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.540      ; 3.117      ;
; 1.415  ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.540      ; 3.117      ;
; 1.416  ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 1.000        ; 3.538      ; 3.114      ;
; 1.432  ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 1.000        ; 3.545      ; 3.105      ;
; 1.436  ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 1.000        ; 3.552      ; 3.108      ;
; 1.436  ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 1.000        ; 3.552      ; 3.108      ;
; 1.436  ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 1.000        ; 3.552      ; 3.108      ;
; 1.436  ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 1.000        ; 3.551      ; 3.107      ;
; 1.437  ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 1.000        ; 3.553      ; 3.108      ;
; 1.437  ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 1.000        ; 3.553      ; 3.108      ;
; 1.437  ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 1.000        ; 3.553      ; 3.108      ;
; 1.437  ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 1.000        ; 3.553      ; 3.108      ;
; 1.437  ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 3.552      ; 3.107      ;
; 1.437  ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 3.552      ; 3.107      ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                      ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -1.488 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.052     ; 2.438      ;
; -1.458 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.052     ; 2.408      ;
; -1.313 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.052     ; 2.263      ;
; -1.313 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.052     ; 2.263      ;
; -1.313 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.052     ; 2.263      ;
; -1.313 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.052     ; 2.263      ;
; -1.313 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.052     ; 2.263      ;
; -1.120 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.048     ; 2.074      ;
; -1.120 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.048     ; 2.074      ;
; -1.120 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.048     ; 2.074      ;
; -1.120 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.048     ; 2.074      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.093 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.045      ;
; -1.067 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.019      ;
; -1.067 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.019      ;
; -1.067 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.050     ; 2.019      ;
; -1.052 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.054     ; 2.000      ;
; -1.052 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.054     ; 2.000      ;
; -1.052 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.054     ; 2.000      ;
; -1.052 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.054     ; 2.000      ;
; -1.052 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.054     ; 2.000      ;
; -1.052 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.054     ; 2.000      ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.289 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.363     ; 1.928      ;
; -1.289 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.363     ; 1.928      ;
; -0.844 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.364     ; 1.482      ;
; -0.844 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.364     ; 1.482      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                      ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.214 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.020     ; 2.196      ;
; -1.214 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.020     ; 2.196      ;
; -1.214 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.020     ; 2.196      ;
; -1.214 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.020     ; 2.196      ;
; -1.055 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.071     ; 1.986      ;
; -0.977 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.019     ; 1.960      ;
; -0.977 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.019     ; 1.960      ;
; -0.977 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|ks      ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.019     ; 1.960      ;
; -0.977 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.019     ; 1.960      ;
; -0.977 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.019     ; 1.960      ;
; -0.977 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kok     ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.019     ; 1.960      ;
; -0.977 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.019     ; 1.960      ;
; -0.977 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.019     ; 1.960      ;
; -0.849 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.781      ;
; -0.849 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.781      ;
; -0.849 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.781      ;
; -0.849 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.781      ;
; -0.849 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.781      ;
; -0.849 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.781      ;
; -0.849 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.781      ;
; -0.849 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.070     ; 1.781      ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[2]'                                                                                        ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.029 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.012     ; 2.019      ;
; -1.029 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.012     ; 2.019      ;
; -1.029 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.012     ; 2.019      ;
; -1.029 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.012     ; 2.019      ;
; -1.029 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.012     ; 2.019      ;
; -1.029 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.012     ; 2.019      ;
; -1.029 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.012     ; 2.019      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
; -0.472 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.013     ; 1.461      ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.815 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.051     ; 1.786      ;
; -0.815 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.051     ; 1.786      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'WS2812BCLK'                                                                                  ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; -0.337 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 2.271      ; 3.100      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
; 0.150  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 1.000        ; 2.271      ; 3.113      ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.098 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 1.467      ; 2.131      ;
; 0.098 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 1.467      ; 2.131      ;
; 0.631 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 1.467      ; 2.098      ;
; 0.631 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 1.467      ; 2.098      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'timer0:U5|FD[17]'                                                                 ;
+-------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; 0.247 ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 2.852      ; 3.097      ;
; 0.247 ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 2.852      ; 3.097      ;
; 0.247 ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 2.852      ; 3.097      ;
; 0.247 ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 2.852      ; 3.097      ;
; 0.247 ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 2.852      ; 3.097      ;
; 0.247 ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 2.852      ; 3.097      ;
; 0.733 ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 2.852      ; 3.111      ;
; 0.733 ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 2.852      ; 3.111      ;
; 0.733 ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 2.852      ; 3.111      ;
; 0.733 ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 2.852      ; 3.111      ;
; 0.733 ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 2.852      ; 3.111      ;
; 0.733 ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 2.852      ; 3.111      ;
+-------+-----------+--------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                       ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.252 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.117      ; 1.627      ;
; 0.252 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.117      ; 1.627      ;
; 0.252 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.117      ; 1.627      ;
; 0.252 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.117      ; 1.627      ;
; 0.252 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.117      ; 1.627      ;
; 0.252 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.117      ; 1.627      ;
; 0.289 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.441      ; 1.914      ;
; 0.289 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.441      ; 1.914      ;
; 0.331 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.483      ; 1.914      ;
; 0.331 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.483      ; 1.914      ;
; 0.331 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 1.483      ; 1.914      ;
; 0.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.441      ; 2.042      ;
; 0.661 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.441      ; 2.042      ;
; 0.686 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.117      ; 1.693      ;
; 0.686 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.117      ; 1.693      ;
; 0.686 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.117      ; 1.693      ;
; 0.686 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.117      ; 1.693      ;
; 0.686 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.117      ; 1.693      ;
; 0.686 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.117      ; 1.693      ;
; 0.703 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.483      ; 2.042      ;
; 0.703 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.483      ; 2.042      ;
; 0.703 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 1.483      ; 2.042      ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'RS232_T1:U1|Tx_f'                                                                   ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; 0.254 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.349      ; 3.847      ;
; 0.254 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.349      ; 3.847      ;
; 0.254 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.349      ; 3.847      ;
; 0.254 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.349      ; 3.847      ;
; 0.254 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.349      ; 3.847      ;
; 0.262 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.349      ; 4.339      ;
; 0.262 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.349      ; 4.339      ;
; 0.262 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.349      ; 4.339      ;
; 0.262 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.349      ; 4.339      ;
; 0.262 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.349      ; 4.339      ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.329 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.371      ; 3.794      ;
; 0.329 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.371      ; 3.794      ;
; 0.329 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.371      ; 3.794      ;
; 0.329 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.371      ; 3.794      ;
; 0.329 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.371      ; 3.794      ;
; 0.329 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.371      ; 3.794      ;
; 0.329 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.371      ; 3.794      ;
; 0.356 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.365      ; 3.761      ;
; 0.356 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.365      ; 3.761      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.371      ; 4.211      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.371      ; 4.211      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.371      ; 4.211      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.371      ; 4.211      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.371      ; 4.211      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.371      ; 4.211      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.371      ; 4.211      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.420 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.370      ; 3.702      ;
; 0.477 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.365      ; 4.140      ;
; 0.477 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.365      ; 4.140      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.370      ; 4.143      ;
; 0.696 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.368      ; 3.424      ;
; 0.696 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.368      ; 3.424      ;
; 0.883 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.368      ; 3.737      ;
; 0.883 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.368      ; 3.737      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[17]'                                                                                        ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.975 ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 0.000        ; 3.720      ; 2.970      ;
; -0.975 ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 0.000        ; 3.722      ; 2.972      ;
; -0.974 ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 0.000        ; 3.721      ; 2.972      ;
; -0.974 ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 0.000        ; 3.721      ; 2.972      ;
; -0.974 ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 0.000        ; 3.721      ; 2.972      ;
; -0.974 ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 0.000        ; 3.721      ; 2.972      ;
; -0.974 ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 0.000        ; 3.721      ; 2.972      ;
; -0.974 ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 0.000        ; 3.721      ; 2.972      ;
; -0.974 ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.720      ; 2.971      ;
; -0.974 ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 3.720      ; 2.971      ;
; -0.969 ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 0.000        ; 3.713      ; 2.969      ;
; -0.953 ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 0.000        ; 3.709      ; 2.981      ;
; -0.953 ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 0.000        ; 3.708      ; 2.980      ;
; -0.953 ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 0.000        ; 3.706      ; 2.978      ;
; -0.952 ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.708      ; 2.981      ;
; -0.952 ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.708      ; 2.981      ;
; -0.952 ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.708      ; 2.981      ;
; -0.952 ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.708      ; 2.981      ;
; -0.949 ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 0.000        ; 3.704      ; 2.980      ;
; -0.943 ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.943 ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 3.719      ; 3.001      ;
; -0.942 ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 3.718      ; 3.001      ;
; -0.942 ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 3.718      ; 3.001      ;
; -0.942 ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 3.718      ; 3.001      ;
; -0.942 ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 0.000        ; 3.718      ; 3.001      ;
; -0.942 ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 0.000        ; 3.718      ; 3.001      ;
; -0.942 ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 0.000        ; 3.718      ; 3.001      ;
; -0.479 ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; -0.500       ; 3.721      ; 2.967      ;
; -0.479 ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; -0.500       ; 3.721      ; 2.967      ;
; -0.479 ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; -0.500       ; 3.721      ; 2.967      ;
; -0.479 ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; -0.500       ; 3.720      ; 2.966      ;
; -0.479 ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; -0.500       ; 3.722      ; 2.968      ;
; -0.478 ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; -0.500       ; 3.721      ; 2.968      ;
; -0.478 ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; -0.500       ; 3.721      ; 2.968      ;
; -0.478 ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; -0.500       ; 3.721      ; 2.968      ;
; -0.478 ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.720      ; 2.967      ;
; -0.478 ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 3.720      ; 2.967      ;
; -0.473 ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; -0.500       ; 3.713      ; 2.965      ;
; -0.457 ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; -0.500       ; 3.706      ; 2.974      ;
; -0.456 ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; -0.500       ; 3.709      ; 2.978      ;
; -0.456 ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; -0.500       ; 3.708      ; 2.977      ;
; -0.456 ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.708      ; 2.977      ;
; -0.456 ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.708      ; 2.977      ;
; -0.456 ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.708      ; 2.977      ;
; -0.456 ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.708      ; 2.977      ;
; -0.453 ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; -0.500       ; 3.704      ; 2.976      ;
; -0.444 ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.444 ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 3.719      ; 3.000      ;
; -0.443 ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 3.718      ; 3.000      ;
; -0.443 ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 3.718      ; 3.000      ;
; -0.443 ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 3.718      ; 3.000      ;
; -0.443 ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; -0.500       ; 3.718      ; 3.000      ;
; -0.443 ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; -0.500       ; 3.718      ; 3.000      ;
; -0.443 ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; -0.500       ; 3.718      ; 3.000      ;
; -0.068 ; WS2812BPReset          ; LED_WS2812B_N[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.723      ;
; -0.068 ; WS2812BPReset          ; LED_WS2812B_N[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.723      ;
; -0.068 ; WS2812BPReset          ; LED_WS2812B_N[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.723      ;
; -0.066 ; WS2812BPReset          ; dir_LR[7]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; dir_LR[6]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; dir_LR[5]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; dir_LR[4]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; dir_LR[3]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; dir_LR[2]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; LED_WS2812B_shiftN[0] ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; dir_LR[1]             ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; LED_WS2812B_shiftN[2] ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.066 ; WS2812BPReset          ; LED_WS2812B_shiftN[1] ; FD[17]       ; FD[17]      ; 0.000        ; 1.576      ; 1.725      ;
; -0.048 ; WS2812BPReset          ; loadck                ; FD[17]       ; FD[17]      ; 0.000        ; 1.578      ; 1.745      ;
; -0.048 ; WS2812BPReset          ; SpeedS                ; FD[17]       ; FD[17]      ; 0.000        ; 1.578      ; 1.745      ;
; -0.048 ; WS2812BPReset          ; LED_WS2812B_N[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.578      ; 1.745      ;
; -0.048 ; WS2812BPReset          ; LED_WS2812B_N[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.578      ; 1.745      ;
; -0.048 ; WS2812BPReset          ; LED_WS2812B_N[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.578      ; 1.745      ;
; -0.048 ; WS2812BPReset          ; LED_WS2812B_N[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 1.578      ; 1.745      ;
; 0.060  ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 0.000        ; 3.721      ; 4.006      ;
; 0.413  ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 0.000        ; 2.341      ; 2.979      ;
; 0.413  ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 0.000        ; 2.341      ; 2.979      ;
; 0.413  ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 0.000        ; 2.341      ; 2.979      ;
; 0.455  ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; -0.500       ; 3.721      ; 3.901      ;
; 0.909  ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; -0.500       ; 2.341      ; 2.975      ;
; 0.909  ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; -0.500       ; 2.341      ; 2.975      ;
; 0.909  ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; -0.500       ; 2.341      ; 2.975      ;
; 1.384  ; Rx_R                   ; Rx_R                  ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.670      ;
; 1.841  ; RS232_R2:U2|Rx_B_Empty ; Rx_R                  ; FD[0]        ; FD[17]      ; -0.500       ; 0.370      ; 1.926      ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[0]'                                                                                      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.658 ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.528      ; 3.315      ;
; -0.658 ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.528      ; 3.315      ;
; -0.613 ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.537      ; 3.369      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.120 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.728      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.750      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.750      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.750      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.750      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.750      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.403      ; 3.750      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.063 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.285      ;
; -0.042 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.306      ;
; -0.042 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.306      ;
; -0.042 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.306      ;
; -0.042 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.306      ;
; -0.042 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.306      ;
; -0.042 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.403      ; 3.306      ;
; 0.226  ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.528      ; 3.699      ;
; 0.226  ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.528      ; 3.699      ;
; 0.308  ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.537      ; 3.790      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[1][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.407      ; 5.412      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.407      ; 5.412      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[5][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[15][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.409      ; 5.414      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[14][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.409      ; 5.414      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[18][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.414      ; 5.419      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[16][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[19][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.414      ; 5.419      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[15][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[12][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.415      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[17][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.416      ; 5.421      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[2][7]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[16][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[18][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.416      ; 5.421      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[20][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[5][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.415      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[5][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[4][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[15][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.416      ; 5.421      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[3][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.408      ; 5.413      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[4][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.412      ; 5.417      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[7][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[6][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[9][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.415      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[8][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.408      ; 5.413      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[12][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.408      ; 5.413      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[8][7]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.415      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[7][7]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[13][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[12][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[14][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.412      ; 5.417      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[5][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.415      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[4][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.415      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[19][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.407      ; 5.412      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[19][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.407      ; 5.412      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[13][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.409      ; 5.414      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[12][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.409      ; 5.414      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[9][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.414      ; 5.419      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[2][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.407      ; 5.412      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[3][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.417      ; 5.422      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[11][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.416      ; 5.421      ;
; 1.550  ; LCMP_RESET ; LCM_com_data[10][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.416      ; 5.421      ;
; 1.551  ; LCMP_RESET ; LCMPok                         ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.415      ; 5.421      ;
; 1.551  ; LCMP_RESET ; LN~_emulated                   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.415      ; 5.421      ;
; 1.551  ; LCMP_RESET ; LCM_INI[4]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.416      ;
; 1.551  ; LCMP_RESET ; LCM_RESET                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.412      ; 5.418      ;
; 1.551  ; LCMP_RESET ; \LCM_P:SW                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.415      ; 5.421      ;
; 1.551  ; LCMP_RESET ; LCM_INI[1]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.415      ; 5.421      ;
; 1.551  ; LCMP_RESET ; LCM_INI[2]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.415      ; 5.421      ;
; 1.551  ; LCMP_RESET ; LCM_INI[0]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.414      ; 5.420      ;
; 1.551  ; LCMP_RESET ; LCM_INI[3]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.416      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[7][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.410      ; 5.416      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[11][0]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.413      ; 5.419      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[10][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.402      ; 5.408      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[11][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.402      ; 5.408      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[14][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.402      ; 5.408      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[13][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.413      ; 5.419      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[15][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.411      ; 5.417      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[14][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.411      ; 5.417      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[3][7]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.401      ; 5.407      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.407      ; 5.413      ;
; 1.551  ; LCMP_RESET ; LCM_com_data[13][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.407      ; 5.413      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.426 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.528      ; 3.547      ;
; -0.426 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.528      ; 3.547      ;
; -0.218 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.528      ; 3.255      ;
; -0.218 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.528      ; 3.255      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.530      ; 3.937      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.525      ; 3.933      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.525      ; 3.933      ;
; 0.026  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.532      ; 4.003      ;
; 0.026  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.532      ; 4.003      ;
; 0.026  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.532      ; 4.003      ;
; 0.026  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.532      ; 4.003      ;
; 0.026  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.532      ; 4.003      ;
; 0.026  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.532      ; 4.003      ;
; 0.026  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.532      ; 4.003      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.047  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.530      ; 3.522      ;
; 0.108  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.525      ; 3.578      ;
; 0.108  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.525      ; 3.578      ;
; 0.133  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.532      ; 3.610      ;
; 0.133  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.532      ; 3.610      ;
; 0.133  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.532      ; 3.610      ;
; 0.133  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.532      ; 3.610      ;
; 0.133  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.532      ; 3.610      ;
; 0.133  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.532      ; 3.610      ;
; 0.133  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.532      ; 3.610      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'timer0:U5|FD[17]'                                                                   ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; -0.241 ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 2.990      ; 2.974      ;
; -0.241 ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 2.990      ; 2.974      ;
; -0.241 ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 2.990      ; 2.974      ;
; -0.241 ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 2.990      ; 2.974      ;
; -0.241 ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 2.990      ; 2.974      ;
; -0.241 ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 2.990      ; 2.974      ;
; 0.256  ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 2.990      ; 2.971      ;
; 0.256  ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 2.990      ; 2.971      ;
; 0.256  ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 2.990      ; 2.971      ;
; 0.256  ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 2.990      ; 2.971      ;
; 0.256  ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 2.990      ; 2.971      ;
; 0.256  ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 2.990      ; 2.971      ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'GCKP31'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.094 ; SResetP99 ; timer0:U5|FD[17] ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.094 ; SResetP99 ; timer0:U5|FD[16] ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.094 ; SResetP99 ; timer0:U5|FD[15] ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.094 ; SResetP99 ; timer0:U5|FD[14] ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.094 ; SResetP99 ; timer0:U5|FD[13] ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.094 ; SResetP99 ; timer0:U5|FD[12] ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.094 ; SResetP99 ; timer0:U5|FD[11] ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.094 ; SResetP99 ; timer0:U5|FD[10] ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.094 ; SResetP99 ; timer0:U5|FD[9]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.828      ; 2.969      ;
; -0.073 ; SResetP99 ; FD[15]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[14]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[13]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[12]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[11]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[10]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[9]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[7]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[6]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[5]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[4]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[3]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[2]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[0]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.073 ; SResetP99 ; FD[1]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.980      ;
; -0.072 ; SResetP99 ; FD[20]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[19]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[18]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[17]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[16]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[22]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[21]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[30]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[29]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[28]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[27]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[26]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[25]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[24]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.072 ; SResetP99 ; FD[23]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.818      ; 2.981      ;
; -0.062 ; SResetP99 ; timer0:U5|FD[5]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; timer0:U5|FD[4]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; timer0:U5|FD[3]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; timer0:U5|FD[2]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; FD2[0]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; timer0:U5|FD[1]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; timer0:U5|FD[8]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; timer0:U5|FD[7]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; timer0:U5|FD[6]  ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; WS2812BCLK       ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; FD2[2]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; FD2[1]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; -0.062 ; SResetP99 ; FD2[3]           ; SResetP99    ; GCKP31      ; 0.000        ; 2.816      ; 2.989      ;
; 0.042  ; SResetP99 ; FD[8]            ; SResetP99    ; GCKP31      ; 0.000        ; 2.703      ; 2.980      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[17] ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[16] ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[15] ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[14] ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[13] ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[12] ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[11] ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[10] ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.402  ; SResetP99 ; timer0:U5|FD[9]  ; SResetP99    ; GCKP31      ; -0.500       ; 2.828      ; 2.965      ;
; 0.424  ; SResetP99 ; FD[15]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[14]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[13]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[12]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[11]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[10]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[9]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[7]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[6]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[5]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[4]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[3]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[2]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[0]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.424  ; SResetP99 ; FD[1]            ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.977      ;
; 0.425  ; SResetP99 ; FD[20]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[19]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[18]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[17]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[16]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[22]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[21]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[30]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[29]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[28]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[27]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[26]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[25]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[24]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.425  ; SResetP99 ; FD[23]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.818      ; 2.978      ;
; 0.438  ; SResetP99 ; timer0:U5|FD[5]  ; SResetP99    ; GCKP31      ; -0.500       ; 2.816      ; 2.989      ;
; 0.438  ; SResetP99 ; timer0:U5|FD[4]  ; SResetP99    ; GCKP31      ; -0.500       ; 2.816      ; 2.989      ;
; 0.438  ; SResetP99 ; timer0:U5|FD[3]  ; SResetP99    ; GCKP31      ; -0.500       ; 2.816      ; 2.989      ;
; 0.438  ; SResetP99 ; timer0:U5|FD[2]  ; SResetP99    ; GCKP31      ; -0.500       ; 2.816      ; 2.989      ;
; 0.438  ; SResetP99 ; FD2[0]           ; SResetP99    ; GCKP31      ; -0.500       ; 2.816      ; 2.989      ;
; 0.438  ; SResetP99 ; timer0:U5|FD[1]  ; SResetP99    ; GCKP31      ; -0.500       ; 2.816      ; 2.989      ;
; 0.438  ; SResetP99 ; timer0:U5|FD[8]  ; SResetP99    ; GCKP31      ; -0.500       ; 2.816      ; 2.989      ;
; 0.438  ; SResetP99 ; timer0:U5|FD[7]  ; SResetP99    ; GCKP31      ; -0.500       ; 2.816      ; 2.989      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                         ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.080 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.565      ; 1.920      ;
; -0.080 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.565      ; 1.920      ;
; -0.080 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.565      ; 1.920      ;
; -0.037 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.522      ; 1.920      ;
; -0.037 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.522      ; 1.920      ;
; -0.034 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.184      ; 1.585      ;
; -0.034 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.184      ; 1.585      ;
; -0.034 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.184      ; 1.585      ;
; -0.034 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.184      ; 1.585      ;
; -0.034 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.184      ; 1.585      ;
; -0.034 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 1.184      ; 1.585      ;
; 0.305  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.565      ; 1.805      ;
; 0.305  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.565      ; 1.805      ;
; 0.305  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.565      ; 1.805      ;
; 0.348  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.522      ; 1.805      ;
; 0.348  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.522      ; 1.805      ;
; 0.410  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.184      ; 1.529      ;
; 0.410  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.184      ; 1.529      ;
; 0.410  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.184      ; 1.529      ;
; 0.410  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.184      ; 1.529      ;
; 0.410  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.184      ; 1.529      ;
; 0.410  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 1.184      ; 1.529      ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.048 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 1.549      ; 1.936      ;
; -0.048 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 1.549      ; 1.936      ;
; 0.521  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 1.549      ; 2.005      ;
; 0.521  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 1.549      ; 2.005      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'RS232_T1:U1|Tx_f'                                                                    ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; 0.171 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.125      ;
; 0.171 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.125      ;
; 0.171 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.125      ;
; 0.171 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.125      ;
; 0.171 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.509      ; 4.125      ;
; 0.206 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.660      ;
; 0.206 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.660      ;
; 0.206 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.660      ;
; 0.206 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.660      ;
; 0.206 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.509      ; 3.660      ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'WS2812BCLK'                                                                                  ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.366 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 2.386      ; 2.977      ;
; 0.862 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.973      ;
; 0.862 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.973      ;
; 0.862 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.973      ;
; 0.862 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.973      ;
; 0.862 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.973      ;
; 0.862 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.973      ;
; 0.862 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.973      ;
; 0.863 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.974      ;
; 0.863 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.974      ;
; 0.863 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.974      ;
; 0.863 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 2.386      ; 2.974      ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'TX_W'                                                                                            ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.686 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.000        ; 1.137      ; 2.258      ;
; 1.022 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; -0.500       ; 1.137      ; 2.094      ;
; 3.776 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -2.212     ; 1.769      ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[2]'                                                                                        ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 0.811 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.331      ; 1.357      ;
; 1.228 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.332      ; 1.775      ;
; 1.228 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.332      ; 1.775      ;
; 1.228 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.332      ; 1.775      ;
; 1.228 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.332      ; 1.775      ;
; 1.228 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.332      ; 1.775      ;
; 1.228 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.332      ; 1.775      ;
; 1.228 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.332      ; 1.775      ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.193 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; -0.037     ; 1.371      ;
; 1.193 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; -0.037     ; 1.371      ;
; 1.524 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; -0.036     ; 1.703      ;
; 1.524 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; -0.036     ; 1.703      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                      ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.285      ; 1.755      ;
; 1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.285      ; 1.755      ;
; 1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.285      ; 1.755      ;
; 1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.285      ; 1.755      ;
; 1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.285      ; 1.755      ;
; 1.255 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.285      ; 1.755      ;
; 1.284 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.789      ;
; 1.284 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.789      ;
; 1.284 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.789      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.294 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.290      ; 1.799      ;
; 1.339 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.846      ;
; 1.339 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.846      ;
; 1.339 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.846      ;
; 1.339 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.292      ; 1.846      ;
; 1.458 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.288      ; 1.961      ;
; 1.458 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.288      ; 1.961      ;
; 1.458 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.288      ; 1.961      ;
; 1.458 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.288      ; 1.961      ;
; 1.458 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.288      ; 1.961      ;
; 1.579 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.288      ; 2.082      ;
; 1.587 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.288      ; 2.090      ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                      ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.313 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 1.851      ;
; 1.313 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 1.851      ;
; 1.313 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|ks      ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 1.851      ;
; 1.313 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 1.851      ;
; 1.313 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 1.851      ;
; 1.313 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kok     ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 1.851      ;
; 1.313 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 1.851      ;
; 1.313 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 1.851      ;
; 1.396 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.681      ;
; 1.396 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.681      ;
; 1.396 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.681      ;
; 1.396 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.681      ;
; 1.396 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.681      ;
; 1.396 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.681      ;
; 1.396 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.681      ;
; 1.396 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.681      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 2.001      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 2.001      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 2.001      ;
; 1.463 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.323      ; 2.001      ;
; 1.575 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.860      ;
; 1.575 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.860      ;
; 1.575 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.860      ;
; 1.575 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.070      ; 1.860      ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 1.424 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.051      ; 1.670      ;
; 1.424 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.051      ; 1.670      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[5]'                                                                                   ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[14] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[11] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[13] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[20] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[12] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[21] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[18] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[19] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[17] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[15] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.464 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[16] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.527      ;
; 1.746 ; DHT11_RESET ; Dht11_Driver:U3|ss[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.809      ;
; 1.746 ; DHT11_RESET ; Dht11_Driver:U3|ss[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.809      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[7]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[0]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[6]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[8]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[9]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[10] ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[5]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[2]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[1]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[4]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.764 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[3]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.826      ;
; 1.775 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_ok    ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.838      ;
; 1.775 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[0] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.838      ;
; 1.775 ; DHT11_RESET ; Dht11_Driver:U3|S_B         ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.838      ;
; 1.775 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[2] ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.838      ;
; 1.775 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_S     ; FD[17]       ; FD[5]       ; 0.000        ; -0.152     ; 1.838      ;
; 1.784 ; DHT11_RESET ; Dht11_Driver:U3|dp[2]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.846      ;
; 1.784 ; DHT11_RESET ; Dht11_Driver:U3|d8[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.846      ;
; 1.784 ; DHT11_RESET ; Dht11_Driver:U3|d8[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.846      ;
; 1.784 ; DHT11_RESET ; Dht11_Driver:U3|d8[2]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.846      ;
; 1.784 ; DHT11_RESET ; Dht11_Driver:U3|isdata[0]   ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 1.846      ;
; 2.021 ; DHT11_RESET ; Dht11_Driver:U3|dp[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.141     ; 2.095      ;
; 2.021 ; DHT11_RESET ; Dht11_Driver:U3|dp[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.141     ; 2.095      ;
; 2.039 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[0]    ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 2.101      ;
; 2.039 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[1]    ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 2.101      ;
; 2.039 ; DHT11_RESET ; Dht11_Driver:U3|isdata[1]   ; FD[17]       ; FD[5]       ; 0.000        ; -0.153     ; 2.101      ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'loadck'                                                                                                           ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.568 ; WS2812B_Driver:WS2812BN|reload1  ; WS2812B_Driver:WS2812BN|reload1 ; loadck       ; loadck      ; 0.000        ; 0.073      ; 1.836      ;
; 2.357 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 0.000        ; 1.454      ; 4.026      ;
; 2.508 ; WS2812B_Driver:WS2812BN|load_clr ; WS2812B_Driver:WS2812BN|reload1 ; WS2812BCLK   ; loadck      ; 0.000        ; -0.817     ; 1.896      ;
; 2.667 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; -0.500       ; 1.454      ; 3.836      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[30]'                                                              ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 2.687 ; S0S[2]    ; autoMM[0] ; FD[19]       ; FD[30]      ; 0.000        ; -1.540     ; 1.352      ;
; 2.687 ; S0S[2]    ; autoMM[2] ; FD[19]       ; FD[30]      ; 0.000        ; -1.540     ; 1.352      ;
; 2.687 ; S0S[2]    ; autoMM[1] ; FD[19]       ; FD[30]      ; 0.000        ; -1.540     ; 1.352      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                           ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock                          ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; 3.656 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.097     ; 2.754      ;
; 3.656 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.097     ; 2.754      ;
; 3.656 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.097     ; 2.754      ;
; 5.017 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -2.575     ; 2.647      ;
; 5.017 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -2.575     ; 2.647      ;
; 5.017 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -2.575     ; 2.647      ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GCKP31'                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GCKP31 ; Rise       ; GCKP31                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD2[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD2[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD2[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD2[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[0]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[10]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[11]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[12]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[13]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[14]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[15]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[16]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[17]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[18]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[19]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[1]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[20]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[21]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[22]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[23]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[24]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[25]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[26]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[27]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[28]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[29]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[2]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[30]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[3]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[4]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[5]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[6]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[7]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[8]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; FD[9]                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; WS2812BCLK                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[10]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[11]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[12]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[13]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[14]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[15]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[16]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[17]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[8]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; GCKP31 ; Rise       ; timer0:U5|FD[9]                       ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; GCKP31 ; Rise       ; FD[8]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[0]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[10]                                ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[11]                                ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[12]                                ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[13]                                ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[14]                                ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[15]                                ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[1]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[2]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[3]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[4]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[5]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[6]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[7]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; FD[9]                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[10]       ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SResetP99'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SResetP99 ; Rise       ; SResetP99                       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|inclk[0] ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~input|o               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|outclk   ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[0]~latch                     ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[1]~latch                     ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[2]~latch                     ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[0]~latch|datac               ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[1]~latch|datac               ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[2]~latch|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~input|i               ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[0]~latch|datac               ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[1]~latch|datac               ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[2]~latch|datac               ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[0]~latch                     ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[1]~latch                     ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[2]~latch                     ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|outclk   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|inclk[0] ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCMPok                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][3]~_emulated  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CMDn[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CMDn[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; DHT11_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCD_refresh           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_LR_dir            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_N[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_shiftN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_shiftN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LED_WS2812B_shiftN[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg0[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_deg1[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_dir0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_dir1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_s               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MG90S_sch             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MM[0]~_emulated       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MM[1]~_emulated       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MM[2]~_emulated       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; PCswx[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; PCswx[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; PCswx[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; RGB16x16Reset         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; ROTATEreset           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; Rx_R                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S_RESET_T             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; SpeedS                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; TX_W                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; WS2812BPReset         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; delay[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; dir_LR[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[0]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[10]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[11]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[12]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[13]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[14]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[15]~reg0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[1]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[2]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[3]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[4]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[5]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[6]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[7]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[8]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; led16[9]~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; loadck                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; sound1on              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; sound2~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]              ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_shiftN[0] ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_shiftN[1] ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_shiftN[2] ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; delay[0]              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[5]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_S     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_ok    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|S_B         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|bit01       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|isdata[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|isdata[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|ss[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|ss[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|tryDelay[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|tryDelay[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|tryNN[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[5] ; Rise       ; Dht11_Driver:U3|tryNN[1]    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_S     ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_ok    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|S_B         ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[0]  ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]     ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10]    ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]     ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]     ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]     ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]     ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]     ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]     ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10]    ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11]    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[4]            ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[4]  ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[5]  ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[6]  ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[7]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[0]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[10] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[2]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[8]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[9]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[0]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[10] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[11] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[1]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[2]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[3]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[4]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[5]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[6]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[7]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[8]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[9]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[0]            ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[1]            ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[2]            ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[3]            ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[4]            ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[11] ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[1]  ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[3]  ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CLK     ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CS      ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ok      ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[0] ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[1] ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|inclk[0]            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|outclk              ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[4]|clk             ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[5]|clk             ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[6]|clk             ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[7]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[0]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[10]|clk            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[2]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[8]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[9]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[0]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[10]|clk            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[11]|clk            ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[1]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[2]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[3]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[4]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[5]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[6]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[7]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[8]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_ADs[9]|clk             ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|i[0]|clk                       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|i[1]|clk                       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|i[2]|clk                       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|i[3]|clk                       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|i[4]|clk                       ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[11]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[1]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_AD1[3]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U4|MCP3202_CLK|clk                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.478  ; 0.662        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.478  ; 0.662        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.479  ; 0.663        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.480  ; 0.664        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|FD[5]'                                                          ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]~clkctrl|inclk[0] ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]~clkctrl|outclk   ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[10]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[12]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[13]|clk             ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[1]|clk              ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[2]|clk              ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[3]|clk              ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[4]|clk              ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[8]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|S_1|clk                ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[0]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[11]|clk             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[14]|clk             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[15]|clk             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[16]|clk             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[17]|clk             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[18]|clk             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[5]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[6]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[7]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]|q                ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|S_1|clk                ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[0]|clk              ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[11]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[14]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[15]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[16]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[17]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[18]|clk             ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[5]|clk              ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[6]|clk              ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[7]|clk              ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[9]|clk              ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[10]|clk             ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[12]|clk             ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[13]|clk             ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[1]|clk              ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[19]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M0S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M0S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M0S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M1S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M1S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M1S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M2S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M2S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; M2S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S0S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S0S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S0S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S1S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S1S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S1S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S2S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S2S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M0S[0]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M0S[1]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M0S[2]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M2S[0]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M2S[1]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M2S[2]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S0S[0]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S0S[1]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S0S[2]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S2S[0]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S2S[1]                  ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M1S[0]                  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M1S[1]                  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M1S[2]                  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S1S[0]                  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S1S[1]                  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S1S[2]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[0]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[1]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[2]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[0]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[1]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[2]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[0]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[1]                  ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[2]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[0]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[1]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[2]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[0]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[1]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[2]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[0]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[1]                  ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]~clkctrl|inclk[0] ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]~clkctrl|outclk   ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[0]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[1]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[2]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[0]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[1]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[2]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[0]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[1]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[2]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[0]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[1]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[2]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[0]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[1]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[2]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[0]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[1]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]|q                ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[0]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[1]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[2]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[0]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[1]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[2]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[0]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[1]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[2]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[0]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[1]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[2]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[0]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[1]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[2]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[0]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[1]|clk              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[2]|clk              ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]~clkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'                                                         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.465  ; 0.649        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[2]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]~clkctrl|inclk[0]           ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]~clkctrl|outclk             ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[10]|clk          ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[11]|clk          ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[12]|clk          ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[13]|clk          ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[14]|clk          ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[15]|clk          ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[16]|clk          ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[6]|clk           ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[8]|clk           ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[9]|clk           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[0]|clk           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[1]|clk           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[2]|clk           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[3]|clk           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[4]|clk           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[5]|clk           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]|q                          ;
; 0.553  ; 0.737        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; 0.553  ; 0.737        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; 0.553  ; 0.737        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; 0.553  ; 0.737        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; 0.553  ; 0.737        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; 0.553  ; 0.737        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; 0.553  ; 0.737        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[0]|clk           ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[1]|clk           ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[2]|clk           ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[3]|clk           ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[4]|clk           ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[5]|clk           ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[7]|clk           ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[10]|clk          ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[11]|clk          ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[12]|clk          ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[13]|clk          ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[14]|clk          ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[15]|clk          ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[16]|clk          ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[6]|clk           ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[8]|clk           ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[9]|clk           ;
; 0.689  ; 0.689        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]~clkctrl|inclk[0]           ;
; 0.689  ; 0.689        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]~clkctrl|outclk             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|S_1'                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|inclk[0] ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|outclk   ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[0]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[1]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[2]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[3]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[4]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[0]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[1]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[2]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[3]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[4]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[5]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[0]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[1]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[2]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[3]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[4]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[5]|clk             ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; 0.448  ; 0.632        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1|q                ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[0]|clk             ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[1]|clk             ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[2]|clk             ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[3]|clk             ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[4]|clk             ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[5]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[0]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[1]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[2]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[3]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[4]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[0]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[1]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[2]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[3]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[4]|clk             ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[5]|clk             ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|inclk[0] ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.031  ; 0.247        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; 0.031  ; 0.247        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; 0.031  ; 0.247        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; 0.031  ; 0.247        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|inclk[0]       ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|outclk         ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[0]|clk                   ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[1]|clk                   ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[2]|clk                   ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[3]|clk                   ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[0]|clk                      ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[1]|clk                      ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[0]|clk                     ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[1]|clk                     ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[2]|clk                     ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[3]|clk                     ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kok|clk                       ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[0]|clk                    ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[1]|clk                    ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[2]|clk                    ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ks|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]|q                      ;
; 0.557  ; 0.741        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; 0.557  ; 0.741        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; 0.557  ; 0.741        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; 0.690  ; 0.690        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[0]|clk                    ;
; 0.690  ; 0.690        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[1]|clk                    ;
; 0.690  ; 0.690        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[2]|clk                    ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[0]|clk                      ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[1]|clk                      ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[0]|clk                   ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[1]|clk                   ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[2]|clk                   ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[3]|clk                   ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[0]|clk                     ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[1]|clk                     ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[2]|clk                     ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[3]|clk                     ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kok|clk                       ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ks|clk                        ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|inclk[0]       ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|outclk         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'WS2812BCLK'                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[1]|clk                  ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[2]|clk                  ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[0]|clk                   ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[1]|clk                   ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[2]|clk                   ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[3]|clk                   ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[4]|clk                   ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[15]|clk            ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[23]|clk            ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[7]|clk             ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|bitn[0]|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|bitn[1]|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|emitter|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|load_clr|clk                   ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|inclk[0]             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK|q                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK|q                            ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|inclk[0]             ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|outclk               ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[2]|clk                  ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[0]|clk                   ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[1]|clk                   ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[2]|clk                   ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[3]|clk                   ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[4]|clk                   ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|emitter|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[1]|clk                  ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[15]|clk            ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[23]|clk            ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[7]|clk             ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|bitn[0]|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|bitn[1]|clk                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|load_clr|clk                   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|FD[17]'                                                           ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|inclk[0] ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|outclk   ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[0]|clk               ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[1]|clk               ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[2]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[0]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[1]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[2]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scanP[0]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scanP[1]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[0]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[1]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[2]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[3]|clk             ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]|q                ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[0]|clk               ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[1]|clk               ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[2]|clk               ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[0]|clk               ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[1]|clk               ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[2]|clk               ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scanP[0]|clk            ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scanP[1]|clk            ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[0]|clk             ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[1]|clk             ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[2]|clk             ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[3]|clk             ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|inclk[0] ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; 0.155  ; 0.371        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; 0.155  ; 0.371        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_CLK|clk                                                 ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_Sendok|clk                                              ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[0]|clk                                                      ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[0]~_emulated|clk                                    ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[2]~_emulated|clk                                    ;
; 0.438  ; 0.622        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; 0.438  ; 0.622        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; 0.444  ; 0.628        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; 0.444  ; 0.628        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; 0.444  ; 0.628        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[1]|clk                                                      ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[2]|clk                                                      ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[3]|clk                                                      ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[4]|clk                                                      ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[1]~_emulated|clk                                    ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[3]~_emulated|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|FD[2]|q                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|FD[2]|q                                                          ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[1]|clk                                                      ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[2]|clk                                                      ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[3]|clk                                                      ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[4]|clk                                                      ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[1]~_emulated|clk                                    ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[3]~_emulated|clk                                    ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[0]~_emulated|clk                                    ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[2]~_emulated|clk                                    ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_CLK|clk                                                 ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_Sendok|clk                                              ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[0]|clk                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'TX_W'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.384  ; 0.568        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.432  ; 0.616        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.449  ; 0.633        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'loadck'                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[15]|clk            ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[23]|clk            ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[7]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|reload1|clk                    ;
; 0.457  ; 0.641        ; 0.184          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; loadck|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; loadck|q                                ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|reload1|clk                    ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[15]|clk            ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[23]|clk            ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[7]|clk             ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[30]'                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[30] ; Rise       ; autoMM[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[30] ; Rise       ; autoMM[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[0]     ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[1]     ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[0]|clk ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[1]|clk ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[2]|clk ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[0]     ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[1]     ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; FD[30]|q      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; FD[30]|q      ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[0]|clk ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[1]|clk ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[2]|clk ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[0]|clk                         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[1]|clk                         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|APic[2]|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|APic[2]|q                          ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[0]|clk                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[1]|clk                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[2]|clk                         ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[0]|clk                         ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[1]|clk                         ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|FD[16]|q                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|FD[16]|q                            ;
; 0.523  ; 0.707        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; 0.523  ; 0.707        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; 0.523  ; 0.707        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.656  ; 0.656        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[0]|clk                         ;
; 0.656  ; 0.656        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[1]|clk                         ;
; 0.656  ; 0.656        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[2]|clk                         ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[0]|clk                         ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[1]|clk                         ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[2]|clk                         ;
; 0.438  ; 0.622        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.445  ; 0.629        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; 0.445  ; 0.629        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|FD[8]|q                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|FD[8]|q                             ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[2]|clk                         ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[0]|clk                         ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[1]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.221 ; 0.221        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][3]                   ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[11][1]                   ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.260 ; 0.260        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][3]                    ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[11][2]                   ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[11][3]                   ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[12][7]                   ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][4]                    ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][4]                    ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.266 ; 0.266        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.266 ; 0.266        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.266 ; 0.266        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][5]                   ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datab              ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datac              ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][1]                   ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[11][0]                   ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][2]                   ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datac             ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datad              ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][3]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[11][1]|datad             ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][3]|datad              ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[11][2]|datad             ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[11][3]|datad             ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[12][7]|datad             ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datad              ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][4]|datad              ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][4]|datad              ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datad             ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datad             ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datad              ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datad             ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][5]|datad             ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][1]|datac             ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datad              ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datad              ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[11][0]|datac             ;
; 0.318 ; 0.318        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][2]|datac             ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datac              ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][5]~0clkctrl|inclk[0] ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][5]~0clkctrl|outclk   ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][0]~latch               ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][6]~latch              ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][4]~latch              ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[15][3]~latch              ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[19][7]~latch              ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][7]~latch               ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][0]~latch               ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][4]~latch              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][4]~latch              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][7]~latch              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][5]~latch              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][2]~latch               ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[20][5]~latch              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][0]~latch               ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][6]~latch               ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[4][0]~latch               ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[7][7]~latch               ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][5]~latch               ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][0]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][5]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][7]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][1]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][4]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[18][3]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[4][6]~latch               ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][6]~latch               ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][0]~latch              ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][4]~latch              ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][4]~latch              ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][4]~latch              ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][1]~latch               ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][5]~latch               ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[6][2]~latch               ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][6]~latch               ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][1]~latch              ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][7]~latch              ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][7]~latch              ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.248 ; 0.248        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.251 ; 0.251        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.265 ; 0.265        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.266 ; 0.266        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.725 ; 0.725        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.726 ; 0.726        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.729 ; 0.729        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.738 ; 0.738        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.739 ; 0.739        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.742 ; 0.742        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[0]~latch|dataa                                  ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[2]~latch|dataa                                  ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[3]~latch|datac                                  ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[1]~latch|datac                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|DM13A_RESET|q                                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|DM13A_RESET|q                                                ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[1]~latch|datac                                  ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[3]~latch|datac                                  ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[0]~latch|dataa                                  ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[2]~latch|dataa                                  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'S_RESET_T'                                                       ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|dataa    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|dataa    ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; BT_TX      ; FD[0]                                  ; 1.849 ; 1.799 ; Fall       ; FD[0]                                  ;
; USB_TX     ; FD[0]                                  ; 2.002 ; 2.012 ; Fall       ; FD[0]                                  ;
; dip15P57   ; FD[0]                                  ; 2.963 ; 3.063 ; Fall       ; FD[0]                                  ;
; SResetP99  ; FD[17]                                 ; 3.820 ; 3.713 ; Rise       ; FD[17]                                 ;
; dip16P56   ; FD[17]                                 ; 2.711 ; 2.757 ; Rise       ; FD[17]                                 ;
; MCP3202_Do ; FD[4]                                  ; 3.900 ; 3.740 ; Rise       ; FD[4]                                  ;
; DHT11_D_io ; FD[5]                                  ; 5.368 ; 5.825 ; Rise       ; FD[5]                                  ;
; DB_io[*]   ; FD[7]                                  ; 1.909 ; 2.057 ; Rise       ; FD[7]                                  ;
;  DB_io[3]  ; FD[7]                                  ; 1.909 ; 2.057 ; Rise       ; FD[7]                                  ;
; keyi[*]    ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.596 ; 4.285 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.596 ; 4.285 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.267 ; 3.903 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.120 ; 3.868 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.318 ; 4.047 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
; BPi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 4.295 ; 4.417 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; PBi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 3.285 ; 3.339 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ;
; APi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 4.035 ; 4.064 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ;
; SResetP99  ; TX_W                                   ; 6.291 ; 6.222 ; Rise       ; TX_W                                   ;
; SResetP99  ; WS2812BCLK                             ; 1.498 ; 1.305 ; Rise       ; WS2812BCLK                             ;
; SResetP99  ; loadck                                 ; 2.769 ; 2.584 ; Rise       ; loadck                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; BT_TX      ; FD[0]                                  ; -0.708 ; -0.738 ; Fall       ; FD[0]                                  ;
; USB_TX     ; FD[0]                                  ; -0.852 ; -0.941 ; Fall       ; FD[0]                                  ;
; dip15P57   ; FD[0]                                  ; -1.753 ; -1.793 ; Fall       ; FD[0]                                  ;
; SResetP99  ; FD[17]                                 ; -0.574 ; 0.007  ; Rise       ; FD[17]                                 ;
; dip16P56   ; FD[17]                                 ; -2.127 ; -2.180 ; Rise       ; FD[17]                                 ;
; MCP3202_Do ; FD[4]                                  ; -0.910 ; -1.067 ; Rise       ; FD[4]                                  ;
; DHT11_D_io ; FD[5]                                  ; -1.483 ; -1.576 ; Rise       ; FD[5]                                  ;
; DB_io[*]   ; FD[7]                                  ; -1.351 ; -1.487 ; Rise       ; FD[7]                                  ;
;  DB_io[3]  ; FD[7]                                  ; -1.351 ; -1.487 ; Rise       ; FD[7]                                  ;
; keyi[*]    ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.841 ; -0.900 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -1.297 ; -1.299 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.982 ; -0.932 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.841 ; -0.900 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -1.030 ; -1.071 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
; BPi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; -3.758 ; -3.886 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; PBi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; -2.803 ; -2.849 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ;
; APi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; -3.556 ; -3.576 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ;
; SResetP99  ; TX_W                                   ; -3.154 ; -2.973 ; Rise       ; TX_W                                   ;
; SResetP99  ; WS2812BCLK                             ; -1.218 ; -1.035 ; Rise       ; WS2812BCLK                             ;
; SResetP99  ; loadck                                 ; -2.432 ; -2.247 ; Rise       ; loadck                                 ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; DB_io[*]       ; FD[0]                                      ; 11.701 ; 10.821 ; Rise       ; FD[0]                                      ;
;  DB_io[0]      ; FD[0]                                      ; 10.386 ; 9.819  ; Rise       ; FD[0]                                      ;
;  DB_io[1]      ; FD[0]                                      ; 9.049  ; 8.636  ; Rise       ; FD[0]                                      ;
;  DB_io[2]      ; FD[0]                                      ; 9.934  ; 9.555  ; Rise       ; FD[0]                                      ;
;  DB_io[3]      ; FD[0]                                      ; 11.701 ; 10.821 ; Rise       ; FD[0]                                      ;
; RSo            ; FD[0]                                      ; 8.425  ; 8.112  ; Rise       ; FD[0]                                      ;
; DHT11_D_io     ; FD[17]                                     ; 9.537  ; 9.458  ; Rise       ; FD[17]                                     ;
; MG90S_o0       ; FD[17]                                     ; 55.731 ; 54.727 ; Rise       ; FD[17]                                     ;
; MG90S_o1       ; FD[17]                                     ; 65.129 ; 64.060 ; Rise       ; FD[17]                                     ;
; led16[*]       ; FD[17]                                     ; 10.551 ; 10.999 ; Rise       ; FD[17]                                     ;
;  led16[0]      ; FD[17]                                     ; 8.569  ; 8.990  ; Rise       ; FD[17]                                     ;
;  led16[1]      ; FD[17]                                     ; 8.462  ; 8.733  ; Rise       ; FD[17]                                     ;
;  led16[2]      ; FD[17]                                     ; 8.212  ; 8.604  ; Rise       ; FD[17]                                     ;
;  led16[3]      ; FD[17]                                     ; 8.336  ; 8.585  ; Rise       ; FD[17]                                     ;
;  led16[4]      ; FD[17]                                     ; 8.128  ; 8.383  ; Rise       ; FD[17]                                     ;
;  led16[5]      ; FD[17]                                     ; 8.234  ; 8.584  ; Rise       ; FD[17]                                     ;
;  led16[6]      ; FD[17]                                     ; 8.150  ; 8.444  ; Rise       ; FD[17]                                     ;
;  led16[7]      ; FD[17]                                     ; 8.548  ; 8.920  ; Rise       ; FD[17]                                     ;
;  led16[8]      ; FD[17]                                     ; 8.559  ; 8.818  ; Rise       ; FD[17]                                     ;
;  led16[9]      ; FD[17]                                     ; 10.106 ; 10.257 ; Rise       ; FD[17]                                     ;
;  led16[10]     ; FD[17]                                     ; 8.619  ; 9.038  ; Rise       ; FD[17]                                     ;
;  led16[11]     ; FD[17]                                     ; 8.681  ; 9.181  ; Rise       ; FD[17]                                     ;
;  led16[12]     ; FD[17]                                     ; 8.740  ; 9.265  ; Rise       ; FD[17]                                     ;
;  led16[13]     ; FD[17]                                     ; 8.790  ; 9.310  ; Rise       ; FD[17]                                     ;
;  led16[14]     ; FD[17]                                     ; 9.038  ; 9.585  ; Rise       ; FD[17]                                     ;
;  led16[15]     ; FD[17]                                     ; 10.551 ; 10.999 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[17]                                     ; 17.139 ; 16.419 ; Rise       ; FD[17]                                     ;
; sound2         ; FD[17]                                     ; 9.881  ; 9.266  ; Rise       ; FD[17]                                     ;
; sound1         ; FD[19]                                     ; 18.082 ; 17.362 ; Rise       ; FD[19]                                     ;
; MG90S_o0       ; FD[2]                                      ; 12.586 ; 12.098 ; Rise       ; FD[2]                                      ;
; MG90S_o1       ; FD[2]                                      ; 12.989 ; 12.605 ; Rise       ; FD[2]                                      ;
; sound1         ; FD[30]                                     ; 13.784 ; 13.064 ; Rise       ; FD[30]                                     ;
; MCP3202_CLK    ; FD[4]                                      ; 9.905  ; 9.713  ; Rise       ; FD[4]                                      ;
; MCP3202_CS     ; FD[4]                                      ; 8.181  ; 8.498  ; Rise       ; FD[4]                                      ;
; DHT11_D_io     ; FD[5]                                      ; 8.371  ; 8.177  ; Rise       ; FD[5]                                      ;
; DB_io[*]       ; FD[7]                                      ; 9.868  ; 9.317  ; Rise       ; FD[7]                                      ;
;  DB_io[0]      ; FD[7]                                      ; 9.631  ; 9.228  ; Rise       ; FD[7]                                      ;
;  DB_io[1]      ; FD[7]                                      ; 9.487  ; 9.228  ; Rise       ; FD[7]                                      ;
;  DB_io[2]      ; FD[7]                                      ; 9.757  ; 9.317  ; Rise       ; FD[7]                                      ;
;  DB_io[3]      ; FD[7]                                      ; 9.868  ; 9.258  ; Rise       ; FD[7]                                      ;
; Eo             ; FD[7]                                      ; 8.451  ; 8.169  ; Rise       ; FD[7]                                      ;
; RSo            ; FD[7]                                      ; 7.943  ; 7.774  ; Rise       ; FD[7]                                      ;
; RWo            ; FD[7]                                      ; 9.540  ; 9.269  ; Rise       ; FD[7]                                      ;
; sound1         ; GCKP31                                     ; 11.066 ; 10.291 ; Rise       ; GCKP31                                     ;
; keyo[*]        ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 9.380  ; 9.529  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[0]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.540  ; 8.242  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[1]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.213  ; 8.544  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[2]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 9.380  ; 9.529  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[3]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 7.913  ; 8.158  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; sound1         ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 17.066 ; 16.346 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; DB_io[*]       ; LCM_RESET                                  ; 10.443 ; 9.968  ; Rise       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 10.443 ; 9.968  ; Rise       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 8.841  ; 8.444  ; Rise       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 9.415  ; 8.982  ; Rise       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 10.423 ; 9.820  ; Rise       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 8.032  ; 7.885  ; Rise       ; LCM_RESET                                  ;
; DB_io[*]       ; LCM_RESET                                  ; 8.745  ; 8.159  ; Fall       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 6.790  ; 6.355  ; Fall       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 6.332  ; 5.922  ; Fall       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 8.636  ; 8.159  ; Fall       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 8.745  ; 8.098  ; Fall       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 6.764  ; 6.632  ; Fall       ; LCM_RESET                                  ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 9.710  ; 9.448  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 13.022 ; 12.775 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 11.272 ; 11.062 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 9.013  ; 8.751  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 12.329 ; 12.082 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 10.575 ; 10.365 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ALEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.354  ; 7.994  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13AOEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.055  ; 8.397  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 15.007 ; 14.745 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 16.515 ; 16.268 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 16.417 ; 16.207 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; Scan_DCBAo[*]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.504  ; 9.501  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.504  ; 9.501  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.709  ; 7.526  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.972  ; 7.718  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.725  ; 7.529  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ACLKo      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 6.045  ; 5.677  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 10.923 ; 10.661 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 14.356 ; 14.109 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 12.485 ; 12.275 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; sound1         ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 15.788 ; 15.068 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ;
; BT_RX          ; RS232_T1:U1|Tx_f                           ; 9.051  ; 9.714  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; USB_RX         ; RS232_T1:U1|Tx_f                           ; 8.556  ; 9.075  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; sound1         ; SResetP99                                  ; 14.033 ; 13.313 ; Rise       ; SResetP99                                  ;
; sound1         ; SResetP99                                  ; 13.642 ; 12.922 ; Fall       ; SResetP99                                  ;
; WS2812Bout     ; WS2812BCLK                                 ; 8.354  ; 8.198  ; Rise       ; WS2812BCLK                                 ;
; D7data[*]      ; timer0:U5|FD[17]                           ; 10.171 ; 9.896  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[0]     ; timer0:U5|FD[17]                           ; 9.686  ; 9.469  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[1]     ; timer0:U5|FD[17]                           ; 10.171 ; 9.896  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[2]     ; timer0:U5|FD[17]                           ; 9.881  ; 9.863  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[3]     ; timer0:U5|FD[17]                           ; 9.789  ; 9.581  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[4]     ; timer0:U5|FD[17]                           ; 9.803  ; 9.408  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[5]     ; timer0:U5|FD[17]                           ; 10.150 ; 9.669  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[6]     ; timer0:U5|FD[17]                           ; 9.834  ; 9.851  ; Rise       ; timer0:U5|FD[17]                           ;
; scan[*]        ; timer0:U5|FD[17]                           ; 8.662  ; 8.794  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[0]       ; timer0:U5|FD[17]                           ; 8.662  ; 8.794  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[1]       ; timer0:U5|FD[17]                           ; 6.898  ; 7.087  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[2]       ; timer0:U5|FD[17]                           ; 6.885  ; 7.046  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[3]       ; timer0:U5|FD[17]                           ; 6.530  ; 6.670  ; Rise       ; timer0:U5|FD[17]                           ;
; D7data[*]      ; timer0:U5|S_1                              ; 18.954 ; 18.903 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[0]     ; timer0:U5|S_1                              ; 18.456 ; 18.231 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[1]     ; timer0:U5|S_1                              ; 18.954 ; 18.704 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[2]     ; timer0:U5|S_1                              ; 18.939 ; 18.496 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[3]     ; timer0:U5|S_1                              ; 18.557 ; 18.341 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[4]     ; timer0:U5|S_1                              ; 18.571 ; 18.362 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[5]     ; timer0:U5|S_1                              ; 18.920 ; 18.474 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[6]     ; timer0:U5|S_1                              ; 18.642 ; 18.903 ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ; 5.507  ;        ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ;        ; 5.055  ; Fall       ; timer0:U5|S_1                              ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; DB_io[*]       ; FD[0]                                      ; 8.778  ; 8.376  ; Rise       ; FD[0]                                      ;
;  DB_io[0]      ; FD[0]                                      ; 9.979  ; 9.423  ; Rise       ; FD[0]                                      ;
;  DB_io[1]      ; FD[0]                                      ; 8.778  ; 8.376  ; Rise       ; FD[0]                                      ;
;  DB_io[2]      ; FD[0]                                      ; 9.568  ; 9.178  ; Rise       ; FD[0]                                      ;
;  DB_io[3]      ; FD[0]                                      ; 11.266 ; 10.395 ; Rise       ; FD[0]                                      ;
; RSo            ; FD[0]                                      ; 8.179  ; 7.875  ; Rise       ; FD[0]                                      ;
; DHT11_D_io     ; FD[17]                                     ; 9.212  ; 9.152  ; Rise       ; FD[17]                                     ;
; MG90S_o0       ; FD[17]                                     ; 11.434 ; 10.780 ; Rise       ; FD[17]                                     ;
; MG90S_o1       ; FD[17]                                     ; 11.597 ; 10.779 ; Rise       ; FD[17]                                     ;
; led16[*]       ; FD[17]                                     ; 7.890  ; 8.138  ; Rise       ; FD[17]                                     ;
;  led16[0]      ; FD[17]                                     ; 8.314  ; 8.721  ; Rise       ; FD[17]                                     ;
;  led16[1]      ; FD[17]                                     ; 8.209  ; 8.473  ; Rise       ; FD[17]                                     ;
;  led16[2]      ; FD[17]                                     ; 7.971  ; 8.350  ; Rise       ; FD[17]                                     ;
;  led16[3]      ; FD[17]                                     ; 8.089  ; 8.331  ; Rise       ; FD[17]                                     ;
;  led16[4]      ; FD[17]                                     ; 7.890  ; 8.138  ; Rise       ; FD[17]                                     ;
;  led16[5]      ; FD[17]                                     ; 7.991  ; 8.330  ; Rise       ; FD[17]                                     ;
;  led16[6]      ; FD[17]                                     ; 7.911  ; 8.196  ; Rise       ; FD[17]                                     ;
;  led16[7]      ; FD[17]                                     ; 8.292  ; 8.653  ; Rise       ; FD[17]                                     ;
;  led16[8]      ; FD[17]                                     ; 8.304  ; 8.556  ; Rise       ; FD[17]                                     ;
;  led16[9]      ; FD[17]                                     ; 9.852  ; 9.995  ; Rise       ; FD[17]                                     ;
;  led16[10]     ; FD[17]                                     ; 8.361  ; 8.767  ; Rise       ; FD[17]                                     ;
;  led16[11]     ; FD[17]                                     ; 8.421  ; 8.904  ; Rise       ; FD[17]                                     ;
;  led16[12]     ; FD[17]                                     ; 8.478  ; 8.985  ; Rise       ; FD[17]                                     ;
;  led16[13]     ; FD[17]                                     ; 8.526  ; 9.028  ; Rise       ; FD[17]                                     ;
;  led16[14]     ; FD[17]                                     ; 8.765  ; 9.292  ; Rise       ; FD[17]                                     ;
;  led16[15]     ; FD[17]                                     ; 10.281 ; 10.709 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[17]                                     ; 9.380  ; 8.921  ; Rise       ; FD[17]                                     ;
; sound2         ; FD[17]                                     ; 9.577  ; 8.985  ; Rise       ; FD[17]                                     ;
; sound1         ; FD[19]                                     ; 13.926 ; 13.286 ; Rise       ; FD[19]                                     ;
; MG90S_o0       ; FD[2]                                      ; 9.915  ; 9.688  ; Rise       ; FD[2]                                      ;
; MG90S_o1       ; FD[2]                                      ; 10.078 ; 9.687  ; Rise       ; FD[2]                                      ;
; sound1         ; FD[30]                                     ; 12.038 ; 11.398 ; Rise       ; FD[30]                                     ;
; MCP3202_CLK    ; FD[4]                                      ; 9.658  ; 9.476  ; Rise       ; FD[4]                                      ;
; MCP3202_CS     ; FD[4]                                      ; 7.942  ; 8.250  ; Rise       ; FD[4]                                      ;
; DHT11_D_io     ; FD[5]                                      ; 8.134  ; 7.945  ; Rise       ; FD[5]                                      ;
; DB_io[*]       ; FD[7]                                      ; 8.461  ; 8.461  ; Rise       ; FD[7]                                      ;
;  DB_io[0]      ; FD[7]                                      ; 8.461  ; 8.461  ; Rise       ; FD[7]                                      ;
;  DB_io[1]      ; FD[7]                                      ; 8.461  ; 8.461  ; Rise       ; FD[7]                                      ;
;  DB_io[2]      ; FD[7]                                      ; 8.461  ; 8.461  ; Rise       ; FD[7]                                      ;
;  DB_io[3]      ; FD[7]                                      ; 8.461  ; 8.461  ; Rise       ; FD[7]                                      ;
; Eo             ; FD[7]                                      ; 8.203  ; 7.930  ; Rise       ; FD[7]                                      ;
; RSo            ; FD[7]                                      ; 7.692  ; 7.496  ; Rise       ; FD[7]                                      ;
; RWo            ; FD[7]                                      ; 9.250  ; 8.987  ; Rise       ; FD[7]                                      ;
; sound1         ; GCKP31                                     ; 9.933  ; 9.265  ; Rise       ; GCKP31                                     ;
; keyo[*]        ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 7.693  ; 7.929  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[0]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.295  ; 8.008  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[1]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 7.980  ; 8.299  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[2]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 9.160  ; 9.300  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[3]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 7.693  ; 7.929  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; sound1         ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 15.403 ; 14.702 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; DB_io[*]       ; LCM_RESET                                  ; 6.307  ; 5.874  ; Rise       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 6.741  ; 6.284  ; Rise       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 6.307  ; 5.874  ; Rise       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 8.673  ; 8.298  ; Rise       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 8.779  ; 8.241  ; Rise       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 7.001  ; 6.793  ; Rise       ; LCM_RESET                                  ;
; DB_io[*]       ; LCM_RESET                                  ; 6.180  ; 5.782  ; Fall       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 6.617  ; 6.196  ; Fall       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 6.180  ; 5.782  ; Fall       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 8.338  ; 7.890  ; Fall       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 8.444  ; 7.833  ; Fall       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 6.567  ; 6.410  ; Fall       ; LCM_RESET                                  ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 5.880  ; 5.628  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.538  ; 6.293  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.787  ; 6.553  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 5.831  ; 5.579  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.533  ; 6.288  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.692  ; 6.458  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ALEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.112  ; 7.764  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13AOEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.823  ; 8.154  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.870  ; 8.665  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.510  ; 8.308  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.501  ; 8.301  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; Scan_DCBAo[*]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.492  ; 7.313  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.274  ; 9.274  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.492  ; 7.313  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.745  ; 7.498  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.508  ; 7.316  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ACLKo      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 5.895  ; 5.539  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 7.750  ; 7.498  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 8.143  ; 7.898  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 8.303  ; 8.069  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; sound1         ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 13.369 ; 12.729 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ;
; BT_RX          ; RS232_T1:U1|Tx_f                           ; 8.785  ; 9.423  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; USB_RX         ; RS232_T1:U1|Tx_f                           ; 8.310  ; 8.810  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; sound1         ; SResetP99                                  ; 12.168 ; 11.528 ; Rise       ; SResetP99                                  ;
; sound1         ; SResetP99                                  ; 12.168 ; 11.528 ; Fall       ; SResetP99                                  ;
; WS2812Bout     ; WS2812BCLK                                 ; 8.169  ; 8.022  ; Rise       ; WS2812BCLK                                 ;
; D7data[*]      ; timer0:U5|FD[17]                           ; 8.056  ; 7.873  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[0]     ; timer0:U5|FD[17]                           ; 8.056  ; 7.873  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[1]     ; timer0:U5|FD[17]                           ; 8.640  ; 8.339  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[2]     ; timer0:U5|FD[17]                           ; 8.527  ; 8.300  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[3]     ; timer0:U5|FD[17]                           ; 8.162  ; 7.990  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[4]     ; timer0:U5|FD[17]                           ; 8.271  ; 8.008  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[5]     ; timer0:U5|FD[17]                           ; 8.507  ; 8.279  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[6]     ; timer0:U5|FD[17]                           ; 8.277  ; 8.492  ; Rise       ; timer0:U5|FD[17]                           ;
; scan[*]        ; timer0:U5|FD[17]                           ; 6.366  ; 6.502  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[0]       ; timer0:U5|FD[17]                           ; 8.472  ; 8.596  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[1]       ; timer0:U5|FD[17]                           ; 6.720  ; 6.903  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[2]       ; timer0:U5|FD[17]                           ; 6.708  ; 6.863  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[3]       ; timer0:U5|FD[17]                           ; 6.366  ; 6.502  ; Rise       ; timer0:U5|FD[17]                           ;
; D7data[*]      ; timer0:U5|S_1                              ; 9.728  ; 9.503  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[0]     ; timer0:U5|S_1                              ; 9.728  ; 9.503  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[1]     ; timer0:U5|S_1                              ; 10.210 ; 9.970  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[2]     ; timer0:U5|S_1                              ; 10.189 ; 9.931  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[3]     ; timer0:U5|S_1                              ; 9.835  ; 9.614  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[4]     ; timer0:U5|S_1                              ; 9.848  ; 9.634  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[5]     ; timer0:U5|S_1                              ; 10.266 ; 9.902  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[6]     ; timer0:U5|S_1                              ; 9.908  ; 10.160 ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ; 5.395  ;        ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ;        ; 4.960  ; Fall       ; timer0:U5|S_1                              ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip15P57   ; BT_RX       ; 7.361 ; 7.361 ; 7.423 ; 7.302 ;
; dip15P57   ; USB_RX      ; 7.715 ; 7.715 ; 7.717 ; 7.596 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip15P57   ; BT_RX       ; 6.981 ; 6.977 ; 7.034 ; 7.034 ;
; dip15P57   ; USB_RX      ; 7.320 ; 7.316 ; 7.316 ; 7.316 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                   ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; LCMP_RESET                                 ; -20.997 ; -361.097      ;
; TX_W                                       ; -4.119  ; -30.034       ;
; FD[0]                                      ; -3.875  ; -466.874      ;
; FD[17]                                     ; -3.050  ; -200.524      ;
; loadck                                     ; -2.710  ; -8.127        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; -2.062  ; -11.428       ;
; FD[5]                                      ; -1.770  ; -109.117      ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; -1.678  ; -5.891        ;
; LCM_RESET                                  ; -1.633  ; -4.300        ;
; SResetP99                                  ; -1.512  ; -4.350        ;
; FD[7]                                      ; -1.352  ; -10.893       ;
; S_RESET_T                                  ; -1.245  ; -1.245        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -1.089  ; -75.442       ;
; timer0:U5|FD[5]                            ; -0.950  ; -9.637        ;
; RS232_T1:U1|Tx_f                           ; -0.898  ; -14.275       ;
; FD[4]                                      ; -0.827  ; -25.023       ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; -0.777  ; -2.983        ;
; GCKP31                                     ; -0.744  ; -16.546       ;
; FD[2]                                      ; -0.660  ; -4.770        ;
; WS2812BCLK                                 ; -0.577  ; -5.293        ;
; timer0:U5|S_1                              ; -0.526  ; -6.765        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; 0.263   ; 0.000         ;
; timer0:U5|FD[17]                           ; 0.377   ; 0.000         ;
; FD[19]                                     ; 0.396   ; 0.000         ;
; FD[30]                                     ; 0.440   ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 0.451   ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; 0.465   ; 0.000         ;
+--------------------------------------------+---------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; GCKP31                                     ; -1.203 ; -30.686       ;
; FD[0]                                      ; -0.734 ; -7.510        ;
; FD[17]                                     ; -0.432 ; -10.251       ;
; LCMP_RESET                                 ; -0.431 ; -15.351       ;
; SResetP99                                  ; -0.324 ; -0.950        ;
; timer0:U5|FD[5]                            ; -0.309 ; -0.309        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -0.233 ; -8.730        ;
; RS232_T1:U1|Tx_f                           ; -0.201 ; -2.462        ;
; FD[7]                                      ; -0.140 ; -0.313        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -0.076 ; -0.076        ;
; WS2812BCLK                                 ; 0.025  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 0.103  ; 0.000         ;
; FD[19]                                     ; 0.166  ; 0.000         ;
; FD[5]                                      ; 0.166  ; 0.000         ;
; timer0:U5|FD[17]                           ; 0.166  ; 0.000         ;
; FD[4]                                      ; 0.167  ; 0.000         ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 0.167  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; 0.197  ; 0.000         ;
; FD[30]                                     ; 0.200  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 0.200  ; 0.000         ;
; timer0:U5|S_1                              ; 0.220  ; 0.000         ;
; TX_W                                       ; 0.265  ; 0.000         ;
; FD[2]                                      ; 0.284  ; 0.000         ;
; loadck                                     ; 0.746  ; 0.000         ;
; LCM_RESET                                  ; 0.842  ; 0.000         ;
; S_RESET_T                                  ; 1.624  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.652  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; FD[0]                                  ; -3.014 ; -370.979      ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; -1.747 ; -5.241        ;
; loadck                                 ; -1.397 ; -1.397        ;
; TX_W                                   ; -1.142 ; -1.142        ;
; GCKP31                                 ; -0.761 ; -25.454       ;
; FD[17]                                 ; -0.715 ; -2.293        ;
; FD[30]                                 ; -0.693 ; -2.079        ;
; FD[5]                                  ; -0.364 ; -6.904        ;
; WS2812BCLK                             ; -0.335 ; -3.685        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ; -0.204 ; -1.328        ;
; timer0:U5|FD[17]                       ; -0.100 ; -0.600        ;
; FD[4]                                  ; -0.100 ; -0.200        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.036 ; -0.144        ;
; FD[2]                                  ; -0.003 ; -0.021        ;
; RS232_T1:U1|Tx_f                       ; 0.111  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 0.127  ; 0.000         ;
; FD[7]                                  ; 0.157  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 0.233  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ; 0.259  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                            ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; FD[17]                                 ; -0.410 ; -13.955       ;
; FD[7]                                  ; -0.326 ; -4.040        ;
; FD[0]                                  ; -0.305 ; -4.944        ;
; RS232_T1:U1|Tx_f                       ; -0.120 ; -0.600        ;
; timer0:U5|FD[17]                       ; -0.061 ; -0.366        ;
; GCKP31                                 ; -0.040 ; -1.466        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ; -0.025 ; -0.131        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 0.031  ; 0.000         ;
; WS2812BCLK                             ; 0.182  ; 0.000         ;
; TX_W                                   ; 0.274  ; 0.000         ;
; FD[2]                                  ; 0.373  ; 0.000         ;
; FD[4]                                  ; 0.529  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ; 0.589  ; 0.000         ;
; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 0.628  ; 0.000         ;
; FD[5]                                  ; 0.633  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 0.654  ; 0.000         ;
; loadck                                 ; 0.757  ; 0.000         ;
; FD[30]                                 ; 1.388  ; 0.000         ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.674  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; GCKP31                                     ; -3.000 ; -89.520       ;
; SResetP99                                  ; -3.000 ; -3.000        ;
; FD[0]                                      ; -1.000 ; -185.000      ;
; FD[17]                                     ; -1.000 ; -96.000       ;
; FD[5]                                      ; -1.000 ; -95.000       ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -1.000 ; -90.000       ;
; FD[4]                                      ; -1.000 ; -34.000       ;
; FD[7]                                      ; -1.000 ; -22.000       ;
; timer0:U5|FD[5]                            ; -1.000 ; -20.000       ;
; FD[19]                                     ; -1.000 ; -18.000       ;
; RS232_T1:U1|Tx_f                           ; -1.000 ; -18.000       ;
; FD[2]                                      ; -1.000 ; -17.000       ;
; timer0:U5|S_1                              ; -1.000 ; -17.000       ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; -1.000 ; -15.000       ;
; WS2812BCLK                                 ; -1.000 ; -14.000       ;
; timer0:U5|FD[17]                           ; -1.000 ; -12.000       ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; -1.000 ; -11.000       ;
; TX_W                                       ; -1.000 ; -9.000        ;
; loadck                                     ; -1.000 ; -4.000        ;
; FD[30]                                     ; -1.000 ; -3.000        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; -1.000 ; -3.000        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; -1.000 ; -3.000        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -1.000 ; -3.000        ;
; LCM_RESET                                  ; 0.342  ; 0.000         ;
; LCMP_RESET                                 ; 0.343  ; 0.000         ;
; S_RESET_T                                  ; 0.422  ; 0.000         ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.436  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -20.997 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.320      ; 22.745     ;
; -20.985 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.319      ; 22.732     ;
; -20.955 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.196      ; 22.710     ;
; -20.946 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.284      ; 22.735     ;
; -20.943 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.195      ; 22.697     ;
; -20.934 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.283      ; 22.722     ;
; -20.890 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.316      ; 22.634     ;
; -20.848 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.192      ; 22.599     ;
; -20.845 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.282      ; 22.631     ;
; -20.839 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.280      ; 22.624     ;
; -20.833 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.281      ; 22.618     ;
; -20.823 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.324      ; 22.575     ;
; -20.795 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.324      ; 22.547     ;
; -20.788 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.324      ; 22.540     ;
; -20.781 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.200      ; 22.540     ;
; -20.772 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.288      ; 22.565     ;
; -20.757 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.211      ; 22.528     ;
; -20.753 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.200      ; 22.512     ;
; -20.746 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.200      ; 22.505     ;
; -20.745 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.210      ; 22.515     ;
; -20.744 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.288      ; 22.537     ;
; -20.743 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.198      ; 22.595     ;
; -20.738 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.278      ; 22.520     ;
; -20.737 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.288      ; 22.530     ;
; -20.731 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.197      ; 22.582     ;
; -20.726 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.199      ; 22.585     ;
; -20.724 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.319      ; 22.471     ;
; -20.714 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.198      ; 22.572     ;
; -20.699 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.324      ; 22.451     ;
; -20.682 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.195      ; 22.436     ;
; -20.675 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.211      ; 22.541     ;
; -20.673 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.283      ; 22.461     ;
; -20.671 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.286      ; 22.461     ;
; -20.663 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.210      ; 22.528     ;
; -20.657 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.200      ; 22.416     ;
; -20.650 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.207      ; 22.417     ;
; -20.648 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.288      ; 22.441     ;
; -20.643 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.286      ; 22.433     ;
; -20.636 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.286      ; 22.426     ;
; -20.636 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.194      ; 22.484     ;
; -20.619 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.195      ; 22.474     ;
; -20.583 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.215      ; 22.358     ;
; -20.572 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.281      ; 22.357     ;
; -20.569 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.202      ; 22.425     ;
; -20.568 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.207      ; 22.430     ;
; -20.555 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.215      ; 22.330     ;
; -20.552 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.203      ; 22.415     ;
; -20.548 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.215      ; 22.323     ;
; -20.547 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.286      ; 22.337     ;
; -20.541 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.202      ; 22.397     ;
; -20.534 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.202      ; 22.390     ;
; -20.524 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.203      ; 22.387     ;
; -20.517 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.203      ; 22.380     ;
; -20.501 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.215      ; 22.371     ;
; -20.484 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.210      ; 22.254     ;
; -20.473 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.215      ; 22.343     ;
; -20.470 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.197      ; 22.321     ;
; -20.466 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.215      ; 22.336     ;
; -20.459 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.215      ; 22.234     ;
; -20.453 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.198      ; 22.311     ;
; -20.445 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.202      ; 22.301     ;
; -20.428 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.203      ; 22.291     ;
; -20.402 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.210      ; 22.267     ;
; -20.377 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.215      ; 22.247     ;
; -20.062 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.320      ; 21.810     ;
; -20.020 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.196      ; 21.775     ;
; -20.011 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.284      ; 21.800     ;
; -19.950 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.200      ; 21.710     ;
; -19.938 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.199      ; 21.697     ;
; -19.910 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.282      ; 21.696     ;
; -19.861 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.320      ; 21.609     ;
; -19.856 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.319      ; 21.603     ;
; -19.843 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.196      ; 21.599     ;
; -19.822 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.211      ; 21.593     ;
; -19.819 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.196      ; 21.574     ;
; -19.814 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.195      ; 21.568     ;
; -19.810 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.284      ; 21.599     ;
; -19.808 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.198      ; 21.660     ;
; -19.805 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.283      ; 21.593     ;
; -19.791 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.199      ; 21.650     ;
; -19.776 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.204      ; 21.540     ;
; -19.748 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.204      ; 21.512     ;
; -19.741 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.204      ; 21.505     ;
; -19.740 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.211      ; 21.606     ;
; -19.709 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.282      ; 21.495     ;
; -19.704 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.281      ; 21.489     ;
; -19.677 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.199      ; 21.436     ;
; -19.670 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.320      ; 21.418     ;
; -19.652 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.204      ; 21.416     ;
; -19.628 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[11][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.196      ; 21.383     ;
; -19.621 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.211      ; 21.392     ;
; -19.619 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.284      ; 21.408     ;
; -19.616 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[11][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.210      ; 21.386     ;
; -19.607 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.198      ; 21.459     ;
; -19.602 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.197      ; 21.453     ;
; -19.590 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.199      ; 21.449     ;
; -19.585 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.198      ; 21.443     ;
; -19.547 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.210      ; 21.316     ;
; -19.539 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; LCM_com_data2[11][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.211      ; 21.405     ;
; -19.535 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.209      ; 21.303     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'TX_W'                                                                                                                                      ;
+--------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -4.119 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.027     ; 4.089      ;
; -3.957 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.036     ; 3.918      ;
; -3.925 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.031     ; 3.891      ;
; -3.847 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.027     ; 3.817      ;
; -3.847 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.027     ; 3.817      ;
; -3.846 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.036     ; 3.807      ;
; -3.821 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.027     ; 3.791      ;
; -3.745 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.027     ; 3.715      ;
; -3.685 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.036     ; 3.646      ;
; -3.685 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.036     ; 3.646      ;
; -3.653 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.031     ; 3.619      ;
; -3.653 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.031     ; 3.619      ;
; -3.619 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.974     ; 3.642      ;
; -3.619 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.974     ; 3.642      ;
; -3.619 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.974     ; 3.642      ;
; -3.619 ; M0S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.974     ; 3.642      ;
; -3.608 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 3.323      ;
; -3.583 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.036     ; 3.544      ;
; -3.581 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.027     ; 3.551      ;
; -3.574 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.036     ; 3.535      ;
; -3.574 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.036     ; 3.535      ;
; -3.569 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 3.284      ;
; -3.567 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 3.338      ;
; -3.551 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.031     ; 3.517      ;
; -3.546 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.027     ; 3.516      ;
; -3.472 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.036     ; 3.433      ;
; -3.464 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[0] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.027     ; 3.434      ;
; -3.455 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.983     ; 3.469      ;
; -3.455 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.983     ; 3.469      ;
; -3.455 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.983     ; 3.469      ;
; -3.455 ; S2S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.983     ; 3.469      ;
; -3.442 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.978     ; 3.461      ;
; -3.442 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.978     ; 3.461      ;
; -3.442 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.978     ; 3.461      ;
; -3.442 ; M1S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.978     ; 3.461      ;
; -3.431 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 3.146      ;
; -3.429 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 3.200      ;
; -3.388 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.974     ; 3.411      ;
; -3.388 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.974     ; 3.411      ;
; -3.388 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.974     ; 3.411      ;
; -3.388 ; M2S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.974     ; 3.411      ;
; -3.368 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 3.083      ;
; -3.344 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[7] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.983     ; 3.358      ;
; -3.344 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[6] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.983     ; 3.358      ;
; -3.344 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[5] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.983     ; 3.358      ;
; -3.344 ; S1S[2]                                ; RS232_T1:U1|TXD2_Bf[4] ; FD[19]                                 ; TX_W        ; 1.000        ; -0.983     ; 3.358      ;
; -3.333 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 3.048      ;
; -3.298 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 3.069      ;
; -3.297 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 3.012      ;
; -3.297 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 3.012      ;
; -3.295 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 3.066      ;
; -3.295 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 3.066      ;
; -3.251 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 2.966      ;
; -3.195 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 2.910      ;
; -3.193 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 2.964      ;
; -3.178 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.224     ; 2.951      ;
; -3.175 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.943      ;
; -3.175 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.943      ;
; -3.175 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.943      ;
; -3.175 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.943      ;
; -3.173 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 2.944      ;
; -3.159 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[3] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 2.874      ;
; -3.159 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[1] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 2.874      ;
; -3.157 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 2.928      ;
; -3.100 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.924      ;
; -3.100 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.924      ;
; -3.100 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.924      ;
; -3.100 ; PCswx[0]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.924      ;
; -3.074 ; S0S[2]                                ; RS232_T1:U1|TXD2_Bf[2] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.030     ; 3.041      ;
; -3.067 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.835      ;
; -3.067 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.835      ;
; -3.067 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.835      ;
; -3.067 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.835      ;
; -3.058 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 2.829      ;
; -3.057 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.282     ; 2.772      ;
; -3.056 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 2.827      ;
; -3.023 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 2.794      ;
; -3.015 ; MM[2]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.224     ; 2.788      ;
; -3.003 ; MM[0]~_emulated                       ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.224     ; 2.776      ;
; -2.980 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.804      ;
; -2.980 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.804      ;
; -2.980 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.804      ;
; -2.980 ; PCswx[1]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.804      ;
; -2.941 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.226     ; 2.712      ;
; -2.941 ; SResetP99                             ; RS232_T1:U1|TXD2_Bf[2] ; SResetP99                              ; TX_W        ; 0.500        ; 0.569      ; 3.997      ;
; -2.938 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.224     ; 2.711      ;
; -2.929 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[7] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.697      ;
; -2.929 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[6] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.697      ;
; -2.929 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[5] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.697      ;
; -2.929 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; RS232_T1:U1|TXD2_Bf[4] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; TX_W        ; 1.000        ; -1.229     ; 2.697      ;
; -2.903 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.224     ; 2.676      ;
; -2.872 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; RS232_T1:U1|TXD2_Bf[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; TX_W        ; 1.000        ; 0.119      ; 3.998      ;
; -2.865 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.689      ;
; -2.865 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.689      ;
; -2.865 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.689      ;
; -2.865 ; PCswx[2]                              ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.173     ; 2.689      ;
; -2.821 ; MM[1]~_emulated                       ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.224     ; 2.594      ;
; -2.802 ; S0S[2]                                ; RS232_T1:U1|TXD2_Bf[3] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.030     ; 2.769      ;
; -2.802 ; S0S[2]                                ; RS232_T1:U1|TXD2_Bf[1] ; FD[19]                                 ; TX_W        ; 1.000        ; -1.030     ; 2.769      ;
; -2.775 ; MM[2]~_emulated                       ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]                                 ; TX_W        ; 1.000        ; -1.224     ; 2.548      ;
+--------+---------------------------------------+------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[0]'                                                                                      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.875 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 3.699      ;
; -3.713 ; LCMx[0]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.538      ;
; -3.665 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 3.497      ;
; -3.607 ; LCMx[1]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 3.435      ;
; -3.560 ; LCMx[1]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 3.388      ;
; -3.523 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.353      ;
; -3.523 ; LCMx[2]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.151     ; 3.359      ;
; -3.503 ; LCMx[0]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 3.336      ;
; -3.500 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.158     ; 3.329      ;
; -3.445 ; LCMx[0]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.158     ; 3.274      ;
; -3.398 ; LCMx[0]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.158     ; 3.227      ;
; -3.391 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.221      ;
; -3.365 ; LCMx[1]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.192      ;
; -3.361 ; LCMx[0]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.192      ;
; -3.354 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.170     ; 3.171      ;
; -3.354 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.170     ; 3.171      ;
; -3.354 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.170     ; 3.171      ;
; -3.343 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.173      ;
; -3.343 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.173      ;
; -3.338 ; LCMx[1]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 3.170      ;
; -3.338 ; LCMx[1]   ; LCM_com_data[3][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 3.170      ;
; -3.338 ; LCMx[1]   ; LCM_com_data[7][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 3.170      ;
; -3.338 ; LCMx[1]   ; LCM_com_data[3][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 3.170      ;
; -3.338 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 3.170      ;
; -3.338 ; LCMx[0]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.168      ;
; -3.336 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 3.164      ;
; -3.336 ; LCMx[1]   ; LCM_com_data[8][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 3.164      ;
; -3.332 ; LCMx[1]   ; LCM_com_data[11][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.152      ;
; -3.332 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.152      ;
; -3.332 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.152      ;
; -3.332 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.152      ;
; -3.332 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.152      ;
; -3.331 ; LCMx[1]   ; LCM_com_data[1][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.156      ;
; -3.331 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.156      ;
; -3.331 ; LCMx[1]   ; LCM_com_data[19][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.156      ;
; -3.331 ; LCMx[1]   ; LCM_com_data[19][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.156      ;
; -3.331 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.156      ;
; -3.321 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 3.145      ;
; -3.321 ; LCMx[1]   ; LCM_com_data[11][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 3.145      ;
; -3.321 ; LCMx[1]   ; LCM_com_data[14][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 3.145      ;
; -3.321 ; LCMx[1]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 3.145      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[0][4]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[17][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[10][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[15][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[7][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[8][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.316 ; LCMx[1]   ; LCM_com_data[9][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 3.136      ;
; -3.315 ; LCMx[1]   ; LCM_com_data[4][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.140      ;
; -3.315 ; LCMx[1]   ; LCM_com_data[3][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.140      ;
; -3.315 ; LCMx[1]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.140      ;
; -3.315 ; LCMx[1]   ; LCM_com_data[10][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.140      ;
; -3.314 ; LCMx[1]   ; LCM_com_data[13][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.145      ;
; -3.314 ; LCMx[1]   ; LCM_com_data[11][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.145      ;
; -3.314 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.145      ;
; -3.314 ; LCMx[1]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.145      ;
; -3.313 ; LCMx[2]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.143     ; 3.157      ;
; -3.311 ; LCMx[1]   ; LCM_com_data[15][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.141      ;
; -3.311 ; LCMx[1]   ; LCM_com_data[14][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.141      ;
; -3.311 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.141      ;
; -3.311 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.141      ;
; -3.308 ; LCMx[1]   ; LCM_com_data[3][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.133      ;
; -3.308 ; LCMx[1]   ; LCM_com_data[8][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.133      ;
; -3.308 ; LCMx[1]   ; LCM_com_data[12][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.133      ;
; -3.307 ; LCMx[1]   ; LCM_com_data[11][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.138      ;
; -3.307 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.138      ;
; -3.307 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.138      ;
; -3.306 ; LCMx[1]   ; LCM_com_data[17][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.133      ;
; -3.306 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.133      ;
; -3.306 ; LCMx[1]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.133      ;
; -3.306 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.133      ;
; -3.297 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.124      ;
; -3.297 ; LCMx[1]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.127      ;
; -3.297 ; LCMx[1]   ; LCM_com_data[14][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 3.127      ;
; -3.293 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.124      ;
; -3.293 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 3.127      ;
; -3.293 ; LCMx[1]   ; LCM_com_data[19][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.124      ;
; -3.293 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 3.127      ;
; -3.293 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 3.127      ;
; -3.293 ; LCMx[1]   ; LCM_com_data[4][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 3.127      ;
; -3.293 ; LCMx[1]   ; LCM_com_data[7][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 3.127      ;
; -3.293 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 3.124      ;
; -3.291 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 3.119      ;
; -3.291 ; LCMx[1]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 3.119      ;
; -3.291 ; LCMx[1]   ; LCM_com_data[17][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 3.119      ;
; -3.291 ; LCMx[1]   ; LCM_com_data[18][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 3.119      ;
; -3.287 ; LCMx[1]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.166     ; 3.108      ;
; -3.287 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.166     ; 3.108      ;
; -3.287 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.166     ; 3.108      ;
; -3.287 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.166     ; 3.108      ;
; -3.286 ; LCMx[1]   ; LCM_com_data[15][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.113      ;
; -3.286 ; LCMx[1]   ; LCM_com_data[14][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.113      ;
; -3.286 ; LCMx[1]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 3.120      ;
; -3.286 ; LCMx[1]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 3.120      ;
; -3.286 ; LCMx[1]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 3.120      ;
; -3.286 ; LCMx[1]   ; LCM_com_data[13][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.113      ;
; -3.286 ; LCMx[1]   ; LCM_com_data[12][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 3.113      ;
; -3.276 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 3.101      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[17]'                                                                       ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.050 ; M0S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.638     ; 3.399      ;
; -3.050 ; M0S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.638     ; 3.399      ;
; -3.050 ; M0S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.638     ; 3.399      ;
; -2.922 ; M1S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.642     ; 3.267      ;
; -2.922 ; M1S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.642     ; 3.267      ;
; -2.922 ; M1S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.642     ; 3.267      ;
; -2.888 ; S2S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.647     ; 3.228      ;
; -2.888 ; S2S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.647     ; 3.228      ;
; -2.888 ; S2S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.647     ; 3.228      ;
; -2.777 ; S1S[2]    ; LCM[1]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.647     ; 3.117      ;
; -2.777 ; S1S[2]    ; LCM[0]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.647     ; 3.117      ;
; -2.777 ; S1S[2]    ; LCM[2]          ; FD[19]       ; FD[17]      ; 1.000        ; -0.647     ; 3.117      ;
; -2.707 ; M0S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.805      ;
; -2.678 ; M0S[2]    ; MG90S_deg1[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.776      ;
; -2.678 ; M0S[2]    ; MG90S_deg1[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.776      ;
; -2.678 ; M0S[2]    ; MG90S_deg1[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.776      ;
; -2.678 ; M0S[2]    ; MG90S_deg1[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.776      ;
; -2.678 ; M0S[2]    ; MG90S_deg1[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.776      ;
; -2.678 ; M0S[2]    ; MG90S_deg1[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.776      ;
; -2.678 ; M0S[2]    ; MG90S_deg1[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.776      ;
; -2.663 ; M0S[2]    ; led16[2]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.109      ; 3.759      ;
; -2.663 ; M0S[2]    ; led16[4]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.109      ; 3.759      ;
; -2.663 ; M0S[2]    ; led16[6]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.109      ; 3.759      ;
; -2.663 ; M0S[2]    ; led16[8]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.109      ; 3.759      ;
; -2.639 ; M0S[2]    ; times[1]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.742      ;
; -2.635 ; M0S[2]    ; led16[1]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[14]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[13]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[3]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[12]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[11]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[5]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[10]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[9]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.635 ; M0S[2]    ; led16[7]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.737      ;
; -2.611 ; M0S[2]    ; LCD_refresh     ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.714      ;
; -2.607 ; M1S[2]    ; times[5]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.706      ;
; -2.607 ; M1S[2]    ; times[4]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.706      ;
; -2.607 ; M1S[2]    ; times[6]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.706      ;
; -2.607 ; M1S[2]    ; times[2]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.706      ;
; -2.607 ; M1S[2]    ; times[1]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.706      ;
; -2.607 ; M1S[2]    ; times[9]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.706      ;
; -2.607 ; M1S[2]    ; times[8]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.706      ;
; -2.607 ; M1S[2]    ; times[7]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.706      ;
; -2.596 ; M0S[2]    ; CMDn[0]         ; FD[19]       ; FD[17]      ; 1.000        ; 0.117      ; 3.700      ;
; -2.596 ; M0S[2]    ; CMDn[1]         ; FD[19]       ; FD[17]      ; 1.000        ; 0.117      ; 3.700      ;
; -2.592 ; M0S[2]    ; MG90S_deg0[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.691      ;
; -2.592 ; M0S[2]    ; MG90S_deg0[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.691      ;
; -2.592 ; M0S[2]    ; MG90S_deg0[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.691      ;
; -2.592 ; M0S[2]    ; MG90S_deg0[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.691      ;
; -2.592 ; M0S[2]    ; MG90S_deg0[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.691      ;
; -2.592 ; M0S[2]    ; MG90S_deg0[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.691      ;
; -2.592 ; M0S[2]    ; MG90S_deg0[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.112      ; 3.691      ;
; -2.579 ; M1S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.107      ; 3.673      ;
; -2.578 ; M0S[2]    ; MM[2]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.680      ;
; -2.578 ; M0S[2]    ; MM[0]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.680      ;
; -2.578 ; M0S[2]    ; MM[1]~_emulated ; FD[19]       ; FD[17]      ; 1.000        ; 0.115      ; 3.680      ;
; -2.577 ; M1S[2]    ; led16[2]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.105      ; 3.669      ;
; -2.577 ; M1S[2]    ; led16[4]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.105      ; 3.669      ;
; -2.577 ; M1S[2]    ; led16[6]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.105      ; 3.669      ;
; -2.577 ; M1S[2]    ; led16[8]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.105      ; 3.669      ;
; -2.564 ; M0S[2]    ; times[5]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.667      ;
; -2.563 ; M0S[2]    ; times[4]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.666      ;
; -2.563 ; M0S[2]    ; times[8]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.666      ;
; -2.561 ; M0S[2]    ; times[2]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.664      ;
; -2.559 ; M0S[2]    ; times[9]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.662      ;
; -2.555 ; M0S[2]    ; times[0]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.658      ;
; -2.555 ; M0S[2]    ; times[10]       ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.658      ;
; -2.554 ; M1S[2]    ; led16[1]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[14]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[13]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[3]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[12]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[11]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[5]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[10]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[9]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.554 ; M1S[2]    ; led16[7]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.111      ; 3.652      ;
; -2.550 ; M1S[2]    ; MG90S_deg1[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.107      ; 3.644      ;
; -2.550 ; M1S[2]    ; MG90S_deg1[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.107      ; 3.644      ;
; -2.550 ; M1S[2]    ; MG90S_deg1[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.107      ; 3.644      ;
; -2.550 ; M1S[2]    ; MG90S_deg1[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.107      ; 3.644      ;
; -2.550 ; M1S[2]    ; MG90S_deg1[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.107      ; 3.644      ;
; -2.550 ; M1S[2]    ; MG90S_deg1[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.107      ; 3.644      ;
; -2.550 ; M1S[2]    ; MG90S_deg1[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.107      ; 3.644      ;
; -2.545 ; S2S[2]    ; MG90S_s         ; FD[19]       ; FD[17]      ; 1.000        ; 0.102      ; 3.634      ;
; -2.530 ; M0S[2]    ; times[7]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.633      ;
; -2.528 ; M0S[2]    ; times[6]        ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.631      ;
; -2.516 ; S2S[2]    ; MG90S_deg1[6]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.102      ; 3.605      ;
; -2.516 ; S2S[2]    ; MG90S_deg1[4]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.102      ; 3.605      ;
; -2.516 ; S2S[2]    ; MG90S_deg1[5]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.102      ; 3.605      ;
; -2.516 ; S2S[2]    ; MG90S_deg1[2]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.102      ; 3.605      ;
; -2.516 ; S2S[2]    ; MG90S_deg1[1]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.102      ; 3.605      ;
; -2.516 ; S2S[2]    ; MG90S_deg1[0]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.102      ; 3.605      ;
; -2.516 ; S2S[2]    ; MG90S_deg1[3]   ; FD[19]       ; FD[17]      ; 1.000        ; 0.102      ; 3.605      ;
; -2.509 ; M0S[2]    ; led16[0]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.612      ;
; -2.509 ; M0S[2]    ; led16[15]~reg0  ; FD[19]       ; FD[17]      ; 1.000        ; 0.116      ; 3.612      ;
; -2.504 ; M0S[2]    ; LED_LR_dir      ; FD[19]       ; FD[17]      ; 1.000        ; 0.109      ; 3.600      ;
; -2.501 ; S2S[2]    ; led16[2]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.100      ; 3.588      ;
; -2.501 ; S2S[2]    ; led16[4]~reg0   ; FD[19]       ; FD[17]      ; 1.000        ; 0.100      ; 3.588      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'loadck'                                                                                                                                                     ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                 ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.710 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.014     ; 2.693      ;
; -2.709 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.014     ; 2.692      ;
; -2.708 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.014     ; 2.691      ;
; -2.548 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.023     ; 2.522      ;
; -2.547 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.023     ; 2.521      ;
; -2.546 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.023     ; 2.520      ;
; -2.523 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.018     ; 2.502      ;
; -2.520 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.018     ; 2.499      ;
; -2.518 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.018     ; 2.497      ;
; -2.437 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.023     ; 2.411      ;
; -2.436 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.023     ; 2.410      ;
; -2.435 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.023     ; 2.409      ;
; -2.160 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -1.269     ; 1.888      ;
; -2.159 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -1.269     ; 1.887      ;
; -2.158 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -1.213     ; 1.942      ;
; -2.158 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -1.269     ; 1.886      ;
; -2.157 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -1.213     ; 1.941      ;
; -2.156 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -1.213     ; 1.940      ;
; -2.048 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 1.306      ;
; -2.029 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -1.269     ; 1.757      ;
; -2.027 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -1.213     ; 1.811      ;
; -2.026 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -1.269     ; 1.754      ;
; -2.024 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -1.213     ; 1.808      ;
; -2.024 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 1.000        ; -1.269     ; 1.752      ;
; -2.022 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -1.213     ; 1.806      ;
; -1.942 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 1.200      ;
; -1.939 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 1.197      ;
; -1.936 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 1.194      ;
; -1.903 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -1.741     ; 1.159      ;
; -1.898 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -1.740     ; 1.155      ;
; -1.890 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -1.741     ; 1.146      ;
; -1.887 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -1.741     ; 1.143      ;
; -1.860 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -1.740     ; 1.117      ;
; -1.857 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -1.740     ; 1.114      ;
; -1.854 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 1.112      ;
; -1.851 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 1.109      ;
; -1.714 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -1.741     ; 0.970      ;
; -1.712 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -1.741     ; 0.968      ;
; -1.709 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -1.741     ; 0.965      ;
; -1.702 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 0.960      ;
; -1.698 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 0.956      ;
; -1.695 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 1.000        ; -1.739     ; 0.953      ;
; -1.665 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 1.000        ; -1.017     ; 1.645      ;
; -1.664 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 1.000        ; -1.017     ; 1.644      ;
; -1.663 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 1.000        ; -1.017     ; 1.643      ;
; -1.463 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.132      ; 2.602      ;
; -1.462 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.132      ; 2.601      ;
; -1.461 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.132      ; 2.600      ;
; -1.319 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.132      ; 2.458      ;
; -1.316 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.132      ; 2.455      ;
; -1.314 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 1.000        ; 0.132      ; 2.453      ;
; -1.297 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 0.500        ; 0.582      ; 2.366      ;
; -1.297 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 0.500        ; 0.582      ; 2.366      ;
; -1.297 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 0.500        ; 0.582      ; 2.366      ;
; -0.506 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 1.000        ; -0.086     ; 1.427      ;
; -0.505 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 1.000        ; -0.086     ; 1.426      ;
; -0.504 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 1.000        ; -0.086     ; 1.425      ;
; -0.499 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812BCLK                             ; loadck      ; 1.000        ; -0.625     ; 0.871      ;
; -0.499 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812BCLK                             ; loadck      ; 1.000        ; -0.625     ; 0.871      ;
; -0.499 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812BCLK                             ; loadck      ; 1.000        ; -0.625     ; 0.871      ;
; -0.365 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 1.000        ; -0.086     ; 1.286      ;
; -0.362 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 1.000        ; -0.086     ; 1.283      ;
; -0.360 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 1.000        ; -0.086     ; 1.281      ;
; -0.273 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 1.000        ; 0.582      ; 1.842      ;
; -0.273 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 1.000        ; 0.582      ; 1.842      ;
; -0.273 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 1.000        ; 0.582      ; 1.842      ;
; 0.117  ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; loadck                                 ; loadck      ; 1.000        ; -0.039     ; 0.851      ;
; 0.117  ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; loadck                                 ; loadck      ; 1.000        ; -0.039     ; 0.851      ;
; 0.117  ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; loadck                                 ; loadck      ; 1.000        ; -0.039     ; 0.851      ;
+--------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.062 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.341     ; 1.718      ;
; -1.982 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.196     ; 1.783      ;
; -1.969 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.339     ; 1.627      ;
; -1.947 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.340     ; 1.604      ;
; -1.944 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.195     ; 1.746      ;
; -1.899 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.339     ; 1.557      ;
; -1.821 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.197     ; 1.621      ;
; -1.764 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.195     ; 1.566      ;
; -1.696 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.340     ; 1.353      ;
; -1.676 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.340     ; 1.333      ;
; -1.673 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.196     ; 1.474      ;
; -1.638 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.340     ; 1.295      ;
; -1.331 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -1.340     ; 0.988      ;
; -0.995 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.042     ; 1.960      ;
; -0.995 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.042     ; 1.960      ;
; -0.919 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 2.041      ;
; -0.879 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.862      ;
; -0.794 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.179     ; 1.622      ;
; -0.782 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.022     ; 1.767      ;
; -0.726 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.539      ;
; -0.726 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.539      ;
; -0.726 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.539      ;
; -0.726 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.539      ;
; -0.726 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.539      ;
; -0.726 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.539      ;
; -0.724 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.179     ; 1.552      ;
; -0.691 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.179     ; 1.519      ;
; -0.664 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.022     ; 1.649      ;
; -0.637 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.632      ; 1.881      ;
; -0.623 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 1.745      ;
; -0.623 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 1.745      ;
; -0.602 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.488      ; 1.702      ;
; -0.573 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.556      ;
; -0.566 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.042     ; 1.531      ;
; -0.566 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.042     ; 1.531      ;
; -0.526 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.509      ;
; -0.522 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 1.644      ;
; -0.522 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 1.644      ;
; -0.476 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.022     ; 1.461      ;
; -0.425 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 1.547      ;
; -0.425 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 1.547      ;
; -0.369 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.488      ; 1.469      ;
; -0.341 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.324      ;
; -0.341 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.324      ;
; -0.341 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.324      ;
; -0.341 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.324      ;
; -0.341 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.324      ;
; -0.341 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.324      ;
; -0.297 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.110      ;
; -0.297 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.110      ;
; -0.297 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.110      ;
; -0.297 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.110      ;
; -0.297 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.110      ;
; -0.297 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.194     ; 1.110      ;
; -0.277 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.632      ; 1.521      ;
; -0.276 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.022     ; 1.261      ;
; -0.276 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.022     ; 1.261      ;
; -0.265 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.022     ; 1.250      ;
; -0.255 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.260      ; 1.522      ;
; -0.240 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.223      ;
; -0.240 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.223      ;
; -0.240 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.223      ;
; -0.240 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.223      ;
; -0.240 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.223      ;
; -0.240 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.223      ;
; -0.233 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.123      ; 1.363      ;
; -0.220 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.116      ; 1.343      ;
; -0.217 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.267      ; 1.491      ;
; -0.163 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.123      ; 1.293      ;
; -0.160 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.118      ; 1.285      ;
; -0.143 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.126      ;
; -0.143 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.126      ;
; -0.143 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.126      ;
; -0.143 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.126      ;
; -0.143 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.126      ;
; -0.143 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 1.126      ;
; -0.099 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.267      ; 1.373      ;
; -0.066 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.632      ; 1.810      ;
; -0.045 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.120      ; 1.172      ;
; -0.043 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 1.165      ;
; -0.043 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.115      ; 1.165      ;
; -0.031 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.488      ; 1.631      ;
; 0.018  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.262      ; 1.251      ;
; 0.086  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.116      ; 1.037      ;
; 0.091  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 1.046      ;
; 0.091  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 1.046      ;
; 0.102  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 1.035      ;
; 0.190  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 0.947      ;
; 0.190  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 0.947      ;
; 0.191  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 0.946      ;
; 0.195  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 0.788      ;
; 0.195  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 0.788      ;
; 0.195  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 0.788      ;
; 0.195  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 0.788      ;
; 0.195  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 0.788      ;
; 0.195  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.024     ; 0.788      ;
; 0.206  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 0.931      ;
; 0.206  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 0.931      ;
; 0.207  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.130      ; 0.930      ;
; 0.211  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; -0.022     ; 0.774      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[5]'                                                                                                     ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.770 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.718      ;
; -1.766 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.714      ;
; -1.702 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.650      ;
; -1.698 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.646      ;
; -1.679 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][3]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.051     ; 2.615      ;
; -1.659 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.605      ;
; -1.655 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.601      ;
; -1.643 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.593      ;
; -1.640 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][3]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.575      ;
; -1.639 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.589      ;
; -1.634 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.582      ;
; -1.630 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.578      ;
; -1.625 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.035     ; 2.577      ;
; -1.621 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.035     ; 2.573      ;
; -1.613 ; Dht11_Driver:U3|ss[0]       ; Dht11_Driver:U3|dd[2][3]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.548      ;
; -1.603 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.553      ;
; -1.599 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.549      ;
; -1.598 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|dd[2][3]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.533      ;
; -1.596 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.542      ;
; -1.592 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.538      ;
; -1.591 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.537      ;
; -1.587 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.533      ;
; -1.575 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.525      ;
; -1.571 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.521      ;
; -1.557 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.035     ; 2.509      ;
; -1.553 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.035     ; 2.505      ;
; -1.538 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.032     ; 2.493      ;
; -1.535 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.485      ;
; -1.534 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.032     ; 2.489      ;
; -1.531 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.481      ;
; -1.528 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.474      ;
; -1.525 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.476      ;
; -1.524 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.470      ;
; -1.523 ; Dht11_Driver:U3|dd[2][2]    ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.469      ;
; -1.521 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.472      ;
; -1.517 ; Dht11_Driver:U3|dd[4][5]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.463      ;
; -1.513 ; Dht11_Driver:U3|dd[4][5]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.459      ;
; -1.507 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.457      ;
; -1.503 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.453      ;
; -1.500 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.451      ;
; -1.496 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.447      ;
; -1.489 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.035     ; 2.441      ;
; -1.485 ; Dht11_Driver:U3|dd[2][1]    ; Dht11_Driver:U3|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.035     ; 2.437      ;
; -1.470 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.032     ; 2.425      ;
; -1.467 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.417      ;
; -1.466 ; Dht11_Driver:U3|dd[2][3]    ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.032     ; 2.421      ;
; -1.463 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.037     ; 2.413      ;
; -1.460 ; Dht11_Driver:U3|dd[4][2]    ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.406      ;
; -1.457 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.408      ;
; -1.453 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.404      ;
; -1.446 ; Dht11_Driver:U3|dd[4][3]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.392      ;
; -1.442 ; Dht11_Driver:U3|dd[4][3]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.388      ;
; -1.439 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.049     ; 2.377      ;
; -1.439 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][1]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.049     ; 2.377      ;
; -1.437 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|dd[2][3]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.372      ;
; -1.432 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.383      ;
; -1.428 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.379      ;
; -1.427 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[4][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.049     ; 2.365      ;
; -1.423 ; Dht11_Driver:U3|dd[2][4]    ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.369      ;
; -1.419 ; Dht11_Driver:U3|dd[2][4]    ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.365      ;
; -1.413 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.361      ;
; -1.413 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.361      ;
; -1.413 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.361      ;
; -1.413 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.361      ;
; -1.413 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.361      ;
; -1.413 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.361      ;
; -1.413 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.361      ;
; -1.413 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.361      ;
; -1.412 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[6] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.360      ;
; -1.412 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[7] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.360      ;
; -1.412 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[0] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.360      ;
; -1.412 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[1] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.360      ;
; -1.412 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.360      ;
; -1.412 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.360      ;
; -1.412 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.360      ;
; -1.412 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.039     ; 2.360      ;
; -1.400 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.050     ; 2.337      ;
; -1.400 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][1]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.050     ; 2.337      ;
; -1.392 ; Dht11_Driver:U3|chK_SUM[1]  ; Dht11_Driver:U3|ss[0]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.327      ;
; -1.389 ; Dht11_Driver:U3|dd[0][2]    ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.340      ;
; -1.388 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[4][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.050     ; 2.325      ;
; -1.386 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.045     ; 2.328      ;
; -1.386 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.045     ; 2.328      ;
; -1.386 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|dd[2][5]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.045     ; 2.328      ;
; -1.381 ; Dht11_Driver:U3|d8[1]       ; Dht11_Driver:U3|dd[2][3]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.316      ;
; -1.378 ; Dht11_Driver:U3|dd[4][3]    ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.324      ;
; -1.377 ; Dht11_Driver:U3|d8[2]       ; Dht11_Driver:U3|dd[2][3]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.312      ;
; -1.374 ; Dht11_Driver:U3|dd[4][3]    ; Dht11_Driver:U3|chK_SUM[4] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.320      ;
; -1.373 ; Dht11_Driver:U3|ss[0]       ; Dht11_Driver:U3|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.050     ; 2.310      ;
; -1.373 ; Dht11_Driver:U3|ss[0]       ; Dht11_Driver:U3|dd[2][1]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.050     ; 2.310      ;
; -1.372 ; Dht11_Driver:U3|chK_SUM[4]  ; Dht11_Driver:U3|ss[0]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.307      ;
; -1.364 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[3] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.315      ;
; -1.361 ; Dht11_Driver:U3|ss[0]       ; Dht11_Driver:U3|dd[4][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.050     ; 2.298      ;
; -1.360 ; Dht11_Driver:U3|dd[4][1]    ; Dht11_Driver:U3|chK_SUM[2] ; FD[5]        ; FD[5]       ; 1.000        ; -0.036     ; 2.311      ;
; -1.358 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|ss[0]      ; FD[5]        ; FD[5]       ; 1.000        ; -0.052     ; 2.293      ;
; -1.358 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|dd[2][0]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.050     ; 2.295      ;
; -1.358 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|dd[2][1]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.050     ; 2.295      ;
; -1.355 ; Dht11_Driver:U3|dd[2][4]    ; Dht11_Driver:U3|chK_SUM[5] ; FD[5]        ; FD[5]       ; 1.000        ; -0.041     ; 2.301      ;
; -1.347 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][6]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.046     ; 2.288      ;
; -1.347 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|dd[2][7]   ; FD[5]        ; FD[5]       ; 1.000        ; -0.046     ; 2.288      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                                                                                                 ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                               ; Launch Clock                         ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.678 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -1.488     ; 0.625      ;
; -1.595 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -1.485     ; 0.546      ;
; -1.315 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -1.475     ; 0.346      ;
; -1.303 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 1.000        ; -1.471     ; 0.342      ;
+--------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.633 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.476     ; 0.605      ;
; -0.844 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -1.026     ; 0.337      ;
; -0.752 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.936     ; 0.333      ;
; -0.573 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.672     ; 0.340      ;
; -0.498 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.669     ; 0.348      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SResetP99'                                                                                                                      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.512 ; M0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.150     ; 1.858      ;
; -1.446 ; M1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.154     ; 1.789      ;
; -1.392 ; M2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.150     ; 1.737      ;
; -1.350 ; S2S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.159     ; 1.687      ;
; -1.333 ; S2S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.159     ; 1.671      ;
; -1.239 ; S1S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.159     ; 1.576      ;
; -1.227 ; S2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.159     ; 1.563      ;
; -1.225 ; S1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.159     ; 1.563      ;
; -1.179 ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; MM[2]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -0.405     ; 1.269      ;
; -1.158 ; S1S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.159     ; 1.494      ;
; -0.962 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; MM[0]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -0.405     ; 1.053      ;
; -0.960 ; PCswx[0]                              ; MM[0]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.349     ; 1.107      ;
; -0.952 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; MM[1]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 1.000        ; -0.405     ; 1.044      ;
; -0.950 ; PCswx[1]                              ; MM[1]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.349     ; 1.098      ;
; -0.869 ; PCswx[2]                              ; MM[2]~latch ; FD[17]                                 ; SResetP99   ; 1.000        ; -0.349     ; 1.015      ;
; -0.467 ; S0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.153     ; 0.810      ;
; -0.460 ; S0S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.153     ; 0.802      ;
; -0.459 ; S0S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 1.000        ; -0.153     ; 0.803      ;
; -0.265 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; MM[0]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 0.996      ; 1.767      ;
; -0.242 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; MM[1]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 0.996      ; 1.745      ;
; -0.050 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; MM[2]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 1.000        ; 0.996      ; 1.551      ;
; 0.658  ; autoMM[0]                             ; MM[0]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 0.778      ; 0.626      ;
; 0.670  ; autoMM[2]                             ; MM[2]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 0.778      ; 0.613      ;
; 0.674  ; autoMM[1]                             ; MM[1]~latch ; FD[30]                                 ; SResetP99   ; 1.000        ; 0.778      ; 0.611      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.352 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 2.306      ;
; -1.287 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.029     ; 2.245      ;
; -1.257 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.026     ; 2.218      ;
; -1.255 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.028     ; 2.214      ;
; -1.163 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.029     ; 2.121      ;
; -1.136 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.031     ; 2.092      ;
; -1.106 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.031     ; 2.062      ;
; -1.102 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.033     ; 2.056      ;
; -1.037 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.029     ; 1.995      ;
; -1.007 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.026     ; 1.968      ;
; -1.005 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.028     ; 1.964      ;
; -0.913 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.029     ; 1.871      ;
; -0.900 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.852      ;
; -0.889 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.841      ;
; -0.886 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.031     ; 1.842      ;
; -0.856 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.031     ; 1.812      ;
; -0.843 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.795      ;
; -0.830 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.782      ;
; -0.804 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.756      ;
; -0.759 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.711      ;
; -0.741 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.031     ; 1.697      ;
; -0.730 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.682      ;
; -0.702 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.654      ;
; -0.642 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.594      ;
; -0.632 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.584      ;
; -0.589 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.538      ;
; -0.589 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.538      ;
; -0.570 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.519      ;
; -0.570 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.519      ;
; -0.565 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.514      ;
; -0.565 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.514      ;
; -0.551 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.503      ;
; -0.538 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.489      ;
; -0.534 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.485      ;
; -0.512 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.463      ;
; -0.512 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.463      ;
; -0.491 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.031     ; 1.447      ;
; -0.485 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.436      ;
; -0.477 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.429      ;
; -0.477 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.428      ;
; -0.470 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.422      ;
; -0.430 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.379      ;
; -0.430 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.379      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.414 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.364      ;
; -0.405 ; LCM_4bit_driver:LCMset|RWS        ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.357      ;
; -0.403 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.354      ;
; -0.371 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.322      ;
; -0.358 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.309      ;
; -0.358 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.309      ;
; -0.347 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.298      ;
; -0.344 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.295      ;
; -0.340 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.291      ;
; -0.339 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.285      ;
; -0.339 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.285      ;
; -0.337 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.283      ;
; -0.337 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.283      ;
; -0.313 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.259      ;
; -0.313 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.259      ;
; -0.311 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.262      ;
; -0.307 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.258      ;
; -0.295 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.246      ;
; -0.283 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.235      ;
; -0.247 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.198      ;
; -0.236 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.030     ; 1.193      ;
; -0.225 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.177      ;
; -0.222 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.173      ;
; -0.208 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.159      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.145      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.145      ;
; -0.195 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.147      ;
; -0.194 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.145      ;
; -0.187 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.138      ;
; -0.156 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.107      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.105      ;
; -0.129 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.081      ;
; -0.106 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.057      ;
; -0.101 ; DBi[3]                            ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 1.000        ; -0.036     ; 1.052      ;
; -0.089 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.040      ;
; -0.076 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.026      ;
; -0.076 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.026      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'S_RESET_T'                                                                            ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.245 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 1.000        ; -1.427     ; 0.360      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                                                                       ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.089 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 2.038      ;
; -1.026 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.982      ;
; -1.026 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.982      ;
; -1.026 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.982      ;
; -1.026 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.982      ;
; -1.013 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.969      ;
; -1.013 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.969      ;
; -1.013 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.969      ;
; -1.013 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.969      ;
; -1.002 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.951      ;
; -1.002 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.951      ;
; -1.002 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.951      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.994 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.942      ;
; -0.983 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.033     ; 1.937      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.981 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.936      ;
; -0.975 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 1.927      ;
; -0.975 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 1.927      ;
; -0.975 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 1.927      ;
; -0.975 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 1.927      ;
; -0.975 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.924      ;
; -0.975 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.924      ;
; -0.975 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.924      ;
; -0.970 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.033     ; 1.924      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.967 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.915      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.961 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.911      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.954 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.032     ; 1.909      ;
; -0.951 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.907      ;
; -0.951 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.907      ;
; -0.951 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.907      ;
; -0.951 ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.031     ; 1.907      ;
; -0.948 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.897      ;
; -0.948 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.897      ;
; -0.948 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.897      ;
; -0.948 ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.897      ;
; -0.947 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.896      ;
; -0.947 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.896      ;
; -0.947 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.038     ; 1.896      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
; -0.945 ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 1.893      ;
+--------+----------------------------------------------+-------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'timer0:U5|FD[5]'                                                                             ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; -0.950 ; timer0:U5|fs[12] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.901      ;
; -0.939 ; timer0:U5|fs[10] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.890      ;
; -0.885 ; timer0:U5|fs[0]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.837      ;
; -0.877 ; timer0:U5|fs[0]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.829      ;
; -0.875 ; timer0:U5|fs[0]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.827      ;
; -0.861 ; timer0:U5|fs[1]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.812      ;
; -0.853 ; timer0:U5|fs[1]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.804      ;
; -0.851 ; timer0:U5|fs[1]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.802      ;
; -0.826 ; timer0:U5|fs[14] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.778      ;
; -0.825 ; timer0:U5|fs[2]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.776      ;
; -0.822 ; timer0:U5|fs[15] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.774      ;
; -0.821 ; timer0:U5|fs[8]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.772      ;
; -0.819 ; timer0:U5|fs[11] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.769      ;
; -0.809 ; timer0:U5|fs[7]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.761      ;
; -0.807 ; timer0:U5|fs[3]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.758      ;
; -0.806 ; timer0:U5|fs[1]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.757      ;
; -0.794 ; timer0:U5|fs[5]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.746      ;
; -0.793 ; timer0:U5|fs[3]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.744      ;
; -0.788 ; timer0:U5|fs[0]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.740      ;
; -0.786 ; timer0:U5|fs[5]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.738      ;
; -0.785 ; timer0:U5|fs[3]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.736      ;
; -0.784 ; timer0:U5|fs[5]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.736      ;
; -0.783 ; timer0:U5|fs[3]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.734      ;
; -0.781 ; timer0:U5|fs[0]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.734      ;
; -0.772 ; timer0:U5|fs[0]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.724      ;
; -0.767 ; timer0:U5|fs[5]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.719      ;
; -0.763 ; timer0:U5|fs[13] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.714      ;
; -0.745 ; timer0:U5|fs[2]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.696      ;
; -0.737 ; timer0:U5|fs[2]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.688      ;
; -0.735 ; timer0:U5|fs[2]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.686      ;
; -0.727 ; timer0:U5|fs[7]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.679      ;
; -0.727 ; timer0:U5|fs[1]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.679      ;
; -0.719 ; timer0:U5|fs[7]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; timer0:U5|fs[9]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.669      ;
; -0.718 ; timer0:U5|fs[1]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.669      ;
; -0.717 ; timer0:U5|fs[7]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.669      ;
; -0.697 ; timer0:U5|fs[6]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.649      ;
; -0.695 ; timer0:U5|fs[6]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.647      ;
; -0.689 ; timer0:U5|fs[6]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.641      ;
; -0.687 ; timer0:U5|fs[6]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.639      ;
; -0.683 ; timer0:U5|fs[10] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.634      ;
; -0.676 ; timer0:U5|fs[0]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.629      ;
; -0.675 ; timer0:U5|fs[4]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.626      ;
; -0.675 ; timer0:U5|fs[10] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.626      ;
; -0.674 ; timer0:U5|fs[4]  ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.625      ;
; -0.673 ; timer0:U5|fs[10] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.624      ;
; -0.667 ; timer0:U5|fs[4]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.618      ;
; -0.665 ; timer0:U5|fs[4]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.616      ;
; -0.660 ; timer0:U5|fs[5]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.613      ;
; -0.659 ; timer0:U5|fs[3]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.611      ;
; -0.652 ; timer0:U5|fs[13] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; timer0:U5|fs[1]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.604      ;
; -0.651 ; timer0:U5|fs[5]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.603      ;
; -0.650 ; timer0:U5|fs[3]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.601      ;
; -0.645 ; timer0:U5|fs[2]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.597      ;
; -0.644 ; timer0:U5|fs[13] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.595      ;
; -0.642 ; timer0:U5|fs[13] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.593      ;
; -0.636 ; timer0:U5|fs[2]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.587      ;
; -0.619 ; timer0:U5|fs[12] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.570      ;
; -0.611 ; timer0:U5|fs[12] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.562      ;
; -0.610 ; timer0:U5|fs[12] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.562      ;
; -0.609 ; timer0:U5|fs[12] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.560      ;
; -0.608 ; timer0:U5|fs[12] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.560      ;
; -0.606 ; timer0:U5|fs[17] ; timer0:U5|S_1    ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.556      ;
; -0.602 ; timer0:U5|fs[0]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.555      ;
; -0.599 ; timer0:U5|fs[10] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.551      ;
; -0.597 ; timer0:U5|fs[10] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.549      ;
; -0.594 ; timer0:U5|fs[6]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.547      ;
; -0.593 ; timer0:U5|fs[7]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.546      ;
; -0.589 ; timer0:U5|fs[9]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.539      ;
; -0.585 ; timer0:U5|fs[6]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.537      ;
; -0.585 ; timer0:U5|fs[5]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.538      ;
; -0.584 ; timer0:U5|fs[7]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.536      ;
; -0.584 ; timer0:U5|fs[3]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.536      ;
; -0.581 ; timer0:U5|fs[9]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.531      ;
; -0.579 ; timer0:U5|fs[9]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.529      ;
; -0.578 ; timer0:U5|fs[1]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.530      ;
; -0.577 ; timer0:U5|fs[4]  ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.529      ;
; -0.574 ; timer0:U5|fs[15] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.526      ;
; -0.568 ; timer0:U5|fs[4]  ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.519      ;
; -0.564 ; timer0:U5|fs[15] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; timer0:U5|fs[10] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.516      ;
; -0.555 ; timer0:U5|fs[10] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.506      ;
; -0.552 ; timer0:U5|fs[12] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.503      ;
; -0.547 ; timer0:U5|fs[12] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.498      ;
; -0.547 ; timer0:U5|fs[12] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.498      ;
; -0.546 ; timer0:U5|fs[8]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.497      ;
; -0.541 ; timer0:U5|fs[10] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.492      ;
; -0.538 ; timer0:U5|fs[8]  ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.489      ;
; -0.536 ; timer0:U5|fs[8]  ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.487      ;
; -0.536 ; timer0:U5|fs[2]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.488      ;
; -0.536 ; timer0:U5|fs[10] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.036     ; 1.487      ;
; -0.527 ; timer0:U5|fs[14] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.479      ;
; -0.522 ; timer0:U5|fs[11] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.472      ;
; -0.518 ; timer0:U5|fs[7]  ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.471      ;
; -0.517 ; timer0:U5|fs[14] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.469      ;
; -0.514 ; timer0:U5|fs[11] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.464      ;
; -0.512 ; timer0:U5|fs[11] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.037     ; 1.462      ;
; -0.511 ; timer0:U5|fs[5]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.034     ; 1.464      ;
; -0.510 ; timer0:U5|fs[3]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 1.000        ; -0.035     ; 1.462      ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RS232_T1:U1|Tx_f'                                                                                              ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.898 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.849      ;
; -0.892 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.843      ;
; -0.868 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.819      ;
; -0.868 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.819      ;
; -0.868 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.819      ;
; -0.868 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.819      ;
; -0.868 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.819      ;
; -0.868 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.819      ;
; -0.868 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.819      ;
; -0.868 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.819      ;
; -0.859 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.810      ;
; -0.859 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.810      ;
; -0.826 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.777      ;
; -0.820 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.771      ;
; -0.818 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.770      ;
; -0.818 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.770      ;
; -0.818 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.770      ;
; -0.818 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.770      ;
; -0.813 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.764      ;
; -0.812 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.762      ;
; -0.807 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.758      ;
; -0.799 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.750      ;
; -0.779 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.730      ;
; -0.764 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.714      ;
; -0.764 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.714      ;
; -0.764 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.714      ;
; -0.764 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.714      ;
; -0.760 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.034     ; 1.713      ;
; -0.760 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.034     ; 1.713      ;
; -0.760 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.034     ; 1.713      ;
; -0.760 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.034     ; 1.713      ;
; -0.760 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.034     ; 1.713      ;
; -0.760 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.034     ; 1.713      ;
; -0.760 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.034     ; 1.713      ;
; -0.760 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.034     ; 1.713      ;
; -0.758 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.039     ; 1.706      ;
; -0.756 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.707      ;
; -0.755 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.706      ;
; -0.746 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.697      ;
; -0.744 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.694      ;
; -0.744 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.694      ;
; -0.744 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.694      ;
; -0.744 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.694      ;
; -0.718 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.668      ;
; -0.702 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.652      ;
; -0.686 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.039     ; 1.634      ;
; -0.684 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.635      ;
; -0.683 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.634      ;
; -0.683 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.633      ;
; -0.678 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.629      ;
; -0.673 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.039     ; 1.621      ;
; -0.671 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.622      ;
; -0.670 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.621      ;
; -0.654 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.604      ;
; -0.650 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.600      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[4]'                                                                                                              ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.827 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.775      ;
; -0.796 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.744      ;
; -0.796 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.744      ;
; -0.796 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.744      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.732      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.729      ;
; -0.768 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.716      ;
; -0.768 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.716      ;
; -0.768 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.716      ;
; -0.763 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.711      ;
; -0.763 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.711      ;
; -0.763 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.711      ;
; -0.744 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.695      ;
; -0.744 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.695      ;
; -0.744 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.695      ;
; -0.744 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.695      ;
; -0.744 ; MCP3202_Driver:U4|MCP3202_CLK ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.695      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.729 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.677      ;
; -0.720 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.035     ; 1.672      ;
; -0.720 ; MCP3202_Driver:U4|MCP3202_CS  ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.035     ; 1.672      ;
; -0.707 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.035     ; 1.659      ;
; -0.707 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.035     ; 1.659      ;
; -0.701 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.636      ;
; -0.701 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.636      ;
; -0.701 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.636      ;
; -0.701 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.636      ;
; -0.696 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.646      ;
; -0.677 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.612      ;
; -0.677 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.612      ;
; -0.677 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.612      ;
; -0.677 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.612      ;
; -0.674 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.609      ;
; -0.674 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.609      ;
; -0.674 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.609      ;
; -0.674 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.609      ;
; -0.668 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.618      ;
; -0.663 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.613      ;
; -0.658 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.609      ;
; -0.645 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.593      ;
; -0.645 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.593      ;
; -0.645 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.593      ;
; -0.645 ; MCP3202_Driver:U4|i[0]        ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.039     ; 1.593      ;
; -0.630 ; MCP3202_Driver:U4|i[2]        ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.581      ;
; -0.627 ; MCP3202_Driver:U4|i[3]        ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.578      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                             ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.777 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.017     ; 1.747      ;
; -0.777 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.017     ; 1.747      ;
; -0.777 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.017     ; 1.747      ;
; -0.679 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.631      ;
; -0.679 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.631      ;
; -0.679 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.631      ;
; -0.661 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.613      ;
; -0.661 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.613      ;
; -0.661 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.613      ;
; -0.653 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.605      ;
; -0.653 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.605      ;
; -0.653 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.605      ;
; -0.454 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.406      ;
; -0.305 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.257      ;
; -0.281 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 1.232      ;
; -0.238 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 1.190      ;
; -0.207 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 1.158      ;
; -0.128 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 1.079      ;
; -0.126 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 1.077      ;
; -0.078 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 1.029      ;
; -0.054 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 1.005      ;
; -0.052 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 1.003      ;
; -0.039 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.990      ;
; -0.004 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.955      ;
; 0.035  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.916      ;
; 0.037  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.913      ;
; 0.040  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.911      ;
; 0.041  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.909      ;
; 0.045  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.906      ;
; 0.046  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.904      ;
; 0.068  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 0.884      ;
; 0.111  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.839      ;
; 0.114  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.837      ;
; 0.115  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.835      ;
; 0.115  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.835      ;
; 0.119  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.832      ;
; 0.120  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.830      ;
; 0.176  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.775      ;
; 0.178  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.773      ;
; 0.201  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.750      ;
; 0.203  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.748      ;
; 0.215  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.736      ;
; 0.216  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.735      ;
; 0.295  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.035     ; 0.657      ;
; 0.298  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.652      ;
; 0.298  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.652      ;
; 0.298  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.652      ;
; 0.298  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.652      ;
; 0.350  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.601      ;
; 0.350  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.601      ;
; 0.383  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.568      ;
; 0.384  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.567      ;
; 0.388  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.563      ;
; 0.394  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.557      ;
; 0.427  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.524      ;
; 0.428  ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.523      ;
; 0.430  ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.521      ;
; 0.490  ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.461      ;
; 0.516  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.435      ;
; 0.592  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.359      ;
; 0.601  ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.350      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GCKP31'                                                                                                                  ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.744 ; FD[1]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.696      ;
; -0.706 ; FD[1]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.658      ;
; -0.677 ; FD[3]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.629      ;
; -0.676 ; FD[1]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.628      ;
; -0.638 ; FD[1]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.590      ;
; -0.638 ; FD[3]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.590      ;
; -0.620 ; FD[6]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.572      ;
; -0.616 ; FD[6]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.568      ;
; -0.609 ; FD[3]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.561      ;
; -0.608 ; FD[1]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.560      ;
; -0.570 ; FD[1]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.522      ;
; -0.570 ; FD[3]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.522      ;
; -0.552 ; FD[6]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.504      ;
; -0.548 ; FD[6]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.500      ;
; -0.541 ; FD[3]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.493      ;
; -0.540 ; FD[1]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.492      ;
; -0.519 ; FD[8]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.013      ; 1.519      ;
; -0.516 ; FD2[0]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.468      ;
; -0.515 ; FD[8]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.013      ; 1.515      ;
; -0.503 ; FD2[2]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.455      ;
; -0.502 ; FD[1]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.454      ;
; -0.502 ; FD[3]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.454      ;
; -0.488 ; FD[10]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.440      ;
; -0.484 ; FD[10]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.436      ;
; -0.484 ; FD[6]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.436      ;
; -0.480 ; FD[6]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.432      ;
; -0.473 ; FD[9]                          ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.425      ;
; -0.473 ; FD[3]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.425      ;
; -0.472 ; FD[1]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.424      ;
; -0.468 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.419      ;
; -0.455 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.406      ;
; -0.451 ; FD[8]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.013      ; 1.451      ;
; -0.447 ; FD[8]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.013      ; 1.447      ;
; -0.442 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.393      ;
; -0.436 ; FD[9]                          ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.388      ;
; -0.434 ; FD[1]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.386      ;
; -0.434 ; FD[3]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.386      ;
; -0.424 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.375      ;
; -0.420 ; FD[10]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.372      ;
; -0.419 ; FD[12]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.371      ;
; -0.417 ; FD[11]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.369      ;
; -0.417 ; FD2[1]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.369      ;
; -0.416 ; FD[10]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.368      ;
; -0.416 ; FD[6]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.368      ;
; -0.415 ; FD[12]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.367      ;
; -0.412 ; FD[6]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.364      ;
; -0.405 ; FD[9]                          ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.357      ;
; -0.405 ; FD[3]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.357      ;
; -0.404 ; FD[1]                          ; FD[20]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.356      ;
; -0.400 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.351      ;
; -0.393 ; FD2[0]                         ; timer0:U5|FD[17]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.039     ; 1.341      ;
; -0.387 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.338      ;
; -0.383 ; FD[8]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.013      ; 1.383      ;
; -0.379 ; FD[8]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.013      ; 1.379      ;
; -0.378 ; FD[11]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.330      ;
; -0.378 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.329      ;
; -0.374 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.325      ;
; -0.374 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.325      ;
; -0.373 ; FD2[3]                         ; WS2812BCLK                            ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.325      ;
; -0.368 ; FD[9]                          ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.320      ;
; -0.366 ; FD[1]                          ; FD[19]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.318      ;
; -0.366 ; FD[3]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.318      ;
; -0.356 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.307      ;
; -0.355 ; FD2[0]                         ; timer0:U5|FD[16]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.039     ; 1.303      ;
; -0.354 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.305      ;
; -0.352 ; FD[10]                         ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.304      ;
; -0.352 ; timer0:U5|FD[2]                ; timer0:U5|FD[17]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.039     ; 1.300      ;
; -0.351 ; FD[12]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.303      ;
; -0.350 ; FD[14]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.302      ;
; -0.349 ; FD[11]                         ; FD[28]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.301      ;
; -0.348 ; FD[10]                         ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.300      ;
; -0.348 ; FD[6]                          ; FD[22]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.300      ;
; -0.347 ; FD[12]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.299      ;
; -0.346 ; FD[14]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.298      ;
; -0.344 ; FD[6]                          ; FD[21]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.296      ;
; -0.337 ; FD[9]                          ; FD[26]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; FD[3]                          ; FD[20]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.289      ;
; -0.336 ; FD[1]                          ; FD[18]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.288      ;
; -0.336 ; FD[13]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.288      ;
; -0.332 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.283      ;
; -0.325 ; FD2[0]                         ; timer0:U5|FD[15]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.039     ; 1.273      ;
; -0.320 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; KEYboard_EP3C16Q240C8:U7|FD[15]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.271      ;
; -0.319 ; KEYboard_EP3C16Q240C8:U7|FD[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.270      ;
; -0.315 ; FD[8]                          ; FD[24]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.013      ; 1.315      ;
; -0.311 ; FD[8]                          ; FD[23]                                ; GCKP31       ; GCKP31      ; 1.000        ; 0.013      ; 1.311      ;
; -0.310 ; FD[11]                         ; FD[27]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.262      ;
; -0.310 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.261      ;
; -0.306 ; KEYboard_EP3C16Q240C8:U7|FD[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.257      ;
; -0.306 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.257      ;
; -0.303 ; timer0:U5|FD[1]                ; timer0:U5|FD[17]                      ; GCKP31       ; GCKP31      ; 1.000        ; -0.039     ; 1.251      ;
; -0.300 ; FD[9]                          ; FD[25]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.252      ;
; -0.300 ; KEYboard_EP3C16Q240C8:U7|FD[4] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.251      ;
; -0.298 ; FD[1]                          ; FD[17]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.250      ;
; -0.298 ; FD[13]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.250      ;
; -0.298 ; FD[3]                          ; FD[19]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.250      ;
; -0.296 ; KEYboard_EP3C16Q240C8:U7|FD[4] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.247      ;
; -0.295 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.246      ;
; -0.294 ; FD[16]                         ; FD[30]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.246      ;
; -0.291 ; KEYboard_EP3C16Q240C8:U7|FD[2] ; KEYboard_EP3C16Q240C8:U7|FD[15]       ; GCKP31       ; GCKP31      ; 1.000        ; -0.036     ; 1.242      ;
; -0.290 ; FD[16]                         ; FD[29]                                ; GCKP31       ; GCKP31      ; 1.000        ; -0.035     ; 1.242      ;
+--------+--------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[2]'                                                                                                                ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.660 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.610      ;
; -0.660 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.610      ;
; -0.657 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.607      ;
; -0.657 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.607      ;
; -0.620 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.570      ;
; -0.619 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.569      ;
; -0.619 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.569      ;
; -0.619 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.569      ;
; -0.614 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.564      ;
; -0.611 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.561      ;
; -0.611 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.561      ;
; -0.608 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.558      ;
; -0.608 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.558      ;
; -0.605 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.555      ;
; -0.594 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.544      ;
; -0.594 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.544      ;
; -0.552 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.502      ;
; -0.550 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.500      ;
; -0.550 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.500      ;
; -0.548 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.498      ;
; -0.548 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.498      ;
; -0.547 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.496      ;
; -0.545 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.494      ;
; -0.542 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.492      ;
; -0.542 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.492      ;
; -0.538 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.487      ;
; -0.536 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.486      ;
; -0.534 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.484      ;
; -0.533 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.482      ;
; -0.529 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.479      ;
; -0.526 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.476      ;
; -0.526 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.476      ;
; -0.507 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.456      ;
; -0.502 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.451      ;
; -0.485 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.434      ;
; -0.484 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.434      ;
; -0.483 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.433      ;
; -0.483 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.433      ;
; -0.483 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.433      ;
; -0.479 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.428      ;
; -0.478 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.428      ;
; -0.478 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.427      ;
; -0.477 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.427      ;
; -0.477 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.427      ;
; -0.477 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.427      ;
; -0.473 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.423      ;
; -0.473 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.423      ;
; -0.473 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.422      ;
; -0.470 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.420      ;
; -0.470 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.420      ;
; -0.470 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.420      ;
; -0.470 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.420      ;
; -0.466 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.415      ;
; -0.463 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.413      ;
; -0.439 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.388      ;
; -0.435 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.384      ;
; -0.434 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.383      ;
; -0.423 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.372      ;
; -0.416 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.365      ;
; -0.411 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.360      ;
; -0.410 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.360      ;
; -0.409 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.359      ;
; -0.409 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.359      ;
; -0.409 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.359      ;
; -0.407 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.357      ;
; -0.407 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.357      ;
; -0.406 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.355      ;
; -0.405 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.354      ;
; -0.403 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.352      ;
; -0.399 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.348      ;
; -0.367 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.316      ;
; -0.359 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.308      ;
; -0.359 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.309      ;
; -0.358 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.308      ;
; -0.356 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.305      ;
; -0.354 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.303      ;
; -0.354 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.303      ;
; -0.353 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.302      ;
; -0.353 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.302      ;
; -0.349 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.298      ;
; -0.345 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.294      ;
; -0.343 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.292      ;
; -0.342 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.291      ;
; -0.342 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.291      ;
; -0.342 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.291      ;
; -0.337 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.286      ;
; -0.335 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.284      ;
; -0.333 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.036     ; 1.284      ;
; -0.317 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.036     ; 1.268      ;
; -0.288 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 1.000        ; -0.038     ; 1.237      ;
; -0.287 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.036     ; 1.238      ;
; -0.285 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.235      ;
; -0.284 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 1.000        ; -0.037     ; 1.234      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'WS2812BCLK'                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.577 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.529      ;
; -0.577 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.529      ;
; -0.577 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.529      ;
; -0.547 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 2.172      ;
; -0.547 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 2.172      ;
; -0.547 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 2.172      ;
; -0.487 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.439      ;
; -0.473 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.425      ;
; -0.473 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.425      ;
; -0.473 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.425      ;
; -0.457 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.409      ;
; -0.457 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.409      ;
; -0.457 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.409      ;
; -0.457 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.409      ;
; -0.438 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.389      ;
; -0.391 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.343      ;
; -0.372 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.323      ;
; -0.372 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.323      ;
; -0.372 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.323      ;
; -0.367 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.319      ;
; -0.367 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.319      ;
; -0.367 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.319      ;
; -0.367 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.319      ;
; -0.357 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.309      ;
; -0.356 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.308      ;
; -0.349 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.301      ;
; -0.345 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.297      ;
; -0.345 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.297      ;
; -0.345 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.297      ;
; -0.345 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.297      ;
; -0.337 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.289      ;
; -0.331 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.282      ;
; -0.331 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.282      ;
; -0.331 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.282      ;
; -0.331 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.282      ;
; -0.327 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.279      ;
; -0.327 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.279      ;
; -0.327 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.279      ;
; -0.301 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.253      ;
; -0.279 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.231      ;
; -0.270 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.222      ;
; -0.265 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.216      ;
; -0.265 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.216      ;
; -0.265 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.216      ;
; -0.265 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.216      ;
; -0.265 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.216      ;
; -0.264 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.216      ;
; -0.259 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.211      ;
; -0.224 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.175      ;
; -0.216 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.168      ;
; -0.212 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.164      ;
; -0.208 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.160      ;
; -0.208 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.160      ;
; -0.208 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.160      ;
; -0.208 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.160      ;
; -0.207 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.159      ;
; -0.207 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.159      ;
; -0.207 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.159      ;
; -0.207 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.159      ;
; -0.207 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.159      ;
; -0.199 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.150      ;
; -0.187 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.139      ;
; -0.186 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.138      ;
; -0.179 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.131      ;
; -0.177 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.129      ;
; -0.169 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.121      ;
; -0.166 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.118      ;
; -0.158 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.109      ;
; -0.142 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.094      ;
; -0.132 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.083      ;
; -0.131 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.082      ;
; -0.099 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.051      ;
; -0.089 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.041      ;
; -0.067 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 1.019      ;
; -0.065 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 1.016      ;
; -0.048 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 0.999      ;
; -0.031 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 0.982      ;
; -0.022 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 0.974      ;
; -0.019 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 0.971      ;
; -0.012 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 0.964      ;
; -0.011 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 0.963      ;
; 0.007  ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 0.945      ;
; 0.016  ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 0.936      ;
; 0.019  ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 0.932      ;
; 0.035  ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 0.916      ;
; 0.063  ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 0.889      ;
; 0.071  ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.035     ; 0.881      ;
; 0.085  ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 0.866      ;
; 0.114  ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 0.837      ;
; 0.183  ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 0.768      ;
; 0.219  ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 1.000        ; -0.036     ; 0.732      ;
; 0.266  ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 1.000        ; 0.525      ; 1.256      ;
; 0.266  ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 1.000        ; 0.525      ; 1.256      ;
; 0.266  ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 1.000        ; 0.525      ; 1.256      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'timer0:U5|S_1'                                                                       ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; -0.526 ; timer0:U5|m[4] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.477      ;
; -0.525 ; timer0:U5|m[4] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; timer0:U5|m[4] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.476      ;
; -0.520 ; timer0:U5|m[4] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.471      ;
; -0.491 ; timer0:U5|s[0] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.442      ;
; -0.491 ; timer0:U5|s[0] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.442      ;
; -0.491 ; timer0:U5|s[0] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.442      ;
; -0.491 ; timer0:U5|s[0] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.442      ;
; -0.491 ; timer0:U5|s[0] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.442      ;
; -0.480 ; timer0:U5|m[5] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.431      ;
; -0.479 ; timer0:U5|m[5] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.479 ; timer0:U5|m[5] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.430      ;
; -0.475 ; timer0:U5|m[2] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.426      ;
; -0.474 ; timer0:U5|m[2] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; timer0:U5|m[2] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; timer0:U5|m[5] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.425      ;
; -0.473 ; timer0:U5|s[2] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.424      ;
; -0.473 ; timer0:U5|s[2] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.424      ;
; -0.473 ; timer0:U5|s[2] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.424      ;
; -0.473 ; timer0:U5|s[2] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.424      ;
; -0.473 ; timer0:U5|s[2] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.424      ;
; -0.469 ; timer0:U5|m[2] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.420      ;
; -0.460 ; timer0:U5|m[4] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; timer0:U5|m[4] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; timer0:U5|m[4] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; timer0:U5|m[4] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; timer0:U5|m[4] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.411      ;
; -0.441 ; timer0:U5|m[2] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.392      ;
; -0.441 ; timer0:U5|m[2] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.392      ;
; -0.441 ; timer0:U5|m[2] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.392      ;
; -0.441 ; timer0:U5|m[2] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.392      ;
; -0.441 ; timer0:U5|m[2] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.392      ;
; -0.438 ; timer0:U5|s[1] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; timer0:U5|s[1] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; timer0:U5|s[1] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; timer0:U5|s[1] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; timer0:U5|s[1] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.389      ;
; -0.414 ; timer0:U5|m[5] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; timer0:U5|m[5] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; timer0:U5|m[5] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; timer0:U5|m[5] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; timer0:U5|m[5] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.365      ;
; -0.407 ; timer0:U5|m[3] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.358      ;
; -0.406 ; timer0:U5|m[3] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.357      ;
; -0.406 ; timer0:U5|m[3] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.357      ;
; -0.406 ; timer0:U5|s[4] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.357      ;
; -0.406 ; timer0:U5|s[4] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.357      ;
; -0.406 ; timer0:U5|s[4] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.357      ;
; -0.406 ; timer0:U5|s[4] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.357      ;
; -0.406 ; timer0:U5|s[4] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.357      ;
; -0.401 ; timer0:U5|m[3] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.352      ;
; -0.371 ; timer0:U5|s[3] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; timer0:U5|s[3] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; timer0:U5|s[3] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; timer0:U5|s[3] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.322      ;
; -0.371 ; timer0:U5|s[3] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.322      ;
; -0.361 ; timer0:U5|m[0] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.312      ;
; -0.361 ; timer0:U5|m[0] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.312      ;
; -0.361 ; timer0:U5|m[0] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.312      ;
; -0.361 ; timer0:U5|m[0] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.312      ;
; -0.361 ; timer0:U5|m[0] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.312      ;
; -0.341 ; timer0:U5|m[3] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; timer0:U5|m[3] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; timer0:U5|m[3] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; timer0:U5|m[3] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; timer0:U5|m[3] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.292      ;
; -0.296 ; timer0:U5|s[0] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|s[0] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|s[0] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|s[0] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|s[0] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|s[0] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|m[1] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|m[1] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|m[1] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|m[1] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; timer0:U5|m[1] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.247      ;
; -0.286 ; timer0:U5|s[2] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; timer0:U5|s[2] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; timer0:U5|s[2] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; timer0:U5|s[2] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; timer0:U5|s[2] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; timer0:U5|s[2] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.237      ;
; -0.263 ; timer0:U5|s[5] ; timer0:U5|h[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; timer0:U5|s[5] ; timer0:U5|h[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; timer0:U5|s[5] ; timer0:U5|h[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; timer0:U5|s[5] ; timer0:U5|h[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; timer0:U5|s[5] ; timer0:U5|h[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.214      ;
; -0.243 ; timer0:U5|s[1] ; timer0:U5|s[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.194      ;
; -0.243 ; timer0:U5|s[1] ; timer0:U5|s[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.194      ;
; -0.243 ; timer0:U5|s[1] ; timer0:U5|s[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.194      ;
; -0.243 ; timer0:U5|s[1] ; timer0:U5|s[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.194      ;
; -0.243 ; timer0:U5|s[1] ; timer0:U5|s[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.194      ;
; -0.243 ; timer0:U5|s[1] ; timer0:U5|s[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.194      ;
; -0.219 ; timer0:U5|s[0] ; timer0:U5|m[3] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.170      ;
; -0.219 ; timer0:U5|s[0] ; timer0:U5|m[0] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.170      ;
; -0.219 ; timer0:U5|s[0] ; timer0:U5|m[1] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.170      ;
; -0.219 ; timer0:U5|s[0] ; timer0:U5|m[4] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.170      ;
; -0.219 ; timer0:U5|s[0] ; timer0:U5|m[2] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.170      ;
; -0.219 ; timer0:U5|s[0] ; timer0:U5|m[5] ; timer0:U5|S_1 ; timer0:U5|S_1 ; 1.000        ; -0.036     ; 1.170      ;
+--------+----------------+----------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.263 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.044     ; 0.700      ;
; 0.287 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 0.625      ; 0.950      ;
; 0.310 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.044     ; 0.653      ;
; 0.597 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.024     ; 0.386      ;
; 0.624 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.024     ; 0.359      ;
; 0.624 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; -0.024     ; 0.359      ;
; 0.892 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 0.625      ; 0.845      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'timer0:U5|FD[17]'                                                                                 ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; 0.377 ; timer0:U5|scanP[0] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.574      ;
; 0.399 ; timer0:U5|s2[2]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.037     ; 0.551      ;
; 0.403 ; timer0:U5|scanP[1] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.548      ;
; 0.408 ; timer0:U5|scanP[1] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.543      ;
; 0.408 ; timer0:U5|scanP[1] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.543      ;
; 0.419 ; timer0:U5|s1[2]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.532      ;
; 0.426 ; timer0:U5|scanP[0] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.525      ;
; 0.428 ; timer0:U5|scanP[0] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.523      ;
; 0.430 ; timer0:U5|scanP[0] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.521      ;
; 0.434 ; timer0:U5|s1[0]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.517      ;
; 0.438 ; timer0:U5|s2[1]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.037     ; 0.512      ;
; 0.487 ; timer0:U5|s2[2]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.037     ; 0.463      ;
; 0.493 ; timer0:U5|scan[3]  ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.458      ;
; 0.516 ; timer0:U5|scanP[0] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.435      ;
; 0.549 ; timer0:U5|scanP[1] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.402      ;
; 0.557 ; timer0:U5|s1[2]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.394      ;
; 0.565 ; timer0:U5|scan[1]  ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.386      ;
; 0.565 ; timer0:U5|scan[2]  ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.386      ;
; 0.566 ; timer0:U5|scan[0]  ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.385      ;
; 0.569 ; timer0:U5|s2[0]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.037     ; 0.381      ;
; 0.571 ; timer0:U5|s1[0]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.380      ;
; 0.574 ; timer0:U5|s2[0]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.037     ; 0.376      ;
; 0.578 ; timer0:U5|s1[1]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.373      ;
; 0.591 ; timer0:U5|s2[1]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; timer0:U5|s2[0]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.037     ; 0.359      ;
; 0.592 ; timer0:U5|scanP[0] ; timer0:U5|scanP[0] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; timer0:U5|s1[1]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; timer0:U5|scanP[1] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; timer0:U5|s1[0]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.359      ;
; 0.600 ; timer0:U5|s2[2]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.037     ; 0.350      ;
; 0.601 ; timer0:U5|s1[2]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 1.000        ; -0.036     ; 0.350      ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[19]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.396 ; S1S[2]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.555      ;
; 0.400 ; S0S[2]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.037     ; 0.550      ;
; 0.405 ; S2S[2]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.546      ;
; 0.419 ; M1S[2]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.532      ;
; 0.419 ; M0S[2]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.532      ;
; 0.420 ; M2S[2]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.531      ;
; 0.432 ; S1S[0]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.519      ;
; 0.432 ; S0S[0]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.037     ; 0.518      ;
; 0.434 ; M0S[0]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.517      ;
; 0.435 ; M1S[0]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.516      ;
; 0.437 ; S2S[0]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.514      ;
; 0.440 ; M2S[1]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.511      ;
; 0.528 ; S1S[2]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.423      ;
; 0.538 ; S0S[2]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.037     ; 0.412      ;
; 0.548 ; S2S[2]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.403      ;
; 0.557 ; M0S[2]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.394      ;
; 0.559 ; M1S[2]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.392      ;
; 0.561 ; M2S[2]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.390      ;
; 0.570 ; S1S[0]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.381      ;
; 0.570 ; S2S[0]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.381      ;
; 0.570 ; S0S[0]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.037     ; 0.380      ;
; 0.571 ; M1S[0]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.380      ;
; 0.571 ; M0S[0]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.380      ;
; 0.572 ; M2S[0]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.379      ;
; 0.574 ; M2S[0]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.377      ;
; 0.576 ; S2S[1]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.375      ;
; 0.577 ; S0S[1]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.037     ; 0.373      ;
; 0.578 ; M0S[1]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.373      ;
; 0.579 ; S1S[1]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.372      ;
; 0.579 ; M1S[1]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.372      ;
; 0.591 ; S0S[1]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; S0S[0]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.037     ; 0.359      ;
; 0.592 ; S1S[1]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; S2S[1]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; M1S[1]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; M0S[1]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; M2S[1]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; S1S[0]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; S2S[0]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; M0S[0]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; M1S[0]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; M2S[0]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.600 ; S0S[2]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.037     ; 0.350      ;
; 0.601 ; S1S[2]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; M0S[2]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; M1S[2]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; S2S[2]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; M2S[2]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 1.000        ; -0.036     ; 0.350      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[30]'                                                                ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.440 ; autoMM[0] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.023     ; 0.544      ;
; 0.577 ; autoMM[0] ; autoMM[1] ; FD[30]       ; FD[30]      ; 1.000        ; -0.023     ; 0.407      ;
; 0.600 ; autoMM[1] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.023     ; 0.384      ;
; 0.625 ; autoMM[0] ; autoMM[0] ; FD[30]       ; FD[30]      ; 1.000        ; -0.023     ; 0.359      ;
; 0.625 ; autoMM[2] ; autoMM[2] ; FD[30]       ; FD[30]      ; 1.000        ; -0.023     ; 0.359      ;
; 0.625 ; autoMM[1] ; autoMM[1] ; FD[30]       ; FD[30]      ; 1.000        ; -0.023     ; 0.359      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                             ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.451 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.023     ; 0.533      ;
; 0.593 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.023     ; 0.391      ;
; 0.600 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.023     ; 0.384      ;
; 0.625 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.023     ; 0.359      ;
; 0.625 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.023     ; 0.359      ;
; 0.625 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.023     ; 0.359      ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.465 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.026     ; 0.516      ;
; 0.601 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.026     ; 0.380      ;
; 0.609 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.026     ; 0.372      ;
; 0.622 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.026     ; 0.359      ;
; 0.622 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.026     ; 0.359      ;
; 0.631 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.026     ; 0.350      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GCKP31'                                                                                                                                                ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -1.203 ; FD[2]                                ; FD[2]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.425      ;
; -1.145 ; FD[4]                                ; FD[4]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.483      ;
; -1.118 ; FD[0]                                ; FD[1]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.510      ;
; -1.054 ; FD[2]                                ; FD[3]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.574      ;
; -1.039 ; FD[5]                                ; FD[5]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.589      ;
; -1.032 ; FD[7]                                ; FD[7]                                ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.596      ;
; -0.996 ; FD[4]                                ; FD[5]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.632      ;
; -0.991 ; FD[2]                                ; FD[4]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.637      ;
; -0.988 ; FD[2]                                ; FD[5]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.640      ;
; -0.966 ; FD[0]                                ; FD[2]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.662      ;
; -0.963 ; FD[0]                                ; FD[3]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.665      ;
; -0.933 ; FD[4]                                ; FD[6]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.695      ;
; -0.930 ; FD[4]                                ; FD[7]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.698      ;
; -0.925 ; FD[2]                                ; FD[6]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.703      ;
; -0.922 ; FD[2]                                ; FD[7]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.706      ;
; -0.900 ; FD[0]                                ; FD[4]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.728      ;
; -0.897 ; FD[0]                                ; FD[5]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.731      ;
; -0.881 ; FD[5]                                ; FD[6]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.747      ;
; -0.878 ; FD[5]                                ; FD[7]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.750      ;
; -0.871 ; FD[7]                                ; FD[9]                                ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.757      ;
; -0.864 ; FD[4]                                ; FD[9]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.764      ;
; -0.856 ; FD[2]                                ; FD[9]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.772      ;
; -0.834 ; FD[0]                                ; FD[6]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.794      ;
; -0.831 ; FD[0]                                ; FD[7]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.797      ;
; -0.812 ; FD[7]                                ; FD[8]                                ; FD[7]                                ; GCKP31      ; 0.000        ; 1.347      ; 0.754      ;
; -0.812 ; FD[5]                                ; FD[9]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.816      ;
; -0.808 ; FD[7]                                ; FD[10]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.820      ;
; -0.805 ; FD[7]                                ; FD[11]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.823      ;
; -0.805 ; FD[4]                                ; FD[8]                                ; FD[4]                                ; GCKP31      ; 0.000        ; 1.347      ; 0.761      ;
; -0.801 ; FD[4]                                ; FD[10]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.827      ;
; -0.798 ; FD[4]                                ; FD[11]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.830      ;
; -0.797 ; FD[2]                                ; FD[8]                                ; FD[2]                                ; GCKP31      ; 0.000        ; 1.347      ; 0.769      ;
; -0.793 ; FD[2]                                ; FD[10]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.835      ;
; -0.790 ; FD[2]                                ; FD[11]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.838      ;
; -0.765 ; FD[0]                                ; FD[9]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.863      ;
; -0.753 ; FD[5]                                ; FD[8]                                ; FD[5]                                ; GCKP31      ; 0.000        ; 1.347      ; 0.813      ;
; -0.749 ; FD[5]                                ; FD[10]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.879      ;
; -0.746 ; FD[5]                                ; FD[11]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.882      ;
; -0.742 ; FD[7]                                ; FD[12]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.886      ;
; -0.739 ; FD[7]                                ; FD[13]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.889      ;
; -0.735 ; FD[4]                                ; FD[12]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.893      ;
; -0.735 ; timer0:U5|FD[5]                      ; timer0:U5|FD[5]                      ; timer0:U5|FD[5]                      ; GCKP31      ; 0.000        ; 1.409      ; 0.893      ;
; -0.732 ; FD[4]                                ; FD[13]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.896      ;
; -0.727 ; FD[2]                                ; FD[12]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.901      ;
; -0.724 ; FD[2]                                ; FD[13]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.904      ;
; -0.706 ; FD[0]                                ; FD[8]                                ; FD[0]                                ; GCKP31      ; 0.000        ; 1.347      ; 0.860      ;
; -0.702 ; FD[0]                                ; FD[10]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.926      ;
; -0.699 ; FD[0]                                ; FD[11]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.929      ;
; -0.691 ; FD[17]                               ; FD[17]                               ; FD[17]                               ; GCKP31      ; 0.000        ; 1.409      ; 0.937      ;
; -0.683 ; FD[5]                                ; FD[12]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.945      ;
; -0.680 ; FD[5]                                ; FD[13]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.948      ;
; -0.678 ; FD[19]                               ; FD[19]                               ; FD[19]                               ; GCKP31      ; 0.000        ; 1.409      ; 0.950      ;
; -0.676 ; FD[7]                                ; FD[14]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.952      ;
; -0.673 ; FD[7]                                ; FD[15]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.955      ;
; -0.669 ; FD[4]                                ; FD[14]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.959      ;
; -0.666 ; FD[4]                                ; FD[15]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.962      ;
; -0.661 ; FD[2]                                ; FD[14]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.967      ;
; -0.658 ; FD[2]                                ; FD[15]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.970      ;
; -0.654 ; FD[2]                                ; FD[2]                                ; FD[2]                                ; GCKP31      ; -0.500       ; 1.409      ; 0.474      ;
; -0.646 ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; GCKP31      ; 0.000        ; 1.417      ; 0.980      ;
; -0.636 ; FD[0]                                ; FD[12]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.992      ;
; -0.633 ; FD[0]                                ; FD[13]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 0.995      ;
; -0.617 ; FD[5]                                ; FD[14]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.011      ;
; -0.614 ; FD[5]                                ; FD[15]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.014      ;
; -0.610 ; FD[7]                                ; FD[16]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.018      ;
; -0.607 ; FD[7]                                ; FD[17]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.021      ;
; -0.603 ; FD[4]                                ; FD[16]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.025      ;
; -0.600 ; FD[4]                                ; FD[17]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.028      ;
; -0.595 ; FD[2]                                ; FD[16]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.033      ;
; -0.592 ; FD[2]                                ; FD[17]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.036      ;
; -0.580 ; FD[4]                                ; FD[4]                                ; FD[4]                                ; GCKP31      ; -0.500       ; 1.409      ; 0.548      ;
; -0.577 ; timer0:U5|FD[5]                      ; timer0:U5|FD[6]                      ; timer0:U5|FD[5]                      ; GCKP31      ; 0.000        ; 1.409      ; 1.051      ;
; -0.574 ; timer0:U5|FD[5]                      ; timer0:U5|FD[7]                      ; timer0:U5|FD[5]                      ; GCKP31      ; 0.000        ; 1.409      ; 1.054      ;
; -0.570 ; FD[0]                                ; FD[14]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.058      ;
; -0.567 ; FD[0]                                ; FD[15]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.061      ;
; -0.563 ; FD[0]                                ; FD[1]                                ; FD[0]                                ; GCKP31      ; -0.500       ; 1.409      ; 0.565      ;
; -0.551 ; FD[5]                                ; FD[16]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.077      ;
; -0.548 ; FD[5]                                ; FD[17]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.080      ;
; -0.544 ; FD[7]                                ; FD[18]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.084      ;
; -0.541 ; FD[7]                                ; FD[19]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.087      ;
; -0.537 ; FD[4]                                ; FD[18]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.091      ;
; -0.534 ; FD[4]                                ; FD[19]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.094      ;
; -0.533 ; FD[17]                               ; FD[18]                               ; FD[17]                               ; GCKP31      ; 0.000        ; 1.409      ; 1.095      ;
; -0.530 ; FD[17]                               ; FD[19]                               ; FD[17]                               ; GCKP31      ; 0.000        ; 1.409      ; 1.098      ;
; -0.529 ; FD[2]                                ; FD[18]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.099      ;
; -0.526 ; FD[2]                                ; FD[19]                               ; FD[2]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.102      ;
; -0.520 ; FD[19]                               ; FD[20]                               ; FD[19]                               ; GCKP31      ; 0.000        ; 1.409      ; 1.108      ;
; -0.517 ; FD[19]                               ; FD[21]                               ; FD[19]                               ; GCKP31      ; 0.000        ; 1.409      ; 1.111      ;
; -0.515 ; timer0:U5|FD[5]                      ; timer0:U5|FD[9]                      ; timer0:U5|FD[5]                      ; GCKP31      ; 0.000        ; 1.416      ; 1.120      ;
; -0.511 ; timer0:U5|FD[5]                      ; timer0:U5|FD[8]                      ; timer0:U5|FD[5]                      ; GCKP31      ; 0.000        ; 1.409      ; 1.117      ;
; -0.504 ; FD[0]                                ; FD[16]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.124      ;
; -0.501 ; FD[0]                                ; FD[17]                               ; FD[0]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.127      ;
; -0.497 ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[9] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; GCKP31      ; 0.000        ; 1.417      ; 1.129      ;
; -0.485 ; FD[5]                                ; FD[18]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.143      ;
; -0.482 ; FD[5]                                ; FD[19]                               ; FD[5]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.146      ;
; -0.478 ; FD[7]                                ; FD[20]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.150      ;
; -0.475 ; FD[7]                                ; FD[21]                               ; FD[7]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.153      ;
; -0.471 ; FD[5]                                ; FD[5]                                ; FD[5]                                ; GCKP31      ; -0.500       ; 1.409      ; 0.657      ;
; -0.471 ; FD[4]                                ; FD[20]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.157      ;
; -0.468 ; FD[4]                                ; FD[21]                               ; FD[4]                                ; GCKP31      ; 0.000        ; 1.409      ; 1.160      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[0]'                                                                                                  ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -0.734 ; LCM_RESET        ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.666      ; 1.131      ;
; -0.342 ; LCM_RESET        ; LCM_INI[1]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.666      ; 1.523      ;
; -0.341 ; S_RESET_T        ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.924      ; 1.782      ;
; -0.340 ; S_RESET_T        ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.924      ; 1.783      ;
; -0.290 ; LCM_RESET        ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.666      ; 1.575      ;
; -0.289 ; LCM_RESET        ; LCMPok                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.666      ; 1.576      ;
; -0.244 ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f              ; RS232_T1:U1|Tx_f ; FD[0]       ; 0.000        ; 1.659      ; 1.624      ;
; -0.209 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[2]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.929      ; 1.919      ;
; -0.209 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[0]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.929      ; 1.919      ;
; -0.209 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[3]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.929      ; 1.919      ;
; -0.209 ; S_RESET_T        ; RS232_R2:U2|Rsend_RDLNs[1]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.929      ; 1.919      ;
; -0.189 ; LCM_RESET        ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; -0.500       ; 1.666      ; 1.176      ;
; -0.178 ; LCM_RESET        ; DBi[7]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.682      ;
; -0.178 ; LCM_RESET        ; DBi[4]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.682      ;
; -0.166 ; LCM_RESET        ; DBi[0]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.696      ;
; -0.144 ; LCM_RESET        ; DBi[5]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.715      ;
; -0.133 ; LCM_RESET        ; DBi[3]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.729      ;
; -0.126 ; LCM_RESET        ; DBi[6]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.658      ; 1.731      ;
; -0.101 ; LCM_RESET        ; RS                            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.662      ; 1.760      ;
; -0.099 ; LCM_RESET        ; DBi[1]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.763      ;
; -0.097 ; LCM_RESET        ; LCM_com_data[12][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.762      ;
; -0.097 ; LCM_RESET        ; LCM_com_data[5][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.762      ;
; -0.097 ; LCM_RESET        ; LCM_com_data[5][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.762      ;
; -0.097 ; LCM_RESET        ; LCM_com_data[4][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.762      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[8][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.789      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[7][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.789      ;
; -0.071 ; LCM_RESET        ; LCM_com_data[6][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.789      ;
; -0.070 ; S_RESET_T        ; RS232_R2:U2|R_Half_f          ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.911      ; 2.040      ;
; -0.063 ; LCM_RESET        ; LCM_com_data[8][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.799      ;
; -0.060 ; LCM_RESET        ; LCM_com_data[10][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.657      ; 1.796      ;
; -0.060 ; LCM_RESET        ; LCM_com_data[6][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.657      ; 1.796      ;
; -0.060 ; LCM_RESET        ; LCM_com_data[5][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.657      ; 1.796      ;
; -0.060 ; LCM_RESET        ; LCM_com_data[4][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.657      ; 1.796      ;
; -0.052 ; LCM_RESET        ; LCM_com_data[5][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.814      ;
; -0.052 ; LCM_RESET        ; LCM_com_data[2][7]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.814      ;
; -0.052 ; LCM_RESET        ; LCM_com_data[20][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.814      ;
; -0.052 ; LCM_RESET        ; LCM_com_data[7][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.814      ;
; -0.052 ; LCM_RESET        ; LCM_com_data[6][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.814      ;
; -0.052 ; LCM_RESET        ; LCM_com_data[3][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.814      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[17][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.820      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[3][7]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.656      ; 1.809      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[18][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.820      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[15][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.820      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[7][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.656      ; 1.809      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[6][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.656      ; 1.809      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[11][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.820      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[10][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.820      ;
; -0.046 ; LCM_RESET        ; LCM_com_data[9][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.656      ; 1.809      ;
; -0.042 ; LCM_RESET        ; LCM_com_data[12][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.658      ; 1.815      ;
; -0.042 ; LCM_RESET        ; LCM_com_data[13][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.658      ; 1.815      ;
; -0.042 ; LCM_RESET        ; LCM_com_data[8][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.665      ; 1.822      ;
; -0.042 ; LCM_RESET        ; LCM_com_data[9][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.665      ; 1.822      ;
; -0.042 ; LCM_RESET        ; LCM_com_data[4][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.658      ; 1.815      ;
; -0.042 ; LCM_RESET        ; LCM_com_data[5][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.658      ; 1.815      ;
; -0.038 ; LCM_RESET        ; DBi[2]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.665      ; 1.826      ;
; -0.033 ; LCM_RESET        ; LCM_com_data[16][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.833      ;
; -0.033 ; LCM_RESET        ; LCM_com_data[13][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.833      ;
; -0.033 ; LCM_RESET        ; LCM_com_data[12][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.833      ;
; -0.032 ; LCM_RESET        ; LCM_com_data[15][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.827      ;
; -0.032 ; LCM_RESET        ; LCM_com_data[14][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.827      ;
; -0.032 ; LCM_RESET        ; LCM_com_data[13][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.827      ;
; -0.032 ; LCM_RESET        ; LCM_com_data[12][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.827      ;
; -0.031 ; LCM_RESET        ; LCM_com_data[11][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.654      ; 1.822      ;
; -0.031 ; LCM_RESET        ; LCM_com_data[10][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.654      ; 1.822      ;
; -0.031 ; LCM_RESET        ; LCM_com_data[12][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.654      ; 1.822      ;
; -0.031 ; LCM_RESET        ; LCM_com_data[13][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.654      ; 1.822      ;
; -0.028 ; LCM_RESET        ; LCM_com_data[16][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.832      ;
; -0.028 ; LCM_RESET        ; LCM_com_data[19][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.832      ;
; -0.028 ; LCM_RESET        ; LCM_com_data[17][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.832      ;
; -0.028 ; LCM_RESET        ; LCM_com_data[18][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.832      ;
; -0.026 ; LCM_RESET        ; LCM_com_data[18][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.664      ; 1.837      ;
; -0.026 ; LCM_RESET        ; LCM_com_data[16][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.840      ;
; -0.026 ; LCM_RESET        ; LCM_com_data[19][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.664      ; 1.837      ;
; -0.026 ; LCM_RESET        ; LCM_com_data[15][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.840      ;
; -0.026 ; LCM_RESET        ; LCM_com_data[5][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.840      ;
; -0.026 ; LCM_RESET        ; LCM_com_data[4][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.840      ;
; -0.026 ; LCM_RESET        ; LCM_com_data[7][7]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.667      ; 1.840      ;
; -0.026 ; LCM_RESET        ; LCM_com_data[9][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.664      ; 1.837      ;
; -0.023 ; LCM_RESET        ; LCM_com_data[7][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.661      ; 1.837      ;
; -0.021 ; LCM_RESET        ; LCM_com_data[4][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.841      ;
; -0.021 ; LCM_RESET        ; LCM_com_data[14][4]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.841      ;
; -0.020 ; S_RESET_T        ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; -0.500       ; 1.924      ; 1.603      ;
; -0.019 ; LCM_RESET        ; LCM_RESET                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.843      ;
; -0.019 ; S_RESET_T        ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; -0.500       ; 1.924      ; 1.604      ;
; -0.013 ; LCM_RESET        ; LCM_com_data[17][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.846      ;
; -0.013 ; LCM_RESET        ; LCM_com_data[16][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.846      ;
; -0.013 ; LCM_RESET        ; LCM_com_data[5][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.846      ;
; -0.013 ; LCM_RESET        ; LCM_com_data[4][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.660      ; 1.846      ;
; -0.012 ; LCM_RESET        ; LCM_com_data[11][0]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.664      ; 1.851      ;
; -0.012 ; LCM_RESET        ; LCM_com_data[10][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.664      ; 1.851      ;
; -0.012 ; LCM_RESET        ; LCM_com_data[7][4]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.664      ; 1.851      ;
; -0.011 ; LCM_RESET        ; LCM_com_data[3][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.658      ; 1.846      ;
; -0.011 ; LCM_RESET        ; LCM_com_data[8][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.658      ; 1.846      ;
; -0.011 ; LCM_RESET        ; LCM_com_data[12][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.658      ; 1.846      ;
; -0.009 ; LCM_RESET        ; LCM_com_data[15][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.853      ;
; -0.009 ; LCM_RESET        ; LCM_com_data[14][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.853      ;
; -0.009 ; LCM_RESET        ; LCM_com_data[13][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.853      ;
; -0.009 ; LCM_RESET        ; LCM_com_data[12][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.663      ; 1.853      ;
; -0.006 ; LCM_RESET        ; LCM_com_data[13][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.665      ; 1.858      ;
; -0.006 ; LCM_RESET        ; LCM_com_data[11][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.665      ; 1.858      ;
+--------+------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[17]'                                                                                                     ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.432 ; S_RESET_T                        ; TX_W                  ; S_RESET_T    ; FD[17]      ; 0.000        ; 1.794      ; 1.561      ;
; -0.404 ; S_RESET_T                        ; S_RESET_T             ; S_RESET_T    ; FD[17]      ; 0.000        ; 1.795      ; 1.590      ;
; -0.393 ; loadck                           ; LED_WS2812B_N[2]      ; loadck       ; FD[17]      ; 0.000        ; 2.323      ; 2.129      ;
; -0.391 ; loadck                           ; LED_WS2812B_N[4]      ; loadck       ; FD[17]      ; 0.000        ; 2.323      ; 2.131      ;
; -0.389 ; loadck                           ; LED_WS2812B_N[3]      ; loadck       ; FD[17]      ; 0.000        ; 2.323      ; 2.133      ;
; -0.381 ; loadck                           ; SpeedS                ; loadck       ; FD[17]      ; 0.000        ; 2.323      ; 2.141      ;
; -0.381 ; loadck                           ; LED_WS2812B_N[1]      ; loadck       ; FD[17]      ; 0.000        ; 2.323      ; 2.141      ;
; -0.334 ; S_RESET_T                        ; Rx_R                  ; S_RESET_T    ; FD[17]      ; 0.000        ; 1.795      ; 1.660      ;
; -0.326 ; loadck                           ; loadck                ; loadck       ; FD[17]      ; 0.000        ; 2.323      ; 2.196      ;
; -0.307 ; S_RESET_T                        ; CMDn[0]               ; S_RESET_T    ; FD[17]      ; 0.000        ; 1.795      ; 1.687      ;
; -0.307 ; S_RESET_T                        ; CMDn[1]               ; S_RESET_T    ; FD[17]      ; 0.000        ; 1.795      ; 1.687      ;
; -0.291 ; loadck                           ; dir_LR[7]             ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; dir_LR[6]             ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; dir_LR[5]             ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; dir_LR[4]             ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; dir_LR[3]             ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; dir_LR[2]             ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; LED_WS2812B_shiftN[0] ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; dir_LR[1]             ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; LED_WS2812B_shiftN[2] ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.291 ; loadck                           ; LED_WS2812B_shiftN[1] ; loadck       ; FD[17]      ; 0.000        ; 2.321      ; 2.229      ;
; -0.272 ; loadck                           ; LED_WS2812B_N[0]      ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.249      ;
; -0.272 ; loadck                           ; LED_WS2812B_N[6]      ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.249      ;
; -0.272 ; loadck                           ; LED_WS2812B_N[5]      ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.249      ;
; -0.267 ; TX_W                             ; CMDn[0]               ; TX_W         ; FD[17]      ; 0.000        ; 1.795      ; 1.727      ;
; -0.267 ; TX_W                             ; CMDn[1]               ; TX_W         ; FD[17]      ; 0.000        ; 1.795      ; 1.727      ;
; -0.253 ; S_RESET_T                        ; PCswx[1]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 1.795      ; 1.741      ;
; -0.253 ; S_RESET_T                        ; PCswx[2]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 1.795      ; 1.741      ;
; -0.253 ; S_RESET_T                        ; PCswx[0]              ; S_RESET_T    ; FD[17]      ; 0.000        ; 1.795      ; 1.741      ;
; -0.251 ; TX_W                             ; TX_W                  ; TX_W         ; FD[17]      ; 0.000        ; 1.794      ; 1.742      ;
; -0.211 ; loadck                           ; delay[1]              ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.310      ;
; -0.211 ; loadck                           ; delay[0]              ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.310      ;
; -0.211 ; loadck                           ; delay[3]              ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.310      ;
; -0.211 ; loadck                           ; delay[2]              ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.310      ;
; -0.211 ; loadck                           ; delay[5]              ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.310      ;
; -0.211 ; loadck                           ; delay[4]              ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.310      ;
; -0.211 ; loadck                           ; delay[6]              ; loadck       ; FD[17]      ; 0.000        ; 2.322      ; 2.310      ;
; -0.196 ; WS2812B_Driver:WS2812BN|reload1  ; loadck                ; loadck       ; FD[17]      ; 0.000        ; 1.736      ; 1.634      ;
; -0.082 ; WS2812B_Driver:WS2812BN|emitter  ; loadck                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 1.175      ; 1.197      ;
; -0.053 ; RS232_T1:U1|Tx_B_Empty           ; TX_W                  ; TX_W         ; FD[17]      ; 0.000        ; 1.321      ; 1.362      ;
; -0.048 ; autoMM[2]                        ; DHT11_RESET           ; FD[30]       ; FD[17]      ; 0.000        ; 1.162      ; 1.208      ;
; -0.036 ; autoMM[0]                        ; sound2~reg0           ; FD[30]       ; FD[17]      ; 0.000        ; 1.162      ; 1.220      ;
; -0.030 ; WS2812B_Driver:WS2812BN|load_clr ; loadck                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 1.175      ; 1.249      ;
; -0.019 ; autoMM[2]                        ; led16[5]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.238      ;
; -0.018 ; autoMM[2]                        ; led16[11]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.239      ;
; -0.018 ; autoMM[2]                        ; led16[7]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.239      ;
; -0.017 ; autoMM[2]                        ; led16[10]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.240      ;
; -0.016 ; autoMM[2]                        ; led16[13]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.241      ;
; -0.016 ; autoMM[2]                        ; led16[9]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.241      ;
; -0.015 ; autoMM[2]                        ; led16[3]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.242      ;
; -0.014 ; autoMM[2]                        ; led16[1]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.243      ;
; -0.014 ; autoMM[2]                        ; led16[14]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.243      ;
; -0.013 ; autoMM[2]                        ; led16[12]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.244      ;
; -0.001 ; autoMM[0]                        ; DHT11_RESET           ; FD[30]       ; FD[17]      ; 0.000        ; 1.162      ; 1.255      ;
; 0.023  ; autoMM[1]                        ; MG90S_dir0            ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.280      ;
; 0.032  ; MM[0]~latch                      ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 0.347      ; 0.493      ;
; 0.034  ; autoMM[2]                        ; times[2]              ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.291      ;
; 0.036  ; autoMM[2]                        ; times[4]              ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.293      ;
; 0.049  ; autoMM[1]                        ; DHT11_RESET           ; FD[30]       ; FD[17]      ; 0.000        ; 1.162      ; 1.305      ;
; 0.053  ; autoMM[1]                        ; sound2~reg0           ; FD[30]       ; FD[17]      ; 0.000        ; 1.162      ; 1.309      ;
; 0.055  ; RS232_T1:U1|Tx_B_Empty           ; CMDn[0]               ; TX_W         ; FD[17]      ; 0.000        ; 1.322      ; 1.471      ;
; 0.055  ; RS232_T1:U1|Tx_B_Empty           ; CMDn[1]               ; TX_W         ; FD[17]      ; 0.000        ; 1.322      ; 1.471      ;
; 0.067  ; SResetP99                        ; loadck                ; SResetP99    ; FD[17]      ; 0.000        ; 2.323      ; 2.504      ;
; 0.069  ; SResetP99                        ; times[3]              ; SResetP99    ; FD[17]      ; 0.000        ; 1.788      ; 1.971      ;
; 0.073  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[2]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 1.175      ; 1.352      ;
; 0.075  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[4]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 1.175      ; 1.354      ;
; 0.077  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[3]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 1.175      ; 1.356      ;
; 0.078  ; autoMM[2]                        ; MM[2]~_emulated       ; FD[30]       ; FD[17]      ; 0.000        ; 1.162      ; 1.334      ;
; 0.079  ; autoMM[1]                        ; MCP3202_RESET         ; FD[30]       ; FD[17]      ; 0.000        ; 1.156      ; 1.329      ;
; 0.082  ; autoMM[0]                        ; MM[0]~_emulated       ; FD[30]       ; FD[17]      ; 0.000        ; 1.162      ; 1.338      ;
; 0.085  ; WS2812B_Driver:WS2812BN|emitter  ; LED_WS2812B_N[1]      ; WS2812BCLK   ; FD[17]      ; 0.000        ; 1.175      ; 1.364      ;
; 0.096  ; autoMM[2]                        ; led16[0]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.353      ;
; 0.096  ; autoMM[2]                        ; led16[15]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.353      ;
; 0.105  ; autoMM[1]                        ; MM[1]~_emulated       ; FD[30]       ; FD[17]      ; 0.000        ; 1.162      ; 1.361      ;
; 0.109  ; autoMM[0]                        ; LCMP_RESET            ; FD[30]       ; FD[17]      ; 0.000        ; 1.157      ; 1.360      ;
; 0.112  ; autoMM[0]                        ; WS2812BPReset         ; FD[30]       ; FD[17]      ; 0.000        ; 1.155      ; 1.361      ;
; 0.123  ; autoMM[2]                        ; led16[2]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.156      ; 1.373      ;
; 0.123  ; autoMM[2]                        ; led16[4]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.156      ; 1.373      ;
; 0.123  ; autoMM[2]                        ; led16[6]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.156      ; 1.373      ;
; 0.123  ; autoMM[2]                        ; led16[8]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.156      ; 1.373      ;
; 0.128  ; autoMM[1]                        ; times[0]              ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.385      ;
; 0.129  ; autoMM[1]                        ; LCMP_RESET            ; FD[30]       ; FD[17]      ; 0.000        ; 1.157      ; 1.380      ;
; 0.131  ; autoMM[2]                        ; times[3]              ; FD[30]       ; FD[17]      ; 0.000        ; 1.157      ; 1.382      ;
; 0.145  ; autoMM[1]                        ; led16[5]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.402      ;
; 0.146  ; autoMM[1]                        ; led16[11]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.403      ;
; 0.147  ; autoMM[1]                        ; led16[13]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.404      ;
; 0.148  ; WS2812B_Driver:WS2812BN|emitter  ; SpeedS                ; WS2812BCLK   ; FD[17]      ; 0.000        ; 1.175      ; 1.427      ;
; 0.149  ; autoMM[1]                        ; led16[7]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.406      ;
; 0.149  ; autoMM[1]                        ; led16[9]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.406      ;
; 0.152  ; autoMM[1]                        ; led16[3]~reg0         ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.409      ;
; 0.154  ; autoMM[1]                        ; led16[14]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.411      ;
; 0.154  ; autoMM[1]                        ; led16[12]~reg0        ; FD[30]       ; FD[17]      ; 0.000        ; 1.163      ; 1.411      ;
; 0.166  ; MG90S_dir0                       ; MG90S_dir0            ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; autoMM[2]                        ; RGB16x16Reset         ; FD[30]       ; FD[17]      ; 0.000        ; 1.149      ; 1.409      ;
; 0.167  ; Rx_R                             ; Rx_R                  ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; times[3]                         ; times[3]              ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; MCP3202_RESET                    ; MCP3202_RESET         ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LED_LR_dir                       ; LED_LR_dir            ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; MG90S_sch                        ; MG90S_sch             ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; MG90S_dir1                       ; MG90S_dir1            ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                             ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.431 ; Dht11_Driver:U3|dd[4][0] ; LCM_com_data2[16][0]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.453      ; 1.042      ;
; -0.371 ; LCM[1]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.791      ; 1.440      ;
; -0.347 ; LCM[2]                   ; LCM_com_data2[16][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.179      ; 1.852      ;
; -0.341 ; LCM[0]                   ; LCM_com_data[9][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.793      ; 1.472      ;
; -0.315 ; LCM[2]                   ; LCM_com_data[4][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.789      ; 1.494      ;
; -0.280 ; Dht11_Driver:U3|dd[4][1] ; LCM_com_data2[16][1]      ; FD[5]        ; LCMP_RESET  ; 0.000        ; 1.539      ; 1.279      ;
; -0.271 ; LCM[0]                   ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.089      ; 1.838      ;
; -0.271 ; LCM[2]                   ; LCM_com_data2[11][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.168      ; 1.917      ;
; -0.261 ; LCM[0]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.790      ; 1.549      ;
; -0.255 ; LCM[2]                   ; LCM_com_data2[12][7]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.084      ; 1.849      ;
; -0.245 ; LCM[2]                   ; LCM_com_data2[11][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.093      ; 1.868      ;
; -0.238 ; LCM[2]                   ; LCM_com_data2[16][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.180      ; 1.962      ;
; -0.233 ; LCM[2]                   ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.229      ; 2.016      ;
; -0.232 ; LCM[2]                   ; LCM_com_data[11][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.716      ; 1.504      ;
; -0.232 ; LCM[1]                   ; LCM_com_data[6][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.714      ; 1.502      ;
; -0.230 ; LCM[2]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.707      ; 1.497      ;
; -0.229 ; LCM[2]                   ; LCMx[2]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.773      ; 1.564      ;
; -0.227 ; LCM[2]                   ; LCM_com_data[11][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.717      ; 1.510      ;
; -0.226 ; LCM[2]                   ; LCM_com_data2[11][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.093      ; 1.887      ;
; -0.225 ; LCM[2]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.713      ; 1.508      ;
; -0.219 ; LCM[1]                   ; LCM_com_data[7][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.804      ; 1.605      ;
; -0.212 ; LCM[2]                   ; LCM_com_data[8][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.694      ; 1.502      ;
; -0.210 ; LCM[0]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.791      ; 1.601      ;
; -0.203 ; LCM[0]                   ; LCM_com_data[4][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.789      ; 1.606      ;
; -0.200 ; LCM[0]                   ; LCM_com_data[12][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.713      ; 1.533      ;
; -0.196 ; LCM[1]                   ; LCM_com_data[9][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.714      ; 1.538      ;
; -0.194 ; LCM[1]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.708      ; 1.534      ;
; -0.194 ; LCM[2]                   ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.080      ; 1.906      ;
; -0.190 ; LCM[2]                   ; LCM_com_data[13][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.717      ; 1.547      ;
; -0.185 ; LCM[2]                   ; LCM_com_data[13][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.782      ; 1.617      ;
; -0.185 ; LCM[2]                   ; LCM_com_data[7][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.779      ; 1.614      ;
; -0.182 ; LCM[2]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.790      ; 1.628      ;
; -0.182 ; LCM[2]                   ; LCM_com_data[11][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.791      ; 1.629      ;
; -0.180 ; LCM[0]                   ; LCM_com_data[17][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.712      ; 1.552      ;
; -0.180 ; LCM[0]                   ; LCM_com_data[14][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.697      ; 1.537      ;
; -0.180 ; LCM[2]                   ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.153      ; 1.993      ;
; -0.180 ; LCM[1]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.713      ; 1.553      ;
; -0.176 ; LCM[0]                   ; LCM_com_data[10][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.713      ; 1.557      ;
; -0.171 ; LCM[2]                   ; LCM_com_data[12][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.717      ; 1.566      ;
; -0.170 ; LCM[1]                   ; LCM_com_data[9][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.793      ; 1.643      ;
; -0.169 ; LCM[2]                   ; LCM_com_data[13][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.719      ; 1.570      ;
; -0.168 ; LCM[1]                   ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.794      ; 1.646      ;
; -0.167 ; LCM[1]                   ; LCM_com_data[3][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.706      ; 1.559      ;
; -0.167 ; LCM[1]                   ; LCM_com_data[10][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.700      ; 1.553      ;
; -0.165 ; LCM[0]                   ; LCM_com_data[5][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.709      ; 1.564      ;
; -0.164 ; LCM[2]                   ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.794      ; 1.650      ;
; -0.162 ; LCM[2]                   ; LCM_com_data[16][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.717      ; 1.575      ;
; -0.159 ; LCM[0]                   ; LCM_com_data[14][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.705      ; 1.566      ;
; -0.159 ; LCM[2]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.708      ; 1.569      ;
; -0.157 ; LCM[1]                   ; LCM_com_data[8][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.711      ; 1.574      ;
; -0.156 ; LCM[1]                   ; LCM_com_data[3][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.714      ; 1.578      ;
; -0.156 ; LCM[1]                   ; LCM_com_data[5][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.710      ; 1.574      ;
; -0.155 ; LCM[0]                   ; LCM_com_data[8][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.695      ; 1.560      ;
; -0.153 ; LCM[1]                   ; LCM_com_data[3][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.712      ; 1.579      ;
; -0.151 ; LCM[1]                   ; LCM_com_data[4][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.784      ; 1.653      ;
; -0.149 ; LCM[1]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.785      ; 1.656      ;
; -0.148 ; LCM[2]                   ; LCM_com_data[4][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.784      ; 1.656      ;
; -0.147 ; LCM[1]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.731      ; 1.604      ;
; -0.147 ; LCM[0]                   ; LCM_com_data[12][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.713      ; 1.586      ;
; -0.146 ; LCM[2]                   ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.785      ; 1.659      ;
; -0.145 ; LCM[1]                   ; LCM_com_data[8][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.714      ; 1.589      ;
; -0.145 ; LCM[0]                   ; LCM_com_data[12][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.717      ; 1.592      ;
; -0.143 ; LCM[2]                   ; LCM_com_data2[8][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.080      ; 1.957      ;
; -0.139 ; LCM[0]                   ; LCM_com_data[6][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.781      ; 1.662      ;
; -0.139 ; LCM[2]                   ; LCM_com_data2[16][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.084      ; 1.965      ;
; -0.138 ; LCM[2]                   ; LCM_com_data2[10][5]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.082      ; 1.964      ;
; -0.138 ; LCM[1]                   ; LCM_com_data[10][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.790      ; 1.672      ;
; -0.137 ; LCM[1]                   ; LCM_com_data[5][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.784      ; 1.667      ;
; -0.136 ; LCM[1]                   ; LCM_com_data[17][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.767      ; 1.651      ;
; -0.136 ; LCM[2]                   ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.732      ; 1.616      ;
; -0.136 ; LCM[0]                   ; LCM_com_data[16][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.717      ; 1.601      ;
; -0.134 ; LCM[0]                   ; LCM_com_data[11][4]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.709      ; 1.595      ;
; -0.134 ; LCM[2]                   ; LCM_com_data[5][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.784      ; 1.670      ;
; -0.133 ; LCM[1]                   ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.732      ; 1.619      ;
; -0.133 ; LCM[2]                   ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.731      ; 1.618      ;
; -0.132 ; LCM[2]                   ; LCM_com_data[8][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.715      ; 1.603      ;
; -0.132 ; LCM[2]                   ; LCM_com_data[3][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.706      ; 1.594      ;
; -0.132 ; LCM[2]                   ; LCM_com_data[3][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.712      ; 1.600      ;
; -0.131 ; LCM[1]                   ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.713      ; 1.602      ;
; -0.131 ; LCM[0]                   ; LCM_com_data[3][5]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.708      ; 1.597      ;
; -0.130 ; LCM[0]                   ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.784      ; 1.674      ;
; -0.130 ; LCM[2]                   ; LCM_com_data[14][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.764      ; 1.654      ;
; -0.130 ; LCM[2]                   ; LCM_com_data[17][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.767      ; 1.657      ;
; -0.129 ; LCM[2]                   ; LCM_com_data[8][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.695      ; 1.586      ;
; -0.128 ; LCM[2]                   ; LCM_com_data[16][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.716      ; 1.608      ;
; -0.127 ; LCM[2]                   ; LCM_com_data[7][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.804      ; 1.697      ;
; -0.126 ; LCM[0]                   ; LCM_com_data[6][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.719      ; 1.613      ;
; -0.124 ; LCM[1]                   ; LCM_com_data[10][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.704      ; 1.600      ;
; -0.124 ; LCM[2]                   ; LCM_com_data[8][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.714      ; 1.610      ;
; -0.122 ; LCM[1]                   ; LCM_com_data[6][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.714      ; 1.612      ;
; -0.121 ; LCM[0]                   ; LCM_com_data[8][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.778      ; 1.677      ;
; -0.120 ; LCM[2]                   ; LCM_com_data[9][1]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.793      ; 1.693      ;
; -0.119 ; LCM[1]                   ; LCM_com_data[4][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.789      ; 1.690      ;
; -0.118 ; LCM[0]                   ; LCM_com_data[17][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.707      ; 1.609      ;
; -0.116 ; LCM[2]                   ; LCM_com_data[9][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.714      ; 1.618      ;
; -0.116 ; LCM[1]                   ; LCM_com_data[12][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.713      ; 1.617      ;
; -0.115 ; LCM[1]                   ; LCM_com_data[12][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.705      ; 1.610      ;
; -0.115 ; LCM[2]                   ; LCM_com_data2[11][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.079      ; 1.984      ;
; -0.115 ; LCM[2]                   ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.713      ; 1.618      ;
; -0.113 ; LCM[2]                   ; LCM_com_data[15][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.714      ; 1.621      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SResetP99'                                                                                                                       ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node     ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.324 ; autoMM[2]                             ; MM[2]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 0.857      ; 0.553      ;
; -0.322 ; autoMM[1]                             ; MM[1]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 0.857      ; 0.555      ;
; -0.304 ; autoMM[0]                             ; MM[0]~latch ; FD[30]                                 ; SResetP99   ; 0.000        ; 0.857      ; 0.573      ;
; 0.367  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; MM[2]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 1.066      ; 1.453      ;
; 0.489  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; MM[1]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 1.066      ; 1.575      ;
; 0.512  ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; MM[0]~latch ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; SResetP99   ; 0.000        ; 1.066      ; 1.598      ;
; 0.688  ; S0S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.036     ; 0.682      ;
; 0.689  ; S0S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.036     ; 0.683      ;
; 0.696  ; S0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.036     ; 0.690      ;
; 1.074  ; S1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.043     ; 1.061      ;
; 1.101  ; PCswx[2]                              ; MM[2]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.225     ; 0.906      ;
; 1.128  ; S1S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.043     ; 1.115      ;
; 1.138  ; S2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.043     ; 1.125      ;
; 1.170  ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; MM[1]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.279     ; 0.921      ;
; 1.179  ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; MM[0]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.279     ; 0.930      ;
; 1.236  ; PCswx[1]                              ; MM[1]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.225     ; 1.041      ;
; 1.245  ; PCswx[0]                              ; MM[0]~latch ; FD[17]                                 ; SResetP99   ; 0.000        ; -0.225     ; 1.050      ;
; 1.273  ; S1S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.043     ; 1.260      ;
; 1.376  ; KEYboard_EP3C16Q240C8:U7|ksw[2]       ; MM[2]~latch ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; SResetP99   ; 0.000        ; -0.279     ; 1.127      ;
; 1.404  ; S2S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.043     ; 1.391      ;
; 1.415  ; S2S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.043     ; 1.402      ;
; 1.568  ; M2S[2]                                ; MM[2]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.034     ; 1.564      ;
; 1.631  ; M1S[2]                                ; MM[1]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.038     ; 1.623      ;
; 1.693  ; M0S[2]                                ; MM[0]~latch ; FD[19]                                 ; SResetP99   ; 0.000        ; -0.034     ; 1.689      ;
+--------+---------------------------------------+-------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'timer0:U5|FD[5]'                                                                              ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+
; -0.309 ; timer0:U5|S_1    ; timer0:U5|S_1    ; timer0:U5|S_1   ; timer0:U5|FD[5] ; 0.000        ; 1.284      ; 1.184      ;
; 0.260  ; timer0:U5|S_1    ; timer0:U5|S_1    ; timer0:U5|S_1   ; timer0:U5|FD[5] ; -0.500       ; 1.284      ; 1.253      ;
; 0.284  ; timer0:U5|fs[9]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.424      ;
; 0.285  ; timer0:U5|fs[11] ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.425      ;
; 0.286  ; timer0:U5|fs[17] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.426      ;
; 0.286  ; timer0:U5|fs[1]  ; timer0:U5|fs[1]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; timer0:U5|fs[4]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.425      ;
; 0.287  ; timer0:U5|fs[3]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; timer0:U5|fs[2]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.426      ;
; 0.435  ; timer0:U5|fs[1]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.574      ;
; 0.436  ; timer0:U5|fs[3]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.575      ;
; 0.445  ; timer0:U5|fs[2]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.584      ;
; 0.448  ; timer0:U5|fs[8]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.588      ;
; 0.448  ; timer0:U5|fs[2]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.587      ;
; 0.488  ; timer0:U5|fs[16] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.627      ;
; 0.490  ; timer0:U5|fs[16] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.629      ;
; 0.490  ; timer0:U5|fs[16] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.629      ;
; 0.492  ; timer0:U5|fs[18] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.631      ;
; 0.494  ; timer0:U5|fs[18] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.633      ;
; 0.494  ; timer0:U5|fs[18] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.633      ;
; 0.496  ; timer0:U5|fs[9]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.636      ;
; 0.498  ; timer0:U5|fs[1]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.637      ;
; 0.501  ; timer0:U5|fs[1]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.640      ;
; 0.505  ; timer0:U5|fs[8]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.644      ;
; 0.510  ; timer0:U5|fs[0]  ; timer0:U5|fs[1]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.650      ;
; 0.513  ; timer0:U5|fs[0]  ; timer0:U5|fs[2]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.653      ;
; 0.514  ; timer0:U5|fs[8]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.654      ;
; 0.546  ; timer0:U5|fs[16] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.686      ;
; 0.546  ; timer0:U5|fs[16] ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.686      ;
; 0.550  ; timer0:U5|fs[18] ; timer0:U5|fs[13] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.690      ;
; 0.550  ; timer0:U5|fs[18] ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.690      ;
; 0.563  ; timer0:U5|fs[7]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.704      ;
; 0.575  ; timer0:U5|fs[4]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.715      ;
; 0.576  ; timer0:U5|fs[0]  ; timer0:U5|fs[3]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.716      ;
; 0.579  ; timer0:U5|fs[0]  ; timer0:U5|fs[4]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.719      ;
; 0.591  ; timer0:U5|fs[6]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.732      ;
; 0.593  ; timer0:U5|fs[16] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.732      ;
; 0.595  ; timer0:U5|fs[16] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.734      ;
; 0.597  ; timer0:U5|fs[16] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.736      ;
; 0.597  ; timer0:U5|fs[18] ; timer0:U5|fs[14] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.736      ;
; 0.599  ; timer0:U5|fs[18] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.738      ;
; 0.601  ; timer0:U5|fs[18] ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.740      ;
; 0.602  ; timer0:U5|fs[16] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.741      ;
; 0.602  ; timer0:U5|fs[16] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.741      ;
; 0.606  ; timer0:U5|fs[18] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.745      ;
; 0.606  ; timer0:U5|fs[18] ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.745      ;
; 0.619  ; timer0:U5|fs[16] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.760      ;
; 0.628  ; timer0:U5|fs[10] ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.768      ;
; 0.629  ; timer0:U5|fs[7]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.770      ;
; 0.629  ; timer0:U5|fs[5]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.770      ;
; 0.629  ; timer0:U5|fs[11] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.769      ;
; 0.630  ; timer0:U5|fs[3]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.770      ;
; 0.641  ; timer0:U5|fs[4]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.781      ;
; 0.642  ; timer0:U5|fs[2]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.782      ;
; 0.657  ; timer0:U5|fs[6]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.798      ;
; 0.659  ; timer0:U5|fs[16] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.799      ;
; 0.661  ; timer0:U5|fs[16] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.801      ;
; 0.663  ; timer0:U5|fs[18] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.803      ;
; 0.664  ; timer0:U5|fs[0]  ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.803      ;
; 0.665  ; timer0:U5|fs[18] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.805      ;
; 0.667  ; timer0:U5|fs[15] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.808      ;
; 0.680  ; timer0:U5|fs[14] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.821      ;
; 0.692  ; timer0:U5|fs[7]  ; timer0:U5|fs[7]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.831      ;
; 0.694  ; timer0:U5|fs[9]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.834      ;
; 0.695  ; timer0:U5|fs[5]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.836      ;
; 0.695  ; timer0:U5|fs[1]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.835      ;
; 0.696  ; timer0:U5|fs[3]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.836      ;
; 0.701  ; timer0:U5|fs[6]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.840      ;
; 0.708  ; timer0:U5|fs[2]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.848      ;
; 0.712  ; timer0:U5|fs[8]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.852      ;
; 0.715  ; timer0:U5|fs[7]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.855      ;
; 0.727  ; timer0:U5|fs[4]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.866      ;
; 0.736  ; timer0:U5|fs[13] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.876      ;
; 0.743  ; timer0:U5|fs[6]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.883      ;
; 0.750  ; timer0:U5|fs[5]  ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.889      ;
; 0.761  ; timer0:U5|fs[1]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.901      ;
; 0.765  ; timer0:U5|fs[12] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.905      ;
; 0.773  ; timer0:U5|fs[0]  ; timer0:U5|fs[9]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.914      ;
; 0.780  ; timer0:U5|fs[4]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.034      ; 0.918      ;
; 0.781  ; timer0:U5|fs[5]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.921      ;
; 0.782  ; timer0:U5|fs[3]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.921      ;
; 0.794  ; timer0:U5|fs[17] ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.034      ; 0.932      ;
; 0.794  ; timer0:U5|fs[2]  ; timer0:U5|fs[8]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.933      ;
; 0.795  ; timer0:U5|fs[17] ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.034      ; 0.933      ;
; 0.797  ; timer0:U5|fs[17] ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.034      ; 0.935      ;
; 0.798  ; timer0:U5|fs[6]  ; timer0:U5|fs[5]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.937      ;
; 0.799  ; timer0:U5|fs[9]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.938      ;
; 0.800  ; timer0:U5|fs[6]  ; timer0:U5|fs[16] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.939      ;
; 0.800  ; timer0:U5|fs[6]  ; timer0:U5|fs[0]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.939      ;
; 0.803  ; timer0:U5|fs[17] ; timer0:U5|fs[18] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.034      ; 0.941      ;
; 0.805  ; timer0:U5|fs[11] ; timer0:U5|fs[12] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.944      ;
; 0.817  ; timer0:U5|fs[8]  ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.956      ;
; 0.821  ; timer0:U5|fs[15] ; timer0:U5|fs[15] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.960      ;
; 0.826  ; timer0:U5|fs[10] ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.966      ;
; 0.827  ; timer0:U5|fs[7]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.968      ;
; 0.834  ; timer0:U5|fs[5]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.973      ;
; 0.835  ; timer0:U5|fs[3]  ; timer0:U5|fs[6]  ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.034      ; 0.973      ;
; 0.836  ; timer0:U5|fs[10] ; timer0:U5|fs[10] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.035      ; 0.975      ;
; 0.839  ; timer0:U5|fs[0]  ; timer0:U5|fs[11] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.037      ; 0.980      ;
; 0.839  ; timer0:U5|fs[4]  ; timer0:U5|fs[17] ; timer0:U5|FD[5] ; timer0:U5|FD[5] ; 0.000        ; 0.036      ; 0.979      ;
+--------+------------------+------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                      ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.233 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.825      ; 1.791      ;
; -0.232 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.795      ;
; -0.190 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.837      ;
; -0.190 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.837      ;
; -0.190 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.837      ;
; -0.166 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.825      ; 1.858      ;
; -0.166 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.825      ; 1.858      ;
; -0.166 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.825      ; 1.858      ;
; -0.166 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.825      ; 1.858      ;
; -0.154 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.827      ; 1.872      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.826      ; 1.895      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.827      ; 1.896      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.827      ; 1.896      ;
; -0.130 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.827      ; 1.896      ;
; -0.116 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.911      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.111 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.916      ;
; -0.109 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 1.920      ;
; -0.109 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 1.920      ;
; -0.109 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 1.920      ;
; -0.109 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 1.920      ;
; -0.109 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 1.920      ;
; -0.109 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 1.920      ;
; -0.109 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 1.920      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.106 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.829      ; 1.922      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.091 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.833      ; 1.941      ;
; -0.088 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.831      ; 1.942      ;
; -0.088 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.831      ; 1.942      ;
; -0.088 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.831      ; 1.942      ;
; -0.088 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.831      ; 1.942      ;
; -0.088 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.831      ; 1.942      ;
; -0.078 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.949      ;
; -0.078 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.949      ;
; -0.078 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.949      ;
; -0.078 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.828      ; 1.949      ;
; -0.049 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.178      ; 1.223      ;
; -0.004 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.181      ; 1.271      ;
; 0.042  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 2.071      ;
; 0.042  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 2.071      ;
; 0.042  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 2.071      ;
; 0.042  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                      ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.830      ; 2.071      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12]    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11]    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10]    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.179      ; 1.327      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15]    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.180      ; 1.328      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14]    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.180      ; 1.328      ;
; 0.054  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13]    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.180      ; 1.328      ;
; 0.055  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.181      ; 1.330      ;
; 0.055  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.181      ; 1.330      ;
; 0.055  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.181      ; 1.330      ;
; 0.073  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 1.181      ; 1.348      ;
+--------+-----------------------------------------------------------------+----------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RS232_T1:U1|Tx_f'                                                                                               ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.201 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.700      ;
; -0.201 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.700      ;
; -0.201 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.700      ;
; -0.201 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.700      ;
; -0.188 ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.700      ; 1.711      ;
; -0.171 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.730      ;
; -0.171 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.730      ;
; -0.171 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.730      ;
; -0.171 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.730      ;
; -0.171 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.730      ;
; -0.171 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.730      ;
; -0.171 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.730      ;
; -0.171 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.730      ;
; -0.144 ; RS232_T1:U1|TXD2_Bf[6]   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.080      ; 1.030      ;
; -0.049 ; RS232_T1:U1|TXD2_Bf[2]   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.133      ; 1.178      ;
; -0.035 ; RS232_T1:U1|TXD2_Bf[1]   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.133      ; 1.192      ;
; -0.032 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[0]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.291      ;
; -0.028 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_B_Clr     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.295      ;
; -0.021 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[1]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.302      ;
; -0.021 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[2]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.302      ;
; -0.016 ; RS232_T1:U1|TXD2_Bf[3]   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.133      ; 1.211      ;
; -0.012 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[2] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.311      ;
; -0.012 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[0] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.311      ;
; -0.012 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[1] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.311      ;
; -0.012 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[3] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.311      ;
; -0.007 ; RS232_T1:U1|TXD2_Bf[4]   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.080      ; 1.167      ;
; -0.001 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|T_Half_f     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.227      ; 1.320      ;
; 0.008  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.331      ;
; 0.008  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.331      ;
; 0.008  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.331      ;
; 0.009  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.332      ;
; 0.011  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.334      ;
; 0.011  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.334      ;
; 0.011  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.334      ;
; 0.013  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.336      ;
; 0.015  ; RS232_T1:U1|TXD2_Bf[5]   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.080      ; 1.189      ;
; 0.020  ; RS232_T1:U1|TXD2_Bf[0]   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.133      ; 1.247      ;
; 0.047  ; RS232_T1:U1|TXD2_Bf[7]   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.080      ; 1.221      ;
; 0.159  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TX           ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 1.229      ; 1.482      ;
; 0.166  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.307      ;
; 0.167  ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|TX           ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.183  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.324      ;
; 0.217  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.357      ;
; 0.284  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.425      ;
; 0.285  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.426      ;
; 0.295  ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.435      ;
; 0.296  ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.436      ;
; 0.296  ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.436      ;
; 0.296  ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.436      ;
; 0.296  ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.436      ;
; 0.296  ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.436      ;
; 0.297  ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.437      ;
; 0.308  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.448      ;
; 0.322  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.462      ;
; 0.324  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.464      ;
; 0.351  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.491      ;
; 0.434  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.575      ;
; 0.442  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.583      ;
; 0.444  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.585      ;
; 0.447  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.588      ;
; 0.452  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.853      ;
; 0.452  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.853      ;
; 0.452  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.853      ;
; 0.452  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.853      ;
; 0.479  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.880      ;
; 0.479  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.880      ;
; 0.479  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.880      ;
; 0.479  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.880      ;
; 0.479  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.880      ;
; 0.479  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.880      ;
; 0.479  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.880      ;
; 0.479  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 1.880      ;
; 0.495  ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.700      ; 1.894      ;
; 0.497  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.638      ;
; 0.498  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.638      ;
; 0.510  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 0.651      ;
; 0.514  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.654      ;
; 0.616  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.756      ;
; 0.802  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.942      ;
; 0.808  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.948      ;
; 0.839  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.979      ;
; 0.904  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.034      ; 1.042      ;
; 0.905  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.037      ; 1.046      ;
; 0.930  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.034      ; 1.068      ;
; 0.933  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.073      ;
; 0.933  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.073      ;
; 0.933  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.073      ;
; 0.933  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.073      ;
; 0.938  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.078      ;
; 0.974  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.114      ;
; 0.974  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.114      ;
; 0.974  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.114      ;
; 0.975  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.115      ;
; 0.977  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.117      ;
; 0.977  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 1.117      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[7]'                                                                                                                             ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.140 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.075      ; 1.029      ;
; -0.091 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.984      ; 0.987      ;
; -0.082 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.524      ; 1.536      ;
; 0.167  ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.191  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.331      ;
; 0.218  ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.714      ; 1.026      ;
; 0.286  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.426      ;
; 0.290  ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.290  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.292  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.432      ;
; 0.297  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.437      ;
; 0.297  ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.720      ; 1.111      ;
; 0.299  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.439      ;
; 0.303  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.443      ;
; 0.356  ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.496      ;
; 0.358  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.498      ;
; 0.358  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.498      ;
; 0.366  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.506      ;
; 0.388  ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.123      ; 0.615      ;
; 0.435  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.575      ;
; 0.439  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.450  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.590      ;
; 0.453  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.593      ;
; 0.457  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.597      ;
; 0.460  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.600      ;
; 0.484  ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.124      ; 0.712      ;
; 0.498  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.638      ;
; 0.501  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.641      ;
; 0.502  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.642      ;
; 0.505  ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.645      ;
; 0.505  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.645      ;
; 0.510  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.650      ;
; 0.515  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.516  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.656      ;
; 0.516  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.656      ;
; 0.516  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.656      ;
; 0.519  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.659      ;
; 0.519  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.659      ;
; 0.519  ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.659      ;
; 0.523  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.663      ;
; 0.526  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.666      ;
; 0.554  ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.126      ; 0.784      ;
; 0.564  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.704      ;
; 0.567  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.707      ;
; 0.578  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.718      ;
; 0.581  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.582  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.722      ;
; 0.582  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.722      ;
; 0.585  ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.725      ;
; 0.585  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.725      ;
; 0.589  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.729      ;
; 0.592  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.732      ;
; 0.604  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.744      ;
; 0.611  ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.751      ;
; 0.627  ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.118      ; 0.849      ;
; 0.630  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.770      ;
; 0.633  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.773      ;
; 0.644  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.784      ;
; 0.647  ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.787      ;
; 0.648  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.788      ;
; 0.651  ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.791      ;
; 0.688  ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.120      ; 0.912      ;
; 0.773  ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.914      ;
; 0.777  ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.126      ; 1.007      ;
; 0.805  ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.946      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.811  ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.950      ;
; 0.816  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.956      ;
; 0.818  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.958      ;
; 0.834  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.974      ;
; 0.834  ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.975      ;
; 0.836  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.976      ;
; 0.838  ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.978      ;
; 0.855  ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.996      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858  ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
+--------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                                 ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.076 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.662      ; 0.775      ;
; 0.199  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.024      ; 0.307      ;
; 0.206  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.024      ; 0.314      ;
; 0.218  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.024      ; 0.326      ;
; 0.452  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.023      ; 0.559      ;
; 0.488  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.023      ; 0.595      ;
; 0.510  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 0.662      ; 0.861      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'WS2812BCLK'                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.025 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; loadck       ; WS2812BCLK  ; 0.000        ; 0.619      ; 0.738      ;
; 0.029 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|bitn[1]         ; loadck       ; WS2812BCLK  ; 0.000        ; 0.620      ; 0.743      ;
; 0.030 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; loadck       ; WS2812BCLK  ; 0.000        ; 0.620      ; 0.744      ;
; 0.049 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|load_clr        ; loadck       ; WS2812BCLK  ; 0.000        ; 0.620      ; 0.763      ;
; 0.062 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; loadck       ; WS2812BCLK  ; 0.000        ; 0.625      ; 0.781      ;
; 0.133 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|emitter         ; loadck       ; WS2812BCLK  ; 0.000        ; 0.619      ; 0.846      ;
; 0.138 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; loadck       ; WS2812BCLK  ; 0.000        ; 0.619      ; 0.851      ;
; 0.140 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 0.000        ; 0.625      ; 0.859      ;
; 0.140 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 0.000        ; 0.625      ; 0.859      ;
; 0.167 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; WS2812B_Driver:WS2812BN|emitter         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.170 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 0.000        ; 0.625      ; 0.889      ;
; 0.174 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.178 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.318      ;
; 0.185 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.324      ;
; 0.253 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.393      ;
; 0.287 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.426      ;
; 0.299 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.438      ;
; 0.299 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.438      ;
; 0.322 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; loadck       ; WS2812BCLK  ; 0.000        ; 0.619      ; 1.035      ;
; 0.322 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; loadck       ; WS2812BCLK  ; 0.000        ; 0.619      ; 1.035      ;
; 0.322 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; loadck       ; WS2812BCLK  ; 0.000        ; 0.619      ; 1.035      ;
; 0.322 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; loadck       ; WS2812BCLK  ; 0.000        ; 0.619      ; 1.035      ;
; 0.362 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.207      ; 1.683      ;
; 0.362 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.207      ; 1.683      ;
; 0.362 ; SResetP99                               ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.207      ; 1.683      ;
; 0.436 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.575      ;
; 0.446 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.585      ;
; 0.447 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.586      ;
; 0.449 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.588      ;
; 0.449 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.588      ;
; 0.460 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; loadck       ; WS2812BCLK  ; 0.000        ; 0.620      ; 1.174      ;
; 0.460 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; loadck       ; WS2812BCLK  ; 0.000        ; 0.620      ; 1.174      ;
; 0.460 ; WS2812B_Driver:WS2812BN|reload1         ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; loadck       ; WS2812BCLK  ; 0.000        ; 0.620      ; 1.174      ;
; 0.480 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.619      ;
; 0.513 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.652      ;
; 0.515 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.654      ;
; 0.533 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.673      ;
; 0.586 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.726      ;
; 0.589 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.729      ;
; 0.654 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.793      ;
; 0.658 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.798      ;
; 0.670 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.809      ;
; 0.687 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.826      ;
; 0.689 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.828      ;
; 0.697 ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.837      ;
; 0.709 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.849      ;
; 0.715 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.855      ;
; 0.715 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.855      ;
; 0.720 ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.860      ;
; 0.721 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.860      ;
; 0.725 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.865      ;
; 0.727 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.866      ;
; 0.733 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.873      ;
; 0.737 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.877      ;
; 0.744 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.883      ;
; 0.747 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.887      ;
; 0.773 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.912      ;
; 0.773 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.913      ;
; 0.777 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.916      ;
; 0.777 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.917      ;
; 0.785 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.924      ;
; 0.785 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.924      ;
; 0.787 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.926      ;
; 0.825 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.964      ;
; 0.827 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.966      ;
; 0.829 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.968      ;
; 0.830 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 0.970      ;
; 0.841 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.980      ;
; 0.849 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 0.988      ;
; 0.873 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.013      ;
; 0.885 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.025      ;
; 0.889 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.029      ;
; 0.889 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|DATA01[1]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.029      ;
; 0.906 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.045      ;
; 0.915 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.055      ;
; 0.923 ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.063      ;
; 0.924 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|DATA01[2]       ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.063      ;
; 0.930 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.069      ;
; 0.930 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.069      ;
; 0.930 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.069      ;
; 0.967 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|emitter         ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.106      ;
; 0.972 ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812B_Driver:WS2812BN|load_clr        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.112      ;
; 1.033 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.172      ;
; 1.033 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.172      ;
; 1.033 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.172      ;
; 1.033 ; WS2812B_Driver:WS2812BN|bitn[0]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.172      ;
; 1.090 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.229      ;
; 1.090 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.229      ;
; 1.090 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.229      ;
; 1.090 ; WS2812B_Driver:WS2812BN|bitn[1]         ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.229      ;
; 1.123 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.263      ;
; 1.123 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.263      ;
; 1.123 ; WS2812B_Driver:WS2812BN|DATAn[3]        ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.036      ; 1.263      ;
; 1.123 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.262      ;
; 1.123 ; WS2812B_Driver:WS2812BN|DATAn[2]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.262      ;
; 1.135 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[0]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.274      ;
; 1.135 ; WS2812B_Driver:WS2812BN|DATAn[4]        ; WS2812B_Driver:WS2812BN|DATAn[1]        ; WS2812BCLK   ; WS2812BCLK  ; 0.000        ; 0.035      ; 1.274      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.103 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.330      ; 0.517      ;
; 0.138 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.166      ; 0.388      ;
; 0.144 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.162      ; 0.390      ;
; 0.201 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 0.307      ;
; 0.221 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.329      ;
; 0.240 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.325      ; 0.649      ;
; 0.299 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.669      ; 1.157      ;
; 0.311 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.419      ;
; 0.312 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.420      ;
; 0.400 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.508      ;
; 0.421 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.669      ; 1.279      ;
; 0.437 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.519      ; 1.145      ;
; 0.445 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.519      ; 1.153      ;
; 0.460 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.568      ;
; 0.470 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.578      ;
; 0.500 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.778      ;
; 0.501 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.779      ;
; 0.501 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.779      ;
; 0.523 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.631      ;
; 0.524 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.802      ;
; 0.524 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.802      ;
; 0.524 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.802      ;
; 0.525 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 0.631      ;
; 0.552 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.660      ;
; 0.555 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.663      ;
; 0.618 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.726      ;
; 0.619 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.897      ;
; 0.619 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.897      ;
; 0.619 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.897      ;
; 0.669 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.777      ;
; 0.669 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.777      ;
; 0.669 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.777      ;
; 0.669 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.777      ;
; 0.669 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 0.777      ;
; 0.708 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.986      ;
; 0.708 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.986      ;
; 0.708 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.194      ; 0.986      ;
; 0.729 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.180      ; 0.993      ;
; 0.740 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.330      ; 1.154      ;
; 0.766 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.175      ; 1.025      ;
; 0.778 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.312      ; 1.174      ;
; 0.797 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.180      ; 1.061      ;
; 0.835 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch     ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.162      ; 1.081      ;
; 0.874 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 0.828      ;
; 0.874 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.669      ; 1.232      ;
; 0.909 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.172      ;
; 0.909 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.172      ;
; 1.009 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.519      ; 1.217      ;
; 1.014 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.122      ;
; 1.014 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.122      ;
; 1.014 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.122      ;
; 1.014 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.122      ;
; 1.014 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.669      ; 1.372      ;
; 1.015 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.519      ; 1.223      ;
; 1.027 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 0.981      ;
; 1.030 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 0.984      ;
; 1.058 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 1.164      ;
; 1.058 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 1.164      ;
; 1.093 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.047      ;
; 1.099 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.207      ;
; 1.099 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.207      ;
; 1.099 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.207      ;
; 1.103 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.057      ;
; 1.103 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.057      ;
; 1.103 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.057      ;
; 1.103 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.057      ;
; 1.103 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.057      ;
; 1.103 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.057      ;
; 1.116 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 1.222      ;
; 1.164 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.272      ;
; 1.182 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.290      ;
; 1.182 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.290      ;
; 1.198 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.306      ;
; 1.210 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.473      ;
; 1.210 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.473      ;
; 1.256 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.115     ; 1.225      ;
; 1.295 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.558      ;
; 1.295 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.558      ;
; 1.306 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 1.412      ;
; 1.309 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.115     ; 1.278      ;
; 1.312 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.012      ; 1.408      ;
; 1.312 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.012      ; 1.408      ;
; 1.333 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.022      ; 1.439      ;
; 1.349 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.612      ;
; 1.377 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.115     ; 1.346      ;
; 1.378 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.641      ;
; 1.378 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.179      ; 1.641      ;
; 1.411 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.024      ; 1.519      ;
; 1.514 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.468      ;
; 1.514 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -0.130     ; 1.468      ;
; 1.723 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.012      ; 1.819      ;
; 1.723 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.012      ; 1.819      ;
; 1.959 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -1.225     ; 0.828      ;
; 1.965 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -1.225     ; 0.834      ;
; 1.969 ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]                                       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -1.075     ; 0.988      ;
; 2.281 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -1.226     ; 1.149      ;
; 2.395 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -1.226     ; 1.263      ;
; 2.407 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]                                ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; -1.224     ; 1.277      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[19]'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.166 ; S0S[2]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; S0S[0]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; S0S[1]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; S1S[2]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; S2S[2]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M1S[2]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M2S[2]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; S1S[0]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; S1S[1]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M0S[2]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; S2S[0]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; S2S[1]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M1S[0]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M1S[1]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M2S[1]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M2S[0]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M0S[0]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; M0S[1]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.173 ; S0S[1]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.037      ; 0.314      ;
; 0.174 ; S1S[1]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.314      ;
; 0.174 ; M1S[1]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.314      ;
; 0.175 ; M0S[1]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.315      ;
; 0.176 ; S2S[1]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.316      ;
; 0.178 ; M2S[0]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.318      ;
; 0.178 ; M2S[0]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.318      ;
; 0.178 ; M0S[0]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.318      ;
; 0.178 ; S0S[0]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.037      ; 0.319      ;
; 0.179 ; M1S[0]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.319      ;
; 0.180 ; S2S[0]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.320      ;
; 0.181 ; S1S[0]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.321      ;
; 0.190 ; M1S[2]    ; M1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.330      ;
; 0.190 ; M2S[2]    ; M2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.330      ;
; 0.190 ; M0S[2]    ; M0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.330      ;
; 0.202 ; S2S[2]    ; S2S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.342      ;
; 0.207 ; S0S[2]    ; S0S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.037      ; 0.348      ;
; 0.210 ; S1S[2]    ; S1S[0]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.350      ;
; 0.274 ; M2S[1]    ; M2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.414      ;
; 0.278 ; M1S[0]    ; M1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.418      ;
; 0.278 ; M0S[0]    ; M0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.418      ;
; 0.279 ; S2S[0]    ; S2S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.419      ;
; 0.280 ; S1S[0]    ; S1S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.420      ;
; 0.280 ; S0S[0]    ; S0S[2]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.037      ; 0.421      ;
; 0.292 ; M2S[2]    ; M2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.432      ;
; 0.293 ; M1S[2]    ; M1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.433      ;
; 0.294 ; M0S[2]    ; M0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.434      ;
; 0.306 ; S2S[2]    ; S2S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.446      ;
; 0.306 ; S0S[2]    ; S0S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.037      ; 0.447      ;
; 0.309 ; S1S[2]    ; S1S[1]  ; FD[19]       ; FD[19]      ; 0.000        ; 0.036      ; 0.449      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[5]'                                                                                                      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; Dht11_Driver:U3|dp[1]       ; Dht11_Driver:U3|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|DHT11_ok    ; Dht11_Driver:U3|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|ss[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|tryNN[0]    ; Dht11_Driver:U3|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|tryNN[1]    ; Dht11_Driver:U3|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|dp[2]       ; Dht11_Driver:U3|dp[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|S_B         ; Dht11_Driver:U3|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|d8[1]       ; Dht11_Driver:U3|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|d8[2]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|isdata[1]   ; Dht11_Driver:U3|isdata[1]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|isdata[0]   ; Dht11_Driver:U3|isdata[0]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; Dht11_Driver:U3|DHT11_S     ; Dht11_Driver:U3|DHT11_S     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.173 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|dp[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.314      ;
; 0.174 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.178 ; Dht11_Driver:U3|Timeout[21] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.318      ;
; 0.185 ; Dht11_Driver:U3|dbit[3]     ; Dht11_Driver:U3|dbit[4]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; Dht11_Driver:U3|dbit[1]     ; Dht11_Driver:U3|dbit[2]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.200 ; Dht11_Driver:U3|dbit[2]     ; Dht11_Driver:U3|dbit[3]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.340      ;
; 0.258 ; Dht11_Driver:U3|dbit[4]     ; Dht11_Driver:U3|dbit[5]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.398      ;
; 0.258 ; Dht11_Driver:U3|dbit[0]     ; Dht11_Driver:U3|dbit[1]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.398      ;
; 0.258 ; Dht11_Driver:U3|d8[1]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.398      ;
; 0.261 ; Dht11_Driver:U3|dbit[5]     ; Dht11_Driver:U3|dbit[6]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.401      ;
; 0.264 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.404      ;
; 0.267 ; Dht11_Driver:U3|tryNN[1]    ; Dht11_Driver:U3|tryNN[0]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.407      ;
; 0.277 ; Dht11_Driver:U3|Timeout[5]  ; Dht11_Driver:U3|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.418      ;
; 0.277 ; Dht11_Driver:U3|Timeout[3]  ; Dht11_Driver:U3|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.418      ;
; 0.278 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.419      ;
; 0.278 ; Dht11_Driver:U3|Timeout[17] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.418      ;
; 0.279 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|ss[0]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.279 ; Dht11_Driver:U3|Timeout[13] ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.279 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.279 ; Dht11_Driver:U3|Timeout[19] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.279 ; Dht11_Driver:U3|Timeout[15] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.279 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.419      ;
; 0.281 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.421      ;
; 0.283 ; Dht11_Driver:U3|Timeout[1]  ; Dht11_Driver:U3|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.424      ;
; 0.284 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.425      ;
; 0.284 ; Dht11_Driver:U3|Timeout[9]  ; Dht11_Driver:U3|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.425      ;
; 0.284 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.425      ;
; 0.285 ; Dht11_Driver:U3|chK_SUM[6]  ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; Dht11_Driver:U3|chK_SUM[3]  ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; Dht11_Driver:U3|Timeout[7]  ; Dht11_Driver:U3|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; Dht11_Driver:U3|Timeout[11] ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.425      ;
; 0.285 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.286 ; Dht11_Driver:U3|chK_SUM[5]  ; Dht11_Driver:U3|chK_SUM[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.427      ;
; 0.286 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.427      ;
; 0.287 ; Dht11_Driver:U3|chK_SUM[7]  ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.428      ;
; 0.288 ; Dht11_Driver:U3|dp[0]       ; Dht11_Driver:U3|dp[1]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.429      ;
; 0.288 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.428      ;
; 0.294 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.435      ;
; 0.296 ; Dht11_Driver:U3|tryNN[0]    ; Dht11_Driver:U3|tryNN[1]    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.436      ;
; 0.345 ; Dht11_Driver:U3|chK_SUM[4]  ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.486      ;
; 0.350 ; Dht11_Driver:U3|chK_SUM[2]  ; Dht11_Driver:U3|chK_SUM[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.491      ;
; 0.351 ; Dht11_Driver:U3|chK_SUM[0]  ; Dht11_Driver:U3|chK_SUM[0]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.492      ;
; 0.374 ; Dht11_Driver:U3|d8[0]       ; Dht11_Driver:U3|d8[2]       ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.514      ;
; 0.393 ; Dht11_Driver:U3|dd[3][7]    ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.534      ;
; 0.394 ; Dht11_Driver:U3|bit01       ; Dht11_Driver:U3|dbit[0]     ; FD[5]        ; FD[5]       ; 0.000        ; 0.035      ; 0.533      ;
; 0.404 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|DHT11_ok    ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.544      ;
; 0.412 ; Dht11_Driver:U3|ss[1]       ; Dht11_Driver:U3|S_B         ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.552      ;
; 0.426 ; Dht11_Driver:U3|Timeout[5]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.567      ;
; 0.426 ; Dht11_Driver:U3|Timeout[3]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.567      ;
; 0.427 ; Dht11_Driver:U3|Timeout[17] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.567      ;
; 0.428 ; Dht11_Driver:U3|Timeout[15] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.568      ;
; 0.428 ; Dht11_Driver:U3|Timeout[13] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.568      ;
; 0.428 ; Dht11_Driver:U3|Timeout[19] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.568      ;
; 0.432 ; Dht11_Driver:U3|Timeout[1]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.573      ;
; 0.433 ; Dht11_Driver:U3|chK_SUM[3]  ; Dht11_Driver:U3|chK_SUM[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.574      ;
; 0.433 ; Dht11_Driver:U3|Timeout[9]  ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.574      ;
; 0.434 ; Dht11_Driver:U3|chK_SUM[5]  ; Dht11_Driver:U3|chK_SUM[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.575      ;
; 0.434 ; Dht11_Driver:U3|Timeout[11] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.574      ;
; 0.434 ; Dht11_Driver:U3|Timeout[7]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.575      ;
; 0.436 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.577      ;
; 0.437 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[17] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.577      ;
; 0.437 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[13] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.577      ;
; 0.439 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[19] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.439 ; Dht11_Driver:U3|Timeout[6]  ; Dht11_Driver:U3|Timeout[8]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.580      ;
; 0.440 ; Dht11_Driver:U3|Timeout[16] ; Dht11_Driver:U3|Timeout[18] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.580      ;
; 0.440 ; Dht11_Driver:U3|Timeout[12] ; Dht11_Driver:U3|Timeout[14] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.580      ;
; 0.442 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[9]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.583      ;
; 0.442 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[11] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.583      ;
; 0.442 ; Dht11_Driver:U3|Timeout[18] ; Dht11_Driver:U3|Timeout[20] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.582      ;
; 0.443 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.584      ;
; 0.443 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.584      ;
; 0.444 ; Dht11_Driver:U3|chK_SUM[6]  ; Dht11_Driver:U3|chK_SUM[7]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.585      ;
; 0.444 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[5]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.585      ;
; 0.444 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[15] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.584      ;
; 0.445 ; Dht11_Driver:U3|Timeout[8]  ; Dht11_Driver:U3|Timeout[10] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.586      ;
; 0.445 ; Dht11_Driver:U3|Timeout[10] ; Dht11_Driver:U3|Timeout[12] ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.586      ;
; 0.446 ; Dht11_Driver:U3|Timeout[20] ; Dht11_Driver:U3|Timeout[21] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.586      ;
; 0.446 ; Dht11_Driver:U3|Timeout[2]  ; Dht11_Driver:U3|Timeout[4]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.587      ;
; 0.446 ; Dht11_Driver:U3|Timeout[0]  ; Dht11_Driver:U3|Timeout[2]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.587      ;
; 0.447 ; Dht11_Driver:U3|Timeout[4]  ; Dht11_Driver:U3|Timeout[6]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.588      ;
; 0.447 ; Dht11_Driver:U3|Timeout[14] ; Dht11_Driver:U3|Timeout[16] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.587      ;
; 0.452 ; Dht11_Driver:U3|chK_SUM[1]  ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.593      ;
; 0.481 ; Dht11_Driver:U3|ss[0]       ; Dht11_Driver:U3|tryDelay[0] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.621      ;
; 0.481 ; Dht11_Driver:U3|ss[0]       ; Dht11_Driver:U3|tryDelay[2] ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.621      ;
; 0.486 ; Dht11_Driver:U3|dd[3][1]    ; Dht11_Driver:U3|chK_SUM[1]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.627      ;
; 0.488 ; Dht11_Driver:U3|dd[3][3]    ; Dht11_Driver:U3|chK_SUM[3]  ; FD[5]        ; FD[5]       ; 0.000        ; 0.037      ; 0.629      ;
; 0.488 ; Dht11_Driver:U3|tryNN[0]    ; Dht11_Driver:U3|isdata[1]   ; FD[5]        ; FD[5]       ; 0.000        ; 0.036      ; 0.628      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'timer0:U5|FD[17]'                                                                                  ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; 0.166 ; timer0:U5|s2[2]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; timer0:U5|s2[1]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; timer0:U5|s2[0]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; timer0:U5|s1[2]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; timer0:U5|s1[0]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; timer0:U5|s1[1]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; timer0:U5|scanP[1] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.307      ;
; 0.174 ; timer0:U5|scanP[0] ; timer0:U5|scanP[0] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.314      ;
; 0.175 ; timer0:U5|s1[1]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.315      ;
; 0.176 ; timer0:U5|s2[0]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.037      ; 0.317      ;
; 0.178 ; timer0:U5|s1[0]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.318      ;
; 0.179 ; timer0:U5|s2[0]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.037      ; 0.320      ;
; 0.186 ; timer0:U5|scan[2]  ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.326      ;
; 0.186 ; timer0:U5|scan[1]  ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.326      ;
; 0.186 ; timer0:U5|scan[0]  ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.326      ;
; 0.190 ; timer0:U5|s1[2]    ; timer0:U5|s1[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.330      ;
; 0.198 ; timer0:U5|scanP[1] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; timer0:U5|scanP[0] ; timer0:U5|scanP[1] ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.359      ;
; 0.245 ; timer0:U5|scan[3]  ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.385      ;
; 0.251 ; timer0:U5|s2[2]    ; timer0:U5|s2[0]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.037      ; 0.392      ;
; 0.277 ; timer0:U5|s2[1]    ; timer0:U5|s2[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.037      ; 0.418      ;
; 0.278 ; timer0:U5|s1[0]    ; timer0:U5|s1[2]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.418      ;
; 0.294 ; timer0:U5|s1[2]    ; timer0:U5|s1[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.434      ;
; 0.305 ; timer0:U5|s2[2]    ; timer0:U5|s2[1]    ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.037      ; 0.446      ;
; 0.312 ; timer0:U5|scanP[1] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.452      ;
; 0.314 ; timer0:U5|scanP[1] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.454      ;
; 0.316 ; timer0:U5|scanP[1] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.456      ;
; 0.322 ; timer0:U5|scanP[0] ; timer0:U5|scan[0]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.462      ;
; 0.323 ; timer0:U5|scanP[0] ; timer0:U5|scan[2]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.463      ;
; 0.324 ; timer0:U5|scanP[0] ; timer0:U5|scan[3]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.464      ;
; 0.326 ; timer0:U5|scanP[0] ; timer0:U5|scan[1]  ; timer0:U5|FD[17] ; timer0:U5|FD[17] ; 0.000        ; 0.036      ; 0.466      ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.174 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.177 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.317      ;
; 0.185 ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.186 ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.326      ;
; 0.237 ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.377      ;
; 0.237 ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.377      ;
; 0.238 ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.378      ;
; 0.251 ; MCP3202_Driver:U4|MCP3202_ADs[2]  ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.391      ;
; 0.288 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.429      ;
; 0.291 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.432      ;
; 0.303 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.444      ;
; 0.305 ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.445      ;
; 0.309 ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; MCP3202_Driver:U4|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.449      ;
; 0.311 ; MCP3202_Driver:U4|MCP3202_ADs[11] ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.452      ;
; 0.312 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.452      ;
; 0.322 ; MCP3202_Driver:U4|MCP3202_ADs[9]  ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.462      ;
; 0.325 ; MCP3202_Driver:U4|MCP3202_ADs[3]  ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.466      ;
; 0.360 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.501      ;
; 0.376 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.517      ;
; 0.416 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.557      ;
; 0.420 ; MCP3202_Driver:U4|MCP3202_ADs[10] ; MCP3202_Driver:U4|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.560      ;
; 0.430 ; MCP3202_Driver:U4|MCP3202_ADs[1]  ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.571      ;
; 0.432 ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; MCP3202_Driver:U4|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.572      ;
; 0.435 ; MCP3202_Driver:U4|MCP3202_ADs[10] ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.575      ;
; 0.437 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.578      ;
; 0.440 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.581      ;
; 0.444 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.585      ;
; 0.498 ; MCP3202_Driver:U4|MCP3202_ADs[0]  ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.040      ; 0.642      ;
; 0.503 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.644      ;
; 0.506 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.647      ;
; 0.507 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.647      ;
; 0.518 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.659      ;
; 0.521 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.662      ;
; 0.523 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.664      ;
; 0.526 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.667      ;
; 0.589 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.730      ;
; 0.592 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.733      ;
; 0.622 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.763      ;
; 0.650 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.789      ;
; 0.664 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.804      ;
; 0.664 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.804      ;
; 0.664 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.804      ;
; 0.664 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.804      ;
; 0.664 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.804      ;
; 0.664 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.805      ;
; 0.679 ; MCP3202_Driver:U4|MCP3202_ADs[5]  ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 0.824      ;
; 0.683 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.824      ;
; 0.706 ; MCP3202_Driver:U4|MCP3202_ADs[7]  ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 0.851      ;
; 0.733 ; MCP3202_Driver:U4|MCP3202_ADs[6]  ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 0.878      ;
; 0.749 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.890      ;
; 0.755 ; MCP3202_Driver:U4|MCP3202_ADs[4]  ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.041      ; 0.900      ;
; 0.758 ; MCP3202_Driver:U4|i[0]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.899      ;
; 0.770 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.909      ;
; 0.776 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.917      ;
; 0.792 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.933      ;
; 0.792 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.933      ;
; 0.792 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.933      ;
; 0.792 ; MCP3202_Driver:U4|i[4]            ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.933      ;
; 0.820 ; MCP3202_Driver:U4|i[3]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.961      ;
; 0.853 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.992      ;
; 0.860 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.000      ;
; 0.860 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.000      ;
; 0.860 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.000      ;
; 0.860 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.000      ;
; 0.860 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.000      ;
; 0.883 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[4]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.004     ; 0.983      ;
; 0.883 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[3]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.004     ; 0.983      ;
; 0.883 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[0]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.004     ; 0.983      ;
; 0.883 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[2]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.004     ; 0.983      ;
; 0.883 ; MCP3202_RESET                     ; MCP3202_Driver:U4|i[1]            ; FD[17]       ; FD[4]       ; 0.000        ; -0.004     ; 0.983      ;
; 0.889 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.030      ;
; 0.893 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; -0.005     ; 0.992      ;
; 0.912 ; MCP3202_Driver:U4|i[2]            ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.053      ;
; 0.914 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.007     ; 1.011      ;
; 0.914 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.007     ; 1.011      ;
; 0.914 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[17]       ; FD[4]       ; 0.000        ; -0.007     ; 1.011      ;
; 0.914 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.003     ; 1.015      ;
; 0.914 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.007     ; 1.011      ;
; 0.951 ; MCP3202_Driver:U4|MCP3202_tryN[0] ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 1.090      ;
; 0.955 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.011     ; 1.048      ;
; 0.955 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.011     ; 1.048      ;
; 0.955 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.011     ; 1.048      ;
; 0.955 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.011     ; 1.048      ;
; 0.977 ; MCP3202_Driver:U4|i[1]            ; MCP3202_Driver:U4|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.118      ;
; 1.026 ; MCP3202_Driver:U4|MCP3202_CS      ; MCP3202_Driver:U4|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 1.166      ;
; 1.030 ; MCP3202_Driver:U4|MCP3202_CLK     ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.171      ;
; 1.034 ; MCP3202_Driver:U4|MCP3202_tryN[1] ; MCP3202_Driver:U4|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 1.173      ;
; 1.035 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 1.172      ;
; 1.035 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 1.172      ;
; 1.035 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 1.172      ;
; 1.035 ; MCP3202_Driver:U4|MCP3202_ok      ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 1.172      ;
; 1.036 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[11] ; FD[17]       ; FD[4]       ; 0.000        ; -0.006     ; 1.134      ;
; 1.036 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.006     ; 1.134      ;
; 1.036 ; MCP3202_RESET                     ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; FD[17]       ; FD[4]       ; 0.000        ; -0.006     ; 1.134      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                             ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.167 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.307      ;
; 0.247 ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.387      ;
; 0.248 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.388      ;
; 0.286 ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.426      ;
; 0.298 ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.438      ;
; 0.308 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.448      ;
; 0.308 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.448      ;
; 0.311 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.451      ;
; 0.312 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.452      ;
; 0.316 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.456      ;
; 0.372 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.512      ;
; 0.388 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.528      ;
; 0.405 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.037      ; 0.546      ;
; 0.509 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.649      ;
; 0.510 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.650      ;
; 0.510 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.650      ;
; 0.511 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.651      ;
; 0.518 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.657      ;
; 0.518 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.657      ;
; 0.518 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.657      ;
; 0.518 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.657      ;
; 0.527 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.667      ;
; 0.528 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.668      ;
; 0.554 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.694      ;
; 0.558 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.698      ;
; 0.559 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.698      ;
; 0.560 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.699      ;
; 0.564 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.703      ;
; 0.564 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.703      ;
; 0.583 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.723      ;
; 0.588 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.727      ;
; 0.589 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.728      ;
; 0.593 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.732      ;
; 0.593 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.732      ;
; 0.596 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.736      ;
; 0.625 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.765      ;
; 0.627 ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.037      ; 0.768      ;
; 0.665 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.805      ;
; 0.694 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.834      ;
; 0.701 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.841      ;
; 0.702 ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.842      ;
; 0.730 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.870      ;
; 0.731 ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.871      ;
; 0.883 ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.043      ;
; 0.905 ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.065      ;
; 1.045 ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.205      ;
; 1.324 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.484      ;
; 1.324 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.484      ;
; 1.324 ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.484      ;
; 1.404 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.149      ; 1.657      ;
; 1.404 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.149      ; 1.657      ;
; 1.404 ; ROTATEreset                      ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.149      ; 1.657      ;
; 1.422 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.582      ;
; 1.422 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.582      ;
; 1.422 ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.582      ;
; 1.452 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.612      ;
; 1.452 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.612      ;
; 1.452 ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.056      ; 1.612      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.197 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.026      ; 0.307      ;
; 0.203 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.026      ; 0.313      ;
; 0.204 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.026      ; 0.314      ;
; 0.208 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.026      ; 0.318      ;
; 0.310 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.026      ; 0.420      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[30]'                                                                 ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.200 ; autoMM[2] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; autoMM[1] ; autoMM[1] ; FD[30]       ; FD[30]      ; 0.000        ; 0.023      ; 0.307      ;
; 0.207 ; autoMM[0] ; autoMM[0] ; FD[30]       ; FD[30]      ; 0.000        ; 0.023      ; 0.314      ;
; 0.218 ; autoMM[1] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.023      ; 0.325      ;
; 0.238 ; autoMM[0] ; autoMM[1] ; FD[30]       ; FD[30]      ; 0.000        ; 0.023      ; 0.345      ;
; 0.338 ; autoMM[0] ; autoMM[2] ; FD[30]       ; FD[30]      ; 0.000        ; 0.023      ; 0.445      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.200 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.023      ; 0.307      ;
; 0.207 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.023      ; 0.314      ;
; 0.218 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.023      ; 0.325      ;
; 0.223 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.023      ; 0.330      ;
; 0.323 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; 0.023      ; 0.430      ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'timer0:U5|S_1'                                                                           ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+
; Slack ; From Node       ; To Node        ; Launch Clock     ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+
; 0.220 ; timer0:U5|m[1]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.360      ;
; 0.269 ; timer0:U5|m[0]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.409      ;
; 0.270 ; timer0:U5|m[0]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.410      ;
; 0.270 ; timer0:U5|m[0]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.410      ;
; 0.280 ; timer0:U5|s[1]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.420      ;
; 0.284 ; timer0:U5|s[5]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.424      ;
; 0.295 ; timer0:U5|h[1]  ; timer0:U5|h[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.435      ;
; 0.298 ; timer0:U5|h[0]  ; timer0:U5|h[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.438      ;
; 0.301 ; timer0:U5|h[2]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.441      ;
; 0.302 ; timer0:U5|s2[2] ; timer0:U5|s[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.780      ;
; 0.302 ; timer0:U5|s2[2] ; timer0:U5|s[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.780      ;
; 0.302 ; timer0:U5|s2[2] ; timer0:U5|s[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.780      ;
; 0.302 ; timer0:U5|s2[2] ; timer0:U5|s[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.780      ;
; 0.302 ; timer0:U5|s2[2] ; timer0:U5|s[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.780      ;
; 0.302 ; timer0:U5|s2[2] ; timer0:U5|s[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.780      ;
; 0.305 ; timer0:U5|h[1]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.445      ;
; 0.305 ; timer0:U5|h[1]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.445      ;
; 0.316 ; timer0:U5|m[1]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.456      ;
; 0.325 ; timer0:U5|m[0]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.465      ;
; 0.342 ; timer0:U5|m[1]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.482      ;
; 0.343 ; timer0:U5|m[1]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.483      ;
; 0.343 ; timer0:U5|m[1]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.483      ;
; 0.351 ; timer0:U5|s[3]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.491      ;
; 0.351 ; timer0:U5|h[4]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.491      ;
; 0.353 ; timer0:U5|s[2]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.493      ;
; 0.353 ; timer0:U5|s1[2] ; timer0:U5|s[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 0.830      ;
; 0.353 ; timer0:U5|s1[2] ; timer0:U5|s[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 0.830      ;
; 0.353 ; timer0:U5|s1[2] ; timer0:U5|s[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 0.830      ;
; 0.353 ; timer0:U5|s1[2] ; timer0:U5|s[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 0.830      ;
; 0.353 ; timer0:U5|s1[2] ; timer0:U5|s[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 0.830      ;
; 0.353 ; timer0:U5|s1[2] ; timer0:U5|s[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 0.830      ;
; 0.354 ; timer0:U5|s[4]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.494      ;
; 0.358 ; timer0:U5|m[5]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.498      ;
; 0.364 ; timer0:U5|s[0]  ; timer0:U5|s[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.504      ;
; 0.396 ; timer0:U5|m[0]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.536      ;
; 0.421 ; timer0:U5|h[4]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.561      ;
; 0.429 ; timer0:U5|s[1]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.569      ;
; 0.438 ; timer0:U5|m[2]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.578      ;
; 0.444 ; timer0:U5|h[1]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.584      ;
; 0.445 ; timer0:U5|h[0]  ; timer0:U5|h[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.585      ;
; 0.448 ; timer0:U5|h[0]  ; timer0:U5|h[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.588      ;
; 0.452 ; timer0:U5|h[3]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.592      ;
; 0.463 ; timer0:U5|m[4]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.603      ;
; 0.472 ; timer0:U5|m[0]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.612      ;
; 0.480 ; timer0:U5|h[2]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.620      ;
; 0.481 ; timer0:U5|h[2]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.621      ;
; 0.487 ; timer0:U5|s2[2] ; timer0:U5|h[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.965      ;
; 0.487 ; timer0:U5|s2[2] ; timer0:U5|h[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.965      ;
; 0.487 ; timer0:U5|s2[2] ; timer0:U5|h[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.965      ;
; 0.487 ; timer0:U5|s2[2] ; timer0:U5|h[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.965      ;
; 0.487 ; timer0:U5|s2[2] ; timer0:U5|h[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.965      ;
; 0.489 ; timer0:U5|s2[2] ; timer0:U5|m[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.967      ;
; 0.489 ; timer0:U5|s2[2] ; timer0:U5|m[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.967      ;
; 0.489 ; timer0:U5|s2[2] ; timer0:U5|m[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.967      ;
; 0.489 ; timer0:U5|s2[2] ; timer0:U5|m[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.967      ;
; 0.489 ; timer0:U5|s2[2] ; timer0:U5|m[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.967      ;
; 0.489 ; timer0:U5|s2[2] ; timer0:U5|m[5] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.374      ; 0.967      ;
; 0.492 ; timer0:U5|s[1]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.632      ;
; 0.495 ; timer0:U5|s[1]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.635      ;
; 0.500 ; timer0:U5|s[3]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.640      ;
; 0.511 ; timer0:U5|s[0]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.651      ;
; 0.511 ; timer0:U5|s[2]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.651      ;
; 0.512 ; timer0:U5|s[4]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.652      ;
; 0.514 ; timer0:U5|s[0]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.654      ;
; 0.514 ; timer0:U5|s[2]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.654      ;
; 0.518 ; timer0:U5|m[3]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.658      ;
; 0.558 ; timer0:U5|h[3]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.698      ;
; 0.558 ; timer0:U5|s[1]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.698      ;
; 0.563 ; timer0:U5|s[3]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.703      ;
; 0.577 ; timer0:U5|s[0]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.717      ;
; 0.577 ; timer0:U5|s[2]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.717      ;
; 0.580 ; timer0:U5|s[0]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.720      ;
; 0.587 ; timer0:U5|h[0]  ; timer0:U5|h[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.727      ;
; 0.588 ; timer0:U5|h[0]  ; timer0:U5|h[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.728      ;
; 0.588 ; timer0:U5|s1[2] ; timer0:U5|h[2] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 1.065      ;
; 0.588 ; timer0:U5|s1[2] ; timer0:U5|h[1] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 1.065      ;
; 0.588 ; timer0:U5|s1[2] ; timer0:U5|h[0] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 1.065      ;
; 0.588 ; timer0:U5|s1[2] ; timer0:U5|h[3] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 1.065      ;
; 0.588 ; timer0:U5|s1[2] ; timer0:U5|h[4] ; timer0:U5|FD[17] ; timer0:U5|S_1 ; 0.000        ; 0.373      ; 1.065      ;
; 0.600 ; timer0:U5|m[2]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.740      ;
; 0.609 ; timer0:U5|m[3]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.749      ;
; 0.622 ; timer0:U5|m[4]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.762      ;
; 0.643 ; timer0:U5|s[0]  ; timer0:U5|s[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.783      ;
; 0.655 ; timer0:U5|m[2]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.795      ;
; 0.664 ; timer0:U5|m[2]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.804      ;
; 0.673 ; timer0:U5|m[3]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.813      ;
; 0.765 ; timer0:U5|s[5]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.905      ;
; 0.765 ; timer0:U5|s[5]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.905      ;
; 0.765 ; timer0:U5|s[5]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.905      ;
; 0.765 ; timer0:U5|s[5]  ; timer0:U5|m[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.905      ;
; 0.765 ; timer0:U5|s[5]  ; timer0:U5|m[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.905      ;
; 0.765 ; timer0:U5|s[5]  ; timer0:U5|m[5] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.905      ;
; 0.771 ; timer0:U5|s[5]  ; timer0:U5|s[4] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.911      ;
; 0.771 ; timer0:U5|s[5]  ; timer0:U5|s[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.911      ;
; 0.771 ; timer0:U5|s[5]  ; timer0:U5|s[2] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.911      ;
; 0.771 ; timer0:U5|s[5]  ; timer0:U5|s[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.911      ;
; 0.771 ; timer0:U5|s[5]  ; timer0:U5|s[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 0.911      ;
; 0.869 ; timer0:U5|s[3]  ; timer0:U5|m[3] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 1.009      ;
; 0.869 ; timer0:U5|s[3]  ; timer0:U5|m[0] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 1.009      ;
; 0.869 ; timer0:U5|s[3]  ; timer0:U5|m[1] ; timer0:U5|S_1    ; timer0:U5|S_1 ; 0.000        ; 0.036      ; 1.009      ;
+-------+-----------------+----------------+------------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'TX_W'                                                                                                            ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.265 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.000        ; 0.603      ; 1.057      ;
; 0.265 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.000        ; 0.603      ; 1.057      ;
; 0.265 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.000        ; 0.603      ; 1.057      ;
; 0.265 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.000        ; 0.603      ; 1.057      ;
; 0.372 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.000        ; 0.659      ; 1.220      ;
; 0.372 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.000        ; 0.659      ; 1.220      ;
; 0.372 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.000        ; 0.659      ; 1.220      ;
; 0.372 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.000        ; 0.659      ; 1.220      ;
; 0.851 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; -0.500       ; 0.603      ; 1.143      ;
; 0.851 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; -0.500       ; 0.603      ; 1.143      ;
; 0.851 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; -0.500       ; 0.603      ; 1.143      ;
; 0.851 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; -0.500       ; 0.603      ; 1.143      ;
; 0.982 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; -0.500       ; 0.659      ; 1.330      ;
; 0.982 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; -0.500       ; 0.659      ; 1.330      ;
; 0.982 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; -0.500       ; 0.659      ; 1.330      ;
; 0.982 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; -0.500       ; 0.659      ; 1.330      ;
; 1.255 ; MCP3202_Driver:U4|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -0.957     ; 0.392      ;
; 1.273 ; MCP3202_Driver:U4|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -0.957     ; 0.410      ;
; 1.276 ; MCP3202_Driver:U4|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -0.957     ; 0.413      ;
; 1.279 ; MCP3202_Driver:U4|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -0.957     ; 0.416      ;
; 1.430 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.542      ;
; 1.432 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.544      ;
; 1.433 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.545      ;
; 1.434 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.546      ;
; 1.436 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; 0.659      ; 2.199      ;
; 1.438 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; 0.659      ; 2.201      ;
; 1.439 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; 0.659      ; 2.202      ;
; 1.440 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; 0.659      ; 2.203      ;
; 1.460 ; Dht11_Driver:U3|dd[4][7]          ; RS232_T1:U1|TXD2_Bf[7] ; FD[5]            ; TX_W        ; 0.000        ; -0.936     ; 0.618      ;
; 1.462 ; Dht11_Driver:U3|dd[4][6]          ; RS232_T1:U1|TXD2_Bf[6] ; FD[5]            ; TX_W        ; 0.000        ; -0.936     ; 0.620      ;
; 1.471 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.583      ;
; 1.473 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.585      ;
; 1.474 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.586      ;
; 1.475 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.587      ;
; 1.548 ; Dht11_Driver:U3|dd[2][4]          ; RS232_T1:U1|TXD2_Bf[4] ; FD[5]            ; TX_W        ; 0.000        ; -0.937     ; 0.705      ;
; 1.586 ; Dht11_Driver:U3|dd[2][5]          ; RS232_T1:U1|TXD2_Bf[5] ; FD[5]            ; TX_W        ; 0.000        ; -0.934     ; 0.746      ;
; 1.591 ; Dht11_Driver:U3|dd[2][7]          ; RS232_T1:U1|TXD2_Bf[7] ; FD[5]            ; TX_W        ; 0.000        ; -0.934     ; 0.751      ;
; 1.594 ; Dht11_Driver:U3|dd[2][6]          ; RS232_T1:U1|TXD2_Bf[6] ; FD[5]            ; TX_W        ; 0.000        ; -0.934     ; 0.754      ;
; 1.597 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[7] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.709      ;
; 1.599 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[4] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.711      ;
; 1.600 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[6] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.712      ;
; 1.601 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[5] ; FD[30]           ; TX_W        ; 0.000        ; 0.028      ; 1.713      ;
; 1.625 ; MCP3202_Driver:U4|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -1.017     ; 0.702      ;
; 1.628 ; MCP3202_Driver:U4|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -1.020     ; 0.702      ;
; 1.643 ; Dht11_Driver:U3|dd[4][4]          ; RS232_T1:U1|TXD2_Bf[4] ; FD[5]            ; TX_W        ; 0.000        ; -0.937     ; 0.800      ;
; 1.725 ; MCP3202_Driver:U4|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -1.017     ; 0.802      ;
; 1.726 ; MCP3202_Driver:U4|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -1.017     ; 0.803      ;
; 1.744 ; MCP3202_Driver:U4|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -1.017     ; 0.821      ;
; 1.750 ; MCP3202_Driver:U4|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -1.017     ; 0.827      ;
; 1.757 ; Dht11_Driver:U3|dd[4][5]          ; RS232_T1:U1|TXD2_Bf[5] ; FD[5]            ; TX_W        ; 0.000        ; -0.936     ; 0.915      ;
; 1.761 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.078      ;
; 1.763 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.080      ;
; 1.764 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.081      ;
; 1.765 ; MM[1]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.082      ;
; 1.770 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -1.110     ; 0.754      ;
; 1.771 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -1.110     ; 0.755      ;
; 1.773 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -1.110     ; 0.757      ;
; 1.774 ; MCP3202_Driver:U4|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -1.017     ; 0.851      ;
; 1.776 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -1.110     ; 0.760      ;
; 1.849 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.022     ; 0.921      ;
; 1.849 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.022     ; 0.921      ;
; 1.849 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.022     ; 0.921      ;
; 1.849 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.022     ; 0.921      ;
; 1.859 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[2] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 1.915      ;
; 1.860 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.177      ;
; 1.862 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.179      ;
; 1.863 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.180      ;
; 1.864 ; MM[2]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.181      ;
; 1.865 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[2] ; SResetP99        ; TX_W        ; 0.000        ; 0.603      ; 2.572      ;
; 1.870 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[7] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.187      ;
; 1.872 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[4] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.189      ;
; 1.873 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[6] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.190      ;
; 1.874 ; MM[0]~latch                       ; RS232_T1:U1|TXD2_Bf[5] ; SResetP99        ; TX_W        ; 0.000        ; -0.787     ; 1.191      ;
; 1.900 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[2] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 1.956      ;
; 1.901 ; MCP3202_Driver:U4|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -1.017     ; 0.978      ;
; 1.917 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[0] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 1.973      ;
; 1.923 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[0] ; SResetP99        ; TX_W        ; 0.000        ; 0.603      ; 2.630      ;
; 1.944 ; Dht11_Driver:U3|dd[2][3]          ; RS232_T1:U1|TXD2_Bf[3] ; FD[5]            ; TX_W        ; 0.000        ; -0.984     ; 1.054      ;
; 1.958 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[0] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 2.014      ;
; 1.968 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[1] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 2.024      ;
; 1.971 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.966     ; 1.099      ;
; 1.971 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.966     ; 1.099      ;
; 1.971 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.966     ; 1.099      ;
; 1.971 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.966     ; 1.099      ;
; 1.974 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[1] ; SResetP99        ; TX_W        ; 0.000        ; 0.603      ; 2.681      ;
; 2.001 ; autoMM[2]                         ; RS232_T1:U1|TXD2_Bf[3] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 2.057      ;
; 2.007 ; SResetP99                         ; RS232_T1:U1|TXD2_Bf[3] ; SResetP99        ; TX_W        ; 0.000        ; 0.603      ; 2.714      ;
; 2.009 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[1] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 2.065      ;
; 2.026 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[2] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 2.082      ;
; 2.042 ; autoMM[1]                         ; RS232_T1:U1|TXD2_Bf[3] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 2.098      ;
; 2.045 ; Dht11_Driver:U3|dd[2][0]          ; RS232_T1:U1|TXD2_Bf[0] ; FD[5]            ; TX_W        ; 0.000        ; -0.986     ; 1.153      ;
; 2.084 ; autoMM[0]                         ; RS232_T1:U1|TXD2_Bf[0] ; FD[30]           ; TX_W        ; 0.000        ; -0.028     ; 2.140      ;
; 2.085 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -1.110     ; 1.069      ;
; 2.085 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -1.110     ; 1.069      ;
; 2.085 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -1.110     ; 1.069      ;
; 2.086 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -1.110     ; 1.070      ;
; 2.102 ; Dht11_Driver:U3|dd[4][0]          ; RS232_T1:U1|TXD2_Bf[0] ; FD[5]            ; TX_W        ; 0.000        ; -0.986     ; 1.210      ;
; 2.104 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -1.054     ; 1.144      ;
; 2.104 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -1.054     ; 1.144      ;
; 2.104 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -1.054     ; 1.144      ;
+-------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[2]'                                                                                                                ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.284 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.425      ;
; 0.285 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.426      ;
; 0.286 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.427      ;
; 0.290 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.431      ;
; 0.298 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.439      ;
; 0.299 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.440      ;
; 0.299 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.440      ;
; 0.302 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.443      ;
; 0.313 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.454      ;
; 0.336 ; MG90S_Driver:MG90S|MG90Servo[16] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.477      ;
; 0.373 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.514      ;
; 0.433 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.574      ;
; 0.434 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.575      ;
; 0.436 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.577      ;
; 0.437 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.578      ;
; 0.439 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.580      ;
; 0.440 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.581      ;
; 0.441 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.582      ;
; 0.443 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.584      ;
; 0.446 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.587      ;
; 0.447 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.588      ;
; 0.448 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.589      ;
; 0.449 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.589      ;
; 0.460 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.601      ;
; 0.463 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.604      ;
; 0.463 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.604      ;
; 0.497 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.638      ;
; 0.499 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.640      ;
; 0.500 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.641      ;
; 0.504 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.645      ;
; 0.505 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.646      ;
; 0.511 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.652      ;
; 0.512 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.652      ;
; 0.512 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.653      ;
; 0.514 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.655      ;
; 0.515 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.515 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.518 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.658      ;
; 0.526 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.667      ;
; 0.529 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.670      ;
; 0.544 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.684      ;
; 0.545 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.685      ;
; 0.545 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.685      ;
; 0.546 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.686      ;
; 0.547 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.687      ;
; 0.547 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.687      ;
; 0.563 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.704      ;
; 0.570 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.711      ;
; 0.574 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.714      ;
; 0.578 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.718      ;
; 0.581 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.581 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.581 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.584 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.724      ;
; 0.587 ; MG90S_Driver:MG90S|MG90Servo[15] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.728      ;
; 0.587 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.728      ;
; 0.592 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.733      ;
; 0.592 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.733      ;
; 0.596 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.736      ;
; 0.597 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.738      ;
; 0.599 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.740      ;
; 0.608 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.749      ;
; 0.612 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.753      ;
; 0.617 ; MG90S_Driver:MG90S|MG90Servo[7]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.758      ;
; 0.629 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.770      ;
; 0.633 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.773      ;
; 0.634 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.775      ;
; 0.637 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.777      ;
; 0.640 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.780      ;
; 0.647 ; MG90S_Driver:MG90S|MG90Servo[5]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.787      ;
; 0.649 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.790      ;
; 0.650 ; MG90S_Driver:MG90S|MG90Servo[4]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.790      ;
; 0.651 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.792      ;
; 0.652 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.793      ;
; 0.655 ; MG90S_Driver:MG90S|MG90Servo[14] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.796      ;
; 0.655 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.796      ;
; 0.658 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.799      ;
; 0.659 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.038      ; 0.801      ;
; 0.659 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.799      ;
; 0.662 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.802      ;
; 0.662 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.802      ;
; 0.662 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.803      ;
; 0.662 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.803      ;
; 0.663 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.804      ;
; 0.666 ; MG90S_Driver:MG90S|MG90Servo[10] ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.807      ;
; 0.677 ; MG90S_Driver:MG90S|MG90Servo[12] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.818      ;
; 0.694 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.835      ;
; 0.696 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.836      ;
; 0.699 ; MG90S_Driver:MG90S|MG90Servo[1]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.839      ;
; 0.706 ; MG90S_Driver:MG90S|MG90Servo[3]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.846      ;
; 0.708 ; MG90S_Driver:MG90S|MG90Servo[13] ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.849      ;
; 0.714 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.855      ;
; 0.718 ; MG90S_Driver:MG90S|MG90Servo[9]  ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.859      ;
; 0.720 ; MG90S_Driver:MG90S|MG90Servo[11] ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.861      ;
; 0.725 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.865      ;
; 0.726 ; MG90S_Driver:MG90S|MG90Servo[6]  ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.867      ;
; 0.727 ; MG90S_Driver:MG90S|MG90Servo[8]  ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[2]        ; FD[2]       ; 0.000        ; 0.037      ; 0.868      ;
; 0.728 ; MG90S_Driver:MG90S|MG90Servo[0]  ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.868      ;
; 0.728 ; MG90S_Driver:MG90S|MG90Servo[2]  ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[2]        ; FD[2]       ; 0.000        ; 0.036      ; 0.868      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'loadck'                                                                                                                                                     ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                 ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.746 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; loadck                                 ; loadck      ; 0.000        ; 0.028      ; 0.858      ;
; 0.746 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; loadck                                 ; loadck      ; 0.000        ; 0.028      ; 0.858      ;
; 0.746 ; WS2812B_Driver:WS2812BN|reload1       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; loadck                                 ; loadck      ; 0.000        ; 0.028      ; 0.858      ;
; 1.085 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; 0.000        ; 0.617      ; 1.806      ;
; 1.085 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; 0.000        ; 0.617      ; 1.806      ;
; 1.085 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; 0.000        ; 0.617      ; 1.806      ;
; 1.110 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 0.000        ; -0.014     ; 1.180      ;
; 1.111 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 0.000        ; -0.014     ; 1.181      ;
; 1.113 ; autoMM[1]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 0.000        ; -0.014     ; 1.183      ;
; 1.248 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[30]                                 ; loadck      ; 0.000        ; -0.014     ; 1.318      ;
; 1.248 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[30]                                 ; loadck      ; 0.000        ; -0.014     ; 1.318      ;
; 1.250 ; autoMM[0]                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[30]                                 ; loadck      ; 0.000        ; -0.014     ; 1.320      ;
; 1.295 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.531     ; 0.858      ;
; 1.295 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.531     ; 0.858      ;
; 1.295 ; WS2812B_Driver:WS2812BN|load_clr      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; WS2812BCLK                             ; loadck      ; 0.000        ; -0.531     ; 0.858      ;
; 1.886 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.195      ; 2.165      ;
; 1.887 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.195      ; 2.166      ;
; 1.889 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.195      ; 2.168      ;
; 2.032 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.195      ; 2.311      ;
; 2.032 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.195      ; 2.311      ;
; 2.034 ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; loadck      ; 0.000        ; 0.195      ; 2.313      ;
; 2.090 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; SResetP99                              ; loadck      ; -0.500       ; 0.617      ; 2.311      ;
; 2.090 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; SResetP99                              ; loadck      ; -0.500       ; 0.617      ; 2.311      ;
; 2.090 ; SResetP99                             ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; SResetP99                              ; loadck      ; -0.500       ; 0.617      ; 2.311      ;
; 2.095 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -0.907     ; 1.282      ;
; 2.096 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -0.907     ; 1.283      ;
; 2.098 ; S0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -0.907     ; 1.285      ;
; 2.260 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -1.577     ; 0.777      ;
; 2.273 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -1.577     ; 0.790      ;
; 2.274 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -1.577     ; 0.791      ;
; 2.296 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 0.815      ;
; 2.306 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 0.825      ;
; 2.307 ; LED_WS2812B_shiftN[2]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 0.826      ;
; 2.311 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -1.576     ; 0.829      ;
; 2.313 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -1.576     ; 0.831      ;
; 2.313 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -1.577     ; 0.830      ;
; 2.314 ; LED_WS2812B_N[2]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -1.577     ; 0.831      ;
; 2.352 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 0.871      ;
; 2.353 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 0.872      ;
; 2.410 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 0.929      ;
; 2.413 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 0.932      ;
; 2.421 ; LED_WS2812B_N[1]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -1.577     ; 0.938      ;
; 2.461 ; LED_WS2812B_N[0]                      ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -1.576     ; 0.979      ;
; 2.471 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -0.914     ; 1.651      ;
; 2.472 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -0.914     ; 1.652      ;
; 2.474 ; S1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -0.914     ; 1.654      ;
; 2.500 ; LED_WS2812B_shiftN[1]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 1.019      ;
; 2.561 ; LED_WS2812B_shiftN[0]                 ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -1.575     ; 1.080      ;
; 2.567 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -1.150     ; 1.511      ;
; 2.568 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -1.150     ; 1.512      ;
; 2.570 ; KEYboard_EP3C16Q240C8:U7|ksw[1]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -1.150     ; 1.514      ;
; 2.633 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -1.096     ; 1.631      ;
; 2.634 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -1.096     ; 1.632      ;
; 2.636 ; PCswx[1]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -1.096     ; 1.634      ;
; 2.699 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -1.150     ; 1.643      ;
; 2.699 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -1.150     ; 1.643      ;
; 2.701 ; KEYboard_EP3C16Q240C8:U7|ksw[0]       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; loadck      ; 0.000        ; -1.150     ; 1.645      ;
; 2.765 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[17]                                 ; loadck      ; 0.000        ; -1.096     ; 1.763      ;
; 2.765 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[17]                                 ; loadck      ; 0.000        ; -1.096     ; 1.763      ;
; 2.767 ; PCswx[0]                              ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[17]                                 ; loadck      ; 0.000        ; -1.096     ; 1.765      ;
; 2.801 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -0.914     ; 1.981      ;
; 2.802 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -0.914     ; 1.982      ;
; 2.804 ; S2S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -0.914     ; 1.984      ;
; 3.028 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -0.909     ; 2.213      ;
; 3.029 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -0.909     ; 2.214      ;
; 3.031 ; M1S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -0.909     ; 2.216      ;
; 3.213 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ; FD[19]                                 ; loadck      ; 0.000        ; -0.905     ; 2.402      ;
; 3.213 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ; FD[19]                                 ; loadck      ; 0.000        ; -0.905     ; 2.402      ;
; 3.215 ; M0S[2]                                ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ; FD[19]                                 ; loadck      ; 0.000        ; -0.905     ; 2.404      ;
+-------+---------------------------------------+-----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.842 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.554     ; 0.298      ;
; 0.848 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.550     ; 0.308      ;
; 1.112 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.829     ; 0.293      ;
; 1.209 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.922     ; 0.297      ;
; 1.900 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -1.376     ; 0.534      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'S_RESET_T'                                                                            ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.624 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 0.000        ; -1.320     ; 0.314      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                                                                                                 ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                               ; Launch Clock                         ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+
; 1.652 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -1.373     ; 0.289      ;
; 1.663 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -1.377     ; 0.296      ;
; 1.836 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -1.375     ; 0.471      ;
; 1.901 ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 0.000        ; -1.378     ; 0.533      ;
+-------+--------------------------------------------+-----------------------------------------------------------------------+--------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.014 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 2.846      ;
; -2.852 ; LCMx[0]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.685      ;
; -2.816 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.170     ; 2.633      ;
; -2.816 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.170     ; 2.633      ;
; -2.816 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.170     ; 2.633      ;
; -2.814 ; LCMx[1]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.166     ; 2.635      ;
; -2.814 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.166     ; 2.635      ;
; -2.814 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.166     ; 2.635      ;
; -2.814 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.166     ; 2.635      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[0][4]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[17][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[11][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[10][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[15][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[7][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[8][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[9][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.810 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.167     ; 2.630      ;
; -2.802 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 2.626      ;
; -2.802 ; LCMx[1]   ; LCM_com_data[11][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 2.626      ;
; -2.802 ; LCMx[1]   ; LCM_com_data[14][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 2.626      ;
; -2.802 ; LCMx[1]   ; LCM_com_data[13][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.633      ;
; -2.802 ; LCMx[1]   ; LCM_com_data[11][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.633      ;
; -2.802 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.633      ;
; -2.802 ; LCMx[1]   ; LCM_com_data[3][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 2.626      ;
; -2.802 ; LCMx[1]   ; LCM_com_data[11][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.633      ;
; -2.801 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 2.633      ;
; -2.801 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[15][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[14][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.632      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[11][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.632      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[19][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.632      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 2.629      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[15][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[14][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[17][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[18][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[19][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 2.629      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[20][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 2.633      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[3][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 2.633      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[5][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.632      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[4][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[3][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 2.626      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[7][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[6][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[8][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 2.626      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[12][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.162     ; 2.626      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[10][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 2.625      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[17][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 2.629      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[7][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[18][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.159     ; 2.629      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[14][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.157     ; 2.631      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.632      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[5][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[4][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[7][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 2.633      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 2.625      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[3][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 2.633      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[5][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 2.625      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[4][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.163     ; 2.625      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[13][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[12][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.160     ; 2.628      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.158     ; 2.630      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.156     ; 2.632      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[3][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.153     ; 2.635      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 2.633      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[9][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.155     ; 2.633      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[11][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
; -2.801 ; LCMx[1]   ; LCM_com_data[10][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.154     ; 2.634      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                           ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock                          ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.747 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.362     ; 1.382      ;
; -1.747 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.362     ; 1.382      ;
; -1.747 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -1.362     ; 1.382      ;
; -0.933 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.515     ; 1.425      ;
; -0.933 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.515     ; 1.425      ;
; -0.933 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 1.000        ; -0.515     ; 1.425      ;
+--------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'loadck'                                                                                                           ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.397 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 0.500        ; 0.587      ; 2.471      ;
; -0.583 ; WS2812B_Driver:WS2812BN|load_clr ; WS2812B_Driver:WS2812BN|reload1 ; WS2812BCLK   ; loadck      ; 1.000        ; -0.620     ; 0.960      ;
; -0.357 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 1.000        ; 0.587      ; 1.931      ;
; 0.033  ; WS2812B_Driver:WS2812BN|reload1  ; WS2812B_Driver:WS2812BN|reload1 ; loadck       ; loadck      ; 1.000        ; -0.034     ; 0.940      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'TX_W'                                                                                            ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -1.142 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -1.229     ; 0.910      ;
; -0.038 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.500        ; 0.473      ; 1.123      ;
; 0.550  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 1.000        ; 0.473      ; 1.035      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'GCKP31'                                                                                              ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.761 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[0]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.415     ; 1.323      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.658 ; ROTATEreset   ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[9]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.219      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[16]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[15]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[7]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[14]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[6]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[13]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[5]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[12]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[4]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[11]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[3]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[10]       ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[2]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[9]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[1]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.645 ; ROTATEreset   ; KEYboard_EP3C16Q240C8:U7|FD[8]        ; FD[17]       ; GCKP31      ; 1.000        ; -0.416     ; 1.206      ;
; -0.392 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.426     ; 0.943      ;
; -0.392 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.426     ; 0.943      ;
; -0.392 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[1]  ; FD[17]       ; GCKP31      ; 1.000        ; -0.426     ; 0.943      ;
; -0.195 ; SResetP99     ; FD[8]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.300      ; 1.962      ;
; -0.146 ; SResetP99     ; timer0:U5|FD[5]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.972      ;
; -0.146 ; SResetP99     ; timer0:U5|FD[4]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.972      ;
; -0.146 ; SResetP99     ; timer0:U5|FD[3]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.972      ;
; -0.146 ; SResetP99     ; timer0:U5|FD[2]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.972      ;
; -0.146 ; SResetP99     ; timer0:U5|FD[1]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.972      ;
; -0.146 ; SResetP99     ; timer0:U5|FD[8]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.972      ;
; -0.146 ; SResetP99     ; timer0:U5|FD[7]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.972      ;
; -0.146 ; SResetP99     ; timer0:U5|FD[6]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.972      ;
; -0.145 ; SResetP99     ; FD2[0]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.972      ;
; -0.145 ; SResetP99     ; WS2812BCLK                            ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.972      ;
; -0.145 ; SResetP99     ; FD2[2]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.972      ;
; -0.145 ; SResetP99     ; FD2[1]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.972      ;
; -0.145 ; SResetP99     ; FD2[3]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.972      ;
; -0.136 ; SResetP99     ; FD[20]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[19]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[18]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[17]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[16]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[15]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[14]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[13]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[12]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[11]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[10]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[9]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[7]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[6]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[5]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[4]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[3]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[2]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[0]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[1]                                 ; SResetP99    ; GCKP31      ; 0.500        ; 1.359      ; 1.962      ;
; -0.136 ; SResetP99     ; FD[22]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[21]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[30]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[29]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[28]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[27]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[26]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[25]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[24]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.136 ; SResetP99     ; FD[23]                                ; SResetP99    ; GCKP31      ; 0.500        ; 1.360      ; 1.963      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[17]                      ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[16]                      ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[15]                      ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[14]                      ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[13]                      ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[12]                      ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[11]                      ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[10]                      ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; -0.123 ; SResetP99     ; timer0:U5|FD[9]                       ; SResetP99    ; GCKP31      ; 0.500        ; 1.366      ; 1.956      ;
; 0.685  ; SResetP99     ; FD[8]                                 ; SResetP99    ; GCKP31      ; 1.000        ; 1.300      ; 1.582      ;
; 0.737  ; SResetP99     ; timer0:U5|FD[5]                       ; SResetP99    ; GCKP31      ; 1.000        ; 1.359      ; 1.589      ;
; 0.737  ; SResetP99     ; timer0:U5|FD[4]                       ; SResetP99    ; GCKP31      ; 1.000        ; 1.359      ; 1.589      ;
; 0.737  ; SResetP99     ; timer0:U5|FD[3]                       ; SResetP99    ; GCKP31      ; 1.000        ; 1.359      ; 1.589      ;
; 0.737  ; SResetP99     ; timer0:U5|FD[2]                       ; SResetP99    ; GCKP31      ; 1.000        ; 1.359      ; 1.589      ;
; 0.737  ; SResetP99     ; timer0:U5|FD[1]                       ; SResetP99    ; GCKP31      ; 1.000        ; 1.359      ; 1.589      ;
; 0.737  ; SResetP99     ; timer0:U5|FD[8]                       ; SResetP99    ; GCKP31      ; 1.000        ; 1.359      ; 1.589      ;
; 0.737  ; SResetP99     ; timer0:U5|FD[7]                       ; SResetP99    ; GCKP31      ; 1.000        ; 1.359      ; 1.589      ;
; 0.737  ; SResetP99     ; timer0:U5|FD[6]                       ; SResetP99    ; GCKP31      ; 1.000        ; 1.359      ; 1.589      ;
; 0.738  ; SResetP99     ; FD2[0]                                ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.589      ;
; 0.738  ; SResetP99     ; WS2812BCLK                            ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.589      ;
; 0.738  ; SResetP99     ; FD2[2]                                ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.589      ;
; 0.738  ; SResetP99     ; FD2[1]                                ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.589      ;
; 0.738  ; SResetP99     ; FD2[3]                                ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.589      ;
; 0.744  ; SResetP99     ; FD[20]                                ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.583      ;
; 0.744  ; SResetP99     ; FD[19]                                ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.583      ;
; 0.744  ; SResetP99     ; FD[18]                                ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.583      ;
; 0.744  ; SResetP99     ; FD[17]                                ; SResetP99    ; GCKP31      ; 1.000        ; 1.360      ; 1.583      ;
+--------+---------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[17]'                                                                                       ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.715 ; RS232_R2:U2|Rx_B_Empty ; Rx_R                  ; FD[0]        ; FD[17]      ; 0.500        ; -0.211     ; 0.991      ;
; -0.526 ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 0.500        ; 0.958      ; 1.961      ;
; -0.526 ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 0.500        ; 0.958      ; 1.961      ;
; -0.526 ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 0.500        ; 0.958      ; 1.961      ;
; -0.229 ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 0.500        ; 1.713      ; 2.419      ;
; 0.088  ; Rx_R                   ; Rx_R                  ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.863      ;
; 0.210  ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.210  ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.978      ;
; 0.219  ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 0.500        ; 1.706      ; 1.964      ;
; 0.219  ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 0.500        ; 1.699      ; 1.957      ;
; 0.219  ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.705      ; 1.963      ;
; 0.219  ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.705      ; 1.963      ;
; 0.219  ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.705      ; 1.963      ;
; 0.219  ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.705      ; 1.963      ;
; 0.220  ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 0.500        ; 1.705      ; 1.962      ;
; 0.220  ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 0.500        ; 1.704      ; 1.961      ;
; 0.227  ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 0.500        ; 1.702      ; 1.952      ;
; 0.232  ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 0.500        ; 1.713      ; 1.958      ;
; 0.232  ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 0.500        ; 1.713      ; 1.958      ;
; 0.232  ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 0.500        ; 1.713      ; 1.958      ;
; 0.232  ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.956      ;
; 0.232  ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 0.500        ; 1.712      ; 1.957      ;
; 0.232  ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 0.500        ; 1.712      ; 1.957      ;
; 0.233  ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 0.500        ; 1.713      ; 1.957      ;
; 0.233  ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 0.500        ; 1.713      ; 1.957      ;
; 0.233  ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 0.500        ; 1.713      ; 1.957      ;
; 0.233  ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 0.500        ; 1.711      ; 1.955      ;
; 0.354  ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 1.000        ; 0.958      ; 1.581      ;
; 0.354  ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 1.000        ; 0.958      ; 1.581      ;
; 0.354  ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 1.000        ; 0.958      ; 1.581      ;
; 0.457  ; WS2812BPReset          ; loadck                ; FD[17]       ; FD[17]      ; 1.000        ; 0.408      ; 0.938      ;
; 0.457  ; WS2812BPReset          ; SpeedS                ; FD[17]       ; FD[17]      ; 1.000        ; 0.408      ; 0.938      ;
; 0.457  ; WS2812BPReset          ; LED_WS2812B_N[2]      ; FD[17]       ; FD[17]      ; 1.000        ; 0.408      ; 0.938      ;
; 0.457  ; WS2812BPReset          ; LED_WS2812B_N[1]      ; FD[17]       ; FD[17]      ; 1.000        ; 0.408      ; 0.938      ;
; 0.457  ; WS2812BPReset          ; LED_WS2812B_N[4]      ; FD[17]       ; FD[17]      ; 1.000        ; 0.408      ; 0.938      ;
; 0.457  ; WS2812BPReset          ; LED_WS2812B_N[3]      ; FD[17]       ; FD[17]      ; 1.000        ; 0.408      ; 0.938      ;
; 0.459  ; WS2812BPReset          ; dir_LR[7]             ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; dir_LR[6]             ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; dir_LR[5]             ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; dir_LR[4]             ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; dir_LR[3]             ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; dir_LR[2]             ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; LED_WS2812B_shiftN[0] ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; dir_LR[1]             ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; LED_WS2812B_shiftN[2] ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.459  ; WS2812BPReset          ; LED_WS2812B_shiftN[1] ; FD[17]       ; FD[17]      ; 1.000        ; 0.406      ; 0.934      ;
; 0.466  ; WS2812BPReset          ; LED_WS2812B_N[0]      ; FD[17]       ; FD[17]      ; 1.000        ; 0.407      ; 0.928      ;
; 0.466  ; WS2812BPReset          ; LED_WS2812B_N[6]      ; FD[17]       ; FD[17]      ; 1.000        ; 0.407      ; 0.928      ;
; 0.466  ; WS2812BPReset          ; LED_WS2812B_N[5]      ; FD[17]       ; FD[17]      ; 1.000        ; 0.407      ; 0.928      ;
; 0.773  ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 1.000        ; 1.713      ; 1.917      ;
; 1.092  ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.092  ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.596      ;
; 1.093  ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.595      ;
; 1.093  ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.595      ;
; 1.093  ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.595      ;
; 1.093  ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.595      ;
; 1.093  ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.595      ;
; 1.093  ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.595      ;
; 1.099  ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 1.000        ; 1.706      ; 1.584      ;
; 1.099  ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 1.000        ; 1.705      ; 1.583      ;
; 1.099  ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 1.000        ; 1.699      ; 1.577      ;
; 1.099  ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.705      ; 1.583      ;
; 1.099  ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.705      ; 1.583      ;
; 1.099  ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.705      ; 1.583      ;
; 1.099  ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.705      ; 1.583      ;
; 1.100  ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 1.000        ; 1.704      ; 1.581      ;
; 1.107  ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 1.000        ; 1.702      ; 1.572      ;
; 1.111  ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.577      ;
; 1.112  ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 1.000        ; 1.713      ; 1.578      ;
; 1.112  ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 1.000        ; 1.713      ; 1.578      ;
; 1.112  ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 1.000        ; 1.713      ; 1.578      ;
; 1.112  ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 1.000        ; 1.712      ; 1.577      ;
; 1.112  ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 1.000        ; 1.712      ; 1.577      ;
; 1.113  ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 1.000        ; 1.713      ; 1.577      ;
; 1.113  ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 1.000        ; 1.713      ; 1.577      ;
; 1.113  ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 1.000        ; 1.713      ; 1.577      ;
; 1.114  ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 1.000        ; 1.711      ; 1.574      ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[30]'                                                              ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.693 ; S0S[2]    ; autoMM[0] ; FD[19]       ; FD[30]      ; 1.000        ; -0.968     ; 0.722      ;
; -0.693 ; S0S[2]    ; autoMM[2] ; FD[19]       ; FD[30]      ; 1.000        ; -0.968     ; 0.722      ;
; -0.693 ; S0S[2]    ; autoMM[1] ; FD[19]       ; FD[30]      ; 1.000        ; -0.968     ; 0.722      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[5]'                                                                                   ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.364 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[0]    ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 1.151      ;
; -0.364 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[1]    ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 1.151      ;
; -0.364 ; DHT11_RESET ; Dht11_Driver:U3|isdata[1]   ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 1.151      ;
; -0.343 ; DHT11_RESET ; Dht11_Driver:U3|dp[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.193     ; 1.137      ;
; -0.343 ; DHT11_RESET ; Dht11_Driver:U3|dp[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.193     ; 1.137      ;
; -0.216 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_ok    ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 1.004      ;
; -0.216 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[0] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 1.004      ;
; -0.216 ; DHT11_RESET ; Dht11_Driver:U3|S_B         ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 1.004      ;
; -0.216 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[2] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 1.004      ;
; -0.216 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_S     ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 1.004      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[7]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[0]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[6]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[8]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[9]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[10] ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[5]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[2]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[1]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[4]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.210 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[3]  ; FD[17]       ; FD[5]       ; 1.000        ; -0.200     ; 0.997      ;
; -0.207 ; DHT11_RESET ; Dht11_Driver:U3|dp[2]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.995      ;
; -0.207 ; DHT11_RESET ; Dht11_Driver:U3|d8[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.995      ;
; -0.207 ; DHT11_RESET ; Dht11_Driver:U3|d8[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.995      ;
; -0.207 ; DHT11_RESET ; Dht11_Driver:U3|d8[2]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.995      ;
; -0.207 ; DHT11_RESET ; Dht11_Driver:U3|isdata[0]   ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.995      ;
; -0.202 ; DHT11_RESET ; Dht11_Driver:U3|ss[1]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.990      ;
; -0.202 ; DHT11_RESET ; Dht11_Driver:U3|ss[0]       ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.990      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[14] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[11] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[13] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[20] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[12] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[21] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[18] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[19] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[17] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[15] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
; -0.027 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[16] ; FD[17]       ; FD[5]       ; 1.000        ; -0.199     ; 0.815      ;
+--------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'WS2812BCLK'                                                                                  ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; -0.335 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 0.500        ; 1.148      ; 1.960      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
; 0.545  ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 1.000        ; 1.148      ; 1.580      ;
+--------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                      ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -0.204 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.037     ; 1.154      ;
; -0.186 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.036     ; 1.137      ;
; -0.101 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.036     ; 1.052      ;
; -0.101 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.036     ; 1.052      ;
; -0.101 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.036     ; 1.052      ;
; -0.101 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.036     ; 1.052      ;
; -0.101 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.036     ; 1.052      ;
; -0.053 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.034     ; 1.006      ;
; -0.053 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.034     ; 1.006      ;
; -0.053 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.034     ; 1.006      ;
; -0.053 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.034     ; 1.006      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.019 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.971      ;
; -0.004 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.956      ;
; -0.004 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.956      ;
; -0.004 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.035     ; 0.956      ;
; 0.002  ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 0.946      ;
; 0.002  ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 0.946      ;
; 0.002  ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 0.946      ;
; 0.002  ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 0.946      ;
; 0.002  ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 0.946      ;
; 0.002  ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 1.000        ; -0.039     ; 0.946      ;
+--------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'timer0:U5|FD[17]'                                                                  ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; -0.100 ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 1.379      ; 1.956      ;
; -0.100 ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 1.379      ; 1.956      ;
; -0.100 ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 1.379      ; 1.956      ;
; -0.100 ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 1.379      ; 1.956      ;
; -0.100 ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 1.379      ; 1.956      ;
; -0.100 ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 0.500        ; 1.379      ; 1.956      ;
; 0.779  ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 1.379      ; 1.577      ;
; 0.779  ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 1.379      ; 1.577      ;
; 0.779  ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 1.379      ; 1.577      ;
; 0.779  ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 1.379      ; 1.577      ;
; 0.779  ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 1.379      ; 1.577      ;
; 0.779  ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 1.000        ; 1.379      ; 1.577      ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.100 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.163     ; 0.924      ;
; -0.100 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.163     ; 0.924      ;
; 0.087  ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.164     ; 0.736      ;
; 0.087  ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.164     ; 0.736      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                      ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.036 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.028     ; 0.995      ;
; -0.036 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.028     ; 0.995      ;
; -0.036 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.028     ; 0.995      ;
; -0.036 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.028     ; 0.995      ;
; 0.002  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.948      ;
; 0.002  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.948      ;
; 0.002  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.948      ;
; 0.002  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.037     ; 0.948      ;
; 0.042  ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.027     ; 0.918      ;
; 0.042  ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.027     ; 0.918      ;
; 0.042  ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|ks      ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.027     ; 0.918      ;
; 0.042  ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.027     ; 0.918      ;
; 0.042  ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.027     ; 0.918      ;
; 0.042  ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kok     ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.027     ; 0.918      ;
; 0.042  ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.027     ; 0.918      ;
; 0.042  ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.027     ; 0.918      ;
; 0.087  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.864      ;
; 0.087  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.864      ;
; 0.087  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.864      ;
; 0.087  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.864      ;
; 0.087  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.864      ;
; 0.087  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.864      ;
; 0.087  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.864      ;
; 0.087  ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 1.000        ; -0.036     ; 0.864      ;
+--------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[2]'                                                                                        ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.003 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.021     ; 0.969      ;
; -0.003 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.021     ; 0.969      ;
; -0.003 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.021     ; 0.969      ;
; -0.003 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.021     ; 0.969      ;
; -0.003 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.021     ; 0.969      ;
; -0.003 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.021     ; 0.969      ;
; -0.003 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.021     ; 0.969      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
; 0.241  ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[17]       ; FD[2]       ; 1.000        ; -0.022     ; 0.724      ;
+--------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'RS232_T1:U1|Tx_f'                                                                   ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; 0.111 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.625      ; 2.116      ;
; 0.111 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.625      ; 2.116      ;
; 0.111 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.625      ; 2.116      ;
; 0.111 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.625      ; 2.116      ;
; 0.111 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.625      ; 2.116      ;
; 0.844 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.625      ; 1.883      ;
; 0.844 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.625      ; 1.883      ;
; 0.844 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.625      ; 1.883      ;
; 0.844 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.625      ; 1.883      ;
; 0.844 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.625      ; 1.883      ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.127 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.026     ; 0.854      ;
; 0.127 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 1.000        ; -0.026     ; 0.854      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.157 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.632      ; 2.077      ;
; 0.157 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.632      ; 2.077      ;
; 0.157 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.632      ; 2.077      ;
; 0.157 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.632      ; 2.077      ;
; 0.157 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.632      ; 2.077      ;
; 0.157 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.632      ; 2.077      ;
; 0.157 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.632      ; 2.077      ;
; 0.170 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.627      ; 2.059      ;
; 0.170 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.627      ; 2.059      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.172 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.631      ; 2.061      ;
; 0.369 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.630      ; 1.863      ;
; 0.369 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.630      ; 1.863      ;
; 0.872 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.632      ; 1.862      ;
; 0.872 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.632      ; 1.862      ;
; 0.872 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.632      ; 1.862      ;
; 0.872 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.632      ; 1.862      ;
; 0.872 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.632      ; 1.862      ;
; 0.872 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.632      ; 1.862      ;
; 0.872 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.632      ; 1.862      ;
; 0.878 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.627      ; 1.851      ;
; 0.878 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.627      ; 1.851      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 0.909 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.631      ; 1.824      ;
; 1.056 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.630      ; 1.676      ;
; 1.056 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.630      ; 1.676      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.233 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 0.635      ; 1.014      ;
; 0.233 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.500        ; 0.635      ; 1.014      ;
; 0.785 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 0.635      ; 0.962      ;
; 0.785 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 1.000        ; 0.635      ; 0.962      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                       ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.259 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.632      ; 0.985      ;
; 0.259 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.632      ; 0.985      ;
; 0.274 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.647      ; 0.985      ;
; 0.274 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.647      ; 0.985      ;
; 0.274 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.647      ; 0.985      ;
; 0.284 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.488      ; 0.816      ;
; 0.284 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.488      ; 0.816      ;
; 0.284 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.488      ; 0.816      ;
; 0.284 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.488      ; 0.816      ;
; 0.284 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.488      ; 0.816      ;
; 0.284 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.500        ; 0.488      ; 0.816      ;
; 0.833 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.632      ; 0.911      ;
; 0.833 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.632      ; 0.911      ;
; 0.841 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.488      ; 0.759      ;
; 0.841 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.488      ; 0.759      ;
; 0.841 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.488      ; 0.759      ;
; 0.841 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.488      ; 0.759      ;
; 0.841 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.488      ; 0.759      ;
; 0.841 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.488      ; 0.759      ;
; 0.848 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.647      ; 0.911      ;
; 0.848 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.647      ; 0.911      ;
; 0.848 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 1.000        ; 0.647      ; 0.911      ;
+-------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[17]'                                                                                        ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.410 ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; 0.000        ; 1.793      ; 1.497      ;
; -0.409 ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; 0.000        ; 1.795      ; 1.500      ;
; -0.409 ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; 0.000        ; 1.795      ; 1.500      ;
; -0.409 ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; 0.000        ; 1.795      ; 1.500      ;
; -0.408 ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; 0.000        ; 1.795      ; 1.501      ;
; -0.408 ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; 0.000        ; 1.795      ; 1.501      ;
; -0.408 ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; 0.000        ; 1.795      ; 1.501      ;
; -0.408 ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.500      ;
; -0.408 ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.500      ;
; -0.408 ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.500      ;
; -0.403 ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; 0.000        ; 1.784      ; 1.495      ;
; -0.396 ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; 0.000        ; 1.788      ; 1.506      ;
; -0.396 ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; 0.000        ; 1.787      ; 1.505      ;
; -0.396 ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; 0.000        ; 1.786      ; 1.504      ;
; -0.396 ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.787      ; 1.505      ;
; -0.396 ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.787      ; 1.505      ;
; -0.396 ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.787      ; 1.505      ;
; -0.396 ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.787      ; 1.505      ;
; -0.394 ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; 0.000        ; 1.780      ; 1.500      ;
; -0.390 ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.390 ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; 0.000        ; 1.794      ; 1.518      ;
; -0.389 ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 1.793      ; 1.518      ;
; -0.389 ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 1.793      ; 1.518      ;
; -0.389 ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; 0.000        ; 1.793      ; 1.518      ;
; -0.389 ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; 0.000        ; 1.793      ; 1.518      ;
; -0.389 ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; 0.000        ; 1.793      ; 1.518      ;
; -0.389 ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; 0.000        ; 1.793      ; 1.518      ;
; -0.067 ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; 0.000        ; 1.795      ; 1.842      ;
; 0.076  ; WS2812BPReset          ; LED_WS2812B_N[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.618      ; 0.798      ;
; 0.076  ; WS2812BPReset          ; LED_WS2812B_N[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.618      ; 0.798      ;
; 0.076  ; WS2812BPReset          ; LED_WS2812B_N[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.618      ; 0.798      ;
; 0.078  ; WS2812BPReset          ; loadck                ; FD[17]       ; FD[17]      ; 0.000        ; 0.619      ; 0.801      ;
; 0.078  ; WS2812BPReset          ; SpeedS                ; FD[17]       ; FD[17]      ; 0.000        ; 0.619      ; 0.801      ;
; 0.078  ; WS2812BPReset          ; LED_WS2812B_N[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.619      ; 0.801      ;
; 0.078  ; WS2812BPReset          ; LED_WS2812B_N[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.619      ; 0.801      ;
; 0.078  ; WS2812BPReset          ; LED_WS2812B_N[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.619      ; 0.801      ;
; 0.078  ; WS2812BPReset          ; LED_WS2812B_N[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.619      ; 0.801      ;
; 0.083  ; WS2812BPReset          ; dir_LR[7]             ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; dir_LR[6]             ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; dir_LR[5]             ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; dir_LR[4]             ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; dir_LR[3]             ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; dir_LR[2]             ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; LED_WS2812B_shiftN[0] ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; dir_LR[1]             ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; LED_WS2812B_shiftN[2] ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.083  ; WS2812BPReset          ; LED_WS2812B_shiftN[1] ; FD[17]       ; FD[17]      ; 0.000        ; 0.617      ; 0.804      ;
; 0.382  ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; 0.000        ; 1.008      ; 1.504      ;
; 0.382  ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; 0.000        ; 1.008      ; 1.504      ;
; 0.382  ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; 0.000        ; 1.008      ; 1.504      ;
; 0.476  ; SResetP99              ; PCswx[1]              ; SResetP99    ; FD[17]      ; -0.500       ; 1.795      ; 1.885      ;
; 0.476  ; SResetP99              ; PCswx[2]              ; SResetP99    ; FD[17]      ; -0.500       ; 1.795      ; 1.885      ;
; 0.476  ; SResetP99              ; PCswx[0]              ; SResetP99    ; FD[17]      ; -0.500       ; 1.795      ; 1.885      ;
; 0.476  ; SResetP99              ; CMDn[0]               ; SResetP99    ; FD[17]      ; -0.500       ; 1.795      ; 1.885      ;
; 0.476  ; SResetP99              ; S_RESET_T             ; SResetP99    ; FD[17]      ; -0.500       ; 1.795      ; 1.885      ;
; 0.476  ; SResetP99              ; CMDn[1]               ; SResetP99    ; FD[17]      ; -0.500       ; 1.795      ; 1.885      ;
; 0.476  ; SResetP99              ; TX_W                  ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.884      ;
; 0.476  ; SResetP99              ; MG90S_RESET           ; SResetP99    ; FD[17]      ; -0.500       ; 1.793      ; 1.883      ;
; 0.476  ; SResetP99              ; led16[0]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.884      ;
; 0.476  ; SResetP99              ; led16[15]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.884      ;
; 0.482  ; SResetP99              ; ROTATEreset           ; SResetP99    ; FD[17]      ; -0.500       ; 1.784      ; 1.880      ;
; 0.488  ; SResetP99              ; WS2812BPReset         ; SResetP99    ; FD[17]      ; -0.500       ; 1.786      ; 1.888      ;
; 0.489  ; SResetP99              ; LCMP_RESET            ; SResetP99    ; FD[17]      ; -0.500       ; 1.788      ; 1.891      ;
; 0.489  ; SResetP99              ; MCP3202_RESET         ; SResetP99    ; FD[17]      ; -0.500       ; 1.787      ; 1.890      ;
; 0.489  ; SResetP99              ; led16[2]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.787      ; 1.890      ;
; 0.489  ; SResetP99              ; led16[4]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.787      ; 1.890      ;
; 0.489  ; SResetP99              ; led16[6]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.787      ; 1.890      ;
; 0.489  ; SResetP99              ; led16[8]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.787      ; 1.890      ;
; 0.490  ; SResetP99              ; RGB16x16Reset         ; SResetP99    ; FD[17]      ; -0.500       ; 1.780      ; 1.884      ;
; 0.497  ; SResetP99              ; led16[1]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[14]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[13]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[3]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[12]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[11]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[5]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[10]~reg0        ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[9]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.497  ; SResetP99              ; led16[7]~reg0         ; SResetP99    ; FD[17]      ; -0.500       ; 1.794      ; 1.905      ;
; 0.498  ; SResetP99              ; MM[2]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 1.793      ; 1.905      ;
; 0.498  ; SResetP99              ; MM[0]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 1.793      ; 1.905      ;
; 0.498  ; SResetP99              ; MM[1]~_emulated       ; SResetP99    ; FD[17]      ; -0.500       ; 1.793      ; 1.905      ;
; 0.498  ; SResetP99              ; DHT11_RESET           ; SResetP99    ; FD[17]      ; -0.500       ; 1.793      ; 1.905      ;
; 0.498  ; SResetP99              ; sound1on              ; SResetP99    ; FD[17]      ; -0.500       ; 1.793      ; 1.905      ;
; 0.498  ; SResetP99              ; sound2~reg0           ; SResetP99    ; FD[17]      ; -0.500       ; 1.793      ; 1.905      ;
; 0.629  ; Rx_R                   ; Rx_R                  ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.769      ;
; 0.935  ; SResetP99              ; Rx_R                  ; SResetP99    ; FD[17]      ; -0.500       ; 1.795      ; 2.344      ;
; 1.266  ; SResetP99              ; LCM[1]                ; SResetP99    ; FD[17]      ; -0.500       ; 1.008      ; 1.888      ;
; 1.266  ; SResetP99              ; LCM[0]                ; SResetP99    ; FD[17]      ; -0.500       ; 1.008      ; 1.888      ;
; 1.266  ; SResetP99              ; LCM[2]                ; SResetP99    ; FD[17]      ; -0.500       ; 1.008      ; 1.888      ;
; 1.312  ; RS232_R2:U2|Rx_B_Empty ; Rx_R                  ; FD[0]        ; FD[17]      ; -0.500       ; -0.028     ; 0.888      ;
+--------+------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.326 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.709      ; 1.582      ;
; -0.326 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.709      ; 1.582      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.185 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.710      ; 1.724      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.706      ; 1.750      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.706      ; 1.750      ;
; -0.149 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.711      ; 1.761      ;
; -0.149 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.711      ; 1.761      ;
; -0.149 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.711      ; 1.761      ;
; -0.149 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.711      ; 1.761      ;
; -0.149 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.711      ; 1.761      ;
; -0.149 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.711      ; 1.761      ;
; -0.149 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.711      ; 1.761      ;
; 0.358  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.709      ; 1.766      ;
; 0.358  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.709      ; 1.766      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.548  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.710      ; 1.957      ;
; 0.550  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.706      ; 1.955      ;
; 0.550  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.706      ; 1.955      ;
; 0.563  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.711      ; 1.973      ;
; 0.563  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.711      ; 1.973      ;
; 0.563  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.711      ; 1.973      ;
; 0.563  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.711      ; 1.973      ;
; 0.563  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.711      ; 1.973      ;
; 0.563  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.711      ; 1.973      ;
; 0.563  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.711      ; 1.973      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[0]'                                                                                      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.305 ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.924      ; 1.818      ;
; -0.305 ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.924      ; 1.818      ;
; -0.276 ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.929      ; 1.852      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.257 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.601      ;
; -0.248 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.610      ;
; -0.248 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.610      ;
; -0.248 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.610      ;
; -0.248 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.610      ;
; -0.248 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.610      ;
; -0.248 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.659      ; 1.610      ;
; -0.005 ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.924      ; 1.618      ;
; -0.005 ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.924      ; 1.618      ;
; 0.018  ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.929      ; 1.646      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.444  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.802      ;
; 0.459  ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.817      ;
; 0.459  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.817      ;
; 0.459  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.817      ;
; 0.459  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.817      ;
; 0.459  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.817      ;
; 0.459  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.659      ; 1.817      ;
; 0.878  ; LCMP_RESET ; LCMPok                         ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.666      ; 2.753      ;
; 0.878  ; LCMP_RESET ; LN~_emulated                   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.666      ; 2.753      ;
; 0.878  ; LCMP_RESET ; LCM_INI[4]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_RESET                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.663      ; 2.750      ;
; 0.878  ; LCMP_RESET ; \LCM_P:SW                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.666      ; 2.753      ;
; 0.878  ; LCMP_RESET ; LCM_INI[1]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.666      ; 2.753      ;
; 0.878  ; LCMP_RESET ; LCM_INI[2]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.666      ; 2.753      ;
; 0.878  ; LCMP_RESET ; LCM_INI[0]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.665      ; 2.752      ;
; 0.878  ; LCMP_RESET ; LCM_INI[3]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[1][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[5][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[7][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[16][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[17][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.660      ; 2.747      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[11][0]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.664      ; 2.751      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[16][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.660      ; 2.747      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[16][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[10][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[11][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[14][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[15][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[13][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.665      ; 2.752      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[12][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.660      ; 2.747      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[15][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.663      ; 2.750      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[14][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.663      ; 2.750      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[17][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[3][7]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.656      ; 2.743      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[2][7]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[16][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[18][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[19][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[20][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[13][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[14][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.665      ; 2.752      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[3][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.665      ; 2.752      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[11][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.665      ; 2.752      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[5][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.660      ; 2.747      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[4][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[3][4]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[13][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.663      ; 2.750      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[12][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.663      ; 2.750      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[8][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[10][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.664      ; 2.751      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[14][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[7][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[6][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[5][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[4][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[13][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.665      ; 2.752      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[15][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[5][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.660      ; 2.747      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[4][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.660      ; 2.747      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[3][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[7][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[6][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.667      ; 2.754      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[3][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[9][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[8][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[12][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.658      ; 2.745      ;
; 0.878  ; LCMP_RESET ; LCM_com_data[8][7]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.661      ; 2.748      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'RS232_T1:U1|Tx_f'                                                                     ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; -0.120 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.781      ;
; -0.120 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.781      ;
; -0.120 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.781      ;
; -0.120 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.781      ;
; -0.120 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.702      ; 1.781      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 2.010      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 2.010      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 2.010      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 2.010      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.702      ; 2.010      ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'timer0:U5|FD[17]'                                                                   ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+
; -0.061 ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 1.447      ; 1.500      ;
; -0.061 ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 1.447      ; 1.500      ;
; -0.061 ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 1.447      ; 1.500      ;
; -0.061 ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 1.447      ; 1.500      ;
; -0.061 ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 1.447      ; 1.500      ;
; -0.061 ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; 0.000        ; 1.447      ; 1.500      ;
; 0.822  ; SResetP99 ; timer0:U5|scan[0]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 1.447      ; 1.883      ;
; 0.822  ; SResetP99 ; timer0:U5|scanP[0] ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 1.447      ; 1.883      ;
; 0.822  ; SResetP99 ; timer0:U5|scan[3]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 1.447      ; 1.883      ;
; 0.822  ; SResetP99 ; timer0:U5|scanP[1] ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 1.447      ; 1.883      ;
; 0.822  ; SResetP99 ; timer0:U5|scan[2]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 1.447      ; 1.883      ;
; 0.822  ; SResetP99 ; timer0:U5|scan[1]  ; SResetP99    ; timer0:U5|FD[17] ; -0.500       ; 1.447      ; 1.883      ;
+--------+-----------+--------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'GCKP31'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.040 ; SResetP99 ; timer0:U5|FD[17] ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.040 ; SResetP99 ; timer0:U5|FD[16] ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.040 ; SResetP99 ; timer0:U5|FD[15] ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.040 ; SResetP99 ; timer0:U5|FD[14] ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.040 ; SResetP99 ; timer0:U5|FD[13] ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.040 ; SResetP99 ; timer0:U5|FD[12] ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.040 ; SResetP99 ; timer0:U5|FD[11] ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.040 ; SResetP99 ; timer0:U5|FD[10] ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.040 ; SResetP99 ; timer0:U5|FD[9]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.416      ; 1.500      ;
; -0.028 ; SResetP99 ; FD[15]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[14]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[13]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[12]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[11]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[10]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[9]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[7]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[6]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[5]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[4]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[3]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[2]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[0]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.028 ; SResetP99 ; FD[1]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.505      ;
; -0.027 ; SResetP99 ; FD[20]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[19]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[18]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[17]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[16]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[22]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[21]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[30]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[29]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[28]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[27]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[26]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[25]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[24]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.027 ; SResetP99 ; FD[23]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.506      ;
; -0.022 ; SResetP99 ; timer0:U5|FD[5]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.511      ;
; -0.022 ; SResetP99 ; timer0:U5|FD[4]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.511      ;
; -0.022 ; SResetP99 ; timer0:U5|FD[3]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.511      ;
; -0.022 ; SResetP99 ; timer0:U5|FD[2]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.511      ;
; -0.022 ; SResetP99 ; timer0:U5|FD[1]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.511      ;
; -0.022 ; SResetP99 ; timer0:U5|FD[8]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.511      ;
; -0.022 ; SResetP99 ; timer0:U5|FD[7]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.511      ;
; -0.022 ; SResetP99 ; timer0:U5|FD[6]  ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.511      ;
; -0.021 ; SResetP99 ; FD2[0]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.512      ;
; -0.021 ; SResetP99 ; WS2812BCLK       ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.512      ;
; -0.021 ; SResetP99 ; FD2[2]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.512      ;
; -0.021 ; SResetP99 ; FD2[1]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.512      ;
; -0.021 ; SResetP99 ; FD2[3]           ; SResetP99    ; GCKP31      ; 0.000        ; 1.409      ; 1.512      ;
; 0.034  ; SResetP99 ; FD[8]            ; SResetP99    ; GCKP31      ; 0.000        ; 1.347      ; 1.505      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[17] ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[16] ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[15] ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[14] ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[13] ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[12] ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[11] ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[10] ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.844  ; SResetP99 ; timer0:U5|FD[9]  ; SResetP99    ; GCKP31      ; -0.500       ; 1.416      ; 1.884      ;
; 0.856  ; SResetP99 ; FD[15]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[14]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[13]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[12]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[11]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[10]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[9]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[7]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[6]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[5]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[4]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[3]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[2]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[0]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.856  ; SResetP99 ; FD[1]            ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.889      ;
; 0.858  ; SResetP99 ; FD[20]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[19]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[18]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[17]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[16]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[22]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[21]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[30]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[29]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[28]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[27]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[26]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[25]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[24]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.858  ; SResetP99 ; FD[23]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.891      ;
; 0.866  ; SResetP99 ; timer0:U5|FD[5]  ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.899      ;
; 0.866  ; SResetP99 ; timer0:U5|FD[4]  ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.899      ;
; 0.866  ; SResetP99 ; timer0:U5|FD[3]  ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.899      ;
; 0.866  ; SResetP99 ; timer0:U5|FD[2]  ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.899      ;
; 0.866  ; SResetP99 ; FD2[0]           ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.899      ;
; 0.866  ; SResetP99 ; timer0:U5|FD[1]  ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.899      ;
; 0.866  ; SResetP99 ; timer0:U5|FD[8]  ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.899      ;
; 0.866  ; SResetP99 ; timer0:U5|FD[7]  ; SResetP99    ; GCKP31      ; -0.500       ; 1.409      ; 1.899      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                                                                                                         ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                   ; Launch Clock                               ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.025 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.684      ; 0.848      ;
; -0.025 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.684      ; 0.848      ;
; -0.025 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.684      ; 0.848      ;
; -0.010 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.669      ; 0.848      ;
; -0.010 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.669      ; 0.848      ;
; -0.006 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.519      ; 0.702      ;
; -0.006 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.519      ; 0.702      ;
; -0.006 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.519      ; 0.702      ;
; -0.006 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.519      ; 0.702      ;
; -0.006 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.519      ; 0.702      ;
; -0.006 ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; 0.000        ; 0.519      ; 0.702      ;
; 0.551  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.684      ; 0.924      ;
; 0.551  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.684      ; 0.924      ;
; 0.551  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.684      ; 0.924      ;
; 0.554  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.519      ; 0.762      ;
; 0.554  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.519      ; 0.762      ;
; 0.554  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.519      ; 0.762      ;
; 0.554  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.519      ; 0.762      ;
; 0.554  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.519      ; 0.762      ;
; 0.554  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.519      ; 0.762      ;
; 0.566  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.669      ; 0.924      ;
; 0.566  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; -0.500       ; 0.669      ; 0.924      ;
+--------+--------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.031 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.673      ; 0.893      ;
; 0.031 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; 0.000        ; 0.673      ; 0.893      ;
; 0.563 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 0.673      ; 0.925      ;
; 0.563 ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; -0.500       ; 0.673      ; 0.925      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'WS2812BCLK'                                                                                  ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.207      ; 1.503      ;
; 0.182 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.207      ; 1.503      ;
; 0.182 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.207      ; 1.503      ;
; 0.182 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.207      ; 1.503      ;
; 0.183 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.206      ; 1.503      ;
; 0.183 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.206      ; 1.503      ;
; 0.183 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.206      ; 1.503      ;
; 0.183 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.206      ; 1.503      ;
; 0.183 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.206      ; 1.503      ;
; 0.183 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.206      ; 1.503      ;
; 0.183 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; 0.000        ; 1.206      ; 1.503      ;
; 1.066 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[1]   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.207      ; 1.887      ;
; 1.066 ; SResetP99 ; WS2812B_Driver:WS2812BN|bitn[0]   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.207      ; 1.887      ;
; 1.066 ; SResetP99 ; WS2812B_Driver:WS2812BN|load_clr  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.207      ; 1.887      ;
; 1.066 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[1] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.207      ; 1.887      ;
; 1.067 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[0]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.206      ; 1.887      ;
; 1.067 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[3]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.206      ; 1.887      ;
; 1.067 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[1]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.206      ; 1.887      ;
; 1.067 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[4]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.206      ; 1.887      ;
; 1.067 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATAn[2]  ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.206      ; 1.887      ;
; 1.067 ; SResetP99 ; WS2812B_Driver:WS2812BN|emitter   ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.206      ; 1.887      ;
; 1.067 ; SResetP99 ; WS2812B_Driver:WS2812BN|DATA01[2] ; SResetP99    ; WS2812BCLK  ; -0.500       ; 1.206      ; 1.887      ;
+-------+-----------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'TX_W'                                                                                            ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.274 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.000        ; 0.503      ; 0.966      ;
; 0.866 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; -0.500       ; 0.503      ; 1.058      ;
; 1.864 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -1.122     ; 0.836      ;
+-------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[2]'                                                                                        ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[10] ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[13] ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[11] ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[12] ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[15] ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[16] ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[14] ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[6]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[8]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.373 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[9]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.145      ; 0.622      ;
; 0.584 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[0]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.146      ; 0.834      ;
; 0.584 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[1]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.146      ; 0.834      ;
; 0.584 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[2]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.146      ; 0.834      ;
; 0.584 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[3]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.146      ; 0.834      ;
; 0.584 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[5]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.146      ; 0.834      ;
; 0.584 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[4]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.146      ; 0.834      ;
; 0.584 ; MG90S_RESET ; MG90S_Driver:MG90S|MG90Servo[7]  ; FD[17]       ; FD[2]       ; 0.000        ; 0.146      ; 0.834      ;
+-------+-------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.529 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; -0.004     ; 0.629      ;
; 0.529 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; -0.004     ; 0.629      ;
; 0.698 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; -0.003     ; 0.799      ;
; 0.698 ; MCP3202_RESET ; MCP3202_Driver:U4|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; -0.003     ; 0.799      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                                                ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                      ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 0.589 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.126      ; 0.819      ;
; 0.589 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.126      ; 0.819      ;
; 0.589 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.126      ; 0.819      ;
; 0.589 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.126      ; 0.819      ;
; 0.589 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.126      ; 0.819      ;
; 0.589 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.126      ; 0.819      ;
; 0.590 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.823      ;
; 0.590 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.823      ;
; 0.590 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.823      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.602 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.130      ; 0.836      ;
; 0.628 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.131      ; 0.863      ;
; 0.628 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.131      ; 0.863      ;
; 0.628 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.131      ; 0.863      ;
; 0.628 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.131      ; 0.863      ;
; 0.686 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.919      ;
; 0.686 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.919      ;
; 0.686 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.919      ;
; 0.686 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.919      ;
; 0.686 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.919      ;
; 0.742 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.129      ; 0.975      ;
; 0.756 ; RGB16x16Reset ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ; FD[17]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; 0.000        ; 0.128      ; 0.988      ;
+-------+---------------+----------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                                                                      ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.628 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.138      ; 0.870      ;
; 0.628 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.138      ; 0.870      ;
; 0.628 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|ks      ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.138      ; 0.870      ;
; 0.628 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.138      ; 0.870      ;
; 0.628 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.138      ; 0.870      ;
; 0.628 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|kok     ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.138      ; 0.870      ;
; 0.628 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[1]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.138      ; 0.870      ;
; 0.628 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|i[0]    ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.138      ; 0.870      ;
; 0.630 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.770      ;
; 0.630 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.770      ;
; 0.630 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|ks      ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.770      ;
; 0.630 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.770      ;
; 0.630 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kn[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.770      ;
; 0.630 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|kok     ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.770      ;
; 0.630 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[1]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.770      ;
; 0.630 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|i[0]    ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.036      ; 0.770      ;
; 0.703 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.842      ;
; 0.703 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.842      ;
; 0.703 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.842      ;
; 0.703 ; KEYboard_EP3C16Q240C8:U7|kok ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.035      ; 0.842      ;
; 0.710 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[3] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.137      ; 0.951      ;
; 0.710 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[2] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.137      ; 0.951      ;
; 0.710 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[1] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.137      ; 0.951      ;
; 0.710 ; ROTATEreset                  ; KEYboard_EP3C16Q240C8:U7|keyo[0] ; FD[17]                          ; KEYboard_EP3C16Q240C8:U7|FD[16] ; 0.000        ; 0.137      ; 0.951      ;
+-------+------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[5]'                                                                                   ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[14] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[11] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[13] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[20] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[12] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[21] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[18] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[19] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[17] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[15] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.633 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[16] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.697      ;
; 0.784 ; DHT11_RESET ; Dht11_Driver:U3|dp[2]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.848      ;
; 0.784 ; DHT11_RESET ; Dht11_Driver:U3|d8[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.848      ;
; 0.784 ; DHT11_RESET ; Dht11_Driver:U3|d8[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.848      ;
; 0.784 ; DHT11_RESET ; Dht11_Driver:U3|d8[2]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.848      ;
; 0.784 ; DHT11_RESET ; Dht11_Driver:U3|isdata[0]   ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.848      ;
; 0.787 ; DHT11_RESET ; Dht11_Driver:U3|ss[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.851      ;
; 0.787 ; DHT11_RESET ; Dht11_Driver:U3|ss[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.851      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[7]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[0]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[6]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[8]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[9]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[10] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[5]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[2]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[1]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[4]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.793 ; DHT11_RESET ; Dht11_Driver:U3|Timeout[3]  ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.857      ;
; 0.795 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_ok    ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.859      ;
; 0.795 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[0] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.859      ;
; 0.795 ; DHT11_RESET ; Dht11_Driver:U3|S_B         ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.859      ;
; 0.795 ; DHT11_RESET ; Dht11_Driver:U3|tryDelay[2] ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.859      ;
; 0.795 ; DHT11_RESET ; Dht11_Driver:U3|DHT11_S     ; FD[17]       ; FD[5]       ; 0.000        ; -0.040     ; 0.859      ;
; 0.912 ; DHT11_RESET ; Dht11_Driver:U3|dp[0]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.033     ; 0.983      ;
; 0.912 ; DHT11_RESET ; Dht11_Driver:U3|dp[1]       ; FD[17]       ; FD[5]       ; 0.000        ; -0.033     ; 0.983      ;
; 0.930 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[0]    ; FD[17]       ; FD[5]       ; 0.000        ; -0.041     ; 0.993      ;
; 0.930 ; DHT11_RESET ; Dht11_Driver:U3|tryNN[1]    ; FD[17]       ; FD[5]       ; 0.000        ; -0.041     ; 0.993      ;
; 0.930 ; DHT11_RESET ; Dht11_Driver:U3|isdata[1]   ; FD[17]       ; FD[5]       ; 0.000        ; -0.041     ; 0.993      ;
+-------+-------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.654 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.026      ; 0.764      ;
; 0.654 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; 0.000        ; 0.026      ; 0.764      ;
+-------+----------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'loadck'                                                                                                           ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.757 ; WS2812B_Driver:WS2812BN|reload1  ; WS2812B_Driver:WS2812BN|reload1 ; loadck       ; loadck      ; 0.000        ; 0.034      ; 0.875      ;
; 1.074 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; 0.000        ; 0.623      ; 1.801      ;
; 1.306 ; WS2812B_Driver:WS2812BN|load_clr ; WS2812B_Driver:WS2812BN|reload1 ; WS2812BCLK   ; loadck      ; 0.000        ; -0.525     ; 0.875      ;
; 2.101 ; SResetP99                        ; WS2812B_Driver:WS2812BN|reload1 ; SResetP99    ; loadck      ; -0.500       ; 0.623      ; 2.328      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[30]'                                                              ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.388 ; S0S[2]    ; autoMM[0] ; FD[19]       ; FD[30]      ; 0.000        ; -0.856     ; 0.626      ;
; 1.388 ; S0S[2]    ; autoMM[2] ; FD[19]       ; FD[30]      ; 0.000        ; -0.856     ; 0.626      ;
; 1.388 ; S0S[2]    ; autoMM[1] ; FD[19]       ; FD[30]      ; 0.000        ; -0.856     ; 0.626      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                                                                                           ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock                          ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+
; 1.674 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -0.439     ; 1.319      ;
; 1.674 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -0.439     ; 1.319      ;
; 1.674 ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -0.439     ; 1.319      ;
; 2.451 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.252     ; 1.293      ;
; 2.451 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.252     ; 1.293      ;
; 2.451 ; ROTATEreset                            ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ; FD[17]                                ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 0.000        ; -1.252     ; 1.293      ;
+-------+----------------------------------------+---------------------------------------+---------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GCKP31'                                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GCKP31 ; Rise       ; GCKP31                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD2[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD2[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD2[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD2[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[10]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[11]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[12]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[13]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[14]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[15]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[16]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[17]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[18]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[19]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[20]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[21]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[22]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[23]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[24]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[25]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[26]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[27]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[28]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[29]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[30]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[3]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[7]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[8]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; FD[9]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; WS2812BCLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[12]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[13]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[14]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[15]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[16]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[17]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[8]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GCKP31 ; Rise       ; timer0:U5|FD[9]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[0]                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[10]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[11]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[12]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[13]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[14]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[15]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[16]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[17]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[18]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[19]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[1]                                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[20]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[21]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[22]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[23]                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; GCKP31 ; Rise       ; FD[24]                                ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SResetP99'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SResetP99 ; Rise       ; SResetP99                       ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[0]~latch|datac               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[1]~latch|datac               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[2]~latch|datac               ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[0]~latch                     ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[1]~latch                     ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; MM[2]~latch                     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|inclk[0] ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~input|o               ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SResetP99 ; Rise       ; SResetP99~input|i               ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|outclk   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~inputclkctrl|inclk[0] ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; SResetP99~input|o               ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[0]~latch                     ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[1]~latch                     ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[2]~latch                     ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[0]~latch|datac               ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[1]~latch|datac               ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; SResetP99 ; Rise       ; MM[2]~latch|datac               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCMPok                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[11][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[15][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[5][3]~_emulated  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                ;
+--------+--------------+----------------+-----------------+--------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; CMDn[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; CMDn[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; DHT11_RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LCD_refresh           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LCMP_RESET            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LCM[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LCM[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LCM[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_LR_dir            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_N[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_N[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_N[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_N[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_N[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_N[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_N[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_shiftN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_shiftN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; LED_WS2812B_shiftN[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MCP3202_RESET         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg0[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg0[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg0[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg0[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg0[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg0[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg0[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg1[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg1[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg1[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg1[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg1[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg1[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_deg1[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_dir0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_dir1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_s               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MG90S_sch             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MM[0]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MM[1]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; MM[2]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; PCswx[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; PCswx[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; PCswx[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; RGB16x16Reset         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; ROTATEreset           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; Rx_R                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; S_RESET_T             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; SpeedS                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; TX_W                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; WS2812BPReset         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; delay[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; delay[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; delay[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; delay[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; delay[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; delay[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; delay[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; dir_LR[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; dir_LR[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; dir_LR[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; dir_LR[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; dir_LR[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; dir_LR[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; dir_LR[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[10]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[11]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[12]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[13]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[14]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[15]~reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[8]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; led16[9]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; loadck                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; sound1on              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; sound2~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[17] ; Rise       ; times[9]              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_N[0]      ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_N[1]      ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_N[2]      ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; FD[17] ; Rise       ; LED_WS2812B_N[3]      ;
+--------+--------------+----------------+-----------------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[5]'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_S     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_ok    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|S_B         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|bit01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|chK_SUM[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|d8[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dbit[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[0][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[1][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[2][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[3][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dd[4][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|dp[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|isdata[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|isdata[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|ss[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|ss[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|tryDelay[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|tryDelay[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|tryNN[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[5] ; Rise       ; Dht11_Driver:U3|tryNN[1]    ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_S     ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|DHT11_ok    ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|S_B         ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[0]  ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width ; FD[5] ; Rise       ; Dht11_Driver:U3|Timeout[10] ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]'                                                                            ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13ALE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13AOE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_G2[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_R2[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|S[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|Scan_DCBAo[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|T[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|cn[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|startbit[3]   ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[0]      ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[1]      ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[2]      ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|color[3]      ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[0]     ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[10]    ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[11]    ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[12]    ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[13]    ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|LED_B2[14]    ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CS      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ok      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[4]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[0]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[10] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[2]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[4]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[5]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[6]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[7]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[8]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[9]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[0]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[10] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[11] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[1]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[2]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[3]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[4]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[5]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[6]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[7]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[8]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ADs[9]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CLK     ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CS      ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ok      ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[0] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[1] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[0]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[1]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[2]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[3]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|i[4]            ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[11] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[1]  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_AD1[3]  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_CS      ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_ok      ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[0] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U4|MCP3202_tryN[1] ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[0]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[10]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[2]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[4]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[5]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[6]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[7]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[8]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_AD1[9]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[0]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[10]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[11]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[1]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[2]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[3]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[4]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[5]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[6]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[7]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[8]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ADs[9]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_CLK|clk                ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_CS|clk                 ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_ok|clk                 ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_tryN[0]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|MCP3202_tryN[1]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|i[0]|clk                       ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[4] ; Rise       ; U4|i[1]|clk                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|FD[5]'                                                          ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|S_1             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[0]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[10]          ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[12]          ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[13]          ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[14]          ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[15]          ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[16]          ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[18]          ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[1]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[2]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[3]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[4]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[5]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[6]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[7]           ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[8]           ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[11]          ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[17]          ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; timer0:U5|fs[9]           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|S_1|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[0]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[10]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[12]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[13]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[14]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[15]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[16]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[18]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[1]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[2]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[3]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[4]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[5]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[6]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[7]|clk              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[8]|clk              ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[11]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[17]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|fs[9]|clk              ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|FD[5]~clkctrl|outclk   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|S_1|clk                ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[0]|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[10]|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[12]|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[13]|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[14]|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[15]|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[16]|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[18]|clk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[1]|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[2]|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[3]|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[4]|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; timer0:U5|FD[5] ; Rise       ; U5|fs[5]|clk              ;
+--------+--------------+----------------+------------------+-----------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[19]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M0S[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M0S[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M0S[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M1S[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M1S[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M1S[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M2S[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M2S[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; M2S[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S0S[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S0S[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S0S[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S1S[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S1S[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S1S[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S2S[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S2S[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[0]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[1]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[2]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[0]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[1]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[2]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[0]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[1]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[2]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[0]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[1]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[2]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[0]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[1]                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[0]                  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[1]                  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[2]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M0S[0]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M0S[1]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M0S[2]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M1S[0]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M1S[1]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M1S[2]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M2S[0]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M2S[1]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; M2S[2]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S0S[0]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S0S[1]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S0S[2]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S1S[0]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S1S[1]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S1S[2]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S2S[0]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S2S[1]                  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; FD[19] ; Rise       ; S2S[2]                  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[0]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[1]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M0S[2]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[0]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[1]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M1S[2]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[0]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[1]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; M2S[2]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[0]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[1]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S1S[2]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[0]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[1]|clk              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S2S[2]|clk              ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[0]|clk              ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[1]|clk              ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; S0S[2]|clk              ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]~clkctrl|inclk[0] ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[19] ; Rise       ; FD[19]|q                ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]~clkctrl|inclk[0] ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; FD[19]~clkctrl|outclk   ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[0]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[1]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M0S[2]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[0]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[1]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M1S[2]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[0]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[1]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; M2S[2]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[0]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[1]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S0S[2]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[0]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[1]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S1S[2]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[0]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[1]|clk              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; FD[19] ; Rise       ; S2S[2]|clk              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'                                                         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[2]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[0]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[10]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[11]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[12]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[13]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[14]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[15]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[16]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[1]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[2]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[3]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[4]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[5]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[6]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[7]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[8]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; MG90S|MG90Servo[9]|clk           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]~clkctrl|inclk[0]           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]~clkctrl|outclk             ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[0]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[10] ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[11] ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[12] ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[13] ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[14] ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[15] ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[16] ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[1]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[2]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[3]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[4]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[5]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[6]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[7]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[8]  ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; FD[2] ; Rise       ; MG90S_Driver:MG90S|MG90Servo[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[2] ; Rise       ; FD[2]|q                          ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]~clkctrl|inclk[0]           ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; FD[2]~clkctrl|outclk             ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[0]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[10]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[11]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[12]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[13]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[14]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[15]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[16]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[1]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[2]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[3]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[4]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[5]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[6]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[7]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[8]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; FD[2] ; Rise       ; MG90S|MG90Servo[9]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|S_1'                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[0]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[1]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[2]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[3]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|h[4]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[0]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[1]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[2]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[3]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[4]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|m[5]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[0]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[1]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[2]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[3]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[4]|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|s[5]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|inclk[0] ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|outclk   ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[0]          ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[1]          ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[2]          ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[3]          ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[4]          ;
; 0.396  ; 0.612        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|m[5]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[0]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[1]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[2]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[3]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|h[4]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[0]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[1]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[2]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[3]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[4]          ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; timer0:U5|s[5]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|S_1 ; Rise       ; U5|S_1|q                ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|inclk[0] ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|S_1~clkctrl|outclk   ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[0]|clk             ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[1]|clk             ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[2]|clk             ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[3]|clk             ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[4]|clk             ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|m[5]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[0]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[1]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[2]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[3]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|h[4]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[0]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[1]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[2]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[3]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[4]|clk             ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; timer0:U5|S_1 ; Rise       ; U5|s[5]|clk             ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'KEYboard_EP3C16Q240C8:U7|FD[16]'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[0]|clk                      ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[1]|clk                      ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[0]|clk                   ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[1]|clk                   ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[2]|clk                   ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[3]|clk                   ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[0]|clk                     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[1]|clk                     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[2]|clk                     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[3]|clk                     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kok|clk                       ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[0]|clk                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[1]|clk                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[2]|clk                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ks|clk                        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|inclk[0]       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|outclk         ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[0]    ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|i[1]    ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[0] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[1] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[2] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|keyo[3] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[0]   ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[1]   ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[2]   ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kn[3]   ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|kok     ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ks      ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[0]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[1]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; KEYboard_EP3C16Q240C8:U7|ksw[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]|q                      ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|inclk[0]       ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|FD[16]~clkctrl|outclk         ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[0]|clk                      ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|i[1]|clk                      ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[0]|clk                   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[1]|clk                   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[2]|clk                   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|keyo[3]|clk                   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[0]|clk                     ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[1]|clk                     ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[2]|clk                     ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kn[3]|clk                     ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|kok|clk                       ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ks|clk                        ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[0]|clk                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[1]|clk                    ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; KEYboard_EP3C16Q240C8:U7|FD[16] ; Rise       ; U7|ksw[2]|clk                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'WS2812BCLK'                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[1]       ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATA01[2]       ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[0]        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[1]        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[2]        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[3]        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|DATAn[4]        ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[15] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[23] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata0[7]  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[0]         ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|bitn[1]         ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|emitter         ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812B_Driver:WS2812BN|load_clr        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[2]|clk                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[0]|clk                   ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[1]|clk                   ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[2]|clk                   ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[3]|clk                   ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[4]|clk                   ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|emitter|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[1]|clk                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[15]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[23]|clk            ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[7]|clk             ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|bitn[0]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|bitn[1]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BN|load_clr|clk                   ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|inclk[0]             ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK|q                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WS2812BCLK ; Rise       ; WS2812BCLK|q                            ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|inclk[0]             ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BCLK~clkctrl|outclk               ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[1]|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATA01[2]|clk                  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[0]|clk                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[1]|clk                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[2]|clk                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[3]|clk                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|DATAn[4]|clk                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[15]|clk            ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[23]|clk            ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|LEDGRBdata0[7]|clk             ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|bitn[0]|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|bitn[1]|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|emitter|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; WS2812BCLK ; Rise       ; WS2812BN|load_clr|clk                   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'timer0:U5|FD[17]'                                                           ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[0]            ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[1]            ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s1[2]            ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[0]         ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scanP[1]         ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[0]          ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[1]          ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[2]          ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|scan[3]          ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[0]            ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[1]            ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; timer0:U5|s2[2]            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[0]|clk               ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[1]|clk               ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s1[2]|clk               ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scanP[0]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scanP[1]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[0]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[1]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[2]|clk             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|scan[3]|clk             ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[0]|clk               ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[1]|clk               ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|s2[2]|clk               ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|inclk[0] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]|q                ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|inclk[0] ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|FD[17]~clkctrl|outclk   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[0]|clk               ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[1]|clk               ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s1[2]|clk               ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scanP[0]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scanP[1]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[0]|clk             ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[1]|clk             ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[2]|clk             ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|scan[3]|clk             ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[0]|clk               ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[1]|clk               ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; timer0:U5|FD[17] ; Rise       ; U5|s2[2]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]'                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[1]                   ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[2]                   ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[3]                   ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[4]                   ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~_emulated ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~_emulated ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~_emulated ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~_emulated ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_CLK              ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|DM13A_Sendok           ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|i[0]                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_CLK|clk                                                 ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_Sendok|clk                                              ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[0]|clk                                                      ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[0]~_emulated|clk                                    ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[2]~_emulated|clk                                    ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[1]|clk                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[2]|clk                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[3]|clk                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[4]|clk                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[1]~_emulated|clk                                    ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[3]~_emulated|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|FD[2]|q                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|FD[2]|q                                                          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[1]|clk                                                      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[2]|clk                                                      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[3]|clk                                                      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[4]|clk                                                      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[1]~_emulated|clk                                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[3]~_emulated|clk                                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[0]~_emulated|clk                                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|startbitS[2]~_emulated|clk                                    ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_CLK|clk                                                 ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|DM13A_Sendok|clk                                              ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] ; Rise       ; RGB16x16|U1|i[0]|clk                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'TX_W'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'loadck'                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[15] ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[23] ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|LEDGRBdata1[7]  ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; loadck ; Rise       ; WS2812B_Driver:WS2812BN|reload1         ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|reload1|clk                    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[15]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[23]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; loadck|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; loadck ; Rise       ; loadck|q                                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[15]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[23]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|LEDGRBdata1[7]|clk             ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; loadck ; Rise       ; WS2812BN|reload1|clk                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[30]'                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[30] ; Rise       ; autoMM[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[30] ; Rise       ; autoMM[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[0]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[1]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[0]     ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[1]     ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[2]     ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[0]|clk ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[1]|clk ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; autoMM[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; FD[30]|q      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[30] ; Rise       ; FD[30]|q      ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[0]|clk ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[1]|clk ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; FD[30] ; Rise       ; autoMM[2]|clk ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]'                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[0] ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[1] ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|rsw[2] ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[0]|clk                         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[1]|clk                         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|APic[2]|q                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|APic[2]|q                          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[0]|clk                         ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[1]|clk                         ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; Rise       ; U6|rsw[2]|clk                         ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[0]|clk                         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[1]|clk                         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[2]|clk                         ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[0] ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[1] ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|PBic[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|FD[16]|q                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|FD[16]|q                            ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[0]|clk                         ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[1]|clk                         ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ; Rise       ; U6|PBic[2]|clk                         ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]'                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[0] ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[1] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[0]|clk                         ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[1]|clk                         ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|FD[8]|q                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|FD[8]|q                             ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[2]|clk                         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[0]|clk                         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ; Rise       ; U6|APic[1]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.645 ; 0.645        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.651 ; 0.651        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.652 ; 0.652        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                               ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------+
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~1|combout                 ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~1|dataa                   ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][5]~0|datac    ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][5]~0|combout  ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~1clkctrl|inclk[0]         ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~1clkctrl|outclk           ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][6]~latch       ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[19][7]~latch       ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][0]~latch        ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][7]~latch        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][5]~latch       ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][7]~latch       ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch       ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][4]~latch       ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][3]~latch       ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][2]~latch        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][6]~latch        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[7][7]~latch        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][0]~latch        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][3]~latch       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][4]~latch       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][4]~latch       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][5]~latch       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[15][3]~latch       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][6]~latch       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[17][4]~latch       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[18][3]~latch       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][0]~latch        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[4][0]~latch        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][5]~latch        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][6]~latch        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][7]~latch       ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][0]~latch       ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[13][6]~latch|datad ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[20][5]~latch       ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][3]~latch        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[4][6]~latch        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][6]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][0]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][5]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][6]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][3]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][4]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][7]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][4]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][7]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][1]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][4]~latch       ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[19][7]~latch|datad ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][5]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][7]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][1]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][5]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[6][2]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[6][3]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[6][6]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[8][0]~latch|datad  ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][2]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][3]~latch        ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[8][7]~latch|datad  ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][2]~latch       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[10][5]~latch|datad ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][6]~latch       ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][2]~latch       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[11][7]~latch|datad ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][1]~latch       ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch       ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][0]~latch|datad ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][4]~latch|datad ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][7]~latch       ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[15][7]~latch       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][3]~latch|datad ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad  ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][2]~latch|datad  ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[3][2]~latch        ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[3][6]~latch|datad  ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[7][7]~latch|datad  ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][4]~latch        ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[9][0]~latch|datad  ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][4]~latch        ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[10][3]~latch|datad ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[10][4]~latch|datad ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[11][4]~latch|datad ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][5]~latch|datad ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[15][3]~latch|datad ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][6]~latch|datad ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[17][4]~latch|datad ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[18][3]~latch|datad ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[3][0]~latch|datad  ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[4][0]~latch|datad  ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[8][5]~latch|datad  ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[8][6]~latch|datad  ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[10][7]~latch|datad ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][0]~latch|datad ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[20][5]~latch|datad ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[3][3]~latch|datad  ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[4][6]~latch|datad  ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[5][6]~latch|datad  ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'S_RESET_T'                                                       ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|dataa    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|dataa    ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET'                                                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[1]~latch|datac                                  ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[3]~latch|datac                                  ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[2]~latch|dataa                                  ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[0]~latch|dataa                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|DM13A_RESET|q                                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|DM13A_RESET|q                                                ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[0]~latch|dataa                                  ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[3]~latch ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[1]~latch ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[2]~latch|dataa                                  ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[0]~latch ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[3]~latch|datac                                  ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_Driver_RGB:U1|startbitS[2]~latch ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; Rise       ; RGB16x16|U1|startbitS[1]~latch|datac                                  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; BT_TX      ; FD[0]                                  ; 0.716 ; 1.331 ; Fall       ; FD[0]                                  ;
; USB_TX     ; FD[0]                                  ; 0.807 ; 1.434 ; Fall       ; FD[0]                                  ;
; dip15P57   ; FD[0]                                  ; 1.301 ; 1.966 ; Fall       ; FD[0]                                  ;
; SResetP99  ; FD[17]                                 ; 1.819 ; 2.342 ; Rise       ; FD[17]                                 ;
; dip16P56   ; FD[17]                                 ; 1.400 ; 2.031 ; Rise       ; FD[17]                                 ;
; MCP3202_Do ; FD[4]                                  ; 1.819 ; 2.539 ; Rise       ; FD[4]                                  ;
; DHT11_D_io ; FD[5]                                  ; 2.827 ; 3.241 ; Rise       ; FD[5]                                  ;
; DB_io[*]   ; FD[7]                                  ; 1.067 ; 1.727 ; Rise       ; FD[7]                                  ;
;  DB_io[3]  ; FD[7]                                  ; 1.067 ; 1.727 ; Rise       ; FD[7]                                  ;
; keyi[*]    ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 2.145 ; 2.864 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 2.145 ; 2.864 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 1.968 ; 2.658 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 1.948 ; 2.625 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 2.019 ; 2.728 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
; BPi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 2.211 ; 2.877 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; PBi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 1.765 ; 2.438 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ;
; APi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 2.088 ; 2.763 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ;
; SResetP99  ; TX_W                                   ; 2.912 ; 3.421 ; Rise       ; TX_W                                   ;
; SResetP99  ; WS2812BCLK                             ; 0.524 ; 1.017 ; Rise       ; WS2812BCLK                             ;
; SResetP99  ; loadck                                 ; 1.253 ; 1.777 ; Rise       ; loadck                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; BT_TX      ; FD[0]                                  ; -0.205 ; -0.798 ; Fall       ; FD[0]                                  ;
; USB_TX     ; FD[0]                                  ; -0.293 ; -0.897 ; Fall       ; FD[0]                                  ;
; dip15P57   ; FD[0]                                  ; -0.705 ; -1.385 ; Fall       ; FD[0]                                  ;
; SResetP99  ; FD[17]                                 ; -0.097 ; -0.694 ; Rise       ; FD[17]                                 ;
; dip16P56   ; FD[17]                                 ; -1.117 ; -1.747 ; Rise       ; FD[17]                                 ;
; MCP3202_Do ; FD[4]                                  ; -0.558 ; -1.189 ; Rise       ; FD[4]                                  ;
; DHT11_D_io ; FD[5]                                  ; -0.789 ; -1.388 ; Rise       ; FD[5]                                  ;
; DB_io[*]   ; FD[7]                                  ; -0.791 ; -1.437 ; Rise       ; FD[7]                                  ;
;  DB_io[3]  ; FD[7]                                  ; -0.791 ; -1.437 ; Rise       ; FD[7]                                  ;
; keyi[*]    ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.517 ; -1.113 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.706 ; -1.342 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.536 ; -1.144 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.517 ; -1.113 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.586 ; -1.211 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
; BPi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; -1.950 ; -2.610 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; PBi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; -1.541 ; -2.196 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ;
; APi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; -1.868 ; -2.512 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ;
; SResetP99  ; TX_W                                   ; -1.456 ; -1.965 ; Rise       ; TX_W                                   ;
; SResetP99  ; WS2812BCLK                             ; -0.392 ; -0.880 ; Rise       ; WS2812BCLK                             ;
; SResetP99  ; loadck                                 ; -1.105 ; -1.610 ; Rise       ; loadck                                 ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; DB_io[*]       ; FD[0]                                      ; 5.420  ; 5.730  ; Rise       ; FD[0]                                      ;
;  DB_io[0]      ; FD[0]                                      ; 4.888  ; 5.136  ; Rise       ; FD[0]                                      ;
;  DB_io[1]      ; FD[0]                                      ; 4.337  ; 4.499  ; Rise       ; FD[0]                                      ;
;  DB_io[2]      ; FD[0]                                      ; 4.774  ; 4.979  ; Rise       ; FD[0]                                      ;
;  DB_io[3]      ; FD[0]                                      ; 5.420  ; 5.730  ; Rise       ; FD[0]                                      ;
; RSo            ; FD[0]                                      ; 4.064  ; 4.199  ; Rise       ; FD[0]                                      ;
; DHT11_D_io     ; FD[17]                                     ; 4.786  ; 4.768  ; Rise       ; FD[17]                                     ;
; MG90S_o0       ; FD[17]                                     ; 26.106 ; 26.302 ; Rise       ; FD[17]                                     ;
; MG90S_o1       ; FD[17]                                     ; 30.519 ; 30.845 ; Rise       ; FD[17]                                     ;
; led16[*]       ; FD[17]                                     ; 5.731  ; 5.470  ; Rise       ; FD[17]                                     ;
;  led16[0]      ; FD[17]                                     ; 4.448  ; 4.312  ; Rise       ; FD[17]                                     ;
;  led16[1]      ; FD[17]                                     ; 4.392  ; 4.264  ; Rise       ; FD[17]                                     ;
;  led16[2]      ; FD[17]                                     ; 4.253  ; 4.128  ; Rise       ; FD[17]                                     ;
;  led16[3]      ; FD[17]                                     ; 4.353  ; 4.203  ; Rise       ; FD[17]                                     ;
;  led16[4]      ; FD[17]                                     ; 4.193  ; 4.075  ; Rise       ; FD[17]                                     ;
;  led16[5]      ; FD[17]                                     ; 4.262  ; 4.143  ; Rise       ; FD[17]                                     ;
;  led16[6]      ; FD[17]                                     ; 4.212  ; 4.096  ; Rise       ; FD[17]                                     ;
;  led16[7]      ; FD[17]                                     ; 4.452  ; 4.331  ; Rise       ; FD[17]                                     ;
;  led16[8]      ; FD[17]                                     ; 4.433  ; 4.296  ; Rise       ; FD[17]                                     ;
;  led16[9]      ; FD[17]                                     ; 5.449  ; 5.210  ; Rise       ; FD[17]                                     ;
;  led16[10]     ; FD[17]                                     ; 4.496  ; 4.359  ; Rise       ; FD[17]                                     ;
;  led16[11]     ; FD[17]                                     ; 4.540  ; 4.397  ; Rise       ; FD[17]                                     ;
;  led16[12]     ; FD[17]                                     ; 4.566  ; 4.411  ; Rise       ; FD[17]                                     ;
;  led16[13]     ; FD[17]                                     ; 4.576  ; 4.443  ; Rise       ; FD[17]                                     ;
;  led16[14]     ; FD[17]                                     ; 4.746  ; 4.592  ; Rise       ; FD[17]                                     ;
;  led16[15]     ; FD[17]                                     ; 5.731  ; 5.470  ; Rise       ; FD[17]                                     ;
; sound1         ; FD[17]                                     ; 8.055  ; 8.237  ; Rise       ; FD[17]                                     ;
; sound2         ; FD[17]                                     ; 4.705  ; 4.863  ; Rise       ; FD[17]                                     ;
; sound1         ; FD[19]                                     ; 8.551  ; 8.733  ; Rise       ; FD[19]                                     ;
; MG90S_o0       ; FD[2]                                      ; 6.140  ; 6.019  ; Rise       ; FD[2]                                      ;
; MG90S_o1       ; FD[2]                                      ; 6.286  ; 6.336  ; Rise       ; FD[2]                                      ;
; sound1         ; FD[30]                                     ; 6.403  ; 6.585  ; Rise       ; FD[30]                                     ;
; MCP3202_CLK    ; FD[4]                                      ; 5.052  ; 5.267  ; Rise       ; FD[4]                                      ;
; MCP3202_CS     ; FD[4]                                      ; 4.263  ; 4.145  ; Rise       ; FD[4]                                      ;
; DHT11_D_io     ; FD[5]                                      ; 4.173  ; 4.272  ; Rise       ; FD[5]                                      ;
; DB_io[*]       ; FD[7]                                      ; 5.655  ; 5.655  ; Rise       ; FD[7]                                      ;
;  DB_io[0]      ; FD[7]                                      ; 5.655  ; 5.655  ; Rise       ; FD[7]                                      ;
;  DB_io[1]      ; FD[7]                                      ; 5.655  ; 5.655  ; Rise       ; FD[7]                                      ;
;  DB_io[2]      ; FD[7]                                      ; 5.655  ; 5.655  ; Rise       ; FD[7]                                      ;
;  DB_io[3]      ; FD[7]                                      ; 5.655  ; 5.655  ; Rise       ; FD[7]                                      ;
; Eo             ; FD[7]                                      ; 4.141  ; 4.239  ; Rise       ; FD[7]                                      ;
; RSo            ; FD[7]                                      ; 3.915  ; 4.001  ; Rise       ; FD[7]                                      ;
; RWo            ; FD[7]                                      ; 4.663  ; 4.894  ; Rise       ; FD[7]                                      ;
; sound1         ; GCKP31                                     ; 5.215  ; 5.487  ; Rise       ; GCKP31                                     ;
; keyo[*]        ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 5.018  ; 4.811  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[0]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.175  ; 4.240  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[1]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.242  ; 4.156  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[2]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 5.018  ; 4.811  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[3]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.071  ; 4.008  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; sound1         ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.057  ; 8.239  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; DB_io[*]       ; LCM_RESET                                  ; 4.959  ; 5.137  ; Rise       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 4.959  ; 5.137  ; Rise       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 4.231  ; 4.326  ; Rise       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 4.590  ; 4.760  ; Rise       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 4.840  ; 5.041  ; Rise       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 3.847  ; 3.921  ; Rise       ; LCM_RESET                                  ;
; DB_io[*]       ; LCM_RESET                                  ; 4.414  ; 4.528  ; Fall       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 3.319  ; 3.508  ; Fall       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 3.114  ; 3.257  ; Fall       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 4.414  ; 4.528  ; Fall       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 4.379  ; 4.524  ; Fall       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 3.616  ; 3.712  ; Fall       ; LCM_RESET                                  ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 4.633  ; 4.661  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 6.195  ; 6.227  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 5.332  ; 5.374  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 4.323  ; 4.351  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 5.873  ; 5.905  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 5.022  ; 5.064  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ALEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.020  ; 4.113  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13AOEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.166  ; 4.067  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.178  ; 7.206  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.850  ; 7.882  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 7.782  ; 7.824  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; Scan_DCBAo[*]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.918  ; 5.119  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.918  ; 5.119  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.769  ; 3.838  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.859  ; 3.921  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.777  ; 3.846  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ACLKo      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 2.850  ; 2.925  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 5.142  ; 5.170  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 6.775  ; 6.807  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 5.841  ; 5.883  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; sound1         ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 7.357  ; 7.539  ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ;
; BT_RX          ; RS232_T1:U1|Tx_f                           ; 4.783  ; 4.650  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; USB_RX         ; RS232_T1:U1|Tx_f                           ; 4.501  ; 4.394  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; sound1         ; SResetP99                                  ; 6.839  ; 7.021  ; Rise       ; SResetP99                                  ;
; sound1         ; SResetP99                                  ; 6.839  ; 7.021  ; Fall       ; SResetP99                                  ;
; WS2812Bout     ; WS2812BCLK                                 ; 4.361  ; 4.551  ; Rise       ; WS2812BCLK                                 ;
; D7data[*]      ; timer0:U5|FD[17]                           ; 4.977  ; 5.013  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[0]     ; timer0:U5|FD[17]                           ; 4.716  ; 4.749  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[1]     ; timer0:U5|FD[17]                           ; 4.977  ; 5.013  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[2]     ; timer0:U5|FD[17]                           ; 4.949  ; 4.877  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[3]     ; timer0:U5|FD[17]                           ; 4.809  ; 4.810  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[4]     ; timer0:U5|FD[17]                           ; 4.725  ; 4.829  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[5]     ; timer0:U5|FD[17]                           ; 4.865  ; 4.972  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[6]     ; timer0:U5|FD[17]                           ; 4.858  ; 4.937  ; Rise       ; timer0:U5|FD[17]                           ;
; scan[*]        ; timer0:U5|FD[17]                           ; 4.702  ; 4.493  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[0]       ; timer0:U5|FD[17]                           ; 4.702  ; 4.493  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[1]       ; timer0:U5|FD[17]                           ; 3.575  ; 3.537  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[2]       ; timer0:U5|FD[17]                           ; 3.569  ; 3.528  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[3]       ; timer0:U5|FD[17]                           ; 3.370  ; 3.350  ; Rise       ; timer0:U5|FD[17]                           ;
; D7data[*]      ; timer0:U5|S_1                              ; 8.916  ; 8.936  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[0]     ; timer0:U5|S_1                              ; 8.636  ; 8.659  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[1]     ; timer0:U5|S_1                              ; 8.916  ; 8.936  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[2]     ; timer0:U5|S_1                              ; 8.846  ; 8.909  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[3]     ; timer0:U5|S_1                              ; 8.729  ; 8.720  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[4]     ; timer0:U5|S_1                              ; 8.734  ; 8.728  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[5]     ; timer0:U5|S_1                              ; 8.832  ; 8.882  ; Rise       ; timer0:U5|S_1                              ;
;  D7data[6]     ; timer0:U5|S_1                              ; 8.891  ; 8.877  ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ; 2.692  ;        ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ;        ; 2.838  ; Fall       ; timer0:U5|S_1                              ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                         ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; DB_io[*]       ; FD[0]                                      ; 4.211 ; 4.367 ; Rise       ; FD[0]                                      ;
;  DB_io[0]      ; FD[0]                                      ; 4.705 ; 4.935 ; Rise       ; FD[0]                                      ;
;  DB_io[1]      ; FD[0]                                      ; 4.211 ; 4.367 ; Rise       ; FD[0]                                      ;
;  DB_io[2]      ; FD[0]                                      ; 4.602 ; 4.792 ; Rise       ; FD[0]                                      ;
;  DB_io[3]      ; FD[0]                                      ; 5.223 ; 5.514 ; Rise       ; FD[0]                                      ;
; RSo            ; FD[0]                                      ; 3.950 ; 4.079 ; Rise       ; FD[0]                                      ;
; DHT11_D_io     ; FD[17]                                     ; 4.622 ; 4.612 ; Rise       ; FD[17]                                     ;
; MG90S_o0       ; FD[17]                                     ; 5.359 ; 5.594 ; Rise       ; FD[17]                                     ;
; MG90S_o1       ; FD[17]                                     ; 5.420 ; 5.651 ; Rise       ; FD[17]                                     ;
; led16[*]       ; FD[17]                                     ; 4.073 ; 3.960 ; Rise       ; FD[17]                                     ;
;  led16[0]      ; FD[17]                                     ; 4.318 ; 4.188 ; Rise       ; FD[17]                                     ;
;  led16[1]      ; FD[17]                                     ; 4.263 ; 4.140 ; Rise       ; FD[17]                                     ;
;  led16[2]      ; FD[17]                                     ; 4.130 ; 4.010 ; Rise       ; FD[17]                                     ;
;  led16[3]      ; FD[17]                                     ; 4.225 ; 4.082 ; Rise       ; FD[17]                                     ;
;  led16[4]      ; FD[17]                                     ; 4.073 ; 3.960 ; Rise       ; FD[17]                                     ;
;  led16[5]      ; FD[17]                                     ; 4.138 ; 4.024 ; Rise       ; FD[17]                                     ;
;  led16[6]      ; FD[17]                                     ; 4.091 ; 3.980 ; Rise       ; FD[17]                                     ;
;  led16[7]      ; FD[17]                                     ; 4.321 ; 4.206 ; Rise       ; FD[17]                                     ;
;  led16[8]      ; FD[17]                                     ; 4.303 ; 4.172 ; Rise       ; FD[17]                                     ;
;  led16[9]      ; FD[17]                                     ; 5.319 ; 5.086 ; Rise       ; FD[17]                                     ;
;  led16[10]     ; FD[17]                                     ; 4.364 ; 4.232 ; Rise       ; FD[17]                                     ;
;  led16[11]     ; FD[17]                                     ; 4.406 ; 4.269 ; Rise       ; FD[17]                                     ;
;  led16[12]     ; FD[17]                                     ; 4.431 ; 4.283 ; Rise       ; FD[17]                                     ;
;  led16[13]     ; FD[17]                                     ; 4.441 ; 4.313 ; Rise       ; FD[17]                                     ;
;  led16[14]     ; FD[17]                                     ; 4.604 ; 4.456 ; Rise       ; FD[17]                                     ;
;  led16[15]     ; FD[17]                                     ; 5.591 ; 5.338 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[17]                                     ; 4.516 ; 4.658 ; Rise       ; FD[17]                                     ;
; sound2         ; FD[17]                                     ; 4.566 ; 4.718 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[19]                                     ; 6.616 ; 6.776 ; Rise       ; FD[19]                                     ;
; MG90S_o0       ; FD[2]                                      ; 4.833 ; 4.861 ; Rise       ; FD[2]                                      ;
; MG90S_o1       ; FD[2]                                      ; 4.894 ; 4.918 ; Rise       ; FD[2]                                      ;
; sound1         ; FD[30]                                     ; 5.594 ; 5.754 ; Rise       ; FD[30]                                     ;
; MCP3202_CLK    ; FD[4]                                      ; 4.936 ; 5.146 ; Rise       ; FD[4]                                      ;
; MCP3202_CS     ; FD[4]                                      ; 4.140 ; 4.028 ; Rise       ; FD[4]                                      ;
; DHT11_D_io     ; FD[5]                                      ; 4.059 ; 4.156 ; Rise       ; FD[5]                                      ;
; DB_io[*]       ; FD[7]                                      ; 4.350 ; 4.448 ; Rise       ; FD[7]                                      ;
;  DB_io[0]      ; FD[7]                                      ; 4.438 ; 4.448 ; Rise       ; FD[7]                                      ;
;  DB_io[1]      ; FD[7]                                      ; 4.350 ; 4.448 ; Rise       ; FD[7]                                      ;
;  DB_io[2]      ; FD[7]                                      ; 4.448 ; 4.448 ; Rise       ; FD[7]                                      ;
;  DB_io[3]      ; FD[7]                                      ; 4.448 ; 4.448 ; Rise       ; FD[7]                                      ;
; Eo             ; FD[7]                                      ; 4.023 ; 4.117 ; Rise       ; FD[7]                                      ;
; RSo            ; FD[7]                                      ; 3.790 ; 3.867 ; Rise       ; FD[7]                                      ;
; RWo            ; FD[7]                                      ; 4.524 ; 4.746 ; Rise       ; FD[7]                                      ;
; sound1         ; GCKP31                                     ; 4.726 ; 4.935 ; Rise       ; GCKP31                                     ;
; keyo[*]        ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 3.964 ; 3.904 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[0]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.064 ; 4.126 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[1]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.127 ; 4.045 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[2]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.911 ; 4.707 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[3]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 3.964 ; 3.904 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; sound1         ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 7.226 ; 7.425 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; DB_io[*]       ; LCM_RESET                                  ; 2.969 ; 3.088 ; Rise       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 3.165 ; 3.328 ; Rise       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 2.969 ; 3.088 ; Rise       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 4.048 ; 4.212 ; Rise       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 4.014 ; 4.207 ; Rise       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 3.303 ; 3.355 ; Rise       ; LCM_RESET                                  ;
; DB_io[*]       ; LCM_RESET                                  ; 3.043 ; 3.181 ; Fall       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 3.239 ; 3.422 ; Fall       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 3.043 ; 3.181 ; Fall       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 4.266 ; 4.384 ; Fall       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 4.232 ; 4.379 ; Fall       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 3.511 ; 3.594 ; Fall       ; LCM_RESET                                  ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 2.811 ; 2.845 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.149 ; 3.187 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.245 ; 3.290 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 2.904 ; 2.938 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.226 ; 3.264 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.322 ; 3.367 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ALEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.907 ; 3.996 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13AOEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.047 ; 3.953 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.311 ; 4.329 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.151 ; 4.185 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.141 ; 4.175 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; Scan_DCBAo[*]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.665 ; 3.732 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.807 ; 5.003 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.665 ; 3.732 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.752 ; 3.811 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.673 ; 3.739 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ACLKo      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 2.786 ; 2.857 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 3.681 ; 3.715 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 3.861 ; 3.899 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 3.957 ; 4.002 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; sound1         ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 6.285 ; 6.445 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ;
; BT_RX          ; RS232_T1:U1|Tx_f                           ; 4.646 ; 4.520 ; Rise       ; RS232_T1:U1|Tx_f                           ;
; USB_RX         ; RS232_T1:U1|Tx_f                           ; 4.376 ; 4.274 ; Rise       ; RS232_T1:U1|Tx_f                           ;
; sound1         ; SResetP99                                  ; 5.756 ; 5.916 ; Rise       ; SResetP99                                  ;
; sound1         ; SResetP99                                  ; 5.756 ; 5.916 ; Fall       ; SResetP99                                  ;
; WS2812Bout     ; WS2812BCLK                                 ; 4.273 ; 4.459 ; Rise       ; WS2812BCLK                                 ;
; D7data[*]      ; timer0:U5|FD[17]                           ; 3.963 ; 3.986 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[0]     ; timer0:U5|FD[17]                           ; 3.963 ; 3.986 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[1]     ; timer0:U5|FD[17]                           ; 4.232 ; 4.267 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[2]     ; timer0:U5|FD[17]                           ; 4.210 ; 4.231 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[3]     ; timer0:U5|FD[17]                           ; 4.055 ; 4.049 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[4]     ; timer0:U5|FD[17]                           ; 4.061 ; 4.068 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[5]     ; timer0:U5|FD[17]                           ; 4.196 ; 4.206 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[6]     ; timer0:U5|FD[17]                           ; 4.213 ; 4.197 ; Rise       ; timer0:U5|FD[17]                           ;
; scan[*]        ; timer0:U5|FD[17]                           ; 3.289 ; 3.271 ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[0]       ; timer0:U5|FD[17]                           ; 4.606 ; 4.401 ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[1]       ; timer0:U5|FD[17]                           ; 3.486 ; 3.450 ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[2]       ; timer0:U5|FD[17]                           ; 3.480 ; 3.441 ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[3]       ; timer0:U5|FD[17]                           ; 3.289 ; 3.271 ; Rise       ; timer0:U5|FD[17]                           ;
; D7data[*]      ; timer0:U5|S_1                              ; 4.743 ; 4.771 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[0]     ; timer0:U5|S_1                              ; 4.743 ; 4.771 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[1]     ; timer0:U5|S_1                              ; 5.016 ; 5.023 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[2]     ; timer0:U5|S_1                              ; 4.991 ; 4.998 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[3]     ; timer0:U5|S_1                              ; 4.818 ; 4.835 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[4]     ; timer0:U5|S_1                              ; 4.824 ; 4.844 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[5]     ; timer0:U5|S_1                              ; 4.958 ; 5.035 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[6]     ; timer0:U5|S_1                              ; 4.979 ; 4.979 ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ; 2.645 ;       ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ;       ; 2.785 ; Fall       ; timer0:U5|S_1                              ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip15P57   ; BT_RX       ; 4.778 ; 4.774 ; 5.432 ; 5.432 ;
; dip15P57   ; USB_RX      ; 4.931 ; 4.927 ; 5.600 ; 5.600 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip15P57   ; BT_RX       ; 3.845 ; 3.845 ; 4.547 ; 4.489 ;
; dip15P57   ; USB_RX      ; 3.991 ; 3.991 ; 4.708 ; 4.650 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+---------------------------------------------+-----------+---------+-----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold    ; Recovery  ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+---------+-----------+---------+---------------------+
; Worst-case Slack                            ; -49.774   ; -2.490  ; -7.568    ; -1.060  ; -3.000              ;
;  FD[0]                                      ; -9.562    ; -1.519  ; -7.568    ; -0.727  ; -1.487              ;
;  FD[17]                                     ; -7.928    ; -0.855  ; -1.856    ; -1.060  ; -1.487              ;
;  FD[19]                                     ; -0.379    ; 0.166   ; N/A       ; N/A     ; -1.487              ;
;  FD[2]                                      ; -2.801    ; 0.284   ; -1.190    ; 0.373   ; -1.487              ;
;  FD[30]                                     ; -0.303    ; 0.200   ; -2.585    ; 1.388   ; -1.487              ;
;  FD[4]                                      ; -3.272    ; 0.167   ; -1.472    ; 0.529   ; -1.487              ;
;  FD[5]                                      ; -5.405    ; 0.166   ; -2.074    ; 0.633   ; -1.487              ;
;  FD[7]                                      ; -4.487    ; -0.235  ; 0.157     ; -0.568  ; -1.487              ;
;  GCKP31                                     ; -2.947    ; -2.490  ; -2.971    ; -0.094  ; -3.000              ;
;  KEYboard_EP3C16Q240C8:U7|FD[16]            ; -3.062    ; 0.167   ; -1.420    ; 0.628   ; -1.487              ;
;  LCMP_RESET                                 ; -49.774   ; -0.574  ; N/A       ; N/A     ; 0.221               ;
;  LCM_RESET                                  ; -4.945    ; 0.842   ; N/A       ; N/A     ; 0.248               ;
;  RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; -5.007    ; 1.652   ; N/A       ; N/A     ; 0.397               ;
;  RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -3.811    ; -0.265  ; -1.661    ; 0.589   ; -1.487              ;
;  RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; -5.939    ; 0.103   ; 0.157     ; -0.080  ; -1.487              ;
;  ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; -0.303    ; 0.200   ; -5.202    ; 1.674   ; -1.487              ;
;  ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; -0.231    ; 0.197   ; -0.994    ; 0.654   ; -1.487              ;
;  ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -0.720    ; -0.076  ; 0.019     ; -0.048  ; -1.487              ;
;  RS232_T1:U1|Tx_f                           ; -3.474    ; -0.201  ; 0.111     ; -0.120  ; -1.487              ;
;  SResetP99                                  ; -4.808    ; -0.357  ; N/A       ; N/A     ; -3.000              ;
;  S_RESET_T                                  ; -4.007    ; 1.624   ; N/A       ; N/A     ; 0.422               ;
;  TX_W                                       ; -10.499   ; 0.265   ; -3.791    ; 0.274   ; -1.487              ;
;  WS2812BCLK                                 ; -2.792    ; 0.025   ; -0.374    ; 0.182   ; -1.487              ;
;  loadck                                     ; -7.209    ; 0.746   ; -2.504    ; 0.757   ; -1.487              ;
;  timer0:U5|FD[17]                           ; -0.394    ; 0.166   ; -0.100    ; -0.271  ; -1.487              ;
;  timer0:U5|FD[5]                            ; -3.439    ; -0.414  ; N/A       ; N/A     ; -1.487              ;
;  timer0:U5|S_1                              ; -2.566    ; 0.220   ; N/A       ; N/A     ; -1.487              ;
; Design-wide TNS                             ; -4239.727 ; -95.919 ; -1192.592 ; -51.982 ; -1156.914           ;
;  FD[0]                                      ; -1256.425 ; -24.211 ; -935.849  ; -6.064  ; -275.095            ;
;  FD[17]                                     ; -576.073  ; -15.602 ; -3.470    ; -36.301 ; -147.189            ;
;  FD[19]                                     ; -3.954    ; 0.000   ; N/A       ; N/A     ; -26.766             ;
;  FD[2]                                      ; -31.464   ; 0.000   ; -14.890   ; 0.000   ; -25.279             ;
;  FD[30]                                     ; -0.303    ; 0.000   ; -7.755    ; 0.000   ; -4.461              ;
;  FD[4]                                      ; -103.966  ; 0.000   ; -5.042    ; 0.000   ; -50.558             ;
;  FD[5]                                      ; -376.383  ; 0.000   ; -64.282   ; 0.000   ; -141.265            ;
;  FD[7]                                      ; -52.893   ; -0.413  ; 0.000     ; -4.196  ; -32.714             ;
;  GCKP31                                     ; -131.331  ; -50.947 ; -77.433   ; -3.827  ; -124.934            ;
;  KEYboard_EP3C16Q240C8:U7|FD[16]            ; -25.351   ; 0.000   ; -15.176   ; 0.000   ; -22.305             ;
;  LCMP_RESET                                 ; -1004.221 ; -15.351 ; N/A       ; N/A     ; 0.000               ;
;  LCM_RESET                                  ; -15.502   ; 0.000   ; N/A       ; N/A     ; 0.000               ;
;  RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; -18.271   ; 0.000   ; N/A       ; N/A     ; 0.000               ;
;  RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; -304.600  ; -8.730  ; -40.692   ; 0.000   ; -133.830            ;
;  RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; -40.396   ; 0.000   ; 0.000     ; -0.518  ; -16.357             ;
;  ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; -0.303    ; 0.000   ; -15.606   ; 0.000   ; -4.461              ;
;  ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; -0.231    ; 0.000   ; -1.988    ; 0.000   ; -4.461              ;
;  ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; -0.720    ; -0.076  ; 0.000     ; -0.096  ; -4.461              ;
;  RS232_T1:U1|Tx_f                           ; -57.583   ; -2.462  ; 0.000     ; -0.600  ; -26.766             ;
;  SResetP99                                  ; -13.982   ; -1.026  ; N/A       ; N/A     ; -3.000              ;
;  S_RESET_T                                  ; -4.007    ; 0.000   ; N/A       ; N/A     ; 0.000               ;
;  TX_W                                       ; -79.067   ; 0.000   ; -3.791    ; 0.000   ; -13.383             ;
;  WS2812BCLK                                 ; -30.741   ; 0.000   ; -4.114    ; 0.000   ; -20.818             ;
;  loadck                                     ; -21.625   ; 0.000   ; -2.504    ; 0.000   ; -5.948              ;
;  timer0:U5|FD[17]                           ; -2.968    ; 0.000   ; -0.600    ; -1.626  ; -17.844             ;
;  timer0:U5|FD[5]                            ; -47.934   ; -0.414  ; N/A       ; N/A     ; -29.740             ;
;  timer0:U5|S_1                              ; -39.433   ; 0.000   ; N/A       ; N/A     ; -25.279             ;
+---------------------------------------------+-----------+---------+-----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; BT_TX      ; FD[0]                                  ; 1.922 ; 2.065 ; Fall       ; FD[0]                                  ;
; USB_TX     ; FD[0]                                  ; 2.108 ; 2.290 ; Fall       ; FD[0]                                  ;
; dip15P57   ; FD[0]                                  ; 3.138 ; 3.415 ; Fall       ; FD[0]                                  ;
; SResetP99  ; FD[17]                                 ; 4.005 ; 4.026 ; Rise       ; FD[17]                                 ;
; dip16P56   ; FD[17]                                 ; 2.974 ; 3.167 ; Rise       ; FD[17]                                 ;
; MCP3202_Do ; FD[4]                                  ; 4.186 ; 4.310 ; Rise       ; FD[4]                                  ;
; DHT11_D_io ; FD[5]                                  ; 5.935 ; 6.339 ; Rise       ; FD[5]                                  ;
; DB_io[*]   ; FD[7]                                  ; 2.119 ; 2.427 ; Rise       ; FD[7]                                  ;
;  DB_io[3]  ; FD[7]                                  ; 2.119 ; 2.427 ; Rise       ; FD[7]                                  ;
; keyi[*]    ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.925 ; 4.888 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.925 ; 4.888 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.550 ; 4.496 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.429 ; 4.425 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 4.631 ; 4.633 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
; BPi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 4.705 ; 5.004 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; PBi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 3.645 ; 3.891 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ;
; APi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 4.426 ; 4.650 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ;
; SResetP99  ; TX_W                                   ; 6.569 ; 6.612 ; Rise       ; TX_W                                   ;
; SResetP99  ; WS2812BCLK                             ; 1.498 ; 1.336 ; Rise       ; WS2812BCLK                             ;
; SResetP99  ; loadck                                 ; 2.869 ; 2.821 ; Rise       ; loadck                                 ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; BT_TX      ; FD[0]                                  ; -0.205 ; -0.738 ; Fall       ; FD[0]                                  ;
; USB_TX     ; FD[0]                                  ; -0.293 ; -0.897 ; Fall       ; FD[0]                                  ;
; dip15P57   ; FD[0]                                  ; -0.705 ; -1.385 ; Fall       ; FD[0]                                  ;
; SResetP99  ; FD[17]                                 ; -0.097 ; 0.007  ; Rise       ; FD[17]                                 ;
; dip16P56   ; FD[17]                                 ; -1.117 ; -1.747 ; Rise       ; FD[17]                                 ;
; MCP3202_Do ; FD[4]                                  ; -0.558 ; -1.067 ; Rise       ; FD[4]                                  ;
; DHT11_D_io ; FD[5]                                  ; -0.789 ; -1.388 ; Rise       ; FD[5]                                  ;
; DB_io[*]   ; FD[7]                                  ; -0.791 ; -1.437 ; Rise       ; FD[7]                                  ;
;  DB_io[3]  ; FD[7]                                  ; -0.791 ; -1.437 ; Rise       ; FD[7]                                  ;
; keyi[*]    ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.517 ; -0.900 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[0]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.706 ; -1.299 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[1]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.536 ; -0.932 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[2]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.517 ; -0.900 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
;  keyi[3]   ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; -0.586 ; -1.071 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]        ;
; BPi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; -1.950 ; -2.610 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ;
; PBi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; -1.541 ; -2.196 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ;
; APi        ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; -1.868 ; -2.512 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ;
; SResetP99  ; TX_W                                   ; -1.456 ; -1.965 ; Rise       ; TX_W                                   ;
; SResetP99  ; WS2812BCLK                             ; -0.392 ; -0.880 ; Rise       ; WS2812BCLK                             ;
; SResetP99  ; loadck                                 ; -1.105 ; -1.610 ; Rise       ; loadck                                 ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; DB_io[*]       ; FD[0]                                      ; 12.214 ; 11.673 ; Rise       ; FD[0]                                      ;
;  DB_io[0]      ; FD[0]                                      ; 10.842 ; 10.608 ; Rise       ; FD[0]                                      ;
;  DB_io[1]      ; FD[0]                                      ; 9.461  ; 9.280  ; Rise       ; FD[0]                                      ;
;  DB_io[2]      ; FD[0]                                      ; 10.442 ; 10.230 ; Rise       ; FD[0]                                      ;
;  DB_io[3]      ; FD[0]                                      ; 12.214 ; 11.673 ; Rise       ; FD[0]                                      ;
; RSo            ; FD[0]                                      ; 8.845  ; 8.675  ; Rise       ; FD[0]                                      ;
; DHT11_D_io     ; FD[17]                                     ; 10.106 ; 10.035 ; Rise       ; FD[17]                                     ;
; MG90S_o0       ; FD[17]                                     ; 60.286 ; 59.666 ; Rise       ; FD[17]                                     ;
; MG90S_o1       ; FD[17]                                     ; 69.929 ; 69.279 ; Rise       ; FD[17]                                     ;
; led16[*]       ; FD[17]                                     ; 11.168 ; 11.432 ; Rise       ; FD[17]                                     ;
;  led16[0]      ; FD[17]                                     ; 9.121  ; 9.450  ; Rise       ; FD[17]                                     ;
;  led16[1]      ; FD[17]                                     ; 8.973  ; 9.183  ; Rise       ; FD[17]                                     ;
;  led16[2]      ; FD[17]                                     ; 8.786  ; 9.015  ; Rise       ; FD[17]                                     ;
;  led16[3]      ; FD[17]                                     ; 8.880  ; 9.029  ; Rise       ; FD[17]                                     ;
;  led16[4]      ; FD[17]                                     ; 8.677  ; 8.791  ; Rise       ; FD[17]                                     ;
;  led16[5]      ; FD[17]                                     ; 8.765  ; 8.988  ; Rise       ; FD[17]                                     ;
;  led16[6]      ; FD[17]                                     ; 8.670  ; 8.857  ; Rise       ; FD[17]                                     ;
;  led16[7]      ; FD[17]                                     ; 9.090  ; 9.366  ; Rise       ; FD[17]                                     ;
;  led16[8]      ; FD[17]                                     ; 9.125  ; 9.258  ; Rise       ; FD[17]                                     ;
;  led16[9]      ; FD[17]                                     ; 10.673 ; 10.698 ; Rise       ; FD[17]                                     ;
;  led16[10]     ; FD[17]                                     ; 9.209  ; 9.472  ; Rise       ; FD[17]                                     ;
;  led16[11]     ; FD[17]                                     ; 9.272  ; 9.601  ; Rise       ; FD[17]                                     ;
;  led16[12]     ; FD[17]                                     ; 9.350  ; 9.692  ; Rise       ; FD[17]                                     ;
;  led16[13]     ; FD[17]                                     ; 9.400  ; 9.730  ; Rise       ; FD[17]                                     ;
;  led16[14]     ; FD[17]                                     ; 9.646  ; 10.031 ; Rise       ; FD[17]                                     ;
;  led16[15]     ; FD[17]                                     ; 11.168 ; 11.432 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[17]                                     ; 17.966 ; 17.464 ; Rise       ; FD[17]                                     ;
; sound2         ; FD[17]                                     ; 10.333 ; 9.899  ; Rise       ; FD[17]                                     ;
; sound1         ; FD[19]                                     ; 18.961 ; 18.459 ; Rise       ; FD[19]                                     ;
; MG90S_o0       ; FD[2]                                      ; 13.374 ; 12.970 ; Rise       ; FD[2]                                      ;
; MG90S_o1       ; FD[2]                                      ; 13.812 ; 13.515 ; Rise       ; FD[2]                                      ;
; sound1         ; FD[30]                                     ; 14.345 ; 13.843 ; Rise       ; FD[30]                                     ;
; MCP3202_CLK    ; FD[4]                                      ; 10.314 ; 10.206 ; Rise       ; FD[4]                                      ;
; MCP3202_CS     ; FD[4]                                      ; 8.680  ; 8.912  ; Rise       ; FD[4]                                      ;
; DHT11_D_io     ; FD[5]                                      ; 8.795  ; 8.723  ; Rise       ; FD[5]                                      ;
; DB_io[*]       ; FD[7]                                      ; 10.313 ; 10.072 ; Rise       ; FD[7]                                      ;
;  DB_io[0]      ; FD[7]                                      ; 10.072 ; 10.072 ; Rise       ; FD[7]                                      ;
;  DB_io[1]      ; FD[7]                                      ; 10.072 ; 10.072 ; Rise       ; FD[7]                                      ;
;  DB_io[2]      ; FD[7]                                      ; 10.257 ; 10.072 ; Rise       ; FD[7]                                      ;
;  DB_io[3]      ; FD[7]                                      ; 10.313 ; 10.072 ; Rise       ; FD[7]                                      ;
; Eo             ; FD[7]                                      ; 8.876  ; 8.669  ; Rise       ; FD[7]                                      ;
; RSo            ; FD[7]                                      ; 8.368  ; 8.269  ; Rise       ; FD[7]                                      ;
; RWo            ; FD[7]                                      ; 9.992  ; 9.949  ; Rise       ; FD[7]                                      ;
; sound1         ; GCKP31                                     ; 11.535 ; 11.055 ; Rise       ; GCKP31                                     ;
; keyo[*]        ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 9.851  ; 9.899  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[0]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.936  ; 8.739  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[1]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.712  ; 8.933  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[2]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 9.851  ; 9.899  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[3]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 8.385  ; 8.538  ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; sound1         ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 17.859 ; 17.357 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; DB_io[*]       ; LCM_RESET                                  ; 10.766 ; 10.548 ; Rise       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 10.766 ; 10.548 ; Rise       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 9.090  ; 8.906  ; Rise       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 9.734  ; 9.434  ; Rise       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 10.720 ; 10.328 ; Rise       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 8.288  ; 8.202  ; Rise       ; LCM_RESET                                  ;
; DB_io[*]       ; LCM_RESET                                  ; 9.149  ; 8.735  ; Fall       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 6.997  ; 6.822  ; Fall       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 6.533  ; 6.338  ; Fall       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 9.095  ; 8.735  ; Fall       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 9.149  ; 8.697  ; Fall       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 7.185  ; 7.118  ; Fall       ; LCM_RESET                                  ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 10.124 ; 9.911  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 13.548 ; 13.350 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 11.706 ; 11.543 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 9.413  ; 9.200  ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 12.812 ; 12.614 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 10.995 ; 10.832 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ALEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.753  ; 8.486  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13AOEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.550  ; 8.805  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 15.821 ; 15.608 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 17.340 ; 17.142 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 17.202 ; 17.039 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; Scan_DCBAo[*]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.961  ; 9.975  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 9.961  ; 9.975  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.097  ; 7.962  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.356  ; 8.179  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 8.110  ; 7.970  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ACLKo      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 6.217  ; 5.971  ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 11.377 ; 11.164 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 14.915 ; 14.717 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 12.959 ; 12.796 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; sound1         ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 16.424 ; 15.922 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ;
; BT_RX          ; RS232_T1:U1|Tx_f                           ; 9.684  ; 10.136 ; Rise       ; RS232_T1:U1|Tx_f                           ;
; USB_RX         ; RS232_T1:U1|Tx_f                           ; 9.132  ; 9.470  ; Rise       ; RS232_T1:U1|Tx_f                           ;
; sound1         ; SResetP99                                  ; 14.629 ; 14.127 ; Rise       ; SResetP99                                  ;
; sound1         ; SResetP99                                  ; 14.057 ; 13.555 ; Fall       ; SResetP99                                  ;
; WS2812Bout     ; WS2812BCLK                                 ; 8.710  ; 8.623  ; Rise       ; WS2812BCLK                                 ;
; D7data[*]      ; timer0:U5|FD[17]                           ; 10.642 ; 10.474 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[0]     ; timer0:U5|FD[17]                           ; 10.162 ; 9.982  ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[1]     ; timer0:U5|FD[17]                           ; 10.642 ; 10.427 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[2]     ; timer0:U5|FD[17]                           ; 10.506 ; 10.411 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[3]     ; timer0:U5|FD[17]                           ; 10.242 ; 10.084 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[4]     ; timer0:U5|FD[17]                           ; 10.258 ; 10.069 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[5]     ; timer0:U5|FD[17]                           ; 10.625 ; 10.367 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[6]     ; timer0:U5|FD[17]                           ; 10.375 ; 10.474 ; Rise       ; timer0:U5|FD[17]                           ;
; scan[*]        ; timer0:U5|FD[17]                           ; 9.086  ; 9.140  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[0]       ; timer0:U5|FD[17]                           ; 9.086  ; 9.140  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[1]       ; timer0:U5|FD[17]                           ; 7.287  ; 7.413  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[2]       ; timer0:U5|FD[17]                           ; 7.274  ; 7.379  ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[3]       ; timer0:U5|FD[17]                           ; 6.891  ; 6.978  ; Rise       ; timer0:U5|FD[17]                           ;
; D7data[*]      ; timer0:U5|S_1                              ; 20.016 ; 19.962 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[0]     ; timer0:U5|S_1                              ; 19.517 ; 19.338 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[1]     ; timer0:U5|S_1                              ; 20.016 ; 19.834 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[2]     ; timer0:U5|S_1                              ; 19.999 ; 19.693 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[3]     ; timer0:U5|S_1                              ; 19.596 ; 19.439 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[4]     ; timer0:U5|S_1                              ; 19.612 ; 19.458 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[5]     ; timer0:U5|S_1                              ; 19.981 ; 19.664 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[6]     ; timer0:U5|S_1                              ; 19.778 ; 19.962 ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ; 5.589  ;        ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ;        ; 5.365  ; Fall       ; timer0:U5|S_1                              ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                         ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; DB_io[*]       ; FD[0]                                      ; 4.211 ; 4.367 ; Rise       ; FD[0]                                      ;
;  DB_io[0]      ; FD[0]                                      ; 4.705 ; 4.935 ; Rise       ; FD[0]                                      ;
;  DB_io[1]      ; FD[0]                                      ; 4.211 ; 4.367 ; Rise       ; FD[0]                                      ;
;  DB_io[2]      ; FD[0]                                      ; 4.602 ; 4.792 ; Rise       ; FD[0]                                      ;
;  DB_io[3]      ; FD[0]                                      ; 5.223 ; 5.514 ; Rise       ; FD[0]                                      ;
; RSo            ; FD[0]                                      ; 3.950 ; 4.079 ; Rise       ; FD[0]                                      ;
; DHT11_D_io     ; FD[17]                                     ; 4.622 ; 4.612 ; Rise       ; FD[17]                                     ;
; MG90S_o0       ; FD[17]                                     ; 5.359 ; 5.594 ; Rise       ; FD[17]                                     ;
; MG90S_o1       ; FD[17]                                     ; 5.420 ; 5.651 ; Rise       ; FD[17]                                     ;
; led16[*]       ; FD[17]                                     ; 4.073 ; 3.960 ; Rise       ; FD[17]                                     ;
;  led16[0]      ; FD[17]                                     ; 4.318 ; 4.188 ; Rise       ; FD[17]                                     ;
;  led16[1]      ; FD[17]                                     ; 4.263 ; 4.140 ; Rise       ; FD[17]                                     ;
;  led16[2]      ; FD[17]                                     ; 4.130 ; 4.010 ; Rise       ; FD[17]                                     ;
;  led16[3]      ; FD[17]                                     ; 4.225 ; 4.082 ; Rise       ; FD[17]                                     ;
;  led16[4]      ; FD[17]                                     ; 4.073 ; 3.960 ; Rise       ; FD[17]                                     ;
;  led16[5]      ; FD[17]                                     ; 4.138 ; 4.024 ; Rise       ; FD[17]                                     ;
;  led16[6]      ; FD[17]                                     ; 4.091 ; 3.980 ; Rise       ; FD[17]                                     ;
;  led16[7]      ; FD[17]                                     ; 4.321 ; 4.206 ; Rise       ; FD[17]                                     ;
;  led16[8]      ; FD[17]                                     ; 4.303 ; 4.172 ; Rise       ; FD[17]                                     ;
;  led16[9]      ; FD[17]                                     ; 5.319 ; 5.086 ; Rise       ; FD[17]                                     ;
;  led16[10]     ; FD[17]                                     ; 4.364 ; 4.232 ; Rise       ; FD[17]                                     ;
;  led16[11]     ; FD[17]                                     ; 4.406 ; 4.269 ; Rise       ; FD[17]                                     ;
;  led16[12]     ; FD[17]                                     ; 4.431 ; 4.283 ; Rise       ; FD[17]                                     ;
;  led16[13]     ; FD[17]                                     ; 4.441 ; 4.313 ; Rise       ; FD[17]                                     ;
;  led16[14]     ; FD[17]                                     ; 4.604 ; 4.456 ; Rise       ; FD[17]                                     ;
;  led16[15]     ; FD[17]                                     ; 5.591 ; 5.338 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[17]                                     ; 4.516 ; 4.658 ; Rise       ; FD[17]                                     ;
; sound2         ; FD[17]                                     ; 4.566 ; 4.718 ; Rise       ; FD[17]                                     ;
; sound1         ; FD[19]                                     ; 6.616 ; 6.776 ; Rise       ; FD[19]                                     ;
; MG90S_o0       ; FD[2]                                      ; 4.833 ; 4.861 ; Rise       ; FD[2]                                      ;
; MG90S_o1       ; FD[2]                                      ; 4.894 ; 4.918 ; Rise       ; FD[2]                                      ;
; sound1         ; FD[30]                                     ; 5.594 ; 5.754 ; Rise       ; FD[30]                                     ;
; MCP3202_CLK    ; FD[4]                                      ; 4.936 ; 5.146 ; Rise       ; FD[4]                                      ;
; MCP3202_CS     ; FD[4]                                      ; 4.140 ; 4.028 ; Rise       ; FD[4]                                      ;
; DHT11_D_io     ; FD[5]                                      ; 4.059 ; 4.156 ; Rise       ; FD[5]                                      ;
; DB_io[*]       ; FD[7]                                      ; 4.350 ; 4.448 ; Rise       ; FD[7]                                      ;
;  DB_io[0]      ; FD[7]                                      ; 4.438 ; 4.448 ; Rise       ; FD[7]                                      ;
;  DB_io[1]      ; FD[7]                                      ; 4.350 ; 4.448 ; Rise       ; FD[7]                                      ;
;  DB_io[2]      ; FD[7]                                      ; 4.448 ; 4.448 ; Rise       ; FD[7]                                      ;
;  DB_io[3]      ; FD[7]                                      ; 4.448 ; 4.448 ; Rise       ; FD[7]                                      ;
; Eo             ; FD[7]                                      ; 4.023 ; 4.117 ; Rise       ; FD[7]                                      ;
; RSo            ; FD[7]                                      ; 3.790 ; 3.867 ; Rise       ; FD[7]                                      ;
; RWo            ; FD[7]                                      ; 4.524 ; 4.746 ; Rise       ; FD[7]                                      ;
; sound1         ; GCKP31                                     ; 4.726 ; 4.935 ; Rise       ; GCKP31                                     ;
; keyo[*]        ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 3.964 ; 3.904 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[0]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.064 ; 4.126 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[1]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.127 ; 4.045 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[2]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 4.911 ; 4.707 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
;  keyo[3]       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 3.964 ; 3.904 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; sound1         ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 7.226 ; 7.425 ; Rise       ; KEYboard_EP3C16Q240C8:U7|FD[16]            ;
; DB_io[*]       ; LCM_RESET                                  ; 2.969 ; 3.088 ; Rise       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 3.165 ; 3.328 ; Rise       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 2.969 ; 3.088 ; Rise       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 4.048 ; 4.212 ; Rise       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 4.014 ; 4.207 ; Rise       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 3.303 ; 3.355 ; Rise       ; LCM_RESET                                  ;
; DB_io[*]       ; LCM_RESET                                  ; 3.043 ; 3.181 ; Fall       ; LCM_RESET                                  ;
;  DB_io[0]      ; LCM_RESET                                  ; 3.239 ; 3.422 ; Fall       ; LCM_RESET                                  ;
;  DB_io[1]      ; LCM_RESET                                  ; 3.043 ; 3.181 ; Fall       ; LCM_RESET                                  ;
;  DB_io[2]      ; LCM_RESET                                  ; 4.266 ; 4.384 ; Fall       ; LCM_RESET                                  ;
;  DB_io[3]      ; LCM_RESET                                  ; 4.232 ; 4.379 ; Fall       ; LCM_RESET                                  ;
; RSo            ; LCM_RESET                                  ; 3.511 ; 3.594 ; Fall       ; LCM_RESET                                  ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 2.811 ; 2.845 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.149 ; 3.187 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.245 ; 3.290 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 2.904 ; 2.938 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.226 ; 3.264 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 3.322 ; 3.367 ; Fall       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ;
; DM13ALEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.907 ; 3.996 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13AOEo       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.047 ; 3.953 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.311 ; 4.329 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.151 ; 4.185 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.141 ; 4.175 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; Scan_DCBAo[*]  ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.665 ; 3.732 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[0] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 4.807 ; 5.003 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[1] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.665 ; 3.732 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[2] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.752 ; 3.811 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
;  Scan_DCBAo[3] ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 3.673 ; 3.739 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ;
; DM13ACLKo      ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 2.786 ; 2.857 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Bo    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 3.681 ; 3.715 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Go    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 3.861 ; 3.899 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; DM13ASDI_Ro    ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 3.957 ; 4.002 ; Rise       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ;
; sound1         ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 6.285 ; 6.445 ; Rise       ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ;
; BT_RX          ; RS232_T1:U1|Tx_f                           ; 4.646 ; 4.520 ; Rise       ; RS232_T1:U1|Tx_f                           ;
; USB_RX         ; RS232_T1:U1|Tx_f                           ; 4.376 ; 4.274 ; Rise       ; RS232_T1:U1|Tx_f                           ;
; sound1         ; SResetP99                                  ; 5.756 ; 5.916 ; Rise       ; SResetP99                                  ;
; sound1         ; SResetP99                                  ; 5.756 ; 5.916 ; Fall       ; SResetP99                                  ;
; WS2812Bout     ; WS2812BCLK                                 ; 4.273 ; 4.459 ; Rise       ; WS2812BCLK                                 ;
; D7data[*]      ; timer0:U5|FD[17]                           ; 3.963 ; 3.986 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[0]     ; timer0:U5|FD[17]                           ; 3.963 ; 3.986 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[1]     ; timer0:U5|FD[17]                           ; 4.232 ; 4.267 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[2]     ; timer0:U5|FD[17]                           ; 4.210 ; 4.231 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[3]     ; timer0:U5|FD[17]                           ; 4.055 ; 4.049 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[4]     ; timer0:U5|FD[17]                           ; 4.061 ; 4.068 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[5]     ; timer0:U5|FD[17]                           ; 4.196 ; 4.206 ; Rise       ; timer0:U5|FD[17]                           ;
;  D7data[6]     ; timer0:U5|FD[17]                           ; 4.213 ; 4.197 ; Rise       ; timer0:U5|FD[17]                           ;
; scan[*]        ; timer0:U5|FD[17]                           ; 3.289 ; 3.271 ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[0]       ; timer0:U5|FD[17]                           ; 4.606 ; 4.401 ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[1]       ; timer0:U5|FD[17]                           ; 3.486 ; 3.450 ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[2]       ; timer0:U5|FD[17]                           ; 3.480 ; 3.441 ; Rise       ; timer0:U5|FD[17]                           ;
;  scan[3]       ; timer0:U5|FD[17]                           ; 3.289 ; 3.271 ; Rise       ; timer0:U5|FD[17]                           ;
; D7data[*]      ; timer0:U5|S_1                              ; 4.743 ; 4.771 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[0]     ; timer0:U5|S_1                              ; 4.743 ; 4.771 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[1]     ; timer0:U5|S_1                              ; 5.016 ; 5.023 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[2]     ; timer0:U5|S_1                              ; 4.991 ; 4.998 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[3]     ; timer0:U5|S_1                              ; 4.818 ; 4.835 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[4]     ; timer0:U5|S_1                              ; 4.824 ; 4.844 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[5]     ; timer0:U5|S_1                              ; 4.958 ; 5.035 ; Rise       ; timer0:U5|S_1                              ;
;  D7data[6]     ; timer0:U5|S_1                              ; 4.979 ; 4.979 ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ; 2.645 ;       ; Rise       ; timer0:U5|S_1                              ;
; D7xx_xx        ; timer0:U5|S_1                              ;       ; 2.785 ; Fall       ; timer0:U5|S_1                              ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip15P57   ; BT_RX       ; 8.204 ; 8.204 ; 8.448 ; 8.317 ;
; dip15P57   ; USB_RX      ; 8.581 ; 8.581 ; 8.780 ; 8.649 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip15P57   ; BT_RX       ; 3.845 ; 3.845 ; 4.547 ; 4.489 ;
; dip15P57   ; USB_RX      ; 3.991 ; 3.991 ; 4.708 ; 4.650 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; BT_RX         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; USB_RX        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RSo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RWo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Eo            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led16[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sound1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sound2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; WS2812Bout    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MG90S_o0      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MG90S_o1      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DM13ACLKo     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DM13ASDI_Ro   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DM13ASDI_Go   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DM13ASDI_Bo   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DM13ALEo      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DM13AOEo      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Scan_DCBAo[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Scan_DCBAo[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Scan_DCBAo[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Scan_DCBAo[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_Di    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CLK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; scan[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; scan[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; scan[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; scan[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; D7data[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; D7data[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; D7data[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; D7data[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; D7data[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; D7data[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; D7data[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; D7xx_xx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; keyo[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; keyo[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; keyo[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; keyo[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DHT11_D_io    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DHT11_D_io              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip15P57                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SResetP99               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GCKP31                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip16P56                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCP3202_Do              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; keyi[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; keyi[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; keyi[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; keyi[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PB8                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PB7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BPi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; M2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; APi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PBi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BT_TX                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; USB_TX                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BT_RX         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; USB_RX        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; led16[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; led16[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; sound1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; sound2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; WS2812Bout    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; MG90S_o0      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MG90S_o1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; DM13ACLKo     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DM13ASDI_Ro   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DM13ASDI_Go   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DM13ASDI_Bo   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DM13ALEo      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DM13AOEo      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Scan_DCBAo[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; Scan_DCBAo[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Scan_DCBAo[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Scan_DCBAo[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; scan[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; scan[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; scan[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; scan[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; D7data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; D7data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; D7data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; D7data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; D7data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; D7data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; D7data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; D7xx_xx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; keyo[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; keyo[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; keyo[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; keyo[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; DHT11_D_io    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BT_RX         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; USB_RX        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; led16[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; led16[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; sound1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; sound2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; WS2812Bout    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; MG90S_o0      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MG90S_o1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; DM13ACLKo     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DM13ASDI_Ro   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DM13ASDI_Go   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DM13ASDI_Bo   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DM13ALEo      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DM13AOEo      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Scan_DCBAo[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; Scan_DCBAo[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Scan_DCBAo[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Scan_DCBAo[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; scan[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; scan[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; scan[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; scan[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; D7data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; D7data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; D7data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; D7data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; D7data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; D7data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; D7data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; D7xx_xx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; keyo[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; keyo[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; keyo[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; keyo[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; DHT11_D_io    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; FD[0]                                      ; FD[0]                                      ; 1874         ; 0        ; 0        ; 140      ;
; FD[7]                                      ; FD[0]                                      ; 1            ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[0]                                      ; 1557         ; 0        ; 4        ; 0        ;
; LCM_RESET                                  ; FD[0]                                      ; 135          ; 135      ; 0        ; 0        ;
; LCMP_RESET                                 ; FD[0]                                      ; 1550         ; 273      ; 0        ; 0        ;
; RS232_T1:U1|Tx_f                           ; FD[0]                                      ; 1            ; 1        ; 0        ; 0        ;
; S_RESET_T                                  ; FD[0]                                      ; 0            ; 0        ; 21       ; 18       ;
; FD[2]                                      ; FD[2]                                      ; 272          ; 0        ; 0        ; 0        ;
; FD[4]                                      ; FD[4]                                      ; 419          ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[4]                                      ; 30           ; 0        ; 0        ; 0        ;
; FD[5]                                      ; FD[5]                                      ; 2035         ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[5]                                      ; 57           ; 0        ; 0        ; 0        ;
; FD[0]                                      ; FD[7]                                      ; 22           ; 0        ; 0        ; 0        ;
; FD[7]                                      ; FD[7]                                      ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET                                  ; FD[7]                                      ; 5            ; 0        ; 0        ; 0        ;
; FD[0]                                      ; FD[17]                                     ; 64           ; 11       ; 0        ; 0        ;
; FD[4]                                      ; FD[17]                                     ; 18           ; 0        ; 0        ; 0        ;
; FD[5]                                      ; FD[17]                                     ; 28           ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[17]                                     ; 3168         ; 0        ; 0        ; 0        ;
; FD[19]                                     ; FD[17]                                     ; 5115         ; 0        ; 0        ; 0        ;
; FD[30]                                     ; FD[17]                                     ; 1023         ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; FD[17]                                     ; 1023         ; 0        ; 0        ; 0        ;
; loadck                                     ; FD[17]                                     ; 29           ; 28       ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; FD[17]                                     ; 1023         ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; FD[17]                                     ; 8            ; 8        ; 0        ; 0        ;
; SResetP99                                  ; FD[17]                                     ; 794          ; 413      ; 0        ; 0        ;
; TX_W                                       ; FD[17]                                     ; 6            ; 3        ; 0        ; 0        ;
; WS2812BCLK                                 ; FD[17]                                     ; 27           ; 0        ; 0        ; 0        ;
; FD[19]                                     ; FD[19]                                     ; 48           ; 0        ; 0        ; 0        ;
; FD[30]                                     ; FD[30]                                     ; 6            ; 0        ; 0        ; 0        ;
; FD[0]                                      ; GCKP31                                     ; 31           ; 31       ; 0        ; 0        ;
; FD[2]                                      ; GCKP31                                     ; 29           ; 29       ; 0        ; 0        ;
; FD[4]                                      ; GCKP31                                     ; 27           ; 27       ; 0        ; 0        ;
; FD[5]                                      ; GCKP31                                     ; 26           ; 26       ; 0        ; 0        ;
; FD[7]                                      ; GCKP31                                     ; 24           ; 24       ; 0        ; 0        ;
; FD[17]                                     ; GCKP31                                     ; 14           ; 14       ; 0        ; 0        ;
; FD[19]                                     ; GCKP31                                     ; 12           ; 12       ; 0        ; 0        ;
; FD[30]                                     ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; GCKP31                                     ; GCKP31                                     ; 765          ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; GCKP31                                     ; 3            ; 3        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; GCKP31                                     ; 9            ; 9        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; timer0:U5|FD[5]                            ; GCKP31                                     ; 13           ; 13       ; 0        ; 0        ;
; timer0:U5|FD[17]                           ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; WS2812BCLK                                 ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; FD[17]                                     ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 3            ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 77           ; 0        ; 0        ; 0        ;
; FD[0]                                      ; LCM_RESET                                  ; 5            ; 0        ; 0        ; 0        ;
; FD[4]                                      ; LCMP_RESET                                 ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[5]                                      ; LCMP_RESET                                 ; 1255988      ; 0        ; 0        ; 0        ;
; FD[17]                                     ; LCMP_RESET                                 ; 326          ; 0        ; 0        ; 0        ;
; FD[17]                                     ; loadck                                     ; 32           ; 0        ; 0        ; 0        ;
; FD[19]                                     ; loadck                                     ; 30           ; 0        ; 0        ; 0        ;
; FD[30]                                     ; loadck                                     ; 6            ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; loadck                                     ; 6            ; 0        ; 0        ; 0        ;
; loadck                                     ; loadck                                     ; 3            ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; loadck                                     ; 6            ; 0        ; 0        ; 0        ;
; SResetP99                                  ; loadck                                     ; 3            ; 3        ; 0        ; 0        ;
; WS2812BCLK                                 ; loadck                                     ; 3            ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 4            ; 0        ; 0        ; 0        ;
; FD[17]                                     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 59           ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 79           ; 79       ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 2643         ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 74           ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 24           ; 10       ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 16           ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 91           ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 6            ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; 1            ; 1        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; 5            ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; 6            ; 0        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f                           ; RS232_T1:U1|Tx_f                           ; 275          ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; RS232_T1:U1|Tx_f                           ; 13           ; 13       ; 0        ; 0        ;
; TX_W                                       ; RS232_T1:U1|Tx_f                           ; 39           ; 0        ; 0        ; 0        ;
; FD[17]                                     ; S_RESET_T                                  ; 1            ; 0        ; 0        ; 0        ;
; FD[17]                                     ; SResetP99                                  ; 3            ; 0        ; 0        ; 0        ;
; FD[19]                                     ; SResetP99                                  ; 15           ; 0        ; 0        ; 0        ;
; FD[30]                                     ; SResetP99                                  ; 3            ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; SResetP99                                  ; 3            ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; SResetP99                                  ; 3            ; 0        ; 0        ; 0        ;
; timer0:U5|FD[5]                            ; timer0:U5|FD[5]                            ; 437          ; 0        ; 0        ; 0        ;
; timer0:U5|S_1                              ; timer0:U5|FD[5]                            ; 1            ; 1        ; 0        ; 0        ;
; timer0:U5|FD[17]                           ; timer0:U5|FD[17]                           ; 31           ; 0        ; 0        ; 0        ;
; timer0:U5|FD[17]                           ; timer0:U5|S_1                              ; 28           ; 0        ; 0        ; 0        ;
; timer0:U5|S_1                              ; timer0:U5|S_1                              ; 223          ; 0        ; 0        ; 0        ;
; FD[4]                                      ; TX_W                                       ; 12           ; 0        ; 0        ; 0        ;
; FD[5]                                      ; TX_W                                       ; 16           ; 0        ; 0        ; 0        ;
; FD[17]                                     ; TX_W                                       ; 120          ; 0        ; 0        ; 0        ;
; FD[19]                                     ; TX_W                                       ; 240          ; 0        ; 0        ; 0        ;
; FD[30]                                     ; TX_W                                       ; 48           ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; TX_W                                       ; 48           ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; TX_W                                       ; 48           ; 0        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f                           ; TX_W                                       ; 8            ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; TX_W                                       ; 8            ; 8        ; 0        ; 0        ;
; SResetP99                                  ; TX_W                                       ; 96           ; 48       ; 0        ; 0        ;
; loadck                                     ; WS2812BCLK                                 ; 17           ; 0        ; 0        ; 0        ;
; SResetP99                                  ; WS2812BCLK                                 ; 3            ; 3        ; 0        ; 0        ;
; WS2812BCLK                                 ; WS2812BCLK                                 ; 140          ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; FD[0]                                      ; FD[0]                                      ; 1874         ; 0        ; 0        ; 140      ;
; FD[7]                                      ; FD[0]                                      ; 1            ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[0]                                      ; 1557         ; 0        ; 4        ; 0        ;
; LCM_RESET                                  ; FD[0]                                      ; 135          ; 135      ; 0        ; 0        ;
; LCMP_RESET                                 ; FD[0]                                      ; 1550         ; 273      ; 0        ; 0        ;
; RS232_T1:U1|Tx_f                           ; FD[0]                                      ; 1            ; 1        ; 0        ; 0        ;
; S_RESET_T                                  ; FD[0]                                      ; 0            ; 0        ; 21       ; 18       ;
; FD[2]                                      ; FD[2]                                      ; 272          ; 0        ; 0        ; 0        ;
; FD[4]                                      ; FD[4]                                      ; 419          ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[4]                                      ; 30           ; 0        ; 0        ; 0        ;
; FD[5]                                      ; FD[5]                                      ; 2035         ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[5]                                      ; 57           ; 0        ; 0        ; 0        ;
; FD[0]                                      ; FD[7]                                      ; 22           ; 0        ; 0        ; 0        ;
; FD[7]                                      ; FD[7]                                      ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET                                  ; FD[7]                                      ; 5            ; 0        ; 0        ; 0        ;
; FD[0]                                      ; FD[17]                                     ; 64           ; 11       ; 0        ; 0        ;
; FD[4]                                      ; FD[17]                                     ; 18           ; 0        ; 0        ; 0        ;
; FD[5]                                      ; FD[17]                                     ; 28           ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[17]                                     ; 3168         ; 0        ; 0        ; 0        ;
; FD[19]                                     ; FD[17]                                     ; 5115         ; 0        ; 0        ; 0        ;
; FD[30]                                     ; FD[17]                                     ; 1023         ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; FD[17]                                     ; 1023         ; 0        ; 0        ; 0        ;
; loadck                                     ; FD[17]                                     ; 29           ; 28       ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; FD[17]                                     ; 1023         ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; FD[17]                                     ; 8            ; 8        ; 0        ; 0        ;
; SResetP99                                  ; FD[17]                                     ; 794          ; 413      ; 0        ; 0        ;
; TX_W                                       ; FD[17]                                     ; 6            ; 3        ; 0        ; 0        ;
; WS2812BCLK                                 ; FD[17]                                     ; 27           ; 0        ; 0        ; 0        ;
; FD[19]                                     ; FD[19]                                     ; 48           ; 0        ; 0        ; 0        ;
; FD[30]                                     ; FD[30]                                     ; 6            ; 0        ; 0        ; 0        ;
; FD[0]                                      ; GCKP31                                     ; 31           ; 31       ; 0        ; 0        ;
; FD[2]                                      ; GCKP31                                     ; 29           ; 29       ; 0        ; 0        ;
; FD[4]                                      ; GCKP31                                     ; 27           ; 27       ; 0        ; 0        ;
; FD[5]                                      ; GCKP31                                     ; 26           ; 26       ; 0        ; 0        ;
; FD[7]                                      ; GCKP31                                     ; 24           ; 24       ; 0        ; 0        ;
; FD[17]                                     ; GCKP31                                     ; 14           ; 14       ; 0        ; 0        ;
; FD[19]                                     ; GCKP31                                     ; 12           ; 12       ; 0        ; 0        ;
; FD[30]                                     ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; GCKP31                                     ; GCKP31                                     ; 765          ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; GCKP31                                     ; 3            ; 3        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; GCKP31                                     ; 9            ; 9        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; timer0:U5|FD[5]                            ; GCKP31                                     ; 13           ; 13       ; 0        ; 0        ;
; timer0:U5|FD[17]                           ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; WS2812BCLK                                 ; GCKP31                                     ; 1            ; 1        ; 0        ; 0        ;
; FD[17]                                     ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 3            ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; KEYboard_EP3C16Q240C8:U7|FD[16]            ; 77           ; 0        ; 0        ; 0        ;
; FD[0]                                      ; LCM_RESET                                  ; 5            ; 0        ; 0        ; 0        ;
; FD[4]                                      ; LCMP_RESET                                 ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[5]                                      ; LCMP_RESET                                 ; 1255988      ; 0        ; 0        ; 0        ;
; FD[17]                                     ; LCMP_RESET                                 ; 326          ; 0        ; 0        ; 0        ;
; FD[17]                                     ; loadck                                     ; 32           ; 0        ; 0        ; 0        ;
; FD[19]                                     ; loadck                                     ; 30           ; 0        ; 0        ; 0        ;
; FD[30]                                     ; loadck                                     ; 6            ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; loadck                                     ; 6            ; 0        ; 0        ; 0        ;
; loadck                                     ; loadck                                     ; 3            ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; loadck                                     ; 6            ; 0        ; 0        ; 0        ;
; SResetP99                                  ; loadck                                     ; 3            ; 3        ; 0        ; 0        ;
; WS2812BCLK                                 ; loadck                                     ; 3            ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; 4            ; 0        ; 0        ; 0        ;
; FD[17]                                     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 59           ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 79           ; 79       ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 2643         ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; 74           ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 24           ; 10       ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 16           ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]       ; 91           ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; 6            ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; 1            ; 1        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]       ; 5            ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; 6            ; 0        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f                           ; RS232_T1:U1|Tx_f                           ; 275          ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; RS232_T1:U1|Tx_f                           ; 13           ; 13       ; 0        ; 0        ;
; TX_W                                       ; RS232_T1:U1|Tx_f                           ; 39           ; 0        ; 0        ; 0        ;
; FD[17]                                     ; S_RESET_T                                  ; 1            ; 0        ; 0        ; 0        ;
; FD[17]                                     ; SResetP99                                  ; 3            ; 0        ; 0        ; 0        ;
; FD[19]                                     ; SResetP99                                  ; 15           ; 0        ; 0        ; 0        ;
; FD[30]                                     ; SResetP99                                  ; 3            ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; SResetP99                                  ; 3            ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; SResetP99                                  ; 3            ; 0        ; 0        ; 0        ;
; timer0:U5|FD[5]                            ; timer0:U5|FD[5]                            ; 437          ; 0        ; 0        ; 0        ;
; timer0:U5|S_1                              ; timer0:U5|FD[5]                            ; 1            ; 1        ; 0        ; 0        ;
; timer0:U5|FD[17]                           ; timer0:U5|FD[17]                           ; 31           ; 0        ; 0        ; 0        ;
; timer0:U5|FD[17]                           ; timer0:U5|S_1                              ; 28           ; 0        ; 0        ; 0        ;
; timer0:U5|S_1                              ; timer0:U5|S_1                              ; 223          ; 0        ; 0        ; 0        ;
; FD[4]                                      ; TX_W                                       ; 12           ; 0        ; 0        ; 0        ;
; FD[5]                                      ; TX_W                                       ; 16           ; 0        ; 0        ; 0        ;
; FD[17]                                     ; TX_W                                       ; 120          ; 0        ; 0        ; 0        ;
; FD[19]                                     ; TX_W                                       ; 240          ; 0        ; 0        ; 0        ;
; FD[30]                                     ; TX_W                                       ; 48           ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; TX_W                                       ; 48           ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; TX_W                                       ; 48           ; 0        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f                           ; TX_W                                       ; 8            ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; TX_W                                       ; 8            ; 8        ; 0        ; 0        ;
; SResetP99                                  ; TX_W                                       ; 96           ; 48       ; 0        ; 0        ;
; loadck                                     ; WS2812BCLK                                 ; 17           ; 0        ; 0        ; 0        ;
; SResetP99                                  ; WS2812BCLK                                 ; 3            ; 3        ; 0        ; 0        ;
; WS2812BCLK                                 ; WS2812BCLK                                 ; 140          ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+--------------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+----------------------------------------+----------+----------+----------+----------+
; FD[0]                                      ; FD[0]                                  ; 0        ; 16       ; 0        ; 0        ;
; FD[17]                                     ; FD[0]                                  ; 375      ; 0        ; 0        ; 0        ;
; LCMP_RESET                                 ; FD[0]                                  ; 500      ; 125      ; 0        ; 0        ;
; S_RESET_T                                  ; FD[0]                                  ; 16       ; 16       ; 3        ; 3        ;
; FD[17]                                     ; FD[2]                                  ; 17       ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[4]                                  ; 4        ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[5]                                  ; 39       ; 0        ; 0        ; 0        ;
; LCM_RESET                                  ; FD[7]                                  ; 22       ; 22       ; 0        ; 0        ;
; FD[0]                                      ; FD[17]                                 ; 0        ; 1        ; 0        ; 0        ;
; FD[17]                                     ; FD[17]                                 ; 20       ; 0        ; 0        ; 0        ;
; SResetP99                                  ; FD[17]                                 ; 39       ; 39       ; 0        ; 0        ;
; FD[19]                                     ; FD[30]                                 ; 3        ; 0        ; 0        ; 0        ;
; FD[17]                                     ; GCKP31                                 ; 29       ; 0        ; 0        ; 0        ;
; SResetP99                                  ; GCKP31                                 ; 53       ; 53       ; 0        ; 0        ;
; FD[17]                                     ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 12       ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 12       ; 0        ; 0        ; 0        ;
; loadck                                     ; loadck                                 ; 1        ; 0        ; 0        ; 0        ;
; SResetP99                                  ; loadck                                 ; 1        ; 1        ; 0        ; 0        ;
; WS2812BCLK                                 ; loadck                                 ; 1        ; 0        ; 0        ; 0        ;
; FD[17]                                     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ; 31       ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ; 11       ; 11       ; 0        ; 0        ;
; FD[17]                                     ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 3        ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 3        ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 2        ; 2        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 2        ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; RS232_T1:U1|Tx_f                       ; 5        ; 5        ; 0        ; 0        ;
; SResetP99                                  ; timer0:U5|FD[17]                       ; 6        ; 6        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f                           ; TX_W                                   ; 1        ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; TX_W                                   ; 1        ; 1        ; 0        ; 0        ;
; SResetP99                                  ; WS2812BCLK                             ; 11       ; 11       ; 0        ; 0        ;
+--------------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+--------------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+----------------------------------------+----------+----------+----------+----------+
; FD[0]                                      ; FD[0]                                  ; 0        ; 16       ; 0        ; 0        ;
; FD[17]                                     ; FD[0]                                  ; 375      ; 0        ; 0        ; 0        ;
; LCMP_RESET                                 ; FD[0]                                  ; 500      ; 125      ; 0        ; 0        ;
; S_RESET_T                                  ; FD[0]                                  ; 16       ; 16       ; 3        ; 3        ;
; FD[17]                                     ; FD[2]                                  ; 17       ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[4]                                  ; 4        ; 0        ; 0        ; 0        ;
; FD[17]                                     ; FD[5]                                  ; 39       ; 0        ; 0        ; 0        ;
; LCM_RESET                                  ; FD[7]                                  ; 22       ; 22       ; 0        ; 0        ;
; FD[0]                                      ; FD[17]                                 ; 0        ; 1        ; 0        ; 0        ;
; FD[17]                                     ; FD[17]                                 ; 20       ; 0        ; 0        ; 0        ;
; SResetP99                                  ; FD[17]                                 ; 39       ; 39       ; 0        ; 0        ;
; FD[19]                                     ; FD[30]                                 ; 3        ; 0        ; 0        ; 0        ;
; FD[17]                                     ; GCKP31                                 ; 29       ; 0        ; 0        ; 0        ;
; SResetP99                                  ; GCKP31                                 ; 53       ; 53       ; 0        ; 0        ;
; FD[17]                                     ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 12       ; 0        ; 0        ; 0        ;
; KEYboard_EP3C16Q240C8:U7|FD[16]            ; KEYboard_EP3C16Q240C8:U7|FD[16]        ; 12       ; 0        ; 0        ; 0        ;
; loadck                                     ; loadck                                 ; 1        ; 0        ; 0        ; 0        ;
; SResetP99                                  ; loadck                                 ; 1        ; 1        ; 0        ; 0        ;
; WS2812BCLK                                 ; loadck                                 ; 1        ; 0        ; 0        ; 0        ;
; FD[17]                                     ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]   ; 31       ; 0        ; 0        ; 0        ;
; RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET ; RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]   ; 11       ; 11       ; 0        ; 0        ;
; FD[17]                                     ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 3        ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ; 3        ; 0        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]     ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]   ; 2        ; 2        ; 0        ; 0        ;
; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]      ; ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]  ; 2        ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; RS232_T1:U1|Tx_f                       ; 5        ; 5        ; 0        ; 0        ;
; SResetP99                                  ; timer0:U5|FD[17]                       ; 6        ; 6        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f                           ; TX_W                                   ; 1        ; 0        ; 0        ; 0        ;
; S_RESET_T                                  ; TX_W                                   ; 1        ; 1        ; 0        ; 0        ;
; SResetP99                                  ; WS2812BCLK                             ; 11       ; 11       ; 0        ; 0        ;
+--------------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 200   ; 200  ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 346   ; 346  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Mar 24 23:44:43 2018
Info: Command: quartus_sta KTM626 -c KTM626
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MM[2]~latch|combout" is a latch
    Warning: Node "MM[0]~latch|combout" is a latch
    Warning: Node "MM[1]~latch|combout" is a latch
    Warning: Node "LCMx[2]|combout" is a latch
    Warning: Node "LN~latch|combout" is a latch
    Warning: Node "LCMx[1]|combout" is a latch
    Warning: Node "LCMx[0]|combout" is a latch
    Warning: Node "LCM_com_data2[1][0]|combout" is a latch
    Warning: Node "U2|Rx_R2~latch|combout" is a latch
    Warning: Node "LCM_com_data[1][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[1][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[18][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[7][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[14][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data[9][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[10][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[12][7]|combout" is a latch
    Warning: Node "LCM_com_data[15][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[17][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[19][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[17][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[10][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[11][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[14][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[13][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[15][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[14][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[17][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[3][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[20][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[13][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[14][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[3][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[11][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[10][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[5][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data[10][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data[9][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data[8][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[11][0]|combout" is a latch
    Warning: Node "LCM_com_data[10][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[14][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[7][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[6][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[7][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[4][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[11][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[10][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[5][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[4][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[3][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[6][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[14][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[6][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[3][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[8][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[8][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[11][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[10][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[13][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[5][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[3][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[4][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[11][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[8][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[6][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[5][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[13][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[8][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[7][1]|combout" is a latch
    Warning: Node "LCM_com_data2[15][1]|combout" is a latch
    Warning: Node "LCM_com_data2[11][1]|combout" is a latch
    Warning: Node "LCM_com_data2[16][0]|combout" is a latch
    Warning: Node "LCM_com_data[12][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[8][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[9][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[3][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[16][2]|combout" is a latch
    Warning: Node "LCM_com_data[8][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[9][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[13][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[16][3]|combout" is a latch
    Warning: Node "LCM_com_data2[11][3]|combout" is a latch
    Warning: Node "LCM_com_data2[10][5]|combout" is a latch
    Warning: Node "LCM_com_data2[15][3]|combout" is a latch
    Warning: Node "LCM_com_data[11][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[10][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[8][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[9][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[4][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[5][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[16][1]|combout" is a latch
    Warning: Node "LCM_com_data2[9][1]|combout" is a latch
    Warning: Node "LCM_com_data2[8][1]|combout" is a latch
    Warning: Node "LCM_com_data2[15][0]|combout" is a latch
    Warning: Node "LCM_com_data2[7][0]|combout" is a latch
    Warning: Node "LCM_com_data2[15][2]|combout" is a latch
    Warning: Node "LCM_com_data2[11][2]|combout" is a latch
    Warning: Node "LCM_com_data2[7][2]|combout" is a latch
    Warning: Node "LCM_com_data2[7][3]|combout" is a latch
    Warning: Node "LCM_com_data2[9][3]|combout" is a latch
    Warning: Node "LCM_com_data2[8][3]|combout" is a latch
    Warning: Node "LCM_com_data2[7][4]|combout" is a latch
    Warning: Node "LCM_com_data2[8][0]|combout" is a latch
    Warning: Node "LCM_com_data2[9][0]|combout" is a latch
    Warning: Node "LCM_com_data2[8][2]|combout" is a latch
    Warning: Node "LCM_com_data2[9][2]|combout" is a latch
    Warning: Node "LCM_com_data2[8][4]|combout" is a latch
    Warning: Node "RGB16x16|U1|startbitS[0]~latch|combout" is a latch
    Warning: Node "RGB16x16|U1|startbitS[1]~latch|combout" is a latch
    Warning: Node "RGB16x16|U1|startbitS[2]~latch|combout" is a latch
    Warning: Node "RGB16x16|U1|startbitS[3]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[0]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[1]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[2]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[3]~latch|combout" is a latch
    Warning: Node "LCMset|RSo~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'KTM626.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name GCKP31 GCKP31
    Info: create_clock -period 1.000 -name FD[17] FD[17]
    Info: create_clock -period 1.000 -name FD[19] FD[19]
    Info: create_clock -period 1.000 -name FD[30] FD[30]
    Info: create_clock -period 1.000 -name FD[0] FD[0]
    Info: create_clock -period 1.000 -name KEYboard_EP3C16Q240C8:U7|FD[16] KEYboard_EP3C16Q240C8:U7|FD[16]
    Info: create_clock -period 1.000 -name ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]
    Info: create_clock -period 1.000 -name ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]
    Info: create_clock -period 1.000 -name ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]
    Info: create_clock -period 1.000 -name FD[7] FD[7]
    Info: create_clock -period 1.000 -name FD[5] FD[5]
    Info: create_clock -period 1.000 -name FD[4] FD[4]
    Info: create_clock -period 1.000 -name TX_W TX_W
    Info: create_clock -period 1.000 -name RS232_T1:U1|Tx_f RS232_T1:U1|Tx_f
    Info: create_clock -period 1.000 -name FD[2] FD[2]
    Info: create_clock -period 1.000 -name RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]
    Info: create_clock -period 1.000 -name RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]
    Info: create_clock -period 1.000 -name timer0:U5|S_1 timer0:U5|S_1
    Info: create_clock -period 1.000 -name timer0:U5|FD[5] timer0:U5|FD[5]
    Info: create_clock -period 1.000 -name timer0:U5|FD[17] timer0:U5|FD[17]
    Info: create_clock -period 1.000 -name WS2812BCLK WS2812BCLK
    Info: create_clock -period 1.000 -name loadck loadck
    Info: create_clock -period 1.000 -name SResetP99 SResetP99
    Info: create_clock -period 1.000 -name LCMP_RESET LCMP_RESET
    Info: create_clock -period 1.000 -name S_RESET_T S_RESET_T
    Info: create_clock -period 1.000 -name RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET
    Info: create_clock -period 1.000 -name LCM_RESET LCM_RESET
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -49.774
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -49.774     -1004.221 LCMP_RESET 
    Info:   -10.499       -79.067 TX_W 
    Info:    -9.562     -1256.425 FD[0] 
    Info:    -7.928      -576.073 FD[17] 
    Info:    -7.209       -21.625 loadck 
    Info:    -5.939       -40.396 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:    -5.405      -376.383 FD[5] 
    Info:    -5.007       -18.271 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
    Info:    -4.945       -15.502 LCM_RESET 
    Info:    -4.808       -13.982 SResetP99 
    Info:    -4.487       -52.893 FD[7] 
    Info:    -4.007        -4.007 S_RESET_T 
    Info:    -3.811      -304.600 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -3.474       -57.583 RS232_T1:U1|Tx_f 
    Info:    -3.439       -47.934 timer0:U5|FD[5] 
    Info:    -3.272      -103.966 FD[4] 
    Info:    -3.062       -25.351 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -2.947      -131.331 GCKP31 
    Info:    -2.801       -31.464 FD[2] 
    Info:    -2.792       -30.741 WS2812BCLK 
    Info:    -2.566       -39.433 timer0:U5|S_1 
    Info:    -0.720        -0.720 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:    -0.394        -2.968 timer0:U5|FD[17] 
    Info:    -0.379        -3.954 FD[19] 
    Info:    -0.303        -0.303 FD[30] 
    Info:    -0.303        -0.303 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:    -0.231        -0.231 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
Info: Worst-case hold slack is -2.490
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.490       -50.947 GCKP31 
    Info:    -1.519       -24.211 FD[0] 
    Info:    -0.855       -15.602 FD[17] 
    Info:    -0.574        -1.236 LCMP_RESET 
    Info:    -0.414        -0.414 timer0:U5|FD[5] 
    Info:    -0.357        -1.026 SResetP99 
    Info:    -0.265        -1.538 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -0.235        -0.413 FD[7] 
    Info:    -0.099        -0.472 RS232_T1:U1|Tx_f 
    Info:    -0.060        -0.060 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.221         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:     0.382         0.000 WS2812BCLK 
    Info:     0.435         0.000 FD[19] 
    Info:     0.435         0.000 FD[4] 
    Info:     0.435         0.000 FD[5] 
    Info:     0.435         0.000 timer0:U5|FD[17] 
    Info:     0.436         0.000 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:     0.479         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:     0.480         0.000 FD[30] 
    Info:     0.481         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:     0.548         0.000 timer0:U5|S_1 
    Info:     0.739         0.000 TX_W 
    Info:     0.744         0.000 FD[2] 
    Info:     1.762         0.000 loadck 
    Info:     1.778         0.000 LCM_RESET 
    Info:     3.616         0.000 S_RESET_T 
    Info:     3.704         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
Info: Worst-case recovery slack is -7.568
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.568      -935.849 FD[0] 
    Info:    -5.202       -15.606 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:    -3.791        -3.791 TX_W 
    Info:    -2.971       -77.433 GCKP31 
    Info:    -2.585        -7.755 FD[30] 
    Info:    -2.504        -2.504 loadck 
    Info:    -2.074       -64.282 FD[5] 
    Info:    -1.856        -3.470 FD[17] 
    Info:    -1.661       -40.692 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -1.472        -5.042 FD[4] 
    Info:    -1.420       -15.176 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -1.190       -14.890 FD[2] 
    Info:    -0.994        -1.988 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:    -0.374        -4.114 WS2812BCLK 
    Info:     0.019         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.121         0.000 RS232_T1:U1|Tx_f 
    Info:     0.157         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:     0.215         0.000 FD[7] 
    Info:     0.218         0.000 timer0:U5|FD[17] 
Info: Worst-case removal slack is -1.060
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.060       -36.301 FD[17] 
    Info:    -0.727        -6.064 FD[0] 
    Info:    -0.568        -4.196 FD[7] 
    Info:    -0.271        -1.626 timer0:U5|FD[17] 
    Info:    -0.089        -3.308 GCKP31 
    Info:    -0.077        -0.487 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:     0.014         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.071         0.000 RS232_T1:U1|Tx_f 
    Info:     0.344         0.000 WS2812BCLK 
    Info:     0.700         0.000 TX_W 
    Info:     0.903         0.000 FD[2] 
    Info:     1.305         0.000 FD[4] 
    Info:     1.432         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:     1.463         0.000 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:     1.556         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:     1.605         0.000 FD[5] 
    Info:     1.727         0.000 loadck 
    Info:     2.973         0.000 FD[30] 
    Info:     3.931         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -124.934 GCKP31 
    Info:    -3.000        -3.000 SResetP99 
    Info:    -1.487      -275.095 FD[0] 
    Info:    -1.487      -142.752 FD[17] 
    Info:    -1.487      -141.265 FD[5] 
    Info:    -1.487      -133.830 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -1.487       -50.558 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -29.740 timer0:U5|FD[5] 
    Info:    -1.487       -26.766 FD[19] 
    Info:    -1.487       -26.766 RS232_T1:U1|Tx_f 
    Info:    -1.487       -25.279 FD[2] 
    Info:    -1.487       -25.279 timer0:U5|S_1 
    Info:    -1.487       -22.305 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -1.487       -20.818 WS2812BCLK 
    Info:    -1.487       -17.844 timer0:U5|FD[17] 
    Info:    -1.487       -16.357 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:    -1.487       -13.383 TX_W 
    Info:    -1.487        -5.948 loadck 
    Info:    -1.487        -4.461 FD[30] 
    Info:    -1.487        -4.461 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:    -1.487        -4.461 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:    -1.487        -4.461 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.317         0.000 LCMP_RESET 
    Info:     0.356         0.000 LCM_RESET 
    Info:     0.397         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
    Info:     0.452         0.000 S_RESET_T 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -45.810
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -45.810      -941.972 LCMP_RESET 
    Info:    -9.677       -72.765 TX_W 
    Info:    -8.983     -1164.182 FD[0] 
    Info:    -7.289      -533.267 FD[17] 
    Info:    -6.666       -19.995 loadck 
    Info:    -5.364       -36.591 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:    -5.076      -351.095 FD[5] 
    Info:    -4.562       -16.530 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
    Info:    -4.498       -13.553 LCM_RESET 
    Info:    -4.403       -12.809 SResetP99 
    Info:    -4.162       -49.049 FD[7] 
    Info:    -3.577        -3.577 S_RESET_T 
    Info:    -3.482      -276.375 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -3.227       -53.160 RS232_T1:U1|Tx_f 
    Info:    -3.208       -42.705 timer0:U5|FD[5] 
    Info:    -3.085       -96.431 FD[4] 
    Info:    -2.814       -22.342 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -2.604       -28.020 FD[2] 
    Info:    -2.514       -27.751 WS2812BCLK 
    Info:    -2.499      -110.589 GCKP31 
    Info:    -2.335       -35.728 timer0:U5|S_1 
    Info:    -0.611        -0.611 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:    -0.242        -1.712 timer0:U5|FD[17] 
    Info:    -0.241        -2.152 FD[19] 
    Info:    -0.172        -0.172 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:    -0.171        -0.171 FD[30] 
    Info:    -0.107        -0.107 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
Info: Worst-case hold slack is -2.309
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.309       -47.731 GCKP31 
    Info:    -1.371       -18.100 FD[0] 
    Info:    -0.834       -13.241 FD[17] 
    Info:    -0.509        -1.008 LCMP_RESET 
    Info:    -0.335        -0.335 timer0:U5|FD[5] 
    Info:    -0.308        -0.877 SResetP99 
    Info:    -0.237        -1.021 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -0.213        -0.402 FD[7] 
    Info:    -0.117        -0.117 RS232_T1:U1|Tx_f 
    Info:    -0.031        -0.031 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.153         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:     0.383         0.000 FD[19] 
    Info:     0.383         0.000 FD[5] 
    Info:     0.383         0.000 WS2812BCLK 
    Info:     0.383         0.000 timer0:U5|FD[17] 
    Info:     0.384         0.000 FD[4] 
    Info:     0.384         0.000 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:     0.423         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:     0.424         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:     0.427         0.000 FD[30] 
    Info:     0.512         0.000 timer0:U5|S_1 
    Info:     0.688         0.000 FD[2] 
    Info:     0.736         0.000 TX_W 
    Info:     1.552         0.000 LCM_RESET 
    Info:     1.628         0.000 loadck 
    Info:     3.320         0.000 S_RESET_T 
    Info:     3.409         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
Info: Worst-case recovery slack is -6.885
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.885      -849.439 FD[0] 
    Info:    -4.729       -14.187 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:    -3.393        -3.393 TX_W 
    Info:    -2.697       -69.666 GCKP31 
    Info:    -2.220        -2.220 loadck 
    Info:    -2.219        -6.657 FD[30] 
    Info:    -1.880       -57.717 FD[5] 
    Info:    -1.532        -2.675 FD[17] 
    Info:    -1.488       -35.527 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -1.289        -4.266 FD[4] 
    Info:    -1.214       -12.672 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -1.029       -11.923 FD[2] 
    Info:    -0.815        -1.630 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:    -0.337        -3.707 WS2812BCLK 
    Info:     0.098         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.247         0.000 timer0:U5|FD[17] 
    Info:     0.252         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:     0.254         0.000 RS232_T1:U1|Tx_f 
    Info:     0.329         0.000 FD[7] 
Info: Worst-case removal slack is -0.975
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.975       -34.561 FD[17] 
    Info:    -0.658        -3.717 FD[0] 
    Info:    -0.426        -1.344 FD[7] 
    Info:    -0.241        -1.446 timer0:U5|FD[17] 
    Info:    -0.094        -3.827 GCKP31 
    Info:    -0.080        -0.518 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:    -0.048        -0.096 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.171         0.000 RS232_T1:U1|Tx_f 
    Info:     0.366         0.000 WS2812BCLK 
    Info:     0.686         0.000 TX_W 
    Info:     0.811         0.000 FD[2] 
    Info:     1.193         0.000 FD[4] 
    Info:     1.255         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:     1.313         0.000 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:     1.424         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:     1.464         0.000 FD[5] 
    Info:     1.568         0.000 loadck 
    Info:     2.687         0.000 FD[30] 
    Info:     3.656         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -124.934 GCKP31 
    Info:    -3.000        -3.000 SResetP99 
    Info:    -1.487      -275.095 FD[0] 
    Info:    -1.487      -147.189 FD[17] 
    Info:    -1.487      -141.265 FD[5] 
    Info:    -1.487      -133.830 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -1.487       -50.558 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -29.740 timer0:U5|FD[5] 
    Info:    -1.487       -26.766 FD[19] 
    Info:    -1.487       -26.766 RS232_T1:U1|Tx_f 
    Info:    -1.487       -25.279 FD[2] 
    Info:    -1.487       -25.279 timer0:U5|S_1 
    Info:    -1.487       -22.305 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -1.487       -20.818 WS2812BCLK 
    Info:    -1.487       -17.844 timer0:U5|FD[17] 
    Info:    -1.487       -16.357 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:    -1.487       -13.383 TX_W 
    Info:    -1.487        -5.948 loadck 
    Info:    -1.487        -4.461 FD[30] 
    Info:    -1.487        -4.461 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:    -1.487        -4.461 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:    -1.487        -4.461 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.221         0.000 LCMP_RESET 
    Info:     0.248         0.000 LCM_RESET 
    Info:     0.430         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
    Info:     0.470         0.000 S_RESET_T 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {WS2812BCLK}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|S_1}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|S_1}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {timer0:U5|FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {S_RESET_T}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {loadck}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {GCKP31}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -rise_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SResetP99}] -fall_to [get_clocks {FD[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {loadck}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {WS2812BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {timer0:U5|FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[30]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[19]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[5]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -rise_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {GCKP31}] -fall_to [get_clocks {FD[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {SResetP99}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {GCKP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[30]}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[19]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {SResetP99}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[2]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {loadck}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {KEYboard_EP3C16Q240C8:U7|FD[16]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[5]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[2]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {GCKP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[30]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[19]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[5]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -20.997
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -20.997      -361.097 LCMP_RESET 
    Info:    -4.119       -30.034 TX_W 
    Info:    -3.875      -466.874 FD[0] 
    Info:    -3.050      -200.524 FD[17] 
    Info:    -2.710        -8.127 loadck 
    Info:    -2.062       -11.428 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:    -1.770      -109.117 FD[5] 
    Info:    -1.678        -5.891 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
    Info:    -1.633        -4.300 LCM_RESET 
    Info:    -1.512        -4.350 SResetP99 
    Info:    -1.352       -10.893 FD[7] 
    Info:    -1.245        -1.245 S_RESET_T 
    Info:    -1.089       -75.442 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -0.950        -9.637 timer0:U5|FD[5] 
    Info:    -0.898       -14.275 RS232_T1:U1|Tx_f 
    Info:    -0.827       -25.023 FD[4] 
    Info:    -0.777        -2.983 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -0.744       -16.546 GCKP31 
    Info:    -0.660        -4.770 FD[2] 
    Info:    -0.577        -5.293 WS2812BCLK 
    Info:    -0.526        -6.765 timer0:U5|S_1 
    Info:     0.263         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.377         0.000 timer0:U5|FD[17] 
    Info:     0.396         0.000 FD[19] 
    Info:     0.440         0.000 FD[30] 
    Info:     0.451         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:     0.465         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
Info: Worst-case hold slack is -1.203
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.203       -30.686 GCKP31 
    Info:    -0.734        -7.510 FD[0] 
    Info:    -0.432       -10.251 FD[17] 
    Info:    -0.431       -15.351 LCMP_RESET 
    Info:    -0.324        -0.950 SResetP99 
    Info:    -0.309        -0.309 timer0:U5|FD[5] 
    Info:    -0.233        -8.730 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -0.201        -2.462 RS232_T1:U1|Tx_f 
    Info:    -0.140        -0.313 FD[7] 
    Info:    -0.076        -0.076 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.025         0.000 WS2812BCLK 
    Info:     0.103         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:     0.166         0.000 FD[19] 
    Info:     0.166         0.000 FD[5] 
    Info:     0.166         0.000 timer0:U5|FD[17] 
    Info:     0.167         0.000 FD[4] 
    Info:     0.167         0.000 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:     0.197         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:     0.200         0.000 FD[30] 
    Info:     0.200         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:     0.220         0.000 timer0:U5|S_1 
    Info:     0.265         0.000 TX_W 
    Info:     0.284         0.000 FD[2] 
    Info:     0.746         0.000 loadck 
    Info:     0.842         0.000 LCM_RESET 
    Info:     1.624         0.000 S_RESET_T 
    Info:     1.652         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
Info: Worst-case recovery slack is -3.014
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.014      -370.979 FD[0] 
    Info:    -1.747        -5.241 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:    -1.397        -1.397 loadck 
    Info:    -1.142        -1.142 TX_W 
    Info:    -0.761       -25.454 GCKP31 
    Info:    -0.715        -2.293 FD[17] 
    Info:    -0.693        -2.079 FD[30] 
    Info:    -0.364        -6.904 FD[5] 
    Info:    -0.335        -3.685 WS2812BCLK 
    Info:    -0.204        -1.328 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -0.100        -0.600 timer0:U5|FD[17] 
    Info:    -0.100        -0.200 FD[4] 
    Info:    -0.036        -0.144 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -0.003        -0.021 FD[2] 
    Info:     0.111         0.000 RS232_T1:U1|Tx_f 
    Info:     0.127         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:     0.157         0.000 FD[7] 
    Info:     0.233         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.259         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
Info: Worst-case removal slack is -0.410
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.410       -13.955 FD[17] 
    Info:    -0.326        -4.040 FD[7] 
    Info:    -0.305        -4.944 FD[0] 
    Info:    -0.120        -0.600 RS232_T1:U1|Tx_f 
    Info:    -0.061        -0.366 timer0:U5|FD[17] 
    Info:    -0.040        -1.466 GCKP31 
    Info:    -0.025        -0.131 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:     0.031         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.182         0.000 WS2812BCLK 
    Info:     0.274         0.000 TX_W 
    Info:     0.373         0.000 FD[2] 
    Info:     0.529         0.000 FD[4] 
    Info:     0.589         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:     0.628         0.000 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:     0.633         0.000 FD[5] 
    Info:     0.654         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:     0.757         0.000 loadck 
    Info:     1.388         0.000 FD[30] 
    Info:     1.674         0.000 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -89.520 GCKP31 
    Info:    -3.000        -3.000 SResetP99 
    Info:    -1.000      -185.000 FD[0] 
    Info:    -1.000       -96.000 FD[17] 
    Info:    -1.000       -95.000 FD[5] 
    Info:    -1.000       -90.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[0] 
    Info:    -1.000       -34.000 FD[4] 
    Info:    -1.000       -22.000 FD[7] 
    Info:    -1.000       -20.000 timer0:U5|FD[5] 
    Info:    -1.000       -18.000 FD[19] 
    Info:    -1.000       -18.000 RS232_T1:U1|Tx_f 
    Info:    -1.000       -17.000 FD[2] 
    Info:    -1.000       -17.000 timer0:U5|S_1 
    Info:    -1.000       -15.000 KEYboard_EP3C16Q240C8:U7|FD[16] 
    Info:    -1.000       -14.000 WS2812BCLK 
    Info:    -1.000       -12.000 timer0:U5|FD[17] 
    Info:    -1.000       -11.000 RGB16x16_EP3C16Q240C8:RGB16x16|FD[2] 
    Info:    -1.000        -9.000 TX_W 
    Info:    -1.000        -4.000 loadck 
    Info:    -1.000        -3.000 FD[30] 
    Info:    -1.000        -3.000 ROTATE_ENCODER_EP3C16Q240C8:U6|APic[2] 
    Info:    -1.000        -3.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[16] 
    Info:    -1.000        -3.000 ROTATE_ENCODER_EP3C16Q240C8:U6|FD[8] 
    Info:     0.342         0.000 LCM_RESET 
    Info:     0.343         0.000 LCMP_RESET 
    Info:     0.422         0.000 S_RESET_T 
    Info:     0.436         0.000 RGB16x16_EP3C16Q240C8:RGB16x16|DM13A_RESET 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 131 warnings
    Info: Peak virtual memory: 323 megabytes
    Info: Processing ended: Sat Mar 24 23:45:02 2018
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:17


