TimeQuest Timing Analyzer report for vga_top
Thu Mar 26 19:24:19 2020
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 's_clk'
 13. Slow 1200mV 85C Model Hold: 's_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 's_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 's_clk'
 27. Slow 1200mV 0C Model Hold: 's_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 's_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 's_clk'
 40. Fast 1200mV 0C Model Hold: 's_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 's_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; vga_top                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; s_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { s_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 212.22 MHz ; 212.22 MHz      ; s_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; s_clk ; -3.712 ; -130.788           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; s_clk ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; s_clk ; -3.000 ; -81.811                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 's_clk'                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.712 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 4.139      ;
; -3.712 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 4.139      ;
; -3.712 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 4.139      ;
; -3.712 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 4.139      ;
; -3.712 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 4.139      ;
; -3.638 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.558      ;
; -3.638 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.558      ;
; -3.638 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.558      ;
; -3.638 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.558      ;
; -3.638 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.558      ;
; -3.567 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.487      ;
; -3.567 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.487      ;
; -3.567 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.487      ;
; -3.567 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.487      ;
; -3.567 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.487      ;
; -3.557 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.477      ;
; -3.557 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.477      ;
; -3.557 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.477      ;
; -3.557 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.477      ;
; -3.557 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.477      ;
; -3.550 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.977      ;
; -3.550 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.977      ;
; -3.550 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.977      ;
; -3.550 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.977      ;
; -3.550 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.977      ;
; -3.547 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.974      ;
; -3.547 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.974      ;
; -3.547 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.974      ;
; -3.547 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.974      ;
; -3.547 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.974      ;
; -3.366 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.793      ;
; -3.366 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.793      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.365 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.285      ;
; -3.292 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.212      ;
; -3.292 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.212      ;
; -3.238 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 4.139      ;
; -3.238 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 4.139      ;
; -3.238 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 4.139      ;
; -3.221 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.141      ;
; -3.221 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.141      ;
; -3.216 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.643      ;
; -3.211 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.131      ;
; -3.211 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 4.131      ;
; -3.204 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.631      ;
; -3.201 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.628      ;
; -3.201 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.574     ; 3.628      ;
; -3.166 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.553      ;
; -3.166 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.553      ;
; -3.166 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.553      ;
; -3.166 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.553      ;
; -3.166 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.553      ;
; -3.164 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.558      ;
; -3.164 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.558      ;
; -3.164 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.558      ;
; -3.130 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 1.000        ; -0.573     ; 3.558      ;
; -3.130 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 1.000        ; -0.573     ; 3.558      ;
; -3.130 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 1.000        ; -0.573     ; 3.558      ;
; -3.130 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 1.000        ; -0.573     ; 3.558      ;
; -3.130 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 1.000        ; -0.573     ; 3.558      ;
; -3.130 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 1.000        ; -0.573     ; 3.558      ;
; -3.130 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 1.000        ; -0.573     ; 3.558      ;
; -3.093 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.487      ;
; -3.093 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.487      ;
; -3.093 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.487      ;
; -3.083 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.477      ;
; -3.083 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.477      ;
; -3.083 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; 0.393      ; 4.477      ;
; -3.076 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 3.977      ;
; -3.076 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 3.977      ;
; -3.076 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 3.977      ;
; -3.073 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 3.974      ;
; -3.073 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 3.974      ;
; -3.073 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.100     ; 3.974      ;
; -3.068 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.455      ;
; -3.068 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.455      ;
; -3.068 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.455      ;
; -3.068 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.455      ;
; -3.068 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.614     ; 3.455      ;
; -3.056 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 1.000        ; -0.080     ; 3.977      ;
; -3.056 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 1.000        ; -0.080     ; 3.977      ;
; -3.056 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 1.000        ; -0.080     ; 3.977      ;
; -3.056 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 1.000        ; -0.080     ; 3.977      ;
; -3.056 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 1.000        ; -0.080     ; 3.977      ;
; -3.056 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 1.000        ; -0.080     ; 3.977      ;
; -3.056 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 1.000        ; -0.080     ; 3.977      ;
; -3.045 ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 3.965      ;
; -3.045 ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 3.965      ;
; -3.045 ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 3.965      ;
; -3.045 ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 3.965      ;
; -3.045 ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 3.965      ;
; -3.019 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.081     ; 3.939      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 's_clk'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; vga_ctrl:vga_ctrl_inst|vysy          ; vga_ctrl:vga_ctrl_inst|vysy          ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_ctrl:vga_ctrl_inst|hysy          ; vga_ctrl:vga_ctrl_inst|hysy          ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_ctrl:vga_ctrl_inst|hysy_end      ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|start_flag    ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; key_ctrl:key_ctrl_inst|key_out2_r1   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.758      ;
; 0.492 ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.785      ;
; 0.501 ; key_ctrl:key_ctrl_inst|key_out2      ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.795      ;
; 0.507 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|start_flag    ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 0.800      ;
; 0.575 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.400      ;
; 0.576 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.401      ;
; 0.577 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.402      ;
; 0.607 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.393      ;
; 0.624 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.410      ;
; 0.671 ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; vga_ctrl:vga_ctrl_inst|div_clk       ; s_clk        ; s_clk       ; 0.000        ; 0.084      ; 0.967      ;
; 0.698 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.523      ;
; 0.715 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.540      ;
; 0.717 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.542      ;
; 0.723 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; key_ctrl:key_ctrl_inst|key_out2      ; s_clk        ; s_clk       ; 0.000        ; 0.082      ; 1.017      ;
; 0.723 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.102      ; 1.037      ;
; 0.724 ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.102      ; 1.038      ;
; 0.726 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.102      ; 1.040      ;
; 0.727 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 0.000        ; 0.100      ; 1.039      ;
; 0.728 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.100      ; 1.040      ;
; 0.743 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.037      ;
; 0.746 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.042      ;
; 0.753 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.045      ;
; 0.755 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.047      ;
; 0.758 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.050      ;
; 0.759 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.051      ;
; 0.769 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.063      ;
; 0.772 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.066      ;
; 0.774 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.067      ;
; 0.775 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.067      ;
; 0.782 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.074      ;
; 0.786 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|vysy          ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.079      ;
; 0.790 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.083      ;
; 0.792 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.084      ;
; 0.797 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.089      ;
; 0.802 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.095      ;
; 0.829 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.122      ;
; 0.836 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.614      ; 1.662      ;
; 0.838 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.663      ;
; 0.848 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|hysy          ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.141      ;
; 0.854 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.614      ; 1.680      ;
; 0.855 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.680      ;
; 0.855 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.680      ;
; 0.976 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.614      ; 1.802      ;
; 0.995 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.613      ; 1.820      ;
; 1.011 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; s_clk        ; s_clk       ; 0.000        ; 0.082      ; 1.305      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.318      ;
; 1.025 ; key_ctrl:key_ctrl_inst|key_in2_r2    ; key_ctrl:key_ctrl_inst|key_out2_r1   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.317      ;
; 1.029 ; vga_ctrl:vga_ctrl_inst|div_clk       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.078      ; 1.319      ;
; 1.035 ; vga_ctrl:vga_ctrl_inst|div_clk       ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.078      ; 1.325      ;
; 1.082 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.375      ;
; 1.088 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 0.000        ; 0.100      ; 1.400      ;
; 1.098 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.392      ;
; 1.107 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.400      ;
; 1.110 ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.402      ;
; 1.116 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.614      ; 1.942      ;
; 1.116 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.614      ; 1.944      ;
; 1.119 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.411      ;
; 1.120 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.080      ; 1.412      ;
; 1.124 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.081      ; 1.417      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 's_clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_clk ; Rise       ; s_clk                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2_r1   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_clk       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_end      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|start_flag    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|value         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[11] ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[15] ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[17] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r1    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_clk       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|value         ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[10] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[12] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[13] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[14] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[16] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[18] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[19] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r2    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2_r1   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_end      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r1     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r2     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|start_flag    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy          ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_in    ; s_clk      ; -0.553 ; -0.425 ; Rise       ; s_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_in    ; s_clk      ; 0.926 ; 0.802 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue      ; s_clk      ; 11.043 ; 10.732 ; Rise       ; s_clk           ;
; green     ; s_clk      ; 10.937 ; 11.050 ; Rise       ; s_clk           ;
; hysy      ; s_clk      ; 7.347  ; 7.487  ; Rise       ; s_clk           ;
; red       ; s_clk      ; 11.007 ; 10.882 ; Rise       ; s_clk           ;
; vysy      ; s_clk      ; 7.630  ; 7.800  ; Rise       ; s_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; s_clk      ; 8.677 ; 8.392 ; Rise       ; s_clk           ;
; green     ; s_clk      ; 8.443 ; 8.664 ; Rise       ; s_clk           ;
; hysy      ; s_clk      ; 7.092 ; 7.228 ; Rise       ; s_clk           ;
; red       ; s_clk      ; 8.339 ; 8.073 ; Rise       ; s_clk           ;
; vysy      ; s_clk      ; 7.362 ; 7.527 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 223.26 MHz ; 223.26 MHz      ; s_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; s_clk ; -3.479 ; -119.554          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; s_clk ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; s_clk ; -3.000 ; -81.811                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 's_clk'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.479 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.945      ;
; -3.479 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.945      ;
; -3.479 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.945      ;
; -3.479 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.945      ;
; -3.479 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.945      ;
; -3.401 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.331      ;
; -3.401 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.331      ;
; -3.401 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.331      ;
; -3.401 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.331      ;
; -3.401 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.331      ;
; -3.316 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.782      ;
; -3.316 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.782      ;
; -3.316 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.782      ;
; -3.316 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.782      ;
; -3.316 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.782      ;
; -3.313 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.779      ;
; -3.313 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.779      ;
; -3.313 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.779      ;
; -3.313 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.779      ;
; -3.313 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.779      ;
; -3.305 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.235      ;
; -3.305 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.235      ;
; -3.305 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.235      ;
; -3.305 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.235      ;
; -3.305 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.235      ;
; -3.297 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.227      ;
; -3.297 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.227      ;
; -3.297 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.227      ;
; -3.297 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.227      ;
; -3.297 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.227      ;
; -3.151 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.617      ;
; -3.151 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.617      ;
; -3.148 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.078      ;
; -3.148 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.078      ;
; -3.148 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.078      ;
; -3.148 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.078      ;
; -3.148 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.078      ;
; -3.147 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.077      ;
; -3.147 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.077      ;
; -3.147 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.077      ;
; -3.147 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.077      ;
; -3.147 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.077      ;
; -3.073 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.003      ;
; -3.073 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 4.003      ;
; -3.034 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.945      ;
; -3.034 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.945      ;
; -3.034 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.945      ;
; -2.988 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.454      ;
; -2.988 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.454      ;
; -2.985 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.451      ;
; -2.985 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.536     ; 3.451      ;
; -2.977 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 3.907      ;
; -2.977 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 3.907      ;
; -2.969 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 3.899      ;
; -2.969 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 3.899      ;
; -2.956 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.331      ;
; -2.956 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.331      ;
; -2.956 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.331      ;
; -2.912 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 1.000        ; -0.535     ; 3.379      ;
; -2.912 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 1.000        ; -0.535     ; 3.379      ;
; -2.912 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 1.000        ; -0.535     ; 3.379      ;
; -2.912 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 1.000        ; -0.535     ; 3.379      ;
; -2.912 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 1.000        ; -0.535     ; 3.379      ;
; -2.912 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 1.000        ; -0.535     ; 3.379      ;
; -2.912 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 1.000        ; -0.535     ; 3.379      ;
; -2.901 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.328      ;
; -2.901 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.328      ;
; -2.901 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.328      ;
; -2.901 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.328      ;
; -2.901 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.328      ;
; -2.871 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.782      ;
; -2.871 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.782      ;
; -2.871 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.782      ;
; -2.868 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.779      ;
; -2.868 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.779      ;
; -2.868 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.091     ; 3.779      ;
; -2.860 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.235      ;
; -2.860 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.235      ;
; -2.860 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.235      ;
; -2.852 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.227      ;
; -2.852 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.227      ;
; -2.852 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; 0.373      ; 4.227      ;
; -2.834 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 1.000        ; -0.071     ; 3.765      ;
; -2.834 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 1.000        ; -0.071     ; 3.765      ;
; -2.834 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 1.000        ; -0.071     ; 3.765      ;
; -2.834 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 1.000        ; -0.071     ; 3.765      ;
; -2.834 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 1.000        ; -0.071     ; 3.765      ;
; -2.834 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 1.000        ; -0.071     ; 3.765      ;
; -2.834 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 1.000        ; -0.071     ; 3.765      ;
; -2.820 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 3.750      ;
; -2.820 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 3.750      ;
; -2.819 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 3.749      ;
; -2.819 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.072     ; 3.749      ;
; -2.816 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.243      ;
; -2.816 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.243      ;
; -2.816 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.243      ;
; -2.816 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.243      ;
; -2.816 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.575     ; 3.243      ;
; -2.759 ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.073     ; 3.688      ;
; -2.759 ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.073     ; 3.688      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 's_clk'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; vga_ctrl:vga_ctrl_inst|vysy          ; vga_ctrl:vga_ctrl_inst|vysy          ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_ctrl:vga_ctrl_inst|hysy          ; vga_ctrl:vga_ctrl_inst|hysy          ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_ctrl:vga_ctrl_inst|hysy_end      ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|start_flag    ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; key_ctrl:key_ctrl_inst|key_out2_r1   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.684      ;
; 0.456 ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.723      ;
; 0.471 ; key_ctrl:key_ctrl_inst|key_out2      ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|start_flag    ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.740      ;
; 0.514 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.283      ;
; 0.514 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.283      ;
; 0.515 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.284      ;
; 0.554 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.536      ; 1.285      ;
; 0.569 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.536      ; 1.300      ;
; 0.609 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.378      ;
; 0.626 ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; vga_ctrl:vga_ctrl_inst|div_clk       ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 0.894      ;
; 0.636 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.405      ;
; 0.637 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.406      ;
; 0.639 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; key_ctrl:key_ctrl_inst|key_out2      ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 0.907      ;
; 0.672 ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.092      ; 0.959      ;
; 0.673 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.092      ; 0.960      ;
; 0.677 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 0.000        ; 0.091      ; 0.963      ;
; 0.677 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.092      ; 0.964      ;
; 0.678 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.091      ; 0.964      ;
; 0.691 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.961      ;
; 0.697 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 0.000        ; 0.091      ; 0.983      ;
; 0.697 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.967      ;
; 0.703 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.970      ;
; 0.703 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.970      ;
; 0.706 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.709 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.976      ;
; 0.712 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.979      ;
; 0.715 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.982      ;
; 0.717 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.986      ;
; 0.721 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.988      ;
; 0.721 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.988      ;
; 0.724 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 0.991      ;
; 0.729 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.575      ; 1.499      ;
; 0.731 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.500      ;
; 0.735 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.002      ;
; 0.738 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|vysy          ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.005      ;
; 0.739 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.006      ;
; 0.740 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.007      ;
; 0.746 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.013      ;
; 0.757 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.575      ; 1.527      ;
; 0.758 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.527      ;
; 0.758 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.527      ;
; 0.775 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.042      ;
; 0.794 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|hysy          ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.061      ;
; 0.850 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.575      ; 1.620      ;
; 0.880 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.574      ; 1.649      ;
; 0.897 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.165      ;
; 0.914 ; key_ctrl:key_ctrl_inst|key_in2_r2    ; key_ctrl:key_ctrl_inst|key_out2_r1   ; s_clk        ; s_clk       ; 0.000        ; 0.071      ; 1.180      ;
; 0.950 ; vga_ctrl:vga_ctrl_inst|div_clk       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.071      ; 1.216      ;
; 0.959 ; vga_ctrl:vga_ctrl_inst|div_clk       ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.071      ; 1.225      ;
; 0.973 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.575      ; 1.743      ;
; 0.978 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.575      ; 1.748      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.990 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.073      ; 1.258      ;
; 0.995 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 0.000        ; 0.091      ; 1.281      ;
; 1.001 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.575      ; 1.771      ;
; 1.003 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.575      ; 1.773      ;
; 1.013 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.280      ;
; 1.015 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.575      ; 1.785      ;
; 1.016 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.283      ;
; 1.018 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.286      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.292      ;
; 1.028 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.295      ;
; 1.031 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 0.000        ; 0.072      ; 1.298      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 's_clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; s_clk ; Rise       ; s_clk                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2_r1   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_clk       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_end      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|start_flag    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|value         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[11] ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[15] ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[17] ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r1    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[10] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[12] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[13] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[14] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[16] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[18] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[19] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r2    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2_r1   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_clk       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_end      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r1     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r2     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|start_flag    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|value         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_in    ; s_clk      ; -0.525 ; -0.316 ; Rise       ; s_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_in    ; s_clk      ; 0.862 ; 0.660 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue      ; s_clk      ; 10.245 ; 9.657  ; Rise       ; s_clk           ;
; green     ; s_clk      ; 10.044 ; 10.060 ; Rise       ; s_clk           ;
; hysy      ; s_clk      ; 6.627  ; 6.848  ; Rise       ; s_clk           ;
; red       ; s_clk      ; 10.029 ; 9.993  ; Rise       ; s_clk           ;
; vysy      ; s_clk      ; 6.871  ; 7.174  ; Rise       ; s_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; s_clk      ; 7.990 ; 7.541 ; Rise       ; s_clk           ;
; green     ; s_clk      ; 7.640 ; 7.897 ; Rise       ; s_clk           ;
; hysy      ; s_clk      ; 6.379 ; 6.592 ; Rise       ; s_clk           ;
; red       ; s_clk      ; 7.625 ; 7.298 ; Rise       ; s_clk           ;
; vysy      ; s_clk      ; 6.613 ; 6.906 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; s_clk ; -1.002 ; -28.212           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; s_clk ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; s_clk ; -3.000 ; -59.584                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 's_clk'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.002 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.953      ;
; -0.990 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.742      ;
; -0.990 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.742      ;
; -0.990 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.742      ;
; -0.990 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.742      ;
; -0.990 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.742      ;
; -0.956 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.708      ;
; -0.956 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.708      ;
; -0.956 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.708      ;
; -0.956 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.708      ;
; -0.956 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.708      ;
; -0.953 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.705      ;
; -0.953 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.705      ;
; -0.953 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.705      ;
; -0.953 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.705      ;
; -0.953 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.705      ;
; -0.869 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.820      ;
; -0.867 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.818      ;
; -0.867 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.818      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.816      ;
; -0.838 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.789      ;
; -0.838 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.789      ;
; -0.826 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.578      ;
; -0.826 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.578      ;
; -0.811 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; 0.155      ; 1.953      ;
; -0.811 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; 0.155      ; 1.953      ;
; -0.811 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; 0.155      ; 1.953      ;
; -0.799 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.742      ;
; -0.799 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.742      ;
; -0.799 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.742      ;
; -0.797 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.549      ;
; -0.792 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.544      ;
; -0.792 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.544      ;
; -0.789 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.235     ; 1.541      ;
; -0.786 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 1.000        ; -0.248     ; 1.525      ;
; -0.786 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 1.000        ; -0.248     ; 1.525      ;
; -0.786 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 1.000        ; -0.248     ; 1.525      ;
; -0.786 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 1.000        ; -0.248     ; 1.525      ;
; -0.786 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 1.000        ; -0.248     ; 1.525      ;
; -0.765 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.708      ;
; -0.765 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.708      ;
; -0.765 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.708      ;
; -0.762 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.705      ;
; -0.762 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.705      ;
; -0.762 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 1.000        ; -0.044     ; 1.705      ;
; -0.752 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 1.000        ; -0.035     ; 1.704      ;
; -0.740 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.493      ;
; -0.740 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.493      ;
; -0.740 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.493      ;
; -0.740 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.493      ;
; -0.740 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.493      ;
; -0.740 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.493      ;
; -0.740 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.493      ;
; -0.706 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.459      ;
; -0.706 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.459      ;
; -0.706 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.459      ;
; -0.706 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.459      ;
; -0.706 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.459      ;
; -0.706 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.459      ;
; -0.706 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.459      ;
; -0.705 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.656      ;
; -0.705 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.656      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.654      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.654      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.456      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.456      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.456      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.456      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.456      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.456      ;
; -0.703 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 1.000        ; -0.234     ; 1.456      ;
; -0.701 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.652      ;
; -0.701 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.652      ;
; -0.701 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ; s_clk        ; s_clk       ; 1.000        ; -0.036     ; 1.652      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 's_clk'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; vga_ctrl:vga_ctrl_inst|vysy          ; vga_ctrl:vga_ctrl_inst|vysy          ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_ctrl:vga_ctrl_inst|hysy          ; vga_ctrl:vga_ctrl_inst|hysy          ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_ctrl:vga_ctrl_inst|hysy_end      ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|start_flag    ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; key_ctrl:key_ctrl_inst|key_out2_r1   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; key_ctrl:key_ctrl_inst|key_out2      ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.315      ;
; 0.198 ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.318      ;
; 0.206 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|start_flag    ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.326      ;
; 0.245 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.576      ;
; 0.247 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.578      ;
; 0.248 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.235      ; 0.567      ;
; 0.248 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.579      ;
; 0.260 ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ; vga_ctrl:vga_ctrl_inst|div_clk       ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.380      ;
; 0.262 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.235      ; 0.581      ;
; 0.273 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; key_ctrl:key_ctrl_inst|key_out2      ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.394      ;
; 0.288 ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.045      ; 0.417      ;
; 0.289 ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.045      ; 0.418      ;
; 0.290 ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ; s_clk        ; s_clk       ; 0.000        ; 0.044      ; 0.420      ;
; 0.297 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.630      ;
; 0.300 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; s_clk        ; s_clk       ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.644      ;
; 0.314 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.645      ;
; 0.315 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|vysy          ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.437      ;
; 0.319 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.439      ;
; 0.322 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.442      ;
; 0.327 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.447      ;
; 0.339 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.459      ;
; 0.343 ; vga_ctrl:vga_ctrl_inst|key_en_r2     ; vga_ctrl:vga_ctrl_inst|hysy          ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.463      ;
; 0.363 ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.248      ; 0.695      ;
; 0.365 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.696      ;
; 0.377 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[15] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.708      ;
; 0.378 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.248      ; 0.710      ;
; 0.379 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.710      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; vga_ctrl:vga_ctrl_inst|start_flag    ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.505      ;
; 0.393 ; key_ctrl:key_ctrl_inst|key_out2_r1   ; vga_ctrl:vga_ctrl_inst|key_en_r1     ; s_clk        ; s_clk       ; 0.000        ; 0.037      ; 0.514      ;
; 0.397 ; key_ctrl:key_ctrl_inst|key_in2_r2    ; key_ctrl:key_ctrl_inst|key_out2_r1   ; s_clk        ; s_clk       ; 0.000        ; 0.035      ; 0.516      ;
; 0.398 ; vga_ctrl:vga_ctrl_inst|div_clk       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.518      ;
; 0.400 ; vga_ctrl:vga_ctrl_inst|div_clk       ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.520      ;
; 0.427 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ; vga_ctrl:vga_ctrl_inst|hysy_end      ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.547      ;
; 0.430 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[11] ; s_clk        ; s_clk       ; 0.000        ; 0.248      ; 0.762      ;
; 0.443 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[17] ; s_clk        ; s_clk       ; 0.000        ; 0.247      ; 0.774      ;
; 0.447 ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.567      ;
; 0.449 ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ; s_clk        ; s_clk       ; 0.000        ; 0.044      ; 0.577      ;
; 0.453 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.574      ;
; 0.457 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; key_ctrl:key_ctrl_inst|key_in2_r1    ; key_ctrl:key_ctrl_inst|key_in2_r2    ; s_clk        ; s_clk       ; 0.000        ; -0.156     ; 0.386      ;
; 0.458 ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[13] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; key_ctrl:key_ctrl_inst|delay_cnt[19] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; key_ctrl:key_ctrl_inst|delay_cnt[10] ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; key_ctrl:key_ctrl_inst|delay_cnt[18] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; key_ctrl:key_ctrl_inst|delay_cnt[12] ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; key_ctrl:key_ctrl_inst|delay_cnt[14] ; key_ctrl:key_ctrl_inst|delay_cnt[16] ; s_clk        ; s_clk       ; 0.000        ; 0.036      ; 0.582      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 's_clk'                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; s_clk ; Rise       ; s_clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2_r1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_clk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_end      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|start_flag    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|value         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[9]   ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r1    ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[11] ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[15] ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[17] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[0]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[1]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[4]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[10] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[12] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[13] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[14] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[16] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[18] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[19] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[8]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|delay_cnt[9]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2_r1   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_clk       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|value         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_in2_r2    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; key_ctrl:key_ctrl_inst|key_out2      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|div_cnt[0]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[0]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[1]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[2]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[3]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[4]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[5]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[6]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[7]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[8]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_cnt[9]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|hysy_end      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r1     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|key_en_r2     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|start_flag    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[0]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[1]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[2]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[3]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[4]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[5]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[6]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; s_clk ; Rise       ; vga_ctrl:vga_ctrl_inst|vysy_cnt[7]   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; key_in    ; s_clk      ; -0.223 ; 0.083 ; Rise       ; s_clk           ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_in    ; s_clk      ; 0.383 ; 0.074 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; s_clk      ; 4.871 ; 5.136 ; Rise       ; s_clk           ;
; green     ; s_clk      ; 5.006 ; 5.087 ; Rise       ; s_clk           ;
; hysy      ; s_clk      ; 3.569 ; 3.483 ; Rise       ; s_clk           ;
; red       ; s_clk      ; 5.061 ; 4.977 ; Rise       ; s_clk           ;
; vysy      ; s_clk      ; 3.725 ; 3.606 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; s_clk      ; 3.934 ; 4.087 ; Rise       ; s_clk           ;
; green     ; s_clk      ; 4.025 ; 3.966 ; Rise       ; s_clk           ;
; hysy      ; s_clk      ; 3.453 ; 3.371 ; Rise       ; s_clk           ;
; red       ; s_clk      ; 3.848 ; 3.875 ; Rise       ; s_clk           ;
; vysy      ; s_clk      ; 3.607 ; 3.492 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.712   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  s_clk           ; -3.712   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -130.788 ; 0.0   ; 0.0      ; 0.0     ; -81.811             ;
;  s_clk           ; -130.788 ; 0.000 ; N/A      ; N/A     ; -81.811             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; key_in    ; s_clk      ; -0.223 ; 0.083 ; Rise       ; s_clk           ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_in    ; s_clk      ; 0.926 ; 0.802 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue      ; s_clk      ; 11.043 ; 10.732 ; Rise       ; s_clk           ;
; green     ; s_clk      ; 10.937 ; 11.050 ; Rise       ; s_clk           ;
; hysy      ; s_clk      ; 7.347  ; 7.487  ; Rise       ; s_clk           ;
; red       ; s_clk      ; 11.007 ; 10.882 ; Rise       ; s_clk           ;
; vysy      ; s_clk      ; 7.630  ; 7.800  ; Rise       ; s_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue      ; s_clk      ; 3.934 ; 4.087 ; Rise       ; s_clk           ;
; green     ; s_clk      ; 4.025 ; 3.966 ; Rise       ; s_clk           ;
; hysy      ; s_clk      ; 3.453 ; 3.371 ; Rise       ; s_clk           ;
; red       ; s_clk      ; 3.848 ; 3.875 ; Rise       ; s_clk           ;
; vysy      ; s_clk      ; 3.607 ; 3.492 ; Rise       ; s_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; red           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hysy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vysy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; s_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_rst_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hysy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; vysy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hysy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vysy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hysy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vysy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; s_clk      ; s_clk    ; 1165     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; s_clk      ; s_clk    ; 1165     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Thu Mar 26 19:24:18 2020
Info: Command: quartus_sta vga_top -c vga_top
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name s_clk s_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.712
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.712            -130.788 s_clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 s_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -81.811 s_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.479
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.479            -119.554 s_clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 s_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -81.811 s_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.002
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.002             -28.212 s_clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 s_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.584 s_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4879 megabytes
    Info: Processing ended: Thu Mar 26 19:24:19 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


