{
  "BASE_DIR":"~/projects/ibuilder_project",
  "board":"tx1_pcie",
  "PROJECT_NAME":"example_project",
  "TEMPLATE":"wishbone_template.json",
  "INTERFACE":{
    "filename":"tx1_pcie_host_interface.v",
    "bind":{
    }
  },
  "SLAVES":{
    "pcie":{
      "filename":"wb_tx1_pcie.v",
      "constraint_files":[
        "kintex7_pcie.ucf"
      ],
      "cores":[
        "pcie_data_ingress.ngc"
      ],
      "bind":{
        "o_pcie_exp_tx_p":{
          "loc":"o_pcie_phy_tx_p",
          "direction":"output"
        },
        "o_pcie_exp_tx_n":{
          "loc":"o_pcie_phy_tx_n",
          "direction":"output"
        },
        "i_pcie_exp_rx_p":{
          "loc":"i_pcie_phy_rx_p",
          "direction":"input"
        },
        "i_pcie_exp_rx_n":{
          "loc":"i_pcie_phy_rx_n",
          "direction":"input"
        },
        "i_pcie_clk_p":{
          "loc":"i_pcie_phy_clk_p",
          "direction":"input"
        },
        "i_pcie_clk_n":{
          "loc":"i_pcie_phy_clk_n",
          "direction":"input"
        },
        "i_pcie_reset_n":{
          "loc":"i_pcie_reset_n",
          "direction":"input"
        },
        "o_pcie_clkreq":{
          "loc":"o_pcie_clkreq",
          "direction":"output"
        }
      }
    }
  },
  "MEMORY":{
    "ddr3_mem":{
      "filename":"wb_tx1_ppfifo_ddr3.v",
      "cores_back":[
        "tx1_ddr3.ngc"
      ],
      "constraint_files":[
        "tx1_ddr3.ucf"
      ],
      "bind":{
        "ddr3_dq[7:0]":{
          "direction":"inout",
          "loc":"ddr3_dq[7:0]"
        },
        "ddr3_addr[13:0]":{
          "direction":"output",
          "loc":"ddr3_addr[13:0]"
        },
        "ddr3_ba[2:0]":{
          "direction":"output",
          "loc":"ddr3_ba[2:0]"
        },
        "ddr3_ras_n":{
          "direction":"output",
          "loc":"ddr3_ras_n"
        },
        "ddr3_cas_n":{
          "direction":"output",
          "loc":"ddr3_cas_n"
        },
        "ddr3_we_n":{
          "direction":"output",
          "loc":"ddr3_we_n"
        },
        "ddr3_odt":{
          "direction":"output",
          "loc":"ddr3_odt"
        },
        "ddr3_reset_n":{
          "direction":"output",
          "loc":"ddr3_reset_n"
        },
        "ddr3_cke":{
          "direction":"output",
          "loc":"ddr3_cke"
        },
        "ddr3_dm":{
          "direction":"output",
          "loc":"ddr3_dm"
        },
        "ddr3_dqs_p":{
          "direction":"inout",
          "loc":"ddr3_dqs_p"
        },
        "ddr3_dqs_n":{
          "direction":"inout",
          "loc":"ddr3_dqs_n"
        },
        "ddr3_ck_p":{
          "direction":"output",
          "loc":"ddr3_ck_p"
        },
        "ddr3_ck_n":{
          "direction":"output",
          "loc":"ddr3_ck_n"
        },
        "ddr3_cs_n":{
          "direction":"output",
          "loc":"ddr3_cs_n"
        }
      }
    }
  },
  "bind":{
      "sys_clk":{
          "direction":"input",
          "loc":"sys_clk"
      },
      "rst":{
          "direction":"input",
          "loc":"rst"
      }
  },
  "internal_bind":{
    "i_sys_rst":{
      "signal":"pcie_o_pcie_reset"
    },
    "i_pcie_per_fifo_sel":{
      "signal":"pcie_o_pcie_per_fifo_sel"
    },
    "i_pcie_mem_fifo_sel":{
      "signal":"pcie_o_pcie_mem_fifo_sel"
    },
    "i_pcie_dma_fifo_sel":{
      "signal":"pcie_o_pcie_dma_fifo_sel"
    },
    "pcie_i_pcie_write_fin":{
      "signal":"o_pcie_write_fin"
    },
    "pcie_i_pcie_read_fin":{
      "signal":"o_pcie_read_fin"
    },
    "i_pcie_data_size":{
      "signal":"pcie_o_pcie_data_size"
    },
    "i_pcie_data_address":{
      "signal":"pcie_o_pcie_data_address"
    },
    "i_pcie_data_fifo_flg":{
      "signal":"pcie_o_pcie_data_fifo_flg"
    },
    "i_pcie_data_read_flg":{
      "signal":"pcie_o_pcie_data_read_flg"
    },
    "i_pcie_data_write_flg":{
      "signal":"pcie_o_pcie_data_write_flg"
    },
    "pcie_i_pcie_interrupt_stb":{
      "signal":"o_pcie_interrupt_stb"
    },
    "pcie_i_pcie_interrupt_value":{
      "signal":"o_pcie_interrupt_value"
    },
    "pcie_i_pcie_data_clk":{
      "signal":"o_pcie_data_clk"
    },
    "i_pcie_ingress_fifo_rdy":{
      "signal":"pcie_o_pcie_ingress_fifo_rdy"
    },
    "pcie_i_pcie_ingress_fifo_act":{
      "signal":"o_pcie_ingress_fifo_act"
    },
    "i_pcie_ingress_fifo_size":{
      "signal":"pcie_o_pcie_ingress_fifo_size"
    },
    "pcie_i_pcie_ingress_fifo_stb":{
      "signal":"o_pcie_ingress_fifo_stb"
    },
    "i_pcie_ingress_fifo_data":{
      "signal":"pcie_o_pcie_ingress_fifo_data"
    },
    "i_pcie_ingress_fifo_idle":{
      "signal":"pcie_o_pcie_ingress_fifo_idle"
    },
    "i_pcie_egress_fifo_rdy":{
      "signal":"pcie_o_pcie_egress_fifo_rdy"
    },
    "pcie_i_pcie_egress_fifo_act":{
      "signal":"o_pcie_egress_fifo_act"
    },
    "i_pcie_egress_fifo_size":{
      "signal":"pcie_o_pcie_egress_fifo_size"
    },
    "pcie_i_pcie_egress_fifo_stb":{
      "signal":"o_pcie_egress_fifo_stb"
    },
    "pcie_i_pcie_egress_fifo_data":{
      "signal":"o_pcie_egress_fifo_data"
    },
    "i_usr_interrupt_value":{
      "signal":"o_pcie_interrupt_value"
    },

    "i_idma_enable":{
      "signal":"1'b0"
    },
    "dma_i_src0_ready":{
      "signal":"o_idma_ready"
    },
    "dma_i_src0_size":{
      "signal":"0"
    },
    "i_idma_stb":{
      "signal":"1'b0"
    },
    "i_odma_enable":{
      "signal":"1'b0"
    },
    "i_odma_flush":{
      "signal":"1'b0"
    },
    "i_odma_activate":{
      "signal":"0"
    },
    "i_odma_data":{
      "signal":"32'h0"
    },
    "i_odma_stb":{
      "signal":"1'b0"
    }
  },
  "dependencies":[
    "ddr3_pll.v",
    "ddr3_ppfifo_controller.v",
    "ddr3_app_if.v",
    "tx1_ddr3.v",
    "mig_7series_v1_9_clk_ibuf.v",
    "mig_7series_v1_9_infrastructure.v",
    "mig_7series_v1_9_iodelay_ctrl.v",
    "mig_7series_v1_9_tempmon.v",
    "mig_7series_v1_9_arb_mux.v",
    "mig_7series_v1_9_arb_row_col.v",
    "mig_7series_v1_9_arb_select.v",
    "mig_7series_v1_9_bank_cntrl.v",
    "mig_7series_v1_9_bank_common.v",
    "mig_7series_v1_9_bank_compare.v",
    "mig_7series_v1_9_bank_mach.v",
    "mig_7series_v1_9_bank_queue.v",
    "mig_7series_v1_9_bank_state.v",
    "mig_7series_v1_9_col_mach.v",
    "mig_7series_v1_9_mc.v",
    "mig_7series_v1_9_rank_cntrl.v",
    "mig_7series_v1_9_rank_common.v",
    "mig_7series_v1_9_rank_mach.v",
    "mig_7series_v1_9_round_robin_arb.v",
    "mig_7series_v1_9_ecc_buf.v",
    "mig_7series_v1_9_ecc_dec_fix.v",
    "mig_7series_v1_9_ecc_gen.v",
    "mig_7series_v1_9_ecc_merge_enc.v",
    "mig_7series_v1_9_mem_intfc.v",
    "mig_7series_v1_9_memc_ui_top_std.v",
    "mig_7series_v1_9_ddr_byte_group_io.v",
    "mig_7series_v1_9_ddr_byte_lane.v",
    "mig_7series_v1_9_ddr_calib_top.v",
    "mig_7series_v1_9_ddr_if_post_fifo.v",
    "mig_7series_v1_9_ddr_mc_phy.v",
    "mig_7series_v1_9_ddr_mc_phy_wrapper.v",
    "mig_7series_v1_9_ddr_of_pre_fifo.v",
    "mig_7series_v1_9_ddr_phy_4lanes.v",
    "mig_7series_v1_9_ddr_phy_ck_addr_cmd_delay.v",
    "mig_7series_v1_9_ddr_phy_dqs_found_cal.v",
    "mig_7series_v1_9_ddr_phy_dqs_found_cal_hr.v",
    "mig_7series_v1_9_ddr_phy_init.v",
    "mig_7series_v1_9_ddr_phy_oclkdelay_cal.v",
    "mig_7series_v1_9_ddr_phy_prbs_rdlvl.v",
    "mig_7series_v1_9_ddr_phy_rdlvl.v",
    "mig_7series_v1_9_ddr_phy_tempmon.v",
    "mig_7series_v1_9_ddr_phy_top.v",
    "mig_7series_v1_9_ddr_phy_wrcal.v",
    "mig_7series_v1_9_ddr_phy_wrlvl.v",
    "mig_7series_v1_9_ddr_phy_wrlvl_off_delay.v",
    "mig_7series_v1_9_ddr_prbs_gen.v",
    "mig_7series_v1_9_ui_cmd.v",
    "mig_7series_v1_9_ui_rd_data.v",
    "mig_7series_v1_9_ui_top.v",
    "mig_7series_v1_9_ui_wr_data.v",
    "pcie_7x_v1_11_0.v",
    "pcie_7x_v1_11_0_axi_basic_rx.v",
    "pcie_7x_v1_11_0_axi_basic_rx_null_gen.v",
    "pcie_7x_v1_11_0_axi_basic_rx_pipeline.v",
    "pcie_7x_v1_11_0_axi_basic_top.v",
    "pcie_7x_v1_11_0_axi_basic_tx.v",
    "pcie_7x_v1_11_0_axi_basic_tx_pipeline.v",
    "pcie_7x_v1_11_0_axi_basic_tx_thrtl_ctl.v",
    "pcie_7x_v1_11_0_gt_rx_valid_filter_7x.v",
    "pcie_7x_v1_11_0_gt_top.v",
    "pcie_7x_v1_11_0_gt_wrapper.v",
    "pcie_7x_v1_11_0_gtp_pipe_drp.v",
    "pcie_7x_v1_11_0_gtp_pipe_rate.v",
    "pcie_7x_v1_11_0_gtp_pipe_reset.v",
    "pcie_7x_v1_11_0_pcie_7x.v",
    "pcie_7x_v1_11_0_pcie_bram_7x.v",
    "pcie_7x_v1_11_0_pcie_bram_top_7x.v",
    "pcie_7x_v1_11_0_pcie_brams_7x.v",
    "pcie_7x_v1_11_0_pcie_pipe_lane.v",
    "pcie_7x_v1_11_0_pcie_pipe_misc.v",
    "pcie_7x_v1_11_0_pcie_pipe_pipeline.v",
    "pcie_7x_v1_11_0_pcie_top.v",
    "pcie_7x_v1_11_0_pipe_clock.v",
    "pcie_7x_v1_11_0_pipe_drp.v",
    "pcie_7x_v1_11_0_pipe_eq.v",
    "pcie_7x_v1_11_0_pipe_rate.v",
    "pcie_7x_v1_11_0_pipe_reset.v",
    "pcie_7x_v1_11_0_pipe_sync.v",
    "pcie_7x_v1_11_0_pipe_user.v",
    "pcie_7x_v1_11_0_pipe_wrapper.v",
    "pcie_7x_v1_11_0_qpll_drp.v",
    "pcie_7x_v1_11_0_qpll_reset.v",
    "pcie_7x_v1_11_0_qpll_wrapper.v",
    "pcie_7x_v1_11_0_rxeq_scan.v",
    "IBUFDS_GTE2.v"

  ],
  "constraint_files":[
    "tx1_pcie_constraints.ucf"
  ]
}
