//Verilog-HDL, comparator評価、GPIOからの入力をLEDで判定する
module comp(gpio1,gpio2,gpio_out1,gpio_out2); //moduleの定義
input gpio1,gpio2;
output gpio_out1,gpio_out2;

reg change1=0'b1; //alwaysで定義するのでregで宣言,changeの初期値を設定
reg change2=0'b1;

always@(negedge gpio1) 
begin
change1<=~change1; //changeの反転
end
assign gpio_out1=change1; //LEDの発光及びLEDの出力ピンにchange1を入力する

always@(negedge gpio2)
begin
change2<=~change2;
end
assign gpio_out2=change2;




endmodule
