
`timescale 1ns / 1ps

/* Módulo para simulação do circuito */
module adderN_tb;

   reg 		A;
   reg 		B;
   reg          Y;
 		
   // Instantiate the Unit Under Test (UUT)
   adderN #(.N(4)) uut (
			.A (A),
			.B (B),
			.Y (data_in)
			);
 
   
   initial begin     
      /* Iniciação dos sinais de entrada do circuito */	
      A = 1;
      B = 1;

      $finish;

   end
   
   /* Geração do clk para simulação do circuito */
   always
     #(10/2) clk = ~clk; //period=10ns => 100MHz
   

endmodule

