.model 004_dk15.kiss2
.inputs I0 I1 I2 
.outputs O0 O1 O2 O3 O4 
.clock clk
# sta4 110
# sta2 101
# sta3 011
# sta1 000
.names S0 S1 S2 I0 I1 I2 next_S0
110000 1
110100 1
110101 1
101000 1
101100 1
101101 1
101110 1
011100 1
011101 1
011011 1
000100 1
000101 1
000110 1
.latch next_S0 S0 re clk 0


.names S0 S1 S2 I0 I1 I2 next_S1
110010 1
110011 1
101001 1
101010 1
101011 1
101111 1
011010 1
011011 1
000010 1
000011 1
000111 1
.latch next_S1 S1 re clk 0


.names S0 S1 S2 I0 I1 I2 next_S2
110000 1
110100 1
110101 1
110010 1
110011 1
101000 1
101001 1
101100 1
101101 1
101010 1
101011 1
101110 1
101111 1
011100 1
011101 1
011010 1
000100 1
000101 1
000010 1
000011 1
000110 1
000111 1
.latch next_S2 S2 re clk 0


.names S0 S1 S2 I0 I1 I2 next_O0
110001 1
101001 1
101110 1
101111 1
011000 1
000000 1
000001 1
000110 1
000111 1
.latch next_O0 O0 re clk 0


.names S0 S1 S2 I0 I1 I2 next_O1
110000 1
110101 1
110010 1
101000 1
101101 1
101010 1
101011 1
011100 1
011010 1
011011 1
000100 1
000101 1
000010 1
000011 1
.latch next_O1 O1 re clk 0


.names S0 S1 S2 I0 I1 I2 next_O2
110100 1
110110 1
110111 1
101100 1
101111 1
011000 1
011001 1
011110 1
011111 1
000000 1
000111 1
.latch next_O2 O2 re clk 0


.names S0 S1 S2 I0 I1 I2 next_O3
110001 1
110101 1
101001 1
101101 1
101011 1
011101 1
011011 1
000001 1
000101 1
000011 1
.latch next_O3 O3 re clk 0


.names S0 S1 S2 I0 I1 I2 next_O4
110000 1
110100 1
110010 1
110011 1
101000 1
101100 1
101010 1
101110 1
101111 1
011001 1
000110 1
000111 1
.latch next_O4 O4 re clk 0

