<h1 align="center"> üíªPractica 4 </h1>

<h1 align="center"> Segmentaci√≥n de cauce en procesador RISC</h1>

1 ) Muchas instrucciones comunes en procesadores con arquitectura CISC no forman parte del repertorio de instrucciones del MIPS64, pero pueden implementarse haciendo uso de una √∫nica instrucci√≥n. Evaluar las siguientes instrucciones, indicar qu√© tarea realizan y cu√°l seria su equivalente en el lenguaje assembly del x86. [Resoluci√≥n](#Ejercicio_1)

```s
a) dadd r1, r2, r0
b) daddi r3, r0, 5
c) dsub r4, r4, r4
d) daddi r5, r5, -1
e) xori r6, r6, 0xffffffffffffffff
```


2 ) El siguiente programa intercambia el contenido de dos palabras de la memoria de datos, etiquetadas A y B. 

```s
.data
    A: .word 1
    B: .word 2
.code
    ld r1, A(r0)
    ld r2, B(r0)
    sd r2, A(r0)
    sd r1, B(r0)
halt
```

a ) Ejecutarlo en el simulador con la opci√≥n Configure/Enable Forwarding deshabilitada. Analizar paso a paso su funcionamiento, examinar las distintas ventanas que se muestran en el simulador y responder: [Resoluci√≥n](#Ejercicio_2a)

- ¬øQu√© instrucci√≥n est√° generando atascos ***(stalls)*** en el cause ***(√≥ pipeline)*** y por qu√©?
- ¬øQu√© tipo de ```stall``` es el que aparece?
- ¬øCu√°l es el promedio de Ciclor por instrucciones ***(CPI)*** en la ejecuci√≥n de este programa bajo esta configuraci√≥n?

b ) Una forma de solucionar los atascos por dependencia de datos es utilizando el Adelantamiento de Operandos o Forwarding. [Resoluci√≥n](#Ejercicio_2b)

Ejecutar nuevamente el programa anterior con la opci√≥n Enable Forwarding habilitada y responder:

- ¬øPor que no se presenta ning√∫n atasco en este caso? Explicar la mejora.
- ¬øQu√© indica el color de los registros en la ventana ***Register*** durante la ejecuci√≥n?
- ¬øCu√°l es el promedio de Ciclos Por Instruccion ***(CPI)*** en este caso? Comparar con el anterior

3 ) Analizar el siguiente programa con el simulador MIPS64:  

```s
.data
    A: .word 1
    B: .word 3
.code
    ld r1, A(r0)
    ld r2, B(r0)
    loop: dsll r1, r1, 1
        daddi r2, r2, -1
        bnez r2, loop
halt
```

a ) Ejecutar el programa con Forwarding habilitado y responder: [Resoluci√≥n](#Ejercicio_3a)

- ¬øPor qu√© se presentan atascos tipo RAW?
- Branch Taken es otro tipo de atasco que aparece. ¬øQu√© significa? ¬øPor qu√© se produce?
- ¬øCu√°ntos CPI tiene la ejecuci√≥n de este programa? Tomar nota del n√∫mero de ciclos, cantidad de instrucciones y CPI.

b ) Ejecutar ahora el programa deshabilitando el Forwarding y responder: [Resoluci√≥n](#Ejercicio_3b)

- ¬øQu√© instrucciones generan los atascos tipo RAW y por qu√©? ¬øEn qu√© etapa del cauce se produce el atasco en cada caso y durante cu√°ntos ciclos?
- Los Branch Taken Stalls se siguen generando. ¬øQu√© cantidad de ciclos dura este atasco en cada vuelta del lazo ***loop***?
 
Comparar con la ejecuci√≥n con Forwarding y explicar la diferencia.

- ¬øCu√°ntos CPI tiene la ejecuci√≥n del programa en este caso? Comparar n√∫mero de ciclos, cantidad de instrucciones y CPI con el caso con Forwarding.

c ) Reordenar las instrucciones para que la cantidad de RAW sea ‚Äû0‚Äü en la ejecuci√≥n del programa (Forwarding habilitado) [Resoluci√≥n](#Ejercicio_3c)

d ) Modificar el programa para que almacene en un arreglo en memoria de datos los contenidos parciales del registro r1 ¬øQu√© significado tienen los elementos de la tabla que se genera? [Resoluci√≥n](#Ejercicio_3d)


4 ) Dado el siguiente programa 

```s
.data
    tabla: .word 20, 1, 14, 3, 2, 58, 18, 7, 12, 11
    num: .word 7
    long: .word 10
.code
    ld R1, long(R0)         ; R1  = 10
    ld R2, num(R0)          ; R2 = 7
    dadd R3, R0, R0         ; R3 = R0 + R0 (INICIALIZO R3)
    dadd R10, R0, R0        ; R10 = R0 + R0 (INICIALIZO R10)

    loop: ld R4, tabla(R3)  ; R4 = TABLA + R3(POS) RECORRO LA TABLA
        beq R4, R2, listo   ; SI EL NRO DE LA TABLA ACTUAL ES IGUAL AL NRO QUE ESTOY BUSCANDO, TERMINO
        daddi R1, R1, -1    ; DECREMENTO EL CONTADOR DE TABLA
        daddi R3, R3, 8     ; R3 = R3 + 8 (CADA NRO EN LA TABLA OCUPA 1 BYTE QUE SON 8 BITS)
        bnez R1, loop       ; MIENTRAS NO LLEGUE AL FINAL, CONTINUO

    j fin                   ; TERMINO
    listo: daddi R10, R0, 1 ; R10 = 0 + 1 ; QUIERO ENTENDER QUE ES PARA AVISAR QUE ENCONTRE EL NRO
fin: halt
```

a ) Ejecutar en simulador con Forwarding habilitado. ¬øQu√© tarea realiza? ¬øCu√°l es el resultado y d√≥nde queda indicado? [Resoluci√≥n](#Ejercicio_4a)

b) Re-Ejecutar el programa con la opci√≥n Configure/Enable Branch Target Buffer habilitada. Explicar la ventaja de usar este m√©todo y c√≥mo trabaja. [Resoluci√≥n](#Ejercicio_4b)

c) Confeccionar una tabla que compare n√∫mero de ciclos, CPI, RAWs y Branch Taken Stalls para los dos casos anteriores. [Resoluci√≥n](#Ejercicio_4c)

5 ) El siguiente programa multiplica por 2 los elementos de un arreglo llamado datos y genera un nuevo arreglo llamado res. Ejecutar el programa en el simulador winmips64 con la opci√≥n Delay Slot habilitada. [Resoluci√≥n](#Ejercicio_5)

```s
.data
    cant: .word 8
    datos: .word 1, 2, 3, 4, 5, 6, 7, 8
    res: .word 0
.code
    dadd R1, R0, R0         ;INICIALIZO R1
    ld R2, cant(R0)         ; R2 = 8
    loop: ld R3, datos(R1)  ; R3 = ELEMENTO DE TABLA EN X POSICION
        daddi R2, R2, -1    ; DECREMENTO EL CONTADOR DE TABLA
        dsll R3, R3, 1      ; MUEVO LOS BITS UNA POSICION A LA IZQUIERDA QUE SERIA EL EQUIVALENTE A MULTIPLICARLOS X2
        sd R3, res(R1)      ; R3 = REMPLAZO EL VALOR NUEVO EN LA TABLA
        daddi R1, R1, 8     ; ME MUEVO AL SIGUIENTE ELEMENTO DE LA TABLA
        bnez R2, loop       ; MIENTRAS NO TERMINE DE RECORRER LA TABLA, CONTINUO
    nop
halt
```

a ) ¬øQu√© efecto tiene habilitar la opci√≥n Delay Slot (salto retardado)?.

b ) ¬øCon qu√© fin se incluye la instrucci√≥n NOP? ¬øQu√© suceder√≠a si no estuviera?.

c ) Tomar nota de la cantidad de ciclos, la cantidad de instrucciones y los CPI luego de ejecutar el programa.

d ) Modificar el programa para aprovechar el ‚ÄûDelay Slot‚Äü ejecutando una instrucci√≥n √∫til. Simular y comparar n√∫mero de ciclos, instrucciones y CPI obtenidos con los de la versi√≥n anterior.

6 ) Escribir un programa que lea tres n√∫meros enteros A, B y C de la memoria de datos y determine cu√°ntos de ellos son iguales entre s√≠ (0, 2 o 3). El resultado debe quedar almacenado en la direcci√≥n de memoria D. [Resoluci√≥n](#Ejercicio_6)

7 ) Escribir un programa que recorra una TABLA de diez n√∫meros enteros y determine cu√°ntos elementos son mayores que X. [Resoluci√≥n](#Ejercicio_7)

El resultado debe almacenarse en una direcci√≥n etiquetada CANT. El programa debe generar adem√°s otro arreglo llamado RES cuyos elementos sean ceros y unos. Un ‚Äû1‚Äü indicar√° que el entero correspondiente en el arreglo TABLA es mayor que X, mientras que un ‚Äû0‚Äü indicar√° que es menor o igual.

8 ) Escribir un programa que multiplique dos n√∫meros enteros utilizando sumas repetidas (similar a Ejercicio 6 o 7 de la Pr√°ctica 1). El programa debe estar optimizado para su ejecuci√≥n con la opci√≥n Delay Slot habilitada. [Resoluci√≥n](#Ejercicio_8)


Ejercicio_1
===========
```s
# dadd r1, r2, r0   R1 = R2 + R0
# daddi r3, r0, 5   R3 = R0 + 5
# dsub r4, r4, r4   R4 = R4 - R4
# daddi r5, r5, -1  R5 = R5 + -1
# xori r6, r6, 0xffffffffffffffff  R6 = R6 XOR 0xffffffffffffffff
```

Ejercicio_2a
============

- ¬øQu√© instrucci√≥n est√° generando atascos ***(stalls)*** en el cause ***(√≥ pipeline)*** y por qu√©?

La instrucci√≥n ```SD R2, A(r0)``` almacena en la direcci√≥n de memoria ***A*** el valor contenido en el registro ***R2***, mientras que la instrucci√≥n  anterior ```LD R2, B(r0)``` carga desde la direcci√≥n de memoria ***B*** el contenido de esa posici√≥n en el registro ***R2***.

Cuando fordwarding no est√° habilitado la instrucci√≥n ```SD R2, A(r0)``` que en la etapa ***ID*** trata de leer el contenido de ***R2***, pero dicho contenido no estar√° disponible hasta que la instrucci√≥n anterior ```LD R2, B(r0)``` llegue a la etapa ***WB***.

Y debido a esto se genera un atasco en la etapa ***ID*** donde se procesa la instrucci√≥n ```SD R2, A(r0)``` retrasando la salida de la etapa ***(con RAWs)*** a la espera del contenido del registro. Esto adem√°s genera que la instrucci√≥n posterior ```SD R1, B(r0)``` deba permanecer en la etapa ***IF*** sin poder avanzar a la etapa ***ID*** (el pipeline se detuvo) como se puede ver en la imagen.

Tener en cuenta que en la primera mitad de la etapa ***WB*** se escribe el contenido en ***R2*** y en el segundo ***RAW*** se lee el contenido de dicho registro.

![image](https://user-images.githubusercontent.com/55964635/140976382-6b7297b5-732f-42e8-ad5b-c9b1ee52a9ea.png)

- Branch Taken es otro tipo de atasco que aparece. ¬øQu√© significa? ¬øPor qu√© se produce?

Aparecen atascos de tipo ***RAW (Read After Write)*** causado por una dependencia de datos, en este caso intenta leer un dato antes que est√© guardado en el registro. Ser√°n dos atascos, equivalentes a dos ciclos hasta que ```LD R2, B(r0)``` salga de la estapa ***WB***.

- ¬øCu√°ntos CPI tiene la ejecuci√≥n de este programa? Tomar nota del n√∫mero de ciclos, cantidad de instrucciones y CPI.

El ***CPI*** de la ejecuci√≥n de este programa es de 2.2

<table>
<tr>
<td> Ejecuci√≥n </td> <td> Funciones </td>
</tr>
<tr>
<td>
 
![image](https://user-images.githubusercontent.com/55964635/140979278-78e2e908-83cc-4ee5-9544-b9d857686baa.png)
    
</td>
<td>
 

Ciclos por instrucci√≥n (CPI) = 2,2
    
Espera por dependencia de datos (RAW) = 2
 
</td>
</tr>
 
</table>

Ejercicio_2b
============

Con la opci√≥n forwarding habilitada el dato contenido en el registro R2 podr√° ser le√≠do por la instrucci√≥n ```SD R2, A(r0)``` cuando la instrucci√≥n ```LD R2, B(r0)``` se encuentra finalizando la etapa ***MEM***. La instrucci√≥n ```SD R2, A(r0)``` no tiene que esperar a que la instrucci√≥n ```LD R2, B(r0)``` salga de la etapa ***WB***. De esta manera no aparecen atascos del tipo ***RAW***.

![image](https://user-images.githubusercontent.com/55964635/140980974-2d170779-38ae-4b28-8594-03465e485b71.png)


Ejercicio_3a
============

- ¬øPor qu√© se presentan atascos tipo RAW?

Se presentan atasco por dependencia de datos de tipo ***RAW*** causado por la instrucci√≥n ***BNEZ R2***, loop al procesarse en la etapa ***ID***. Esta instrucci√≥n necesita del contenido del registro ***R2*** que est√° siendo utilizado por la instrucci√≥n ***DADDI R2,R2, -1*** en la etapa EX sin salir a√∫n de esta.

- Branch Taken es otro tipo de atasco que aparece. ¬øQu√© significa? ¬øPor qu√© se produce?

El atasco de tipo ***Branch Taken Stalls (BTS)***, ocurre como concecuencia de la ejecuci√≥n incorrecta de la instrucci√≥n siguiente a una instrucci√≥n condicional. Esto se debe a que la condici√≥n a evaluar tarda algunos ciclos en ser ejecutada, mientras que durante esos ciclos siguen entrando nuevas instrucciones al pipeline. Luego de evaluada la condici√≥n si la instrucci√≥n posterior a √©sta que se ejecut√≥ no es la que deb√≠a ser ejecutada, su ejecuci√≥n se trunca y se ejecuta la que est√° en el lugar de memoria indicada por la etiqueta en la instrucci√≥n condicional.

![image](https://user-images.githubusercontent.com/55964635/141157733-1ba69e9c-8889-46fa-9460-868e51ecf04e.png)

- ¬øCu√°ntos CPI tiene la ejecuci√≥n de este programa? Tomar nota del n√∫mero de ciclos, cantidad de instrucciones y CPI.

Se ejecutan 12 instrucciones en 21 ciclos dando un ***CPI*** de 1.750

![image](https://user-images.githubusercontent.com/55964635/141158306-30d4fc0a-dd46-4e7c-a4c2-dc8f2a6d438a.png)


Ejercicio_3b
============

- ¬øQu√© instrucciones generan los atascos tipo RAW y por qu√©? ¬øEn qu√© etapa del cauce se produce el atasco en cada caso y durante cu√°ntos ciclos?

Las instrucciones que generan atascos ***RAW*** son:

la instrucci√≥n ```DSLL R1,R1,1``` (ver registro ***R1*** coloreado en gris), que trata de leer el contenido del registro ***R1***, mientras que la instrucci√≥n ```LD R1,A(r0)``` todav√≠a no copio el contenido de la direcci√≥n de memoria A en R1 y permanece a√∫n en la etapa WB (RAW durante 1 ciclo).

Y la instrucci√≥n ```BNEZ R2,loop``` (ver registro ***R2*** coloreado en gris), que trata de leer el contenido del registro ***R2***, mientras que ```DADDI R2,R2,-1``` est√° buscando copiar el resultado de la operaci√≥n en dicho registro, permaneciendo en la etapa ***MEM*** y posteriormente en la etapa ***WB*** (***RAW*** durante 2 ciclos).

![image](https://user-images.githubusercontent.com/55964635/141158925-d29f52e4-74ad-4ad9-a2e0-ddbcf5484e4e.png)

- Los Branch Taken Stalls se siguen generando. ¬øQu√© cantidad de ciclos dura este atasco en cada vuelta del lazo ***‚Äòloop‚Äô***? Comparar con la ejecuci√≥n con Forwarding y explicar la diferencia.

Con forwarding deshabilitada, Los atascos por Branch Taken Stalls duran 2 ciclos en cada vuelta del lazo loop, mientras que con dicha opci√≥n habilitada se reducen a 1 ciclo por vuelta de lazo.

Esta diferencia tiene su causa en la instrucci√≥n condicional que es la que est√° generando los atascos ***RAW;*** entonces al disminuir la cantidad de ***RAWs*** producidos por esta, tambi√©n disminuyen los ciclos de espera de la instrucci√≥n siguiente, que adem√°s se dejara de ejecutar si la condicional as√≠ se lo indica al procesador.

- ¬øCu√°ntos CPI tiene la ejecuci√≥n del programa en este caso? Comparar n√∫mero de ciclos, cantidad de instrucciones y CPI con el caso con Forwarding.

```a completar```

Ejercicio_3c
============

Con la opci√≥n forwarding habilitada a√∫n siguen apareciendo atascos RAW. Existe la posibilidad de tratar de eliminarlos reordenando las instrucciones en el programa y Dicho reordenamiento no debe afectar la l√≥gica de este. El resultado de este m√©todo puede observarse en la imagen siguiente.

![image](https://user-images.githubusercontent.com/55964635/141161278-22c3d010-d133-4bd9-b8c7-17a1666bfb93.png)

![image](https://user-images.githubusercontent.com/55964635/141164804-dad4f7ab-d78f-4c22-974f-b16fe14e7c6b.png)


Ejercicio_3d
============

```Completar```

Ejercicio_4a
============

![image](https://user-images.githubusercontent.com/55964635/141165757-05440f46-6fb1-4c37-8c53-7952e3fdbfb6.png)

Ejercicio_4b
============

Ejercicio_4c
============

El programa busca en TABLA un elemento igual al contenido en la direcci√≥n de memoria NUM. En este caso dicha coincidencia se produce cuando el contenido del registro R4 es igual al contenido del registro R2 (R4=R2), raz√≥n por la cual luego de evaluada esta condici√≥n y de resultar verdadera se salta a la posici√≥n de memoria indicada por la etiqueta ‚Äúlisto‚Äù. Cuando hay coincidencia la l√≠nea de programa en listo suma al registro R10 un 1, caso contrario el contenido del registro R10 queda en 0. Este es el resultado y queda almacenado en el registro R10. El registro R3 se utiliza como √≠ndice para recorrer la TABLA. El contenido del registro R3 se incrementa de a 8 porque cada elemento de tabla es del tama√±o word, es decir de 64 bits (8 bytes).

Habilitando la opci√≥n Branch Target Buffer (BTB) logramos reducir los atascos Branch Taken stalls a la mitad.

Tener en cuenta que esta opci√≥n es √∫til cuando aumenta la cantidad de iteraciones de un lazo. Como vemos tambi√©n esta opci√≥n no act√∫a sobre los atascos por dependencia de datos (RAW en este caso) que no se modifican. 


Ejercicio_5
===========

Ejercicio_6
===========

```s
.data
    NROA: .word 1
    NROB: .word 2
    NROC: .word 1
    NROD: .word 0

.code
    ld R1, NROA(R0) 
    ld R2, NROB(R0) 
    ld R3, NROC(R0)
    ld R4, NROD(R0)

    
    bne R1, R2, continuar
    DADDI R4, R4, 2
    bne R1, R3, continuar2
    DADDI R4, R4, 1
    j TERMINAR

    continuar: bne R1, R3, TERMINAR
    DADDI R4, R4, 2
    bne R3, R2, TERMINAR
    DADDI R4, R4, 1
    j TERMINAR

    continuar2: bne R2, R3, TERMINAR
    DADDI R4, R4, 2

    TERMINAR: sd R4, NROD(R0)


    FIN: HALT

````

Ejercicio_7
===========

```s
.data
    TABLA: .word 1,2,3,4,5,6,7,8,9,10
    X: .word 6
    CANT: .word 0
    RES: .word 0

.code
    DADDI R10, R0, -8
    DADDI R11, R0, 80
    LD R1, X(R0)
    DADDI R4, R0, 1
    LD R5, CANT(R0)

    LOOP: DADDI R10, R10, 8
        BEQ R10, R11, FIN
        LD R2, TABLA(R10)
        SLT R3, R1, R2
        BNE R3, R4, LOOP
        DADDI R5, R5, 1
        SD R4, RES(R10)
        j LOOP
    FIN: SD R5, CANT(R0)
    HALT
```

Ejercicio_8
===========

```s
.data
    NUM1: .word 3
    NUM2: .word 5
    RES: .word 0
.code
    ld R1, NUM1(r0) ; 3
    ld R2, NUM2(r0) ; 8
    dadd R3, R0, R0
    loop: dadd R3, R3, R1
        daddi R2,R2, -1
        bnez R2, loop
    sd R3, RES(r0)
halt
```
con delay slot activado

```s
.data
    num1: .word 3
    num2: .word 5
    res: .word 0
.code
    LD r1, num1(r0)
    LD r2, num2(r0)
    DADD r10, r0, r0
    LOOP: DADDI r2, r2, -1
        BNEZ r2, LOOP
        DADD r10, r10, r1
        SD r10, res(r0)
    HALT
```
