
---
title: 'Intel关键技术新突破：晶体管缩小50％、封装密度提升10倍'
categories: 
 - 新媒体
 - 高科技行业门户
 - 新闻
headimg: 'https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/9ea59d0f1302b784aea12c97ce7d6ade.jpg'
author: 高科技行业门户
comments: false
date: Tue, 14 Dec 2021 08:21:00 GMT
thumbnail: 'https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/9ea59d0f1302b784aea12c97ce7d6ade.jpg'
---

<div>   
<p style="text-indent: 2em; text-align: left;">在日前的2021 IEEE IDM（国际电子器件会议）上，Intel公布、展示了在封装、晶体管、量子物理学方面的关键技术新突破，可推动摩尔定律继续发展，超越未来十年。</p><p style="text-indent: 2em; text-align: left;">据介绍，Intel的组件研究团队致力于在三个关键领域进行创新：</p><p style="text-align:center"><img alt="Intel关键新突破：晶体管缩小50％、封装密度提升10倍" src="https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/9ea59d0f1302b784aea12c97ce7d6ade.jpg" referrerpolicy="no-referrer"></p><p style="text-indent: 2em; text-align: left;">一是通过研究核心缩放技术，在未来产品中集成更多晶体管。</p><p style="text-indent: 2em; text-align: left;">Intel计划通过混合键合（hybrid bonding），解决设计、制程工艺、组装难题，将封装互连密度提升10倍以上。</p><p style="text-align:center"><img alt="Intel关键新突破：晶体管缩小50％、封装密度提升10倍" src="https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/e22fcc56b475d401d6adcd9dddc4f98b.jpg" referrerpolicy="no-referrer"></p><p style="text-indent: 2em; text-align: left;">今年7月的时候，Intel就公布了新的Foveros Direct封装技术，可实现10微米以下的凸点间距，使3D堆叠的互连密度提高一个数量级。</p><p style="text-indent: 2em; text-align: left;">未来通过GAA RibbonFET晶体管、堆叠多个CMOS晶体管，Intel计划实现多达30－50％的逻辑电路缩放，在单位面积内容纳更多晶体管。</p><p style="text-align:center"><img alt="Intel关键新突破：晶体管缩小50％、封装密度提升10倍" src="https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/fbd16e2766f8084aef4a3be11d685e85.jpg" referrerpolicy="no-referrer"></p><p style="text-indent: 2em; text-align: left;">后纳米时代，也就是埃米时代，Intel将克服传统硅通道的限制，用只有几个原子厚度的新型材料制造晶体管，可在每个芯片上增加数百万各晶体管。</p><p style="text-align:center"><img alt="Intel关键新突破：晶体管缩小50％、封装密度提升10倍" src="https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/3bdad815eb54de638bc10b2f11573fa3.jpg" referrerpolicy="no-referrer"></p><p style="text-indent: 2em; text-align: left;">二是新的硅技术。</p><p style="text-indent: 2em; text-align: left;">比如在300毫米晶圆上首次集成基于氮化镓的功率器件、硅基CMOS，实现更高效的电源技术，从而以更低损耗、更高速度为CPU供电，同时减少主板组件和占用空间。</p><p style="text-indent: 2em; text-align: left;">比如利用新型铁电体材料，作为下一代嵌入式DRAM技术，可提供更大内存容量、更低时延读写。</p><p style="text-align:center"><img alt="Intel关键新突破：晶体管缩小50％、封装密度提升10倍" src="https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/c641cb64bdd650efdaff505e06a38cb1.jpg" referrerpolicy="no-referrer"></p><p style="text-indent: 2em; text-align: left;">三是基于硅晶体管的量子计算、室温下进行大规模高效计算的全新器件，未来有望取代传统MOSFET晶体管。</p><p style="text-indent: 2em; text-align: left;">比如全球首例常温磁电自旋轨道（MESO）逻辑器件，未来有可能基于纳米尺度的磁体器件制造出新型晶体管。</p><p style="text-indent: 2em; text-align: left;">比如Intel和比利时微电子研究中心（IMEC）在自旋电子材料研究方面的进展，使器件集成研究接近实现自旋电子器件的全面实用化。</p><p style="text-indent: 2em; text-align: left;">比如完整的300毫米量子比特制程工艺流程，不仅可以持续缩小晶体管，还兼容CMOS制造流水线。</p><p style="text-align:center"><img alt="Intel关键新突破：晶体管缩小50％、封装密度提升10倍" src="https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/926e7f83ee3feeeb771cff3e2f997c96.jpg" referrerpolicy="no-referrer"></p><p style="text-align:center"><img alt="Intel关键新突破：晶体管缩小50％、封装密度提升10倍" src="https://cors.zfour.workers.dev/?http://mp.ofweek.com/data/images/mydrivers/2021-12-14/2176a80cb652365fd00b92433802f96a.jpg" referrerpolicy="no-referrer"></p><p style="text-indent: 2em; text-align: left;">作者：上方文Q来源：快科技</p> 
  
</div>
            