{"patent_id": "10-2024-7008498", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0038822", "출원번호": "10-2024-7008498", "발명의 명칭": "듀얼 게이트 구조를 구비한 반도체 소자 및 그 제조방법, 그리고 전자장비", "출원인": "인스티튜트 오브 마이크로일렉트로닉스, 차이니즈", "발명자": "주 후이롱"}}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판 위의 수직 채널부,상기 기판에 대해 상기 채널부의 상하 양단에 각각 위치하는 소스/드레인부, 및상기 채널부에서 상기 기판에 대해 횡방향인 제1 방향에서의 제1측에 위치하는 제1 게이트 스택 및 상기 채널부에서 상기 제1 방향에서의 상기 제1측과 반대되는 제2측에 위치하는 제2 게이트 스택을 포함하고,상기 제1 게이트 스택의 상기 채널부에 가까운 일단이 수직 방향에서의 상부 변두리 및 하부 변두리 중 적어도하나의 변두리에서 대응하는 소스/드레인부와의 거리는, 상기 제2 게이트 스택의 상기 채널부에 가까운 일단이수직 방향에서의 상부 변두리 및 하부 변두리 중 상기 적어도 하나의 변두리에 대응하는 적어도 하나의 변두리에서 대응하는 소스/드레인부와의 거리보다 작은반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 게이트 스택의 게이트 길이는 상기 제2 게이트 스택의 게이트 길이보다 긴 반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 반도체 소자는 n형 소자이고, 상기 채널부에서 상기 제1 게이트 스택에 인접한 부분의 임계 전압은 상기채널부에서 상기 제2 게이트 스택에 인접한 부분의 임계 전압보다 낮거나, 또는,상기 반도체 소자는 p형 소자이고, 상기 채널부에서 상기 제1 게이트 스택에 인접한 부분의 임계 전압은 상기채널부에서 상기 제2 게이트 스택에 인접한 부분의 임계 전압보다 높은반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 반도체 소자는 n형 소자이고, 상기 제1 게이트 스택의 등가 일함수는 상기 제2 게이트 스택의 등가 일함수보다 작거나, 또는상기 반도체 소자는 p형 소자이고, 상기 제1 게이트 스택의 등가 일함수는 상기 제2 게이트 스택의 등가 일함수보다 큰반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 제1 게이트 스택 중의 게이트 유전체층과 상기 제2 게이트 스택 중의 게이트 유전체층은 서로 다른 재료를포함하고 및/또는 서로 다른 두께를 갖는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "공개특허 10-2024-0038822-3-제1항에 있어서,상기 제1 게이트 스택 중의 게이트 도체층과 상기 제2 게이트 스택 중의 게이트 도체층은 서로 다른 금속 원소를 포함하는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 제1 게이트 스택과 상기 제2 게이트 스택은 상기 제1 방향에서 자기 정렬되는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제2 게이트 스택의 상기 채널부에 가까운 일단의 수직 방향에서의 상부 변두리에 대한 상기 제1 게이트 스택의 상기 채널부에 가까운 일단의 수직 방향에서의 상부 변두리의 편이는, 상기 제2 게이트 스택의 상기 채널부에 가까운 일단의 수직 방향에서의 하부 변두리에 대한 상기 제1 게이트 스택의 상기 채널부에 가까운 일단의수직 방향에서의 하부 변두리의 편이와 실질적으로 같은반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,수직 방향에서 서로 이격되는 제1 반도체층 및 제2 반도체층, 및상기 제1 반도체층의 측벽에서 상기 제2 반도체층의 측벽으로 연장되는 제3 반도체층을 더 포함하고,상기 채널부는 상기 제3 반도체층의 수직 방향에서 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 부분에 형성되고,상기 소스/드레인부는 상기 제1 반도체층과 상기 제1 반도체층의 측벽에 있는 제3 반도체층 및 상기 제2 반도체층과 상기 제2 반도체층의 측벽에 있는 제3 반도체층에 각각 형성되는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 제1 반도체층 및 상기 제2 반도체층 중 적어도 하나는 상기 제2 게이트 스택에 가까운 부분에서 낮은 농도로 도핑되거나 거의 의도적으로 도핑되지 않는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 채널부의 기판에 대해 횡방향인 제2 방향에서의 단부를 커버하는 보호층을 더 포함하고,상기 제2 방향은 상기 제1 방향과 교차하는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,공개특허 10-2024-0038822-4-상기 제1 게이트 스택과 상기 제2 게이트 스택을 서로 전기적으로 연결하는 도체층을 더 포함하고, 상기 도체층은 상기 보호층을 둘러싸는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 도체층은 상기 채널부의 상기 제2 방향에서의 대향하는 양측에만 설치되는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서,상기 제1 게이트 스택은 제1 게이트 유전체층 및 제1 게이트 도체층을 포함하고, 상기 제1 게이트 유전체층은상기 제1 게이트 도체층과 상기 채널부 사이 및 상기 제1 게이트 도체층과 상기 보호층 사이에 설치되며,상기 제2 게이트 스택은 제2 게이트 유전체층 및 제2 게이트 도체층을 포함하고, 상기 제2 게이트 유전체층은상기 제2 게이트 도체층과 상기 채널부 사이 및 상기 제2 게이트 도체층과 상기 보호층 사이에 설치되는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제1항에 있어서,상기 제1 게이트 스택 중의 게이트 유전체층은 상기 채널부의 제1측에만 설치되고, 상기 제2 게이트 스택 중의게이트 유전체층은 상기 채널부의 제2측에만 설치되는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제1항에 있어서,상기 채널부는 단면이 C형인 만곡된 나노 시트 또는 나노 와이어를 포함하는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 만곡된 나노 시트 또는 나노 와이어는 실질적으로 균일한 두께를 갖는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제1항에 있어서,상기 채널부는 기판에 대해 횡방향인 제2 방향에서의 양단에서 각각 내측으로 함몰된 C형을 나타내고, 상기 제2 방향은 상기 제1 방향과 교차하는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제1항에 있어서,상기 채널부, 상기 소스/드레인부 중 적어도 하나는 단결정 반도체 재료를 포함하는공개특허 10-2024-0038822-5-반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제16항에 있어서,상기 기판에는 복수의 상기 반도체 소자가 존재하고, 적어도 한 쌍의 반도체 소자의 상기 C형은 서로 배향되는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제20항에 있어서,상기 한 쌍의 반도체 소자 각각의 채널부는 실질적으로 동일 평면에 있는반도체 소자."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "기판 위에 제1 재료층, 제2 재료층 및 제3 재료층의 스택을 설치하는 것, 여기서, 상기 스택은 기판에 대해 횡방향인 제1 방향에서 서로 대향하는 제1측 및 제2측을 갖고 있으며,상기 제1측 및 제2측에서, 상기 제2 재료층의 측벽이 상기 제1 재료층 및 상기 제3 재료층의 측벽에 대해 상기제1 방향으로 함몰되도록 함으로써 제1 함몰부를 형성하는 것,상기 제1측 및 제2측에서, 상기 제1 재료층, 상기 제2 재료층 및 상기 제3 재료층을 추가로 에칭하여 상기 제1함몰부의 수직 방향에서의 사이즈를 증가시키는 것,상기 제1 함몰부에 채널층을 형성하는 것,상기 채널층이 형성되어 있는 상기 제1 함몰부에 제1 게이트 스택을 형성하는 것,상기 스택에 기판에 대해 횡방향인 제2 방향을 따라 연장되는 막대모양의 개구부를 형성함으로써, 상기 스택을상기 제1측 및 제2측에 각각 위치하는 2개의 부분으로 나누는 것, 여기서, 상기 제2 방향은 상기 제1 방향과 교차하고, 및상기 개구부를 통해, 상기 제2 재료층을 제거하고, 상기 제2 재료층의 제거로 인해 비워진 공간에 제2 게이트스택을 형성하는 것을 포함하고,상기 제1 게이트 스택의 수직 방향에서의 사이즈는 상기 제2 게이트 스택의 수직 방향에서의 사이즈보다 큰반도체 소자를 제조하는 방법."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제22항에 있어서,상기 제1 함몰부를 형성하기 전에, 상기 방법은,상기 스택의 상기 제2 방향에서 서로 대향하는 제3측 및 제4측에서, 상기 제2 재료층의 측벽이 상기 제1 재료층및 상기 제3 재료층의 측벽에 대해 상기 제2 방향으로 함몰되도록 함으로써, 제2 함몰부를 형성하는 것, 및상기 제2 함몰부에 제1 위치 유지층을 형성하는 것을 더 포함하고,채널층을 형성한 후, 상기 방법은,상기 제1 함몰부에 제2 위치 유지층을 형성하는 것, 및 상기 스택의 측벽에 도펀트 소스층을 형성하는 것, 및상기 도펀트 소스층 중의 도펀트를 상기 제1 재료층 및 상기 제3 재료층에 주입하여 소스/드레인부를 형성하는것을 더 포함하며,제1 게이트 스택을 형성하는 것은,공개특허 10-2024-0038822-6-상기 제2 위치 유지층을 제거하는 것, 및 상기 제1 함몰부에서 상기 제2 위치 유지층의 제거로 인해 비워진 공간에 상기 제1 게이트 스택을 형성하는 것을 포함하는반도체 소자를 제조하는 방법."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제23항에 있어서,상기 제1 위치 유지층을 선택적으로 에칭하여 상기 제2 함몰부의 일부 공간을 비우되, 상기 제1 위치 유지층은여전히 상기 채널층의 상기 제2 방향에서의 단부를 커버하는 것, 및상기 제2 함몰부에서 비워진 일부 공간에 충전되어, 상기 제1 게이트 스택과 상기 제2 게이트 스택을 서로 전기적으로 연결하는 도체층을 형성하는 것을 더 포함하는반도체 소자를 제조하는 방법."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제23항에 있어서,도펀트의 상기 제1 재료층 및 상기 제3 재료층으로의 주입 정도를 제어하여, 상기 도펀트가 상기 제1 재료층 및상기 제2 재료층 중 상기 제2 게이트 스택에 가까운 부분에 거의 도달하지 않도록 하는 것을 더 포함하는반도체 소자를 제조하는 방법."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제22항에 있어서,상기 채널층은 선택적 에피택셜 성장을 통해 형성되는반도체 소자를 제조하는 방법."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제22항에 있어서,상기 제1 함몰부가 수직 방향에서 아래로 증가되는 사이즈는 위로 증가되는 사이즈와 실질적으로 동일하는반도체 소자를 제조하는 방법."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "전자장비로서,제1항 내지 제21항 중 어느 한 항에 따른 반도체 소자를 포함하는전자장비."}
{"patent_id": "10-2024-7008498", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제28항에 있어서,스마트 폰, 개인용 컴퓨터, 태블릿 컴퓨터, 웨어러블 스마트 장비, 인공지능 장비 및 휴대용 전원을 포함하는전자장비."}
{"patent_id": "10-2024-7008498", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "듀얼 게이트 구조를 구비한 반도체 소자 및 그 제조방법, 그리고 이러한 반도체 소자를 포함하는 전자장비를 개 시한다. 실시예에 의하면, 반도체 소자는 기판 위의 수직 채널부, 기판에 대해 채널부의 상하 양단에 각각 위치 하는 소스/드레인부, 및 채널부에서 기판에 대해 횡방향인 제1 방향에서의 제1측에 위치하는 제1 게이트 스택 및 채널부에서 제1 방향에서의 제1측과 반대되는 제2측에 위치하는 제2 게이트 스택을 포함할 수 있다. 제1 게이트 스택의 채널부에 가까운 일단이 수직 방향에서의 상부 변두리 및 하부 변두리 중 적어도 하나의 변두리에서 대응 하는 소스/드레인부와의 거리는, 제2 게이트 스택의 채널부에 가까운 일단이 수직 방향에서의 상부 변두리 및 하 부 변두리 중 상기 적어도 하나의 변두리에 대응하는 적어도 하나의 변두리에서 대응하는 소스/드레인부와의 거 리보다 작을 수 있다."}
{"patent_id": "10-2024-7008498", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원에 대한 상호 참조 본 출원은 2021년 8월 27일자로 출원한 발명 명칭이 \"듀얼 게이트 구조를 구비한 반도체 소자 및 그 제조방법, 그리고 전자장비\"이고 출원 번호가 \"202111000215.X\"인 중국 특허 출원의 우선권을 주장하고, 그 전부 내용을 참조로 인용한다. 본 개시는 반도체 분야에 관한 것으로서, 보다 구체적으로는, 듀얼 게이트 구조를 구비한 반도체 소자 및 그 제 조방법, 그리고 이러한 반도체 소자를 포함하는 전자장비에 관한 것이다."}
{"patent_id": "10-2024-7008498", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체 소자가 점점 소형화됨에 따라, 예를 들어, 핀펫(FinFET), 멀티 브리지 채널 전계 효과 트랜지스터 (MBCFET) 등과 같은 다양한 구조의 소자들을 제안하였다. 하지만, 이러한 소자들은 소자 구조의 제한으로 인해 집적 밀도를 증가시키고 소자 성능을 향상시키는데 있어서 개선의 여지가 크지 않아, 여전히 수요를 만족시킬 수 없다. 또한, 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)와 같은 수직 나노 시트 또는 나노 와이어 소자의 경우, 포토리소그래피 및 에칭 등 공정 변화로 인해 나노 시트 또는 나노 와이어의 두께 또는 직경을 제어하기 어렵다. 또한, 게이트-유발 드레인 누설 전류(Gate Induced Drain Leakage, GIDL)를 낮추기 어렵다. 예를 들어, n형 MOSFET의 경우, 소스-드레인 사이의 누설 전류를 감소시키기 위해서는, 게이트-소스 사이에 네거티브 바이어스Vgs(＜0)를 인가할 수 있다. 하지만, |Vgs|가 너무 크면, GIDL를 초래할 수 있다. 따라서, GIDL는 누설 을 감소시키는데 있어서 제한 요소로 작용한다. 이를 감안하여, 본 개시의 적어도 일부 목적은 듀얼 게이트 구조를 구비한 반도체 소자 및 그 제조방법, 그리고 이러한 반도체 소자를 포함하는 전자장비를 제공하는데 있다. 본 개시의 일 측면에 의하면, 기판 위의 수직 채널부, 기판에 대해 채널부의 상하 양단에 각각 위치하는 소스/ 드레인부, 및 채널부에서 기판에 대해 횡방향인 제1 방향에서의 제1측에 위치하는 제1 게이트 스택 및 채널부에 서 제1 방향에서의 제1측과 반대되는 제2측에 위치하는 제2 게이트 스택을 포함하는 반도체 소자를 제공한다. 제1 게이트 스택의 채널부에 가까운 일단이 수직 방향에서의 상부 변두리 및 하부 변두리 중 적어도 하나의 변 두리에서 대응하는 소스/드레인부와의 거리는, 제2 게이트 스택의 채널부에 가까운 일단이 수직 방향에서의 상 부 변두리 및 하부 변두리 중 상기 적어도 하나의 변두리에 대응하는 적어도 하나의 변두리에서 대응하는 소스/ 드레인부와의 거리보다 작다. 본 개시의 다른 일 측면에 의하면, 기판 위에 제1 재료층, 제2 재료층 및 제3 재료층의 스택을 설치하는 것, 여 기서, 상기 스택은 기판에 대해 횡방향인 제1 방향에서 서로 대향하는 제1측 및 제2측을 갖고 있으며, 제1측 및 제2측에서, 제2 재료층의 측벽이 제1 재료층 및 제3 재료층의 측벽에 대해 제1 방향으로 함몰되도록 함으로써 제1 함몰부를 형성하는 것, 제1측 및 제2측에서, 제1 재료층, 제2 재료층 및 제3 재료층을 추가로 에칭하여 제1 함몰부의 수직 방향에서의 사이즈를 증가시키는 것, 제1 함몰부에 채널층을 형성하는 것, 채널층이 형성되어 있 는 제1 함몰부에 제1 게이트 스택을 형성하는 것, 상기 스택에 기판에 대해 횡방향인 제2 방향을 따라 연장되는 막대모양의 개구부를 형성함으로써, 상기 스택을 제1측 및 제2측에 각각 위치하는 2개의 부분으로 나누는 것, 여기서, 제2 방향은 제1 방향과 교차하고, 및 개구부를 통해, 제2 재료층을 제거하고, 제2 재료층의 제거로 인 해 비워진 공간에 제2 게이트 스택을 형성하는 것을 포함하고, 제1 게이트 스택의 수직 방향에서의 사이즈는 제 2 게이트 스택의 수직 방향에서의 사이즈보다 큰 반도체 소자를 제조하는 방법을 제공한다. 본 개시의 다른 측면에 의하면, 상기 반도체 소자를 포함하는 전자장비를 제공한다. 본 개시의 실시예에 의하면, 채널부의 대향하는 양측에 각각 제1 게이트 스택 및 제2 게이트 스택을 형성할 수 있다. 수직 방향에서의 적어도 일측에서, 제1 게이트 스택 및 제2 게이트 스택 각각의 변두리가 서로 편이되도 록 함으로써, GIDL를 억제할 수 있다."}
{"patent_id": "10-2024-7008498", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부 도면을 참조하여 본 개시의 실시예를 설명한다. 지적해 두어야 할 것은, 이러한 설명은 단지 예시적 인 것일 뿐, 본 개시의 범위를 한정하기 위한 것이 아니다. 또한, 이하의 설명에서는, 본 개시의 개념에 혼선을 주지 않기 위해 공지적인 구조나 기술에 대한 설명을 생략한다. 첨부 도면에서는 본 개시의 실시예에 따른 다양한 구성도를 개략적으로 나타낸다. 이들 도면은 비례에 맞게 작 성된 것이 아니고, 명확하게 표현하기 위해 일부 세부사항을 확대하였고, 또한, 일부 세부사항을 생략하였을 수 도 있다. 도면에 도시된 각 영역, 층의 형태 및 이들 사이의 상대적인 크기, 위치관계는 단지 예시적인 것일 뿐, 실제로는 제조 공차나 기술적인 한계로 인해 편차가 있을 수 있으며, 당업자라면 실제 수요에 따라 다른 형 태, 크기, 상대적 위치를 가지는 영역/층을 별도로 설계할 수도 있다. 본 명세서에 있어서, 하나의 층/소자가 다른 하나의 층/소자 '위'에 위치한다고 기재할 경우, 해당 하나의 층/ 소자는 직접 해당 다른 하나의 층/소자 위에 위치하거나, 또는, 이들 사이에 중간 층/소자가 존재할 수도 있다. 또한, 어느 한 방향에서 하나의 층/소자가 다른 하나의 층/소자 '위'에 위치할 경우, 방향을 반전하면 해당 하 나의 층/소자는 해당 다른 하나의 층/소자 '아래'에 위치하게 된다. 본 개시의 실시예에 의하면, 기판 위에 수직으로(예를 들어, 기판 표면에 대체적으로 수직되는 방향을 따라) 설 치한 활성 영역을 구비하는 수직형 반도체 소자를 제공한다. 채널부는 수직 나노 시트 또는 나노 와이어일 수 있고, 예를 들어, 단면(예를 들어, 기판 표면에 수직되는 단면)이 C형인 만곡된 나노 시트 또는 나노 와이어일 수 있다. 따라서, 이러한 소자를 C-채널 전계 효과 트랜지스터(C-Channel FET, 즉, CCFET)라고 할 수 있다. 후 술한 바와 같이, 나노 시트 또는 나노 와이어는 에피택셜 성장을 통해 형성될 수 있으므로, 일체형의 단일 시트 일 수 있고, 실질적으로 균일한 두께를 가질 수 있다. 채널부는 수직 방향에서의 변형 또는 응력을 가질 수 있 다. 이러한 변형으로 인해, 채널부의 재료의 격자 상수는 변형이 없을 때의 격자 상수와 다르다. 상기 반도체 소자는 채널부의 상하 양단에 각각 설치되는 소스/드레인부를 더 포함할 수 있다. 소스/드레인부는 일정하게 도핑될 수 있다. 예를 들어, p형 소자인 경우, 소스/드레인부는 p형으로 도핑될 수 있고, n형 소자인 경우, 소스/드레인부는 n형으로 도핑될 수 있다. 채널부는 일정하게 도핑됨으로써 소자의 임계 전압을 조절할 수 있다. 또는, 상기 반도체 소자는 무접합(junction free) 소자일 수 있고, 채널부와 소스/드레인부는 도전 유 형이 서로 같게 도핑될 수 있다. 또는, 상기 반도체 소자는 터널링형 소자일 수 있으며, 여기서 채널부 양단의 소스/드레인부는 서로 반대되는 도핑 타입을 가질 수 있다. 소스/드레인부는 대응하는 반도체층에 설치될 수 있다. 예를 들어, 소스/드레인부는 대응하는 반도체층의 도핑 영역일 수 있다. 소스/드레인부는 대응하는 반도체층의 일부 또는 전부일 수 있다. 소스/드레인부가 대응하는 반도체층의 일부인 경우, 소스/드레인부와 대응하는 반도체층 중의 나머지 부분 사이에는 도핑 농도의 경계면이 존재할 수 있다. 후술한 바와 같이, 소스/드레인부는 확산 도핑을 통해 형성될 수 있다. 이 경우, 도핑 농도의 경계면은 대체적으로 기판에 대해 수직되는 방향을 따를 수 있다. 채널부는 단결정 반도체 재료를 포함할 수 있다. 물론, 소스/드레인부 또는 이들이 형성되는 반도체층도 단결정 반도체 재료를 포함할 수 있다. 예를 들어, 이들은 모두 에피택셜 성장을 통해 형성될 수 있다. 본 개시의 반도체 소자는 채널부의 횡방향에서의 대향하는 양측에 각각 설치되는 제1 게이트 스택 및 제2 게이 트 스택을 포함할 수도 있다. 제1 게이트 스택과 제2 게이트 스택의 수직 방향에서의 적어도 일측의 변두리는 서로 편이될 수 있다. 예를 들어, 제1 게이트 스택의 채널부에 가까운 일단이 수직 방향에서의 상부 변두리 및 하부 변두리 중 적어도 하나의 변두리에서 대응하는 소스/드레인부와의 거리는, 제2 게이트 스택의 채널부에 가 까운 일단이 수직 방향에서의 상부 변두리 및 하부 변두리 중 상기 적어도 하나의 변두리에 대응하는 적어도 하 나의 변두리에서 대응하는 소스/드레인부와의 거리보다 작다. 이는 GIDL를 억제하는데 유리하다. 이와 같은 반도체 소자는 예를 들어 다음과 같이 제조될 수 있다. 실시예에 의하면, 기판 위에 제1 재료층, 제2 재료층 및 제3 재료층의 스택을 설치할 수 있다. 제1 재료층은 하 단의 소스/드레인부의 위치를 제한할 수 있고, 제2 재료층은 게이트 스택의 위치를 제한할 수 있으며, 제3 재료 층은 상단의 소스/드레인부의 위치를 제한할 수 있다. 기판(예를 들어, 기판의 상부)을 통해 제1 재료층을 제공 할 수 있고, 또한, 예를 들어, 에피택셜 성장을 통해 제1 재료층 위에 제2 재료층 및 제3 재료층을 순차적으로 형성할 수 있다. 또는, 예를 들어, 에피택셜 성장을 통해 기판 위에 제1 재료층, 제2 재료층 및 제3 재료층을 순차적으로 형성할 수도 있다. 상기 스택에 기초하여 반도체 소자를 제조할 수 있다. 상기 스택은 제1 방향에서 서로 대향하는 제1측과 제2측 및 제1 방향과 교차(예를 들어, 수직)하는 제2 방향에서 서로 대향하는 제3측과 제4측을 포함할 수 있다. 예를 들어, 상기 스택은 평면도에서 직사각형 또는 정사각형과 같은 사각형일 수 있다. 상기 스택의 제1측과 제2측에서, 제2 재료층의 측벽이 제1 재료층 및 제3 재료층의 측벽에 대해 제1 방향으로 함몰되도록 함으로써, 제1 함몰부를 형성하여 제1 게이트 스택을 위한 공간을 형성할 수 있다. 제1 함몰부는 상 기 스택의 내측으로 함몰된 만곡된 표면을 가질 수 있다. 제1 함몰부의 표면에 채널부를 형성할 수 있다. 예를 들어, 상기 스택의 노출된 표면에서 에피택셜 성장을 통해 제1 활성층을 형성할 수 있는데, 제1 활성층의 제1 함몰부의 표면에 위치한 부분은 채널부(또는, \"채널층\"이라고도 할 수도 있음)로 사용할 수 있다. 상기 스택의 제1측 및 제2측의 측벽에 있는 제1 활성층에 기초하여, 각각 하나의 소자를 형성할 수 있다. 따라서, 하나의 스 택에 기초하여, 서로 대향하는 2개의 소자를 형성할 수 있다. 채널층이 형성된 제1 함몰부에 제1 게이트 스택을 형성할 수 있다. 제1 함몰부는 제1 활성층을 형성한 후 제1 함몰부의 수직 방향에서의 사이즈가 제2 재료층의 수직 방향에서의 두께와 서로 다르도록(예를 들어, 크도록) 형성될 수 있다. 이렇게 함으로써, 게이트 길이가 서로 다른 제1 게 이트 스택 및 제2 게이트 스택을 제조할 수 있다. 제1 재료층 및 제3 재료층에 소스/드레인부를 형성할 수 있다. 예를 들어, 제1 재료층 및 제3 재료층을 도핑함 으로써 소스/드레인부를 형성할 수 있다. 이와 같은 도핑은 고체형 도펀트 소스층을 통해 실현할 수 있다. 소스 /드레인부를 형성할 때, 채널층에 영향을 주지 않도록, 채널층이 형성된 제1 함몰부에 제1 위치 유지층을 형성 할 수 있다. 상기 스택에는 개구부를 형성하여 2개의 소자의 활성 영역을 분리할 수 있다. 개구부는 제2 방향을 따라 연장되 어, 상기 스택을 제1측 및 제2측에 위치하는 2개의 부분으로 나눌 수 있고, 이 2개의 부분은 각각 채널층을 구 비할 수 있다. 상기 개구부를 통해, 제2 재료층을 제2 게이트 스택으로 대체할 수 있다. 제1측 및 제2측에 제1 함몰부를 형성하기 전에, 제3측 및 제4측에 이와 비슷하게 제2 함몰부를 형성하고 제2 함 몰부에 제2 위치 유지층을 형성할 수도 있다. 이는 채널층의 형태 모양 및 사이즈에 대한 제어를 개선하는데 유 리하다. 본 개시의 실시예에 의하면, 채널부로 사용되는 나노 시트 또는 나노 와이어의 두께 및 게이트 길이는 에칭 또 는 포토리소그래피에 의해 결정되는 것이 아니라 주로 에피택셜 성장에 의해 결정되므로, 채널 사이즈/두께 및 게이트 길이에 대한 양호한 제어를 실현할 수 있다. 본 개시는 다양한 형태로 구현될 수 있는데, 여기서는 그 중 일부 실시예에 대해 설명한다. 이하의 설명에 있어 서, 다양한 재료에 대한 선택이 언급된다. 재료를 선택함에 있어서 그 기능(예를 들어, 반도체 재료는 활성 영 역을 형성하는데 사용되고, 유전체 재료는 전기적 이격을 형성하는데 사용됨) 뿐만 아니라 에칭 선택성도 고려 하여야 한다. 이하의 설명에서는, 필요한 에칭 선택성에 대해 명시하였을 수도 있고, 명시하지 않았을 수도 있 다. 당업자라면, 이하에서 어느 재료층에 대한 에칭을 언급할 경우, 다른 층도 에칭된다고 기재하지 않았거나또는 도면에서 다른 층도 에칭되었음을 도시하지 않았을 경우, 이와 같은 에칭은 선택적인 것일 수 있으며, 해 당 재료층은 동일한 에칭 레시피에 노출되는 다른 층들에 비해 에칭 선택성을 가질 수 있다는 것을 이해할 수 있을 것이다. 도 1 내지 도 21b는 본 개시의 실시예에 따른 반도체 소자를 제조하는 흐름 중의 일부 단계를 개략적으로 나타 낸다. 도 1에 도시한 바와 같이, 기판(위에 상기의 제1 재료층을 구성할 수 있다)을 준비한다. 기판은 다 양한 형태의 기판일 수 있다. 예를 들어, 벌크 Si 기판과 같은 벌크 반도체 재료 기판, SOI 기판, SiGe기판과 같은 화합물 반도체 기판 등을 포함할 수 있는데, 이에 한정되지는 않는다. 이하의 설명에서는, 설명의 편의를 위해, 벌크Si 기판을 예로 들어 설명한다. 여기서는, 실리콘 웨이퍼를 기판으로 제공한다. 기판에는 웰 영역이 형성될 수 있다. p형 소자를 형성하고자 할 경우, 웰 영역은 n형 웰일 수 있고, n형 소자를 형성하고자 할 경우, 웰 영역은 p형 웰일 수 있다. 웰 영역은 예를 들어 기판에 대응하는 도전 유 형의 도펀트(B 또는 In과 같은 p형 도펀트, 또는, As 또는 P와 같은 n형 도펀트)를 주입한 후 어닐링을 실행함"}
{"patent_id": "10-2024-7008498", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "으로써 형성될 수 있다. 본 기술분야에는 이와 같은 웰 영역을 설치하기 위해 다양한 방식들이 존재하는데, 여 기서는 설명을 생략한다. 기판 위에 예를 들어 에피택셜 성장을 통해 제2 재료층 및 제3 재료층을 형성할 수 있다. 제 2 재료층은 게이트 스택의 위치를 한정할 수 있고, 두께는 예를 들어 약 20nm-50nm일 수 있다. 제3 재료 층는 상단의 소스/드레인부의 위치를 한정할 수 있고, 두께는 예를 들어 약 20nm-200nm일 수 있다. 기판 및 기판 위에 형성된 상기 각 층 중 인접한 층은 서로에 대해 에칭 선택성을 가질 수 있다. 예를 들 어, 기판이 실리콘 웨이퍼인 경우, 제2 재료층은 SiGe(예를 들어, Ge원자가 약 10％-30％)를 포함 할 수 있고, 제3 재료층은 Si를 포함할 수 있다. 도 1에서는 횡방향 x, z 및 종방향 y를 개략적으로 도시하였다. x, z방향은 기판의 상면에 평행되고, 서 로 수직될 수 있으며, y방향은 대체적으로 기판의 상면에 수직될 수 있다. 상부에는 구속이 없으므로, 제 2 재료층에서의 y방향의 응력은 방출될 수 있다. x방향은 상기 제1 방향일 수 있고, z방향은 상기 제2 방 향일 수 있다. 실시예에 의하면, 이하의 패터닝에서는 격벽(spacer) 패턴 전달 기술을 사용한다. 격벽을 형성하기 위해서는, 맨드렐(mandrel) 패턴을 형성할 수 있다. 예를 들어, 도 2에 도시한 바와 같이, 증착을 통해 제3 재료층 위에 맨드렐 패턴을 위한 층을 형성할 수 있다. 예를 들어, 맨드렐 패턴을 위한 층은 비결정질 실 리콘 또는 다결정 실리콘을 포함할 수 있으며, 두께는 약 50nm-150nm이다. 또한, 보다 우수한 에칭 제어를 위해, 예를 들어, 우선 증착을 통해 에칭 정지층을 형성할 수 있다. 예를 들어, 에칭 정지층은 산 화물(예를 들어, 규소 산화물)을 포함할 수 있고, 두께는 약 1nm-10nm이다. 맨드렐 패턴을 위한 층 위에 예를 들어 증착을 통해 하드 마스크층을 형성할 수 있다. 예를 들어, 하드 마스크층은 질화물(예를 들어, 규소 질화물)을 포함할 수 있고, 두께는 약 30nm-100nm이다. 맨드렐 패턴을 위한 층을 패터닝하여 맨드렐 패턴을 형성할 수 있다. 예를 들어, 도 3에 도시한 바와 같이, 하드 마스크층 위에 포토레지스트를 형성하고, 포토리소그래 피를 통해 이를 z방향에 따라 연장되는 막대모양으로 패터닝할 수 있다. 포토레지스트를 에칭 마스크로 사용할 수 있는데, 예를 들어, 반응성 이온 에칭(RIE)을 통해 하드 마스크층 및 맨드렐 패턴을 위한 층 에 대해 순차적으로 선택적 에칭을 실행함으로써, 포토레지스트의 패턴을 하드 마스크층 및 맨드렐 패턴을 위한 층에 전달할 수 있다. RIE는 대체적으로 수직되는 방향을 따라 실행할 수 있고, 에칭 정지층 에서 정지될 수 있다. 그 다음, 포토레지스트를 제거할 수 있다. 도 4에 도시한 바와 같이, 맨드렐 패턴의 x방향에서 대향하는 양측의 측벽에 격벽을 형성할 수 있 다. 예를 들어, 대체적으로 합동되는 방식으로 두께가 약 10nm-100nm인 한 층의 질화물을 증착시킨 후, 증착된 질화물층에 대해 수직 방향을 따라 RIE와 같은 이방성 에칭을 실행하여(대체적으로 수직되는 방향을 따라 실행 할 수 있고, 에칭 정지층에서 정지될 수 있다), 횡방향으로 연장된 부분을 제거하고 종방향으로 연장된 부분을 남겨, 격벽을 얻을 수 있다. 격벽은 후속단계에서 소자의 활성 영역의 위치를 한정할 수 있 다. 상기와 같이 형성된 맨드렐 패턴 및 그 측벽에 형성된 격벽은 z방향을 따라 연장된다. 이들의 z방향에서 의 범위를 한정할 수 있고, 이를 통해 소자의 활성 영역의 z방향에서의 범위를 한정할 수 있다. 도 5a 내지 도 5c에 도시한 바와 같이, 도 4에 도시된 구조 위에 포토레지스트를 형성할 수 있고, 포토리 소그래피를 통해 z방향에서 일정한 범위를 차지하고 예를 들어 x방향을 따라 연장되는 막대모양으로 패터닝할 수 있다. 포토레지스트를 에칭 마스크로 사용하여, 예를 들어, RIE를 통해 아래의 층에 대해 순차적으로 선택적 에칭을 실행할 수 있다. 에칭은 기판까지 실행됨으로써, 특히, 그 중의 웰 영역까지 실행됨으로써, 기판에 홈을 형성할 수 있다. 형성된 홈에는 예를 들어 STI (shallow trench isolation) 와 같은 격리를 형성할 수 있다. 그 다음, 포토레지스트를 제거할 수 있다. 도 5c에 도시한 바와 같이, 제2 재료층의 z방향의 측벽은 현재 외부에 노출되어 있다. 본 개시의 실시예에 의하면, 제2 재료층의 x방향의 측벽을 처리(이하에서 설명하는 바와 같이 함몰부를 형성하고, 형성된 함몰부에 채널층을 형성)할 때, z방향의 측벽에 영향을 주지 않기 위해, 제2 재료층의 z방향의 측벽을 가릴 수 있다. 예를 들어, 도 6a 내지 도 6d에 도시한 바와 같이, 제2 재료층에 대해 선택적 에칭을 실행하여, 제2 재료 층의 z방향의 측벽이 상대적으로 함몰되도록 하여 함몰부를 형성할 수 있다. 에칭의 양을 보다 잘 제어하 기 위해, 원자층 에칭(ALE)을 이용할 수 있다. 예를 들어, 에칭의 양은 약 5nm-20nm일 수 있다. 예를 들어, 기 판 및 제3 재료층에 대한 제2 재료층의 에칭 선택성과 같은 에칭의 특성에 따라, 에칭 후의 제2 재료층의 측벽은 서로 다른 형태를 나타낼 수 있다. 도 6d에서는 에칭 후의 제2 재료층의 측벽 이 내측으로 함몰된 C형인 것으로 도시되어 있다. 하지만, 본 개시는 이에 한정되지 않는다. 예를 들어, 에칭 선택성이 양호할 경우, 에칭 후의 제2 재료층의 측벽은 수직에 가까울 수 있다. 여기서, 에칭은 등방성 에칭일 수 있는데, 특히, 큰 에칭 양이 필요하게 될 경우 더욱 그렇다. 이와 같이 형성된 함몰부에는 유전체를 충전(充塡)할 수 있다. 이와 같은 충전은 증착 후 에치백하는 방식으로 실행될 수 있다. 예를 들어, 기판 위에 함몰부를 충분히 채울 수 있는 산화물과 같은 유전체 재료를 증착한 후, 증착한 유전체 재료에 대해 RIE와 같은 에치백을 실행할 수 있다. 이렇게 함으로써, 유전체 재료는 함몰부에 남아 제1 위치 유지층을 형성할 수 있다. 에치백하기 전에, 증착된 유전체 재료에 대해 화학적 기계 연마(CMP)(CMP는 하드 마스크층에서 정 지될 수 있다)와 같은 평탄화 처리를 실행할 수 있다. 본 개시의 실시예에 의하면, 에치백을 실행할 때 기판 위에 일정한 두께의 유전체 재료를 남겨 보호층 을 형성할 수 있다. 여기서, 보호층은 기판의 홈 내에 위치할 수 있고, 그 상면은 기판 의 상면보다 낮다. 또한, 에치백과정에, 에칭 정지층(본 실시예에서도 산화물임)의 외부에 노출된 부분도 에칭될 수 있다. 보호층은 이하의 처리에서 기판의 표면을 보호할 수 있다. 예를 들어, 상기 실시예에서는 우선 활 성 영역의 z방향에서의 범위를 한정하였다. 그 다음, 활성 영역의 x방향에서의 범위를 한정한다. 보호층 은 x방향에서의 범위를 한정할 때 기판의 현재 홈으로부터 노출된 표면(도 5c 참조)에 영향을 미치지 않도록 할 수도 있다. 또한, 기판에 서로 다른 유형의 웰 영역을 형성할 경우, 보호층은 서로 다른 유형의 웰 영역 사이의 pn접합이 에칭에 의해 파괴되지 않도록 보호할 수 있다. 도 7에 도시한 바와 같이, 하드 마스크층 및 격벽을 이용하여 제3 재료층, 제2 재료층 및 기판의 상부(제1 재료층)를 산등성이 모양 구조(사실상, 상기 산등성이 모양 구조의 z방향에서의 범위 는 이미 상기 처리를 통해 한정됨)로 패터닝할 수 있다. 예를 들어, 하드 마스크층 및 격벽을 에칭 마스크로 사용하여, 예를 들어, RIE를 통해 각 층에 대해 순차적으로 선택적 에칭을 실행하여, 패턴을 아래의 층으로 전달할 수 있다. 따라서, 기판의 상부, 제2 재료층 및 제3 재료층은 산등성이 모양 구조를 형성할 수 있다. 상기와 같이, 보호층의 존재로 인해, 에칭은 기판의 산등성이 모양 구조의 z방향에서의 양측에 위치한 부분에 영향을 주지 않는다. 여기서, 에칭은 기판의 웰 영역내로 진행될 수 있다. 기판 내로의 에칭 깊이는 상기 도 5a 내지 도 5c를 참조하여 설명한 기판 내로의 에칭 깊이와 대체적으로 동일하거나 유사할 수 있다. 마찬가지로, 기 판에 홈을 형성한다. 또한, 예를 들어 증착, 평탄화 후 산화물을 에치백하는 방법을 통해 이와 같은 홈에 보호층(도 8의 부호 1023을 참조)을 형성할 수도 있다. 보호층은 앞에서 설명한 보호층과 함께 산 등성이 모양 구조의 외주를 둘러싼다. 이렇게 함으로써, 산등성이 모양 구조의 주변은 유사한 처리 조건이 될 수 있다. 즉, 모두 기판에 홈이 형성되고, 홈에 보호층(1021, 1023)이 형성되어 있다. 제2 재료층의 x방향에서의 양단에 게이트 스택을 위한 공간을 남겨둘 수 있다. 예를 들어, 도 8에 도시한 바와 같이, 제2 재료층에 대해 선택적 에칭을 실행하여, 제2 재료층의 x방향의 측벽이 상대적으로 함몰 되도록 함으로써 함몰부를 형성할 수 있다(게이트 스택을 위한 공간을 형성할 수 있다). 에칭의 양을 보다 잘 제어하기 위해, ALE를 이용할 수 있다. 예를 들어, 에칭의 양은 약 10nm-40nm일 수 있다. 상기와 같이, 에칭 후 제2 재료층의 측벽은 내측으로 함몰된 C형일 수 있다. 여기서, 에칭은 등방성 에칭일 수 있고, 특히, 큰 에칭 양이 필요하게 될 경우 더욱 그렇다. 통상적으로, 제2 재료층의 C형 측벽은 상하 양단에서 곡률이 크고, 허리 부분 또는 중간 부분에서 곡률이 작다. 물론, 측벽은 수직에 가까울 수도 있다. 산등성이 모양 구조의 측벽에 제1 활성층을 형성하여 이후에 채널부를 형성할 수 있다. 후속단계에서 채널부의 좌우 양측에 게이트 스택을 형성할 때, 이들의 수직 방향에서의 적어도 일측의 변두리가 서로 편이되도록 하기 위해, 도 9에 도시한 바와 같이, 산등성이 모양 구조(구체적으로, 제1 재료층, 제2 재료층 및 제3 재료층의 외 부에 노출된 면)에 대해 에치백을 실행함으로써, 그 외주 측벽이 격벽의 외주 측벽에 대해 횡방향으로 함 몰되도록 할 수 있다. 에칭 깊이를 제어하기 위해, ALE를 이용할 수 있다. 예를 들어, 에칭 깊이는 약 10nm- 25nm일 수 있다. 여기서, 제1 재료층과 제3 재료층의 수직 방향에서의 에칭 깊이가 실질적으로 동일하도록 식각제를 선택할 수 있다. 그 다음, 도 10a에 도시한 바와 같이, 예를 들어, 에피택셜 성장을 통해 산등성이 모양 구조의 측벽에 제1 활성 층을 형성할 수 있다. 선택적 에피택셜 성장으로 인해, 제1 위치 유지층의 표면에는 제1 활성층 이 형성되지 않을 수 있다. 제1 활성층은 후속단계에서 채널부를 형성할 수 있고, 두께는 예를 들 어 약 3nm-15nm이다. 채널부는 (비록 C형일 수 있지만) 주로 수직 방향으로 연장되므로, 제1 활성층(특히, 제2 재료층의 측벽에 있는 부분)을 (수직)채널층이라고 할 수도 있다. 본 개시의 실시예에 의하면, 제1 활성층(후속단계에서 채널부로 사용됨)의 두께는 에피택셜 성장 공정을 통해 결정할 수 있으 므로, 채널부의 두께를 보다 잘 제어할 수 있다. 제1 활성층은 에피택셜 성장 시 인-시튜(in-situ) 도핑 되어, 소자의 임계 전압을 조절할 수 있다. 도 10a에서는, 제1 활성층 중 제1 재료층 및 제3 재료층의 측벽에 있는 부분을 상대적으로 두껍게 도시함 으로써, 그 측벽이 격벽의 측벽과 기본적으로 일치하도록 하였는데, 이는 단지 도시의 편의성을 위한 것 이다. 성장한 제1 활성층은 대체적으로 균일한 두께를 가질 수 있다. 또한, 제1 활성층 중 제1 재 료층 및 제3 재료층의 측벽에 있는 부분의 측벽은 격벽의 측벽에 대해 함몰되거나 또는 돌출될 수도 있다. 여기서, 상기 산등성이 모양 구조에 대한 에치백을 통해 함몰부의 상단과 하단을 각각 위와 아래로 에칭시킬 수 있으므로, 제1 활성층을 성장시킨 후, 함몰부의 높이 t1(이후에 형성되는 제1 게이트 스택의 게이트 길이 에 대응함)은 제2 재료층의 두께 t2(이후에 형성되는 제2 게이트 스택의 게이트 길이에 대응함)와 서로 다를 수 있고, 특히 본 실시예에서 t1은 t2보다 클 수 있다. 이렇게 함으로써, 이후에 제1 활성층의 좌우 양측에 각각 형성되는 제1 게이트 스택과 제2 게이트 스택은 서로 다른 게이트 길이를 가질 수 있다. 에칭 레시 피를 선택하여, 함몰부의 상단 및 하단이 위와 아래로 에칭되는 양이 대체적으로 동일하도록 할 수 있다. 따라 서, 높이가 증가된 함몰부는 제2 재료층에 자기 정렬될 수 있으며, 나아가서, 이후에 제1 활성층의 좌우 양측에 각각 형성되는 제1 게이트 스택과 제2 게이트 스택도 서로 자기 정렬될 수 있다. 제1 활성층은 다양한 반도체 재료를 포함할 수 있다. 예를 들어, Si, Ge 등과 같은 원소 반도체 재료, 또 는 SiGe, InP, GaAs, InGaAs 등과 같은 화합물 반도체 재료를 포함할 수 있다. 소자의 성능에 대한 설계 요구에 따라, 제1 활성층의 재료를 적절하게 선택할 수 있다. 본 실시예에서, 제1 활성층은 Si를 포함할 수 있다. 도 10a의 실시예에서, 산등성이 모양 구조의 x방향에서 대향하는 양측의 제1 활성층은 실질적으로 동일한 특징(예를 들어, 재료, 사이즈, 도핑 특성 등)을 가질 수 있으며, 제2 재료층의 대향하는 양측에 서로 대칭되게 배치될 수 있다. 하지만, 본 개시는 이에 한정되지 않는다. 후술한 바와 같이, 단일 산등성이 모양 구조를 통해 서로 대향하는 2개의 소자를 형성할 수도 있다. 해당 2개의 소자의 성능에 대한 설계 요구에 따라, 산등성이 모 양 구조의 대향하는 양측의 제1 활성층은 서로 다른 특징을 가질 수 있다. 예를 들어, 두께, 재료 및 도 핑 특성 등 중 적어도 하나가 다를 수 있다. 이는 하나의 소자 영역에서 제1 활성층을 성장할 때 다른 하나의 소자 영역을 커버함으로써 실현할 수 있다. 본 개시의 다른 실시예에 의하면, 채널부에 응력을 생성시켜 소자의 성능을 향상시키기 위해, 제1 활성층(102 5)의 재료의 변형이 없을 때의 격자 상수는 제2 재료층의 재료의 변형이 없을 때의 격자 상수와 다를 수 있다. 예를 들어, 제2 재료층의 재료의 변형이 없을 때의 격자 상수가 제1 활성층의 재료의 변형이 없을 때의 격자 상수보다 클 경우, 제1 활성층에는 인장 응력(예를 들어, n형 소자인 경우)이 생성될 수 있고, 제2 재료층의 재료의 변형이 없을 때의 격자 상수가 제1 활성층의 재료의 변형이 없을 때의 격자 상수보다 작을 경우, 제1 활성층에는 압축 응력(예를 들어, p형 소자인 경우)이 생성될 수 있다. 제1 활성층에 Si를 포함하는 경우, 앞에서 설명한 바와 같이, 제2 재료층(본 실시예에서는 SiGe)이 y방향에서 이완된 상태이므로, 제1 활성층에는 대체적으로 x방향을 따른 인장 응력이 생성될 수 있다. 본 개시의 다른 실시예에 의하면, 서로 다른 재료 또는 재료의 조합을 통해 서로 다른 종류 및/또는 서로 다른 레 벨의 응력을 생성할 수 있다. 일 실시예에 의하면, 도 10b에 도시한 바와 같이, 예를 들어 선택적 에피택셜 성장을 통해, 산등성이 모양 구조 의 측벽에 에칭 정지층(1025a) 및 제1 활성층(1025b)을 순차적으로 형성할 수 있다. 에칭 정지층(1025a)은 후속 단계에서 제2 재료층을 에칭할 때 에칭 정지 위치를 한정할 수 있고(이는 본 실시예에서 제1 활성층 (1025b) 및 제2 재료층에 모두 SiGe이 포함되므로, 에칭 정지층(1025a)을 설치하지 않으면, 제2 재료층 을 에칭할 때 제1 활성층(1025b)에 영향을 미칠 수 있기 때문이다), 두께는 예를 들어 약 1nm-5nm이다. 상술한 바와 같이, 제1 활성층(1025b)은 후속 단계에서 채널부를 형성할 수 있고, 두께는 예를 들어 약 3nm- 15nm이다. 본 실시예에서, 에칭 정지층(1025a)은 Si를 포함할 수 있고, 제1 활성층(1025b)은 SiGe를 포함할 수 있다. 압축 응력을 생성하기 위해, 제1 활성층(1025b) 중의 Ge의 원자 백분율은 제2 재료층 중의 Ge의 원 자 백분율보다 클 수 있다. 물론, 예를 들어 III-V족 화합물 반도체 재료와 같은 다른 반도체 재료를 성장시켜 원하는 변형 또는 응력을 실 현할 수 있다. 이하, 설명의 편의를 위해, 여전히 도 10a의 경우를 예로 들어 설명한다. 이어서, 함몰부에 제1 게이트 스택을 형성할 수 있다. 후속 처리로 인해 상기 함몰부에 필요없는 재료가 잔류되 거나 제1 활성층에 영향을 미치는 것을 방지하기 위해, 도 11에 도시한 바와 같이, 상기 함몰부에 제2 위 치 유지층을 형성할 수 있다. 마찬가지로, 제2 위치 유지층은 증착 후 에치백하는 방식으로 형성될 수 있고, 또한, 제1 위치 유지층에 대해 에칭 선택성을 갖는 SiC와 같은 재료를 포함할 수 있다. 도 11 및 그 뒤의 도면에서는, 도시의 편의를 위해, 제1 활성층의 제3 재료층과 인접한 부분을 제3 재료층과 일체로 도시한다. 그 다음, 소스/드레인 도핑을 진행할 수 있다. 도 12에 도시한 바와 같이, 예를 들어, 증착을 통해 도 11에 도시된 구조에 고체형 도펀트 소스층을 형성 할 수 있다. 고체형 도펀트 소스층은 대체적으로 합동되는 방식으로 형성될 수 있다. 예를 들어, 고체형 도펀트 소스층은 도펀트를 포함하는 산화물일 수 있고, 두께는 약 1nm-5nm이다. 고체형 도펀트 소스층 에 포함된 도펀트는 소스/드레인부(및 선택적으로, 기판의 노출면)를 도핑할 수 있으므로, 형성하 고자 하는 소스/드레인부와 동일한 도전 유형을 가질 수 있다. 예를 들어, p형 소자인 경우, 고체형 도펀트 소 스층은 B 또는 In과 같은 p형 도펀트를 포함할 수 있고, n형 소자인 경우, 고체형 도펀트 소스층은 P 또는 As와 같은 n형 도펀트를 포함할 수 있다. 고체형 도펀트 소스층의 도펀트의 농도는 약 0.1％-5％ 일 수 있다. 본 실시예에서, 고체형 도펀트 소스층을 형성하기 전에, 예를 들어 RIE를 통해 보호층(1021, 1023)을 선 택적으로 에칭하여 기판의 표면을 노출시킬 수 있다. 이렇게 함으로써, 기판의 노출면도 도핑되어, 2개의 소자 하단의 소스/드레인부(S/D) 각각의 접촉 영역을 형성할 수 있다. 도 13에 도시한 바와 같이, 어닐링 처리를 통해, 고체형 도펀트 소스층 중의 도펀트를 제1 재료층 및 제3 재료층에 주입하여 소스/드레인부(S/D)(및 선택적으로, 기판의 노출면에 주입하여 2개의 소자 하단의 소 스/드레인부(S/D) 각각의 접촉 영역을 형성할 수 있음)를 형성할 수 있다. 그 다음, 고체형 도펀트 소스층 을 제거할 수 있다. 제1 재료층과 제3 재료층은 동일한 재료일 수 있고, 고체형 도펀트 소스층은 대체적으로 합동되는 방식으 로 이들의 표면에 형성될 수 있으므로, 도펀트가 고체형 도펀트 소스층로부터 제1 재료층 및 제3 재료층 으로 주입되는 정도는 대체적으로 동일할 수 있다. 따라서, 소스/드레인부(S/D)(제1 재료층, 제3 재료층의 내측부분 사이와의)의 (도핑 농도)경계면은 제1 재료층 및 제3 재료층의 측벽에 대체적으로 평행될 수 있다. 즉, 수 직 방향에 있을 수 있고, 또한 서로 정렬될 수 있다. 또한, 횡방향에서의 도펀트의 주입 정도를 제어할 수 있어, 제1 재료층, 제3 재료층의 후속 단계에서 형성되는 제2 게이트 스택에 가까운 부분(도면에서 점선으로 도시된 원)이 (소스/드레인부에 대해) 낮은 도핑 농도를 유 지하거나 거의 의도적으로 도핑되지 않도록 할 수 있다(예를 들어, 도편트는 고체형 도펀트 소스층으로부 터 거의 이러한 부분에 주입되지 않을 수 있다). 이는 게이트 전압으로 인한 밴드간 터널링을 방지하고, 및/또 는 GIDL를 감소시키는데 유리하다. 제1 활성층 중 제1 재료층의 측벽에 있는 부분은 현재 그 주위의 제1 재료층의 부분과 대체적으로 동일한 도핑(하단의 소스/드레인부(S/D)를 형성)을 갖고 있으므로, 그 뒤의 첨부 도면에서는 도시의 편의를 위해 이들 사이의 경계면을 도시하지 않는다. 상기 실시예에서, 제1 재료층은 기판의 상부에 의해 제공된다. 하지만, 본 개시는 이에 한정되지 않는다. 예를 들어, 제1 재료층은 기판 위의 에피택셜층일 수도 있다. 이와 같은 경우, 제1 재료층과 제3 재료층 은 고체형 도펀트 소스층을 이용하여 도핑된 것이 아니라, 에피택셜을 실행할 때 인-시튜 도핑될 수 있다. 도 14에 도시한 바와 같이, 산등성이 모양 구조 주위의 홈에는 STI(shallow trench isolation)와 같은 격리층 을 형성할 수 있다. 격리층을 형성하는 방법은 앞에서 설명한 보호층(1021, 1023)을 형성하는 방법과 비 슷하므로, 여기서는 설명을 생략한다. 현재, 제1 위치 유지층과 제2 위치 유지층(외측) 및 제2 재료층(내측)은 제1 활성층의 일부를 둘러싼다. 제1 활성층의 해당 부분은 채널부로 사용할 수 있다. 채널부는 C형의 만곡된 나노 시트 일 수 있다(나노 시트가 좁은 경우, 예를 들어, 도 14에서 종이면에 수직되는 방향(즉, z방향)의 사이즈가 작을 경우, 나노 와이어로 될 수 있다). 제2 재료층(SiGe)을 에칭할 때, 제1 활성층(Si)에 대한 높은 에 칭 선택성으로 인해, 채널부의 두께(나노 와이어의 경우, 굵기 또는 직경이다)는 기본적으로 제1 활성층 의 선택적 성장 공정에 의해 결정된다. 이는 에칭 방법 또는 포토리소그래피 방법만 사용하여 두께를 확정하는 기술에 비해 큰 우세를 갖고 있다. 이는 에피택셜 성장 공정이 에칭 또는 포토리소그래피에 비해 훨씬 양호한 공정 제어를 갖고 있기 때문이다. 따라서, 응력에 대한 제어도 양호하다. 채널부의 양측에 각각 게이트 스택을 형성할 수 있다. 예를 들어, 도 15a 및 도 15b에 도시한 바와 같이, 선택적 에칭을 통해 제2 위치 유지층(본 실시예에서는 SiC 임)을 제거할 수 있다. 제1 위치 유지층(본 실시예에서는 산화물임)은 남겨둘 수 있다. 이를 통해, 제2 위치 유지층이 차지하는 공간을 비울 수 있고, 제1 활성층의 일부를 노출시킬 수 있다. 비워진 공간에 제1 게이트 스택을 형성할 수 있다. 예를 들어, 증착을 통해 대체적으로 합동되는 방식으로 게이트 유전 체층을 형성할 수 있고, 게이트 유전체층 위에 게이트 도체층을 형성할 수 있다. 증착 후 에 치백하는 방식을 통해, 게이트 도체층은 실질적으로 이전의 제2 위치 유지층이 위치하는 공간을 차 지할 수 있다. 또한, 후속 처리의 편의를 도모하기 위해, 게이트 유전체층에 대해 수직 방향을 따른 RIE 와 같은 이방성 에칭을 실행하여, 하드 마스크층을 노출시킬 수도 있다. 예를 들어, 게이트 유전체층은 HfO2와 같은 하이 k(High-K) 게이트 유전체를 포함할 수 있고, 두께는 예 를 들어 약 2㎚-10㎚이다. 하이 k(High-K) 게이트 유전체를 형성하기 전에, 경계면층을 형성할 수도 있다. 예를 들어, 산화 공정 또는 원자층 증착(ALD)과 같은 증착을 통해 산화물을 형성할 수 있고, 두께는 약 0.3nm- 1.5nm이다. 게이트 도체층은 TiN, TaN, TiAlC 등과 같은 일함수 조절 금속 및 W와 같은 게이트 도전 금속 을 포함할 수 있다. 또한, 제2 위치 유지층을 제거할 때, 제1 활성층은 내측에서 제2 재료층에 의해 유지되므로, 응력이 방출되는 것을 억제할 수 있다. 이어서, 채널부의 내측에 대해 처리할 수 있다. 도 15b에 도시한 바와 같이, 채널부의 내측에 대해 처리할 경우, 제1 활성층은 외측에서 게이트 유전체층 및 게이트 도체층에 의해 유지되므로, 응력이 방출되는 것을 억제할 수 있다. 에칭 정지층을 제공하고 내측에 대한 처리를 실행할 때 외측에 이미 형성된 제1 게이트 스택에 영향을 주지 않 도록 하기 위해, 도 16에 도시한 바와 같이, 격리층에 에칭 정지층 또는 보호층을 형성할 수 있다. 에칭 정지층 또는 보호층은 대체적으로 합동되는 방식으로 형성될 수 있고, SiC와 같은 필요하는 에칭 선택성을 가지는 재료(예를 들어, 게이트 스택, 격리층, 제1 내지 제3 재료층 등에 대해, 후속적인 선택적 에칭 작업에 따라 명확히 할 수 있음)를 포함할 수 있다. 에칭 정지층 또는 보호층 위에, 증착을 통해 예를 들어 산화물과 같은 유전체 재료를 형성할 수 있 다. 유전체 재료는 내측으로 향하는 처리 통로를 형성하는데 유리하다. 예를 들어, CMP와 같은 평탄화 처 리를 실행할 수 있고, 하드 마스크층을 제거하여 맨드렐 패턴을 노출시킬 수 있다. 평탄화 과정에, 격벽의 높이를 낮출 수 있다. 그 다음, TMAH용액을 사용한 습식 에칭 또는 RIE를 사용한 건식 에칭과 같 은 선택적 에칭을 통해, 맨드렐 패턴을 제거할 수 있다. 이렇게 함으로써, 산등성이 모양 구조에 서로 대 향되게 연장하는 한 쌍의 격벽(높이가 낮아지고, 상단의 형태도 변화될 수 있음)이 남게 된다. 격벽 및 유전체 재료를 에칭 마스크로 사용하고, 예를 들어, RIE를 통해 에칭 정지층, 제3 재료층, 제2 재료층 및 기판의 상부에 대해 순차적으로 선택적 에칭을 실행할 수 있다. 에칭 은 기판의 웰 영역내로 진행될 수 있다. 이렇게 함으로써, 격리층에 둘러싸인 공간에서 제3 재료층 , 제2 재료층 및 기판의 상부는 격벽에 대응하는 한 쌍의 게이트 스택을 형성하여 활 성 영역을 한정할 수 있다. 물론, 활성 영역을 한정하기 위한 게이트 스택을 형성함에 있어서, 격벽 패턴 전달 기술에 한정되지 않고, 포토 레지스트 등을 이용하는 포토리소그래피를 통해 형성될 수도 있다. 그 다음, 도 17a 및 도 17b에 도시한 바와 같이, 제1 활성층, 기판 및 제3 재료층(본 실시 예에서는 모두 Si임)에 대해, 선택적 에칭을 통해 제2 재료층(본 실시예에서는 SiGe임)을 제거할 수 있다. 따라서, 채널부의 내측이 노출된다. 이 때, 채널부는 외측에서 제1 게이트 스택에 의해 유지되므로, 응력 이 방출되는 것을 억제할 수 있다. 도 10b에 도시된 경우라면, 제2 재료층에 대한 선택적 에칭은 에칭 정지층(1025a)에서 정지될 수도 있고, 계속하여 에칭 정지층(1025a)을 제거하여 제1 활성층(1025b)을 노출시킬 수도 있다. 또는, 에칭 정지층(1025a) 을 남겨둘 수도 있는데, 이는 Si의 에칭 정지층(1025a)이 게이트-유전체 경계면의 특성을 개선하는데 유리하기 때문이다. 이와 비슷하게, 내측에 제2 게이트 스택을 형성할 수 있다. 제2 게이트 스택을 형성하기 전에, 내측에 격리층을 형성할 수 있다. 예를 들어, 도 17a 및 도 17b에 도시한 바 와 같이, 증착(및 평탄화) 후 에치백하는 방식을 통해, 내측에 격리층을 형성할 수 있다. 예를 들어, 격리층은 산화물을 포함할 수 있으므로, 이전의 격리층 및 유전체 재료(함께 에치백됨)와 함께 1031로 도시 한다. 격리층의 상면은 제1 재료층의 상면(즉, 기판의 상면) 또는 제2 재료층의 저면보다 낮을 수 있다. 증착을 통해 대체적으로 합동되는 방식으로 게이트 유전체층(1037')을 형성하고, 게이트 유전체층(1037') 위에 게이트 도체층(1039')을 형성할 수 있다. 증착 후 에치백하는 방식을 통해, 게이트 도체층(1039')은 실질 적으로 이전의 제2 재료층이 위치하는 공간을 차지할 수 있다. 게이트 유전체층(1037')도 HfO2와 같은 하이 k(High-K) 게이트 유전체를 포함할 수 있고, 두께는 예를 들어 약 2㎚-10㎚이다. 하이 k(High-K) 게이트 유전체를 형성하기 전에, 예를 들어 두께가 약 0.3nm-1.5nm인 산화물과 같은 경계면층을 형성할 수도 있다. 소자 성능을 최적화하기 위해, 게이트 유전체층(1037')은 게이트 유전체층과 서로 다른 성능 파라미터(예 를 들어, 재료, 두께 등)를 가질 수 있다. 게이트 도체층(1039')은 TiN, TaN, TiAlC 등과 같은 일함수 조절 금속 및 W와 같은 게이트 도전 금속을 포함할 수 있다. 소자 성능을 최적화하기 위해, 게이트 도체층(1039')은 게이트 도체층과 서로 다른 성능 파라미 터(예를 들어, 재료, 등가 일함수 등)를 가질 수 있다. 예를 들어, 게이트 도체층과 게이트 도체층 (1039')은 서로 다른 금속 원소를 포함할 수 있다. 본 개시의 실시예에 의하면, 제1 게이트 스택(1037/1039)과 제2 게이트 스택(1037'/1039')으로 인한 임계 전압 (Vt)은 서로 다를 수 있다. 예를 들어, n형 소자인 경우, 채널부에서 제1 게이트 스택에 가까운 부분의 Vt는 채 널부에서 제2 게이트 스택에 가까운 부분의 Vt보다 낮을 수 있고, p형 소자인 경우, 채널부에서 제1 게이트 스 택에 가까운 부분의 Vt는 채널부에서 제2 게이트 스택에 가까운 부분의 Vt보다 높을 수 있다. 본 개시의 실시예에 의하면, 제1 게이트 스택(1037/1039)과 제2 게이트 스택(1037'/1039')의 등가 일함수는 서 로 다를 수 있다. 예를 들어, n형 소자인 경우, 제1 게이트의 등가 일함수는 제2 게이트 스택의 등가 일함수보 다 작을 수 있고(예를 들어, 제2 게이트 스택은 Ti를 포함하고, 제1 게이트 스택은 Al를 포함한다), p형 소자인 경우, 제1 게이트 스택의 등가 일함수는 제2 게이트 스택의 등가 일함수보다 클 수 있다(예를 들어, 제2 게이트 스택은 Al를 포함하고, 제1 게이트 스택은 Ti를 포함한다). 현재, 소자의 제조는 거의 완성되었다. 도 17a 및 도 17b에 도시한 바와 같이, 소자는 수직 채널부를 포함하고, 수직 채널부는 C형과 같은 만곡된 모양일 수 있다. 채널부의 횡방향(예를 들어, x방향)의 일측에 제1 게이트 길 이t1을 갖는 제1 게이트 스택을 형성할 수 있고, 채널부의 횡방향(예를 들어, x방향)의 일측에 제2 게이트 길이 t2를 갖는 제2 게이트 스택을 형성할 수 있다. 상술한 바와 같이, 제1 게이트 길이와 제2 게이트 길이는 서로 다를 수 있다. 특히, 제1 게이트 길이는 제2 게이트 길이보다 클 수 있다. 따라서, 제1 게이트 스택 중 수직 방 향(예를 들어, y방향)에서의 변두리와 소스/드레인부 사이의 거리는 제2 게이트 스택 중 수직 방향(예를 들어, y방향)에서의 변두리와 소스/드레인부 사이의 거리보다 작을 수 있다. 제1 게이트 스택과 제2 게이트 스택은 서 로 자기 정렬될 수 있고, 예를 들어, 이들은 각자 수직 방향(예를 들어, y방향)의 중심에서 횡방향(예를 들어, x방향)으로 정렬될 수 있다. 여기서, 제1 게이트 스택과 제2 게이트 스택은 서로 전기적으로 격리된다. 이들은 후공정(BEOL)에서 형성되는 상호 연결 구조를 통해 서로 전기적으로 연결될 수 있다. 본 개시의 다른 실시예에 의하면, 다음과 같은 방식을 통해 제1 게이트 스택과 제2 게이트 스택을 전기적으로 연결함으로써 면적을 절약할 수 있다. 도 17a 및 도 17b에 도시한 바와 같이, 외측에 형성된 게이트 도체층은 기타 층(예를 들어, 게이트 유전 체층(1037, 1037'), 보호층, 제1 위치 유지층)에 의해 둘러싸여 있다. 채널부의 내측과 외측의 게 이트 도체층이 서로 전기적으로 연결될 수 있도록, 게이트 도체층(특히, z방향에서의)의 적어도 일부의 측벽을 노출시킬 수 있다. 이를 위해, 도 18a 및 도 18b에 도시한 바와 같이, 예를 들어 RIE를 통해 게이트 유전체층(1037'), 보호층 및 게이트 유전체층에 대해 순차적으로 선택적 에칭을 실행할 수 있다. 이를 통해, 제1 위치 유지 층이 노출될 수 있다. 제1 위치 유지층에 대해 선택적 에칭을 실행하여, 제1 위치 유지층이 차지하는 일부 공간을 비울 수 있다. 후속 단계에서 비워진 공간에 도체층을 형성함으로써 제1 게이트 스택과 제2 게이트 스택을 전기적으로 연결할 수 있다. 제1 위치 유지층에 대한 에칭의 양을 제어하기 위해, ALE 를 이용할 수 있다. 남은 제1 위치 유지층은 채널부(특히, z방향에서의 단부)를 보호할 수 있으므로, 보 호층이라고 할 수 있다. 그 다음, 게이트 유전체층(1037') 및 게이트 유전체층에 대해 계속하여 RIE와 같 은 선택적 에칭을 실행하여, 게이트 도체층(1039, 1039')의 z방향에서의 적어도 일부의 측벽을 노출시킬 수도 있다. 격리층 위에 증착을 통해 도체층을 형성할 수 있다. 도체층에 대해 CMP와 같은 평탄화 처리 를 실행할 수 있고, CMP는 격벽에서 정지될 수 있다. 그 다음, 도체층을 에치백하여, 그 상면이 상 단 소스/드레인부의 저면(또는, 제2 재료층의 상면 또는 제3 재료층의 저면)보다 낮도록 함으로써, 도체층 과 소스/드레인부가 단락되는 것을 방지할 수 있다. 도체층은 제1 위치 유지층의 선택적 에 칭에 의해 비워진 공간을 채울 수 있다. 게이트 도체층과 게이트 도체층(1039')은 도체층을 통해 서로 전기적으로 연결될 수 있다. 현재, 2개의 소자는 도체층에 의해 서로 전기적으로 연결되어 있다. 소자의 설계에 따라, 예를 들어 포토 리소그래피를 통해 2개의 소자 사이에서 도체층을 단로시킬 수 있고, 이와 동시에 게이트 접촉부의 랜딩 패드(landing pad)를 패터닝할 수 있다. 도 19에 도시한 바와 같이, 포토레지스트를 형성하고, 이를 패터닝하여 게이트 접촉부의 랜딩 패드를 형 성하려는 영역을 가리고 기타 영역을 노출시키도록 할 수 있다. 여기서, 포토레지스트는 도체층 중 격벽의 z방향에서의 일측(도 19에서의 상측)에서 격벽에 의해 노출된 부분을 커버함으로써, 도체층 이 상기 일측에서 채널부의 내측 및 외측의 게이트 도체층(1039, 1039') 사이에서 연속적으로 연장되도록 할 수 있다. 그 다음, 도 20a 및 도 20b에 도시한 바와 같이, 포토레지스트(및 격벽)를 에칭 마스크로 사용하여, 도체층에 대해 RIE와 같은 선택적 에칭을 실행할 수 있다. 그 다음, 포토레지스트를 제 거할 수 있다. 여기서, 게이트 도체층(1039, 1039')도 도체층을 에칭하기 위한 식각제에 의해 에칭될 수있다. 이를 통해, 도체층이 격벽의 일측(도 20b에서의 상측)에서 부분적으로 돌출되어 랜딩 패드로 사용 되는 것을 제외하고, 게이트 도체층(1039, 1039') 및 도전체는 기본적으로 격벽의 아랫쪽에 남게 되고 또한 자기 정렬된다. 도체층은 각각 격벽의 아랫쪽에 있는 2개의 대향하는 소자 사이에서 분 리된다. 도 20b에 도시한 바와 같이, 채널부의 x방향에서의 일측에는 제1 게이트 스택(1037/1039)이 있고, 채널부의 x방 향에서의 반대되는 타측에는 제2 게이트 스택(1037'/1039')이 있다. 제1 게이트 스택과 제2 게이트 스택은 도체 층을 통해 서로 전기적으로 연결될 수 있다. 채널부의 z방향에서의 양단은 제1 위치 유지층(즉, 보 호층)에 의해 커버된다. 본 실시예에서, 2개의 소자 각각의 랜딩 패드는 서로 대향하는 격벽의 같은 측(도 20b에서의 상측)에 위 치한다. 하지만, 본 개시는 이에 한정되지 않는다. 예를 들어, 2개의 소자 각각의 랜딩 패드는 서로 다른 위치 에 위치할 수도 있다. 그 다음, 다양한 접촉부, 상호 연결 구조 등을 제조할 수 있다. 예를 들어, 도 21a 및 도 21b에 도시한 바와 같이, 예를 들어 증착 후 평탄화하는 방식을 통해 기판 위에 유전 체층을 형성할 수 있다. 그 다음, 접촉 홀을 형성하고, 접촉 홀에 금속과 같은 도전성 재료를 채워 접촉 부를 형성할 수 있다. 접촉부는 격벽과 에칭 정지층을 관통하여 상단 소스/드레인부에 연결되는 접촉부, 유전체층과 격리층을 관통하여 하단 소스/드레인부의 접촉 영역에 연결되는 접촉 부, 및 유전체층을 관통하여 도체층의 랜딩 패드에 연결되는 접촉부를 포함할 수 있다. 도 22a 및 도 22b는 각각 비교예에 따른 n형 소자의 에너지 밴드 다이어그램 및 본 발명의 실시예에 따른 n형 소자의 에너지 밴드 다이어그램을 나타낸다. 도 22a에 도시한 바와 같이, 비교예에 따른 n형 소자의 경우, 활성 영역에서 n형 도핑을 통해 소스 영역(S) 및 드레인 영역(D)(소스 영역(S)과 드레인 영역(D)는 서로 교환될 수 있으므로, 이들을 통합하여 소스/드레인 영역 이라고 한다)을 형성할 수 있다. 채널 영역 CH는 소스 영역(S)과 드레인 영역(D) 사이에 형성될 수 있다. 채널 영역 CH의 일측에는 제1 게이트 스택(FG)(프론트 게이트라고 할 수 있다)을 형성할 수 있고, 타측에는 제2 게이 트 스택(BG)(백 게이트라고 할 수 있다)을 형성할 수 있다. 일반적으로, 제1 게이트 스택(FG)와 제2 게이트 스 택(BG)는 동일한 게이트 길이를 가질 수 있고, 채널부CH의 대향하는 양측에서 실질적으로 정렬될 수 있다. 이와 같은 배치를 통해, 드레인 영역(D)측에서 밴드갭(도면에서 양방향 화살표로 도시됨)은 작아질 수 있고, 따라서, 전자가 쉽게 터널링되므로 GIDL를 초래할 수 있다. 도 22b에 도시한 바와 같이, 본 개시의 실시예에 따른 n형 소자의 경우, 제1 게이트 스택(FG)의 변두리와 인접 한 소스/드레인 영역(S 또는 D)사이의 거리는 제2 게이트 스택(BG)의 대응하는 변두리와 인접한 소스/드레인 영 역(S 또는 D)사이의 거리보다 크다. 이와 같은 편이로 인해, 도 22a에 도시된 상황에 비해 밴드갭을 증가시킬 수 있으므로, 전자가 터널링되기 어렵게 되고, 따라서 GIDL를 억제할 수 있다. 도 22a 및 도 22b에서는 n형 소자를 예로 들어 본 개시의 실시예가 GIDL를 억제하는 원리를 설명하였다. 이는 P 형 소자인 경우에도 동일하다. 상기 실시예에서, 소자는 소스 영역측과 드레인 영역측에서 대체적으로 동일하거나 유사한 배치를 가진다. 하지 만, 본 개시는 이에 한정되지 않는다. GIDL를 억제하는 관점에서 볼 때, 본 발명의 구상은 드레인 영역측에 적 용될 수도 있다. 도 23a 내지 도 24b는 본 개시의 다른 실시예에 따른 반도체 소자를 제조하는 흐름 중 일부 단계를 개략적으로 나타낸다. 이하, 해당 실시예와 상기 실시예의 차이점을 주로 설명한다. 도 23a에 도시한 바와 같이, 상기와 같이 기판을 제공하고, 기판에 웰 영역을 형성할 수 있다. 기 판 위에, 예를 들어 에피택셜 성장을 통해 제1 재료층, 제2 재료층 및 제3 재료층을 형성할 수 있다. 제1 재료층은 하단 소스/드레인부의 위치를 한정할 수 있고, 두께는 예를 들어 약 20nm- 200nm이다. 제1 재료층은 에피택셜 성장을 실행할 때 인-시튜(in-situ) 도핑될 수 있고, 도핑 농도는 약 1E19cm-3 내지 1E21cm-3일 수 있다. 기판 및 기판 위에 형성된 상기 각 층 중 인접한 층은 서로 에칭 선택성을 가질 수 있다. 예를 들 어, 기판이 실리콘 웨이퍼인 경우, 제1 재료층은 Si를 포함할 수 있다. 제2 재료층 및 제3 재료층에 대해서는 상기 실시예의 설명을 참조할 수 있다. 또는, 도 23b에 도시한 바와 같이, 상기와 같이 기판을 제공하고, 기판에 웰 영역을 형성할 수 있 다. 기판 위에, 예를 들어 에피택셜 성장을 통해 제2 재료층 및 제3 재료층을 형성할 수 있 다. 상기 실시예와 달리, 제3 재료층은 에피택셜 성장을 실행할 때 인-시튜(in-situ) 도핑될 수 있고, 도 핑 농도는 약 1E19cm-3 내지 1E21cm-3일 수 있다. 그 다음, 상기 실시예에 따라 공정을 실행할 수 있다. 도 23a에 도시된 적층으로부터 시작하여 도 24a에 도시된 소자를 얻을 수 있다. 상기 실시예에서 제1 재료층 및 제3 재료층 각각의 제2 게이트 스택에 가까운 부분이 (소스/드레인부에 대해) 낮은 농도로 도핑되거나 거의 의 도적으로 도핑되지 않는 경우와 달리, 제3 재료층의 제2 게이트 스택에 가까운 부분만 낮은 농도로 도핑되거나 거의 의도적으로 도핑(도면에서 점선으로 도시된 원)되지 않고, 제1 재료층의 제2 게이트 스택에 가까운 부분은 높은 농도로 도핑될 수 있다(또한, 이로 인해 소스/드레인부의 일부가 될 수 있다). 본 실시예에서, 상단의 소 스/드레인부는 드레인이 될 수 있다. 또한, 도 23b에 도시된 적층으로부터 시작하여 도 24b에 도시된 소자를 얻을 수 있다. 마찬가지로, 제1 재료층 의 제2 게이트 스택에 가까운 부분만 낮은 농도로 도핑(도면에서 점선으로 도시된 원)되거나 거의 의도적으로 도핑되지 않고, 제3 재료층의 제2 게이트 스택에 가까운 부분은 높은 농도로 도핑될 수 있다(이로 인해 소스/드 레인부의 일부가 될 수 있다). 본 실시예에서, 하단의 소스/드레인부는 드레인이 될 수 있다. 도 27a는 본 실시예에 따른 n형 소자의 에너지 밴드 다이어그램을 나타낸다. 도 27a의 게이트 스택(FG 및 BG)는 도 22b에 도시된 것과 같을 수 있고, 채널부의 일측(구체적으로, 소스(S)측)에서 소스/드레인 도핑(n형 소자인 경우, n형 고농도 도핑)은 제2 게이트 스택(BG)의 변두리까지 연장될 수 있다는 점에서 구별된다. 이로부터 알 수 있는 바와 같이, 드레인(D)측에서는 여전히 밴드갭을 증가시켜 GIDL를 억제하는 장점을 유지할 수 있고, 이 와 동시에, 소스(S)측에서는 소스/드레인 도핑 분포로 인해 외부 저항을 감소시키고 성능을 개선할 수 있다. 도 25 내지 도 26은 본 개시의 다른 실시예에 따른 반도체 소자를 제조하는 흐름 중의 일부 단계를 개략적으로 나타낸다. 상기 실시예에서는, 도 9를 참조하여 설명한 에치백 공정에서 함몰부가 위로 및 아래로 에치백되는 깊이는 실질 적으로 동일할 수 있다. 이와 달리, 본 실시예에서는, 도 25에 도시한 바와 같이, 함몰부가 위로 및 아래로 에 치백되는 깊이는 서로 다를 수 있다. 이는 제1 재료층 및 제3 재료층의 재료 선택, 에칭 레시피 선택 등을 통해 실현할 수 있다. 도 25에서는 위로 에치백되는 깊이가 아래로 에치백되는 깊이보다 깊은 경우만 도시하였으나, 아래로 에치백되는 깊이가 위로 에치백되는 깊이보다 깊을 수도 있다. 그 다음, 도 26에 도시한 바와 같이, 예를 들어 선택정 에피택셜 성장을 통해 제1 활성층(1025')을 형성할 수 있다. 마찬가지로, 제1 활성층을 성장시킨 후, 함몰부의 높이 t1'은 제2 재료층의 두께 t2와 다를 수 있다. 특히, t1'은 t2보다 클 수 있다. 본 실시예에서, 두께 t1'의 상단에서 두께 t2의 상단에 대한 거리는 두께 t1'의 하단에서 두께 t2의 하단에 대한 거리(이 거리는 0일 수도 있다)보다 클 수 있다. 물론, 다른 실시 예에 의하면, 두께 t1'의 하단에서 두께 t2의 하단에 대한 거리는 두께 t1'의 상단에서 두께 t2의 상단에 대한 거리(이 거리는 0일 수도 있다)보다 클 수 있다. 그 다음, 상기 실시예에 따라 공정을 실행할 수 있다. 이렇게 얻은 소자는, 채널부의 수직 방향에서의 일단에서, 제1 게이트 스택의 변두리와 인접한 소스/드레인부 사이의 거리는 제2 게이트 스택의 변두리와 인접 한 소스/드레인부 사이의 거리(해당 소스/드레인부는 드레인이 될 수 있다)보다 작고, 채널부의 수직 방향에서 의 타단에서, 제1 게이트 스택의 변두리와 제2 게이트 스택의 변두리는 서로 상대적으로 가까울 수 있고, 심지 어 횡방향(x방향)에서 정렬될 수 있다. 도 27b는 본 실시예에 따른 n형 소자의 에너지 밴드 다이어그램을 나타낸다. 본 실시예에서, 제1 게이트 스택 (FG) 및 제2 게이트 스택(BG) 각각의 소스(S)측의 변두리에서 서로에 대한 편이는 작을 수 있고(심지어 서로 정 렬될 수 있고), 드레인(D)측의 변두리에서 서로에 대한 편이는 클 수 있으며, 특히, 제1 게이트 스택(FG)의 변 두리는 제2 게이트 스택(BG)의 변두리에 비해 드레인(D)측의 도핑 분포에 더 가깝다. 이로부터 알 수 있는 바와 같이, 드레인(D)측에서는 여전히 밴드갭을 증가시켜 GIDL를 억제하는 장점을 유지할 수 있다.상기 실시예에서, 제1 게이트 스택과 제2 게이트 스택은 도체층을 통해 서로 전기적으로 연결되고, 도체 층의 접촉부를 통해 동일한 전기 신호를 수신할 수 있다. 하지만, 본 개시는 이에 한정되지 않는다. 예를 들어, 도체층을 형성하여 이들을 서로 전기적으로 연결하지 않을 수 있고, 제1 게이트 스택과 제2 게이트 스택은 각각 서로 다른 전기 신호를 인가할 수도 있다. 상기 실시예에서는, 단일 산등성이 모양 구조에 기초하여 2개의 소자를 형성하였다. 이는 제조를 간편화하는데 유리하다. 하지만, 본 개시는 이에 한정되지 않는다. 예를 들어, 단일 산등성이 모양 구조에 기초하여 하나의 소자를 형성할 수도 있다. 이와 같은 경우, 단일 산등성이 모양 구조는 앞에서 설명한 단일 격벽의 아랫 쪽의 적층 부분과 유사할 수 있고, 단일 산등성이 모양 구조에 대한 처리는 적층 부분에 대한 처리와 유사할 수 있으며, 채널부의 외측에 대해 처리할 때, 단일 산등성이 모양 구조의 하드 마스크층 또는 맨드렐 패턴 일측의 측벽은 다른 재료층에 의해 가려질 수 있다는 점에서 구별된다. 본 개시의 실시예에 따른 반도체 소자는 다양한 전자장비에 적용될 수 있다. 예를 들어, 이러한 반도체 소자에 기초하여 집적회로(IC)를 형성하고, 이를 통해 전자장비를 구축할 수 있다. 따라서, 본 개시는 상기 반도체 소 자를 포함하는 전자장비를 더 제공한다. 전자장비는 집적회로와 배합하는 디스플레이 스크린 및 집적회로와 배 합하는 무선 송수신기 등 부품을 더 포함할 수 있다. 이러한 전자장비는, 예를 들어 스마트 폰, 컴퓨터, 태블릿 컴퓨터(PC), 웨어러블 스마트 장비, 휴대용 전원 등을 포함할 수 있다. 본 개시의 실시예에 의하면, 칩 시스템(SoC)을 제조하는 방법을 더 제공한다. 해당 방법은 상기의 방법을 포함 할 수 있다. 구체적으로, 칩에 다양한 소자들을 집적할 수 있고, 그 중 적어도 일부는 본 개시의 방법에 따라 제조된 것이다. 상기 설명에서는, 각 층의 패터닝, 에칭 등과 같은 기술적인 세부사항에 대해 상세하게 설명하지 않았다. 하지 만, 당업자라면, 다양한 기술적 수단을 통해 필요하는 모양의 층, 영역 등을 형성할 수 있다는 것을 이해할 수 있을 것이다. 또한, 동일한 구조를 형성하기 위해, 당업자는 상기에서 설명한 방법과 완전히 다른 방법을 설계 할 수도 있을 것이다. 또한, 비록 상기에서는 각 실시예를 별도로 설명하였으나, 이는 결코 각 실시예의 조치가 유리하게 결합될 수 없다는 것을 의미하지는 않는다. 이상에서는 본 개시의 실시예에 대해 설명하였다. 하지만, 이러한 실시예는 단지 설명을 위한 것일 뿐, 결코 본 개시의 범위를 제한하기 위한 것이 아니다. 본 개시의 범위는 첨부된 청구의 범위 및 그 등가물에 의해 한정된 다. 당업자라면, 본 개시의 범위를 벗어나지 않고 다양하게 치환 및 변경할 수 있는데, 이러한 치환 및 변경 또 한 본 개시의 범위에 포함되어야 한다."}
{"patent_id": "10-2024-7008498", "section": "도면", "subsection": "도면설명", "item": 1, "content": "이하에서 첨부 도면을 참조하여 설명한 본 개시의 실시예를 통해, 본 개시의 상기 및 다른 목적, 특징 및 장점 들은 보다 명확해질 것이다. 도 1 내지 도 21b는 본 개시의 실시예에 따른 반도체 소자를 제조하는 흐름 중의 일부 단계를 개략적으로 나타낸다. 도 5a, 도 6a, 도 21a는 평면도이고, 도 5a에서는 AA'선, CC'선의 위치를 도시하였고, 도 6a에서는 BB'선 의 위치를 도시하였다. 도 1 내지 도 4, 도 5b, 도 6b, 도 7 내지 도 9, 도 10a, 도 10b, 도 11 내지 도 14, 도 15a, 도 16, 도 17a, 도 18a, 도 20a, 도 21b는 AA'선을 따른 단면도이고, 도 6c는 BB'선을 따른 단면도이 며, 도 5c 및 도 6d는 CC'선을 따른 단면도이고, 도 15b, 도 17b, 도 18b, 도 19, 도 20b는 해당 단면도의 D D'선을 따라 절단한 단면도이다. DD'선의 위치는 도 15b에 도시되어 있다. 도 22a 및 도 22b는 각각 비교예에 따른 n형 소자의 에너지 밴드 다이어그램 및 본 발명의 실시예에 따른 n형 소자의 에너지 밴드 다이어그램을 나타낸다. 도 23a 내지 도 24b는 본 개시의 다른 실시예에 따른 반도체 소자를 제조하는 흐름 중 일부 단계를 개략적으로 나타낸 것으로서, 도 23a, 도 23b, 도 24a 및 도 24b는 모두 AA'선을 따른 단면도이다. 도 25 내지 도 26은 본 개시의 다른 실시예에 따른 반도체 소자를 제조하는 흐름 중의 일부 단계를 개략적으로 나타낸 것으로서, 도 25 및 도 26은 모두 AA'선을 따른 단면도이다. 도 27a 및 도 27b는 각각 본 개시의 다른 실시예에 따른 n형 소자의 에너지 밴드 다이어그램을 나타낸다. 전체 첨부 도면에서, 동일하거나 유사한 참조 부호는 동일하거나 유사한 부품을 나타낸다."}
