# RISC-V de Ciclo √önico
> Atividade Pr√°tica feita na Universidade Cat√≥lica de Santos

### **Dupla** ü§ùüèº
*- Gustavo Marcos Xavier*  
*- Leonardo De Almeida*  

### **Mat√©ria**üìñ
*Arquitetura de Computadores*  

### **Professor** üë®üèª‚Äçüè´
*Walter*

---

## Descri√ß√£o do Projeto üßæ

Este projeto consiste na implementa√ß√£o de uma arquitetura RISC simplificada, desenvolvida como parte das atividades pr√°ticas da disciplina de Arquitetura de Computadores.

A estrutura do c√≥digo est√° dividida em diversos m√≥dulos que representam componentes fundamentais de um processador, como a unidade l√≥gica e aritm√©tica (ALU), o caminho de dados (datapath), os registradores, a unidade de controle, somadores, multiplexadores e mem√≥rias.

Cada componente foi desenvolvido separadamente e interligado para simular o funcionamento de uma CPU b√°sica.

---

## Estrutura de Diret√≥rios üìÇ

- `alu/`: Implementa√ß√£o da Unidade L√≥gica e Aritm√©tica.
- `controle/`: M√≥dulo de controle respons√°vel pelo gerenciamento de sinais de controle.
- `datapath/`: Caminho de dados principal, interliga os m√≥dulos e executa as instru√ß√µes.
- `imm/`: M√≥dulo respons√°vel pela gera√ß√£o de valores imediatos.
- `memorias/`: Cont√©m os m√≥dulos de mem√≥ria RAM e ROM.
- `muxes/`: Multiplexadores utilizados para sele√ß√£o de dados.
- `pc/`: Contador de programa (Program Counter).
- `somadores/`: Somadores utilizados em c√°lculos aritm√©ticos.
- `defs.vh`: Arquivo de defini√ß√µes com constantes e par√¢metros usados em todo o projeto.
- `instructions.txt`: Arquivo de entrada com instru√ß√µes que ser√£o executadas pela CPU simulada.

---

## Funcionamento ‚öôÔ∏è

O processador simulado executa instru√ß√µes RISC escritas no formato definido no arquivo `instructions.txt`. As instru√ß√µes s√£o decodificadas, os dados manipulados pela ALU, e os resultados armazenados nas mem√≥rias ou registradores conforme especificado.

---

## Resultados Esperados ‚úÖ

O projeto cumpriu seu objetivo de construir uma CPU baseada na arquitetura RISC-V de ciclo √∫nico, capaz de executar corretamente instru√ß√µes fundamentais. Todos os testes foram validados com sucesso via simula√ß√£o, garantindo integridade nos sinais de controle e no fluxo de dados entre os m√≥dulos.

---

## Como Executar

Antes de iniciar, certifique-se de ter as seguintes ferramentas instaladas em seu ambiente:

* Icarus Verilog ‚Äì para compila√ß√£o e simula√ß√£o de c√≥digo Verilog

* GTKWave ‚Äì para visualiza√ß√£o das ondas geradas pela simula√ß√£o

* Editor de texto ou IDE (ex: VS Code) ‚Äì para editar os arquivos .v e .vh

---

1. Abra o terminal na pasta raiz do projeto.
2. Compile os arquivos Verilog com o Icarus Verilog:

```bash
iverilog -o simulacao.out testbench.v
```
> Certifique-se de que testbench.v inclua (via include) todos os m√≥dulos necess√°rios e arquivos auxiliares como defs.vh.
3. Execute a simula√ß√£o e gere o arquivo de ondas (VCD):

```bash
vvp simulacao.out
```

4. Abra o GTKWave para analisar os sinais:

```bash
gtkwave dump.vcd
```
> O nome do arquivo VCD pode variar (por padr√£o: dump.vcd, conforme definido no testbench). Verifique isso no seu testbench.v.

---

## Observa√ß√µes

Durante a simula√ß√£o, voc√™ pode observar sinais como alu_result, pc, write_data, mem_data e RegWrite para verificar o comportamento correto da execu√ß√£o das instru√ß√µes.

