# VHDL Made Easy
Un lenguaje intermedio que simplifica la creaci√≥n de scripts sencillos en VHDL
##Carece de
VHDL ME carece de:
<br>-Constantes
<br>-Genericos
<br>-Objetos