<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:38.2238</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0124719</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.04.05</openDate><openNumber>10-2024-0045007</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 절연층; 상기 절연층 내에 매립된 연결 부재; 상기 절연층 상에 배치되고, 상기 연결 부재의 적어도 일부와 수직으로 중첩된 제1 반도체 소자; 상기 절연층 상에 상기 제1 반도체 소자와 이격되어 배치되고, 상기 연결 부재의 적어도 일부와 수직으로 중첩된 제2 반도체 소자; 및 상기 연결 부재의 일면에 배치되고, 상기 절연층 내에 매립된 전극 패턴을 포함하고, 상기 전극 패턴의 적어도 일부는 상기 제1 및 제2 반도체 소자와 수직으로 중첩되지 않는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층 내에 매립된 연결 부재;상기 절연층 상에 배치되고, 상기 연결 부재의 적어도 일부와 수직으로 중첩된 제1 반도체 소자;상기 절연층 상에 상기 제1 반도체 소자와 이격되어 배치되고, 상기 연결 부재의 적어도 일부와 수직으로 중첩된 제2 반도체 소자; 및상기 연결 부재의 일면에 배치되고, 상기 절연층 내에 매립된 전극 패턴을 포함하고,상기 전극 패턴의 적어도 일부는 상기 제1 및 제2 반도체 소자와 수직으로 중첩되지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 연결 부재는,상기 제1 반도체 소자와 수직으로 중첩된 제1 연결 전극; 및상기 제2 반도체 소자와 수직으로 중첩된 제2 연결 전극을 포함하고,상기 전극 패턴은,상기 제1 연결 전극 및 상기 제2 연결 전극과 수직으로 중첩되지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3.  제2항에 있어서,상기 절연층을 관통하며, 상기 제1 연결 전극과 상기 제1 반도체 소자 사이에 배치된 제1 전극부; 및상기 절연층을 관통하며, 상기 제2 연결 전극과 상기 제2 반도체 소자 사이에 배치된 제2 전극부를 포함하고,상기 전극 패턴은, 상기 연결 부재의 일면에서 상기 제1 전극부 및 상기 제2 전극부 사이에 배치된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 전극 패턴은, 상기 연결 부재, 상기 제1 및 제2 반도체 소자와 전기적으로 플로팅된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 전극 패턴은 상기 연결 부재의 상면에서 상기 제1 및 제2 연결 전극과 수직으로 중첩되지 않는 영역에 배치된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 및 제2 연결 전극은 상기 연결 부재 상으로 돌출되고,상기 전극 패턴은 상기 제1 및 제2 연결 전극과 수평으로 중첩되고 상기 제1 및 제2 전극부와 수평으로 중첩되지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제1 및 제2 전극부의 하면은 상기 연결 부재의 상면보다 낮게 위치하고,상기 전극 패턴은, 상기 제1 및 제2 연결 전극과 수평으로 중첩되지 않고, 상기 제1 및 2 전극부의 적어도 일부와 수평으로 중첩된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제2항에 있어서,상기 전극 패턴의 표면 거칠기 값은 상기 연결 부재의 상기 제1 및 제2 연결 전극의 표면 거칠기보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 연결 부재의 상기 제1 연결 전극은 복수 개 구비되고,상기 연결 부재의 상기 제2 연결 전극은 복수 개 구비되며,상기 전극 패턴은 상기 적어도 1개 이상 구비되고,상기 전극 패턴의 단일 개의 평면 면적은, 상기 제1 연결 전극 및 상기 제2 연결 전극 각각의 단일 전극의 평면 면적보다 큰,반도체 패키지. </claim></claimInfo><claimInfo><claim>10. 제3항에 있어서,상기 전극 패턴 상에 배치된 관통 전극을 포함하고,상기 관통 전극은 상기 제1 및 제2 전극부와 수평으로 중첩되고, 적어도 일부가 상기 제1 및 제2 반도체 소자와 수직으로 중첩되지 않는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 전극부 상에 배치되고 상기 절연층 상으로 돌출된 제1 돌출 전극;상기 제2 전극부 상에 배치되고, 상기 절연층 상으로 돌출된 제2 돌출 전극; 및상기 관통 전극 상에 배치되고, 상기 절연층 상으로 돌출된 제3 돌출 전극을 더 포함하고, 상기 제3 돌출 전극의 적어도 일부는 상기 제1 및 제2 반도체 소자와 수직으로 중첩되지 않는,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제2항에 있어서,상기 제1 및 제2 연결 전극 각각은 복수 개 구비되고,상기 복수의 제1 및 제2 연결 전극 각각은 더미 영역을 사이에 두고 서로 이격되며,상기 전극 패턴은 상기 연결 부재의 상기 더미 영역에 배치된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 더미 영역의 수평 방향의 폭은 160㎛ 내지 310㎛의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 반도체 소자는 상기 절연층의 상면과 마주보는 일면에 배치된 복수의 제1 단자를 포함하고,상기 제2 반도체 소자는 상기 절연층과 상면과 마주보는 일면에 배치된 복수의 제2 단자를 포함하며,상기 복수의 제1 단자 중 상기 제1 반도체 소자의 일면의 테두리에 가장 인접하게 배치된 제1 단자는 상기 제1 반도체 소자의 일면의 테두리로부터 40㎛ 내지 80㎛의 범위만큼 이격되고,상기 복수의 제2 단자 중 상기 제2 반도체 소자의 일면의 테두리에 가장 인접하게 배치된 제2 단자는, 상기 제2 반도체 소자의 일면의 테두리로부터 40㎛ 내지 80㎛의 범위만큼 이격된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 반도체 소자 및 상기 제2 반도체 소자는 수평으로 서로 마주보는 측부를 포함하고,상기 마주보는 측부 사이의 수평 거리는, 80㎛ 내지 150㎛의 범위를 만족하고,상기 복수의 제1 단자 및 상기 복수의 제2 단자 중 가장 인접하게 배치된 제1 단자 및 제2 단자 사이의 수평 거리는 160㎛ 내지 310㎛의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 절연층 상에 배치되고, 상기 연결 부재의 적어도 일부와 수직으로 중첩된 제3 반도체 소자를 더 포함하고,상기 전극 패턴은,상기 연결 부재의 일면 중 상기 제1 및 제2 반도체 소자의 사이 영역과 수직으로 중첩된 영역에 배치된 제1 전극 패턴과,상기 연결 부재의 일면 중 상기 제1 또는 제2 반도체와 상기 제3 반도체 소자의 사이 영역과 수직으로 중첩된 영역에 배치된 제2 전극 패턴을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제11항에 기재된 반도체 패키지;를 포함하고,상기 반도체 패키지는 상기 절연층의 하면에 배치된 제4 전극부를 더 포함하고,상기 제4 전극부에 결합된 외부 기판 또는 메인 보드를 더 포함하는,전자 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SON, YONG HO</engName><name>손용호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, MOO SEONG</engName><name>김무성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.09.29</receiptDate><receiptNumber>1-1-2022-1031094-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>1-1-2025-1109516-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220124719.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93366cfba719447f7b2d53e7fb2e2dadac5bc7e93fef3f38ec8c2e3598c292d5b1bd9d7218406678c95fd9c8b4914ee142c8b0dc8b5dfe0b54</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfaced4fcb9919646cd28399340d00789072ab60225b5c1d2e66f87196241d783640a97ec94dd3bd000879761c80cece790db9c04c3c5786ed</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>