`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05/06/2024 09:52:40 PM
// Design Name: 
// Module Name: mano
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module mano(
    input  CLK,
    output   [7:0] T ,
    output   [3:0] SC,
    output   [7:0] IR,
    output   [3:0] PC,
    output   [3:0] AR,
    output   [7:0] DR,
    output   [7:0] AC,
    output   [7:0] D,    //for decoding
    output  [7:0] Data,
    output  [2:0] SSS,
    output  [7:0]M ,
    output  J,
    output reg  E  
    );
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
endmodule
