

================================================================
== Vitis HLS Report for 'pow_generic_double_s'
================================================================
* Date:           Thu Dec 26 19:54:55 2024

* Version:        2021.2 (Build 3367213 on Tue Oct 19 02:48:09 MDT 2021)
* Project:        haidiem
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.234 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       34|       34|  0.340 us|  0.340 us|    1|    1|      yes|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    1|       -|      -|    -|
|Expression       |        -|    -|       0|   5058|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|   24|    1786|    829|    -|
|Memory           |        5|    -|       0|      0|    -|
|Multiplexer      |        -|    -|       -|      -|    -|
|Register         |        -|    -|    2852|    544|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        5|   25|    4638|   6431|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        1|   11|       4|     12|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+-----------------------+---------+----+-----+-----+-----+
    |          Instance         |         Module        | BRAM_18K| DSP|  FF | LUT | URAM|
    +---------------------------+-----------------------+---------+----+-----+-----+-----+
    |mul_13s_71s_71_5_1_U33     |mul_13s_71s_71_5_1     |        0|   3|  441|  256|    0|
    |mul_43ns_36ns_79_3_1_U34   |mul_43ns_36ns_79_3_1   |        0|   4|  230|  147|    0|
    |mul_49ns_44ns_93_5_1_U35   |mul_49ns_44ns_93_5_1   |        0|   4|  334|   84|    0|
    |mul_50ns_50ns_100_5_1_U36  |mul_50ns_50ns_100_5_1  |        0|   4|  340|   86|    0|
    |mul_54s_67ns_120_5_1_U32   |mul_54s_67ns_120_5_1   |        0|   9|  441|  256|    0|
    +---------------------------+-----------------------+---------+----+-----+-----+-----+
    |Total                      |                       |        0|  24| 1786|  829|    0|
    +---------------------------+-----------------------+---------+----+-----+-----+-----+

    * DSP: 
    +------------------------------------+--------------------------------+--------------+
    |              Instance              |             Module             |  Expression  |
    +------------------------------------+--------------------------------+--------------+
    |mac_muladd_16s_15ns_19s_31_4_1_U37  |mac_muladd_16s_15ns_19s_31_4_1  |  i0 + i1 * i2|
    +------------------------------------+--------------------------------+--------------+

    * Memory: 
    +------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |                                             Memory                                             |                                      Module                                      | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V_U  |pow_generic_double_s_pow_reduce_anonymous_namespace_table_exp_Z1_ap_ufixed_58bkb  |        2|  0|   0|    0|   256|   58|     1|        14848|
    |pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V_U    |pow_generic_double_s_pow_reduce_anonymous_namespace_table_f_Z2_ap_ufixed_59_0dEe  |        2|  0|   0|    0|   256|   42|     1|        10752|
    |pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V_U    |pow_generic_double_s_pow_reduce_anonymous_namespace_table_f_Z3_ap_ufixed_59_0cud  |        1|  0|   0|    0|   256|   26|     1|         6656|
    +------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total                                                                                           |                                                                                  |        5|  0|   0|    0|   768|  126|     3|        32256|
    +------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+----+---+-----+------------+------------+
    |        Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+----+---+-----+------------+------------+
    |add_ln1199_1_fu_935_p2      |         +|   0|  0|  112|         105|         105|
    |add_ln1199_2_fu_941_p2      |         +|   0|  0|  113|         106|         106|
    |add_ln666_2_fu_839_p2       |         +|   0|  0|   51|          44|          44|
    |add_ln666_fu_762_p2         |         +|   0|  0|   43|          36|          36|
    |exp_Z1P_m_1_l_V_fu_848_p2   |         +|   0|  0|   59|          52|          52|
    |exp_Z2P_m_1_V_fu_771_p2     |         +|   0|  0|   51|          44|          44|
    |m_exp_fu_329_p2             |         +|   0|  0|   12|          12|          11|
    |out_exp_V_fu_1077_p2        |         +|   0|  0|   12|          11|          10|
    |r_exp_V_fu_955_p2           |         +|   0|  0|   14|          13|           2|
    |ret_V_11_fu_886_p2          |         +|   0|  0|   65|          58|           5|
    |ret_V_6_fu_929_p2           |         +|   0|  0|  114|         107|         107|
    |ret_V_9_fu_715_p2           |         +|   0|  0|   43|          36|          36|
    |ret_V_fu_599_p2             |         +|   0|  0|   14|          13|           1|
    |e_frac_V_1_fu_303_p2        |         -|   0|  0|   61|           1|          54|
    |m_diff_V_fu_640_p2          |         -|   0|  0|   66|          59|          59|
    |sub_ln1364_fu_356_p2        |         -|   0|  0|   12|          10|          11|
    |and_ln1038_1_fu_1183_p2     |       and|   0|  0|    2|           1|           1|
    |and_ln1038_fu_1177_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln460_1_fu_1159_p2      |       and|   0|  0|    2|           1|           1|
    |and_ln460_fu_1153_p2        |       and|   0|  0|    2|           1|           1|
    |and_ln467_1_fu_1119_p2      |       and|   0|  0|    2|           1|           1|
    |and_ln467_2_fu_1125_p2      |       and|   0|  0|    2|           1|           1|
    |and_ln467_3_fu_1165_p2      |       and|   0|  0|    2|           1|           1|
    |and_ln467_fu_1018_p2        |       and|   0|  0|    2|           1|           1|
    |and_ln657_1_fu_1131_p2      |       and|   0|  0|    2|           1|           1|
    |and_ln657_fu_1023_p2        |       and|   0|  0|    2|           1|           1|
    |y_is_NaN_fu_996_p2          |       and|   0|  0|    2|           1|           1|
    |y_is_inf_fu_987_p2          |       and|   0|  0|    2|           1|           1|
    |r_V_3_fu_478_p2             |      ashr|   0|  0|  431|         130|         130|
    |r_V_7_fu_450_p2             |      ashr|   0|  0|  395|         120|         120|
    |r_V_fu_385_p2               |      ashr|   0|  0|  395|         120|         120|
    |icmp_ln1018_1_fu_289_p2     |      icmp|   0|  0|   24|          52|           1|
    |icmp_ln1018_fu_340_p2       |      icmp|   0|  0|   11|          11|           2|
    |icmp_ln1034_fu_977_p2       |      icmp|   0|  0|    8|           3|           1|
    |icmp_ln1038_fu_1047_p2      |      icmp|   0|  0|   12|          13|          11|
    |icmp_ln1506_fu_557_p2       |      icmp|   0|  0|   50|         130|         130|
    |icmp_ln657_fu_552_p2        |      icmp|   0|  0|   12|          12|           1|
    |icmp_ln856_fu_593_p2        |      icmp|   0|  0|   13|          18|           1|
    |y_is_0_fu_335_p2            |      icmp|   0|  0|   11|          11|           1|
    |or_ln1038_1_fu_1203_p2      |        or|   0|  0|    2|           1|           1|
    |or_ln1038_fu_1189_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln407_fu_1001_p2         |        or|   0|  0|    2|           1|           1|
    |or_ln460_fu_1108_p2         |        or|   0|  0|    2|           1|           1|
    |or_ln657_fu_1027_p2         |        or|   0|  0|    2|           1|           1|
    |ap_return                   |    select|   0|  0|   64|           1|          64|
    |e_frac_V_2_fu_309_p3        |    select|   0|  0|   54|           1|          54|
    |m_fix_l_fu_404_p3           |    select|   0|  0|  130|           1|         130|
    |r_V_17_fu_483_p3            |    select|   0|  0|  130|           1|         130|
    |r_V_8_fu_459_p3             |    select|   0|  0|  130|           1|         130|
    |r_exp_V_2_fu_960_p3         |    select|   0|  0|   13|           1|          13|
    |ret_V_8_fu_613_p3           |    select|   0|  0|   13|           1|          13|
    |select_ln1038_1_fu_1195_p3  |    select|   0|  0|   63|           1|           1|
    |select_ln407_1_fu_1145_p3   |    select|   0|  0|   64|           1|          64|
    |select_ln407_fu_1006_p3     |    select|   0|  0|   63|           1|          62|
    |select_ln578_fu_513_p3      |    select|   0|  0|  130|           1|         130|
    |select_ln657_fu_1137_p3     |    select|   0|  0|   64|           1|          64|
    |select_ln658_fu_1039_p3     |    select|   0|  0|   63|           1|           1|
    |select_ln855_fu_605_p3      |    select|   0|  0|   13|           1|          13|
    |tmp_18_fu_1070_p3           |    select|   0|  0|   52|           1|          52|
    |ush_2_fu_420_p3             |    select|   0|  0|   12|           1|          12|
    |ush_fu_365_p3               |    select|   0|  0|   12|           1|          12|
    |r_V_1_fu_394_p2             |       shl|   0|  0|  435|         131|         131|
    |r_V_2_fu_473_p2             |       shl|   0|  0|  431|         130|         130|
    |r_V_5_fu_504_p2             |       shl|   0|  0|  435|         131|         131|
    |r_V_6_fu_436_p2             |       shl|   0|  0|  435|         131|         131|
    |ap_enable_pp0               |       xor|   0|  0|    2|           1|           2|
    |xor_ln1022_fu_991_p2        |       xor|   0|  0|    2|           1|           2|
    |xor_ln407_fu_1096_p2        |       xor|   0|  0|    2|           1|           2|
    |xor_ln460_fu_1102_p2        |       xor|   0|  0|    2|           1|           2|
    |xor_ln467_fu_1113_p2        |       xor|   0|  0|    2|           2|           1|
    |xor_ln657_fu_1171_p2        |       xor|   0|  0|    2|           1|           2|
    |xor_ln964_fu_1013_p2        |       xor|   0|  0|    2|           1|           2|
    +----------------------------+----------+----+---+-----+------------+------------+
    |Total                       |          |   0|  0| 5058|        1892|        2699|
    +----------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    N/A

    * Register: 
    +-----------------------------------+-----+----+-----+-----------+
    |                Name               |  FF | LUT| Bits| Const Bits|
    +-----------------------------------+-----+----+-----+-----------+
    |Z2_V_reg_1365                      |    8|   0|    8|          0|
    |Z3_V_reg_1372                      |    8|   0|    8|          0|
    |Z3_V_reg_1372_pp0_iter17_reg       |    8|   0|    8|          0|
    |Z4_reg_1377                        |   35|   0|   35|          0|
    |add_ln1199_1_reg_1507              |  105|   0|  105|          0|
    |add_ln1199_2_reg_1512              |  106|   0|  106|          0|
    |ap_CS_fsm                          |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34           |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8            |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9            |    1|   0|    1|          0|
    |e_frac_V_2_reg_1249                |   54|   0|   54|          0|
    |exp_Z1P_m_1_V_reg_1465             |   50|   0|   50|          0|
    |exp_Z1_V_reg_1460                  |   58|   0|   58|          0|
    |exp_Z1_hi_V_reg_1470               |   50|   0|   50|          0|
    |exp_Z2P_m_1_V_reg_1428             |   44|   0|   44|          0|
    |f_Z3_reg_1398                      |   26|   0|   26|          0|
    |icmp_ln1018_1_reg_1243             |    1|   0|    1|          0|
    |icmp_ln1018_reg_1281               |    1|   0|    1|          0|
    |icmp_ln1034_reg_1527               |    1|   0|    1|          0|
    |icmp_ln1506_reg_1333               |    1|   0|    1|          0|
    |icmp_ln657_reg_1328                |    1|   0|    1|          0|
    |isNeg_reg_1292                     |    1|   0|    1|          0|
    |m_diff_hi_V_reg_1360               |    8|   0|    8|          0|
    |m_exp_reg_1268                     |   12|   0|   12|          0|
    |m_fix_l_reg_1302                   |  130|   0|  130|          0|
    |m_frac_l_V_reg_1259                |  120|   0|  120|          0|
    |p_Result_6_reg_1228                |    1|   0|    1|          0|
    |p_Result_8_reg_1313                |    1|   0|    1|          0|
    |p_Result_8_reg_1313_pp0_iter8_reg  |    1|   0|    1|          0|
    |r_V_19_reg_1490                    |  100|   0|  100|          0|
    |r_V_8_reg_1308                     |  130|   0|  130|          0|
    |r_exp_V_2_reg_1522                 |   13|   0|   13|          0|
    |ret_V_10_reg_1403                  |   34|   0|   43|          9|
    |ret_V_11_reg_1485                  |   58|   0|   58|          0|
    |ret_V_8_reg_1343                   |   13|   0|   13|          0|
    |ret_V_9_reg_1392                   |   36|   0|   36|          0|
    |sext_ln1340_reg_1297               |   32|   0|   32|          0|
    |sext_ln568_reg_1287                |  131|   0|  131|          0|
    |tmp_11_reg_1517                    |    1|   0|    1|          0|
    |tmp_16_reg_1235                    |   11|   0|   11|          0|
    |tmp_4_reg_1434                     |   40|   0|   40|          0|
    |trunc_ln1199_2_reg_1502            |   56|   0|   56|          0|
    |trunc_ln1199_reg_1497              |   57|   0|   57|          0|
    |trunc_ln183_reg_1532               |   11|   0|   11|          0|
    |trunc_ln2_reg_1323                 |   59|   0|   59|          0|
    |trunc_ln666_1_reg_1355             |   59|   0|   59|          0|
    |trunc_ln666_4_reg_1418             |   20|   0|   20|          0|
    |trunc_ln666_5_reg_1455             |   36|   0|   36|          0|
    |y_is_0_reg_1275                    |    1|   0|    1|          0|
    |Z2_V_reg_1365                      |   64|  32|    8|          0|
    |exp_Z1_V_reg_1460                  |   64|  32|   58|          0|
    |exp_Z2P_m_1_V_reg_1428             |   64|  32|   44|          0|
    |icmp_ln1018_1_reg_1243             |   64|  32|    1|          0|
    |icmp_ln1018_reg_1281               |   64|  32|    1|          0|
    |icmp_ln1506_reg_1333               |   64|  32|    1|          0|
    |icmp_ln657_reg_1328                |   64|  32|    1|          0|
    |m_diff_hi_V_reg_1360               |   64|  32|    8|          0|
    |m_frac_l_V_reg_1259                |   64|  32|  120|          0|
    |p_Result_6_reg_1228                |   64|  32|    1|          0|
    |ret_V_10_reg_1403                  |   64|  32|   43|          9|
    |ret_V_8_reg_1343                   |   64|  32|   13|          0|
    |ret_V_9_reg_1392                   |   64|  32|   36|          0|
    |tmp_16_reg_1235                    |   64|  32|   11|          0|
    |tmp_4_reg_1434                     |   64|  32|   40|          0|
    |trunc_ln2_reg_1323                 |   64|  32|   59|          0|
    |y_is_0_reg_1275                    |   64|  32|    1|          0|
    +-----------------------------------+-----+----+-----+-----------+
    |Total                              | 2852| 544| 2219|         18|
    +-----------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------+-----+-----+------------+---------------------+--------------+
| RTL Ports | Dir | Bits|  Protocol  |    Source Object    |    C Type    |
+-----------+-----+-----+------------+---------------------+--------------+
|ap_clk     |   in|    1|  ap_ctrl_hs|  pow_generic<double>|  return value|
|ap_rst     |   in|    1|  ap_ctrl_hs|  pow_generic<double>|  return value|
|ap_start   |   in|    1|  ap_ctrl_hs|  pow_generic<double>|  return value|
|ap_done    |  out|    1|  ap_ctrl_hs|  pow_generic<double>|  return value|
|ap_idle    |  out|    1|  ap_ctrl_hs|  pow_generic<double>|  return value|
|ap_ready   |  out|    1|  ap_ctrl_hs|  pow_generic<double>|  return value|
|ap_return  |  out|   64|  ap_ctrl_hs|  pow_generic<double>|  return value|
|exp        |   in|   64|     ap_none|                  exp|        scalar|
+-----------+-----+-----+------------+---------------------+--------------+

