 2
與高溫其生命週期特性影響。同時研究HfO2/AlOx基改質薄膜之電阻式記憶體研
製與材料分析。同時針對反應金屬鈦厚度與位置對其HfO2與RRAM元件特性之影
響；執行其各項元素鍵結材料分析，並研究此電阻式記憶體的NVM記憶體特性，
與讀取抵抗能力；形成過程電壓對後續元件可靠度影響，初始態的電流傳輸機制
與其重覆抹寫能力的影響；並研究其元件良率與金屬鈦厚度與位置之關係，與高
溫其生命週期特性影響。在第三部分，利用薄膜技術，製備高品質透明氧化物
ZnO，研究在不同電極下，氧化鋅的金屬-絕緣層-金屬元件特性。 
 
三、文獻探討 
在文獻中對於雙極性電阻式記憶體(BRRAM)的操作模式討論相當詳盡。雖然這
類記憶體在電路設計上較單極性電阻式記憶體(URRAM)為複雜，且高低電阻比
(10~1000)也較單極性元件(> 100)小，但有別於 URRAM 在操作時有嚴重操作
記憶體參數飄移問題，BRRAM 的操作電壓與高低電阻態相對較為穩定。然而，目
前文獻上的雙極性元件與其使用絕緣薄膜與電極材料種類多，且所表現的特性也
不一致，因此也產生非常多的解釋機制。而富士通公司選用 TiN 下氧化電極來形
成奈米微晶 TiO2[4]，而完成的 Pt/TiO2/TiN 也展示優異記憶體特性。韓國光州
大學 [5]，嘗試將 Cu 原子加入各種氧化物中，藉此來研究其的電阻轉換的特性，
在非化學計量比的 MoOX中進行銅掺雜，元件才有突破性的 106 次寫抹除循環，
同時有高速和多階操作的特點。在後續的論文中，利用雙層結構(bilayer)來形成
一個穩定的 BRRAM，在 MoOX 中形成一個類似侷限電極的電阻絲。而在下層氧
化物形成有效的 BRRAM。對於光州大學的研究中發現一個有趣的現象，雖然他
們的元件都是採用 Pt 作為上電極，Cu 作為下電極，Cu 離子所形成電阻絲的斷
裂與結合也被用來解釋氧化物固態電解質記憶體的操作原理，然而，光州大學的
Cu-MoOX 卻與一般的氧化物記憶體有不一樣的操作極性，且操作電流也較大。
因此，氧離子在氧化物運動方向與電阻絲的斷裂與生成，有相當重要之關聯。旺
宏[6]同樣也是利用氧化栓塞金屬電極材料的方法，選用鎢(W)來形成 WOX 的
Pt/WO/W 電阻式記憶體，元件也是具有高速且多階的操作特性，但寫入抹除循
環數也不甚理想(103 次)。此電阻轉換是來自電極與氧化物之費米能階與缺陷能
階的能量差變化所造成。但從這些結果可以發現，在氧化物 BRRAM 電極選擇
似乎不若單極性電阻式記憶體嚴格。在上述的文獻回顧中，雖然材料系統多元化
的雙極性元件，彼此之間的操作特性差異很大，且電阻轉換機制的解釋非常的多
種；包括電荷累積限制傳導機制(space charge limited current , SCLC)，電阻絲機
制，電化學反應，或接面上的蕭基能障變化。BRRAM 比較容易具有高速、低電
流、多階操作的記憶體特性，且預置(SET)/復置(RESET)操作電壓較為穩定。
此外，BRRAM 仍是以 Pt 電極為主。北京大學的康教授研究團隊在研究 ZnO 為
主的 BRRAM，提出了一個 unified 的模型來解釋電阻轉換的機制[7]。但在 ZnO
為主的 BRRAM，因為 ZnO 的能隙為 3.2 eV，其具有透明的特性，因此在透明
電子或軟性電子記憶體元件的開發中。使用 ZnO 為記憶體，其特性與製程，應
較其他高分子基為主的可靠度為佳，使用銦錫氧化物作為上下電極，而搭配
 4
350、400、450、500 和 550 °C 給予不同退火時間來處理，來增加並穩定金屬-
介電層-金屬電阻轉換的行為。材料分析工具為穿透式電子顯微鏡觀察其微觀結
構，X-ray 光電子能譜儀觀察其薄膜鍵結情形與元素分佈，低掠角 X-ray 繞射
研究材料之結晶特性與原子力顯微鏡觀察試片表面。10 nm Ti 在 HfOx 之上，與
HfOx 之下之 10，20，30，與 40 nm Ti 之元件編號為 T10，10T，20T，30T 與 40T。
分析電性儀器以 HP -4145A 或 HP4156 半導體分析儀，量測其相關電流電壓(I-V)
特性及 HP-4284A(LCR)分析儀量測電容電壓(C-V)特性。此外隨後量測重複寫入
抹除次數(Cycles No)和高溫元件記憶能力(Retention)。量測過程期間:(a). 起初
以不同溫度下嘗試萃取出載子傳輸機制(Carrier transport mechanism) (b). 也為了
探討不同 PMA 熱處理溫度對於電阻轉換效應的影響。C-V 以 HP-4284A LCR Meter 
量測其絕緣薄膜之介電特性量測，量測值包括電容(C)。電容-電壓量測的頻率
分別為 1、10、100 和 1 MHz，外加電壓的方向為-V Æ 0V Æ＋V Æ 0V Æ -V，
振盪電壓(oscillation voltage)為 0.05 V。對上下兩個導電層通電時，即可以呈現
儲能的作用。在不超過元件崩潰電壓條件下，可以用以阻絕直流訊號，因此具有
電容的作用。MIM 電容值決定於上下兩層金屬所交集的面積與介電層厚度。經
過下列公式計算出介電常數: dAsC 0εε= ,在此處 C：量測之元件之電容值， sε ：
介電常數， 0ε ：真空介電率= 8.85×10-14 F/cm ，A 為元件面積。d=元件中間介
電層膜厚 
 
五、結果與討論 
在圖一為 TiN/Ti/HfOx/TiN 電阻式記憶體經金屬後熱處理後，其 0.36 μm 元件尺
寸初始態之元件之形成電壓與不同 HfOx 厚度之關係，基本上呈現線性之關係。
其等效電場(effective E-field)約為 3.3 MV/cm，大約為 HfO2 氧化層的 1/2 [13]，
其主要原因為反應金屬鈦與下方 HfO2 反應，造成氧缺之絕緣薄膜。當其厚度為
3 nm 時，其並不需要形成過程，可以形成 forming-less 電阻式記憶體。 
0 5 10 15 20 25
0
2
4
6
8
 
Fo
rm
in
g 
vo
lta
ge
 (V
)
HfOx thickness (nm)
TiN/Ti/HfOx/TiN stack
Forming-free
 
圖一 TiN/Ti/HfOx/TiN 電阻式記憶體熱處理後，其形成電壓與 HfOx 厚度之關
係，其厚度為 3 nm 時，其並不需要形成過程，形成 forming-less 電阻式記憶體。 
圖二所示為 TiN/Ti/HfOx(5 nm)/TiN 電阻式記憶體，其低電阻狀態與高電阻狀態
之 Weibull 分佈，在低組態中，其低電阻約為 1 Kohm，而高阻態約為 1M 至 100 
Mohm，高阻態的廣分佈可能為其元件在形成電壓後，其介電層內形成複雜的電
 6
100 102 104 106 108
1k
10k
100k
1M
10M
 
 
R
es
is
ta
nc
e 
(O
hm
)
Retention time (Sec)
HRS   LRS
    150 °C
    220 °C
10 yr
 
圖四 Ti/HfOx/TiN 電阻式記憶體，其高低組態在 150 與 200°C 之高溫記憶能力 
讀 取 電 壓 亦 為 電 阻 式 記 憶 體 中 的 重 要 參 數 ， 圖 五  Ti/HfOx/TiN 與
Ti/HfOx/AlOx/TiN 電阻式記憶體熱處理後，其讀取電壓之 Weibull 分佈，橫座標
為加壓電壓，縱座標為加壓電壓下，受到讀取電壓影響產生錯誤訊號之機率。對
Ti/HfOx/TiN 元件而言，其最大可以承受加壓電壓約為 0.5 V，而 HfOx/AlOx/TiN
元件其承受加壓電壓可以提升至約為 0.75 V。AlOx 可以有效改善其讀取電壓的
穩定度。然其 AlOx 行為還有待詳細研究。 
0.2 0.3 0.4 0.5 0.6 0.7 0.8
0
20
40
60
80
100
 
 
  D
is
tu
rb
an
ce
 p
ro
ba
bi
lit
y 
 (d
is
tu
rb
 b
ef
or
e 
95
0 
se
c)
Stress voltage (V)
 HfOx
 HfOx/AlOx
 
圖五 Ti/HfOx/TiN 與 Ti/HfOx/AlOx/TiN 電阻式記憶體熱處理後，其讀取電壓之
Weibull 分佈 
反應金屬鈦對調整 HfOx 的介電強度(dielectric strength)扮演重要的角色，而其在
元件中的位置與 HfOx 的成長順序對後續電阻式記憶體特性影響也值得探討。在
圖六中 Ti/HfOx 與 HfOx/TiN 電阻式記憶體熱處理後，其反應示意圖 
 
圖六 Ti/HfOx 與 HfOx/TiN 電阻式記憶體熱處理後，其反應示意圖 
 8
5 10 15 20 25 30 35 40
0
5
10
15
20
25
30
35
 
O
xy
ge
n 
co
nc
en
tr
at
io
n 
(%
)
Depth (nm)
 10 nm Ti
 20 nm Ti
 30 nm Ti
 
圖九  HfOx/Ti 電阻式記憶體熱處理前後，不同厚度 Ti 薄膜厚度中，其氧原子
在 HfOx 薄膜微觀中的分佈 
 
nm)/HfOx 元件的形成電壓與初始態電阻特性。在相同的鈦薄膜厚度下，T10 元
件的形成電壓與初始態電阻分別為 1.8V 與 800 MΩ @ 1V，而 10T 元件的形成電
壓與初始態電阻分別為 2.45 V 與 5 GΩ @ 1V，明顯高於 T10 元件。由此證明當
鈦薄膜在 HfOx 薄膜上方，可以形成一個過氧缺的薄膜，而 10T 元件中，其 HfOx 
薄膜絕緣特性較佳，因此其元件形成電壓較高，且其元件漏電流較小。隨著反應
Ti 的增加，其形成電壓呈現下降趨勢，而漏電流呈現增加趨勢，使用 40 nm  Ti
的元件(40T)，其形成電壓約略與 T10 元件相仿。 
10 15 20 25 30 35 40
1.8
2.1
2.4
Fo
rm
in
g 
vo
lta
ge
 (V
)
Thickness of Ti (nm)
1M
10M
100M
1G
T10 
T10
 
圖十 HfOx/Ti 電阻式記憶體熱處理前後，不同厚度 Ti 薄膜厚度中，其形成電壓
與初始態電阻與不同厚度 Ti 薄膜厚度之關係，而同時比較 Ti(10 nm)/HfOx 元件 
1.5 2.0 2.5
0.01
0.1
1
 T10
 10T
 20T
 30T
 40T
-ln
 ( 
1 
- F
 )
Forming voltage ( V )  
圖十一 T10，10T，20T，30 T 與 40T 電阻式記憶體熱處理後，其形成電壓的
Weibull 分佈 
 10
 
六、結論與建議 
在本年度研究計畫中，我們使用一層反應金屬(Ti)於 HfO2 薄膜之雙層結構。在
適當熱處理條件下，反應金屬可以與 HfO2 絕緣薄膜進行反應，使 HfO2 成為氧
缺的絕緣膜。研究此 RRAM 所得到的形成電壓與絕緣層厚度的線性關係，當絕
緣層厚度低於一個臨界值時，反應金屬鈦造成一個足夠的氧離子缺陷，致使電阻
式記憶體無需形成過程。而 5 nm HfO2 絕緣薄膜的高低電阻態分布與基本操作特
性。此外，我們亦研究在 50 nm 元件尺寸上，其電流與電壓特性。雖然可以穩
定操作，但其過高的復置電流將限制其在小元件上的表面。我們並得到此 RRAM
的寫抹次數(大於 106 次)。加入 AlOx 可以增加電阻式記憶體元件讀取抵抗能
力，其生命週期約為 10 年。量取其不同高溫資料的保持力。第二部分，研究反
應金屬鈦在 HfO2 基薄膜之電阻式記憶體研製與材料分析，Ti/HfOx 元件有較低
的形成電壓與適當的初始態電阻，其可以穩定操作與有較大的高低阻態比率；在
HfOx/Ti 下，Ti 薄膜的厚度要高於 20 nm，其元件良率才得以提升。在 20T 與
40T 電阻式記憶體中，20 nm 元件過大的形成電壓會傷害元件，至使其後續抹寫
能力可靠度較差。同時建立變溫 RRAM 元件量測能量。在第三部分，利用濺鍍
法製作薄膜技術，製備高品質透明氧化物 ZnO 與 GZO。濺鍍法製備透明氧化物
薄膜技術，其崩潰電壓約為 3.3 V，在 1 V 漏電流約為 100 nA。 
七、參考資料 
[1] R. Waser and M. Anon, Nat. Mater. 6, 833(2007). 
[2] H. Y. Lee, P. S. Chen, T. Y. Wu, Y. S. Chen, C. C. Wang, P. J. Tzeng, C. H. Lin, F. Chen, C. H. Lien, and M.-J. Tsai, in IEDM 
Tech Dig., p. 298 (2008). 
[3] W. Hickmott, J. Appl. Phys. 88, 2805 (2000). 
[4] K. Kinoshita, T. Tamura, M. Aoki, Y. Sugiyama, and H. Tanaka, Jpn. J. Appl. Phys., 45(37) 991 (2006). 
[5] D. S. Lee, D-J. Seong; Hye jung Choi; Inhwa Jo; Dong, R.; Xiang, W.; Seokjoon Oh; Myeongbum Pyun; Sun-ok Seo; 
Seongho Heo; Minseok Jo; Dae-Kyu Hwang; Park, H.K.; Chang, M.; Hasan, M.; Hyunsang Hwang, in IEDM Tech. Dig., p. 587 
(2006). 
[6] C.H. Ho, E.K. Lai, M.D. Lee, C.L. Pan, Y.D. Yao, K.Y. Hsieh, Rich Liu, and C.Y. Lu, Symp. in VLSI Tech. Dig., 12B-2, 228 
(2007). 
[7] Nuo Xu, Lifeng Liu, Xia Sun, Xiaoyan Liu, Dedong Han, Yi Wang, Ruqi Han, Jinfeng Kang, and Bin Yu, Appl. Phys. Lett. 92, 
232112 (2008). 
[8] Z. Wei, Y. Kanzawa, K. Arita, Y. Katoh, K. Kawai, S. Muraoka, S. Mitani, S. Fujii, K.Katayama, M. Iijima, T. Mikawa, T. 
Ninomiya, R. Miyanaga, Y. Kawashima, K. Tsuji, A. Himeno, T. Okada, R. Azuma, K. Shimakawa, H. Sugaya, and T. Takagi;R. 
Yasuhara, K.Horiba, H. Kumigashira, and M. Oshima, in IEDM Tech Dig., p. 293 (2008). 
[9] D.-J. Seong, J. Park, N. Lee, M. Hasan, S. Jung, H. Choi, J. Lee, M. Jo, W. Lee, S. Park, S. Kim, Y. Jang, Y. Lee, 
M. Sung, D. Kil, Y. Hwang, S. Chung, S. Hong, J. Roh and H. Hwang, in IEDM Tech Dig., p. 101  (2009). 
[10] C. H. Cheng, F. S. Yeh and A. Chin, Advanc. Mater. 23, 902 (2011). 
[11] I. G. Baek, et al. in IEDM Tech. Dig., pp. 587 (2004). 
Fig. 1. Schematic diagrams for the 
as-grown and PMA of (a) Ti/HfOx and 
(b) HfOx/Ti stacked layer. 
0
10
20
30
40
10 20 30
0
10
20
30
4
 
 
 As grown HfOx/Ti
 Annealed HfOx/TiTiN HfOx
Ti
TiN
TiN
HfOx
TiO
Ti
 
 
O
xy
ge
n 
C
on
te
nt
 (%
)
Depth (nm)
 As-grown Ti/HfOx
 Annealed Ti/HfOx
HfOx
Ti
TiN
TiN
TiN
HfOx
TiO
Ti
TiON
Fig. 4 Oxygen atoms distribution in 
as-grown and PMA (a) TiN/Ti/HfOx/TiN 
and (b) TiN/HfOx/Ti/TiN stacked layer. 
The inserted one is the possible scenario of 
the stacked layer during deposition. 
 
 
 
 
 
 
 
 
 
Fig. 7 Weibull plot of the VF distribution 
for 10T, 20 T, 30T, 40T, and T10 devices. 
10 20 30 40
1k
10k
100k
1M
-1.5 -1.0 -0.5 0.0 0.5 1.0 1.5
10-8
10-6
10-4
 
 
C
ur
re
nt
 (A
)
Applied voltage (V)
SET
RESET
 
 
R
es
is
ta
nc
e 
(o
hm
)
Thickness of Ti layer (nm)
LRS
HRS
memory window
Fig. 10. Dependence of resistance of HRS 
and LRS on Ti thickness for 20 T, 30T, 
40T, and T10 devices. The inserted one is 
the typical I-V of RW for 40T device. 
20 30 40
In
te
ns
ity
 (a
.u
.)
2 Theta (degree)
 2: HfOx/Ti 
 1: Ti/HfOx
1
2
Fig. 2. GIAXRD spectra for HfOx/Ti and 
Ti/HfOx stacked layer. 
 
 
 
 
 
 
 
 
 
Fig. 5 Oxygen atoms distribution in the 
TiN/HfOx/Ti/TiN with 10, 20, and 
30-nm-thick Ti under PMA of 450 °C. 
 
Fig. 8. The typical forming process and 1st 
reset I-V curves for the T10 and 10T 
device. 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 11. Endurance characteristics of 20T 
and 40T devices. The resistance of HRS 
and LRS for the 20T device will merge 
after 105 cycles. 
 
 
Fig. 3. HRTEM images of (a) Ti/HfOx and 
(b) HfOx/Ti stacked layer under PMA of 
450 °C for 5 min. 
10 15 20 25 30 35 40
1.8
2.1
2.4
Fo
rm
in
g 
vo
lta
ge
 (V
)
Thickness of Ti (nm)
1M
10M
100M
1G
T10 
T10
Fig. 6. VF and initial R of 10T, 20T, 30T, 
40T, and T10. The line is a guide for eyes. 
 
 
 
 
 
 
 
Fig. 9 (a) Schottky emission plot of initial 
states for 10T and T10 devices and (b) 
double logarithmic I-V plot for 40T 
devices. 
100 101 102 103 104 105
1k
10k
100k
 
 
R
es
is
ta
nc
e 
(O
hm
)
Retention time (Sec)
 HRS
 LRS
85 °C 40T device
Fig. 12 Data retention for Rlow(LRS) and 
Rhigh(HRS) for 40T device at 85 °C. 
Acknowledgement  
This work is supported by the National Science 
Council through Grant No. NSC 
98-2221-E-159-023-. 
-2 -1 0 1 210
-13
10-11
10-9
10-7
10-5
10-3
C
ur
re
nt
 (A
)
Applied voltage (V)
 HfOx/Ti
 Ti/HfOxdevice size: 0.13 μm2
5 10 15 20 25 30 35 40
0
5
10
15
20
25
30
35
 
O
xy
ge
n 
co
nc
en
tr
at
io
n 
(%
)
Depth (nm)
 10 nm Ti
 20 nm Ti
 30 nm Ti
1.5 2.0 2.5
0.01
0.1
1
 T10
 10T
 20T
 30T
 40T
-ln
 ( 
1 
- F
 )
Forming voltage ( V )
1k
10k
100 101 102 103 104 105
10k
 HRS
 LRS  
 
20T
 HRS
 LRS
 R
es
is
ta
nc
e 
(o
hm
)
No. of cycles
40T
(a)
(b)
-5 -4 -3 -2 -1 0
-22
-20
-18
-16
-14
 
ln
 (I
)
ln (V)
slope 1.0
slope 2.1
SCLC mechanism
40T device
(b)
0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6
-24
-20
-16
-12
ln
(I
)
sqrt (⏐V⏐)
 10T device
 T10 device
(a)
Schottky emission
(a) 
(b) 
3. CMOS Device / Device Physics 
4. Advanced Memory Technology 
5. Advanced Circuits and Systems 
6. Compound Semiconductor Circuits, Electron Devices and Device Physics 
7. Photonic Devices and Device Physics 
8. Advanced Material Synthesis and Crystal Growth Technology 
9. Physics and Applications of Novel Functional Materials and Devices 
10. Organic Materials Science, Device Physics, and Application 
11. Micro/Nano Electromechanical and Bio-Systems (Devices) 
12. Spintronic Materials and Devices 
13. Application of Nanotubes and Nanowires 
14. Power Electronics 
 
第一天(九月二十二日) 先參加 DRAM section (area 4) 主要談到下世代 DRAM 
的製造，元件與量測，在三星電子已經宣布進入 30 奈米的同時，國內的研發能
量似乎還是不夠，令人憂心。而韓國 Chungnam 大學研究 ZrO2 為 30 奈米世代所
需用的絕緣層，此結果令人注意，在 DRAM 路程途似乎直接由 Ta2O5 跳到
ZrO2。而該論文應用 Charge pump 方法來評估在材料缺陷中的能階高低，這是
個可以參考的方法。接下來參加 Novel structures 在先進元件中的應用。由長庚
大學 Sidhu 教授利用 VLS 成長鍺奈米線，此奈米線使用在非揮發性記憶體有不
錯的記憶能力。而中央大學李佩雯教授的團隊以矽鍺氧化來製作鍺奈米線也發揮
的極大的創意。而今年大會特別安排兩場 special Plenary session 討論，主講人為
Shimoda 與 Esaki 博士。討論主題為＂50 years of Lasers＂與＂In Half Century of 
Research Career, What did I explore＂，主要討論 Laser 的發展與 Esaki diode 的發
展，尤其 Esaki 發展出第一個量子元件與人造奈米結構。或許國內也可請相關專
家學者來做回顧，以激發後進研究努力目標。 
 
第二天(九月二十三日)，早上開始參加由Robertson 博士討論＂Atomic 
mechanism of flat band voltage shifts by Oxide dipole layer in High K Metal Gate 
stacks＂， 利用第一原理解釋後，他認為在High K 材料中或其他絕緣層有不同
的dipole 的影響造成MOS flat band voltage 的變動。AIST 的Ni Zhong 等人研
究TiO2 的整流電流特性，其論文為“Fabrication of Rectifying Pt/TiO2/Pt by RF 
Magnetron Sputtering”，利用濺鍍法製備二氧化鈦做為Pt/TiO2/Pt的絕緣層。利用
DC 150 W 下不同的氧氣流量，研究其整流效果，得到其元件的電阻式記憶體電
阻的選擇元件與電阻轉換，與鐘博士討論後得到不少幫助。之後參加POST 
session， 首先進行三分鐘口頭報告。在此間學習如何使用這麼短的時間來精簡
報告自己研究的內容。在海報旁與各位學者與研究人元討論相關論文問題，張貼
海報之後與多位學者互動。最後繼續參加flash  section，flash  section 有4個可
 
三 建議 
       在各國極力發展先進科技的各項軟實力中，科技研發的時效越來快。在
參與此次會議中，筆者與各國人員相互討論得到相當多的先進半導體知識，原建
應用與修正本身錯誤的觀念。參與 SSDM 2010 會議之後，希望國科會多給與國
內相關領域研究人員出國補助的機會，使其增長其國際觀與研究能力之提升，並
可認識外國相同領域與不同領域但有值得學習的學者，同時可增加研究人員的研
究方向的深度與廣度。而台灣已成為 IC 產業與研發大國，應該有機會舉辦類似
SSDM 的大型國際會議，而大陸學生相當認真與投入，值得台灣學生學習與效法。 
 
四 攜回資料名稱及內容: 
 
1. 攜回一本中攜回 2010 年 SSDM 會議論文行程集乙本以及大會論文資料
USB 乙枚。 
2. 攜回一本 Japanese Journal Applied Physics special issue:  Dry etching。 
Fig. 1. Schematic diagrams for the 
as-grown and PMA of (a) Ti/HfOx and 
(b) HfOx/Ti stacked layer. 
0
10
20
30
40
10 20 30
0
10
20
30
4
 
 
 As grown HfOx/Ti
 Annealed HfOx/TiTiN HfOx
Ti
TiN
TiN
HfOx
TiO
Ti
 
 
O
xy
ge
n 
C
on
te
nt
 (%
)
Depth (nm)
 As-grown Ti/HfOx
 Annealed Ti/HfOx
HfOx
Ti
TiN
TiN
TiN
HfOx
TiO
Ti
TiON
Fig. 4 Oxygen atoms distribution in 
as-grown and PMA (a) TiN/Ti/HfOx/TiN 
and (b) TiN/HfOx/Ti/TiN stacked layer. 
The inserted one is the possible scenario of 
the stacked layer during deposition. 
 
 
 
 
 
 
 
 
 
Fig. 7 Weibull plot of the VF distribution 
for 10T, 20 T, 30T, 40T, and T10 devices. 
10 20 30 40
1k
10k
100k
1M
-1.5 -1.0 -0.5 0.0 0.5 1.0 1.5
10-8
10-6
10-4
 
 
C
ur
re
nt
 (A
)
Applied voltage (V)
SET
RESET
 
 
R
es
is
ta
nc
e 
(o
hm
)
Thickness of Ti layer (nm)
LRS
HRS
memory window
Fig. 10. Dependence of resistance of HRS 
and LRS on Ti thickness for 20 T, 30T, 
40T, and T10 devices. The inserted one is 
the typical I-V of RW for 40T device. 
20 30 40
In
te
ns
ity
 (a
.u
.)
2 Theta (degree)
 2: HfOx/Ti 
 1: Ti/HfOx
1
2
Fig. 2. GIAXRD spectra for HfOx/Ti and 
Ti/HfOx stacked layer. 
 
 
 
 
 
 
 
 
 
Fig. 5 Oxygen atoms distribution in the 
TiN/HfOx/Ti/TiN with 10, 20, and 
30-nm-thick Ti under PMA of 450 °C. 
 
Fig. 8. The typical forming process and 1st 
reset I-V curves for the T10 and 10T 
device. 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 11. Endurance characteristics of 20T 
and 40T devices. The resistance of HRS 
and LRS for the 20T device will merge 
after 105 cycles. 
 
 
Fig. 3. HRTEM images of (a) Ti/HfOx and 
(b) HfOx/Ti stacked layer under PMA of 
450 °C for 5 min. 
10 15 20 25 30 35 40
1.8
2.1
2.4
Fo
rm
in
g 
vo
lta
ge
 (V
)
Thickness of Ti (nm)
1M
10M
100M
1G
T10 
T10
Fig. 6. VF and initial R of 10T, 20T, 30T, 
40T, and T10. The line is a guide for eyes. 
 
 
 
 
 
 
 
Fig. 9 (a) Schottky emission plot of initial 
states for 10T and T10 devices and (b) 
double logarithmic I-V plot for 40T 
devices. 
100 101 102 103 104 105
1k
10k
100k
 
 
R
es
is
ta
nc
e 
(O
hm
)
Retention time (Sec)
 HRS
 LRS
85 °C 40T device
Fig. 12 Data retention for Rlow(LRS) and 
Rhigh(HRS) for 40T device at 85 °C. 
Acknowledgement  
This work is supported by the National Science 
Council through Grant No. NSC 
98-2221-E-159-023-. 
-2 -1 0 1 210
-13
10-11
10-9
10-7
10-5
10-3
C
ur
re
nt
 (A
)
Applied voltage (V)
 HfOx/Ti
 Ti/HfOxdevice size: 0.13 μm2
5 10 15 20 25 30 35 40
0
5
10
15
20
25
30
35
 
O
xy
ge
n 
co
nc
en
tr
at
io
n 
(%
)
Depth (nm)
 10 nm Ti
 20 nm Ti
 30 nm Ti
1.5 2.0 2.5
0.01
0.1
1
 T10
 10T
 20T
 30T
 40T
-ln
 ( 
1 
- F
 )
Forming voltage ( V )
1k
10k
100 101 102 103 104 105
10k
 HRS
 LRS  
 
20T
 HRS
 LRS
 R
es
is
ta
nc
e 
(o
hm
)
No. of cycles
40T
(a)
(b)
-5 -4 -3 -2 -1 0
-22
-20
-18
-16
-14
 
ln
 (I
)
ln (V)
slope 1.0
slope 2.1
SCLC mechanism
40T device
(b)
0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6
-24
-20
-16
-12
ln
(I
)
sqrt (⏐V⏐)
 10T device
 T10 device
(a)
Schottky emission
(a) 
(b) 
98年度專題研究計畫研究成果彙整表 
計畫主持人：陳邦旭 計畫編號：98-2221-E-159-023- 
計畫名稱：氧化鉿電阻式記憶體研製與可靠度研究(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 4 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 1 0 100% 
人次 
 
期刊論文 2 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
