@Kzamudio Â¿QuÃ© te parece el repositorio? Â¡EstÃ¡ chido! :+1:

<h1 align="center">
  <p align="center">:star: Lisa Simpson te guÃ­a: resoluciÃ³n del Cuestionario :star:</p>
</h1>

Â¡Hola a todos! Soy Lisa Simpson, estoy aquÃ­ para ayudarte a navegar por el fascinante mundo de los microprocesadores ARM y resolver este cuestionario. 


<p align="center" width="100%">
    <img width="60%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/67ba9f76-0e78-4c72-b221-bfcbd64c9453"> 
</p>

## ğŸ§  Â¿QuÃ© es un microconrolado? ğŸ§ 



Vaya, antes de zambullirnos en las diferencias entre las familias Cortex y todo lo relacionado con la arquitectura de los `micros`, primero, Â¡necesitamos entender la importancia de estos pequeÃ±os pero poderosos dispositivos! ğŸ˜„. 

Imagina, un microcontrolador es como el cerebro y el corazÃ³n de muchos sistemas electrÃ³nicos. Es un pequeÃ±o dispositivo electrÃ³nico que cabe en la palma de tu mano, pero no subestimes su capacidad. Este pequeÃ±o prodigio integra un procesador, memoria y perifÃ©ricos en un solo chip, como puedes ver en la *imagen de esquema de bloques del microcontrolador citada desde [este enlace](https://www.disca.upv.es/aperles/arm_cortex_m3/llibre/libro-ARM-Cortex-M.pdf).*

<p align="center" width="100%">
    <img width="60%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/466c6c44-d85b-43ae-bdda-a748411061ca"> 
</p>


`Â¿Y cuÃ¡l es su misiÃ³n principal?` Bueno, su propÃ³sito es controlar, monitorear y ejecutar tareas en sistemas embebidos, en otras palabras, estos diminutos hÃ©roes electrÃ³nicos son los encargados de hacer funcionar todo, desde tu lavadora y secadora, hasta tu telÃ©fono inteligente y tu reloj digital. Sin ellos, la mayorÃ­a de los dispositivos que usamos a diario simplemente no funcionarÃ­an, alguno se puden viualizar en la ssiguiente imagen.

<p align="center" width="60%">
    <img width="20%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/01ff8360-8041-4200-9561-5a41e6e1db01"> 
    <img width="20%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/aec1b786-e341-422a-a7a6-89173f439d17"> 
    <img width="20%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/b33d0c0b-2357-40ce-8d1a-8ebe353786f6"> 
</p>
<p align="center" width="60%">
    <img width="20%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/01898572-8479-4f4f-b3c9-1cd825e0b186"> 
    <img width="20%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/64adf1c8-9484-4249-a35b-9a2c3dee4518"> 
    <img width="20%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/8dcf2abe-7893-4ea7-82ef-9cdc74e6d2bb"> 
</p>

Â¡Vamos a comenzar! ğŸš€ recuerda que durante esta aventura, exploraremos juntos las respuestas a las preguntas orientadoras y aprenderemos mÃ¡s sobre los microprocesadores ARM. Â¡AsÃ­ que, prepÃ¡rate para sumergirte en el conocimiento y la diversiÃ³n de la `arquitectura de los microcontroladores`!

## ğŸ§  Familias de Microprocesadores ğŸ…°ï¸ğŸ†ğŸ…¼ ğŸ§ 


Estoy emocionada de ayudarte a comprender las familias de microprocesadores de ğŸ…°ï¸ğŸ†ğŸ…¼. Las familias principales son `Cortex-A`, `Cortex-R` y `Cortex-M`, cada una tiene un propÃ³sito distinto, en `Cortex-A` se destaca en el rendimiento y se encuentra en dispositivos como smartphones, para `Cortex-R` el enfoca es dado en aplicaciones en tiempo real, como sistemas de control, por Ãºltimo, `Cortex-M` es ideal para sistemas embebidos de baja potencia, como sensores y dispositivos IoT. De esta manera, es favorable indicar que las diferencias clave incluyen `la potencia de procesamiento y el conjunto de caracterÃ­sticas`, lo que permite adaptarlos a diversas aplicaciones.


<p align="center" width="100%">
    <img width="70%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/adb5c11f-1ac9-4721-8ac3-b29000a83795"> 
</p>


*Imagen de ARM citada desde [este enlace](https://www.orientdisplay.com/es/how-to-select-arm-processors/).*


### Cortex-ğŸ…°ï¸ 
Los procesadores Cortex-A estÃ¡n diseÃ±ados para dispositivos Linux y Android, desde relojes inteligentes hasta equipos de red. AquÃ­ tienes algunas caracterÃ­sticas clave:
- Los procesadores Cortex-A `(A5, A7, A8, A9, A12, A15 y A17)` se basan en la arquitectura ARMv7-A.
- Ofrecen un mÃ¡ximo rendimiento y eficiencia energÃ©tica, ideales para una variedad de dispositivos.
- `Ejemplos de procesadores:` Cortex-A7 para tabletas y telÃ©fonos inteligentes sensibles al costo, Cortex-A15 para dispositivos de gama alta.

### Cortex-ğŸ†
Los procesadores Cortex-R son ideales para aplicaciones en tiempo real de alto rendimiento, como sistemas automotrices y mÃ¡s. Algunos ejemplos incluyen:
- `Cortex-R4:` ideal para aplicaciones automotrices, con baja latencia y sincronizaciÃ³n de hasta 600 MHz.
- `Cortex-R5:` ofrece mayor eficiencia y gestiÃ³n de errores mejorada, ideal para respuestas en tiempo real.
- `Cortex-R7:` mayor rendimiento con canalizaciÃ³n de 11 etapas y soporte para multiprocesamiento simÃ©trico y asimÃ©trico.

### Cortex-ğŸ…¼
Cortex-M estÃ¡ diseÃ±ado para microcontroladores (MCU) y se adapta a una variedad de aplicaciones. AquÃ­ estÃ¡n los aspectos mÃ¡s destacados:
- Los procesadores Cortex-M se utilizan en MCU con memorias, relojes y perifÃ©ricos integrados.
- `Cortex-M0+:` utiliza el conjunto de instrucciones Thumb-2 y es eficiente en energÃ­a.
- `Cortex-M3 y M4:` ofrecen un rendimiento sÃ³lido, con Cortex-M4 destacando en DSP y punto flotante.

De esta manera podemos decir que, Cortex-ğŸ…°ï¸ es ideal para dispositivos de alto rendimiento, Cortex-ğŸ† es perfecto para aplicaciones en tiempo real y Cortex-ğŸ…¼ se adapta a una amplia gama de aplicaciones, desde eficiencia energÃ©tica hasta rendimiento sÃ³lido. Â¡Espero que esta guÃ­a te haya ayudado a comprender mejor estas familias de procesadores ARM! ğŸ˜„

`Referencia`: [ARM Architectures](https://developer.arm.com/architectures)

<p align="center" width="100%">
    <img width="30%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/2162ff14-54d6-4734-abef-2d290409e292"> 
</p>

<h1 align="center">
  <p align="center"> Cortex-ğŸ…¼ </p>
</h1>

## 1. Diferencias Entre las Familias Cortex-<span style="color: blue;">ğŸ…¼</span>

ğŸ§  Â¡Claro! En el mundo de los microprocesadores ARM, las familias `Cortex-M0, M0+, M1, M3 y M4` tienen sus propias peculiaridades. El `Cortex-M0` es simple y eficiente en energÃ­a, ideal para aplicaciones con recursos limitados, en `Cortex-M3` se obtiene un rendimiento mÃ¡s sÃ³lido y se adapta bien a una variedad de aplicaciones, mientras que el `Cortex-M4` es similar al M3 pero agrega capacidades de procesamiento de seÃ±ales digitales (DSP) y punto flotante, lo que lo hace excelente para aplicaciones que requieren un procesamiento intensivo.ğŸ’¡


<p align="center" width="100%">
    <img width="50%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/49e114fe-c38e-4e2c-a474-600bff8c82d0"> 
</p>

`Referencia`: [ARM Architectures](https://soloelectronicos.com/2022/07/27/hablemos-de-la-familia-stm32/)


<p><span style="color: purple;">Â¡Vaya!</span> ahora que tenemos una visualizaciÃ³n grÃ¡fica, puedo explicarte un poco mÃ¡s sobre las subfamilias de los procesadores Cortex-M. Como ves, hay modelos como el Cortex-M0, que son menos potentes y requieren menos silicio, y luego estÃ¡n los M4, que ofrecen mucho mÃ¡s rendimiento a costa de ocupar mÃ¡s espacio.</p>

**La familia ARM Cortex-M es genial por varias razones:**

<ul>
  <li>Una arquitectura, muchas implementaciones. Cada fabricante agrega su toque especial, como en automociÃ³n, aeroespacial, bajo consumo, FPGA y mÃ¡s.</li>
  <li>Un montÃ³n de herramientas, tanto de hardware como de software. Hay emuladores, compiladores, IDEs, bibliotecas y mÃ¡s, Â¡algunas son incluso gratuitas!</li>
  <li>Â¡Una comunidad superactiva! Hay blogs, foros y proyectos interesantes como mbed, lpcxpresso y mapple.</li>
  <li>Los "starter kits" son prÃ¡cticamente regalados, lo que facilita empezar con estos microcontroladores.</li>
  <li>Finalmente, la depuraciÃ³n es una parte fundamental en el mundo de los microcontroladores, y la familia Cortex-M lo hace mÃ¡s accesible.</li>
</ul>
Estamos listos para explorar en detalle cada una de estas subfamilias. Â¡Vamos a aprender mÃ¡s sobre los Cortex-M0, M0+, M1, M3 y M4! ğŸš€ Â¡Comencemos!

### 1.1. Cortex-M0 ğŸŒŸ

El Cortex-M0 es como el miembro pequeÃ±o pero poderoso de la familia. EstÃ¡ diseÃ±ado para ser eficiente en tÃ©rminos de energÃ­a y es una opciÃ³n econÃ³mica. Su arquitectura es simple y compacta, lo que lo hace ideal para sistemas embebidos con recursos limitados, como sensores y dispositivos IoT. Si buscas un microcontrolador que haga el trabajo sin gastar demasiada energÃ­a, el Cortex-M0 es una excelente elecciÃ³n.

**Ejemplo**: **Sensor de Temperatura en un Termostato Inteligente**

Imagina un termostato inteligente en tu hogar que ajusta automÃ¡ticamente la temperatura. El Cortex-M0 podrÃ­a estar dentro de un sensor de temperatura que mide constantemente la temperatura ambiente. Es eficiente en energÃ­a para prolongar la duraciÃ³n de la baterÃ­a y lo suficientemente potente para realizar cÃ¡lculos de control de temperatura.

### 1.2. Cortex-M0+ ğŸ’¡

Similar al M0 pero con mejoras en eficiencia y rendimiento. Es como el M0 pero un poco mÃ¡s fuerte. Es una excelente elecciÃ³n para aplicaciones en tiempo real y dispositivos de bajo consumo. Si necesitas un rendimiento un poco mÃ¡s alto sin sacrificar la eficiencia energÃ©tica, el Cortex-M0+ es tu opciÃ³n.

**Ejemplo**: **Dispositivo de Monitoreo de Ejercicio en una Pulsera Inteligente**

En una pulsera inteligente que rastrea tu actividad fÃ­sica, el Cortex-M0+ podrÃ­a gestionar las mediciones de ritmo cardÃ­aco, pasos y distancia recorrida. Su eficiencia energÃ©tica permite que la pulsera funcione durante dÃ­as sin necesidad de recarga, y su rendimiento es suficiente para procesar datos en tiempo real.

### 1.3. Cortex-M1 ğŸ¤–

El Cortex-M1 se enfoca en el control lÃ³gico programable (PLC) y se utiliza principalmente en aplicaciones FPGA. Si estÃ¡s en el mundo de la automatizaciÃ³n industrial y necesitas un procesador que se adapte perfectamente a sistemas lÃ³gicos programables, el Cortex-M1 es la elecciÃ³n.

**Ejemplo**: **Controlador en una MÃ¡quina de FabricaciÃ³n Industrial**

En una mÃ¡quina de fabricaciÃ³n industrial, el Cortex-M1 podrÃ­a ser parte del controlador lÃ³gico programable (PLC). Se encargarÃ­a de coordinar las diferentes partes de la mÃ¡quina, asegurando que cada componente funcione en el momento adecuado y en la secuencia correcta.

### 1.4. Cortex-M3 ğŸ

El Cortex-M3 ofrece un equilibrio impresionante entre eficiencia y rendimiento. Tiene soporte para interrupciones y multitarea, lo que lo hace ideal para aplicaciones en tiempo real y controladores de dispositivos. Si buscas un procesador que pueda manejar tareas complejas y mantener la eficiencia, el Cortex-M3 es la respuesta.

**Ejemplo**: **Controlador de VehÃ­culo AutÃ³nomo**

En un vehÃ­culo autÃ³nomo, el Cortex-M3 podrÃ­a ser responsable de gestionar las entradas de sensores, como cÃ¡maras y lidar, y tomar decisiones en tiempo real para mantener el vehÃ­culo seguro y en la carretera. Su capacidad de multitarea lo hace ideal para esta tarea.

### 1.5. Cortex-M4 ğŸ¯

Similar al M3, pero con una ventaja adicional: capacidades de DSP (procesamiento de seÃ±ales digitales) y punto flotante. Es ideal para aplicaciones de procesamiento intensivo, como robÃ³tica y sistemas de audio. Si necesitas un procesador que pueda enfrentar cÃ¡lculos intensivos, el Cortex-M4 estÃ¡ a la altura del desafÃ­o.

**Ejemplo**: **Sistema de Procesamiento de Audio en un Altavoz Inteligente**

Imagina un altavoz inteligente que puede responder a comandos de voz y reproducir mÃºsica con calidad de estudio. El Cortex-M4 podrÃ­a manejar el procesamiento de seÃ±ales digitales (DSP) para mejorar la calidad del sonido y permitir comandos de voz precisos.


AsÃ­ que aquÃ­ lo tienes, un vistazo rÃ¡pido a las subfamilias de procesadores Cortex-M. Cada uno tiene su propio encanto y se adapta a diferentes necesidades. Â¡PrepÃ¡rate para sumergirte en el emocionante mundo de los microcontroladores ARM! ğŸ˜Š



## 2. Ventajas del Conjunto de Instrucciones Thumb

Â¡Vamos a explorar esto! El conjunto de instrucciones Thumb de ARM es como un atajo inteligente para reducir el tamaÃ±o del cÃ³digo. Las instrucciones Thumb son mÃ¡s compactas, lo que significa que ocupan menos espacio en la memoria. Esto es esencial en dispositivos con recursos limitados. Al reducir el tamaÃ±o del cÃ³digo, aumentamos la densidad de cÃ³digo, lo que permite almacenar mÃ¡s instrucciones en la misma cantidad de memoria. Es como un juego de tetris con cÃ³digo, Â¡optimizando cada espacio disponible!

ğŸ§ `Por ende, el set de instrucciones Thumb es una caracterÃ­stica inteligente de los procesadores ARM que permite una mayor densidad de cÃ³digo.` ğŸ’¡

Imagina que tienes un programa de software, y quieres que ocupe la menor cantidad de memoria posible, especialmente en dispositivos con `recursos limitados` como los sistemas embebidos. AquÃ­ es donde entra en juego el set de instrucciones Thumb, ğŸ‘¾ el set de instrucciones Thumb utiliza instrucciones de 16 bits en lugar de las instrucciones de 32 bits del conjunto completo de instrucciones ARM, esto significa que, en general, el cÃ³digo generado con Thumb es mÃ¡s compacto y ocupa menos espacio de memoria. ğŸ‘ Entonces, la respuesta a la pregunta 2. Â¿Por quÃ© se dice que el set de instrucciones Thumb permite mayor densidad de cÃ³digo? es que el set de instrucciones Thumb permite una mayor densidad de cÃ³digo porque utiliza instrucciones mÃ¡s pequeÃ±as y compactas, lo que ahorra espacio de memoria y es ideal para dispositivos con recursos limitados. ğŸ˜

Referencia: [ARM Thumb Instruction Set](https://developer.arm.com/documentation/ddi0210/c/)
Aplicabilidad: [ARM Thumb Instruction Set](https://developer.arm.com/documentation/ddi0210/c/)

## 3. Arquitectura Load-Store


Imagina que tienes una caja de herramientas y una estanterÃ­a llena de libros. En la arquitectura load-store, tratamos la memoria como nuestra estanterÃ­a de libros y los registros como nuestra caja de herramientas. Cuando necesitamos trabajar con datos, como sumar dos nÃºmeros, primero debemos traer esos nÃºmeros de la estanterÃ­a (memoria) y colocarlos en nuestra caja de herramientas (registros), usamos instrucciones especiales de carga (load) para tomar datos de la memoria y guardarlos en nuestros registros.

Luego, realizamos las operaciones matemÃ¡ticas y lÃ³gicas que necesitamos en nuestra caja de herramientas, aquÃ­ es donde ocurren las verdaderas "chispas" de la computaciÃ³n. Finalmente, cuando hemos terminado con nuestros datos, devolvemos los resultados a la estanterÃ­a (memoria) utilizando instrucciones de almacenamiento (store), asÃ­, otros programas o partes de nuestro programa pueden acceder a esos datos en el futuro.

ğŸ§ `La arquitectura load-store nos ayuda a ser organizados y eficientes, ya que todas nuestras operaciones de datos ocurren en nuestros registros generales, lo que hace que todo sea mÃ¡s rÃ¡pido y eficiente.` ğŸ’¡


<p align="center" width="100%">
    <img width="33%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/49bf9fdf-23de-427c-ad74-9699a55909b2"> 
</p>

Recuerda que en esta arquitectura, no realizamos operaciones de datos directamente en la memoria principal; todo pasa por nuestros registros. Â¡Es como una coreografÃ­a de baile perfectamente coordinada! ğŸ’ƒğŸ’»

Referencia: [Arquitectura load-store](https://www.embedded.com/the-importance-of-the-load-store-architecture/)

## 4. Mapa de memoria de la familia Cortex-M

El mapa de memoria de la familia Cortex-M es como un gran rompecabezas que encaja perfectamente. ğŸ˜„ğŸ§© Es fundamental en el mundo de los sistemas embebidos, y aquÃ­ te voy a contar un poco mÃ¡s sobre cÃ³mo se organiza este mapa. :blush:

<p align="center" width="100%">
    <img width="70%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/05855047-0c33-44c5-aa4b-b9f7df43ae4b"> 
</p>

En la anterior imagen que evidencia el mapa de memoria de la familia se define que ARM ha definido un espacio de direcciones de memoria estandarizado que es comÃºn a todos los nÃºcleos Cortex-M, esto es realmente genial porque garantiza que el cÃ³digo sea portÃ¡til entre diferentes fabricantes de chips. Ahora, este espacio de direcciones tiene un ancho de 4 gigabytes (sÃ­, Â¡gigabytes!) debido a la lÃ­nea de direcciÃ³n de 32 bits, y estÃ¡ organizado en varias subregiones, cada una con diferentes funciones lÃ³gicas, ğŸ§ `para el caso vamos a Imagina que es como un emocionante juego de construcciÃ³n de bloques:` ğŸ’¡ 

- Los primeros 512 megabytes son como `el Ã¡rea de construcciÃ³n principal`, donde comienza toda la acciÃ³n, Â¡desde la direcciÃ³n 0x00000000! ğŸ—ï¸ Esto es crucial porque aquÃ­ se encuentra la base de tu proyecto, incluido el puntero al inicio de la pila, que generalmente se coloca en SRAM, y la tabla de vectores de interrupciÃ³n del sistema, que es como el libro de reglas de tu proyecto. ğŸ“š

- Luego, a partir de la direcciÃ³n 0x08000000, `tienes la memoria flash interna`, que es como el lugar donde guardas tus planos de construcciÃ³n. ğŸ“œğŸ’¡ AquÃ­ reside el cÃ³digo de tu programa, y lo interesante es que, con una configuraciÃ³n de arranque especÃ­fica, esta Ã¡rea tambiÃ©n tiene un alias de direcciÃ³n en 0x00000000. Â¡Esto significa que puedes acceder al contenido de la memoria flash tanto desde la direcciÃ³n 0x08000000 como desde 0x00000000! Es como tener un acceso directo a tus diseÃ±os desde diferentes puertas.

- No podemos olvidar la regiÃ³n de "Memoria del sistema", que es como el depÃ³sito de herramientas donde guardas tus herramientas esenciales. ğŸ§°ğŸ”§ AquÃ­ tienes un cargador de `arranque oficial preprogramado` que puedes usar para cargar cÃ³digo desde varios perifÃ©ricos, como USART, USB y bus CAN. Es como tener una caja de herramientas bien surtida para cualquier trabajo.

- Por Ãºltimo, pero no menos importante, estÃ¡n los "Option Bytes" (Bytes de Opciones), que son como `interruptores y botones para personalizar tu proyecto`. ğŸ•¹ï¸ğŸ”„ Estos indicadores de bits se utilizan para configurar varios aspectos de la MCU, como protecciÃ³n de lectura flash, vigilancia de hardware, modo de arranque y mÃ¡s. La configuraciÃ³n de estos bytes de opciÃ³n es especÃ­fica de cada microcontrolador, lo que te permite ajustar la MCU segÃºn tus necesidades particulares. Â¡Es como tener la capacidad de personalizar tu sistema embebido a medida!

Referencia: [Mapa de memoria de ARM Cortex-M](https://www.codeinsideout.com/blog/stm32/intro/#memory-map)



## 5.  â€œshadowed pointersâ€  vs PSP vs el MSP ğŸ˜Š

Â¡Vaya, los "shadowed pointers" (Punteros sombreados) del PSP (Program Stack Pointer) y el MSP (Main Stack Pointer) son como los dobles de seguridad en un juego de cartas! ğŸƒ Estos registros adicionales permiten guardar y restaurar rÃ¡pidamente el estado de las pilas de programas en el Cortex-M. Son como las redes de seguridad en un espectÃ¡culo de circo, si algo sale mal, Â¡tenemos un respaldo sÃ³lido! Por ejemplo, al gestionar mÃºltiples tareas en un sistema operativo en tiempo real, los "shadowed pointers" facilitan la conmutaciÃ³n entre las pilas de diferentes tareas de manera eficiente Â¡No perdemos ni un solo malabarista en el aire! ğŸ¤¹â€â™‚ï¸

<table>
  <thead>
    <tr>
      <th>CaracterÃ­sticas</th>
      <th>"Shadowed Pointers"</th>
      <th>PSP (Program Stack Pointer)</th>
      <th>MSP (Main Stack Pointer)</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td>Uso Principal</td>
      <td>GestiÃ³n eficiente de pilas</td>
      <td>Pila de subrutina de tareas</td>
      <td>Pila principal del sistema</td>
    </tr>
    <tr>
      <td>Cambio RÃ¡pido</td>
      <td>SÃ­</td>
      <td>No</td>
      <td>No</td>
    </tr>
    <tr>
      <td>TamaÃ±o Personalizable</td>
      <td>SÃ­</td>
      <td>No</td>
      <td>No</td>
    </tr>
    <tr>
      <td>Almacenamiento y RestauraciÃ³n RÃ¡pida</td>
      <td>SÃ­</td>
      <td>No</td>
      <td>No</td>
    </tr>
    <tr>
      <td>PrevenciÃ³n de PÃ©rdida de Datos</td>
      <td>SÃ­</td>
      <td>No</td>
      <td>No</td>
    </tr>
    <tr>
      <td>Ejemplo de AplicaciÃ³n</td>
      <td>Cambio rÃ¡pido entre tareas en un sistema en tiempo real.</td>
      <td>Mantenimiento de contexto durante interrupciones.</td>
      <td>Pila principal del sistema</td>
    </tr>
  </tbody>
</table>

<p align="center" width="100%">
    <img width="33%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/d67e9f44-eb00-4c78-b1d1-d502af2eed7f"> 
</p>

### 6. Modos de privilegio y operaciÃ³n del Cortex M, sus relaciones y cÃ³mo se conmuta de uno al otro. ğŸ”„

El Cortex-M tiene dos modos principales, Â¡como dos caras de una misma moneda! ğŸª™ `el modo Thread (Hilo) ğŸ§  donde el cÃ³digo de usuario se ejecuta de manera cotidiana`, mientras que `el modo Handler (Manejador) ğŸ§  donde se enfrenta a las situaciones difÃ­ciles y resuelve problemas.` Para cambiar entre estos modos, generalmente utilizamos una instrucciÃ³n especial llamada "SVC" (Supervisor Call) o cuando una excepciÃ³n hace su entrada en escena. Por ejemplo, cuando una excepciÃ³n de interrupciÃ³n toma el escenario, el procesador cambia del modo Thread al modo Handler para manejarla y luego regresa al modo Thread cuando la funciÃ³n ha terminado. âœ¨Â¡Es como un acto de circo que cambia de malabaristas a acrÃ³batas y viceversa! ğŸªâœ¨

### 7. Modelo de registros ortogonal ğŸ¤“

El modelo de registros ortogonal es como una coreografÃ­a bien ensayada en la que todos los bailarines pueden realizar los mismos movimientos, sin importar su posiciÃ³n en el escenario. ğŸ’ƒâ•ğŸ•ºâ– En el Cortex-M, esto significa que los registros del procesador tienen un conjunto coherente de operaciones que se pueden aplicar a cualquiera de ellos de la misma manera. Por ejemplo, puedes sumarâ•, restarâ–, multiplicarâœ–ï¸ y realizar otras operaciones aritmÃ©ticas con la misma facilidad en cualquier registro general. ğŸ§®

Imagina que tienes un grupo de baile en el que `todos los bailarines pueden realizar los mismos movimientos, sin importar quiÃ©nes sean`. Esto hace que escribir cÃ³digo sea mÃ¡s sencillo y eficiente, ya que no tienes que preocuparte por aprender diferentes movimientos para cada bailarÃ­n. Todos siguen el mismo ritmo en la pista de baile, Â¡y eso es lo que hace que el modelo de registros ortogonal sea genial en el Cortex-M! ğŸ’ƒğŸ•ºâœ¨

Ahora veamos un ejemplo tÃ©cnico, donde se considera la siguiente situaciÃ³n en cÃ³digo ensamblador para Cortex-M:

```assembly
ADD R1, R2, R3   ; Suma â• el contenido de los registros R2 y R3 y almacena el resultado en R1
SUB R4, R5, R6   ; Resta â– el contenido de los registros R5 y R6 y almacena el resultado en R4
```
En este ejemplo, `las instrucciones ADD â• y SUB â– se aplican de la misma manera a diferentes registros (R1, R2, R3, R4, R5, R6),` lo que demuestra el concepto de registros ortogonales. No importa cuÃ¡les sean los registros especÃ­ficos involucrados, las operaciones se realizan de manera consistente, lo que facilita la escritura y comprensiÃ³n del cÃ³digo. ğŸ’»ğŸ‘¾


## 8.  Ventajas presenta el uso de instrucciones de ejecuciÃ³n condicional (IT) ğŸ¤¯

Las instrucciones de ejecuciÃ³n condicional (IT) son como hacer magia en el cÃ³digo, Â¡se ejecutan solo si se cumple una condiciÃ³n especial! ğŸ©âœ¨ Esto ahorra ciclos de reloj y hace que el cÃ³digo sea mÃ¡s eficiente. Por ejemplo, con una instrucciÃ³n IT, podrÃ­amos tener un bloque de cÃ³digo que se ejecute solo si una bandera estÃ¡ en un estado particular, como este truco:

```assembly
IT EQ             ; Ejecutar la siguiente instrucciÃ³n solo si la bandera Z (igual) estÃ¡ activa
ADDS r0, r1, r2  ; Sumar r1 y r2 y almacenar el resultado en r0
```

<p align="center" width="100%">
    <img width="30%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/0f2c5716-6713-4066-b01a-244e71a82916"> 
</p>

 ## 9. Excepciones mÃ¡s prioritarias (reset, NMI, Hardfault). ğŸ˜®

Las excepciones mÃ¡s prioritarias en un microcontrolador Cortex-M son:

1. **Reset ğŸ”„:**  esta excepciÃ³n es la mÃ¡s prioritaria y se produce al encender o reiniciar el microcontrolador, su funciÃ³n es restablecer todos los registros y configuraciones a sus valores iniciales.
```assembly
Reset_Handler:
  ; Configurar registros y perifÃ©ricos
  ; Inicializar la pila
  ; Iniciar programa principal (main)
```

2. **NMI (Non-Maskable Interrupt) ğŸš«ğŸ”‡:** ea NMI es la segunda excepciÃ³n mÃ¡s prioritaria y no se puede deshabilitar, se utiliza para situaciones crÃ­ticas que deben manejarse sin importar el estado actual del procesador.

```c
void NMI_Handler(void) {
  // Manejar la interrupciÃ³n NMI aquÃ­
}
```

3. **Hardfault ğŸ’¥âŒ:** el Hardfault es una excepciÃ³n que ocurre cuando se detecta un error grave en la ejecuciÃ³n del cÃ³digo. Por ejemplo, al intentar realizar una operaciÃ³n no vÃ¡lida como dividir por cero.

```c
void generate_hardfault(void) {
  // Generar un Hardfault al intentar dividir por cero
  int result = 5 / 0;
}
```

Estas excepciones son fundamentales para garantizar el funcionamiento adecuado y la integridad del sistema en situaciones crÃ­ticas.


## 10. Funciones principales de la pila. Â¿CÃ³mo resuelve la arquitectura el llamado a funciones y su retorno? ğŸ“š


### Â¿QuÃ© es la Pila? ğŸ”„

La pila es como una torre de bloques en la que podemos apilar y desapilar datos de manera ordenada. En Cortex-M, se utilizada para almacenar direcciones de retorno, registros y otros datos temporales durante las llamadas a funciones. Cuando se llama a una funciÃ³n, la direcciÃ³n de retorno se almacena en la pila, junto con otros registros que deben preservarse. Cuando la funciÃ³n completa su ejecuciÃ³n, la direcciÃ³n de retorno se recupera de la pila y el programa vuelve a donde se llamÃ³ a la funciÃ³n. Esto permite que las funciones se llamen de manera anidada sin perder la pista de dÃ³nde regresar. ğŸ”„ En Cortex-M, es implementada para:

1. **Almacenamiento Temporal:** Guardamos datos importantes mientras ejecutamos funciones, como registros y direcciones de retorno. ğŸ§

2. **GestiÃ³n de Subrutinas:** Cuando llamamos a una funciÃ³n, guardamos la direcciÃ³n de retorno en la pila. Esto nos permite recordar dÃ³nde debemos volver despuÃ©s de que la funciÃ³n termine. ğŸ”„

3. **Anidamiento de Funciones:** Podemos llamar a funciones dentro de otras funciones, creando una pila de llamadas. Esto ayuda a estructurar nuestro cÃ³digo de manera modular y eficiente. ğŸ“¦

4. **GestiÃ³n de Recursos:** La pila tambiÃ©n nos ayuda a administrar recursos limitados, como la memoria de pila disponible. Evita desbordamientos y asegura que no agotemos recursos. ğŸ§±

### Llamado a Funciones y Retorno ğŸ“

Ahora, veamos cÃ³mo Cortex-M maneja el llamado a funciones y su retorno usando ejemplos en cÃ³digo ensamblador:

```assembly
; Ejemplo de Llamado a FunciÃ³n
MAIN:
    PUSH {LR}          ; Guardamos la direcciÃ³n de retorno en la pila
    BL MyFunction     ; Llamamos a la funciÃ³n MyFunction
    POP {LR}           ; Recuperamos la direcciÃ³n de retorno

MyFunction:
    ; AquÃ­ va el cÃ³digo de la funciÃ³n
    ; Puedes hacer lo que necesites
    BX LR             ; Retornamos utilizando la direcciÃ³n de retorno
```
En este ejemplo, usamos las instrucciones PUSH y POP para guardar y recuperar la direcciÃ³n de retorno en la pila. La instrucciÃ³n BL se utiliza para llamar a la funciÃ³n, y BX LR se usa para retornar a la direcciÃ³n de retorno guardada. ğŸ˜Š

AsÃ­ es como funciona la pila y el llamado a funciones en Cortex-M. Â¡Es como construir y desarmar torres de bloques mientras ejecutamos nuestro cÃ³digo! ğŸ—ï¸

## 11. Describa la secuencia de reset del microprocesador.

"Imagina que el microprocesador Cortex-M es como una mÃ¡quina que se enciende cuando presionas el botÃ³n de inicio de tu computadora ğŸ’». Cuando esto sucede, ocurre una secuencia de eventos muy importante, similar a cuando te levantas por la maÃ±ana para empezar tu dÃ­a. ğŸŒ…

  1. Al encender o reiniciar el microprocesador, se carga la direcciÃ³n de inicio desde la direcciÃ³n de reset (generalmente 0x00000000). `Piensa en esto como el momento en que te despiertas por la maÃ±ana.` 
  2. Se ejecuta el cÃ³digo en la direcciÃ³n de reset, que suele ser un programa de inicio que configura el sistema. `Esta es la etapa en la que te levantas de la cama y comienzas a moverte.` 
  3. El programa de inicio configura la pila, el espacio de direcciones y otros registros. `AquÃ­ es donde te vistes, te preparas un desayuno rÃ¡pido y te aseguras de tener todo lo que necesitas para el dÃ­a. En el microprocesador, el programa de inicio establece la pila, que es como preparar una lista de cosas por hacer para el dÃ­a.`
  4. Luego, se llama a la funciÃ³n `main()` del programa de usuario, y el programa comienza su ejecuciÃ³n normal. `Ahora es el momento en que te diriges a tus actividades diarias.` 

## 12. Â¿QuÃ© se entiende por â€œcore peripheralsâ€? Â¿QuÃ© diferencia existe entre estos y el resto de los perifÃ©ricos? ğŸ¤–

"Mira, los 'core peripherals' son como las estrellas principales en un concierto, Â¡son absolutamente esenciales para el espectÃ¡culo! ğŸ¤ Estos perifÃ©ricos son como los mÃºsicos principales en el escenario, siempre presentes y vitales para el funcionamiento del procesador Cortex-M.  ğŸ©âœ¨ Imagina que estamos diseÃ±ando un dron ğŸš, un pequeÃ±o robot volador que necesita mantenerse estable en el aire. Para hacerlo, usamos un microcontrolador Cortex-M, y aquÃ­ es donde los 'core peripherals' entran en juego.

<p align="center" width="100%">
    <img width="30%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/0407ceb9-27c0-47a3-bd66-c7bd160db1e1"> 
</p>

Primero, tenemos el NVIC (Nested Vectored Interrupt Controller) ğŸ¶, que es como el director de orquesta ğŸ». Cuando el dron encuentra una rÃ¡faga de viento fuerte, el NVIC prioriza rÃ¡pidamente las seÃ±ales de los sensores de equilibrio ğŸŒ¬ï¸, como si el director dirigiera la atenciÃ³n de la orquesta hacia una parte crÃ­tica de la mÃºsica. Esto nos permite ajustar los motores ğŸš€ para mantener la estabilidad en un abrir y cerrar de ojos. Sin el NVIC, serÃ­a como dirigir una orquesta sin un lÃ­der, Â¡el caos! ğŸ˜±

Por Ãºltimo, hay otros 'core peripherals' que funcionan como mÃºsicos secundarios, como el Controlador de InterrupciÃ³n Externa (EIC), que maneja las entradas de los controles remotos y detecta situaciones crÃ­ticas, como colisiones en el aire ğŸ›¡ï¸.

De esta manera podemos decir que: `en este espectÃ¡culo del dron, los ğŸŒŸcore peripheralsğŸŒŸ son las estrellas indiscutibles del escenario, sin ellos, la actuaciÃ³n podrÃ­a ser un desastre` . AsÃ­ que, al igual que mantienes tus ojos en las estrellas del escenario en un concierto ğŸŒŸ, recuerda siempre la importancia de los 'core peripherals' en la arquitectura de un microcontrolador Cortex-M. Â¡Son los que hacen que todo funcione a la perfecciÃ³n en un mundo tan dinÃ¡mico como el vuelo de un dron! ğŸš€ğŸŒŸğŸ¶"

## 13. Â¿CÃ³mo se implementan las prioridades de las interrupciones? DÃ© un ejemplo ğŸš€

Las prioridades de las interrupciones se implementan en el Cortex-M utilizando un controlador de interrupciones llamado NVIC (Nested Vectored Interrupt Controller), cada interrupciÃ³n tiene un nÃºmero de prioridad asociado, y las interrupciones se atienden en funciÃ³n de su prioridad. En Cortex-M, `las prioridades de las interrupciones determinan cuÃ¡l de ellas se atiende primero en caso de que varias ocurran al mismo tiempo`. Esto es crucial para gestionar eventos importantes en sistemas embebidos. Las interrupciones con mayor prioridad se atienden antes que las de menor prioridad. ğŸ¥‡ğŸ¥ˆ

Veamos un ejemplo de cÃ³mo se implementan las prioridades de interrupciones en cÃ³digo assembly:

```assembly
; ConfiguraciÃ³n de Prioridades de Interrupciones

; Habilitar interrupciones y configurar prioridades
LDR R0, =NVIC_BASE       ; DirecciÃ³n base del NVIC (Nested Vectored Interrupt Controller)
LDR R1, =MyInterrupt     ; DirecciÃ³n de la rutina de la interrupciÃ³n MyInterrupt
LDR R2, =PriorityGroup   ; Configurar el grupo de prioridades (puedes definirlo)
LDR R3, =PriorityValue   ; Configurar el valor de prioridad (puedes definirlo)

; Calcular el nÃºmero de interrupciÃ³n (por ejemplo, IRQn de MyInterrupt)
SUBS R4, R1, #IRQn_OFFSET

; Configurar la prioridad
STRB R3, [R0, R4]        ; Establecer el valor de prioridad

; Configurar el grupo de prioridades
LSRS R2, R2, #4          ; Mover el grupo de prioridades a los 4 bits mÃ¡s significativos
ANDS R2, R2, #0x07       ; MÃ¡scara para asegurarse de que solo se utilizan los 3 bits menos significativos
LDRB R5, [R0, R2]        ; Leer el registro de prioridades actual
ORRS R5, R5, R3          ; Combinar con la nueva prioridad
STRB R5, [R0, R2]        ; Establecer el nuevo valor del grupo de prioridades
```
En este ejemplo, `primero habilitamos y configuramos las interrupciones con las prioridades deseadas`, definimos la direcciÃ³n de la rutina de interrupciÃ³n (MyInterrupt) y configuramos el grupo de prioridades y el valor de prioridad segÃºn nuestras necesidades. Luego, `calculamos el nÃºmero de interrupciÃ³n (IRQn) restando la direcciÃ³n de la rutina de interrupciÃ³n de la direcciÃ³n base del NVIC`. Finalmente, `establecemos la prioridad de la interrupciÃ³n y configuramos el grupo de prioridades`, asegurÃ¡ndonos de que todo estÃ© configurado correctamente.

Â¡AsÃ­ es como se implementan las prioridades de interrupciones en Cortex-M! Es como asignar asientos en un teatro para que las interrupciones mÃ¡s importantes tengan los mejores lugares. ğŸ­

<p align="center" width="100%">
    <img width="30%" src="https://github.com/Kzamudioq/AdM_workspace/assets/138271936/a05a3b00-2a39-4d4e-878d-575c64b2460d"> 
</p>


## 14. Â¿QuÃ© es el CMSIS? Â¿QuÃ© funciÃ³n cumple? Â¿QuiÃ©n lo provee? Â¿QuÃ© ventajas aporta? ğŸ§°

### ğŸ¤” Â¿QuÃ© es el CMSIS? ğŸ¤”

CMSIS (Cortex Microcontroller Software Interface Standard) es un estÃ¡ndar desarrollado por ARM que proporciona una capa de abstracciÃ³n de hardware y un conjunto de interfaces para microcontroladores Cortex-M, es como el maestro de ceremonias de la orquesta en un concierto.

### Â¿QuÃ© funciÃ³n cumple? ğŸ› ï¸

El CMSIS proporciona una interfaz estÃ¡ndar que permite a los desarrolladores de software escribir cÃ³digo portable y reutilizable para microcontroladores Cortex-M de diferentes fabricantes, es como un lenguaje comÃºn que todos los microcontroladores Cortex-M entienden.

### Â¿QuiÃ©n lo provee? ğŸ‘¨â€ğŸ’»

ARM Holdings es el proveedor principal del CMSIS, ya que desarrollaron la arquitectura Cortex-M, sin embargo, varios fabricantes de microcontroladores, como STMicroelectronics, NXP, y mÃ¡s, adoptan y personalizan el CMSIS para sus dispositivos especÃ­ficos.

### Â¿QuÃ© ventajas aporta? ğŸš€

El CMSIS aporta varias ventajas:

1. **Portabilidad**: permite escribir cÃ³digo que funciona en una amplia variedad de microcontroladores Cortex-M sin cambios significativos.

2. **ReutilizaciÃ³n**: puedes reutilizar cÃ³digo CMSIS en diferentes proyectos y dispositivos, lo que ahorra tiempo y esfuerzo de desarrollo.

3. **OptimizaciÃ³n**: proporciona funciones y macros optimizados especÃ­ficamente para la arquitectura Cortex-M, lo que mejora el rendimiento del software.

4. **Interoperabilidad**: facilita la integraciÃ³n de perifÃ©ricos y bibliotecas de terceros en tu proyecto, gracias a su estÃ¡ndar comÃºn.


```assembly
; Ejemplo de uso de una funciÃ³n CMSIS en cÃ³digo assembly

; Incluir la biblioteca CMSIS
INCLUDE "core_cm4.h"

; Definir una funciÃ³n que utiliza una funciÃ³n CMSIS
MyFunction:
    PUSH {LR}                  ; Guardar el registro LR en la pila
    BL    __disable_irq       ; Llamar a la funciÃ³n CMSIS para deshabilitar interrupciones
    ; Tu cÃ³digo aquÃ­
    BL    __enable_irq        ; Llamar a la funciÃ³n CMSIS para habilitar interrupciones
    POP  {LR}                  ; Restaurar el registro LR desde la pila
    BX    LR                   ; Volver de la funciÃ³n
```
En este ejemplo, hemos incluido la biblioteca CMSIS y utilizamos las funciones __disable_irq y __enable_irq proporcionadas por CMSIS para deshabilitar y habilitar las interrupciones, esto demuestra cÃ³mo el CMSIS simplifica el acceso a caracterÃ­sticas esenciales del microcontrolador.


## 15. Cuando ocurre una interrupciÃ³n, asumiendo que estÃ¡ habilitada Â¿CÃ³mo opera el microprocesador para atender a la subrutina correspondiente? Explique con un ejemplo ğŸ”„

Cuando ocurre una interrupciÃ³n habilitada en el Cortex-M, el microprocesador sigue un proceso de manejo de interrupciones. Primero, el procesador completa la ejecuciÃ³n de la instrucciÃ³n actual y guarda el estado actual en la pila.
Luego, el microprocesador carga la direcciÃ³n de la rutina de servicio de interrupciÃ³n (ISR) correspondiente desde la tabla de vectores de interrupciÃ³n en memoria. Esto es como buscar en un libro la pÃ¡gina correcta para encontrar la informaciÃ³n que necesitas.

A continuaciÃ³n, el procesador ejecuta las instrucciones en la ISR para manejar la interrupciÃ³n. Una vez que se completa la ISR, se restaura el estado previo de la pila y se reanuda la ejecuciÃ³n del programa principal.

**Ejemplo:** imagina un microcontrolador que controla un robot, cuando se presiona un botÃ³n en el robot, se genera una interrupciÃ³n para manejarlo. El procesador detiene momentÃ¡neamente lo que estÃ¡ haciendo (como seguir una lÃ­nea) y ejecuta la ISR que gira el robot en respuesta al botÃ³n presionado. DespuÃ©s de eso, vuelve a su tarea principal, como continuar siguiendo la lÃ­nea.

## 16. Â¿CÃ³mo cambia la operaciÃ³n de stacking al utilizar la unidad de punto flotante? ğŸ“Š

Cuando se utiliza la unidad de punto flotante (FPU) en el Cortex-M, las operaciones de stacking (apilamiento) pueden cambiar para incluir registros de punto flotante adicionales. La FPU tiene sus propios registros, y al realizar operaciones de punto flotante, estos registros tambiÃ©n deben guardarse en la pila si es necesario preservar su estado.
Por ejemplo, si estÃ¡s realizando cÃ¡lculos complejos de punto flotante en una funciÃ³n y esa funciÃ³n se interrumpe por una interrupciÃ³n, ademÃ¡s de preservar los registros generales, tambiÃ©n debes preservar los registros de punto flotante para asegurarte de que los cÃ¡lculos se puedan reanudar correctamente cuando se vuelva a la funciÃ³n original.

AsÃ­ que, la operaciÃ³n de stacking cambia para incluir registros de punto flotante cuando se utiliza la FPU, lo que garantiza que el estado de la FPU se preserve adecuadamente durante las interrupciones y las llamadas a funciones. ğŸ“ˆğŸ“‰

## 17. Explique las caracterÃ­sticas avanzadas de atenciÃ³n a interrupciones: tail chaining y late arrival. ğŸŒŸ

Â¡Ah, las caracterÃ­sticas avanzadas de atenciÃ³n a interrupciones son fascinantes! ğŸ˜Š

- **Tail chaining (encadenamiento de cola):**
>  Esta caracterÃ­stica permite que, cuando se maneja una interrupciÃ³n, si hay mÃ¡s interrupciones pendientes en la cola con la misma prioridad, se pueden ejecutar en secuencia sin necesidad de volver a habilitar las interrupciones. Es como si estuvieras en una fila y todos los que estÃ¡n detrÃ¡s de ti tambiÃ©n obtienen su turno.

- **Late arrival (llegada tardÃ­a):**
> Late arrival (llegada tardÃ­a): Con esta caracterÃ­stica, si una interrupciÃ³n con mayor prioridad llega mientras se estÃ¡ manejando una interrupciÃ³n de menor prioridad, el procesador puede detener la interrupciÃ³n de menor prioridad y atender de inmediato la de mayor prioridad. Es como si estuvieras en una conversaciÃ³n importante y, de repente, alguien con una idea aÃºn mÃ¡s importante entra a la habitaciÃ³n y todos prestan atenciÃ³n a esa persona.

## 18. Â¿QuÃ© es el systick? Â¿Por quÃ© puede afirmarse que su implementaciÃ³n favorece la portabilidad de los sistemas operativos embebidos? ğŸ•’

El "systick" es como el reloj del sistema en un microcontrolador Cortex-M. Su implementaciÃ³n es genial porque proporciona un temporizador y una cuenta regresiva que se pueden utilizar para generar interrupciones a intervalos regulares. Esto es especialmente Ãºtil en sistemas operativos embebidos, ya que permite medir el tiempo con precisiÃ³n y ejecutar tareas en momentos especÃ­ficos.
Su implementaciÃ³n favorece la portabilidad porque la mayorÃ­a de los microcontroladores Cortex-M tienen un "systick" similar, por lo que el cÃ³digo que utiliza el "systick" puede ser bastante portÃ¡til entre diferentes microcontroladores Cortex-M. Es como tener un reloj estÃ¡ndar en todas partes, independientemente de la marca del reloj. â°

## 19. Â¿QuÃ© funciones cumple la unidad de protecciÃ³n de memoria (MPU)? ğŸ”’

La unidad de protecciÃ³n de memoria (MPU) es como el guardiÃ¡n de la memoria en un microcontrolador. **Sus funciones incluyen:**

>  Controlar el acceso a regiones de memoria especÃ­ficas.

>  Prevenir accesos no autorizados a direcciones de memoria protegidas.

>  Definir permisos para regiones de memoria, como lectura, escritura o ejecuciÃ³n.


Imagina que es como poner cerraduras en las puertas de ciertas habitaciones en una casa para que solo algunas personas autorizadas puedan entrar.

## 20. Â¿CuÃ¡ntas regiones pueden configurarse como mÃ¡ximo? Â¿QuÃ© ocurre en caso de haber solapamientos de las regiones? Â¿QuÃ© ocurre con las zonas de memoria no cubiertas por las regiones definidas? ğŸ”

Â¡Buena pregunta! Se pueden configurar varias regiones de memoria en una MPU, pero el nÃºmero exacto puede variar segÃºn el microcontrolador especÃ­fico. Si hay solapamientos entre regiones, generalmente se aplica la regiÃ³n de mayor prioridad, como si tuvieras dos capas de seguridad en una puerta, y la mÃ¡s fuerte tiene prioridad.
Las zonas de memoria no cubiertas por las regiones definidas generalmente tienen acceso completo, como si fueran Ã¡reas pÃºblicas. Es importante definir bien las regiones para asegurarse de que la memoria estÃ© protegida adecuadamente.

## 21. Â¿Para quÃ© se suele utilizar la excepciÃ³n PendSV? Â¿CÃ³mo se relaciona su uso con el resto de las excepciones? DÃ© un ejemplo ğŸš€
La excepciÃ³n PendSV (Pendable Supervisor Call) se utiliza comÃºnmente en sistemas operativos embebidos para realizar cambios de contexto entre tareas. Se relaciona con otras excepciones, como las de interrupciÃ³n, porque puede usarse para programar la ejecuciÃ³n de tareas especÃ­ficas en momentos oportunos.

Imagina que tienes un sistema operativo embebido que maneja mÃºltiples tareas. Cuando una tarea actualiza sus datos y debe ceder el control a otra tarea, PendSV se utiliza para realizar un cambio de contexto suave, asegurando que la tarea adecuada tome el control. Es como si tuvieras un director de orquesta que indica cuÃ¡ndo cada mÃºsico debe tocar su instrumento.

## 22. Â¿Para quÃ© se suele utilizar la excepciÃ³n SVC? Expliquelo dentro de un marco de un sistema operativo embebido. ğŸŒ

La excepciÃ³n SVC (Supervisor Call) se utiliza en sistemas operativos embebidos para solicitar servicios al supervisor del sistema, como el kernel del sistema operativo. Es una forma de comunicaciÃ³n entre las aplicaciones de usuario y el nÃºcleo del sistema operativo.
Por ejemplo, si una tarea de usuario necesita realizar una operaciÃ³n privilegiada, como acceder a un recurso protegido o realizar una acciÃ³n que requiere privilegios especiales, puede llamar a una rutina SVC para solicitar permisos al kernel. El kernel verifica si la solicitud es vÃ¡lida y luego realiza la operaciÃ³n solicitada. Es como si un pasajero en un aviÃ³n presionara el botÃ³n de llamada para solicitar asistencia del personal de vuelo.

<h1 align="center">
  <p align="center"> ISA </p>
</h1>

## 1. Â¿QuÃ© son los sufijos y para quÃ© se los utiliza? DÃ© un ejemplo ğŸ“š

Los sufijos son como pequeÃ±os trozos de palabras que se agregan al final de una instrucciÃ³n para indicar el tipo de operaciÃ³n que se va a realizar. Se utilizan para especificar el tipo de datos en una instrucciÃ³n y son muy Ãºtiles para evitar errores y ambigÃ¼edades.

Por ejemplo, en ARM Assembly, podemos tener la instrucciÃ³n ADD para sumar nÃºmeros enteros y ADDS para sumar nÃºmeros enteros y establecer las banderas de estado. Es como si tuvieras una palabra clave que te dice si quieres sumar con o sin saber el resultado.

## 2. Â¿Para quÃ© se utiliza el sufijo â€˜sâ€™? DÃ© un ejemplo ğŸš€

El sufijo 's' se utiliza para indicar que una instrucciÃ³n debe actualizar las banderas de estado o los flags. Por ejemplo, en ARM Assembly, la instrucciÃ³n ADDS suma dos nÃºmeros enteros y actualiza las banderas de estado. Esto es Ãºtil para realizar comparaciones o saltos condicionales despuÃ©s de la operaciÃ³n.

Imagina que estÃ¡s corriendo una carrera y, ademÃ¡s de llegar a la meta, tambiÃ©n quieres saber si rompiste algÃºn rÃ©cord personal. El sufijo 's' es como marcar una casilla que indica "actualizar los rÃ©cords".

## 3. Â¿QuÃ© utilidad tiene la implementaciÃ³n de instrucciones de aritmÃ©tica saturada? DÃ© un ejemplo con operaciones con datos de 8 bits. ğŸ˜®

Las instrucciones de aritmÃ©tica saturada son Ãºtiles para evitar desbordamientos en los cÃ¡lculos. Por ejemplo, si sumas dos nÃºmeros de 8 bits y el resultado es mayor que 255, en lugar de obtener un valor incorrecto, la instrucciÃ³n saturada limitarÃ¡ el resultado al valor mÃ¡ximo (255 en este caso).

Supongamos que estÃ¡s midiendo la cantidad de agua en un vaso de 8 onzas y agregas 4 onzas mÃ¡s. Con aritmÃ©tica saturada, en lugar de que el vaso se desborde y pierdas esas 4 onzas, el vaso se llena hasta el borde y no se derrama ni una gota.

## 4. Describa brevemente la interfaz entre assembler y C Â¿CÃ³mo se reciben los argumentos de las funciones? Â¿CÃ³mo se devuelve el resultado? Â¿QuÃ© registros deben guardarse en la pila antes de ser modificados? ğŸ§

La interfaz entre assembler y C es como un puente entre dos mundos. En C, los argumentos de las funciones se pasan generalmente en los registros o en la pila. El resultado se suele devolver en un registro especÃ­fico o en la pila.

Por ejemplo, si tienes una funciÃ³n en C que suma dos nÃºmeros, podrÃ­as pasar los nÃºmeros como argumentos en registros o en la pila. Luego, la funciÃ³n podrÃ­a devolver el resultado en un registro o en la pila.

Antes de modificar registros en una funciÃ³n en assembler, es importante guardar los valores originales en la pila para que puedan ser restaurados antes de regresar. Es como tomar una foto de un paisaje antes de hacer cambios y asegurarte de poder volver al estado original.

## 5. Â¿QuÃ© es una instrucciÃ³n SIMD? Â¿En quÃ© se aplican y quÃ© ventajas reporta su uso? DÃ© un ejemplo. ğŸ“Š

SIMD (Single Instruction, Multiple Data) es como la magia de realizar una sola acciÃ³n en varios elementos de datos a la vez. Se aplican en operaciones que involucran conjuntos de datos, como procesamiento de imÃ¡genes o audio.

Por ejemplo, si tienes una lista de nÃºmeros y quieres multiplicarlos todos por 2, una instrucciÃ³n SIMD podrÃ­a hacerlo en una sola operaciÃ³n, en lugar de tener que multiplicar cada nÃºmero por separado. Las ventajas son un rendimiento mejorado y una ejecuciÃ³n mÃ¡s rÃ¡pida de tareas que requieren procesamiento en paralelo.

Espero que estas respuestas sean Ãºtiles e interesantes, Â¡al estilo de Lisa Simpson! ğŸŒŸ
