Classic Timing Analyzer report for LAB7
Mon May 23 11:07:59 2022
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clock'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                          ;
+------------------------------+-------+---------------+----------------------------------+------------------------+------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                   ; To                     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------------+------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 13.104 ns                        ; RnW1                   ; Accumulator:Acc|Reg[5] ; --         ; Clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.408 ns                        ; Accumulator:Acc|Reg[7] ; DioExt[7]              ; Clock      ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 17.697 ns                        ; RnW1                   ; DioExt[7]              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.771 ns                        ; Sel4                   ; Accumulator:Acc|Reg[1] ; --         ; Clock    ; 0            ;
; Clock Setup: 'Clock'         ; N/A   ; None          ; 156.20 MHz ( period = 6.402 ns ) ; Reg8bit:R1|Reg[3]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                        ;                        ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------------+------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C3T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clock'                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+------------------------+------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                   ; To                     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------+------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 156.20 MHz ( period = 6.402 ns )                    ; Reg8bit:R1|Reg[3]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 6.141 ns                ;
; N/A                                     ; 156.86 MHz ( period = 6.375 ns )                    ; Accumulator:Acc|Reg[6] ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 6.114 ns                ;
; N/A                                     ; 160.49 MHz ( period = 6.231 ns )                    ; Accumulator:Acc|Reg[0] ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.970 ns                ;
; N/A                                     ; 161.34 MHz ( period = 6.198 ns )                    ; Reg8bit:R1|Reg[0]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.937 ns                ;
; N/A                                     ; 161.94 MHz ( period = 6.175 ns )                    ; Reg8bit:R1|Reg[3]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.914 ns                ;
; N/A                                     ; 163.13 MHz ( period = 6.130 ns )                    ; Reg8bit:R1|Reg[4]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.869 ns                ;
; N/A                                     ; 163.64 MHz ( period = 6.111 ns )                    ; Reg8bit:R1|Reg[1]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.850 ns                ;
; N/A                                     ; 164.58 MHz ( period = 6.076 ns )                    ; Accumulator:Acc|Reg[1] ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.815 ns                ;
; N/A                                     ; 166.03 MHz ( period = 6.023 ns )                    ; Reg8bit:R1|Reg[6]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 5.801 ns                ;
; N/A                                     ; 166.17 MHz ( period = 6.018 ns )                    ; Accumulator:Acc|Reg[6] ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 5.757 ns                ;
; N/A                                     ; 166.42 MHz ( period = 6.009 ns )                    ; Reg8bit:R1|Reg[2]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 166.44 MHz ( period = 6.008 ns )                    ; Accumulator:Acc|Reg[0] ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.747 ns                ;
; N/A                                     ; 167.36 MHz ( period = 5.975 ns )                    ; Reg8bit:R1|Reg[0]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.67 MHz ( period = 5.964 ns )                    ; Accumulator:Acc|Reg[2] ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.703 ns                ;
; N/A                                     ; 168.80 MHz ( period = 5.924 ns )                    ; Accumulator:Acc|Reg[0] ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.663 ns                ;
; N/A                                     ; 169.18 MHz ( period = 5.911 ns )                    ; Reg8bit:R3|Reg[3]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.650 ns                ;
; N/A                                     ; 169.35 MHz ( period = 5.905 ns )                    ; Accumulator:Acc|Reg[0] ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 5.644 ns                ;
; N/A                                     ; 169.75 MHz ( period = 5.891 ns )                    ; Reg8bit:R1|Reg[0]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.630 ns                ;
; N/A                                     ; 169.89 MHz ( period = 5.886 ns )                    ; Reg8bit:R1|Reg[1]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.625 ns                ;
; N/A                                     ; 170.30 MHz ( period = 5.872 ns )                    ; Reg8bit:R1|Reg[0]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 5.611 ns                ;
; N/A                                     ; 170.91 MHz ( period = 5.851 ns )                    ; Accumulator:Acc|Reg[1] ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.590 ns                ;
; N/A                                     ; 172.35 MHz ( period = 5.802 ns )                    ; Reg8bit:R1|Reg[1]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.541 ns                ;
; N/A                                     ; 172.92 MHz ( period = 5.783 ns )                    ; Reg8bit:R1|Reg[1]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 5.522 ns                ;
; N/A                                     ; 172.95 MHz ( period = 5.782 ns )                    ; Reg8bit:R1|Reg[2]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.521 ns                ;
; N/A                                     ; 173.40 MHz ( period = 5.767 ns )                    ; Accumulator:Acc|Reg[1] ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.506 ns                ;
; N/A                                     ; 173.85 MHz ( period = 5.752 ns )                    ; Accumulator:Acc|Reg[0] ; Accumulator:Acc|Reg[1] ; Clock      ; Clock    ; None                        ; None                      ; 5.491 ns                ;
; N/A                                     ; 173.97 MHz ( period = 5.748 ns )                    ; Accumulator:Acc|Reg[1] ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 174.31 MHz ( period = 5.737 ns )                    ; Accumulator:Acc|Reg[2] ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.476 ns                ;
; N/A                                     ; 174.34 MHz ( period = 5.736 ns )                    ; Reg8bit:R2|Reg[0]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.475 ns                ;
; N/A                                     ; 174.86 MHz ( period = 5.719 ns )                    ; Reg8bit:R1|Reg[0]      ; Accumulator:Acc|Reg[1] ; Clock      ; Clock    ; None                        ; None                      ; 5.458 ns                ;
; N/A                                     ; 175.07 MHz ( period = 5.712 ns )                    ; Reg8bit:R3|Reg[0]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.451 ns                ;
; N/A                                     ; 175.50 MHz ( period = 5.698 ns )                    ; Reg8bit:R1|Reg[2]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.437 ns                ;
; N/A                                     ; 175.93 MHz ( period = 5.684 ns )                    ; Reg8bit:R3|Reg[3]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.423 ns                ;
; N/A                                     ; 176.49 MHz ( period = 5.666 ns )                    ; Reg8bit:R1|Reg[6]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 5.444 ns                ;
; N/A                                     ; 176.74 MHz ( period = 5.658 ns )                    ; Accumulator:Acc|Reg[5] ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.397 ns                ;
; N/A                                     ; 176.90 MHz ( period = 5.653 ns )                    ; Accumulator:Acc|Reg[2] ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.392 ns                ;
; N/A                                     ; 177.53 MHz ( period = 5.633 ns )                    ; Reg8bit:R3|Reg[4]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.372 ns                ;
; N/A                                     ; 177.59 MHz ( period = 5.631 ns )                    ; Accumulator:Acc|Reg[3] ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.370 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; Reg8bit:R3|Reg[1]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.359 ns                ;
; N/A                                     ; 179.28 MHz ( period = 5.578 ns )                    ; Reg8bit:R1|Reg[3]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.317 ns                ;
; N/A                                     ; 179.63 MHz ( period = 5.567 ns )                    ; Reg8bit:R1|Reg[3]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 5.306 ns                ;
; N/A                                     ; 180.28 MHz ( period = 5.547 ns )                    ; Reg8bit:R2|Reg[1]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.286 ns                ;
; N/A                                     ; 180.77 MHz ( period = 5.532 ns )                    ; Reg8bit:R3|Reg[2]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.271 ns                ;
; N/A                                     ; 181.39 MHz ( period = 5.513 ns )                    ; Reg8bit:R2|Reg[0]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.252 ns                ;
; N/A                                     ; 182.18 MHz ( period = 5.489 ns )                    ; Reg8bit:R3|Reg[0]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.228 ns                ;
; N/A                                     ; 183.35 MHz ( period = 5.454 ns )                    ; Reg8bit:R2|Reg[2]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.193 ns                ;
; N/A                                     ; 183.49 MHz ( period = 5.450 ns )                    ; Reg8bit:R1|Reg[5]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.189 ns                ;
; N/A                                     ; 184.20 MHz ( period = 5.429 ns )                    ; Reg8bit:R2|Reg[0]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.168 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; Accumulator:Acc|Reg[4] ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.160 ns                ;
; N/A                                     ; 184.47 MHz ( period = 5.421 ns )                    ; Accumulator:Acc|Reg[5] ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 5.160 ns                ;
; N/A                                     ; 184.84 MHz ( period = 5.410 ns )                    ; Reg8bit:R2|Reg[0]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 5.149 ns                ;
; N/A                                     ; 185.01 MHz ( period = 5.405 ns )                    ; Reg8bit:R3|Reg[0]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.144 ns                ;
; N/A                                     ; 185.05 MHz ( period = 5.404 ns )                    ; Accumulator:Acc|Reg[3] ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.143 ns                ;
; N/A                                     ; 185.22 MHz ( period = 5.399 ns )                    ; Reg8bit:R2|Reg[5]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 5.138 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; Accumulator:Acc|Reg[0] ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 5.135 ns                ;
; N/A                                     ; 185.36 MHz ( period = 5.395 ns )                    ; Reg8bit:R3|Reg[1]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.134 ns                ;
; N/A                                     ; 185.67 MHz ( period = 5.386 ns )                    ; Reg8bit:R3|Reg[0]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 5.125 ns                ;
; N/A                                     ; 186.29 MHz ( period = 5.368 ns )                    ; Accumulator:Acc|Reg[0] ; Accumulator:Acc|Reg[0] ; Clock      ; Clock    ; None                        ; None                      ; 5.107 ns                ;
; N/A                                     ; 186.46 MHz ( period = 5.363 ns )                    ; Reg8bit:R1|Reg[0]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 187.44 MHz ( period = 5.335 ns )                    ; Reg8bit:R1|Reg[0]      ; Accumulator:Acc|Reg[0] ; Clock      ; Clock    ; None                        ; None                      ; 5.074 ns                ;
; N/A                                     ; 187.76 MHz ( period = 5.326 ns )                    ; Reg8bit:R1|Reg[3]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 5.065 ns                ;
; N/A                                     ; 187.90 MHz ( period = 5.322 ns )                    ; Reg8bit:R2|Reg[1]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.061 ns                ;
; N/A                                     ; 187.93 MHz ( period = 5.321 ns )                    ; Reg8bit:R1|Reg[4]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.060 ns                ;
; N/A                                     ; 188.29 MHz ( period = 5.311 ns )                    ; Reg8bit:R3|Reg[1]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 5.050 ns                ;
; N/A                                     ; 188.50 MHz ( period = 5.305 ns )                    ; Reg8bit:R3|Reg[2]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 5.044 ns                ;
; N/A                                     ; 188.86 MHz ( period = 5.295 ns )                    ; Reg8bit:R1|Reg[4]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 5.034 ns                ;
; N/A                                     ; 188.96 MHz ( period = 5.292 ns )                    ; Reg8bit:R3|Reg[1]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 5.031 ns                ;
; N/A                                     ; 189.54 MHz ( period = 5.276 ns )                    ; Reg8bit:R1|Reg[1]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 5.015 ns                ;
; N/A                                     ; 190.11 MHz ( period = 5.260 ns )                    ; Accumulator:Acc|Reg[5] ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.999 ns                ;
; N/A                                     ; 190.15 MHz ( period = 5.259 ns )                    ; Reg8bit:R2|Reg[6]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.998 ns                ;
; N/A                                     ; 190.22 MHz ( period = 5.257 ns )                    ; Reg8bit:R2|Reg[0]      ; Accumulator:Acc|Reg[1] ; Clock      ; Clock    ; None                        ; None                      ; 4.996 ns                ;
; N/A                                     ; 190.80 MHz ( period = 5.241 ns )                    ; Accumulator:Acc|Reg[1] ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.980 ns                ;
; N/A                                     ; 190.91 MHz ( period = 5.238 ns )                    ; Reg8bit:R2|Reg[1]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 4.977 ns                ;
; N/A                                     ; 191.09 MHz ( period = 5.233 ns )                    ; Reg8bit:R3|Reg[0]      ; Accumulator:Acc|Reg[1] ; Clock      ; Clock    ; None                        ; None                      ; 4.972 ns                ;
; N/A                                     ; 191.31 MHz ( period = 5.227 ns )                    ; Reg8bit:R2|Reg[2]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 4.966 ns                ;
; N/A                                     ; 191.53 MHz ( period = 5.221 ns )                    ; Reg8bit:R3|Reg[2]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 4.960 ns                ;
; N/A                                     ; 191.61 MHz ( period = 5.219 ns )                    ; Reg8bit:R2|Reg[1]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 4.958 ns                ;
; N/A                                     ; 191.83 MHz ( period = 5.213 ns )                    ; Reg8bit:R1|Reg[5]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.952 ns                ;
; N/A                                     ; 192.27 MHz ( period = 5.201 ns )                    ; Reg8bit:R3|Reg[5]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 4.940 ns                ;
; N/A                                     ; 193.27 MHz ( period = 5.174 ns )                    ; Reg8bit:R1|Reg[2]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.913 ns                ;
; N/A                                     ; 193.50 MHz ( period = 5.168 ns )                    ; Accumulator:Acc|Reg[7] ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.907 ns                ;
; N/A                                     ; 193.72 MHz ( period = 5.162 ns )                    ; Reg8bit:R2|Reg[5]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.901 ns                ;
; N/A                                     ; 193.76 MHz ( period = 5.161 ns )                    ; Reg8bit:R1|Reg[2]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 4.900 ns                ;
; N/A                                     ; 193.99 MHz ( period = 5.155 ns )                    ; Accumulator:Acc|Reg[0] ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.894 ns                ;
; N/A                                     ; 194.44 MHz ( period = 5.143 ns )                    ; Reg8bit:R2|Reg[2]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 4.882 ns                ;
; N/A                                     ; 194.74 MHz ( period = 5.135 ns )                    ; Reg8bit:R2|Reg[3]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.97 MHz ( period = 5.129 ns )                    ; Accumulator:Acc|Reg[2] ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.868 ns                ;
; N/A                                     ; 195.24 MHz ( period = 5.122 ns )                    ; Reg8bit:R1|Reg[0]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 195.47 MHz ( period = 5.116 ns )                    ; Accumulator:Acc|Reg[2] ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 4.855 ns                ;
; N/A                                     ; 195.62 MHz ( period = 5.112 ns )                    ; Reg8bit:R1|Reg[1]      ; Accumulator:Acc|Reg[1] ; Clock      ; Clock    ; None                        ; None                      ; 4.851 ns                ;
; N/A                                     ; 195.66 MHz ( period = 5.111 ns )                    ; Accumulator:Acc|Reg[7] ; Reg8bit:R2|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 4.850 ns                ;
; N/A                                     ; 196.16 MHz ( period = 5.098 ns )                    ; Accumulator:Acc|Reg[6] ; Reg8bit:R3|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 4.837 ns                ;
; N/A                                     ; 196.58 MHz ( period = 5.087 ns )                    ; Reg8bit:R3|Reg[3]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 4.826 ns                ;
; N/A                                     ; 196.97 MHz ( period = 5.077 ns )                    ; Accumulator:Acc|Reg[1] ; Accumulator:Acc|Reg[1] ; Clock      ; Clock    ; None                        ; None                      ; 4.816 ns                ;
; N/A                                     ; 197.01 MHz ( period = 5.076 ns )                    ; Reg8bit:R3|Reg[3]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.815 ns                ;
; N/A                                     ; 197.75 MHz ( period = 5.057 ns )                    ; Accumulator:Acc|Reg[6] ; Reg8bit:R2|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 4.796 ns                ;
; N/A                                     ; 197.78 MHz ( period = 5.056 ns )                    ; Reg8bit:R3|Reg[6]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.795 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; Reg8bit:R1|Reg[4]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.793 ns                ;
; N/A                                     ; 197.94 MHz ( period = 5.052 ns )                    ; Reg8bit:R1|Reg[5]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.61 MHz ( period = 5.035 ns )                    ; Reg8bit:R1|Reg[1]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.774 ns                ;
; N/A                                     ; 199.92 MHz ( period = 5.002 ns )                    ; Reg8bit:R1|Reg[7]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.780 ns                ;
; N/A                                     ; 199.96 MHz ( period = 5.001 ns )                    ; Reg8bit:R2|Reg[5]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.740 ns                ;
; N/A                                     ; 200.00 MHz ( period = 5.000 ns )                    ; Accumulator:Acc|Reg[1] ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.739 ns                ;
; N/A                                     ; 201.45 MHz ( period = 4.964 ns )                    ; Reg8bit:R3|Reg[5]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.703 ns                ;
; N/A                                     ; 202.22 MHz ( period = 4.945 ns )                    ; Reg8bit:R1|Reg[7]      ; Reg8bit:R2|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 4.723 ns                ;
; N/A                                     ; 202.72 MHz ( period = 4.933 ns )                    ; Reg8bit:R1|Reg[2]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.672 ns                ;
; N/A                                     ; 203.05 MHz ( period = 4.925 ns )                    ; Reg8bit:R2|Reg[4]      ; Accumulator:Acc|Reg[5] ; Clock      ; Clock    ; None                        ; None                      ; 4.664 ns                ;
; N/A                                     ; 203.75 MHz ( period = 4.908 ns )                    ; Reg8bit:R2|Reg[3]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 204.00 MHz ( period = 4.902 ns )                    ; Reg8bit:R2|Reg[6]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.641 ns                ;
; N/A                                     ; 204.04 MHz ( period = 4.901 ns )                    ; Reg8bit:R2|Reg[0]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.640 ns                ;
; N/A                                     ; 204.58 MHz ( period = 4.888 ns )                    ; Accumulator:Acc|Reg[2] ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.627 ns                ;
; N/A                                     ; 205.04 MHz ( period = 4.877 ns )                    ; Reg8bit:R3|Reg[0]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.616 ns                ;
; N/A                                     ; 205.21 MHz ( period = 4.873 ns )                    ; Reg8bit:R2|Reg[0]      ; Accumulator:Acc|Reg[0] ; Clock      ; Clock    ; None                        ; None                      ; 4.612 ns                ;
; N/A                                     ; 206.23 MHz ( period = 4.849 ns )                    ; Reg8bit:R3|Reg[0]      ; Accumulator:Acc|Reg[0] ; Clock      ; Clock    ; None                        ; None                      ; 4.588 ns                ;
; N/A                                     ; 206.83 MHz ( period = 4.835 ns )                    ; Reg8bit:R3|Reg[3]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.574 ns                ;
; N/A                                     ; 207.30 MHz ( period = 4.824 ns )                    ; Reg8bit:R3|Reg[4]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 4.563 ns                ;
; N/A                                     ; 208.03 MHz ( period = 4.807 ns )                    ; Accumulator:Acc|Reg[3] ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 208.20 MHz ( period = 4.803 ns )                    ; Reg8bit:R3|Reg[5]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; Reg8bit:R3|Reg[4]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.537 ns                ;
; N/A                                     ; 208.51 MHz ( period = 4.796 ns )                    ; Accumulator:Acc|Reg[3] ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.535 ns                ;
; N/A                                     ; 208.99 MHz ( period = 4.785 ns )                    ; Reg8bit:R3|Reg[1]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.524 ns                ;
; N/A                                     ; 210.70 MHz ( period = 4.746 ns )                    ; Reg8bit:R1|Reg[6]      ; Reg8bit:R3|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 4.524 ns                ;
; N/A                                     ; 212.22 MHz ( period = 4.712 ns )                    ; Reg8bit:R2|Reg[1]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.451 ns                ;
; N/A                                     ; 212.54 MHz ( period = 4.705 ns )                    ; Reg8bit:R1|Reg[6]      ; Reg8bit:R2|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 4.483 ns                ;
; N/A                                     ; 212.81 MHz ( period = 4.699 ns )                    ; Reg8bit:R3|Reg[6]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 212.90 MHz ( period = 4.697 ns )                    ; Reg8bit:R3|Reg[2]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.436 ns                ;
; N/A                                     ; 213.49 MHz ( period = 4.684 ns )                    ; Reg8bit:R3|Reg[2]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 4.423 ns                ;
; N/A                                     ; 214.59 MHz ( period = 4.660 ns )                    ; Reg8bit:R2|Reg[0]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.399 ns                ;
; N/A                                     ; 215.70 MHz ( period = 4.636 ns )                    ; Reg8bit:R3|Reg[0]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.375 ns                ;
; N/A                                     ; 216.40 MHz ( period = 4.621 ns )                    ; Reg8bit:R3|Reg[1]      ; Accumulator:Acc|Reg[1] ; Clock      ; Clock    ; None                        ; None                      ; 4.360 ns                ;
; N/A                                     ; 216.50 MHz ( period = 4.619 ns )                    ; Reg8bit:R2|Reg[2]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.358 ns                ;
; N/A                                     ; 216.83 MHz ( period = 4.612 ns )                    ; Accumulator:Acc|Reg[4] ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 217.11 MHz ( period = 4.606 ns )                    ; Reg8bit:R2|Reg[2]      ; Accumulator:Acc|Reg[2] ; Clock      ; Clock    ; None                        ; None                      ; 4.345 ns                ;
; N/A                                     ; 218.05 MHz ( period = 4.586 ns )                    ; Accumulator:Acc|Reg[4] ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.325 ns                ;
; N/A                                     ; 219.44 MHz ( period = 4.557 ns )                    ; Reg8bit:R3|Reg[4]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.296 ns                ;
; N/A                                     ; 219.54 MHz ( period = 4.555 ns )                    ; Accumulator:Acc|Reg[3] ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; 219.88 MHz ( period = 4.548 ns )                    ; Reg8bit:R2|Reg[1]      ; Accumulator:Acc|Reg[1] ; Clock      ; Clock    ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 220.07 MHz ( period = 4.544 ns )                    ; Reg8bit:R3|Reg[1]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.283 ns                ;
; N/A                                     ; 223.66 MHz ( period = 4.471 ns )                    ; Reg8bit:R2|Reg[1]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.210 ns                ;
; N/A                                     ; 224.42 MHz ( period = 4.456 ns )                    ; Reg8bit:R3|Reg[2]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.195 ns                ;
; N/A                                     ; 228.41 MHz ( period = 4.378 ns )                    ; Reg8bit:R2|Reg[2]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.117 ns                ;
; N/A                                     ; 230.15 MHz ( period = 4.345 ns )                    ; Accumulator:Acc|Reg[4] ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 4.084 ns                ;
; N/A                                     ; 231.96 MHz ( period = 4.311 ns )                    ; Reg8bit:R2|Reg[3]      ; Accumulator:Acc|Reg[3] ; Clock      ; Clock    ; None                        ; None                      ; 4.050 ns                ;
; N/A                                     ; 232.56 MHz ( period = 4.300 ns )                    ; Reg8bit:R2|Reg[3]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 239.41 MHz ( period = 4.177 ns )                    ; Reg8bit:R2|Reg[7]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 3.916 ns                ;
; N/A                                     ; 242.72 MHz ( period = 4.120 ns )                    ; Reg8bit:R2|Reg[7]      ; Reg8bit:R2|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 3.859 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; Reg8bit:R2|Reg[4]      ; Accumulator:Acc|Reg[4] ; Clock      ; Clock    ; None                        ; None                      ; 3.855 ns                ;
; N/A                                     ; 244.50 MHz ( period = 4.090 ns )                    ; Reg8bit:R2|Reg[4]      ; Accumulator:Acc|Reg[6] ; Clock      ; Clock    ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 246.37 MHz ( period = 4.059 ns )                    ; Reg8bit:R2|Reg[3]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; Reg8bit:R2|Reg[6]      ; Reg8bit:R3|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 253.74 MHz ( period = 3.941 ns )                    ; Reg8bit:R2|Reg[6]      ; Reg8bit:R2|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 256.74 MHz ( period = 3.895 ns )                    ; Accumulator:Acc|Reg[7] ; Reg8bit:R3|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 3.595 ns                ;
; N/A                                     ; 259.81 MHz ( period = 3.849 ns )                    ; Reg8bit:R2|Reg[4]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 3.588 ns                ;
; N/A                                     ; 264.62 MHz ( period = 3.779 ns )                    ; Reg8bit:R3|Reg[6]      ; Reg8bit:R3|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 3.518 ns                ;
; N/A                                     ; 267.52 MHz ( period = 3.738 ns )                    ; Reg8bit:R3|Reg[6]      ; Reg8bit:R2|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 3.477 ns                ;
; N/A                                     ; 268.17 MHz ( period = 3.729 ns )                    ; Reg8bit:R1|Reg[7]      ; Reg8bit:R3|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[3]      ; Reg8bit:R3|Reg[3]      ; Clock      ; Clock    ; None                        ; None                      ; 3.281 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[7] ; Reg8bit:R1|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[6] ; Reg8bit:R1|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 3.211 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[4]      ; Reg8bit:R3|Reg[4]      ; Clock      ; Clock    ; None                        ; None                      ; 3.125 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[5] ; Reg8bit:R2|Reg[5]      ; Clock      ; Clock    ; None                        ; None                      ; 3.113 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[7]      ; Reg8bit:R1|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 3.079 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[0] ; Reg8bit:R3|Reg[0]      ; Clock      ; Clock    ; None                        ; None                      ; 3.049 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[7]      ; Accumulator:Acc|Reg[7] ; Clock      ; Clock    ; None                        ; None                      ; 3.087 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[1]      ; Reg8bit:R3|Reg[1]      ; Clock      ; Clock    ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[0]      ; Reg8bit:R3|Reg[0]      ; Clock      ; Clock    ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[1] ; Reg8bit:R3|Reg[1]      ; Clock      ; Clock    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[7]      ; Reg8bit:R2|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 3.030 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[1]      ; Reg8bit:R2|Reg[1]      ; Clock      ; Clock    ; None                        ; None                      ; 2.945 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[2]      ; Reg8bit:R3|Reg[2]      ; Clock      ; Clock    ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[1] ; Reg8bit:R2|Reg[1]      ; Clock      ; Clock    ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[6]      ; Reg8bit:R1|Reg[6]      ; Clock      ; Clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[5]      ; Reg8bit:R2|Reg[5]      ; Clock      ; Clock    ; None                        ; None                      ; 2.905 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[2] ; Reg8bit:R3|Reg[2]      ; Clock      ; Clock    ; None                        ; None                      ; 2.882 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R2|Reg[5]      ; Reg8bit:R2|Reg[5]      ; Clock      ; Clock    ; None                        ; None                      ; 2.854 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[3]      ; Reg8bit:R2|Reg[3]      ; Clock      ; Clock    ; None                        ; None                      ; 2.806 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[3]      ; Reg8bit:R3|Reg[3]      ; Clock      ; Clock    ; None                        ; None                      ; 2.790 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[5] ; Reg8bit:R3|Reg[5]      ; Clock      ; Clock    ; None                        ; None                      ; 2.722 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[5]      ; Reg8bit:R2|Reg[5]      ; Clock      ; Clock    ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R2|Reg[7]      ; Reg8bit:R3|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 2.604 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[0] ; Reg8bit:R2|Reg[0]      ; Clock      ; Clock    ; None                        ; None                      ; 2.634 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[4]      ; Reg8bit:R3|Reg[4]      ; Clock      ; Clock    ; None                        ; None                      ; 2.628 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[0]      ; Reg8bit:R2|Reg[0]      ; Clock      ; Clock    ; None                        ; None                      ; 2.601 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R2|Reg[0]      ; Reg8bit:R3|Reg[0]      ; Clock      ; Clock    ; None                        ; None                      ; 2.554 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[1]      ; Reg8bit:R3|Reg[1]      ; Clock      ; Clock    ; None                        ; None                      ; 2.541 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[0]      ; Reg8bit:R3|Reg[0]      ; Clock      ; Clock    ; None                        ; None                      ; 2.530 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[5]      ; Reg8bit:R3|Reg[5]      ; Clock      ; Clock    ; None                        ; None                      ; 2.514 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[3] ; Reg8bit:R3|Reg[3]      ; Clock      ; Clock    ; None                        ; None                      ; 2.510 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R2|Reg[1]      ; Reg8bit:R3|Reg[1]      ; Clock      ; Clock    ; None                        ; None                      ; 2.468 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R2|Reg[5]      ; Reg8bit:R3|Reg[5]      ; Clock      ; Clock    ; None                        ; None                      ; 2.463 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[1]      ; Reg8bit:R2|Reg[1]      ; Clock      ; Clock    ; None                        ; None                      ; 2.454 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[2]      ; Reg8bit:R3|Reg[2]      ; Clock      ; Clock    ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[4]      ; Reg8bit:R2|Reg[4]      ; Clock      ; Clock    ; None                        ; None                      ; 2.441 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Accumulator:Acc|Reg[4] ; Reg8bit:R3|Reg[4]      ; Clock      ; Clock    ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R2|Reg[1]      ; Reg8bit:R2|Reg[1]      ; Clock      ; Clock    ; None                        ; None                      ; 2.381 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R2|Reg[2]      ; Reg8bit:R3|Reg[2]      ; Clock      ; Clock    ; None                        ; None                      ; 2.372 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[3]      ; Reg8bit:R2|Reg[3]      ; Clock      ; Clock    ; None                        ; None                      ; 2.315 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R2|Reg[7]      ; Reg8bit:R1|Reg[7]      ; Clock      ; Clock    ; None                        ; None                      ; 2.245 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R3|Reg[5]      ; Reg8bit:R3|Reg[5]      ; Clock      ; Clock    ; None                        ; None                      ; 2.265 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; Reg8bit:R1|Reg[2]      ; Reg8bit:R2|Reg[2]      ; Clock      ; Clock    ; None                        ; None                      ; 2.260 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                        ;                        ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------------+------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From      ; To                     ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+------------------------+----------+
; N/A                                     ; None                                                ; 13.104 ns  ; RnW1      ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 12.877 ns  ; RnW1      ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 12.762 ns  ; RnW1      ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; 12.743 ns  ; RnW1      ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; 12.677 ns  ; RnW1      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 12.561 ns  ; RnW1      ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; 12.555 ns  ; RnW1      ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 12.261 ns  ; RnW2      ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 12.177 ns  ; RnW1      ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; 12.034 ns  ; RnW2      ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 11.919 ns  ; RnW2      ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; 11.900 ns  ; RnW2      ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; 11.834 ns  ; RnW2      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 11.718 ns  ; RnW2      ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; 11.712 ns  ; RnW2      ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 11.400 ns  ; RnW1      ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 11.400 ns  ; RnW1      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 11.359 ns  ; RnW1      ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 11.334 ns  ; RnW2      ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; 10.603 ns  ; RnW3      ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 10.589 ns  ; RnW4      ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 10.583 ns  ; DioExt[2] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 10.557 ns  ; RnW2      ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 10.557 ns  ; RnW2      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 10.516 ns  ; RnW2      ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 10.508 ns  ; RnW1      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 10.449 ns  ; DioExt[1] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 10.376 ns  ; RnW3      ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 10.366 ns  ; RnW4      ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 10.356 ns  ; DioExt[2] ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 10.282 ns  ; RnW4      ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; 10.272 ns  ; DioExt[2] ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; 10.263 ns  ; RnW4      ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; 10.253 ns  ; RnW1      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 10.244 ns  ; RnW1      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 10.224 ns  ; DioExt[1] ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 10.184 ns  ; RnW1      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 10.166 ns  ; RnW1      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 10.156 ns  ; RnW1      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 10.145 ns  ; RnW1      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 10.140 ns  ; DioExt[1] ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; 10.121 ns  ; DioExt[1] ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; 10.119 ns  ; RnW1      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 10.117 ns  ; RnW1      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 10.110 ns  ; RnW4      ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; 10.092 ns  ; RnW3      ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; 10.073 ns  ; RnW3      ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; 9.921 ns   ; RnW3      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 9.920 ns   ; RnW3      ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; 9.917 ns   ; RnW4      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 9.816 ns   ; RnW4      ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 9.799 ns   ; RnW3      ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 9.778 ns   ; RnW1      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 9.775 ns   ; RnW1      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 9.769 ns   ; RnW1      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 9.748 ns   ; DioExt[2] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 9.735 ns   ; DioExt[2] ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; 9.726 ns   ; RnW4      ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; 9.704 ns   ; RnW1      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 9.665 ns   ; RnW2      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 9.619 ns   ; DioExt[5] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 9.614 ns   ; DioExt[1] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 9.536 ns   ; RnW3      ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; 9.507 ns   ; DioExt[2] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 9.489 ns   ; RnW1      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 9.461 ns   ; RnW1      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 9.450 ns   ; DioExt[1] ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; 9.410 ns   ; RnW2      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 9.408 ns   ; RnW1      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 9.401 ns   ; RnW2      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 9.382 ns   ; DioExt[5] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 9.373 ns   ; DioExt[1] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 9.341 ns   ; RnW2      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 9.323 ns   ; RnW2      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 9.313 ns   ; RnW2      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 9.302 ns   ; RnW2      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 9.276 ns   ; RnW2      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 9.274 ns   ; RnW2      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 9.221 ns   ; DioExt[5] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 9.087 ns   ; DioExt[0] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 9.069 ns   ; RnW1      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 9.067 ns   ; RnW1      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 9.066 ns   ; RnW1      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 9.064 ns   ; RnW1      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 8.968 ns   ; RnW1      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 8.935 ns   ; RnW2      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 8.932 ns   ; RnW2      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 8.926 ns   ; RnW2      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 8.864 ns   ; DioExt[0] ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 8.861 ns   ; RnW2      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 8.837 ns   ; DioExt[4] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 8.802 ns   ; DioExt[3] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; 8.780 ns   ; DioExt[0] ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; 8.776 ns   ; RnW4      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 8.761 ns   ; DioExt[0] ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; 8.646 ns   ; RnW2      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 8.644 ns   ; RnW3      ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 8.644 ns   ; RnW3      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 8.640 ns   ; RnW4      ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 8.618 ns   ; RnW2      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 8.608 ns   ; DioExt[0] ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; 8.603 ns   ; RnW3      ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 8.599 ns   ; RnW4      ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 8.575 ns   ; DioExt[3] ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 8.565 ns   ; RnW2      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 8.252 ns   ; DioExt[0] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 8.226 ns   ; RnW2      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 8.224 ns   ; RnW2      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 8.224 ns   ; DioExt[0] ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; 8.223 ns   ; RnW2      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 8.221 ns   ; RnW2      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 8.125 ns   ; RnW2      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 8.028 ns   ; DioExt[4] ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; 8.011 ns   ; DioExt[0] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 8.002 ns   ; DioExt[4] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 7.978 ns   ; DioExt[3] ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; 7.967 ns   ; DioExt[3] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 7.769 ns   ; RnW4      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 7.762 ns   ; DioExt[2] ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 7.761 ns   ; DioExt[4] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 7.752 ns   ; RnW3      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 7.743 ns   ; RnW3      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 7.726 ns   ; DioExt[3] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 7.716 ns   ; DioExt[7] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 7.668 ns   ; RnW4      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 7.659 ns   ; DioExt[7] ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 7.631 ns   ; DioExt[1] ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 7.581 ns   ; RnW4      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 7.577 ns   ; RnW3      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 7.560 ns   ; RnW4      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 7.544 ns   ; DioExt[1] ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 7.497 ns   ; RnW3      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 7.494 ns   ; RnW4      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 7.483 ns   ; RnW4      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 7.478 ns   ; RnW3      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 7.428 ns   ; RnW3      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 7.410 ns   ; RnW3      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 7.402 ns   ; RnW3      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 7.384 ns   ; RnW4      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 7.378 ns   ; RnW4      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 7.361 ns   ; RnW3      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 7.335 ns   ; DioExt[5] ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 7.285 ns   ; RnW4      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 7.268 ns   ; RnW3      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 7.262 ns   ; DioExt[6] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; 7.253 ns   ; RnW4      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 7.201 ns   ; RnW4      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 7.095 ns   ; DioExt[2] ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 7.063 ns   ; RnW3      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 7.053 ns   ; RnW4      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 7.022 ns   ; RnW3      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 7.019 ns   ; RnW3      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 6.944 ns   ; DioExt[5] ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 6.926 ns   ; Sel3      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 6.926 ns   ; Sel3      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 6.926 ns   ; Sel3      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 6.926 ns   ; Sel3      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 6.926 ns   ; Sel3      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 6.926 ns   ; Sel3      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 6.926 ns   ; Sel3      ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 6.909 ns   ; RnW4      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 6.905 ns   ; DioExt[6] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; 6.893 ns   ; RnW3      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 6.867 ns   ; Sel2      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 6.867 ns   ; Sel2      ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 6.867 ns   ; Sel2      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 6.816 ns   ; RnW4      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 6.798 ns   ; Sel1      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 6.798 ns   ; Sel1      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 6.798 ns   ; Sel1      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 6.798 ns   ; Sel1      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 6.798 ns   ; Sel1      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 6.798 ns   ; Sel1      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 6.735 ns   ; RnW3      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 6.699 ns   ; RnW4      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 6.655 ns   ; DioExt[2] ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 6.652 ns   ; RnW3      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 6.601 ns   ; RnW4      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 6.589 ns   ; RnW3      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 6.557 ns   ; Sel2      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 6.557 ns   ; Sel2      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 6.557 ns   ; Sel2      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 6.557 ns   ; Sel2      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 6.557 ns   ; Sel2      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 6.526 ns   ; Sel3      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 6.517 ns   ; RnW3      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 6.506 ns   ; Sel1      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; 6.506 ns   ; Sel1      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 6.496 ns   ; RnW4      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 6.443 ns   ; DioExt[7] ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; 6.428 ns   ; DioExt[1] ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 6.416 ns   ; RnW4      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 6.414 ns   ; RnW4      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 6.342 ns   ; RnW3      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; 6.336 ns   ; RnW3      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; 6.331 ns   ; RnW3      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; 6.256 ns   ; DioExt[5] ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; 6.209 ns   ; RnW4      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; 6.204 ns   ; RnW4      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; 6.166 ns   ; DioExt[0] ; Reg8bit:R3|Reg[0]      ; Clock    ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;           ;                        ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+------------------------+----------+


+-------------------------------------------------------------------------------------+
; tco                                                                                 ;
+-------+--------------+------------+------------------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From                   ; To        ; From Clock ;
+-------+--------------+------------+------------------------+-----------+------------+
; N/A   ; None         ; 11.408 ns  ; Accumulator:Acc|Reg[7] ; DioExt[7] ; Clock      ;
; N/A   ; None         ; 11.242 ns  ; Reg8bit:R1|Reg[7]      ; DioExt[7] ; Clock      ;
; N/A   ; None         ; 10.473 ns  ; Reg8bit:R1|Reg[1]      ; DioExt[1] ; Clock      ;
; N/A   ; None         ; 10.438 ns  ; Accumulator:Acc|Reg[1] ; DioExt[1] ; Clock      ;
; N/A   ; None         ; 10.417 ns  ; Reg8bit:R2|Reg[7]      ; DioExt[7] ; Clock      ;
; N/A   ; None         ; 10.325 ns  ; Reg8bit:R1|Reg[2]      ; DioExt[2] ; Clock      ;
; N/A   ; None         ; 10.280 ns  ; Accumulator:Acc|Reg[2] ; DioExt[2] ; Clock      ;
; N/A   ; None         ; 10.175 ns  ; Accumulator:Acc|Reg[5] ; DioExt[5] ; Clock      ;
; N/A   ; None         ; 9.982 ns   ; Reg8bit:R3|Reg[1]      ; DioExt[1] ; Clock      ;
; N/A   ; None         ; 9.967 ns   ; Reg8bit:R1|Reg[5]      ; DioExt[5] ; Clock      ;
; N/A   ; None         ; 9.916 ns   ; Reg8bit:R2|Reg[5]      ; DioExt[5] ; Clock      ;
; N/A   ; None         ; 9.909 ns   ; Reg8bit:R2|Reg[1]      ; DioExt[1] ; Clock      ;
; N/A   ; None         ; 9.848 ns   ; Reg8bit:R3|Reg[2]      ; DioExt[2] ; Clock      ;
; N/A   ; None         ; 9.826 ns   ; Accumulator:Acc|Reg[6] ; DioExt[6] ; Clock      ;
; N/A   ; None         ; 9.770 ns   ; Reg8bit:R2|Reg[2]      ; DioExt[2] ; Clock      ;
; N/A   ; None         ; 9.718 ns   ; Reg8bit:R3|Reg[5]      ; DioExt[5] ; Clock      ;
; N/A   ; None         ; 9.549 ns   ; Reg8bit:R3|Reg[7]      ; DioExt[7] ; Clock      ;
; N/A   ; None         ; 9.474 ns   ; Reg8bit:R1|Reg[6]      ; DioExt[6] ; Clock      ;
; N/A   ; None         ; 8.798 ns   ; Reg8bit:R1|Reg[3]      ; DioExt[3] ; Clock      ;
; N/A   ; None         ; 8.795 ns   ; Reg8bit:R1|Reg[4]      ; DioExt[4] ; Clock      ;
; N/A   ; None         ; 8.710 ns   ; Reg8bit:R2|Reg[6]      ; DioExt[6] ; Clock      ;
; N/A   ; None         ; 8.648 ns   ; Accumulator:Acc|Reg[0] ; DioExt[0] ; Clock      ;
; N/A   ; None         ; 8.615 ns   ; Reg8bit:R1|Reg[0]      ; DioExt[0] ; Clock      ;
; N/A   ; None         ; 8.507 ns   ; Reg8bit:R3|Reg[6]      ; DioExt[6] ; Clock      ;
; N/A   ; None         ; 8.307 ns   ; Reg8bit:R3|Reg[3]      ; DioExt[3] ; Clock      ;
; N/A   ; None         ; 8.298 ns   ; Reg8bit:R3|Reg[4]      ; DioExt[4] ; Clock      ;
; N/A   ; None         ; 8.153 ns   ; Reg8bit:R2|Reg[0]      ; DioExt[0] ; Clock      ;
; N/A   ; None         ; 8.129 ns   ; Reg8bit:R3|Reg[0]      ; DioExt[0] ; Clock      ;
; N/A   ; None         ; 8.086 ns   ; Accumulator:Acc|Reg[4] ; DioExt[4] ; Clock      ;
; N/A   ; None         ; 8.027 ns   ; Accumulator:Acc|Reg[3] ; DioExt[3] ; Clock      ;
; N/A   ; None         ; 7.590 ns   ; Reg8bit:R2|Reg[4]      ; DioExt[4] ; Clock      ;
; N/A   ; None         ; 7.531 ns   ; Reg8bit:R2|Reg[3]      ; DioExt[3] ; Clock      ;
+-------+--------------+------------+------------------------+-----------+------------+


+---------------------------------------------------------------------+
; tpd                                                                 ;
+-------+-------------------+-----------------+-----------+-----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From      ; To        ;
+-------+-------------------+-----------------+-----------+-----------+
; N/A   ; None              ; 17.697 ns       ; RnW1      ; DioExt[7] ;
; N/A   ; None              ; 17.433 ns       ; RnW1      ; DioExt[1] ;
; N/A   ; None              ; 17.309 ns       ; RnW1      ; DioExt[5] ;
; N/A   ; None              ; 17.293 ns       ; RnW1      ; DioExt[2] ;
; N/A   ; None              ; 16.854 ns       ; RnW2      ; DioExt[7] ;
; N/A   ; None              ; 16.590 ns       ; RnW2      ; DioExt[1] ;
; N/A   ; None              ; 16.466 ns       ; RnW2      ; DioExt[5] ;
; N/A   ; None              ; 16.450 ns       ; RnW2      ; DioExt[2] ;
; N/A   ; None              ; 16.128 ns       ; RnW1      ; DioExt[6] ;
; N/A   ; None              ; 15.554 ns       ; RnW1      ; DioExt[4] ;
; N/A   ; None              ; 15.500 ns       ; RnW1      ; DioExt[3] ;
; N/A   ; None              ; 15.457 ns       ; RnW1      ; DioExt[0] ;
; N/A   ; None              ; 15.285 ns       ; RnW2      ; DioExt[6] ;
; N/A   ; None              ; 15.073 ns       ; RnW4      ; DioExt[7] ;
; N/A   ; None              ; 14.941 ns       ; RnW3      ; DioExt[7] ;
; N/A   ; None              ; 14.899 ns       ; DioExt[2] ; DioExt[2] ;
; N/A   ; None              ; 14.811 ns       ; DioExt[1] ; DioExt[1] ;
; N/A   ; None              ; 14.761 ns       ; RnW4      ; DioExt[1] ;
; N/A   ; None              ; 14.711 ns       ; RnW2      ; DioExt[4] ;
; N/A   ; None              ; 14.677 ns       ; RnW3      ; DioExt[1] ;
; N/A   ; None              ; 14.657 ns       ; RnW2      ; DioExt[3] ;
; N/A   ; None              ; 14.620 ns       ; RnW4      ; DioExt[2] ;
; N/A   ; None              ; 14.614 ns       ; RnW2      ; DioExt[0] ;
; N/A   ; None              ; 14.570 ns       ; RnW4      ; DioExt[5] ;
; N/A   ; None              ; 14.553 ns       ; RnW3      ; DioExt[5] ;
; N/A   ; None              ; 14.539 ns       ; RnW3      ; DioExt[2] ;
; N/A   ; None              ; 14.136 ns       ; DioExt[5] ; DioExt[5] ;
; N/A   ; None              ; 13.956 ns       ; DioExt[7] ; DioExt[7] ;
; N/A   ; None              ; 13.372 ns       ; RnW3      ; DioExt[6] ;
; N/A   ; None              ; 13.368 ns       ; RnW4      ; DioExt[6] ;
; N/A   ; None              ; 13.006 ns       ; RnW4      ; DioExt[0] ;
; N/A   ; None              ; 12.999 ns       ; RnW3      ; DioExt[3] ;
; N/A   ; None              ; 12.986 ns       ; RnW3      ; DioExt[4] ;
; N/A   ; None              ; 12.816 ns       ; RnW3      ; DioExt[0] ;
; N/A   ; None              ; 12.694 ns       ; RnW4      ; DioExt[4] ;
; N/A   ; None              ; 12.640 ns       ; RnW4      ; DioExt[3] ;
; N/A   ; None              ; 11.504 ns       ; DioExt[0] ; DioExt[0] ;
; N/A   ; None              ; 11.502 ns       ; DioExt[4] ; DioExt[4] ;
; N/A   ; None              ; 11.198 ns       ; DioExt[3] ; DioExt[3] ;
; N/A   ; None              ; 10.713 ns       ; DioExt[6] ; DioExt[6] ;
+-------+-------------------+-----------------+-----------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th  ; From      ; To                     ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+------------------------+----------+
; N/A                                     ; None                                                ; -1.771 ns  ; Sel4      ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; -1.773 ns  ; Sel4      ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; -1.775 ns  ; Sel4      ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; -1.776 ns  ; Sel4      ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; -1.777 ns  ; Sel4      ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; -1.907 ns  ; Sel4      ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; -2.379 ns  ; Sel4      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -2.380 ns  ; Sel4      ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -4.325 ns  ; DioExt[6] ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -4.698 ns  ; DioExt[3] ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -4.925 ns  ; DioExt[0] ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -4.943 ns  ; DioExt[4] ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -4.944 ns  ; RnW4      ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; -5.341 ns  ; RnW3      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -5.357 ns  ; DioExt[4] ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -5.387 ns  ; RnW4      ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; -5.388 ns  ; RnW4      ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; -5.389 ns  ; RnW4      ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; -5.390 ns  ; RnW4      ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; -5.392 ns  ; RnW4      ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; -5.415 ns  ; DioExt[3] ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -5.699 ns  ; DioExt[0] ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -5.730 ns  ; RnW3      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -5.890 ns  ; DioExt[3] ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -5.892 ns  ; DioExt[6] ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -5.931 ns  ; RnW4      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -5.932 ns  ; RnW4      ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -5.932 ns  ; RnW4      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -5.932 ns  ; RnW4      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -5.933 ns  ; DioExt[6] ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -6.023 ns  ; DioExt[7] ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -6.041 ns  ; DioExt[4] ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.056 ns  ; RnW4      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -6.114 ns  ; DioExt[0] ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -6.154 ns  ; RnW4      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.155 ns  ; RnW4      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -6.160 ns  ; RnW3      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -6.204 ns  ; DioExt[5] ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -6.256 ns  ; RnW3      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.258 ns  ; RnW3      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.259 ns  ; RnW3      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -6.261 ns  ; RnW3      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -6.299 ns  ; RnW4      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.376 ns  ; DioExt[1] ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -6.391 ns  ; DioExt[7] ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -6.435 ns  ; RnW3      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -6.454 ns  ; Sel1      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -6.454 ns  ; Sel1      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -6.474 ns  ; Sel3      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -6.496 ns  ; RnW4      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -6.505 ns  ; Sel2      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -6.505 ns  ; Sel2      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -6.505 ns  ; Sel2      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.505 ns  ; Sel2      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -6.505 ns  ; Sel2      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.527 ns  ; RnW2      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -6.537 ns  ; RnW2      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.577 ns  ; RnW4      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.602 ns  ; RnW4      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -6.603 ns  ; DioExt[2] ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.653 ns  ; RnW3      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.681 ns  ; RnW3      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.746 ns  ; Sel1      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -6.746 ns  ; Sel1      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -6.746 ns  ; Sel1      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.746 ns  ; Sel1      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -6.746 ns  ; Sel1      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.746 ns  ; Sel1      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -6.792 ns  ; RnW4      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -6.815 ns  ; Sel2      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -6.815 ns  ; Sel2      ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -6.815 ns  ; Sel2      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -6.839 ns  ; RnW3      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -6.853 ns  ; DioExt[6] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -6.863 ns  ; RnW4      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -6.866 ns  ; RnW4      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -6.874 ns  ; Sel3      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -6.874 ns  ; Sel3      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -6.874 ns  ; Sel3      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.874 ns  ; Sel3      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -6.874 ns  ; Sel3      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.874 ns  ; Sel3      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -6.874 ns  ; Sel3      ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -6.892 ns  ; DioExt[5] ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -6.896 ns  ; RnW3      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -6.904 ns  ; RnW2      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -6.946 ns  ; RnW3      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -6.961 ns  ; RnW3      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -6.966 ns  ; RnW2      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -6.972 ns  ; RnW2      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -6.983 ns  ; RnW4      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -7.003 ns  ; RnW3      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -7.043 ns  ; DioExt[2] ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -7.054 ns  ; RnW2      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -7.077 ns  ; RnW4      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -7.161 ns  ; RnW3      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -7.197 ns  ; DioExt[6] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -7.197 ns  ; RnW2      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -7.205 ns  ; RnW4      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -7.207 ns  ; RnW4      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -7.244 ns  ; RnW4      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -7.254 ns  ; RnW4      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -7.272 ns  ; RnW4      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -7.283 ns  ; DioExt[5] ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -7.311 ns  ; RnW3      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -7.337 ns  ; RnW3      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -7.341 ns  ; RnW4      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -7.348 ns  ; RnW3      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -7.348 ns  ; RnW3      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -7.374 ns  ; RnW2      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -7.435 ns  ; RnW3      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -7.436 ns  ; RnW3      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -7.492 ns  ; DioExt[1] ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -7.552 ns  ; RnW3      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -7.579 ns  ; DioExt[1] ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -7.588 ns  ; RnW2      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -7.596 ns  ; RnW4      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -7.607 ns  ; DioExt[7] ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -7.664 ns  ; DioExt[7] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -7.664 ns  ; DioExt[3] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -7.672 ns  ; RnW2      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -7.709 ns  ; DioExt[4] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -7.710 ns  ; DioExt[2] ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -7.717 ns  ; RnW1      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -7.811 ns  ; RnW2      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -7.905 ns  ; DioExt[3] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -7.926 ns  ; DioExt[3] ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; -7.950 ns  ; DioExt[4] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -7.953 ns  ; DioExt[0] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -7.976 ns  ; DioExt[4] ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; -8.041 ns  ; RnW2      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -8.044 ns  ; RnW2      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -8.106 ns  ; RnW1      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -8.131 ns  ; RnW2      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -8.172 ns  ; DioExt[0] ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; -8.178 ns  ; RnW2      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -8.194 ns  ; DioExt[0] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -8.226 ns  ; RnW2      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -8.280 ns  ; RnW1      ; Reg8bit:R1|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -8.286 ns  ; RnW1      ; Reg8bit:R1|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -8.288 ns  ; RnW1      ; Reg8bit:R1|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -8.376 ns  ; RnW3      ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -8.417 ns  ; RnW3      ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -8.443 ns  ; RnW1      ; Reg8bit:R1|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -8.447 ns  ; RnW4      ; Reg8bit:R2|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -8.475 ns  ; RnW1      ; Reg8bit:R1|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -8.488 ns  ; RnW4      ; Reg8bit:R3|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -8.488 ns  ; RnW4      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -8.508 ns  ; DioExt[3] ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; -8.523 ns  ; RnW1      ; Reg8bit:R1|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -8.535 ns  ; RnW2      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -8.543 ns  ; DioExt[0] ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; -8.673 ns  ; RnW1      ; Reg8bit:R2|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -8.683 ns  ; RnW2      ; Reg8bit:R1|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -8.694 ns  ; DioExt[0] ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; -8.711 ns  ; DioExt[0] ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; -8.740 ns  ; DioExt[3] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; -8.785 ns  ; DioExt[4] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; -8.793 ns  ; DioExt[0] ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; -8.833 ns  ; RnW1      ; Reg8bit:R1|Reg[6]      ; Clock    ;
; N/A                                     ; None                                                ; -8.851 ns  ; RnW1      ; Reg8bit:R2|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -8.857 ns  ; RnW2      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -9.015 ns  ; RnW1      ; Reg8bit:R2|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -9.029 ns  ; DioExt[0] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; -9.042 ns  ; RnW2      ; Reg8bit:R3|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -9.154 ns  ; DioExt[5] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -9.169 ns  ; RnW1      ; Reg8bit:R3|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -9.202 ns  ; RnW1      ; Reg8bit:R2|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -9.246 ns  ; RnW3      ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -9.248 ns  ; RnW2      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -9.254 ns  ; RnW3      ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; -9.256 ns  ; RnW2      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -9.272 ns  ; RnW3      ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; -9.313 ns  ; DioExt[1] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -9.317 ns  ; DioExt[5] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -9.321 ns  ; RnW3      ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; -9.322 ns  ; RnW1      ; Reg8bit:R2|Reg[7]      ; Clock    ;
; N/A                                     ; None                                                ; -9.340 ns  ; RnW1      ; Reg8bit:R3|Reg[2]      ; Clock    ;
; N/A                                     ; None                                                ; -9.355 ns  ; RnW1      ; Reg8bit:R2|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -9.369 ns  ; RnW3      ; Accumulator:Acc|Reg[0] ; Clock    ;
; N/A                                     ; None                                                ; -9.379 ns  ; RnW1      ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -9.398 ns  ; DioExt[1] ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; -9.430 ns  ; RnW1      ; Reg8bit:R3|Reg[0]      ; Clock    ;
; N/A                                     ; None                                                ; -9.442 ns  ; RnW1      ; Reg8bit:R3|Reg[1]      ; Clock    ;
; N/A                                     ; None                                                ; -9.445 ns  ; DioExt[2] ; Accumulator:Acc|Reg[7] ; Clock    ;
; N/A                                     ; None                                                ; -9.472 ns  ; RnW3      ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; -9.497 ns  ; RnW2      ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -9.523 ns  ; RnW2      ; Accumulator:Acc|Reg[4] ; Clock    ;
; N/A                                     ; None                                                ; -9.535 ns  ; RnW1      ; Reg8bit:R3|Reg[4]      ; Clock    ;
; N/A                                     ; None                                                ; -9.554 ns  ; DioExt[1] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -9.560 ns  ; RnW1      ; Reg8bit:R2|Reg[5]      ; Clock    ;
; N/A                                     ; None                                                ; -9.567 ns  ; DioExt[5] ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; -9.677 ns  ; RnW1      ; Reg8bit:R3|Reg[3]      ; Clock    ;
; N/A                                     ; None                                                ; -9.683 ns  ; DioExt[2] ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; -9.686 ns  ; DioExt[2] ; Accumulator:Acc|Reg[6] ; Clock    ;
; N/A                                     ; None                                                ; -9.708 ns  ; RnW2      ; Accumulator:Acc|Reg[3] ; Clock    ;
; N/A                                     ; None                                                ; -9.836 ns  ; RnW3      ; Accumulator:Acc|Reg[5] ; Clock    ;
; N/A                                     ; None                                                ; -9.950 ns  ; RnW2      ; Accumulator:Acc|Reg[1] ; Clock    ;
; N/A                                     ; None                                                ; -10.014 ns ; RnW2      ; Accumulator:Acc|Reg[2] ; Clock    ;
; N/A                                     ; None                                                ; -10.056 ns ; DioExt[1] ; Accumulator:Acc|Reg[2] ; Clock    ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;           ;                        ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon May 23 11:07:58 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off LAB7 -c LAB7 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clock" is an undefined clock
Info: Clock "Clock" has Internal fmax of 156.2 MHz between source register "Reg8bit:R1|Reg[3]" and destination register "Accumulator:Acc|Reg[5]" (period= 6.402 ns)
    Info: + Longest register to register delay is 6.141 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X20_Y7_N1; Fanout = 1; REG Node = 'Reg8bit:R1|Reg[3]'
        Info: 2: + IC(0.755 ns) + CELL(0.114 ns) = 0.869 ns; Loc. = LC_X19_Y7_N5; Fanout = 2; COMB Node = 'Dbus[3]~22'
        Info: 3: + IC(0.780 ns) + CELL(0.292 ns) = 1.941 ns; Loc. = LC_X20_Y7_N1; Fanout = 6; COMB Node = 'Dbus[3]~23'
        Info: 4: + IC(1.270 ns) + CELL(0.564 ns) = 3.775 ns; Loc. = LC_X21_Y6_N3; Fanout = 2; COMB Node = 'Accumulator:Acc|Add0~28'
        Info: 5: + IC(0.000 ns) + CELL(0.178 ns) = 3.953 ns; Loc. = LC_X21_Y6_N4; Fanout = 3; COMB Node = 'Accumulator:Acc|Add0~30'
        Info: 6: + IC(0.000 ns) + CELL(0.621 ns) = 4.574 ns; Loc. = LC_X21_Y6_N5; Fanout = 1; COMB Node = 'Accumulator:Acc|Add0~31'
        Info: 7: + IC(1.258 ns) + CELL(0.309 ns) = 6.141 ns; Loc. = LC_X21_Y7_N1; Fanout = 5; REG Node = 'Accumulator:Acc|Reg[5]'
        Info: Total cell delay = 2.078 ns ( 33.84 % )
        Info: Total interconnect delay = 4.063 ns ( 66.16 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "Clock" to destination register is 2.782 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 32; CLK Node = 'Clock'
            Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X21_Y7_N1; Fanout = 5; REG Node = 'Accumulator:Acc|Reg[5]'
            Info: Total cell delay = 2.180 ns ( 78.36 % )
            Info: Total interconnect delay = 0.602 ns ( 21.64 % )
        Info: - Longest clock path from clock "Clock" to source register is 2.782 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 32; CLK Node = 'Clock'
            Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X20_Y7_N1; Fanout = 1; REG Node = 'Reg8bit:R1|Reg[3]'
            Info: Total cell delay = 2.180 ns ( 78.36 % )
            Info: Total interconnect delay = 0.602 ns ( 21.64 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Info: tsu for register "Accumulator:Acc|Reg[5]" (data pin = "RnW1", clock pin = "Clock") is 13.104 ns
    Info: + Longest pin to register delay is 15.849 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_35; Fanout = 9; PIN Node = 'RnW1'
        Info: 2: + IC(8.351 ns) + CELL(0.590 ns) = 10.410 ns; Loc. = LC_X21_Y7_N5; Fanout = 24; COMB Node = 'Dbus~13'
        Info: 3: + IC(0.797 ns) + CELL(0.442 ns) = 11.649 ns; Loc. = LC_X20_Y7_N1; Fanout = 6; COMB Node = 'Dbus[3]~23'
        Info: 4: + IC(1.270 ns) + CELL(0.564 ns) = 13.483 ns; Loc. = LC_X21_Y6_N3; Fanout = 2; COMB Node = 'Accumulator:Acc|Add0~28'
        Info: 5: + IC(0.000 ns) + CELL(0.178 ns) = 13.661 ns; Loc. = LC_X21_Y6_N4; Fanout = 3; COMB Node = 'Accumulator:Acc|Add0~30'
        Info: 6: + IC(0.000 ns) + CELL(0.621 ns) = 14.282 ns; Loc. = LC_X21_Y6_N5; Fanout = 1; COMB Node = 'Accumulator:Acc|Add0~31'
        Info: 7: + IC(1.258 ns) + CELL(0.309 ns) = 15.849 ns; Loc. = LC_X21_Y7_N1; Fanout = 5; REG Node = 'Accumulator:Acc|Reg[5]'
        Info: Total cell delay = 4.173 ns ( 26.33 % )
        Info: Total interconnect delay = 11.676 ns ( 73.67 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "Clock" to destination register is 2.782 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 32; CLK Node = 'Clock'
        Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X21_Y7_N1; Fanout = 5; REG Node = 'Accumulator:Acc|Reg[5]'
        Info: Total cell delay = 2.180 ns ( 78.36 % )
        Info: Total interconnect delay = 0.602 ns ( 21.64 % )
Info: tco from clock "Clock" to destination pin "DioExt[7]" through register "Accumulator:Acc|Reg[7]" is 11.408 ns
    Info: + Longest clock path from clock "Clock" to source register is 2.782 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 32; CLK Node = 'Clock'
        Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X21_Y6_N8; Fanout = 3; REG Node = 'Accumulator:Acc|Reg[7]'
        Info: Total cell delay = 2.180 ns ( 78.36 % )
        Info: Total interconnect delay = 0.602 ns ( 21.64 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 8.402 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X21_Y6_N8; Fanout = 3; REG Node = 'Accumulator:Acc|Reg[7]'
        Info: 2: + IC(1.255 ns) + CELL(0.114 ns) = 1.369 ns; Loc. = LC_X21_Y7_N2; Fanout = 2; COMB Node = 'Dbus[7]~33'
        Info: 3: + IC(1.558 ns) + CELL(0.114 ns) = 3.041 ns; Loc. = LC_X20_Y3_N2; Fanout = 4; COMB Node = 'Dbus[7]~35'
        Info: 4: + IC(3.237 ns) + CELL(2.124 ns) = 8.402 ns; Loc. = PIN_36; Fanout = 0; PIN Node = 'DioExt[7]'
        Info: Total cell delay = 2.352 ns ( 27.99 % )
        Info: Total interconnect delay = 6.050 ns ( 72.01 % )
Info: Longest tpd from source pin "RnW1" to destination pin "DioExt[7]" is 17.697 ns
    Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_35; Fanout = 9; PIN Node = 'RnW1'
    Info: 2: + IC(8.351 ns) + CELL(0.590 ns) = 10.410 ns; Loc. = LC_X21_Y7_N5; Fanout = 24; COMB Node = 'Dbus~13'
    Info: 3: + IC(1.336 ns) + CELL(0.590 ns) = 12.336 ns; Loc. = LC_X20_Y3_N2; Fanout = 4; COMB Node = 'Dbus[7]~35'
    Info: 4: + IC(3.237 ns) + CELL(2.124 ns) = 17.697 ns; Loc. = PIN_36; Fanout = 0; PIN Node = 'DioExt[7]'
    Info: Total cell delay = 4.773 ns ( 26.97 % )
    Info: Total interconnect delay = 12.924 ns ( 73.03 % )
Info: th for register "Accumulator:Acc|Reg[1]" (data pin = "Sel4", clock pin = "Clock") is -1.771 ns
    Info: + Longest clock path from clock "Clock" to destination register is 2.782 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 32; CLK Node = 'Clock'
        Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X21_Y7_N3; Fanout = 5; REG Node = 'Accumulator:Acc|Reg[1]'
        Info: Total cell delay = 2.180 ns ( 78.36 % )
        Info: Total interconnect delay = 0.602 ns ( 21.64 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 4.568 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_16; Fanout = 8; PIN Node = 'Sel4'
        Info: 2: + IC(2.492 ns) + CELL(0.607 ns) = 4.568 ns; Loc. = LC_X21_Y7_N3; Fanout = 5; REG Node = 'Accumulator:Acc|Reg[1]'
        Info: Total cell delay = 2.076 ns ( 45.45 % )
        Info: Total interconnect delay = 2.492 ns ( 54.55 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 183 megabytes
    Info: Processing ended: Mon May 23 11:08:00 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


