---
sidebar_position: 1
---

# General Plan for 2026 - 2029

Plan v0.1 by 2025/10/12

## Background

### 对当前研究课题的有限理解

根据我有限的了解，大多数RIS论文只做算法仿真，回避了最难的问题：

- 如何与真实的4G/5G基站协同？
- 如何实现微秒级的实时控制？
- 如何处理协议的复杂性？

我的答案是：必须深入底层。譬如DPDK、FPGA、协议栈，它们就是做好RIS的必需基础设施。

从全球测试和验证的情况来看，RIS技术已经在多个地区和国家取得了可观的进展。例如：

- 美国：MIT的RFocus原型已经展示了智能超表面能够通过低功耗调节天线单元，实现高信号增益并改善Wi-Fi、5G、物联网设备的信号质量；

- 欧洲：SWC（表面波通信）等技术展示了RIS在节能和干扰管理上的潜力；

- 日韩：NTT DOCOMO等公司进行了28 GHz频段的智能超表面原型测试，成功扩大了5G基站的覆盖范围和通信速度；

- 中国：中国的多个高校和企业，如清华大学、东南大学、华为等，已经开展了RIS的硬件研发，并进行了一系列与5G网络集成的验证测试。

### 对于我当前有的技术水平的认知

在写计划前，必须得知道自己是什么个东西

#### 我会什么

在软件方面：

- 简单的IoT应用（ESP-IDF/Arduino/Raspberry Pi）
- 简单的Web前后端、数据库
- 简易的服务器、容器化部署
- 简单的APP（Flutter）

在硬件方面：

- 会画一点PCB，但是贴片
  - 强电：变压器的control做的一塌糊涂（by duty cycle的）
  - 弱电：其实看不懂三极管电路，目前只能使用例如ESP32（甚至不是它的芯片，而是它包装好的模组）配合传感器和执行器进行物联网产品设计。FPGA有接触过，在写过Verilog之后对VHDL其实更有好感一点（纯贱），工具链不熟悉
  - 通讯：射频硬件，大四课上和同学乱画过，纸上谈兵；CST/HFSS没实际用过；VNA等射频测试设备没碰过
- OS底层：Linux也算是玩了一段时间了，但是对我来说只是用户层面用过，没看过内核代码，没写过模块。大四选修了Embedded System，写PLC写的我巨痛苦，可能是没有每周的LAB再加上

在基础学科方面：

- 物理：有高中竞赛的老本，至少到大物本科毕业水平没啥问题
- 数学：从学校的考试来看成绩还是不错的（但是大四没选修），问题在于EEE的本科数学很浅，被高中的物理竞赛全cover，大学里一点没学
- 英语：还行，只要是专业内还能懂

其他：

- 姑且还是有在用Git管理项目，最近还搞了点CI/CD辅助我开发
- 会一丁点的建模（by Fusion）
- 姑且还是有在创业，感谢大佬们的顺风车

#### 反思

总算是能够摸到进入这些行业的门槛了，终于成为小白了。在我的研究方向上，我的起点比纯算法PhD高，但比硬件工程师缺实践。

而当下的三脚猫状态其实和大四时我的职业规划有关：当时我认为仅仅了解底层是没有意义的，一头钻进嵌入式/CLSI的海洋里估计这辈子都出不来了。我需要先知道现在的业界都在用哪些技术制作哪些应用，防止我进入到一些无意义的研究领域。还有一点就是当时人有点瘫，反正拿了UCL等学校的offer，直接摆烂就好了，就没去好好啃大四的数模电内容（现在想来有点后悔了）。

读博对我来说是挽回我本科大三大四两年躺平的一个寄会，我需要在有simple产出的同时，补齐我所有缺失的知识/技术栈以指向更硬核的研究。3年是redemption，而不是混日子

### 针对现状的解决方向

通过自己开发底层技术，全面掌握RIS的理论、算法、硬件实现及系统优化，以此提升对RIS系统的控制力，特别是在硬件与软件的高度协同方面。计划将理论研究、实验验证和工程实践结合，以确保每个阶段的产出不仅仅是学术论文，还包括系统级的实现和优化。

#### 方针：

```dart
双线并行 
├─ Project A = 传统优秀PhD 
├─ Project B = 系统工程师养成
```

#### 典型一周时间表

```c
工作日（Monday-Friday）：
├─ 7:00-8:00   起床、早餐、运动 [1h]
├─ 8:00-12:00  Project A（RIS核心研究）[4h]
├─ 12:00-13:00 午餐、休息 [1h]
├─ 13:00-17:00 Project A（实验/系统开发）[4h]
├─ 17:00-18:00 晚餐、休息 [1h]
├─ 18:00-20:00 Project B（底层学习-理论）[2h]
├─ 20:00-22:00 Project B（底层实践-编程）[2h]
├─ 22:00-23:00 整理、规划、弹性 [1h]
├─ 23:00-      休息、睡眠
└─ 工作时间：12小时/天 × 5 = 60小时

周末（Saturday-Sunday）：
Saturday:
├─ 9:00-12:00  Project A（论文写作/深度研究）[3h]
├─ 13:00-17:00 Project B（大块时间深入学习）[4h]
├─ 18:00-21:00 Project B（实战项目）[3h]
└─ 工作时间：10小时

Sunday:
├─ 9:00-13:00  Project B（周总结+大项目）[4h]
├─ 14:00-17:00 弹性时间（补课/休息/创业）[3h]
├─ 18:00-21:00 下周规划+文献阅读 [3h]
└─ 工作时间：10小时

周总计：60 + 10 + 10 = 80小时

分配：
├─ Project A（RIS）：40小时（50%）
├─ Project B（底层）：35小时（44%）
├─ 其他（创业/社交等）：5小时（6%）
└─ 总计：80小时/周
```

## Research Plan

### Before Enter: 打基础+Demo RIS

2025/10 ~ 2026/02

#### 核心任务：



### **Year 1：基础构建与快速原型开发**

#### **核心任务：**

- **理论学习**：RIS基础理论、优化算法，网络协议与系统架构。
- **实验开发**：开始RIS系统的实验验证，搭建USRP测试平台。
- **底层技术开发**：掌握FPGA、DPDK等底层技术，为RIS系统开发打下基础。
- **控制系统设计**：设计并开发RIS控制系统，使用嵌入式系统（如ESP32、STM32）和实时操作系统（如FreeRTOS）。

#### **关键产出：**

- 论文1篇：RIS基本概念和算法的理论分析。
- 初步搭建RIS系统平台，完成小规模RIS阵列的测试。
- 完成FPGA/DPDK的基础学习和测试，开始与RIS实验数据结合。
- RIS控制系统原型（基于嵌入式/实时系统）。

#### **时间表（每月安排）：**

- **理论学习与文献调研**：每周2小时
- **实验与系统开发**：每周6小时（USRP平台搭建、RIS系统测试）
- **底层技术掌握（FPGA/DPDK）**：每周6小时（完成FPGA/DPDK的基本应用和RIS系统的底层集成）
- **项目开发与控制系统设计**：每周4小时（硬件与软件协同设计）

------

### **Year 2：系统优化与深度开发**

#### **核心任务：**

- **系统优化**：利用DPDK优化RIS系统的网络性能，探索低延迟、高吞吐量控制方法。
- **FPGA硬件加速**：在FPGA上实现RIS控制的实时处理，优化信号处理和控制算法。
- **论文写作与投稿**：开始撰写关于RIS控制系统、优化算法及其硬件实现的论文。
- **理论深化与创新**：继续深化RIS理论，探索新的优化方法，如AI算法与RIS的结合。

#### **关键产出：**

- 论文2-3篇：关于RIS系统的优化，可能涉及DPDK与FPGA的结合。
- 完成RIS系统的性能优化，控制延迟降到10μs以下。
- 完成基于FPGA的RIS控制系统原型（至少16单元控制）。
- 完成多个实战项目：RIS硬件加速与DPDK优化方案。

#### **时间表（每月安排）：**

- **论文撰写与研究**：每周6小时
- **RIS系统集成与优化**：每周8小时（DPDK优化、FPGA硬件加速）
- **系统性能测试与实验数据采集**：每周4小时
- **底层技术深化（FPGA高级设计/DPDK进阶应用）**：每周4小时

------

### **Year 3：系统完善与论文提交，准备毕业**

#### **核心任务：**

- **最终系统集成**：完成大规模RIS阵列的测试，优化系统的稳定性与性能。
- **顶刊论文准备与提交**：撰写RIS领域顶级期刊论文，确保项目成果得到充分展示。
- **博士论文写作**：整合RIS研究成果，撰写博士论文。

#### **关键产出：**

- 论文2-3篇：RIS系统、算法优化与硬件加速（顶级期刊投稿，如TWC/JSAC）。
- 完成RIS系统的最终集成与优化，支持64单元以上的大规模阵列。
- 提交博士论文，完成答辩准备。

#### **时间表（每月安排）：**

- **博士论文撰写与准备**：每周8小时
- **系统集成与最终测试**：每周6小时（RIS系统调试与大规模阵列测试）
- **论文写作与投稿**：每周4小时（顶刊论文撰写）
