|uart
clk_50Mhz => clk_uart.CLK
clk_50Mhz => cnt[0].CLK
clk_50Mhz => cnt[1].CLK
clk_50Mhz => cnt[2].CLK
clk_50Mhz => cnt[3].CLK
clk_50Mhz => cnt[4].CLK
clk_50Mhz => cnt[5].CLK
clk_50Mhz => cnt[6].CLK
clk_50Mhz => cnt[7].CLK
tx << tx~reg0.DB_MAX_OUTPUT_PORT_TYPE
rx => Mux20.IN0
rx => Mux21.IN0
rx => Mux22.IN0
rx => Mux23.IN0
rx => Mux24.IN0
rx => Mux25.IN0
rx => Mux26.IN0
rx => Mux27.IN0
rx => rx_buf.DATAIN
rx => rx_fall.IN1


