
#ifndef _SPC58ECXX_H_
#define _SPC58ECXX_H_

#include "typedefs.h"

/****************************************************************************************
*                     Copyright STMicroelectronics
*                            ST RESTRICTED
*     Unauthorized reproduction and communication strictly prohibited
*----------------------------------------------------------------------------------------
*  This C header file was automatically generated by 'spirit2regtest' utility from the
*  SPIRIT description of the component.
*
*  Purpose : It declares C preprocessor definitions for component, register and 
*            register fields parameters
*
*  Generated by spirit2regtest v2.25_alpha1
*
*  PLEASE DO NOT MODIFY THIS FILE
****************************************************************************************/

/**************************************************************************/
/*                 Module: AMU2            */
/**************************************************************************/
struct AMU2_tag {
    vuint8_t AMU_REGS_ADDRESSBLOCK_reserved0[65536];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t CH:1;
            vuint32_t unused_0:12;
            vuint32_t VER:4;
        } B;
    } IDVCH0;

    vuint8_t AMU_REGS_ADDRESSBLOCK_reserved1[8];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t NMSK:16;
                vuint32_t NCRS:16;
            } B;
        } NCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:17;
                vuint32_t PTR:13;
                vuint32_t unused_0:2;
            } B;
        } P1PTRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:17;
                vuint32_t PTR:13;
                vuint32_t unused_0:2;
            } B;
        } P2PTRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t PTR:30;
                vuint32_t unused_0:2;
            } B;
        } P3PTRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE:32;
            } B;
        } P4CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE:32;
            } B;
        } P5CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:16;
                vuint32_t UINT:16;
            } B;
        } P6CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:27;
                vuint32_t UINT:5;
            } B;
        } P7CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t THRHC:16;
                vuint32_t UINT:16;
            } B;
        } P8CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE64:32;
            } B;
        } P9MCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE64:32;
            } B;
        } P9LCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t PTR:30;
                vuint32_t unused_0:2;
            } B;
        } VPTRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:17;
                vuint32_t PTR:13;
                vuint32_t unused_0:2;
            } B;
        } LPTRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:17;
                vuint32_t PTR:13;
                vuint32_t unused_0:2;
            } B;
        } UPTRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t PTR:29;
                vuint32_t unused_0:3;
            } B;
        } DSACHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:17;
                vuint32_t PTR:12;
                vuint32_t unused_0:3;
            } B;
        } DDACHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t THRHC:11;
                vuint32_t unused_1:5;
                vuint32_t BCNT:13;
                vuint32_t unused_0:3;
            } B;
        } DCNTCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t UINT:32;
            } B;
        } DCKSCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_2:1;
                vuint32_t SRTSP:3;
                vuint32_t unused_1:1;
                vuint32_t MAXSP:3;
                vuint32_t ADICFG:2;
                vuint32_t SARU:2;
                vuint32_t DARU:2;
                vuint32_t HCRCE:1;
                vuint32_t ECRC:1;
                vuint32_t CADS:1;
                vuint32_t DECC:1;
                vuint32_t STMP3:1;
                vuint32_t STMV32:1;
                vuint32_t STMV16:1;
                vuint32_t EHP:1;
                vuint32_t DSAS:1;
                vuint32_t STP:1;
                vuint32_t DEICFG:1;
                vuint32_t WFDNI:1;
                vuint32_t WFS23D:1;
                vuint32_t WFS1D:1;
                vuint32_t RSM:1;
                vuint32_t unused_0:1;
                vuint32_t FARZ:1;
                vuint32_t SRT:1;
            } B;
        } DCCRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_2:1;
                vuint32_t SRTSP:3;
                vuint32_t unused_1:1;
                vuint32_t MAXSP:3;
                vuint32_t AEICFG:2;
                vuint32_t OVICFG:2;
                vuint32_t NCICFG:2;
                vuint32_t DNICFG:2;
                vuint32_t BPRI:1;
                vuint32_t EECC:1;
                vuint32_t DDSL:1;
                vuint32_t SETZ:1;
                vuint32_t ESTZC:1;
                vuint32_t unused_0:2;
                vuint32_t V16:1;
                vuint32_t VFH:1;
                vuint32_t CMEXP:7;
            } B;
        } CCR1CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_5:1;
                vuint32_t ADCCRE:1;
                vuint32_t ADCCR18:1;
                vuint32_t ADCCR19:1;
                vuint32_t ADCCR20:1;
                vuint32_t unused_4:4;
                vuint32_t ADCCR25:1;
                vuint32_t ADCCR26:1;
                vuint32_t ADCCR27:1;
                vuint32_t ADCCR31:1;
                vuint32_t unused_3:1;
                vuint32_t ENCRS:1;
                vuint32_t SNCRS:1;
                vuint32_t CSXXS:1;
                vuint32_t unused_2:6;
                vuint32_t S23STP:1;
                vuint32_t unused_1:1;
                vuint32_t WFSS23:1;
                vuint32_t WFDS23:1;
                vuint32_t WFDS1:1;
                vuint32_t S23RSM:1;
                vuint32_t unused_0:1;
                vuint32_t S23SRT:1;
                vuint32_t S1SRT:1;
            } B;
        } CCR2CHN;

        vuint8_t AMU2_reserved2[32];

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE64:32;
            } B;
        } RES64MCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE64:32;
            } B;
        } RES64LCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t CHBSY:1;
                vuint32_t ADSTM:1;
                vuint32_t S23XS:2;
                vuint32_t S1XS:2;
                vuint32_t ADMAS:2;
                vuint32_t QDSL:1;
                vuint32_t ACURSP:3;
                vuint32_t unused_1:1;
                vuint32_t DCURSP:3;
                vuint32_t YCAFLT:1;
                vuint32_t ZCAFLT:1;
                vuint32_t S23AFLT:1;
                vuint32_t S1AFLT:1;
                vuint32_t IDVERR:1;
                vuint32_t ADMERR:1;
                vuint32_t CKSERR:1;
                vuint32_t ECCERR:1;
                vuint32_t RGCERR:1;
                vuint32_t unused_0:1;
                vuint32_t DEIRQ:1;
                vuint32_t ADIRQ:1;
                vuint32_t ERIRQ:1;
                vuint32_t OVIRQ:1;
                vuint32_t NCIRQ:1;
                vuint32_t DNIRQ:1;
            } B;
        } SEIRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t UINT:32;
            } B;
        } ACKSCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE32:32;
            } B;
        } RES32CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t CHBSY:1;
                vuint32_t ADSTM:1;
                vuint32_t S23XS:2;
                vuint32_t S1XS:2;
                vuint32_t ADMAS:2;
                vuint32_t QDSL:1;
                vuint32_t ACURSP:3;
                vuint32_t unused_1:1;
                vuint32_t DCURSP:3;
                vuint32_t YCAFLT:1;
                vuint32_t ZCAFLT:1;
                vuint32_t S23AFLT:1;
                vuint32_t S1AFLT:1;
                vuint32_t IDVERR:1;
                vuint32_t ADMERR:1;
                vuint32_t CKSERR:1;
                vuint32_t ECCERR:1;
                vuint32_t RGCERR:1;
                vuint32_t unused_0:1;
                vuint32_t DEIRQ:1;
                vuint32_t ADIRQ:1;
                vuint32_t ERIRQ:1;
                vuint32_t OVIRQ:1;
                vuint32_t NCIRQ:1;
                vuint32_t DNIRQ:1;
            } B;
        } ASEIRCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t UINT:32;
            } B;
        } AACKSCHN;

        vuint8_t AMU2_reserved3[4];

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE64:32;
            } B;
        } Y64MCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE64:32;
            } B;
        } Y64LCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t THRHC:16;
                vuint32_t UINT:16;
            } B;
        } AP8CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t CHBSY:1;
                vuint32_t ADSTM:1;
                vuint32_t S23XS:2;
                vuint32_t S1XS:2;
                vuint32_t ADMAS:2;
                vuint32_t QDSL:1;
                vuint32_t ACURSP:3;
                vuint32_t unused_1:1;
                vuint32_t DCURSP:3;
                vuint32_t YCAFLT:1;
                vuint32_t ZCAFLT:1;
                vuint32_t S23AFLT:1;
                vuint32_t S1AFLT:1;
                vuint32_t IDVERR:1;
                vuint32_t ADMERR:1;
                vuint32_t CKSERR:1;
                vuint32_t ECCERR:1;
                vuint32_t RGCERR:1;
                vuint32_t unused_0:1;
                vuint32_t DEIRQ:1;
                vuint32_t ADIRQ:1;
                vuint32_t ERIRQ:1;
                vuint32_t OVIRQ:1;
                vuint32_t NCIRQ:1;
                vuint32_t DNIRQ:1;
            } B;
        } SEINCCHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t IEEE32:32;
            } B;
        } Y32CHN;

        vuint8_t AMU2_reserved4[76];

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:15;
                vuint32_t CH:1;
                vuint32_t unused_0:12;
                vuint32_t VER:4;
            } B;
        } IDVCH1;

        vuint8_t AMU2_reserved5[8];
    } SUB0[2];


    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t SRTSP:3;
            vuint32_t unused_1:1;
            vuint32_t MAXSP:3;
            vuint32_t ADICFG:2;
            vuint32_t SARU:2;
            vuint32_t DARU:2;
            vuint32_t HCRCE:1;
            vuint32_t ECRC:1;
            vuint32_t CADS:1;
            vuint32_t DECC:1;
            vuint32_t STMP3:1;
            vuint32_t STMV32:1;
            vuint32_t STMV16:1;
            vuint32_t EHP:1;
            vuint32_t DSAS:1;
            vuint32_t STP:1;
            vuint32_t DEICFG:1;
            vuint32_t WFDNI:1;
            vuint32_t WFS23D:1;
            vuint32_t WFS1D:1;
            vuint32_t RSM:1;
            vuint32_t unused_0:1;
            vuint32_t FARZ:1;
            vuint32_t SRT:1;
        } B;
    } DCCRCHX;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t SRTSP:3;
            vuint32_t unused_1:1;
            vuint32_t MAXSP:3;
            vuint32_t AEICFG:2;
            vuint32_t OVICFG:2;
            vuint32_t NCICFG:2;
            vuint32_t DNICFG:2;
            vuint32_t BPRI:1;
            vuint32_t EECC:1;
            vuint32_t DDSL:1;
            vuint32_t SETZ:1;
            vuint32_t ESTZC:1;
            vuint32_t unused_0:2;
            vuint32_t V16:1;
            vuint32_t VFH:1;
            vuint32_t CMEXP:7;
        } B;
    } CCR1CHX;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:1;
            vuint32_t ADCCRE:1;
            vuint32_t ADCCR18:1;
            vuint32_t ADCCR19:1;
            vuint32_t ADCCR20:1;
            vuint32_t unused_4:4;
            vuint32_t ADCCR25:1;
            vuint32_t ADCCR26:1;
            vuint32_t ADCCR27:1;
            vuint32_t ADCCR31:1;
            vuint32_t unused_3:1;
            vuint32_t ENCRS:1;
            vuint32_t SNCRS:1;
            vuint32_t CSXXS:1;
            vuint32_t unused_2:6;
            vuint32_t S23STP:1;
            vuint32_t unused_1:1;
            vuint32_t WFSS23:1;
            vuint32_t WFDS23:1;
            vuint32_t WFDS1:1;
            vuint32_t S23RSM:1;
            vuint32_t unused_0:1;
            vuint32_t S23SRT:1;
            vuint32_t S1SRT:1;
        } B;
    } CCR2CHX;

    vuint8_t AMU_REGS_ADDRESSBLOCK_reserved7[40];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHBSY:1;
            vuint32_t ADSTM:1;
            vuint32_t S23XS:2;
            vuint32_t S1XS:2;
            vuint32_t ADMAS:2;
            vuint32_t QDSL:1;
            vuint32_t ACURSP:3;
            vuint32_t unused_1:1;
            vuint32_t DCURSP:3;
            vuint32_t YCAFLT:1;
            vuint32_t ZCAFLT:1;
            vuint32_t S23AFLT:1;
            vuint32_t S1AFLT:1;
            vuint32_t IDVERR:1;
            vuint32_t ADMERR:1;
            vuint32_t CKSERR:1;
            vuint32_t ECCERR:1;
            vuint32_t RGCERR:1;
            vuint32_t unused_0:1;
            vuint32_t DEIRQ:1;
            vuint32_t ADIRQ:1;
            vuint32_t ERIRQ:1;
            vuint32_t OVIRQ:1;
            vuint32_t NCIRQ:1;
            vuint32_t DNIRQ:1;
        } B;
    } SEIRCHX;

    vuint8_t AMU_REGS_ADDRESSBLOCK_reserved8[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHBSY:1;
            vuint32_t ADSTM:1;
            vuint32_t S23XS:2;
            vuint32_t S1XS:2;
            vuint32_t ADMAS:2;
            vuint32_t QDSL:1;
            vuint32_t ACURSP:3;
            vuint32_t unused_1:1;
            vuint32_t DCURSP:3;
            vuint32_t YCAFLT:1;
            vuint32_t ZCAFLT:1;
            vuint32_t S23AFLT:1;
            vuint32_t S1AFLT:1;
            vuint32_t IDVERR:1;
            vuint32_t ADMERR:1;
            vuint32_t CKSERR:1;
            vuint32_t ECCERR:1;
            vuint32_t RGCERR:1;
            vuint32_t unused_0:1;
            vuint32_t DEIRQ:1;
            vuint32_t ADIRQ:1;
            vuint32_t ERIRQ:1;
            vuint32_t OVIRQ:1;
            vuint32_t NCIRQ:1;
            vuint32_t DNIRQ:1;
        } B;
    } ASEIRCHX;

    vuint8_t AMU_REGS_ADDRESSBLOCK_reserved9[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHBSY:1;
            vuint32_t ADSTM:1;
            vuint32_t S23XS:2;
            vuint32_t S1XS:2;
            vuint32_t ADMAS:2;
            vuint32_t QDSL:1;
            vuint32_t ACURSP:3;
            vuint32_t unused_1:1;
            vuint32_t DCURSP:3;
            vuint32_t YCAFLT:1;
            vuint32_t ZCAFLT:1;
            vuint32_t S23AFLT:1;
            vuint32_t S1AFLT:1;
            vuint32_t IDVERR:1;
            vuint32_t ADMERR:1;
            vuint32_t CKSERR:1;
            vuint32_t ECCERR:1;
            vuint32_t RGCERR:1;
            vuint32_t unused_0:1;
            vuint32_t DEIRQ:1;
            vuint32_t ADIRQ:1;
            vuint32_t ERIRQ:1;
            vuint32_t OVIRQ:1;
            vuint32_t NCIRQ:1;
            vuint32_t DNIRQ:1;
        } B;
    } SEINCCHX;

};

/**************************************************************************/
/*                 Module: BODY_CTU_0            */
/**************************************************************************/
struct BODY_CTU_0_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t TRGIEN:1;
            vuint32_t TRGI:1;
            vuint32_t unused_0:6;
        } B;
    } CSR;

    vuint8_t BODY_CTU_0_ADDRESSBLOCK_reserved0[44];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:16;
            vuint32_t TM:1;
            vuint32_t CLR_FLAG:1;
            vuint32_t unused_1:5;
            vuint32_t ADC_SEL:1;
            vuint32_t unused_0:1;
            vuint32_t CHANNEL_VALUE:7;
        } B;
    } EVTCFGRN[64];

};

/**************************************************************************/
/*                 Module: CAN_SUB_0_M_CAN            */
/**************************************************************************/
struct CAN_SUB_0_M_CAN_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t REL:4;
            vuint32_t STEP:4;
            vuint32_t SUBSTEP:4;
            vuint32_t YEAR:4;
            vuint32_t MON:8;
            vuint32_t DAY:8;
        } B;
    } CREL;

    union {
        vuint32_t R;
        struct {
            vuint32_t ETV:32;
        } B;
    } ENDN;

    vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:3;
            vuint32_t TDCO:5;
            vuint32_t TDC:1;
            vuint32_t unused_3:2;
            vuint32_t FBRP:5;
            vuint32_t unused_2:4;
            vuint32_t FTSEG1:4;
            vuint32_t unused_1:1;
            vuint32_t FTSEG2:3;
            vuint32_t unused_0:2;
            vuint32_t FSJW:2;
        } B;
    } FBTP;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:18;
            vuint32_t TDCV:6;
            vuint32_t RX:1;
            vuint32_t TX:2;
            vuint32_t LBCK:1;
            vuint32_t unused_0:4;
        } B;
    } TEST;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t WDV:8;
            vuint32_t WDC:8;
        } B;
    } RWD;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:17;
            vuint32_t TXP:1;
            vuint32_t FDBS:1;
            vuint32_t FDO:1;
            vuint32_t CMR:2;
            vuint32_t CME:2;
            vuint32_t TEST:1;
            vuint32_t DAR:1;
            vuint32_t MON:1;
            vuint32_t CSR:1;
            vuint32_t CSA:1;
            vuint32_t ASM:1;
            vuint32_t CCE:1;
            vuint32_t INIT:1;
        } B;
    } CCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t BRP:10;
            vuint32_t unused_0:2;
            vuint32_t TSEG1:6;
            vuint32_t TSEG2:4;
            vuint32_t SJW:4;
        } B;
    } BTP;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t TCP:4;
            vuint32_t unused_0:14;
            vuint32_t TSS:2;
        } B;
    } TSCC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TSC:16;
        } B;
    } TSCV;

    union {
        vuint32_t R;
        struct {
            vuint32_t TOP:16;
            vuint32_t unused_0:13;
            vuint32_t TOS:2;
            vuint32_t ETOC:1;
        } B;
    } TOCC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TOC:16;
        } B;
    } TOCV;

    vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved1[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t CEL:8;
            vuint32_t RP:1;
            vuint32_t REC:7;
            vuint32_t TEC:8;
        } B;
    } ECR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:18;
            vuint32_t REDL:1;
            vuint32_t RBRS:1;
            vuint32_t RESI:1;
            vuint32_t FLEC:3;
            vuint32_t BO:1;
            vuint32_t EW:1;
            vuint32_t EP:1;
            vuint32_t ACT:2;
            vuint32_t LEC:3;
        } B;
    } PSR;

    vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t STE:1;
            vuint32_t FOE:1;
            vuint32_t ACKE:1;
            vuint32_t BE:1;
            vuint32_t CRCE:1;
            vuint32_t WDI:1;
            vuint32_t BO:1;
            vuint32_t EW:1;
            vuint32_t EP:1;
            vuint32_t ELO:1;
            vuint32_t BEU:1;
            vuint32_t BEC:1;
            vuint32_t DRX:1;
            vuint32_t TOO:1;
            vuint32_t MRAF:1;
            vuint32_t TSW:1;
            vuint32_t TEFL:1;
            vuint32_t TEFF:1;
            vuint32_t TEFW:1;
            vuint32_t TEFN:1;
            vuint32_t TFE:1;
            vuint32_t TCF:1;
            vuint32_t TC:1;
            vuint32_t HPM:1;
            vuint32_t RF1L:1;
            vuint32_t RF1F:1;
            vuint32_t RF1W:1;
            vuint32_t RF1N:1;
            vuint32_t RF0L:1;
            vuint32_t RF0F:1;
            vuint32_t RF0W:1;
            vuint32_t RF0N:1;
        } B;
    } IR;

    union {
        vuint32_t R;
        struct {
            vuint32_t STEE:1;
            vuint32_t FOEE:1;
            vuint32_t ACKEE:1;
            vuint32_t BEE:1;
            vuint32_t CRCEE:1;
            vuint32_t WDIE:1;
            vuint32_t BOE:1;
            vuint32_t EWE:1;
            vuint32_t EPE:1;
            vuint32_t ELOE:1;
            vuint32_t BEUE:1;
            vuint32_t BECE:1;
            vuint32_t DRXE:1;
            vuint32_t TOOE:1;
            vuint32_t MRAFE:1;
            vuint32_t TSWE:1;
            vuint32_t TEFLE:1;
            vuint32_t TEFFE:1;
            vuint32_t TEFWE:1;
            vuint32_t TEFNE:1;
            vuint32_t TFEE:1;
            vuint32_t TCFE:1;
            vuint32_t TCE:1;
            vuint32_t HPME:1;
            vuint32_t RF1LE:1;
            vuint32_t RF1FE:1;
            vuint32_t RF1WE:1;
            vuint32_t RF1NE:1;
            vuint32_t RF0LE:1;
            vuint32_t RF0FE:1;
            vuint32_t RF0WE:1;
            vuint32_t RF0NE:1;
        } B;
    } IE;

    union {
        vuint32_t R;
        struct {
            vuint32_t STEL:1;
            vuint32_t FOEL:1;
            vuint32_t ACKEL:1;
            vuint32_t BEL:1;
            vuint32_t CRCEL:1;
            vuint32_t WDIL:1;
            vuint32_t BOL:1;
            vuint32_t EWL:1;
            vuint32_t EPL:1;
            vuint32_t ELOL:1;
            vuint32_t BEUL:1;
            vuint32_t BECL:1;
            vuint32_t DRXL:1;
            vuint32_t TOOL:1;
            vuint32_t MRAFL:1;
            vuint32_t TSWL:1;
            vuint32_t TEFLL:1;
            vuint32_t TEFFL:1;
            vuint32_t TEFWL:1;
            vuint32_t TEFNL:1;
            vuint32_t TFEL:1;
            vuint32_t TCFL:1;
            vuint32_t TCL:1;
            vuint32_t HPML:1;
            vuint32_t RF1LL:1;
            vuint32_t RF1FL:1;
            vuint32_t RF1WL:1;
            vuint32_t RF1NL:1;
            vuint32_t RF0LL:1;
            vuint32_t RF0FL:1;
            vuint32_t RF0WL:1;
            vuint32_t RF0NL:1;
        } B;
    } ILS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t EINT1:1;
            vuint32_t EINT0:1;
        } B;
    } ILE;

    vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved3[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t ANFS:2;
            vuint32_t ANFE:2;
            vuint32_t RRFS:1;
            vuint32_t RRFE:1;
        } B;
    } GFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:8;
            vuint32_t LSS:8;
            vuint32_t FLSSA:14;
            vuint32_t unused_0:2;
        } B;
    } SIDFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:9;
            vuint32_t LSE:7;
            vuint32_t FLESA:14;
            vuint32_t unused_0:2;
        } B;
    } XIDFC;

    vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:3;
            vuint32_t EIDM:29;
        } B;
    } XIDAM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FLST:1;
            vuint32_t FIDX:7;
            vuint32_t MSI:2;
            vuint32_t BIDX:6;
        } B;
    } HPMS;

    union {
        vuint32_t R;
        struct {
            vuint32_t ND31:1;
            vuint32_t ND30:1;
            vuint32_t ND29:1;
            vuint32_t ND28:1;
            vuint32_t ND27:1;
            vuint32_t ND26:1;
            vuint32_t ND25:1;
            vuint32_t ND24:1;
            vuint32_t ND23:1;
            vuint32_t ND22:1;
            vuint32_t ND21:1;
            vuint32_t ND20:1;
            vuint32_t ND19:1;
            vuint32_t ND18:1;
            vuint32_t ND17:1;
            vuint32_t ND16:1;
            vuint32_t ND15:1;
            vuint32_t ND14:1;
            vuint32_t ND13:1;
            vuint32_t ND12:1;
            vuint32_t ND11:1;
            vuint32_t ND10:1;
            vuint32_t ND9:1;
            vuint32_t ND8:1;
            vuint32_t ND7:1;
            vuint32_t ND6:1;
            vuint32_t ND5:1;
            vuint32_t ND4:1;
            vuint32_t ND3:1;
            vuint32_t ND2:1;
            vuint32_t ND1:1;
            vuint32_t ND0:1;
        } B;
    } NDAT1;

    union {
        vuint32_t R;
        struct {
            vuint32_t ND63:1;
            vuint32_t ND62:1;
            vuint32_t ND61:1;
            vuint32_t ND60:1;
            vuint32_t ND59:1;
            vuint32_t ND58:1;
            vuint32_t ND57:1;
            vuint32_t ND56:1;
            vuint32_t ND55:1;
            vuint32_t ND54:1;
            vuint32_t ND53:1;
            vuint32_t ND52:1;
            vuint32_t ND51:1;
            vuint32_t ND50:1;
            vuint32_t ND49:1;
            vuint32_t ND48:1;
            vuint32_t ND47:1;
            vuint32_t ND46:1;
            vuint32_t ND45:1;
            vuint32_t ND44:1;
            vuint32_t ND43:1;
            vuint32_t ND42:1;
            vuint32_t ND41:1;
            vuint32_t ND40:1;
            vuint32_t ND39:1;
            vuint32_t ND38:1;
            vuint32_t ND37:1;
            vuint32_t ND36:1;
            vuint32_t ND35:1;
            vuint32_t ND34:1;
            vuint32_t ND33:1;
            vuint32_t ND32:1;
        } B;
    } NDAT2;

    union {
        vuint32_t R;
        struct {
            vuint32_t F0OM:1;
            vuint32_t F0WM:7;
            vuint32_t unused_1:1;
            vuint32_t F0S:7;
            vuint32_t F0SA:14;
            vuint32_t unused_0:2;
        } B;
    } RXF0C;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:6;
            vuint32_t RF0L:1;
            vuint32_t F0F:1;
            vuint32_t unused_2:2;
            vuint32_t F0PI:6;
            vuint32_t unused_1:2;
            vuint32_t F0GI:6;
            vuint32_t unused_0:1;
            vuint32_t F0FL:7;
        } B;
    } RXF0S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t F0AI:6;
        } B;
    } RXF0A;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t RBSA:14;
            vuint32_t unused_0:2;
        } B;
    } RXBC;

    union {
        vuint32_t R;
        struct {
            vuint32_t F1OM:1;
            vuint32_t F1WM:7;
            vuint32_t unused_1:1;
            vuint32_t F1S:7;
            vuint32_t F1SA:14;
            vuint32_t unused_0:2;
        } B;
    } RXF1C;

    union {
        vuint32_t R;
        struct {
            vuint32_t DMS:2;
            vuint32_t unused_3:4;
            vuint32_t RF1L:1;
            vuint32_t F1F:1;
            vuint32_t unused_2:2;
            vuint32_t F1PI:6;
            vuint32_t unused_1:2;
            vuint32_t F1GI:6;
            vuint32_t unused_0:1;
            vuint32_t F1FL:7;
        } B;
    } RXF1S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t F1AI:6;
        } B;
    } RXF1A;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:21;
            vuint32_t RBDS:3;
            vuint32_t unused_1:1;
            vuint32_t F1DS:3;
            vuint32_t unused_0:1;
            vuint32_t F0DS:3;
        } B;
    } RXESC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t TFQM:1;
            vuint32_t TFQS:6;
            vuint32_t unused_1:2;
            vuint32_t NDTB:6;
            vuint32_t TBSA:14;
            vuint32_t unused_0:2;
        } B;
    } TXBC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:10;
            vuint32_t TFQF:1;
            vuint32_t TFQPI:5;
            vuint32_t unused_1:3;
            vuint32_t TFGI:5;
            vuint32_t unused_0:2;
            vuint32_t TFFL:6;
        } B;
    } TXFQS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t TBDS:3;
        } B;
    } TXESC;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRP31:1;
            vuint32_t TRP30:1;
            vuint32_t TRP29:1;
            vuint32_t TRP28:1;
            vuint32_t TRP27:1;
            vuint32_t TRP26:1;
            vuint32_t TRP25:1;
            vuint32_t TRP24:1;
            vuint32_t TRP23:1;
            vuint32_t TRP22:1;
            vuint32_t TRP21:1;
            vuint32_t TRP20:1;
            vuint32_t TRP19:1;
            vuint32_t TRP18:1;
            vuint32_t TRP17:1;
            vuint32_t TRP16:1;
            vuint32_t TRP15:1;
            vuint32_t TRP14:1;
            vuint32_t TRP13:1;
            vuint32_t TRP12:1;
            vuint32_t TRP11:1;
            vuint32_t TRP10:1;
            vuint32_t TRP9:1;
            vuint32_t TRP8:1;
            vuint32_t TRP7:1;
            vuint32_t TRP6:1;
            vuint32_t TRP5:1;
            vuint32_t TRP4:1;
            vuint32_t TRP3:1;
            vuint32_t TRP2:1;
            vuint32_t TRP1:1;
            vuint32_t TRP0:1;
        } B;
    } TXBRP;

    union {
        vuint32_t R;
        struct {
            vuint32_t AR31:1;
            vuint32_t AR30:1;
            vuint32_t AR29:1;
            vuint32_t AR28:1;
            vuint32_t AR27:1;
            vuint32_t AR26:1;
            vuint32_t AR25:1;
            vuint32_t AR24:1;
            vuint32_t AR23:1;
            vuint32_t AR22:1;
            vuint32_t AR21:1;
            vuint32_t AR20:1;
            vuint32_t AR19:1;
            vuint32_t AR18:1;
            vuint32_t AR17:1;
            vuint32_t AR16:1;
            vuint32_t AR15:1;
            vuint32_t AR14:1;
            vuint32_t AR13:1;
            vuint32_t AR12:1;
            vuint32_t AR11:1;
            vuint32_t AR10:1;
            vuint32_t AR9:1;
            vuint32_t AR8:1;
            vuint32_t AR7:1;
            vuint32_t AR6:1;
            vuint32_t AR5:1;
            vuint32_t AR4:1;
            vuint32_t AR3:1;
            vuint32_t AR2:1;
            vuint32_t AR1:1;
            vuint32_t AR0:1;
        } B;
    } TXBAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CR31:1;
            vuint32_t CR30:1;
            vuint32_t CR29:1;
            vuint32_t CR28:1;
            vuint32_t CR27:1;
            vuint32_t CR26:1;
            vuint32_t CR25:1;
            vuint32_t CR24:1;
            vuint32_t CR23:1;
            vuint32_t CR22:1;
            vuint32_t CR21:1;
            vuint32_t CR20:1;
            vuint32_t CR19:1;
            vuint32_t CR18:1;
            vuint32_t CR17:1;
            vuint32_t CR16:1;
            vuint32_t CR15:1;
            vuint32_t CR14:1;
            vuint32_t CR13:1;
            vuint32_t CR12:1;
            vuint32_t CR11:1;
            vuint32_t CR10:1;
            vuint32_t CR9:1;
            vuint32_t CR8:1;
            vuint32_t CR7:1;
            vuint32_t CR6:1;
            vuint32_t CR5:1;
            vuint32_t CR4:1;
            vuint32_t CR3:1;
            vuint32_t CR2:1;
            vuint32_t CR1:1;
            vuint32_t CR0:1;
        } B;
    } TXBCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t TO31:1;
            vuint32_t TO30:1;
            vuint32_t TO29:1;
            vuint32_t TO28:1;
            vuint32_t TO27:1;
            vuint32_t TO26:1;
            vuint32_t TO25:1;
            vuint32_t TO24:1;
            vuint32_t TO23:1;
            vuint32_t TO22:1;
            vuint32_t TO21:1;
            vuint32_t TO20:1;
            vuint32_t TO19:1;
            vuint32_t TO18:1;
            vuint32_t TO17:1;
            vuint32_t TO16:1;
            vuint32_t TO15:1;
            vuint32_t TO14:1;
            vuint32_t TO13:1;
            vuint32_t TO12:1;
            vuint32_t TO11:1;
            vuint32_t TO10:1;
            vuint32_t TO9:1;
            vuint32_t TO8:1;
            vuint32_t TO7:1;
            vuint32_t TO6:1;
            vuint32_t TO5:1;
            vuint32_t TO4:1;
            vuint32_t TO3:1;
            vuint32_t TO2:1;
            vuint32_t TO1:1;
            vuint32_t TO0:1;
        } B;
    } TXBTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t CF31:1;
            vuint32_t CF30:1;
            vuint32_t CF29:1;
            vuint32_t CF28:1;
            vuint32_t CF27:1;
            vuint32_t CF26:1;
            vuint32_t CF25:1;
            vuint32_t CF24:1;
            vuint32_t CF23:1;
            vuint32_t CF22:1;
            vuint32_t CF21:1;
            vuint32_t CF20:1;
            vuint32_t CF19:1;
            vuint32_t CF18:1;
            vuint32_t CF17:1;
            vuint32_t CF16:1;
            vuint32_t CF15:1;
            vuint32_t CF14:1;
            vuint32_t CF13:1;
            vuint32_t CF12:1;
            vuint32_t CF11:1;
            vuint32_t CF10:1;
            vuint32_t CF9:1;
            vuint32_t CF8:1;
            vuint32_t CF7:1;
            vuint32_t CF6:1;
            vuint32_t CF5:1;
            vuint32_t CF4:1;
            vuint32_t CF3:1;
            vuint32_t CF2:1;
            vuint32_t CF1:1;
            vuint32_t CF0:1;
        } B;
    } TXBCF;

    union {
        vuint32_t R;
        struct {
            vuint32_t TIE31:1;
            vuint32_t TIE30:1;
            vuint32_t TIE29:1;
            vuint32_t TIE28:1;
            vuint32_t TIE27:1;
            vuint32_t TIE26:1;
            vuint32_t TIE25:1;
            vuint32_t TIE24:1;
            vuint32_t TIE23:1;
            vuint32_t TIE22:1;
            vuint32_t TIE21:1;
            vuint32_t TIE20:1;
            vuint32_t TIE19:1;
            vuint32_t TIE18:1;
            vuint32_t TIE17:1;
            vuint32_t TIE16:1;
            vuint32_t TIE15:1;
            vuint32_t TIE14:1;
            vuint32_t TIE13:1;
            vuint32_t TIE12:1;
            vuint32_t TIE11:1;
            vuint32_t TIE10:1;
            vuint32_t TIE9:1;
            vuint32_t TIE8:1;
            vuint32_t TIE7:1;
            vuint32_t TIE6:1;
            vuint32_t TIE5:1;
            vuint32_t TIE4:1;
            vuint32_t TIE3:1;
            vuint32_t TIE2:1;
            vuint32_t TIE1:1;
            vuint32_t TIE0:1;
        } B;
    } TXBTIE;

    union {
        vuint32_t R;
        struct {
            vuint32_t CFIE31:1;
            vuint32_t CFIE30:1;
            vuint32_t CFIE29:1;
            vuint32_t CFIE28:1;
            vuint32_t CFIE27:1;
            vuint32_t CFIE26:1;
            vuint32_t CFIE25:1;
            vuint32_t CFIE24:1;
            vuint32_t CFIE23:1;
            vuint32_t CFIE22:1;
            vuint32_t CFIE21:1;
            vuint32_t CFIE20:1;
            vuint32_t CFIE19:1;
            vuint32_t CFIE18:1;
            vuint32_t CFIE17:1;
            vuint32_t CFIE16:1;
            vuint32_t CFIE15:1;
            vuint32_t CFIE14:1;
            vuint32_t CFIE13:1;
            vuint32_t CFIE12:1;
            vuint32_t CFIE11:1;
            vuint32_t CFIE10:1;
            vuint32_t CFIE9:1;
            vuint32_t CFIE8:1;
            vuint32_t CFIE7:1;
            vuint32_t CFIE6:1;
            vuint32_t CFIE5:1;
            vuint32_t CFIE4:1;
            vuint32_t CFIE3:1;
            vuint32_t CFIE2:1;
            vuint32_t CFIE1:1;
            vuint32_t CFIE0:1;
        } B;
    } TXBCIE;

    vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved5[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t EFWM:6;
            vuint32_t unused_1:2;
            vuint32_t EFS:6;
            vuint32_t EFSA:14;
            vuint32_t unused_0:2;
        } B;
    } TXEFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:6;
            vuint32_t TEFL:1;
            vuint32_t EFF:1;
            vuint32_t unused_2:3;
            vuint32_t EFPI:5;
            vuint32_t unused_1:3;
            vuint32_t EFGI:5;
            vuint32_t unused_0:2;
            vuint32_t EFFL:6;
        } B;
    } TXEFS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t EFAI:5;
        } B;
    } TXEFA;

};

/**************************************************************************/
/*                 Module: CAN_SUB_0_M_TTCAN_0            */
/**************************************************************************/
struct CAN_SUB_0_M_TTCAN_0_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t REL:4;
            vuint32_t STEP:4;
            vuint32_t SUBSTEP:4;
            vuint32_t YEAR:4;
            vuint32_t MON:8;
            vuint32_t DAY:8;
        } B;
    } CREL;

    union {
        vuint32_t R;
        struct {
            vuint32_t ETV:32;
        } B;
    } ENDN;

    vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:3;
            vuint32_t TDCO:5;
            vuint32_t TDC:1;
            vuint32_t unused_3:2;
            vuint32_t FBRP:5;
            vuint32_t unused_2:4;
            vuint32_t FTSEG1:4;
            vuint32_t unused_1:1;
            vuint32_t FTSEG2:3;
            vuint32_t unused_0:2;
            vuint32_t FSJW:2;
        } B;
    } FBTP;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:18;
            vuint32_t TDCV:6;
            vuint32_t RX:1;
            vuint32_t TX:2;
            vuint32_t LBCK:1;
            vuint32_t CAT:1;
            vuint32_t CAM:1;
            vuint32_t TAT:1;
            vuint32_t TAM:1;
        } B;
    } TEST;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t WDV:8;
            vuint32_t WDC:8;
        } B;
    } RWD;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:17;
            vuint32_t TXP:1;
            vuint32_t FDBS:1;
            vuint32_t FDO:1;
            vuint32_t CMR:2;
            vuint32_t CME:2;
            vuint32_t TEST:1;
            vuint32_t DAR:1;
            vuint32_t MON:1;
            vuint32_t CSR:1;
            vuint32_t CSA:1;
            vuint32_t ASM:1;
            vuint32_t CCE:1;
            vuint32_t INIT:1;
        } B;
    } CCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t BRP:10;
            vuint32_t unused_0:2;
            vuint32_t TSEG1:6;
            vuint32_t TSEG2:4;
            vuint32_t SJW:4;
        } B;
    } BTP;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t TCP:4;
            vuint32_t unused_0:14;
            vuint32_t TSS:2;
        } B;
    } TSCC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TSC:16;
        } B;
    } TSCV;

    union {
        vuint32_t R;
        struct {
            vuint32_t TOP:16;
            vuint32_t unused_0:13;
            vuint32_t TOS:2;
            vuint32_t ETOC:1;
        } B;
    } TOCC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TOC:16;
        } B;
    } TOCV;

    vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved1[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t CEL:8;
            vuint32_t RP:1;
            vuint32_t REC:7;
            vuint32_t TEC:8;
        } B;
    } ECR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:18;
            vuint32_t REDL:1;
            vuint32_t RBRS:1;
            vuint32_t RESI:1;
            vuint32_t FLEC:3;
            vuint32_t BO:1;
            vuint32_t EW:1;
            vuint32_t EP:1;
            vuint32_t ACT:2;
            vuint32_t LEC:3;
        } B;
    } PSR;

    vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t STE:1;
            vuint32_t FOE:1;
            vuint32_t ACKE:1;
            vuint32_t BE:1;
            vuint32_t CRCE:1;
            vuint32_t WDI:1;
            vuint32_t BO:1;
            vuint32_t EW:1;
            vuint32_t EP:1;
            vuint32_t ELO:1;
            vuint32_t BEU:1;
            vuint32_t BEC:1;
            vuint32_t DRX:1;
            vuint32_t TOO:1;
            vuint32_t MRAF:1;
            vuint32_t TSW:1;
            vuint32_t TEFL:1;
            vuint32_t TEFF:1;
            vuint32_t TEFW:1;
            vuint32_t TEFN:1;
            vuint32_t TFE:1;
            vuint32_t TCF:1;
            vuint32_t TC:1;
            vuint32_t HPM:1;
            vuint32_t RF1L:1;
            vuint32_t RF1F:1;
            vuint32_t RF1W:1;
            vuint32_t RF1N:1;
            vuint32_t RF0L:1;
            vuint32_t RF0F:1;
            vuint32_t RF0W:1;
            vuint32_t RF0N:1;
        } B;
    } IR;

    union {
        vuint32_t R;
        struct {
            vuint32_t STEE:1;
            vuint32_t FOEE:1;
            vuint32_t ACKEE:1;
            vuint32_t BEE:1;
            vuint32_t CRCEE:1;
            vuint32_t WDIE:1;
            vuint32_t BOE:1;
            vuint32_t EWE:1;
            vuint32_t EPE:1;
            vuint32_t ELOE:1;
            vuint32_t BEUE:1;
            vuint32_t BECE:1;
            vuint32_t DRXE:1;
            vuint32_t TOOE:1;
            vuint32_t MRAFE:1;
            vuint32_t TSWE:1;
            vuint32_t TEFLE:1;
            vuint32_t TEFFE:1;
            vuint32_t TEFWE:1;
            vuint32_t TEFNE:1;
            vuint32_t TFEE:1;
            vuint32_t TCFE:1;
            vuint32_t TCE:1;
            vuint32_t HPME:1;
            vuint32_t RF1LE:1;
            vuint32_t RF1FE:1;
            vuint32_t RF1WE:1;
            vuint32_t RF1NE:1;
            vuint32_t RF0LE:1;
            vuint32_t RF0FE:1;
            vuint32_t RF0WE:1;
            vuint32_t RF0NE:1;
        } B;
    } IE;

    union {
        vuint32_t R;
        struct {
            vuint32_t STEL:1;
            vuint32_t FOEL:1;
            vuint32_t ACKEL:1;
            vuint32_t BEL:1;
            vuint32_t CRCEL:1;
            vuint32_t WDIL:1;
            vuint32_t BOL:1;
            vuint32_t EWL:1;
            vuint32_t EPL:1;
            vuint32_t ELOL:1;
            vuint32_t BEUL:1;
            vuint32_t BECL:1;
            vuint32_t DRXL:1;
            vuint32_t TOOL:1;
            vuint32_t MRAFL:1;
            vuint32_t TSWL:1;
            vuint32_t TEFLL:1;
            vuint32_t TEFFL:1;
            vuint32_t TEFWL:1;
            vuint32_t TEFNL:1;
            vuint32_t TFEL:1;
            vuint32_t TCFL:1;
            vuint32_t TCL:1;
            vuint32_t HPML:1;
            vuint32_t RF1LL:1;
            vuint32_t RF1FL:1;
            vuint32_t RF1WL:1;
            vuint32_t RF1NL:1;
            vuint32_t RF0LL:1;
            vuint32_t RF0FL:1;
            vuint32_t RF0WL:1;
            vuint32_t RF0NL:1;
        } B;
    } ILS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t EINT1:1;
            vuint32_t EINT0:1;
        } B;
    } ILE;

    vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved3[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t ANFS:2;
            vuint32_t ANFE:2;
            vuint32_t RRFS:1;
            vuint32_t RRFE:1;
        } B;
    } GFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:8;
            vuint32_t LSS:8;
            vuint32_t FLSSA:14;
            vuint32_t unused_0:2;
        } B;
    } SIDFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:9;
            vuint32_t LSE:7;
            vuint32_t FLESA:14;
            vuint32_t unused_0:2;
        } B;
    } XIDFC;

    vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:3;
            vuint32_t EIDM:29;
        } B;
    } XIDAM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FLST:1;
            vuint32_t FIDX:7;
            vuint32_t MSI:2;
            vuint32_t BIDX:6;
        } B;
    } HPMS;

    union {
        vuint32_t R;
        struct {
            vuint32_t ND31:1;
            vuint32_t ND30:1;
            vuint32_t ND29:1;
            vuint32_t ND28:1;
            vuint32_t ND27:1;
            vuint32_t ND26:1;
            vuint32_t ND25:1;
            vuint32_t ND24:1;
            vuint32_t ND23:1;
            vuint32_t ND22:1;
            vuint32_t ND21:1;
            vuint32_t ND20:1;
            vuint32_t ND19:1;
            vuint32_t ND18:1;
            vuint32_t ND17:1;
            vuint32_t ND16:1;
            vuint32_t ND15:1;
            vuint32_t ND14:1;
            vuint32_t ND13:1;
            vuint32_t ND12:1;
            vuint32_t ND11:1;
            vuint32_t ND10:1;
            vuint32_t ND9:1;
            vuint32_t ND8:1;
            vuint32_t ND7:1;
            vuint32_t ND6:1;
            vuint32_t ND5:1;
            vuint32_t ND4:1;
            vuint32_t ND3:1;
            vuint32_t ND2:1;
            vuint32_t ND1:1;
            vuint32_t ND0:1;
        } B;
    } NDAT1;

    union {
        vuint32_t R;
        struct {
            vuint32_t ND63:1;
            vuint32_t ND62:1;
            vuint32_t ND61:1;
            vuint32_t ND60:1;
            vuint32_t ND59:1;
            vuint32_t ND58:1;
            vuint32_t ND57:1;
            vuint32_t ND56:1;
            vuint32_t ND55:1;
            vuint32_t ND54:1;
            vuint32_t ND53:1;
            vuint32_t ND52:1;
            vuint32_t ND51:1;
            vuint32_t ND50:1;
            vuint32_t ND49:1;
            vuint32_t ND48:1;
            vuint32_t ND47:1;
            vuint32_t ND46:1;
            vuint32_t ND45:1;
            vuint32_t ND44:1;
            vuint32_t ND43:1;
            vuint32_t ND42:1;
            vuint32_t ND41:1;
            vuint32_t ND40:1;
            vuint32_t ND39:1;
            vuint32_t ND38:1;
            vuint32_t ND37:1;
            vuint32_t ND36:1;
            vuint32_t ND35:1;
            vuint32_t ND34:1;
            vuint32_t ND33:1;
            vuint32_t ND32:1;
        } B;
    } NDAT2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t F0WM:7;
            vuint32_t unused_1:1;
            vuint32_t F0S:7;
            vuint32_t F0SA:14;
            vuint32_t unused_0:2;
        } B;
    } RXF0C;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:6;
            vuint32_t RF0L:1;
            vuint32_t F0F:1;
            vuint32_t unused_2:2;
            vuint32_t F0PI:6;
            vuint32_t unused_1:2;
            vuint32_t F0GI:6;
            vuint32_t unused_0:1;
            vuint32_t F0FL:7;
        } B;
    } RXF0S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t F0AI:6;
        } B;
    } RXF0A;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t RBSA:14;
            vuint32_t unused_0:2;
        } B;
    } RXBC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t F1WM:7;
            vuint32_t unused_1:1;
            vuint32_t F1S:7;
            vuint32_t F1SA:14;
            vuint32_t unused_0:2;
        } B;
    } RXF1C;

    union {
        vuint32_t R;
        struct {
            vuint32_t DMS:2;
            vuint32_t unused_3:4;
            vuint32_t RF1L:1;
            vuint32_t F1F:1;
            vuint32_t unused_2:2;
            vuint32_t F1PI:6;
            vuint32_t unused_1:2;
            vuint32_t F1GI:6;
            vuint32_t unused_0:1;
            vuint32_t F1FL:7;
        } B;
    } RXF1S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t F1AI:6;
        } B;
    } RXF1A;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:21;
            vuint32_t RBDS:3;
            vuint32_t unused_1:1;
            vuint32_t F1DS:3;
            vuint32_t unused_0:1;
            vuint32_t F0DS:3;
        } B;
    } RXESC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t TFQM:1;
            vuint32_t TFQS:6;
            vuint32_t unused_1:2;
            vuint32_t NDTB:6;
            vuint32_t TBSA:14;
            vuint32_t unused_0:2;
        } B;
    } TXBC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:10;
            vuint32_t TFQF:1;
            vuint32_t TFQPI:5;
            vuint32_t unused_1:3;
            vuint32_t TFGI:5;
            vuint32_t unused_0:2;
            vuint32_t TFFL:6;
        } B;
    } TXFQS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t TBDS:3;
        } B;
    } TXESC;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRP31:1;
            vuint32_t TRP30:1;
            vuint32_t TRP29:1;
            vuint32_t TRP28:1;
            vuint32_t TRP27:1;
            vuint32_t TRP26:1;
            vuint32_t TRP25:1;
            vuint32_t TRP24:1;
            vuint32_t TRP23:1;
            vuint32_t TRP22:1;
            vuint32_t TRP21:1;
            vuint32_t TRP20:1;
            vuint32_t TRP19:1;
            vuint32_t TRP18:1;
            vuint32_t TRP17:1;
            vuint32_t TRP16:1;
            vuint32_t TRP15:1;
            vuint32_t TRP14:1;
            vuint32_t TRP13:1;
            vuint32_t TRP12:1;
            vuint32_t TRP11:1;
            vuint32_t TRP10:1;
            vuint32_t TRP9:1;
            vuint32_t TRP8:1;
            vuint32_t TRP7:1;
            vuint32_t TRP6:1;
            vuint32_t TRP5:1;
            vuint32_t TRP4:1;
            vuint32_t TRP3:1;
            vuint32_t TRP2:1;
            vuint32_t TRP1:1;
            vuint32_t TRP0:1;
        } B;
    } TXBRP;

    union {
        vuint32_t R;
        struct {
            vuint32_t AR31:1;
            vuint32_t AR30:1;
            vuint32_t AR29:1;
            vuint32_t AR28:1;
            vuint32_t AR27:1;
            vuint32_t AR26:1;
            vuint32_t AR25:1;
            vuint32_t AR24:1;
            vuint32_t AR23:1;
            vuint32_t AR22:1;
            vuint32_t AR21:1;
            vuint32_t AR20:1;
            vuint32_t AR19:1;
            vuint32_t AR18:1;
            vuint32_t AR17:1;
            vuint32_t AR16:1;
            vuint32_t AR15:1;
            vuint32_t AR14:1;
            vuint32_t AR13:1;
            vuint32_t AR12:1;
            vuint32_t AR11:1;
            vuint32_t AR10:1;
            vuint32_t AR9:1;
            vuint32_t AR8:1;
            vuint32_t AR7:1;
            vuint32_t AR6:1;
            vuint32_t AR5:1;
            vuint32_t AR4:1;
            vuint32_t AR3:1;
            vuint32_t AR2:1;
            vuint32_t AR1:1;
            vuint32_t AR0:1;
        } B;
    } TXBAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CR31:1;
            vuint32_t CR30:1;
            vuint32_t CR29:1;
            vuint32_t CR28:1;
            vuint32_t CR27:1;
            vuint32_t CR26:1;
            vuint32_t CR25:1;
            vuint32_t CR24:1;
            vuint32_t CR23:1;
            vuint32_t CR22:1;
            vuint32_t CR21:1;
            vuint32_t CR20:1;
            vuint32_t CR19:1;
            vuint32_t CR18:1;
            vuint32_t CR17:1;
            vuint32_t CR16:1;
            vuint32_t CR15:1;
            vuint32_t CR14:1;
            vuint32_t CR13:1;
            vuint32_t CR12:1;
            vuint32_t CR11:1;
            vuint32_t CR10:1;
            vuint32_t CR9:1;
            vuint32_t CR8:1;
            vuint32_t CR7:1;
            vuint32_t CR6:1;
            vuint32_t CR5:1;
            vuint32_t CR4:1;
            vuint32_t CR3:1;
            vuint32_t CR2:1;
            vuint32_t CR1:1;
            vuint32_t CR0:1;
        } B;
    } TXBCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t TO31:1;
            vuint32_t TO30:1;
            vuint32_t TO29:1;
            vuint32_t TO28:1;
            vuint32_t TO27:1;
            vuint32_t TO26:1;
            vuint32_t TO25:1;
            vuint32_t TO24:1;
            vuint32_t TO23:1;
            vuint32_t TO22:1;
            vuint32_t TO21:1;
            vuint32_t TO20:1;
            vuint32_t TO19:1;
            vuint32_t TO18:1;
            vuint32_t TO17:1;
            vuint32_t TO16:1;
            vuint32_t TO15:1;
            vuint32_t TO14:1;
            vuint32_t TO13:1;
            vuint32_t TO12:1;
            vuint32_t TO11:1;
            vuint32_t TO10:1;
            vuint32_t TO9:1;
            vuint32_t TO8:1;
            vuint32_t TO7:1;
            vuint32_t TO6:1;
            vuint32_t TO5:1;
            vuint32_t TO4:1;
            vuint32_t TO3:1;
            vuint32_t TO2:1;
            vuint32_t TO1:1;
            vuint32_t TO0:1;
        } B;
    } TXBTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t CF31:1;
            vuint32_t CF30:1;
            vuint32_t CF29:1;
            vuint32_t CF28:1;
            vuint32_t CF27:1;
            vuint32_t CF26:1;
            vuint32_t CF25:1;
            vuint32_t CF24:1;
            vuint32_t CF23:1;
            vuint32_t CF22:1;
            vuint32_t CF21:1;
            vuint32_t CF20:1;
            vuint32_t CF19:1;
            vuint32_t CF18:1;
            vuint32_t CF17:1;
            vuint32_t CF16:1;
            vuint32_t CF15:1;
            vuint32_t CF14:1;
            vuint32_t CF13:1;
            vuint32_t CF12:1;
            vuint32_t CF11:1;
            vuint32_t CF10:1;
            vuint32_t CF9:1;
            vuint32_t CF8:1;
            vuint32_t CF7:1;
            vuint32_t CF6:1;
            vuint32_t CF5:1;
            vuint32_t CF4:1;
            vuint32_t CF3:1;
            vuint32_t CF2:1;
            vuint32_t CF1:1;
            vuint32_t CF0:1;
        } B;
    } TXBCF;

    union {
        vuint32_t R;
        struct {
            vuint32_t TIE31:1;
            vuint32_t TIE30:1;
            vuint32_t TIE29:1;
            vuint32_t TIE28:1;
            vuint32_t TIE27:1;
            vuint32_t TIE26:1;
            vuint32_t TIE25:1;
            vuint32_t TIE24:1;
            vuint32_t TIE23:1;
            vuint32_t TIE22:1;
            vuint32_t TIE21:1;
            vuint32_t TIE20:1;
            vuint32_t TIE19:1;
            vuint32_t TIE18:1;
            vuint32_t TIE17:1;
            vuint32_t TIE16:1;
            vuint32_t TIE15:1;
            vuint32_t TIE14:1;
            vuint32_t TIE13:1;
            vuint32_t TIE12:1;
            vuint32_t TIE11:1;
            vuint32_t TIE10:1;
            vuint32_t TIE9:1;
            vuint32_t TIE8:1;
            vuint32_t TIE7:1;
            vuint32_t TIE6:1;
            vuint32_t TIE5:1;
            vuint32_t TIE4:1;
            vuint32_t TIE3:1;
            vuint32_t TIE2:1;
            vuint32_t TIE1:1;
            vuint32_t TIE0:1;
        } B;
    } TXBTIE;

    union {
        vuint32_t R;
        struct {
            vuint32_t CFIE31:1;
            vuint32_t CFIE30:1;
            vuint32_t CFIE29:1;
            vuint32_t CFIE28:1;
            vuint32_t CFIE27:1;
            vuint32_t CFIE26:1;
            vuint32_t CFIE25:1;
            vuint32_t CFIE24:1;
            vuint32_t CFIE23:1;
            vuint32_t CFIE22:1;
            vuint32_t CFIE21:1;
            vuint32_t CFIE20:1;
            vuint32_t CFIE19:1;
            vuint32_t CFIE18:1;
            vuint32_t CFIE17:1;
            vuint32_t CFIE16:1;
            vuint32_t CFIE15:1;
            vuint32_t CFIE14:1;
            vuint32_t CFIE13:1;
            vuint32_t CFIE12:1;
            vuint32_t CFIE11:1;
            vuint32_t CFIE10:1;
            vuint32_t CFIE9:1;
            vuint32_t CFIE8:1;
            vuint32_t CFIE7:1;
            vuint32_t CFIE6:1;
            vuint32_t CFIE5:1;
            vuint32_t CFIE4:1;
            vuint32_t CFIE3:1;
            vuint32_t CFIE2:1;
            vuint32_t CFIE1:1;
            vuint32_t CFIE0:1;
        } B;
    } TXBCIE;

    vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved5[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t EFWM:6;
            vuint32_t unused_1:2;
            vuint32_t EFS:6;
            vuint32_t EFSA:14;
            vuint32_t unused_0:2;
        } B;
    } TXEFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:6;
            vuint32_t TEFL:1;
            vuint32_t EFF:1;
            vuint32_t unused_2:3;
            vuint32_t EFPI:5;
            vuint32_t unused_1:3;
            vuint32_t EFGI:5;
            vuint32_t unused_0:2;
            vuint32_t EFFL:6;
        } B;
    } TXEFS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t EFAI:5;
        } B;
    } TXEFA;

    vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved6[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:9;
            vuint32_t TME:7;
            vuint32_t TMSA:14;
            vuint32_t unused_0:2;
        } B;
    } TTTMC;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMPS:1;
            vuint32_t XTD:1;
            vuint32_t unused_0:1;
            vuint32_t RID:29;
        } B;
    } TTRMC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:5;
            vuint32_t EVTP:1;
            vuint32_t ECC:1;
            vuint32_t EGTF:1;
            vuint32_t AWL:8;
            vuint32_t EECS:1;
            vuint32_t IRTO:7;
            vuint32_t LDSDL:3;
            vuint32_t TM:1;
            vuint32_t GEN:1;
            vuint32_t unused_0:1;
            vuint32_t OM:2;
        } B;
    } TTOCF;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t ENTT:12;
            vuint32_t unused_0:4;
            vuint32_t TXEW:4;
            vuint32_t CSS:2;
            vuint32_t CCM:6;
        } B;
    } TTMLM;

    union {
        vuint32_t R;
        struct {
            vuint32_t ELT:1;
            vuint32_t unused_0:1;
            vuint32_t DC:14;
            vuint32_t NCL:16;
        } B;
    } TURCF;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t LCKC:1;
            vuint32_t unused_0:1;
            vuint32_t ESCN:1;
            vuint32_t NIG:1;
            vuint32_t TMG:1;
            vuint32_t FGP:1;
            vuint32_t GCS:1;
            vuint32_t TTIE:1;
            vuint32_t TMC:2;
            vuint32_t RTIE:1;
            vuint32_t SWS:2;
            vuint32_t SWP:1;
            vuint32_t ECS:1;
            vuint32_t SGT:1;
        } B;
    } TTOCN;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTP:16;
            vuint32_t TP:16;
        } B;
    } TTGTP;

    union {
        vuint32_t R;
        struct {
            vuint32_t LCKM:1;
            vuint32_t unused_0:8;
            vuint32_t TICC:7;
            vuint32_t TM:16;
        } B;
    } TTTMK;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:13;
            vuint32_t CER:1;
            vuint32_t AW:1;
            vuint32_t WT:1;
            vuint32_t IWT:1;
            vuint32_t ELC:1;
            vuint32_t SE2:1;
            vuint32_t SE1:1;
            vuint32_t TXO:1;
            vuint32_t TXU:1;
            vuint32_t GTE:1;
            vuint32_t GTD:1;
            vuint32_t GTW:1;
            vuint32_t SWE:1;
            vuint32_t TTMI:1;
            vuint32_t RTMI:1;
            vuint32_t SOG:1;
            vuint32_t CSM:1;
            vuint32_t SMC:1;
            vuint32_t SBC:1;
        } B;
    } TTIR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:13;
            vuint32_t CERE:1;
            vuint32_t AWE:1;
            vuint32_t WTE:1;
            vuint32_t IWTE:1;
            vuint32_t ELCE:1;
            vuint32_t SE2E:1;
            vuint32_t SE1E:1;
            vuint32_t TXOE:1;
            vuint32_t TXUE:1;
            vuint32_t GTEE:1;
            vuint32_t GTDE:1;
            vuint32_t GTWE:1;
            vuint32_t SWEE:1;
            vuint32_t TTMIE:1;
            vuint32_t RTMIE:1;
            vuint32_t SOGE:1;
            vuint32_t CSME:1;
            vuint32_t SMCE:1;
            vuint32_t SBCE:1;
        } B;
    } TTIE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:13;
            vuint32_t CERL:1;
            vuint32_t AWL:1;
            vuint32_t WTL:1;
            vuint32_t IWTL:1;
            vuint32_t ELCL:1;
            vuint32_t SE2L:1;
            vuint32_t SE1L:1;
            vuint32_t TXOL:1;
            vuint32_t TXUL:1;
            vuint32_t GTEL:1;
            vuint32_t GTDL:1;
            vuint32_t GTWL:1;
            vuint32_t SWEL:1;
            vuint32_t TTMIL:1;
            vuint32_t RTMIL:1;
            vuint32_t SOGL:1;
            vuint32_t CSML:1;
            vuint32_t SMCL:1;
            vuint32_t SBCL:1;
        } B;
    } TTILS;

    union {
        vuint32_t R;
        struct {
            vuint32_t SPL:1;
            vuint32_t WECS:1;
            vuint32_t AWE:1;
            vuint32_t WFE:1;
            vuint32_t GSI:1;
            vuint32_t TMP:3;
            vuint32_t GFI:1;
            vuint32_t WGTD:1;
            vuint32_t unused_0:6;
            vuint32_t RTO:8;
            vuint32_t QCS:1;
            vuint32_t QGTP:1;
            vuint32_t SYS:2;
            vuint32_t MS:2;
            vuint32_t EL:2;
        } B;
    } TTOST;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:14;
            vuint32_t NAV:18;
        } B;
    } TURNA;

    union {
        vuint32_t R;
        struct {
            vuint32_t GT:16;
            vuint32_t LT:16;
        } B;
    } TTLGT;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:10;
            vuint32_t CC:6;
            vuint32_t CT:16;
        } B;
    } TTCTC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SWV:16;
            vuint32_t unused_0:10;
            vuint32_t CCV:6;
        } B;
    } TTCPT;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t CSM:16;
        } B;
    } TTCSM;

};

/**************************************************************************/
/*                 Module: CAN_SUB_1_M_CAN            */
/**************************************************************************/
struct CAN_SUB_1_M_CAN_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t REL:4;
            vuint32_t STEP:4;
            vuint32_t SUBSTEP:4;
            vuint32_t YEAR:4;
            vuint32_t MON:8;
            vuint32_t DAY:8;
        } B;
    } CREL;

    union {
        vuint32_t R;
        struct {
            vuint32_t ETV:32;
        } B;
    } ENDN;

    vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:3;
            vuint32_t TDCO:5;
            vuint32_t TDC:1;
            vuint32_t unused_3:2;
            vuint32_t FBRP:5;
            vuint32_t unused_2:4;
            vuint32_t FTSEG1:4;
            vuint32_t unused_1:1;
            vuint32_t FTSEG2:3;
            vuint32_t unused_0:2;
            vuint32_t FSJW:2;
        } B;
    } FBTP;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:18;
            vuint32_t TDCV:6;
            vuint32_t RX:1;
            vuint32_t TX:2;
            vuint32_t LBCK:1;
            vuint32_t unused_0:4;
        } B;
    } TEST;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t WDV:8;
            vuint32_t WDC:8;
        } B;
    } RWD;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:17;
            vuint32_t TXP:1;
            vuint32_t FDBS:1;
            vuint32_t FDO:1;
            vuint32_t CMR:2;
            vuint32_t CME:2;
            vuint32_t TEST:1;
            vuint32_t DAR:1;
            vuint32_t MON:1;
            vuint32_t CSR:1;
            vuint32_t CSA:1;
            vuint32_t ASM:1;
            vuint32_t CCE:1;
            vuint32_t INIT:1;
        } B;
    } CCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t BRP:10;
            vuint32_t unused_0:2;
            vuint32_t TSEG1:6;
            vuint32_t TSEG2:4;
            vuint32_t SJW:4;
        } B;
    } BTP;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t TCP:4;
            vuint32_t unused_0:14;
            vuint32_t TSS:2;
        } B;
    } TSCC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TSC:16;
        } B;
    } TSCV;

    union {
        vuint32_t R;
        struct {
            vuint32_t TOP:16;
            vuint32_t unused_0:13;
            vuint32_t TOS:2;
            vuint32_t ETOC:1;
        } B;
    } TOCC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TOC:16;
        } B;
    } TOCV;

    vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved1[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t CEL:8;
            vuint32_t RP:1;
            vuint32_t REC:7;
            vuint32_t TEC:8;
        } B;
    } ECR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:18;
            vuint32_t REDL:1;
            vuint32_t RBRS:1;
            vuint32_t RESI:1;
            vuint32_t FLEC:3;
            vuint32_t BO:1;
            vuint32_t EW:1;
            vuint32_t EP:1;
            vuint32_t ACT:2;
            vuint32_t LEC:3;
        } B;
    } PSR;

    vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t STE:1;
            vuint32_t FOE:1;
            vuint32_t ACKE:1;
            vuint32_t BE:1;
            vuint32_t CRCE:1;
            vuint32_t WDI:1;
            vuint32_t BO:1;
            vuint32_t EW:1;
            vuint32_t EP:1;
            vuint32_t ELO:1;
            vuint32_t BEU:1;
            vuint32_t BEC:1;
            vuint32_t DRX:1;
            vuint32_t TOO:1;
            vuint32_t MRAF:1;
            vuint32_t TSW:1;
            vuint32_t TEFL:1;
            vuint32_t TEFF:1;
            vuint32_t TEFW:1;
            vuint32_t TEFN:1;
            vuint32_t TFE:1;
            vuint32_t TCF:1;
            vuint32_t TC:1;
            vuint32_t HPM:1;
            vuint32_t RF1L:1;
            vuint32_t RF1F:1;
            vuint32_t RF1W:1;
            vuint32_t RF1N:1;
            vuint32_t RF0L:1;
            vuint32_t RF0F:1;
            vuint32_t RF0W:1;
            vuint32_t RF0N:1;
        } B;
    } IR;

    union {
        vuint32_t R;
        struct {
            vuint32_t STEE:1;
            vuint32_t FOEE:1;
            vuint32_t ACKEE:1;
            vuint32_t BEE:1;
            vuint32_t CRCEE:1;
            vuint32_t WDIE:1;
            vuint32_t BOE:1;
            vuint32_t EWE:1;
            vuint32_t EPE:1;
            vuint32_t ELOE:1;
            vuint32_t BEUE:1;
            vuint32_t BECE:1;
            vuint32_t DRXE:1;
            vuint32_t TOOE:1;
            vuint32_t MRAFE:1;
            vuint32_t TSWE:1;
            vuint32_t TEFLE:1;
            vuint32_t TEFFE:1;
            vuint32_t TEFWE:1;
            vuint32_t TEFNE:1;
            vuint32_t TFEE:1;
            vuint32_t TCFE:1;
            vuint32_t TCE:1;
            vuint32_t HPME:1;
            vuint32_t RF1LE:1;
            vuint32_t RF1FE:1;
            vuint32_t RF1WE:1;
            vuint32_t RF1NE:1;
            vuint32_t RF0LE:1;
            vuint32_t RF0FE:1;
            vuint32_t RF0WE:1;
            vuint32_t RF0NE:1;
        } B;
    } IE;

    union {
        vuint32_t R;
        struct {
            vuint32_t STEL:1;
            vuint32_t FOEL:1;
            vuint32_t ACKEL:1;
            vuint32_t BEL:1;
            vuint32_t CRCEL:1;
            vuint32_t WDIL:1;
            vuint32_t BOL:1;
            vuint32_t EWL:1;
            vuint32_t EPL:1;
            vuint32_t ELOL:1;
            vuint32_t BEUL:1;
            vuint32_t BECL:1;
            vuint32_t DRXL:1;
            vuint32_t TOOL:1;
            vuint32_t MRAFL:1;
            vuint32_t TSWL:1;
            vuint32_t TEFLL:1;
            vuint32_t TEFFL:1;
            vuint32_t TEFWL:1;
            vuint32_t TEFNL:1;
            vuint32_t TFEL:1;
            vuint32_t TCFL:1;
            vuint32_t TCL:1;
            vuint32_t HPML:1;
            vuint32_t RF1LL:1;
            vuint32_t RF1FL:1;
            vuint32_t RF1WL:1;
            vuint32_t RF1NL:1;
            vuint32_t RF0LL:1;
            vuint32_t RF0FL:1;
            vuint32_t RF0WL:1;
            vuint32_t RF0NL:1;
        } B;
    } ILS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t EINT1:1;
            vuint32_t EINT0:1;
        } B;
    } ILE;

    vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved3[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t ANFS:2;
            vuint32_t ANFE:2;
            vuint32_t RRFS:1;
            vuint32_t RRFE:1;
        } B;
    } GFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:8;
            vuint32_t LSS:8;
            vuint32_t FLSSA:14;
            vuint32_t unused_0:2;
        } B;
    } SIDFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:9;
            vuint32_t LSE:7;
            vuint32_t FLESA:14;
            vuint32_t unused_0:2;
        } B;
    } XIDFC;

    vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:3;
            vuint32_t EIDM:29;
        } B;
    } XIDAM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FLST:1;
            vuint32_t FIDX:7;
            vuint32_t MSI:2;
            vuint32_t BIDX:6;
        } B;
    } HPMS;

    union {
        vuint32_t R;
        struct {
            vuint32_t ND31:1;
            vuint32_t ND30:1;
            vuint32_t ND29:1;
            vuint32_t ND28:1;
            vuint32_t ND27:1;
            vuint32_t ND26:1;
            vuint32_t ND25:1;
            vuint32_t ND24:1;
            vuint32_t ND23:1;
            vuint32_t ND22:1;
            vuint32_t ND21:1;
            vuint32_t ND20:1;
            vuint32_t ND19:1;
            vuint32_t ND18:1;
            vuint32_t ND17:1;
            vuint32_t ND16:1;
            vuint32_t ND15:1;
            vuint32_t ND14:1;
            vuint32_t ND13:1;
            vuint32_t ND12:1;
            vuint32_t ND11:1;
            vuint32_t ND10:1;
            vuint32_t ND9:1;
            vuint32_t ND8:1;
            vuint32_t ND7:1;
            vuint32_t ND6:1;
            vuint32_t ND5:1;
            vuint32_t ND4:1;
            vuint32_t ND3:1;
            vuint32_t ND2:1;
            vuint32_t ND1:1;
            vuint32_t ND0:1;
        } B;
    } NDAT1;

    union {
        vuint32_t R;
        struct {
            vuint32_t ND63:1;
            vuint32_t ND62:1;
            vuint32_t ND61:1;
            vuint32_t ND60:1;
            vuint32_t ND59:1;
            vuint32_t ND58:1;
            vuint32_t ND57:1;
            vuint32_t ND56:1;
            vuint32_t ND55:1;
            vuint32_t ND54:1;
            vuint32_t ND53:1;
            vuint32_t ND52:1;
            vuint32_t ND51:1;
            vuint32_t ND50:1;
            vuint32_t ND49:1;
            vuint32_t ND48:1;
            vuint32_t ND47:1;
            vuint32_t ND46:1;
            vuint32_t ND45:1;
            vuint32_t ND44:1;
            vuint32_t ND43:1;
            vuint32_t ND42:1;
            vuint32_t ND41:1;
            vuint32_t ND40:1;
            vuint32_t ND39:1;
            vuint32_t ND38:1;
            vuint32_t ND37:1;
            vuint32_t ND36:1;
            vuint32_t ND35:1;
            vuint32_t ND34:1;
            vuint32_t ND33:1;
            vuint32_t ND32:1;
        } B;
    } NDAT2;

    union {
        vuint32_t R;
        struct {
            vuint32_t F0OM:1;
            vuint32_t F0WM:7;
            vuint32_t unused_1:1;
            vuint32_t F0S:7;
            vuint32_t F0SA:14;
            vuint32_t unused_0:2;
        } B;
    } RXF0C;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:6;
            vuint32_t RF0L:1;
            vuint32_t F0F:1;
            vuint32_t unused_2:2;
            vuint32_t F0PI:6;
            vuint32_t unused_1:2;
            vuint32_t F0GI:6;
            vuint32_t unused_0:1;
            vuint32_t F0FL:7;
        } B;
    } RXF0S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t F0AI:6;
        } B;
    } RXF0A;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t RBSA:14;
            vuint32_t unused_0:2;
        } B;
    } RXBC;

    union {
        vuint32_t R;
        struct {
            vuint32_t F1OM:1;
            vuint32_t F1WM:7;
            vuint32_t unused_1:1;
            vuint32_t F1S:7;
            vuint32_t F1SA:14;
            vuint32_t unused_0:2;
        } B;
    } RXF1C;

    union {
        vuint32_t R;
        struct {
            vuint32_t DMS:2;
            vuint32_t unused_3:4;
            vuint32_t RF1L:1;
            vuint32_t F1F:1;
            vuint32_t unused_2:2;
            vuint32_t F1PI:6;
            vuint32_t unused_1:2;
            vuint32_t F1GI:6;
            vuint32_t unused_0:1;
            vuint32_t F1FL:7;
        } B;
    } RXF1S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t F1AI:6;
        } B;
    } RXF1A;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:21;
            vuint32_t RBDS:3;
            vuint32_t unused_1:1;
            vuint32_t F1DS:3;
            vuint32_t unused_0:1;
            vuint32_t F0DS:3;
        } B;
    } RXESC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t TFQM:1;
            vuint32_t TFQS:6;
            vuint32_t unused_1:2;
            vuint32_t NDTB:6;
            vuint32_t TBSA:14;
            vuint32_t unused_0:2;
        } B;
    } TXBC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:10;
            vuint32_t TFQF:1;
            vuint32_t TFQPI:5;
            vuint32_t unused_1:3;
            vuint32_t TFGI:5;
            vuint32_t unused_0:2;
            vuint32_t TFFL:6;
        } B;
    } TXFQS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t TBDS:3;
        } B;
    } TXESC;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRP31:1;
            vuint32_t TRP30:1;
            vuint32_t TRP29:1;
            vuint32_t TRP28:1;
            vuint32_t TRP27:1;
            vuint32_t TRP26:1;
            vuint32_t TRP25:1;
            vuint32_t TRP24:1;
            vuint32_t TRP23:1;
            vuint32_t TRP22:1;
            vuint32_t TRP21:1;
            vuint32_t TRP20:1;
            vuint32_t TRP19:1;
            vuint32_t TRP18:1;
            vuint32_t TRP17:1;
            vuint32_t TRP16:1;
            vuint32_t TRP15:1;
            vuint32_t TRP14:1;
            vuint32_t TRP13:1;
            vuint32_t TRP12:1;
            vuint32_t TRP11:1;
            vuint32_t TRP10:1;
            vuint32_t TRP9:1;
            vuint32_t TRP8:1;
            vuint32_t TRP7:1;
            vuint32_t TRP6:1;
            vuint32_t TRP5:1;
            vuint32_t TRP4:1;
            vuint32_t TRP3:1;
            vuint32_t TRP2:1;
            vuint32_t TRP1:1;
            vuint32_t TRP0:1;
        } B;
    } TXBRP;

    union {
        vuint32_t R;
        struct {
            vuint32_t AR31:1;
            vuint32_t AR30:1;
            vuint32_t AR29:1;
            vuint32_t AR28:1;
            vuint32_t AR27:1;
            vuint32_t AR26:1;
            vuint32_t AR25:1;
            vuint32_t AR24:1;
            vuint32_t AR23:1;
            vuint32_t AR22:1;
            vuint32_t AR21:1;
            vuint32_t AR20:1;
            vuint32_t AR19:1;
            vuint32_t AR18:1;
            vuint32_t AR17:1;
            vuint32_t AR16:1;
            vuint32_t AR15:1;
            vuint32_t AR14:1;
            vuint32_t AR13:1;
            vuint32_t AR12:1;
            vuint32_t AR11:1;
            vuint32_t AR10:1;
            vuint32_t AR9:1;
            vuint32_t AR8:1;
            vuint32_t AR7:1;
            vuint32_t AR6:1;
            vuint32_t AR5:1;
            vuint32_t AR4:1;
            vuint32_t AR3:1;
            vuint32_t AR2:1;
            vuint32_t AR1:1;
            vuint32_t AR0:1;
        } B;
    } TXBAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CR31:1;
            vuint32_t CR30:1;
            vuint32_t CR29:1;
            vuint32_t CR28:1;
            vuint32_t CR27:1;
            vuint32_t CR26:1;
            vuint32_t CR25:1;
            vuint32_t CR24:1;
            vuint32_t CR23:1;
            vuint32_t CR22:1;
            vuint32_t CR21:1;
            vuint32_t CR20:1;
            vuint32_t CR19:1;
            vuint32_t CR18:1;
            vuint32_t CR17:1;
            vuint32_t CR16:1;
            vuint32_t CR15:1;
            vuint32_t CR14:1;
            vuint32_t CR13:1;
            vuint32_t CR12:1;
            vuint32_t CR11:1;
            vuint32_t CR10:1;
            vuint32_t CR9:1;
            vuint32_t CR8:1;
            vuint32_t CR7:1;
            vuint32_t CR6:1;
            vuint32_t CR5:1;
            vuint32_t CR4:1;
            vuint32_t CR3:1;
            vuint32_t CR2:1;
            vuint32_t CR1:1;
            vuint32_t CR0:1;
        } B;
    } TXBCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t TO31:1;
            vuint32_t TO30:1;
            vuint32_t TO29:1;
            vuint32_t TO28:1;
            vuint32_t TO27:1;
            vuint32_t TO26:1;
            vuint32_t TO25:1;
            vuint32_t TO24:1;
            vuint32_t TO23:1;
            vuint32_t TO22:1;
            vuint32_t TO21:1;
            vuint32_t TO20:1;
            vuint32_t TO19:1;
            vuint32_t TO18:1;
            vuint32_t TO17:1;
            vuint32_t TO16:1;
            vuint32_t TO15:1;
            vuint32_t TO14:1;
            vuint32_t TO13:1;
            vuint32_t TO12:1;
            vuint32_t TO11:1;
            vuint32_t TO10:1;
            vuint32_t TO9:1;
            vuint32_t TO8:1;
            vuint32_t TO7:1;
            vuint32_t TO6:1;
            vuint32_t TO5:1;
            vuint32_t TO4:1;
            vuint32_t TO3:1;
            vuint32_t TO2:1;
            vuint32_t TO1:1;
            vuint32_t TO0:1;
        } B;
    } TXBTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t CF31:1;
            vuint32_t CF30:1;
            vuint32_t CF29:1;
            vuint32_t CF28:1;
            vuint32_t CF27:1;
            vuint32_t CF26:1;
            vuint32_t CF25:1;
            vuint32_t CF24:1;
            vuint32_t CF23:1;
            vuint32_t CF22:1;
            vuint32_t CF21:1;
            vuint32_t CF20:1;
            vuint32_t CF19:1;
            vuint32_t CF18:1;
            vuint32_t CF17:1;
            vuint32_t CF16:1;
            vuint32_t CF15:1;
            vuint32_t CF14:1;
            vuint32_t CF13:1;
            vuint32_t CF12:1;
            vuint32_t CF11:1;
            vuint32_t CF10:1;
            vuint32_t CF9:1;
            vuint32_t CF8:1;
            vuint32_t CF7:1;
            vuint32_t CF6:1;
            vuint32_t CF5:1;
            vuint32_t CF4:1;
            vuint32_t CF3:1;
            vuint32_t CF2:1;
            vuint32_t CF1:1;
            vuint32_t CF0:1;
        } B;
    } TXBCF;

    union {
        vuint32_t R;
        struct {
            vuint32_t TIE31:1;
            vuint32_t TIE30:1;
            vuint32_t TIE29:1;
            vuint32_t TIE28:1;
            vuint32_t TIE27:1;
            vuint32_t TIE26:1;
            vuint32_t TIE25:1;
            vuint32_t TIE24:1;
            vuint32_t TIE23:1;
            vuint32_t TIE22:1;
            vuint32_t TIE21:1;
            vuint32_t TIE20:1;
            vuint32_t TIE19:1;
            vuint32_t TIE18:1;
            vuint32_t TIE17:1;
            vuint32_t TIE16:1;
            vuint32_t TIE15:1;
            vuint32_t TIE14:1;
            vuint32_t TIE13:1;
            vuint32_t TIE12:1;
            vuint32_t TIE11:1;
            vuint32_t TIE10:1;
            vuint32_t TIE9:1;
            vuint32_t TIE8:1;
            vuint32_t TIE7:1;
            vuint32_t TIE6:1;
            vuint32_t TIE5:1;
            vuint32_t TIE4:1;
            vuint32_t TIE3:1;
            vuint32_t TIE2:1;
            vuint32_t TIE1:1;
            vuint32_t TIE0:1;
        } B;
    } TXBTIE;

    union {
        vuint32_t R;
        struct {
            vuint32_t CFIE31:1;
            vuint32_t CFIE30:1;
            vuint32_t CFIE29:1;
            vuint32_t CFIE28:1;
            vuint32_t CFIE27:1;
            vuint32_t CFIE26:1;
            vuint32_t CFIE25:1;
            vuint32_t CFIE24:1;
            vuint32_t CFIE23:1;
            vuint32_t CFIE22:1;
            vuint32_t CFIE21:1;
            vuint32_t CFIE20:1;
            vuint32_t CFIE19:1;
            vuint32_t CFIE18:1;
            vuint32_t CFIE17:1;
            vuint32_t CFIE16:1;
            vuint32_t CFIE15:1;
            vuint32_t CFIE14:1;
            vuint32_t CFIE13:1;
            vuint32_t CFIE12:1;
            vuint32_t CFIE11:1;
            vuint32_t CFIE10:1;
            vuint32_t CFIE9:1;
            vuint32_t CFIE8:1;
            vuint32_t CFIE7:1;
            vuint32_t CFIE6:1;
            vuint32_t CFIE5:1;
            vuint32_t CFIE4:1;
            vuint32_t CFIE3:1;
            vuint32_t CFIE2:1;
            vuint32_t CFIE1:1;
            vuint32_t CFIE0:1;
        } B;
    } TXBCIE;

    vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved5[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t EFWM:6;
            vuint32_t unused_1:2;
            vuint32_t EFS:6;
            vuint32_t EFSA:14;
            vuint32_t unused_0:2;
        } B;
    } TXEFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:6;
            vuint32_t TEFL:1;
            vuint32_t EFF:1;
            vuint32_t unused_2:3;
            vuint32_t EFPI:5;
            vuint32_t unused_1:3;
            vuint32_t EFGI:5;
            vuint32_t unused_0:2;
            vuint32_t EFFL:6;
        } B;
    } TXEFS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t EFAI:5;
        } B;
    } TXEFA;

};

/**************************************************************************/
/*                 Module: CCCU            */
/**************************************************************************/
struct CCCU_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t REL:4;
            vuint32_t STEP:4;
            vuint32_t SUBSTEP:4;
            vuint32_t YEAR:4;
            vuint32_t MON:8;
            vuint32_t DAY:8;
        } B;
    } CREL;

    union {
        vuint32_t R;
        struct {
            vuint32_t SWR:1;
            vuint32_t unused_1:11;
            vuint32_t CDIV:4;
            vuint32_t OCPM:8;
            vuint32_t CFL:1;
            vuint32_t BCC:1;
            vuint32_t unused_0:1;
            vuint32_t TQBT:5;
        } B;
    } CCFG;

    union {
        vuint32_t R;
        struct {
            vuint32_t CALS:2;
            vuint32_t unused_0:1;
            vuint32_t TQC:11;
            vuint32_t OCPC:18;
        } B;
    } CSTAT;

    union {
        vuint32_t R;
        struct {
            vuint32_t WDV:16;
            vuint32_t WDC:16;
        } B;
    } CWD;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t CSC:1;
            vuint32_t CWE:1;
        } B;
    } CUIR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t CSCE:1;
            vuint32_t CWEE:1;
        } B;
    } CUIE;

};

/**************************************************************************/
/*                 Module: CMU            */
/**************************************************************************/
struct CMU_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t RCDIV:2;
            vuint32_t CME:1;
        } B;
    } CSR;

    vuint8_t CMU_CORE_XBAR_BD_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t HFREF:12;
        } B;
    } HFREFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t LFREF:12;
        } B;
    } LFREFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:29;
            vuint32_t FHHI:1;
            vuint32_t FLLI:1;
            vuint32_t unused_0:1;
        } B;
    } ISR;

};

/**************************************************************************/
/*                 Module: CRC            */
/**************************************************************************/
struct CRC_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t SWAP_BYTEWISE:1;
            vuint32_t SWAP_BITWISE:1;
            vuint32_t POLYG:2;
            vuint32_t SWAP:1;
            vuint32_t INV:1;
        } B;
    } CFG;

    union {
        vuint32_t R;
        struct {
            vuint32_t INP:32;
        } B;
    } INP;

    union {
        vuint32_t R;
        struct {
            vuint32_t CSTAT:32;
        } B;
    } CSTAT;

    union {
        vuint32_t R;
        struct {
            vuint32_t OUTP:32;
        } B;
    } OUTP;

};

/**************************************************************************/
/*                 Module: DMAMUX            */
/**************************************************************************/
struct DMAMUX_tag {
    union {
        vuint8_t R;
        struct {
            vuint8_t ENBL:1;
            vuint8_t TRIG:1;
            vuint8_t SOURCE:6;
        } B;
    } CHCFG[16];

};

/**************************************************************************/
/*                 Module: DSPI            */
/**************************************************************************/
struct DSPI_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t MSTR:1;
            vuint32_t CONT_SCKE:1;
            vuint32_t DCONF:2;
            vuint32_t FRZ:1;
            vuint32_t MTFE:1;
            vuint32_t PCSSE:1;
            vuint32_t ROOE:1;
            vuint32_t PCSIS:8;
            vuint32_t unused_1:1;
            vuint32_t MDIS:1;
            vuint32_t DIS_TXF:1;
            vuint32_t DIS_RXF:1;
            vuint32_t CLR_TXF:1;
            vuint32_t CLR_RXF:1;
            vuint32_t SMPL_PT:2;
            vuint32_t unused_0:4;
            vuint32_t XSPI:1;
            vuint32_t FCPCS:1;
            vuint32_t PES:1;
            vuint32_t HALT:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSI:1;
            vuint32_t PISR:1;
            vuint32_t DSI64:1;
            vuint32_t PISR_EX:1;
            vuint32_t XSPI:1;
            vuint32_t CTAR:3;
            vuint32_t TXFR:4;
            vuint32_t RXFR:4;
            vuint32_t CMDFR:4;
            vuint32_t MSTR_MODE:1;
            vuint32_t SLV_MODE:1;
            vuint32_t TSB_EN:1;
            vuint32_t ITSB_EN:1;
            vuint32_t unused_0:8;
        } B;
    } HCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SPI_TCNT:16;
            vuint32_t unused_0:16;
        } B;
    } TCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBR:1;
            vuint32_t FMSZ:4;
            vuint32_t CPOL:1;
            vuint32_t CPHA:1;
            vuint32_t LSBFE:1;
            vuint32_t PCSSCK:2;
            vuint32_t PASC:2;
            vuint32_t PDT:2;
            vuint32_t PBR:2;
            vuint32_t CSSCK:4;
            vuint32_t ASC:4;
            vuint32_t DT:4;
            vuint32_t BR:4;
        } B;
    } CTARN[8];


    union {
        vuint32_t R;
        struct {
            vuint32_t FMSZ:5;
            vuint32_t CPOL:1;
            vuint32_t CPHA:1;
            vuint32_t PE:1;
            vuint32_t PP:1;
            vuint32_t FMSZ5:1;
            vuint32_t unused_0:22;
        } B;
    } CTAR_SLAVEN[2];

    vuint8_t DSPI_ADDRESSBLOCK_reserved1[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t TCF:1;
            vuint32_t TXRXS:1;
            vuint32_t SPITCF:1;
            vuint32_t EOQF:1;
            vuint32_t TFUF:1;
            vuint32_t DSITCF:1;
            vuint32_t TFFF:1;
            vuint32_t BSYF:1;
            vuint32_t CMDTCF:1;
            vuint32_t DPEF:1;
            vuint32_t SPEF:1;
            vuint32_t DDIF:1;
            vuint32_t RFOF:1;
            vuint32_t TFIWF:1;
            vuint32_t RFDF:1;
            vuint32_t CMDFFF:1;
            vuint32_t TXCTR:4;
            vuint32_t TXNXTPTR:4;
            vuint32_t RXCTR:4;
            vuint32_t POPNXTPTR:4;
        } B;
    } SR;

    union {
        vuint32_t R;
        struct {
            vuint32_t TCF_RE:1;
            vuint32_t CMDFFF_RE:1;
            vuint32_t SPITCF_RE:1;
            vuint32_t EOQF_RE:1;
            vuint32_t TFUF_RE:1;
            vuint32_t DSITCF_RE:1;
            vuint32_t TFFF_RE:1;
            vuint32_t TFFF_DIRS:1;
            vuint32_t CMDTCF_RE:1;
            vuint32_t DPEF_RE:1;
            vuint32_t SPEF_RE:1;
            vuint32_t DDIF_RE:1;
            vuint32_t RFOF_RE:1;
            vuint32_t TFIWF_RE:1;
            vuint32_t RFDF_RE:1;
            vuint32_t RFDF_DIRS:1;
            vuint32_t CMDFFF_DIRS:1;
            vuint32_t DDIF_DIRS:1;
            vuint32_t unused_0:14;
        } B;
    } RSER;

    union {
        vuint32_t R;
        struct {
            vuint32_t CONT:1;
            vuint32_t CTAS:3;
            vuint32_t EOQ:1;
            vuint32_t CTCNT:1;
            vuint32_t PE_MASC:1;
            vuint32_t PP_MCSC:1;
            vuint32_t PCS:8;
            vuint32_t TXDATA:16;
        } B;
    } PUSHR;


    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TXDATA:16;
        } B;
    } PUSHR_SLAVE;

    union {
        vuint32_t R;
        struct {
            vuint32_t RXDATA:32;
        } B;
    } POPR;

    union {
        vuint32_t R;
        struct {
            vuint32_t TXCMD_TXDATA:16;
            vuint32_t TXDATA:16;
        } B;
    } TXFRN[4];

    vuint8_t DSPI_ADDRESSBLOCK_reserved3[48];

    union {
        vuint32_t R;
        struct {
            vuint32_t RXDATA:32;
        } B;
    } RXFRN[4];

    vuint8_t DSPI_ADDRESSBLOCK_reserved4[48];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t FMSZ4:1;
            vuint32_t unused_2:6;
            vuint32_t FMSZ5:1;
            vuint32_t unused_1:1;
            vuint32_t ITSB:1;
            vuint32_t TSBC:1;
            vuint32_t TXSS:1;
            vuint32_t TPOL:1;
            vuint32_t unused_0:1;
            vuint32_t CID:1;
            vuint32_t DCONT:1;
            vuint32_t DSICTAS:3;
            vuint32_t DMS:1;
            vuint32_t PES:1;
            vuint32_t PE:1;
            vuint32_t PP:1;
            vuint32_t DPCSX:8;
        } B;
    } DSICR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t SER_DATA:32;
        } B;
    } SDR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t ASER_DATA:32;
        } B;
    } ASDR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t COMP_DATA:32;
        } B;
    } COMPR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DESER_DATA:32;
        } B;
    } DDR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:2;
            vuint32_t TSBCNT:6;
            vuint32_t unused_0:5;
            vuint32_t DSI64E:1;
            vuint32_t DSE1:1;
            vuint32_t DSE0:1;
            vuint32_t TRGPRD:8;
            vuint32_t DPCS1_X:8;
        } B;
    } DSICR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t SS:32;
        } B;
    } SSR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPS7:4;
            vuint32_t IPS6:4;
            vuint32_t IPS5:4;
            vuint32_t IPS4:4;
            vuint32_t IPS3:4;
            vuint32_t IPS2:4;
            vuint32_t IPS1:4;
            vuint32_t IPS0:4;
        } B;
    } PISR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPS15:4;
            vuint32_t IPS14:4;
            vuint32_t IPS13:4;
            vuint32_t IPS12:4;
            vuint32_t IPS11:4;
            vuint32_t IPS10:4;
            vuint32_t IPS9:4;
            vuint32_t IPS8:4;
        } B;
    } PISR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPS23:4;
            vuint32_t IPS22:4;
            vuint32_t IPS21:4;
            vuint32_t IPS20:4;
            vuint32_t IPS19:4;
            vuint32_t IPS18:4;
            vuint32_t IPS17:4;
            vuint32_t IPS16:4;
        } B;
    } PISR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPS31:4;
            vuint32_t IPS30:4;
            vuint32_t IPS29:4;
            vuint32_t IPS28:4;
            vuint32_t IPS27:4;
            vuint32_t IPS26:4;
            vuint32_t IPS25:4;
            vuint32_t IPS24:4;
        } B;
    } PISR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:32;
        } B;
    } DIMR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DP:32;
        } B;
    } DPIR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t SER_DATA:32;
        } B;
    } SDR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t ASER_DATA:32;
        } B;
    } ASDR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t COMP_DATA:32;
        } B;
    } COMPR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DESER_DATA:32;
        } B;
    } DDR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t SS:32;
        } B;
    } SSR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPS39:4;
            vuint32_t IPS38:4;
            vuint32_t IPS37:4;
            vuint32_t IPS36:4;
            vuint32_t IPS35:4;
            vuint32_t IPS34:4;
            vuint32_t IPS33:4;
            vuint32_t IPS32:4;
        } B;
    } PISR4;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPS47:4;
            vuint32_t IPS46:4;
            vuint32_t IPS45:4;
            vuint32_t IPS44:4;
            vuint32_t IPS43:4;
            vuint32_t IPS42:4;
            vuint32_t IPS41:4;
            vuint32_t IPS40:4;
        } B;
    } PISR5;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPS55:4;
            vuint32_t IPS54:4;
            vuint32_t IPS53:4;
            vuint32_t IPS52:4;
            vuint32_t IPS51:4;
            vuint32_t IPS50:4;
            vuint32_t IPS49:4;
            vuint32_t IPS48:4;
        } B;
    } PISR6;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPS63:4;
            vuint32_t IPS62:4;
            vuint32_t IPS61:4;
            vuint32_t IPS60:4;
            vuint32_t IPS59:4;
            vuint32_t IPS58:4;
            vuint32_t IPS57:4;
            vuint32_t IPS56:4;
        } B;
    } PISR7;

    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:32;
        } B;
    } DIMR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DP:32;
        } B;
    } DPIR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t FMSZE:1;
            vuint32_t unused_0:5;
            vuint32_t DTCP:11;
        } B;
    } CTAREN[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CMDCTR:4;
            vuint32_t CMDNXTPTR:4;
        } B;
    } SREX;

};

/**************************************************************************/
/*                 Module: DTS            */
/**************************************************************************/
struct DTS_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DTS_EN_B:1;
            vuint32_t DTS_EN:1;
        } B;
    } ENABLE;

    union {
        vuint32_t R;
        struct {
            vuint32_t AD:32;
        } B;
    } STARTUP;

    union {
        vuint32_t R;
        struct {
            vuint32_t ST:32;
        } B;
    } SEMAPHORE;

    union {
        vuint32_t R;
        struct {
            vuint32_t ST_B:32;
        } B;
    } SEMAPHORE_B;

};

/**************************************************************************/
/*                 Module: EDMA            */
/**************************************************************************/
struct eDMA_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:14;
            vuint32_t CX:1;
            vuint32_t ECX:1;
            vuint32_t GRP3PRI:2;
            vuint32_t GRP2PRI:2;
            vuint32_t GRP1PRI:2;
            vuint32_t GRP0PRI:2;
            vuint32_t EMLM:1;
            vuint32_t CLM:1;
            vuint32_t HALT:1;
            vuint32_t HOE:1;
            vuint32_t ERGA:1;
            vuint32_t ERCA:1;
            vuint32_t EDBG:1;
            vuint32_t unused_0:1;
        } B;
    } CR;

    union {
        vuint32_t R;
        struct {
            vuint32_t VLD:1;
            vuint32_t unused_0:13;
            vuint32_t UCE:1;
            vuint32_t ECX:1;
            vuint32_t GPE:1;
            vuint32_t CPE:1;
            vuint32_t ERRCHN:6;
            vuint32_t SAE:1;
            vuint32_t SOE:1;
            vuint32_t DAE:1;
            vuint32_t DOE:1;
            vuint32_t NCE:1;
            vuint32_t SGE:1;
            vuint32_t SBE:1;
            vuint32_t DBE:1;
        } B;
    } ES;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERQ63:1;
            vuint32_t ERQ62:1;
            vuint32_t ERQ61:1;
            vuint32_t ERQ60:1;
            vuint32_t ERQ59:1;
            vuint32_t ERQ58:1;
            vuint32_t ERQ57:1;
            vuint32_t ERQ56:1;
            vuint32_t ERQ55:1;
            vuint32_t ERQ54:1;
            vuint32_t ERQ53:1;
            vuint32_t ERQ52:1;
            vuint32_t ERQ51:1;
            vuint32_t ERQ50:1;
            vuint32_t ERQ49:1;
            vuint32_t ERQ48:1;
            vuint32_t ERQ47:1;
            vuint32_t ERQ46:1;
            vuint32_t ERQ45:1;
            vuint32_t ERQ44:1;
            vuint32_t ERQ43:1;
            vuint32_t ERQ42:1;
            vuint32_t ERQ41:1;
            vuint32_t ERQ40:1;
            vuint32_t ERQ39:1;
            vuint32_t ERQ38:1;
            vuint32_t ERQ37:1;
            vuint32_t ERQ36:1;
            vuint32_t ERQ35:1;
            vuint32_t ERQ34:1;
            vuint32_t ERQ33:1;
            vuint32_t ERQ32:1;
        } B;
    } ERQH;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERQ31:1;
            vuint32_t ERQ30:1;
            vuint32_t ERQ29:1;
            vuint32_t ERQ28:1;
            vuint32_t ERQ27:1;
            vuint32_t ERQ26:1;
            vuint32_t ERQ25:1;
            vuint32_t ERQ24:1;
            vuint32_t ERQ23:1;
            vuint32_t ERQ22:1;
            vuint32_t ERQ21:1;
            vuint32_t ERQ20:1;
            vuint32_t ERQ19:1;
            vuint32_t ERQ18:1;
            vuint32_t ERQ17:1;
            vuint32_t ERQ16:1;
            vuint32_t ERQ15:1;
            vuint32_t ERQ14:1;
            vuint32_t ERQ13:1;
            vuint32_t ERQ12:1;
            vuint32_t ERQ11:1;
            vuint32_t ERQ10:1;
            vuint32_t ERQ9:1;
            vuint32_t ERQ8:1;
            vuint32_t ERQ7:1;
            vuint32_t ERQ6:1;
            vuint32_t ERQ5:1;
            vuint32_t ERQ4:1;
            vuint32_t ERQ3:1;
            vuint32_t ERQ2:1;
            vuint32_t ERQ1:1;
            vuint32_t ERQ0:1;
        } B;
    } ERQL;

    union {
        vuint32_t R;
        struct {
            vuint32_t EEI63:1;
            vuint32_t EEI62:1;
            vuint32_t EEI61:1;
            vuint32_t EEI60:1;
            vuint32_t EEI59:1;
            vuint32_t EEI58:1;
            vuint32_t EEI57:1;
            vuint32_t EEI56:1;
            vuint32_t EEI55:1;
            vuint32_t EEI54:1;
            vuint32_t EEI53:1;
            vuint32_t EEI52:1;
            vuint32_t EEI51:1;
            vuint32_t EEI50:1;
            vuint32_t EEI49:1;
            vuint32_t EEI48:1;
            vuint32_t EEI47:1;
            vuint32_t EEI46:1;
            vuint32_t EEI45:1;
            vuint32_t EEI44:1;
            vuint32_t EEI43:1;
            vuint32_t EEI42:1;
            vuint32_t EEI41:1;
            vuint32_t EEI40:1;
            vuint32_t EEI39:1;
            vuint32_t EEI38:1;
            vuint32_t EEI37:1;
            vuint32_t EEI36:1;
            vuint32_t EEI35:1;
            vuint32_t EEI34:1;
            vuint32_t EEI33:1;
            vuint32_t EEI32:1;
        } B;
    } EEIH;

    union {
        vuint32_t R;
        struct {
            vuint32_t EEI31:1;
            vuint32_t EEI30:1;
            vuint32_t EEI29:1;
            vuint32_t EEI28:1;
            vuint32_t EEI27:1;
            vuint32_t EEI26:1;
            vuint32_t EEI25:1;
            vuint32_t EEI24:1;
            vuint32_t EEI23:1;
            vuint32_t EEI22:1;
            vuint32_t EEI21:1;
            vuint32_t EEI20:1;
            vuint32_t EEI19:1;
            vuint32_t EEI18:1;
            vuint32_t EEI17:1;
            vuint32_t EEI16:1;
            vuint32_t EEI15:1;
            vuint32_t EEI14:1;
            vuint32_t EEI13:1;
            vuint32_t EEI12:1;
            vuint32_t EEI11:1;
            vuint32_t EEI10:1;
            vuint32_t EEI9:1;
            vuint32_t EEI8:1;
            vuint32_t EEI7:1;
            vuint32_t EEI6:1;
            vuint32_t EEI5:1;
            vuint32_t EEI4:1;
            vuint32_t EEI3:1;
            vuint32_t EEI2:1;
            vuint32_t EEI1:1;
            vuint32_t EEI0:1;
        } B;
    } EEIL;

    union {
        vuint8_t R;
        struct {
            vuint8_t NOP:1;
            vuint8_t SAER:1;
            vuint8_t SERQ:6;
        } B;
    } SERQ;

    union {
        vuint8_t R;
        struct {
            vuint8_t NOP:1;
            vuint8_t CAER:1;
            vuint8_t CERQ:6;
        } B;
    } CERQ;

    union {
        vuint8_t R;
        struct {
            vuint8_t NOP:1;
            vuint8_t SAEE:1;
            vuint8_t SEEI:6;
        } B;
    } SEEI;

    union {
        vuint8_t R;
        struct {
            vuint8_t NOP:1;
            vuint8_t CAEE:1;
            vuint8_t CEEI:6;
        } B;
    } CEEI;

    union {
        vuint8_t R;
        struct {
            vuint8_t NOP:1;
            vuint8_t CAIR:1;
            vuint8_t CINT:6;
        } B;
    } CINT;

    union {
        vuint8_t R;
        struct {
            vuint8_t NOP:1;
            vuint8_t CAEI:1;
            vuint8_t CERR:6;
        } B;
    } CERR;

    union {
        vuint8_t R;
        struct {
            vuint8_t NOP:1;
            vuint8_t SAST:1;
            vuint8_t SSRT:6;
        } B;
    } SSRT;

    union {
        vuint8_t R;
        struct {
            vuint8_t NOP:1;
            vuint8_t CADN:1;
            vuint8_t CDNE:6;
        } B;
    } CDNE;

    union {
        vuint32_t R;
        struct {
            vuint32_t INT63:1;
            vuint32_t INT62:1;
            vuint32_t INT61:1;
            vuint32_t INT60:1;
            vuint32_t INT59:1;
            vuint32_t INT58:1;
            vuint32_t INT57:1;
            vuint32_t INT56:1;
            vuint32_t INT55:1;
            vuint32_t INT54:1;
            vuint32_t INT53:1;
            vuint32_t INT52:1;
            vuint32_t INT51:1;
            vuint32_t INT50:1;
            vuint32_t INT49:1;
            vuint32_t INT48:1;
            vuint32_t INT47:1;
            vuint32_t INT46:1;
            vuint32_t INT45:1;
            vuint32_t INT44:1;
            vuint32_t INT43:1;
            vuint32_t INT42:1;
            vuint32_t INT41:1;
            vuint32_t INT40:1;
            vuint32_t INT39:1;
            vuint32_t INT38:1;
            vuint32_t INT37:1;
            vuint32_t INT36:1;
            vuint32_t INT35:1;
            vuint32_t INT34:1;
            vuint32_t INT33:1;
            vuint32_t INT32:1;
        } B;
    } INTH;

    union {
        vuint32_t R;
        struct {
            vuint32_t INT31:1;
            vuint32_t INT30:1;
            vuint32_t INT29:1;
            vuint32_t INT28:1;
            vuint32_t INT27:1;
            vuint32_t INT26:1;
            vuint32_t INT25:1;
            vuint32_t INT24:1;
            vuint32_t INT23:1;
            vuint32_t INT22:1;
            vuint32_t INT21:1;
            vuint32_t INT20:1;
            vuint32_t INT19:1;
            vuint32_t INT18:1;
            vuint32_t INT17:1;
            vuint32_t INT16:1;
            vuint32_t INT15:1;
            vuint32_t INT14:1;
            vuint32_t INT13:1;
            vuint32_t INT12:1;
            vuint32_t INT11:1;
            vuint32_t INT10:1;
            vuint32_t INT9:1;
            vuint32_t INT8:1;
            vuint32_t INT7:1;
            vuint32_t INT6:1;
            vuint32_t INT5:1;
            vuint32_t INT4:1;
            vuint32_t INT3:1;
            vuint32_t INT2:1;
            vuint32_t INT1:1;
            vuint32_t INT0:1;
        } B;
    } INTL;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERR63:1;
            vuint32_t ERR62:1;
            vuint32_t ERR61:1;
            vuint32_t ERR60:1;
            vuint32_t ERR59:1;
            vuint32_t ERR58:1;
            vuint32_t ERR57:1;
            vuint32_t ERR56:1;
            vuint32_t ERR55:1;
            vuint32_t ERR54:1;
            vuint32_t ERR53:1;
            vuint32_t ERR52:1;
            vuint32_t ERR51:1;
            vuint32_t ERR50:1;
            vuint32_t ERR49:1;
            vuint32_t ERR48:1;
            vuint32_t ERR47:1;
            vuint32_t ERR46:1;
            vuint32_t ERR45:1;
            vuint32_t ERR44:1;
            vuint32_t ERR43:1;
            vuint32_t ERR42:1;
            vuint32_t ERR41:1;
            vuint32_t ERR40:1;
            vuint32_t ERR39:1;
            vuint32_t ERR38:1;
            vuint32_t ERR37:1;
            vuint32_t ERR36:1;
            vuint32_t ERR35:1;
            vuint32_t ERR34:1;
            vuint32_t ERR33:1;
            vuint32_t ERR32:1;
        } B;
    } ERRH;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERR31:1;
            vuint32_t ERR30:1;
            vuint32_t ERR29:1;
            vuint32_t ERR28:1;
            vuint32_t ERR27:1;
            vuint32_t ERR26:1;
            vuint32_t ERR25:1;
            vuint32_t ERR24:1;
            vuint32_t ERR23:1;
            vuint32_t ERR22:1;
            vuint32_t ERR21:1;
            vuint32_t ERR20:1;
            vuint32_t ERR19:1;
            vuint32_t ERR18:1;
            vuint32_t ERR17:1;
            vuint32_t ERR16:1;
            vuint32_t ERR15:1;
            vuint32_t ERR14:1;
            vuint32_t ERR13:1;
            vuint32_t ERR12:1;
            vuint32_t ERR11:1;
            vuint32_t ERR10:1;
            vuint32_t ERR9:1;
            vuint32_t ERR8:1;
            vuint32_t ERR7:1;
            vuint32_t ERR6:1;
            vuint32_t ERR5:1;
            vuint32_t ERR4:1;
            vuint32_t ERR3:1;
            vuint32_t ERR2:1;
            vuint32_t ERR1:1;
            vuint32_t ERR0:1;
        } B;
    } ERRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t HRS63:1;
            vuint32_t HRS62:1;
            vuint32_t HRS61:1;
            vuint32_t HRS60:1;
            vuint32_t HRS59:1;
            vuint32_t HRS58:1;
            vuint32_t HRS57:1;
            vuint32_t HRS56:1;
            vuint32_t HRS55:1;
            vuint32_t HRS54:1;
            vuint32_t HRS53:1;
            vuint32_t HRS52:1;
            vuint32_t HRS51:1;
            vuint32_t HRS50:1;
            vuint32_t HRS49:1;
            vuint32_t HRS48:1;
            vuint32_t HRS47:1;
            vuint32_t HRS46:1;
            vuint32_t HRS45:1;
            vuint32_t HRS44:1;
            vuint32_t HRS43:1;
            vuint32_t HRS42:1;
            vuint32_t HRS41:1;
            vuint32_t HRS40:1;
            vuint32_t HRS39:1;
            vuint32_t HRS38:1;
            vuint32_t HRS37:1;
            vuint32_t HRS36:1;
            vuint32_t HRS35:1;
            vuint32_t HRS34:1;
            vuint32_t HRS33:1;
            vuint32_t HRS32:1;
        } B;
    } HRSH;

    union {
        vuint32_t R;
        struct {
            vuint32_t HRS31:1;
            vuint32_t HRS30:1;
            vuint32_t HRS29:1;
            vuint32_t HRS28:1;
            vuint32_t HRS27:1;
            vuint32_t HRS26:1;
            vuint32_t HRS25:1;
            vuint32_t HRS24:1;
            vuint32_t HRS23:1;
            vuint32_t HRS22:1;
            vuint32_t HRS21:1;
            vuint32_t HRS20:1;
            vuint32_t HRS19:1;
            vuint32_t HRS18:1;
            vuint32_t HRS17:1;
            vuint32_t HRS16:1;
            vuint32_t HRS15:1;
            vuint32_t HRS14:1;
            vuint32_t HRS13:1;
            vuint32_t HRS12:1;
            vuint32_t HRS11:1;
            vuint32_t HRS10:1;
            vuint32_t HRS9:1;
            vuint32_t HRS8:1;
            vuint32_t HRS7:1;
            vuint32_t HRS6:1;
            vuint32_t HRS5:1;
            vuint32_t HRS4:1;
            vuint32_t HRS3:1;
            vuint32_t HRS2:1;
            vuint32_t HRS1:1;
            vuint32_t HRS0:1;
        } B;
    } HRSL;

    vuint8_t EDMA_ADDRESSBLOCK_reserved0[200];

    union {
        vuint8_t R;
        struct {
            vuint8_t ECP:1;
            vuint8_t DPA:1;
            vuint8_t GRPPRI:2;
            vuint8_t CHPRI:4;
        } B;
    } DCHPRI[64];

    union {
        vuint8_t R;
        struct {
            vuint8_t EMI:1;
            vuint8_t PAL:1;
            vuint8_t unused_0:2;
            vuint8_t MID:4;
        } B;
    } DCHMIDN[64];

    vuint8_t EDMA_ADDRESSBLOCK_reserved1[3712];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t SADDR:32;
            } B;
        } TCDN_SADDR;

        union {
            vuint16_t R;
            struct {
                vuint16_t SMOD:5;
                vuint16_t SSIZE:3;
                vuint16_t DMOD:5;
                vuint16_t DSIZE:3;
            } B;
        } TCDN_ATTR;

        union {
            vuint16_t R;
            struct {
                vuint16_t SOFF:16;
            } B;
        } TCDN_SOFF;

        union {
            vuint32_t R;
            struct {
                vuint32_t NBYTES:32;
            } B;
        } TCDN_NBYTES_MLNO;

        union {
            vuint32_t R;
            struct {
                vuint32_t SMLOE:1;
                vuint32_t DMLOE:1;
                vuint32_t NBYTES:30;
            } B;
        } TCDN_NBYTES_MLOFFNO;

        union {
            vuint32_t R;
            struct {
                vuint32_t SMLOE:1;
                vuint32_t DMLOE:1;
                vuint32_t MLOFF:20;
                vuint32_t NBYTES:10;
            } B;
        } TCDN_NBYTES_MLOFFYES;

        union {
            vuint32_t R;
            struct {
                vuint32_t SLAST:32;
            } B;
        } TCDN_SLAST;

        union {
            vuint32_t R;
            struct {
                vuint32_t DADDR:32;
            } B;
        } TCDN_DADDR;

        union {
            vuint16_t R;
            struct {
                vuint16_t ELINK:1;
                vuint16_t LINKCH:6;
                vuint16_t CITER:9;
            } B;
        } TCDN_CITER_ELINKYES;

        union {
            vuint16_t R;
            struct {
                vuint16_t ELINK:1;
                vuint16_t CITER:15;
            } B;
        } TCDN_CITER_ELINKNO;

        union {
            vuint16_t R;
            struct {
                vuint16_t DOFF:16;
            } B;
        } TCDN_DOFF;

        union {
            vuint32_t R;
            struct {
                vuint32_t DLASTSGA:32;
            } B;
        } TCDN_DLASTSGA;

        union {
            vuint16_t R;
            struct {
                vuint16_t ELINK:1;
                vuint16_t LINKCH:6;
                vuint16_t BITER:9;
            } B;
        } TCDN_BITER_ELINKYES;

        union {
            vuint16_t R;
            struct {
                vuint16_t ELINK:1;
                vuint16_t BITER:15;
            } B;
        } TCDN_BITER_ELINKNO;

        union {
            vuint16_t R;
            struct {
                vuint16_t BWC:2;
                vuint16_t MAJORLINKCH:6;
                vuint16_t DONE:1;
                vuint16_t ACTIVE:1;
                vuint16_t MAJORELINK:1;
                vuint16_t ESG:1;
                vuint16_t DREQ:1;
                vuint16_t INTHALF:1;
                vuint16_t INTMAJOR:1;
                vuint16_t START:1;
            } B;
        } TCDN_CSR;

    } SUB0[64];

};

/**************************************************************************/
/*                 Module: EMIOS            */
/**************************************************************************/
struct EMIOS_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t MDIS:1;
            vuint32_t FRZ:1;
            vuint32_t GTBE:1;
            vuint32_t unused_2:1;
            vuint32_t GPREN:1;
            vuint32_t unused_1:10;
            vuint32_t GPRE:8;
            vuint32_t unused_0:8;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t F31:1;
            vuint32_t F30:1;
            vuint32_t F29:1;
            vuint32_t F28:1;
            vuint32_t F27:1;
            vuint32_t F26:1;
            vuint32_t F25:1;
            vuint32_t F24:1;
            vuint32_t F23:1;
            vuint32_t F22:1;
            vuint32_t F21:1;
            vuint32_t F20:1;
            vuint32_t F19:1;
            vuint32_t F18:1;
            vuint32_t F17:1;
            vuint32_t F16:1;
            vuint32_t F15:1;
            vuint32_t F14:1;
            vuint32_t F13:1;
            vuint32_t F12:1;
            vuint32_t F11:1;
            vuint32_t F10:1;
            vuint32_t F9:1;
            vuint32_t F8:1;
            vuint32_t F7:1;
            vuint32_t F6:1;
            vuint32_t F5:1;
            vuint32_t F4:1;
            vuint32_t F3:1;
            vuint32_t F2:1;
            vuint32_t F1:1;
            vuint32_t F0:1;
        } B;
    } GFLAG;

    union {
        vuint32_t R;
        struct {
            vuint32_t OU31:1;
            vuint32_t OU30:1;
            vuint32_t OU29:1;
            vuint32_t OU28:1;
            vuint32_t OU27:1;
            vuint32_t OU26:1;
            vuint32_t OU25:1;
            vuint32_t OU24:1;
            vuint32_t OU23:1;
            vuint32_t OU22:1;
            vuint32_t OU21:1;
            vuint32_t OU20:1;
            vuint32_t OU19:1;
            vuint32_t OU18:1;
            vuint32_t OU17:1;
            vuint32_t OU16:1;
            vuint32_t OU15:1;
            vuint32_t OU14:1;
            vuint32_t OU13:1;
            vuint32_t OU12:1;
            vuint32_t OU11:1;
            vuint32_t OU10:1;
            vuint32_t OU9:1;
            vuint32_t OU8:1;
            vuint32_t OU7:1;
            vuint32_t OU6:1;
            vuint32_t OU5:1;
            vuint32_t OU4:1;
            vuint32_t OU3:1;
            vuint32_t OU2:1;
            vuint32_t OU1:1;
            vuint32_t OU0:1;
        } B;
    } OUDIS;

    union {
        vuint32_t R;
        struct {
            vuint32_t CHDIS31:1;
            vuint32_t CHDIS30:1;
            vuint32_t CHDIS29:1;
            vuint32_t CHDIS28:1;
            vuint32_t CHDIS27:1;
            vuint32_t CHDIS26:1;
            vuint32_t CHDIS25:1;
            vuint32_t CHDIS24:1;
            vuint32_t CHDIS23:1;
            vuint32_t CHDIS22:1;
            vuint32_t CHDIS21:1;
            vuint32_t CHDIS20:1;
            vuint32_t CHDIS19:1;
            vuint32_t CHDIS18:1;
            vuint32_t CHDIS17:1;
            vuint32_t CHDIS16:1;
            vuint32_t CHDIS15:1;
            vuint32_t CHDIS14:1;
            vuint32_t CHDIS13:1;
            vuint32_t CHDIS12:1;
            vuint32_t CHDIS11:1;
            vuint32_t CHDIS10:1;
            vuint32_t CHDIS9:1;
            vuint32_t CHDIS8:1;
            vuint32_t CHDIS7:1;
            vuint32_t CHDIS6:1;
            vuint32_t CHDIS5:1;
            vuint32_t CHDIS4:1;
            vuint32_t CHDIS3:1;
            vuint32_t CHDIS2:1;
            vuint32_t CHDIS1:1;
            vuint32_t CHDIS0:1;
        } B;
    } UCDIS;

    vuint8_t EMIOS_0_ADDRESSBLOCK_reserved0[16];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:16;
                vuint32_t A:16;
            } B;
        } AN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:16;
                vuint32_t B:16;
            } B;
        } BN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:16;
                vuint32_t C:16;
            } B;
        } CNTN;

        union {
            vuint32_t R;
            struct {
                vuint32_t FREN:1;
                vuint32_t unused_3:3;
                vuint32_t UCPRE:2;
                vuint32_t UCPREN:1;
                vuint32_t DMA:1;
                vuint32_t unused_2:1;
                vuint32_t IF:4;
                vuint32_t FCK:1;
                vuint32_t FEN:1;
                vuint32_t unused_1:3;
                vuint32_t FORCMA:1;
                vuint32_t FORCMB:1;
                vuint32_t unused_0:1;
                vuint32_t BSL:2;
                vuint32_t EDSEL:1;
                vuint32_t EDPOL:1;
                vuint32_t MODE:7;
            } B;
        } CN;

        union {
            vuint32_t R;
            struct {
                vuint32_t OVR:1;
                vuint32_t unused_1:15;
                vuint32_t OVFL:1;
                vuint32_t unused_0:12;
                vuint32_t UCIN:1;
                vuint32_t UCOUT:1;
                vuint32_t FLAG:1;
            } B;
        } SN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:16;
                vuint32_t ALTA:16;
            } B;
        } ALTAN;

        vuint8_t EMIOS_reserved1[8];
    } SUB0[32];

};

/**************************************************************************/
/*                 Module: FCCU            */
/**************************************************************************/
struct FCCU_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t FILTER_BYPASS:1;
            vuint32_t FILTER_WIDTH:2;
            vuint32_t unused_2:19;
            vuint32_t DEBUG:1;
            vuint32_t unused_1:1;
            vuint32_t OPS:2;
            vuint32_t unused_0:1;
            vuint32_t OPR:5;
        } B;
    } CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTRLK:32;
        } B;
    } CTRLK;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:7;
            vuint32_t FCCU_SET_AFTER_RESET:1;
            vuint32_t FCCU_SET_CLEAR:2;
            vuint32_t unused_2:9;
            vuint32_t OD:1;
            vuint32_t unused_1:1;
            vuint32_t SM:1;
            vuint32_t PS:1;
            vuint32_t FOM:3;
            vuint32_t unused_0:6;
        } B;
    } CFG;

    vuint8_t FCCU_ADDRESSBLOCK_reserved0[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t RFCX:32;
        } B;
    } RF_CFG[4];

    vuint8_t FCCU_ADDRESSBLOCK_reserved1[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t RFSCX:32;
        } B;
    } RFS_CFG[8];

    vuint8_t FCCU_ADDRESSBLOCK_reserved2[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t RFSX:32;
        } B;
    } RF_S[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t RFK:32;
        } B;
    } RFK;

    union {
        vuint32_t R;
        struct {
            vuint32_t RFEX:32;
        } B;
    } RF_E[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t RFTOEX:32;
        } B;
    } RF_TOE[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t TO:32;
        } B;
    } RF_TO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t TO:3;
        } B;
    } CFG_TO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:26;
            vuint32_t EIN1:1;
            vuint32_t EIN0:1;
            vuint32_t unused_0:2;
            vuint32_t EOUT1:1;
            vuint32_t EOUT0:1;
        } B;
    } EINOUT;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t PHYSICERRORPIN:2;
            vuint32_t ESTAT:1;
            vuint32_t STATUS:3;
        } B;
    } STAT;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t NAFS:8;
        } B;
    } N2AF_STATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:22;
            vuint32_t AF_SRC:2;
            vuint32_t AFFS:8;
        } B;
    } A2FF_STATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:22;
            vuint32_t NF_SRC:2;
            vuint32_t NFFS:8;
        } B;
    } N2FF_STATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t FAFS:8;
        } B;
    } F2A_STATUS;

    vuint8_t FCCU_ADDRESSBLOCK_reserved3[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t FRFC:7;
        } B;
    } RFF;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t NMI_STAT:1;
            vuint32_t ALRM_STAT:1;
            vuint32_t CFG_TO_STAT:1;
        } B;
    } IRQ_STAT;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t CFG_TO_IEN:1;
        } B;
    } IRQ_EN;

    union {
        vuint32_t R;
        struct {
            vuint32_t XTMR:32;
        } B;
    } XTMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t VL3:1;
            vuint32_t FS3:1;
            vuint32_t unused_3:2;
            vuint32_t MCS3:4;
            vuint32_t VL2:1;
            vuint32_t FS2:1;
            vuint32_t unused_2:2;
            vuint32_t MCS2:4;
            vuint32_t VL1:1;
            vuint32_t FS1:1;
            vuint32_t unused_1:2;
            vuint32_t MCS1:4;
            vuint32_t VL0:1;
            vuint32_t FS0:1;
            vuint32_t unused_0:2;
            vuint32_t MCS0:4;
        } B;
    } MCS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t TRANSKEY:8;
        } B;
    } TRANS_LOCK;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PERMNTKEY:8;
        } B;
    } PERMNT_LOCK;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:18;
            vuint32_t DELTA_T:14;
        } B;
    } DELTA_T;

    union {
        vuint32_t R;
        struct {
            vuint32_t IRQENX:32;
        } B;
    } IRQ_ALARM_EN[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t NMIENX:32;
        } B;
    } NMI_EN[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t EOUTENX:32;
        } B;
    } EOUT_SIG_EN[4];

};

/**************************************************************************/
/*                 Module: FEC            */
/**************************************************************************/
struct FEC_tag {
    vuint8_t FEC_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t HBERR:1;
            vuint32_t BABR:1;
            vuint32_t BABT:1;
            vuint32_t GRA:1;
            vuint32_t TXF:1;
            vuint32_t TXB:1;
            vuint32_t RXF:1;
            vuint32_t RXB:1;
            vuint32_t MII:1;
            vuint32_t EBERR:1;
            vuint32_t LC:1;
            vuint32_t RL:1;
            vuint32_t UN:1;
            vuint32_t unused_0:19;
        } B;
    } EIR;

    union {
        vuint32_t R;
        struct {
            vuint32_t HBERR:1;
            vuint32_t BABR:1;
            vuint32_t BABT:1;
            vuint32_t GRA:1;
            vuint32_t TXF:1;
            vuint32_t TXB:1;
            vuint32_t RXF:1;
            vuint32_t RXB:1;
            vuint32_t MII:1;
            vuint32_t EBERR:1;
            vuint32_t LC:1;
            vuint32_t RL:1;
            vuint32_t UN:1;
            vuint32_t unused_0:19;
        } B;
    } EIMR;

    vuint8_t FEC_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:7;
            vuint32_t RDAR:1;
            vuint32_t unused_0:24;
        } B;
    } RDAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:7;
            vuint32_t TDAR:1;
            vuint32_t unused_0:24;
        } B;
    } TDAR;

    vuint8_t FEC_ADDRESSBLOCK_reserved2[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t ETHER_EN:1;
            vuint32_t RESET:1;
        } B;
    } ECR;

    vuint8_t FEC_ADDRESSBLOCK_reserved3[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t ST:2;
            vuint32_t OP:2;
            vuint32_t PA:5;
            vuint32_t RA:5;
            vuint32_t TA:2;
            vuint32_t DATA:16;
        } B;
    } MMFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t DIS_PRE:1;
            vuint32_t MII_SPEED:6;
            vuint32_t unused_0:1;
        } B;
    } MSCR;

    vuint8_t FEC_ADDRESSBLOCK_reserved4[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t MIB_DIS:1;
            vuint32_t MIB_IDLE:1;
            vuint32_t unused_0:30;
        } B;
    } MIBC;

    vuint8_t FEC_ADDRESSBLOCK_reserved5[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:5;
            vuint32_t MAX_FL:11;
            vuint32_t unused_1:4;
            vuint32_t RMII_ECHO:1;
            vuint32_t RMII_LOOP:1;
            vuint32_t RMII_10T:1;
            vuint32_t RMII_MODE:1;
            vuint32_t unused_0:2;
            vuint32_t FCE:1;
            vuint32_t BC_REJ:1;
            vuint32_t PROM:1;
            vuint32_t MII_MODE:1;
            vuint32_t DRT:1;
            vuint32_t LOOP:1;
        } B;
    } RCR;

    vuint8_t FEC_ADDRESSBLOCK_reserved6[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t RFC_PAUSE:1;
            vuint32_t TFC_PAUSE:1;
            vuint32_t FDEN:1;
            vuint32_t HBC:1;
            vuint32_t GTS:1;
        } B;
    } TCR;

    vuint8_t FEC_ADDRESSBLOCK_reserved7[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t PADDR1:32;
        } B;
    } PALR;

    union {
        vuint32_t R;
        struct {
            vuint32_t PADDR2:16;
            vuint32_t TYPE:16;
        } B;
    } PAUR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPCODE:16;
            vuint32_t PAUSE_DUR:16;
        } B;
    } OPD;

    vuint8_t FEC_ADDRESSBLOCK_reserved8[40];

    union {
        vuint32_t R;
        struct {
            vuint32_t IADDR1:32;
        } B;
    } IAUR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IADDR2:32;
        } B;
    } IALR;

    union {
        vuint32_t R;
        struct {
            vuint32_t GADDR1:32;
        } B;
    } GAUR;

    union {
        vuint32_t R;
        struct {
            vuint32_t GADDR2:32;
        } B;
    } GALR;

    vuint8_t FEC_ADDRESSBLOCK_reserved9[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t TFWR:2;
        } B;
    } TFWR;

    vuint8_t FEC_ADDRESSBLOCK_reserved10[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:22;
            vuint32_t R_BOUND:8;
            vuint32_t unused_0:2;
        } B;
    } FRBR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:22;
            vuint32_t R_FSTART:8;
            vuint32_t unused_0:2;
        } B;
    } FRSR;

    vuint8_t FEC_ADDRESSBLOCK_reserved11[44];

    union {
        vuint32_t R;
        struct {
            vuint32_t R_DES_START:30;
            vuint32_t unused_0:2;
        } B;
    } ERDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t X_DES_START:30;
            vuint32_t unused_0:2;
        } B;
    } ETDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:21;
            vuint32_t R_BUF_SIZE:7;
            vuint32_t unused_0:4;
        } B;
    } EMRBR;

    vuint8_t FEC_ADDRESSBLOCK_reserved12[116];

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_DROP:32;
        } B;
    } RMON_T_DROP;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_PACKETS:32;
        } B;
    } RMON_T_PACKETS;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_BC_PKT:32;
        } B;
    } RMON_T_BC_PKT;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_MC_PKT:32;
        } B;
    } RMON_T_MC_PKT;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_CRC_ALIGN:32;
        } B;
    } RMON_T_CRC_ALIGN;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_UNDERSIZE:32;
        } B;
    } RMON_T_UNDERSIZE;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_OVERSIZE:32;
        } B;
    } RMON_T_OVERSIZE;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_FRAG:32;
        } B;
    } RMON_T_FRAG;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_JAB:32;
        } B;
    } RMON_T_JAB;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_COL:32;
        } B;
    } RMON_T_COL;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_P64:32;
        } B;
    } RMON_T_P64;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_P65TO127:32;
        } B;
    } RMON_T_P65TO127;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_P128TO255:32;
        } B;
    } RMON_T_P128TO255;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_P256TO511:32;
        } B;
    } RMON_T_P256TO511;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_P512TO1023:32;
        } B;
    } RMON_T_P512TO1023;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_P1024TO2047:32;
        } B;
    } RMON_T_P1024TO2047;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_P_GTE2048:32;
        } B;
    } RMON_T_P_GTE2048;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_T_OCTETS:32;
        } B;
    } RMON_T_OCTETS;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_DROP:32;
        } B;
    } IEEE_T_DROP;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_FRAME_OK:32;
        } B;
    } IEEE_T_FRAME_OK;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_1COL:32;
        } B;
    } IEEE_T_1COL;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_MCOL:32;
        } B;
    } IEEE_T_MCOL;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_DEF:32;
        } B;
    } IEEE_T_DEF;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_LCOL:32;
        } B;
    } IEEE_T_LCOL;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_EXCOL:32;
        } B;
    } IEEE_T_EXCOL;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_MACERR:32;
        } B;
    } IEEE_T_MACERR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_CSERR:32;
        } B;
    } IEEE_T_CSERR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_SQE:32;
        } B;
    } IEEE_T_SQE;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_FDXFC:32;
        } B;
    } IEEE_T_FDXFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_T_OCTETS_OK:32;
        } B;
    } IEEE_T_OCTETS_OK;

    vuint8_t FEC_ADDRESSBLOCK_reserved13[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_DROP:32;
        } B;
    } RMON_R_DROP;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_PACKETS:32;
        } B;
    } RMON_R_PACKETS;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_BC_PKT:32;
        } B;
    } RMON_R_BC_PKT;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_MC_PKT:32;
        } B;
    } RMON_R_MC_PKT;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_CRC_ALIGN:32;
        } B;
    } RMON_R_CRC_ALIGN;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_UNDERSIZE:32;
        } B;
    } RMON_R_UNDERSIZE;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_OVERSIZE:32;
        } B;
    } RMON_R_OVERSIZE;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_FRAG:32;
        } B;
    } RMON_R_FRAG;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_JAB:32;
        } B;
    } RMON_R_JAB;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_RESVD_0:32;
        } B;
    } RMON_R_RESVD_0;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_P64:32;
        } B;
    } RMON_R_P64;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_P65TO127:32;
        } B;
    } RMON_R_P65TO127;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_P128TO255:32;
        } B;
    } RMON_R_P128TO255;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_P256TO511:32;
        } B;
    } RMON_R_P256TO511;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_P512TO1023:32;
        } B;
    } RMON_R_P512TO1023;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_P1024TO2047:32;
        } B;
    } RMON_R_P1024TO2047;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_P_GTE2048:32;
        } B;
    } RMON_R_P_GTE2048;

    union {
        vuint32_t R;
        struct {
            vuint32_t RMON_R_OCTETS:32;
        } B;
    } RMON_R_OCTETS;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_R_DROP:32;
        } B;
    } IEEE_R_DROP;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_R_FRAME_OK:32;
        } B;
    } IEEE_R_FRAME_OK;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_R_CRC:32;
        } B;
    } IEEE_R_CRC;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_R_ALIGN:32;
        } B;
    } IEEE_R_ALIGN;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_R_MACERR:32;
        } B;
    } IEEE_R_MACERR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_R_FDXFC:32;
        } B;
    } IEEE_R_FDXFC;

    union {
        vuint32_t R;
        struct {
            vuint32_t IEEE_R_OCTETS_OK:32;
        } B;
    } IEEE_R_OCTETS_OK;

};

/**************************************************************************/
/*                 Module: FLASH_0            */
/**************************************************************************/
//struct FLASH_0_tag {
struct FLASH_tag { /* SPC5STUDIO FIX.*/
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t RRE:1;
            vuint32_t AEE:1;
            vuint32_t EEE:1;
            vuint32_t DWEE:4;
            vuint32_t unused_1:4;
            vuint32_t SAK:1;
            vuint32_t LSW:1;
            vuint32_t PEP:1;
            vuint32_t PES:1;
            vuint32_t EER:1;
            vuint32_t RWE:1;
            vuint32_t SBC:1;
            vuint32_t RE:1;
            vuint32_t PEAS:1;
            vuint32_t DONE:1;
            vuint32_t PEG:1;
            vuint32_t PECIE:1;
            vuint32_t FERS:1;
            vuint32_t unused_0:2;
            vuint32_t PGM:1;
            vuint32_t PSUS:1;
            vuint32_t ERS:1;
            vuint32_t ESUS:1;
            vuint32_t EHV:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:12;
            vuint32_t SAKA:1;
            vuint32_t LSWA:1;
            vuint32_t PEPA:1;
            vuint32_t PESA:1;
            vuint32_t unused_1:4;
            vuint32_t PEASA:1;
            vuint32_t DONEA:1;
            vuint32_t PEGA:1;
            vuint32_t unused_0:4;
            vuint32_t PGMA:1;
            vuint32_t PSUSA:1;
            vuint32_t ERSA:1;
            vuint32_t ESUSA:1;
            vuint32_t EHVA:1;
        } B;
    } MCRA;

    union {
        vuint32_t R;
        struct {
            vuint32_t HT:1;
            vuint32_t N8KH:2;
            vuint32_t N256K:5;
            vuint32_t N64KH:3;
            vuint32_t N32KH:2;
            vuint32_t N16KH:3;
            vuint32_t N64KM:3;
            vuint32_t N32KM:2;
            vuint32_t N16KM:3;
            vuint32_t N64KL:3;
            vuint32_t N32KL:2;
            vuint32_t N16KL:3;
        } B;
    } MCRE;

    vuint8_t FLASH_0_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t TSLOCK:1;
            vuint32_t unused_0:1;
            vuint32_t LOWLOCK:14;
            vuint32_t MIDLOCK:16;
        } B;
    } LOCK0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t HIGHLOCK:16;
        } B;
    } LOCK1;

    union {
        vuint32_t R;
        struct {
            vuint32_t A256KLOCK:32;
        } B;
    } LOCK2;

    union {
        vuint32_t R;
        struct {
            vuint32_t A256KLOCK:32;
        } B;
    } LOCK3;

    vuint8_t FLASH_0_ADDRESSBLOCK_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t TSLOCKA:1;
            vuint32_t unused_0:1;
            vuint32_t LOWLOCKA:14;
            vuint32_t MIDLOCKA:16;
        } B;
    } LOCK0A;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t HIGHLOCKA:16;
        } B;
    } LOCK1A;

    vuint8_t FLASH_0_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t LOWSEL:14;
            vuint32_t MIDSEL:16;
        } B;
    } SEL0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t HIGHSEL:16;
        } B;
    } SEL1;

    union {
        vuint32_t R;
        struct {
            vuint32_t A256KSEL:32;
        } B;
    } SEL2;

    union {
        vuint32_t R;
        struct {
            vuint32_t A256KSEL:32;
        } B;
    } SEL3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t PRRE:1;
            vuint32_t PAEE:1;
            vuint32_t PEEE:1;
            vuint32_t PDWEE:4;
            vuint32_t unused_1:8;
            vuint32_t PEER:1;
            vuint32_t PRWE:1;
            vuint32_t PSBC:1;
            vuint32_t unused_0:13;
        } B;
    } MCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:8;
            vuint32_t PADDR:21;
            vuint32_t unused_0:3;
        } B;
    } PADR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SAD:1;
            vuint32_t unused_1:7;
            vuint32_t ADDR:21;
            vuint32_t unused_0:3;
        } B;
    } ADR;

    union {
        vuint32_t R;
        struct {
            vuint32_t UTE:1;
            vuint32_t SBCE:1;
            vuint32_t unused_3:11;
            vuint32_t CPR:1;
            vuint32_t CPA:1;
            vuint32_t CPE:1;
            vuint32_t unused_2:6;
            vuint32_t NAIBP:1;
            vuint32_t AIBPE:1;
            vuint32_t unused_1:1;
            vuint32_t AISUS:1;
            vuint32_t MRE:1;
            vuint32_t MRV:1;
            vuint32_t unused_0:1;
            vuint32_t AIS:1;
            vuint32_t AIE:1;
            vuint32_t AID:1;
        } B;
    } UT0;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM0;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM1;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM2;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM3;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM4;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM5;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM6;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM7;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR:32;
        } B;
    } UM8;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t MISR:1;
        } B;
    } UM9;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t LOWOPP:14;
            vuint32_t MIDOPP:16;
        } B;
    } OPP0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t HIGHOPP:16;
        } B;
    } OPP1;

    union {
        vuint32_t R;
        struct {
            vuint32_t A256KOPP:32;
        } B;
    } OPP2;

    union {
        vuint32_t R;
        struct {
            vuint32_t A256KOPP:32;
        } B;
    } OPP3;

    union {
        vuint32_t R;
        struct {
            vuint32_t PWD:32;
        } B;
    } TMD;

};

/**************************************************************************/
/*                 Module: FLEXRAY            */
/**************************************************************************/
struct FLEXRAY_tag {
    union {
        vuint16_t R;
        struct {
            vuint16_t CHIVER:8;
            vuint16_t PEVER:8;
        } B;
    } MVR;

    union {
        vuint16_t R;
        struct {
            vuint16_t MEN:1;
            vuint16_t SBFF:1;
            vuint16_t SCM:1;
            vuint16_t CHB:1;
            vuint16_t CHA:1;
            vuint16_t SFFE:1;
            vuint16_t ECCE:1;
            vuint16_t unused_2:1;
            vuint16_t FUM:1;
            vuint16_t FAM:1;
            vuint16_t unused_1:1;
            vuint16_t CLKSEL:1;
            vuint16_t BITRATE:3;
            vuint16_t unused_0:1;
        } B;
    } MCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t SMBA:16;
        } B;
    } SYMBADHR;

    union {
        vuint16_t R;
        struct {
            vuint16_t SMBA:12;
            vuint16_t unused_0:4;
        } B;
    } SYMBADLR;

    union {
        vuint16_t R;
        struct {
            vuint16_t WMD:1;
            vuint16_t unused_2:3;
            vuint16_t SEL:4;
            vuint16_t unused_1:3;
            vuint16_t ENB:1;
            vuint16_t unused_0:2;
            vuint16_t STBPSEL:2;
        } B;
    } STBSCR;

    vuint8_t FLEXRAY_ADDRESSBLOCK_reserved0[2];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_1:1;
            vuint16_t MBSEG2DS:7;
            vuint16_t unused_0:1;
            vuint16_t MBSEG1DS:7;
        } B;
    } MBDSR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_1:1;
            vuint16_t LAST_MB_SEG1:7;
            vuint16_t unused_0:1;
            vuint16_t LAST_MB_UTIL:7;
        } B;
    } MBSSUTR;

    union {
        vuint16_t R;
        struct {
            vuint16_t INST:4;
            vuint16_t ADDR:11;
            vuint16_t DAD:1;
        } B;
    } PEDRAR;

    union {
        vuint16_t R;
        struct {
            vuint16_t DATA:16;
        } B;
    } PEDRDR;

    union {
        vuint16_t R;
        struct {
            vuint16_t WME:1;
            vuint16_t unused_1:3;
            vuint16_t EOC_AP:2;
            vuint16_t ERC_AP:2;
            vuint16_t BSY_WMC:1;
            vuint16_t unused_0:3;
            vuint16_t POCCMD:4;
        } B;
    } POCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t MIF:1;
            vuint16_t PRIF:1;
            vuint16_t CHIF:1;
            vuint16_t WUPIF:1;
            vuint16_t FAFBIF:1;
            vuint16_t FAFAIF:1;
            vuint16_t RBIF:1;
            vuint16_t TBIF:1;
            vuint16_t MIE:1;
            vuint16_t PRIE:1;
            vuint16_t CHIE:1;
            vuint16_t WUPIE:1;
            vuint16_t FAFBIE:1;
            vuint16_t FAFAIE:1;
            vuint16_t RBIE:1;
            vuint16_t TBIE:1;
        } B;
    } GIFER;

    union {
        vuint16_t R;
        struct {
            vuint16_t FATL_IF:1;
            vuint16_t INTL_IF:1;
            vuint16_t ILCF_IF:1;
            vuint16_t CSA_IF:1;
            vuint16_t MRC_IF:1;
            vuint16_t MOC_IF:1;
            vuint16_t CCL_IF:1;
            vuint16_t MXS_IF:1;
            vuint16_t MTX_IF:1;
            vuint16_t LTXB_IF:1;
            vuint16_t LTXA_IF:1;
            vuint16_t TBVB_IF:1;
            vuint16_t TBVA_IF:1;
            vuint16_t TI2_IF:1;
            vuint16_t TI1_IF:1;
            vuint16_t CYS_IF:1;
        } B;
    } PIFR0;

    union {
        vuint16_t R;
        struct {
            vuint16_t EMC_IF:1;
            vuint16_t IPC_IF:1;
            vuint16_t PECF_IF:1;
            vuint16_t PSC_IF:1;
            vuint16_t SSI3_IF:1;
            vuint16_t SSI2_IF:1;
            vuint16_t SSI1_IF:1;
            vuint16_t SSI0_IF:1;
            vuint16_t unused_1:2;
            vuint16_t EVT_IF:1;
            vuint16_t ODT_IF:1;
            vuint16_t unused_0:4;
        } B;
    } PIFR1;

    union {
        vuint16_t R;
        struct {
            vuint16_t FATL_IE:1;
            vuint16_t INTL_IE:1;
            vuint16_t ILCF_IE:1;
            vuint16_t CSA_IE:1;
            vuint16_t MRC_IE:1;
            vuint16_t MOC_IE:1;
            vuint16_t CCL_IE:1;
            vuint16_t MXS_IE:1;
            vuint16_t MTX_IE:1;
            vuint16_t LTXB_IE:1;
            vuint16_t LTXA_IE:1;
            vuint16_t TBVB_IE:1;
            vuint16_t TBVA_IE:1;
            vuint16_t TI2_IE:1;
            vuint16_t TI1_IE:1;
            vuint16_t CYS_IE:1;
        } B;
    } PIER0;

    union {
        vuint16_t R;
        struct {
            vuint16_t EMC_IE:1;
            vuint16_t IPC_IE:1;
            vuint16_t PECF_IE:1;
            vuint16_t PSC_IE:1;
            vuint16_t SSI3_IE:1;
            vuint16_t SSI2_IE:1;
            vuint16_t SSI1_IE:1;
            vuint16_t SSI0_IE:1;
            vuint16_t unused_1:2;
            vuint16_t EVT_IE:1;
            vuint16_t ODT_IE:1;
            vuint16_t unused_0:4;
        } B;
    } PIER1;

    union {
        vuint16_t R;
        struct {
            vuint16_t FRLB_EF:1;
            vuint16_t FRLA_EF:1;
            vuint16_t PCMI_EF:1;
            vuint16_t FOVB_EF:1;
            vuint16_t FOVA_EF:1;
            vuint16_t MBS_EF:1;
            vuint16_t MBU_EF:1;
            vuint16_t LCK_EF:1;
            vuint16_t unused_0:1;
            vuint16_t SBCF_EF:1;
            vuint16_t FID_EF:1;
            vuint16_t DPL_EF:1;
            vuint16_t SPL_EF:1;
            vuint16_t NML_EF:1;
            vuint16_t NMF_EF:1;
            vuint16_t ILSA_EF:1;
        } B;
    } CHIERFR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_1:1;
            vuint16_t TBIVEC:7;
            vuint16_t unused_0:1;
            vuint16_t RBIVEC:7;
        } B;
    } MBIVEC;

    union {
        vuint16_t R;
        struct {
            vuint16_t CHAERSCNT:16;
        } B;
    } CASERCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t CHBERSCNT:16;
        } B;
    } CBSERCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t ERRMODE:2;
            vuint16_t SLOTMODE:2;
            vuint16_t unused_1:1;
            vuint16_t PROTSTATE:3;
            vuint16_t STARTUPSTATE:4;
            vuint16_t unused_0:1;
            vuint16_t WAKEUPSTATUS:3;
        } B;
    } PSR0;

    union {
        vuint16_t R;
        struct {
            vuint16_t CSAA:1;
            vuint16_t CSP:1;
            vuint16_t unused_0:1;
            vuint16_t REMCSAT:5;
            vuint16_t CPN:1;
            vuint16_t HHR:1;
            vuint16_t FRZ:1;
            vuint16_t APTAC:5;
        } B;
    } PSR1;

    union {
        vuint16_t R;
        struct {
            vuint16_t NBVB:1;
            vuint16_t NSEB:1;
            vuint16_t STCB:1;
            vuint16_t SBVB:1;
            vuint16_t SSEB:1;
            vuint16_t MTB:1;
            vuint16_t NBVA:1;
            vuint16_t NSEA:1;
            vuint16_t STCA:1;
            vuint16_t SBVA:1;
            vuint16_t SSEA:1;
            vuint16_t MTA:1;
            vuint16_t CKCORFCNT:4;
        } B;
    } PSR2;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_1:2;
            vuint16_t WUB:1;
            vuint16_t ABVB:1;
            vuint16_t AACB:1;
            vuint16_t ACEB:1;
            vuint16_t ASEB:1;
            vuint16_t AVFB:1;
            vuint16_t unused_0:2;
            vuint16_t WUA:1;
            vuint16_t ABVA:1;
            vuint16_t AACA:1;
            vuint16_t ACEA:1;
            vuint16_t ASEA:1;
            vuint16_t AVFA:1;
        } B;
    } PSR3;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:2;
            vuint16_t MTCT:14;
        } B;
    } MTCTR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:10;
            vuint16_t CYCCNT:6;
        } B;
    } CYCTR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:5;
            vuint16_t SLOTCNTA:11;
        } B;
    } SLTCTAR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:5;
            vuint16_t SLOTCNTB:11;
        } B;
    } SLTCTBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t RATECORR:16;
        } B;
    } RTCORVR;

    union {
        vuint16_t R;
        struct {
            vuint16_t OFFSETCORR:16;
        } B;
    } OFCORVR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:8;
            vuint16_t MIF:1;
            vuint16_t PRIF:1;
            vuint16_t CHIF:1;
            vuint16_t WUPIF:1;
            vuint16_t FAFBIF:1;
            vuint16_t FAFAIF:1;
            vuint16_t RBIF:1;
            vuint16_t TBIF:1;
        } B;
    } CIFR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:8;
            vuint16_t TIMEOUT:8;
        } B;
    } SYMATOR;

    union {
        vuint16_t R;
        struct {
            vuint16_t SFEVB:4;
            vuint16_t SFEVA:4;
            vuint16_t SFODB:4;
            vuint16_t SFODA:4;
        } B;
    } SFCNTR;

    union {
        vuint16_t R;
        struct {
            vuint16_t SFT_OFFSET:15;
            vuint16_t unused_0:1;
        } B;
    } SFTOR;

    union {
        vuint16_t R;
        struct {
            vuint16_t ELKT:1;
            vuint16_t OLKT:1;
            vuint16_t CYCNUM:6;
            vuint16_t ELKS:1;
            vuint16_t OLKS:1;
            vuint16_t EVAL:1;
            vuint16_t OVAL:1;
            vuint16_t unused_0:1;
            vuint16_t OPT:1;
            vuint16_t SDVEN:1;
            vuint16_t SIDEN:1;
        } B;
    } SFTCCSR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:6;
            vuint16_t SYNFRID:10;
        } B;
    } SFIDRFR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:6;
            vuint16_t FVAL:10;
        } B;
    } SFIDAFVR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:6;
            vuint16_t FMSK:10;
        } B;
    } SFIDAFMR;

    union {
        vuint16_t R;
        struct {
            vuint16_t NMVP:16;
        } B;
    } NMVRN[6];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:12;
            vuint16_t NMVL:4;
        } B;
    } NMVLR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_3:2;
            vuint16_t T2_CFG:1;
            vuint16_t T2_REP:1;
            vuint16_t unused_2:1;
            vuint16_t T2SP:1;
            vuint16_t T2TR:1;
            vuint16_t T2ST:1;
            vuint16_t unused_1:3;
            vuint16_t T1_REP:1;
            vuint16_t unused_0:1;
            vuint16_t T1SP:1;
            vuint16_t T1TR:1;
            vuint16_t T1ST:1;
        } B;
    } TICCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_1:2;
            vuint16_t T1_CYC_VAL:6;
            vuint16_t unused_0:2;
            vuint16_t T1_CYC_MSK:6;
        } B;
    } TI1CYSR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:2;
            vuint16_t T1_MTOFFSET:14;
        } B;
    } TI1MTOR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_1:2;
            vuint16_t T2CYCVAL:6;
            vuint16_t unused_0:2;
            vuint16_t T2CYCMSK:6;
        } B;
    } TI2CR0_ABS;


    union {
        vuint16_t R;
        struct {
            vuint16_t T2MTCNT:16;
        } B;
    } TI2CR0_REL;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:2;
            vuint16_t T2MOFF:14;
        } B;
    } TI2CR1_ABS;


    union {
        vuint16_t R;
        struct {
            vuint16_t T2MTCNT:16;
        } B;
    } TI2CR1_REL;

    union {
        vuint16_t R;
        struct {
            vuint16_t WMD:1;
            vuint16_t unused_1:1;
            vuint16_t SEL:2;
            vuint16_t unused_0:1;
            vuint16_t SLOTNUMBER:11;
        } B;
    } SSSR;

    union {
        vuint16_t R;
        struct {
            vuint16_t WMD:1;
            vuint16_t unused_1:1;
            vuint16_t SEL:2;
            vuint16_t unused_0:1;
            vuint16_t CNTCFG:2;
            vuint16_t MCY:1;
            vuint16_t VFR:1;
            vuint16_t SYF:1;
            vuint16_t NUF:1;
            vuint16_t SUF:1;
            vuint16_t STATUSMASK:4;
        } B;
    } SSCCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t VFB:1;
            vuint16_t SYB:1;
            vuint16_t NFB:1;
            vuint16_t SUB:1;
            vuint16_t SEB:1;
            vuint16_t CEB:1;
            vuint16_t BVB:1;
            vuint16_t TCB:1;
            vuint16_t VFA:1;
            vuint16_t SYA:1;
            vuint16_t NFA:1;
            vuint16_t SUA:1;
            vuint16_t SEA:1;
            vuint16_t CEA:1;
            vuint16_t BVA:1;
            vuint16_t TCA:1;
        } B;
    } SSRN[8];

    union {
        vuint16_t R;
        struct {
            vuint16_t SLOTSTATUSCNT:16;
        } B;
    } SSCRN[4];

    union {
        vuint16_t R;
        struct {
            vuint16_t MTE:1;
            vuint16_t unused_1:1;
            vuint16_t CYCCNTMSK:6;
            vuint16_t unused_0:2;
            vuint16_t CYCCNTVAL:6;
        } B;
    } MTSACFR;

    union {
        vuint16_t R;
        struct {
            vuint16_t MTE:1;
            vuint16_t unused_1:1;
            vuint16_t CYCCNTMSK:6;
            vuint16_t unused_0:2;
            vuint16_t CYCCNTVAL:6;
        } B;
    } MTSBCFR;

    union {
        vuint16_t R;
        struct {
            vuint16_t WMD:1;
            vuint16_t unused_1:1;
            vuint16_t SEL:2;
            vuint16_t unused_0:4;
            vuint16_t RSBIDX:8;
        } B;
    } RSBIR;

    union {
        vuint16_t R;
        struct {
            vuint16_t WM:8;
            vuint16_t unused_0:7;
            vuint16_t SEL:1;
        } B;
    } RFWMSR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:6;
            vuint16_t SIDX:10;
        } B;
    } RFSIR;

    union {
        vuint16_t R;
        struct {
            vuint16_t FIFO_DEPTH:8;
            vuint16_t unused_0:1;
            vuint16_t ENTRY_SIZE:7;
        } B;
    } RFDSR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:6;
            vuint16_t RDIDX:10;
        } B;
    } RFARIR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:6;
            vuint16_t RDIDX:10;
        } B;
    } RFBRIR;

    union {
        vuint16_t R;
        struct {
            vuint16_t MIDAFVAL:16;
        } B;
    } RFMIDAFVR;

    union {
        vuint16_t R;
        struct {
            vuint16_t MIDAFMSK:16;
        } B;
    } RFMIDAFMR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:5;
            vuint16_t FIDRFVAL:11;
        } B;
    } RFFIDRFVR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:5;
            vuint16_t FIDRFMSK:11;
        } B;
    } RFFIDRFMR;

    union {
        vuint16_t R;
        struct {
            vuint16_t WMD:1;
            vuint16_t IBD:1;
            vuint16_t SEL:2;
            vuint16_t unused_0:1;
            vuint16_t SID:11;
        } B;
    } RFRFCFR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_1:4;
            vuint16_t F3MD:1;
            vuint16_t F2MD:1;
            vuint16_t F1MD:1;
            vuint16_t F0MD:1;
            vuint16_t unused_0:4;
            vuint16_t F3EN:1;
            vuint16_t F2EN:1;
            vuint16_t F1EN:1;
            vuint16_t F0EN:1;
        } B;
    } RFRFCTR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:5;
            vuint16_t LDYNTXSLOTA:11;
        } B;
    } LDTXSLAR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:5;
            vuint16_t LDYNTXSLOTB:11;
        } B;
    } LDTXSLBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t ACTION_POINT_OFFSET:6;
            vuint16_t STATIC_SLOT_LENGTH:10;
        } B;
    } PCR0;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:2;
            vuint16_t MACRO_AFTER_FIRST_STATIC_SLOT:14;
        } B;
    } PCR1;

    union {
        vuint16_t R;
        struct {
            vuint16_t MINISLOT_AFTER_ACTION_POINT:6;
            vuint16_t NUMBER_OF_STATIC_SLOTS:10;
        } B;
    } PCR2;

    union {
        vuint16_t R;
        struct {
            vuint16_t WAKEUP_SYMBOL_RX_LOW:6;
            vuint16_t MINISLOT_ACTION_POINT_OFFSET:5;
            vuint16_t COLDSTART_ATTEMPTS:5;
        } B;
    } PCR3;

    union {
        vuint16_t R;
        struct {
            vuint16_t CAS_RX_LOW_MAX:7;
            vuint16_t WAKEUP_SYMBOL_RX_WINDOW:9;
        } B;
    } PCR4;

    union {
        vuint16_t R;
        struct {
            vuint16_t TSS_TRANSMITTER:4;
            vuint16_t WAKEUP_SYMBOL_TX_LOW:6;
            vuint16_t WAKEUP_SYMBOL_RX_IDLE:6;
        } B;
    } PCR5;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t SYMBOL_WINDOW_AFTER_ACTION_POINT:8;
            vuint16_t MACRO_INITIAL_OFFSET_A:7;
        } B;
    } PCR6;

    union {
        vuint16_t R;
        struct {
            vuint16_t DECODING_CORRECTION_B:9;
            vuint16_t MICRO_PER_MACRO_NOM_HALF:7;
        } B;
    } PCR7;

    union {
        vuint16_t R;
        struct {
            vuint16_t MAX_WITHOUT_CLOCK_CORRECTION_FATAL:4;
            vuint16_t MAX_WITHOUT_CLOCK_CORRECTION_PASSIVE:4;
            vuint16_t WAKEUP_SYMBOL_TX_IDLE:8;
        } B;
    } PCR8;

    union {
        vuint16_t R;
        struct {
            vuint16_t MINISLOT_EXISTS:1;
            vuint16_t SYMBOL_WINDOW_EXISTS:1;
            vuint16_t OFFSET_CORRECTION_OUT:14;
        } B;
    } PCR9;

    union {
        vuint16_t R;
        struct {
            vuint16_t SINGLE_SLOT_ENABLED:1;
            vuint16_t WAKEUP_CHANNEL:1;
            vuint16_t MACRO_PER_CYCLE:14;
        } B;
    } PCR10;

    union {
        vuint16_t R;
        struct {
            vuint16_t KEY_SLOT_USED_FOR_STARTUP:1;
            vuint16_t KEY_SLOT_USED_FOR_SYNC:1;
            vuint16_t OFFSET_CORRECTION_START:14;
        } B;
    } PCR11;

    union {
        vuint16_t R;
        struct {
            vuint16_t ALLOW_PASSIVE_TO_ACTIVE:5;
            vuint16_t KEY_SLOT_HEADER_CRC:11;
        } B;
    } PCR12;

    union {
        vuint16_t R;
        struct {
            vuint16_t FIRST_MINISLOT_ACTION_POINT_OFFSET:6;
            vuint16_t STATIC_SLOT_AFTER_ACTION_POINT:10;
        } B;
    } PCR13;

    union {
        vuint16_t R;
        struct {
            vuint16_t RATE_CORRECTION_OUT:11;
            vuint16_t LISTEN_TIMEOUT:5;
        } B;
    } PCR14;

    union {
        vuint16_t R;
        struct {
            vuint16_t LISTEN_TIMEOUT:16;
        } B;
    } PCR15;

    union {
        vuint16_t R;
        struct {
            vuint16_t MACRO_INITIAL_OFFSET_B:7;
            vuint16_t NOISE_LISTEN_TIMEOUT:9;
        } B;
    } PCR16;

    union {
        vuint16_t R;
        struct {
            vuint16_t NOISE_LISTEN_TIMEOUT:16;
        } B;
    } PCR17;

    union {
        vuint16_t R;
        struct {
            vuint16_t WAKEUP_PATTERN:6;
            vuint16_t KEY_SLOT_ID:10;
        } B;
    } PCR18;

    union {
        vuint16_t R;
        struct {
            vuint16_t DECODING_CORRECTION_A:9;
            vuint16_t PAYLOAD_LENGTH_STATIC:7;
        } B;
    } PCR19;

    union {
        vuint16_t R;
        struct {
            vuint16_t MICRO_INITIAL_OFFSET_B:8;
            vuint16_t MICRO_INITIAL_OFFSET_A:8;
        } B;
    } PCR20;

    union {
        vuint16_t R;
        struct {
            vuint16_t EXTERN_RATE_CORRECTION:3;
            vuint16_t LATEST_TX:13;
        } B;
    } PCR21;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t COMP_ACCEPTED_STARTUP_RANGE_A:11;
            vuint16_t MICRO_PER_CYCLE:4;
        } B;
    } PCR22;

    union {
        vuint16_t R;
        struct {
            vuint16_t MICRO_PER_CYCLE:16;
        } B;
    } PCR23;

    union {
        vuint16_t R;
        struct {
            vuint16_t CLUSTER_DRIFT_DAMPING:5;
            vuint16_t MAX_PAYLOAD_LENGTH_DYNAMIC:7;
            vuint16_t MICRO_PER_CYCLE_MIN:4;
        } B;
    } PCR24;

    union {
        vuint16_t R;
        struct {
            vuint16_t MICRO_PER_CYCLE_MIN:16;
        } B;
    } PCR25;

    union {
        vuint16_t R;
        struct {
            vuint16_t ALLOW_HALT_DUE_TO_CLOCK:1;
            vuint16_t COMP_ACCEPTED_STARTUP_RANGE_B:11;
            vuint16_t MICRO_PER_CYCLE_MAX:4;
        } B;
    } PCR26;

    union {
        vuint16_t R;
        struct {
            vuint16_t MICRO_PER_CYCLE_MAX:16;
        } B;
    } PCR27;

    union {
        vuint16_t R;
        struct {
            vuint16_t DYNAMIC_SLOT_IDLE_PHASE:2;
            vuint16_t MACRO_AFTER_OFFSET_CORRECTION:14;
        } B;
    } PCR28;

    union {
        vuint16_t R;
        struct {
            vuint16_t EXTERN_OFFSET_CORRECTION:3;
            vuint16_t MINISLOTS_MAX:13;
        } B;
    } PCR29;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:12;
            vuint16_t SYNC_NODE_MAX:4;
        } B;
    } PCR30;

    union {
        vuint16_t R;
        struct {
            vuint16_t STPW:16;
        } B;
    } STPWR;

    vuint8_t FLEXRAY_ADDRESSBLOCK_reserved3[2];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_1:7;
            vuint16_t STPW_EN:1;
            vuint16_t unused_0:5;
            vuint16_t TIM2_EE:1;
            vuint16_t TIM1_EE:1;
            vuint16_t CYC_EE:1;
        } B;
    } PEOER;

    vuint8_t FLEXRAY_ADDRESSBLOCK_reserved4[2];

    union {
        vuint16_t R;
        struct {
            vuint16_t SDO:16;
        } B;
    } RFSDOR;

    union {
        vuint16_t R;
        struct {
            vuint16_t SMBA:16;
        } B;
    } RFSYMBADHR;

    union {
        vuint16_t R;
        struct {
            vuint16_t SMBA:12;
            vuint16_t unused_0:4;
        } B;
    } RFSYMBADLR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:2;
            vuint16_t PTD:14;
        } B;
    } RFPTR;

    union {
        vuint16_t R;
        struct {
            vuint16_t FLB_OR_PCB:8;
            vuint16_t FLA_OR_PCA:8;
        } B;
    } RFFLPCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t LRNE_OF:1;
            vuint16_t LRCE_OF:1;
            vuint16_t DRNE_OF:1;
            vuint16_t DRCE_OF:1;
            vuint16_t LRNE_IF:1;
            vuint16_t LRCE_IF:1;
            vuint16_t DRNE_IF:1;
            vuint16_t DRCE_IF:1;
            vuint16_t unused_0:4;
            vuint16_t LRNE_IE:1;
            vuint16_t LRCE_IE:1;
            vuint16_t DRNE_IE:1;
            vuint16_t DRCE_IE:1;
        } B;
    } EEIFER;

    union {
        vuint16_t R;
        struct {
            vuint16_t BSY:1;
            vuint16_t unused_2:5;
            vuint16_t ERS:2;
            vuint16_t unused_1:3;
            vuint16_t ERM:1;
            vuint16_t unused_0:2;
            vuint16_t EIM:1;
            vuint16_t EIE:1;
        } B;
    } EERICR;

    union {
        vuint16_t R;
        struct {
            vuint16_t MID:1;
            vuint16_t BANK:3;
            vuint16_t ADDR:12;
        } B;
    } EERAR;

    union {
        vuint16_t R;
        struct {
            vuint16_t DATA:16;
        } B;
    } EERDR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:11;
            vuint16_t CODE:5;
        } B;
    } EERCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t MID:1;
            vuint16_t BANK:3;
            vuint16_t ADDR:12;
        } B;
    } EEIAR;

    union {
        vuint16_t R;
        struct {
            vuint16_t DATA:16;
        } B;
    } EEIDR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:11;
            vuint16_t CODE:5;
        } B;
    } EEICR;

    vuint8_t FLEXRAY_ADDRESSBLOCK_reserved5[1792];

    struct {
        union {
            vuint16_t R;
            struct {
                vuint16_t unused_1:3;
                vuint16_t MTD:1;
                vuint16_t CMT:1;
                vuint16_t EDT:1;
                vuint16_t LCKT:1;
                vuint16_t MBIE:1;
                vuint16_t unused_0:3;
                vuint16_t DUP:1;
                vuint16_t DVAL:1;
                vuint16_t EDS:1;
                vuint16_t LCKS:1;
                vuint16_t MBIF:1;
            } B;
        } MBCCSRN;

        union {
            vuint16_t R;
            struct {
                vuint16_t MTM:1;
                vuint16_t CHA:1;
                vuint16_t CHB:1;
                vuint16_t CCFE:1;
                vuint16_t CCFMSK:6;
                vuint16_t CCFVAL:6;
            } B;
        } MBCCFRN;

        union {
            vuint16_t R;
            struct {
                vuint16_t unused_0:5;
                vuint16_t FID:11;
            } B;
        } MBFIDRN;

        union {
            vuint16_t R;
            struct {
                vuint16_t unused_0:8;
                vuint16_t MBIDX:8;
            } B;
        } MBIDXRN;

    } SUB0[128];

    vuint8_t FLEXRAY_ADDRESSBLOCK_reserved6[1024];

    union {
        vuint16_t R;
        struct {
            vuint16_t MBDO:16;
        } B;
    } MBDORN[132];

    union {
        vuint16_t R;
        struct {
            vuint16_t LEETD:16;
        } B;
    } LEETRN[6];

};

/**************************************************************************/
/*                 Module: GTMINT            */
/**************************************************************************/
struct GTMINT_tag {
    vuint8_t ORPHAN_ADDRESS_BLOCK_reserved0[192];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t MDIS:1;
            vuint32_t unused_2:13;
            vuint32_t AEISREN:1;
            vuint32_t unused_1:1;
            vuint32_t STPS:1;
            vuint32_t unused_0:14;
        } B;
    } MCR;

    vuint8_t ORPHAN_ADDRESS_BLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:22;
            vuint32_t INTCLR_PTR:10;
        } B;
    } INTCLR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t AEISRST:1;
        } B;
    } AEICR;

};

/**************************************************************************/
/*                 Module: IIC_0            */
/**************************************************************************/
struct IIC_0_tag {
    union {
        vuint8_t R;
        struct {
            vuint8_t ADR:7;
            vuint8_t unused_0:1;
        } B;
    } IBAD;

    union {
        vuint8_t R;
        struct {
            vuint8_t IBC:8;
        } B;
    } IBFD;

    union {
        vuint8_t R;
        struct {
            vuint8_t MDIS:1;
            vuint8_t IBIE:1;
            vuint8_t MSSL:1;
            vuint8_t TXRX:1;
            vuint8_t NOACK:1;
            vuint8_t RSTA:1;
            vuint8_t DMAEN:1;
            vuint8_t unused_0:1;
        } B;
    } IBCR;

    union {
        vuint8_t R;
        struct {
            vuint8_t TCF:1;
            vuint8_t IAAS:1;
            vuint8_t IBB:1;
            vuint8_t IBAL:1;
            vuint8_t unused_0:1;
            vuint8_t SRW:1;
            vuint8_t IBIF:1;
            vuint8_t RXAK:1;
        } B;
    } IBSR;

    union {
        vuint8_t R;
        struct {
            vuint8_t DATA:8;
        } B;
    } IBDR;

    union {
        vuint8_t R;
        struct {
            vuint8_t BIIE:1;
            vuint8_t BYTERXIE:1;
            vuint8_t unused_0:6;
        } B;
    } IBIC;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:6;
            vuint8_t IPG_DEBUG_HALTED:1;
            vuint8_t IPG_DEBUG_EN:1;
        } B;
    } IBDBG;

};

/**************************************************************************/
/*                 Module: IMA            */
/**************************************************************************/
struct IMA_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t READ:1;
        } B;
    } CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t EN:1;
        } B;
    } ENABLE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:23;
            vuint32_t WRITE_LOCK:1;
            vuint32_t unused_0:7;
            vuint32_t READ_LOCK:1;
        } B;
    } STATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:3;
            vuint32_t ROW_SLCT:13;
            vuint32_t unused_0:10;
            vuint32_t ARRAY_SLCT:6;
        } B;
    } SLCT;

    union {
        vuint32_t R;
        struct {
            vuint32_t WRITE_KEY:32;
        } B;
    } WRITE_UNLOCK;

    union {
        vuint32_t R;
        struct {
            vuint32_t READ_KEY:32;
        } B;
    } READ_UNLOCK;

    vuint8_t IMA_ADDRESSBLOCK_reserved0[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t WRITE_4:32;
        } B;
    } WRITE_DATA_4;

    union {
        vuint32_t R;
        struct {
            vuint32_t WRITE_3:32;
        } B;
    } WRITE_DATA_3;

    union {
        vuint32_t R;
        struct {
            vuint32_t WRITE_2:32;
        } B;
    } WRITE_DATA_2;

    union {
        vuint32_t R;
        struct {
            vuint32_t WRITE_1:32;
        } B;
    } WRITE_DATA_1;

    union {
        vuint32_t R;
        struct {
            vuint32_t WRITE_0:32;
        } B;
    } WRITE_DATA_0;

    vuint8_t IMA_ADDRESSBLOCK_reserved1[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t READ_4:32;
        } B;
    } READ_DATA_4;

    union {
        vuint32_t R;
        struct {
            vuint32_t READ_3:32;
        } B;
    } READ_DATA_3;

    union {
        vuint32_t R;
        struct {
            vuint32_t READ_2:32;
        } B;
    } READ_DATA_2;

    union {
        vuint32_t R;
        struct {
            vuint32_t READ_1:32;
        } B;
    } READ_DATA_1;

    union {
        vuint32_t R;
        struct {
            vuint32_t READ_0:32;
        } B;
    } READ_DATA_0;

};

/**************************************************************************/
/*                 Module: INTC            */
/**************************************************************************/
struct INTC_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:19;
            vuint32_t HVEN3:1;
            vuint32_t unused_2:3;
            vuint32_t HVEN2:1;
            vuint32_t unused_1:3;
            vuint32_t HVEN1:1;
            vuint32_t unused_0:3;
            vuint32_t HVEN0:1;
        } B;
    } BCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:26;
            vuint32_t ID:2;
            vuint32_t unused_0:3;
            vuint32_t MPROT:1;
        } B;
    } MPROT;

    vuint8_t INTC_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t PRI:6;
        } B;
    } CPR[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t VTBA:20;
            vuint32_t INTVEC:10;
            vuint32_t unused_0:2;
        } B;
    } IACKR[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t EOI:32;
        } B;
    } EOIR[4];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:6;
            vuint8_t SET:1;
            vuint8_t CLR:1;
        } B;
    } SSCIR[32];

    union {
        vuint16_t R;
        struct {
            vuint16_t PRC_SELN:4;
            vuint16_t unused_1:3;
            vuint16_t SWTN:1;
            vuint16_t unused_0:2;
            vuint16_t PRIN:6;
        } B;
    } PSR[1024];

};

/**************************************************************************/
/*                 Module: IRCOSC            */
/**************************************************************************/
struct IRCOSC_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:10;
            vuint32_t USER_TRIM:6;
            vuint32_t unused_0:16;
        } B;
    } CTL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:2;
            vuint32_t FT_CODE:6;
            vuint32_t unused_0:16;
            vuint32_t RCTRIM:8;
        } B;
    } NT;

};

/**************************************************************************/
/*                 Module: JDC            */
/**************************************************************************/
struct JDC_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t JIN_IEN:1;
            vuint32_t unused_0:15;
            vuint32_t JOUT_IEN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:13;
            vuint32_t JIN_RDY:1;
            vuint32_t unused_2:1;
            vuint32_t JIN_INT:1;
            vuint32_t unused_1:13;
            vuint32_t JOUT_RDY:1;
            vuint32_t unused_0:1;
            vuint32_t JOUT_INT:1;
        } B;
    } MSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA:32;
        } B;
    } JOUT_IPS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA:32;
        } B;
    } JIN_IPS;

};

/**************************************************************************/
/*                 Module: JTAGM            */
/**************************************************************************/
struct JTAGM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t SWRESET:1;
            vuint32_t EVTO0_SENSE:2;
            vuint32_t EVTO1_SENSE:2;
            vuint32_t EVTO_IE:1;
            vuint32_t EVTI0_ASSERT:1;
            vuint32_t EVTI1_ASSERT:1;
            vuint32_t unused_1:10;
            vuint32_t INTER_JTAG_FRAME_TIMER:6;
            vuint32_t unused_0:1;
            vuint32_t SIE:1;
            vuint32_t IIE:1;
            vuint32_t TCKSEL:3;
            vuint32_t JTAGM_JCOMP:1;
            vuint32_t DTM:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OVERRUN:1;
            vuint32_t unused_1:1;
            vuint32_t TXGOOD:1;
            vuint32_t TXERROR:1;
            vuint32_t RXOVFL:1;
            vuint32_t INVFPS:1;
            vuint32_t INVICLC:1;
            vuint32_t ILLLCT:1;
            vuint32_t unused_0:1;
            vuint32_t LVDSEN:1;
            vuint32_t JTAGEN:1;
            vuint32_t LVDSSAFE:1;
            vuint32_t JTAGSAFE:1;
            vuint32_t LVDSESC:1;
            vuint32_t LFASTEN:1;
            vuint32_t TOOL:1;
            vuint32_t EVTO0_EDGE:1;
            vuint32_t EVTO1_EDGE:1;
            vuint32_t SPU_INT_CLR:1;
            vuint32_t SPU_INT:1;
            vuint32_t CRC_ERR:1;
            vuint32_t NEXUS_ERR:1;
            vuint32_t IDLE:1;
            vuint32_t NR:1;
            vuint32_t CRC:8;
        } B;
    } SR;

    union {
        vuint32_t R;
        struct {
            vuint32_t TMS_HIGH:32;
        } B;
    } DOR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t TMS_LOW:28;
            vuint32_t unused_0:4;
        } B;
    } DOR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t TDI_HIGH:32;
        } B;
    } DOR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t TDI_LOW:28;
            vuint32_t unused_0:3;
            vuint32_t SEND:1;
        } B;
    } DOR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CRC:8;
        } B;
    } RXCRC;

    union {
        vuint32_t R;
        struct {
            vuint32_t TDO_LOW:32;
        } B;
    } DIR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t TDO_HIGH:28;
            vuint32_t unused_0:4;
        } B;
    } DIR1;

};

/**************************************************************************/
/*                 Module: LFAST            */
/**************************************************************************/
struct LFAST_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t MSEN:1;
            vuint32_t unused_3:6;
            vuint32_t IPGDBG:1;
            vuint32_t unused_2:7;
            vuint32_t LSSEL:1;
            vuint32_t DRFEN:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t unused_1:8;
            vuint32_t TXARBD:1;
            vuint32_t CTSEN:1;
            vuint32_t unused_0:1;
            vuint32_t DRFRST:1;
            vuint32_t DATAEN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:15;
            vuint32_t DRMD:1;
            vuint32_t unused_1:7;
            vuint32_t RDR:1;
            vuint32_t unused_0:7;
            vuint32_t TDR:1;
        } B;
    } SCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SMPSEL:8;
            vuint32_t unused_0:20;
            vuint32_t CORRTH:3;
            vuint32_t PHSSEL:1;
        } B;
    } COCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t CLKTST:1;
            vuint32_t LPON:1;
            vuint32_t unused_0:5;
            vuint32_t LPMOD:3;
            vuint32_t LPFRMTH:16;
        } B;
    } TMCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:15;
            vuint32_t LPCNTEN:1;
            vuint32_t LPFMCNT:16;
        } B;
    } ALCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t DRCNT:4;
            vuint32_t unused_0:16;
        } B;
    } RCDCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t HSCNT:8;
            vuint32_t unused_1:4;
            vuint32_t LSCNT:4;
            vuint32_t HWKCNT:8;
            vuint32_t unused_0:4;
            vuint32_t LWKCNT:4;
        } B;
    } SLCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:14;
            vuint32_t ICLCSEQ:1;
            vuint32_t SNDICLC:1;
            vuint32_t unused_0:8;
            vuint32_t ICLCPLD:8;
        } B;
    } ICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t PNGREQ:1;
            vuint32_t PNGAUTO:1;
            vuint32_t unused_0:7;
            vuint32_t PNGPYLD:8;
        } B;
    } PICR;

    vuint8_t LFAST_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:10;
            vuint32_t RCTSMX:6;
            vuint32_t unused_0:10;
            vuint32_t RCTSMN:6;
        } B;
    } RFCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:14;
            vuint32_t TXIIE:1;
            vuint32_t TXOVIE:1;
            vuint32_t unused_1:11;
            vuint32_t TXPNGIE:1;
            vuint32_t unused_0:1;
            vuint32_t TXUNSIE:1;
            vuint32_t TXICLCIE:1;
            vuint32_t TXDTIE:1;
        } B;
    } TIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:8;
            vuint32_t RXUOIE:1;
            vuint32_t RXMNIE:1;
            vuint32_t RXMXIE:1;
            vuint32_t RXUFIE:1;
            vuint32_t RXOFIE:1;
            vuint32_t RXSZIE:1;
            vuint32_t RXICIE:1;
            vuint32_t RXLCEIE:1;
            vuint32_t unused_1:12;
            vuint32_t RXCTSIE:1;
            vuint32_t RXDIE:1;
            vuint32_t RXUNSIE:1;
            vuint32_t unused_0:1;
        } B;
    } RIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:18;
            vuint32_t ICPFIE:1;
            vuint32_t ICPSIE:1;
            vuint32_t ICPRIE:1;
            vuint32_t ICTOIE:1;
            vuint32_t ICLPIE:1;
            vuint32_t ICCTIE:1;
            vuint32_t ICTDIE:1;
            vuint32_t ICTEIE:1;
            vuint32_t ICRFIE:1;
            vuint32_t ICRSIE:1;
            vuint32_t ICTFIE:1;
            vuint32_t ICTSIE:1;
            vuint32_t ICPOFIE:1;
            vuint32_t ICPONIE:1;
        } B;
    } RIIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPTMOD:3;
            vuint32_t unused_1:11;
            vuint32_t SWPOFF:1;
            vuint32_t SWPON:1;
            vuint32_t REFINV:1;
            vuint32_t LPCFG:2;
            vuint32_t unused_0:2;
            vuint32_t PLCKCW:2;
            vuint32_t FDIVEN:1;
            vuint32_t FBDIV:6;
            vuint32_t PREDIV:2;
        } B;
    } PLLCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:8;
            vuint32_t SWWKLD:1;
            vuint32_t SWSLPLD:1;
            vuint32_t SWWKLR:1;
            vuint32_t SWSLPLR:1;
            vuint32_t SWOFFLD:1;
            vuint32_t SWONLD:1;
            vuint32_t SWOFFLR:1;
            vuint32_t SWONLR:1;
            vuint32_t LVRXOFF:1;
            vuint32_t LVTXOE:1;
            vuint32_t TXCMUX:1;
            vuint32_t LVRFEN:1;
            vuint32_t LVLPEN:1;
            vuint32_t unused_0:5;
            vuint32_t LVRXOP:3;
            vuint32_t LVTXOP:1;
            vuint32_t LVCKSS:1;
            vuint32_t LVCKP:1;
        } B;
    } LCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t USNDRQ:1;
            vuint32_t unused_0:9;
            vuint32_t UNSHDR:7;
        } B;
    } UNSTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t UNTXD:32;
        } B;
    } UNSTDRN[9];

    vuint8_t LFAST_ADDRESSBLOCK_reserved1[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t DUALMD:1;
            vuint32_t unused_1:12;
            vuint32_t LRMD:1;
            vuint32_t LDSM:1;
            vuint32_t DRSM:1;
            vuint32_t unused_0:11;
            vuint32_t LPTXDN:1;
            vuint32_t LPFPDV:1;
            vuint32_t LPCPDV:1;
            vuint32_t LPCHDV:1;
            vuint32_t LPCSDV:1;
        } B;
    } GSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t RXPNGD:8;
        } B;
    } PISR;

    vuint8_t LFAST_ADDRESSBLOCK_reserved2[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:2;
            vuint32_t RXDCNT:6;
            vuint32_t unused_2:5;
            vuint32_t RXFCNT:3;
            vuint32_t unused_1:2;
            vuint32_t TXDCNT:6;
            vuint32_t unused_0:5;
            vuint32_t TXFCNT:3;
        } B;
    } DFSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:14;
            vuint32_t TXIEF:1;
            vuint32_t TXOVF:1;
            vuint32_t unused_1:11;
            vuint32_t TXPNGF:1;
            vuint32_t unused_0:1;
            vuint32_t TXUNSF:1;
            vuint32_t TXICLCF:1;
            vuint32_t TXDTF:1;
        } B;
    } TISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:8;
            vuint32_t RXUOF:1;
            vuint32_t RXMNF:1;
            vuint32_t RXMXF:1;
            vuint32_t RXUFF:1;
            vuint32_t RXOFF:1;
            vuint32_t RXSZF:1;
            vuint32_t RXICF:1;
            vuint32_t RXLCEF:1;
            vuint32_t unused_1:12;
            vuint32_t RXCTSF:1;
            vuint32_t RXDF:1;
            vuint32_t RXUNSF:1;
            vuint32_t unused_0:1;
        } B;
    } RISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:18;
            vuint32_t ICPFF:1;
            vuint32_t ICPSF:1;
            vuint32_t ICPRF:1;
            vuint32_t ICTOF:1;
            vuint32_t ICLPF:1;
            vuint32_t ICCTF:1;
            vuint32_t ICTDF:1;
            vuint32_t ICTEF:1;
            vuint32_t ICRFF:1;
            vuint32_t ICRSF:1;
            vuint32_t ICTFF:1;
            vuint32_t ICTSF:1;
            vuint32_t ICPOFF:1;
            vuint32_t ICPONF:1;
        } B;
    } RIISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:14;
            vuint32_t PLLDIS:1;
            vuint32_t PLDCR:1;
            vuint32_t unused_0:12;
            vuint32_t LRSLPS:1;
            vuint32_t LDSLPS:1;
            vuint32_t LDPDS:1;
            vuint32_t LRPDS:1;
        } B;
    } PLLLSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:23;
            vuint32_t URXDV:1;
            vuint32_t unused_0:5;
            vuint32_t URPCNT:3;
        } B;
    } UNSRSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t UNRXD:32;
        } B;
    } UNSRDRN[9];

};

/**************************************************************************/
/*                 Module: LINFLEXD_0            */
/**************************************************************************/
struct LINFLEXD_0_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } IFCRN[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_10            */
/**************************************************************************/
struct LINFLEXD_10_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_11            */
/**************************************************************************/
struct LINFLEXD_11_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_12            */
/**************************************************************************/
struct LINFLEXD_12_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_13            */
/**************************************************************************/
struct LINFLEXD_13_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_14            */
/**************************************************************************/
struct LINFLEXD_14_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_15            */
/**************************************************************************/
struct LINFLEXD_15_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_1            */
/**************************************************************************/
struct LINFLEXD_1_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_2            */
/**************************************************************************/
struct LINFLEXD_2_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_3            */
/**************************************************************************/
struct LINFLEXD_3_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_4            */
/**************************************************************************/
struct LINFLEXD_4_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_5            */
/**************************************************************************/
struct LINFLEXD_5_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_6            */
/**************************************************************************/
struct LINFLEXD_6_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_7            */
/**************************************************************************/
struct LINFLEXD_7_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_8            */
/**************************************************************************/
struct LINFLEXD_8_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LINFLEXD_9            */
/**************************************************************************/
struct LINFLEXD_9_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CCD:1;
            vuint32_t CFD:1;
            vuint32_t LASE:1;
            vuint32_t AUTOWU:1;
            vuint32_t MBL:4;
            vuint32_t BF:1;
            vuint32_t unused_0:1;
            vuint32_t LBKM:1;
            vuint32_t MME:1;
            vuint32_t SSBL:1;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t BEIE:1;
            vuint32_t CEIE:1;
            vuint32_t HEIE:1;
            vuint32_t unused_0:2;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t LSIE:1;
            vuint32_t WUIE:1;
            vuint32_t DBFIE:1;
            vuint32_t DBEIETOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t HRIE:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t RDC:3;
            vuint32_t LINS:4;
            vuint32_t unused_0:2;
            vuint32_t RMB:1;
            vuint32_t DRBNE:1;
            vuint32_t RXBUSY:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t DBFF:1;
            vuint32_t DBEF:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t HRF:1;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t BEF:1;
            vuint32_t CEF:1;
            vuint32_t SFEF:1;
            vuint32_t SDEF:1;
            vuint32_t IDPEF:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t unused_0:6;
            vuint32_t NF:1;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t DTU_PCETX:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFL_TFC:3;
            vuint32_t RDFL_RFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE:4;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/
            vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/
            vuint32_t NF:1;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:21;
            vuint32_t MODE:1;
            vuint32_t IOT:1;
            vuint32_t TOCE:1;
            vuint32_t CNT:8;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t OC2:8;
            vuint32_t OC1:8;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t RTO:4;
            vuint32_t unused_0:1;
            vuint32_t HTO:7;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CF:8;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t TBDE:1;
            vuint32_t IOBE:1;
            vuint32_t IOPE:1;
            vuint32_t WURQ:1;
            vuint32_t DDRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t HTRQ:1;
            vuint32_t unused_0:8;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DFL:6;
            vuint32_t DIR:1;
            vuint32_t CCS:1;
            vuint32_t unused_0:2;
            vuint32_t ID:6;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA3:8;
            vuint32_t DATA2:8;
            vuint32_t DATA1:8;
            vuint32_t DATA0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA7:8;
            vuint32_t DATA6:8;
            vuint32_t DATA5:8;
            vuint32_t DATA4:8;
        } B;
    } BDRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t FACT:16;
        } B;
    } IFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t IFMI:5;
        } B;
    } IFMI;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IFM:8;
        } B;
    } IFMR;

    vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DTE:16;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DRE:16;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

};

/**************************************************************************/
/*                 Module: LPRCOSC            */
/**************************************************************************/
struct LPRCOSC_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:11;
            vuint32_t LPRCTRIM:5;
            vuint32_t unused_2:3;
            vuint32_t LPRCDIV:5;
            vuint32_t unused_1:3;
            vuint32_t S_LPRC:1;
            vuint32_t unused_0:3;
            vuint32_t LPRCON_STDBY:1;
        } B;
    } CTL;

};

/**************************************************************************/
/*                 Module: MC_CGM            */
/**************************************************************************/
struct MC_CGM_tag {
    vuint8_t MC_CGM_ADDRESSBLOCK_reserved0[128];

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC2;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC10;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC11;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC12;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC13;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC20;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC21;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC22;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_CDC23;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved2[80];

    union {
        vuint8_t R;
        struct {
            vuint8_t SDUR:8;
        } B;
    } PCS_SDUR;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved3[3];

    union {
        vuint32_t R;
        struct {
            vuint32_t INIT:16;
            vuint32_t unused_0:8;
            vuint32_t RATE:8;
        } B;
    } PCS_DIVC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t DIVS:20;
        } B;
    } PCS_DIVS1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t DIVE:20;
        } B;
    } PCS_DIVE1;

    union {
        vuint32_t R;
        struct {
            vuint32_t INIT:16;
            vuint32_t unused_0:8;
            vuint32_t RATE:8;
        } B;
    } PCS_DIVC2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t DIVS:20;
        } B;
    } PCS_DIVS2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t DIVE:20;
        } B;
    } PCS_DIVE2;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved4[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t INIT:16;
            vuint32_t unused_0:8;
            vuint32_t RATE:8;
        } B;
    } PCS_DIVC4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t DIVS:20;
        } B;
    } PCS_DIVS4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t DIVE:20;
        } B;
    } PCS_DIVE4;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved5[156];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t SYS_DIV_RATIO_CHNG:1;
        } B;
    } SC_DIV_RC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYS_UPD_TYPE:1;
            vuint32_t unused_0:31;
        } B;
    } DIV_UPD_TYPE;

    union {
        vuint32_t R;
        struct {
            vuint32_t DIV_UPD_TRIGGER:32;
        } B;
    } DIV_UPD_TRIG;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYS_UPD_STAT:1;
            vuint32_t unused_0:31;
        } B;
    } DIV_UPD_STAT;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved6[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_1:4;
            vuint32_t SWTRG:3;
            vuint32_t SWIP:1;
            vuint32_t unused_0:16;
        } B;
    } SC_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } SC_DC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } SC_DC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } SC_DC2;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } SC_DC3;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved7[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC0_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC0_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC0_DC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:8;
            vuint32_t DIV:7;
            vuint32_t unused_0:16;
        } B;
    } AC0_DC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:8;
            vuint32_t DIV:7;
            vuint32_t unused_0:16;
        } B;
    } AC0_DC2;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC0_DC3;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC0_DC4;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved8[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC1_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC1_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:8;
            vuint32_t DIV:7;
            vuint32_t unused_0:16;
        } B;
    } AC1_DC0;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved9[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } AC2_DC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } AC2_DC1;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved10[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC3_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC3_SS;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved11[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC4_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC4_SS;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved12[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:2;
            vuint32_t DIV:13;
            vuint32_t unused_0:14;
            vuint32_t DIV_FMT:2;
        } B;
    } AC5_DC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_DC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:5;
            vuint32_t DIV:10;
            vuint32_t unused_0:16;
        } B;
    } AC5_DC2;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved13[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC6_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC6_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:6;
            vuint32_t DIV:9;
            vuint32_t unused_0:16;
        } B;
    } AC6_DC0;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved14[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC7_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC7_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:6;
            vuint32_t DIV:9;
            vuint32_t unused_0:16;
        } B;
    } AC7_DC0;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved15[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC8_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC8_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } AC8_DC0;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved16[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC9_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC9_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } AC9_DC0;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved17[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC10_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC10_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC10_DC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC10_DC1;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved18[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC11_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC11_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:9;
            vuint32_t DIV:6;
            vuint32_t unused_0:16;
        } B;
    } AC11_DC0;

    vuint8_t MC_CGM_ADDRESSBLOCK_reserved19[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELCTL:4;
            vuint32_t unused_0:24;
        } B;
    } AC12_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_0:24;
        } B;
    } AC12_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:6;
            vuint32_t DIV:9;
            vuint32_t unused_0:14;
            vuint32_t DIV_FMT:2;
        } B;
    } AC12_DC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC12_DC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC12_DC2;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC12_DC3;

    union {
        vuint32_t R;
        struct {
            vuint32_t DE:1;
            vuint32_t unused_1:11;
            vuint32_t DIV:4;
            vuint32_t unused_0:16;
        } B;
    } AC12_DC4;

};

/**************************************************************************/
/*                 Module: MC_ME            */
/**************************************************************************/
struct MC_ME_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t S_CURRENT_MODE:4;
            vuint32_t S_MTRANS:1;
            vuint32_t unused_3:3;
            vuint32_t S_PDO:1;
            vuint32_t unused_2:2;
            vuint32_t S_MVR:1;
            vuint32_t unused_1:2;
            vuint32_t S_FLA:2;
            vuint32_t unused_0:8;
            vuint32_t S_PLL1:1;
            vuint32_t S_PLL0:1;
            vuint32_t S_XOSC:1;
            vuint32_t S_IRC:1;
            vuint32_t S_SYSCLK:4;
        } B;
    } GS;

    union {
        vuint32_t R;
        struct {
            vuint32_t TARGET_MODE:4;
            vuint32_t unused_0:12;
            vuint32_t KEY:16;
        } B;
    } MCTL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:16;
            vuint32_t RESET_DEST:1;
            vuint32_t unused_2:1;
            vuint32_t STANDBY0:1;
            vuint32_t unused_1:2;
            vuint32_t STOP0:1;
            vuint32_t unused_0:1;
            vuint32_t HALT0:1;
            vuint32_t RUN3:1;
            vuint32_t RUN2:1;
            vuint32_t RUN1:1;
            vuint32_t RUN0:1;
            vuint32_t DRUN:1;
            vuint32_t SAFE:1;
            vuint32_t TEST:1;
            vuint32_t RESET_FUNC:1;
        } B;
    } ME;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t I_ICONF_CC:1;
            vuint32_t I_ICONF_CU:1;
            vuint32_t I_ICONF:1;
            vuint32_t I_IMODE:1;
            vuint32_t I_SAFE:1;
            vuint32_t I_MTC:1;
        } B;
    } IS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t M_ICONF_CC:1;
            vuint32_t M_ICONF_CU:1;
            vuint32_t M_ICONF:1;
            vuint32_t M_IMODE:1;
            vuint32_t M_SAFE:1;
            vuint32_t M_MTC:1;
        } B;
    } IM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t S_MRIG:1;
            vuint32_t S_MTI:1;
            vuint32_t S_MRI:1;
            vuint32_t S_DMA:1;
            vuint32_t S_NMA:1;
            vuint32_t S_SEA:1;
        } B;
    } IMTS;

    union {
        vuint32_t R;
        struct {
            vuint32_t PREVIOUS_MODE:4;
            vuint32_t unused_2:4;
            vuint32_t MPH_BUSY:1;
            vuint32_t unused_1:2;
            vuint32_t PMC_PROG:1;
            vuint32_t DBG_MODE:1;
            vuint32_t CCKL_PROG:1;
            vuint32_t PCS_PROG:1;
            vuint32_t SMR:1;
            vuint32_t CDP_PRPH_0_255:1;
            vuint32_t VREG_CSRC_SC:1;
            vuint32_t CSRC_CSRC_SC:1;
            vuint32_t IRC_SC:1;
            vuint32_t SCSRC_SC:1;
            vuint32_t SYSCLK_SW:1;
            vuint32_t unused_0:1;
            vuint32_t FLASH_SC:1;
            vuint32_t CDP_PRPH_224_255:1;
            vuint32_t CDP_PRPH_192_223:1;
            vuint32_t CDP_PRPH_160_191:1;
            vuint32_t CDP_PRPH_128_159:1;
            vuint32_t CDP_PRPH_96_127:1;
            vuint32_t CDP_PRPH_64_95:1;
            vuint32_t CDP_PRPH_32_63:1;
            vuint32_t CDP_PRPH_0_31:1;
        } B;
    } DMTS;

    vuint8_t ME_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } RESET_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } TEST_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } SAFE_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } DRUN_MC;

    /* SPC5Studio FIX.*/
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } RUN_MC[4];

#if 0
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } RUN0_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } RUN1_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } RUN2_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } RUN3_MC;
#endif

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } HALT0_MC;

    vuint8_t ME_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } STOP0_MC;

    vuint8_t ME_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PWRLVL:3;
            vuint32_t unused_3:4;
            vuint32_t PDO:1;
            vuint32_t unused_2:2;
            vuint32_t MVRON:1;
            vuint32_t unused_1:2;
            vuint32_t FLAON:2;
            vuint32_t unused_0:8;
            vuint32_t PLL1ON:1;
            vuint32_t PLL0ON:1;
            vuint32_t XOSCON:1;
            vuint32_t IRCON:1;
            vuint32_t SYSCLK:4;
        } B;
    } STANDBY0_MC;

    vuint8_t ME_ADDRESSBLOCK_reserved3[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t S_PIT_RTC_0:1;
            vuint32_t unused_3:14;
            vuint32_t S_SIUL:1;
            vuint32_t unused_2:3;
            vuint32_t S_SIPI_0:1;
            vuint32_t unused_1:1;
            vuint32_t S_LFAST_0:1;
            vuint32_t unused_0:9;
        } B;
    } PS0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:1;
            vuint32_t S_CCCU:1;
            vuint32_t unused_4:1;
            vuint32_t S_ADCSD_0:1;
            vuint32_t S_ADCSD_2:1;
            vuint32_t S_ADCSD_4:1;
            vuint32_t unused_3:19;
            vuint32_t S_CRC_0:1;
            vuint32_t unused_2:1;
            vuint32_t S_DMAMUX_0_2_4:1;
            vuint32_t unused_1:2;
            vuint32_t S_PSI5_S_0:1;
            vuint32_t unused_0:1;
        } B;
    } PS1;

    union {
        vuint32_t R;
        struct {
            vuint32_t S_DSPI_8:1;
            vuint32_t unused_4:2;
            vuint32_t S_LINFLEXD_0:1;
            vuint32_t S_LINFLEXD_2:1;
            vuint32_t S_LINFLEXD_4:1;
            vuint32_t S_LINFLEXD_6:1;
            vuint32_t S_LINFLEXD_8:1;
            vuint32_t S_LINFLEXD_10:1;
            vuint32_t S_LINFLEXD_12:1;
            vuint32_t S_LINFLEXD_14:1;
            vuint32_t unused_3:10;
            vuint32_t S_CANSUBSYS0_CAN_RAM_CTR:1;
            vuint32_t unused_2:1;
            vuint32_t S_TTCAN:1;
            vuint32_t unused_1:2;
            vuint32_t S_CANSUBSYS0_MCAN_1:1;
            vuint32_t S_CANSUBSYS0_MCAN_2:1;
            vuint32_t S_CANSUBSYS0_MCAN_3:1;
            vuint32_t unused_0:3;
        } B;
    } PS2;

    union {
        vuint32_t R;
        struct {
            vuint32_t S_ADCSAR_0:1;
            vuint32_t S_ADCSAR_2:1;
            vuint32_t unused_6:6;
            vuint32_t S_ADCSAR_6:1;
            vuint32_t unused_5:4;
            vuint32_t S_ADCSAR_STDBY:1;
            vuint32_t unused_4:1;
            vuint32_t S_ADCSAR_B:1;
            vuint32_t S_PSI5_0:1;
            vuint32_t unused_3:3;
            vuint32_t S_FLEXRAY_0:1;
            vuint32_t unused_2:2;
            vuint32_t S_SENT_0:1;
            vuint32_t unused_1:2;
            vuint32_t S_IIC_0:1;
            vuint32_t unused_0:1;
            vuint32_t S_DSPI_0:1;
            vuint32_t S_DSPI_2:1;
            vuint32_t S_DSPI_4:1;
            vuint32_t S_DSPI_6:1;
        } B;
    } PS3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t S_PIT_RTC_1:1;
            vuint32_t unused_2:14;
            vuint32_t S_ADCSAR_SEQ_0:1;
            vuint32_t S_ADCSAR_SEQ_2:1;
            vuint32_t S_ADCSAR_SEQ_1:1;
            vuint32_t S_ADCSAR_SEQ_3:1;
            vuint32_t unused_1:4;
            vuint32_t S_ADCSAR_SEQ_6:1;
            vuint32_t S_ADCSAR_SEQ_7:1;
            vuint32_t unused_0:3;
            vuint32_t S_ADCSAR_SEQ_STDBY:1;
            vuint32_t S_ADCSAR_SEQ_B:1;
            vuint32_t S_GTMINT:1;
        } B;
    } PS4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:3;
            vuint32_t S_ADCSD_1:1;
            vuint32_t S_ADCSD_3:1;
            vuint32_t S_ADCSD_5:1;
            vuint32_t unused_2:19;
            vuint32_t S_CRC_1:1;
            vuint32_t unused_1:1;
            vuint32_t S_DMAMUX_1_3_5:1;
            vuint32_t unused_0:4;
        } B;
    } PS5;

    union {
        vuint32_t R;
        struct {
            vuint32_t S_DSPI_9:1;
            vuint32_t unused_3:2;
            vuint32_t S_LINFLEXD_1:1;
            vuint32_t S_LINFLEXD_3:1;
            vuint32_t S_LINFLEXD_5:1;
            vuint32_t S_LINFLEXD_7:1;
            vuint32_t S_LINFLEXD_9:1;
            vuint32_t S_LINFLEXD_11:1;
            vuint32_t S_LINFLEXD_13:1;
            vuint32_t S_LINFLEXD_15:1;
            vuint32_t unused_2:10;
            vuint32_t S_CANSUBSYS1_CAN_RAM_CTR:1;
            vuint32_t unused_1:3;
            vuint32_t S_CANSUBSYS1_MCAN_1:1;
            vuint32_t S_CANSUBSYS1_MCAN_2:1;
            vuint32_t S_CANSUBSYS1_MCAN_3:1;
            vuint32_t S_CANSUBSYS1_MCAN_4:1;
            vuint32_t unused_0:3;
        } B;
    } PS6;

    union {
        vuint32_t R;
        struct {
            vuint32_t S_ADCSAR_1:1;
            vuint32_t S_ADCSAR_3:1;
            vuint32_t unused_4:6;
            vuint32_t S_ADCSAR_7:1;
            vuint32_t unused_3:1;
            vuint32_t S_ECTU_1:1;
            vuint32_t S_ECTU_0:1;
            vuint32_t S_BODY_CTU_0:1;
            vuint32_t S_STDBY_CTU_0:1;
            vuint32_t S_EMIOS_0:1;
            vuint32_t S_EMIOS_1:1;
            vuint32_t S_PSI5_1:1;
            vuint32_t unused_2:3;
            vuint32_t S_FLEXRAY_1:1;
            vuint32_t unused_1:2;
            vuint32_t S_SENT_1:1;
            vuint32_t unused_0:4;
            vuint32_t S_DSPI_1:1;
            vuint32_t S_DSPI_3:1;
            vuint32_t S_DSPI_5:1;
            vuint32_t S_DSPI_7:1;
        } B;
    } PS7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t RUN3:1;
            vuint32_t RUN2:1;
            vuint32_t RUN1:1;
            vuint32_t RUN0:1;
            vuint32_t DRUN:1;
            vuint32_t SAFE:1;
            vuint32_t TEST:1;
            vuint32_t RESET:1;
        } B;
    } RUN_PC[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:18;
            vuint32_t STANDBY0:1;
            vuint32_t unused_2:2;
            vuint32_t STOP0:1;
            vuint32_t unused_1:1;
            vuint32_t HALT0:1;
            vuint32_t unused_0:8;
        } B;
    } LP_PC[8];

    /* SPC5STUDIO FIX */
    /* Removed dumb way to declare equivalent registers.*/
    union {
      vuint8_t R;
      struct {
        vuint8_t  :1;
        vuint8_t DBG_F:1;
        vuint8_t LP_CFG:3;
        vuint8_t RUN_CFG:3;
      } B;
    } PCTL[256];

#if 0 /* START OF DUMB DECLARATIONS */
    vuint8_t ME_ADDRESSBLOCK_reserved4[9];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL9;

    vuint8_t ME_ADDRESSBLOCK_reserved5[1];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL11;

    vuint8_t ME_ADDRESSBLOCK_reserved6[3];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL15;

    vuint8_t ME_ADDRESSBLOCK_reserved7[14];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL30;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL31;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL32;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL33;
    
    vuint8_t ME_ADDRESSBLOCK_reserved8[2];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL36;

    vuint8_t ME_ADDRESSBLOCK_reserved9[1];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL38;

    vuint8_t ME_ADDRESSBLOCK_reserved10[19];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL58;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL59;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL60;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL61;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL62;
    
    vuint8_t ME_ADDRESSBLOCK_reserved11[4];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL67;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL68;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL69;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL70;

    vuint8_t ME_ADDRESSBLOCK_reserved12[1];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL72;

    vuint8_t ME_ADDRESSBLOCK_reserved13[1];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL74;

    vuint8_t ME_ADDRESSBLOCK_reserved14[10];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL85;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL86;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL87;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL88;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL89;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL90;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL91;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL92;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL93;

    vuint8_t ME_ADDRESSBLOCK_reserved16[1];
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL95;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL96;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL97;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL98;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL99;

    vuint8_t ME_ADDRESSBLOCK_reserved17[1];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL101;

    vuint8_t ME_ADDRESSBLOCK_reserved18[2];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL104;

    vuint8_t ME_ADDRESSBLOCK_reserved19[2];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL107;

    vuint8_t ME_ADDRESSBLOCK_reserved20[3];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL111;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL112;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL113;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL114;
    
    vuint8_t ME_ADDRESSBLOCK_reserved21[4];
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL119;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL120;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL121;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL122;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL123;

    vuint8_t ME_ADDRESSBLOCK_reserved22[2];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL126;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL127;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL128;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL129;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL130;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL131;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL132;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL133;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL134;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL135;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL136;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL137;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL138;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL139;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL140;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL141;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL142;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL143;

    vuint8_t ME_ADDRESSBLOCK_reserved23[14];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL158;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL159;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL160;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL161;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL162;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL163;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL164;
    
    vuint8_t ME_ADDRESSBLOCK_reserved24[1];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL166;

    vuint8_t ME_ADDRESSBLOCK_reserved25[19];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL186;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL187;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL188;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL189;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL190;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL191;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL192;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL193;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL194;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL195;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL196;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL197;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL198;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL199;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL200;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL201;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL202;

    vuint8_t ME_ADDRESSBLOCK_reserved26[10];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL213;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL214;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL215;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL216;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL217;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL218;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL219;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL220;

    vuint8_t ME_ADDRESSBLOCK_reserved28[2];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL223;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL224;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL225;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL226;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL227;

    vuint8_t ME_ADDRESSBLOCK_reserved29[4];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL232;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL233;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL234;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL235;    
    
    vuint8_t ME_ADDRESSBLOCK_reserved30[3];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL239;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL240;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL241;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL242;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL243;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL244;
    
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL245;
    
    vuint8_t ME_ADDRESSBLOCK_reserved31[1];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL247;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL248;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL249;

    vuint8_t ME_ADDRESSBLOCK_reserved32[2];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL252;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL253;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL254;

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:1;
            vuint8_t DBG_F:1;
            vuint8_t LP_CFG:3;
            vuint8_t RUN_CFG:3;
        } B;
    } PCTL255;
#endif /* END OF DUMB DECLARATIONS */

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:27;
            vuint32_t S_CORE4:1;
            vuint32_t S_CORE3:1;
            vuint32_t unused_0:1;
            vuint32_t S_CORE1:1;
            vuint32_t S_CORE0:1;
        } B;
    } CS;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_2:2;
            vuint16_t STANDBY0:1;
            vuint16_t unused_1:2;
            vuint16_t STOP0:1;
            vuint16_t unused_0:1;
            vuint16_t HALT0:1;
            vuint16_t RUN3:1;
            vuint16_t RUN2:1;
            vuint16_t RUN1:1;
            vuint16_t RUN0:1;
            vuint16_t DRUN:1;
            vuint16_t SAFE:1;
            vuint16_t TEST:1;
            vuint16_t RESET:1;
        } B;
    } CCTL0;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_2:2;
            vuint16_t STANDBY0:1;
            vuint16_t unused_1:2;
            vuint16_t STOP0:1;
            vuint16_t unused_0:1;
            vuint16_t HALT0:1;
            vuint16_t RUN3:1;
            vuint16_t RUN2:1;
            vuint16_t RUN1:1;
            vuint16_t RUN0:1;
            vuint16_t DRUN:1;
            vuint16_t SAFE:1;
            vuint16_t TEST:1;
            vuint16_t RESET:1;
        } B;
    } CCTL1;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_2:2;
            vuint16_t STANDBY0:1;
            vuint16_t unused_1:2;
            vuint16_t STOP0:1;
            vuint16_t unused_0:1;
            vuint16_t HALT0:1;
            vuint16_t RUN3:1;
            vuint16_t RUN2:1;
            vuint16_t RUN1:1;
            vuint16_t RUN0:1;
            vuint16_t DRUN:1;
            vuint16_t SAFE:1;
            vuint16_t TEST:1;
            vuint16_t RESET:1;
        } B;
    } CCTL2;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_2:2;
            vuint16_t STANDBY0:1;
            vuint16_t unused_1:2;
            vuint16_t STOP0:1;
            vuint16_t unused_0:1;
            vuint16_t HALT0:1;
            vuint16_t RUN3:1;
            vuint16_t RUN2:1;
            vuint16_t RUN1:1;
            vuint16_t RUN0:1;
            vuint16_t DRUN:1;
            vuint16_t SAFE:1;
            vuint16_t TEST:1;
            vuint16_t RESET:1;
        } B;
    } CCTL3;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_2:2;
            vuint16_t STANDBY0:1;
            vuint16_t unused_1:2;
            vuint16_t STOP0:1;
            vuint16_t unused_0:1;
            vuint16_t HALT0:1;
            vuint16_t RUN3:1;
            vuint16_t RUN2:1;
            vuint16_t RUN1:1;
            vuint16_t RUN0:1;
            vuint16_t DRUN:1;
            vuint16_t SAFE:1;
            vuint16_t TEST:1;
            vuint16_t RESET:1;
        } B;
    } CCTL4;

    vuint8_t ME_ADDRESSBLOCK_reserved34[18];

    union {
        vuint32_t R;
        struct {
            vuint32_t ADDR:30;
            vuint32_t unused_0:1;
            vuint32_t RMC:1;
        } B;
    } CADDR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADDR:30;
            vuint32_t unused_0:1;
            vuint32_t RMC:1;
        } B;
    } CADDR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t RMC:1;
        } B;
    } CADDR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADDR:30;
            vuint32_t unused_0:1;
            vuint32_t RMC:1;
        } B;
    } CADDR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADDR:30;
            vuint32_t unused_0:1;
            vuint32_t RMC:1;
        } B;
    } CADDR4;

};

/**************************************************************************/
/*                 Module: MC_PCU            */
/**************************************************************************/
struct MC_PCU_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:18;
            vuint32_t STBY0:1;
            vuint32_t unused_1:2;
            vuint32_t STOP:1;
            vuint32_t unused_0:1;
            vuint32_t HALT:1;
            vuint32_t RUN3:1;
            vuint32_t RUN2:1;
            vuint32_t RUN1:1;
            vuint32_t RUN0:1;
            vuint32_t DRUN:1;
            vuint32_t SAFE:1;
            vuint32_t TEST:1;
            vuint32_t RST:1;
        } B;
    } PCONF0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:18;
            vuint32_t STBY0:1;
            vuint32_t unused_1:2;
            vuint32_t STOP:1;
            vuint32_t unused_0:1;
            vuint32_t HALT:1;
            vuint32_t RUN3:1;
            vuint32_t RUN2:1;
            vuint32_t RUN1:1;
            vuint32_t RUN0:1;
            vuint32_t DRUN:1;
            vuint32_t SAFE:1;
            vuint32_t TEST:1;
            vuint32_t RST:1;
        } B;
    } PCONF1;

    vuint8_t MC_PCU_ADDRESSBLOCK_reserved0[56];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t PD1:1;
            vuint32_t PD0:1;
        } B;
    } PSTAT;

};

/**************************************************************************/
/*                 Module: MC_RGM            */
/**************************************************************************/
struct MC_RGM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:6;
            vuint32_t F_VOR_STDBY:1;
            vuint32_t F_VOR_DEST:1;
            vuint32_t F_TSR_DEST:1;
            vuint32_t unused_3:7;
            vuint32_t F_HSM_DEST:1;
            vuint32_t F_SSCM_DEST:1;
            vuint32_t unused_2:3;
            vuint32_t F_JTAG_DEST:1;
            vuint32_t F_FIF:1;
            vuint32_t F_EDR:1;
            vuint32_t unused_1:2;
            vuint32_t F_SUF:1;
            vuint32_t F_FFRR:1;
            vuint32_t F_SOFT_DEST:1;
            vuint32_t unused_0:1;
            vuint32_t F_PORST:1;
            vuint32_t F_POR:1;
        } B;
    } DES;

    vuint8_t RGM_ADDRESSBLOCK_reserved0[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:6;
            vuint32_t D_VOR_STDBY:1;
            vuint32_t D_VOR_DEST:1;
            vuint32_t D_TSR_DEST:1;
            vuint32_t unused_3:7;
            vuint32_t D_HSM_DEST:1;
            vuint32_t D_SSCM_DEST:1;
            vuint32_t unused_2:3;
            vuint32_t D_JTAG_DEST:1;
            vuint32_t D_FIF:1;
            vuint32_t D_EDR:1;
            vuint32_t unused_1:2;
            vuint32_t D_SUF:1;
            vuint32_t D_FFRR:1;
            vuint32_t D_SOFT_DEST:1;
            vuint32_t unused_0:1;
            vuint32_t D_PORST:1;
            vuint32_t D_POR:1;
        } B;
    } DERD;

    vuint8_t RGM_ADDRESSBLOCK_reserved1[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:8;
            vuint32_t AR_TSR:1;
            vuint32_t unused_1:21;
            vuint32_t AR_PORST:1;
            vuint32_t unused_0:1;
        } B;
    } DEAR;

    vuint8_t RGM_ADDRESSBLOCK_reserved2[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:6;
            vuint32_t BE_VOR_STDBY:1;
            vuint32_t BE_VOR_DEST:1;
            vuint32_t BE_TSR_DEST:1;
            vuint32_t unused_3:7;
            vuint32_t BE_HSM_DEST:1;
            vuint32_t BE_SSCM_DEST:1;
            vuint32_t unused_2:3;
            vuint32_t BE_JTAG_DEST:1;
            vuint32_t BE_FIF:1;
            vuint32_t BE_EDR:1;
            vuint32_t unused_1:2;
            vuint32_t BE_SUF:1;
            vuint32_t BE_FFRR:1;
            vuint32_t BE_SOFT_DEST:1;
            vuint32_t unused_0:1;
            vuint32_t BE_PORST:1;
            vuint32_t BE_POR:1;
        } B;
    } DBRE;

    vuint8_t RGM_ADDRESSBLOCK_reserved3[716];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:6;
            vuint32_t F_VOR_FUNC_STDBY:1;
            vuint32_t F_VOR_FUNC:1;
            vuint32_t F_TSR_FUNC:1;
            vuint32_t unused_3:7;
            vuint32_t F_HSM_FUNC:1;
            vuint32_t unused_2:4;
            vuint32_t F_JTAG_FUNC:1;
            vuint32_t unused_1:3;
            vuint32_t F_FCCU_SOFT:1;
            vuint32_t F_FCCU_HARD:1;
            vuint32_t unused_0:1;
            vuint32_t F_SOFT_FUNC:1;
            vuint32_t F_ST_DONE:1;
            vuint32_t F_ESR1:1;
            vuint32_t F_ESR0:1;
        } B;
    } FES;

    vuint8_t RGM_ADDRESSBLOCK_reserved4[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:6;
            vuint32_t D_VOR_FUNC_STDBY:1;
            vuint32_t D_VOR_FUNC:1;
            vuint32_t D_TSR_FUNC:1;
            vuint32_t unused_3:7;
            vuint32_t D_HSM_FUNC:1;
            vuint32_t unused_2:4;
            vuint32_t D_JTAG_FUNC:1;
            vuint32_t unused_1:3;
            vuint32_t D_FCCU_SOFT:1;
            vuint32_t D_FCCU_HARD:1;
            vuint32_t unused_0:1;
            vuint32_t D_SOFT_FUNC:1;
            vuint32_t D_ST_DONE:1;
            vuint32_t D_ESR1:1;
            vuint32_t D_ESR0:1;
        } B;
    } FERD;

    vuint8_t RGM_ADDRESSBLOCK_reserved5[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t AR_VOR_FUNC_STDBY:1;
            vuint32_t AR_VOR_FUNC:1;
            vuint32_t AR_TSR_FUNC:1;
            vuint32_t unused_0:23;
        } B;
    } FEAR;

    vuint8_t RGM_ADDRESSBLOCK_reserved6[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:6;
            vuint32_t BE_VOR_FUNC_STDBY:1;
            vuint32_t BE_VOR_FUNC:1;
            vuint32_t BE_TSR_FUNC:1;
            vuint32_t unused_3:7;
            vuint32_t BE_HSM_FUNC:1;
            vuint32_t unused_2:4;
            vuint32_t BE_JTAG_FUNC:1;
            vuint32_t unused_1:3;
            vuint32_t BE_FCCU_SOFT:1;
            vuint32_t BE_FCCU_HARD:1;
            vuint32_t unused_0:1;
            vuint32_t BE_SOFT_FUNC:1;
            vuint32_t BE_ST_DONE:1;
            vuint32_t BE_ESR1:1;
            vuint32_t BE_ESR0:1;
        } B;
    } FBRE;

    vuint8_t RGM_ADDRESSBLOCK_reserved7[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:6;
            vuint32_t SS_VOR_FUNC_STDBY:1;
            vuint32_t SS_VOR_FUNC:1;
            vuint32_t SS_TSR_FUNC:1;
            vuint32_t unused_3:7;
            vuint32_t SS_HSM_FUNC:1;
            vuint32_t unused_2:4;
            vuint32_t SS_JTAG_FUNC:1;
            vuint32_t unused_1:3;
            vuint32_t SS_FCCU_SOFT:1;
            vuint32_t SS_FCCU_HARD:1;
            vuint32_t unused_0:1;
            vuint32_t SS_SOFT_FUNC:1;
            vuint32_t SS_ST_DONE:1;
            vuint32_t SS_ESR1:1;
            vuint32_t SS_ESR0:1;
        } B;
    } FESS;

    vuint8_t RGM_ADDRESSBLOCK_reserved8[704];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:4;
            vuint8_t FRET:4;
        } B;
    } FRET;

    vuint8_t RGM_ADDRESSBLOCK_reserved9[3];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:4;
            vuint8_t DRET:4;
        } B;
    } DRET;

    vuint8_t RGM_ADDRESSBLOCK_reserved10[3];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:6;
            vuint8_t ERIS:1;
            vuint8_t EROEC:1;
        } B;
    } EROEC;

    vuint8_t RGM_ADDRESSBLOCK_reserved11[3];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PIT_RTC_0_RST:1;
            vuint32_t unused_3:14;
            vuint32_t SIUL_RST:1;
            vuint32_t unused_2:3;
            vuint32_t SIPI_0_RST:1;
            vuint32_t unused_1:1;
            vuint32_t LFAST_0_RST:1;
            vuint32_t unused_0:9;
        } B;
    } PRST0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:1;
            vuint32_t CCU_RST:1;
            vuint32_t unused_4:1;
            vuint32_t ADCSD_0_RST:1;
            vuint32_t ADCSD_2_RST:1;
            vuint32_t ADCSD_4_RST:1;
            vuint32_t unused_3:19;
            vuint32_t CRC_0_RST:1;
            vuint32_t unused_2:1;
            vuint32_t DMAMUX_4_2_0_RST:1;
            vuint32_t unused_1:2;
            vuint32_t PSI5_S_0_RST:1;
            vuint32_t unused_0:1;
        } B;
    } PRST1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSPI_8_RST:1;
            vuint32_t unused_4:2;
            vuint32_t LINFLEXD_0_RST:1;
            vuint32_t LINFLEXD_2_RST:1;
            vuint32_t LINFLEXD_4_RST:1;
            vuint32_t LINFLEXD_6_RST:1;
            vuint32_t LINFLEXD_8_RST:1;
            vuint32_t LINFLEXD_10_RST:1;
            vuint32_t LINFLEXD_12_RST:1;
            vuint32_t LINFLEXD_14_RST:1;
            vuint32_t unused_3:10;
            vuint32_t CAN_RAM_SUB_0_CTR_RST:1;
            vuint32_t unused_2:1;
            vuint32_t M_TTCAN_0_SUB_0_RST:1;
            vuint32_t unused_1:2;
            vuint32_t M_CAN_1_SUB_0_RST:1;
            vuint32_t M_CAN_2_SUB_0_RST:1;
            vuint32_t MCAN_3_SUB_0_RST:1;
            vuint32_t unused_0:3;
        } B;
    } PRST2;

    union {
        vuint32_t R;
        struct {
            vuint32_t SAR_ADC_12BIT_0_RST:1;
            vuint32_t SAR_ADC_12BIT_2_RST:1;
            vuint32_t unused_6:6;
            vuint32_t SAR_ADC_10BIT_0_RST:1;
            vuint32_t unused_5:4;
            vuint32_t SAR_ADC_10BIT_STDBY_RST:1;
            vuint32_t unused_4:1;
            vuint32_t SAR_ADC_12BIT_B_RST:1;
            vuint32_t PSI5_0_RST:1;
            vuint32_t unused_3:3;
            vuint32_t FLEXRAY_0_RST:1;
            vuint32_t unused_2:2;
            vuint32_t SENT_0_RST:1;
            vuint32_t unused_1:2;
            vuint32_t IIC_0_RST:1;
            vuint32_t unused_0:1;
            vuint32_t DSPI_0_RST:1;
            vuint32_t DSPI_2_RST:1;
            vuint32_t DSPI_4_RST:1;
            vuint32_t DSPI_6_RST:1;
        } B;
    } PRST3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t PIT_1_RST:1;
            vuint32_t unused_2:14;
            vuint32_t SAR_ADC_12BIT_0_SEQ_RST:1;
            vuint32_t SAR_ADC_12BIT_2_SEQ_RST:1;
            vuint32_t SAR_ADC_12BIT_1_SEQ_RST:1;
            vuint32_t SAR_ADC_12BIT_3_SEQ_RST:1;
            vuint32_t unused_1:4;
            vuint32_t SAR_ADC_10BIT_0_SEQ_RST:1;
            vuint32_t SAR_ADC_10BIT_1_SEQ_RST:1;
            vuint32_t unused_0:3;
            vuint32_t SAR_ADC_10BIT_STDBY_SEQ_RST:1;
            vuint32_t SAR_ADC_12BIT_B_SEQ_RST:1;
            vuint32_t GTMINT_RST:1;
        } B;
    } PRST4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:3;
            vuint32_t ADCSD_1_RST:1;
            vuint32_t ADCSD_3_RST:1;
            vuint32_t ADCSD_5_RST:1;
            vuint32_t unused_4:16;
            vuint32_t FCCU_RST:1;
            vuint32_t unused_3:2;
            vuint32_t CRC_1_RST:1;
            vuint32_t unused_2:1;
            vuint32_t DMAMUX_5_3_1_RST:1;
            vuint32_t unused_1:1;
            vuint32_t PSI5_S_0_RST:1;
            vuint32_t unused_0:2;
        } B;
    } PRST5;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSPI_9_RST:1;
            vuint32_t unused_3:2;
            vuint32_t LINFLEXD_1_RST:1;
            vuint32_t LINFLEXD_3_RST:1;
            vuint32_t LINFLEXD_5_RST:1;
            vuint32_t LINFLEXD_7_RST:1;
            vuint32_t LINFLEXD_9_RST:1;
            vuint32_t LINFLEXD_11_RST:1;
            vuint32_t LINFLEXD_13_RST:1;
            vuint32_t LINFLEXD_15_RST:1;
            vuint32_t unused_2:10;
            vuint32_t CAN_RAM_SUB_1_CTR_RST:1;
            vuint32_t unused_1:3;
            vuint32_t M_CAN_1_SUB_1_RST:1;
            vuint32_t M_CAN_2_SUB_1_RST:1;
            vuint32_t M_CAN_3_SUB_1_RST:1;
            vuint32_t M_CAN_4_SUB_1_RST:1;
            vuint32_t unused_0:3;
        } B;
    } PRST6;

    union {
        vuint32_t R;
        struct {
            vuint32_t SAR_ADC_12BIT_1_RST:1;
            vuint32_t SAR_ADC_12BIT_3_RST:1;
            vuint32_t unused_4:6;
            vuint32_t SAR_ADC_10BIT_1_RST:1;
            vuint32_t unused_3:1;
            vuint32_t ECTU_1_RST:1;
            vuint32_t ECTU_0_RST:1;
            vuint32_t BODY_CTU_0_RST:1;
            vuint32_t STDBY_CTU_0_RST:1;
            vuint32_t EMIOS_0_RST:1;
            vuint32_t EMIOS_1_RST:1;
            vuint32_t PSI5_1_RST:1;
            vuint32_t unused_2:3;
            vuint32_t FLEXRAY_1_RST:1;
            vuint32_t unused_1:2;
            vuint32_t SENT_1_RST:1;
            vuint32_t unused_0:4;
            vuint32_t DSPI_1_RST:1;
            vuint32_t DSPI_3_RST:1;
            vuint32_t DSPI_5_RST:1;
            vuint32_t DSPI_7_RST:1;
        } B;
    } PRST7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:1;
            vuint32_t PIT_RTC_0_STAT:1;
            vuint32_t unused_3:14;
            vuint32_t SIUL_STAT:1;
            vuint32_t unused_2:3;
            vuint32_t SIPI_0_STAT:1;
            vuint32_t unused_1:1;
            vuint32_t LFAST_0_STAT:1;
            vuint32_t unused_0:9;
        } B;
    } PSTAT0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:1;
            vuint32_t CCCU_RST:1;
            vuint32_t unused_4:1;
            vuint32_t ADCSD_0_STAT:1;
            vuint32_t ADCSD_2_STAT:1;
            vuint32_t ADCSD_4_STAT:1;
            vuint32_t unused_3:19;
            vuint32_t CRC_0_STAT:1;
            vuint32_t unused_2:1;
            vuint32_t DMAMUX_4_2_0_STAT:1;
            vuint32_t unused_1:2;
            vuint32_t PSI5_S_0_STAT:1;
            vuint32_t unused_0:1;
        } B;
    } PSTAT1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSPI_8_STAT:1;
            vuint32_t unused_4:2;
            vuint32_t LINFLEXD_0_STAT:1;
            vuint32_t LINFLEXD_2_STAT:1;
            vuint32_t LINFLEXD_4_STAT:1;
            vuint32_t LINFLEXD_6_STAT:1;
            vuint32_t LINFLEXD_8_STAT:1;
            vuint32_t LINFLEXD_10_STAT:1;
            vuint32_t LINFLEXD_12_STAT:1;
            vuint32_t LINFLEXD_14_STAT:1;
            vuint32_t unused_3:10;
            vuint32_t CAN_RAM_SUB_0_CTR_STAT:1;
            vuint32_t unused_2:1;
            vuint32_t M_TTCAN_0_SUB_0_STAT:1;
            vuint32_t unused_1:2;
            vuint32_t M_CAN_1_SUB_0_STAT:1;
            vuint32_t M_CAN_2_SUB_0_STAT:1;
            vuint32_t MCAN_3_SUB_0_STAT:1;
            vuint32_t unused_0:3;
        } B;
    } PSTAT2;

    union {
        vuint32_t R;
        struct {
            vuint32_t SAR_ADC_12BIT_0_STAT:1;
            vuint32_t SAR_ADC_12BIT_2_STAT:1;
            vuint32_t unused_6:6;
            vuint32_t SAR_ADC_10BIT_0_STAT:1;
            vuint32_t unused_5:4;
            vuint32_t SAR_ADC_10BIT_STDBY_STAT:1;
            vuint32_t unused_4:1;
            vuint32_t SAR_ADC_12BIT_B_STAT:1;
            vuint32_t PSI5_0_STAT:1;
            vuint32_t unused_3:3;
            vuint32_t FLEXRAY_0_STAT:1;
            vuint32_t unused_2:2;
            vuint32_t SENT_0_STAT:1;
            vuint32_t unused_1:2;
            vuint32_t IIC_0_STAT:1;
            vuint32_t unused_0:1;
            vuint32_t DSPI_0_STAT:1;
            vuint32_t DSPI_2_STAT:1;
            vuint32_t DSPI_4_STAT:1;
            vuint32_t DSPI_6_STAT:1;
        } B;
    } PSTAT3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t PIT_1_STAT:1;
            vuint32_t unused_2:14;
            vuint32_t SAR_ADC_12BIT_0_SEQ_STAT:1;
            vuint32_t SAR_ADC_12BIT_2_SEQ_STAT:1;
            vuint32_t SAR_ADC_12BIT_1_SEQ_STAT:1;
            vuint32_t SAR_ADC_12BIT_3_SEQ_STAT:1;
            vuint32_t unused_1:4;
            vuint32_t SAR_ADC_10BIT_0_SEQ_STAT:1;
            vuint32_t SAR_ADC_10BIT_1_SEQ_STAT:1;
            vuint32_t unused_0:3;
            vuint32_t SAR_ADC_10BIT_STDBY_SEQ_STAT:1;
            vuint32_t SAR_ADC_12BIT_B_SEQ_STAT:1;
            vuint32_t GTMINT_STAT:1;
        } B;
    } PSTAT4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:3;
            vuint32_t ADCSD_1_STAT:1;
            vuint32_t ADCSD_3_STAT:1;
            vuint32_t ADCSD_5_STAT:1;
            vuint32_t unused_4:16;
            vuint32_t FCCU_STAT:1;
            vuint32_t unused_3:2;
            vuint32_t CRC_1_STAT:1;
            vuint32_t unused_2:1;
            vuint32_t DMAMUX_5_3_1_STAT:1;
            vuint32_t unused_1:1;
            vuint32_t PSI5_S_0_STAT:1;
            vuint32_t unused_0:2;
        } B;
    } PSTAT5;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSPI_9_STAT:1;
            vuint32_t unused_3:2;
            vuint32_t LINFLEXD_1_STAT:1;
            vuint32_t LINFLEXD_3_STAT:1;
            vuint32_t LINFLEXD_5_STAT:1;
            vuint32_t LINFLEXD_7_STAT:1;
            vuint32_t LINFLEXD_9_STAT:1;
            vuint32_t LINFLEXD_11_STAT:1;
            vuint32_t LINFLEXD_13_STAT:1;
            vuint32_t LINFLEXD_15_STAT:1;
            vuint32_t unused_2:10;
            vuint32_t CAN_RAM_SUB_1_CTR_STAT:1;
            vuint32_t unused_1:3;
            vuint32_t M_CAN_1_SUB_1_STAT:1;
            vuint32_t M_CAN_2_SUB_1_STAT:1;
            vuint32_t M_CAN_3_SUB_1_STAT:1;
            vuint32_t M_CAN_4_SUB_1_STAT:1;
            vuint32_t unused_0:3;
        } B;
    } PSTAT6;

    union {
        vuint32_t R;
        struct {
            vuint32_t SAR_ADC_12BIT_1_STAT:1;
            vuint32_t SAR_ADC_12BIT_3_STAT:1;
            vuint32_t unused_4:6;
            vuint32_t SAR_ADC_10BIT_1_STAT:1;
            vuint32_t unused_3:1;
            vuint32_t ECTU_1_STAT:1;
            vuint32_t ECTU_0_STAT:1;
            vuint32_t BODY_CTU_0_STAT:1;
            vuint32_t STDBY_CTU_0_STAT:1;
            vuint32_t EMIOS_0_STAT:1;
            vuint32_t EMIOS_1_STAT:1;
            vuint32_t PSI5_1_STAT:1;
            vuint32_t unused_2:3;
            vuint32_t FLEXRAY_1_STAT:1;
            vuint32_t unused_1:2;
            vuint32_t SENT_1_STAT:1;
            vuint32_t unused_0:4;
            vuint32_t DSPI_1_STAT:1;
            vuint32_t DSPI_3_STAT:1;
            vuint32_t DSPI_5_STAT:1;
            vuint32_t DSPI_7_STAT:1;
        } B;
    } PSTAT7;

};

/**************************************************************************/
/*                 Module: MEMU            */
/**************************************************************************/
struct MEMU_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SWR:1;
            vuint32_t unused_0:15;
        } B;
    } CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:11;
            vuint32_t PR_CE:1;
            vuint32_t PR_UCE:1;
            vuint32_t PR_CEO:1;
            vuint32_t PR_UCO:1;
            vuint32_t PR_EBO:1;
            vuint32_t unused_1:3;
            vuint32_t F_CE:1;
            vuint32_t F_UCE:1;
            vuint32_t F_CEO:1;
            vuint32_t F_UCO:1;
            vuint32_t F_EBO:1;
            vuint32_t unused_0:3;
            vuint32_t SR_CE:1;
            vuint32_t SR_UCE:1;
            vuint32_t SR_CEO:1;
            vuint32_t SR_UCO:1;
            vuint32_t SR_EBO:1;
        } B;
    } ERR_FLAG;

    vuint8_t MEMU_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:11;
            vuint32_t FR_PR_CE:1;
            vuint32_t FR_PR_UCE:1;
            vuint32_t FR_PR_CEO:1;
            vuint32_t FR_PR_UCO:1;
            vuint32_t FR_PR_EBO:1;
            vuint32_t unused_1:3;
            vuint32_t FR_F_CE:1;
            vuint32_t FR_F_UCE:1;
            vuint32_t FR_F_CEO:1;
            vuint32_t FR_F_UCO:1;
            vuint32_t FR_F_EBO:1;
            vuint32_t unused_0:3;
            vuint32_t FR_SR_CE:1;
            vuint32_t FR_SR_UCE:1;
            vuint32_t FR_SR_CEO:1;
            vuint32_t FR_SR_UCO:1;
            vuint32_t FR_SR_EBO:1;
        } B;
    } DEBUG;

    vuint8_t MEMU_ADDRESSBLOCK_reserved1[16];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t VLD:1;
                vuint32_t unused_0:23;
                vuint32_t BAD_BIT:8;
            } B;
        } SYS_RAM_CERR_STSN;

        union {
            vuint32_t R;
            struct {
                vuint32_t ERR_ADD:32;
            } B;
        } SYS_RAM_CERR_ADDRN;

    } SUB0[10];

    union {
        vuint32_t R;
        struct {
            vuint32_t VLD:1;
            vuint32_t unused_0:31;
        } B;
    } SYS_RAM_UNCERR_STS;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERR_ADD:32;
        } B;
    } SYS_RAM_UNCERR_ADDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OFLW:32;
        } B;
    } SYS_RAM_OFLWN[3];

    vuint8_t MEMU_ADDRESSBLOCK_reserved2[1436];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t VLD:1;
                vuint32_t unused_0:23;
                vuint32_t BAD_BIT:8;
            } B;
        } PERIPH_RAM_CERR_STSN;

        union {
            vuint32_t R;
            struct {
                vuint32_t ERR_ADD:32;
            } B;
        } PERIPH_RAM_CERR_ADDRN;

    } SUB1[2];

    union {
        vuint32_t R;
        struct {
            vuint32_t VLD:1;
            vuint32_t unused_0:31;
        } B;
    } PERIPH_RAM_UNCERR_STS;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERR_ADD:32;
        } B;
    } PERIPH_RAM_UNCERR_ADDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OFLW:32;
        } B;
    } PERIPH_RAM_OFLWN;

    vuint8_t MEMU_ADDRESSBLOCK_reserved3[1508];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t VLD:1;
                vuint32_t unused_0:23;
                vuint32_t BAD_BIT:8;
            } B;
        } FLASH_CERR_STSN;

        union {
            vuint32_t R;
            struct {
                vuint32_t ERR_ADD:32;
            } B;
        } FLASH_CERR_ADDRN;

    } SUB2[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t VLD:1;
            vuint32_t unused_0:31;
        } B;
    } FLASH_UNCERR_STS;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERR_ADD:32;
        } B;
    } FLASH_UNCERR_ADDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OFLW:32;
        } B;
    } FLASH_OFLWN;

};

/**************************************************************************/
/*                 Module: OSC32K_DIG            */
/**************************************************************************/
struct OSC32K_DIG_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OSCBYP:1;
            vuint32_t unused_2:7;
            vuint32_t EOCV:8;
            vuint32_t M_OSC:1;
            vuint32_t unused_1:2;
            vuint32_t OSCDIV:5;
            vuint32_t I_OSC:1;
            vuint32_t unused_0:5;
            vuint32_t S_OSC:1;
            vuint32_t OSCON:1;
        } B;
    } CTL;

};

/**************************************************************************/
/*                 Module: PASS            */
/**************************************************************************/
struct PASS_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t CNS:1;
            vuint32_t JUN:1;
            vuint32_t unused_0:27;
            vuint32_t LIFE:3;
        } B;
    } LCSTAT;

    vuint8_t PASS_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t GRP:2;
        } B;
    } CHSEL;

    vuint8_t PASS_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t CMST:4;
        } B;
    } CSTAT;

    vuint8_t PASS_ADDRESSBLOCK_reserved2[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t PW32:32;
        } B;
    } CINN[8];

    vuint8_t PASS_ADDRESSBLOCK_reserved3[144];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t CJE:1;
        } B;
    } CJE;

    vuint8_t PASS_ADDRESSBLOCK_reserved4[44];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t TSLOCK:1;
                vuint32_t ATSL:1;
                vuint32_t LOWLOCK:14;
                vuint32_t MIDLOCK:16;
            } B;
        } LOCK0_PGN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:16;
                vuint32_t HIGHLOCK:16;
            } B;
        } LOCK1_PGN;

        union {
            vuint32_t R;
            struct {
                vuint32_t L_256LCK:32;
            } B;
        } LOCK2_PGN;

        union {
            vuint32_t R;
            struct {
                vuint32_t PGL:1;
                vuint32_t DBL:1;
                vuint32_t MO:1;
                vuint32_t unused_1:1;
                vuint32_t MSTR:4;
                vuint32_t unused_0:3;
                vuint32_t RL4:1;
                vuint32_t RL3:1;
                vuint32_t RL2:1;
                vuint32_t RL1:1;
                vuint32_t RL0:1;
                vuint32_t U_256LCK:16;
            } B;
        } LOCK3_PGN;

    } SUB0[4];

};

/**************************************************************************/
/*                 Module: PBRIDGE_A            */
/**************************************************************************/
struct PBRIDGE_A_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t MPROT0:4;
            vuint32_t MPROT1:4;
            vuint32_t MPROT2:4;
            vuint32_t MPROT3:4;
            vuint32_t MPROT4:4;
            vuint32_t MPROT5:4;
            vuint32_t MPROT6:4;
            vuint32_t MPROT7:4;
        } B;
    } MPRA;

    union {
        vuint32_t R;
        struct {
            vuint32_t MPROT8:4;
            vuint32_t MPROT9:4;
            vuint32_t MPROT10:4;
            vuint32_t MPROT11:4;
            vuint32_t MPROT12:4;
            vuint32_t MPROT13:4;
            vuint32_t MPROT14:4;
            vuint32_t MPROT15:4;
        } B;
    } MPRB;

    vuint8_t PBRIDGE_ADDRESSBLOCK_reserved0[248];

    union {
        vuint32_t R;
        struct {
            vuint32_t PACRA:4;
            vuint32_t PACRB:4;
            vuint32_t PACRC:4;
            vuint32_t PACRD:4;
            vuint32_t PACRE:4;
            vuint32_t PACRF:4;
            vuint32_t PACRG:4;
            vuint32_t PACRH:4;
        } B;
    } PBRIDGE_A_PACRN[8];

    vuint8_t PBRIDGE_ADDRESSBLOCK_reserved1[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACRA:4;
            vuint32_t OPACRB:4;
            vuint32_t OPACRC:4;
            vuint32_t OPACRD:4;
            vuint32_t OPACRE:4;
            vuint32_t OPACRF:4;
            vuint32_t OPACRG:4;
            vuint32_t OPACRH:4;
        } B;
    } PBRIDGE_A_OPACRN[32];

};

/**************************************************************************/
/*                 Module: PBRIDGE_B            */
/**************************************************************************/
struct PBRIDGE_B_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t MPROT0:4;
            vuint32_t MPROT1:4;
            vuint32_t MPROT2:4;
            vuint32_t MPROT3:4;
            vuint32_t MPROT4:4;
            vuint32_t MPROT5:4;
            vuint32_t MPROT6:4;
            vuint32_t MPROT7:4;
        } B;
    } MPRA;

    union {
        vuint32_t R;
        struct {
            vuint32_t MPROT8:4;
            vuint32_t MPROT9:4;
            vuint32_t MPROT10:4;
            vuint32_t MPROT11:4;
            vuint32_t MPROT12:4;
            vuint32_t MPROT13:4;
            vuint32_t MPROT14:4;
            vuint32_t MPROT15:4;
        } B;
    } MPRB;

    vuint8_t PBRIDGE_ADDRESSBLOCK_reserved0[248];

    union {
        vuint32_t R;
        struct {
            vuint32_t PACRA:4;
            vuint32_t PACRB:4;
            vuint32_t PACRC:4;
            vuint32_t PACRD:4;
            vuint32_t PACRE:4;
            vuint32_t PACRF:4;
            vuint32_t PACRG:4;
            vuint32_t PACRH:4;
        } B;
    } PBRIDGE_B_PACRN[8];

    vuint8_t PBRIDGE_ADDRESSBLOCK_reserved1[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACRA:4;
            vuint32_t OPACRB:4;
            vuint32_t OPACRC:4;
            vuint32_t OPACRD:4;
            vuint32_t OPACRE:4;
            vuint32_t OPACRF:4;
            vuint32_t OPACRG:4;
            vuint32_t OPACRH:4;
        } B;
    } PBRIDGE_B_OPACRN[32];

};

/**************************************************************************/
/*                 Module: PBRIDGE_C            */
/**************************************************************************/
struct PBRIDGE_C_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t MPROT0:4;
            vuint32_t MPROT1:4;
            vuint32_t MPROT2:4;
            vuint32_t MPROT3:4;
            vuint32_t MPROT4:4;
            vuint32_t MPROT5:4;
            vuint32_t MPROT6:4;
            vuint32_t MPROT7:4;
        } B;
    } MPRA;

    union {
        vuint32_t R;
        struct {
            vuint32_t MPROT8:4;
            vuint32_t MPROT9:4;
            vuint32_t MPROT10:4;
            vuint32_t MPROT11:4;
            vuint32_t MPROT12:4;
            vuint32_t MPROT13:4;
            vuint32_t MPROT14:4;
            vuint32_t MPROT15:4;
        } B;
    } MPRB;

    vuint8_t PBRIDGE_ADDRESSBLOCK_reserved0[248];

    union {
        vuint32_t R;
        struct {
            vuint32_t PACRA:4;
            vuint32_t PACRB:4;
            vuint32_t PACRC:4;
            vuint32_t PACRD:4;
            vuint32_t PACRE:4;
            vuint32_t PACRF:4;
            vuint32_t PACRG:4;
            vuint32_t PACRH:4;
        } B;
    } PBRIDGE_C_PACRN[8];

    vuint8_t PBRIDGE_ADDRESSBLOCK_reserved1[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACRA:4;
            vuint32_t OPACRB:4;
            vuint32_t OPACRC:4;
            vuint32_t OPACRD:4;
            vuint32_t OPACRE:4;
            vuint32_t OPACRF:4;
            vuint32_t OPACRG:4;
            vuint32_t OPACRH:4;
        } B;
    } PBRIDGE_C_OPACRN[32];

};

/**************************************************************************/
/*                 Module: PFLASH            */
/**************************************************************************/
struct PFLASH_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t P0_M15PFE:1;
            vuint32_t P0_M14PFE:1;
            vuint32_t P0_M13PFE:1;
            vuint32_t P0_M12PFE:1;
            vuint32_t P0_M11PFE:1;
            vuint32_t P0_M10PFE:1;
            vuint32_t P0_M9PFE:1;
            vuint32_t P0_M8PFE:1;
            vuint32_t P0_M7PFE:1;
            vuint32_t P0_M6PFE:1;
            vuint32_t P0_M5PFE:1;
            vuint32_t P0_M4PFE:1;
            vuint32_t P0_M3PFE:1;
            vuint32_t P0_M2PFE:1;
            vuint32_t P0_M1PFE:1;
            vuint32_t P0_M0PFE:1;
            vuint32_t APC:3;
            vuint32_t RWSC:5;
            vuint32_t unused_2:1;
            vuint32_t P0_DPFEN:1;
            vuint32_t unused_1:1;
            vuint32_t P0_IPFEN:1;
            vuint32_t unused_0:1;
            vuint32_t P0_PFLIM:2;
            vuint32_t P0_BFEN:1;
        } B;
    } PFCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t P1_M15PFE:1;
            vuint32_t P1_M14PFE:1;
            vuint32_t P1_M13PFE:1;
            vuint32_t P1_M12PFE:1;
            vuint32_t P1_M11PFE:1;
            vuint32_t P1_M10PFE:1;
            vuint32_t P1_M9PFE:1;
            vuint32_t P1_M8PFE:1;
            vuint32_t P1_M7PFE:1;
            vuint32_t P1_M6PFE:1;
            vuint32_t P1_M5PFE:1;
            vuint32_t P1_M4PFE:1;
            vuint32_t P1_M3PFE:1;
            vuint32_t P1_M2PFE:1;
            vuint32_t P1_M1PFE:1;
            vuint32_t P1_M0PFE:1;
            vuint32_t unused_2:9;
            vuint32_t P1_DPFEN:1;
            vuint32_t unused_1:1;
            vuint32_t P1_IPFEN:1;
            vuint32_t unused_0:1;
            vuint32_t P1_PFLIM:2;
            vuint32_t P1_BFEN:1;
        } B;
    } PFCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t P0_WCFG:2;
            vuint32_t P1_WCFG:2;
            vuint32_t unused_2:7;
            vuint32_t BDRM:1;
            vuint32_t unused_1:3;
            vuint32_t BAF_DIS:1;
            vuint32_t ARBM:2;
            vuint32_t unused_0:14;
        } B;
    } PFCR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t M0AP:2;
            vuint32_t M1AP:2;
            vuint32_t M2AP:2;
            vuint32_t M3AP:2;
            vuint32_t M4AP:2;
            vuint32_t M5AP:2;
            vuint32_t M6AP:2;
            vuint32_t M7AP:2;
            vuint32_t M8AP:2;
            vuint32_t M9AP:2;
            vuint32_t M10AP:2;
            vuint32_t M11AP:2;
            vuint32_t M12AP:2;
            vuint32_t M13AP:2;
            vuint32_t M14AP:2;
            vuint32_t M15AP:2;
        } B;
    } PFAPR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:23;
            vuint32_t SAFE_CAL:1;
            vuint32_t unused_1:3;
            vuint32_t IRMEN:1;
            vuint32_t unused_0:3;
            vuint32_t GRMEN:1;
        } B;
    } PFCRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CRD0EN:1;
            vuint32_t CRD1EN:1;
            vuint32_t CRD2EN:1;
            vuint32_t CRD3EN:1;
            vuint32_t CRD4EN:1;
            vuint32_t CRD5EN:1;
            vuint32_t CRD6EN:1;
            vuint32_t CRD7EN:1;
            vuint32_t CRD8EN:1;
            vuint32_t CRD9EN:1;
            vuint32_t CRD10EN:1;
            vuint32_t CRD11EN:1;
            vuint32_t CRD12EN:1;
            vuint32_t CRD13EN:1;
            vuint32_t CRD14EN:1;
            vuint32_t CRD15EN:1;
            vuint32_t CRD16EN:1;
            vuint32_t CRD17EN:1;
            vuint32_t CRD18EN:1;
            vuint32_t CRD19EN:1;
            vuint32_t CRD20EN:1;
            vuint32_t CRD21EN:1;
            vuint32_t CRD22EN:1;
            vuint32_t CRD23EN:1;
            vuint32_t CRD24EN:1;
            vuint32_t CRD25EN:1;
            vuint32_t CRD26EN:1;
            vuint32_t CRD27EN:1;
            vuint32_t CRD28EN:1;
            vuint32_t CRD29EN:1;
            vuint32_t CRD30EN:1;
            vuint32_t CRD31EN:1;
        } B;
    } PFCRDE;

    vuint8_t PFLASH_C55FM_ADDRESSBLOCK_reserved0[232];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t LSTARTADDR:29;
                vuint32_t unused_0:3;
            } B;
        } PFCRDN_WORD0;

        union {
            vuint32_t R;
            struct {
                vuint32_t PSTARTADDR:29;
                vuint32_t unused_0:3;
            } B;
        } PFCRDN_WORD1;

        union {
            vuint32_t R;
            struct {
                vuint32_t M0EN:1;
                vuint32_t M1EN:1;
                vuint32_t M2EN:1;
                vuint32_t M3EN:1;
                vuint32_t M4EN:1;
                vuint32_t M5EN:1;
                vuint32_t M6EN:1;
                vuint32_t M7EN:1;
                vuint32_t M8EN:1;
                vuint32_t M9EN:1;
                vuint32_t M10EN:1;
                vuint32_t M11EN:1;
                vuint32_t M12EN:1;
                vuint32_t M13EN:1;
                vuint32_t M14EN:1;
                vuint32_t M15EN:1;
                vuint32_t unused_0:11;
                vuint32_t CRDSIZE:5;
            } B;
        } PFCRDN_WORD2;

        vuint8_t PFLASH_reserved1[4];
    } SUB0[32];

};

/**************************************************************************/
/*                 Module: PIT            */
/**************************************************************************/
struct PIT_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t MDIS_RTI:1;
            vuint32_t MDIS:1;
            vuint32_t FRZ:1;
        } B;
    } MCR;

    vuint8_t ADR_reserved0[220];

    union {
        vuint32_t R;
        struct {
            vuint32_t LTH:32;
        } B;
    } LTMR64H;

    union {
        vuint32_t R;
        struct {
            vuint32_t LTL:32;
        } B;
    } LTMR64L;

    vuint8_t ADR_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t TSV:32;
        } B;
    } RTI_LDVAL;

    union {
        vuint32_t R;
        struct {
            vuint32_t TVL:32;
        } B;
    } RTI_CVAL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t CHN:1;
            vuint32_t TIE:1;
            vuint32_t TEN:1;
        } B;
    } RTI_TCTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t TIF:1;
        } B;
    } RTI_TFLG;

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t TSV:32;
            } B;
        } LDVAL;

        union {
            vuint32_t R;
            struct {
                vuint32_t TVL:32;
            } B;
        } CVAL;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:29;
                vuint32_t CHN:1;
                vuint32_t TIE:1;
                vuint32_t TEN:1;
            } B;
        } TCTRL;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:31;
                vuint32_t TIF:1;
            } B;
        } TFLG;

    } CH[8]; /* SPC5Studio FIX.*/

};

/**************************************************************************/
/*                 Module: PLLDIG            */
/**************************************************************************/
struct PLLDIG_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:22;
            vuint32_t CLKCFG:2;
            vuint32_t EXPDIE:1;
            vuint32_t unused_1:3;
            vuint32_t LOLIE:1;
            vuint32_t unused_0:3;
        } B;
    } PLL0CR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:24;
            vuint32_t EXTPDF:1;
            vuint32_t unused_1:3;
            vuint32_t LOLF:1;
            vuint32_t LOCK:1;
            vuint32_t unused_0:2;
        } B;
    } PLL0SR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t RFDPHI1:4;
            vuint32_t unused_2:5;
            vuint32_t RFDPHI:6;
            vuint32_t unused_1:1;
            vuint32_t PREDIV:3;
            vuint32_t unused_0:5;
            vuint32_t MFD:7;
        } B;
    } PLL0DV;

    vuint8_t PLLDIG_ADDRESSBLOCK_reserved0[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:22;
            vuint32_t CLKCFG:2;
            vuint32_t EXPDIE:1;
            vuint32_t unused_1:3;
            vuint32_t LOLIE:1;
            vuint32_t unused_0:3;
        } B;
    } PLL1CR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:24;
            vuint32_t EXTPDF:1;
            vuint32_t unused_1:3;
            vuint32_t LOLF:1;
            vuint32_t LOCK:1;
            vuint32_t unused_0:2;
        } B;
    } PLL1SR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:10;
            vuint32_t RFDPHI:6;
            vuint32_t unused_0:9;
            vuint32_t MFD:7;
        } B;
    } PLL1DV;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:1;
            vuint32_t MODEN:1;
            vuint32_t MODSEL:1;
            vuint32_t MODPRD:13;
            vuint32_t unused_0:1;
            vuint32_t INCSTP:15;
        } B;
    } PLL1FM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t FDEN:1;
            vuint32_t unused_1:12;
            vuint32_t DTHDIS:2;
            vuint32_t unused_0:4;
            vuint32_t FRCDIV:12;
        } B;
    } PLL1FD;

};

/**************************************************************************/
/*                 Module: PMCDIG            */
/**************************************************************************/
struct PMCDIG_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:3;
            vuint32_t LVD3_SB:1;
            vuint32_t unused_3:1;
            vuint32_t LVD3_FL:1;
            vuint32_t unused_2:1;
            vuint32_t LVD3_C:1;
            vuint32_t unused_1:15;
            vuint32_t MVD1_B:1;
            vuint32_t unused_0:8;
        } B;
    } EPR_LV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:3;
            vuint32_t REE3_SB:1;
            vuint32_t unused_2:1;
            vuint32_t REE3_FL:1;
            vuint32_t unused_1:1;
            vuint32_t REE3_C:1;
            vuint32_t unused_0:24;
        } B;
    } REE_LV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:3;
            vuint32_t RES3_SB:1;
            vuint32_t unused_2:1;
            vuint32_t RES3_FL:1;
            vuint32_t unused_1:1;
            vuint32_t RES3_C:1;
            vuint32_t unused_0:24;
        } B;
    } RES_LV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:3;
            vuint32_t VD3IE_SB:1;
            vuint32_t unused_2:1;
            vuint32_t VD3IE_FL:1;
            vuint32_t unused_1:1;
            vuint32_t VD3IE_C:1;
            vuint32_t unused_0:24;
        } B;
    } IE_LV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:3;
            vuint32_t FEE3_SB:1;
            vuint32_t unused_2:1;
            vuint32_t FEE3_FL:1;
            vuint32_t unused_1:1;
            vuint32_t FEE3_C:1;
            vuint32_t unused_0:24;
        } B;
    } FEE_LV0;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved0[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t HVD6_C:1;
            vuint32_t unused_0:16;
        } B;
    } EPR_LV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t REE6_C:1;
            vuint32_t unused_0:16;
        } B;
    } REE_LV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t RES6_C:1;
            vuint32_t unused_0:16;
        } B;
    } RES_LV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t HVD6IE_C:1;
            vuint32_t unused_0:16;
        } B;
    } IE_LV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t FEE6_C:1;
            vuint32_t unused_0:16;
        } B;
    } FEE_LV1;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved1[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t LVD11_AD:1;
            vuint32_t LVD11_AS:1;
            vuint32_t LVD11_IF:1;
            vuint32_t LVD11_IJ:1;
            vuint32_t unused_1:1;
            vuint32_t LVD11_FL:1;
            vuint32_t LVD11_C:1;
            vuint32_t unused_0:24;
        } B;
    } EPR_HV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t REE11_AD:1;
            vuint32_t REE11_AS:1;
            vuint32_t REE11_IF:1;
            vuint32_t REE11_IJ:1;
            vuint32_t unused_1:1;
            vuint32_t REE11_FL:1;
            vuint32_t REE11_C:1;
            vuint32_t unused_0:24;
        } B;
    } REE_HV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t RES11_AD:1;
            vuint32_t RES11_AS:1;
            vuint32_t RES11_IF:1;
            vuint32_t RES11_IJ:1;
            vuint32_t unused_1:1;
            vuint32_t RES11_FL:1;
            vuint32_t RES11_C:1;
            vuint32_t unused_0:24;
        } B;
    } RES_HV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t LVD11IE_AD:1;
            vuint32_t VD11IE_AS:1;
            vuint32_t LVD11IE_IF:1;
            vuint32_t LVD11IE_IJ:1;
            vuint32_t unused_1:1;
            vuint32_t LVD11IE_FL:1;
            vuint32_t LVD11IE_C:1;
            vuint32_t unused_0:24;
        } B;
    } IE_HV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t FEE11_AD:1;
            vuint32_t FEE11_AS:1;
            vuint32_t FEE11_IF:1;
            vuint32_t FEE11_IJ:1;
            vuint32_t unused_1:1;
            vuint32_t FEE11_FL:1;
            vuint32_t FEE11_C:1;
            vuint32_t unused_0:24;
        } B;
    } FEE_HV0;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved2[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:9;
            vuint32_t LVD14_AD:1;
            vuint32_t LVD14_AS:1;
            vuint32_t unused_2:1;
            vuint32_t LVD14_IF:1;
            vuint32_t LVD14_IJ:1;
            vuint32_t LVD14_IM:1;
            vuint32_t unused_1:6;
            vuint32_t HVD13_IF:1;
            vuint32_t HVD13_IJ:1;
            vuint32_t HVD13_C:1;
            vuint32_t unused_0:8;
        } B;
    } EPR_HV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:9;
            vuint32_t REE14_AD:1;
            vuint32_t REE14_AS:1;
            vuint32_t unused_2:1;
            vuint32_t REE14_IF:1;
            vuint32_t REE14_IJ:1;
            vuint32_t REE14_IM:1;
            vuint32_t unused_1:6;
            vuint32_t REE13_IF:1;
            vuint32_t REE13_IJ:1;
            vuint32_t REE13_C:1;
            vuint32_t unused_0:8;
        } B;
    } REE_HV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:9;
            vuint32_t RES14_AD:1;
            vuint32_t RES14_AS:1;
            vuint32_t unused_2:1;
            vuint32_t RES14_IF:1;
            vuint32_t RES14_IJ:1;
            vuint32_t RES14_IM:1;
            vuint32_t unused_1:6;
            vuint32_t RES13_IF:1;
            vuint32_t RES13_IJ:1;
            vuint32_t RES13_C:1;
            vuint32_t unused_0:8;
        } B;
    } RES_HV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:9;
            vuint32_t LVDIE14_AD:1;
            vuint32_t LVDIE14_AS:1;
            vuint32_t unused_2:1;
            vuint32_t LVDIE14_IF:1;
            vuint32_t LVDIE14_IJ:1;
            vuint32_t LVDIE14_IM:1;
            vuint32_t unused_1:6;
            vuint32_t HVDIE13_IF:1;
            vuint32_t HVDIE13_IJ:1;
            vuint32_t HVDIE13_C:1;
            vuint32_t unused_0:8;
        } B;
    } IE_HV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:9;
            vuint32_t FEE14_AD:1;
            vuint32_t FEE14_AS:1;
            vuint32_t unused_2:1;
            vuint32_t FEE14_IF:1;
            vuint32_t FEE14_IJ:1;
            vuint32_t FEE14_IM:1;
            vuint32_t unused_1:6;
            vuint32_t FEE13_IF:1;
            vuint32_t FEE13_IJ:1;
            vuint32_t FEE13_C:1;
            vuint32_t unused_0:8;
        } B;
    } FEE_HV1;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved3[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:1;
            vuint32_t TEMP_2:1;
            vuint32_t TEMP_1:1;
            vuint32_t TEMP_0:1;
            vuint32_t unused_4:3;
            vuint32_t VD14_AD:1;
            vuint32_t VD14_AS:1;
            vuint32_t VD14_IF:1;
            vuint32_t VD14_IJ:1;
            vuint32_t VD14_IM:1;
            vuint32_t unused_3:1;
            vuint32_t VD13_IF:1;
            vuint32_t VD13_IJ:1;
            vuint32_t VD13_C:1;
            vuint32_t unused_2:4;
            vuint32_t VD11_AD:1;
            vuint32_t VD11_AS:1;
            vuint32_t VD11_IF:1;
            vuint32_t VD11_IJ:1;
            vuint32_t VD11_FL:1;
            vuint32_t VD11_C:1;
            vuint32_t unused_1:1;
            vuint32_t VD6_C:1;
            vuint32_t unused_0:1;
            vuint32_t VD3_SB:1;
            vuint32_t VD3_FL:1;
            vuint32_t VD3_C:1;
        } B;
    } GR_S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_6:7;
            vuint32_t VD14_AD:1;
            vuint32_t VD14_AS:1;
            vuint32_t VD14_IF:1;
            vuint32_t VD14_IJ:1;
            vuint32_t VD14_IM:1;
            vuint32_t unused_5:1;
            vuint32_t VD13_IF:1;
            vuint32_t VD13_IJ:1;
            vuint32_t VD13_C:1;
            vuint32_t unused_4:1;
            vuint32_t VD11_AD:1;
            vuint32_t VD11_AS:1;
            vuint32_t VD11_IF:1;
            vuint32_t VD11_IJ:1;
            vuint32_t VD11_FL:1;
            vuint32_t VD11_C:1;
            vuint32_t unused_3:1;
            vuint32_t VD6_C:1;
            vuint32_t unused_2:1;
            vuint32_t VD3_SB:1;
            vuint32_t VD3_FL:1;
            vuint32_t VD3_C:1;
            vuint32_t unused_1:1;
            vuint32_t IRQ_ST:1;
            vuint32_t unused_0:1;
        } B;
    } GR_P;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_EN:1;
            vuint32_t unused_6:6;
            vuint32_t VDIE14_AD:1;
            vuint32_t VDIE14_AS:1;
            vuint32_t VDIE14_IF:1;
            vuint32_t VDIE14_IJ:1;
            vuint32_t VDIE14_IM:1;
            vuint32_t unused_5:1;
            vuint32_t VDIE13_IF:1;
            vuint32_t VDIE13_IJ:1;
            vuint32_t VDIE13_C:1;
            vuint32_t unused_4:1;
            vuint32_t VDIE11_AD:1;
            vuint32_t VDIE11_AS:1;
            vuint32_t VDIE11_IF:1;
            vuint32_t VDIE11_IJ:1;
            vuint32_t VDIE11_FL:1;
            vuint32_t VDIE11_C:1;
            vuint32_t unused_3:1;
            vuint32_t VDIE6_C:1;
            vuint32_t unused_2:1;
            vuint32_t VDIE3_SB:1;
            vuint32_t VDIE3_FL:1;
            vuint32_t VDIE3_C:1;
            vuint32_t unused_1:1;
            vuint32_t IRQ_EN:1;
            vuint32_t unused_0:1;
        } B;
    } IE_G;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved4[120];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t VSIO_IM0_IM1:1;
            vuint32_t VSIO_IF:1;
            vuint32_t VSIO_IJ:1;
        } B;
    } VSIO;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved5[312];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:27;
            vuint32_t REG_MODE:1;
            vuint32_t unused_0:1;
            vuint32_t FORCEON_PNMOS:1;
            vuint32_t PREG_ENB:1;
            vuint32_t NREG_ENB:1;
        } B;
    } PNREG_S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t SMPS_HP_N_SEL:1;
            vuint32_t HPREG_ENB:1;
            vuint32_t SMPS_ENB:1;
        } B;
    } HPREG_SMPS_SEL_S;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:28;
            vuint32_t RCREG1M_ENB:1;
            vuint32_t RCOSC1M_ENB:1;
            vuint32_t unused_0:2;
        } B;
    } MISC_CTRL_REG;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved6[180];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t TEMP_2:1;
            vuint32_t TEMP_1:1;
            vuint32_t TEMP_0:1;
        } B;
    } EPR_TD;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t TEMP_2:1;
            vuint32_t TEMP_1:1;
            vuint32_t TEMP_0:1;
        } B;
    } REE_TD;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t TEMP_2:1;
            vuint32_t TEMP_1:1;
            vuint32_t TEMP_0:1;
        } B;
    } RES_TD;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:16;
            vuint32_t TS2IE:1;
            vuint32_t TS1IE:1;
            vuint32_t TS0IE:1;
            vuint32_t unused_1:1;
            vuint32_t TRIM_ADJ_OVER:4;
            vuint32_t unused_0:2;
            vuint32_t TRIM_ADJ_UNDER:4;
            vuint32_t AMUX_CTAT_TS_CTRL:1;
            vuint32_t AOUT_EN:1;
        } B;
    } CTL_TD;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved7[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t FEE_TS2:1;
            vuint32_t FEE_TS1:1;
            vuint32_t FEE_TS0:1;
        } B;
    } FEE_TD;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved8[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t ESR:1;
        } B;
    } ESR;

    vuint8_t PMCDIG_ADDRESSBLOCK_reserved9[164];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t FLAGS_P1:30;
        } B;
    } BIST_FLAGS_PHASE1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t FLAGS_P2:30;
        } B;
    } BIST_FLAGS_PHASE2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:11;
            vuint32_t IRQST:1;
            vuint32_t unused_4:3;
            vuint32_t IRQEN:1;
            vuint32_t unused_3:3;
            vuint32_t NCFST:1;
            vuint32_t unused_2:3;
            vuint32_t NCFEN:1;
            vuint32_t unused_1:1;
            vuint32_t STATUS:3;
            vuint32_t unused_0:3;
            vuint32_t START:1;
        } B;
    } BIST_CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:3;
            vuint32_t TIME_1:13;
            vuint32_t unused_0:3;
            vuint32_t TIME_0:13;
        } B;
    } BIST_TIME10;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:3;
            vuint32_t TIME_3:13;
            vuint32_t unused_0:3;
            vuint32_t TIME_2:13;
        } B;
    } BIST_TIME32;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:3;
            vuint32_t TIME_6:13;
            vuint32_t unused_0:3;
            vuint32_t TIME_5:13;
        } B;
    } BIST_TIME65;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t VD_MON:6;
        } B;
    } BIST_DEBUG;

};

/**************************************************************************/
/*                 Module: PRAM            */
/**************************************************************************/
struct PRAM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:22;
            vuint32_t PRI:2;
            vuint32_t P1_BO_DIS:1;
            vuint32_t P0_BO_DIS:1;
            vuint32_t P1_RB_DIS:1;
            vuint32_t P0_RB_DIS:1;
            vuint32_t unused_0:3;
            vuint32_t FT_DIS:1;
        } B;
    } PRCR1;

};

/**************************************************************************/
/*                 Module: PSI5            */
/**************************************************************************/
struct PSI5_tag {
    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:14;
            vuint16_t CTC_GED:1;
            vuint16_t GLOBAL_DISABLE_REQ:1;
        } B;
    } GCR;

    vuint8_t PSI5_ADDRESSBLOCK_reserved0[6];

    union {
        vuint32_t R;
        struct {
            vuint32_t CTC_GED_SEL:1;
            vuint32_t CTC_ED:1;
            vuint32_t unused_4:1;
            vuint32_t MEM_DEPTH:5;
            vuint32_t unused_3:3;
            vuint32_t ERROR_SELECT4:1;
            vuint32_t ERROR_SELECT3:1;
            vuint32_t ERROR_SELECT2:1;
            vuint32_t ERROR_SELECT1:1;
            vuint32_t ERROR_SELECT0:1;
            vuint32_t unused_2:1;
            vuint32_t GTM_RESET_ASYNC_EN:1;
            vuint32_t unused_1:3;
            vuint32_t DEBUG_EN:1;
            vuint32_t DEBUG_FREEZE_CTRL:1;
            vuint32_t SP_TS_CLK_SEL:1;
            vuint32_t unused_0:2;
            vuint32_t FAST_CLR_SMC:1;
            vuint32_t FAST_CLR_PSI5:1;
            vuint32_t BIT_RATE:1;
            vuint32_t MODE:1;
            vuint32_t PSI5_CH_CONFIG:1;
            vuint32_t PSI5_CH_EN:1;
        } B;
    } CH0_PCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:3;
            vuint32_t DMA_PM_DS_WM:5;
            vuint32_t unused_3:5;
            vuint32_t IE_DMA_TF_SF:1;
            vuint32_t IE_DMA_TF_PM_DS:1;
            vuint32_t unused_2:5;
            vuint32_t IE_DMA_PM_DS_FIFO_FULL:1;
            vuint32_t IE_DMA_SFUF:1;
            vuint32_t unused_1:1;
            vuint32_t IE_DMA_PM_DS_UF:1;
            vuint32_t unused_0:5;
            vuint32_t DMA_EN_SF:1;
            vuint32_t DMA_PM_DS_CONFIG:2;
        } B;
    } CH0_DCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:13;
            vuint32_t IS_DMA_TF_SF:1;
            vuint32_t IS_DMA_TF_PM_DS:1;
            vuint32_t unused_2:5;
            vuint32_t IS_DMA_PM_DS_FIFO_FULL:1;
            vuint32_t IS_DMA_SFUF:1;
            vuint32_t unused_1:1;
            vuint32_t IS_DMA_PM_DS_UF:1;
            vuint32_t unused_0:8;
        } B;
    } CH0_DSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t IE_CESM:6;
            vuint32_t IE_STS:1;
            vuint32_t IE_DTS:1;
            vuint32_t IE_DSROW:1;
            vuint32_t IE_BROW:1;
            vuint32_t IE_PROW:1;
            vuint32_t IE_DSRR:1;
            vuint32_t IE_BRR:1;
            vuint32_t IE_PRR:1;
            vuint32_t unused_1:2;
            vuint32_t IE_OWSM:6;
            vuint32_t unused_0:2;
            vuint32_t IE_NVSM:6;
        } B;
    } CH0_GICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_ND:32;
        } B;
    } CH0_NDICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_OW:32;
        } B;
    } CH0_OWICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_ERROR:32;
        } B;
    } CH0_EICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IS_DB_FR:1;
            vuint32_t unused_2:1;
            vuint32_t IS_CESM:6;
            vuint32_t IS_STS:1;
            vuint32_t IS_DTS:1;
            vuint32_t IS_DSROW:1;
            vuint32_t IS_BROW:1;
            vuint32_t IS_PROW:1;
            vuint32_t DSR_RDY:1;
            vuint32_t DBR_RDY:1;
            vuint32_t DPR_RDY:1;
            vuint32_t unused_1:2;
            vuint32_t IS_OWSM:6;
            vuint32_t unused_0:2;
            vuint32_t IS_NVSM:6;
        } B;
    } CH0_GISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t PSI5_RXDATA:32;
        } B;
    } CH0_DPMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SMC_RXDATA:32;
        } B;
    } CH0_DSFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DDS:32;
        } B;
    } CH0_DDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_REGION:28;
            vuint32_t CRC:3;
            vuint32_t C:1;
        } B;
    } CH0_PMRRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:1;
            vuint32_t F:1;
            vuint32_t EM:1;
            vuint32_t E:1;
            vuint32_t T:1;
            vuint32_t SLOTCOUNTER:3;
            vuint32_t TIMESTAMPVALUE:24;
        } B;
    } CH0_PMRRH;

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t DATA_REGION:28;
                vuint32_t CRCP:3;
                vuint32_t C:1;
            } B;
        } CH0_PMRLN;

        union {
            vuint32_t R;
            struct {
                vuint32_t O:1;
                vuint32_t F:1;
                vuint32_t EM:1;
                vuint32_t E:1;
                vuint32_t T:1;
                vuint32_t SLOT_COUNTER:3;
                vuint32_t TIMESTAMPVALUE:24;
            } B;
        } CH0_PMRHN;

    } SUB0[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t SLOT_NO:3;
            vuint32_t CER:1;
            vuint32_t OW:1;
            vuint32_t CRC:6;
            vuint32_t C:1;
            vuint32_t ID:4;
            vuint32_t IDDATA:4;
            vuint32_t DATA:12;
        } B;
    } CH0_SFRN[6];

    union {
        vuint32_t R;
        struct {
            vuint32_t NDS:32;
        } B;
    } CH0_NDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OWS:32;
        } B;
    } CH0_OWSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERROR:32;
        } B;
    } CH0_EISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SNDS:32;
        } B;
    } CH0_SNDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SOWS:32;
        } B;
    } CH0_SOWSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SERROR:32;
        } B;
    } CH0_SEISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t SCESM:6;
            vuint32_t unused_1:10;
            vuint32_t SOWSM:6;
            vuint32_t unused_0:2;
            vuint32_t SNVSM:6;
        } B;
    } CH0_SSESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t STSV:24;
        } B;
    } CH0_STSRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:5;
            vuint32_t SLOT_COUNTER:3;
            vuint32_t DTSV:24;
        } B;
    } CH0_DTSRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:13;
            vuint32_t SLOT_EN:1;
            vuint32_t TS_CAPT:1;
            vuint32_t unused_1:1;
            vuint32_t SMCL:1;
            vuint32_t unused_0:9;
            vuint32_t DRL:5;
            vuint32_t CRCP:1;
        } B;
    } CH0_SNFCR[6];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S1SBT:15;
        } B;
    } CH0_S1SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S2SBT:15;
        } B;
    } CH0_S2SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S3SBT:15;
        } B;
    } CH0_S3SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S4SBT:15;
        } B;
    } CH0_S4SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S5SBT:15;
        } B;
    } CH0_S5SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S6SBT:15;
        } B;
    } CH0_S6SBR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:13;
            vuint32_t SLOT_NO:3;
            vuint32_t unused_0:1;
            vuint32_t SNEBT:15;
        } B;
    } CH0_SNEBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t DATA_LENGTH:6;
            vuint16_t DBR_RST:1;
            vuint16_t DSR_RST:1;
            vuint16_t CMD_TYPE:3;
            vuint16_t DEFAULT_SYNC:1;
            vuint16_t GTM_TRIG_SEL:1;
            vuint16_t SP_PULSE_SEL:1;
            vuint16_t OP_SEL:1;
            vuint16_t SW_READY:1;
        } B;
    } CH0_DOBCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t MDDIS_OFF:7;
        } B;
    } CH0_MDDIS_OFF;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t PULSE_WIDTH0:7;
        } B;
    } CH0_PW0D;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t PULSE_WIDTH1:7;
        } B;
    } CH0_PW1D;

    union {
        vuint16_t R;
        struct {
            vuint16_t CTPR:16;
        } B;
    } CH0_CTPR;

    union {
        vuint16_t R;
        struct {
            vuint16_t CIPR:16;
        } B;
    } CH0_CIPR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t DPR:24;
        } B;
    } CH0_DPRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CH0_DPRH;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBR:32;
        } B;
    } CH0_DBRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBR:32;
        } B;
    } CH0_DBRH;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSR:32;
        } B;
    } CH0_DSRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSR:32;
        } B;
    } CH0_DSRH;

    vuint8_t PSI5_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t CTC_GED_SEL:1;
            vuint32_t CTC_ED:1;
            vuint32_t unused_4:1;
            vuint32_t MEM_DEPTH:5;
            vuint32_t unused_3:3;
            vuint32_t ERROR_SELECT4:1;
            vuint32_t ERROR_SELECT3:1;
            vuint32_t ERROR_SELECT2:1;
            vuint32_t ERROR_SELECT1:1;
            vuint32_t ERROR_SELECT0:1;
            vuint32_t unused_2:1;
            vuint32_t GTM_RESET_ASYNC_EN:1;
            vuint32_t unused_1:3;
            vuint32_t DEBUG_EN:1;
            vuint32_t DEBUG_FREEZE_CTRL:1;
            vuint32_t SP_TS_CLK_SEL:1;
            vuint32_t unused_0:2;
            vuint32_t FAST_CLR_SMC:1;
            vuint32_t FAST_CLR_PSI5:1;
            vuint32_t BIT_RATE:1;
            vuint32_t MODE:1;
            vuint32_t PSI5_CH_CONFIG:1;
            vuint32_t PSI5_CH_EN:1;
        } B;
    } CH1_PCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:3;
            vuint32_t DMA_PM_DS_WM:5;
            vuint32_t unused_3:5;
            vuint32_t IE_DMA_TF_SF:1;
            vuint32_t IE_DMA_TF_PM_DS:1;
            vuint32_t unused_2:5;
            vuint32_t IE_DMA_PM_DS_FIFO_FULL:1;
            vuint32_t IE_DMA_SFUF:1;
            vuint32_t unused_1:1;
            vuint32_t IE_DMA_PM_DS_UF:1;
            vuint32_t unused_0:5;
            vuint32_t DMA_EN_SF:1;
            vuint32_t DMA_PM_DS_CONFIG:2;
        } B;
    } CH1_DCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:13;
            vuint32_t IS_DMA_TF_SF:1;
            vuint32_t IS_DMA_TF_PM_DS:1;
            vuint32_t unused_2:5;
            vuint32_t IS_DMA_PM_DS_FIFO_FULL:1;
            vuint32_t IS_DMA_SFUF:1;
            vuint32_t unused_1:1;
            vuint32_t IS_DMA_PM_DS_UF:1;
            vuint32_t unused_0:8;
        } B;
    } CH1_DSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t IE_CESM:6;
            vuint32_t IE_STS:1;
            vuint32_t IE_DTS:1;
            vuint32_t IE_DSROW:1;
            vuint32_t IE_BROW:1;
            vuint32_t IE_PROW:1;
            vuint32_t IE_DSRR:1;
            vuint32_t IE_BRR:1;
            vuint32_t IE_PRR:1;
            vuint32_t unused_1:2;
            vuint32_t IE_OWSM:6;
            vuint32_t unused_0:2;
            vuint32_t IE_NVSM:6;
        } B;
    } CH1_GICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_ND:32;
        } B;
    } CH1_NDICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_OW:32;
        } B;
    } CH1_OWICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_ERROR:32;
        } B;
    } CH1_EICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IS_DB_FR:1;
            vuint32_t unused_2:1;
            vuint32_t IS_CESM:6;
            vuint32_t IS_STS:1;
            vuint32_t IS_DTS:1;
            vuint32_t IS_DSROW:1;
            vuint32_t IS_BROW:1;
            vuint32_t IS_PROW:1;
            vuint32_t DSR_RDY:1;
            vuint32_t DBR_RDY:1;
            vuint32_t DPR_RDY:1;
            vuint32_t unused_1:2;
            vuint32_t IS_OWSM:6;
            vuint32_t unused_0:2;
            vuint32_t IS_NVSM:6;
        } B;
    } CH1_GISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t PSI5_RXDATA:32;
        } B;
    } CH1_DPMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SMC_RXDATA:32;
        } B;
    } CH1_DSFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DDS:32;
        } B;
    } CH1_DDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_REGION:28;
            vuint32_t CRC:3;
            vuint32_t C:1;
        } B;
    } CH1_PMRRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:1;
            vuint32_t F:1;
            vuint32_t EM:1;
            vuint32_t E:1;
            vuint32_t T:1;
            vuint32_t SLOTCOUNTER:3;
            vuint32_t TIMESTAMPVALUE:24;
        } B;
    } CH1_PMRRH;

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t DATA_REGION:28;
                vuint32_t CRCP:3;
                vuint32_t C:1;
            } B;
        } CH1_PMRLN;

        union {
            vuint32_t R;
            struct {
                vuint32_t O:1;
                vuint32_t F:1;
                vuint32_t EM:1;
                vuint32_t E:1;
                vuint32_t T:1;
                vuint32_t SLOT_COUNTER:3;
                vuint32_t TIMESTAMPVALUE:24;
            } B;
        } CH1_PMRHN;

    } SUB1[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t SLOT_NO:3;
            vuint32_t CER:1;
            vuint32_t OW:1;
            vuint32_t CRC:6;
            vuint32_t C:1;
            vuint32_t ID:4;
            vuint32_t IDDATA:4;
            vuint32_t DATA:12;
        } B;
    } CH1_SFRN[6];

    union {
        vuint32_t R;
        struct {
            vuint32_t NDS:32;
        } B;
    } CH1_NDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OWS:32;
        } B;
    } CH1_OWSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERROR:32;
        } B;
    } CH1_EISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SNDS:32;
        } B;
    } CH1_SNDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SOWS:32;
        } B;
    } CH1_SOWSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SERROR:32;
        } B;
    } CH1_SEISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t SCESM:6;
            vuint32_t unused_1:10;
            vuint32_t SOWSM:6;
            vuint32_t unused_0:2;
            vuint32_t SNVSM:6;
        } B;
    } CH1_SSESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t STSV:24;
        } B;
    } CH1_STSRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:5;
            vuint32_t SLOT_COUNTER:3;
            vuint32_t DTSV:24;
        } B;
    } CH1_DTSRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:13;
            vuint32_t SLOT_EN:1;
            vuint32_t TS_CAPT:1;
            vuint32_t unused_1:1;
            vuint32_t SMCL:1;
            vuint32_t unused_0:9;
            vuint32_t DRL:5;
            vuint32_t CRCP:1;
        } B;
    } CH1_SNFCR[6];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S1SBT:15;
        } B;
    } CH1_S1SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S2SBT:15;
        } B;
    } CH1_S2SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S3SBT:15;
        } B;
    } CH1_S3SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S4SBT:15;
        } B;
    } CH1_S4SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S5SBT:15;
        } B;
    } CH1_S5SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S6SBT:15;
        } B;
    } CH1_S6SBR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:13;
            vuint32_t SLOT_NO:3;
            vuint32_t unused_0:1;
            vuint32_t SNEBT:15;
        } B;
    } CH1_SNEBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t DATA_LENGTH:6;
            vuint16_t DBR_RST:1;
            vuint16_t DSR_RST:1;
            vuint16_t CMD_TYPE:3;
            vuint16_t DEFAULT_SYNC:1;
            vuint16_t GTM_TRIG_SEL:1;
            vuint16_t SP_PULSE_SEL:1;
            vuint16_t OP_SEL:1;
            vuint16_t SW_READY:1;
        } B;
    } CH1_DOBCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t MDDIS_OFF:7;
        } B;
    } CH1_MDDIS_OFF;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t PULSE_WIDTH0:7;
        } B;
    } CH1_PW0D;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t PULSE_WIDTH1:7;
        } B;
    } CH1_PW1D;

    union {
        vuint16_t R;
        struct {
            vuint16_t CTPR:16;
        } B;
    } CH1_CTPR;

    union {
        vuint16_t R;
        struct {
            vuint16_t CIPR:16;
        } B;
    } CH1_CIPR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t DPR:24;
        } B;
    } CH1_DPRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CH1_DPRH;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBR:32;
        } B;
    } CH1_DBRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBR:32;
        } B;
    } CH1_DBRH;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSR:32;
        } B;
    } CH1_DSRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSR:32;
        } B;
    } CH1_DSRH;

    vuint8_t PSI5_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t CTC_GED_SEL:1;
            vuint32_t CTC_ED:1;
            vuint32_t unused_4:1;
            vuint32_t MEM_DEPTH:5;
            vuint32_t unused_3:3;
            vuint32_t ERROR_SELECT4:1;
            vuint32_t ERROR_SELECT3:1;
            vuint32_t ERROR_SELECT2:1;
            vuint32_t ERROR_SELECT1:1;
            vuint32_t ERROR_SELECT0:1;
            vuint32_t unused_2:1;
            vuint32_t GTM_RESET_ASYNC_EN:1;
            vuint32_t unused_1:3;
            vuint32_t DEBUG_EN:1;
            vuint32_t DEBUG_FREEZE_CTRL:1;
            vuint32_t SP_TS_CLK_SEL:1;
            vuint32_t unused_0:2;
            vuint32_t FAST_CLR_SMC:1;
            vuint32_t FAST_CLR_PSI5:1;
            vuint32_t BIT_RATE:1;
            vuint32_t MODE:1;
            vuint32_t PSI5_CH_CONFIG:1;
            vuint32_t PSI5_CH_EN:1;
        } B;
    } CH2_PCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:3;
            vuint32_t DMA_PM_DS_WM:5;
            vuint32_t unused_3:5;
            vuint32_t IE_DMA_TF_SF:1;
            vuint32_t IE_DMA_TF_PM_DS:1;
            vuint32_t unused_2:5;
            vuint32_t IE_DMA_PM_DS_FIFO_FULL:1;
            vuint32_t IE_DMA_SFUF:1;
            vuint32_t unused_1:1;
            vuint32_t IE_DMA_PM_DS_UF:1;
            vuint32_t unused_0:5;
            vuint32_t DMA_EN_SF:1;
            vuint32_t DMA_PM_DS_CONFIG:2;
        } B;
    } CH2_DCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:13;
            vuint32_t IS_DMA_TF_SF:1;
            vuint32_t IS_DMA_TF_PM_DS:1;
            vuint32_t unused_2:5;
            vuint32_t IS_DMA_PM_DS_FIFO_FULL:1;
            vuint32_t IS_DMA_SFUF:1;
            vuint32_t unused_1:1;
            vuint32_t IS_DMA_PM_DS_UF:1;
            vuint32_t unused_0:8;
        } B;
    } CH2_DSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t IE_CESM:6;
            vuint32_t IE_STS:1;
            vuint32_t IE_DTS:1;
            vuint32_t IE_DSROW:1;
            vuint32_t IE_BROW:1;
            vuint32_t IE_PROW:1;
            vuint32_t IE_DSRR:1;
            vuint32_t IE_BRR:1;
            vuint32_t IE_PRR:1;
            vuint32_t unused_1:2;
            vuint32_t IE_OWSM:6;
            vuint32_t unused_0:2;
            vuint32_t IE_NVSM:6;
        } B;
    } CH2_GICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_ND:32;
        } B;
    } CH2_NDICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_OW:32;
        } B;
    } CH2_OWICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE_ERROR:32;
        } B;
    } CH2_EICR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IS_DB_FR:1;
            vuint32_t unused_2:1;
            vuint32_t IS_CESM:6;
            vuint32_t IS_STS:1;
            vuint32_t IS_DTS:1;
            vuint32_t IS_DSROW:1;
            vuint32_t IS_BROW:1;
            vuint32_t IS_PROW:1;
            vuint32_t DSR_RDY:1;
            vuint32_t DBR_RDY:1;
            vuint32_t DPR_RDY:1;
            vuint32_t unused_1:2;
            vuint32_t IS_OWSM:6;
            vuint32_t unused_0:2;
            vuint32_t IS_NVSM:6;
        } B;
    } CH2_GISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t PSI5_RXDATA:32;
        } B;
    } CH2_DPMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SMC_RXDATA:32;
        } B;
    } CH2_DSFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DDS:32;
        } B;
    } CH2_DDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_REGION:28;
            vuint32_t CRC:3;
            vuint32_t C:1;
        } B;
    } CH2_PMRRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:1;
            vuint32_t F:1;
            vuint32_t EM:1;
            vuint32_t E:1;
            vuint32_t T:1;
            vuint32_t SLOTCOUNTER:3;
            vuint32_t TIMESTAMPVALUE:24;
        } B;
    } CH2_PMRRH;

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t DATA_REGION:28;
                vuint32_t CRCP:3;
                vuint32_t C:1;
            } B;
        } CH2_PMRLN;

        union {
            vuint32_t R;
            struct {
                vuint32_t O:1;
                vuint32_t F:1;
                vuint32_t EM:1;
                vuint32_t E:1;
                vuint32_t T:1;
                vuint32_t SLOT_COUNTER:3;
                vuint32_t TIMESTAMPVALUE:24;
            } B;
        } CH2_PMRHN;

    } SUB2[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t SLOT_NO:3;
            vuint32_t CER:1;
            vuint32_t OW:1;
            vuint32_t CRC:6;
            vuint32_t C:1;
            vuint32_t ID:4;
            vuint32_t IDDATA:4;
            vuint32_t DATA:12;
        } B;
    } CH2_SFRN[6];

    union {
        vuint32_t R;
        struct {
            vuint32_t NDS:32;
        } B;
    } CH2_NDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OWS:32;
        } B;
    } CH2_OWSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ERROR:32;
        } B;
    } CH2_EISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SNDS:32;
        } B;
    } CH2_SNDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SOWS:32;
        } B;
    } CH2_SOWSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t SERROR:32;
        } B;
    } CH2_SEISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t SCESM:6;
            vuint32_t unused_1:10;
            vuint32_t SOWSM:6;
            vuint32_t unused_0:2;
            vuint32_t SNVSM:6;
        } B;
    } CH2_SSESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t STSV:24;
        } B;
    } CH2_STSRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:5;
            vuint32_t SLOT_COUNTER:3;
            vuint32_t DTSV:24;
        } B;
    } CH2_DTSRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:13;
            vuint32_t SLOT_EN:1;
            vuint32_t TS_CAPT:1;
            vuint32_t unused_1:1;
            vuint32_t SMCL:1;
            vuint32_t unused_0:9;
            vuint32_t DRL:5;
            vuint32_t CRCP:1;
        } B;
    } CH2_SNFCR[6];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S1SBT:15;
        } B;
    } CH2_S1SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S2SBT:15;
        } B;
    } CH2_S2SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S3SBT:15;
        } B;
    } CH2_S3SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S4SBT:15;
        } B;
    } CH2_S4SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S5SBT:15;
        } B;
    } CH2_S5SBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:1;
            vuint16_t S6SBT:15;
        } B;
    } CH2_S6SBR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:13;
            vuint32_t SLOT_NO:3;
            vuint32_t unused_0:1;
            vuint32_t SNEBT:15;
        } B;
    } CH2_SNEBR;

    union {
        vuint16_t R;
        struct {
            vuint16_t DATA_LENGTH:6;
            vuint16_t DBR_RST:1;
            vuint16_t DSR_RST:1;
            vuint16_t CMD_TYPE:3;
            vuint16_t DEFAULT_SYNC:1;
            vuint16_t GTM_TRIG_SEL:1;
            vuint16_t SP_PULSE_SEL:1;
            vuint16_t OP_SEL:1;
            vuint16_t SW_READY:1;
        } B;
    } CH2_DOBCR;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t MDDIS_OFF:7;
        } B;
    } CH2_MDDIS_OFF;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t PULSE_WIDTH0:7;
        } B;
    } CH2_PW0D;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:9;
            vuint16_t PULSE_WIDTH1:7;
        } B;
    } CH2_PW1D;

    union {
        vuint16_t R;
        struct {
            vuint16_t CTPR:16;
        } B;
    } CH2_CTPR;

    union {
        vuint16_t R;
        struct {
            vuint16_t CIPR:16;
        } B;
    } CH2_CIPR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t DPR:24;
        } B;
    } CH2_DPRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CH2_DPRH;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBR:32;
        } B;
    } CH2_DBRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBR:32;
        } B;
    } CH2_DBRH;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSR:32;
        } B;
    } CH2_DSRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DSR:32;
        } B;
    } CH2_DSRH;

};

/**************************************************************************/
/*                 Module: PSI5S            */
/**************************************************************************/
struct PSI5S_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:19;
            vuint32_t AUTOWU:1;
            vuint32_t unused_1:5;
            vuint32_t SLFM:1;
            vuint32_t LBKM:1;
            vuint32_t unused_0:2;
            vuint32_t RBLM:1;
            vuint32_t SLEEP:1;
            vuint32_t INIT:1;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:16;
            vuint32_t SZIE:1;
            vuint32_t OCIE:1;
            vuint32_t unused_3:5;
            vuint32_t FEIE:1;
            vuint32_t BOIE:1;
            vuint32_t unused_2:1;
            vuint32_t WUIE:1;
            vuint32_t unused_1:1;
            vuint32_t TOIE:1;
            vuint32_t DRIE:1;
            vuint32_t DTIE:1;
            vuint32_t unused_0:1;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t LINS3:1;
            vuint32_t LINS2:1;
            vuint32_t LINS1:1;
            vuint32_t LINS0:1;
            vuint32_t unused_0:12;
        } B;
    } LINSR;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t MIS:1;
            vuint32_t CSP:3;
            vuint32_t OSR:4;
            vuint32_t ROSE:1;
            vuint32_t NEF:3;
            vuint32_t PCE_TXDTU:1;
            vuint32_t SBUR:2;
            vuint32_t WLS:1;
            vuint32_t TDFLTFC:3;
            vuint32_t RDFLRFC:3;
            vuint32_t RFBM:1;
            vuint32_t TFBM:1;
            vuint32_t WL1:1;
            vuint32_t PC1:1;
            vuint32_t RXEN:1;
            vuint32_t TXEN:1;
            vuint32_t PC0:1;
            vuint32_t PCE_RX:1;
            vuint32_t WL0:1;
            vuint32_t UART:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SZF:1;
            vuint32_t OCF:1;
            vuint32_t PE3:1;
            vuint32_t PE2:1;
            vuint32_t PE1:1;
            vuint32_t PE0:1;
            vuint32_t RMB:1;
            vuint32_t FEF:1;
            vuint32_t BOF:1;
            vuint32_t RDI:1;
            vuint32_t WUF:1;
            vuint32_t RFNE:1;
            vuint32_t TO:1;
            vuint32_t DRF:1;
            vuint32_t DTF:1;
            vuint32_t NF:1;
        } B;
    } UARTSR;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved1[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t FBR:4;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t IBR:20;
        } B;
    } LINIBRR;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:22;
            vuint32_t ABRQ:1;
            vuint32_t unused_0:9;
        } B;
    } LINCR2;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved3[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_TX3:8;
            vuint32_t DATA_TX2:8;
            vuint32_t DATA_TX1:8;
            vuint32_t DATA_TX0:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_RX3:8;
            vuint32_t DATA_RX2:8;
            vuint32_t DATA_RX1:8;
            vuint32_t DATA_RX0:8;
        } B;
    } BDRM;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved4[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDFBM:1;
            vuint32_t RDFBM:1;
            vuint32_t TDLIS:1;
            vuint32_t RDLIS:1;
            vuint32_t STOP:1;
            vuint32_t SR:1;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t PTO:12;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CTO:12;
        } B;
    } UARTCTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t DTE0:1;
        } B;
    } DMATXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t DRE0:1;
        } B;
    } DMARXE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t IFD:5;
            vuint32_t EN:1;
        } B;
    } PTD;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved5[80];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:8;
            vuint32_t DIRCMD_LEN:2;
            vuint32_t unused_1:1;
            vuint32_t IE_DIRCMD_RDY:1;
            vuint32_t unused_0:1;
            vuint32_t DEBUG_EN:1;
            vuint32_t GTM_TRIG_SEL:2;
            vuint32_t GL_DDSR_TRIG:1;
            vuint32_t GL_MODETR_DONE_EN:1;
            vuint32_t MRU_ERR_EN:1;
            vuint32_t TSCS_B:1;
            vuint32_t TSCS_A:1;
            vuint32_t CLR_CNTR_B:1;
            vuint32_t CLR_CNTR_A:1;
            vuint32_t CLRTSCNT_G:1;
            vuint32_t CLRTSCNT_G_L:1;
            vuint32_t TSCNT_EN_B:1;
            vuint32_t TSCNT_EN_A:1;
            vuint32_t TSCNTEN_G:1;
            vuint32_t TSCNTEN_G_L:1;
            vuint32_t GLOBAL_MODE:3;
        } B;
    } GLCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:12;
            vuint32_t DIRCMD_RDY:1;
            vuint32_t unused_1:4;
            vuint32_t GL_MODETR_DONE:1;
            vuint32_t MRU_ERR:1;
            vuint32_t unused_0:7;
            vuint32_t FID:3;
            vuint32_t CHID:3;
        } B;
    } GLSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MAILBOX_BASE_ADDR:32;
        } B;
    } CH_BASE_ADDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CHANNEL_SPECIFIC_MAILBOX_ADDR:32;
        } B;
    } MRU_BUF2_REG0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DCI:4;
            vuint32_t unused_0:1;
            vuint32_t R_UVL_ERR:1;
            vuint32_t N_ERR:1;
            vuint32_t CHID:3;
            vuint32_t FID:3;
            vuint32_t R_OVL_ERR:1;
            vuint32_t F_WD_ERR:1;
            vuint32_t SCI_O_ERR:1;
            vuint32_t SCI_F_ERR:1;
            vuint32_t SCI_P_ERR:1;
            vuint32_t HD_ERR:1;
            vuint32_t ERR:2;
            vuint32_t CRC_ERR_P_ERR:1;
            vuint32_t CRC:3;
            vuint32_t XCRC_ERR:1;
            vuint32_t XCRC:6;
        } B;
    } MRU_BUF2_REG1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DCI:4;
            vuint32_t PS_DATA:28;
        } B;
    } MRU_BUF2_REG2;

    union {
        vuint32_t R;
        struct {
            vuint32_t DCI:4;
            vuint32_t unused_0:4;
            vuint32_t TIMESTAMP:24;
        } B;
    } MRU_BUF2_REG3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t WD_CLKDIV0:10;
            vuint32_t unused_0:6;
            vuint32_t DDTRIG_CLKDIV0:10;
        } B;
    } WD_DDTRIG_CLKDIV0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t WD_CLKDIV1:10;
            vuint32_t unused_0:6;
            vuint32_t DDTRIG_CLKDIV1:10;
        } B;
    } WD_DDTRIG_CLKDIV1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t WD_CLKDIV2:10;
            vuint32_t unused_0:6;
            vuint32_t DDTRIG_CLKDIV2:10;
        } B;
    } WD_DDTRIG_CLKDIV2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t WD_CLKDIV3:10;
            vuint32_t unused_0:6;
            vuint32_t DDTRIG_CLKDIV3:10;
        } B;
    } WD_DDTRIG_CLKDIV3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t MBOX_CH7:1;
            vuint32_t MBOX_CH6:1;
            vuint32_t MBOX_CH5:1;
            vuint32_t MBOX_CH4:1;
            vuint32_t MBOX_CH3:1;
            vuint32_t MBOX_CH2:1;
            vuint32_t MBOX_CH1:1;
            vuint32_t MBOX_CH0:1;
        } B;
    } MBOX_SR_IRQ;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:22;
            vuint32_t R_UVL_ERR:1;
            vuint32_t N_ERR:1;
            vuint32_t R_OVL_ERR:1;
            vuint32_t F_WD_ERR:1;
            vuint32_t SCI_O_ERR:1;
            vuint32_t SCI_F_ERR:1;
            vuint32_t SCI_P_ERR:1;
            vuint32_t HD_ERR:1;
            vuint32_t CRC_ERR_P_ERR:1;
            vuint32_t XCRC_ERR:1;
        } B;
    } ERR_SR_IRQ;

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:24;
                vuint32_t MBOX_CH7_SEL:1;
                vuint32_t MBOX_CH6_SEL:1;
                vuint32_t MBOX_CH5_SEL:1;
                vuint32_t MBOX_CH4_SEL:1;
                vuint32_t MBOX_CH3_SEL:1;
                vuint32_t MBOX_CH2_SEL:1;
                vuint32_t MBOX_CH1_SEL:1;
                vuint32_t MBOX_CH0_SEL:1;
            } B;
        } MBOX_SEL_IRQN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:22;
                vuint32_t R_UVL_ERR_SEL:1;
                vuint32_t N_ERR_SEL:1;
                vuint32_t R_OVL_ERR_SEL:1;
                vuint32_t F_WD_ERR_SEL:1;
                vuint32_t SCI_O_ERR_SEL:1;
                vuint32_t SCI_F_ERR_SEL:1;
                vuint32_t SCI_P_ERR_SEL:1;
                vuint32_t HD_ERR_SEL:1;
                vuint32_t CRC_ERR_SEL:1;
                vuint32_t XCRC_ERR_SEL:1;
            } B;
        } ERR_SEL_IRQN;

    } SUB0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t F_WD_ERR_STATUS:7;
            vuint32_t unused_0:1;
            vuint32_t WDTS_STATUS:24;
        } B;
    } WDGTSSR;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved6[64];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:21;
            vuint32_t F0_BYTE:3;
            vuint32_t unused_2:2;
            vuint32_t TIMESTAMP_A_B_SEL:1;
            vuint32_t unused_1:1;
            vuint32_t TSBUF_CLR:1;
            vuint32_t TSBUF_EN:1;
            vuint32_t unused_0:2;
        } B;
    } MSGA_CH0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t F0_PAYLOAD:5;
        } B;
    } MSGB_CH0;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved7[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t F1_ERR:1;
            vuint32_t F1_OV:1;
            vuint32_t F1_READ:1;
            vuint32_t F0_ERR:1;
            vuint32_t F0_OV:1;
            vuint32_t F0_READ:1;
        } B;
    } MBOX_SR_CH0;

    vuint8_t PSI5S_ADDRESSBLOCK_reserved8[20];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t L_PC_EN:1;
                vuint32_t F5_BYTE:3;
                vuint32_t L_PC5:1;
                vuint32_t F4_BYTE:3;
                vuint32_t L_PC4:1;
                vuint32_t F3_BYTE:3;
                vuint32_t L_PC3:1;
                vuint32_t F2_BYTE:3;
                vuint32_t L_PC2:1;
                vuint32_t F1_BYTE:3;
                vuint32_t L_PC1:1;
                vuint32_t F0_BYTE:3;
                vuint32_t L_PC0:1;
                vuint32_t MODE:1;
                vuint32_t TIME_STAMP_A_B_SEL:1;
                vuint32_t TMSG_TCMD:1;
                vuint32_t TSBUF_CLR:1;
                vuint32_t TSBUF_EN:1;
                vuint32_t G_PC:1;
                vuint32_t CH_EN:1;
            } B;
        } MSGA_CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:2;
                vuint32_t F5_PAYLOAD:5;
                vuint32_t F4_PAYLOAD:5;
                vuint32_t F3_PAYLOAD:5;
                vuint32_t F2_PAYLOAD:5;
                vuint32_t F1_PAYLOAD:5;
                vuint32_t F0_PAYLOAD:5;
            } B;
        } MSGB_CHN;

        vuint8_t PSI5S_reserved9[4];

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:14;
                vuint32_t F5_ERR:1;
                vuint32_t F5_OV:1;
                vuint32_t F5_READ:1;
                vuint32_t F4_ERR:1;
                vuint32_t F4_OV:1;
                vuint32_t F4_READ:1;
                vuint32_t F3_ERR:1;
                vuint32_t F3_OV:1;
                vuint32_t F3_READ:1;
                vuint32_t F2_ERR:1;
                vuint32_t F2_OV:1;
                vuint32_t F2_READ:1;
                vuint32_t F1_ERR:1;
                vuint32_t F1_OV:1;
                vuint32_t F1_READ:1;
                vuint32_t F0_ERR:1;
                vuint32_t F0_OV:1;
                vuint32_t F0_READ:1;
            } B;
        } MBOX_SR_CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:4;
                vuint32_t WDRST:1;
                vuint32_t WDCS:1;
                vuint32_t WDEN:1;
                vuint32_t unused_0:1;
                vuint32_t WD_TO:24;
            } B;
        } WD_CFGR_CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:16;
                vuint32_t DDTRIG_OFFR:16;
            } B;
        } DDTRIG_OFFR_CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:16;
                vuint32_t DDTRIG_PERR:16;
            } B;
        } DDTRIG_PERR_CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_5:1;
                vuint32_t CMD:5;
                vuint32_t unused_4:1;
                vuint32_t ACMD:5;
                vuint32_t unused_3:2;
                vuint32_t CH_TRIG:1;
                vuint32_t GL_TRIG_SEL:1;
                vuint32_t DEFAULT_SYNC:1;
                vuint32_t DDSR_SHIFT_SEL:1;
                vuint32_t DDSR_CLR:1;
                vuint32_t DDSR_CLK_SEL:1;
                vuint32_t CMDTR_SW_CTRL:1;
                vuint32_t unused_2:1;
                vuint32_t SYNCHRO_OVF_IE:1;
                vuint32_t unused_1:1;
                vuint32_t CMDTR_NWRT_IE:1;
                vuint32_t CMDPR_BZY_IE:1;
                vuint32_t DDSR_RDY_IE:1;
                vuint32_t unused_0:2;
                vuint32_t CMD_TYPE:3;
            } B;
        } E2SCR_CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_2:22;
                vuint32_t SYCHRO_OVF:1;
                vuint32_t unused_1:1;
                vuint32_t CMDTR_NWRT:1;
                vuint32_t CMDPR_BZY:1;
                vuint32_t DDSR_RDY:1;
                vuint32_t unused_0:5;
            } B;
        } E2SSR_CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:21;
                vuint32_t DDSR_H:11;
            } B;
        } DDSR_H_CHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t DDSR_L1:8;
                vuint32_t DDSR_L2:24;
            } B;
        } DDSR_L_CHN;

        vuint8_t PSI5S_reserved10[16];
    } SUB1[7];

};

/**************************************************************************/
/*                 Module: RTC_API            */
/**************************************************************************/
struct RTC_API_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t SUPV:1;
            vuint32_t unused_0:31;
        } B;
    } RTCSUPV;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNTEN:1;
            vuint32_t RTCIE:1;
            vuint32_t FRZEN:1;
            vuint32_t ROVREN:1;
            vuint32_t RTCVAL:12;
            vuint32_t APIEN:1;
            vuint32_t APIIE:1;
            vuint32_t CLKSEL:2;
            vuint32_t DIV512EN:1;
            vuint32_t DIV32EN:1;
            vuint32_t APIVAL:10;
        } B;
    } RTCC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:2;
            vuint32_t RTCF:1;
            vuint32_t unused_2:15;
            vuint32_t APIF:1;
            vuint32_t unused_1:2;
            vuint32_t ROVRF:1;
            vuint32_t unused_0:10;
        } B;
    } RTCS;

    union {
        vuint32_t R;
        struct {
            vuint32_t RTCCNT:32;
        } B;
    } RTCCNT;

};

/**************************************************************************/
/*                 Module: SAR_ADC_10BIT_0            */
/**************************************************************************/
struct SAR_ADC_10BIT_0_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OWREN:1;
            vuint32_t WLSIDE:1;
            vuint32_t MODE:1;
            vuint32_t unused_5:1;
            vuint32_t NSTART:1;
            vuint32_t NTRGEN:1;
            vuint32_t NEDGESEL:2;
            vuint32_t JSTART:1;
            vuint32_t JTRGEN:1;
            vuint32_t JEDGESEL:2;
            vuint32_t JTRGSEQ:1;
            vuint32_t unused_4:3;
            vuint32_t WTRIGOUT:1;
            vuint32_t unused_3:3;
            vuint32_t JTRGSEL:4;
            vuint32_t ABORTCHAIN:1;
            vuint32_t ABORT:1;
            vuint32_t unused_2:1;
            vuint32_t FRZ:1;
            vuint32_t unused_1:1;
            vuint32_t FCE:1;
            vuint32_t unused_0:1;
            vuint32_t PWDN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:4;
            vuint32_t NSTART:1;
            vuint32_t unused_3:3;
            vuint32_t JSTART:1;
            vuint32_t unused_2:4;
            vuint32_t JABORTCHAIN:1;
            vuint32_t unused_1:2;
            vuint32_t CHADDR:8;
            vuint32_t unused_0:5;
            vuint32_t ADCSTATUS:3;
        } B;
    } MSR;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t JEOC:1;
            vuint32_t JECH:1;
            vuint32_t NEOC:1;
            vuint32_t NECH:1;
        } B;
    } ISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t EOC_CH19:1;
            vuint32_t EOC_CH18:1;
            vuint32_t EOC_CH17:1;
            vuint32_t EOC_CH16:1;
            vuint32_t unused_0:16;
        } B;
    } ICIPR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t MSKJEOC:1;
            vuint32_t MSKJECH:1;
            vuint32_t MSKNEOC:1;
            vuint32_t MSKNECH:1;
        } B;
    } IMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t IM_CH19:1;
            vuint32_t IM_CH18:1;
            vuint32_t IM_CH17:1;
            vuint32_t IM_CH16:1;
            vuint32_t unused_0:16;
        } B;
    } ICIMR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WDG3H:1;
            vuint32_t WDG3L:1;
            vuint32_t WDG2H:1;
            vuint32_t WDG2L:1;
            vuint32_t WDG1H:1;
            vuint32_t WDG1L:1;
            vuint32_t WDG0H:1;
            vuint32_t WDG0L:1;
        } B;
    } WTISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t MSKWDG3H:1;
            vuint32_t MSKWDG3L:1;
            vuint32_t MSKWDG2H:1;
            vuint32_t MSKWDG2L:1;
            vuint32_t MSKWDG1H:1;
            vuint32_t MSKWDG1L:1;
            vuint32_t MSKWDG0H:1;
            vuint32_t MSKWDG0L:1;
        } B;
    } WTIMR;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved3[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DCLR:1;
            vuint32_t DMAEN:1;
        } B;
    } DMAE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t DS_CH19:1;
            vuint32_t DS_CH18:1;
            vuint32_t DS_CH17:1;
            vuint32_t DS_CH16:1;
            vuint32_t unused_0:16;
        } B;
    } ICDSR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved4[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t THRH:10;
            vuint32_t unused_0:6;
            vuint32_t THRL:10;
        } B;
    } WTHRHLRN[4];

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved5[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t CRES:1;
            vuint32_t unused_0:19;
            vuint32_t PRECHG:4;
            vuint32_t INPSAMP:8;
        } B;
    } CTRN[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t NCE_CH19:1;
            vuint32_t NCE_CH18:1;
            vuint32_t NCE_CH17:1;
            vuint32_t NCE_CH16:1;
            vuint32_t unused_0:16;
        } B;
    } ICNCMR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved6[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t JCE_CH19:1;
            vuint32_t JCE_CH18:1;
            vuint32_t JCE_CH17:1;
            vuint32_t JCE_CH16:1;
            vuint32_t unused_0:16;
        } B;
    } ICJCMR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved7[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PDED:8;
        } B;
    } PDEDR;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved8[116];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:3;
            vuint32_t FCERR:1;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRN[4];

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved9[360];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:18;
            vuint32_t WSEL_CH19:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH18:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH17:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH16:2;
        } B;
    } ICWSELR2;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved10[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t WEN_CH19:1;
            vuint32_t WEN_CH18:1;
            vuint32_t WEN_CH17:1;
            vuint32_t WEN_CH16:1;
            vuint32_t unused_0:16;
        } B;
    } ICWENR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved11[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t AWOR_CH19:1;
            vuint32_t AWOR_CH18:1;
            vuint32_t AWOR_CH17:1;
            vuint32_t AWOR_CH16:1;
            vuint32_t unused_0:16;
        } B;
    } ICAWORR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved12[524];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t DSD:12;
        } B;
    } ECDSDR;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved13[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t EOC_CH135:1;
            vuint32_t EOC_CH134:1;
            vuint32_t EOC_CH133:1;
            vuint32_t EOC_CH132:1;
            vuint32_t EOC_CH131:1;
            vuint32_t EOC_CH130:1;
            vuint32_t EOC_CH129:1;
            vuint32_t EOC_CH128:1;
        } B;
    } ECIPR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved14[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IM_CH135:1;
            vuint32_t IM_CH134:1;
            vuint32_t IM_CH133:1;
            vuint32_t IM_CH132:1;
            vuint32_t IM_CH131:1;
            vuint32_t IM_CH130:1;
            vuint32_t IM_CH129:1;
            vuint32_t IM_CH128:1;
        } B;
    } ECIMR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved15[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t DS_CH135:1;
            vuint32_t DS_CH134:1;
            vuint32_t DS_CH133:1;
            vuint32_t DS_CH132:1;
            vuint32_t DS_CH131:1;
            vuint32_t DS_CH130:1;
            vuint32_t DS_CH129:1;
            vuint32_t DS_CH128:1;
        } B;
    } ECDSR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved16[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t NCE_CH135:1;
            vuint32_t NCE_CH134:1;
            vuint32_t NCE_CH133:1;
            vuint32_t NCE_CH132:1;
            vuint32_t NCE_CH131:1;
            vuint32_t NCE_CH130:1;
            vuint32_t NCE_CH129:1;
            vuint32_t NCE_CH128:1;
        } B;
    } ECNCMR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved17[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t JCE_CH135:1;
            vuint32_t JCE_CH134:1;
            vuint32_t JCE_CH133:1;
            vuint32_t JCE_CH132:1;
            vuint32_t JCE_CH131:1;
            vuint32_t JCE_CH130:1;
            vuint32_t JCE_CH129:1;
            vuint32_t JCE_CH128:1;
        } B;
    } ECJCMR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved18[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH135:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH134:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH133:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH132:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH131:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH130:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH129:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH128:2;
        } B;
    } ECWSELR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved19[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WEN_CH135:1;
            vuint32_t WEN_CH134:1;
            vuint32_t WEN_CH133:1;
            vuint32_t WEN_CH132:1;
            vuint32_t WEN_CH131:1;
            vuint32_t WEN_CH130:1;
            vuint32_t WEN_CH129:1;
            vuint32_t WEN_CH128:1;
        } B;
    } ECWENR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved20[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t AWOR_CH135:1;
            vuint32_t AWOR_CH134:1;
            vuint32_t AWOR_CH133:1;
            vuint32_t AWOR_CH132:1;
            vuint32_t AWOR_CH131:1;
            vuint32_t AWOR_CH130:1;
            vuint32_t AWOR_CH129:1;
            vuint32_t AWOR_CH128:1;
        } B;
    } ECAWORR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved21[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t ICSEL_ECH128_135:7;
        } B;
    } ECMICR0;

    vuint8_t SAR_ADC_10BIT_0_ADDRESSBLOCK_reserved22[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:3;
            vuint32_t FCERR:1;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ECDRN[8];

};

/**************************************************************************/
/*                 Module: SAR_ADC_10BIT_1            */
/**************************************************************************/
struct SAR_ADC_10BIT_1_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OWREN:1;
            vuint32_t WLSIDE:1;
            vuint32_t MODE:1;
            vuint32_t unused_5:1;
            vuint32_t NSTART:1;
            vuint32_t NTRGEN:1;
            vuint32_t NEDGESEL:2;
            vuint32_t JSTART:1;
            vuint32_t JTRGEN:1;
            vuint32_t JEDGESEL:2;
            vuint32_t JTRGSEQ:1;
            vuint32_t unused_4:3;
            vuint32_t WTRIGOUT:1;
            vuint32_t unused_3:3;
            vuint32_t JTRGSEL:4;
            vuint32_t ABORTCHAIN:1;
            vuint32_t ABORT:1;
            vuint32_t unused_2:1;
            vuint32_t FRZ:1;
            vuint32_t unused_1:1;
            vuint32_t FCE:1;
            vuint32_t unused_0:1;
            vuint32_t PWDN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:4;
            vuint32_t NSTART:1;
            vuint32_t unused_3:3;
            vuint32_t JSTART:1;
            vuint32_t unused_2:4;
            vuint32_t JABORTCHAIN:1;
            vuint32_t unused_1:2;
            vuint32_t CHADDR:8;
            vuint32_t unused_0:5;
            vuint32_t ADCSTATUS:3;
        } B;
    } MSR;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t JEOC:1;
            vuint32_t JECH:1;
            vuint32_t NEOC:1;
            vuint32_t NECH:1;
        } B;
    } ISR;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t EOC_CH35:1;
            vuint32_t EOC_CH34:1;
            vuint32_t EOC_CH33:1;
            vuint32_t EOC_CH32:1;
        } B;
    } ICIPR1;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t MSKJEOC:1;
            vuint32_t MSKJECH:1;
            vuint32_t MSKNEOC:1;
            vuint32_t MSKNECH:1;
        } B;
    } IMR;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved3[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t IM_CH35:1;
            vuint32_t IM_CH34:1;
            vuint32_t IM_CH33:1;
            vuint32_t IM_CH32:1;
        } B;
    } ICIMR1;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WDG3H:1;
            vuint32_t WDG3L:1;
            vuint32_t WDG2H:1;
            vuint32_t WDG2L:1;
            vuint32_t WDG1H:1;
            vuint32_t WDG1L:1;
            vuint32_t WDG0H:1;
            vuint32_t WDG0L:1;
        } B;
    } WTISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t MSKWDG3H:1;
            vuint32_t MSKWDG3L:1;
            vuint32_t MSKWDG2H:1;
            vuint32_t MSKWDG2L:1;
            vuint32_t MSKWDG1H:1;
            vuint32_t MSKWDG1L:1;
            vuint32_t MSKWDG0H:1;
            vuint32_t MSKWDG0L:1;
        } B;
    } WTIMR;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved5[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DCLR:1;
            vuint32_t DMAEN:1;
        } B;
    } DMAE;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved6[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t DS_CH35:1;
            vuint32_t DS_CH34:1;
            vuint32_t DS_CH33:1;
            vuint32_t DS_CH32:1;
        } B;
    } ICDSR1;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved7[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t THRH:10;
            vuint32_t unused_0:6;
            vuint32_t THRL:10;
        } B;
    } WTHRHLRN[4];

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved8[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t CRES:1;
            vuint32_t unused_0:19;
            vuint32_t PRECHG:4;
            vuint32_t INPSAMP:8;
        } B;
    } CTRN[4];

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved9[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t NCE_CH35:1;
            vuint32_t NCE_CH34:1;
            vuint32_t NCE_CH33:1;
            vuint32_t NCE_CH32:1;
        } B;
    } ICNCMR1;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved10[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t JCE_CH35:1;
            vuint32_t JCE_CH34:1;
            vuint32_t JCE_CH33:1;
            vuint32_t JCE_CH32:1;
        } B;
    } ICJCMR1;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved11[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PDED:8;
        } B;
    } PDEDR;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved12[180];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:3;
            vuint32_t FCERR:1;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRN[4];

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved13[304];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:18;
            vuint32_t WSEL_CH35:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH34:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH33:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH32:2;
        } B;
    } ICWSELR4;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved14[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t WEN_CH35:1;
            vuint32_t WEN_CH34:1;
            vuint32_t WEN_CH33:1;
            vuint32_t WEN_CH32:1;
        } B;
    } ICWENR1;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved15[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t AWOR_CH35:1;
            vuint32_t AWOR_CH34:1;
            vuint32_t AWOR_CH33:1;
            vuint32_t AWOR_CH32:1;
        } B;
    } ICAWORR1;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved16[520];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t DSD:12;
        } B;
    } ECDSDR;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved17[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t EOC_CH135:1;
            vuint32_t EOC_CH134:1;
            vuint32_t EOC_CH133:1;
            vuint32_t EOC_CH132:1;
            vuint32_t EOC_CH131:1;
            vuint32_t EOC_CH130:1;
            vuint32_t EOC_CH129:1;
            vuint32_t EOC_CH128:1;
        } B;
    } ECIPR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved18[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IM_CH135:1;
            vuint32_t IM_CH134:1;
            vuint32_t IM_CH133:1;
            vuint32_t IM_CH132:1;
            vuint32_t IM_CH131:1;
            vuint32_t IM_CH130:1;
            vuint32_t IM_CH129:1;
            vuint32_t IM_CH128:1;
        } B;
    } ECIMR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved19[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t DS_CH135:1;
            vuint32_t DS_CH134:1;
            vuint32_t DS_CH133:1;
            vuint32_t DS_CH132:1;
            vuint32_t DS_CH131:1;
            vuint32_t DS_CH130:1;
            vuint32_t DS_CH129:1;
            vuint32_t DS_CH128:1;
        } B;
    } ECDSR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved20[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t NCE_CH135:1;
            vuint32_t NCE_CH134:1;
            vuint32_t NCE_CH133:1;
            vuint32_t NCE_CH132:1;
            vuint32_t NCE_CH131:1;
            vuint32_t NCE_CH130:1;
            vuint32_t NCE_CH129:1;
            vuint32_t NCE_CH128:1;
        } B;
    } ECNCMR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved21[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t JCE_CH135:1;
            vuint32_t JCE_CH134:1;
            vuint32_t JCE_CH133:1;
            vuint32_t JCE_CH132:1;
            vuint32_t JCE_CH131:1;
            vuint32_t JCE_CH130:1;
            vuint32_t JCE_CH129:1;
            vuint32_t JCE_CH128:1;
        } B;
    } ECJCMR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved22[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH135:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH134:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH133:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH132:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH131:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH130:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH129:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH128:2;
        } B;
    } ECWSELR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved23[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WEN_CH135:1;
            vuint32_t WEN_CH134:1;
            vuint32_t WEN_CH133:1;
            vuint32_t WEN_CH132:1;
            vuint32_t WEN_CH131:1;
            vuint32_t WEN_CH130:1;
            vuint32_t WEN_CH129:1;
            vuint32_t WEN_CH128:1;
        } B;
    } ECWENR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved24[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t AWOR_CH135:1;
            vuint32_t AWOR_CH134:1;
            vuint32_t AWOR_CH133:1;
            vuint32_t AWOR_CH132:1;
            vuint32_t AWOR_CH131:1;
            vuint32_t AWOR_CH130:1;
            vuint32_t AWOR_CH129:1;
            vuint32_t AWOR_CH128:1;
        } B;
    } ECAWORR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved25[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t ICSEL_ECH128_135:7;
        } B;
    } ECMICR0;

    vuint8_t SAR_ADC_10BIT_1_ADDRESSBLOCK_reserved26[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:3;
            vuint32_t FCERR:1;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ECDRN[8];

};

/**************************************************************************/
/*                 Module: SAR_ADC_10BIT_STDBY            */
/**************************************************************************/
struct SAR_ADC_10BIT_STDBY_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OWREN:1;
            vuint32_t WLSIDE:1;
            vuint32_t MODE:1;
            vuint32_t unused_5:1;
            vuint32_t NSTART:1;
            vuint32_t NTRGEN:1;
            vuint32_t NEDGESEL:2;
            vuint32_t JSTART:1;
            vuint32_t JTRGEN:1;
            vuint32_t JEDGESEL:2;
            vuint32_t JTRGSEQ:1;
            vuint32_t unused_4:1;
            vuint32_t CTUEN:1;
            vuint32_t CTU_MODE:1;
            vuint32_t WTRIGOUT:1;
            vuint32_t unused_3:3;
            vuint32_t JTRGSEL:4;
            vuint32_t ABORTCHAIN:1;
            vuint32_t ABORT:1;
            vuint32_t unused_2:1;
            vuint32_t FRZ:1;
            vuint32_t unused_1:1;
            vuint32_t FCE:1;
            vuint32_t unused_0:1;
            vuint32_t PWDN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:4;
            vuint32_t NSTART:1;
            vuint32_t unused_3:3;
            vuint32_t JSTART:1;
            vuint32_t unused_2:4;
            vuint32_t JABORTCHAIN:1;
            vuint32_t unused_1:1;
            vuint32_t CTUSTART:1;
            vuint32_t CHADDR:8;
            vuint32_t unused_0:5;
            vuint32_t ADCSTATUS:3;
        } B;
    } MSR;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t CTUTRGERR:1;
            vuint32_t EOCTU:1;
            vuint32_t JEOC:1;
            vuint32_t JECH:1;
            vuint32_t NEOC:1;
            vuint32_t NECH:1;
        } B;
    } ISR;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH95:1;
            vuint32_t EOC_CH94:1;
            vuint32_t EOC_CH93:1;
            vuint32_t EOC_CH92:1;
            vuint32_t EOC_CH91:1;
            vuint32_t EOC_CH90:1;
            vuint32_t EOC_CH89:1;
            vuint32_t EOC_CH88:1;
            vuint32_t unused_0:24;
        } B;
    } ICIPR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t MSKEOCTU:1;
            vuint32_t MSKJEOC:1;
            vuint32_t MSKJECH:1;
            vuint32_t MSKNEOC:1;
            vuint32_t MSKNECH:1;
        } B;
    } IMR;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH95:1;
            vuint32_t IM_CH94:1;
            vuint32_t IM_CH93:1;
            vuint32_t IM_CH92:1;
            vuint32_t IM_CH91:1;
            vuint32_t IM_CH90:1;
            vuint32_t IM_CH89:1;
            vuint32_t IM_CH88:1;
            vuint32_t unused_0:24;
        } B;
    } ICIMR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WDG3H:1;
            vuint32_t WDG3L:1;
            vuint32_t WDG2H:1;
            vuint32_t WDG2L:1;
            vuint32_t WDG1H:1;
            vuint32_t WDG1L:1;
            vuint32_t WDG0H:1;
            vuint32_t WDG0L:1;
        } B;
    } WTISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t MSKWDG3H:1;
            vuint32_t MSKWDG3L:1;
            vuint32_t MSKWDG2H:1;
            vuint32_t MSKWDG2L:1;
            vuint32_t MSKWDG1H:1;
            vuint32_t MSKWDG1L:1;
            vuint32_t MSKWDG0H:1;
            vuint32_t MSKWDG0L:1;
        } B;
    } WTIMR;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved3[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DCLR:1;
            vuint32_t DMAEN:1;
        } B;
    } DMAE;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved4[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH95:1;
            vuint32_t DS_CH94:1;
            vuint32_t DS_CH93:1;
            vuint32_t DS_CH92:1;
            vuint32_t DS_CH91:1;
            vuint32_t DS_CH90:1;
            vuint32_t DS_CH89:1;
            vuint32_t DS_CH88:1;
            vuint32_t unused_0:24;
        } B;
    } ICDSR2;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved5[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:6;
            vuint32_t THRH:10;
            vuint32_t unused_0:6;
            vuint32_t THRL:10;
        } B;
    } WTHRHLRN[4];

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved6[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t CRES:1;
            vuint32_t unused_0:19;
            vuint32_t PRECHG:4;
            vuint32_t INPSAMP:8;
        } B;
    } CTRN[4];

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved7[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH95:1;
            vuint32_t NCE_CH94:1;
            vuint32_t NCE_CH93:1;
            vuint32_t NCE_CH92:1;
            vuint32_t NCE_CH91:1;
            vuint32_t NCE_CH90:1;
            vuint32_t NCE_CH89:1;
            vuint32_t NCE_CH88:1;
            vuint32_t unused_0:24;
        } B;
    } ICNCMR2;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved8[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH95:1;
            vuint32_t JCE_CH94:1;
            vuint32_t JCE_CH93:1;
            vuint32_t JCE_CH92:1;
            vuint32_t JCE_CH91:1;
            vuint32_t JCE_CH90:1;
            vuint32_t JCE_CH89:1;
            vuint32_t JCE_CH88:1;
            vuint32_t unused_0:24;
        } B;
    } ICJCMR2;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved9[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PDED:8;
        } B;
    } PDEDR;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved10[404];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:3;
            vuint32_t FCERR:1;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRN[8];

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved11[92];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH95:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH94:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH93:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH92:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH91:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH90:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH89:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH88:2;
        } B;
    } ICWSELR11;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved12[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH95:1;
            vuint32_t WEN_CH94:1;
            vuint32_t WEN_CH93:1;
            vuint32_t WEN_CH92:1;
            vuint32_t WEN_CH91:1;
            vuint32_t WEN_CH90:1;
            vuint32_t WEN_CH89:1;
            vuint32_t WEN_CH88:1;
            vuint32_t unused_0:24;
        } B;
    } ICWENR2;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved13[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH95:1;
            vuint32_t AWOR_CH94:1;
            vuint32_t AWOR_CH93:1;
            vuint32_t AWOR_CH92:1;
            vuint32_t AWOR_CH91:1;
            vuint32_t AWOR_CH90:1;
            vuint32_t AWOR_CH89:1;
            vuint32_t AWOR_CH88:1;
            vuint32_t unused_0:24;
        } B;
    } ICAWORR2;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved14[516];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t DSD:12;
        } B;
    } ECDSDR;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved15[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t EOC_CH135:1;
            vuint32_t EOC_CH134:1;
            vuint32_t EOC_CH133:1;
            vuint32_t EOC_CH132:1;
            vuint32_t EOC_CH131:1;
            vuint32_t EOC_CH130:1;
            vuint32_t EOC_CH129:1;
            vuint32_t EOC_CH128:1;
        } B;
    } ECIPR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved16[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IM_CH135:1;
            vuint32_t IM_CH134:1;
            vuint32_t IM_CH133:1;
            vuint32_t IM_CH132:1;
            vuint32_t IM_CH131:1;
            vuint32_t IM_CH130:1;
            vuint32_t IM_CH129:1;
            vuint32_t IM_CH128:1;
        } B;
    } ECIMR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved17[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t DS_CH135:1;
            vuint32_t DS_CH134:1;
            vuint32_t DS_CH133:1;
            vuint32_t DS_CH132:1;
            vuint32_t DS_CH131:1;
            vuint32_t DS_CH130:1;
            vuint32_t DS_CH129:1;
            vuint32_t DS_CH128:1;
        } B;
    } ECDSR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved18[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t NCE_CH135:1;
            vuint32_t NCE_CH134:1;
            vuint32_t NCE_CH133:1;
            vuint32_t NCE_CH132:1;
            vuint32_t NCE_CH131:1;
            vuint32_t NCE_CH130:1;
            vuint32_t NCE_CH129:1;
            vuint32_t NCE_CH128:1;
        } B;
    } ECNCMR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved19[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t JCE_CH135:1;
            vuint32_t JCE_CH134:1;
            vuint32_t JCE_CH133:1;
            vuint32_t JCE_CH132:1;
            vuint32_t JCE_CH131:1;
            vuint32_t JCE_CH130:1;
            vuint32_t JCE_CH129:1;
            vuint32_t JCE_CH128:1;
        } B;
    } ECJCMR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved20[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH135:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH134:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH133:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH132:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH131:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH130:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH129:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH128:2;
        } B;
    } ECWSELR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved21[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WEN_CH135:1;
            vuint32_t WEN_CH134:1;
            vuint32_t WEN_CH133:1;
            vuint32_t WEN_CH132:1;
            vuint32_t WEN_CH131:1;
            vuint32_t WEN_CH130:1;
            vuint32_t WEN_CH129:1;
            vuint32_t WEN_CH128:1;
        } B;
    } ECWENR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved22[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t AWOR_CH135:1;
            vuint32_t AWOR_CH134:1;
            vuint32_t AWOR_CH133:1;
            vuint32_t AWOR_CH132:1;
            vuint32_t AWOR_CH131:1;
            vuint32_t AWOR_CH130:1;
            vuint32_t AWOR_CH129:1;
            vuint32_t AWOR_CH128:1;
        } B;
    } ECAWORR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved23[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t ICSEL_ECH128_135:7;
        } B;
    } ECMICR0;

    vuint8_t SAR_ADC_10BIT_STDBY_ADDRESSBLOCK_reserved24[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:3;
            vuint32_t FCERR:1;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ECDRN[8];

};

/**************************************************************************/
/*                 Module: SAR_ADC_12BIT_0            */
/**************************************************************************/
struct SAR_ADC_12BIT_0_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OWREN:1;
            vuint32_t WLSIDE:1;
            vuint32_t MODE:1;
            vuint32_t unused_4:1;
            vuint32_t NSTART:1;
            vuint32_t NTRGEN:1;
            vuint32_t NEDGESEL:2;
            vuint32_t JSTART:1;
            vuint32_t JTRGEN:1;
            vuint32_t JEDGESEL:2;
            vuint32_t JTRGSEQ:1;
            vuint32_t unused_3:3;
            vuint32_t WTRIGOUT:1;
            vuint32_t unused_2:3;
            vuint32_t JTRGSEL:4;
            vuint32_t ABORTCHAIN:1;
            vuint32_t ABORT:1;
            vuint32_t unused_1:1;
            vuint32_t FRZ:1;
            vuint32_t unused_0:3;
            vuint32_t PWDN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:4;
            vuint32_t NSTART:1;
            vuint32_t unused_3:3;
            vuint32_t JSTART:1;
            vuint32_t unused_2:4;
            vuint32_t JABORTCHAIN:1;
            vuint32_t unused_1:2;
            vuint32_t CHADDR:8;
            vuint32_t unused_0:5;
            vuint32_t ADCSTATUS:3;
        } B;
    } MSR;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t JEOC:1;
            vuint32_t JECH:1;
            vuint32_t NEOC:1;
            vuint32_t NECH:1;
        } B;
    } ISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t EOC_CH15:1;
            vuint32_t EOC_CH14:1;
            vuint32_t EOC_CH13:1;
            vuint32_t EOC_CH12:1;
            vuint32_t EOC_CH11:1;
            vuint32_t EOC_CH10:1;
            vuint32_t EOC_CH9:1;
            vuint32_t EOC_CH8:1;
            vuint32_t unused_0:8;
        } B;
    } ICIPR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t MSKJEOC:1;
            vuint32_t MSKJECH:1;
            vuint32_t MSKNEOC:1;
            vuint32_t MSKNECH:1;
        } B;
    } IMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t IM_CH15:1;
            vuint32_t IM_CH14:1;
            vuint32_t IM_CH13:1;
            vuint32_t IM_CH12:1;
            vuint32_t IM_CH11:1;
            vuint32_t IM_CH10:1;
            vuint32_t IM_CH9:1;
            vuint32_t IM_CH8:1;
            vuint32_t unused_0:8;
        } B;
    } ICIMR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WDG3H:1;
            vuint32_t WDG3L:1;
            vuint32_t WDG2H:1;
            vuint32_t WDG2L:1;
            vuint32_t WDG1H:1;
            vuint32_t WDG1L:1;
            vuint32_t WDG0H:1;
            vuint32_t WDG0L:1;
        } B;
    } WTISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t MSKWDG3H:1;
            vuint32_t MSKWDG3L:1;
            vuint32_t MSKWDG2H:1;
            vuint32_t MSKWDG2L:1;
            vuint32_t MSKWDG1H:1;
            vuint32_t MSKWDG1L:1;
            vuint32_t MSKWDG0H:1;
            vuint32_t MSKWDG0L:1;
        } B;
    } WTIMR;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved3[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DCLR:1;
            vuint32_t DMAEN:1;
        } B;
    } DMAE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t DS_CH15:1;
            vuint32_t DS_CH14:1;
            vuint32_t DS_CH13:1;
            vuint32_t DS_CH12:1;
            vuint32_t DS_CH11:1;
            vuint32_t DS_CH10:1;
            vuint32_t DS_CH9:1;
            vuint32_t DS_CH8:1;
            vuint32_t unused_0:8;
        } B;
    } ICDSR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved4[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t THRH:12;
            vuint32_t unused_0:4;
            vuint32_t THRL:12;
        } B;
    } WTHRHLRN[4];

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved5[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t CRES:1;
            vuint32_t unused_0:19;
            vuint32_t PRECHG:4;
            vuint32_t INPSAMP:8;
        } B;
    } CTRN[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t NCE_CH15:1;
            vuint32_t NCE_CH14:1;
            vuint32_t NCE_CH13:1;
            vuint32_t NCE_CH12:1;
            vuint32_t NCE_CH11:1;
            vuint32_t NCE_CH10:1;
            vuint32_t NCE_CH9:1;
            vuint32_t NCE_CH8:1;
            vuint32_t unused_0:8;
        } B;
    } ICNCMR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved6[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t JCE_CH15:1;
            vuint32_t JCE_CH14:1;
            vuint32_t JCE_CH13:1;
            vuint32_t JCE_CH12:1;
            vuint32_t JCE_CH11:1;
            vuint32_t JCE_CH10:1;
            vuint32_t JCE_CH9:1;
            vuint32_t JCE_CH8:1;
            vuint32_t unused_0:8;
        } B;
    } ICJCMR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved7[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PDED:8;
        } B;
    } PDEDR;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved8[84];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRN[8];

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved9[372];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH15:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH14:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH13:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH12:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH11:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH10:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH9:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH8:2;
        } B;
    } ICWSELR1;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved10[40];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t WEN_CH15:1;
            vuint32_t WEN_CH14:1;
            vuint32_t WEN_CH13:1;
            vuint32_t WEN_CH12:1;
            vuint32_t WEN_CH11:1;
            vuint32_t WEN_CH10:1;
            vuint32_t WEN_CH9:1;
            vuint32_t WEN_CH8:1;
            vuint32_t unused_0:8;
        } B;
    } ICWENR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved11[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t AWOR_CH15:1;
            vuint32_t AWOR_CH14:1;
            vuint32_t AWOR_CH13:1;
            vuint32_t AWOR_CH12:1;
            vuint32_t AWOR_CH11:1;
            vuint32_t AWOR_CH10:1;
            vuint32_t AWOR_CH9:1;
            vuint32_t AWOR_CH8:1;
            vuint32_t unused_0:8;
        } B;
    } ICAWORR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved12[524];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t DSD:12;
        } B;
    } ECDSDR;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved13[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t EOC_CH135:1;
            vuint32_t EOC_CH134:1;
            vuint32_t EOC_CH133:1;
            vuint32_t EOC_CH132:1;
            vuint32_t EOC_CH131:1;
            vuint32_t EOC_CH130:1;
            vuint32_t EOC_CH129:1;
            vuint32_t EOC_CH128:1;
        } B;
    } ECIPR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved14[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IM_CH135:1;
            vuint32_t IM_CH134:1;
            vuint32_t IM_CH133:1;
            vuint32_t IM_CH132:1;
            vuint32_t IM_CH131:1;
            vuint32_t IM_CH130:1;
            vuint32_t IM_CH129:1;
            vuint32_t IM_CH128:1;
        } B;
    } ECIMR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved15[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t DS_CH135:1;
            vuint32_t DS_CH134:1;
            vuint32_t DS_CH133:1;
            vuint32_t DS_CH132:1;
            vuint32_t DS_CH131:1;
            vuint32_t DS_CH130:1;
            vuint32_t DS_CH129:1;
            vuint32_t DS_CH128:1;
        } B;
    } ECDSR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved16[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t NCE_CH135:1;
            vuint32_t NCE_CH134:1;
            vuint32_t NCE_CH133:1;
            vuint32_t NCE_CH132:1;
            vuint32_t NCE_CH131:1;
            vuint32_t NCE_CH130:1;
            vuint32_t NCE_CH129:1;
            vuint32_t NCE_CH128:1;
        } B;
    } ECNCMR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved17[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t JCE_CH135:1;
            vuint32_t JCE_CH134:1;
            vuint32_t JCE_CH133:1;
            vuint32_t JCE_CH132:1;
            vuint32_t JCE_CH131:1;
            vuint32_t JCE_CH130:1;
            vuint32_t JCE_CH129:1;
            vuint32_t JCE_CH128:1;
        } B;
    } ECJCMR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved18[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH135:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH134:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH133:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH132:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH131:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH130:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH129:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH128:2;
        } B;
    } ECWSELR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved19[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WEN_CH135:1;
            vuint32_t WEN_CH134:1;
            vuint32_t WEN_CH133:1;
            vuint32_t WEN_CH132:1;
            vuint32_t WEN_CH131:1;
            vuint32_t WEN_CH130:1;
            vuint32_t WEN_CH129:1;
            vuint32_t WEN_CH128:1;
        } B;
    } ECWENR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved20[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t AWOR_CH135:1;
            vuint32_t AWOR_CH134:1;
            vuint32_t AWOR_CH133:1;
            vuint32_t AWOR_CH132:1;
            vuint32_t AWOR_CH131:1;
            vuint32_t AWOR_CH130:1;
            vuint32_t AWOR_CH129:1;
            vuint32_t AWOR_CH128:1;
        } B;
    } ECAWORR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved21[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t ICSEL_ECH128_135:7;
        } B;
    } ECMICR0;

    vuint8_t SAR_ADC_12BIT_0_ADDRESSBLOCK_reserved22[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ECDRN[8];

};

/**************************************************************************/
/*                 Module: SAR_ADC_12BIT_1            */
/**************************************************************************/
struct SAR_ADC_12BIT_1_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OWREN:1;
            vuint32_t WLSIDE:1;
            vuint32_t MODE:1;
            vuint32_t unused_4:1;
            vuint32_t NSTART:1;
            vuint32_t NTRGEN:1;
            vuint32_t NEDGESEL:2;
            vuint32_t JSTART:1;
            vuint32_t JTRGEN:1;
            vuint32_t JEDGESEL:2;
            vuint32_t JTRGSEQ:1;
            vuint32_t unused_3:3;
            vuint32_t WTRIGOUT:1;
            vuint32_t unused_2:3;
            vuint32_t JTRGSEL:4;
            vuint32_t ABORTCHAIN:1;
            vuint32_t ABORT:1;
            vuint32_t unused_1:1;
            vuint32_t FRZ:1;
            vuint32_t unused_0:3;
            vuint32_t PWDN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:4;
            vuint32_t NSTART:1;
            vuint32_t unused_3:3;
            vuint32_t JSTART:1;
            vuint32_t unused_2:4;
            vuint32_t JABORTCHAIN:1;
            vuint32_t unused_1:2;
            vuint32_t CHADDR:8;
            vuint32_t unused_0:5;
            vuint32_t ADCSTATUS:3;
        } B;
    } MSR;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t JEOC:1;
            vuint32_t JECH:1;
            vuint32_t NEOC:1;
            vuint32_t NECH:1;
        } B;
    } ISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH31:1;
            vuint32_t EOC_CH30:1;
            vuint32_t EOC_CH29:1;
            vuint32_t EOC_CH28:1;
            vuint32_t EOC_CH27:1;
            vuint32_t EOC_CH26:1;
            vuint32_t unused_1:2;
            vuint32_t EOC_CH23:1;
            vuint32_t EOC_CH22:1;
            vuint32_t unused_0:22;
        } B;
    } ICIPR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t MSKJEOC:1;
            vuint32_t MSKJECH:1;
            vuint32_t MSKNEOC:1;
            vuint32_t MSKNECH:1;
        } B;
    } IMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH31:1;
            vuint32_t IM_CH30:1;
            vuint32_t IM_CH29:1;
            vuint32_t IM_CH28:1;
            vuint32_t IM_CH27:1;
            vuint32_t IM_CH26:1;
            vuint32_t unused_1:2;
            vuint32_t IM_CH23:1;
            vuint32_t IM_CH22:1;
            vuint32_t unused_0:22;
        } B;
    } ICIMR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WDG3H:1;
            vuint32_t WDG3L:1;
            vuint32_t WDG2H:1;
            vuint32_t WDG2L:1;
            vuint32_t WDG1H:1;
            vuint32_t WDG1L:1;
            vuint32_t WDG0H:1;
            vuint32_t WDG0L:1;
        } B;
    } WTISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t MSKWDG3H:1;
            vuint32_t MSKWDG3L:1;
            vuint32_t MSKWDG2H:1;
            vuint32_t MSKWDG2L:1;
            vuint32_t MSKWDG1H:1;
            vuint32_t MSKWDG1L:1;
            vuint32_t MSKWDG0H:1;
            vuint32_t MSKWDG0L:1;
        } B;
    } WTIMR;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved3[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DCLR:1;
            vuint32_t DMAEN:1;
        } B;
    } DMAE;

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH31:1;
            vuint32_t DS_CH30:1;
            vuint32_t DS_CH29:1;
            vuint32_t DS_CH28:1;
            vuint32_t DS_CH27:1;
            vuint32_t DS_CH26:1;
            vuint32_t unused_1:2;
            vuint32_t DS_CH23:1;
            vuint32_t DS_CH22:1;
            vuint32_t unused_0:22;
        } B;
    } ICDSR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved4[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t THRH:12;
            vuint32_t unused_0:4;
            vuint32_t THRL:12;
        } B;
    } WTHRHLRN[4];

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved5[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t CRES:1;
            vuint32_t unused_0:19;
            vuint32_t PRECHG:4;
            vuint32_t INPSAMP:8;
        } B;
    } CTRN[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH31:1;
            vuint32_t NCE_CH30:1;
            vuint32_t NCE_CH29:1;
            vuint32_t NCE_CH28:1;
            vuint32_t NCE_CH27:1;
            vuint32_t NCE_CH26:1;
            vuint32_t unused_1:2;
            vuint32_t NCE_CH23:1;
            vuint32_t NCE_CH22:1;
            vuint32_t unused_0:22;
        } B;
    } ICNCMR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved6[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH31:1;
            vuint32_t JCE_CH30:1;
            vuint32_t JCE_CH29:1;
            vuint32_t JCE_CH28:1;
            vuint32_t JCE_CH27:1;
            vuint32_t JCE_CH26:1;
            vuint32_t unused_1:2;
            vuint32_t JCE_CH23:1;
            vuint32_t JCE_CH22:1;
            vuint32_t unused_0:22;
        } B;
    } ICJCMR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved7[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PDED:8;
        } B;
    } PDEDR;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved8[140];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRNN[2];

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved9[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRX[6];

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved10[312];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH23:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH22:2;
            vuint32_t unused_0:24;
        } B;
    } ICWSELR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH31:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH30:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH29:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH28:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH27:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH26:2;
            vuint32_t unused_0:8;
        } B;
    } ICWSELR3;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved11[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH31:1;
            vuint32_t WEN_CH30:1;
            vuint32_t WEN_CH29:1;
            vuint32_t WEN_CH28:1;
            vuint32_t WEN_CH27:1;
            vuint32_t WEN_CH26:1;
            vuint32_t unused_1:2;
            vuint32_t WEN_CH23:1;
            vuint32_t WEN_CH22:1;
            vuint32_t unused_0:22;
        } B;
    } ICWENR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved12[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH31:1;
            vuint32_t AWOR_CH30:1;
            vuint32_t AWOR_CH29:1;
            vuint32_t AWOR_CH28:1;
            vuint32_t AWOR_CH27:1;
            vuint32_t AWOR_CH26:1;
            vuint32_t unused_1:2;
            vuint32_t AWOR_CH23:1;
            vuint32_t AWOR_CH22:1;
            vuint32_t unused_0:22;
        } B;
    } ICAWORR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved13[524];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t DSD:12;
        } B;
    } ECDSDR;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved14[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t EOC_CH135:1;
            vuint32_t EOC_CH134:1;
            vuint32_t EOC_CH133:1;
            vuint32_t EOC_CH132:1;
            vuint32_t EOC_CH131:1;
            vuint32_t EOC_CH130:1;
            vuint32_t EOC_CH129:1;
            vuint32_t EOC_CH128:1;
        } B;
    } ECIPR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved15[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IM_CH135:1;
            vuint32_t IM_CH134:1;
            vuint32_t IM_CH133:1;
            vuint32_t IM_CH132:1;
            vuint32_t IM_CH131:1;
            vuint32_t IM_CH130:1;
            vuint32_t IM_CH129:1;
            vuint32_t IM_CH128:1;
        } B;
    } ECIMR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved16[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t DS_CH135:1;
            vuint32_t DS_CH134:1;
            vuint32_t DS_CH133:1;
            vuint32_t DS_CH132:1;
            vuint32_t DS_CH131:1;
            vuint32_t DS_CH130:1;
            vuint32_t DS_CH129:1;
            vuint32_t DS_CH128:1;
        } B;
    } ECDSR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved17[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t NCE_CH135:1;
            vuint32_t NCE_CH134:1;
            vuint32_t NCE_CH133:1;
            vuint32_t NCE_CH132:1;
            vuint32_t NCE_CH131:1;
            vuint32_t NCE_CH130:1;
            vuint32_t NCE_CH129:1;
            vuint32_t NCE_CH128:1;
        } B;
    } ECNCMR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved18[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t JCE_CH135:1;
            vuint32_t JCE_CH134:1;
            vuint32_t JCE_CH133:1;
            vuint32_t JCE_CH132:1;
            vuint32_t JCE_CH131:1;
            vuint32_t JCE_CH130:1;
            vuint32_t JCE_CH129:1;
            vuint32_t JCE_CH128:1;
        } B;
    } ECJCMR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved19[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH135:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH134:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH133:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH132:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH131:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH130:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH129:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH128:2;
        } B;
    } ECWSELR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved20[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WEN_CH135:1;
            vuint32_t WEN_CH134:1;
            vuint32_t WEN_CH133:1;
            vuint32_t WEN_CH132:1;
            vuint32_t WEN_CH131:1;
            vuint32_t WEN_CH130:1;
            vuint32_t WEN_CH129:1;
            vuint32_t WEN_CH128:1;
        } B;
    } ECWENR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved21[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t AWOR_CH135:1;
            vuint32_t AWOR_CH134:1;
            vuint32_t AWOR_CH133:1;
            vuint32_t AWOR_CH132:1;
            vuint32_t AWOR_CH131:1;
            vuint32_t AWOR_CH130:1;
            vuint32_t AWOR_CH129:1;
            vuint32_t AWOR_CH128:1;
        } B;
    } ECAWORR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved22[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t ICSEL_ECH128_135:7;
        } B;
    } ECMICR0;

    vuint8_t SAR_ADC_12BIT_1_ADDRESSBLOCK_reserved23[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ECDRN[8];

};

/**************************************************************************/
/*                 Module: SAR_ADC_12BIT_2            */
/**************************************************************************/
struct SAR_ADC_12BIT_2_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OWREN:1;
            vuint32_t WLSIDE:1;
            vuint32_t MODE:1;
            vuint32_t unused_4:1;
            vuint32_t NSTART:1;
            vuint32_t NTRGEN:1;
            vuint32_t NEDGESEL:2;
            vuint32_t JSTART:1;
            vuint32_t JTRGEN:1;
            vuint32_t JEDGESEL:2;
            vuint32_t JTRGSEQ:1;
            vuint32_t unused_3:3;
            vuint32_t WTRIGOUT:1;
            vuint32_t unused_2:3;
            vuint32_t JTRGSEL:4;
            vuint32_t ABORTCHAIN:1;
            vuint32_t ABORT:1;
            vuint32_t unused_1:1;
            vuint32_t FRZ:1;
            vuint32_t unused_0:3;
            vuint32_t PWDN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:4;
            vuint32_t NSTART:1;
            vuint32_t unused_3:3;
            vuint32_t JSTART:1;
            vuint32_t unused_2:4;
            vuint32_t JABORTCHAIN:1;
            vuint32_t unused_1:2;
            vuint32_t CHADDR:8;
            vuint32_t unused_0:5;
            vuint32_t ADCSTATUS:3;
        } B;
    } MSR;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t JEOC:1;
            vuint32_t JECH:1;
            vuint32_t NEOC:1;
            vuint32_t NECH:1;
        } B;
    } ISR;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH63:1;
            vuint32_t unused_3:3;
            vuint32_t EOC_CH59:1;
            vuint32_t EOC_CH58:1;
            vuint32_t EOC_CH57:1;
            vuint32_t EOC_CH56:1;
            vuint32_t EOC_CH55:1;
            vuint32_t EOC_CH54:1;
            vuint32_t unused_2:2;
            vuint32_t EOC_CH51:1;
            vuint32_t EOC_CH50:1;
            vuint32_t EOC_CH49:1;
            vuint32_t EOC_CH48:1;
            vuint32_t unused_1:4;
            vuint32_t EOC_CH43:1;
            vuint32_t EOC_CH42:1;
            vuint32_t EOC_CH41:1;
            vuint32_t EOC_CH40:1;
            vuint32_t unused_0:8;
        } B;
    } ICIPR1;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t MSKJEOC:1;
            vuint32_t MSKJECH:1;
            vuint32_t MSKNEOC:1;
            vuint32_t MSKNECH:1;
        } B;
    } IMR;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved3[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH63:1;
            vuint32_t unused_3:3;
            vuint32_t IM_CH59:1;
            vuint32_t IM_CH58:1;
            vuint32_t IM_CH57:1;
            vuint32_t IM_CH56:1;
            vuint32_t IM_CH55:1;
            vuint32_t IM_CH54:1;
            vuint32_t unused_2:2;
            vuint32_t IM_CH51:1;
            vuint32_t IM_CH50:1;
            vuint32_t IM_CH49:1;
            vuint32_t IM_CH48:1;
            vuint32_t unused_1:4;
            vuint32_t IM_CH43:1;
            vuint32_t IM_CH42:1;
            vuint32_t IM_CH41:1;
            vuint32_t IM_CH40:1;
            vuint32_t unused_0:8;
        } B;
    } ICIMR1;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WDG3H:1;
            vuint32_t WDG3L:1;
            vuint32_t WDG2H:1;
            vuint32_t WDG2L:1;
            vuint32_t WDG1H:1;
            vuint32_t WDG1L:1;
            vuint32_t WDG0H:1;
            vuint32_t WDG0L:1;
        } B;
    } WTISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t MSKWDG3H:1;
            vuint32_t MSKWDG3L:1;
            vuint32_t MSKWDG2H:1;
            vuint32_t MSKWDG2L:1;
            vuint32_t MSKWDG1H:1;
            vuint32_t MSKWDG1L:1;
            vuint32_t MSKWDG0H:1;
            vuint32_t MSKWDG0L:1;
        } B;
    } WTIMR;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved5[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DCLR:1;
            vuint32_t DMAEN:1;
        } B;
    } DMAE;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved6[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH63:1;
            vuint32_t unused_3:3;
            vuint32_t DS_CH59:1;
            vuint32_t DS_CH58:1;
            vuint32_t DS_CH57:1;
            vuint32_t DS_CH56:1;
            vuint32_t DS_CH55:1;
            vuint32_t DS_CH54:1;
            vuint32_t unused_2:2;
            vuint32_t DS_CH51:1;
            vuint32_t DS_CH50:1;
            vuint32_t DS_CH49:1;
            vuint32_t DS_CH48:1;
            vuint32_t unused_1:4;
            vuint32_t DS_CH43:1;
            vuint32_t DS_CH42:1;
            vuint32_t DS_CH41:1;
            vuint32_t DS_CH40:1;
            vuint32_t unused_0:8;
        } B;
    } ICDSR1;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved7[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t THRH:12;
            vuint32_t unused_0:4;
            vuint32_t THRL:12;
        } B;
    } WTHRHLRN[4];

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved8[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t CRES:1;
            vuint32_t unused_0:19;
            vuint32_t PRECHG:4;
            vuint32_t INPSAMP:8;
        } B;
    } CTRN[4];

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved9[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH63:1;
            vuint32_t unused_3:3;
            vuint32_t NCE_CH59:1;
            vuint32_t NCE_CH58:1;
            vuint32_t NCE_CH57:1;
            vuint32_t NCE_CH56:1;
            vuint32_t NCE_CH55:1;
            vuint32_t NCE_CH54:1;
            vuint32_t unused_2:2;
            vuint32_t NCE_CH51:1;
            vuint32_t NCE_CH50:1;
            vuint32_t NCE_CH49:1;
            vuint32_t NCE_CH48:1;
            vuint32_t unused_1:4;
            vuint32_t NCE_CH43:1;
            vuint32_t NCE_CH42:1;
            vuint32_t NCE_CH41:1;
            vuint32_t NCE_CH40:1;
            vuint32_t unused_0:8;
        } B;
    } ICNCMR1;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved10[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH63:1;
            vuint32_t unused_3:3;
            vuint32_t JCE_CH59:1;
            vuint32_t JCE_CH58:1;
            vuint32_t JCE_CH57:1;
            vuint32_t JCE_CH56:1;
            vuint32_t JCE_CH55:1;
            vuint32_t JCE_CH54:1;
            vuint32_t unused_2:2;
            vuint32_t JCE_CH51:1;
            vuint32_t JCE_CH50:1;
            vuint32_t JCE_CH49:1;
            vuint32_t JCE_CH48:1;
            vuint32_t unused_1:4;
            vuint32_t JCE_CH43:1;
            vuint32_t JCE_CH42:1;
            vuint32_t JCE_CH41:1;
            vuint32_t JCE_CH40:1;
            vuint32_t unused_0:8;
        } B;
    } ICJCMR1;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved11[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PDED:8;
        } B;
    } PDEDR;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved12[212];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRNN[4];

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved13[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRX[4];

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved14[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRY[6];

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved15[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDR63;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved16[228];

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH63:1;
            vuint32_t unused_3:3;
            vuint32_t WEN_CH59:1;
            vuint32_t WEN_CH58:1;
            vuint32_t WEN_CH57:1;
            vuint32_t WEN_CH56:1;
            vuint32_t WEN_CH55:1;
            vuint32_t WEN_CH54:1;
            vuint32_t unused_2:2;
            vuint32_t WEN_CH51:1;
            vuint32_t WEN_CH50:1;
            vuint32_t WEN_CH49:1;
            vuint32_t WEN_CH48:1;
            vuint32_t unused_1:4;
            vuint32_t WEN_CH43:1;
            vuint32_t WEN_CH42:1;
            vuint32_t WEN_CH41:1;
            vuint32_t WEN_CH40:1;
            vuint32_t unused_0:8;
        } B;
    } ICWENR1;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved17[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH63:1;
            vuint32_t unused_3:3;
            vuint32_t AWOR_CH59:1;
            vuint32_t AWOR_CH58:1;
            vuint32_t AWOR_CH57:1;
            vuint32_t AWOR_CH56:1;
            vuint32_t AWOR_CH55:1;
            vuint32_t AWOR_CH54:1;
            vuint32_t unused_2:2;
            vuint32_t AWOR_CH51:1;
            vuint32_t AWOR_CH50:1;
            vuint32_t AWOR_CH49:1;
            vuint32_t AWOR_CH48:1;
            vuint32_t unused_1:4;
            vuint32_t AWOR_CH43:1;
            vuint32_t AWOR_CH42:1;
            vuint32_t AWOR_CH41:1;
            vuint32_t AWOR_CH40:1;
            vuint32_t unused_0:8;
        } B;
    } ICAWORR1;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved18[520];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t DSD:12;
        } B;
    } ECDSDR;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved19[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t EOC_CH135:1;
            vuint32_t EOC_CH134:1;
            vuint32_t EOC_CH133:1;
            vuint32_t EOC_CH132:1;
            vuint32_t EOC_CH131:1;
            vuint32_t EOC_CH130:1;
            vuint32_t EOC_CH129:1;
            vuint32_t EOC_CH128:1;
        } B;
    } ECIPR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved20[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IM_CH135:1;
            vuint32_t IM_CH134:1;
            vuint32_t IM_CH133:1;
            vuint32_t IM_CH132:1;
            vuint32_t IM_CH131:1;
            vuint32_t IM_CH130:1;
            vuint32_t IM_CH129:1;
            vuint32_t IM_CH128:1;
        } B;
    } ECIMR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved21[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t DS_CH135:1;
            vuint32_t DS_CH134:1;
            vuint32_t DS_CH133:1;
            vuint32_t DS_CH132:1;
            vuint32_t DS_CH131:1;
            vuint32_t DS_CH130:1;
            vuint32_t DS_CH129:1;
            vuint32_t DS_CH128:1;
        } B;
    } ECDSR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved22[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t NCE_CH135:1;
            vuint32_t NCE_CH134:1;
            vuint32_t NCE_CH133:1;
            vuint32_t NCE_CH132:1;
            vuint32_t NCE_CH131:1;
            vuint32_t NCE_CH130:1;
            vuint32_t NCE_CH129:1;
            vuint32_t NCE_CH128:1;
        } B;
    } ECNCMR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved23[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t JCE_CH135:1;
            vuint32_t JCE_CH134:1;
            vuint32_t JCE_CH133:1;
            vuint32_t JCE_CH132:1;
            vuint32_t JCE_CH131:1;
            vuint32_t JCE_CH130:1;
            vuint32_t JCE_CH129:1;
            vuint32_t JCE_CH128:1;
        } B;
    } ECJCMR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved24[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH135:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH134:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH133:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH132:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH131:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH130:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH129:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH128:2;
        } B;
    } ECWSELR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved25[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WEN_CH135:1;
            vuint32_t WEN_CH134:1;
            vuint32_t WEN_CH133:1;
            vuint32_t WEN_CH132:1;
            vuint32_t WEN_CH131:1;
            vuint32_t WEN_CH130:1;
            vuint32_t WEN_CH129:1;
            vuint32_t WEN_CH128:1;
        } B;
    } ECWENR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved26[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t AWOR_CH135:1;
            vuint32_t AWOR_CH134:1;
            vuint32_t AWOR_CH133:1;
            vuint32_t AWOR_CH132:1;
            vuint32_t AWOR_CH131:1;
            vuint32_t AWOR_CH130:1;
            vuint32_t AWOR_CH129:1;
            vuint32_t AWOR_CH128:1;
        } B;
    } ECAWORR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved27[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t ICSEL_ECH128_135:7;
        } B;
    } ECMICR0;

    vuint8_t SAR_ADC_12BIT_2_ADDRESSBLOCK_reserved28[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ECDRN[8];

};

/**************************************************************************/
/*                 Module: SAR_ADC_12BIT_3            */
/**************************************************************************/
struct SAR_ADC_12BIT_3_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OWREN:1;
            vuint32_t WLSIDE:1;
            vuint32_t MODE:1;
            vuint32_t unused_4:1;
            vuint32_t NSTART:1;
            vuint32_t NTRGEN:1;
            vuint32_t NEDGESEL:2;
            vuint32_t JSTART:1;
            vuint32_t JTRGEN:1;
            vuint32_t JEDGESEL:2;
            vuint32_t JTRGSEQ:1;
            vuint32_t unused_3:3;
            vuint32_t WTRIGOUT:1;
            vuint32_t unused_2:3;
            vuint32_t JTRGSEL:4;
            vuint32_t ABORTCHAIN:1;
            vuint32_t ABORT:1;
            vuint32_t unused_1:1;
            vuint32_t FRZ:1;
            vuint32_t unused_0:3;
            vuint32_t PWDN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:4;
            vuint32_t NSTART:1;
            vuint32_t unused_3:3;
            vuint32_t JSTART:1;
            vuint32_t unused_2:4;
            vuint32_t JABORTCHAIN:1;
            vuint32_t unused_1:2;
            vuint32_t CHADDR:8;
            vuint32_t unused_0:5;
            vuint32_t ADCSTATUS:3;
        } B;
    } MSR;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t JEOC:1;
            vuint32_t JECH:1;
            vuint32_t NEOC:1;
            vuint32_t NECH:1;
        } B;
    } ISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t EOC_CH7:1;
            vuint32_t EOC_CH6:1;
            vuint32_t EOC_CH5:1;
            vuint32_t EOC_CH4:1;
            vuint32_t unused_0:4;
        } B;
    } ICIPR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:16;
            vuint32_t EOC_CH79:1;
            vuint32_t EOC_CH78:1;
            vuint32_t EOC_CH77:1;
            vuint32_t EOC_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t EOC_CH73:1;
            vuint32_t EOC_CH72:1;
            vuint32_t EOC_CH71:1;
            vuint32_t EOC_CH70:1;
            vuint32_t EOC_CH69:1;
            vuint32_t EOC_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t EOC_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICIPR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t MSKJEOC:1;
            vuint32_t MSKJECH:1;
            vuint32_t MSKNEOC:1;
            vuint32_t MSKNECH:1;
        } B;
    } IMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t IM_CH7:1;
            vuint32_t IM_CH6:1;
            vuint32_t IM_CH5:1;
            vuint32_t IM_CH4:1;
            vuint32_t unused_0:4;
        } B;
    } ICIMR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:16;
            vuint32_t IM_CH79:1;
            vuint32_t IM_CH78:1;
            vuint32_t IM_CH77:1;
            vuint32_t IM_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t IM_CH73:1;
            vuint32_t IM_CH72:1;
            vuint32_t IM_CH71:1;
            vuint32_t IM_CH70:1;
            vuint32_t IM_CH69:1;
            vuint32_t IM_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t IM_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICIMR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WDG3H:1;
            vuint32_t WDG3L:1;
            vuint32_t WDG2H:1;
            vuint32_t WDG2L:1;
            vuint32_t WDG1H:1;
            vuint32_t WDG1L:1;
            vuint32_t WDG0H:1;
            vuint32_t WDG0L:1;
        } B;
    } WTISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t MSKWDG3H:1;
            vuint32_t MSKWDG3L:1;
            vuint32_t MSKWDG2H:1;
            vuint32_t MSKWDG2L:1;
            vuint32_t MSKWDG1H:1;
            vuint32_t MSKWDG1L:1;
            vuint32_t MSKWDG0H:1;
            vuint32_t MSKWDG0L:1;
        } B;
    } WTIMR;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved3[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DCLR:1;
            vuint32_t DMAEN:1;
        } B;
    } DMAE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t DS_CH7:1;
            vuint32_t DS_CH6:1;
            vuint32_t DS_CH5:1;
            vuint32_t DS_CH4:1;
            vuint32_t unused_0:4;
        } B;
    } ICDSR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:16;
            vuint32_t DS_CH79:1;
            vuint32_t DS_CH78:1;
            vuint32_t DS_CH77:1;
            vuint32_t DS_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t DS_CH73:1;
            vuint32_t DS_CH72:1;
            vuint32_t DS_CH71:1;
            vuint32_t DS_CH70:1;
            vuint32_t DS_CH69:1;
            vuint32_t DS_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t DS_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICDSR2;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved5[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t THRH:12;
            vuint32_t unused_0:4;
            vuint32_t THRL:12;
        } B;
    } WTHRHLRN[4];

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved6[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t CRES:1;
            vuint32_t unused_0:19;
            vuint32_t PRECHG:4;
            vuint32_t INPSAMP:8;
        } B;
    } CTRN[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t NCE_CH7:1;
            vuint32_t NCE_CH6:1;
            vuint32_t NCE_CH5:1;
            vuint32_t NCE_CH4:1;
            vuint32_t unused_0:4;
        } B;
    } ICNCMR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved7[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:16;
            vuint32_t NCE_CH79:1;
            vuint32_t NCE_CH78:1;
            vuint32_t NCE_CH77:1;
            vuint32_t NCE_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t NCE_CH73:1;
            vuint32_t NCE_CH72:1;
            vuint32_t NCE_CH71:1;
            vuint32_t NCE_CH70:1;
            vuint32_t NCE_CH69:1;
            vuint32_t NCE_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t NCE_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICNCMR2;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved8[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t JCE_CH7:1;
            vuint32_t JCE_CH6:1;
            vuint32_t JCE_CH5:1;
            vuint32_t JCE_CH4:1;
            vuint32_t unused_0:4;
        } B;
    } ICJCMR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved9[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:16;
            vuint32_t JCE_CH79:1;
            vuint32_t JCE_CH78:1;
            vuint32_t JCE_CH77:1;
            vuint32_t JCE_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t JCE_CH73:1;
            vuint32_t JCE_CH72:1;
            vuint32_t JCE_CH71:1;
            vuint32_t JCE_CH70:1;
            vuint32_t JCE_CH69:1;
            vuint32_t JCE_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t JCE_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICJCMR2;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved10[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PDED:8;
        } B;
    } PDEDR;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved11[68];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRNN[4];

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved12[228];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDR65;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved13[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRX[6];

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved14[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRY[4];

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved15[112];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH7:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH6:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH5:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH4:2;
            vuint32_t unused_0:16;
        } B;
    } ICWSELR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved16[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH71:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH70:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH69:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH68:2;
            vuint32_t unused_1:10;
            vuint32_t WSEL_CH65:2;
            vuint32_t unused_0:4;
        } B;
    } ICWSELR8;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH79:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH78:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH77:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH76:2;
            vuint32_t unused_1:10;
            vuint32_t WSEL_CH73:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH72:2;
        } B;
    } ICWSELR9;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved17[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t WEN_CH7:1;
            vuint32_t WEN_CH6:1;
            vuint32_t WEN_CH5:1;
            vuint32_t WEN_CH4:1;
            vuint32_t unused_0:4;
        } B;
    } ICWENR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved18[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:16;
            vuint32_t WEN_CH79:1;
            vuint32_t WEN_CH78:1;
            vuint32_t WEN_CH77:1;
            vuint32_t WEN_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t WEN_CH73:1;
            vuint32_t WEN_CH72:1;
            vuint32_t WEN_CH71:1;
            vuint32_t WEN_CH70:1;
            vuint32_t WEN_CH69:1;
            vuint32_t WEN_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t WEN_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICWENR2;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved19[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t AWOR_CH7:1;
            vuint32_t AWOR_CH6:1;
            vuint32_t AWOR_CH5:1;
            vuint32_t AWOR_CH4:1;
            vuint32_t unused_0:4;
        } B;
    } ICAWORR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved20[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:16;
            vuint32_t AWOR_CH79:1;
            vuint32_t AWOR_CH78:1;
            vuint32_t AWOR_CH77:1;
            vuint32_t AWOR_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t AWOR_CH73:1;
            vuint32_t AWOR_CH72:1;
            vuint32_t AWOR_CH71:1;
            vuint32_t AWOR_CH70:1;
            vuint32_t AWOR_CH69:1;
            vuint32_t AWOR_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t AWOR_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICAWORR2;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved21[516];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t DSD:12;
        } B;
    } ECDSDR;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved22[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t EOC_CH135:1;
            vuint32_t EOC_CH134:1;
            vuint32_t EOC_CH133:1;
            vuint32_t EOC_CH132:1;
            vuint32_t EOC_CH131:1;
            vuint32_t EOC_CH130:1;
            vuint32_t EOC_CH129:1;
            vuint32_t EOC_CH128:1;
        } B;
    } ECIPR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved23[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t IM_CH135:1;
            vuint32_t IM_CH134:1;
            vuint32_t IM_CH133:1;
            vuint32_t IM_CH132:1;
            vuint32_t IM_CH131:1;
            vuint32_t IM_CH130:1;
            vuint32_t IM_CH129:1;
            vuint32_t IM_CH128:1;
        } B;
    } ECIMR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved24[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t DS_CH135:1;
            vuint32_t DS_CH134:1;
            vuint32_t DS_CH133:1;
            vuint32_t DS_CH132:1;
            vuint32_t DS_CH131:1;
            vuint32_t DS_CH130:1;
            vuint32_t DS_CH129:1;
            vuint32_t DS_CH128:1;
        } B;
    } ECDSR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved25[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t NCE_CH135:1;
            vuint32_t NCE_CH134:1;
            vuint32_t NCE_CH133:1;
            vuint32_t NCE_CH132:1;
            vuint32_t NCE_CH131:1;
            vuint32_t NCE_CH130:1;
            vuint32_t NCE_CH129:1;
            vuint32_t NCE_CH128:1;
        } B;
    } ECNCMR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved26[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t JCE_CH135:1;
            vuint32_t JCE_CH134:1;
            vuint32_t JCE_CH133:1;
            vuint32_t JCE_CH132:1;
            vuint32_t JCE_CH131:1;
            vuint32_t JCE_CH130:1;
            vuint32_t JCE_CH129:1;
            vuint32_t JCE_CH128:1;
        } B;
    } ECJCMR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved27[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:2;
            vuint32_t WSEL_CH135:2;
            vuint32_t unused_6:2;
            vuint32_t WSEL_CH134:2;
            vuint32_t unused_5:2;
            vuint32_t WSEL_CH133:2;
            vuint32_t unused_4:2;
            vuint32_t WSEL_CH132:2;
            vuint32_t unused_3:2;
            vuint32_t WSEL_CH131:2;
            vuint32_t unused_2:2;
            vuint32_t WSEL_CH130:2;
            vuint32_t unused_1:2;
            vuint32_t WSEL_CH129:2;
            vuint32_t unused_0:2;
            vuint32_t WSEL_CH128:2;
        } B;
    } ECWSELR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved28[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WEN_CH135:1;
            vuint32_t WEN_CH134:1;
            vuint32_t WEN_CH133:1;
            vuint32_t WEN_CH132:1;
            vuint32_t WEN_CH131:1;
            vuint32_t WEN_CH130:1;
            vuint32_t WEN_CH129:1;
            vuint32_t WEN_CH128:1;
        } B;
    } ECWENR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved29[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t AWOR_CH135:1;
            vuint32_t AWOR_CH134:1;
            vuint32_t AWOR_CH133:1;
            vuint32_t AWOR_CH132:1;
            vuint32_t AWOR_CH131:1;
            vuint32_t AWOR_CH130:1;
            vuint32_t AWOR_CH129:1;
            vuint32_t AWOR_CH128:1;
        } B;
    } ECAWORR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved30[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t ICSEL_ECH128_135:7;
        } B;
    } ECMICR0;

    vuint8_t SAR_ADC_12BIT_3_ADDRESSBLOCK_reserved31[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ECDRN[8];

};

/**************************************************************************/
/*                 Module: SAR_ADC_12BIT_B            */
/**************************************************************************/
struct SAR_ADC_12BIT_B_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OWREN:1;
            vuint32_t WLSIDE:1;
            vuint32_t MODE:1;
            vuint32_t unused_4:1;
            vuint32_t NSTART:1;
            vuint32_t NTRGEN:1;
            vuint32_t NEDGESEL:2;
            vuint32_t JSTART:1;
            vuint32_t JTRGEN:1;
            vuint32_t JEDGESEL:2;
            vuint32_t JTRGSEQ:1;
            vuint32_t unused_3:1;
            vuint32_t CTUEN:1;
            vuint32_t CTU_MODE:1;
            vuint32_t WTRIGOUT:1;
            vuint32_t unused_2:3;
            vuint32_t JTRGSEL:4;
            vuint32_t ABORTCHAIN:1;
            vuint32_t ABORT:1;
            vuint32_t unused_1:1;
            vuint32_t FRZ:1;
            vuint32_t unused_0:2;
            vuint32_t EDCSELF:1;
            vuint32_t PWDN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_4:4;
            vuint32_t NSTART:1;
            vuint32_t unused_3:3;
            vuint32_t JSTART:1;
            vuint32_t unused_2:4;
            vuint32_t JABORTCHAIN:1;
            vuint32_t unused_1:1;
            vuint32_t CTUSTART:1;
            vuint32_t CHADDR:8;
            vuint32_t unused_0:5;
            vuint32_t ADCSTATUS:3;
        } B;
    } MSR;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t CTUTRGERR:1;
            vuint32_t EOCTU:1;
            vuint32_t JEOC:1;
            vuint32_t JECH:1;
            vuint32_t NEOC:1;
            vuint32_t NECH:1;
        } B;
    } ISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH31:1;
            vuint32_t EOC_CH30:1;
            vuint32_t EOC_CH29:1;
            vuint32_t EOC_CH28:1;
            vuint32_t EOC_CH27:1;
            vuint32_t EOC_CH26:1;
            vuint32_t EOC_CH25:1;
            vuint32_t EOC_CH24:1;
            vuint32_t EOC_CH23:1;
            vuint32_t EOC_CH22:1;
            vuint32_t EOC_CH21:1;
            vuint32_t EOC_CH20:1;
            vuint32_t EOC_CH19:1;
            vuint32_t EOC_CH18:1;
            vuint32_t EOC_CH17:1;
            vuint32_t EOC_CH16:1;
            vuint32_t EOC_CH15:1;
            vuint32_t EOC_CH14:1;
            vuint32_t EOC_CH13:1;
            vuint32_t EOC_CH12:1;
            vuint32_t EOC_CH11:1;
            vuint32_t EOC_CH10:1;
            vuint32_t EOC_CH9:1;
            vuint32_t EOC_CH8:1;
            vuint32_t EOC_CH7:1;
            vuint32_t EOC_CH6:1;
            vuint32_t EOC_CH5:1;
            vuint32_t EOC_CH4:1;
            vuint32_t EOC_CH3:1;
            vuint32_t EOC_CH2:1;
            vuint32_t EOC_CH1:1;
            vuint32_t EOC_CH0:1;
        } B;
    } ICIPR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH63:1;
            vuint32_t unused_0:1;
            vuint32_t EOC_CH61:1;
            vuint32_t EOC_CH60:1;
            vuint32_t EOC_CH59:1;
            vuint32_t EOC_CH58:1;
            vuint32_t EOC_CH57:1;
            vuint32_t EOC_CH56:1;
            vuint32_t EOC_CH55:1;
            vuint32_t EOC_CH54:1;
            vuint32_t EOC_CH53:1;
            vuint32_t EOC_CH52:1;
            vuint32_t EOC_CH51:1;
            vuint32_t EOC_CH50:1;
            vuint32_t EOC_CH49:1;
            vuint32_t EOC_CH48:1;
            vuint32_t EOC_CH47:1;
            vuint32_t EOC_CH46:1;
            vuint32_t EOC_CH45:1;
            vuint32_t EOC_CH44:1;
            vuint32_t EOC_CH43:1;
            vuint32_t EOC_CH42:1;
            vuint32_t EOC_CH41:1;
            vuint32_t EOC_CH40:1;
            vuint32_t EOC_CH39:1;
            vuint32_t EOC_CH38:1;
            vuint32_t EOC_CH37:1;
            vuint32_t EOC_CH36:1;
            vuint32_t EOC_CH35:1;
            vuint32_t EOC_CH34:1;
            vuint32_t EOC_CH33:1;
            vuint32_t EOC_CH32:1;
        } B;
    } ICIPR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH95:1;
            vuint32_t EOC_CH94:1;
            vuint32_t EOC_CH93:1;
            vuint32_t EOC_CH92:1;
            vuint32_t EOC_CH91:1;
            vuint32_t EOC_CH90:1;
            vuint32_t EOC_CH89:1;
            vuint32_t EOC_CH88:1;
            vuint32_t unused_3:8;
            vuint32_t EOC_CH79:1;
            vuint32_t EOC_CH78:1;
            vuint32_t EOC_CH77:1;
            vuint32_t EOC_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t EOC_CH73:1;
            vuint32_t EOC_CH72:1;
            vuint32_t EOC_CH71:1;
            vuint32_t EOC_CH70:1;
            vuint32_t EOC_CH69:1;
            vuint32_t EOC_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t EOC_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICIPR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t MSKEOCTU:1;
            vuint32_t MSKJEOC:1;
            vuint32_t MSKJECH:1;
            vuint32_t MSKNEOC:1;
            vuint32_t MSKNECH:1;
        } B;
    } IMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH31:1;
            vuint32_t IM_CH30:1;
            vuint32_t IM_CH29:1;
            vuint32_t IM_CH28:1;
            vuint32_t IM_CH27:1;
            vuint32_t IM_CH26:1;
            vuint32_t IM_CH25:1;
            vuint32_t IM_CH24:1;
            vuint32_t IM_CH23:1;
            vuint32_t IM_CH22:1;
            vuint32_t IM_CH21:1;
            vuint32_t IM_CH20:1;
            vuint32_t IM_CH19:1;
            vuint32_t IM_CH18:1;
            vuint32_t IM_CH17:1;
            vuint32_t IM_CH16:1;
            vuint32_t IM_CH15:1;
            vuint32_t IM_CH14:1;
            vuint32_t IM_CH13:1;
            vuint32_t IM_CH12:1;
            vuint32_t IM_CH11:1;
            vuint32_t IM_CH10:1;
            vuint32_t IM_CH9:1;
            vuint32_t IM_CH8:1;
            vuint32_t IM_CH7:1;
            vuint32_t IM_CH6:1;
            vuint32_t IM_CH5:1;
            vuint32_t IM_CH4:1;
            vuint32_t IM_CH3:1;
            vuint32_t IM_CH2:1;
            vuint32_t IM_CH1:1;
            vuint32_t IM_CH0:1;
        } B;
    } ICIMR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH63:1;
            vuint32_t unused_0:1;
            vuint32_t IM_CH61:1;
            vuint32_t IM_CH60:1;
            vuint32_t IM_CH59:1;
            vuint32_t IM_CH58:1;
            vuint32_t IM_CH57:1;
            vuint32_t IM_CH56:1;
            vuint32_t IM_CH55:1;
            vuint32_t IM_CH54:1;
            vuint32_t IM_CH53:1;
            vuint32_t IM_CH52:1;
            vuint32_t IM_CH51:1;
            vuint32_t IM_CH50:1;
            vuint32_t IM_CH49:1;
            vuint32_t IM_CH48:1;
            vuint32_t IM_CH47:1;
            vuint32_t IM_CH46:1;
            vuint32_t IM_CH45:1;
            vuint32_t IM_CH44:1;
            vuint32_t IM_CH43:1;
            vuint32_t IM_CH42:1;
            vuint32_t IM_CH41:1;
            vuint32_t IM_CH40:1;
            vuint32_t IM_CH39:1;
            vuint32_t IM_CH38:1;
            vuint32_t IM_CH37:1;
            vuint32_t IM_CH36:1;
            vuint32_t IM_CH35:1;
            vuint32_t IM_CH34:1;
            vuint32_t IM_CH33:1;
            vuint32_t IM_CH32:1;
        } B;
    } ICIMR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH95:1;
            vuint32_t IM_CH94:1;
            vuint32_t IM_CH93:1;
            vuint32_t IM_CH92:1;
            vuint32_t IM_CH91:1;
            vuint32_t IM_CH90:1;
            vuint32_t IM_CH89:1;
            vuint32_t IM_CH88:1;
            vuint32_t unused_3:8;
            vuint32_t IM_CH79:1;
            vuint32_t IM_CH78:1;
            vuint32_t IM_CH77:1;
            vuint32_t IM_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t IM_CH73:1;
            vuint32_t IM_CH72:1;
            vuint32_t IM_CH71:1;
            vuint32_t IM_CH70:1;
            vuint32_t IM_CH69:1;
            vuint32_t IM_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t IM_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICIMR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t WDG7H:1;
            vuint32_t WDG7L:1;
            vuint32_t WDG6H:1;
            vuint32_t WDG6L:1;
            vuint32_t WDG5H:1;
            vuint32_t WDG5L:1;
            vuint32_t WDG4H:1;
            vuint32_t WDG4L:1;
            vuint32_t WDG3H:1;
            vuint32_t WDG3L:1;
            vuint32_t WDG2H:1;
            vuint32_t WDG2L:1;
            vuint32_t WDG1H:1;
            vuint32_t WDG1L:1;
            vuint32_t WDG0H:1;
            vuint32_t WDG0L:1;
        } B;
    } WTISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t MSKWDG7H:1;
            vuint32_t MSKWDG7L:1;
            vuint32_t MSKWDG6H:1;
            vuint32_t MSKWDG6L:1;
            vuint32_t MSKWDG5H:1;
            vuint32_t MSKWDG5L:1;
            vuint32_t MSKWDG4H:1;
            vuint32_t MSKWDG4L:1;
            vuint32_t MSKWDG3H:1;
            vuint32_t MSKWDG3L:1;
            vuint32_t MSKWDG2H:1;
            vuint32_t MSKWDG2L:1;
            vuint32_t MSKWDG1H:1;
            vuint32_t MSKWDG1L:1;
            vuint32_t MSKWDG0H:1;
            vuint32_t MSKWDG0L:1;
        } B;
    } WTIMR;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t DCLR:1;
            vuint32_t DMAEN:1;
        } B;
    } DMAE;

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH31:1;
            vuint32_t DS_CH30:1;
            vuint32_t DS_CH29:1;
            vuint32_t DS_CH28:1;
            vuint32_t DS_CH27:1;
            vuint32_t DS_CH26:1;
            vuint32_t DS_CH25:1;
            vuint32_t DS_CH24:1;
            vuint32_t DS_CH23:1;
            vuint32_t DS_CH22:1;
            vuint32_t DS_CH21:1;
            vuint32_t DS_CH20:1;
            vuint32_t DS_CH19:1;
            vuint32_t DS_CH18:1;
            vuint32_t DS_CH17:1;
            vuint32_t DS_CH16:1;
            vuint32_t DS_CH15:1;
            vuint32_t DS_CH14:1;
            vuint32_t DS_CH13:1;
            vuint32_t DS_CH12:1;
            vuint32_t DS_CH11:1;
            vuint32_t DS_CH10:1;
            vuint32_t DS_CH9:1;
            vuint32_t DS_CH8:1;
            vuint32_t DS_CH7:1;
            vuint32_t DS_CH6:1;
            vuint32_t DS_CH5:1;
            vuint32_t DS_CH4:1;
            vuint32_t DS_CH3:1;
            vuint32_t DS_CH2:1;
            vuint32_t DS_CH1:1;
            vuint32_t DS_CH0:1;
        } B;
    } ICDSR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH63:1;
            vuint32_t unused_0:1;
            vuint32_t DS_CH61:1;
            vuint32_t DS_CH60:1;
            vuint32_t DS_CH59:1;
            vuint32_t DS_CH58:1;
            vuint32_t DS_CH57:1;
            vuint32_t DS_CH56:1;
            vuint32_t DS_CH55:1;
            vuint32_t DS_CH54:1;
            vuint32_t DS_CH53:1;
            vuint32_t DS_CH52:1;
            vuint32_t DS_CH51:1;
            vuint32_t DS_CH50:1;
            vuint32_t DS_CH49:1;
            vuint32_t DS_CH48:1;
            vuint32_t DS_CH47:1;
            vuint32_t DS_CH46:1;
            vuint32_t DS_CH45:1;
            vuint32_t DS_CH44:1;
            vuint32_t DS_CH43:1;
            vuint32_t DS_CH42:1;
            vuint32_t DS_CH41:1;
            vuint32_t DS_CH40:1;
            vuint32_t DS_CH39:1;
            vuint32_t DS_CH38:1;
            vuint32_t DS_CH37:1;
            vuint32_t DS_CH36:1;
            vuint32_t DS_CH35:1;
            vuint32_t DS_CH34:1;
            vuint32_t DS_CH33:1;
            vuint32_t DS_CH32:1;
        } B;
    } ICDSR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH95:1;
            vuint32_t DS_CH94:1;
            vuint32_t DS_CH93:1;
            vuint32_t DS_CH92:1;
            vuint32_t DS_CH91:1;
            vuint32_t DS_CH90:1;
            vuint32_t DS_CH89:1;
            vuint32_t DS_CH88:1;
            vuint32_t unused_3:8;
            vuint32_t DS_CH79:1;
            vuint32_t DS_CH78:1;
            vuint32_t DS_CH77:1;
            vuint32_t DS_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t DS_CH73:1;
            vuint32_t DS_CH72:1;
            vuint32_t DS_CH71:1;
            vuint32_t DS_CH70:1;
            vuint32_t DS_CH69:1;
            vuint32_t DS_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t DS_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICDSR2;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved2[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t THRH:12;
            vuint32_t unused_0:4;
            vuint32_t THRL:12;
        } B;
    } WTHRHLRNN[4];

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved3[36];

    union {
        vuint32_t R;
        struct {
            vuint32_t CRES:1;
            vuint32_t unused_0:19;
            vuint32_t PRECHG:4;
            vuint32_t INPSAMP:8;
        } B;
    } CTRN[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH31:1;
            vuint32_t NCE_CH30:1;
            vuint32_t NCE_CH29:1;
            vuint32_t NCE_CH28:1;
            vuint32_t NCE_CH27:1;
            vuint32_t NCE_CH26:1;
            vuint32_t NCE_CH25:1;
            vuint32_t NCE_CH24:1;
            vuint32_t NCE_CH23:1;
            vuint32_t NCE_CH22:1;
            vuint32_t NCE_CH21:1;
            vuint32_t NCE_CH20:1;
            vuint32_t NCE_CH19:1;
            vuint32_t NCE_CH18:1;
            vuint32_t NCE_CH17:1;
            vuint32_t NCE_CH16:1;
            vuint32_t NCE_CH15:1;
            vuint32_t NCE_CH14:1;
            vuint32_t NCE_CH13:1;
            vuint32_t NCE_CH12:1;
            vuint32_t NCE_CH11:1;
            vuint32_t NCE_CH10:1;
            vuint32_t NCE_CH9:1;
            vuint32_t NCE_CH8:1;
            vuint32_t NCE_CH7:1;
            vuint32_t NCE_CH6:1;
            vuint32_t NCE_CH5:1;
            vuint32_t NCE_CH4:1;
            vuint32_t NCE_CH3:1;
            vuint32_t NCE_CH2:1;
            vuint32_t NCE_CH1:1;
            vuint32_t NCE_CH0:1;
        } B;
    } ICNCMR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH63:1;
            vuint32_t unused_0:1;
            vuint32_t NCE_CH61:1;
            vuint32_t NCE_CH60:1;
            vuint32_t NCE_CH59:1;
            vuint32_t NCE_CH58:1;
            vuint32_t NCE_CH57:1;
            vuint32_t NCE_CH56:1;
            vuint32_t NCE_CH55:1;
            vuint32_t NCE_CH54:1;
            vuint32_t NCE_CH53:1;
            vuint32_t NCE_CH52:1;
            vuint32_t NCE_CH51:1;
            vuint32_t NCE_CH50:1;
            vuint32_t NCE_CH49:1;
            vuint32_t NCE_CH48:1;
            vuint32_t NCE_CH47:1;
            vuint32_t NCE_CH46:1;
            vuint32_t NCE_CH45:1;
            vuint32_t NCE_CH44:1;
            vuint32_t NCE_CH43:1;
            vuint32_t NCE_CH42:1;
            vuint32_t NCE_CH41:1;
            vuint32_t NCE_CH40:1;
            vuint32_t NCE_CH39:1;
            vuint32_t NCE_CH38:1;
            vuint32_t NCE_CH37:1;
            vuint32_t NCE_CH36:1;
            vuint32_t NCE_CH35:1;
            vuint32_t NCE_CH34:1;
            vuint32_t NCE_CH33:1;
            vuint32_t NCE_CH32:1;
        } B;
    } ICNCMR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH95:1;
            vuint32_t NCE_CH94:1;
            vuint32_t NCE_CH93:1;
            vuint32_t NCE_CH92:1;
            vuint32_t NCE_CH91:1;
            vuint32_t NCE_CH90:1;
            vuint32_t NCE_CH89:1;
            vuint32_t NCE_CH88:1;
            vuint32_t unused_3:8;
            vuint32_t NCE_CH79:1;
            vuint32_t NCE_CH78:1;
            vuint32_t NCE_CH77:1;
            vuint32_t NCE_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t NCE_CH73:1;
            vuint32_t NCE_CH72:1;
            vuint32_t NCE_CH71:1;
            vuint32_t NCE_CH70:1;
            vuint32_t NCE_CH69:1;
            vuint32_t NCE_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t NCE_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICNCMR2;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH31:1;
            vuint32_t JCE_CH30:1;
            vuint32_t JCE_CH29:1;
            vuint32_t JCE_CH28:1;
            vuint32_t JCE_CH27:1;
            vuint32_t JCE_CH26:1;
            vuint32_t JCE_CH25:1;
            vuint32_t JCE_CH24:1;
            vuint32_t JCE_CH23:1;
            vuint32_t JCE_CH22:1;
            vuint32_t JCE_CH21:1;
            vuint32_t JCE_CH20:1;
            vuint32_t JCE_CH19:1;
            vuint32_t JCE_CH18:1;
            vuint32_t JCE_CH17:1;
            vuint32_t JCE_CH16:1;
            vuint32_t JCE_CH15:1;
            vuint32_t JCE_CH14:1;
            vuint32_t JCE_CH13:1;
            vuint32_t JCE_CH12:1;
            vuint32_t JCE_CH11:1;
            vuint32_t JCE_CH10:1;
            vuint32_t JCE_CH9:1;
            vuint32_t JCE_CH8:1;
            vuint32_t JCE_CH7:1;
            vuint32_t JCE_CH6:1;
            vuint32_t JCE_CH5:1;
            vuint32_t JCE_CH4:1;
            vuint32_t JCE_CH3:1;
            vuint32_t JCE_CH2:1;
            vuint32_t JCE_CH1:1;
            vuint32_t JCE_CH0:1;
        } B;
    } ICJCMR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH63:1;
            vuint32_t unused_0:1;
            vuint32_t JCE_CH61:1;
            vuint32_t JCE_CH60:1;
            vuint32_t JCE_CH59:1;
            vuint32_t JCE_CH58:1;
            vuint32_t JCE_CH57:1;
            vuint32_t JCE_CH56:1;
            vuint32_t JCE_CH55:1;
            vuint32_t JCE_CH54:1;
            vuint32_t JCE_CH53:1;
            vuint32_t JCE_CH52:1;
            vuint32_t JCE_CH51:1;
            vuint32_t JCE_CH50:1;
            vuint32_t JCE_CH49:1;
            vuint32_t JCE_CH48:1;
            vuint32_t JCE_CH47:1;
            vuint32_t JCE_CH46:1;
            vuint32_t JCE_CH45:1;
            vuint32_t JCE_CH44:1;
            vuint32_t JCE_CH43:1;
            vuint32_t JCE_CH42:1;
            vuint32_t JCE_CH41:1;
            vuint32_t JCE_CH40:1;
            vuint32_t JCE_CH39:1;
            vuint32_t JCE_CH38:1;
            vuint32_t JCE_CH37:1;
            vuint32_t JCE_CH36:1;
            vuint32_t JCE_CH35:1;
            vuint32_t JCE_CH34:1;
            vuint32_t JCE_CH33:1;
            vuint32_t JCE_CH32:1;
        } B;
    } ICJCMR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH95:1;
            vuint32_t JCE_CH94:1;
            vuint32_t JCE_CH93:1;
            vuint32_t JCE_CH92:1;
            vuint32_t JCE_CH91:1;
            vuint32_t JCE_CH90:1;
            vuint32_t JCE_CH89:1;
            vuint32_t JCE_CH88:1;
            vuint32_t unused_3:8;
            vuint32_t JCE_CH79:1;
            vuint32_t JCE_CH78:1;
            vuint32_t JCE_CH77:1;
            vuint32_t JCE_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t JCE_CH73:1;
            vuint32_t JCE_CH72:1;
            vuint32_t JCE_CH71:1;
            vuint32_t JCE_CH70:1;
            vuint32_t JCE_CH69:1;
            vuint32_t JCE_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t JCE_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICJCMR2;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved5[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t PDED:8;
        } B;
    } PDEDR;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved6[52];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRNN[62];

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved7[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDR63;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved8[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDR65;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved9[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRX[6];

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved10[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRY[4];

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved11[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ICDRZ[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:4;
            vuint32_t THRH:12;
            vuint32_t unused_0:4;
            vuint32_t THRL:12;
        } B;
    } WTHRHLRX[4];

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved12[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH7:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH6:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH5:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH4:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH3:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH2:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH1:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH0:3;
        } B;
    } ICWSELR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH15:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH14:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH13:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH12:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH11:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH10:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH9:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH8:3;
        } B;
    } ICWSELR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH23:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH22:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH21:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH20:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH19:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH18:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH17:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH16:3;
        } B;
    } ICWSELR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH31:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH30:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH29:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH28:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH27:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH26:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH25:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH24:3;
        } B;
    } ICWSELR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH39:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH38:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH37:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH36:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH35:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH34:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH33:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH32:3;
        } B;
    } ICWSELR4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH47:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH46:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH45:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH44:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH43:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH42:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH41:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH40:3;
        } B;
    } ICWSELR5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH55:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH54:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH53:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH52:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH51:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH50:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH49:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH48:3;
        } B;
    } ICWSELR6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH63:3;
            vuint32_t unused_5:5;
            vuint32_t WSEL_CH61:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH60:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH59:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH58:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH57:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH56:3;
        } B;
    } ICWSELR7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH71:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH70:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH69:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH68:3;
            vuint32_t unused_1:9;
            vuint32_t WSEL_CH65:3;
            vuint32_t unused_0:4;
        } B;
    } ICWSELR8;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH79:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH78:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH77:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH76:3;
            vuint32_t unused_1:9;
            vuint32_t WSEL_CH73:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH72:3;
        } B;
    } ICWSELR9;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved13[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH95:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH94:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH93:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH92:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH91:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH90:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH89:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH88:3;
        } B;
    } ICWSEL11;

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH31:1;
            vuint32_t WEN_CH30:1;
            vuint32_t WEN_CH29:1;
            vuint32_t WEN_CH28:1;
            vuint32_t WEN_CH27:1;
            vuint32_t WEN_CH26:1;
            vuint32_t WEN_CH25:1;
            vuint32_t WEN_CH24:1;
            vuint32_t WEN_CH23:1;
            vuint32_t WEN_CH22:1;
            vuint32_t WEN_CH21:1;
            vuint32_t WEN_CH20:1;
            vuint32_t WEN_CH19:1;
            vuint32_t WEN_CH18:1;
            vuint32_t WEN_CH17:1;
            vuint32_t WEN_CH16:1;
            vuint32_t WEN_CH15:1;
            vuint32_t WEN_CH14:1;
            vuint32_t WEN_CH13:1;
            vuint32_t WEN_CH12:1;
            vuint32_t WEN_CH11:1;
            vuint32_t WEN_CH10:1;
            vuint32_t WEN_CH9:1;
            vuint32_t WEN_CH8:1;
            vuint32_t WEN_CH7:1;
            vuint32_t WEN_CH6:1;
            vuint32_t WEN_CH5:1;
            vuint32_t WEN_CH4:1;
            vuint32_t WEN_CH3:1;
            vuint32_t WEN_CH2:1;
            vuint32_t WEN_CH1:1;
            vuint32_t WEN_CH0:1;
        } B;
    } ICWENR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH63:1;
            vuint32_t unused_0:1;
            vuint32_t WEN_CH61:1;
            vuint32_t WEN_CH60:1;
            vuint32_t WEN_CH59:1;
            vuint32_t WEN_CH58:1;
            vuint32_t WEN_CH57:1;
            vuint32_t WEN_CH56:1;
            vuint32_t WEN_CH55:1;
            vuint32_t WEN_CH54:1;
            vuint32_t WEN_CH53:1;
            vuint32_t WEN_CH52:1;
            vuint32_t WEN_CH51:1;
            vuint32_t WEN_CH50:1;
            vuint32_t WEN_CH49:1;
            vuint32_t WEN_CH48:1;
            vuint32_t WEN_CH47:1;
            vuint32_t WEN_CH46:1;
            vuint32_t WEN_CH45:1;
            vuint32_t WEN_CH44:1;
            vuint32_t WEN_CH43:1;
            vuint32_t WEN_CH42:1;
            vuint32_t WEN_CH41:1;
            vuint32_t WEN_CH40:1;
            vuint32_t WEN_CH39:1;
            vuint32_t WEN_CH38:1;
            vuint32_t WEN_CH37:1;
            vuint32_t WEN_CH36:1;
            vuint32_t WEN_CH35:1;
            vuint32_t WEN_CH34:1;
            vuint32_t WEN_CH33:1;
            vuint32_t WEN_CH32:1;
        } B;
    } ICWENR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH95:1;
            vuint32_t WEN_CH94:1;
            vuint32_t WEN_CH93:1;
            vuint32_t WEN_CH92:1;
            vuint32_t WEN_CH91:1;
            vuint32_t WEN_CH90:1;
            vuint32_t WEN_CH89:1;
            vuint32_t WEN_CH88:1;
            vuint32_t unused_3:8;
            vuint32_t WEN_CH79:1;
            vuint32_t WEN_CH78:1;
            vuint32_t WEN_CH77:1;
            vuint32_t WEN_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t WEN_CH73:1;
            vuint32_t WEN_CH72:1;
            vuint32_t WEN_CH71:1;
            vuint32_t WEN_CH70:1;
            vuint32_t WEN_CH69:1;
            vuint32_t WEN_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t WEN_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICWENR2;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved14[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH31:1;
            vuint32_t AWOR_CH30:1;
            vuint32_t AWOR_CH29:1;
            vuint32_t AWOR_CH28:1;
            vuint32_t AWOR_CH27:1;
            vuint32_t AWOR_CH26:1;
            vuint32_t AWOR_CH25:1;
            vuint32_t AWOR_CH24:1;
            vuint32_t AWOR_CH23:1;
            vuint32_t AWOR_CH22:1;
            vuint32_t AWOR_CH21:1;
            vuint32_t AWOR_CH20:1;
            vuint32_t AWOR_CH19:1;
            vuint32_t AWOR_CH18:1;
            vuint32_t AWOR_CH17:1;
            vuint32_t AWOR_CH16:1;
            vuint32_t AWOR_CH15:1;
            vuint32_t AWOR_CH14:1;
            vuint32_t AWOR_CH13:1;
            vuint32_t AWOR_CH12:1;
            vuint32_t AWOR_CH11:1;
            vuint32_t AWOR_CH10:1;
            vuint32_t AWOR_CH9:1;
            vuint32_t AWOR_CH8:1;
            vuint32_t AWOR_CH7:1;
            vuint32_t AWOR_CH6:1;
            vuint32_t AWOR_CH5:1;
            vuint32_t AWOR_CH4:1;
            vuint32_t AWOR_CH3:1;
            vuint32_t AWOR_CH2:1;
            vuint32_t AWOR_CH1:1;
            vuint32_t AWOR_CH0:1;
        } B;
    } ICAWORR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH63:1;
            vuint32_t unused_0:1;
            vuint32_t AWOR_CH61:1;
            vuint32_t AWOR_CH60:1;
            vuint32_t AWOR_CH59:1;
            vuint32_t AWOR_CH58:1;
            vuint32_t AWOR_CH57:1;
            vuint32_t AWOR_CH56:1;
            vuint32_t AWOR_CH55:1;
            vuint32_t AWOR_CH54:1;
            vuint32_t AWOR_CH53:1;
            vuint32_t AWOR_CH52:1;
            vuint32_t AWOR_CH51:1;
            vuint32_t AWOR_CH50:1;
            vuint32_t AWOR_CH49:1;
            vuint32_t AWOR_CH48:1;
            vuint32_t AWOR_CH47:1;
            vuint32_t AWOR_CH46:1;
            vuint32_t AWOR_CH45:1;
            vuint32_t AWOR_CH44:1;
            vuint32_t AWOR_CH43:1;
            vuint32_t AWOR_CH42:1;
            vuint32_t AWOR_CH41:1;
            vuint32_t AWOR_CH40:1;
            vuint32_t AWOR_CH39:1;
            vuint32_t AWOR_CH38:1;
            vuint32_t AWOR_CH37:1;
            vuint32_t AWOR_CH36:1;
            vuint32_t AWOR_CH35:1;
            vuint32_t AWOR_CH34:1;
            vuint32_t AWOR_CH33:1;
            vuint32_t AWOR_CH32:1;
        } B;
    } ICAWORR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH95:1;
            vuint32_t AWOR_CH94:1;
            vuint32_t AWOR_CH93:1;
            vuint32_t AWOR_CH92:1;
            vuint32_t AWOR_CH91:1;
            vuint32_t AWOR_CH90:1;
            vuint32_t AWOR_CH89:1;
            vuint32_t AWOR_CH88:1;
            vuint32_t unused_3:8;
            vuint32_t AWOR_CH79:1;
            vuint32_t AWOR_CH78:1;
            vuint32_t AWOR_CH77:1;
            vuint32_t AWOR_CH76:1;
            vuint32_t unused_2:2;
            vuint32_t AWOR_CH73:1;
            vuint32_t AWOR_CH72:1;
            vuint32_t AWOR_CH71:1;
            vuint32_t AWOR_CH70:1;
            vuint32_t AWOR_CH69:1;
            vuint32_t AWOR_CH68:1;
            vuint32_t unused_1:2;
            vuint32_t AWOR_CH65:1;
            vuint32_t unused_0:1;
        } B;
    } ICAWORR2;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved15[260];

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH127:1;
            vuint32_t EOC_CH126:1;
            vuint32_t EOC_CH125:1;
            vuint32_t EOC_CH124:1;
            vuint32_t unused_3:1;
            vuint32_t EOC_CH122:1;
            vuint32_t EOC_CH121:1;
            vuint32_t EOC_CH120:1;
            vuint32_t unused_2:10;
            vuint32_t EOC_CH109:1;
            vuint32_t unused_1:4;
            vuint32_t EOC_CH104:1;
            vuint32_t unused_0:8;
        } B;
    } TCIPR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH127:1;
            vuint32_t IM_CH126:1;
            vuint32_t IM_CH125:1;
            vuint32_t IM_CH124:1;
            vuint32_t unused_3:1;
            vuint32_t IM_CH122:1;
            vuint32_t IM_CH121:1;
            vuint32_t IM_CH120:1;
            vuint32_t unused_2:10;
            vuint32_t IM_CH109:1;
            vuint32_t unused_1:4;
            vuint32_t IM_CH104:1;
            vuint32_t unused_0:8;
        } B;
    } TCIMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH127:1;
            vuint32_t DS_CH126:1;
            vuint32_t DS_CH125:1;
            vuint32_t DS_CH124:1;
            vuint32_t unused_3:1;
            vuint32_t DS_CH122:1;
            vuint32_t DS_CH121:1;
            vuint32_t DS_CH120:1;
            vuint32_t unused_2:10;
            vuint32_t DS_CH109:1;
            vuint32_t unused_1:4;
            vuint32_t DS_CH104:1;
            vuint32_t unused_0:8;
        } B;
    } TCDSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH127:1;
            vuint32_t NCE_CH126:1;
            vuint32_t NCE_CH125:1;
            vuint32_t NCE_CH124:1;
            vuint32_t unused_3:1;
            vuint32_t NCE_CH122:1;
            vuint32_t NCE_CH121:1;
            vuint32_t NCE_CH120:1;
            vuint32_t unused_2:10;
            vuint32_t NCE_CH109:1;
            vuint32_t unused_1:4;
            vuint32_t NCE_CH104:1;
            vuint32_t unused_0:8;
        } B;
    } TCNCMR;

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH127:1;
            vuint32_t JCE_CH126:1;
            vuint32_t JCE_CH125:1;
            vuint32_t JCE_CH124:1;
            vuint32_t unused_3:1;
            vuint32_t JCE_CH122:1;
            vuint32_t JCE_CH121:1;
            vuint32_t JCE_CH120:1;
            vuint32_t unused_2:10;
            vuint32_t JCE_CH109:1;
            vuint32_t unused_1:4;
            vuint32_t JCE_CH104:1;
            vuint32_t unused_0:8;
        } B;
    } TCJCMR;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved16[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:9;
            vuint32_t WSEL_CH109:3;
            vuint32_t unused_0:17;
            vuint32_t WSEL_CH104:3;
        } B;
    } TCWSELR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved17[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH127:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH126:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH125:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH124:3;
            vuint32_t unused_2:5;
            vuint32_t WSEL_CH122:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH121:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH120:3;
        } B;
    } TCWSELR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH127:1;
            vuint32_t WEN_CH126:1;
            vuint32_t WEN_CH125:1;
            vuint32_t WEN_CH124:1;
            vuint32_t unused_3:1;
            vuint32_t WEN_CH122:1;
            vuint32_t WEN_CH121:1;
            vuint32_t WEN_CH120:1;
            vuint32_t unused_2:10;
            vuint32_t WEN_CH109:1;
            vuint32_t unused_1:4;
            vuint32_t WEN_CH104:1;
            vuint32_t unused_0:8;
        } B;
    } TCWENR;

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH127:1;
            vuint32_t AWOR_CH126:1;
            vuint32_t AWOR_CH125:1;
            vuint32_t AWOR_CH124:1;
            vuint32_t unused_3:1;
            vuint32_t AWOR_CH122:1;
            vuint32_t AWOR_CH121:1;
            vuint32_t AWOR_CH120:1;
            vuint32_t unused_2:10;
            vuint32_t AWOR_CH109:1;
            vuint32_t unused_1:4;
            vuint32_t AWOR_CH104:1;
            vuint32_t unused_0:8;
        } B;
    } TCAWORR;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved18[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t ESIC_TCH104:1;
            vuint32_t ICSEL_TCH104:7;
        } B;
    } TCCAPR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t ESIC_TCH109:1;
            vuint32_t ICSEL_TCH109:7;
            vuint32_t unused_0:8;
        } B;
    } TCCAPR3;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved19[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t ESIC_TCH122:1;
            vuint32_t ICSEL_TCH122:7;
            vuint32_t ESIC_TCH121:1;
            vuint32_t ICSEL_TCH121:7;
            vuint32_t ESIC_TCH120:1;
            vuint32_t ICSEL_TCH120:7;
        } B;
    } TCCAPR6;

    union {
        vuint32_t R;
        struct {
            vuint32_t ESIC_TCH127:1;
            vuint32_t ICSEL_TCH127:7;
            vuint32_t ESIC_TCH126:1;
            vuint32_t ICSEL_TCH126:7;
            vuint32_t ESIC_TCH125:1;
            vuint32_t ICSEL_TCH125:7;
            vuint32_t ESIC_TCH124:1;
            vuint32_t ICSEL_TCH124:7;
        } B;
    } TCCAPR7;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved20[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR104;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved21[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR109;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved22[40];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR120;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR121;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR122;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved23[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR124;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR125;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR126;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } TCDR127;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved24[48];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t DSD:12;
        } B;
    } ECDSDR;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved25[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH159:1;
            vuint32_t EOC_CH158:1;
            vuint32_t EOC_CH157:1;
            vuint32_t EOC_CH156:1;
            vuint32_t EOC_CH155:1;
            vuint32_t EOC_CH154:1;
            vuint32_t EOC_CH153:1;
            vuint32_t EOC_CH152:1;
            vuint32_t EOC_CH151:1;
            vuint32_t EOC_CH150:1;
            vuint32_t EOC_CH149:1;
            vuint32_t EOC_CH148:1;
            vuint32_t EOC_CH147:1;
            vuint32_t EOC_CH146:1;
            vuint32_t EOC_CH145:1;
            vuint32_t EOC_CH144:1;
            vuint32_t EOC_CH143:1;
            vuint32_t EOC_CH142:1;
            vuint32_t EOC_CH141:1;
            vuint32_t EOC_CH140:1;
            vuint32_t EOC_CH139:1;
            vuint32_t EOC_CH138:1;
            vuint32_t EOC_CH137:1;
            vuint32_t EOC_CH136:1;
            vuint32_t EOC_CH135:1;
            vuint32_t EOC_CH134:1;
            vuint32_t EOC_CH133:1;
            vuint32_t EOC_CH132:1;
            vuint32_t EOC_CH131:1;
            vuint32_t EOC_CH130:1;
            vuint32_t EOC_CH129:1;
            vuint32_t EOC_CH128:1;
        } B;
    } ECIPR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t EOC_CH191:1;
            vuint32_t EOC_CH190:1;
            vuint32_t EOC_CH189:1;
            vuint32_t EOC_CH188:1;
            vuint32_t EOC_CH187:1;
            vuint32_t EOC_CH186:1;
            vuint32_t EOC_CH185:1;
            vuint32_t EOC_CH184:1;
            vuint32_t EOC_CH183:1;
            vuint32_t EOC_CH182:1;
            vuint32_t EOC_CH181:1;
            vuint32_t EOC_CH180:1;
            vuint32_t EOC_CH179:1;
            vuint32_t EOC_CH178:1;
            vuint32_t EOC_CH177:1;
            vuint32_t EOC_CH176:1;
            vuint32_t EOC_CH175:1;
            vuint32_t EOC_CH174:1;
            vuint32_t EOC_CH173:1;
            vuint32_t EOC_CH172:1;
            vuint32_t EOC_CH171:1;
            vuint32_t EOC_CH170:1;
            vuint32_t EOC_CH169:1;
            vuint32_t EOC_CH168:1;
            vuint32_t EOC_CH167:1;
            vuint32_t EOC_CH166:1;
            vuint32_t EOC_CH165:1;
            vuint32_t EOC_CH164:1;
            vuint32_t EOC_CH163:1;
            vuint32_t EOC_CH162:1;
            vuint32_t EOC_CH161:1;
            vuint32_t EOC_CH160:1;
        } B;
    } ECIPR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved26[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH159:1;
            vuint32_t IM_CH158:1;
            vuint32_t IM_CH157:1;
            vuint32_t IM_CH156:1;
            vuint32_t IM_CH155:1;
            vuint32_t IM_CH154:1;
            vuint32_t IM_CH153:1;
            vuint32_t IM_CH152:1;
            vuint32_t IM_CH151:1;
            vuint32_t IM_CH150:1;
            vuint32_t IM_CH149:1;
            vuint32_t IM_CH148:1;
            vuint32_t IM_CH147:1;
            vuint32_t IM_CH146:1;
            vuint32_t IM_CH145:1;
            vuint32_t IM_CH144:1;
            vuint32_t IM_CH143:1;
            vuint32_t IM_CH142:1;
            vuint32_t IM_CH141:1;
            vuint32_t IM_CH140:1;
            vuint32_t IM_CH139:1;
            vuint32_t IM_CH138:1;
            vuint32_t IM_CH137:1;
            vuint32_t IM_CH136:1;
            vuint32_t IM_CH135:1;
            vuint32_t IM_CH134:1;
            vuint32_t IM_CH133:1;
            vuint32_t IM_CH132:1;
            vuint32_t IM_CH131:1;
            vuint32_t IM_CH130:1;
            vuint32_t IM_CH129:1;
            vuint32_t IM_CH128:1;
        } B;
    } ECIMR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t IM_CH191:1;
            vuint32_t IM_CH190:1;
            vuint32_t IM_CH189:1;
            vuint32_t IM_CH188:1;
            vuint32_t IM_CH187:1;
            vuint32_t IM_CH186:1;
            vuint32_t IM_CH185:1;
            vuint32_t IM_CH184:1;
            vuint32_t IM_CH183:1;
            vuint32_t IM_CH182:1;
            vuint32_t IM_CH181:1;
            vuint32_t IM_CH180:1;
            vuint32_t IM_CH179:1;
            vuint32_t IM_CH178:1;
            vuint32_t IM_CH177:1;
            vuint32_t IM_CH176:1;
            vuint32_t IM_CH175:1;
            vuint32_t IM_CH174:1;
            vuint32_t IM_CH173:1;
            vuint32_t IM_CH172:1;
            vuint32_t IM_CH171:1;
            vuint32_t IM_CH170:1;
            vuint32_t IM_CH169:1;
            vuint32_t IM_CH168:1;
            vuint32_t IM_CH167:1;
            vuint32_t IM_CH166:1;
            vuint32_t IM_CH165:1;
            vuint32_t IM_CH164:1;
            vuint32_t IM_CH163:1;
            vuint32_t IM_CH162:1;
            vuint32_t IM_CH161:1;
            vuint32_t IM_CH160:1;
        } B;
    } ECIMR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved27[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH159:1;
            vuint32_t DS_CH158:1;
            vuint32_t DS_CH157:1;
            vuint32_t DS_CH156:1;
            vuint32_t DS_CH155:1;
            vuint32_t DS_CH154:1;
            vuint32_t DS_CH153:1;
            vuint32_t DS_CH152:1;
            vuint32_t DS_CH151:1;
            vuint32_t DS_CH150:1;
            vuint32_t DS_CH149:1;
            vuint32_t DS_CH148:1;
            vuint32_t DS_CH147:1;
            vuint32_t DS_CH146:1;
            vuint32_t DS_CH145:1;
            vuint32_t DS_CH144:1;
            vuint32_t DS_CH143:1;
            vuint32_t DS_CH142:1;
            vuint32_t DS_CH141:1;
            vuint32_t DS_CH140:1;
            vuint32_t DS_CH139:1;
            vuint32_t DS_CH138:1;
            vuint32_t DS_CH137:1;
            vuint32_t DS_CH136:1;
            vuint32_t DS_CH135:1;
            vuint32_t DS_CH134:1;
            vuint32_t DS_CH133:1;
            vuint32_t DS_CH132:1;
            vuint32_t DS_CH131:1;
            vuint32_t DS_CH130:1;
            vuint32_t DS_CH129:1;
            vuint32_t DS_CH128:1;
        } B;
    } ECDSR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t DS_CH191:1;
            vuint32_t DS_CH190:1;
            vuint32_t DS_CH189:1;
            vuint32_t DS_CH188:1;
            vuint32_t DS_CH187:1;
            vuint32_t DS_CH186:1;
            vuint32_t DS_CH185:1;
            vuint32_t DS_CH184:1;
            vuint32_t DS_CH183:1;
            vuint32_t DS_CH182:1;
            vuint32_t DS_CH181:1;
            vuint32_t DS_CH180:1;
            vuint32_t DS_CH179:1;
            vuint32_t DS_CH178:1;
            vuint32_t DS_CH177:1;
            vuint32_t DS_CH176:1;
            vuint32_t DS_CH175:1;
            vuint32_t DS_CH174:1;
            vuint32_t DS_CH173:1;
            vuint32_t DS_CH172:1;
            vuint32_t DS_CH171:1;
            vuint32_t DS_CH170:1;
            vuint32_t DS_CH169:1;
            vuint32_t DS_CH168:1;
            vuint32_t DS_CH167:1;
            vuint32_t DS_CH166:1;
            vuint32_t DS_CH165:1;
            vuint32_t DS_CH164:1;
            vuint32_t DS_CH163:1;
            vuint32_t DS_CH162:1;
            vuint32_t DS_CH161:1;
            vuint32_t DS_CH160:1;
        } B;
    } ECDSR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved28[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH159:1;
            vuint32_t NCE_CH158:1;
            vuint32_t NCE_CH157:1;
            vuint32_t NCE_CH156:1;
            vuint32_t NCE_CH155:1;
            vuint32_t NCE_CH154:1;
            vuint32_t NCE_CH153:1;
            vuint32_t NCE_CH152:1;
            vuint32_t NCE_CH151:1;
            vuint32_t NCE_CH150:1;
            vuint32_t NCE_CH149:1;
            vuint32_t NCE_CH148:1;
            vuint32_t NCE_CH147:1;
            vuint32_t NCE_CH146:1;
            vuint32_t NCE_CH145:1;
            vuint32_t NCE_CH144:1;
            vuint32_t NCE_CH143:1;
            vuint32_t NCE_CH142:1;
            vuint32_t NCE_CH141:1;
            vuint32_t NCE_CH140:1;
            vuint32_t NCE_CH139:1;
            vuint32_t NCE_CH138:1;
            vuint32_t NCE_CH137:1;
            vuint32_t NCE_CH136:1;
            vuint32_t NCE_CH135:1;
            vuint32_t NCE_CH134:1;
            vuint32_t NCE_CH133:1;
            vuint32_t NCE_CH132:1;
            vuint32_t NCE_CH131:1;
            vuint32_t NCE_CH130:1;
            vuint32_t NCE_CH129:1;
            vuint32_t NCE_CH128:1;
        } B;
    } ECNCMR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t NCE_CH191:1;
            vuint32_t NCE_CH190:1;
            vuint32_t NCE_CH189:1;
            vuint32_t NCE_CH188:1;
            vuint32_t NCE_CH187:1;
            vuint32_t NCE_CH186:1;
            vuint32_t NCE_CH185:1;
            vuint32_t NCE_CH184:1;
            vuint32_t NCE_CH183:1;
            vuint32_t NCE_CH182:1;
            vuint32_t NCE_CH181:1;
            vuint32_t NCE_CH180:1;
            vuint32_t NCE_CH179:1;
            vuint32_t NCE_CH178:1;
            vuint32_t NCE_CH177:1;
            vuint32_t NCE_CH176:1;
            vuint32_t NCE_CH175:1;
            vuint32_t NCE_CH174:1;
            vuint32_t NCE_CH173:1;
            vuint32_t NCE_CH172:1;
            vuint32_t NCE_CH171:1;
            vuint32_t NCE_CH170:1;
            vuint32_t NCE_CH169:1;
            vuint32_t NCE_CH168:1;
            vuint32_t NCE_CH167:1;
            vuint32_t NCE_CH166:1;
            vuint32_t NCE_CH165:1;
            vuint32_t NCE_CH164:1;
            vuint32_t NCE_CH163:1;
            vuint32_t NCE_CH162:1;
            vuint32_t NCE_CH161:1;
            vuint32_t NCE_CH160:1;
        } B;
    } ECNCMR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved29[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH159:1;
            vuint32_t JCE_CH158:1;
            vuint32_t JCE_CH157:1;
            vuint32_t JCE_CH156:1;
            vuint32_t JCE_CH155:1;
            vuint32_t JCE_CH154:1;
            vuint32_t JCE_CH153:1;
            vuint32_t JCE_CH152:1;
            vuint32_t JCE_CH151:1;
            vuint32_t JCE_CH150:1;
            vuint32_t JCE_CH149:1;
            vuint32_t JCE_CH148:1;
            vuint32_t JCE_CH147:1;
            vuint32_t JCE_CH146:1;
            vuint32_t JCE_CH145:1;
            vuint32_t JCE_CH144:1;
            vuint32_t JCE_CH143:1;
            vuint32_t JCE_CH142:1;
            vuint32_t JCE_CH141:1;
            vuint32_t JCE_CH140:1;
            vuint32_t JCE_CH139:1;
            vuint32_t JCE_CH138:1;
            vuint32_t JCE_CH137:1;
            vuint32_t JCE_CH136:1;
            vuint32_t JCE_CH135:1;
            vuint32_t JCE_CH134:1;
            vuint32_t JCE_CH133:1;
            vuint32_t JCE_CH132:1;
            vuint32_t JCE_CH131:1;
            vuint32_t JCE_CH130:1;
            vuint32_t JCE_CH129:1;
            vuint32_t JCE_CH128:1;
        } B;
    } ECJCMR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t JCE_CH191:1;
            vuint32_t JCE_CH190:1;
            vuint32_t JCE_CH189:1;
            vuint32_t JCE_CH188:1;
            vuint32_t JCE_CH187:1;
            vuint32_t JCE_CH186:1;
            vuint32_t JCE_CH185:1;
            vuint32_t JCE_CH184:1;
            vuint32_t JCE_CH183:1;
            vuint32_t JCE_CH182:1;
            vuint32_t JCE_CH181:1;
            vuint32_t JCE_CH180:1;
            vuint32_t JCE_CH179:1;
            vuint32_t JCE_CH178:1;
            vuint32_t JCE_CH177:1;
            vuint32_t JCE_CH176:1;
            vuint32_t JCE_CH175:1;
            vuint32_t JCE_CH174:1;
            vuint32_t JCE_CH173:1;
            vuint32_t JCE_CH172:1;
            vuint32_t JCE_CH171:1;
            vuint32_t JCE_CH170:1;
            vuint32_t JCE_CH169:1;
            vuint32_t JCE_CH168:1;
            vuint32_t JCE_CH167:1;
            vuint32_t JCE_CH166:1;
            vuint32_t JCE_CH165:1;
            vuint32_t JCE_CH164:1;
            vuint32_t JCE_CH163:1;
            vuint32_t JCE_CH162:1;
            vuint32_t JCE_CH161:1;
            vuint32_t JCE_CH160:1;
        } B;
    } ECJCMR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved30[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH135:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH134:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH133:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH132:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH131:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH130:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH129:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH128:3;
        } B;
    } ECWSELR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH143:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH142:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH141:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH140:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH139:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH138:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH137:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH136:3;
        } B;
    } ECWSELR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH151:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH150:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH149:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH148:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH147:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH146:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH145:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH144:3;
        } B;
    } ECWSELR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH159:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH158:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH157:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH156:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH155:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH154:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH153:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH152:3;
        } B;
    } ECWSELR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH167:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH166:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH165:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH164:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH163:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH162:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH161:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH160:3;
        } B;
    } ECWSELR4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH175:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH174:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH173:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH172:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH171:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH170:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH169:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH168:3;
        } B;
    } ECWSELR5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH183:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH182:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH181:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH180:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH179:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH178:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH177:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH176:3;
        } B;
    } ECWSELR6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t WSEL_CH191:3;
            vuint32_t unused_6:1;
            vuint32_t WSEL_CH190:3;
            vuint32_t unused_5:1;
            vuint32_t WSEL_CH189:3;
            vuint32_t unused_4:1;
            vuint32_t WSEL_CH188:3;
            vuint32_t unused_3:1;
            vuint32_t WSEL_CH187:3;
            vuint32_t unused_2:1;
            vuint32_t WSEL_CH186:3;
            vuint32_t unused_1:1;
            vuint32_t WSEL_CH185:3;
            vuint32_t unused_0:1;
            vuint32_t WSEL_CH184:3;
        } B;
    } ECWSELR7;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved31[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH159:1;
            vuint32_t WEN_CH158:1;
            vuint32_t WEN_CH157:1;
            vuint32_t WEN_CH156:1;
            vuint32_t WEN_CH155:1;
            vuint32_t WEN_CH154:1;
            vuint32_t WEN_CH153:1;
            vuint32_t WEN_CH152:1;
            vuint32_t WEN_CH151:1;
            vuint32_t WEN_CH150:1;
            vuint32_t WEN_CH149:1;
            vuint32_t WEN_CH148:1;
            vuint32_t WEN_CH147:1;
            vuint32_t WEN_CH146:1;
            vuint32_t WEN_CH145:1;
            vuint32_t WEN_CH144:1;
            vuint32_t WEN_CH143:1;
            vuint32_t WEN_CH142:1;
            vuint32_t WEN_CH141:1;
            vuint32_t WEN_CH140:1;
            vuint32_t WEN_CH139:1;
            vuint32_t WEN_CH138:1;
            vuint32_t WEN_CH137:1;
            vuint32_t WEN_CH136:1;
            vuint32_t WEN_CH135:1;
            vuint32_t WEN_CH134:1;
            vuint32_t WEN_CH133:1;
            vuint32_t WEN_CH132:1;
            vuint32_t WEN_CH131:1;
            vuint32_t WEN_CH130:1;
            vuint32_t WEN_CH129:1;
            vuint32_t WEN_CH128:1;
        } B;
    } ECWENR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t WEN_CH191:1;
            vuint32_t WEN_CH190:1;
            vuint32_t WEN_CH189:1;
            vuint32_t WEN_CH188:1;
            vuint32_t WEN_CH187:1;
            vuint32_t WEN_CH186:1;
            vuint32_t WEN_CH185:1;
            vuint32_t WEN_CH184:1;
            vuint32_t WEN_CH183:1;
            vuint32_t WEN_CH182:1;
            vuint32_t WEN_CH181:1;
            vuint32_t WEN_CH180:1;
            vuint32_t WEN_CH179:1;
            vuint32_t WEN_CH178:1;
            vuint32_t WEN_CH177:1;
            vuint32_t WEN_CH176:1;
            vuint32_t WEN_CH175:1;
            vuint32_t WEN_CH174:1;
            vuint32_t WEN_CH173:1;
            vuint32_t WEN_CH172:1;
            vuint32_t WEN_CH171:1;
            vuint32_t WEN_CH170:1;
            vuint32_t WEN_CH169:1;
            vuint32_t WEN_CH168:1;
            vuint32_t WEN_CH167:1;
            vuint32_t WEN_CH166:1;
            vuint32_t WEN_CH165:1;
            vuint32_t WEN_CH164:1;
            vuint32_t WEN_CH163:1;
            vuint32_t WEN_CH162:1;
            vuint32_t WEN_CH161:1;
            vuint32_t WEN_CH160:1;
        } B;
    } ECWENR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved32[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH159:1;
            vuint32_t AWOR_CH158:1;
            vuint32_t AWOR_CH157:1;
            vuint32_t AWOR_CH156:1;
            vuint32_t AWOR_CH155:1;
            vuint32_t AWOR_CH154:1;
            vuint32_t AWOR_CH153:1;
            vuint32_t AWOR_CH152:1;
            vuint32_t AWOR_CH151:1;
            vuint32_t AWOR_CH150:1;
            vuint32_t AWOR_CH149:1;
            vuint32_t AWOR_CH148:1;
            vuint32_t AWOR_CH147:1;
            vuint32_t AWOR_CH146:1;
            vuint32_t AWOR_CH145:1;
            vuint32_t AWOR_CH144:1;
            vuint32_t AWOR_CH143:1;
            vuint32_t AWOR_CH142:1;
            vuint32_t AWOR_CH141:1;
            vuint32_t AWOR_CH140:1;
            vuint32_t AWOR_CH139:1;
            vuint32_t AWOR_CH138:1;
            vuint32_t AWOR_CH137:1;
            vuint32_t AWOR_CH136:1;
            vuint32_t AWOR_CH135:1;
            vuint32_t AWOR_CH134:1;
            vuint32_t AWOR_CH133:1;
            vuint32_t AWOR_CH132:1;
            vuint32_t AWOR_CH131:1;
            vuint32_t AWOR_CH130:1;
            vuint32_t AWOR_CH129:1;
            vuint32_t AWOR_CH128:1;
        } B;
    } ECAWORR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t AWOR_CH191:1;
            vuint32_t AWOR_CH190:1;
            vuint32_t AWOR_CH189:1;
            vuint32_t AWOR_CH188:1;
            vuint32_t AWOR_CH187:1;
            vuint32_t AWOR_CH186:1;
            vuint32_t AWOR_CH185:1;
            vuint32_t AWOR_CH184:1;
            vuint32_t AWOR_CH183:1;
            vuint32_t AWOR_CH182:1;
            vuint32_t AWOR_CH181:1;
            vuint32_t AWOR_CH180:1;
            vuint32_t AWOR_CH179:1;
            vuint32_t AWOR_CH178:1;
            vuint32_t AWOR_CH177:1;
            vuint32_t AWOR_CH176:1;
            vuint32_t AWOR_CH175:1;
            vuint32_t AWOR_CH174:1;
            vuint32_t AWOR_CH173:1;
            vuint32_t AWOR_CH172:1;
            vuint32_t AWOR_CH171:1;
            vuint32_t AWOR_CH170:1;
            vuint32_t AWOR_CH169:1;
            vuint32_t AWOR_CH168:1;
            vuint32_t AWOR_CH167:1;
            vuint32_t AWOR_CH166:1;
            vuint32_t AWOR_CH165:1;
            vuint32_t AWOR_CH164:1;
            vuint32_t AWOR_CH163:1;
            vuint32_t AWOR_CH162:1;
            vuint32_t AWOR_CH161:1;
            vuint32_t AWOR_CH160:1;
        } B;
    } ECAWORR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved33[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t ICSEL_ECH152_159:7;
            vuint32_t unused_2:1;
            vuint32_t ICSEL_ECH144_151:7;
            vuint32_t unused_1:1;
            vuint32_t ICSEL_ECH136_143:7;
            vuint32_t unused_0:1;
            vuint32_t ICSEL_ECH128_135:7;
        } B;
    } ECMICR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t ICSEL_ECH184_191:7;
            vuint32_t unused_2:1;
            vuint32_t ICSEL_ECH176_183:7;
            vuint32_t unused_1:1;
            vuint32_t ICSEL_ECH168_175:7;
            vuint32_t unused_0:1;
            vuint32_t ICSEL_ECH160_167:7;
        } B;
    } ECMICR1;

    vuint8_t SAR_ADC_12BIT_B_ADDRESSBLOCK_reserved34[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:4;
            vuint32_t PCE:1;
            vuint32_t unused_1:1;
            vuint32_t CTSEL:2;
            vuint32_t unused_0:4;
            vuint32_t VALID:1;
            vuint32_t OVERW:1;
            vuint32_t RESULT:2;
            vuint32_t CDATA:16;
        } B;
    } ECDRN[64];

};

/**************************************************************************/
/*                 Module: SDADC            */
/**************************************************************************/
struct SDADC_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:3;
            vuint32_t PDR:5;
            vuint32_t unused_1:1;
            vuint32_t PGAN:3;
            vuint32_t ODF:1;
            vuint32_t ODA:1;
            vuint32_t EMSEL:1;
            vuint32_t HPFEN:1;
            vuint32_t WDGEN:1;
            vuint32_t TRIGEDSEL:2;
            vuint32_t TRIGEN:1;
            vuint32_t TRIGSEL:4;
            vuint32_t FRZ:1;
            vuint32_t unused_0:2;
            vuint32_t VCOMSEL:1;
            vuint32_t WRMODE:1;
            vuint32_t GECEN:1;
            vuint32_t MODE:1;
            vuint32_t EN:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:8;
            vuint32_t BIASEN:8;
            vuint32_t unused_1:5;
            vuint32_t ANCHSEL_WRAP:3;
            vuint32_t unused_0:5;
            vuint32_t ANCHSEL:3;
        } B;
    } CSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t RESET_KEY:16;
        } B;
    } RKR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:13;
            vuint32_t ANCHSEL_CNT:3;
            vuint32_t unused_1:7;
            vuint32_t DFEF:1;
            vuint32_t unused_0:3;
            vuint32_t WTHH:1;
            vuint32_t WTHL:1;
            vuint32_t CDVF:1;
            vuint32_t DFORF:1;
            vuint32_t DFFF:1;
        } B;
    } SFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:14;
            vuint32_t WTHDIRS:1;
            vuint32_t DFFDIRS:1;
            vuint32_t GDIGE:1;
            vuint32_t unused_0:11;
            vuint32_t WTHDIRE:1;
            vuint32_t CDVEE:1;
            vuint32_t DFORIE:1;
            vuint32_t DFFDIRE:1;
        } B;
    } RSER;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t OSD:8;
        } B;
    } OSDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:15;
            vuint32_t FRST:1;
            vuint32_t unused_1:4;
            vuint32_t FTHLD:4;
            vuint32_t unused_0:4;
            vuint32_t FOWEN:1;
            vuint32_t FSIZE:2;
            vuint32_t FE:1;
        } B;
    } FCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t ST_KEY:16;
        } B;
    } STKR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t CDATA:16;
        } B;
    } CDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t THRH:16;
            vuint32_t THRL:16;
        } B;
    } WTHHLR;

};

/**************************************************************************/
/*                 Module: SEMA42            */
/**************************************************************************/
struct SEMA42_tag {
    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:4;
            vuint8_t GTFSM:4;
        } B;
    } GATEN[16];

    vuint8_t SEMA42_ADDRESSBLOCK_reserved0[48];

    union {
        vuint16_t R;
        struct {
            vuint16_t RSTGDP:8;
            vuint16_t RSTGTN:8;
        } B;
    } RSTGT_W;

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:2;
            vuint16_t RSTGSM:2;
            vuint16_t RSTGMS:4;
            vuint16_t RSTGTN:8;
        } B;
    } RSTGT_R;

};

/**************************************************************************/
/*                 Module: SIPI            */
/**************************************************************************/
struct SIPI_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t TC:1;
            vuint32_t unused_0:8;
            vuint32_t WL:2;
            vuint32_t CHEN:1;
            vuint32_t ST:1;
            vuint32_t IDT:1;
            vuint32_t RRT:1;
            vuint32_t WRT:1;
            vuint32_t DEN:1;
        } B;
    } CCR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t RAR:1;
            vuint32_t TID:3;
            vuint32_t ACKR:1;
            vuint32_t CB:1;
            vuint32_t unused_0:2;
        } B;
    } CSR0;

    vuint8_t SIPI_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t WAIE:1;
            vuint32_t RAIE:1;
            vuint32_t TCIE:1;
            vuint32_t TOIE:1;
            vuint32_t TIDIE:1;
            vuint32_t ACKIE:1;
        } B;
    } CIR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t TOR:8;
        } B;
    } CTOR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t CRCI:16;
            vuint32_t CRCT:16;
        } B;
    } CCRC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t CAR:32;
        } B;
    } CAR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t CDR:32;
        } B;
    } CDR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t TC:1;
            vuint32_t unused_0:8;
            vuint32_t WL:2;
            vuint32_t CHEN:1;
            vuint32_t ST:1;
            vuint32_t IDT:1;
            vuint32_t RRT:1;
            vuint32_t WRT:1;
            vuint32_t DEN:1;
        } B;
    } CCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t RAR:1;
            vuint32_t TID:3;
            vuint32_t ACKR:1;
            vuint32_t CB:1;
            vuint32_t unused_0:2;
        } B;
    } CSR1;

    vuint8_t SIPI_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t WAIE:1;
            vuint32_t RAIE:1;
            vuint32_t TCIE:1;
            vuint32_t TOIE:1;
            vuint32_t TIDIE:1;
            vuint32_t ACKIE:1;
        } B;
    } CIR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t TOR:8;
        } B;
    } CTOR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t CRCI:16;
            vuint32_t CRCT:16;
        } B;
    } CCRC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t CAR:32;
        } B;
    } CAR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t CDR:32;
        } B;
    } CDR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t TC:1;
            vuint32_t unused_0:8;
            vuint32_t WL:2;
            vuint32_t CHEN:1;
            vuint32_t ST:1;
            vuint32_t IDT:1;
            vuint32_t RRT:1;
            vuint32_t WRT:1;
            vuint32_t DEN:1;
        } B;
    } CCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t RAR:1;
            vuint32_t TID:3;
            vuint32_t ACKR:1;
            vuint32_t CB:1;
            vuint32_t unused_0:2;
        } B;
    } CSR2;

    vuint8_t SIPI_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t WAIE:1;
            vuint32_t RAIE:1;
            vuint32_t TCIE:1;
            vuint32_t TOIE:1;
            vuint32_t TIDIE:1;
            vuint32_t ACKIE:1;
        } B;
    } CIR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t TOR:8;
        } B;
    } CTOR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t CRCI:16;
            vuint32_t CRCT:16;
        } B;
    } CCRC2;

    union {
        vuint32_t R;
        struct {
            vuint32_t CAR:32;
        } B;
    } CAR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t CDR2:32;
        } B;
    } CDR2_N[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:15;
            vuint32_t TC:1;
            vuint32_t unused_0:8;
            vuint32_t WL:2;
            vuint32_t CHEN:1;
            vuint32_t ST:1;
            vuint32_t IDT:1;
            vuint32_t RRT:1;
            vuint32_t WRT:1;
            vuint32_t DEN:1;
        } B;
    } CCR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:24;
            vuint32_t RAR:1;
            vuint32_t TID:3;
            vuint32_t ACKR:1;
            vuint32_t CB:1;
            vuint32_t unused_0:2;
        } B;
    } CSR3;

    vuint8_t SIPI_ADDRESSBLOCK_reserved3[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t WAIE:1;
            vuint32_t RAIE:1;
            vuint32_t TCIE:1;
            vuint32_t TOIE:1;
            vuint32_t TIDIE:1;
            vuint32_t ACKIE:1;
        } B;
    } CIR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t TOR:8;
        } B;
    } CTOR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t CRCI:16;
            vuint32_t CRCT:16;
        } B;
    } CCRC3;

    union {
        vuint32_t R;
        struct {
            vuint32_t CAR:32;
        } B;
    } CAR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t CDR:32;
        } B;
    } CDR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t FRZ:1;
            vuint32_t unused_3:1;
            vuint32_t HALT:1;
            vuint32_t unused_2:2;
            vuint32_t PRSCLR:11;
            vuint32_t AID:2;
            vuint32_t unused_1:3;
            vuint32_t CRCIE:1;
            vuint32_t MCRIE:1;
            vuint32_t unused_0:4;
            vuint32_t CHNSB:1;
            vuint32_t TEN:1;
            vuint32_t INIT:1;
            vuint32_t MOEN:1;
            vuint32_t SR:1;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t FRZACK:1;
            vuint32_t LPMACK:1;
            vuint32_t unused_1:19;
            vuint32_t GCRCE:1;
            vuint32_t MCR:1;
            vuint32_t unused_0:1;
            vuint32_t TE:4;
            vuint32_t STATE:4;
        } B;
    } SR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MXCNT:30;
            vuint32_t unused_0:2;
        } B;
    } MAXCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADRLD:30;
            vuint32_t unused_0:2;
        } B;
    } ARR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADCNT:30;
            vuint32_t unused_0:2;
        } B;
    } ACR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:5;
            vuint32_t TOE3:1;
            vuint32_t TIDE3:1;
            vuint32_t ACKE3:1;
            vuint32_t unused_2:5;
            vuint32_t TOE2:1;
            vuint32_t TIDE2:1;
            vuint32_t ACKE2:1;
            vuint32_t unused_1:5;
            vuint32_t TOE1:1;
            vuint32_t TIDE1:1;
            vuint32_t ACKE1:1;
            vuint32_t unused_0:5;
            vuint32_t TOE0:1;
            vuint32_t TIDE0:1;
            vuint32_t ACKE0:1;
        } B;
    } ERR;

};

/**************************************************************************/
/*                 Module: SIUL2            */
/**************************************************************************/
struct SIUL2_tag {
    vuint8_t SIUL2_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t PARTNUM:16;
            vuint32_t ED:1;
            vuint32_t PKG:5;
            vuint32_t unused_0:2;
            vuint32_t MAJOR_MASK:4;
            vuint32_t MINOR_MASK:4;
        } B;
    } MIDR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t SF:1;
            vuint32_t FLASH_SIZE_1:4;
            vuint32_t FLASH_SIZE_2:4;
            vuint32_t unused_1:7;
            vuint32_t FAMILYNUM:8;
            vuint32_t unused_0:8;
        } B;
    } MIDR2;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t EIF15:1;
            vuint32_t EIF14:1;
            vuint32_t EIF13:1;
            vuint32_t EIF12:1;
            vuint32_t EIF11:1;
            vuint32_t EIF10:1;
            vuint32_t EIF9:1;
            vuint32_t EIF8:1;
            vuint32_t EIF7:1;
            vuint32_t EIF6:1;
            vuint32_t EIF5:1;
            vuint32_t EIF4:1;
            vuint32_t EIF3:1;
            vuint32_t EIF2:1;
            vuint32_t EIF1:1;
            vuint32_t EIF0:1;
        } B;
    } DISR0;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t EIRE15:1;
            vuint32_t EIRE14:1;
            vuint32_t EIRE13:1;
            vuint32_t EIRE12:1;
            vuint32_t EIRE11:1;
            vuint32_t EIRE10:1;
            vuint32_t EIRE9:1;
            vuint32_t EIRE8:1;
            vuint32_t EIRE7:1;
            vuint32_t EIRE6:1;
            vuint32_t EIRE5:1;
            vuint32_t EIRE4:1;
            vuint32_t EIRE3:1;
            vuint32_t EIRE2:1;
            vuint32_t EIRE1:1;
            vuint32_t EIRE0:1;
        } B;
    } DIRER0;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved3[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:20;
            vuint32_t DIRS11:1;
            vuint32_t DIRS10:1;
            vuint32_t DIRS9:1;
            vuint32_t DIRS8:1;
            vuint32_t unused_1:2;
            vuint32_t DIRS5:1;
            vuint32_t DIRS4:1;
            vuint32_t unused_0:1;
            vuint32_t DIRS2:1;
            vuint32_t DIRS1:1;
            vuint32_t DIRS0:1;
        } B;
    } DIRSR0;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t IREE15:1;
            vuint32_t IREE14:1;
            vuint32_t IREE13:1;
            vuint32_t IREE12:1;
            vuint32_t IREE11:1;
            vuint32_t IREE10:1;
            vuint32_t IREE9:1;
            vuint32_t IREE8:1;
            vuint32_t IREE7:1;
            vuint32_t IREE6:1;
            vuint32_t IREE5:1;
            vuint32_t IREE4:1;
            vuint32_t IREE3:1;
            vuint32_t IREE2:1;
            vuint32_t IREE1:1;
            vuint32_t IREE0:1;
        } B;
    } IREER0;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved5[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t IFEE15:1;
            vuint32_t IFEE14:1;
            vuint32_t IFEE13:1;
            vuint32_t IFEE12:1;
            vuint32_t IFEE11:1;
            vuint32_t IFEE10:1;
            vuint32_t IFEE9:1;
            vuint32_t IFEE8:1;
            vuint32_t IFEE7:1;
            vuint32_t IFEE6:1;
            vuint32_t IFEE5:1;
            vuint32_t IFEE4:1;
            vuint32_t IFEE3:1;
            vuint32_t IFEE2:1;
            vuint32_t IFEE1:1;
            vuint32_t IFEE0:1;
        } B;
    } IFEER0;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved6[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t IFE15:1;
            vuint32_t IFE14:1;
            vuint32_t IFE13:1;
            vuint32_t IFE12:1;
            vuint32_t IFE11:1;
            vuint32_t IFE10:1;
            vuint32_t IFE9:1;
            vuint32_t IFE8:1;
            vuint32_t IFE7:1;
            vuint32_t IFE6:1;
            vuint32_t IFE5:1;
            vuint32_t IFE4:1;
            vuint32_t IFE3:1;
            vuint32_t IFE2:1;
            vuint32_t IFE1:1;
            vuint32_t IFE0:1;
        } B;
    } IFER0;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved7[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t MAXCNTX:4;
        } B;
    } IFMCRN[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t IFCP:4;
        } B;
    } IFCPR;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved8[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t FEC_0_MODE:1;
            vuint32_t FEC_1_MODE:1;
            vuint32_t unused_1:6;
            vuint32_t ESR0_ASSERT:1;
            vuint32_t unused_0:23;
        } B;
    } SCR0;

    vuint8_t SIUL2_ADDRESSBLOCK_reserved9[316];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t OERC:2;
            vuint32_t unused_1:1;
            vuint32_t ODC:3;
            vuint32_t SMC:1;
            vuint32_t APC:1;
            vuint32_t ILS:2;
            vuint32_t IBE:1;
            vuint32_t HYS:1;
            vuint32_t WPDE:1;
            vuint32_t WPUE:1;
            vuint32_t INV:1;
            vuint32_t unused_0:7;
            vuint32_t SSS:8;
        } B;
    } MSCR_IO[205];

    vuint8_t SIUL2_ADDRESSBLOCK_reserved10[1228];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t INV:1;
            vuint32_t unused_0:7;
            vuint32_t SSS:8;
        } B;
    } MSCR_MUX[512];

    vuint8_t SIUL2_ADDRESSBLOCK_reserved11[192];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:7;
            vuint8_t PDO:1;
        } B;
    } GPDO[512];

    union {
        vuint8_t R;
        struct {
            vuint8_t unused_0:7;
            vuint8_t PDI:1;
        } B;
    } GPDI[512];

    /* SPC5STUDIO FIX */
    /* Removed dumb way to declare equivalent registers.*/
    union {
      vuint16_t R;
      struct {
        vuint16_t PPDO:16;
      } B;
    } PGPDO[13];

#if 0
    union {
        vuint16_t R;
        struct {
            vuint16_t PPDO_0:8;
            vuint16_t unused_0:3;
            vuint16_t PPDO_1:5;
        } B;
    } PGPDO0;

    union {
        vuint16_t R;
        struct {
            vuint16_t PPDO:16;
        } B;
    } PGPDON[11];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:3;
            vuint16_t PPDO:13;
        } B;
    } PGPDO12;
#endif /* END OF DUMB DECLARATIONS */

    vuint8_t SIUL2_ADDRESSBLOCK_reserved16[38];

    /* SPC5STUDIO FIX */
    /* Removed dumb way to declare equivalent registers.*/
    union {
      vuint16_t R;
      struct {
        vuint16_t PPDI:16;
      } B;
    } PGPDI[13];

#if 0
    union {
        vuint16_t R;
        struct {
            vuint16_t PPDI_0:8;
            vuint16_t unused_0:3;
            vuint16_t PPDI_1:5;
        } B;
    } PGPDI0;

    union {
        vuint16_t R;
        struct {
            vuint16_t PPDI:16;
        } B;
    } PGPDIN[11];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:3;
            vuint16_t PPDI:13;
        } B;
    } PGPDI12;
#endif /* END OF DUMB DECLARATIONS */

    vuint8_t SIUL2_ADDRESSBLOCK_reserved17[38];

    /* SPC5STUDIO FIX */
    /* Removed dumb way to declare equivalent registers.*/
    union {
      vuint32_t R;
      struct {
        vuint32_t MASK:16;
        vuint32_t MPPDO:16;
      } B;
    } MPGPDO[13];

#if 0
    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:16;
            vuint32_t MPPDO_0:8;
            vuint32_t unused_0:3;
            vuint32_t MPPDO_1:5;
        } B;
    } MPGPDO0;

    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:16;
            vuint32_t MPPDO:16;
        } B;
    } MPGPDON[11];

    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:16;
            vuint32_t unused_0:3;
            vuint32_t MPPDO:13;
        } B;
    } MPGPDO12;
#endif /* END OF DUMB DECLARATIONS */

};

/**************************************************************************/
/*                 Module: SMPU            */
/**************************************************************************/
struct SMPU_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t MERR:16;
            vuint32_t unused_0:12;
            vuint32_t HRL:3;
            vuint32_t GVLD:1;
        } B;
    } CESR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t MEOVR:16;
            vuint32_t unused_0:12;
            vuint32_t NRGD:4;
        } B;
    } CESR1;

    vuint8_t SMPU_ADDRESSBLOCK_reserved0[248];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t EADDR:32;
            } B;
        } EARN;

        union {
            vuint32_t R;
            struct {
                vuint32_t EACD:24;
                vuint32_t unused_0:1;
                vuint32_t EATTR:2;
                vuint32_t ERW:1;
                vuint32_t EMN:4;
            } B;
        } EDRN;

    } SUB0[16];

    vuint8_t SMPU_ADDRESSBLOCK_reserved1[640];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t SRTADDR:32;
            } B;
        } RGDN_WORD0;

        union {
            vuint32_t R;
            struct {
                vuint32_t ENDADDR:32;
            } B;
        } RGDN_WORD1;

        union {
            vuint32_t R;
            struct {
                vuint32_t M0P:2;
                vuint32_t M1P:2;
                vuint32_t M2P:2;
                vuint32_t M3P:2;
                vuint32_t M4P:2;
                vuint32_t M5P:2;
                vuint32_t M6P:2;
                vuint32_t M7P:2;
                vuint32_t M8P:2;
                vuint32_t M9P:2;
                vuint32_t M10P:2;
                vuint32_t M11P:2;
                vuint32_t M12P:2;
                vuint32_t M13P:2;
                vuint32_t M14P:2;
                vuint32_t M15P:2;
            } B;
        } RGDN_WORD2_FMT0;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:27;
                vuint32_t FMT:1;
                vuint32_t RO:1;
                vuint32_t unused_0:1;
                vuint32_t CI:1;
                vuint32_t VLD:1;
            } B;
        } RGDN_WORD3;

    } SUB1[12];

};

/**************************************************************************/
/*                 Module: SRX            */
/**************************************************************************/
struct SRX_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t TSPRSC:8;
            vuint32_t unused_2:19;
            vuint32_t FAST_CLR:1;
            vuint32_t unused_1:1;
            vuint32_t DBG_FRZ:1;
            vuint32_t unused_0:1;
            vuint32_t SENT_EN:1;
        } B;
    } GBL_CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t EN_CH:8;
        } B;
    } CHNL_EN;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:22;
            vuint32_t FMDU:1;
            vuint32_t SMDU:1;
            vuint32_t unused_0:8;
        } B;
    } GBL_STATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t F_RDY:8;
        } B;
    } FMSG_RDY;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t S_RDY:8;
        } B;
    } SMSG_RDY;

    vuint8_t SRX_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_7:1;
            vuint32_t NIBBCH0:3;
            vuint32_t unused_6:1;
            vuint32_t NIBBCH1:3;
            vuint32_t unused_5:1;
            vuint32_t NIBBCH2:3;
            vuint32_t unused_4:1;
            vuint32_t NIBBCH3:3;
            vuint32_t unused_3:1;
            vuint32_t NIBBCH4:3;
            vuint32_t unused_2:1;
            vuint32_t NIBBCH5:3;
            vuint32_t unused_1:1;
            vuint32_t NIBBCH6:3;
            vuint32_t unused_0:1;
            vuint32_t NIBBCH7:3;
        } B;
    } DATA_CTRL1;

    vuint8_t SRX_ADDRESSBLOCK_reserved1[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t FDMA_EN:8;
        } B;
    } FDMA_CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t SDMA_EN:8;
        } B;
    } SDMA_CTRL;

    vuint8_t SRX_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t FRDY_IE:8;
        } B;
    } FRDY_IE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t SRDY_IE:8;
        } B;
    } SRDY_IE;

    vuint8_t SRX_ADDRESSBLOCK_reserved3[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHNUM:4;
            vuint32_t SCNIB:4;
            vuint32_t DNIB1:4;
            vuint32_t DNIB2:4;
            vuint32_t DNIB3:4;
            vuint32_t DNIB4:4;
            vuint32_t DNIB5:4;
            vuint32_t DNIB6:4;
        } B;
    } DMA_FMSG_DATA;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:12;
            vuint32_t CRC4B:4;
            vuint32_t unused_0:16;
        } B;
    } DMA_FMSG_CRC;

    union {
        vuint32_t R;
        struct {
            vuint32_t TS:32;
        } B;
    } DMA_FMSG_TS;

    vuint8_t SRX_ADDRESSBLOCK_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHNUM:4;
            vuint32_t TYPE:1;
            vuint32_t unused_2:16;
            vuint32_t CFG:1;
            vuint32_t ID7_4_D3_0:4;
            vuint32_t unused_1:1;
            vuint32_t ID3_0_DATA15_12:4;
            vuint32_t unused_0:1;
        } B;
    } DMA_SMSG_BIT3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:10;
            vuint32_t SMCRC:6;
            vuint32_t unused_0:4;
            vuint32_t DATA:12;
        } B;
    } DMA_SMSG_BIT2;

    union {
        vuint32_t R;
        struct {
            vuint32_t TS:32;
        } B;
    } DMA_SMSG_TS;

    vuint8_t SRX_ADDRESSBLOCK_reserved5[4];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:1;
                vuint32_t CM_PRSC:15;
                vuint32_t COMP_EN:1;
                vuint32_t unused_0:1;
                vuint32_t PRSC:14;
            } B;
        } CHN_CLK_CTRL;

        union {
            vuint32_t R;
            struct {
                vuint32_t BUS_IDLE:1;
                vuint32_t unused_2:3;
                vuint32_t CAL_RESYNC:1;
                vuint32_t CAL_20_25:1;
                vuint32_t SMSG_OFLW:1;
                vuint32_t FMSG_OFLW:1;
                vuint32_t unused_1:1;
                vuint32_t PP_DIAG_ERR:1;
                vuint32_t CAL_LEN_ERR:1;
                vuint32_t CAL_DIAG_ERR:1;
                vuint32_t NIB_VAL_ERR:1;
                vuint32_t SMSG_CRC_ERR:1;
                vuint32_t FMSG_CRC_ERR:1;
                vuint32_t NUM_EDGES_ERR:1;
                vuint32_t unused_0:16;
            } B;
        } CHN_STATUS;

        union {
            vuint32_t R;
            struct {
                vuint32_t BUS_IDLE_CNT:4;
                vuint32_t IE_CAL_RESYNC:1;
                vuint32_t IE_CAL_20_25:1;
                vuint32_t IE_SMSG_OFLW:1;
                vuint32_t IE_FMSG_OFLW:1;
                vuint32_t FCRC_CHK_OFF:1;
                vuint32_t IE_PP_DIAG_ERR:1;
                vuint32_t IE_CAL_LEN_ERR:1;
                vuint32_t IE_CAL_DIAG_ERR:1;
                vuint32_t IE_NIB_VAL_ERR:1;
                vuint32_t IE_SMSG_CRC_ERR:1;
                vuint32_t IE_FMSG_CRC_ERR:1;
                vuint32_t IE_NUM_EDGES_ERR:1;
                vuint32_t DCHNG_INT:1;
                vuint32_t CAL_RNG:1;
                vuint32_t PP_CHKSEL:1;
                vuint32_t FCRC_TYPE:1;
                vuint32_t FCRC_SC_EN:1;
                vuint32_t SCRC_TYPE:1;
                vuint32_t PAUSE_EN:1;
                vuint32_t SUCC_CAL_CHK:1;
                vuint32_t FIL_CNT:8;
            } B;
        } CHN_CONFIG;

        vuint8_t SRX_reserved6[4];
    } SUB0[8];

    vuint8_t SRX_ADDRESSBLOCK_reserved7[128];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t CHNUM:4;
                vuint32_t SCNIB:4;
                vuint32_t DNIB1:4;
                vuint32_t DNIB2:4;
                vuint32_t DNIB3:4;
                vuint32_t DNIB4:4;
                vuint32_t DNIB5:4;
                vuint32_t DNIB6:4;
            } B;
        } CHN_FMSG_DATA;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:12;
                vuint32_t CRC4B:4;
                vuint32_t unused_0:16;
            } B;
        } CHN_FMSG_CRC;

        union {
            vuint32_t R;
            struct {
                vuint32_t TS:32;
            } B;
        } CHN_FMSG_TS;

        union {
            vuint32_t R;
            struct {
                vuint32_t CHNUM:4;
                vuint32_t TYPE:1;
                vuint32_t unused_2:16;
                vuint32_t CFG:1;
                vuint32_t ID7_4_ID3_0:4;
                vuint32_t unused_1:1;
                vuint32_t ID3_0_DATA15_12:4;
                vuint32_t unused_0:1;
            } B;
        } CHN_SMSG_BIT3;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_1:10;
                vuint32_t SMCRC:6;
                vuint32_t unused_0:4;
                vuint32_t DATA:12;
            } B;
        } CHN_SMSG_BIT2;

        union {
            vuint32_t R;
            struct {
                vuint32_t TS:32;
            } B;
        } CHN_SMSG_TS;

    } SUB1[8];

};

/**************************************************************************/
/*                 Module: SSCM            */
/**************************************************************************/
struct SSCM_tag {
    union {
        vuint16_t R;
        struct {
            vuint16_t unused_3:1;
            vuint16_t CER:1;
            vuint16_t unused_2:1;
            vuint16_t NXEN1:1;
            vuint16_t NXEN:1;
            vuint16_t unused_1:3;
            vuint16_t BMODE:3;
            vuint16_t VLE:1;
            vuint16_t unused_0:4;
        } B;
    } STATUS;

    union {
        vuint16_t R;
        struct {
            vuint16_t JPIN:10;
            vuint16_t unused_1:1;
            vuint16_t MREV:4;
            vuint16_t unused_0:1;
        } B;
    } MEMCONFIG;

    vuint8_t SSCM_ADDRESSBLOCK_reserved0[2];

    union {
        vuint16_t R;
        struct {
            vuint16_t unused_0:14;
            vuint16_t PAE:1;
            vuint16_t RAE:1;
        } B;
    } ERROR;

    vuint8_t SSCM_ADDRESSBLOCK_reserved1[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:28;
            vuint32_t HSB:3;
            vuint32_t HSE:1;
        } B;
    } UOPS;

    vuint8_t SSCM_ADDRESSBLOCK_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t SADR:32;
        } B;
    } PSA;

    vuint8_t SSCM_ADDRESSBLOCK_reserved3[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t HADR:32;
        } B;
    } HSA;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:29;
            vuint32_t LC:3;
        } B;
    } LCSTAT;

};

/**************************************************************************/
/*                 Module: STCU2            */
/**************************************************************************/
struct STCU2_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:21;
            vuint32_t BYP:1;
            vuint32_t MBPLLEN:1;
            vuint32_t LBPLLEN:1;
            vuint32_t unused_0:7;
            vuint32_t RUN:1;
        } B;
    } RUN;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:20;
            vuint32_t MBIE:1;
            vuint32_t LBIE:1;
            vuint32_t MBSWPLLEN:1;
            vuint32_t LBSWPLLEN:1;
            vuint32_t unused_0:7;
            vuint32_t RUNSW:1;
        } B;
    } RUNSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t SKC:32;
        } B;
    } SKC;

    union {
        vuint32_t R;
        struct {
            vuint32_t PTR:8;
            vuint32_t LB_DELAY:8;
            vuint32_t unused_1:7;
            vuint32_t WRP:1;
            vuint32_t unused_0:3;
            vuint32_t PMOSEN:1;
            vuint32_t MBU:1;
            vuint32_t CLK_CFG:3;
        } B;
    } CFG;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:2;
            vuint32_t PLLODF:6;
            vuint32_t unused_1:5;
            vuint32_t PLLIDF:3;
            vuint32_t unused_0:9;
            vuint32_t PLLLDF:7;
        } B;
    } PLL_CFG;

    union {
        vuint32_t R;
        struct {
            vuint32_t WDGEOC:32;
        } B;
    } WDG;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t MBIFLG:1;
            vuint32_t LBIFLG:1;
        } B;
    } INT_FLG;

    vuint8_t STCU2_ADDRESSBLOCK_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_5:6;
            vuint32_t ABORTHW:1;
            vuint32_t unused_4:4;
            vuint32_t LOCKESW:1;
            vuint32_t WDTOSW:1;
            vuint32_t unused_3:1;
            vuint32_t ENGESW:1;
            vuint32_t INVPSW:1;
            vuint32_t unused_2:6;
            vuint32_t UFSF:1;
            vuint32_t RFSF:1;
            vuint32_t unused_1:3;
            vuint32_t LOCKE:1;
            vuint32_t WDTO:1;
            vuint32_t unused_0:1;
            vuint32_t ENGE:1;
            vuint32_t INVP:1;
        } B;
    } ERR_STAT;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:27;
            vuint32_t LOCKEUFM:1;
            vuint32_t WDTOUFM:1;
            vuint32_t unused_0:1;
            vuint32_t ENGEUFM:1;
            vuint32_t INVPUFM:1;
        } B;
    } ERR_FM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t LBS7:1;
            vuint32_t LBS6:1;
            vuint32_t LBS5:1;
            vuint32_t LBS4:1;
            vuint32_t LBS3:1;
            vuint32_t LBS2:1;
            vuint32_t LBS1:1;
            vuint32_t LBS0:1;
        } B;
    } LBS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t LBE7:1;
            vuint32_t LBE6:1;
            vuint32_t LBE5:1;
            vuint32_t LBE4:1;
            vuint32_t LBE3:1;
            vuint32_t LBE2:1;
            vuint32_t LBE1:1;
            vuint32_t LBE0:1;
        } B;
    } LBE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t LBSSW7:1;
            vuint32_t LBSSW6:1;
            vuint32_t LBSSW5:1;
            vuint32_t LBSSW4:1;
            vuint32_t LBSSW3:1;
            vuint32_t LBSSW2:1;
            vuint32_t LBSSW1:1;
            vuint32_t LBSSW0:1;
        } B;
    } LBSSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t LBESW7:1;
            vuint32_t LBESW6:1;
            vuint32_t LBESW5:1;
            vuint32_t LBESW4:1;
            vuint32_t LBESW3:1;
            vuint32_t LBESW2:1;
            vuint32_t LBESW1:1;
            vuint32_t LBESW0:1;
        } B;
    } LBESW;

    vuint8_t STCU2_ADDRESSBLOCK_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t LBUFM7:1;
            vuint32_t LBUFM6:1;
            vuint32_t LBUFM5:1;
            vuint32_t LBUFM4:1;
            vuint32_t LBUFM3:1;
            vuint32_t LBUFM2:1;
            vuint32_t LBUFM1:1;
            vuint32_t LBUFM0:1;
        } B;
    } LBUFM;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBS31:1;
            vuint32_t MBS30:1;
            vuint32_t MBS29:1;
            vuint32_t MBS28:1;
            vuint32_t MBS27:1;
            vuint32_t MBS26:1;
            vuint32_t MBS25:1;
            vuint32_t MBS24:1;
            vuint32_t MBS23:1;
            vuint32_t MBS22:1;
            vuint32_t MBS21:1;
            vuint32_t MBS20:1;
            vuint32_t MBS19:1;
            vuint32_t MBS18:1;
            vuint32_t MBS17:1;
            vuint32_t MBS16:1;
            vuint32_t MBS15:1;
            vuint32_t MBS14:1;
            vuint32_t MBS13:1;
            vuint32_t MBS12:1;
            vuint32_t MBS11:1;
            vuint32_t MBS10:1;
            vuint32_t MBS9:1;
            vuint32_t MBS8:1;
            vuint32_t MBS7:1;
            vuint32_t MBS6:1;
            vuint32_t MBS5:1;
            vuint32_t MBS4:1;
            vuint32_t MBS3:1;
            vuint32_t MBS2:1;
            vuint32_t MBS1:1;
            vuint32_t MBS0:1;
        } B;
    } MBS1;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBS63:1;
            vuint32_t MBS62:1;
            vuint32_t MBS61:1;
            vuint32_t MBS60:1;
            vuint32_t MBS59:1;
            vuint32_t MBS58:1;
            vuint32_t MBS57:1;
            vuint32_t MBS56:1;
            vuint32_t MBS55:1;
            vuint32_t MBS54:1;
            vuint32_t MBS53:1;
            vuint32_t MBS52:1;
            vuint32_t MBS51:1;
            vuint32_t MBS50:1;
            vuint32_t MBS49:1;
            vuint32_t MBS48:1;
            vuint32_t MBS47:1;
            vuint32_t MBS46:1;
            vuint32_t MBS45:1;
            vuint32_t MBS44:1;
            vuint32_t MBS43:1;
            vuint32_t MBS42:1;
            vuint32_t MBS41:1;
            vuint32_t MBS40:1;
            vuint32_t MBS39:1;
            vuint32_t MBS38:1;
            vuint32_t MBS37:1;
            vuint32_t MBS36:1;
            vuint32_t MBS35:1;
            vuint32_t MBS34:1;
            vuint32_t MBS33:1;
            vuint32_t MBS32:1;
        } B;
    } MBS2;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBS95:1;
            vuint32_t MBS94:1;
            vuint32_t MBS93:1;
            vuint32_t MBS92:1;
            vuint32_t MBS91:1;
            vuint32_t MBS90:1;
            vuint32_t MBS89:1;
            vuint32_t MBS88:1;
            vuint32_t MBS87:1;
            vuint32_t MBS86:1;
            vuint32_t MBS85:1;
            vuint32_t MBS84:1;
            vuint32_t MBS83:1;
            vuint32_t MBS82:1;
            vuint32_t MBS81:1;
            vuint32_t MBS80:1;
            vuint32_t MBS79:1;
            vuint32_t MBS78:1;
            vuint32_t MBS77:1;
            vuint32_t MBS76:1;
            vuint32_t MBS75:1;
            vuint32_t MBS74:1;
            vuint32_t MBS73:1;
            vuint32_t MBS72:1;
            vuint32_t MBS71:1;
            vuint32_t MBS70:1;
            vuint32_t MBS69:1;
            vuint32_t MBS68:1;
            vuint32_t MBS67:1;
            vuint32_t MBS66:1;
            vuint32_t MBS65:1;
            vuint32_t MBS64:1;
        } B;
    } MBS3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t MBS100:1;
            vuint32_t MBS99:1;
            vuint32_t MBS98:1;
            vuint32_t MBS97:1;
            vuint32_t MBS96:1;
        } B;
    } MBS4;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBE31:1;
            vuint32_t MBE30:1;
            vuint32_t MBE29:1;
            vuint32_t MBE28:1;
            vuint32_t MBE27:1;
            vuint32_t MBE26:1;
            vuint32_t MBE25:1;
            vuint32_t MBE24:1;
            vuint32_t MBE23:1;
            vuint32_t MBE22:1;
            vuint32_t MBE21:1;
            vuint32_t MBE20:1;
            vuint32_t MBE19:1;
            vuint32_t MBE18:1;
            vuint32_t MBE17:1;
            vuint32_t MBE16:1;
            vuint32_t MBE15:1;
            vuint32_t MBE14:1;
            vuint32_t MBE13:1;
            vuint32_t MBE12:1;
            vuint32_t MBE11:1;
            vuint32_t MBE10:1;
            vuint32_t MBE9:1;
            vuint32_t MBE8:1;
            vuint32_t MBE7:1;
            vuint32_t MBE6:1;
            vuint32_t MBE5:1;
            vuint32_t MBE4:1;
            vuint32_t MBE3:1;
            vuint32_t MBE2:1;
            vuint32_t MBE1:1;
            vuint32_t MBE0:1;
        } B;
    } MBE1;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBE63:1;
            vuint32_t MBE62:1;
            vuint32_t MBE61:1;
            vuint32_t MBE60:1;
            vuint32_t MBE59:1;
            vuint32_t MBE58:1;
            vuint32_t MBE57:1;
            vuint32_t MBE56:1;
            vuint32_t MBE55:1;
            vuint32_t MBE54:1;
            vuint32_t MBE53:1;
            vuint32_t MBE52:1;
            vuint32_t MBE51:1;
            vuint32_t MBE50:1;
            vuint32_t MBE49:1;
            vuint32_t MBE48:1;
            vuint32_t MBE47:1;
            vuint32_t MBE46:1;
            vuint32_t MBE45:1;
            vuint32_t MBE44:1;
            vuint32_t MBE43:1;
            vuint32_t MBE42:1;
            vuint32_t MBE41:1;
            vuint32_t MBE40:1;
            vuint32_t MBE39:1;
            vuint32_t MBE38:1;
            vuint32_t MBE37:1;
            vuint32_t MBE36:1;
            vuint32_t MBE35:1;
            vuint32_t MBE34:1;
            vuint32_t MBE33:1;
            vuint32_t MBE32:1;
        } B;
    } MBE2;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBE95:1;
            vuint32_t MBE94:1;
            vuint32_t MBE93:1;
            vuint32_t MBE92:1;
            vuint32_t MBE91:1;
            vuint32_t MBE90:1;
            vuint32_t MBE89:1;
            vuint32_t MBE88:1;
            vuint32_t MBE87:1;
            vuint32_t MBE86:1;
            vuint32_t MBE85:1;
            vuint32_t MBE84:1;
            vuint32_t MBE83:1;
            vuint32_t MBE82:1;
            vuint32_t MBE81:1;
            vuint32_t MBE80:1;
            vuint32_t MBE79:1;
            vuint32_t MBE78:1;
            vuint32_t MBE77:1;
            vuint32_t MBE76:1;
            vuint32_t MBE75:1;
            vuint32_t MBE74:1;
            vuint32_t MBE73:1;
            vuint32_t MBE72:1;
            vuint32_t MBE71:1;
            vuint32_t MBE70:1;
            vuint32_t MBE69:1;
            vuint32_t MBE68:1;
            vuint32_t MBE67:1;
            vuint32_t MBE66:1;
            vuint32_t MBE65:1;
            vuint32_t MBE64:1;
        } B;
    } MBE3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t MBE100:1;
            vuint32_t MBE99:1;
            vuint32_t MBE98:1;
            vuint32_t MBE97:1;
            vuint32_t MBE96:1;
        } B;
    } MBE4;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBSSW31:1;
            vuint32_t MBSSW30:1;
            vuint32_t MBSSW29:1;
            vuint32_t MBSSW28:1;
            vuint32_t MBSSW27:1;
            vuint32_t MBSSW26:1;
            vuint32_t MBSSW25:1;
            vuint32_t MBSSW24:1;
            vuint32_t MBSSW23:1;
            vuint32_t MBSSW22:1;
            vuint32_t MBSSW21:1;
            vuint32_t MBSSW20:1;
            vuint32_t MBSSW19:1;
            vuint32_t MBSSW18:1;
            vuint32_t MBSSW17:1;
            vuint32_t MBSSW16:1;
            vuint32_t MBSSW15:1;
            vuint32_t MBSSW14:1;
            vuint32_t MBSSW13:1;
            vuint32_t MBSSW12:1;
            vuint32_t MBSSW11:1;
            vuint32_t MBSSW10:1;
            vuint32_t MBSSW9:1;
            vuint32_t MBSSW8:1;
            vuint32_t MBSSW7:1;
            vuint32_t MBSSW6:1;
            vuint32_t MBSSW5:1;
            vuint32_t MBSSW4:1;
            vuint32_t MBSSW3:1;
            vuint32_t MBSSW2:1;
            vuint32_t MBSSW1:1;
            vuint32_t MBSSW0:1;
        } B;
    } MBS1SW;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBSSW63:1;
            vuint32_t MBSSW62:1;
            vuint32_t MBSSW61:1;
            vuint32_t MBSSW60:1;
            vuint32_t MBSSW59:1;
            vuint32_t MBSSW58:1;
            vuint32_t MBSSW57:1;
            vuint32_t MBSSW56:1;
            vuint32_t MBSSW55:1;
            vuint32_t MBSSW54:1;
            vuint32_t MBSSW53:1;
            vuint32_t MBSSW52:1;
            vuint32_t MBSSW51:1;
            vuint32_t MBSSW50:1;
            vuint32_t MBSSW49:1;
            vuint32_t MBSSW48:1;
            vuint32_t MBSSW47:1;
            vuint32_t MBSSW46:1;
            vuint32_t MBSSW45:1;
            vuint32_t MBSSW44:1;
            vuint32_t MBSSW43:1;
            vuint32_t MBSSW42:1;
            vuint32_t MBSSW41:1;
            vuint32_t MBSSW40:1;
            vuint32_t MBSSW39:1;
            vuint32_t MBSSW38:1;
            vuint32_t MBSSW37:1;
            vuint32_t MBSSW36:1;
            vuint32_t MBSSW35:1;
            vuint32_t MBSSW34:1;
            vuint32_t MBSSW33:1;
            vuint32_t MBSSW32:1;
        } B;
    } MBS2SW;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBSSW95:1;
            vuint32_t MBSSW94:1;
            vuint32_t MBSSW93:1;
            vuint32_t MBSSW92:1;
            vuint32_t MBSSW91:1;
            vuint32_t MBSSW90:1;
            vuint32_t MBSSW89:1;
            vuint32_t MBSSW88:1;
            vuint32_t MBSSW87:1;
            vuint32_t MBSSW86:1;
            vuint32_t MBSSW85:1;
            vuint32_t MBSSW84:1;
            vuint32_t MBSSW83:1;
            vuint32_t MBSSW82:1;
            vuint32_t MBSSW81:1;
            vuint32_t MBSSW80:1;
            vuint32_t MBSSW79:1;
            vuint32_t MBSSW78:1;
            vuint32_t MBSSW77:1;
            vuint32_t MBSSW76:1;
            vuint32_t MBSSW75:1;
            vuint32_t MBSSW74:1;
            vuint32_t MBSSW73:1;
            vuint32_t MBSSW72:1;
            vuint32_t MBSSW71:1;
            vuint32_t MBSSW70:1;
            vuint32_t MBSSW69:1;
            vuint32_t MBSSW68:1;
            vuint32_t MBSSW67:1;
            vuint32_t MBSSW66:1;
            vuint32_t MBSSW65:1;
            vuint32_t MBSSW64:1;
        } B;
    } MBS3SW;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t MBSSW100:1;
            vuint32_t MBSSW99:1;
            vuint32_t MBSSW98:1;
            vuint32_t MBSSW97:1;
            vuint32_t MBSSW96:1;
        } B;
    } MBS4SW;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBESW31:1;
            vuint32_t MBESW30:1;
            vuint32_t MBESW29:1;
            vuint32_t MBESW28:1;
            vuint32_t MBESW27:1;
            vuint32_t MBESW26:1;
            vuint32_t MBESW25:1;
            vuint32_t MBESW24:1;
            vuint32_t MBESW23:1;
            vuint32_t MBESW22:1;
            vuint32_t MBESW21:1;
            vuint32_t MBESW20:1;
            vuint32_t MBESW19:1;
            vuint32_t MBESW18:1;
            vuint32_t MBESW17:1;
            vuint32_t MBESW16:1;
            vuint32_t MBESW15:1;
            vuint32_t MBESW14:1;
            vuint32_t MBESW13:1;
            vuint32_t MBESW12:1;
            vuint32_t MBESW11:1;
            vuint32_t MBESW10:1;
            vuint32_t MBESW9:1;
            vuint32_t MBESW8:1;
            vuint32_t MBESW7:1;
            vuint32_t MBESW6:1;
            vuint32_t MBESW5:1;
            vuint32_t MBESW4:1;
            vuint32_t MBESW3:1;
            vuint32_t MBESW2:1;
            vuint32_t MBESW1:1;
            vuint32_t MBESW0:1;
        } B;
    } MBE1SW;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBESW63:1;
            vuint32_t MBESW62:1;
            vuint32_t MBESW61:1;
            vuint32_t MBESW60:1;
            vuint32_t MBESW59:1;
            vuint32_t MBESW58:1;
            vuint32_t MBESW57:1;
            vuint32_t MBESW56:1;
            vuint32_t MBESW55:1;
            vuint32_t MBESW54:1;
            vuint32_t MBESW53:1;
            vuint32_t MBESW52:1;
            vuint32_t MBESW51:1;
            vuint32_t MBESW50:1;
            vuint32_t MBESW49:1;
            vuint32_t MBESW48:1;
            vuint32_t MBESW47:1;
            vuint32_t MBESW46:1;
            vuint32_t MBESW45:1;
            vuint32_t MBESW44:1;
            vuint32_t MBESW43:1;
            vuint32_t MBESW42:1;
            vuint32_t MBESW41:1;
            vuint32_t MBESW40:1;
            vuint32_t MBESW39:1;
            vuint32_t MBESW38:1;
            vuint32_t MBESW37:1;
            vuint32_t MBESW36:1;
            vuint32_t MBESW35:1;
            vuint32_t MBESW34:1;
            vuint32_t MBESW33:1;
            vuint32_t MBESW32:1;
        } B;
    } MBE2SW;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBESW95:1;
            vuint32_t MBESW94:1;
            vuint32_t MBESW93:1;
            vuint32_t MBESW92:1;
            vuint32_t MBESW91:1;
            vuint32_t MBESW90:1;
            vuint32_t MBESW89:1;
            vuint32_t MBESW88:1;
            vuint32_t MBESW87:1;
            vuint32_t MBESW86:1;
            vuint32_t MBESW85:1;
            vuint32_t MBESW84:1;
            vuint32_t MBESW83:1;
            vuint32_t MBESW82:1;
            vuint32_t MBESW81:1;
            vuint32_t MBESW80:1;
            vuint32_t MBESW79:1;
            vuint32_t MBESW78:1;
            vuint32_t MBESW77:1;
            vuint32_t MBESW76:1;
            vuint32_t MBESW75:1;
            vuint32_t MBESW74:1;
            vuint32_t MBESW73:1;
            vuint32_t MBESW72:1;
            vuint32_t MBESW71:1;
            vuint32_t MBESW70:1;
            vuint32_t MBESW69:1;
            vuint32_t MBESW68:1;
            vuint32_t MBESW67:1;
            vuint32_t MBESW66:1;
            vuint32_t MBESW65:1;
            vuint32_t MBESW64:1;
        } B;
    } MBE3SW;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t MBESW100:1;
            vuint32_t MBESW99:1;
            vuint32_t MBESW98:1;
            vuint32_t MBESW97:1;
            vuint32_t MBESW96:1;
        } B;
    } MBE4SW;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBUFM31:1;
            vuint32_t MBUFM30:1;
            vuint32_t MBUFM29:1;
            vuint32_t MBUFM28:1;
            vuint32_t MBUFM27:1;
            vuint32_t MBUFM26:1;
            vuint32_t MBUFM25:1;
            vuint32_t MBUFM24:1;
            vuint32_t MBUFM23:1;
            vuint32_t MBUFM22:1;
            vuint32_t MBUFM21:1;
            vuint32_t MBUFM20:1;
            vuint32_t MBUFM19:1;
            vuint32_t MBUFM18:1;
            vuint32_t MBUFM17:1;
            vuint32_t MBUFM16:1;
            vuint32_t MBUFM15:1;
            vuint32_t MBUFM14:1;
            vuint32_t MBUFM13:1;
            vuint32_t MBUFM12:1;
            vuint32_t MBUFM11:1;
            vuint32_t MBUFM10:1;
            vuint32_t MBUFM9:1;
            vuint32_t MBUFM8:1;
            vuint32_t MBUFM7:1;
            vuint32_t MBUFM6:1;
            vuint32_t MBUFM5:1;
            vuint32_t MBUFM4:1;
            vuint32_t MBUFM3:1;
            vuint32_t MBUFM2:1;
            vuint32_t MBUFM1:1;
            vuint32_t MBUFM0:1;
        } B;
    } MBUFM1;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBUFM63:1;
            vuint32_t MBUFM62:1;
            vuint32_t MBUFM61:1;
            vuint32_t MBUFM60:1;
            vuint32_t MBUFM59:1;
            vuint32_t MBUFM58:1;
            vuint32_t MBUFM57:1;
            vuint32_t MBUFM56:1;
            vuint32_t MBUFM55:1;
            vuint32_t MBUFM54:1;
            vuint32_t MBUFM53:1;
            vuint32_t MBUFM52:1;
            vuint32_t MBUFM51:1;
            vuint32_t MBUFM50:1;
            vuint32_t MBUFM49:1;
            vuint32_t MBUFM48:1;
            vuint32_t MBUFM47:1;
            vuint32_t MBUFM46:1;
            vuint32_t MBUFM45:1;
            vuint32_t MBUFM44:1;
            vuint32_t MBUFM43:1;
            vuint32_t MBUFM42:1;
            vuint32_t MBUFM41:1;
            vuint32_t MBUFM40:1;
            vuint32_t MBUFM39:1;
            vuint32_t MBUFM38:1;
            vuint32_t MBUFM37:1;
            vuint32_t MBUFM36:1;
            vuint32_t MBUFM35:1;
            vuint32_t MBUFM34:1;
            vuint32_t MBUFM33:1;
            vuint32_t MBUFM32:1;
        } B;
    } MBUFM2;

    union {
        vuint32_t R;
        struct {
            vuint32_t MBUFM95:1;
            vuint32_t MBUFM94:1;
            vuint32_t MBUFM93:1;
            vuint32_t MBUFM92:1;
            vuint32_t MBUFM91:1;
            vuint32_t MBUFM90:1;
            vuint32_t MBUFM89:1;
            vuint32_t MBUFM88:1;
            vuint32_t MBUFM87:1;
            vuint32_t MBUFM86:1;
            vuint32_t MBUFM85:1;
            vuint32_t MBUFM84:1;
            vuint32_t MBUFM83:1;
            vuint32_t MBUFM82:1;
            vuint32_t MBUFM81:1;
            vuint32_t MBUFM80:1;
            vuint32_t MBUFM79:1;
            vuint32_t MBUFM78:1;
            vuint32_t MBUFM77:1;
            vuint32_t MBUFM76:1;
            vuint32_t MBUFM75:1;
            vuint32_t MBUFM74:1;
            vuint32_t MBUFM73:1;
            vuint32_t MBUFM72:1;
            vuint32_t MBUFM71:1;
            vuint32_t MBUFM70:1;
            vuint32_t MBUFM69:1;
            vuint32_t MBUFM68:1;
            vuint32_t MBUFM67:1;
            vuint32_t MBUFM66:1;
            vuint32_t MBUFM65:1;
            vuint32_t MBUFM64:1;
        } B;
    } MBUFM3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:27;
            vuint32_t MBUFM100:1;
            vuint32_t MBUFM99:1;
            vuint32_t MBUFM98:1;
            vuint32_t MBUFM97:1;
            vuint32_t MBUFM96:1;
        } B;
    } MBUFM4;

    vuint8_t STCU2_ADDRESSBLOCK_reserved2[108];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t PTR:8;
                vuint32_t CSM:1;
                vuint32_t unused_1:3;
                vuint32_t PRPGEN:1;
                vuint32_t SHS:3;
                vuint32_t SCEN_OFF:4;
                vuint32_t SCEN_ON:4;
                vuint32_t unused_0:2;
                vuint32_t PFT:1;
                vuint32_t CWS:5;
            } B;
        } LB_CTRLN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:6;
                vuint32_t PCS:26;
            } B;
        } LB_PCSN;

        union {
            vuint32_t R;
            struct {
                vuint32_t PRPGX:32;
            } B;
        } LB_PRPGLN;

        union {
            vuint32_t R;
            struct {
                vuint32_t PRPGX:32;
            } B;
        } LB_PRPGHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t MISREX:32;
            } B;
        } LB_MISRELN;

        union {
            vuint32_t R;
            struct {
                vuint32_t MISREX:32;
            } B;
        } LB_MISREHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t MISRRX:32;
            } B;
        } LB_MISRRLN;

        union {
            vuint32_t R;
            struct {
                vuint32_t MISRRX:32;
            } B;
        } LB_MISRRHN;

        union {
            vuint32_t R;
            struct {
                vuint32_t MISRESWX:32;
            } B;
        } LB_MISRELSWN;

        union {
            vuint32_t R;
            struct {
                vuint32_t MISRESWX:32;
            } B;
        } LB_MISREHSWN;

        union {
            vuint32_t R;
            struct {
                vuint32_t MISRRSWX:32;
            } B;
        } LB_MISRRLSWN;

        union {
            vuint32_t R;
            struct {
                vuint32_t MISRRSWX:32;
            } B;
        } LB_MISRRHSWN;

        vuint8_t STCU2_reserved3[16];
    } SUB0[8];

    vuint8_t STCU2_ADDRESSBLOCK_reserved4[768];

    union {
        vuint32_t R;
        struct {
            vuint32_t PTR:8;
            vuint32_t CSM:1;
            vuint32_t unused_0:23;
        } B;
    } MB_CTRLN[101];

};

/**************************************************************************/
/*                 Module: STDBY_CTU_0            */
/**************************************************************************/
struct STDBY_CTU_0_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t I7_FE:1;
            vuint32_t I7_RE:1;
            vuint32_t I6_FE:1;
            vuint32_t I6_RE:1;
            vuint32_t I5_FE:1;
            vuint32_t I5_RE:1;
            vuint32_t I4_FE:1;
            vuint32_t I4_RE:1;
            vuint32_t I3_FE:1;
            vuint32_t I3_RE:1;
            vuint32_t I2_FE:1;
            vuint32_t I2_RE:1;
            vuint32_t I1_FE:1;
            vuint32_t I1_RE:1;
            vuint32_t I0_FE:1;
            vuint32_t I0_RE:1;
        } B;
    } TGSISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:23;
            vuint32_t ET_TM:1;
            vuint32_t PRES:2;
            vuint32_t MRS_SM:5;
            vuint32_t TGS_M:1;
        } B;
    } TGSCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TXCR_VALUE:16;
        } B;
    } TCRN[8];

    vuint8_t STDBY_CTU_0_ADDRESSBLOCK_reserved0[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TGSCCR_VALUE:16;
        } B;
    } TGSCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t TGSCRR_VALUE:16;
        } B;
    } TGSCRR;

    vuint8_t STDBY_CTU_0_ADDRESSBLOCK_reserved1[176];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t T3_INDEX:7;
            vuint32_t unused_2:1;
            vuint32_t T2_INDEX:7;
            vuint32_t unused_1:1;
            vuint32_t T1_INDEX:7;
            vuint32_t unused_0:1;
            vuint32_t T0_INDEX:7;
        } B;
    } CLCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:1;
            vuint32_t T7_INDEX:7;
            vuint32_t unused_2:1;
            vuint32_t T6_INDEX:7;
            vuint32_t unused_1:1;
            vuint32_t T5_INDEX:7;
            vuint32_t unused_0:1;
            vuint32_t T4_INDEX:7;
        } B;
    } CLCR2;

    vuint8_t STDBY_CTU_0_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:3;
            vuint32_t T3_E:1;
            vuint32_t T3_ETE:1;
            vuint32_t T3_T2E:1;
            vuint32_t T3_T1E:1;
            vuint32_t T3_CMDE:1;
            vuint32_t unused_2:3;
            vuint32_t T2_E:1;
            vuint32_t T2_ETE:1;
            vuint32_t T2_T2E:1;
            vuint32_t T2_T1E:1;
            vuint32_t T2_CMDE:1;
            vuint32_t unused_1:3;
            vuint32_t T1_E:1;
            vuint32_t T1_ETE:1;
            vuint32_t T1_T2E:1;
            vuint32_t T1_T1E:1;
            vuint32_t T1_CMDE:1;
            vuint32_t unused_0:3;
            vuint32_t T0_E:1;
            vuint32_t T0_ETE:1;
            vuint32_t T0_T2E:1;
            vuint32_t T0_T1E:1;
            vuint32_t T0_CMDE:1;
        } B;
    } THCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:3;
            vuint32_t T7_E:1;
            vuint32_t T7_ETE:1;
            vuint32_t T7_T2E:1;
            vuint32_t T7_T1E:1;
            vuint32_t T7_CMDE:1;
            vuint32_t unused_2:3;
            vuint32_t T6_E:1;
            vuint32_t T6_ETE:1;
            vuint32_t T6_T2E:1;
            vuint32_t T6_T1E:1;
            vuint32_t T6_CMDE:1;
            vuint32_t unused_1:3;
            vuint32_t T5_E:1;
            vuint32_t T5_ETE:1;
            vuint32_t T5_T2E:1;
            vuint32_t T5_T1E:1;
            vuint32_t T5_CMDE:1;
            vuint32_t unused_0:3;
            vuint32_t T4_E:1;
            vuint32_t T4_ETE:1;
            vuint32_t T4_T2E:1;
            vuint32_t T4_T1E:1;
            vuint32_t T4_CMDE:1;
        } B;
    } THCR2;

    vuint8_t STDBY_CTU_0_ADDRESSBLOCK_reserved3[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:1;
            vuint32_t LC:1;
            vuint32_t unused_1:15;
            vuint32_t PARAMS:7;
            vuint32_t unused_0:6;
            vuint32_t CLIENT:2;
        } B;
    } CLRN[32];

    vuint8_t STDBY_CTU_0_ADDRESSBLOCK_reserved4[864];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t SAF_ERR_4:1;
            vuint32_t SAF_ERR_3:1;
            vuint32_t SAF_ERR_2:1;
            vuint32_t SAF_ERR_1:1;
            vuint32_t unused_0:1;
            vuint32_t MAX_CON:1;
            vuint32_t ET_OE:1;
            vuint32_t ERROR_COMPARE:1;
            vuint32_t T2_OE:1;
            vuint32_t T1_OE:1;
            vuint32_t CMD_OE:1;
            vuint32_t TGS_OSM:1;
            vuint32_t MRS_O:1;
            vuint32_t ICE:1;
            vuint32_t SM_TO:1;
            vuint32_t MRS_RE:1;
        } B;
    } CTUEFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_3:8;
            vuint32_t T7_I:1;
            vuint32_t T6_I:1;
            vuint32_t T5_I:1;
            vuint32_t T4_I:1;
            vuint32_t T3_I:1;
            vuint32_t T2_I:1;
            vuint32_t T1_I:1;
            vuint32_t T0_I:1;
            vuint32_t unused_2:8;
            vuint32_t ADC_I:1;
            vuint32_t unused_1:5;
            vuint32_t MRS_I:1;
            vuint32_t unused_0:1;
        } B;
    } CTUIFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:8;
            vuint32_t T7_IE:1;
            vuint32_t T6_IE:1;
            vuint32_t T5_IE:1;
            vuint32_t T4_IE:1;
            vuint32_t T3_IE:1;
            vuint32_t T2_IE:1;
            vuint32_t T1_IE:1;
            vuint32_t T0_IE:1;
            vuint32_t SAF_ERR_EN_4:1;
            vuint32_t SAF_ERR_EN_3:1;
            vuint32_t SAF_ERR_EN_2:1;
            vuint32_t SAF_ERR_EN_1:1;
            vuint32_t unused_0:8;
            vuint32_t DMA_DE:1;
            vuint32_t MRS_DMAE:1;
            vuint32_t MRS_IE:1;
            vuint32_t IEE:1;
        } B;
    } CTUIR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t COTR:8;
        } B;
    } COTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_2:12;
            vuint32_t T3_SG:1;
            vuint32_t T2_SG:1;
            vuint32_t T1_SG:1;
            vuint32_t T0_SG:1;
            vuint32_t unused_1:8;
            vuint32_t CTU_ADC_RESET:1;
            vuint32_t CTU_ODIS:1;
            vuint32_t unused_0:1;
            vuint32_t CGRE:1;
            vuint32_t FGRE:1;
            vuint32_t MRS_SG:1;
            vuint32_t GRE:1;
            vuint32_t TGSISR_RE:1;
        } B;
    } CTUCR;

    vuint8_t STDBY_CTU_0_ADDRESSBLOCK_reserved5[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:5;
            vuint32_t ADC_CH_WIDTH:2;
            vuint32_t NUM_TRIG:2;
            vuint32_t NUM_FIFO:2;
            vuint32_t MAX_CONCURRENT:5;
            vuint32_t NUM_COMMANDS:8;
            vuint32_t ADC_DATA_W:3;
            vuint32_t NUM_ADC:5;
        } B;
    } CTU_CFGSR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t FIFO3_DEPTH:2;
            vuint32_t FIFO2_DEPTH:2;
            vuint32_t FIFO1_DEPTH:2;
            vuint32_t FIFO0_DEPTH:2;
        } B;
    } CTU_CFGSR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t CTU_EXPECTED_X:16;
        } B;
    } CTU_EXPECTEDN[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t CTU_CNT_RANGE_X:8;
        } B;
    } CTU_CNT_RANGEN[4];

};

/**************************************************************************/
/*                 Module: STM            */
/**************************************************************************/
struct STM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_1:16;
            vuint32_t CPS:8;
            vuint32_t unused_0:6;
            vuint32_t FRZ:1;
            vuint32_t TEN:1;
        } B;
    } CR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNT:32;
        } B;
    } CNT;

    vuint8_t STM_ADDRESSBLOCK_reserved0[8];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:31;
                vuint32_t CEN:1;
            } B;
        } CCRN;

        union {
            vuint32_t R;
            struct {
                vuint32_t unused_0:31;
                vuint32_t CIF:1;
            } B;
        } CIRN;

        union {
            vuint32_t R;
            struct {
                vuint32_t CMP:32;
            } B;
        } CMPN;

        vuint8_t STM_reserved1[4];
    } SUB0[4];

};

/**************************************************************************/
/*                 Module: SWT            */
/**************************************************************************/
struct SWT_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t MAP0:1;
            vuint32_t MAP1:1;
            vuint32_t MAP2:1;
            vuint32_t MAP3:1;
            vuint32_t MAP4:1;
            vuint32_t MAP5:1;
            vuint32_t MAP6:1;
            vuint32_t MAP7:1;
            vuint32_t unused_1:13;
            vuint32_t SMD:2;
            vuint32_t RIA:1;
            vuint32_t WND:1;
            vuint32_t ITR:1;
            vuint32_t HLK:1;
            vuint32_t SLK:1;
            vuint32_t unused_0:1;
            vuint32_t STP:1;
            vuint32_t FRZ:1;
            vuint32_t WEN:1;
        } B;
    } CR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t TIF:1;
        } B;
    } IR;

    union {
        vuint32_t R;
        struct {
            vuint32_t WTO:32;
        } B;
    } TO;

    union {
        vuint32_t R;
        struct {
            vuint32_t WST:32;
        } B;
    } WN;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t WSC:16;
        } B;
    } SR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNT:32;
        } B;
    } CO;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SK:16;
        } B;
    } SK;

};

/**************************************************************************/
/*                 Module: TDM_0            */
/**************************************************************************/
struct TDM_0_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:26;
            vuint32_t TDRSR5:1;
            vuint32_t TDRSR4:1;
            vuint32_t TDRSR3:1;
            vuint32_t TDRSR2:1;
            vuint32_t TDRSR1:1;
            vuint32_t TDRSR0:1;
        } B;
    } TDRSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t LFPAR:24;
        } B;
    } LFPAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBA:32;
        } B;
    } DBA;

    vuint8_t TDM_0_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t STO_KEY:32;
        } B;
    } STO_KEYN[6];

};

/**************************************************************************/
/*                 Module: WKPU            */
/**************************************************************************/
struct WKPU_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t NIF0:1;
            vuint32_t NOVF0:1;
            vuint32_t unused_3:6;
            vuint32_t NIF1:1;
            vuint32_t NOVF1:1;
            vuint32_t unused_2:6;
            vuint32_t NIF2:1;
            vuint32_t NOVF2:1;
            vuint32_t unused_1:6;
            vuint32_t NIF3:1;
            vuint32_t NOVF3:1;
            vuint32_t unused_0:6;
        } B;
    } NSR;

    vuint8_t WKPU_ADDRESSBLOCK_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t NLOCK0:1;
            vuint32_t NDSS0:2;
            vuint32_t NWRE0:1;
            vuint32_t unused_3:1;
            vuint32_t NREE0:1;
            vuint32_t NFEE0:1;
            vuint32_t NFE0:1;
            vuint32_t NLOCK1:1;
            vuint32_t NDSS1:2;
            vuint32_t NWRE1:1;
            vuint32_t unused_2:1;
            vuint32_t NREE1:1;
            vuint32_t NFEE1:1;
            vuint32_t NFE1:1;
            vuint32_t NLOCK2:1;
            vuint32_t NDSS2:2;
            vuint32_t NWRE2:1;
            vuint32_t unused_1:1;
            vuint32_t NREE2:1;
            vuint32_t NFEE2:1;
            vuint32_t NFE2:1;
            vuint32_t NLOCK3:1;
            vuint32_t NDSS3:2;
            vuint32_t NWRE3:1;
            vuint32_t unused_0:1;
            vuint32_t NREE3:1;
            vuint32_t NFEE3:1;
            vuint32_t NFE3:1;
        } B;
    } NCR;

    vuint8_t WKPU_ADDRESSBLOCK_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t EIF31:1;
            vuint32_t EIF30:1;
            vuint32_t EIF29:1;
            vuint32_t EIF28:1;
            vuint32_t EIF27:1;
            vuint32_t EIF26:1;
            vuint32_t EIF25:1;
            vuint32_t EIF24:1;
            vuint32_t EIF23:1;
            vuint32_t EIF22:1;
            vuint32_t EIF21:1;
            vuint32_t EIF20:1;
            vuint32_t EIF19:1;
            vuint32_t EIF18:1;
            vuint32_t EIF17:1;
            vuint32_t EIF16:1;
            vuint32_t EIF15:1;
            vuint32_t EIF14:1;
            vuint32_t EIF13:1;
            vuint32_t EIF12:1;
            vuint32_t EIF11:1;
            vuint32_t EIF10:1;
            vuint32_t EIF9:1;
            vuint32_t EIF8:1;
            vuint32_t EIF7:1;
            vuint32_t EIF6:1;
            vuint32_t EIF5:1;
            vuint32_t EIF4:1;
            vuint32_t EIF3:1;
            vuint32_t EIF2:1;
            vuint32_t EIF1:1;
            vuint32_t EIF0:1;
        } B;
    } WISR;

    union {
        vuint32_t R;
        struct {
            vuint32_t EIRE31:1;
            vuint32_t EIRE30:1;
            vuint32_t EIRE29:1;
            vuint32_t EIRE28:1;
            vuint32_t EIRE27:1;
            vuint32_t EIRE26:1;
            vuint32_t EIRE25:1;
            vuint32_t EIRE24:1;
            vuint32_t EIRE23:1;
            vuint32_t EIRE22:1;
            vuint32_t EIRE21:1;
            vuint32_t EIRE20:1;
            vuint32_t EIRE19:1;
            vuint32_t EIRE18:1;
            vuint32_t EIRE17:1;
            vuint32_t EIRE16:1;
            vuint32_t EIRE15:1;
            vuint32_t EIRE14:1;
            vuint32_t EIRE13:1;
            vuint32_t EIRE12:1;
            vuint32_t EIRE11:1;
            vuint32_t EIRE10:1;
            vuint32_t EIRE9:1;
            vuint32_t EIRE8:1;
            vuint32_t EIRE7:1;
            vuint32_t EIRE6:1;
            vuint32_t EIRE5:1;
            vuint32_t EIRE4:1;
            vuint32_t EIRE3:1;
            vuint32_t EIRE2:1;
            vuint32_t EIRE1:1;
            vuint32_t EIRE0:1;
        } B;
    } IRER;

    union {
        vuint32_t R;
        struct {
            vuint32_t WRE31:1;
            vuint32_t WRE30:1;
            vuint32_t WRE29:1;
            vuint32_t WRE28:1;
            vuint32_t WRE27:1;
            vuint32_t WRE26:1;
            vuint32_t WRE25:1;
            vuint32_t WRE24:1;
            vuint32_t WRE23:1;
            vuint32_t WRE22:1;
            vuint32_t WRE21:1;
            vuint32_t WRE20:1;
            vuint32_t WRE19:1;
            vuint32_t WRE18:1;
            vuint32_t WRE17:1;
            vuint32_t WRE16:1;
            vuint32_t WRE15:1;
            vuint32_t WRE14:1;
            vuint32_t WRE13:1;
            vuint32_t WRE12:1;
            vuint32_t WRE11:1;
            vuint32_t WRE10:1;
            vuint32_t WRE9:1;
            vuint32_t WRE8:1;
            vuint32_t WRE7:1;
            vuint32_t WRE6:1;
            vuint32_t WRE5:1;
            vuint32_t WRE4:1;
            vuint32_t WRE3:1;
            vuint32_t WRE2:1;
            vuint32_t WRE1:1;
            vuint32_t WRE0:1;
        } B;
    } WRER;

    vuint8_t WKPU_ADDRESSBLOCK_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t IREE31:1;
            vuint32_t IREE30:1;
            vuint32_t IREE29:1;
            vuint32_t IREE28:1;
            vuint32_t IREE27:1;
            vuint32_t IREE26:1;
            vuint32_t IREE25:1;
            vuint32_t IREE24:1;
            vuint32_t IREE23:1;
            vuint32_t IREE22:1;
            vuint32_t IREE21:1;
            vuint32_t IREE20:1;
            vuint32_t IREE19:1;
            vuint32_t IREE18:1;
            vuint32_t IREE17:1;
            vuint32_t IREE16:1;
            vuint32_t IREE15:1;
            vuint32_t IREE14:1;
            vuint32_t IREE13:1;
            vuint32_t IREE12:1;
            vuint32_t IREE11:1;
            vuint32_t IREE10:1;
            vuint32_t IREE9:1;
            vuint32_t IREE8:1;
            vuint32_t IREE7:1;
            vuint32_t IREE6:1;
            vuint32_t IREE5:1;
            vuint32_t IREE4:1;
            vuint32_t IREE3:1;
            vuint32_t IREE2:1;
            vuint32_t IREE1:1;
            vuint32_t IREE0:1;
        } B;
    } WIREER;

    union {
        vuint32_t R;
        struct {
            vuint32_t IFEE31:1;
            vuint32_t IFEE30:1;
            vuint32_t IFEE29:1;
            vuint32_t IFEE28:1;
            vuint32_t IFEE27:1;
            vuint32_t IFEE26:1;
            vuint32_t IFEE25:1;
            vuint32_t IFEE24:1;
            vuint32_t IFEE23:1;
            vuint32_t IFEE22:1;
            vuint32_t IFEE21:1;
            vuint32_t IFEE20:1;
            vuint32_t IFEE19:1;
            vuint32_t IFEE18:1;
            vuint32_t IFEE17:1;
            vuint32_t IFEE16:1;
            vuint32_t IFEE15:1;
            vuint32_t IFEE14:1;
            vuint32_t IFEE13:1;
            vuint32_t IFEE12:1;
            vuint32_t IFEE11:1;
            vuint32_t IFEE10:1;
            vuint32_t IFEE9:1;
            vuint32_t IFEE8:1;
            vuint32_t IFEE7:1;
            vuint32_t IFEE6:1;
            vuint32_t IFEE5:1;
            vuint32_t IFEE4:1;
            vuint32_t IFEE3:1;
            vuint32_t IFEE2:1;
            vuint32_t IFEE1:1;
            vuint32_t IFEE0:1;
        } B;
    } WIFEER;

    union {
        vuint32_t R;
        struct {
            vuint32_t IFE31:1;
            vuint32_t IFE30:1;
            vuint32_t IFE29:1;
            vuint32_t IFE28:1;
            vuint32_t IFE27:1;
            vuint32_t IFE26:1;
            vuint32_t IFE25:1;
            vuint32_t IFE24:1;
            vuint32_t IFE23:1;
            vuint32_t IFE22:1;
            vuint32_t IFE21:1;
            vuint32_t IFE20:1;
            vuint32_t IFE19:1;
            vuint32_t IFE18:1;
            vuint32_t IFE17:1;
            vuint32_t IFE16:1;
            vuint32_t IFE15:1;
            vuint32_t IFE14:1;
            vuint32_t IFE13:1;
            vuint32_t IFE12:1;
            vuint32_t IFE11:1;
            vuint32_t IFE10:1;
            vuint32_t IFE9:1;
            vuint32_t IFE8:1;
            vuint32_t IFE7:1;
            vuint32_t IFE6:1;
            vuint32_t IFE5:1;
            vuint32_t IFE4:1;
            vuint32_t IFE3:1;
            vuint32_t IFE2:1;
            vuint32_t IFE1:1;
            vuint32_t IFE0:1;
        } B;
    } WIFER;

    union {
        vuint32_t R;
        struct {
            vuint32_t IPUE31:1;
            vuint32_t IPUE30:1;
            vuint32_t IPUE29:1;
            vuint32_t IPUE28:1;
            vuint32_t IPUE27:1;
            vuint32_t IPUE26:1;
            vuint32_t IPUE25:1;
            vuint32_t IPUE24:1;
            vuint32_t IPUE23:1;
            vuint32_t IPUE22:1;
            vuint32_t IPUE21:1;
            vuint32_t IPUE20:1;
            vuint32_t IPUE19:1;
            vuint32_t IPUE18:1;
            vuint32_t IPUE17:1;
            vuint32_t IPUE16:1;
            vuint32_t IPUE15:1;
            vuint32_t IPUE14:1;
            vuint32_t IPUE13:1;
            vuint32_t IPUE12:1;
            vuint32_t IPUE11:1;
            vuint32_t IPUE10:1;
            vuint32_t IPUE9:1;
            vuint32_t IPUE8:1;
            vuint32_t IPUE7:1;
            vuint32_t IPUE6:1;
            vuint32_t IPUE5:1;
            vuint32_t IPUE4:1;
            vuint32_t IPUE3:1;
            vuint32_t IPUE2:1;
            vuint32_t IPUE1:1;
            vuint32_t IPUE0:1;
        } B;
    } WIPUER;

};

/**************************************************************************/
/*                 Module: XBAR            */
/**************************************************************************/
struct XBAR_tag {
    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t unused_7:1;
                vuint32_t M7:3;
                vuint32_t unused_6:1;
                vuint32_t M6:3;
                vuint32_t unused_5:1;
                vuint32_t M5:3;
                vuint32_t unused_4:1;
                vuint32_t M4:3;
                vuint32_t unused_3:1;
                vuint32_t M3:3;
                vuint32_t unused_2:1;
                vuint32_t M2:3;
                vuint32_t unused_1:1;
                vuint32_t M1:3;
                vuint32_t unused_0:1;
                vuint32_t M0:3;
            } B;
        } PRSN;

        vuint8_t XBAR_reserved0[12];

        union {
            vuint32_t R;
            struct {
                vuint32_t RO:1;
                vuint32_t HRP:1;
                vuint32_t unused_3:6;
                vuint32_t HPEX:8;
                vuint32_t unused_2:6;
                vuint32_t ARB:2;
                vuint32_t unused_1:2;
                vuint32_t PCTL:2;
                vuint32_t unused_0:1;
                vuint32_t PARK:3;
            } B;
        } CRSN;

        vuint8_t XBAR_reserved1[236];
    } SUB0[8];

};

/**************************************************************************/
/*                 Module: XBIC            */
/**************************************************************************/
struct XBIC_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t SE0:1;
            vuint32_t SE1:1;
            vuint32_t SE2:1;
            vuint32_t SE3:1;
            vuint32_t SE4:1;
            vuint32_t SE5:1;
            vuint32_t SE6:1;
            vuint32_t SE7:1;
            vuint32_t ME0:1;
            vuint32_t ME1:1;
            vuint32_t ME2:1;
            vuint32_t ME3:1;
            vuint32_t ME4:1;
            vuint32_t ME5:1;
            vuint32_t ME6:1;
            vuint32_t ME7:1;
            vuint32_t unused_0:16;
        } B;
    } MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t EIE:1;
            vuint32_t unused_0:16;
            vuint32_t SLV:3;
            vuint32_t MST:4;
            vuint32_t SYN:8;
        } B;
    } EIR;

    union {
        vuint32_t R;
        struct {
            vuint32_t VLD:1;
            vuint32_t DPSE0:1;
            vuint32_t DPSE1:1;
            vuint32_t DPSE2:1;
            vuint32_t DPSE3:1;
            vuint32_t DPSE4:1;
            vuint32_t DPSE5:1;
            vuint32_t DPSE6:1;
            vuint32_t DPSE7:1;
            vuint32_t DPME0:1;
            vuint32_t DPME1:1;
            vuint32_t DPME2:1;
            vuint32_t DPME3:1;
            vuint32_t DPME4:1;
            vuint32_t DPME5:1;
            vuint32_t DPME6:1;
            vuint32_t DPME7:1;
            vuint32_t SLV:3;
            vuint32_t MST:4;
            vuint32_t SYN:8;
        } B;
    } ESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADDR:32;
        } B;
    } EAR;

};

/**************************************************************************/
/*                 Module: XOSC            */
/**************************************************************************/
struct XOSC_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t OSCBYP:1;
            vuint32_t unused_2:7;
            vuint32_t EOCV:8;
            vuint32_t M_OSC:1;
            vuint32_t unused_1:7;
            vuint32_t I_OSC:1;
            vuint32_t unused_0:7;
        } B;
    } CTL;

};


#define AMU2    (*(volatile struct AMU2_tag *)  0xf40d0000)
#define BODY_CTU_0  (*(volatile struct BODY_CTU_0_tag *)    0xf7c30000)
#define CAN_SUB_0_M_CAN_1   (*(volatile struct CAN_SUB_0_M_CAN_tag *)   0xf7ee8000)
#define CAN_SUB_0_M_CAN_2   (*(volatile struct CAN_SUB_0_M_CAN_tag *)   0xf7eec000)
#define CAN_SUB_0_M_CAN_3   (*(volatile struct CAN_SUB_0_M_CAN_tag *)   0xf7ef0000)
#define CAN_SUB_0_M_TTCAN_0 (*(volatile struct CAN_SUB_0_M_TTCAN_0_tag *)   0xf7edc000)
#define CAN_SUB_1_M_CAN_1   (*(volatile struct CAN_SUB_1_M_CAN_tag *)   0xfbee4000)
#define CAN_SUB_1_M_CAN_2   (*(volatile struct CAN_SUB_1_M_CAN_tag *)   0xfbee8000)
#define CAN_SUB_1_M_CAN_3   (*(volatile struct CAN_SUB_1_M_CAN_tag *)   0xfbeec000)
#define CAN_SUB_1_M_CAN_4   (*(volatile struct CAN_SUB_1_M_CAN_tag *)   0xfbef0000)
#define CCCU    (*(volatile struct CCCU_tag *)  0xf7f04000)
#define CMU_0   (*(volatile struct CMU_tag *)   0xf7fb0200)
#define CMU_1   (*(volatile struct CMU_tag *)   0xfbfb0200)
#define CMU_2   (*(volatile struct CMU_tag *)   0xfbfb0240)
#define CMU_3   (*(volatile struct CMU_tag *)   0xfbfb0280)
#define CMU_4   (*(volatile struct CMU_tag *)   0xfbfb02c0)
#define CMU_5   (*(volatile struct CMU_tag *)   0xfbfb0300)
#define CMU_6   (*(volatile struct CMU_tag *)   0xfbfb0340)
#define CMU_7   (*(volatile struct CMU_tag *)   0xfbfb0380)
#define CMU_8   (*(volatile struct CMU_tag *)   0xfbfb03c0)
#define CMU_9   (*(volatile struct CMU_tag *)   0xfbfb0400)
#define CMU_10  (*(volatile struct CMU_tag *)   0xfbfb0440)
#define CMU_11  (*(volatile struct CMU_tag *)   0xfbfb0480)
#define CMU_12  (*(volatile struct CMU_tag *)   0xfbfb04c0)
#define CMU_13  (*(volatile struct CMU_tag *)   0xfbfb0500)
#define CRC_0   (*(volatile struct CRC_tag *)   0xf7f64000)
#define CRC_1   (*(volatile struct CRC_tag *)   0xfbf64000)
#define DMAMUX_0    (*(volatile struct DMAMUX_tag *)    0xf7f6c000)
#define DMAMUX_1    (*(volatile struct DMAMUX_tag *)    0xfbf6c000)
#define DMAMUX_2    (*(volatile struct DMAMUX_tag *)    0xf7f6c200)
#define DMAMUX_3    (*(volatile struct DMAMUX_tag *)    0xfbf6c200)
#define DMAMUX_4    (*(volatile struct DMAMUX_tag *)    0xf7f6c400)
#define DMAMUX_5    (*(volatile struct DMAMUX_tag *)    0xfbf6c400)
#define DSPI_0  (*(volatile struct DSPI_tag *)  0xf7e70000)
#define DSPI_1  (*(volatile struct DSPI_tag *)  0xfbe70000)
#define DSPI_2  (*(volatile struct DSPI_tag *)  0xf7e74000)
#define DSPI_3  (*(volatile struct DSPI_tag *)  0xfbe74000)
#define DSPI_4  (*(volatile struct DSPI_tag *)  0xf7e78000)
#define DSPI_5  (*(volatile struct DSPI_tag *)  0xfbe78000)
#define DSPI_6  (*(volatile struct DSPI_tag *)  0xf7e7c000)
#define DSPI_7  (*(volatile struct DSPI_tag *)  0xfbe7c000)
#define DSPI_8  (*(volatile struct DSPI_tag *)  0xf7e80000)
#define DSPI_9  (*(volatile struct DSPI_tag *)  0xfbe80000)
#define DTS (*(volatile struct DTS_tag *)   0xf7f38000)
#define eDMA_0  (*(volatile struct eDMA_tag *)  0xfc0a0000)
#define eDMA_1  (*(volatile struct eDMA_tag *)  0xf40a4000)
#define EMIOS_0 (*(volatile struct EMIOS_tag *) 0xf7c38000)
#define EMIOS_1 (*(volatile struct EMIOS_tag *) 0xfbc38000)
#define FCCU    (*(volatile struct FCCU_tag *)  0xfbf58000)
#define FEC_0   (*(volatile struct FEC_tag *)   0xf7c54000)
#define FEC_1   (*(volatile struct FEC_tag *)   0xfbc54000)
#define FLASH_0 (*(volatile struct FLASH_tag *) 0xf7fe0000)
#define FLEXRAY_0   (*(volatile struct FLEXRAY_tag *)   0xf7e50000)
#define FLEXRAY_1   (*(volatile struct FLEXRAY_tag *)   0xfbe50000)
#define GTMINT  (*(volatile struct GTMINT_tag *)    0xf7d00000)
#define IIC_0   (*(volatile struct IIC_0_tag *) 0xf7e68000)
#define IMA (*(volatile struct IMA_tag *)   0xf7f54000)
#define INTC_0  (*(volatile struct INTC_tag *)  0xfc040000)
#define INTC_1  (*(volatile struct INTC_tag *)  0xf4044000)
#define IRCOSC  (*(volatile struct IRCOSC_tag *)    0xf7fb0000)
#define JDC (*(volatile struct JDC_tag *)   0xf7f3c000)
#define JTAGM   (*(volatile struct JTAGM_tag *) 0xf7f48000)
#define LFAST_0 (*(volatile struct LFAST_tag *) 0xf7fd8000)
#define LFAST_1 (*(volatile struct LFAST_tag *) 0xfbfd8000)
#define LINFLEXD_0  (*(volatile struct LINFLEXD_0_tag *)    0xf7e8c000)
#define LINFLEXD_10 (*(volatile struct LINFLEXD_10_tag *)   0xf7ea0000)
#define LINFLEXD_11 (*(volatile struct LINFLEXD_11_tag *)   0xfbea0000)
#define LINFLEXD_12 (*(volatile struct LINFLEXD_12_tag *)   0xf7ea4000)
#define LINFLEXD_13 (*(volatile struct LINFLEXD_13_tag *)   0xfbea4000)
#define LINFLEXD_14 (*(volatile struct LINFLEXD_14_tag *)   0xf7ea8000)
#define LINFLEXD_15 (*(volatile struct LINFLEXD_15_tag *)   0xfbea8000)
#define LINFLEXD_1  (*(volatile struct LINFLEXD_1_tag *)    0xfbe8c000)
#define LINFLEXD_2  (*(volatile struct LINFLEXD_2_tag *)    0xf7e90000)
#define LINFLEXD_3  (*(volatile struct LINFLEXD_3_tag *)    0xfbe90000)
#define LINFLEXD_4  (*(volatile struct LINFLEXD_4_tag *)    0xf7e94000)
#define LINFLEXD_5  (*(volatile struct LINFLEXD_5_tag *)    0xfbe94000)
#define LINFLEXD_6  (*(volatile struct LINFLEXD_6_tag *)    0xf7e98000)
#define LINFLEXD_7  (*(volatile struct LINFLEXD_7_tag *)    0xfbe98000)
#define LINFLEXD_8  (*(volatile struct LINFLEXD_8_tag *)    0xf7e9c000)
#define LINFLEXD_9  (*(volatile struct LINFLEXD_9_tag *)    0xfbe9c000)
#define LPRCOSC (*(volatile struct LPRCOSC_tag *)   0xf7fb0040)
#define MC_CGM  (*(volatile struct MC_CGM_tag *)    0xf7fb0600)
#define MC_ME   (*(volatile struct MC_ME_tag *) 0xf7fb8000)
#define MC_PCU  (*(volatile struct MC_PCU_tag *)    0xf7fa0000)
#define MC_RGM  (*(volatile struct MC_RGM_tag *)    0xf7fa8000)
#define MEMU    (*(volatile struct MEMU_tag *)  0xf7f50000)
#define OSC32K_DIG  (*(volatile struct OSC32K_DIG_tag *)    0xf7fb00c0)
#define PASS    (*(volatile struct PASS_tag *)  0xf7ff4000)
#define PBRIDGE_A   (*(volatile struct PBRIDGE_A_tag *) 0xfc000000)
#define PBRIDGE_B   (*(volatile struct PBRIDGE_B_tag *) 0xf8000000)
#define PBRIDGE_C   (*(volatile struct PBRIDGE_C_tag *) 0xf4000000)
#define PFLASH_0    (*(volatile struct PFLASH_tag *)    0xf4030000)
#define PFLASH_1    (*(volatile struct PFLASH_tag *)    0xf4034000)
#define PIT_0   (*(volatile struct PIT_tag *)   0xf7f84000)
#define PIT_1   (*(volatile struct PIT_tag *)   0xfbf84000)
#define PLLDIG  (*(volatile struct PLLDIG_tag *)    0xf7fb0100)
#define PMCDIG  (*(volatile struct PMCDIG_tag *)    0xf7fa0400)
#define PRAM_0  (*(volatile struct PRAM_tag *)  0xf4020000)
#define PRAM_1  (*(volatile struct PRAM_tag *)  0xf4024000)
#define PRAM_2  (*(volatile struct PRAM_tag *)  0xf40a8000)
#define PRAM_3  (*(volatile struct PRAM_tag *)  0xf40ac000)
#define PSI5_0  (*(volatile struct PSI5_tag *)  0xf7e40000)
#define PSI5_1  (*(volatile struct PSI5_tag *)  0xfbe40000)
#define PSI5S   (*(volatile struct PSI5S_tag *) 0xf7f78000)
#define RTC_API (*(volatile struct RTC_API_tag *)   0xf7f94000)
#define SAR_ADC_10BIT_0 (*(volatile struct SAR_ADC_10BIT_0_tag *)   0xf7e20000)
#define SAR_ADC_10BIT_1 (*(volatile struct SAR_ADC_10BIT_1_tag *)   0xfbe20000)
#define SAR_ADC_10BIT_STDBY (*(volatile struct SAR_ADC_10BIT_STDBY_tag *)   0xf7e34000)
#define SAR_ADC_12BIT_0 (*(volatile struct SAR_ADC_12BIT_0_tag *)   0xf7e00000)
#define SAR_ADC_12BIT_1 (*(volatile struct SAR_ADC_12BIT_1_tag *)   0xfbe00000)
#define SAR_ADC_12BIT_2 (*(volatile struct SAR_ADC_12BIT_2_tag *)   0xf7e04000)
#define SAR_ADC_12BIT_3 (*(volatile struct SAR_ADC_12BIT_3_tag *)   0xfbe04000)
#define SAR_ADC_12BIT_B (*(volatile struct SAR_ADC_12BIT_B_tag *)   0xf7e3c000)
#define SDADC_0 (*(volatile struct SDADC_tag *) 0xf7f0c000)
#define SDADC_1 (*(volatile struct SDADC_tag *) 0xfbf0c000)
#define SDADC_2 (*(volatile struct SDADC_tag *) 0xf7f10000)
#define SDADC_3 (*(volatile struct SDADC_tag *) 0xfbf10000)
#define SDADC_4 (*(volatile struct SDADC_tag *) 0xf7f14000)
#define SDADC_5 (*(volatile struct SDADC_tag *) 0xfbf14000)
#define SEMA42  (*(volatile struct SEMA42_tag *)    0xfc03c000)
#define SIPI_0  (*(volatile struct SIPI_tag *)  0xf7fd0000)
#define SIPI_1  (*(volatile struct SIPI_tag *)  0xfbfd0000)
#define SIUL2   (*(volatile struct SIUL2_tag *) 0xf7fc0000)
#define SMPU_0  (*(volatile struct SMPU_tag *)  0xfc010000)
#define SMPU_1  (*(volatile struct SMPU_tag *)  0xf4014000)
#define SRX_0   (*(volatile struct SRX_tag *)   0xf7e5c000)
#define SRX_1   (*(volatile struct SRX_tag *)   0xfbe5c000)
#define SSCM    (*(volatile struct SSCM_tag *)  0xf7ff8000)
#define STCU2   (*(volatile struct STCU2_tag *) 0xf7f44000)
#define STDBY_CTU_0 (*(volatile struct STDBY_CTU_0_tag *)   0xf7c34000)
#define STM_0   (*(volatile struct STM_tag *)   0xfc068000)
#define STM_1   (*(volatile struct STM_tag *)   0xfc06c000)
#define STM_2   (*(volatile struct STM_tag *)   0xf4070000)
#define SWT_0   (*(volatile struct SWT_tag *)   0xfc050000)
#define SWT_1   (*(volatile struct SWT_tag *)   0xfc054000)
#define SWT_2   (*(volatile struct SWT_tag *)   0xf4058000)
#define SWT_3   (*(volatile struct SWT_tag *)   0xf405c000)
#define SWT_4   (*(volatile struct SWT_tag *)   0xfc060000)
#define TDM_0   (*(volatile struct TDM_0_tag *) 0xf40e4000)
#define WKPU    (*(volatile struct WKPU_tag *)  0xf7f98000)
#define XBAR_0  (*(volatile struct XBAR_tag *)  0xf4004000)
#define XBAR_1  (*(volatile struct XBAR_tag *)  0xf4008000)
#define XBIC_0  (*(volatile struct XBIC_tag *)  0xf4018000)
#define XBIC_1  (*(volatile struct XBIC_tag *)  0xf401c000)
#define XBIC_2  (*(volatile struct XBIC_tag *)  0xf40b0000)
#define XOSC    (*(volatile struct XOSC_tag *)  0xf7fb0080)



#endif /** _SPC58ECXX_H_ */
