---
layout: article
title: FPGA 학습시 도움될만한 사이트 목록
tags: Hardware Tool
mode: immersive
header:
  theme: dark
article_header:
  type: overlay
  theme: dark
  background_color: '#203028'
  background_image:
    gradient: 'linear-gradient(135deg, rgba(34, 139, 87 , .4), rgba(139, 34, 139, .4))'
    src: /background_mountain.jpg
key: post
---

<!--more-->

# Introduction

## 선수과목

### 1. 논리회로

### 2. c언어

### 3. 마이크로프로세서



# 기초

## 1단계: Verilog HDL Basic

### *1. **"Verilog HDL: A Guide to Digital Design and Synthesis"***

verilog 관련 서적으로는 ***"Verilog HDL: A Guide to Digital Design and Synthesis"*** 이 가장 유명함

처음엔 조금 어려울수도 있지만 verilog에 대해 엄밀하게 설명되어 있는 도서임

본 도서를 적극 추천!!

* [원서](https://www.amazon.com/-/ko/dp/0130449113/ref=sr_1_1?dchild=1&keywords=verilog+hdl&qid=1635502028&qsid=132-6454366-7382133&s=books&sr=1-1&sres=8177589180%2C0984629246%2C0134516753%2C0134549899%2C0963013351%2C8131794741%2CB08GS5LRRG%2C9333223371%2C981108775X%2C1691475297%2C1118841093%2C1598291068%2C0367778815%2C172153038X%2C0132774208%2C0136019285&srpt=ABIS_BOOK)
* [번역서](http://www.kyobobook.co.kr/product/detailViewKor.laf?ejkGb=KOR&mallGb=KOR&barcode=9788972835011&orderClick=LEa&Kc=)

본 교재를 바탕으로한 충북대 IDEC쪽 강의가 유튜브에 공개되어있음. 

어렵게 느껴질 시 참고 할 것

***"충북대 IDEC Verilog HDL"***

* [**1일차 오전**](https://www.youtube.com/watch?v=9SbI38MMN7Y&t=1768s)
* [**1일차 오후**](https://www.youtube.com/watch?v=pWabdHdmpZk)
* [**2일차 오전**](https://www.youtube.com/watch?v=mvgjsJASoEU&t=463s) 
* [**2일차 오후**](https://www.youtube.com/watch?v=EYGmMTnZZks)



## 2단계: Digital Circuit Design with Xilinx FPGA

학습한 문법을 바탕으로 논리회로 시간에 배운 간단한 논리회로를 설계해보자.

기본 컴포넌트(and, or, not, D-FF, ...)부터 Dataflow modeling, FSM 까지 직접 구현 해보자.

참고할만한 자료는 아래와 같다.

### *1. 주교재 : **"Xilinx University Program : HDL Design using Vivado"***

Xilinx측의 자료 중 verilog 혹은 fpga를 처음 접하는 사람을 위해 잘정리가되어 있는 자료가 있어 추천한다.

step-by-step으로 이루어져 있어 문제를 하나씩 해결해보며 RTL 설계를 배울 수 있다.

* [HDL Design using Vivado](https://www.xilinx.com/support/university/vivado/vivado-teaching-material/hdl-design.html)



### *2. **"Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog"***

학교에서 교재로 많이 사용하는 것으로 알고 있다.

디지털 회로 설계 이론이 잘 정리 되어 있다.

* [**원서(Amazon)**](https://www.amazon.com/-/ko/dp/0134549899/ref=sr_1_1?dchild=1&keywords=digital+design+mano&qid=1635502122&qsid=132-6454366-7382133&s=books&sr=1-1&sres=0134549899%2C9353062012%2C0132774208%2C933254252X%2C0131989243%2CB01K0PVJ0E%2C8120334698%2C1292231165%2C0133760634%2C0470531088%2C0804137803%2CB00HEHG7W2%2C1948209004%2C0415790522%2C0521177235%2C0131755633&srpt=ABIS_BOOK)
* [**원서(Global Edition)**](http://www.kyobobook.co.kr/product/detailViewEng.laf?ejkGb=ENG&mallGb=ENG&barcode=9781292231167&orderClick=LAG&Kc=)
* [**번역서**](http://www.kyobobook.co.kr/product/detailViewKor.laf?ejkGb=KOR&mallGb=KOR&barcode=9791185475554&orderClick=LAG&Kc=)



### *3. **"FPGA Prototyping Using Verilog Examples"***

좀더 실무적인 내용이 많이 나와 있는 책이다.

번역서가 존재하지만 추천 하지는 않는다.

(원서의 내용중 60% 이상의 내용이 빠져있으며 번역의 품질 또한 좋지 않다) 

* [**원서**](https://www.amazon.com/-/ko/dp/0470185325/ref=sr_1_2?crid=1UXE7S49T5ZSI&dchild=1&keywords=verilog+examples&qid=1635502301&qsid=132-6454366-7382133&s=books&sprefix=verilog+%2Cstripbooks-intl-ship%2C324&sr=1-2&sres=0983497303%2C0470185325%2C1118011031%2C0980133793%2C1482593335%2CB01F9FW7CO%2CB00E2RKI36%2C7121257734%2C7118105678%2C7121222698%2C7115176329%2C7894360104%2C1691475297%2C125964376X%2C1728619440%2C0130449113&srpt=ABIS_BOOK)



## 3단계: Project

### 1.  Digital Clock

verilog HDL을 활용하여 디지털 시계를 만들어 보자!

스탑워치 기능도 추가해보자!



### 2. IEEE Std 754

부동 소수점 덧셈기 및 곱셈기를 만들어보자.



## 4단계: 더 나아가기

### 1. linux

대부분의 상용 EDA툴은 linux에서만 설치된다. 

따라서 리눅스 활용 능력은 반도체 설계자에게 필수적이다. 

리눅스 커널같이 깊이있는 내용까지는 몰라도 되지만

windows를 사용하듯이 리눅스 명령어를 자유자재로 사용할 수 있을 정도로는 알아둘 필요가 있다.



### 2. Vim

RTL 설계자들은 일반적으로 vim 에디터를 활용하여 코딩을 한다. 

EDA 서버에 ssh로 접속하여 개발을 하기 때문이다.

따라서 vim 사용법은 알아둘 필요가 있다.



####  vim 내장 튜토리얼

기초적인 사용법은 vim에 내장된 튜토리얼로 빠르게 학습 할 수 있다.

먼저 vim을 설치 후 터미널에 `vim vimtutor`을 입력하자



#### **도서**

* 손에 잡히는 VIM



### 3. Git

반도체 설계시 형상관리의 중요성은 말할 수 없다.

git 및 github 활용 방법 정도는 알아둘필요가 있다.



# 초급



### 1. Reset

* [**Synchronous Resets? Asynchronous Resets? I am so confused!**](http://www.sunburst-design.com/papers/CummingsSNUG2002SJ_Resets.pdf)



### 2. 





### 6. UART

* 





### 7. SRAM Controller

* 





## 2단계 : 컴퓨터 구조

advance한 디지털 시스템을 설계 할 때 컴퓨터 구조는 좋은 디자인 예시이다.  
컴퓨터 구조에서 사용되는 개념이 다양한 디지털 시스템에서도 사용되기 떄문이다.  
아래는 기초적인 컴퓨터 구조를 배울때 참고할만한 자료 목록이다.  



### *1. **"Computer Organization and Design : RISC-V Edition"***

RISC-V 구조 연구의 양대 산맥을 이루고 있는 **David A. Patterson, John L. Hennessy** 교수님의 책이다.  

컴퓨터 구조 관련 바이블로 유명하다.  

* [[원서]](https://www.amazon.com/-/ko/dp/0128122757/ref=pd_sbs_5/132-6454366-7382133?pd_rd_w=jZGyt&pf_rd_p=3676f086-9496-4fd7-8490-77cf7f43f846&pf_rd_r=0GG2M4PW6SPAMRMG3Q1Q&pd_rd_r=08a23760-39a4-4074-9230-b4714ba07486&pd_rd_wg=aqDDf&pd_rd_i=0128122757&psc=1) [[번역서]](http://www.kyobobook.co.kr/product/detailViewKor.laf?ejkGb=KOR&mallGb=KOR&barcode=9788964214244&orderClick=LAG&Kc=)



## 3단계 : 프로젝트 주제

### *1. **"자신만의 CPU 설계 하기"***

간단한 **single cycle cpu**를 설계해보자

이전 장에서 소개한 교재 ***"Computer Organization and Design : RISC-V Edition"*** 의 dataflow 부분의 내용을 참고하여 구현해보자



추가적으로 cpu 설계 시 참고할만한 좋은 자료가 있어 링크한다.

 [**Dr. Donny's Blog**](http://donny.co.kr/wp/)

국내 블로거가 본인이 IDEC Newsletter에 연재했던 내용을 소스코드와 함께 공유하고 있다.

* [**마이크로프로세서 설계 무작정 따라하기 – Part 1**](http://donny.co.kr/wp/?p=162)
* [**마이크로프로세서 설계 무작정 따라하기 – Part 2**](http://donny.co.kr/wp/?p=163)
* [**마이크로프로세서 설계 무작정 따라하기 – Part 3**](http://donny.co.kr/wp/?p=164)

* [**source code**](http://www.donny.co.kr/simplecore/)



[**FPGA4Student.com**](https://www.fpga4student.com)

* [**Verilog Code for 16-bit RISC Processor**](https://www.fpga4student.com/2017/04/verilog-code-for-16-bit-risc-processor.html)



## 4단계 : 더 나아가기

### 1. Verilog HDL의 고급 문법

* generate
* function
* task



# 중급

## 1단계 : Advanced Digital System Design

### 0. Advanced Digital Circuit Design

* [**Advanced Digital Design with the Verilog HDL**](https://www.amazon.com/Advanced-Digital-Design-Verilog-HDL/dp/0136019285)
* [**FSM based Digital Design using Verilog HDL**](http://caxapa.ru/thumbs/407069/101104447-FSM-Based-Digital-Design-Using.pdf)



### 1. Sync & Async Reset

* [**Asynchronous & Synchronous Reset Design Techniques**](http://www.sunburst-design.com/papers/CummingsSNUG2003Boston_Resets.pdf)



### 2. Sync FIFO

* [**FPGA Prototyping Using Verilog Examples**](https://faculty.kfupm.edu.sa/COE/aimane/coe405/FPGA%20Prototyping%20with%20Verilog%20examples.pdf)

  




### 3. Clock Domain Crossing
* [**Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog**](http://www.sunburst-design.com/papers/CummingsSNUG2008Boston_CDC.pdf)
* [**Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs**](http://www.sunburst-design.com/papers/CummingsSNUG2001SJ_AsyncClk.pdf)
* [**CLOCK DOMAIN CROSSING CLOSING THE LOOP ON CLOCK DOMAIN FUNCTIONAL IMPLEMENTATION PROBLEMS**](https://myskan.tistory.com/attachment/cfile6.uf@99B8E7495C99795F025EAE.pdf)
* [**Synchronizer techniques for multi clock domain SoCs**](https://www.edn.com/electronics-blogs/day-in-the-life-of-a-chip-designer/4435339/Synchronizer-techniques-for-multi-clock-domain-SoCs)
* [**Multiple Clock Domain SoCs Addressing Structural Defects**](https://www.edn.com/electronics-blogs/day-in-the-life-of-a-chip-designer/4436342/Multiple-clock-domain-SoCs--Addressing-structural-defects)




### 4. Reset Synchronizer

* [**Asynchronous & Synchronous Reset Design Techniques**](http://www.sunburst-design.com/papers/CummingsSNUG2003Boston_Resets.pdf)



### 5. Async FIFO

* [**Crossing clock domains with an Asynchronous FIFO**](https://zipcpu.com/blog/2018/07/06/afifo.html)

* [**Simulation and Synthesis Techniques for Asynchronous FIFO**](http://www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO1.pdf)
* [**Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons**](http://www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO2.pdf)



### 6. Crossbar Switch







### 7. Simple Router







### 8. VGA Controller











## 2단계 : AMBA AXI4 BUS Protocol

### **동영상 강좌**
* [**SoC architecture 설계**](http://www.idec.or.kr/vod/apply/view/?pay=&search_val=axi&no=11)
* [**AMBA AXI 기반 IP 설계와 검증**](http://www.idec.or.kr/vod/apply/view/?pay=&search_val=axi&no=124)
* [**AMBA AXI와 AXI-Stream 설계와 검증**](http://www.idec.or.kr/vod/apply/view/?pay=&search_val=axi&no=257)



### **블로그**

* [**Buidilng an AXI-Lite slave the easy way**](https://zipcpu.com/blog/2020/03/08/easyaxil.html)

* [**Building a basic AXI Master**](https://zipcpu.com/blog/2020/03/23/wbm2axisp.html)



### **Protocol Reference**

* [**AMBA AXI and ACE Protocol Specification**](https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=&cad=rja&uact=8&ved=2ahUKEwinjsTP7KL2AhXYdHAKHc9SCFEQFnoECAUQAQ&url=http%3A%2F%2Fwww.gstitt.ece.ufl.edu%2Fcourses%2Ffall15%2Feel4720_5721%2Flabs%2Frefs%2FAXI4_specification.pdf&usg=AOvVaw3Gaz8t1AzK3xU8gzY_a7PV)

* [**Vivado Design Suite: AXI Reference Guide (UG1037) - Xilinx**](https://www.xilinx.com/support/documentation/ip_documentation/axi_ref_guide/latest/ug1037-vivado-axi-reference-guide.pdf)



### **AXI Protocol Checker**

* [**AXI Protocol Checker - Xilinx**](https://www.xilinx.com/products/intellectual-property/axi_protocol_checker.html)
* [**AMBA 3 AXI Protocol Checker User Guide - Arm**](https://documentation-service.arm.com/static/5fa14378b1a7c5445f290251?token=)



### **AXI Verification IP**

* [**AXI Verification IP (VIP) - Xilinx**](https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=&ved=2ahUKEwjx2er57aL2AhXHAN4KHfxYDwoQFnoECBUQAQ&url=https%3A%2F%2Fwww.xilinx.com%2Fproducts%2Fintellectual-property%2Faxi-vip.html&usg=AOvVaw3RT5603GmM2TgkLAEK7qIT)
* [**VC Verification IP for AMBA AXI - Synopsys**](https://www.synopsys.com/verification/verification-ip/amba/amba-axi.html)



## 3단계 : Project 1 : AXI DMA

이전 장에서 학습한 AXI4 프로토콜을 바탕으로 AXI DMA를 구현해보자!





## 3단계 : Project 2 : Image Processing Accelerator

sobel mask와 같은 간단한 영상처리 알고리즘을 실시간으로 처리하는 가속기를 만들어보자!
참고할 만한 강좌는 아래와 같다.

* [**Image Processing using Zynq**](https://youtube.com/playlist?list=PLTYvvOtCsmxzjHY70DYA8pe5D8745T_5m)



## 4단계 : 더 나아가기

### 1. 고속 디지털 회로 설계를 위한 엄선된 주제

#### A. Coding Guideline for Good Synthesis

CE Cuming의 paper는 훌륭한 insight를 제공한다.



##### **Full case & Parallel case **

* [**RTL Coding Styles That Yield Simulation and Synthesis Mismatches**](http://www.sunburst-design.com/papers/CummingsSNUG1999SJ_SynthMismatch.pdf)
* [**"full_case parallel_case", the Evil Twins of Verilog Synthesis**](http://www.sunburst-design.com/papers/CummingsSNUG1999Boston_FullParallelCase.pdf)



##### **Blocking vs Non-Blocking**

* [**Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!**](http://www.sunburst-design.com/papers/CummingsSNUG2000SJ_NBA.pdf)

* [**Verilog Nonblocking Assignments With Delays, Myths & Mysteries**](http://www.sunburst-design.com/papers/CummingsSNUG2002Boston_NBAwithDelays.pdf)



##### **FSM**

* [**State Machine Coding Styles for Synthesis**](http://www.sunburst-design.com/papers/CummingsSNUG1998SJ_FSM.pdf)
* [**The Fundamentals of Efficient Synthesizable Finite State Machine Design using NC-Verilog and BuildGates**](http://www.sunburst-design.com/papers/CummingsICU2002_FSMFundamentals.pdf)
* [**Coding And Scripting Techniques For FSM Designs With Synthesis-Optimized, Glitch-Free Outputs**](http://www.sunburst-design.com/papers/CummingsSNUG2000Boston_FSM.pdf)



#### B. Pipelining









#### C. Set up & Hold Time Violation









#### D. Timing Closure

모든 실제 회로에는 딜레이가 존재합니다. 이러한 딜레이로 인하여 목표로 하는 clock speed에서 정상 동작 하지 않을 수 있습니다. 예를들어 clock period가 10ns일때 D-FF에서 보낸 데이터가 combination logic을 지나 다음 D-FF에 도착할때 까지의 딜레이가 10ns를 초과하면 도착하는 데이터가 깨지게 됩니다. 이러한 에러를 타이밍 에러라고 합니다. 그렇다면 타이밍 에러를 잡으려면 어떻게 해야 할까요? 클럭을 낮춘다? 이는 목표로 하는 성능을 만족하지 못하는 것이기 때문에 다른방법이 필요 합니다. 이러한 타이밍 에러를 잡는 디버깅 과정을 타이밍 클로저 라고 합니다.

**타이밍 클로저**에 대한 폴로님이 작성하신 좋은 자료가 이니프로 카페에 존재하여 링크합니다.

* [이니프로 카페](https://cafe.naver.com/plduser?iframe_url=/ArticleSearchList.nhn%3Fsearch.clubid=12923266%26search.searchdate=all%26search.searchBy=0%26search.query=%C5%B8%C0%CC%B9%D6+%C5%AC%B7%CE%C0%FA%26search.defaultValue=1%26search.sortBy=date%26userDisplay=15%26search.media=0%26search.option=0)





# 고급

## 1. Advanced Computer Architecture

### A. "Computer Architecture: A Quantitative Approach"

대학원 수준의 컴퓨터 구조론 전공서이다.

* [[Amazon]](https://www.amazon.com/Computer-Architecture-Quantitative-Approach-Kaufmann/dp/0128119055) [[yes24]](http://www.yes24.com/Product/Goods/39476814) [[알라딘]](https://www.aladin.co.kr/shop/wproduct.aspx?ItemId=108525939)



## 2. VLSI Signal Processing

알고리즘을 하드웨어에 매핑하기위한 수학적 모델링

**도서**

* [**System Design, Modeling, and simulation**](https://ptolemy.berkeley.edu/books/Systems/PtolemyII_DigitalV1_02.pdf)
* [**VLSI Digital Signal Processing System**](https://www.amazon.com/-/ko/dp/0471241865/ref=tmm_hrd_swatch_0?_encoding=UTF8&qid=&sr=)



## 3. Deep Learning Accelerator
### **동영상 강좌**
* [**머신 러닝을 위한 하드웨어 가속**](https://www.youtube.com/watch?v=tDxA3VT5kzY)
* [**MIT : Sparse Tensor Accelerator Modeling(ISCA 2021)**](http://accelergy.mit.edu/sparse_tutorial.html)
* [**UC Berkeley**](https://inst.eecs.berkeley.edu/~ee290-2/sp21/)

### **도서**
* [**Efficient Processing of Deep Neural Networks**](https://www.amazon.com/Efficient-Processing-Deep-Neural-Networks/dp/168173835X)

### **블로그**
* [**AI-Chip Paper List**](https://github.com/BirenResearch/AIChip_Paper_List)



## 4. System Verilog
**사이트**

* [**SystemVerilog Tutorial**](https://www.chipverify.com/systemverilog/systemverilog-tutorial)
* 

**동영상 강좌**

* [**KK System Veriliog**](https://www.youtube.com/playlist?list=PL8NoqZRUC7hfc5GP8ugqKWK88MP1J_yst)



## 5. UVM

* [UVM](https://youtube.com/playlist?list=PL8NoqZRUC7hcUeGjTGmAzuXZCwCmgY5kI)
* [UVM Framework guide](https://youtube.com/playlist?list=PL8NoqZRUC7hcWE8IQXBPeN6LnvHldAUzi)
* [UVM Tutorial](https://www.chipverify.com/uvm/uvm-tutorial)









# **Cell-Based Chip Design**

* [Cell-Based Chip Design Flow 교육](http://www.idec.or.kr/vod/apply/view/?pay=&search_val=cell-based&no=261), IDEC

### 

# ASIC Design

* 



# 툴강좌

### FPGA

### Vivado





### Vitis





## Asic

### VCS



### Verdi



### Design Conpiler







# 기타 : Software 개발

## C 언어

### 도서

* **The C Programming Language**
* **C Programming : A Modern Approach**



#### Makefile 만들기

* [[Makefile 예제와 작성 방법 및 기본 패턴]](https://www.tuwlab.com/27193)
* 



## Vitis 활용 펌웨어 개발

### Ultra96 Tutorial 2019.2 MIPI to DP Video Output using Vivado and Vitis

* [이니프로 블로그](https://blog.naver.com/iniproinc/221993940263)



### Hardware Software CoDesign with Vivado and Vitis

* [[youtube - 1]](https://www.youtube.com/watch?v=LU9hP7KLDgE&list=PLXHMvqUANAFOviU0J8HSp0E91lLJInzX1&index=80) [[youtube - 2]](https://www.youtube.com/watch?v=SnAdaL7UZz4&list=LL&index=3)







# 교육 사이트

## IDEC
* [[링크]](http://www.idec.or.kr)


## SW-SoC 융합 아카데미
* 


## KETI 한국 전자 기술 연구원
