TimeQuest Timing Analyzer report for DE2_70
Wed May 18 12:54:34 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'N/C'
 13. Slow Model Setup: 'CCD_PIXCLK'
 14. Slow Model Setup: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 15. Slow Model Setup: 'iCLK_50'
 16. Slow Model Setup: 'vga_pll:u5|altpll:altpll_component|_clk0'
 17. Slow Model Hold: 'iCLK_50'
 18. Slow Model Hold: 'CCD_PIXCLK'
 19. Slow Model Hold: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 20. Slow Model Hold: 'vga_pll:u5|altpll:altpll_component|_clk0'
 21. Slow Model Hold: 'N/C'
 22. Slow Model Recovery: 'CCD_PIXCLK'
 23. Slow Model Recovery: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 24. Slow Model Recovery: 'iCLK_50'
 25. Slow Model Recovery: 'vga_pll:u5|altpll:altpll_component|_clk0'
 26. Slow Model Removal: 'iCLK_50'
 27. Slow Model Removal: 'CCD_PIXCLK'
 28. Slow Model Removal: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 29. Slow Model Removal: 'vga_pll:u5|altpll:altpll_component|_clk0'
 30. Slow Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 31. Slow Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk1'
 32. Slow Model Minimum Pulse Width: 'oDRAM0_CLK'
 33. Slow Model Minimum Pulse Width: 'CCD_PIXCLK'
 34. Slow Model Minimum Pulse Width: 'iCLK_50'
 35. Slow Model Minimum Pulse Width: 'iCLK_50_2'
 36. Slow Model Minimum Pulse Width: 'iCLK_50_3'
 37. Slow Model Minimum Pulse Width: 'vga_pll:u5|altpll:altpll_component|_clk0'
 38. Slow Model Minimum Pulse Width: 'CCD_MCLK'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Fast Model Setup Summary
 46. Fast Model Hold Summary
 47. Fast Model Recovery Summary
 48. Fast Model Removal Summary
 49. Fast Model Minimum Pulse Width Summary
 50. Fast Model Setup: 'N/C'
 51. Fast Model Setup: 'CCD_PIXCLK'
 52. Fast Model Setup: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 53. Fast Model Setup: 'iCLK_50'
 54. Fast Model Setup: 'vga_pll:u5|altpll:altpll_component|_clk0'
 55. Fast Model Hold: 'iCLK_50'
 56. Fast Model Hold: 'CCD_PIXCLK'
 57. Fast Model Hold: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 58. Fast Model Hold: 'vga_pll:u5|altpll:altpll_component|_clk0'
 59. Fast Model Hold: 'N/C'
 60. Fast Model Recovery: 'CCD_PIXCLK'
 61. Fast Model Recovery: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 62. Fast Model Recovery: 'vga_pll:u5|altpll:altpll_component|_clk0'
 63. Fast Model Recovery: 'iCLK_50'
 64. Fast Model Removal: 'iCLK_50'
 65. Fast Model Removal: 'CCD_PIXCLK'
 66. Fast Model Removal: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 67. Fast Model Removal: 'vga_pll:u5|altpll:altpll_component|_clk0'
 68. Fast Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk0'
 69. Fast Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk1'
 70. Fast Model Minimum Pulse Width: 'oDRAM0_CLK'
 71. Fast Model Minimum Pulse Width: 'CCD_PIXCLK'
 72. Fast Model Minimum Pulse Width: 'iCLK_50'
 73. Fast Model Minimum Pulse Width: 'iCLK_50_2'
 74. Fast Model Minimum Pulse Width: 'iCLK_50_3'
 75. Fast Model Minimum Pulse Width: 'vga_pll:u5|altpll:altpll_component|_clk0'
 76. Fast Model Minimum Pulse Width: 'CCD_MCLK'
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Propagation Delay
 82. Minimum Propagation Delay
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Progagation Delay
 89. Minimum Progagation Delay
 90. Setup Transfers
 91. Hold Transfers
 92. Recovery Transfers
 93. Removal Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; DE2_70                                                             ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DE2_70.sdc    ; OK     ; Wed May 18 12:54:32 2016 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                         ;
+--------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------+------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                           ; Targets                            ;
+--------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------+------------------------------------+
; CCD_MCLK                                   ; Base      ; 40.000 ; 25.0 MHz   ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { GPIO_CLKOUT_N1 }                 ;
; CCD_PIXCLK                                 ; Base      ; 16.667 ; 60.0 MHz   ; 0.000  ; 8.333  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { GPIO_CLKIN_N1 }                  ;
; iCLK_50                                    ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { iCLK_50 }                        ;
; iCLK_50_2                                  ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { iCLK_50_2 }                      ;
; iCLK_50_3                                  ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { iCLK_50_3 }                      ;
; N/C                                        ; Virtual   ; 10.000 ; 100.0 MHz  ; 0.000  ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { }                                ;
; oDRAM0_CLK                                 ; Base      ; 6.666  ; 150.02 MHz ; 0.000  ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                  ; { oDRAM0_CLK }                     ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; Generated ; 6.666  ; 150.02 MHz ; 0.000  ; 3.333  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; iCLK_50_3 ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[0] } ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; Generated ; 6.666  ; 150.02 MHz ; -1.666 ; 1.667  ; 50.00      ; 1         ; 3           ; -90.0 ;        ;           ;            ; false    ; iCLK_50_3 ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[1] } ;
; sdram_pll:u6|altpll:altpll_component|_clk2 ; Generated ; 6.666  ; 150.02 MHz ; -1.666 ; 1.667  ; 50.00      ; 1         ; 3           ; -90.0 ;        ;           ;            ; false    ; iCLK_50_3 ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[2] } ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; Generated ; 30.000 ; 33.33 MHz  ; 0.000  ; 15.000 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; iCLK_50_2 ; u5|altpll_component|pll|inclk[0] ; { u5|altpll_component|pll|clk[0] } ;
+--------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                          ;
+------------+-----------------+--------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note ;
+------------+-----------------+--------------------------------------------+------+
; 99.71 MHz  ; 99.71 MHz       ; CCD_PIXCLK                                 ;      ;
; 149.1 MHz  ; 149.1 MHz       ; vga_pll:u5|altpll:altpll_component|_clk0   ;      ;
; 157.13 MHz ; 157.13 MHz      ; iCLK_50                                    ;      ;
; 184.5 MHz  ; 184.5 MHz       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;      ;
+------------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; N/C                                        ; -4.602 ; -142.304      ;
; CCD_PIXCLK                                 ; -3.262 ; -228.727      ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; -0.330 ; -6.562        ;
; iCLK_50                                    ; 13.636 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 23.293 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Hold Summary                                             ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; iCLK_50                                    ; -0.071 ; -0.071        ;
; CCD_PIXCLK                                 ; 0.391  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.391  ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 0.391  ; 0.000         ;
; N/C                                        ; 2.476  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Recovery Summary                                         ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; CCD_PIXCLK                                 ; -4.261 ; -1099.215     ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.341  ; 0.000         ;
; iCLK_50                                    ; 10.882 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 13.268 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Removal Summary                                          ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; iCLK_50                                    ; 1.649  ; 0.000         ;
; CCD_PIXCLK                                 ; 2.675  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 4.363  ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 16.028 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.953  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; 3.333  ; 0.000         ;
; oDRAM0_CLK                                 ; 3.889  ; 0.000         ;
; CCD_PIXCLK                                 ; 5.953  ; 0.000         ;
; iCLK_50                                    ; 9.000  ; 0.000         ;
; iCLK_50_2                                  ; 10.000 ; 0.000         ;
; iCLK_50_3                                  ; 10.000 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 12.873 ; 0.000         ;
; CCD_MCLK                                   ; 37.223 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'N/C'                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; -4.602 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.286     ; 5.316      ;
; -4.575 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 5.320      ;
; -4.568 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.297      ;
; -4.565 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.324      ;
; -4.556 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 5.301      ;
; -4.545 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 5.293      ;
; -4.534 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.293      ;
; -4.518 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.247      ;
; -4.511 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.232      ;
; -4.510 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.231      ;
; -4.504 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 5.249      ;
; -4.491 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.212      ;
; -4.491 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 5.239      ;
; -4.473 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.232      ;
; -4.471 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 5.219      ;
; -4.469 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.237      ;
; -4.467 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.226      ;
; -4.466 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.195      ;
; -4.456 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.185      ;
; -4.454 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.286     ; 5.168      ;
; -4.451 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 5.199      ;
; -4.450 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 5.198      ;
; -4.437 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.158      ;
; -4.437 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.158      ;
; -4.433 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.286     ; 5.147      ;
; -4.417 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.185      ;
; -4.416 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.286     ; 5.130      ;
; -4.414 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 5.162      ;
; -4.414 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.143      ;
; -4.409 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 5.157      ;
; -4.406 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.158      ;
; -4.403 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.171      ;
; -4.400 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 5.145      ;
; -4.392 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 5.137      ;
; -4.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 5.136      ;
; -4.377 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.136      ;
; -4.363 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.092      ;
; -4.350 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.286     ; 5.064      ;
; -4.349 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.108      ;
; -4.331 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.083      ;
; -4.326 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 5.071      ;
; -4.326 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.078      ;
; -4.323 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 5.091      ;
; -4.308 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.029      ;
; -4.300 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.286     ; 5.014      ;
; -4.295 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.279     ; 5.016      ;
; -4.282 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 5.011      ;
; -4.282 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.241     ; 5.041      ;
; -4.273 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 5.025      ;
; -4.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 4.999      ;
; -4.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.271     ; 4.999      ;
; -4.250 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 4.995      ;
; -4.230 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 4.998      ;
; -4.227 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.979      ;
; -4.226 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 4.994      ;
; -4.226 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.286     ; 4.940      ;
; -4.224 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 4.972      ;
; -4.208 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.232     ; 4.976      ;
; -4.179 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.255     ; 4.924      ;
; -4.174 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.926      ;
; -4.169 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.921      ;
; -4.147 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.899      ;
; -4.132 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.934      ;
; -4.130 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.932      ;
; -4.117 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.252     ; 4.865      ;
; -4.114 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.916      ;
; -4.111 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.913      ;
; -4.102 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.888      ;
; -4.089 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.891      ;
; -4.045 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.248     ; 4.797      ;
; -3.880 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.666      ;
; -3.871 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.657      ;
; -3.868 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.654      ;
; -3.867 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.653      ;
; -3.862 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.648      ;
; -3.862 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.648      ;
; -3.851 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.637      ;
; -3.818 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.604      ;
; -3.814 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.616      ;
; -3.813 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.599      ;
; -3.812 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.598      ;
; -3.812 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.598      ;
; -3.808 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.594      ;
; -3.807 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.593      ;
; -3.805 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.607      ;
; -3.804 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.606      ;
; -3.804 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.606      ;
; -3.803 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.605      ;
; -3.791 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.593      ;
; -3.788 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.590      ;
; -3.774 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.576      ;
; -3.773 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.575      ;
; -3.772 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.574      ;
; -3.339 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.125      ;
; -3.332 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.214     ; 4.118      ;
; -3.286 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.198     ; 4.088      ;
; -1.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.089     ; 2.521      ;
; -1.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.089     ; 2.521      ;
; -1.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.089     ; 2.521      ;
; -1.604 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.083     ; 2.521      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CCD_PIXCLK'                                                                                                            ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.262 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.084     ; 2.215      ;
; -3.153 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[0]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.119      ;
; -3.153 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[1]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.119      ;
; -3.153 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[3]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.119      ;
; -3.153 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[7]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.119      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.042 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.086     ; 1.993      ;
; -3.041 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.090     ; 1.988      ;
; -3.041 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.090     ; 1.988      ;
; -3.041 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.090     ; 1.988      ;
; -3.015 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[5]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 1.979      ;
; -3.015 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[6]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 1.979      ;
; -2.962 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[2]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.924      ;
; -2.962 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[8]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.924      ;
; -2.868 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.828      ;
; -2.866 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.826      ;
; -2.865 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.825      ;
; -2.857 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rSelect[2]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.823      ;
; -2.857 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_valid  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.823      ;
; -2.856 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rSelect[0]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.822      ;
; -2.856 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray_valid ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.822      ;
; -2.855 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.821      ;
; -2.855 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.821      ;
; -2.853 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.819      ;
; -2.852 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.818      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.817      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.851 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.088     ; 1.800      ;
; -2.850 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 1.816      ;
; -2.771 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[4]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.726      ;
; -2.739 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[0]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 1.703      ;
; -2.738 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[5]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 1.702      ;
; -2.738 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 1.702      ;
; -2.687 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.649      ;
; -2.599 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.559      ;
; -2.597 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.557      ;
; -2.597 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.557      ;
; -2.596 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.556      ;
; -2.596 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.556      ;
; -2.595 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[4]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 1.555      ;
; -2.583 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[2]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.545      ;
; -2.583 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.545      ;
; -2.582 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[3]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.544      ;
; -2.582 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[1]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.544      ;
; -2.581 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rSelect[1]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.543      ;
; -2.581 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[7]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 1.543      ;
; -2.369 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.084     ; 1.322      ;
; -2.368 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.084     ; 1.321      ;
; -2.367 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.084     ; 1.320      ;
; -2.367 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.084     ; 1.320      ;
; -2.367 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.084     ; 1.320      ;
; -2.367 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.084     ; 1.320      ;
; -2.363 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[6]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.318      ;
; -2.363 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.318      ;
; -2.363 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.318      ;
; -2.361 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.316      ;
; -2.360 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.315      ;
; -2.359 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.314      ;
; -2.359 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.314      ;
; -2.357 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 1.312      ;
; 6.369  ; GPIO_1[10]                ; rCCD_DATA[1]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.674      ; 1.229      ;
; 6.380  ; GPIO_1[8]                 ; rCCD_DATA[3]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.665      ; 1.209      ;
; 6.380  ; GPIO_1[6]                 ; rCCD_DATA[5]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.665      ; 1.209      ;
; 6.389  ; GPIO_1[9]                 ; rCCD_DATA[2]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.674      ; 1.209      ;
; 6.389  ; GPIO_1[7]                 ; rCCD_DATA[4]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.674      ; 1.209      ;
; 6.414  ; GPIO_1[11]                ; rCCD_DATA[0]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.679      ; 1.189      ;
; 6.426  ; GPIO_1[17]                ; rCCD_LVAL                      ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.711      ; 1.209      ;
; 6.435  ; GPIO_1[0]                 ; rCCD_DATA[11]                  ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.730      ; 1.219      ;
; 6.435  ; GPIO_1[1]                 ; rCCD_DATA[10]                  ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.730      ; 1.219      ;
; 6.438  ; GPIO_1[5]                 ; rCCD_DATA[6]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.703      ; 1.189      ;
; 6.438  ; GPIO_1[3]                 ; rCCD_DATA[8]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.703      ; 1.189      ;
; 6.445  ; GPIO_1[4]                 ; rCCD_DATA[7]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.730      ; 1.209      ;
; 6.445  ; GPIO_1[2]                 ; rCCD_DATA[9]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.730      ; 1.209      ;
; 6.446  ; GPIO_1[18]                ; rCCD_FVAL                      ; n/a          ; CCD_PIXCLK  ; 5.000        ; 2.711      ; 1.189      ;
; 6.638  ; CCD_Capture:u2|Y_Cont[12] ; RAW2RGB:u3|rRed[5]             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.051      ; 10.116     ;
; 6.646  ; CCD_Capture:u2|Y_Cont[12] ; RAW2RGB:u3|rRed[3]             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.051      ; 10.108     ;
; 6.689  ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rRed[5]             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.051      ; 10.065     ;
; 6.697  ; CCD_Capture:u2|Y_Cont[5]  ; RAW2RGB:u3|rRed[3]             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.051      ; 10.057     ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                             ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.330 ; DRAM_DQ[30]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[14] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.025     ; 1.229      ;
; -0.317 ; DRAM_DQ[28]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[12] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.012     ; 1.229      ;
; -0.310 ; DRAM_DQ[29]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[13] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.025     ; 1.209      ;
; -0.296 ; DRAM_DQ[4]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[4]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.019      ; 1.239      ;
; -0.296 ; DRAM_DQ[3]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[3]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.019      ; 1.239      ;
; -0.296 ; DRAM_DQ[24]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[8]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.009      ; 1.229      ;
; -0.296 ; DRAM_DQ[25]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[9]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.009      ; 1.229      ;
; -0.286 ; DRAM_DQ[2]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[2]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.019      ; 1.229      ;
; -0.276 ; DRAM_DQ[5]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[5]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.029      ; 1.229      ;
; -0.270 ; DRAM_DQ[22]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[6]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.025      ; 1.219      ;
; -0.270 ; DRAM_DQ[21]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[5]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.025      ; 1.219      ;
; -0.270 ; DRAM_DQ[19]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[3]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.025      ; 1.219      ;
; -0.268 ; DRAM_DQ[23]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[7]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.017      ; 1.209      ;
; -0.267 ; DRAM_DQ[7]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[7]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.048      ; 1.239      ;
; -0.267 ; DRAM_DQ[6]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[6]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.048      ; 1.239      ;
; -0.262 ; DRAM_DQ[10]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[10] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.063      ; 1.249      ;
; -0.262 ; DRAM_DQ[9]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[9]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.063      ; 1.249      ;
; -0.260 ; DRAM_DQ[20]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[4]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.025      ; 1.209      ;
; -0.256 ; DRAM_DQ[14]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[14] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.069      ; 1.249      ;
; -0.256 ; DRAM_DQ[13]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[13] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.069      ; 1.249      ;
; -0.254 ; DRAM_DQ[18]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[2]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.031      ; 1.209      ;
; -0.246 ; DRAM_DQ[12]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[12] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.069      ; 1.239      ;
; -0.229 ; DRAM_DQ[11]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[11] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.076      ; 1.229      ;
; -0.222 ; DRAM_DQ[8]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[8]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; 0.073      ; 1.219      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.420      ;
; 1.346  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u8|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.008     ; 5.348      ;
; 1.346  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u8|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.008     ; 5.348      ;
; 1.416  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|RD_MASK[0]   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.031     ; 5.255      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.462  ; Sdram_Control_4Port:u7|ST[7]                                                                                                  ; Sdram_Control_4Port:u7|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; 0.006      ; 5.246      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.469  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.197      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.496  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.170      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
; 1.529  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.036     ; 5.137      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                                            ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.636 ; Reset_Delay:u1|oRST_1           ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 6.400      ;
; 14.654 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.092      ; 6.474      ;
; 14.676 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.092      ; 6.452      ;
; 14.801 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.092      ; 6.327      ;
; 14.950 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.092      ; 6.178      ;
; 15.046 ; I2C_CCD_Config:u9|mI2C_CTRL_CLK ; I2C_CCD_Config:u9|mI2C_CTRL_CLK       ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.990      ;
; 15.124 ; Reset_Delay:u1|Cont[11]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 6.006      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[1]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[2]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[3]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[4]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[5]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[6]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[7]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[8]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[9]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[10]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.252 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[11]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.782      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[1]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[2]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[3]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[4]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[5]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[6]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[7]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[8]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[9]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[10]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.274 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[11]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.760      ;
; 15.312 ; Reset_Delay:u1|Cont[10]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 5.818      ;
; 15.330 ; Reset_Delay:u1|Cont[21]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.092      ; 5.798      ;
; 15.361 ; Reset_Delay:u1|Cont[22]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.092      ; 5.767      ;
; 15.389 ; Reset_Delay:u1|Cont[6]          ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 5.741      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[1]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[2]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[3]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[4]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[5]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[6]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[7]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[8]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[9]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[10]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.399 ; Reset_Delay:u1|Cont[14]         ; Reset_Delay:u1|Cont[11]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.635      ;
; 15.424 ; Reset_Delay:u1|Cont[8]          ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 5.706      ;
; 15.425 ; Reset_Delay:u1|Cont[7]          ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 5.705      ;
; 15.472 ; Reset_Delay:u1|Cont[23]         ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.092      ; 5.656      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[12]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[13]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[14]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[15]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[16]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[17]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[18]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[19]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[21]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[22]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[23]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.503 ; Reset_Delay:u1|Cont[15]         ; Reset_Delay:u1|Cont[20]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.533      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[12]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[13]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[14]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[15]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[16]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[17]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[18]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[19]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[21]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[22]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[23]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.525 ; Reset_Delay:u1|Cont[13]         ; Reset_Delay:u1|Cont[20]               ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.511      ;
; 15.531 ; Reset_Delay:u1|Cont[1]          ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 5.599      ;
; 15.535 ; Reset_Delay:u1|Cont[4]          ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 5.595      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[1]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[2]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[3]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[4]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[5]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[6]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[7]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[8]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[9]                ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[10]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.548 ; Reset_Delay:u1|Cont[12]         ; Reset_Delay:u1|Cont[11]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 4.486      ;
; 15.560 ; Reset_Delay:u1|Cont[9]          ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 5.570      ;
; 15.563 ; Reset_Delay:u1|Cont[0]          ; Reset_Delay:u1|oRST_1                 ; iCLK_50      ; iCLK_50     ; 20.000       ; 1.094      ; 5.567      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
; 15.570 ; I2C_CCD_Config:u9|combo_cnt[15] ; I2C_CCD_Config:u9|senosr_exposure[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 4.456      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                   ; To Node                                                                                                                                                       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 23.293 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.723      ;
; 23.331 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.683      ;
; 23.375 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.663      ;
; 23.376 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.662      ;
; 23.378 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.658      ;
; 23.416 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.002     ; 6.618      ;
; 23.441 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.575      ;
; 23.468 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.548      ;
; 23.472 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.566      ;
; 23.479 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.535      ;
; 23.506 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.508      ;
; 23.509 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.529      ;
; 23.510 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.526      ;
; 23.547 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.489      ;
; 23.559 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.457      ;
; 23.565 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.449      ;
; 23.572 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.464      ;
; 23.573 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.463      ;
; 23.590 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.426      ;
; 23.597 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.417      ;
; 23.598 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.027     ; 6.411      ;
; 23.600 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.419      ;
; 23.601 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.418      ;
; 23.613 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.423      ;
; 23.614 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.422      ;
; 23.628 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.386      ;
; 23.650 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.002     ; 6.384      ;
; 23.673 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 6.353      ;
; 23.679 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.359      ;
; 23.680 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.358      ;
; 23.683 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.007     ; 6.346      ;
; 23.710 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 6.316      ;
; 23.711 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.012     ; 6.313      ;
; 23.713 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.301      ;
; 23.721 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 6.305      ;
; 23.740 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.274      ;
; 23.744 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.292      ;
; 23.746 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.027     ; 6.263      ;
; 23.747 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 6.279      ;
; 23.748 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.012     ; 6.276      ;
; 23.748 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.271      ;
; 23.749 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.270      ;
; 23.759 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.012     ; 6.265      ;
; 23.773 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.027     ; 6.236      ;
; 23.775 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.244      ;
; 23.776 ; touch_tcon:u10|x_cnt[1]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.240      ;
; 23.776 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.243      ;
; 23.777 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.005     ; 6.254      ;
; 23.781 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.255      ;
; 23.785 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.012     ; 6.239      ;
; 23.803 ; touch_tcon:u10|x_cnt[6]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.213      ;
; 23.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 6.221      ;
; 23.814 ; touch_tcon:u10|x_cnt[1]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.200      ;
; 23.814 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.005     ; 6.217      ;
; 23.831 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.183      ;
; 23.837 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.201      ;
; 23.838 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.200      ;
; 23.840 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.010      ; 6.206      ;
; 23.841 ; touch_tcon:u10|x_cnt[6]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.173      ;
; 23.841 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.010      ; 6.205      ;
; 23.843 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.012     ; 6.181      ;
; 23.862 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.152      ;
; 23.864 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.027     ; 6.145      ;
; 23.866 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.153      ;
; 23.867 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.152      ;
; 23.878 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.160      ;
; 23.879 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.157      ;
; 23.880 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.156      ;
; 23.883 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.155      ;
; 23.885 ; touch_tcon:u10|y_cnt[1]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 6.133      ;
; 23.892 ; touch_tcon:u10|x_cnt[3]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.124      ;
; 23.895 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.027     ; 6.114      ;
; 23.895 ; touch_tcon:u10|y_cnt[3]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 6.123      ;
; 23.897 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.122      ;
; 23.898 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.121      ;
; 23.917 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.121      ;
; 23.918 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.120      ;
; 23.919 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.119      ;
; 23.923 ; touch_tcon:u10|y_cnt[1]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.093      ;
; 23.930 ; touch_tcon:u10|x_cnt[3]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.022     ; 6.084      ;
; 23.933 ; touch_tcon:u10|y_cnt[3]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.020     ; 6.083      ;
; 23.945 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.012     ; 6.079      ;
; 23.957 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 6.079      ;
; 23.978 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.017     ; 6.041      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.980 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.004      ; 5.989      ;
; 23.981 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.010     ; 6.045      ;
; 23.982 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.012     ; 6.042      ;
; 23.983 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.002      ; 6.055      ;
; 23.989 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.008      ; 5.984      ;
; 23.989 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.008      ; 5.984      ;
; 23.989 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.008      ; 5.984      ;
; 23.989 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.008      ; 5.984      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                                                       ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 1.268      ;
; 0.163  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 1.502      ;
; 0.270  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 1.609      ;
; 0.391  ; Reset_Delay:u1|Cont[0]                                  ; Reset_Delay:u1|Cont[0]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Reset_Delay:u1|oRST_2                                   ; Reset_Delay:u1|oRST_2                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:u9|senosr_exposure[0]                    ; I2C_CCD_Config:u9|senosr_exposure[0]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rClk[0]                                                 ; rClk[0]                                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.432  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 1.771      ;
; 0.520  ; I2C_CCD_Config:u9|iexposure_adj_delay[0]                ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.787      ;
; 0.523  ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; I2C_CCD_Config:u9|iexposure_adj_delay[3]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.789      ;
; 0.531  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.547  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 1.886      ;
; 0.557  ; Reset_Delay:u1|Cont[23]                                 ; Reset_Delay:u1|Cont[23]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.823      ;
; 0.641  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 1.980      ;
; 0.657  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 1.996      ;
; 0.700  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 2.039      ;
; 0.748  ; Reset_Delay:u1|Cont[20]                                 ; Reset_Delay:u1|oRST_0                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.014      ;
; 0.750  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 2.089      ;
; 0.782  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 2.121      ;
; 0.788  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.791  ; I2C_CCD_Config:u9|senosr_exposure[12]                   ; I2C_CCD_Config:u9|senosr_exposure[12]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.057      ;
; 0.795  ; I2C_CCD_Config:u9|senosr_exposure[3]                    ; I2C_CCD_Config:u9|senosr_exposure[3]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; Reset_Delay:u1|Cont[12]                                 ; Reset_Delay:u1|Cont[12]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.062      ;
; 0.797  ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|combo_cnt[12]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; I2C_CCD_Config:u9|senosr_exposure[14]                   ; I2C_CCD_Config:u9|senosr_exposure[14]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; I2C_CCD_Config:u9|senosr_exposure[15]                   ; I2C_CCD_Config:u9|senosr_exposure[15]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.067      ;
; 0.804  ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.073      ; 2.144      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; I2C_CCD_Config:u9|combo_cnt[5]                          ; I2C_CCD_Config:u9|combo_cnt[5]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; Reset_Delay:u1|Cont[5]                                  ; Reset_Delay:u1|Cont[5]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; Reset_Delay:u1|Cont[7]                                  ; Reset_Delay:u1|Cont[7]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; I2C_CCD_Config:u9|combo_cnt[7]                          ; I2C_CCD_Config:u9|combo_cnt[7]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; Reset_Delay:u1|Cont[3]                                  ; Reset_Delay:u1|Cont[3]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Reset_Delay:u1|Cont[9]                                  ; Reset_Delay:u1|Cont[9]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Reset_Delay:u1|Cont[10]                                 ; Reset_Delay:u1|Cont[10]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:u9|combo_cnt[0]                          ; I2C_CCD_Config:u9|combo_cnt[0]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:u9|combo_cnt[3]                          ; I2C_CCD_Config:u9|combo_cnt[3]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|combo_cnt[10]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|combo_cnt[11]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; Reset_Delay:u1|Cont[0]                                  ; Reset_Delay:u1|Cont[1]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.077      ;
; 0.811  ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|combo_cnt[13]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; Reset_Delay:u1|Cont[14]                                 ; Reset_Delay:u1|Cont[14]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|combo_cnt[14]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:u1|Cont[11]                                 ; Reset_Delay:u1|Cont[11]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:u1|Cont[16]                                 ; Reset_Delay:u1|Cont[16]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:u1|Cont[19]                                 ; Reset_Delay:u1|Cont[19]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:u9|combo_cnt[9]                          ; I2C_CCD_Config:u9|combo_cnt[9]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:u9|combo_cnt[16]                         ; I2C_CCD_Config:u9|combo_cnt[16]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:u9|combo_cnt[19]                         ; I2C_CCD_Config:u9|combo_cnt[19]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:u9|combo_cnt[21]                         ; I2C_CCD_Config:u9|combo_cnt[21]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; I2C_CCD_Config:u9|combo_cnt[23]                         ; I2C_CCD_Config:u9|combo_cnt[23]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.081      ;
; 0.818  ; Reset_Delay:u1|Cont[13]                                 ; Reset_Delay:u1|Cont[13]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.084      ;
; 0.826  ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.092      ;
; 0.827  ; I2C_CCD_Config:u9|senosr_exposure[9]                    ; I2C_CCD_Config:u9|senosr_exposure[9]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.093      ;
; 0.831  ; Reset_Delay:u1|Cont[21]                                 ; Reset_Delay:u1|Cont[21]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.838  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|combo_cnt[1]                          ; I2C_CCD_Config:u9|combo_cnt[1]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:u9|combo_cnt[2]                          ; I2C_CCD_Config:u9|combo_cnt[2]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; Reset_Delay:u1|Cont[20]                                 ; Reset_Delay:u1|Cont[20]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; I2C_CCD_Config:u9|combo_cnt[20]                         ; I2C_CCD_Config:u9|combo_cnt[20]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; Reset_Delay:u1|Cont[1]                                  ; Reset_Delay:u1|Cont[1]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; Reset_Delay:u1|Cont[2]                                  ; Reset_Delay:u1|Cont[2]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; I2C_CCD_Config:u9|combo_cnt[22]                         ; I2C_CCD_Config:u9|combo_cnt[22]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.843  ; I2C_CCD_Config:u9|combo_cnt[4]                          ; I2C_CCD_Config:u9|combo_cnt[4]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.109      ;
; 0.844  ; Reset_Delay:u1|Cont[4]                                  ; Reset_Delay:u1|Cont[4]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Reset_Delay:u1|Cont[6]                                  ; Reset_Delay:u1|Cont[6]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Reset_Delay:u1|Cont[15]                                 ; Reset_Delay:u1|Cont[15]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; I2C_CCD_Config:u9|combo_cnt[6]                          ; I2C_CCD_Config:u9|combo_cnt[6]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; I2C_CCD_Config:u9|combo_cnt[8]                          ; I2C_CCD_Config:u9|combo_cnt[8]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CCD_PIXCLK'                                                                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CCD_Capture:u2|mSTART                                                                                                                                        ; CCD_Capture:u2|mSTART                                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; RAW2RGB:u3|wData1_d2[3]                                                                                                                                      ; RAW2RGB:u3|rRed[3]                                                                                                                                           ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.790      ;
; 0.528 ; RAW2RGB:u3|oDval                                                                                                                                             ; RGB2GRAY:r2g|state[0]                                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; RAW2RGB:u3|wData1_d2[7]                                                                                                                                      ; RAW2RGB:u3|rRed[7]                                                                                                                                           ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.799      ;
; 0.537 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.803      ;
; 0.539 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.805      ;
; 0.542 ; RAW2RGB:u3|wData1_d1[4]                                                                                                                                      ; RAW2RGB:u3|wData1_d2[4]                                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.808      ;
; 0.544 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.810      ;
; 0.554 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.820      ;
; 0.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.820      ;
; 0.646 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[23]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a12~porta_datain_reg3    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.904      ;
; 0.648 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[22]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a10~porta_datain_reg3    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.906      ;
; 0.648 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[18]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a6~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.906      ;
; 0.649 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[15]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.907      ;
; 0.649 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[4]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_datain_reg2     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.907      ;
; 0.653 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[2]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a2~porta_datain_reg2     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.911      ;
; 0.653 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[17]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.911      ;
; 0.654 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[14]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a2~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.912      ;
; 0.656 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; RGB2GRAY:r2g|lumaBlue[8]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[8]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[19]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a8~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.915      ;
; 0.660 ; RGB2GRAY:r2g|lumaBlue[4]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[4]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; RGB2GRAY:r2g|lumaBlue[6]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[6]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[21]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a9~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.024      ; 0.919      ;
; 0.662 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; RAW2RGB:u3|wData0_d1[11]                                                                                                                                     ; RAW2RGB:u3|wData0_d2[11]                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.931      ;
; 0.665 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.932      ;
; 0.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.935      ;
; 0.671 ; RGB2GRAY:r2g|lumaBlue[7]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[7]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.935      ;
; 0.674 ; RAW2RGB:u3|wData1_d1[11]                                                                                                                                     ; RAW2RGB:u3|wData1_d2[11]                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.940      ;
; 0.676 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.942      ;
; 0.678 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.944      ;
; 0.685 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg8    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 0.994      ;
; 0.696 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.964      ;
; 0.701 ; RGB2GRAY:r2g|lumaGreen[11]                                                                                                                                   ; RGB2GRAY:r2g|accumRG[11]                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.969      ;
; 0.702 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg4    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 1.011      ;
; 0.705 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.971      ;
; 0.705 ; RAW2RGB:u3|rBlue[4]                                                                                                                                          ; RGB2GRAY:r2g|lumaBlue[1]                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.973      ;
; 0.706 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg9    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 1.015      ;
; 0.707 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[5]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg5    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 1.016      ;
; 0.708 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg6    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 1.017      ;
; 0.708 ; RGB2GRAY:r2g|lumaBlue[3]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[3]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.972      ;
; 0.709 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg3    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.075      ; 1.018      ;
; 0.711 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.979      ;
; 0.713 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg8    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.047      ; 0.994      ;
; 0.714 ; Arbitrator:arbiter|rRGB_R[6]                                                                                                                                 ; Arbitrator:arbiter|disp_R[6]                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.978      ;
; 0.715 ; Arbitrator:arbiter|rRGB_R[5]                                                                                                                                 ; Arbitrator:arbiter|disp_R[5]                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.979      ;
; 0.719 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.987      ;
; 0.723 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 0.996      ;
; 0.724 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.990      ;
; 0.725 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.991      ;
; 0.729 ; RGB2GRAY:r2g|lumaBlue[2]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[2]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.997      ;
; 0.730 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg4    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.047      ; 1.011      ;
; 0.733 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.997      ;
; 0.734 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg9    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.047      ; 1.015      ;
; 0.735 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[5]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg5    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.047      ; 1.016      ;
; 0.736 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg6    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.047      ; 1.017      ;
; 0.737 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg3    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.047      ; 1.018      ;
; 0.756 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 1.022      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                   ; To Node                                                                                                                                                     ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.391 ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                                             ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                                             ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                                            ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                        ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                             ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                   ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                                              ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                                   ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|ST[0]                                                                                                                                ; Sdram_Control_4Port:u7|ST[0]                                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|IN_REQ                                                                                                                               ; Sdram_Control_4Port:u7|IN_REQ                                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                             ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|mWR                                                                                                                                  ; Sdram_Control_4Port:u7|mWR                                                                                                                                  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Read                                                                                                                                 ; Sdram_Control_4Port:u7|Read                                                                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                                            ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                             ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                                           ; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                        ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|IN_REQ                                                                                                                               ; Sdram_Control_4Port:u8|IN_REQ                                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|mWR_DONE                                                                                                                             ; Sdram_Control_4Port:u8|mWR_DONE                                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|mWR                                                                                                                                  ; Sdram_Control_4Port:u8|mWR                                                                                                                                  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Read                                                                                                                                 ; Sdram_Control_4Port:u8|Read                                                                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|OUT_VALID                                                                                                                            ; Sdram_Control_4Port:u8|OUT_VALID                                                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|mRD_DONE                                                                                                                             ; Sdram_Control_4Port:u8|mRD_DONE                                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                                           ; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                                             ; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                                   ; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                                        ; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                                              ; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                                   ; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|ST[0]                                                                                                                                ; Sdram_Control_4Port:u8|ST[0]                                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                                             ; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                                            ; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                                        ; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                                             ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                                             ; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                                 ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|oe4                                                                                                                 ; Sdram_Control_4Port:u8|command:command1|oe4                                                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                               ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                                               ; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.514 ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[15]                                                                                                 ; Sdram_Control_4Port:u7|command:command1|SA[7]                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.780      ;
; 0.516 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.782      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                   ; To Node                                                                                                                                                                                ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.782      ;
; 0.518 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.784      ;
; 0.522 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.789      ;
; 0.527 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.795      ;
; 0.532 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.798      ;
; 0.537 ; touch_tcon:u10|y_cnt[9]                                                                                                                                     ; touch_tcon:u10|mvd                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.803      ;
; 0.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.807      ;
; 0.653 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.919      ;
; 0.659 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.925      ;
; 0.661 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.929      ;
; 0.666 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.932      ;
; 0.675 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.941      ;
; 0.688 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 0.976      ;
; 0.689 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 0.977      ;
; 0.692 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 0.980      ;
; 0.698 ; touch_tcon:u10|mhd                                                                                                                                          ; touch_tcon:u10|oHD                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.965      ;
; 0.699 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 0.962      ;
; 0.704 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 0.967      ;
; 0.705 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 0.969      ;
; 0.707 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.975      ;
; 0.709 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 0.973      ;
; 0.721 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.987      ;
; 0.726 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.992      ;
; 0.735 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 1.003      ;
; 0.737 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.003      ;
; 0.739 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.005      ;
; 0.739 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 1.003      ;
; 0.794 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 1.062      ;
; 0.795 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; touch_tcon:u10|x_cnt[8]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.063      ;
; 0.799 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.065      ;
; 0.803 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 1.069      ;
; 0.806 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; touch_tcon:u10|x_cnt[1]                                                                                                                                     ; touch_tcon:u10|x_cnt[1]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; touch_tcon:u10|y_cnt[7]                                                                                                                                     ; touch_tcon:u10|y_cnt[7]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; touch_tcon:u10|x_cnt[4]                                                                                                                                     ; touch_tcon:u10|x_cnt[4]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; touch_tcon:u10|y_cnt[4]                                                                                                                                     ; touch_tcon:u10|y_cnt[4]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.076      ;
; 0.837 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.103      ;
; 0.839 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 1.102      ;
; 0.839 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; touch_tcon:u10|y_cnt[8]                                                                                                                                     ; touch_tcon:u10|y_cnt[8]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.106      ;
; 0.840 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.106      ;
; 0.842 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; touch_tcon:u10|x_cnt[9]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; touch_tcon:u10|x_cnt[7]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; touch_tcon:u10|y_cnt[1]                                                                                                                                     ; touch_tcon:u10|mvd                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.113      ;
; 0.849 ; touch_tcon:u10|y_cnt[6]                                                                                                                                     ; touch_tcon:u10|y_cnt[6]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; touch_tcon:u10|y_cnt[5]                                                                                                                                     ; touch_tcon:u10|y_cnt[5]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.118      ;
; 0.854 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; touch_tcon:u10|x_cnt[0]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.120      ;
; 0.857 ; touch_tcon:u10|x_cnt[3]                                                                                                                                     ; touch_tcon:u10|x_cnt[3]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.123      ;
; 0.858 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; touch_tcon:u10|x_cnt[2]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.124      ;
; 0.860 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 1.125      ;
; 0.865 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 1.129      ;
; 0.928 ; touch_tcon:u10|y_cnt[9]                                                                                                                                     ; touch_tcon:u10|y_cnt[9]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.194      ;
; 0.933 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 1.197      ;
; 0.936 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.061      ; 1.231      ;
; 0.939 ; touch_tcon:u10|mden                                                                                                                                         ; touch_tcon:u10|oDEN                                                                                                                                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.007      ; 1.212      ;
; 0.943 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.050      ; 1.227      ;
; 0.944 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.056      ; 1.234      ;
; 0.945 ; touch_tcon:u10|x_cnt[10]                                                                                                                                    ; touch_tcon:u10|x_cnt[10]                                                                                                                                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.211      ;
; 0.949 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 1.213      ;
; 0.949 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.215      ;
; 0.951 ; touch_tcon:u10|y_cnt[0]                                                                                                                                     ; touch_tcon:u10|mvd                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.217      ;
; 0.954 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 1.242      ;
; 0.955 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.057      ; 1.246      ;
; 0.957 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.010      ; 1.233      ;
; 0.959 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.056      ; 1.249      ;
; 0.961 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 1.249      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'N/C'                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                      ; To Node     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; 2.476 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.005      ; 2.481      ;
; 2.496 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.005      ; 2.501      ;
; 2.496 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.005      ; 2.501      ;
; 2.509 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_11                                                                                                       ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.008     ; 2.501      ;
; 2.509 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_12                                                                                                       ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.008     ; 2.501      ;
; 2.518 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_7                                                                                                        ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.037     ; 2.481      ;
; 2.520 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_10                                                                                                       ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.029     ; 2.491      ;
; 2.526 ; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.025     ; 2.501      ;
; 2.526 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_1                                                                                                        ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.025     ; 2.501      ;
; 2.526 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_4                                                                                                        ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.045     ; 2.481      ;
; 2.530 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_8                                                                                                        ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.029     ; 2.501      ;
; 2.530 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.029     ; 2.501      ;
; 2.532 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_2                                                                                                        ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.051     ; 2.481      ;
; 2.536 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_3                                                                                                        ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.045     ; 2.491      ;
; 2.536 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_5                                                                                                        ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.045     ; 2.491      ;
; 2.536 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_6                                                                                                        ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.045     ; 2.491      ;
; 2.540 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_2                                                                                                        ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.039     ; 2.501      ;
; 2.550 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_3                                                                                                        ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.039     ; 2.511      ;
; 2.550 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_4                                                                                                        ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.039     ; 2.511      ;
; 2.550 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_5                                                                                                        ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.049     ; 2.501      ;
; 2.555 ; Sdram_Control_4Port:u8|command:command1|OE                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.064     ; 2.491      ;
; 2.555 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_1                                                                                                        ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.064     ; 2.491      ;
; 2.579 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_6                                                                                                        ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.068     ; 2.511      ;
; 2.579 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_7                                                                                                        ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.068     ; 2.511      ;
; 2.584 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_8                                                                                                        ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.093     ; 2.491      ;
; 2.597 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_11                                                                                                       ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.501      ;
; 2.600 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_12                                                                                                       ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.089     ; 2.511      ;
; 2.604 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.083     ; 2.521      ;
; 2.604 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_10                                                                                                       ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.083     ; 2.521      ;
; 2.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.089     ; 2.521      ;
; 2.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.089     ; 2.521      ;
; 2.610 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.089     ; 2.521      ;
; 4.286 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.088      ;
; 4.332 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.118      ;
; 4.339 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.125      ;
; 4.772 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.574      ;
; 4.773 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.575      ;
; 4.774 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.576      ;
; 4.788 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.590      ;
; 4.791 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.593      ;
; 4.803 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.605      ;
; 4.804 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.606      ;
; 4.804 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.606      ;
; 4.805 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.607      ;
; 4.807 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.593      ;
; 4.808 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.594      ;
; 4.812 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.598      ;
; 4.812 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.598      ;
; 4.813 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.599      ;
; 4.814 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.616      ;
; 4.818 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.604      ;
; 4.851 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.637      ;
; 4.862 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.648      ;
; 4.862 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.648      ;
; 4.867 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.653      ;
; 4.868 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.654      ;
; 4.871 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.657      ;
; 4.880 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.666      ;
; 5.045 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.797      ;
; 5.089 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.891      ;
; 5.102 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.214     ; 4.888      ;
; 5.111 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.913      ;
; 5.114 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.916      ;
; 5.117 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.252     ; 4.865      ;
; 5.130 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.932      ;
; 5.132 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.198     ; 4.934      ;
; 5.147 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.899      ;
; 5.169 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.921      ;
; 5.174 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.926      ;
; 5.179 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.255     ; 4.924      ;
; 5.208 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 4.976      ;
; 5.224 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.252     ; 4.972      ;
; 5.226 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.286     ; 4.940      ;
; 5.226 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 4.994      ;
; 5.227 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 4.979      ;
; 5.230 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 4.998      ;
; 5.250 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.255     ; 4.995      ;
; 5.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 4.999      ;
; 5.270 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 4.999      ;
; 5.273 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 5.025      ;
; 5.282 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.241     ; 5.041      ;
; 5.282 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 5.011      ;
; 5.295 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.279     ; 5.016      ;
; 5.300 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.286     ; 5.014      ;
; 5.308 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.279     ; 5.029      ;
; 5.323 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 5.091      ;
; 5.326 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.255     ; 5.071      ;
; 5.326 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 5.078      ;
; 5.331 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 5.083      ;
; 5.349 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.241     ; 5.108      ;
; 5.350 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.286     ; 5.064      ;
; 5.363 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 5.092      ;
; 5.377 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.241     ; 5.136      ;
; 5.391 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.255     ; 5.136      ;
; 5.392 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.255     ; 5.137      ;
; 5.400 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.255     ; 5.145      ;
; 5.403 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.232     ; 5.171      ;
; 5.406 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.248     ; 5.158      ;
; 5.409 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.252     ; 5.157      ;
; 5.414 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.271     ; 5.143      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CCD_PIXCLK'                                                                                                ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.261 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 3.233      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[2]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.907      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.907      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[3]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.907      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.907      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.062     ; 2.910      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[6]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.907      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.907      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[4]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.082     ; 2.890      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[8]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.907      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[9]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.904      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[10]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.904      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[11]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.904      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[11]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.904      ;
; -3.935 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[2]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.907      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|oDval          ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 2.896      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.066     ; 2.905      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.067     ; 2.904      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.906      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.067     ; 2.904      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.067     ; 2.904      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.900      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.900      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.900      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.900      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[4]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.900      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 2.898      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.063     ; 2.908      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.063     ; 2.908      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.067     ; 2.904      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.906      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.906      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[2]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.066     ; 2.905      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.063     ; 2.908      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.906      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.063     ; 2.908      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.066     ; 2.905      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[5]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 2.894      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 2.896      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[0]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[4]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.071     ; 2.900      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[1]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[3]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.067     ; 2.904      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.906      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[6]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 2.894      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[3]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[5]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 2.898      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 2.896      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[4]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.063     ; 2.908      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[7]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[2] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 2.894      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[6]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 2.898      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 2.896      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[5]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.063     ; 2.908      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[2]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 2.894      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[3]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.906      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.067     ; 2.904      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.906      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[8]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.066     ; 2.905      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[3] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 2.894      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.067     ; 2.904      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[7]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.067     ; 2.904      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 2.898      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 2.896      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[8]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.066     ; 2.905      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.073     ; 2.898      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.068     ; 2.903      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.065     ; 2.906      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.066     ; 2.905      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[9]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.069     ; 2.902      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[4] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.077     ; 2.894      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.075     ; 2.896      ;
; -3.934 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[7]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -1.063     ; 2.908      ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 1.341 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 2.020      ;
; 1.341 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 2.020      ;
; 1.630 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 1.732      ;
; 1.630 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 1.732      ;
; 1.630 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.631 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 1.732      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.724      ;
; 1.637 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 1.731      ;
; 1.871 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 1.491      ;
; 1.871 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 1.491      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.895 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.475      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.001      ; 1.449      ;
; 2.066 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.303      ;
; 2.066 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.303      ;
; 2.066 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.303      ;
; 2.066 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.303      ;
; 2.066 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.303      ;
; 2.073 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.296      ;
; 2.073 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.296      ;
; 2.073 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.296      ;
; 2.073 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.296      ;
; 2.073 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 1.296      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'iCLK_50'                                                                                                                               ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.882 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.949     ; 8.205      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 12.830 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -1.108     ; 6.098      ;
; 13.017 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 7.156      ;
; 13.047 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 7.126      ;
; 13.163 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 7.010      ;
; 13.313 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.860      ;
; 13.380 ; I2C_CCD_Config:u9|combo_cnt[18]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.793      ;
; 13.412 ; I2C_CCD_Config:u9|combo_cnt[19]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.761      ;
; 13.496 ; I2C_CCD_Config:u9|combo_cnt[20]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.677      ;
; 13.526 ; I2C_CCD_Config:u9|combo_cnt[16]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.647      ;
; 13.529 ; I2C_CCD_Config:u9|combo_cnt[6]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.642      ;
; 13.565 ; I2C_CCD_Config:u9|combo_cnt[7]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.606      ;
; 13.569 ; I2C_CCD_Config:u9|combo_cnt[23]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.604      ;
; 13.633 ; I2C_CCD_Config:u9|combo_cnt[9]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.538      ;
; 13.655 ; I2C_CCD_Config:u9|combo_cnt[2]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.516      ;
; 13.659 ; I2C_CCD_Config:u9|combo_cnt[17]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.514      ;
; 13.672 ; I2C_CCD_Config:u9|combo_cnt[22]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.501      ;
; 13.675 ; I2C_CCD_Config:u9|combo_cnt[4]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.496      ;
; 13.682 ; I2C_CCD_Config:u9|combo_cnt[3]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.489      ;
; 13.798 ; I2C_CCD_Config:u9|combo_cnt[0]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.373      ;
; 13.799 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 6.374      ;
; 13.812 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.359      ;
; 13.830 ; I2C_CCD_Config:u9|combo_cnt[11]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.341      ;
; 13.936 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.235      ;
; 13.940 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.231      ;
; 14.077 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.135      ; 6.094      ;
; 14.344 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.137      ; 5.829      ;
; 14.687 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.136      ; 5.485      ;
; 14.721 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.136      ; 5.451      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.965 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.049      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 14.995 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 5.019      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.111 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.903      ;
; 15.261 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.753      ;
; 15.261 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.753      ;
; 15.261 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.753      ;
; 15.261 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.753      ;
; 15.261 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.753      ;
; 15.261 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.753      ;
; 15.261 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.753      ;
; 15.261 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.022     ; 4.753      ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 13.268 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.766      ;
; 13.268 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.766      ;
; 13.268 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.766      ;
; 13.268 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.766      ;
; 13.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.741      ;
; 13.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.741      ;
; 13.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.741      ;
; 13.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.741      ;
; 13.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.741      ;
; 13.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.741      ;
; 13.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 1.741      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.309 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.007      ; 1.734      ;
; 13.311 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.005      ; 1.730      ;
; 13.311 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.005      ; 1.730      ;
; 13.738 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.298      ;
; 13.738 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.298      ;
; 13.738 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.298      ;
; 13.742 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.294      ;
; 13.742 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.294      ;
; 13.742 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.294      ;
; 13.742 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 1.294      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'iCLK_50'                                                                                                                                                    ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.649 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 1.083      ; 2.998      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 2.721 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 2.997      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.101 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.344      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.135 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.023     ; 3.378      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.478 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 3.722      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|iexposure_adj_delay[0]                ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.085     ; 2.918      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.085     ; 2.918      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.085     ; 2.918      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|iexposure_adj_delay[3]                ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.085     ; 2.918      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[0]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[1]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[2]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[3]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[4]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[5]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[6]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[7]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[8]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[9]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[10]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[11]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.084     ; 2.919      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[12]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[13]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[14]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[15]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[16]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[17]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[18]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[19]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[20]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[21]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[22]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[23]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|combo_cnt[24]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.086     ; 2.917      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.096     ; 2.907      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|senosr_exposure[2]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.096     ; 2.907      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|senosr_exposure[3]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.096     ; 2.907      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.096     ; 2.907      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|senosr_exposure[5]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.096     ; 2.907      ;
; 3.737 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|senosr_exposure[6]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; -1.096     ; 2.907      ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CCD_PIXCLK'                                                                                                                                                                                                                                   ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mSTART                                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.041      ; 2.982      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Pre_FVAL                                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.027      ; 2.968      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.027      ; 2.968      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[1]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[2]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[3]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[4]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[5]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[6]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[7]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[8]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[9]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[10]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[11]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[12]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[13]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[14]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[15]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 2.941      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[16]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[17]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[18]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[19]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[20]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[21]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[22]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[23]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[24]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[25]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[26]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[27]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[28]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[29]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[30]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 2.938      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_LVAL                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.036      ; 2.977      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.027      ; 2.968      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[0]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[1]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[2]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[3]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[4]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[5]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[6]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[7]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[8]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[9]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[10]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[11]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[12]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[13]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[14]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.019      ; 2.960      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[0]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[1]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[2]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[3]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[4]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[5]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[6]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[7]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[8]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[9]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[10]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[11]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[12]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[13]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[14]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.028     ; 2.913      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[3]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[2]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[4]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.036      ; 2.977      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[5]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[11]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[10]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[1]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[0]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[7]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[6]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[8]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.675 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[9]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.025      ; 2.966      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 2.957      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 2.957      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 2.957      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 2.957      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.035      ; 2.990      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.035      ; 2.990      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 2.983      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.026      ; 2.981      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 2.983      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 2.983      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 2.983      ;
; 2.689 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 2.983      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 4.363 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.296      ;
; 4.363 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.296      ;
; 4.363 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.296      ;
; 4.363 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.296      ;
; 4.363 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.296      ;
; 4.370 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.303      ;
; 4.370 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.303      ;
; 4.370 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.303      ;
; 4.370 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.303      ;
; 4.370 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 1.303      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.515 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.449      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.541 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.001      ; 1.475      ;
; 4.565 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 1.491      ;
; 4.565 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 1.491      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.724      ;
; 4.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 1.731      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 1.732      ;
; 4.806 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 1.732      ;
; 4.806 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 1.732      ;
; 4.806 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 1.732      ;
; 5.095 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 2.020      ;
; 5.095 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 2.020      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 16.028 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.294      ;
; 16.028 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.294      ;
; 16.028 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.294      ;
; 16.028 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.294      ;
; 16.032 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.298      ;
; 16.032 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.298      ;
; 16.032 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 1.298      ;
; 16.459 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.005      ; 1.730      ;
; 16.459 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.005      ; 1.730      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.461 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.007      ; 1.734      ;
; 16.477 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.741      ;
; 16.477 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.741      ;
; 16.477 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.741      ;
; 16.477 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.741      ;
; 16.477 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.741      ;
; 16.477 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.741      ;
; 16.477 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.741      ;
; 16.502 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.766      ;
; 16.502 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.766      ;
; 16.502 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.766      ;
; 16.502 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 1.766      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk1'                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK|datain                          ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK|datain                          ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|outclk   ;
; 3.889 ; 6.666        ; 2.777          ; Port Rate        ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'oDRAM0_CLK'                                             ;
+-------+--------------+----------------+-----------+------------+------------+------------+
; Slack ; Actual Width ; Required Width ; Type      ; Clock      ; Clock Edge ; Target     ;
+-------+--------------+----------------+-----------+------------+------------+------------+
; 3.889 ; 6.666        ; 2.777          ; Port Rate ; oDRAM0_CLK ; Rise       ; oDRAM0_CLK ;
+-------+--------------+----------------+-----------+------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CCD_PIXCLK'                                                                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                  ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[12]    ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50_2'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_2 ; Rise       ; iCLK_50_2                        ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50_3'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; iCLK_50_3|combout                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; iCLK_50_3|combout                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_3 ; Rise       ; iCLK_50_3                        ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CCD_MCLK'                                                  ;
+--------+--------------+----------------+-----------+----------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock    ; Clock Edge ; Target         ;
+--------+--------------+----------------+-----------+----------+------------+----------------+
; 37.223 ; 40.000       ; 2.777          ; Port Rate ; CCD_MCLK ; Rise       ; GPIO_CLKOUT_N1 ;
+--------+--------------+----------------+-----------+----------+------------+----------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; -1.369 ; -1.369 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; -1.435 ; -1.435 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; -1.435 ; -1.435 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; -1.445 ; -1.445 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; -1.438 ; -1.438 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; -1.445 ; -1.445 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; -1.438 ; -1.438 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; -1.380 ; -1.380 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; -1.389 ; -1.389 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; -1.380 ; -1.380 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; -1.389 ; -1.389 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; -1.369 ; -1.369 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; -1.414 ; -1.414 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; -1.426 ; -1.426 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; -1.446 ; -1.446 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; 2.906  ; 2.906  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; 2.906  ; 2.906  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; 2.640  ; 2.640  ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; 5.518  ; 5.518  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; 5.452  ; 5.452  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[2]      ; CCD_PIXCLK ; 5.518  ; 5.518  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[3]      ; CCD_PIXCLK ; 5.374  ; 5.374  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; 4.875  ; 4.875  ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; 4.875  ; 4.875  ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; 7.431  ; 7.431  ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; 7.431  ; 7.431  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; 1.330  ; 1.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; 1.286  ; 1.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; 1.276  ; 1.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; 1.267  ; 1.267  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; 1.267  ; 1.267  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; 1.222  ; 1.222  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; 1.262  ; 1.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; 1.262  ; 1.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; 1.229  ; 1.229  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; 1.246  ; 1.246  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; 1.256  ; 1.256  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; 1.256  ; 1.256  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; 1.254  ; 1.254  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; 1.268  ; 1.268  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; 1.317  ; 1.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; 1.310  ; 1.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; 1.330  ; 1.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; 7.336  ; 7.336  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; 7.336  ; 7.336  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; 1.610  ; 1.610  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; 1.599  ; 1.599  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; 1.599  ; 1.599  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; 1.609  ; 1.609  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; 1.602  ; 1.602  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; 1.609  ; 1.609  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; 1.602  ; 1.602  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; 1.544  ; 1.544  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; 1.553  ; 1.553  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; 1.544  ; 1.544  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; 1.553  ; 1.553  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; 1.533  ; 1.533  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; 1.578  ; 1.578  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; 1.590  ; 1.590  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; 1.610  ; 1.610  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; -2.410 ; -2.410 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; -2.676 ; -2.676 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; -2.410 ; -2.410 ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; -5.144 ; -5.144 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; -5.222 ; -5.222 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[2]      ; CCD_PIXCLK ; -5.288 ; -5.288 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[3]      ; CCD_PIXCLK ; -5.144 ; -5.144 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; -3.094 ; -3.094 ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; -3.094 ; -3.094 ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; -4.864 ; -4.864 ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; -4.864 ; -4.864 ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; -1.058 ; -1.058 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; -1.122 ; -1.122 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; -1.132 ; -1.132 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; -1.132 ; -1.132 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; -1.112 ; -1.112 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; -1.103 ; -1.103 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; -1.103 ; -1.103 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; -1.058 ; -1.058 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; -1.098 ; -1.098 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; -1.098 ; -1.098 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; -1.065 ; -1.065 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; -1.082 ; -1.082 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; -1.092 ; -1.092 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; -1.092 ; -1.092 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; -1.090 ; -1.090 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; -1.106 ; -1.106 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; -1.096 ; -1.096 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; -1.106 ; -1.106 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; -1.106 ; -1.106 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; -1.104 ; -1.104 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; -1.132 ; -1.132 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; -1.132 ; -1.132 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; -1.153 ; -1.153 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; -1.146 ; -1.146 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; -1.166 ; -1.166 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; -6.763 ; -6.763 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; -6.763 ; -6.763 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 10.645 ; 10.645 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 9.965  ; 9.965  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 10.291 ; 10.291 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 10.405 ; 10.405 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 9.937  ; 9.937  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 10.180 ; 10.180 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 10.151 ; 10.151 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 10.645 ; 10.645 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 12.251 ; 12.251 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 12.251 ; 12.251 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 11.540 ; 11.540 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 11.780 ; 11.780 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 11.795 ; 11.795 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 11.992 ; 11.992 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 12.248 ; 12.248 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 12.006 ; 12.006 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 12.899 ; 12.899 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 9.106  ; 9.106  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 9.556  ; 9.556  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 9.283  ; 9.283  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 9.137  ; 9.137  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 12.899 ; 12.899 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 11.675 ; 11.675 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 12.392 ; 12.392 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 8.819  ; 8.819  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 7.898  ; 7.898  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 8.164  ; 8.164  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 8.523  ; 8.523  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 8.208  ; 8.208  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 8.819  ; 8.819  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 8.479  ; 8.479  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 8.501  ; 8.501  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 8.195  ; 8.195  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 7.878  ; 7.878  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 7.883  ; 7.883  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 8.022  ; 8.022  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 8.152  ; 8.152  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 8.158  ; 8.158  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 8.195  ; 8.195  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 8.178  ; 8.178  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 8.810  ; 8.810  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 8.369  ; 8.369  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 8.216  ; 8.216  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 8.173  ; 8.173  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 8.494  ; 8.494  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 8.380  ; 8.380  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 8.505  ; 8.505  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 8.810  ; 8.810  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 9.742  ; 9.742  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 9.450  ; 9.450  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 9.148  ; 9.148  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 9.742  ; 9.742  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 9.720  ; 9.720  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 9.493  ; 9.493  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 9.486  ; 9.486  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 9.485  ; 9.485  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 9.130  ; 9.130  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 8.777  ; 8.777  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 8.510  ; 8.510  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 8.496  ; 8.496  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 8.820  ; 8.820  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 8.805  ; 8.805  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 9.130  ; 9.130  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 8.821  ; 8.821  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 10.550 ; 10.550 ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 6.721  ; 6.721  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 6.679  ; 6.679  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 6.624  ; 6.624  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 6.688  ; 6.688  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 6.656  ; 6.656  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 6.687  ; 6.687  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 6.654  ; 6.654  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 7.021  ; 7.021  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 10.550 ; 10.550 ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 10.267 ; 10.267 ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 10.267 ; 10.267 ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 11.204 ; 11.204 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 11.125 ; 11.125 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 11.204 ; 11.204 ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 6.818  ; 6.818  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 5.602  ; 5.602  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 5.471  ; 5.471  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 5.466  ; 5.466  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 5.568  ; 5.568  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 5.456  ; 5.456  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 5.545  ; 5.545  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 5.282  ; 5.282  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 5.450  ; 5.450  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 5.409  ; 5.409  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 5.518  ; 5.518  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 5.437  ; 5.437  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 5.437  ; 5.437  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 5.510  ; 5.510  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 5.350  ; 5.350  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 5.511  ; 5.511  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 5.433  ; 5.433  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 5.602  ; 5.602  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 5.556  ; 5.556  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 5.575  ; 5.575  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 5.250  ; 5.250  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 5.400  ; 5.400  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 5.391  ; 5.391  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 5.326  ; 5.326  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 5.326  ; 5.326  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 5.392  ; 5.392  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 5.504  ; 5.504  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 5.349  ; 5.349  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 5.282  ; 5.282  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 5.469  ; 5.469  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 5.467  ; 5.467  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 5.534  ; 5.534  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 5.473  ; 5.473  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 5.565  ; 5.565  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 5.202  ; 5.202  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 4.196  ; 4.196  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 4.303  ; 4.303  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 4.602  ; 4.602  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 4.622  ; 4.622  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 5.202  ; 5.202  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 4.322  ; 4.322  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 4.599  ; 4.599  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 4.617  ; 4.617  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 4.626  ; 4.626  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 4.666  ; 4.666  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 4.588  ; 4.588  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 4.952  ; 4.952  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 4.582  ; 4.582  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 4.582  ; 4.582  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 4.353  ; 4.353  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 4.276  ; 4.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 4.621  ; 4.621  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 4.756  ; 4.756  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 4.594  ; 4.594  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 5.244  ; 5.244  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 4.292  ; 4.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 4.630  ; 4.630  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 4.334  ; 4.334  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 4.318  ; 4.318  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 4.036  ; 4.036  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 4.022  ; 4.022  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 4.076  ; 4.076  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 4.309  ; 4.309  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 4.317  ; 4.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 4.337  ; 4.337  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 4.630  ; 4.630  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 4.603  ; 4.603  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 4.334  ; 4.334  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 4.333  ; 4.333  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 4.294  ; 4.294  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 3.866  ; 3.866  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 4.294  ; 4.294  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 5.217  ; 5.217  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 5.134  ; 5.134  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 5.599  ; 5.599  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 5.170  ; 5.170  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 4.311  ; 4.311  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 5.149  ; 5.149  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; 1.169  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; 1.169  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; 1.176  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; 1.176  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 7.876  ; 7.876  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 6.859  ; 6.859  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 7.299  ; 7.299  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 7.279  ; 7.279  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 6.300  ; 6.300  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 2.630  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 6.405  ; 6.405  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 6.098  ; 6.098  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 5.132  ; 5.132  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 6.936  ; 6.936  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 6.969  ; 6.969  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 6.676  ; 6.676  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 7.024  ; 7.024  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 5.896  ; 5.896  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 6.667  ; 6.667  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 6.800  ; 6.800  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 6.379  ; 6.379  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 7.876  ; 7.876  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 7.511  ; 7.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 6.971  ; 6.971  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 6.623  ; 6.623  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 6.478  ; 6.478  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 6.684  ; 6.684  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 5.914  ; 5.914  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 6.398  ; 6.398  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 5.696  ; 5.696  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 5.653  ; 5.653  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 6.750  ; 6.750  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 6.429  ; 6.429  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 8.556  ; 8.556  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 8.556  ; 8.556  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 8.917  ; 8.917  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 9.032  ; 9.032  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 8.562  ; 8.562  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 8.835  ; 8.835  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 8.809  ; 8.809  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 9.270  ; 9.270  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 9.910  ; 9.910  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 10.626 ; 10.626 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 9.910  ; 9.910  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 10.165 ; 10.165 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 10.154 ; 10.154 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 10.369 ; 10.369 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 10.614 ; 10.614 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 10.361 ; 10.361 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 8.874  ; 8.874  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 8.874  ; 8.874  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 9.325  ; 9.325  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 9.083  ; 9.083  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 8.904  ; 8.904  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 12.667 ; 12.667 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 11.446 ; 11.446 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 12.160 ; 12.160 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 7.382  ; 7.382  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 7.382  ; 7.382  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 7.652  ; 7.652  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 8.013  ; 8.013  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 7.692  ; 7.692  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 8.307  ; 8.307  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 7.988  ; 7.988  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 7.991  ; 7.991  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 7.464  ; 7.464  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 7.464  ; 7.464  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 7.471  ; 7.471  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 7.607  ; 7.607  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 7.741  ; 7.741  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 7.739  ; 7.739  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 7.782  ; 7.782  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 7.762  ; 7.762  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 7.844  ; 7.844  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 8.015  ; 8.015  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 7.858  ; 7.858  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 7.844  ; 7.844  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 8.137  ; 8.137  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 8.022  ; 8.022  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 8.147  ; 8.147  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 8.452  ; 8.452  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 8.646  ; 8.646  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 8.977  ; 8.977  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 8.646  ; 8.646  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 9.243  ; 9.243  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 9.224  ; 9.224  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 8.994  ; 8.994  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 8.988  ; 8.988  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 8.987  ; 8.987  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 8.039  ; 8.039  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 8.313  ; 8.313  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 8.044  ; 8.044  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 8.039  ; 8.039  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 8.356  ; 8.356  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 8.340  ; 8.340  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 8.673  ; 8.673  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 8.359  ; 8.359  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 6.624  ; 6.624  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 6.721  ; 6.721  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 6.679  ; 6.679  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 6.624  ; 6.624  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 6.688  ; 6.688  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 6.656  ; 6.656  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 6.687  ; 6.687  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 6.654  ; 6.654  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 7.021  ; 7.021  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 10.550 ; 10.550 ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 10.267 ; 10.267 ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 10.267 ; 10.267 ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 11.125 ; 11.125 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 11.125 ; 11.125 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 11.204 ; 11.204 ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 6.818  ; 6.818  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 2.476  ; 2.476  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 2.526  ; 2.526  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 2.526  ; 2.526  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 2.540  ; 2.540  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 2.550  ; 2.550  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 2.550  ; 2.550  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 2.550  ; 2.550  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 2.579  ; 2.579  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 2.579  ; 2.579  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 2.584  ; 2.584  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 2.604  ; 2.604  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 2.604  ; 2.604  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 2.597  ; 2.597  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 2.600  ; 2.600  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 2.610  ; 2.610  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 2.610  ; 2.610  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 2.610  ; 2.610  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 2.555  ; 2.555  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 2.555  ; 2.555  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 2.532  ; 2.532  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 2.536  ; 2.536  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 2.526  ; 2.526  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 2.536  ; 2.536  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 2.536  ; 2.536  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 2.518  ; 2.518  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 2.530  ; 2.530  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 2.530  ; 2.530  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 2.520  ; 2.520  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 2.509  ; 2.509  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 2.509  ; 2.509  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 2.476  ; 2.476  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 2.496  ; 2.496  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 2.496  ; 2.496  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 4.196  ; 4.196  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 4.196  ; 4.196  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 4.303  ; 4.303  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 4.602  ; 4.602  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 4.622  ; 4.622  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 5.202  ; 5.202  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 4.322  ; 4.322  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 4.599  ; 4.599  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 4.617  ; 4.617  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 4.626  ; 4.626  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 4.666  ; 4.666  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 4.588  ; 4.588  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 4.952  ; 4.952  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 4.353  ; 4.353  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 4.582  ; 4.582  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 4.353  ; 4.353  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 4.276  ; 4.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 4.621  ; 4.621  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 4.756  ; 4.756  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 4.594  ; 4.594  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 5.244  ; 5.244  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 4.292  ; 4.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 4.022  ; 4.022  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 4.334  ; 4.334  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 4.318  ; 4.318  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 4.036  ; 4.036  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 4.022  ; 4.022  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 4.076  ; 4.076  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 4.309  ; 4.309  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 4.317  ; 4.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 4.337  ; 4.337  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 4.630  ; 4.630  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 4.603  ; 4.603  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 4.334  ; 4.334  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 4.333  ; 4.333  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 3.866  ; 3.866  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 3.866  ; 3.866  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 4.294  ; 4.294  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 5.217  ; 5.217  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 5.134  ; 5.134  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 5.599  ; 5.599  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 5.170  ; 5.170  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 4.311  ; 4.311  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 5.149  ; 5.149  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; 1.169  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; 1.169  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; 1.176  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; 1.176  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 5.132  ; 2.630  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 6.859  ; 6.859  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 7.299  ; 7.299  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 7.279  ; 7.279  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 6.300  ; 6.300  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 2.630  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 6.405  ; 6.405  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 6.098  ; 6.098  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 5.132  ; 5.132  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 6.936  ; 6.936  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 6.969  ; 6.969  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 6.676  ; 6.676  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 7.024  ; 7.024  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 5.896  ; 5.896  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 6.667  ; 6.667  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 6.800  ; 6.800  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 6.379  ; 6.379  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 7.876  ; 7.876  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 7.511  ; 7.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 6.971  ; 6.971  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 6.623  ; 6.623  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 6.478  ; 6.478  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 6.684  ; 6.684  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 5.914  ; 5.914  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 6.398  ; 6.398  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 5.696  ; 5.696  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 5.653  ; 5.653  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 6.750  ; 6.750  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 6.429  ; 6.429  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iKEY[0]    ; GPIO_0[29]  ; 8.567  ;    ;    ; 8.567  ;
; iSW[0]     ; oLEDR[0]    ; 10.464 ;    ;    ; 10.464 ;
; iSW[1]     ; oLEDR[1]    ; 10.946 ;    ;    ; 10.946 ;
; iSW[2]     ; oLEDR[2]    ; 11.525 ;    ;    ; 11.525 ;
; iSW[3]     ; oLEDR[3]    ; 10.829 ;    ;    ; 10.829 ;
; iSW[4]     ; oLEDR[4]    ; 10.244 ;    ;    ; 10.244 ;
; iSW[5]     ; oLEDR[5]    ; 10.152 ;    ;    ; 10.152 ;
; iSW[6]     ; oLEDR[6]    ; 10.327 ;    ;    ; 10.327 ;
; iSW[7]     ; oLEDR[7]    ; 10.193 ;    ;    ; 10.193 ;
; iSW[8]     ; oLEDR[8]    ; 10.166 ;    ;    ; 10.166 ;
; iSW[9]     ; oLEDR[9]    ; 9.882  ;    ;    ; 9.882  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.483  ;    ;    ; 9.483  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]    ; oLEDR[15]   ; 9.958  ;    ;    ; 9.958  ;
; iSW[16]    ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]    ; oLEDR[17]   ; 10.771 ;    ;    ; 10.771 ;
; iUART_RXD  ; oUART_TXD   ; 8.893  ;    ;    ; 8.893  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iKEY[0]    ; GPIO_0[29]  ; 8.567  ;    ;    ; 8.567  ;
; iSW[0]     ; oLEDR[0]    ; 10.464 ;    ;    ; 10.464 ;
; iSW[1]     ; oLEDR[1]    ; 10.946 ;    ;    ; 10.946 ;
; iSW[2]     ; oLEDR[2]    ; 11.525 ;    ;    ; 11.525 ;
; iSW[3]     ; oLEDR[3]    ; 10.829 ;    ;    ; 10.829 ;
; iSW[4]     ; oLEDR[4]    ; 10.244 ;    ;    ; 10.244 ;
; iSW[5]     ; oLEDR[5]    ; 10.152 ;    ;    ; 10.152 ;
; iSW[6]     ; oLEDR[6]    ; 10.327 ;    ;    ; 10.327 ;
; iSW[7]     ; oLEDR[7]    ; 10.193 ;    ;    ; 10.193 ;
; iSW[8]     ; oLEDR[8]    ; 10.166 ;    ;    ; 10.166 ;
; iSW[9]     ; oLEDR[9]    ; 9.882  ;    ;    ; 9.882  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.483  ;    ;    ; 9.483  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]    ; oLEDR[15]   ; 9.958  ;    ;    ; 9.958  ;
; iSW[16]    ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]    ; oLEDR[17]   ; 10.771 ;    ;    ; 10.771 ;
; iUART_RXD  ; oUART_TXD   ; 8.893  ;    ;    ; 8.893  ;
+------------+-------------+--------+----+----+--------+


+---------------------------------------------------------------------+
; Fast Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; N/C                                        ; -1.862 ; -57.179       ;
; CCD_PIXCLK                                 ; -1.452 ; -98.369       ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.142  ; 0.000         ;
; iCLK_50                                    ; 16.983 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 26.976 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; iCLK_50                                    ; 0.106 ; 0.000         ;
; CCD_PIXCLK                                 ; 0.215 ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.215 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 0.215 ; 0.000         ;
; N/C                                        ; 1.240 ; 0.000         ;
+--------------------------------------------+-------+---------------+


+---------------------------------------------------------------------+
; Fast Model Recovery Summary                                         ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; CCD_PIXCLK                                 ; -2.249 ; -620.405      ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 2.300  ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 14.081 ; 0.000         ;
; iCLK_50                                    ; 15.411 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Removal Summary                                          ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; iCLK_50                                    ; 1.318  ; 0.000         ;
; CCD_PIXCLK                                 ; 1.626  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.913  ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 15.580 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.953  ; 0.000         ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; 3.333  ; 0.000         ;
; oDRAM0_CLK                                 ; 3.889  ; 0.000         ;
; CCD_PIXCLK                                 ; 5.953  ; 0.000         ;
; iCLK_50                                    ; 9.000  ; 0.000         ;
; iCLK_50_2                                  ; 10.000 ; 0.000         ;
; iCLK_50_3                                  ; 10.000 ; 0.000         ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; 12.873 ; 0.000         ;
; CCD_MCLK                                   ; 37.223 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'N/C'                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; -1.862 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.191     ; 2.671      ;
; -1.845 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.684      ;
; -1.841 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.663      ;
; -1.840 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.655      ;
; -1.839 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.661      ;
; -1.838 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.653      ;
; -1.834 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.670      ;
; -1.828 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.664      ;
; -1.827 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.677      ;
; -1.824 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.639      ;
; -1.822 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.658      ;
; -1.817 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.656      ;
; -1.805 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.627      ;
; -1.803 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.191     ; 2.612      ;
; -1.803 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.653      ;
; -1.803 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.653      ;
; -1.802 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.624      ;
; -1.800 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.191     ; 2.609      ;
; -1.794 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.644      ;
; -1.793 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.632      ;
; -1.793 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.191     ; 2.602      ;
; -1.792 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.614      ;
; -1.791 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.630      ;
; -1.790 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.605      ;
; -1.789 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.604      ;
; -1.788 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.647      ;
; -1.784 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.623      ;
; -1.764 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.586      ;
; -1.763 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.602      ;
; -1.763 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.602      ;
; -1.761 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.191     ; 2.570      ;
; -1.757 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.600      ;
; -1.757 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.616      ;
; -1.756 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.571      ;
; -1.753 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.612      ;
; -1.753 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.603      ;
; -1.750 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.586      ;
; -1.747 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.583      ;
; -1.742 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.185     ; 2.557      ;
; -1.741 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.577      ;
; -1.738 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.581      ;
; -1.732 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.568      ;
; -1.732 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.582      ;
; -1.730 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.552      ;
; -1.729 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.191     ; 2.538      ;
; -1.725 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.568      ;
; -1.724 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.546      ;
; -1.723 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.582      ;
; -1.715 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.150     ; 2.565      ;
; -1.712 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.191     ; 2.521      ;
; -1.708 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.567      ;
; -1.701 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.178     ; 2.523      ;
; -1.698 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.537      ;
; -1.698 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.541      ;
; -1.690 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.533      ;
; -1.680 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.516      ;
; -1.674 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.164     ; 2.510      ;
; -1.660 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.519      ;
; -1.660 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.503      ;
; -1.655 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.498      ;
; -1.645 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.141     ; 2.504      ;
; -1.640 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.483      ;
; -1.627 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.161     ; 2.466      ;
; -1.608 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.512      ;
; -1.606 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.510      ;
; -1.604 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.157     ; 2.447      ;
; -1.594 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.482      ;
; -1.594 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.498      ;
; -1.593 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.497      ;
; -1.589 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.493      ;
; -1.501 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.389      ;
; -1.501 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.389      ;
; -1.500 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.388      ;
; -1.499 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.387      ;
; -1.498 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.386      ;
; -1.491 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.379      ;
; -1.491 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.379      ;
; -1.478 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.366      ;
; -1.477 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.365      ;
; -1.477 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.365      ;
; -1.476 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.364      ;
; -1.464 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.368      ;
; -1.462 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.366      ;
; -1.457 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.345      ;
; -1.457 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.345      ;
; -1.452 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.356      ;
; -1.442 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.346      ;
; -1.441 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.345      ;
; -1.440 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.344      ;
; -1.440 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.344      ;
; -1.435 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.339      ;
; -1.431 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.335      ;
; -1.420 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.324      ;
; -1.244 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.132      ;
; -1.242 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.112     ; 2.130      ;
; -1.202 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; -0.096     ; 2.106      ;
; -0.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; 0.013      ; 1.382      ;
; -0.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; 0.013      ; 1.382      ;
; -0.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; 0.013      ; 1.382      ;
; -0.363 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 1.000        ; 0.019      ; 1.382      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CCD_PIXCLK'                                                                                                            ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.452 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 1.134      ;
; -1.383 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[0]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.077      ;
; -1.383 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[1]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.077      ;
; -1.383 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[3]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.077      ;
; -1.383 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[7]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.077      ;
; -1.358 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.359     ; 1.032      ;
; -1.358 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.359     ; 1.032      ;
; -1.358 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.359     ; 1.032      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.356 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.354     ; 1.035      ;
; -1.341 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[5]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.340     ; 1.034      ;
; -1.341 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[6]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.340     ; 1.034      ;
; -1.307 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[2]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.999      ;
; -1.307 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[8]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.999      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_B[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_R[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.274 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|disp_G[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.357     ; 0.950      ;
; -1.242 ; Reset_Delay:u1|oRST_1     ; RGB2GRAY:r2g|accumBlue[4]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.927      ;
; -1.202 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rSelect[2]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.896      ;
; -1.202 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_valid  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.896      ;
; -1.201 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rSelect[0]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.895      ;
; -1.201 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray_valid ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.895      ;
; -1.201 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.895      ;
; -1.201 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.895      ;
; -1.198 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.892      ;
; -1.198 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.892      ;
; -1.197 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.891      ;
; -1.196 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 0.890      ;
; -1.182 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 0.872      ;
; -1.180 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 0.870      ;
; -1.180 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 0.870      ;
; -1.149 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.340     ; 0.842      ;
; -1.148 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[5]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.340     ; 0.841      ;
; -1.148 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[0]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.340     ; 0.841      ;
; -1.115 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.807      ;
; -1.071 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[2]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.763      ;
; -1.071 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.763      ;
; -1.070 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[3]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.762      ;
; -1.070 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[1]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.762      ;
; -1.069 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rSelect[1]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.761      ;
; -1.069 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[7]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 0.761      ;
; -1.066 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.344     ; 0.755      ;
; -1.065 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.344     ; 0.754      ;
; -1.065 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.344     ; 0.754      ;
; -1.064 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[4]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.344     ; 0.753      ;
; -1.064 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.344     ; 0.753      ;
; -1.064 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.344     ; 0.753      ;
; -0.978 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.663      ;
; -0.978 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.663      ;
; -0.977 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rGray[6]    ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.662      ;
; -0.976 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.661      ;
; -0.974 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.659      ;
; -0.974 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.659      ;
; -0.974 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[11]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.659      ;
; -0.972 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.348     ; 0.657      ;
; -0.967 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 0.649      ;
; -0.965 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_B[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 0.647      ;
; -0.965 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_G[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 0.647      ;
; -0.965 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 0.647      ;
; -0.965 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 0.647      ;
; -0.964 ; Reset_Delay:u1|oRST_1     ; Arbitrator:arbiter|rRGB_R[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.351     ; 0.646      ;
; 5.859  ; GPIO_1[10]                ; rCCD_DATA[1]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.605      ; 0.711      ;
; 5.871  ; GPIO_1[8]                 ; rCCD_DATA[3]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.597      ; 0.691      ;
; 5.871  ; GPIO_1[6]                 ; rCCD_DATA[5]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.597      ; 0.691      ;
; 5.879  ; GPIO_1[9]                 ; rCCD_DATA[2]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.605      ; 0.691      ;
; 5.879  ; GPIO_1[7]                 ; rCCD_DATA[4]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.605      ; 0.691      ;
; 5.906  ; GPIO_1[11]                ; rCCD_DATA[0]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.612      ; 0.671      ;
; 5.916  ; GPIO_1[17]                ; rCCD_LVAL                      ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.642      ; 0.691      ;
; 5.923  ; GPIO_1[0]                 ; rCCD_DATA[11]                  ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.659      ; 0.701      ;
; 5.923  ; GPIO_1[1]                 ; rCCD_DATA[10]                  ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.659      ; 0.701      ;
; 5.928  ; GPIO_1[5]                 ; rCCD_DATA[6]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.634      ; 0.671      ;
; 5.928  ; GPIO_1[3]                 ; rCCD_DATA[8]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.634      ; 0.671      ;
; 5.933  ; GPIO_1[4]                 ; rCCD_DATA[7]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.659      ; 0.691      ;
; 5.933  ; GPIO_1[2]                 ; rCCD_DATA[9]                   ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.659      ; 0.691      ;
; 5.936  ; GPIO_1[18]                ; rCCD_FVAL                      ; n/a          ; CCD_PIXCLK  ; 5.000        ; 1.642      ; 0.671      ;
; 12.034 ; CCD_Capture:u2|Y_Cont[12] ; RAW2RGB:u3|rRed[5]             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.049      ; 4.714      ;
; 12.042 ; CCD_Capture:u2|Y_Cont[12] ; RAW2RGB:u3|rRed[3]             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.049      ; 4.706      ;
; 12.067 ; CCD_Capture:u2|Y_Cont[14] ; RAW2RGB:u3|rRed[5]             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.049      ; 4.681      ;
; 12.075 ; CCD_Capture:u2|Y_Cont[14] ; RAW2RGB:u3|rRed[3]             ; CCD_PIXCLK   ; CCD_PIXCLK  ; 16.667       ; 0.049      ; 4.673      ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                             ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.142 ; DRAM_DQ[30]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[14] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.112     ; 0.711      ;
; 0.155 ; DRAM_DQ[28]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[12] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.099     ; 0.711      ;
; 0.162 ; DRAM_DQ[29]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[13] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.112     ; 0.691      ;
; 0.174 ; DRAM_DQ[4]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[4]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.070     ; 0.721      ;
; 0.174 ; DRAM_DQ[3]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[3]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.070     ; 0.721      ;
; 0.174 ; DRAM_DQ[24]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[8]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.080     ; 0.711      ;
; 0.174 ; DRAM_DQ[25]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[9]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.080     ; 0.711      ;
; 0.184 ; DRAM_DQ[2]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[2]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.070     ; 0.711      ;
; 0.194 ; DRAM_DQ[5]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[5]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.060     ; 0.711      ;
; 0.200 ; DRAM_DQ[22]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[6]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.064     ; 0.701      ;
; 0.200 ; DRAM_DQ[21]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[5]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.064     ; 0.701      ;
; 0.200 ; DRAM_DQ[19]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[3]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.064     ; 0.701      ;
; 0.202 ; DRAM_DQ[7]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[7]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.042     ; 0.721      ;
; 0.202 ; DRAM_DQ[6]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[6]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.042     ; 0.721      ;
; 0.203 ; DRAM_DQ[23]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[7]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.071     ; 0.691      ;
; 0.205 ; DRAM_DQ[10]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[10] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.029     ; 0.731      ;
; 0.205 ; DRAM_DQ[9]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[9]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.029     ; 0.731      ;
; 0.210 ; DRAM_DQ[20]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[4]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.064     ; 0.691      ;
; 0.211 ; DRAM_DQ[14]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[14] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.023     ; 0.731      ;
; 0.211 ; DRAM_DQ[13]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[13] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.023     ; 0.731      ;
; 0.217 ; DRAM_DQ[18]                                                                                                                   ; Sdram_Control_4Port:u8|mDATAOUT[2]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.057     ; 0.691      ;
; 0.221 ; DRAM_DQ[12]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[12] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.023     ; 0.721      ;
; 0.238 ; DRAM_DQ[11]                                                                                                                   ; Sdram_Control_4Port:u7|mDATAOUT[11] ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.016     ; 0.711      ;
; 0.245 ; DRAM_DQ[8]                                                                                                                    ; Sdram_Control_4Port:u7|mDATAOUT[8]  ; n/a                                        ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 1.000        ; -0.019     ; 0.701      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.036 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.629      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.133 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.532      ;
; 4.137 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u8|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.009     ; 2.552      ;
; 4.137 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u8|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.009     ; 2.552      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.151 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.514      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.162 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[21]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.503      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[8]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[9]     ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[10]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[11]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[12]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[13]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[14]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[15]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[16]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[17]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[18]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[19]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[22]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
; 4.186 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[20]    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 6.666        ; -0.033     ; 2.479      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                                             ;
+--------+-----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.983 ; Reset_Delay:u1|oRST_1             ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 3.049      ;
; 17.278 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.363      ; 3.117      ;
; 17.285 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.363      ; 3.110      ;
; 17.338 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.363      ; 3.057      ;
; 17.424 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.363      ; 2.971      ;
; 17.510 ; Reset_Delay:u1|Cont[11]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.887      ;
; 17.599 ; Reset_Delay:u1|Cont[10]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.798      ;
; 17.627 ; Reset_Delay:u1|Cont[6]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.770      ;
; 17.643 ; Reset_Delay:u1|Cont[8]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.754      ;
; 17.644 ; Reset_Delay:u1|Cont[7]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.753      ;
; 17.648 ; Reset_Delay:u1|Cont[22]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.363      ; 2.747      ;
; 17.651 ; Reset_Delay:u1|Cont[21]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.363      ; 2.744      ;
; 17.682 ; I2C_CCD_Config:u9|mI2C_CTRL_CLK   ; I2C_CCD_Config:u9|mI2C_CTRL_CLK      ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.350      ;
; 17.686 ; Reset_Delay:u1|Cont[4]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.711      ;
; 17.709 ; Reset_Delay:u1|Cont[23]           ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.363      ; 2.686      ;
; 17.710 ; Reset_Delay:u1|Cont[1]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.687      ;
; 17.722 ; Reset_Delay:u1|Cont[9]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.675      ;
; 17.724 ; Reset_Delay:u1|Cont[0]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.673      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[1]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[2]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[3]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[4]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[5]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[6]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[7]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[8]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[9]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[10]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.760 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[11]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.270      ;
; 17.765 ; Reset_Delay:u1|Cont[5]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.632      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[1]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[2]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[3]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[4]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[5]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[6]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[7]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[8]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[9]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[10]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.767 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[11]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.263      ;
; 17.769 ; Reset_Delay:u1|Cont[3]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.628      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[1]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[2]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[3]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[4]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[5]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[6]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[7]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[8]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[9]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[10]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.820 ; Reset_Delay:u1|Cont[14]           ; Reset_Delay:u1|Cont[11]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.210      ;
; 17.845 ; Reset_Delay:u1|Cont[2]            ; Reset_Delay:u1|oRST_1                ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.365      ; 2.552      ;
; 17.847 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK      ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.123     ; 2.062      ;
; 17.860 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK      ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.123     ; 2.049      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[12]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[13]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[14]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[15]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[16]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[17]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[18]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[19]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[21]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[22]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[23]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.872 ; Reset_Delay:u1|Cont[15]           ; Reset_Delay:u1|Cont[20]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.160      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[12]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[13]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[14]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[15]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[16]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[17]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[18]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[19]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[21]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[22]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[23]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.879 ; Reset_Delay:u1|Cont[13]           ; Reset_Delay:u1|Cont[20]              ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.153      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[1]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[2]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[3]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[4]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[5]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[6]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[7]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[8]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[9]               ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[10]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.906 ; Reset_Delay:u1|Cont[12]           ; Reset_Delay:u1|Cont[11]              ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.002     ; 2.124      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[1] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[2] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[3] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[4] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[5] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[6] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[7] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[8] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
; 17.922 ; I2C_CCD_Config:u9|combo_cnt[15]   ; I2C_CCD_Config:u9|senosr_exposure[9] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.101      ;
+--------+-----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                   ; To Node                                                                                                                                                       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 26.976 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 3.038      ;
; 26.989 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 3.022      ;
; 27.033 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.981      ;
; 27.035 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.997      ;
; 27.046 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.965      ;
; 27.048 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.003     ; 2.981      ;
; 27.052 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.003      ; 2.983      ;
; 27.052 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.003      ; 2.983      ;
; 27.084 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.003      ; 2.951      ;
; 27.090 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.924      ;
; 27.091 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.923      ;
; 27.095 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.916      ;
; 27.097 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.935      ;
; 27.099 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.003      ; 2.936      ;
; 27.103 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.908      ;
; 27.104 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.907      ;
; 27.106 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.911      ;
; 27.106 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.911      ;
; 27.112 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.920      ;
; 27.130 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.026     ; 2.876      ;
; 27.142 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.872      ;
; 27.150 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.882      ;
; 27.150 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.882      ;
; 27.152 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.859      ;
; 27.154 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.003     ; 2.875      ;
; 27.155 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.856      ;
; 27.163 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.854      ;
; 27.163 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.854      ;
; 27.163 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.869      ;
; 27.163 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.869      ;
; 27.179 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.003      ; 2.856      ;
; 27.179 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.003      ; 2.856      ;
; 27.181 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.011     ; 2.840      ;
; 27.187 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.026     ; 2.819      ;
; 27.189 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.008     ; 2.835      ;
; 27.194 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.014     ; 2.824      ;
; 27.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.011     ; 2.826      ;
; 27.200 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.011     ; 2.821      ;
; 27.203 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.829      ;
; 27.205 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.011     ; 2.816      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.207 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.018      ; 2.810      ;
; 27.208 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.014     ; 2.810      ;
; 27.209 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.802      ;
; 27.210 ; touch_tcon:u10|x_cnt[6]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.804      ;
; 27.210 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.801      ;
; 27.213 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.014     ; 2.805      ;
; 27.215 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.022      ; 2.806      ;
; 27.215 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.022      ; 2.806      ;
; 27.215 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.022      ; 2.806      ;
; 27.215 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.022      ; 2.806      ;
; 27.218 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.814      ;
; 27.218 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.014     ; 2.800      ;
; 27.220 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.797      ;
; 27.220 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.797      ;
; 27.221 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.796      ;
; 27.221 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.796      ;
; 27.223 ; touch_tcon:u10|x_cnt[6]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.788      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.229 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.025      ; 2.795      ;
; 27.231 ; touch_tcon:u10|x_cnt[1]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.783      ;
; 27.232 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.779      ;
; 27.232 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.779      ;
; 27.232 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.779      ;
; 27.232 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.779      ;
; 27.232 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.011     ; 2.789      ;
; 27.238 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.005     ; 2.789      ;
; 27.243 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.003      ; 2.792      ;
; 27.244 ; touch_tcon:u10|x_cnt[1]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.021     ; 2.767      ;
; 27.244 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.026     ; 2.762      ;
; 27.245 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.769      ;
; 27.245 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.769      ;
; 27.245 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.769      ;
; 27.245 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.769      ;
; 27.245 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.769      ;
; 27.245 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.769      ;
; 27.245 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.769      ;
; 27.245 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.018     ; 2.769      ;
; 27.245 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.026     ; 2.761      ;
; 27.245 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.014     ; 2.773      ;
; 27.253 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.764      ;
; 27.253 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.015     ; 2.764      ;
; 27.253 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; -0.005     ; 2.774      ;
; 27.256 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.000      ; 2.776      ;
; 27.261 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.011      ; 2.782      ;
; 27.261 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                      ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 30.000       ; 0.011      ; 2.782      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                                                      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.106 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 0.603      ;
; 0.192 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 0.689      ;
; 0.215 ; Reset_Delay:u1|Cont[0]                                  ; Reset_Delay:u1|Cont[0]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u1|oRST_2                                   ; Reset_Delay:u1|oRST_2                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u9|senosr_exposure[0]                    ; I2C_CCD_Config:u9|senosr_exposure[0]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rClk[0]                                                 ; rClk[0]                                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; I2C_CCD_Config:u9|iexposure_adj_delay[0]                ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; I2C_CCD_Config:u9|iexposure_adj_delay[1]                ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; I2C_CCD_Config:u9|iexposure_adj_delay[2]                ; I2C_CCD_Config:u9|iexposure_adj_delay[3]                ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.258 ; Reset_Delay:u1|Cont[23]                                 ; Reset_Delay:u1|Cont[23]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.410      ;
; 0.263 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 0.760      ;
; 0.309 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 0.806      ;
; 0.345 ; Reset_Delay:u1|Cont[20]                                 ; Reset_Delay:u1|oRST_0                                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.497      ;
; 0.353 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; I2C_CCD_Config:u9|senosr_exposure[3]                    ; I2C_CCD_Config:u9|senosr_exposure[3]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; I2C_CCD_Config:u9|senosr_exposure[12]                   ; I2C_CCD_Config:u9|senosr_exposure[12]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; Reset_Delay:u1|Cont[12]                                 ; Reset_Delay:u1|Cont[12]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; I2C_CCD_Config:u9|combo_cnt[12]                         ; I2C_CCD_Config:u9|combo_cnt[12]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; I2C_CCD_Config:u9|senosr_exposure[14]                   ; I2C_CCD_Config:u9|senosr_exposure[14]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; I2C_CCD_Config:u9|senosr_exposure[15]                   ; I2C_CCD_Config:u9|senosr_exposure[15]                   ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; I2C_CCD_Config:u9|senosr_exposure[1]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; I2C_CCD_Config:u9|combo_cnt[5]                          ; I2C_CCD_Config:u9|combo_cnt[5]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Reset_Delay:u1|Cont[5]                                  ; Reset_Delay:u1|Cont[5]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Reset_Delay:u1|Cont[7]                                  ; Reset_Delay:u1|Cont[7]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; I2C_CCD_Config:u9|combo_cnt[7]                          ; I2C_CCD_Config:u9|combo_cnt[7]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.345      ; 0.861      ;
; 0.365 ; Reset_Delay:u1|Cont[9]                                  ; Reset_Delay:u1|Cont[9]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u1|Cont[10]                                 ; Reset_Delay:u1|Cont[10]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u1|Cont[11]                                 ; Reset_Delay:u1|Cont[11]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u9|combo_cnt[3]                          ; I2C_CCD_Config:u9|combo_cnt[3]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u9|combo_cnt[9]                          ; I2C_CCD_Config:u9|combo_cnt[9]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u9|combo_cnt[10]                         ; I2C_CCD_Config:u9|combo_cnt[10]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u9|combo_cnt[11]                         ; I2C_CCD_Config:u9|combo_cnt[11]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u9|combo_cnt[13]                         ; I2C_CCD_Config:u9|combo_cnt[13]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Reset_Delay:u1|Cont[3]                                  ; Reset_Delay:u1|Cont[3]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; I2C_CCD_Config:u9|combo_cnt[0]                          ; I2C_CCD_Config:u9|combo_cnt[0]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; I2C_CCD_Config:u9|senosr_exposure[9]                    ; I2C_CCD_Config:u9|senosr_exposure[9]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Reset_Delay:u1|Cont[14]                                 ; Reset_Delay:u1|Cont[14]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:u1|Cont[19]                                 ; Reset_Delay:u1|Cont[19]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; I2C_CCD_Config:u9|combo_cnt[14]                         ; I2C_CCD_Config:u9|combo_cnt[14]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; I2C_CCD_Config:u9|combo_cnt[21]                         ; I2C_CCD_Config:u9|combo_cnt[21]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; I2C_CCD_Config:u9|combo_cnt[23]                         ; I2C_CCD_Config:u9|combo_cnt[23]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; I2C_CCD_Config:u9|senosr_exposure[4]                    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Reset_Delay:u1|Cont[13]                                 ; Reset_Delay:u1|Cont[13]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Reset_Delay:u1|Cont[16]                                 ; Reset_Delay:u1|Cont[16]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2C_CCD_Config:u9|combo_cnt[16]                         ; I2C_CCD_Config:u9|combo_cnt[16]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2C_CCD_Config:u9|combo_cnt[19]                         ; I2C_CCD_Config:u9|combo_cnt[19]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Reset_Delay:u1|Cont[0]                                  ; Reset_Delay:u1|Cont[1]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Reset_Delay:u1|Cont[20]                                 ; Reset_Delay:u1|Cont[20]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; I2C_CCD_Config:u9|combo_cnt[1]                          ; I2C_CCD_Config:u9|combo_cnt[1]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; I2C_CCD_Config:u9|combo_cnt[2]                          ; I2C_CCD_Config:u9|combo_cnt[2]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Reset_Delay:u1|Cont[21]                                 ; Reset_Delay:u1|Cont[21]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; I2C_CCD_Config:u9|combo_cnt[20]                         ; I2C_CCD_Config:u9|combo_cnt[20]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:u1|Cont[2]                                  ; Reset_Delay:u1|Cont[2]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; I2C_CCD_Config:u9|combo_cnt[22]                         ; I2C_CCD_Config:u9|combo_cnt[22]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; I2C_CCD_Config:u9|combo_cnt[24]                         ; I2C_CCD_Config:u9|combo_cnt[24]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:u1|Cont[1]                                  ; Reset_Delay:u1|Cont[1]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Reset_Delay:u1|Cont[4]                                  ; Reset_Delay:u1|Cont[4]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Reset_Delay:u1|Cont[6]                                  ; Reset_Delay:u1|Cont[6]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Reset_Delay:u1|Cont[15]                                 ; Reset_Delay:u1|Cont[15]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; I2C_CCD_Config:u9|combo_cnt[4]                          ; I2C_CCD_Config:u9|combo_cnt[4]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; I2C_CCD_Config:u9|combo_cnt[6]                          ; I2C_CCD_Config:u9|combo_cnt[6]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; I2C_CCD_Config:u9|combo_cnt[15]                         ; I2C_CCD_Config:u9|combo_cnt[15]                         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Reset_Delay:u1|Cont[8]                                  ; Reset_Delay:u1|Cont[8]                                  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:u1|Cont[17]                                 ; Reset_Delay:u1|Cont[17]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:u1|Cont[18]                                 ; Reset_Delay:u1|Cont[18]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:u1|Cont[22]                                 ; Reset_Delay:u1|Cont[22]                                 ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; I2C_CCD_Config:u9|combo_cnt[8]                          ; I2C_CCD_Config:u9|combo_cnt[8]                          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CCD_PIXCLK'                                                                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CCD_Capture:u2|mSTART                                                                                                                                        ; CCD_Capture:u2|mSTART                                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RAW2RGB:u3|wData1_d2[3]                                                                                                                                      ; RAW2RGB:u3|rRed[3]                                                                                                                                           ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RAW2RGB:u3|oDval                                                                                                                                             ; RGB2GRAY:r2g|state[0]                                                                                                                                        ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; RAW2RGB:u3|wData1_d2[7]                                                                                                                                      ; RAW2RGB:u3|rRed[7]                                                                                                                                           ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; RAW2RGB:u3|wData1_d1[4]                                                                                                                                      ; RAW2RGB:u3|wData1_d2[4]                                                                                                                                      ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.404      ;
; 0.257 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.410      ;
; 0.294 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.446      ;
; 0.298 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[23]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a12~porta_datain_reg3    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.451      ;
; 0.299 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[22]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a10~porta_datain_reg3    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.452      ;
; 0.299 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[18]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a6~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.452      ;
; 0.300 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[4]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_datain_reg2     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.453      ;
; 0.301 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[14]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a2~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.454      ;
; 0.301 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[15]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a4~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.454      ;
; 0.301 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.453      ;
; 0.302 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[2]                             ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a2~porta_datain_reg2     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.455      ;
; 0.302 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[17]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.455      ;
; 0.304 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg8    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.055      ; 0.497      ;
; 0.304 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[19]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a8~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.457      ;
; 0.305 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.457      ;
; 0.305 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|q_b[21]                            ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a9~porta_datain_reg3     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.015      ; 0.458      ;
; 0.308 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg8    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.051      ; 0.497      ;
; 0.311 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg4    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.055      ; 0.504      ;
; 0.314 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg9    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.055      ; 0.507      ;
; 0.314 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[5]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg5    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.055      ; 0.507      ;
; 0.315 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.469      ;
; 0.315 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg6    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.055      ; 0.508      ;
; 0.315 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~portb_address_reg3    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.055      ; 0.508      ;
; 0.315 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg4    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.051      ; 0.504      ;
; 0.315 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.465      ;
; 0.316 ; RGB2GRAY:r2g|lumaBlue[7]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[7]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.466      ;
; 0.317 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg9    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.051      ; 0.507      ;
; 0.318 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[5]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg5    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.051      ; 0.507      ;
; 0.319 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg6    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.051      ; 0.508      ;
; 0.319 ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3]                                       ; RAW2RGB:u3|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ram_block3a5~porta_address_reg3    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.051      ; 0.508      ;
; 0.320 ; RGB2GRAY:r2g|lumaGreen[11]                                                                                                                                   ; RGB2GRAY:r2g|accumRG[11]                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.001      ; 0.473      ;
; 0.322 ; RAW2RGB:u3|rBlue[4]                                                                                                                                          ; RGB2GRAY:r2g|lumaBlue[1]                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.476      ;
; 0.323 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; RGB2GRAY:r2g|lumaBlue[8]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[8]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.478      ;
; 0.324 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; RGB2GRAY:r2g|lumaBlue[3]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[3]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.002     ; 0.474      ;
; 0.324 ; RGB2GRAY:r2g|lumaBlue[4]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[4]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; RGB2GRAY:r2g|lumaBlue[6]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[6]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; RAW2RGB:u3|wData0_d1[11]                                                                                                                                     ; RAW2RGB:u3|wData0_d2[11]                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.007      ; 0.485      ;
; 0.326 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 0.482      ;
; 0.329 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; RAW2RGB:u3|wData1_d1[11]                                                                                                                                     ; RAW2RGB:u3|wData1_d2[11]                                                                                                                                     ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; Arbitrator:arbiter|rRGB_R[6]                                                                                                                                 ; Arbitrator:arbiter|disp_R[6]                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 0.480      ;
; 0.331 ; Arbitrator:arbiter|rRGB_R[5]                                                                                                                                 ; Arbitrator:arbiter|disp_R[5]                                                                                                                                 ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.003     ; 0.480      ;
; 0.333 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; RGB2GRAY:r2g|lumaBlue[2]                                                                                                                                     ; RGB2GRAY:r2g|accumBlue[2]                                                                                                                                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.003      ; 0.490      ;
; 0.336 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 0.487      ;
; 0.353 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CCD_PIXCLK   ; CCD_PIXCLK  ; 0.000        ; 0.000      ; 0.505      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                                                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                            ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                            ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                           ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                       ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                            ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                  ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                             ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                  ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|ST[0]                                                                                                               ; Sdram_Control_4Port:u7|ST[0]                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|IN_REQ                                                                                                              ; Sdram_Control_4Port:u7|IN_REQ                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                            ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|mWR                                                                                                                 ; Sdram_Control_4Port:u7|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Read                                                                                                                ; Sdram_Control_4Port:u7|Read                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                           ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                            ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                          ; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                         ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                       ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|IN_REQ                                                                                                              ; Sdram_Control_4Port:u8|IN_REQ                                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|mWR_DONE                                                                                                            ; Sdram_Control_4Port:u8|mWR_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|mWR                                                                                                                 ; Sdram_Control_4Port:u8|mWR                                                                                                                ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Read                                                                                                                ; Sdram_Control_4Port:u8|Read                                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|OUT_VALID                                                                                                           ; Sdram_Control_4Port:u8|OUT_VALID                                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|mRD_DONE                                                                                                            ; Sdram_Control_4Port:u8|mRD_DONE                                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                          ; Sdram_Control_4Port:u8|RD_MASK[0]                                                                                                         ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                            ; Sdram_Control_4Port:u8|command:command1|REF_ACK                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                  ; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                       ; Sdram_Control_4Port:u8|command:command1|do_precharge                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                             ; Sdram_Control_4Port:u8|command:command1|CM_ACK                                                                                            ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                  ; Sdram_Control_4Port:u8|control_interface:control1|CMD_ACK                                                                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|ST[0]                                                                                                               ; Sdram_Control_4Port:u8|ST[0]                                                                                                              ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                            ; Sdram_Control_4Port:u8|command:command1|ex_read                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                           ; Sdram_Control_4Port:u8|command:command1|ex_write                                                                                          ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                       ; Sdram_Control_4Port:u8|command:command1|do_load_mode                                                                                      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                            ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                            ; Sdram_Control_4Port:u8|command:command1|rw_flag                                                                                           ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|oe4                                                                                                ; Sdram_Control_4Port:u8|command:command1|oe4                                                                                               ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                              ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                              ; Sdram_Control_4Port:u8|command:command1|do_rw                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[15]                                                                                ; Sdram_Control_4Port:u7|command:command1|SA[7]                                                                                             ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5      ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                   ; To Node                                                                                                                                                                                ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; touch_tcon:u10|y_cnt[9]                                                                                                                                     ; touch_tcon:u10|mvd                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.402      ;
; 0.288 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.487      ;
; 0.292 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.488      ;
; 0.293 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.057      ; 0.488      ;
; 0.300 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.452      ;
; 0.317 ; touch_tcon:u10|mhd                                                                                                                                          ; touch_tcon:u10|oHD                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.470      ;
; 0.319 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.470      ;
; 0.321 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.472      ;
; 0.324 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.478      ;
; 0.325 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 0.474      ;
; 0.325 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 0.482      ;
; 0.336 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.003      ; 0.491      ;
; 0.341 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.493      ;
; 0.343 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.495      ;
; 0.343 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 0.492      ;
; 0.356 ; touch_tcon:u10|x_cnt[8]                                                                                                                                     ; touch_tcon:u10|x_cnt[8]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; touch_tcon:u10|x_cnt[4]                                                                                                                                     ; touch_tcon:u10|x_cnt[4]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; touch_tcon:u10|y_cnt[4]                                                                                                                                     ; touch_tcon:u10|y_cnt[4]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; touch_tcon:u10|y_cnt[7]                                                                                                                                     ; touch_tcon:u10|y_cnt[7]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; touch_tcon:u10|x_cnt[1]                                                                                                                                     ; touch_tcon:u10|x_cnt[1]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; touch_tcon:u10|x_cnt[9]                                                                                                                                     ; touch_tcon:u10|x_cnt[9]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; touch_tcon:u10|x_cnt[7]                                                                                                                                     ; touch_tcon:u10|x_cnt[7]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; touch_tcon:u10|y_cnt[8]                                                                                                                                     ; touch_tcon:u10|y_cnt[8]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; touch_tcon:u10|y_cnt[5]                                                                                                                                     ; touch_tcon:u10|y_cnt[5]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; touch_tcon:u10|y_cnt[6]                                                                                                                                     ; touch_tcon:u10|y_cnt[6]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; touch_tcon:u10|y_cnt[1]                                                                                                                                     ; touch_tcon:u10|mvd                                                                                                                                                                     ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; touch_tcon:u10|x_cnt[0]                                                                                                                                     ; touch_tcon:u10|x_cnt[0]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; touch_tcon:u10|x_cnt[2]                                                                                                                                     ; touch_tcon:u10|x_cnt[2]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; touch_tcon:u10|x_cnt[3]                                                                                                                                     ; touch_tcon:u10|x_cnt[3]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.392 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.546      ;
; 0.397 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.548      ;
; 0.404 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.555      ;
; 0.407 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.066      ; 0.611      ;
; 0.409 ; touch_tcon:u10|y_cnt[9]                                                                                                                                     ; touch_tcon:u10|y_cnt[9]                                                                                                                                                                ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.561      ;
; 0.413 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 0.605      ;
; 0.413 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.060      ; 0.611      ;
; 0.414 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 0.563      ;
; 0.417 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.062      ; 0.617      ;
; 0.417 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.613      ;
; 0.418 ; touch_tcon:u10|x_cnt[10]                                                                                                                                    ; touch_tcon:u10|x_cnt[10]                                                                                                                                                               ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 0.568      ;
; 0.419 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.058      ; 0.615      ;
; 0.419 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.059      ; 0.616      ;
; 0.423 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                                             ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; -0.003     ; 0.572      ;
; 0.423 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.054      ; 0.615      ;
; 0.423 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.066      ; 0.627      ;
; 0.423 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.066      ; 0.627      ;
; 0.428 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.061      ; 0.627      ;
; 0.428 ; touch_tcon:u10|mden                                                                                                                                         ; touch_tcon:u10|oDEN                                                                                                                                                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 0.000        ; 0.005      ; 0.585      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'N/C'                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                      ; To Node     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+
; 1.240 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.102      ; 1.342      ;
; 1.260 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.102      ; 1.362      ;
; 1.260 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.102      ; 1.362      ;
; 1.273 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_11                                                                                                       ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.089      ; 1.362      ;
; 1.273 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_12                                                                                                       ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.089      ; 1.362      ;
; 1.281 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_7                                                                                                        ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.061      ; 1.342      ;
; 1.282 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_10                                                                                                       ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.070      ; 1.352      ;
; 1.288 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_4                                                                                                        ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.054      ; 1.342      ;
; 1.290 ; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.072      ; 1.362      ;
; 1.290 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_1                                                                                                        ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.072      ; 1.362      ;
; 1.292 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_8                                                                                                        ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.070      ; 1.362      ;
; 1.292 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.070      ; 1.362      ;
; 1.295 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_2                                                                                                        ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.047      ; 1.342      ;
; 1.298 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_3                                                                                                        ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.054      ; 1.352      ;
; 1.298 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_5                                                                                                        ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.054      ; 1.352      ;
; 1.298 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_6                                                                                                        ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.054      ; 1.352      ;
; 1.302 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_2                                                                                                        ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.060      ; 1.362      ;
; 1.312 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_3                                                                                                        ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.060      ; 1.372      ;
; 1.312 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_4                                                                                                        ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.060      ; 1.372      ;
; 1.312 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_5                                                                                                        ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.050      ; 1.362      ;
; 1.316 ; Sdram_Control_4Port:u8|command:command1|OE                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.036      ; 1.352      ;
; 1.316 ; Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_1                                                                                                        ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.036      ; 1.352      ;
; 1.340 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_6                                                                                                        ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.032      ; 1.372      ;
; 1.340 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_7                                                                                                        ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.032      ; 1.372      ;
; 1.343 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_8                                                                                                        ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.009      ; 1.352      ;
; 1.356 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_11                                                                                                       ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.006      ; 1.362      ;
; 1.359 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_12                                                                                                       ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.013      ; 1.372      ;
; 1.363 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_9                                                                                                        ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.019      ; 1.382      ;
; 1.363 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_10                                                                                                       ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.019      ; 1.382      ;
; 1.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_13                                                                                                       ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.013      ; 1.382      ;
; 1.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_14                                                                                                       ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.013      ; 1.382      ;
; 1.369 ; Sdram_Control_4Port:u7|command:command1|OE~_Duplicate_15                                                                                                       ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; 0.013      ; 1.382      ;
; 2.202 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.106      ;
; 2.242 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.130      ;
; 2.244 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.132      ;
; 2.420 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.324      ;
; 2.431 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.335      ;
; 2.435 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.339      ;
; 2.440 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.344      ;
; 2.440 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.344      ;
; 2.441 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.345      ;
; 2.442 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.346      ;
; 2.452 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.356      ;
; 2.457 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.345      ;
; 2.457 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.345      ;
; 2.462 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.366      ;
; 2.464 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.368      ;
; 2.476 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.364      ;
; 2.477 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.365      ;
; 2.477 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.365      ;
; 2.478 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.366      ;
; 2.491 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.379      ;
; 2.491 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.379      ;
; 2.498 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.386      ;
; 2.499 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[13] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.387      ;
; 2.500 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.388      ;
; 2.501 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.389      ;
; 2.501 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[15] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.389      ;
; 2.589 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.493      ;
; 2.593 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.497      ;
; 2.594 ; Sdram_Control_4Port:u7|mWR                                                                                                                                     ; DRAM_DQ[11] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.112     ; 2.482      ;
; 2.594 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.498      ;
; 2.604 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.447      ;
; 2.606 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.510      ;
; 2.608 ; Sdram_Control_4Port:u8|mWR                                                                                                                                     ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.096     ; 2.512      ;
; 2.627 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.161     ; 2.466      ;
; 2.640 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.483      ;
; 2.645 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.504      ;
; 2.655 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.498      ;
; 2.660 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.503      ;
; 2.660 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.519      ;
; 2.674 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[18] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.164     ; 2.510      ;
; 2.680 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.164     ; 2.516      ;
; 2.690 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; DRAM_DQ[24] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.533      ;
; 2.698 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.541      ;
; 2.698 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.161     ; 2.537      ;
; 2.701 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.178     ; 2.523      ;
; 2.708 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; DRAM_DQ[31] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.567      ;
; 2.712 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[10] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.191     ; 2.521      ;
; 2.715 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; DRAM_DQ[26] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.565      ;
; 2.723 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; DRAM_DQ[29] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.582      ;
; 2.724 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.178     ; 2.546      ;
; 2.725 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[22] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.568      ;
; 2.729 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.191     ; 2.538      ;
; 2.730 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; DRAM_DQ[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.178     ; 2.552      ;
; 2.732 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; DRAM_DQ[21] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.164     ; 2.568      ;
; 2.732 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; DRAM_DQ[25] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.582      ;
; 2.738 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; DRAM_DQ[16] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.581      ;
; 2.741 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; DRAM_DQ[20] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.164     ; 2.577      ;
; 2.742 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.185     ; 2.557      ;
; 2.747 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[23] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.164     ; 2.583      ;
; 2.750 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; DRAM_DQ[19] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.164     ; 2.586      ;
; 2.753 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; DRAM_DQ[27] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.150     ; 2.603      ;
; 2.753 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[30] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.612      ;
; 2.756 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; DRAM_DQ[14] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.185     ; 2.571      ;
; 2.757 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; DRAM_DQ[17] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.157     ; 2.600      ;
; 2.757 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[28] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.141     ; 2.616      ;
; 2.761 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; DRAM_DQ[12] ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.191     ; 2.570      ;
; 2.763 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; DRAM_DQ[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.161     ; 2.602      ;
; 2.763 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; DRAM_DQ[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C         ; 0.000        ; -0.161     ; 2.602      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+--------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CCD_PIXCLK'                                                                                                ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.249 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.949      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.806      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.808      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.806      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.806      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.806      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.808      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.808      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.808      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[3]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.806      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.808      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.808      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.806      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.808      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.806      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[7]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.806      ;
; -2.108 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.808      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|oDval          ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 1.797      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.807      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.801      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.801      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.801      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.801      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[4]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.801      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 1.799      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.331     ; 1.809      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.331     ; 1.809      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[2]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.807      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.331     ; 1.809      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.331     ; 1.809      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.807      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[5]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 1.797      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[0]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.342     ; 1.798      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[0]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[4]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.339     ; 1.801      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[1]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[6]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 1.797      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[3]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[5]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 1.799      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[1]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.342     ; 1.798      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[4]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.329     ; 1.811      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[7]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.331     ; 1.809      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[7]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[2] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 1.797      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[6]        ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 1.799      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[2]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.342     ; 1.798      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[5]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.331     ; 1.809      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[2]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.344     ; 1.796      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[3]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[8]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.807      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[3] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 1.797      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 1.799      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[3]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.342     ; 1.798      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[8]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 1.799      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[9]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[9]      ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[4] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 1.797      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[4]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.342     ; 1.798      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rBlue[7]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.331     ; 1.809      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaBlue[5]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 1.799      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d1[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d1[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d1[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.333     ; 1.807      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[10]     ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.335     ; 1.805      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[5] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 1.797      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|accumRG[5]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.342     ; 1.798      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData0_d2[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData2_d2[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|wData1_d2[10]  ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rRed[10]       ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaRed[6]   ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.341     ; 1.799      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RAW2RGB:u3|rGreen[11]     ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.337     ; 1.803      ;
; -2.107 ; Reset_Delay:u1|oRST_1 ; RGB2GRAY:r2g|lumaGreen[6] ; iCLK_50      ; CCD_PIXCLK  ; 0.001        ; -0.343     ; 1.797      ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 2.300 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.057      ;
; 2.300 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 1.057      ;
; 2.424 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 0.934      ;
; 2.424 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 0.934      ;
; 2.424 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.425 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.006     ; 0.934      ;
; 2.432 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.001     ; 0.932      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.433 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.008     ; 0.924      ;
; 2.535 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 0.823      ;
; 2.535 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; -0.007     ; 0.823      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.554 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.813      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.557 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.002      ; 0.810      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.737      ;
; 2.633 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
; 2.633 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 3.333        ; 0.000      ; 0.732      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 14.081 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.003     ; 0.948      ;
; 14.081 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.003     ; 0.948      ;
; 14.081 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.003     ; 0.948      ;
; 14.081 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.003     ; 0.948      ;
; 14.081 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.003     ; 0.948      ;
; 14.081 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.003     ; 0.948      ;
; 14.081 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.003     ; 0.948      ;
; 14.088 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 0.942      ;
; 14.088 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 0.942      ;
; 14.088 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 0.942      ;
; 14.088 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; -0.002     ; 0.942      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.108 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.008      ; 0.932      ;
; 14.109 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.005      ; 0.928      ;
; 14.109 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.005      ; 0.928      ;
; 14.298 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.734      ;
; 14.298 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.734      ;
; 14.298 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.734      ;
; 14.300 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.732      ;
; 14.300 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.732      ;
; 14.300 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.732      ;
; 14.300 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; 15.000       ; 0.000      ; 0.732      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'iCLK_50'                                                                                                                               ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.411 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.498     ; 4.123      ;
; 16.414 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.475      ;
; 16.426 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.463      ;
; 16.474 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.415      ;
; 16.559 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.330      ;
; 16.588 ; I2C_CCD_Config:u9|combo_cnt[18]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.301      ;
; 16.600 ; I2C_CCD_Config:u9|combo_cnt[19]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.289      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.604 ; Reset_Delay:u1|oRST_1                    ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.375     ; 3.053      ;
; 16.633 ; I2C_CCD_Config:u9|combo_cnt[20]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.256      ;
; 16.637 ; I2C_CCD_Config:u9|combo_cnt[6]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.250      ;
; 16.645 ; I2C_CCD_Config:u9|combo_cnt[23]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.244      ;
; 16.647 ; I2C_CCD_Config:u9|combo_cnt[16]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.242      ;
; 16.653 ; I2C_CCD_Config:u9|combo_cnt[7]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.234      ;
; 16.694 ; I2C_CCD_Config:u9|combo_cnt[2]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.193      ;
; 16.696 ; I2C_CCD_Config:u9|combo_cnt[4]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.191      ;
; 16.704 ; I2C_CCD_Config:u9|combo_cnt[9]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.183      ;
; 16.704 ; I2C_CCD_Config:u9|combo_cnt[3]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.183      ;
; 16.717 ; I2C_CCD_Config:u9|combo_cnt[22]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.172      ;
; 16.722 ; I2C_CCD_Config:u9|combo_cnt[17]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.167      ;
; 16.752 ; I2C_CCD_Config:u9|combo_cnt[0]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.135      ;
; 16.767 ; I2C_CCD_Config:u9|combo_cnt[21]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 3.122      ;
; 16.775 ; I2C_CCD_Config:u9|combo_cnt[5]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.112      ;
; 16.788 ; I2C_CCD_Config:u9|combo_cnt[11]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.099      ;
; 16.830 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.057      ;
; 16.830 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 3.057      ;
; 16.910 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.145     ; 2.977      ;
; 17.020 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.143     ; 2.869      ;
; 17.168 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.144     ; 2.720      ;
; 17.182 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.144     ; 2.706      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.607 ; I2C_CCD_Config:u9|combo_cnt[15]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.405      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.619 ; I2C_CCD_Config:u9|combo_cnt[13]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.393      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.667 ; I2C_CCD_Config:u9|combo_cnt[14]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.345      ;
; 17.752 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.260      ;
; 17.752 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.260      ;
; 17.752 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.260      ;
; 17.752 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.260      ;
; 17.752 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.260      ;
; 17.752 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.260      ;
; 17.752 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.260      ;
; 17.752 ; I2C_CCD_Config:u9|combo_cnt[12]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.020     ; 2.260      ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'iCLK_50'                                                                                                                                                    ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.318 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK         ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.358      ; 1.828      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.505 ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.636      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.519 ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.021     ; 1.650      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.663 ; Reset_Delay:u1|oRST_0                    ; lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 1.828      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.667 ; I2C_CCD_Config:u9|combo_cnt[24]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.020     ; 1.799      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.777 ; I2C_CCD_Config:u9|combo_cnt[10]          ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.907      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[8]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]                       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
; 1.857 ; I2C_CCD_Config:u9|combo_cnt[1]           ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]                      ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.022     ; 1.987      ;
+-------+------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CCD_PIXCLK'                                                                                                                                                                                                                                   ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mSTART                                                                                                                                        ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.041      ; 1.819      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Pre_FVAL                                                                                                                                      ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.030      ; 1.808      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[0]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.030      ; 1.808      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[1]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[2]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[3]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[4]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[5]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[6]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[7]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[8]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[9]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[10]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[11]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[12]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[13]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[14]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[15]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.002      ; 1.780      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[16]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[17]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[18]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[19]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[20]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[21]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[22]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[23]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[24]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[25]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[26]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[27]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[28]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[29]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[30]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Frame_Cont[31]                                                                                                                                ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.001     ; 1.777      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_LVAL                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.038      ; 1.816      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_FVAL                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.030      ; 1.808      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[0]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[1]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[2]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[3]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[4]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[5]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[6]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[7]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[8]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[9]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[10]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[11]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[12]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[13]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[14]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|X_Cont[15]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.022      ; 1.800      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[0]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[1]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[2]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[3]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[4]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[5]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[6]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[7]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[8]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[9]                                                                                                                                     ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[10]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[11]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[12]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[13]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[14]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|Y_Cont[15]                                                                                                                                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; -0.023     ; 1.755      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[3]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[2]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[4]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.038      ; 1.816      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[5]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[11]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[10]                                                                                                                                 ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[1]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[0]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[7]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[6]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[8]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.626 ; Reset_Delay:u1|oRST_2 ; CCD_Capture:u2|mCCD_DATA[9]                                                                                                                                  ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.028      ; 1.806      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.006      ; 1.790      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.006      ; 1.790      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.006      ; 1.790      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.006      ; 1.790      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.037      ; 1.821      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.037      ; 1.821      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.032      ; 1.816      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.031      ; 1.815      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.032      ; 1.816      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.032      ; 1.816      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.032      ; 1.816      ;
; 1.632 ; Reset_Delay:u1|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; iCLK_50      ; CCD_PIXCLK  ; 0.000        ; 0.032      ; 1.816      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 3.913 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.913 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.732      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.918 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.000      ; 0.737      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.989 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.810      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 3.992 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; 0.002      ; 0.813      ;
; 4.011 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 0.823      ;
; 4.011 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 0.823      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.113 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 0.924      ;
; 4.114 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.001     ; 0.932      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.121 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.006     ; 0.934      ;
; 4.122 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 0.934      ;
; 4.122 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 0.934      ;
; 4.122 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.007     ; 0.934      ;
; 4.246 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.057      ;
; 4.246 ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; -3.333       ; -0.008     ; 1.057      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                                   ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 15.580 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.732      ;
; 15.580 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.732      ;
; 15.580 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.732      ;
; 15.580 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.732      ;
; 15.582 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.734      ;
; 15.582 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.734      ;
; 15.582 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.000      ; 0.734      ;
; 15.771 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.005      ; 0.928      ;
; 15.771 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.005      ; 0.928      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5       ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.772 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; 0.008      ; 0.932      ;
; 15.792 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 0.942      ;
; 15.792 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 0.942      ;
; 15.792 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 0.942      ;
; 15.792 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.002     ; 0.942      ;
; 15.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                    ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.003     ; 0.948      ;
; 15.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.003     ; 0.948      ;
; 15.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.003     ; 0.948      ;
; 15.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.003     ; 0.948      ;
; 15.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.003     ; 0.948      ;
; 15.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1 ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.003     ; 0.948      ;
; 15.799 ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; vga_pll:u5|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0 ; -15.000      ; -0.003     ; 0.948      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg0 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg1 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg2 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg3 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg4 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg5 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg6 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg7 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_address_reg8 ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg1  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg2  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg3  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg4  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg5  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg6  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg7  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_datain_reg8  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 0.953 ; 3.333        ; 2.380          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
; 0.953 ; 3.333        ; 2.380          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_we_reg       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdram_pll:u6|altpll:altpll_component|_clk1'                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK|datain                          ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK|datain                          ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; u6|altpll_component|_clk1~clkctrl|outclk   ;
; 3.889 ; 6.666        ; 2.777          ; Port Rate        ; sdram_pll:u6|altpll:altpll_component|_clk1 ; Rise       ; oDRAM0_CLK                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'oDRAM0_CLK'                                             ;
+-------+--------------+----------------+-----------+------------+------------+------------+
; Slack ; Actual Width ; Required Width ; Type      ; Clock      ; Clock Edge ; Target     ;
+-------+--------------+----------------+-----------+------------+------------+------------+
; 3.889 ; 6.666        ; 2.777          ; Port Rate ; oDRAM0_CLK ; Rise       ; oDRAM0_CLK ;
+-------+--------------+----------------+-----------+------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CCD_PIXCLK'                                                                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg4  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg5  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg6  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg7  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_datain_reg8  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_we_reg       ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg0 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg1 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg2 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg3 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg4 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg5 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg6 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg7 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_address_reg8 ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg0  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg1  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg2  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg3  ;
; 5.953 ; 8.333        ; 2.380          ; High Pulse Width ; CCD_PIXCLK ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_datain_reg4  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                  ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:u9|senosr_exposure[12]    ;
+-------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50_2'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; u5|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_2 ; Rise       ; iCLK_50_2                        ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50_3'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; iCLK_50_3|combout                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; iCLK_50_3|combout                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_3 ; Rise       ; u6|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_3 ; Rise       ; iCLK_50_3                        ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_pll:u5|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg0 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg1 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg2 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg3 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg4 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg5 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg6 ;
; 12.873 ; 15.000       ; 2.127          ; High Pulse Width ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
; 12.873 ; 15.000       ; 2.127          ; Low Pulse Width  ; vga_pll:u5|altpll:altpll_component|_clk0 ; Rise       ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2~porta_address_reg7 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CCD_MCLK'                                                  ;
+--------+--------------+----------------+-----------+----------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock    ; Clock Edge ; Target         ;
+--------+--------------+----------------+-----------+----------+------------+----------------+
; 37.223 ; 40.000       ; 2.777          ; Port Rate ; CCD_MCLK ; Rise       ; GPIO_CLKOUT_N1 ;
+--------+--------------+----------------+-----------+----------+------------+----------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; -0.859 ; -0.859 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; -0.923 ; -0.923 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; -0.923 ; -0.923 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; -0.933 ; -0.933 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; -0.928 ; -0.928 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; -0.933 ; -0.933 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; -0.928 ; -0.928 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; -0.871 ; -0.871 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; -0.879 ; -0.879 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; -0.871 ; -0.871 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; -0.879 ; -0.879 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; -0.859 ; -0.859 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; -0.906 ; -0.906 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; -0.916 ; -0.916 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; -0.936 ; -0.936 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; 1.565  ; 1.565  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; 1.565  ; 1.565  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; 1.449  ; 1.449  ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; 2.999  ; 2.999  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; 2.939  ; 2.939  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[2]      ; CCD_PIXCLK ; 2.999  ; 2.999  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[3]      ; CCD_PIXCLK ; 2.924  ; 2.924  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; 2.563  ; 2.563  ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; 2.563  ; 2.563  ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; 3.784  ; 3.784  ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; 3.784  ; 3.784  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; 0.858  ; 0.858  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; 0.816  ; 0.816  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; 0.826  ; 0.826  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; 0.826  ; 0.826  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; 0.806  ; 0.806  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; 0.798  ; 0.798  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; 0.798  ; 0.798  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; 0.755  ; 0.755  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; 0.795  ; 0.795  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; 0.795  ; 0.795  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; 0.762  ; 0.762  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; 0.779  ; 0.779  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; 0.789  ; 0.789  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; 0.789  ; 0.789  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; 0.783  ; 0.783  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; 0.800  ; 0.800  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; 0.790  ; 0.790  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; 0.800  ; 0.800  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; 0.800  ; 0.800  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; 0.797  ; 0.797  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; 0.826  ; 0.826  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; 0.826  ; 0.826  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; 0.845  ; 0.845  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; 0.838  ; 0.838  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; 0.858  ; 0.858  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; 4.187  ; 4.187  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; 4.187  ; 4.187  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; 1.022  ; 1.022  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; 1.009  ; 1.009  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; 1.009  ; 1.009  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; 1.019  ; 1.019  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; 1.014  ; 1.014  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; 1.019  ; 1.019  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; 1.014  ; 1.014  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; 0.957  ; 0.957  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; 0.965  ; 0.965  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; 0.957  ; 0.957  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; 0.965  ; 0.965  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; 0.945  ; 0.945  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; 0.992  ; 0.992  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; 1.002  ; 1.002  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; 1.022  ; 1.022  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; -1.329 ; -1.329 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; -1.445 ; -1.445 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; -1.329 ; -1.329 ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; -2.804 ; -2.804 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; -2.819 ; -2.819 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[2]      ; CCD_PIXCLK ; -2.879 ; -2.879 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[3]      ; CCD_PIXCLK ; -2.804 ; -2.804 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; -1.662 ; -1.662 ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; -1.662 ; -1.662 ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; -2.603 ; -2.603 ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; -2.603 ; -2.603 ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; -0.669 ; -0.669 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; -0.730 ; -0.730 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; -0.720 ; -0.720 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; -0.712 ; -0.712 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; -0.712 ; -0.712 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; -0.669 ; -0.669 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; -0.709 ; -0.709 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; -0.709 ; -0.709 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; -0.676 ; -0.676 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; -0.693 ; -0.693 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; -0.703 ; -0.703 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; -0.703 ; -0.703 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; -0.697 ; -0.697 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; -0.704 ; -0.704 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; -0.711 ; -0.711 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; -0.759 ; -0.759 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; -0.752 ; -0.752 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; -0.772 ; -0.772 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; -3.906 ; -3.906 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; -3.906 ; -3.906 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 5.634  ; 5.634  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 5.327  ; 5.327  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 5.477  ; 5.477  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 5.540  ; 5.540  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 5.300  ; 5.300  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 5.435  ; 5.435  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 5.412  ; 5.412  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 5.634  ; 5.634  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 6.409  ; 6.409  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 6.407  ; 6.407  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 6.075  ; 6.075  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 6.210  ; 6.210  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 6.198  ; 6.198  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 6.270  ; 6.270  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 6.409  ; 6.409  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 6.286  ; 6.286  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 6.730  ; 6.730  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 4.964  ; 4.964  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 5.171  ; 5.171  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 5.057  ; 5.057  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 4.997  ; 4.997  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 6.730  ; 6.730  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 6.212  ; 6.212  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 6.534  ; 6.534  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 4.776  ; 4.776  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 4.344  ; 4.344  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 4.479  ; 4.479  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 4.650  ; 4.650  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 4.486  ; 4.486  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 4.776  ; 4.776  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 4.622  ; 4.622  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 4.621  ; 4.621  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 4.500  ; 4.500  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 4.341  ; 4.341  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 4.343  ; 4.343  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 4.400  ; 4.400  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 4.464  ; 4.464  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 4.462  ; 4.462  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 4.500  ; 4.500  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 4.483  ; 4.483  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 4.778  ; 4.778  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 4.581  ; 4.581  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 4.512  ; 4.512  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 4.499  ; 4.499  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 4.627  ; 4.627  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 4.592  ; 4.592  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 4.646  ; 4.646  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 4.778  ; 4.778  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 5.217  ; 5.217  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 5.104  ; 5.104  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 4.947  ; 4.947  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 5.217  ; 5.217  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 5.206  ; 5.206  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 5.124  ; 5.124  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 5.117  ; 5.117  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 5.115  ; 5.115  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 4.950  ; 4.950  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 4.776  ; 4.776  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 4.661  ; 4.661  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 4.653  ; 4.653  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 4.808  ; 4.808  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 4.795  ; 4.795  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 4.950  ; 4.950  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 4.811  ; 4.811  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 5.747  ; 5.747  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 3.785  ; 3.785  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 3.750  ; 3.750  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 3.706  ; 3.706  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 3.764  ; 3.764  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 3.732  ; 3.732  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 3.750  ; 3.750  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 3.736  ; 3.736  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 3.919  ; 3.919  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 5.747  ; 5.747  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 5.302  ; 5.302  ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 5.302  ; 5.302  ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 5.898  ; 5.898  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 5.898  ; 5.898  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 5.631  ; 5.631  ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 3.668  ; 3.668  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 2.862  ; 2.862  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 2.793  ; 2.793  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 2.805  ; 2.805  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 2.841  ; 2.841  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 2.802  ; 2.802  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 2.817  ; 2.817  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 2.724  ; 2.724  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 2.791  ; 2.791  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 2.763  ; 2.763  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 2.845  ; 2.845  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 2.790  ; 2.790  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 2.789  ; 2.789  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 2.840  ; 2.840  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 2.761  ; 2.761  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 2.838  ; 2.838  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 2.803  ; 2.803  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 2.862  ; 2.862  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 2.822  ; 2.822  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 2.834  ; 2.834  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 2.674  ; 2.674  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 2.750  ; 2.750  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 2.741  ; 2.741  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 2.732  ; 2.732  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 2.725  ; 2.725  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 2.747  ; 2.747  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 2.828  ; 2.828  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 2.732  ; 2.732  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 2.715  ; 2.715  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 2.788  ; 2.788  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 2.794  ; 2.794  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 2.803  ; 2.803  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 2.803  ; 2.803  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 2.827  ; 2.827  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 2.645  ; 2.645  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 2.169  ; 2.169  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 2.215  ; 2.215  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 2.359  ; 2.359  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 2.376  ; 2.376  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 2.645  ; 2.645  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 2.365  ; 2.365  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 2.373  ; 2.373  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 2.385  ; 2.385  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 2.417  ; 2.417  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 2.346  ; 2.346  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 2.546  ; 2.546  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 2.367  ; 2.367  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 2.367  ; 2.367  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 2.262  ; 2.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 2.196  ; 2.196  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 2.378  ; 2.378  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 2.421  ; 2.421  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 2.352  ; 2.352  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 2.683  ; 2.683  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 2.206  ; 2.206  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 2.384  ; 2.384  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 2.255  ; 2.255  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 2.235  ; 2.235  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 2.111  ; 2.111  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 2.099  ; 2.099  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 2.133  ; 2.133  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 2.232  ; 2.232  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 2.236  ; 2.236  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 2.257  ; 2.257  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 2.384  ; 2.384  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 2.372  ; 2.372  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 2.253  ; 2.253  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 2.261  ; 2.261  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 2.220  ; 2.220  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 2.013  ; 2.013  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 2.220  ; 2.220  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 2.668  ; 2.668  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 2.660  ; 2.660  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 2.886  ; 2.886  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 2.685  ; 2.685  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 2.229  ; 2.229  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 2.675  ; 2.675  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; -0.164 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; -0.164 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; -0.156 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; -0.156 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 4.053  ; 4.053  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 3.517  ; 3.517  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 3.710  ; 3.710  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 3.660  ; 3.660  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 3.254  ; 3.254  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 3.291  ; 3.291  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 3.170  ; 3.170  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 2.739  ; 2.739  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 3.511  ; 3.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 3.512  ; 3.512  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 3.461  ; 3.461  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 3.620  ; 3.620  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 3.058  ; 3.058  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 3.451  ; 3.451  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 3.459  ; 3.459  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 3.229  ; 3.229  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 4.053  ; 4.053  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 3.828  ; 3.828  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 3.493  ; 3.493  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 3.389  ; 3.389  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 3.301  ; 3.301  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 3.362  ; 3.362  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 3.037  ; 3.037  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 3.253  ; 3.253  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 2.946  ; 2.946  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 2.911  ; 2.911  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 3.497  ; 3.497  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 3.360  ; 3.360  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 4.687  ; 4.687  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 4.687  ; 4.687  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 4.892  ; 4.892  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 4.947  ; 4.947  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 4.714  ; 4.714  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 4.849  ; 4.849  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 4.826  ; 4.826  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 5.049  ; 5.049  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 5.430  ; 5.430  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 5.767  ; 5.767  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 5.430  ; 5.430  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 5.550  ; 5.550  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 5.542  ; 5.542  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 5.633  ; 5.633  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 5.751  ; 5.751  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 5.626  ; 5.626  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 4.854  ; 4.854  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 4.854  ; 4.854  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 5.060  ; 5.060  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 4.952  ; 4.952  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 4.887  ; 4.887  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 6.619  ; 6.619  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 6.096  ; 6.096  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 6.423  ; 6.423  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 4.111  ; 4.111  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 4.111  ; 4.111  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 4.252  ; 4.252  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 4.415  ; 4.415  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 4.253  ; 4.253  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 4.548  ; 4.548  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 4.389  ; 4.389  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 4.393  ; 4.393  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 4.174  ; 4.174  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 4.174  ; 4.174  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 4.176  ; 4.176  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 4.228  ; 4.228  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 4.296  ; 4.296  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 4.290  ; 4.290  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 4.329  ; 4.329  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 4.316  ; 4.316  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 4.343  ; 4.343  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 4.415  ; 4.415  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 4.349  ; 4.349  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 4.343  ; 4.343  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 4.468  ; 4.468  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 4.423  ; 4.423  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 4.481  ; 4.481  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 4.618  ; 4.618  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 4.731  ; 4.731  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 4.892  ; 4.892  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 4.731  ; 4.731  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 5.005  ; 5.005  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 4.995  ; 4.995  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 4.910  ; 4.910  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 4.905  ; 4.905  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 4.903  ; 4.903  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 4.447  ; 4.447  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 4.562  ; 4.562  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 4.447  ; 4.447  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 4.449  ; 4.449  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 4.597  ; 4.597  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 4.584  ; 4.584  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 4.745  ; 4.745  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 4.604  ; 4.604  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 3.706  ; 3.706  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 3.785  ; 3.785  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 3.750  ; 3.750  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 3.706  ; 3.706  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 3.764  ; 3.764  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 3.732  ; 3.732  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 3.750  ; 3.750  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 3.736  ; 3.736  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 3.919  ; 3.919  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 5.747  ; 5.747  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 5.302  ; 5.302  ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 5.302  ; 5.302  ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 5.631  ; 5.631  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 5.898  ; 5.898  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 5.631  ; 5.631  ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 3.668  ; 3.668  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 1.240  ; 1.240  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 1.290  ; 1.290  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 1.290  ; 1.290  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 1.302  ; 1.302  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 1.340  ; 1.340  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 1.340  ; 1.340  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 1.343  ; 1.343  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 1.363  ; 1.363  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 1.363  ; 1.363  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 1.356  ; 1.356  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 1.359  ; 1.359  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 1.316  ; 1.316  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 1.316  ; 1.316  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 1.295  ; 1.295  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 1.288  ; 1.288  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 1.281  ; 1.281  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 1.292  ; 1.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 1.292  ; 1.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 1.282  ; 1.282  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 1.273  ; 1.273  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 1.273  ; 1.273  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 1.240  ; 1.240  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 2.169  ; 2.169  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 2.169  ; 2.169  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 2.215  ; 2.215  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 2.359  ; 2.359  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 2.376  ; 2.376  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 2.645  ; 2.645  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 2.365  ; 2.365  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 2.373  ; 2.373  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 2.385  ; 2.385  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 2.417  ; 2.417  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 2.346  ; 2.346  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 2.546  ; 2.546  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 2.262  ; 2.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 2.367  ; 2.367  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 2.262  ; 2.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 2.196  ; 2.196  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 2.378  ; 2.378  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 2.421  ; 2.421  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 2.352  ; 2.352  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 2.683  ; 2.683  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 2.206  ; 2.206  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 2.099  ; 2.099  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 2.255  ; 2.255  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 2.235  ; 2.235  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 2.111  ; 2.111  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 2.099  ; 2.099  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 2.133  ; 2.133  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 2.232  ; 2.232  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 2.236  ; 2.236  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 2.257  ; 2.257  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 2.384  ; 2.384  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 2.372  ; 2.372  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 2.253  ; 2.253  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 2.261  ; 2.261  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 2.013  ; 2.013  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 2.013  ; 2.013  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 2.220  ; 2.220  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 2.668  ; 2.668  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 2.660  ; 2.660  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 2.886  ; 2.886  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 2.685  ; 2.685  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 2.229  ; 2.229  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 2.675  ; 2.675  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; -0.164 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; -0.164 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; -0.156 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; -0.156 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.739  ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 3.517  ; 3.517  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 3.710  ; 3.710  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 3.660  ; 3.660  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 3.254  ; 3.254  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 3.291  ; 3.291  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 3.170  ; 3.170  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 2.739  ; 2.739  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 3.511  ; 3.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 3.512  ; 3.512  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 3.461  ; 3.461  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 3.620  ; 3.620  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 3.058  ; 3.058  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 3.451  ; 3.451  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 3.459  ; 3.459  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 3.229  ; 3.229  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 4.053  ; 4.053  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 3.828  ; 3.828  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 3.493  ; 3.493  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 3.389  ; 3.389  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 3.301  ; 3.301  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 3.362  ; 3.362  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 3.037  ; 3.037  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 3.253  ; 3.253  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 2.946  ; 2.946  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 2.911  ; 2.911  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 3.497  ; 3.497  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 3.360  ; 3.360  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iKEY[0]    ; GPIO_0[29]  ; 4.886 ;    ;    ; 4.886 ;
; iSW[0]     ; oLEDR[0]    ; 5.960 ;    ;    ; 5.960 ;
; iSW[1]     ; oLEDR[1]    ; 6.212 ;    ;    ; 6.212 ;
; iSW[2]     ; oLEDR[2]    ; 6.563 ;    ;    ; 6.563 ;
; iSW[3]     ; oLEDR[3]    ; 6.162 ;    ;    ; 6.162 ;
; iSW[4]     ; oLEDR[4]    ; 5.878 ;    ;    ; 5.878 ;
; iSW[5]     ; oLEDR[5]    ; 5.812 ;    ;    ; 5.812 ;
; iSW[6]     ; oLEDR[6]    ; 5.873 ;    ;    ; 5.873 ;
; iSW[7]     ; oLEDR[7]    ; 5.848 ;    ;    ; 5.848 ;
; iSW[8]     ; oLEDR[8]    ; 5.824 ;    ;    ; 5.824 ;
; iSW[9]     ; oLEDR[9]    ; 5.627 ;    ;    ; 5.627 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.419 ;    ;    ; 5.419 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]    ; oLEDR[15]   ; 5.696 ;    ;    ; 5.696 ;
; iSW[16]    ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]    ; oLEDR[17]   ; 6.134 ;    ;    ; 6.134 ;
; iUART_RXD  ; oUART_TXD   ; 5.065 ;    ;    ; 5.065 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iKEY[0]    ; GPIO_0[29]  ; 4.886 ;    ;    ; 4.886 ;
; iSW[0]     ; oLEDR[0]    ; 5.960 ;    ;    ; 5.960 ;
; iSW[1]     ; oLEDR[1]    ; 6.212 ;    ;    ; 6.212 ;
; iSW[2]     ; oLEDR[2]    ; 6.563 ;    ;    ; 6.563 ;
; iSW[3]     ; oLEDR[3]    ; 6.162 ;    ;    ; 6.162 ;
; iSW[4]     ; oLEDR[4]    ; 5.878 ;    ;    ; 5.878 ;
; iSW[5]     ; oLEDR[5]    ; 5.812 ;    ;    ; 5.812 ;
; iSW[6]     ; oLEDR[6]    ; 5.873 ;    ;    ; 5.873 ;
; iSW[7]     ; oLEDR[7]    ; 5.848 ;    ;    ; 5.848 ;
; iSW[8]     ; oLEDR[8]    ; 5.824 ;    ;    ; 5.824 ;
; iSW[9]     ; oLEDR[9]    ; 5.627 ;    ;    ; 5.627 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.419 ;    ;    ; 5.419 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]    ; oLEDR[15]   ; 5.696 ;    ;    ; 5.696 ;
; iSW[16]    ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]    ; oLEDR[17]   ; 6.134 ;    ;    ; 6.134 ;
; iUART_RXD  ; oUART_TXD   ; 5.065 ;    ;    ; 5.065 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+---------------------------------------------+----------+--------+-----------+---------+---------------------+
; Clock                                       ; Setup    ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+----------+--------+-----------+---------+---------------------+
; Worst-case Slack                            ; -4.602   ; -0.071 ; -4.261    ; 1.318   ; 0.953               ;
;  CCD_MCLK                                   ; N/A      ; N/A    ; N/A       ; N/A     ; 37.223              ;
;  CCD_PIXCLK                                 ; -3.262   ; 0.215  ; -4.261    ; 1.626   ; 5.953               ;
;  N/C                                        ; -4.602   ; 1.240  ; N/A       ; N/A     ; N/A                 ;
;  iCLK_50                                    ; 13.636   ; -0.071 ; 10.882    ; 1.318   ; 9.000               ;
;  iCLK_50_2                                  ; N/A      ; N/A    ; N/A       ; N/A     ; 10.000              ;
;  iCLK_50_3                                  ; N/A      ; N/A    ; N/A       ; N/A     ; 10.000              ;
;  oDRAM0_CLK                                 ; N/A      ; N/A    ; N/A       ; N/A     ; 3.889               ;
;  sdram_pll:u6|altpll:altpll_component|_clk0 ; -0.330   ; 0.215  ; 1.341     ; 3.913   ; 0.953               ;
;  sdram_pll:u6|altpll:altpll_component|_clk1 ; N/A      ; N/A    ; N/A       ; N/A     ; 3.333               ;
;  vga_pll:u5|altpll:altpll_component|_clk0   ; 23.293   ; 0.215  ; 13.268    ; 15.580  ; 12.873              ;
; Design-wide TNS                             ; -377.593 ; -0.071 ; -1099.215 ; 0.0     ; 0.0                 ;
;  CCD_MCLK                                   ; N/A      ; N/A    ; N/A       ; N/A     ; 0.000               ;
;  CCD_PIXCLK                                 ; -228.727 ; 0.000  ; -1099.215 ; 0.000   ; 0.000               ;
;  N/C                                        ; -142.304 ; 0.000  ; N/A       ; N/A     ; N/A                 ;
;  iCLK_50                                    ; 0.000    ; -0.071 ; 0.000     ; 0.000   ; 0.000               ;
;  iCLK_50_2                                  ; N/A      ; N/A    ; N/A       ; N/A     ; 0.000               ;
;  iCLK_50_3                                  ; N/A      ; N/A    ; N/A       ; N/A     ; 0.000               ;
;  oDRAM0_CLK                                 ; N/A      ; N/A    ; N/A       ; N/A     ; 0.000               ;
;  sdram_pll:u6|altpll:altpll_component|_clk0 ; -6.562   ; 0.000  ; 0.000     ; 0.000   ; 0.000               ;
;  sdram_pll:u6|altpll:altpll_component|_clk1 ; N/A      ; N/A    ; N/A       ; N/A     ; 0.000               ;
;  vga_pll:u5|altpll:altpll_component|_clk0   ; 0.000    ; 0.000  ; 0.000     ; 0.000   ; 0.000               ;
+---------------------------------------------+----------+--------+-----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; -0.859 ; -0.859 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; -0.923 ; -0.923 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; -0.923 ; -0.923 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; -0.933 ; -0.933 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; -0.928 ; -0.928 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; -0.933 ; -0.933 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; -0.928 ; -0.928 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; -0.871 ; -0.871 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; -0.879 ; -0.879 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; -0.871 ; -0.871 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; -0.879 ; -0.879 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; -0.859 ; -0.859 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; -0.906 ; -0.906 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; -0.916 ; -0.916 ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; -0.936 ; -0.936 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; 2.906  ; 2.906  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; 2.906  ; 2.906  ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; 2.640  ; 2.640  ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; 5.518  ; 5.518  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; 5.452  ; 5.452  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[2]      ; CCD_PIXCLK ; 5.518  ; 5.518  ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[3]      ; CCD_PIXCLK ; 5.374  ; 5.374  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; 4.875  ; 4.875  ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; 4.875  ; 4.875  ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; 7.431  ; 7.431  ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; 7.431  ; 7.431  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; 1.330  ; 1.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; 1.286  ; 1.286  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; 1.276  ; 1.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; 1.267  ; 1.267  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; 1.267  ; 1.267  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; 1.222  ; 1.222  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; 1.262  ; 1.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; 1.262  ; 1.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; 1.229  ; 1.229  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; 1.246  ; 1.246  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; 1.256  ; 1.256  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; 1.256  ; 1.256  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; 1.254  ; 1.254  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; 1.270  ; 1.270  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; 1.268  ; 1.268  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; 1.296  ; 1.296  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; 1.317  ; 1.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; 1.310  ; 1.310  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; 1.330  ; 1.330  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; 7.336  ; 7.336  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; 7.336  ; 7.336  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; GPIO_1[*]    ; CCD_PIXCLK ; 1.610  ; 1.610  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[0]   ; CCD_PIXCLK ; 1.599  ; 1.599  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[1]   ; CCD_PIXCLK ; 1.599  ; 1.599  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[2]   ; CCD_PIXCLK ; 1.609  ; 1.609  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[3]   ; CCD_PIXCLK ; 1.602  ; 1.602  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[4]   ; CCD_PIXCLK ; 1.609  ; 1.609  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[5]   ; CCD_PIXCLK ; 1.602  ; 1.602  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[6]   ; CCD_PIXCLK ; 1.544  ; 1.544  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[7]   ; CCD_PIXCLK ; 1.553  ; 1.553  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[8]   ; CCD_PIXCLK ; 1.544  ; 1.544  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[9]   ; CCD_PIXCLK ; 1.553  ; 1.553  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[10]  ; CCD_PIXCLK ; 1.533  ; 1.533  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[11]  ; CCD_PIXCLK ; 1.578  ; 1.578  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[17]  ; CCD_PIXCLK ; 1.590  ; 1.590  ; Rise       ; CCD_PIXCLK                                 ;
;  GPIO_1[18]  ; CCD_PIXCLK ; 1.610  ; 1.610  ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; CCD_PIXCLK ; -1.329 ; -1.329 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[2]     ; CCD_PIXCLK ; -1.445 ; -1.445 ; Rise       ; CCD_PIXCLK                                 ;
;  iKEY[3]     ; CCD_PIXCLK ; -1.329 ; -1.329 ; Rise       ; CCD_PIXCLK                                 ;
; iSW[*]       ; CCD_PIXCLK ; -2.804 ; -2.804 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[1]      ; CCD_PIXCLK ; -2.819 ; -2.819 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[2]      ; CCD_PIXCLK ; -2.879 ; -2.879 ; Rise       ; CCD_PIXCLK                                 ;
;  iSW[3]      ; CCD_PIXCLK ; -2.804 ; -2.804 ; Rise       ; CCD_PIXCLK                                 ;
; iKEY[*]      ; iCLK_50    ; -1.662 ; -1.662 ; Rise       ; iCLK_50                                    ;
;  iKEY[1]     ; iCLK_50    ; -1.662 ; -1.662 ; Rise       ; iCLK_50                                    ;
; iSW[*]       ; iCLK_50    ; -2.603 ; -2.603 ; Rise       ; iCLK_50                                    ;
;  iSW[0]      ; iCLK_50    ; -2.603 ; -2.603 ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]   ; iCLK_50_3  ; -0.669 ; -0.669 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]  ; iCLK_50_3  ; -0.730 ; -0.730 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]  ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]  ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]  ; iCLK_50_3  ; -0.720 ; -0.720 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]  ; iCLK_50_3  ; -0.712 ; -0.712 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]  ; iCLK_50_3  ; -0.712 ; -0.712 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]  ; iCLK_50_3  ; -0.669 ; -0.669 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]  ; iCLK_50_3  ; -0.709 ; -0.709 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10] ; iCLK_50_3  ; -0.709 ; -0.709 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11] ; iCLK_50_3  ; -0.676 ; -0.676 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12] ; iCLK_50_3  ; -0.693 ; -0.693 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13] ; iCLK_50_3  ; -0.703 ; -0.703 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14] ; iCLK_50_3  ; -0.703 ; -0.703 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18] ; iCLK_50_3  ; -0.697 ; -0.697 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20] ; iCLK_50_3  ; -0.704 ; -0.704 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22] ; iCLK_50_3  ; -0.714 ; -0.714 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23] ; iCLK_50_3  ; -0.711 ; -0.711 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24] ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25] ; iCLK_50_3  ; -0.740 ; -0.740 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28] ; iCLK_50_3  ; -0.759 ; -0.759 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29] ; iCLK_50_3  ; -0.752 ; -0.752 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30] ; iCLK_50_3  ; -0.772 ; -0.772 ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; iSW[*]       ; iCLK_50_2  ; -3.906 ; -3.906 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  iSW[0]      ; iCLK_50_2  ; -3.906 ; -3.906 ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 10.645 ; 10.645 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 9.965  ; 9.965  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 10.291 ; 10.291 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 10.405 ; 10.405 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 9.937  ; 9.937  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 10.180 ; 10.180 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 10.151 ; 10.151 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 10.645 ; 10.645 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 12.251 ; 12.251 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 12.251 ; 12.251 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 11.540 ; 11.540 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 11.780 ; 11.780 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 11.795 ; 11.795 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 11.992 ; 11.992 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 12.248 ; 12.248 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 12.006 ; 12.006 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 12.899 ; 12.899 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 9.106  ; 9.106  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 9.556  ; 9.556  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 9.283  ; 9.283  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 9.137  ; 9.137  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 12.899 ; 12.899 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 11.675 ; 11.675 ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 12.392 ; 12.392 ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 8.819  ; 8.819  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 7.898  ; 7.898  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 8.164  ; 8.164  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 8.523  ; 8.523  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 8.208  ; 8.208  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 8.819  ; 8.819  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 8.479  ; 8.479  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 8.501  ; 8.501  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 8.195  ; 8.195  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 7.878  ; 7.878  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 7.883  ; 7.883  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 8.022  ; 8.022  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 8.152  ; 8.152  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 8.158  ; 8.158  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 8.195  ; 8.195  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 8.178  ; 8.178  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 8.810  ; 8.810  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 8.369  ; 8.369  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 8.216  ; 8.216  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 8.173  ; 8.173  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 8.494  ; 8.494  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 8.380  ; 8.380  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 8.505  ; 8.505  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 8.810  ; 8.810  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 9.742  ; 9.742  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 9.450  ; 9.450  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 9.148  ; 9.148  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 9.742  ; 9.742  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 9.720  ; 9.720  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 9.493  ; 9.493  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 9.486  ; 9.486  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 9.485  ; 9.485  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 9.130  ; 9.130  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 8.777  ; 8.777  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 8.510  ; 8.510  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 8.496  ; 8.496  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 8.820  ; 8.820  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 8.805  ; 8.805  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 9.130  ; 9.130  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 8.821  ; 8.821  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 10.550 ; 10.550 ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 6.721  ; 6.721  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 6.679  ; 6.679  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 6.624  ; 6.624  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 6.688  ; 6.688  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 6.656  ; 6.656  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 6.687  ; 6.687  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 6.654  ; 6.654  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 7.021  ; 7.021  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 10.550 ; 10.550 ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 10.267 ; 10.267 ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 10.267 ; 10.267 ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 11.204 ; 11.204 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 11.125 ; 11.125 ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 11.204 ; 11.204 ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 6.818  ; 6.818  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 5.602  ; 5.602  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 5.471  ; 5.471  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 5.466  ; 5.466  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 5.568  ; 5.568  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 5.456  ; 5.456  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 5.545  ; 5.545  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 5.282  ; 5.282  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 5.450  ; 5.450  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 5.409  ; 5.409  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 5.518  ; 5.518  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 5.437  ; 5.437  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 5.437  ; 5.437  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 5.510  ; 5.510  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 5.350  ; 5.350  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 5.511  ; 5.511  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 5.433  ; 5.433  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 5.602  ; 5.602  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 5.556  ; 5.556  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 5.575  ; 5.575  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 5.250  ; 5.250  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 5.400  ; 5.400  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 5.391  ; 5.391  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 5.326  ; 5.326  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 5.326  ; 5.326  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 5.392  ; 5.392  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 5.504  ; 5.504  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 5.349  ; 5.349  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 5.282  ; 5.282  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 5.469  ; 5.469  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 5.467  ; 5.467  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 5.534  ; 5.534  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 5.473  ; 5.473  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 5.565  ; 5.565  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 5.202  ; 5.202  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 4.196  ; 4.196  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 4.303  ; 4.303  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 4.602  ; 4.602  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 4.622  ; 4.622  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 5.202  ; 5.202  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 4.322  ; 4.322  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 4.599  ; 4.599  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 4.617  ; 4.617  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 4.626  ; 4.626  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 4.666  ; 4.666  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 4.588  ; 4.588  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 4.952  ; 4.952  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 4.582  ; 4.582  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 4.582  ; 4.582  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 4.353  ; 4.353  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 4.276  ; 4.276  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 4.621  ; 4.621  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 4.756  ; 4.756  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 4.594  ; 4.594  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 5.244  ; 5.244  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 4.292  ; 4.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 4.630  ; 4.630  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 4.334  ; 4.334  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 4.318  ; 4.318  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 4.036  ; 4.036  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 4.022  ; 4.022  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 4.076  ; 4.076  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 4.309  ; 4.309  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 4.317  ; 4.317  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 4.337  ; 4.337  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 4.630  ; 4.630  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 4.603  ; 4.603  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 4.334  ; 4.334  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 4.333  ; 4.333  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 4.294  ; 4.294  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 3.866  ; 3.866  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 4.294  ; 4.294  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 5.217  ; 5.217  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 5.134  ; 5.134  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 5.599  ; 5.599  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 5.170  ; 5.170  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 4.311  ; 4.311  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 5.149  ; 5.149  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; 1.169  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; 1.169  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; 1.176  ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; 1.176  ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 7.876  ; 7.876  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 6.859  ; 6.859  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 7.299  ; 7.299  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 7.279  ; 7.279  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 6.300  ; 6.300  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 2.630  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 6.405  ; 6.405  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 6.098  ; 6.098  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 5.132  ; 5.132  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 6.936  ; 6.936  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 6.969  ; 6.969  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 6.676  ; 6.676  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 7.024  ; 7.024  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 5.896  ; 5.896  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 6.667  ; 6.667  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 6.800  ; 6.800  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 6.379  ; 6.379  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 7.876  ; 7.876  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 7.511  ; 7.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 6.971  ; 6.971  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 6.623  ; 6.623  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 6.478  ; 6.478  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 6.684  ; 6.684  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 5.914  ; 5.914  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 6.398  ; 6.398  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 5.696  ; 5.696  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 5.653  ; 5.653  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 6.750  ; 6.750  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 6.429  ; 6.429  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 2.630  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+------------+--------+--------+------------+--------------------------------------------+
; oHEX0_D[*]     ; CCD_PIXCLK ; 4.687  ; 4.687  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[0]    ; CCD_PIXCLK ; 4.687  ; 4.687  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[1]    ; CCD_PIXCLK ; 4.892  ; 4.892  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[2]    ; CCD_PIXCLK ; 4.947  ; 4.947  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[3]    ; CCD_PIXCLK ; 4.714  ; 4.714  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[4]    ; CCD_PIXCLK ; 4.849  ; 4.849  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[5]    ; CCD_PIXCLK ; 4.826  ; 4.826  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX0_D[6]    ; CCD_PIXCLK ; 5.049  ; 5.049  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX1_D[*]     ; CCD_PIXCLK ; 5.430  ; 5.430  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[0]    ; CCD_PIXCLK ; 5.767  ; 5.767  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[1]    ; CCD_PIXCLK ; 5.430  ; 5.430  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[2]    ; CCD_PIXCLK ; 5.550  ; 5.550  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[3]    ; CCD_PIXCLK ; 5.542  ; 5.542  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[4]    ; CCD_PIXCLK ; 5.633  ; 5.633  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[5]    ; CCD_PIXCLK ; 5.751  ; 5.751  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX1_D[6]    ; CCD_PIXCLK ; 5.626  ; 5.626  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX2_D[*]     ; CCD_PIXCLK ; 4.854  ; 4.854  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[0]    ; CCD_PIXCLK ; 4.854  ; 4.854  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[1]    ; CCD_PIXCLK ; 5.060  ; 5.060  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[2]    ; CCD_PIXCLK ; 4.952  ; 4.952  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[3]    ; CCD_PIXCLK ; 4.887  ; 4.887  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[4]    ; CCD_PIXCLK ; 6.619  ; 6.619  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[5]    ; CCD_PIXCLK ; 6.096  ; 6.096  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX2_D[6]    ; CCD_PIXCLK ; 6.423  ; 6.423  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX3_D[*]     ; CCD_PIXCLK ; 4.111  ; 4.111  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[0]    ; CCD_PIXCLK ; 4.111  ; 4.111  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[1]    ; CCD_PIXCLK ; 4.252  ; 4.252  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[2]    ; CCD_PIXCLK ; 4.415  ; 4.415  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[3]    ; CCD_PIXCLK ; 4.253  ; 4.253  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[4]    ; CCD_PIXCLK ; 4.548  ; 4.548  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[5]    ; CCD_PIXCLK ; 4.389  ; 4.389  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX3_D[6]    ; CCD_PIXCLK ; 4.393  ; 4.393  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX4_D[*]     ; CCD_PIXCLK ; 4.174  ; 4.174  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[0]    ; CCD_PIXCLK ; 4.174  ; 4.174  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[1]    ; CCD_PIXCLK ; 4.176  ; 4.176  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[2]    ; CCD_PIXCLK ; 4.228  ; 4.228  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[3]    ; CCD_PIXCLK ; 4.296  ; 4.296  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[4]    ; CCD_PIXCLK ; 4.290  ; 4.290  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[5]    ; CCD_PIXCLK ; 4.329  ; 4.329  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX4_D[6]    ; CCD_PIXCLK ; 4.316  ; 4.316  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX5_D[*]     ; CCD_PIXCLK ; 4.343  ; 4.343  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[0]    ; CCD_PIXCLK ; 4.415  ; 4.415  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[1]    ; CCD_PIXCLK ; 4.349  ; 4.349  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[2]    ; CCD_PIXCLK ; 4.343  ; 4.343  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[3]    ; CCD_PIXCLK ; 4.468  ; 4.468  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[4]    ; CCD_PIXCLK ; 4.423  ; 4.423  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[5]    ; CCD_PIXCLK ; 4.481  ; 4.481  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX5_D[6]    ; CCD_PIXCLK ; 4.618  ; 4.618  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX6_D[*]     ; CCD_PIXCLK ; 4.731  ; 4.731  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[0]    ; CCD_PIXCLK ; 4.892  ; 4.892  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[1]    ; CCD_PIXCLK ; 4.731  ; 4.731  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[2]    ; CCD_PIXCLK ; 5.005  ; 5.005  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[3]    ; CCD_PIXCLK ; 4.995  ; 4.995  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[4]    ; CCD_PIXCLK ; 4.910  ; 4.910  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[5]    ; CCD_PIXCLK ; 4.905  ; 4.905  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX6_D[6]    ; CCD_PIXCLK ; 4.903  ; 4.903  ; Rise       ; CCD_PIXCLK                                 ;
; oHEX7_D[*]     ; CCD_PIXCLK ; 4.447  ; 4.447  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[0]    ; CCD_PIXCLK ; 4.562  ; 4.562  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[1]    ; CCD_PIXCLK ; 4.447  ; 4.447  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[2]    ; CCD_PIXCLK ; 4.449  ; 4.449  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[3]    ; CCD_PIXCLK ; 4.597  ; 4.597  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[4]    ; CCD_PIXCLK ; 4.584  ; 4.584  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[5]    ; CCD_PIXCLK ; 4.745  ; 4.745  ; Rise       ; CCD_PIXCLK                                 ;
;  oHEX7_D[6]    ; CCD_PIXCLK ; 4.604  ; 4.604  ; Rise       ; CCD_PIXCLK                                 ;
; oLEDG[*]       ; CCD_PIXCLK ; 3.706  ; 3.706  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[0]      ; CCD_PIXCLK ; 3.785  ; 3.785  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[1]      ; CCD_PIXCLK ; 3.750  ; 3.750  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[2]      ; CCD_PIXCLK ; 3.706  ; 3.706  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[3]      ; CCD_PIXCLK ; 3.764  ; 3.764  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[4]      ; CCD_PIXCLK ; 3.732  ; 3.732  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[5]      ; CCD_PIXCLK ; 3.750  ; 3.750  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[6]      ; CCD_PIXCLK ; 3.736  ; 3.736  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[7]      ; CCD_PIXCLK ; 3.919  ; 3.919  ; Rise       ; CCD_PIXCLK                                 ;
;  oLEDG[8]      ; CCD_PIXCLK ; 5.747  ; 5.747  ; Rise       ; CCD_PIXCLK                                 ;
; GPIO_0[*]      ; iCLK_50    ; 5.302  ; 5.302  ; Rise       ; iCLK_50                                    ;
;  GPIO_0[2]     ; iCLK_50    ; 5.302  ; 5.302  ; Rise       ; iCLK_50                                    ;
; GPIO_1[*]      ; iCLK_50    ; 5.631  ; 5.631  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[14]    ; iCLK_50    ; 5.898  ; 5.898  ; Rise       ; iCLK_50                                    ;
;  GPIO_1[20]    ; iCLK_50    ; 5.631  ; 5.631  ; Rise       ; iCLK_50                                    ;
; GPIO_CLKOUT_N1 ; iCLK_50    ; 3.668  ; 3.668  ; Rise       ; iCLK_50                                    ;
; DRAM_DQ[*]     ; iCLK_50_3  ; 1.240  ; 1.240  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[0]    ; iCLK_50_3  ; 1.290  ; 1.290  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[1]    ; iCLK_50_3  ; 1.290  ; 1.290  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[2]    ; iCLK_50_3  ; 1.302  ; 1.302  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[3]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[4]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[5]    ; iCLK_50_3  ; 1.312  ; 1.312  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[6]    ; iCLK_50_3  ; 1.340  ; 1.340  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[7]    ; iCLK_50_3  ; 1.340  ; 1.340  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[8]    ; iCLK_50_3  ; 1.343  ; 1.343  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[9]    ; iCLK_50_3  ; 1.363  ; 1.363  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[10]   ; iCLK_50_3  ; 1.363  ; 1.363  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[11]   ; iCLK_50_3  ; 1.356  ; 1.356  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[12]   ; iCLK_50_3  ; 1.359  ; 1.359  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[13]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[14]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[15]   ; iCLK_50_3  ; 1.369  ; 1.369  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[16]   ; iCLK_50_3  ; 1.316  ; 1.316  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[17]   ; iCLK_50_3  ; 1.316  ; 1.316  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[18]   ; iCLK_50_3  ; 1.295  ; 1.295  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[19]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[20]   ; iCLK_50_3  ; 1.288  ; 1.288  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[21]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[22]   ; iCLK_50_3  ; 1.298  ; 1.298  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[23]   ; iCLK_50_3  ; 1.281  ; 1.281  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[24]   ; iCLK_50_3  ; 1.292  ; 1.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[25]   ; iCLK_50_3  ; 1.292  ; 1.292  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[26]   ; iCLK_50_3  ; 1.282  ; 1.282  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[27]   ; iCLK_50_3  ; 1.273  ; 1.273  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[28]   ; iCLK_50_3  ; 1.273  ; 1.273  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[29]   ; iCLK_50_3  ; 1.240  ; 1.240  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[30]   ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  DRAM_DQ[31]   ; iCLK_50_3  ; 1.260  ; 1.260  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_A[*]    ; iCLK_50_3  ; 2.169  ; 2.169  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[0]   ; iCLK_50_3  ; 2.169  ; 2.169  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[1]   ; iCLK_50_3  ; 2.215  ; 2.215  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[2]   ; iCLK_50_3  ; 2.359  ; 2.359  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[3]   ; iCLK_50_3  ; 2.376  ; 2.376  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[4]   ; iCLK_50_3  ; 2.645  ; 2.645  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[5]   ; iCLK_50_3  ; 2.239  ; 2.239  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[6]   ; iCLK_50_3  ; 2.365  ; 2.365  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[7]   ; iCLK_50_3  ; 2.373  ; 2.373  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[8]   ; iCLK_50_3  ; 2.385  ; 2.385  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[9]   ; iCLK_50_3  ; 2.417  ; 2.417  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[10]  ; iCLK_50_3  ; 2.346  ; 2.346  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_A[11]  ; iCLK_50_3  ; 2.546  ; 2.546  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_BA[*]   ; iCLK_50_3  ; 2.262  ; 2.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[0]  ; iCLK_50_3  ; 2.367  ; 2.367  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM0_BA[1]  ; iCLK_50_3  ; 2.262  ; 2.262  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CAS_N   ; iCLK_50_3  ; 2.196  ; 2.196  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CS_N    ; iCLK_50_3  ; 2.378  ; 2.378  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_LDQM0   ; iCLK_50_3  ; 2.421  ; 2.421  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_RAS_N   ; iCLK_50_3  ; 2.352  ; 2.352  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_UDQM1   ; iCLK_50_3  ; 2.683  ; 2.683  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_WE_N    ; iCLK_50_3  ; 2.206  ; 2.206  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_A[*]    ; iCLK_50_3  ; 2.099  ; 2.099  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[0]   ; iCLK_50_3  ; 2.255  ; 2.255  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[1]   ; iCLK_50_3  ; 2.235  ; 2.235  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[2]   ; iCLK_50_3  ; 2.111  ; 2.111  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[3]   ; iCLK_50_3  ; 2.099  ; 2.099  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[4]   ; iCLK_50_3  ; 2.133  ; 2.133  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[5]   ; iCLK_50_3  ; 2.232  ; 2.232  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[6]   ; iCLK_50_3  ; 2.236  ; 2.236  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[7]   ; iCLK_50_3  ; 2.257  ; 2.257  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[8]   ; iCLK_50_3  ; 2.384  ; 2.384  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[9]   ; iCLK_50_3  ; 2.372  ; 2.372  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[10]  ; iCLK_50_3  ; 2.253  ; 2.253  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_A[11]  ; iCLK_50_3  ; 2.261  ; 2.261  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_BA[*]   ; iCLK_50_3  ; 2.013  ; 2.013  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[0]  ; iCLK_50_3  ; 2.013  ; 2.013  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
;  oDRAM1_BA[1]  ; iCLK_50_3  ; 2.220  ; 2.220  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CAS_N   ; iCLK_50_3  ; 2.668  ; 2.668  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_CS_N    ; iCLK_50_3  ; 2.660  ; 2.660  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_LDQM0   ; iCLK_50_3  ; 2.886  ; 2.886  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_RAS_N   ; iCLK_50_3  ; 2.685  ; 2.685  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_UDQM1   ; iCLK_50_3  ; 2.229  ; 2.229  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM1_WE_N    ; iCLK_50_3  ; 2.675  ; 2.675  ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk0 ;
; oDRAM0_CLK     ; iCLK_50_3  ; -0.164 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM0_CLK     ; iCLK_50_3  ;        ; -0.164 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk1 ;
; oDRAM1_CLK     ; iCLK_50_3  ; -0.156 ;        ; Rise       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; oDRAM1_CLK     ; iCLK_50_3  ;        ; -0.156 ; Fall       ; sdram_pll:u6|altpll:altpll_component|_clk2 ;
; GPIO_0[*]      ; iCLK_50_2  ; 2.739  ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[3]     ; iCLK_50_2  ; 3.517  ; 3.517  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[4]     ; iCLK_50_2  ; 3.710  ; 3.710  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[5]     ; iCLK_50_2  ; 3.660  ; 3.660  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[6]     ; iCLK_50_2  ; 3.254  ; 3.254  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ;        ; 1.357  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[8]     ; iCLK_50_2  ; 3.291  ; 3.291  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[9]     ; iCLK_50_2  ; 3.170  ; 3.170  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[10]    ; iCLK_50_2  ; 2.739  ; 2.739  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[11]    ; iCLK_50_2  ; 3.511  ; 3.511  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[12]    ; iCLK_50_2  ; 3.512  ; 3.512  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[13]    ; iCLK_50_2  ; 3.461  ; 3.461  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[14]    ; iCLK_50_2  ; 3.620  ; 3.620  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[15]    ; iCLK_50_2  ; 3.058  ; 3.058  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[16]    ; iCLK_50_2  ; 3.451  ; 3.451  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[17]    ; iCLK_50_2  ; 3.459  ; 3.459  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[18]    ; iCLK_50_2  ; 3.229  ; 3.229  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[19]    ; iCLK_50_2  ; 4.053  ; 4.053  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[20]    ; iCLK_50_2  ; 3.828  ; 3.828  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[21]    ; iCLK_50_2  ; 3.493  ; 3.493  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[22]    ; iCLK_50_2  ; 3.389  ; 3.389  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[23]    ; iCLK_50_2  ; 3.301  ; 3.301  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[24]    ; iCLK_50_2  ; 3.362  ; 3.362  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[25]    ; iCLK_50_2  ; 3.037  ; 3.037  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[26]    ; iCLK_50_2  ; 3.253  ; 3.253  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[27]    ; iCLK_50_2  ; 2.946  ; 2.946  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[28]    ; iCLK_50_2  ; 2.911  ; 2.911  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_N0 ; iCLK_50_2  ; 3.497  ; 3.497  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_CLKOUT_P0 ; iCLK_50_2  ; 3.360  ; 3.360  ; Rise       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
; GPIO_0[*]      ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
;  GPIO_0[7]     ; iCLK_50_2  ; 1.357  ;        ; Fall       ; vga_pll:u5|altpll:altpll_component|_clk0   ;
+----------------+------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iKEY[0]    ; GPIO_0[29]  ; 8.567  ;    ;    ; 8.567  ;
; iSW[0]     ; oLEDR[0]    ; 10.464 ;    ;    ; 10.464 ;
; iSW[1]     ; oLEDR[1]    ; 10.946 ;    ;    ; 10.946 ;
; iSW[2]     ; oLEDR[2]    ; 11.525 ;    ;    ; 11.525 ;
; iSW[3]     ; oLEDR[3]    ; 10.829 ;    ;    ; 10.829 ;
; iSW[4]     ; oLEDR[4]    ; 10.244 ;    ;    ; 10.244 ;
; iSW[5]     ; oLEDR[5]    ; 10.152 ;    ;    ; 10.152 ;
; iSW[6]     ; oLEDR[6]    ; 10.327 ;    ;    ; 10.327 ;
; iSW[7]     ; oLEDR[7]    ; 10.193 ;    ;    ; 10.193 ;
; iSW[8]     ; oLEDR[8]    ; 10.166 ;    ;    ; 10.166 ;
; iSW[9]     ; oLEDR[9]    ; 9.882  ;    ;    ; 9.882  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.483  ;    ;    ; 9.483  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]    ; oLEDR[15]   ; 9.958  ;    ;    ; 9.958  ;
; iSW[16]    ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]    ; oLEDR[17]   ; 10.771 ;    ;    ; 10.771 ;
; iUART_RXD  ; oUART_TXD   ; 8.893  ;    ;    ; 8.893  ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iKEY[0]    ; GPIO_0[29]  ; 4.886 ;    ;    ; 4.886 ;
; iSW[0]     ; oLEDR[0]    ; 5.960 ;    ;    ; 5.960 ;
; iSW[1]     ; oLEDR[1]    ; 6.212 ;    ;    ; 6.212 ;
; iSW[2]     ; oLEDR[2]    ; 6.563 ;    ;    ; 6.563 ;
; iSW[3]     ; oLEDR[3]    ; 6.162 ;    ;    ; 6.162 ;
; iSW[4]     ; oLEDR[4]    ; 5.878 ;    ;    ; 5.878 ;
; iSW[5]     ; oLEDR[5]    ; 5.812 ;    ;    ; 5.812 ;
; iSW[6]     ; oLEDR[6]    ; 5.873 ;    ;    ; 5.873 ;
; iSW[7]     ; oLEDR[7]    ; 5.848 ;    ;    ; 5.848 ;
; iSW[8]     ; oLEDR[8]    ; 5.824 ;    ;    ; 5.824 ;
; iSW[9]     ; oLEDR[9]    ; 5.627 ;    ;    ; 5.627 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.419 ;    ;    ; 5.419 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]    ; oLEDR[15]   ; 5.696 ;    ;    ; 5.696 ;
; iSW[16]    ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]    ; oLEDR[17]   ; 6.134 ;    ;    ; 6.134 ;
; iUART_RXD  ; oUART_TXD   ; 5.065 ;    ;    ; 5.065 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
; CCD_PIXCLK                                 ; CCD_PIXCLK                                 ; 10960      ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; CCD_PIXCLK                                 ; 114        ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; CCD_PIXCLK                                 ; 20         ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; iCLK_50                                    ; 3072       ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C                                        ; 128        ; 0        ; 0        ; 0        ;
; CCD_PIXCLK                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 20         ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 13843      ; 0        ; 0        ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0   ; false path ; 0        ; 0        ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; vga_pll:u5|altpll:altpll_component|_clk0   ; 8342       ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
; CCD_PIXCLK                                 ; CCD_PIXCLK                                 ; 10960      ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; CCD_PIXCLK                                 ; 114        ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; CCD_PIXCLK                                 ; 20         ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; iCLK_50                                    ; 3072       ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; N/C                                        ; 128        ; 0        ; 0        ; 0        ;
; CCD_PIXCLK                                 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 20         ; 0        ; 0        ; 0        ;
; iCLK_50                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 13843      ; 0        ; 0        ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; 0        ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; vga_pll:u5|altpll:altpll_component|_clk0   ; false path ; 0        ; 0        ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; vga_pll:u5|altpll:altpll_component|_clk0   ; 8342       ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
; iCLK_50                                    ; CCD_PIXCLK                                 ; 323        ; 0        ; 0          ; 0        ;
; iCLK_50                                    ; iCLK_50                                    ; 538        ; 0        ; 0          ; 0        ;
; iCLK_50                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; false path ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0          ; 60       ; 0          ; 0        ;
; iCLK_50                                    ; vga_pll:u5|altpll:altpll_component|_clk0   ; false path ; 0        ; false path ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; vga_pll:u5|altpll:altpll_component|_clk0   ; 0          ; 30       ; 0          ; 0        ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                       ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
; iCLK_50                                    ; CCD_PIXCLK                                 ; 323        ; 0        ; 0          ; 0        ;
; iCLK_50                                    ; iCLK_50                                    ; 538        ; 0        ; 0          ; 0        ;
; iCLK_50                                    ; sdram_pll:u6|altpll:altpll_component|_clk0 ; false path ; 0        ; false path ; 0        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; sdram_pll:u6|altpll:altpll_component|_clk0 ; 0          ; 60       ; 0          ; 0        ;
; iCLK_50                                    ; vga_pll:u5|altpll:altpll_component|_clk0   ; false path ; 0        ; false path ; 0        ;
; vga_pll:u5|altpll:altpll_component|_clk0   ; vga_pll:u5|altpll:altpll_component|_clk0   ; 0          ; 30       ; 0          ; 0        ;
+--------------------------------------------+--------------------------------------------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 3     ; 3    ;
; Unconstrained Input Ports       ; 24    ; 62   ;
; Unconstrained Input Port Paths  ; 115   ; 153  ;
; Unconstrained Output Ports      ; 162   ; 162  ;
; Unconstrained Output Port Paths ; 343   ; 343  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed May 18 12:54:31 2016
Info: Command: quartus_sta DE2_70 -c DE2_70
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Info (332104): Reading SDC File: 'DE2_70.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk0} {u6|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -phase -90.00 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk1} {u6|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -multiply_by 3 -phase -90.00 -duty_cycle 50.00 -name {sdram_pll:u6|altpll:altpll_component|_clk2} {u6|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {u5|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {vga_pll:u5|altpll:altpll_component|_clk0} {u5|altpll_component|pll|clk[0]}
Warning (332174): Ignored filter at DE2_70.sdc(100): CCD_Capture:u2|mCCD_DATA could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(100): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u2|mCCD_DATA}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(101): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u2|mCCD_DATA}]
Warning (332174): Ignored filter at DE2_70.sdc(103): CCD_Capture:u3|Pre_FVAL could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(103): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u3|Pre_FVAL}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(104): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u3|Pre_FVAL}]
Warning (332174): Ignored filter at DE2_70.sdc(106): CCD_Capture:u3|mCCD_LVAL could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(106): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {CCD_Capture:u3|mCCD_LVAL}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(107): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {CCD_Capture:u3|mCCD_LVAL}]
Warning (332174): Ignored filter at DE2_70.sdc(112): Sdram_Control_4Port:u6|mDATAOUT could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(112): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {Sdram_Control_4Port:u6|mDATAOUT}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(113): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {Sdram_Control_4Port:u6|mDATAOUT}]
Warning (332174): Ignored filter at DE2_70.sdc(115): Sdram_Control_4Port:u11|mDATAOUT could not be matched with a port
Warning (332049): Ignored set_output_delay at DE2_70.sdc(115): Argument <targets> is an empty collection
    Info (332050): set_output_delay 0.0 -clock "N/C" [get_ports {Sdram_Control_4Port:u11|mDATAOUT}]
Warning (332049): Ignored set_max_delay at DE2_70.sdc(116): Argument <to> is an empty collection
    Info (332050): set_max_delay 1 -from [get_keepers *] -to [get_ports {Sdram_Control_4Port:u11|mDATAOUT}]
Warning (332174): Ignored filter at DE2_70.sdc(126): GPIO_CLKOUT_N1 could not be matched with a clock
Warning (332174): Ignored filter at DE2_70.sdc(126): GPIO_CLKIN_N1 could not be matched with a clock
Warning (332060): Node: Reset_Delay:u1|oRST_1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u9|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.602
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.602      -142.304 N/C 
    Info (332119):    -3.262      -228.727 CCD_PIXCLK 
    Info (332119):    -0.330        -6.562 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    13.636         0.000 iCLK_50 
    Info (332119):    23.293         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case hold slack is -0.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.071        -0.071 iCLK_50 
    Info (332119):     0.391         0.000 CCD_PIXCLK 
    Info (332119):     0.391         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     0.391         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):     2.476         0.000 N/C 
Info (332146): Worst-case recovery slack is -4.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.261     -1099.215 CCD_PIXCLK 
    Info (332119):     1.341         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    10.882         0.000 iCLK_50 
    Info (332119):    13.268         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case removal slack is 1.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.649         0.000 iCLK_50 
    Info (332119):     2.675         0.000 CCD_PIXCLK 
    Info (332119):     4.363         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    16.028         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case minimum pulse width slack is 0.953
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.953         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     3.333         0.000 sdram_pll:u6|altpll:altpll_component|_clk1 
    Info (332119):     3.889         0.000 oDRAM0_CLK 
    Info (332119):     5.953         0.000 CCD_PIXCLK 
    Info (332119):     9.000         0.000 iCLK_50 
    Info (332119):    10.000         0.000 iCLK_50_2 
    Info (332119):    10.000         0.000 iCLK_50_3 
    Info (332119):    12.873         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):    37.223         0.000 CCD_MCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -4.602
    Info (332115): -to_clock [get_clocks {N/C}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -4.602 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]
    Info (332115): To Node      : DRAM_DQ[15]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : N/C
    Info (332115): Max Delay Exception      : 1.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.286      0.286  R        clock network delay
    Info (332115):      0.495      0.209     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]
    Info (332115):      0.583      0.088 RR  CELL  u7|write_fifo2|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a9|portadataout[6]
    Info (332115):      2.191      1.608 RR    IC  u7|mDATAIN[15]~15|datac
    Info (332115):      2.462      0.271 RR  CELL  u7|mDATAIN[15]~15|combout
    Info (332115):      2.930      0.468 RR    IC  DRAM_DQ[15]|datain
    Info (332115):      5.602      2.672 RR  CELL  DRAM_DQ[15]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      1.000      0.000  R        clock network delay
    Info (332115):      1.000      0.000  R  oExt  DRAM_DQ[15]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.602
    Info (332115): Data Required Time :     1.000
    Info (332115): Slack              :    -4.602 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -3.262
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -3.262 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : Arbitrator:arbiter|disp_R[11]
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.000  166720.000           launch edge time
    Info (332115): 166723.935      3.935  R        clock network delay
    Info (332115): 166724.185      0.250     uTco  Reset_Delay:u1|oRST_1
    Info (332115): 166724.185      0.000 FF  CELL  u1|oRST_1|regout
    Info (332115): 166724.679      0.494 FF    IC  arbiter|disp_G[2]~2|datad
    Info (332115): 166724.829      0.150 FR  CELL  arbiter|disp_G[2]~2|combout
    Info (332115): 166725.490      0.661 RR    IC  arbiter|disp_R[11]|ena
    Info (332115): 166726.150      0.660 RR  CELL  Arbitrator:arbiter|disp_R[11]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.001  166720.001           latch edge time
    Info (332115): 166722.852      2.851  R        clock network delay
    Info (332115): 166722.888      0.036     uTsu  Arbitrator:arbiter|disp_R[11]
    Info (332115): 
    Info (332115): Data Arrival Time  : 166726.150
    Info (332115): Data Required Time : 166722.888
    Info (332115): Slack              :    -3.262 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.330
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.330 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : DRAM_DQ[30]
    Info (332115): To Node      : Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): Launch Clock : n/a
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Max Delay Exception      : 1.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  iExt  DRAM_DQ[30]
    Info (332115):      1.229      1.229 RR  CELL  Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      0.975     -0.025  R        clock network delay
    Info (332115):      0.899     -0.076     uTsu  Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.229
    Info (332115): Data Required Time :     0.899
    Info (332115): Slack              :    -0.330 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 13.636
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 13.636 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : Reset_Delay:u1|oRST_1
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.935      3.935  R        clock network delay
    Info (332115):      4.185      0.250     uTco  Reset_Delay:u1|oRST_1
    Info (332115):      4.185      0.000 RR  CELL  u1|oRST_1|regout
    Info (332115):      7.006      2.821 RR    IC  u1|oRST_1~0|datab
    Info (332115):      7.426      0.420 RR  CELL  u1|oRST_1~0|combout
    Info (332115):     10.006      2.580 RR    IC  u1|oRST_1~1|datac
    Info (332115):     10.251      0.245 RR  CELL  u1|oRST_1~1|combout
    Info (332115):     10.251      0.000 RR    IC  u1|oRST_1|datain
    Info (332115):     10.335      0.084 RR  CELL  Reset_Delay:u1|oRST_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.935      3.935  R        clock network delay
    Info (332115):     23.971      0.036     uTsu  Reset_Delay:u1|oRST_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.335
    Info (332115): Data Required Time :    23.971
    Info (332115): Slack              :    13.636 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.293
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.293 
    Info (332115): ===================================================================
    Info (332115): From Node    : touch_tcon:u10|x_cnt[9]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.212      0.212  R        clock network delay
    Info (332115):      0.462      0.250     uTco  touch_tcon:u10|x_cnt[9]
    Info (332115):      0.462      0.000 FF  CELL  u10|x_cnt[9]|regout
    Info (332115):      1.234      0.772 FF    IC  u10|LessThan5~0|dataa
    Info (332115):      1.644      0.410 FF  CELL  u10|LessThan5~0|combout
    Info (332115):      1.891      0.247 FF    IC  u10|LessThan5~1|datab
    Info (332115):      2.284      0.393 FF  CELL  u10|LessThan5~1|combout
    Info (332115):      2.538      0.254 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|valid_rdreq~0|datab
    Info (332115):      2.931      0.393 FR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|valid_rdreq~0|combout
    Info (332115):      3.681      0.750 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~1|dataa
    Info (332115):      4.119      0.438 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~1|combout
    Info (332115):      5.163      1.044 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~5|dataa
    Info (332115):      5.571      0.408 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~5|combout
    Info (332115):      5.841      0.270 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~6|datad
    Info (332115):      5.991      0.150 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~6|combout
    Info (332115):      6.413      0.422 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[9]~7|dataa
    Info (332115):      6.851      0.438 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[9]~7|combout
    Info (332115):      6.851      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[9]|datain
    Info (332115):      6.935      0.084 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     30.000     30.000           latch edge time
    Info (332115):     30.192      0.192  R        clock network delay
    Info (332115):     30.228      0.036     uTsu  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.935
    Info (332115): Data Required Time :    30.228
    Info (332115): Slack              :    23.293 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -0.071
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is -0.071 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11]
    Info (332115): To Node      : lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.853      2.853  R        clock network delay
    Info (332115):      3.103      0.250     uTco  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11]
    Info (332115):      3.103      0.000 RR  CELL  u11|u0|mI2S_CLK_DIV[11]|regout
    Info (332115):      3.617      0.514 RR    IC  u11|u0|mI2S_CLK~0|datab
    Info (332115):      4.037      0.420 RR  CELL  u11|u0|mI2S_CLK~0|combout
    Info (332115):      4.037      0.000 RR    IC  u11|u0|mI2S_CLK|datain
    Info (332115):      4.121      0.084 RR  CELL  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.926      3.926  R        clock network delay
    Info (332115):      4.192      0.266      uTh  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.121
    Info (332115): Data Required Time :     4.192
    Info (332115): Slack              :    -0.071 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.391
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.391 
    Info (332115): ===================================================================
    Info (332115): From Node    : CCD_Capture:u2|mSTART
    Info (332115): To Node      : CCD_Capture:u2|mSTART
    Info (332115): Launch Clock : CCD_PIXCLK
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.884      2.884  R        clock network delay
    Info (332115):      3.134      0.250     uTco  CCD_Capture:u2|mSTART
    Info (332115):      3.134      0.000 RR  CELL  u2|mSTART|regout
    Info (332115):      3.134      0.000 RR    IC  u2|mSTART~0|datac
    Info (332115):      3.457      0.323 RR  CELL  u2|mSTART~0|combout
    Info (332115):      3.457      0.000 RR    IC  u2|mSTART|datain
    Info (332115):      3.541      0.084 RR  CELL  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.884      2.884  R        clock network delay
    Info (332115):      3.150      0.266      uTh  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.541
    Info (332115): Data Required Time :     3.150
    Info (332115): Slack              :     0.391 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.391
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.391 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.217      0.217  R        clock network delay
    Info (332115):      0.467      0.250     uTco  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115):      0.467      0.000 RR  CELL  u7|control1|init_timer[0]|regout
    Info (332115):      0.467      0.000 RR    IC  u7|control1|init_timer[0]~43|datac
    Info (332115):      0.790      0.323 RR  CELL  u7|control1|init_timer[0]~43|combout
    Info (332115):      0.790      0.000 RR    IC  u7|control1|init_timer[0]|datain
    Info (332115):      0.874      0.084 RR  CELL  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.217      0.217  R        clock network delay
    Info (332115):      0.483      0.266      uTh  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.874
    Info (332115): Data Required Time :     0.483
    Info (332115): Slack              :     0.391 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.391
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.391 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.192      0.192  R        clock network delay
    Info (332115):      0.442      0.250     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115):      0.442      0.000 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[7]|regout
    Info (332115):      0.442      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[7]~6|datac
    Info (332115):      0.765      0.323 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[7]~6|combout
    Info (332115):      0.765      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[7]|datain
    Info (332115):      0.849      0.084 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.192      0.192  R        clock network delay
    Info (332115):      0.458      0.266      uTh  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.849
    Info (332115): Data Required Time :     0.458
    Info (332115): Slack              :     0.391 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.476
    Info (332115): -to_clock [get_clocks {N/C}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.476 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13
    Info (332115): To Node      : DRAM_DQ[29]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : N/C
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.005     -0.005  R        clock network delay
    Info (332115):      0.147      0.152     uTco  Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13
    Info (332115):      2.476      2.329 RR  CELL  DRAM_DQ[29]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  DRAM_DQ[29]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.476
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     2.476 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (1 violated).  Worst case slack is -4.261
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is -4.261 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : RAW2RGB:u3|wData2_d2[7]
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.000  166720.000           launch edge time
    Info (332115): 166723.935      3.935  R        clock network delay
    Info (332115): 166724.185      0.250     uTco  Reset_Delay:u1|oRST_1
    Info (332115): 166724.185      0.000 RR  CELL  u1|oRST_1|regout
    Info (332115): 166724.825      0.640 RR    IC  u1|oRST_1~clkctrl|inclk[0]
    Info (332115): 166724.825      0.000 RR  CELL  u1|oRST_1~clkctrl|outclk
    Info (332115): 166726.412      1.587 RR    IC  u3|wData2_d2[7]|aclr
    Info (332115): 166727.168      0.756 RR  CELL  RAW2RGB:u3|wData2_d2[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.001  166720.001           latch edge time
    Info (332115): 166722.871      2.870  R        clock network delay
    Info (332115): 166722.907      0.036     uTsu  RAW2RGB:u3|wData2_d2[7]
    Info (332115): 
    Info (332115): Data Arrival Time  : 166727.168
    Info (332115): Data Required Time : 166722.907
    Info (332115): Slack              :    -4.261 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.341
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.341 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.333      3.333           launch edge time
    Info (332115):      3.561      0.228  F        clock network delay
    Info (332115):      3.811      0.250     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):      3.811      0.000 RR  CELL  u8|write_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):      4.825      1.014 RR    IC  u8|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]|aclr
    Info (332115):      5.581      0.756 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.666      6.666           latch edge time
    Info (332115):      6.886      0.220  R        clock network delay
    Info (332115):      6.922      0.036     uTsu  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.581
    Info (332115): Data Required Time :     6.922
    Info (332115): Slack              :     1.341 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.882
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.882 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.935      3.935  R        clock network delay
    Info (332115):      4.185      0.250     uTco  Reset_Delay:u1|oRST_1
    Info (332115):      4.185      0.000 FF  CELL  u1|oRST_1|regout
    Info (332115):      7.520      3.335 FF    IC  u9|i2c_reset~0|datad
    Info (332115):      7.670      0.150 FR  CELL  u9|i2c_reset~0|combout
    Info (332115):      7.910      0.240 RR    IC  u9|i2c_reset|datad
    Info (332115):      8.059      0.149 RR  CELL  u9|i2c_reset|combout
    Info (332115):     11.384      3.325 RR    IC  u9|mI2C_CTRL_CLK|aclr
    Info (332115):     12.140      0.756 RF  CELL  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.986      2.986  R        clock network delay
    Info (332115):     23.022      0.036     uTsu  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :    12.140
    Info (332115): Data Required Time :    23.022
    Info (332115): Slack              :    10.882 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 13.268
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 13.268 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           launch edge time
    Info (332115):     15.197      0.197  F        clock network delay
    Info (332115):     15.447      0.250     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):     15.447      0.000 RR  CELL  u8|read_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):     16.207      0.760 RR    IC  u8|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[6]|aclr
    Info (332115):     16.963      0.756 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     30.000     30.000           latch edge time
    Info (332115):     30.195      0.195  R        clock network delay
    Info (332115):     30.231      0.036     uTsu  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.963
    Info (332115): Data Required Time :    30.231
    Info (332115): Slack              :    13.268 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.649
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.649 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_0
    Info (332115): To Node      : lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.843      2.843  R        clock network delay
    Info (332115):      3.093      0.250     uTco  Reset_Delay:u1|oRST_0
    Info (332115):      3.093      0.000 RR  CELL  u1|oRST_0|regout
    Info (332115):      3.839      0.746 RR    IC  u1|oRST_0~clkctrl|inclk[0]
    Info (332115):      3.839      0.000 RR  CELL  u1|oRST_0~clkctrl|outclk
    Info (332115):      5.085      1.246 RR    IC  u11|u0|mI2S_CLK|aclr
    Info (332115):      5.841      0.756 RR  CELL  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.926      3.926  R        clock network delay
    Info (332115):      4.192      0.266      uTh  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.841
    Info (332115): Data Required Time :     4.192
    Info (332115): Slack              :     1.649 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.675
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.675 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_2
    Info (332115): To Node      : CCD_Capture:u2|mSTART
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.843      2.843  R        clock network delay
    Info (332115):      3.093      0.250     uTco  Reset_Delay:u1|oRST_2
    Info (332115):      3.093      0.000 RR  CELL  u1|oRST_2|regout
    Info (332115):      3.825      0.732 RR    IC  u1|oRST_2~clkctrl|inclk[0]
    Info (332115):      3.825      0.000 RR  CELL  u1|oRST_2~clkctrl|outclk
    Info (332115):      5.069      1.244 RR    IC  u2|mSTART|aclr
    Info (332115):      5.825      0.756 RR  CELL  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.884      2.884  R        clock network delay
    Info (332115):      3.150      0.266      uTh  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.825
    Info (332115): Data Required Time :     3.150
    Info (332115): Slack              :     2.675 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.363
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.363 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.333      3.333           launch edge time
    Info (332115):      3.590      0.257  F        clock network delay
    Info (332115):      3.840      0.250     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):      3.840      0.000 RR  CELL  u7|write_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):      4.130      0.290 RR    IC  u7|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p|sub_parity6a1|aclr
    Info (332115):      4.886      0.756 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.257      0.257  R        clock network delay
    Info (332115):      0.523      0.266      uTh  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.886
    Info (332115): Data Required Time :     0.523
    Info (332115): Slack              :     4.363 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 16.028
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 16.028 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           launch edge time
    Info (332115):     15.197      0.197  F        clock network delay
    Info (332115):     15.447      0.250     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):     15.447      0.000 RR  CELL  u8|read_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):     15.735      0.288 RR    IC  u8|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[0]|aclr
    Info (332115):     16.491      0.756 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.197      0.197  R        clock network delay
    Info (332115):      0.463      0.266      uTh  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.491
    Info (332115): Data Required Time :     0.463
    Info (332115): Slack              :    16.028 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 0.953
    Info (332113): Targets: [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 0.953 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): Clock            : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_3
    Info (332113):      0.989      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113):      3.039      2.050 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -2.594     -5.633 RR  CELL  u6|altpll_component|pll|clk[0]
    Info (332113):     -1.546      1.048 RR    IC  u6|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.546      0.000 RR  CELL  u6|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.395      1.151 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk1
    Info (332113):      0.241      0.636 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.333      3.333           launch edge time
    Info (332113):      3.333      0.000           source latency
    Info (332113):      3.333      0.000           iCLK_50_3
    Info (332113):      4.322      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113):      6.372      2.050 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):      0.739     -5.633 RR  CELL  u6|altpll_component|pll|clk[0]
    Info (332113):      1.787      1.048 FF    IC  u6|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      1.787      0.000 FF  CELL  u6|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      2.938      1.151 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk1
    Info (332113):      3.574      0.636 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :     3.333
    Info (332113): Slack            :     0.953
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.333
    Info (332113): Targets: [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.333 
    Info (332113): ===================================================================
    Info (332113): Node             : oDRAM0_CLK
    Info (332113): Clock            : sdram_pll:u6|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -1.666     -1.666           launch edge time
    Info (332113):     -1.666      0.000           source latency
    Info (332113):     -1.666      0.000           iCLK_50_3
    Info (332113):     -0.677      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113):      1.373      2.050 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -4.260     -5.633 RR  CELL  u6|altpll_component|pll|clk[1]
    Info (332113):     -3.212      1.048 RR    IC  u6|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -3.212      0.000 RR  CELL  u6|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -1.610      1.602 RR    IC  oDRAM0_CLK|datain
    Info (332113):      1.169      2.779 RR  CELL  oDRAM0_CLK
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      1.667      1.667           launch edge time
    Info (332113):      1.667      0.000           source latency
    Info (332113):      1.667      0.000           iCLK_50_3
    Info (332113):      2.656      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113):      4.706      2.050 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -0.927     -5.633 RR  CELL  u6|altpll_component|pll|clk[1]
    Info (332113):      0.121      1.048 FF    IC  u6|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.121      0.000 FF  CELL  u6|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.723      1.602 FF    IC  oDRAM0_CLK|datain
    Info (332113):      4.502      2.779 FF  CELL  oDRAM0_CLK
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     3.333
    Info (332113): Slack            :     3.333
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.889
    Info (332113): Targets: [get_clocks {oDRAM0_CLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.889 
    Info (332113): ===================================================================
    Info (332113): Node             : oDRAM0_CLK
    Info (332113): Clock            : oDRAM0_CLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :     6.666
    Info (332113): Slack            :     3.889
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 5.953
    Info (332113): Targets: [get_clocks {CCD_PIXCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 5.953 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): Clock            : CCD_PIXCLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           GPIO_CLKIN_N1
    Info (332113):      0.989      0.989 RR  CELL  GPIO_CLKIN_N1|combout
    Info (332113):      1.103      0.114 RR    IC  GPIO_CLKIN_N1~clkctrl|inclk[0]
    Info (332113):      1.103      0.000 RR  CELL  GPIO_CLKIN_N1~clkctrl|outclk
    Info (332113):      2.267      1.164 RR    IC  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|clk1
    Info (332113):      2.956      0.689 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      8.333      8.333           launch edge time
    Info (332113):      8.333      0.000           source latency
    Info (332113):      8.333      0.000           GPIO_CLKIN_N1
    Info (332113):      9.322      0.989 FF  CELL  GPIO_CLKIN_N1|combout
    Info (332113):      9.436      0.114 FF    IC  GPIO_CLKIN_N1~clkctrl|inclk[0]
    Info (332113):      9.436      0.000 FF  CELL  GPIO_CLKIN_N1~clkctrl|outclk
    Info (332113):     10.600      1.164 FF    IC  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|clk1
    Info (332113):     11.289      0.689 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :     8.333
    Info (332113): Slack            :     5.953
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {iCLK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): Clock            : iCLK_50
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50
    Info (332113):      0.959      0.959 RR  CELL  iCLK_50|combout
    Info (332113):      1.071      0.112 RR    IC  iCLK_50~clkctrl|inclk[0]
    Info (332113):      1.071      0.000 RR  CELL  iCLK_50~clkctrl|outclk
    Info (332113):      2.314      1.243 RR    IC  u9|combo_cnt[0]|clk
    Info (332113):      2.851      0.537 RR  CELL  I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50
    Info (332113):     10.959      0.959 FF  CELL  iCLK_50|combout
    Info (332113):     11.071      0.112 FF    IC  iCLK_50~clkctrl|inclk[0]
    Info (332113):     11.071      0.000 FF  CELL  iCLK_50~clkctrl|outclk
    Info (332113):     12.314      1.243 FF    IC  u9|combo_cnt[0]|clk
    Info (332113):     12.851      0.537 FF  CELL  I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {iCLK_50_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : iCLK_50_2|combout
    Info (332113): Clock            : iCLK_50_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_2
    Info (332113):      0.979      0.979 RR  CELL  iCLK_50_2|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50_2
    Info (332113):     10.979      0.979 FF  CELL  iCLK_50_2|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {iCLK_50_3}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : iCLK_50_3|combout
    Info (332113): Clock            : iCLK_50_3
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_3
    Info (332113):      0.989      0.989 RR  CELL  iCLK_50_3|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50_3
    Info (332113):     10.989      0.989 FF  CELL  iCLK_50_3|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.873
    Info (332113): Targets: [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.873 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): Clock            : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_2
    Info (332113):      0.979      0.979 RR  CELL  iCLK_50_2|combout
    Info (332113):      3.025      2.046 RR    IC  u5|altpll_component|pll|inclk[0]
    Info (332113):     -2.608     -5.633 RR  CELL  u5|altpll_component|pll|clk[0]
    Info (332113):     -1.570      1.038 RR    IC  u5|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.570      0.000 RR  CELL  u5|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.419      1.151 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk0
    Info (332113):      0.216      0.635 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     15.000     15.000           launch edge time
    Info (332113):     15.000      0.000           source latency
    Info (332113):     15.000      0.000           iCLK_50_2
    Info (332113):     15.979      0.979 RR  CELL  iCLK_50_2|combout
    Info (332113):     18.025      2.046 RR    IC  u5|altpll_component|pll|inclk[0]
    Info (332113):     12.392     -5.633 RR  CELL  u5|altpll_component|pll|clk[0]
    Info (332113):     13.430      1.038 FF    IC  u5|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.430      0.000 FF  CELL  u5|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.581      1.151 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk0
    Info (332113):     15.216      0.635 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    15.000
    Info (332113): Slack            :    12.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.223
    Info (332113): Targets: [get_clocks {CCD_MCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.223 
    Info (332113): ===================================================================
    Info (332113): Node             : GPIO_CLKOUT_N1
    Info (332113): Clock            : CCD_MCLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.223
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: Reset_Delay:u1|oRST_1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u9|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.862
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.862       -57.179 N/C 
    Info (332119):    -1.452       -98.369 CCD_PIXCLK 
    Info (332119):     0.142         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    16.983         0.000 iCLK_50 
    Info (332119):    26.976         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case hold slack is 0.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.106         0.000 iCLK_50 
    Info (332119):     0.215         0.000 CCD_PIXCLK 
    Info (332119):     0.215         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     0.215         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):     1.240         0.000 N/C 
Info (332146): Worst-case recovery slack is -2.249
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.249      -620.405 CCD_PIXCLK 
    Info (332119):     2.300         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    14.081         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):    15.411         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 1.318
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.318         0.000 iCLK_50 
    Info (332119):     1.626         0.000 CCD_PIXCLK 
    Info (332119):     3.913         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):    15.580         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
Info (332146): Worst-case minimum pulse width slack is 0.953
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.953         0.000 sdram_pll:u6|altpll:altpll_component|_clk0 
    Info (332119):     3.333         0.000 sdram_pll:u6|altpll:altpll_component|_clk1 
    Info (332119):     3.889         0.000 oDRAM0_CLK 
    Info (332119):     5.953         0.000 CCD_PIXCLK 
    Info (332119):     9.000         0.000 iCLK_50 
    Info (332119):    10.000         0.000 iCLK_50_2 
    Info (332119):    10.000         0.000 iCLK_50_3 
    Info (332119):    12.873         0.000 vga_pll:u5|altpll:altpll_component|_clk0 
    Info (332119):    37.223         0.000 CCD_MCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -1.862
    Info (332115): -to_clock [get_clocks {N/C}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -1.862 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]
    Info (332115): To Node      : DRAM_DQ[15]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : N/C
    Info (332115): Max Delay Exception      : 1.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.191      0.191  R        clock network delay
    Info (332115):      0.313      0.122     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]
    Info (332115):      0.367      0.054 RR  CELL  u7|write_fifo2|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a9|portadataout[6]
    Info (332115):      1.089      0.722 RR    IC  u7|mDATAIN[15]~15|datac
    Info (332115):      1.196      0.107 RR  CELL  u7|mDATAIN[15]~15|combout
    Info (332115):      1.414      0.218 RR    IC  DRAM_DQ[15]|datain
    Info (332115):      2.862      1.448 RR  CELL  DRAM_DQ[15]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      1.000      0.000  R        clock network delay
    Info (332115):      1.000      0.000  R  oExt  DRAM_DQ[15]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.862
    Info (332115): Data Required Time :     1.000
    Info (332115): Slack              :    -1.862 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -1.452
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -1.452 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : Arbitrator:arbiter|disp_R[11]
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.000  166720.000           launch edge time
    Info (332115): 166722.124      2.124  R        clock network delay
    Info (332115): 166722.265      0.141     uTco  Reset_Delay:u1|oRST_1
    Info (332115): 166722.265      0.000 FF  CELL  u1|oRST_1|regout
    Info (332115): 166722.513      0.248 FF    IC  arbiter|disp_G[2]~2|datad
    Info (332115): 166722.592      0.079 FR  CELL  arbiter|disp_G[2]~2|combout
    Info (332115): 166722.885      0.293 RR    IC  arbiter|disp_R[11]|ena
    Info (332115): 166723.258      0.373 RR  CELL  Arbitrator:arbiter|disp_R[11]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.001  166720.001           latch edge time
    Info (332115): 166721.774      1.773  R        clock network delay
    Info (332115): 166721.806      0.032     uTsu  Arbitrator:arbiter|disp_R[11]
    Info (332115): 
    Info (332115): Data Arrival Time  : 166723.258
    Info (332115): Data Required Time : 166721.806
    Info (332115): Slack              :    -1.452 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.142
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.142 
    Info (332115): ===================================================================
    Info (332115): From Node    : DRAM_DQ[30]
    Info (332115): To Node      : Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): Launch Clock : n/a
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Max Delay Exception      : 1.000
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  iExt  DRAM_DQ[30]
    Info (332115):      0.711      0.711 RR  CELL  Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      0.888     -0.112  R        clock network delay
    Info (332115):      0.853     -0.035     uTsu  Sdram_Control_4Port:u8|mDATAOUT[14]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.711
    Info (332115): Data Required Time :     0.853
    Info (332115): Slack              :     0.142 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 16.983
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 16.983 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : Reset_Delay:u1|oRST_1
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.124      2.124  R        clock network delay
    Info (332115):      2.265      0.141     uTco  Reset_Delay:u1|oRST_1
    Info (332115):      2.265      0.000 RR  CELL  u1|oRST_1|regout
    Info (332115):      3.643      1.378 RR    IC  u1|oRST_1~0|datab
    Info (332115):      3.818      0.175 RR  CELL  u1|oRST_1~0|combout
    Info (332115):      5.024      1.206 RR    IC  u1|oRST_1~1|datac
    Info (332115):      5.131      0.107 RR  CELL  u1|oRST_1~1|combout
    Info (332115):      5.131      0.000 RR    IC  u1|oRST_1|datain
    Info (332115):      5.173      0.042 RR  CELL  Reset_Delay:u1|oRST_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.124      2.124  R        clock network delay
    Info (332115):     22.156      0.032     uTsu  Reset_Delay:u1|oRST_1
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.173
    Info (332115): Data Required Time :    22.156
    Info (332115): Slack              :    16.983 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 26.976
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 26.976 
    Info (332115): ===================================================================
    Info (332115): From Node    : touch_tcon:u10|x_cnt[9]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.119      0.119  R        clock network delay
    Info (332115):      0.260      0.141     uTco  touch_tcon:u10|x_cnt[9]
    Info (332115):      0.260      0.000 FF  CELL  u10|x_cnt[9]|regout
    Info (332115):      0.618      0.358 FF    IC  u10|LessThan5~0|dataa
    Info (332115):      0.805      0.187 FF  CELL  u10|LessThan5~0|combout
    Info (332115):      0.911      0.106 FF    IC  u10|LessThan5~1|datab
    Info (332115):      1.091      0.180 FF  CELL  u10|LessThan5~1|combout
    Info (332115):      1.201      0.110 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|valid_rdreq~0|datab
    Info (332115):      1.376      0.175 FR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|valid_rdreq~0|combout
    Info (332115):      1.708      0.332 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~1|dataa
    Info (332115):      1.895      0.187 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdcnt_addr_ena~1|combout
    Info (332115):      2.377      0.482 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~5|dataa
    Info (332115):      2.564      0.187 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~5|combout
    Info (332115):      2.685      0.121 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~6|datad
    Info (332115):      2.744      0.059 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|_~6|combout
    Info (332115):      2.935      0.191 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[9]~7|dataa
    Info (332115):      3.115      0.180 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[9]~7|combout
    Info (332115):      3.115      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[9]|datain
    Info (332115):      3.157      0.042 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     30.000     30.000           latch edge time
    Info (332115):     30.101      0.101  R        clock network delay
    Info (332115):     30.133      0.032     uTsu  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.157
    Info (332115): Data Required Time :    30.133
    Info (332115): Slack              :    26.976 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.106
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.106 
    Info (332115): ===================================================================
    Info (332115): From Node    : lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11]
    Info (332115): To Node      : lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.774      1.774  R        clock network delay
    Info (332115):      1.915      0.141     uTco  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK_DIV[11]
    Info (332115):      1.915      0.000 RR  CELL  u11|u0|mI2S_CLK_DIV[11]|regout
    Info (332115):      2.160      0.245 RR    IC  u11|u0|mI2S_CLK~0|datab
    Info (332115):      2.335      0.175 RR  CELL  u11|u0|mI2S_CLK~0|combout
    Info (332115):      2.335      0.000 RR    IC  u11|u0|mI2S_CLK|datain
    Info (332115):      2.377      0.042 RR  CELL  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.119      2.119  R        clock network delay
    Info (332115):      2.271      0.152      uTh  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.377
    Info (332115): Data Required Time :     2.271
    Info (332115): Slack              :     0.106 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : CCD_Capture:u2|mSTART
    Info (332115): To Node      : CCD_Capture:u2|mSTART
    Info (332115): Launch Clock : CCD_PIXCLK
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.802      1.802  R        clock network delay
    Info (332115):      1.943      0.141     uTco  CCD_Capture:u2|mSTART
    Info (332115):      1.943      0.000 RR  CELL  u2|mSTART|regout
    Info (332115):      1.943      0.000 RR    IC  u2|mSTART~0|datac
    Info (332115):      2.127      0.184 RR  CELL  u2|mSTART~0|combout
    Info (332115):      2.127      0.000 RR    IC  u2|mSTART|datain
    Info (332115):      2.169      0.042 RR  CELL  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.802      1.802  R        clock network delay
    Info (332115):      1.954      0.152      uTh  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.169
    Info (332115): Data Required Time :     1.954
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.117      0.117  R        clock network delay
    Info (332115):      0.258      0.141     uTco  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115):      0.258      0.000 RR  CELL  u7|control1|init_timer[0]|regout
    Info (332115):      0.258      0.000 RR    IC  u7|control1|init_timer[0]~43|datac
    Info (332115):      0.442      0.184 RR  CELL  u7|control1|init_timer[0]~43|combout
    Info (332115):      0.442      0.000 RR    IC  u7|control1|init_timer[0]|datain
    Info (332115):      0.484      0.042 RR  CELL  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.117      0.117  R        clock network delay
    Info (332115):      0.269      0.152      uTh  Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.484
    Info (332115): Data Required Time :     0.269
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.101      0.101  R        clock network delay
    Info (332115):      0.242      0.141     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115):      0.242      0.000 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[7]|regout
    Info (332115):      0.242      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[7]~6|datac
    Info (332115):      0.426      0.184 RR  CELL  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[7]~6|combout
    Info (332115):      0.426      0.000 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[7]|datain
    Info (332115):      0.468      0.042 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.101      0.101  R        clock network delay
    Info (332115):      0.253      0.152      uTh  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.468
    Info (332115): Data Required Time :     0.253
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.240
    Info (332115): -to_clock [get_clocks {N/C}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.240 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13
    Info (332115): To Node      : DRAM_DQ[29]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : N/C
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.102     -0.102  R        clock network delay
    Info (332115):     -0.005      0.097     uTco  Sdram_Control_4Port:u8|command:command1|OE~_Duplicate_13
    Info (332115):      1.240      1.245 RR  CELL  DRAM_DQ[29]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  DRAM_DQ[29]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.240
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.240 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (1 violated).  Worst case slack is -2.249
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is -2.249 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : RAW2RGB:u3|wData2_d2[7]
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.000  166720.000           launch edge time
    Info (332115): 166722.124      2.124  R        clock network delay
    Info (332115): 166722.265      0.141     uTco  Reset_Delay:u1|oRST_1
    Info (332115): 166722.265      0.000 RR  CELL  u1|oRST_1|regout
    Info (332115): 166722.636      0.371 RR    IC  u1|oRST_1~clkctrl|inclk[0]
    Info (332115): 166722.636      0.000 RR  CELL  u1|oRST_1~clkctrl|outclk
    Info (332115): 166723.628      0.992 RR    IC  u3|wData2_d2[7]|aclr
    Info (332115): 166724.073      0.445 RR  CELL  RAW2RGB:u3|wData2_d2[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115): 166720.001  166720.001           latch edge time
    Info (332115): 166721.792      1.791  R        clock network delay
    Info (332115): 166721.824      0.032     uTsu  RAW2RGB:u3|wData2_d2[7]
    Info (332115): 
    Info (332115): Data Arrival Time  : 166724.073
    Info (332115): Data Required Time : 166721.824
    Info (332115): Slack              :    -2.249 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.300
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 2.300 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.333      3.333           launch edge time
    Info (332115):      3.460      0.127  F        clock network delay
    Info (332115):      3.601      0.141     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):      3.601      0.000 RR  CELL  u8|write_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):      4.072      0.471 RR    IC  u8|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[5]|aclr
    Info (332115):      4.517      0.445 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.666      6.666           latch edge time
    Info (332115):      6.785      0.119  R        clock network delay
    Info (332115):      6.817      0.032     uTsu  Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.517
    Info (332115): Data Required Time :     6.817
    Info (332115): Slack              :     2.300 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 14.081
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 14.081 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           launch edge time
    Info (332115):     15.106      0.106  F        clock network delay
    Info (332115):     15.247      0.141     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):     15.247      0.000 RR  CELL  u8|read_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):     15.609      0.362 RR    IC  u8|read_fifo1|dcfifo_component|auto_generated|p0addr|aclr
    Info (332115):     16.054      0.445 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     30.000     30.000           latch edge time
    Info (332115):     30.103      0.103  R        clock network delay
    Info (332115):     30.135      0.032     uTsu  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.054
    Info (332115): Data Required Time :    30.135
    Info (332115): Slack              :    14.081 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.411
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.411 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_1
    Info (332115): To Node      : I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.124      2.124  R        clock network delay
    Info (332115):      2.265      0.141     uTco  Reset_Delay:u1|oRST_1
    Info (332115):      2.265      0.000 FF  CELL  u1|oRST_1|regout
    Info (332115):      3.934      1.669 FF    IC  u9|i2c_reset~0|datad
    Info (332115):      4.013      0.079 FR  CELL  u9|i2c_reset~0|combout
    Info (332115):      4.116      0.103 RR    IC  u9|i2c_reset|datad
    Info (332115):      4.175      0.059 RR  CELL  u9|i2c_reset|combout
    Info (332115):      5.802      1.627 RR    IC  u9|mI2C_CTRL_CLK|aclr
    Info (332115):      6.247      0.445 RF  CELL  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.626      1.626  R        clock network delay
    Info (332115):     21.658      0.032     uTsu  I2C_CCD_Config:u9|mI2C_CTRL_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.247
    Info (332115): Data Required Time :    21.658
    Info (332115): Slack              :    15.411 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.318
    Info (332115): -to_clock [get_clocks {iCLK_50}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.318 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_0
    Info (332115): To Node      : lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : iCLK_50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.761      1.761  R        clock network delay
    Info (332115):      1.902      0.141     uTco  Reset_Delay:u1|oRST_0
    Info (332115):      1.902      0.000 RR  CELL  u1|oRST_0|regout
    Info (332115):      2.300      0.398 RR    IC  u1|oRST_0~clkctrl|inclk[0]
    Info (332115):      2.300      0.000 RR  CELL  u1|oRST_0~clkctrl|outclk
    Info (332115):      3.144      0.844 RR    IC  u11|u0|mI2S_CLK|aclr
    Info (332115):      3.589      0.445 RR  CELL  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.119      2.119  R        clock network delay
    Info (332115):      2.271      0.152      uTh  lcd_3wire_config:u11|I2S_Controller:u0|mI2S_CLK
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.589
    Info (332115): Data Required Time :     2.271
    Info (332115): Slack              :     1.318 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.626
    Info (332115): -to_clock [get_clocks {CCD_PIXCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.626 
    Info (332115): ===================================================================
    Info (332115): From Node    : Reset_Delay:u1|oRST_2
    Info (332115): To Node      : CCD_Capture:u2|mSTART
    Info (332115): Launch Clock : iCLK_50
    Info (332115): Latch Clock  : CCD_PIXCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.761      1.761  R        clock network delay
    Info (332115):      1.902      0.141     uTco  Reset_Delay:u1|oRST_2
    Info (332115):      1.902      0.000 RR  CELL  u1|oRST_2|regout
    Info (332115):      2.295      0.393 RR    IC  u1|oRST_2~clkctrl|inclk[0]
    Info (332115):      2.295      0.000 RR  CELL  u1|oRST_2~clkctrl|outclk
    Info (332115):      3.135      0.840 RR    IC  u2|mSTART|aclr
    Info (332115):      3.580      0.445 RR  CELL  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.802      1.802  R        clock network delay
    Info (332115):      1.954      0.152      uTh  CCD_Capture:u2|mSTART
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.580
    Info (332115): Data Required Time :     1.954
    Info (332115): Slack              :     1.626 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.913
    Info (332115): -to_clock [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.913 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1
    Info (332115): Launch Clock : sdram_pll:u6|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.333      3.333           launch edge time
    Info (332115):      3.487      0.154  F        clock network delay
    Info (332115):      3.628      0.141     uTco  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):      3.628      0.000 RR  CELL  u7|write_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):      3.774      0.146 RR    IC  u7|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p|sub_parity6a1|aclr
    Info (332115):      4.219      0.445 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.154      0.154  R        clock network delay
    Info (332115):      0.306      0.152      uTh  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.219
    Info (332115): Data Required Time :     0.306
    Info (332115): Slack              :     3.913 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 15.580
    Info (332115): -to_clock [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 15.580 
    Info (332115): ===================================================================
    Info (332115): From Node    : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115): To Node      : Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]
    Info (332115): Launch Clock : vga_pll:u5|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           launch edge time
    Info (332115):     15.106      0.106  F        clock network delay
    Info (332115):     15.247      0.141     uTco  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]
    Info (332115):     15.247      0.000 RR  CELL  u8|read_fifo1|dcfifo_component|auto_generated|rdaclr|dffe16a[0]|regout
    Info (332115):     15.393      0.146 RR    IC  u8|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p|counter7a[0]|aclr
    Info (332115):     15.838      0.445 RR  CELL  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.106      0.106  R        clock network delay
    Info (332115):      0.258      0.152      uTh  Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.838
    Info (332115): Data Required Time :     0.258
    Info (332115): Slack              :    15.580 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 0.953
    Info (332113): Targets: [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 0.953 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): Clock            : sdram_pll:u6|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_3
    Info (332113):      0.571      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113):      1.976      1.405 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -1.775     -3.751 RR  CELL  u6|altpll_component|pll|clk[0]
    Info (332113):     -1.023      0.752 RR    IC  u6|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.023      0.000 RR  CELL  u6|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.259      0.764 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk1
    Info (332113):      0.152      0.411 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.333      3.333           launch edge time
    Info (332113):      3.333      0.000           source latency
    Info (332113):      3.333      0.000           iCLK_50_3
    Info (332113):      3.904      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113):      5.309      1.405 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):      1.558     -3.751 RR  CELL  u6|altpll_component|pll|clk[0]
    Info (332113):      2.310      0.752 FF    IC  u6|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      2.310      0.000 FF  CELL  u6|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      3.074      0.764 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk1
    Info (332113):      3.485      0.411 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :     3.333
    Info (332113): Slack            :     0.953
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.333
    Info (332113): Targets: [get_clocks {sdram_pll:u6|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.333 
    Info (332113): ===================================================================
    Info (332113): Node             : oDRAM0_CLK
    Info (332113): Clock            : sdram_pll:u6|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -1.666     -1.666           launch edge time
    Info (332113):     -1.666      0.000           source latency
    Info (332113):     -1.666      0.000           iCLK_50_3
    Info (332113):     -1.095      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113):      0.310      1.405 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -3.441     -3.751 RR  CELL  u6|altpll_component|pll|clk[1]
    Info (332113):     -2.689      0.752 RR    IC  u6|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     -2.689      0.000 RR  CELL  u6|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     -1.682      1.007 RR    IC  oDRAM0_CLK|datain
    Info (332113):     -0.164      1.518 RR  CELL  oDRAM0_CLK
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      1.667      1.667           launch edge time
    Info (332113):      1.667      0.000           source latency
    Info (332113):      1.667      0.000           iCLK_50_3
    Info (332113):      2.238      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113):      3.643      1.405 RR    IC  u6|altpll_component|pll|inclk[0]
    Info (332113):     -0.108     -3.751 RR  CELL  u6|altpll_component|pll|clk[1]
    Info (332113):      0.644      0.752 FF    IC  u6|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.644      0.000 FF  CELL  u6|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.651      1.007 FF    IC  oDRAM0_CLK|datain
    Info (332113):      3.169      1.518 FF  CELL  oDRAM0_CLK
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     3.333
    Info (332113): Slack            :     3.333
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.889
    Info (332113): Targets: [get_clocks {oDRAM0_CLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.889 
    Info (332113): ===================================================================
    Info (332113): Node             : oDRAM0_CLK
    Info (332113): Clock            : oDRAM0_CLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :     6.666
    Info (332113): Slack            :     3.889
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 5.953
    Info (332113): Targets: [get_clocks {CCD_PIXCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 5.953 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): Clock            : CCD_PIXCLK
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           GPIO_CLKIN_N1
    Info (332113):      0.571      0.571 RR  CELL  GPIO_CLKIN_N1|combout
    Info (332113):      0.640      0.069 RR    IC  GPIO_CLKIN_N1~clkctrl|inclk[0]
    Info (332113):      0.640      0.000 RR  CELL  GPIO_CLKIN_N1~clkctrl|outclk
    Info (332113):      1.424      0.784 RR    IC  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|clk1
    Info (332113):      1.855      0.431 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      8.333      8.333           launch edge time
    Info (332113):      8.333      0.000           source latency
    Info (332113):      8.333      0.000           GPIO_CLKIN_N1
    Info (332113):      8.904      0.571 FF  CELL  GPIO_CLKIN_N1|combout
    Info (332113):      8.973      0.069 FF    IC  GPIO_CLKIN_N1~clkctrl|inclk[0]
    Info (332113):      8.973      0.000 FF  CELL  GPIO_CLKIN_N1~clkctrl|outclk
    Info (332113):      9.757      0.784 FF    IC  u7|write_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a0|clk1
    Info (332113):     10.188      0.431 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~portb_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.380
    Info (332113): Actual Width     :     8.333
    Info (332113): Slack            :     5.953
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {iCLK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): Clock            : iCLK_50
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50
    Info (332113):      0.541      0.541 RR  CELL  iCLK_50|combout
    Info (332113):      0.609      0.068 RR    IC  iCLK_50~clkctrl|inclk[0]
    Info (332113):      0.609      0.000 RR  CELL  iCLK_50~clkctrl|outclk
    Info (332113):      1.449      0.840 RR    IC  u9|combo_cnt[0]|clk
    Info (332113):      1.771      0.322 RR  CELL  I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50
    Info (332113):     10.541      0.541 FF  CELL  iCLK_50|combout
    Info (332113):     10.609      0.068 FF    IC  iCLK_50~clkctrl|inclk[0]
    Info (332113):     10.609      0.000 FF  CELL  iCLK_50~clkctrl|outclk
    Info (332113):     11.449      0.840 FF    IC  u9|combo_cnt[0]|clk
    Info (332113):     11.771      0.322 FF  CELL  I2C_CCD_Config:u9|combo_cnt[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {iCLK_50_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : iCLK_50_2|combout
    Info (332113): Clock            : iCLK_50_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_2
    Info (332113):      0.561      0.561 RR  CELL  iCLK_50_2|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50_2
    Info (332113):     10.561      0.561 FF  CELL  iCLK_50_2|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {iCLK_50_3}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : iCLK_50_3|combout
    Info (332113): Clock            : iCLK_50_3
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_3
    Info (332113):      0.571      0.571 RR  CELL  iCLK_50_3|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           iCLK_50_3
    Info (332113):     10.571      0.571 FF  CELL  iCLK_50_3|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.873
    Info (332113): Targets: [get_clocks {vga_pll:u5|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.873 
    Info (332113): ===================================================================
    Info (332113): Node             : Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): Clock            : vga_pll:u5|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           iCLK_50_2
    Info (332113):      0.561      0.561 RR  CELL  iCLK_50_2|combout
    Info (332113):      1.964      1.403 RR    IC  u5|altpll_component|pll|inclk[0]
    Info (332113):     -1.787     -3.751 RR  CELL  u5|altpll_component|pll|clk[0]
    Info (332113):     -1.040      0.747 RR    IC  u5|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.040      0.000 RR  CELL  u5|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.272      0.768 RR    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk0
    Info (332113):      0.137      0.409 RR  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     15.000     15.000           launch edge time
    Info (332113):     15.000      0.000           source latency
    Info (332113):     15.000      0.000           iCLK_50_2
    Info (332113):     15.561      0.561 RR  CELL  iCLK_50_2|combout
    Info (332113):     16.964      1.403 RR    IC  u5|altpll_component|pll|inclk[0]
    Info (332113):     13.213     -3.751 RR  CELL  u5|altpll_component|pll|clk[0]
    Info (332113):     13.960      0.747 FF    IC  u5|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.960      0.000 FF  CELL  u5|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.728      0.768 FF    IC  u7|read_fifo1|dcfifo_component|auto_generated|fifo_ram|altsyncram14|ram_block15a2|clk0
    Info (332113):     15.137      0.409 FF  CELL  Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    15.000
    Info (332113): Slack            :    12.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.223
    Info (332113): Targets: [get_clocks {CCD_MCLK}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.223 
    Info (332113): ===================================================================
    Info (332113): Node             : GPIO_CLKOUT_N1
    Info (332113): Clock            : CCD_MCLK
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.223
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Wed May 18 12:54:34 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


