## 🏗️ 팀원 소개
### 🛠️ 양지훈 | Verilog 설계 & 시뮬레이션 담당  
**인하대학교 정보통신공학과**  
Verilog 기반의 디지털 회로 설계 및 시뮬레이션에 대한 경험이 풍부하며, 본 프로젝트에서 Full Adder의 Verilog 설계 및 테스트벤치 구현을 담당했습니다.  

- Verilog를 기반으로 Full Adder 설계 & 시뮬레이션 (adder.v)
- 입력 데이터를 받아 연산을 수행하고 결과를 저장하는 테스트벤치 작성 (adder_tb.v)
- Python과 Verilog의 출력을 비교하여 검증하는 Python 스크립트 개발 (txt_to_csv.py)
🔗 가산기 설계

<br>

### 💻 유승우 | 테스트 입력 데이터 생성 및 검증 자동화 담당  
**광운대학교 전자공학과**  
랜덤 데이터 생성 및 자동화된 검증 프로세스에 관심이 있으며, 본 프로젝트에서 입력 데이터 자동 생성과 검증 데이터 기록 시스템을 구축했습니다.  

- 다양한 패턴의 랜덤 입력값을 생성하여 input.txt에 저장하는 Python 스크립트 개발 (generate_input.py)
- Python과 Verilog의 결과를 비교하여 일치 여부를 CSV 파일로 기록 (txt_to_csv.py)
🔗 Random Input 생성 & txt_to_csv 설명
<br>

### 🔍 오고은 | 프로젝트 총괄 & 자동화 시스템 구축  
**아주대학교 전자공학과**  
임베디드 시스템 및 하드웨어 검증 자동화에 관심이 있으며, 본 프로젝트에서 Python 기반의 연산 결과 도출, Verilog 출력 비교, CI/CD 자동화를 담당했습니다.  

- Python 기반 Full Adder 연산 수행 및 Verilog Output 비교 (run_python_adder.py, compare_files.py)
- GitHub Actions을 활용한 CI/CD 자동화 구축 (github/workflows/verilog_verification.yml)
🔗 Python vs Verilog 결과 비교
<br>

### 🚀 유진모 | 프로젝트 기획 & 연구
**가천대학교 전자공학과**
디지털 회로 설계 및 검증 자동화 기술 연구를 진행하며, 본 프로젝트에서 개발 방향성 제안 및 관련 논문 조사를 담당했습니다.  

- 프로젝트 기획 및 아이디어 구체화
- 문서 구조 설계 및 개발 방향성 제안
- Verilog & Python 기반의 검증 자동화 관련 논문 조사
<br>
