# AESS-IES-TSYP-13: Syst√®me FDIR Autonome par XGBoost Acc√©l√©r√© sur FPGA

Ce projet pr√©sente un syst√®me de **D√©tection, Isolation et R√©cup√©ration des Fautes (FDIR)** embarqu√© pour un CubeSat 3U. Notre solution garantit une **vitesse √©lectronique** et une **r√©silience spatiale** en acc√©l√©rant un mod√®le d'Intelligence Artificielle (XGBoost) directement sur la logique reconfigurable d'un FPGA de grade spatial (Rad-Tolerant). Ceci √©limine le besoin d'intervention imm√©diate de l'ordinateur de bord (OBC) ou du sol, assurant une autonomie critique.

### Objectifs Cl√©s
* **Vitesse :** Latence de diagnostic totale de **5‚Äì10 ¬µs** par traitement parall√®le RTL.
* **Fiabilit√© :** Impl√©mentation de la **Triple Modular Redundancy (TMR)** pour la r√©silience aux radiations.
* **Autonomie :** R√©tablissement d√©terministe et imm√©diat des fautes critiques (ADCS/EPS).
* ---

## üõ†Ô∏è Architecture et Technologies

L'architecture est bas√©e sur une boucle de contr√¥le ferm√©e et ultra-rapide (voir `5_DOCUMENTATION/Synoptic_Diagram.png`).

| Composant | Technologie | R√¥le dans le FDIR |
| :--- | :--- | :--- |
| **Flux** | Capteurs $\to$ ADC $\to$ FPGA $\to$ Actuateurs | **Vitesse √âlectronique :** Confirme la connexion directe pour une faible latence. |
| **Algorithme** | **XGBoost** (eXtreme Gradient Boosting) | **D√©tection et Isolation :** Classifie les fautes avec une pr√©cision √©lev√©e. |
| **Mat√©riel** | **FPGA** (Grade Spatial / RTL) | Garantit la **Vitesse** et impl√©mente la **TMR** pour la r√©silience. |
| **Simulation** | **MATLAB/Simulink** | Mod√©lisation de la dynamique orbitale et g√©n√©ration des jeux de donn√©es d'entra√Ænement r√©alistes. |
---

## üìÇ Structure du D√©p√¥t

Cette structure refl√®te le flux de travail de l'ing√©nierie du syst√®me (Data ‚Üí Logiciel ‚Üí Mat√©riel ‚Üí V√©rification).

| Dossier | Contenu | Objectif |
| :--- | :--- | :--- |
| `1_DATA_SIMULATION/` | Scripts MATLAB/Simulink et donn√©es d'entra√Ænement brutes. | Fournir la base factuelle (donn√©es simul√©es) pour l'entra√Ænement IA. |
| `2_MODEL_DEVELOPMENT/` | Code Python initial pour XGBoost, scripts de quantification (4-8 bits). | D√©montrer le choix de l'algorithme et la pr√©paration pour l'exportation RTL. |
| `3_HARDWARE_RTL/` | Code C/C++ HLS et les fichiers Verilog/VHDL finaux (avec TMR). | Contenir l'impl√©mentation physique et r√©siliente sur FPGA. |
| `4_VERIFICATION/` | Fichiers Testbench pour la v√©rification RTL et logs de simulation. | Prouver que la logique mat√©rielle fonctionne correctement et atteint les cibles de latence. |
| `5_DOCUMENTATION/` | Rapport technique final, sch√©mas synoptiques et de fonctionnement. | Fournir le contexte et les r√©sultats de l'ing√©nierie du syst√®me. |

---
## üìà R√©sultats Cl√©s (KPIs)

| M√©trique | R√©sultat Obtenu | Preuve du Succ√®s |
| :--- | :--- | :--- |
| **Latence d'Inf√©rence** | **5‚àí10 ¬µs** | Respect strict du crit√®re de **Vitesse √âlectronique** pour l'ADCS. |
| **Pr√©cision d'Isolation** | **> 96.6%** | Haute fiabilit√© du diagnostic permettant un r√©tablissement autonome. |
| **R√©silience** | **TMR Actif** | Validation de la conception pour l'environnement spatial (Mitigation des SEU). |

---

## ‚úÖ Prochaines √âtapes

Pour ex√©cuter et v√©rifier le projet :

1.  Clonez le d√©p√¥t.
2.  Commencez par `1_DATA_SIMULATION/` pour comprendre l'injection des fautes.
3.  V√©rifiez les r√©sultats du Testbench dans `4_VERIFICATION/` pour confirmer la latence de $\mathbf{5-10\ \mu s}$.
