---
layout: post
title:  "Use Makefile"
author: chenlian
categories: Makefile
tags: Makefile
excerpt: 介绍Makefile 的写法。
---


* content
{:toc}
A simple Makefile。

## Makefile 介绍


c、c++等语言从源文件到可执行文件需要经历预处理、编译、汇编、链接这几个阶段。一个简单的只有一个源文件的程序，可以一步一步的通过命令行来产生。(`预处理、编译、汇编、链接每一个步骤都很复杂，都需要深入研究。。。`)


简单的hello.c的c 程序。


```c
#include<iostream>
int main(void)
{
	printf("hello world!");
	return 0;
}
```




对源文件 hello.c 进行预处理，产生hello.i文件。


```shell
gcc -o hello.i -E hello.c
```

对预处理文件 hello.i 编译产生hello.S 汇编代码的文件


```shell
gcc -o hello.S -S hello.i
```

或者直接对源文件 hello.c 编译产生hello.S 汇编代码的文件


```shell
gcc -o hello.S -S hello.c
```


对汇编文件 hello.S 进行汇编产生机器可执行文件


```shell
gcc -o hello.o -c hello.S
```

或者直接对源文件 hello.c 进行汇编产生机器可执行的文件

```shell
gcc -o hello.o -c hello.c
```


对hello.o 产生二进制可执行文件。(`printf 使用的是动态库，不需要静态链接`）
```shell
gcc -o hello hello.o
```

少量的源文件可以使用shell 命令行的形式对程序进行编译，但当遇到源文件较多的程序时，使用shell 命令行来管理不仅困难，也容易出错。这时候就应该使用Makefile 来对整个工程进行管理，且使用Makefile 时，当对工程中某个文件进行修改后，再进行编译时，并不需要再对整个工程进行重新编译，Makefile 会自动检查到当前文件的修改，并自动编译需要进行重新编译的文件，从而重新产生目标程序。


## 简单的Makefile


```shell
.PHONY: install clean depend explain

CFLAGS := -Wall -Werror -shared -fPIC
LDFLAGS :=
CC := gcc

SRCS := $(wildcard *.c)
DEPS := $(patsubst %.c,%.d,$(SRCS))
OBJS := $(patsubst %.c,%.o,$(SRCS))


TARGET := your target 

install: 
	./$(TARGET)

$(TARGET): $(OBJS) $(DEPS)
	$(CC) $(OBJS) -o $(TARGET) $(LDFLAGS)

%.d:%.c
	$(CC) -MM $(CFLAGS) $< > $@

%.o:%.c
	$(CC) -c $(CFLAGS) $< -o $@

explain:
	@echo "The information represents in the program:"
	@echo "Final executable name: $(PRGM)"
	@echo "Source files: $(SRCS)"
	@echo "Object files: $(OBJS)"

depend:$(DEPS)
	@echo "Dependencies are now up-to-date"

clean:
	rm -f $(TARGET) $(OBJS) $(DEPS)

-include $(DEPS)  

```


从头开始一步一步地解释Makefile 的结构。


(`Note:在每一个依赖冒号：，下面的一行必须使用TAB键开始，在写下shell 命令 `)


开头的


`.PHONY: install clean depend explain`


定义Makefile 的伪命令，此命令可以通过Make + 伪命令来执行后面的伪命令的shell 命令。如：


```
clean:
	rm -f $(TARGET) $(OBJS) $(DEPS)
```

执行make clean，就是执行shell 命令 ```rm -f $(TARGET) $(OBJS) $(DEPS)```


`CFLAGS := -Wall -Werror -shared -fPIC`

（`Note: 在Makefile中：= 和 = 是有区别的，：= 是只影响此处之后的变量的值，而使用 =，会影响的此处之前的变量的值，也就是说，当此处是用：= 对变量的最后一次的赋值，整个变量的值都会被替换为此值。`）
此定义编译命令的参数，其中`-Wall `参数，是使要求编译器产生尽可能多的警告信息；`-Werror` 参数，是要求编译器将所有的警告当成错误进行处理;`-shared` 参数，是将要求编译器尽量使用动态库。 `-fPIC` 参数，是要求编译器参数与位置无关的代码。


`LDFLAGS :=` 


此处定义链接器的参数，此处为空。


`CC := gcc` 


此处定义编译器使用gnu gcc。


`SRCS := $(wildcard *.c)` 


wildcard 是Makefile 内置的函数，该函数是获取Makefile 文件目录处的所有的.c文件列表，并赋值给`SRCS`变量。`SRCS`变量表示工程中.c 结尾的源文件。


`DEPS := $(patsubst %.c,%.d,$(SRCS))`


patsubst 是Makefile 内置的函数，该函数是对`$(SRCS)`变量中以.c 结尾的都替换为以.d的结尾的字符，并赋值给`DEPS` 变量。`DEPS` 变量是与`SRCS`变量中.c 对应的以.d结尾的文件，每一个.d的文件的内容中是对头文件的依赖关系。


`OBJS := $(patsubst %.c,%.o,$(SRCS))`


`OBJS` 变量存放是需要有.o 的目标文件。最后依赖这些.o 的文件产生最终的目标的程序。


`TARGET := your target ` 其中your targe 是产生目标程序的名字。


```

install: 
	./$(TARGET)
```


可以通过Makefile 的伪指令来执行目标程序。


```
$(TARGET): $(OBJS) $(DEPS)
	$(CC) $(OBJS) -o $(TARGET) $(LDFLAGS)
```


这是目标程序的依赖关系。目标程序依赖所有的$(OBJS)的.o 文件和$(DEPS) 中的依赖关系。


```
%.d:%.c
	$(CC) -MM $(CFLAGS) $< > $@
```


这是从.c 结尾的文件中需要的头文件依赖关系输入到以.d 结尾的文件中。其中$< 和 $@ 是 Makefile 中的自动变量，对每一次依赖关系中，$< 是依赖文件，$@ 是 目标文件。`-M` 选项会生成头文件的依赖，其中会包含库文件中的头文件的依赖关系，而`-MM`选项不会产生库文件中的头文件中的依赖关系。`>` 是会将这些依赖关系输入到以.d 结尾的文件中。


```
%.o:%.c
	$(CC) -c $(CFLAGS) $< -o $@
```


此关系中是依赖.c 结尾的文件产生以.o 结尾的文件。下面语句中将其中的变量进行替换后就是一条简单的编译命令。


```
explain:
	@echo "The information represents in the program:"
	@echo "Final executable name: $(PRGM)"
	@echo "Source files: $(SRCS)"
	@echo "Object files: $(OBJS)"

depend:$(DEPS)
	@echo "Dependencies are now up-to-date"

clean:
	rm -f $(TARGET) $(OBJS) $(DEPS)
```


这些Makefile 中自定义的伪命令，执行 make + 伪命令就相当于执行定义的shell 语句。


```
-include $(DEPS)  
```


这条语句就是将头文件产生的依赖关系包含进来。