<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>fpnew on 杰哥的{运维,编程,调板子}小笔记</title>
    <link>https://jia.je/tags/fpnew/</link>
    <description>Recent content in fpnew on 杰哥的{运维,编程,调板子}小笔记</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>en-us</language>
    <lastBuildDate>Wed, 30 Mar 2022 00:33:00 +0800</lastBuildDate><atom:link href="https://jia.je/tags/fpnew/feed.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>用 sv2v&#43;yosys 把 fpnew 转为 verilog 网表</title>
      <link>https://jia.je/hardware/2022/03/30/sv2v-fpnew/</link>
      <pubDate>Wed, 30 Mar 2022 00:33:00 +0800</pubDate>
      
      <guid>https://jia.je/hardware/2022/03/30/sv2v-fpnew/</guid>
      <description>背景 FPnew 是一个比较好用的浮点计算单元，但它是 SystemVerilog 编写的，并且用了很多高级特性，虽然闭源软件是支持的，但是开源拖拉机经常会遇到这样那样的问题。所以一直想用 sv2v 把它翻译成 Verilog，但此时的 Verilog 还有很多复杂的结构，再用 yosys 转换为一个通用可综合的网表。
步骤 经过一系列踩坑，一个很重要的点是要用最新的 sv2v(v0.0.9-24-gf868f06) 和 yosys(0.15+70)。Debian 打包的 yosys 版本比较老，不能满足需求。
首先，用 verilator 进行预处理，把一堆 sv 文件合成一个：
$ cat a.sv b.sv c.sv &amp;gt; test.sv $ verilator -E test.sv &amp;gt; merged.sv $ sed -i &amp;#39;/^`line/d&amp;#39; merged.sv 注意这里用 sed 去掉了无用的行号信息。然后，用 sv2v 进行转换：
$ sv2v merged.sv &amp;gt; merge.v $ sed -i &amp;#39;/\$$fatal/d&amp;#39; merge.v 这里又用 sed 把不支持的 $fatal 去掉。最后，用 yosys 进行处理：
$ yosys -p &amp;#39;read_verilog -defer merge.</description>
    </item>
    
  </channel>
</rss>
