<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:58.2958</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7025040</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 기억 장치, 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, STORAGE DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.08.27</openDate><openNumber>10-2024-0129192</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.24</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 트랜지스터와 용량 소자를 포함하는 반도체 장치이고, 트랜지스터는 산화물과, 산화물 위의 제 1 도전체 및 제 2 도전체와, 제 1 도전체 및 제 2 도전체 위에 배치되고 제 1 개구 및 제 2 개구를 포함하는 제 1 절연체와, 제 1 절연체의 제 1 개구 내의 제 2 절연체와, 제 2 절연체 위의 제 3 도전체를 포함하고, 제 1 절연체에 포함되는 제 1 개구는 산화물과 중첩되는 영역을 포함하고, 제 3 도전체는 제 2 절연체를 사이에 두고 산화물과 중첩되는 영역을 포함하고, 용량 소자는 제 2 도전체와, 제 1 절연체의 제 2 개구 내의 제 3 절연체와, 제 3 절연체 위의 제 4 도전체를 포함하고, 트랜지스터를 채널 길이 방향의 단면에서 볼 때, 제 1 도전체와 제 2 도전체 사이의 거리는 제 1 개구의 폭보다 작다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.06</internationOpenDate><internationOpenNumber>WO2023126741</internationOpenNumber><internationalApplicationDate>2022.12.15</internationalApplicationDate><internationalApplicationNumber>PCT/IB2022/062263</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 트랜지스터와 용량 소자를 포함하는 반도체 장치로서,상기 트랜지스터는,산화물과,상기 산화물 위의 제 1 도전체 및 제 2 도전체와,상기 제 1 도전체 및 상기 제 2 도전체 위에 배치되고 제 1 개구 및 제 2 개구를 포함하는 제 1 절연체와,상기 제 1 절연체의 상기 제 1 개구 내의 제 2 절연체와,상기 제 2 절연체 위의 제 3 도전체를 포함하고,상기 제 1 절연체에 포함되는 상기 제 1 개구는 상기 산화물과 중첩되는 영역을 포함하고,상기 제 3 도전체는 상기 제 2 절연체를 사이에 두고 상기 산화물과 중첩되는 영역을 포함하고,상기 제 2 절연체는 상기 산화물의 상면 및 상기 제 1 절연체에 포함되는 상기 제 1 개구의 측벽과 각각 접하는 영역을 포함하고,상기 용량 소자는 상기 제 2 도전체, 상기 제 2 도전체 위의 제 3 절연체, 및 상기 제 3 절연체 위의 제 4 도전체를 포함하고,상기 제 3 절연체 및 상기 제 4 도전체는 상기 제 2 개구 내에 배치되고,상기 트랜지스터를 채널 길이 방향의 단면에서 볼 때, 상기 제 1 도전체와 상기 제 2 도전체 사이의 거리는 상기 제 1 개구의 폭보다 작은, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 절연체에 포함되는 상기 제 2 개구는 상기 제 2 도전체와 중첩되는 영역을 포함하고,상기 제 4 도전체는 상기 제 3 절연체를 사이에 두고 상기 제 2 도전체와 중첩되는 영역을 포함하고,상기 제 3 절연체는 상기 제 2 도전체의 상면 및 상기 제 1 절연체에 포함되는 상기 제 1 개구의 측벽과 각각 접하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제 2 절연체는 제 4 절연체와, 상기 제 4 절연체 위의 제 5 절연체와, 상기 제 5 절연체 위의 제 6 절연체를 포함하고,상기 제 3 절연체는 제 7 절연체와, 상기 제 7 절연체 위의 제 8 절연체와, 상기 제 8 절연체 위의 제 9 절연체를 포함하고,상기 제 4 절연체의 막 두께는 상기 제 5 절연체의 막 두께보다 작은 영역을 포함하고,상기 제 6 절연체는 상기 제 5 절연체보다 산소를 투과시키기 어렵고,상기 제 7 절연체의 막 두께는 상기 제 8 절연체의 막 두께보다 작은 영역을 포함하고,상기 제 9 절연체는 상기 제 8 절연체보다 산소를 투과시키기 어려운, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제 4 절연체는 상기 제 7 절연체와 같은 절연성 재료를 포함하고,상기 제 5 절연체는 상기 제 8 절연체와 같은 절연성 재료를 포함하고,상기 제 6 절연체는 상기 제 9 절연체와 같은 절연성 재료를 포함하고,상기 제 3 도전체는 상기 제 4 도전체와 같은 도전성 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 1 도전체 및 상기 제 2 도전체와, 상기 제 1 절연체 사이에 제 10 절연체를 포함하고,상기 제 10 절연체는 상기 제 1 개구와 중첩되는 제 3 개구 및 상기 제 2 개구와 중첩되는 제 4 개구를 포함하고,상기 제 10 절연체는 상기 제 4 절연체 및 상기 제 7 절연체보다 산소를 투과시키기 어렵고,상기 제 10 절연체는 상기 산화물의 측면, 상기 제 1 도전체의 측면, 및 상기 제 2 도전체의 측면과 각각 접하는 영역을 포함하고,상기 트랜지스터를 채널 길이 방향의 단면에서 볼 때, 상기 제 1 도전체와 상기 제 2 도전체 사이의 거리는 상기 제 3 개구의 폭보다 작은, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 1 도전체와 상기 제 2 도전체의 서로 대향하는 측면은 상기 산화물의 상면에 대하여 실질적으로 수직인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서,상기 제 1 도전체는 제 5 도전체와, 상기 제 5 도전체 위의 제 6 도전체를 포함하고,상기 제 2 도전체는 제 7 도전체와, 상기 제 7 도전체 위의 제 8 도전체를 포함하고,상기 트랜지스터를 채널 길이 방향의 단면에서 볼 때, 상기 제 5 도전체와 상기 제 7 도전체 사이의 거리는 상기 제 6 도전체와 상기 제 8 도전체 사이의 거리보다 작은, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 5 항에 있어서,상기 산화물은 인듐과, 아연과, 갈륨, 알루미늄, 및 주석 중에서 선택되는 하나 또는 복수를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 산화물은 결정을 포함하고,상기 결정의 c축은 상기 산화물의 표면 또는 피형성면에 실질적으로 수직인, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,상기 산화물 아래에 제 9 도전체를 포함하고,상기 제 9 도전체는 상기 산화물 및 상기 제 3 도전체와 중첩되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 기억 장치로서,제 10 항에 기재된 반도체 장치가 제공된 메모리 어레이를 포함하는 복수의 층을 포함하고,상기 층은 각각 상기 제 1 도전체에 전기적으로 접속되는 제 1 배선과, 상기 제 3 도전체에 전기적으로 접속되는 제 2 배선과, 상기 제 4 도전체에 전기적으로 접속되는 제 3 배선을 포함하고,연속된 상기 층에 있어서, 위층에 있는 상기 제 9 도전체는 아래층에 있는 제 3 배선에 전기적으로 접속되고,연속된 상기 층에 있어서, 아래층에 있는 상기 제 2 배선은 위층에 있는 상기 제 3 배선과 중첩되는 위치에 제공되는, 기억 장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,홀수 번째의 상기 층에 포함되는 상기 제 1 배선은 서로 전기적으로 접속되고,짝수 번째의 상기 층에 포함되는 상기 제 1 배선은 서로 전기적으로 접속되는, 기억 장치.</claim></claimInfo><claimInfo><claim>13. 제 11 항에 있어서,구동 회로를 포함하고,복수의 상기 층은 상기 구동 회로 위에 중첩시켜 제공되는, 기억 장치.</claim></claimInfo><claimInfo><claim>14. 트랜지스터와 용량 소자를 포함하고,상기 트랜지스터는 산화물과, 제 1 도전체 내지 제 3 도전체와, 제 1 절연체 및 제 2 절연체를 포함하고,상기 용량 소자는 상기 제 2 도전체와, 제 3 절연체와, 제 4 도전체를 포함하는 반도체 장치의 제작 방법으로서,상기 산화물 및 상기 산화물 위의 도전층을 덮어, 상기 제 1 절연체를 형성하고,상기 제 1 절연체에 상기 도전층의 상면 및 측면, 그리고 상기 산화물의 측면이 노출되는 제 1 개구 및 제 2 개구를 형성하고,상기 제 1 절연체 및 상기 제 2 개구를 덮는 마스크층을 형성하고,상기 마스크층은 상기 제 1 개구의 일부와 중첩되는 제 3 개구를 포함하고,상기 트랜지스터를 채널 길이 방향의 단면에서 볼 때, 상기 제 3 개구의 폭은 상기 제 1 개구의 폭보다 작고,상기 마스크층을 사용하여 상기 도전층을 에칭함으로써 상기 제 1 도전체 및 상기 제 2 도전체를 형성하고,상기 제 1 절연체, 상기 제 1 개구, 및 상기 제 2 개구를 덮어 절연막을 성막하고,상기 절연막 위에 도전막을 성막하고,상기 절연막 및 상기 도전막 중 상기 제 1 개구 및 상기 제 2 개구에서 노출된 부분을 제거하여, 상기 제 1 개구 내에 상기 제 2 절연체 및 상기 제 3 도전체를 형성하고, 상기 제 2 개구 내에 상기 제 3 절연체 및 상기 제 4 도전체를 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 다츠야</name></inventorInfo><inventorInfo><address>일본 ***-**** 가...</address><code> </code><country> </country><engName>KATO, Kiyoshi</engName><name>가토 기요시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.12.29</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-215429</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.12.29</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-215431</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.24</receiptDate><receiptNumber>1-1-2024-0805558-90</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.07.30</receiptDate><receiptNumber>1-5-2024-0124802-90</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247025040.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9352fd6dc3fafc524681fd7f178b55eedb63f8036c86f807c70b38ca3124df594b8bd0c545f784f48fc8e63e9558b2813439a9f8d356d3eaba</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf448f304cab044d5f72f178d01a8626ef4c6a7346aa10127c638f74879b18b5bf524af0045a8f220bf11a94828e4b46f923211ec364dbd328</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>