# Modelado en VHDL

Este repositorio contiene una serie de pr谩cticas de modelado digital en **VHDL**, organizadas en cuatro apartados. Cada uno desarrolla m贸dulos y sistemas progresivamente m谩s complejos, desde controladores b谩sicos hasta la integraci贸n de un sistema completo.

---

##  Estructura del repositorio

* **Apartado1**
  Implementaci贸n de un **controlador de display** y sus bancos de pruebas. Incluye archivos de descripci贸n (`.vhd`) y restricciones (`.xdc`).
  ![Diagrama de Bloques 31](https://github.com/cegurene/Modelado/blob/main/Apartado1/Extraordinaria%20A1.png)

* **Apartado2**
  Desarrollo de m贸dulos adicionales (l贸gica combinacional y secuencial). Se centra en el dise帽o modular y la validaci贸n mediante testbenches.
  ![Diagrama de Bloques 2](https://github.com/cegurene/Modelado/blob/main/Apartado2/Extraordinaria%20A2.png)

* **Apartado3**
  Modela en recibidor mediante una m谩quina de estados.
  ![Diagrama de Bloques 3](https://github.com/cegurene/Modelado/blob/main/Apartado3/Extraordinaria%20A3.png)

* **Apartado4**
  Integraci贸n del **sistema completo** (`top_system.vhd`) con su banco de pruebas y archivo de restricciones. Integra los 3 apartados anteriores.

---

##  Conclusi贸n

El repositorio **Modelado** sirve como pr谩ctica completa de dise帽o digital en VHDL, desde m贸dulos b谩sicos hasta la integraci贸n de un sistema en su conjunto.
Cada apartado introduce nuevas t茅cnicas y niveles de abstracci贸n, reforzando el aprendizaje del flujo de dise帽o y simulaci贸n en VHDL.
