#ifndef HW_CONFIG_H
#define HW_CONFIG_H

#define MMIO_BASE (0x3F000000)
#define GPU_MEMORY_SIZE (48 * 1024 * 1024)
#define GPU_MEMORY_BASE (MMIO_BASE - GPU_MEMORY_SIZE)

#define GPIO_GPFSEL0 ((MMIO_BASE + 0x00200000)) 
#define GPIO_GPFSEL1 ((MMIO_BASE + 0x00200004)) 
#define GPIO_GPFSEL2 ((MMIO_BASE + 0x00200008)) 
#define GPIO_GPFSEL3 ((MMIO_BASE + 0x0020000C)) 
#define GPIO_GPFSEL4 ((MMIO_BASE + 0x00200010)) 
#define GPIO_GPFSEL5 ((MMIO_BASE + 0x00200014)) 
#define GPIO_GPSET0 ((MMIO_BASE + 0x0020001C)) 
#define GPIO_GPSET1 ((MMIO_BASE + 0x00200020)) 
#define GPIO_GPCLR0 ((MMIO_BASE + 0x00200028)) 
#define GPIO_GPLEV0 ((MMIO_BASE + 0x00200034)) 
#define GPIO_GPLEV1 ((MMIO_BASE + 0x00200038)) 
#define GPIO_GPEDS0 ((MMIO_BASE + 0x00200040)) 
#define GPIO_GPEDS1 ((MMIO_BASE + 0x00200044)) 
#define GPIO_GPHEN0 ((MMIO_BASE + 0x00200064)) 
#define GPIO_GPHEN1 ((MMIO_BASE + 0x00200068)) 
#define GPIO_GPPUD ((MMIO_BASE + 0x00200094)) 
#define GPIO_GPPUDCLK0 ((MMIO_BASE + 0x00200098)) 
#define GPIO_GPPUDCLK1 ((MMIO_BASE + 0x0020009C)) 

#define UART1_ENABLE ((MMIO_BASE + 0x00215004))
#define UART1_MU_IO ((MMIO_BASE + 0x00215040))
#define UART1_MU_IER ((MMIO_BASE + 0x00215044))
#define UART1_MU_IIR ((MMIO_BASE + 0x00215048))
#define UART1_MU_LCR ((MMIO_BASE + 0x0021504C))
#define UART1_MU_MCR ((MMIO_BASE + 0x00215050))
#define UART1_MU_LSR ((MMIO_BASE + 0x00215054))
#define UART1_MU_MSR ((MMIO_BASE + 0x00215058))
#define UART1_MU_SCRATCH ((MMIO_BASE + 0x0021505C))
#define UART1_MU_CNTL ((MMIO_BASE + 0x00215060))
#define UART1_MU_STAT ((MMIO_BASE + 0x00215064))
#define UART1_MU_BAUD ((MMIO_BASE + 0x00215068))

#define VIDEOCORE_MAILBOX (MMIO_BASE + 0x0000B880)
#define SOC_MAILBOX (MMIO_BASE + 0x0000B8A0)


#endif // HW_CONFIG_H