<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üçá üë©‚Äçüíª ü§≤üèΩ Normes de conception en micro√©lectronique: o√π y a-t-il vraiment 7 nanom√®tres dans la technologie 7 nm? üñïüèΩ ü§ò üë∂üèø</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Technologies micro√©lectroniques modernes - comme ¬´Ten Little Indians¬ª. Le co√ªt de d√©veloppement et d'√©quipement est si √©lev√© qu'√† chaque nouvelle √©tap...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Normes de conception en micro√©lectronique: o√π y a-t-il vraiment 7 nanom√®tres dans la technologie 7 nm?</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/423575/">  Technologies micro√©lectroniques modernes - comme ¬´Ten Little Indians¬ª.  Le co√ªt de d√©veloppement et d'√©quipement est si √©lev√© qu'√† chaque nouvelle √©tape, quelqu'un tombe.  Apr√®s la nouvelle du refus de GlobalFoundries de d√©velopper le 7 nm, il en restait trois: TSMC, Intel et Samsung.  Et que sont exactement les ¬´normes de conception¬ª et o√π se trouve cette taille tr√®s appr√©ci√©e de 7 nm?  Et est-il l√† du tout? <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/9w/0y/5z/9w0y5znav9galzxr47yeuzcjv40.jpeg"></div><br>  <i>Figure 1. Transistor Fairchild FI-100, 1964.</i> <br><br>  Les tout premiers transistors MOS en s√©rie sont entr√©s sur le march√© en 1964 et, comme les lecteurs sophistiqu√©s peuvent le voir sur le dessin, ils n'√©taient <i>presque</i> pas diff√©rents des plus ou moins modernes - √† l'exception de la taille (regardez le fil pour l'√©chelle). <a name="habracut"></a><br><br>  Pourquoi r√©duire la taille des transistors?  La r√©ponse la plus √©vidente √† cette question s'appelle la loi de Moore et stipule que tous les deux ans le nombre de transistors sur une puce doit √™tre doubl√©, ce qui signifie que les dimensions lin√©aires des transistors devraient diminuer d'un facteur deux.  ¬´Must¬ª - selon les observations de Gordon Moore (et d'autres ing√©nieurs) dans les ann√©es 70.  D'apr√®s la loi de Moore, de nombreux autres facteurs composent la feuille de route de la micro√©lectronique ITRS.  La formulation la plus simple et la plus approximative des m√©thodes de mise en ≈ìuvre de la loi de Moore (√©galement connue sous le nom de loi de miniaturisation de Dennard) est qu'une augmentation du nombre de transistors sur une puce ne devrait pas conduire √† une augmentation de la densit√© de la consommation d'√©nergie, c'est-√†-dire qu'avec une diminution de la taille des transistors, la tension d'alimentation et le courant de fonctionnement devraient √™tre proportionnellement r√©duits. <br>  Le courant traversant le transistor MOS est proportionnel au rapport de sa largeur √† sa longueur, ce qui signifie que nous pouvons maintenir le m√™me courant, en r√©duisant proportionnellement ces deux param√®tres.  De plus, en r√©duisant la taille du transistor, nous r√©duisons √©galement la capacit√© de la grille (proportionnelle au produit de la longueur et de la largeur du canal), ce qui rend le circuit encore plus rapide.  En g√©n√©ral, dans un circuit num√©rique, il n'y a pratiquement aucune raison de rendre les transistors plus grands que la taille minimale.  Ensuite, les nuances commencent que dans les transistors √† canal p logiques sont g√©n√©ralement l√©g√®rement plus larges que ceux √† canal n afin de compenser la diff√©rence de mobilit√© des porteurs de charge, et en m√©moire, au contraire, les transistors √† canal n sont plus larges afin que la m√©moire puisse √™tre √©crite normalement via une cl√© incompl√®te, mais c'est vraiment nuances, et globalement - plus la taille du transistor est petite - mieux c'est pour les circuits num√©riques. <br><br>  C'est pourquoi la longueur du canal a toujours √©t√© la plus petite taille dans la topologie du microcircuit et la d√©signation la plus logique. <br><br>  <i>Il convient de noter ici que le raisonnement ci-dessus sur la taille n'est pas valable pour les circuits analogiques.</i>  <i>Par exemple, en ce moment sur le deuxi√®me moniteur de mon ordinateur, il y a une paire de transistors appari√©s utilisant la technologie 150 nm, 32 pi√®ces de 8/1 microns chacune.</i>  <i>Ceci est fait afin de garantir l'identit√© de ces deux transistors, malgr√© la variation technologique des param√®tres.</i>  <i>La zone est d'importance secondaire.</i> <br><br>  Les technologues et les topologues ont le soi-disant syst√®me lambda de tailles de topologie typiques.  Il est tr√®s pratique pour √©tudier le design (et a √©t√© invent√© √† l'Universit√© de Berkeley, si je ne me trompe pas) et transf√©rer des designs d'une usine √† l'autre.  En fait, il s'agit d'une g√©n√©ralisation des tailles typiques et des limites technologiques, mais un peu rugueuse, de sorte que cela fonctionne exactement dans n'importe quelle usine.  Sur son exemple, il est pratique de regarder les tailles typiques des √©l√©ments de la puce.  Les principes au c≈ìur du syst√®me lambda sont tr√®s simples: <br><br><ol><li>  si le d√©calage d'√©l√©ments sur deux masques photolithographiques diff√©rents a des cons√©quences catastrophiques (par exemple, un court-circuit), alors la marge de taille pour √©viter les incoh√©rences doit √™tre d'au moins deux lambdas; </li><li>  si le d√©placement des √©l√©ments a des cons√©quences ind√©sirables mais non catastrophiques, la marge de taille doit √™tre d'au moins un lambda; </li><li>  la taille minimale autoris√©e des fen√™tres du masque photo est de deux lambdas. </li></ol><br>  Il ressort en particulier du troisi√®me paragraphe que le lambda dans les anciennes technologies est la moiti√© de la norme de conception (plus pr√©cis√©ment, la longueur du canal du transistor et les normes de conception sont deux lambdas). <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/id/tq/pi/idtqpitb-jk3ta4k6an8inn_kfq.png"></div><br>  <i>Figure 2. Exemple de topologie effectu√©e par un syst√®me lambda.</i> <br><br>  Le syst√®me lambda a parfaitement fonctionn√© sur les anciennes normes de conception, vous permettant de transf√©rer facilement la production d'une usine √† l'autre, d'organiser des fournisseurs de deuxi√®me puce et de faire des choses beaucoup plus utiles.  Mais avec la concurrence croissante et le nombre de transistors sur une puce, les usines ont commenc√© √† s'efforcer de rendre la topologie un peu plus compacte, donc maintenant vous ne pouvez pas respecter les r√®gles de conception correspondant √† un syst√®me lambda "propre", sauf dans les situations o√π les d√©veloppeurs les rendent rugueux ind√©pendamment, en tenant compte de la probabilit√© de production puce dans diff√©rentes usines.  Cependant, au fil des ans, l'industrie a d√©velopp√© une connexion directe ¬´normes de conception = longueur de canal de transistor¬ª, qui a r√©ussi jusqu'√† ce que les transistors atteignent des dizaines de nanom√®tres. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/3h/va/9k/3hva9kdmdz3oq28g7nmv3uqifh0.png"></div><br>  <i>Figure 3. Coupe sch√©matique du transistor.</i> <br><br>  Cette figure montre une section TR√àS simplifi√©e d'un transistor plan (plat) conventionnel, montrant la diff√©rence entre la longueur de canal topologique (Ldrawn) et la longueur de canal effective (Leff).  D'o√π vient la diff√©rence? <br><br>  Parlant de la technologie micro√©lectronique, la photolithographie est presque toujours mentionn√©e, mais beaucoup moins souvent sont d'autres op√©rations technologiques non moins importantes: gravure, implantation ionique, diffusion, etc.  etc.  Pour notre conversation avec vous, un rappel du fonctionnement de la diffusion et de l'implantation ionique n'est pas superflu. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ay/bq/rk/aybqrkelhb46dgkmdohxtpeoues.png"></div><br>  <i>Figure 4. Comparaison de la diffusion et de l'implantation ionique.</i> <br><br>  Avec la diffusion, tout est simple.  Vous prenez une plaquette de silicium sur laquelle √† l'avance (√† l'aide de la photolithographie) un dessin est appliqu√©, couvrant d'oxyde de silicium les endroits o√π l'impuret√© n'est pas n√©cessaire et ouvrant ceux o√π elle est n√©cessaire.  Ensuite, vous devez placer l'impuret√© gazeuse dans la m√™me chambre avec le cristal et chauffer √† une temp√©rature √† laquelle l'impuret√© commence √† p√©n√©trer dans le silicium.  En ajustant la temp√©rature et la dur√©e du processus, il est possible d'obtenir la quantit√© et la profondeur d'impuret√©s souhait√©es. <br><br>  L'inconv√©nient √©vident de la diffusion est que l'impuret√© p√©n√®tre dans le silicium dans toutes les directions de la m√™me mani√®re, que vers le bas, de ce c√¥t√©, r√©duisant ainsi la longueur effective du canal.  Et nous parlons maintenant de centaines de nanom√®tres!  Alors que les normes de conception √©taient mesur√©es en dizaines de microns, tout allait bien, mais bien s√ªr, cet √©tat de choses ne pouvait pas durer longtemps, et la diffusion a √©t√© remplac√©e par l'implantation ionique. <br><br>  Lors de l'implantation ionique, un faisceau d'ions impuret√© acc√©l√®re et est dirig√© sur une tranche de silicium.  Dans ce cas, tous les ions se d√©placent dans une direction, ce qui √©limine pratiquement leur propagation sur les c√¥t√©s.  En th√©orie, bien s√ªr.  En pratique, les ions se r√©partissent n√©anmoins un peu √† l'√©cart, quoique √† des distances beaucoup plus courtes que lors de la diffusion. <br><br>  N√©anmoins, si nous revenons au mod√®le de transistor, nous verrons que la diff√©rence entre la longueur topologique et la longueur effective du canal commence pr√©cis√©ment √† cause de ce petit fluage.  Elle, en principe, pourrait √™tre n√©glig√©e, mais ce n'est pas la seule raison de la diff√©rence.  Il y a encore des effets de canal courts.  Il y en a cinq et, de diverses mani√®res, ils modifient les param√®tres du transistor si la longueur du canal se rapproche de diverses restrictions physiques.  Je ne les d√©crirai pas tous, je m'attarderai sur le plus pertinent pour nous - DIBL (Drain-Induced Barrier Lowering, diminution induite par le drainage de la barri√®re de potentiel). <br><br>  Afin d'entrer dans l'√©vier, un √©lectron (ou trou) doit surmonter la barri√®re potentielle de la jonction pn de l'√©vier.  La tension de grille r√©duit cette barri√®re, contr√¥lant ainsi le courant √† travers le transistor, et nous voulons que la tension de grille soit la seule tension de commande.  Malheureusement, si le canal du transistor est trop court, la jonction pn de drain commence √† influencer le transistor, ce qui, d'une part, r√©duit la tension interstitielle (voir la figure ci-dessous), et d'autre part, la tension aux bornes du transistor commence √† affecter non seulement la tension de grille , mais aussi au drain, car l'√©paisseur de la jonction pn de drain augmente proportionnellement √† la tension au drain et, par cons√©quent, raccourcit le canal. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/3de/b25/a6e/3deb25a6efa7af1eed64af8fe529de07.png"></div><br>  <i>Figure 5. Effet d'abaissement de barri√®re induit par le drain (DIBL).</i> <i><br></i>  <i>Source - Wikipedia.</i> <br><br>  De plus, une diminution de la longueur du canal conduit au fait que les porteurs de charge commencent √† passer librement de la source au drain, contournant le canal et formant un courant de fuite (mauvais courant dans la figure ci-dessous), qui est √©galement une consommation √©lectrique statique, dont l'absence √©tait l'une des raisons importantes du succ√®s pr√©coce du CMOS -technologies, plut√¥t inhibitrices par rapport aux concurrents bipolaires de l'√©poque.  En fait, chaque transistor de la technologie moderne a une r√©sistance parall√®le √† lui, dont la valeur est la plus petite, plus la longueur du canal est petite. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/v4/o_/zy/v4o_zy0wzajt7bdrbsrsnjaudvo.png"></div><br>  <i>Figure 6. L'augmentation de la consommation d'√©lectricit√© statique due aux fuites dans les technologies √† canal court.</i> <i><br></i>  <i>Source - Synopsys.</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/0a/sw/cu/0aswcuju3qms3wjvdgu3vhupd1i.jpeg"></div><br>  <i>Figure 7. Proportion de la consommation d'√©lectricit√© statique des microprocesseurs selon diff√©rentes normes de conception.</i> <i><br><br></i>  <i>Source - B. Dieny et.</i>  <i>al., ¬´Effet de transfert de spin et son utilisation dans les composants spintroniques¬ª, International Journal of Nanotechnology, 2010</i> <br><br>  Maintenant, comme vous pouvez le voir sur la figure ci-dessus, la consommation statique d√©passe consid√©rablement la dynamique et constitue un obstacle important √† la cr√©ation de circuits √† faible puissance, par exemple pour l'√©lectronique portable et l'Internet des objets.  En fait, √† peu pr√®s au moment o√π il est devenu un probl√®me important, la commercialisation du muhlezh avec les normes de conception a commenc√©, car les progr√®s en lithographie ont commenc√© √† d√©passer les progr√®s en physique. <br><br>  Pour lutter contre les effets ind√©sirables du canal court √† des normes de conception de 800 √† 32 nanom√®tres, de nombreuses solutions technologiques diff√©rentes ont √©t√© invent√©es, et je ne les d√©crirai pas toutes, sinon l'article atteindra des tailles tr√®s ind√©centes, mais √† chaque nouvelle √©tape, je devais introduire de nouvelles solutions - suppl√©mentaires dopage des zones adjacentes aux jonctions pn, dopage en profondeur pour √©viter les fuites, transformation locale du silicium des transistors en silicium-germanium ... Pas une seule √©tape n'a √©t√© franchie pour r√©duire la taille des transistors.  oh oui. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/bo/jt/-o/bojt-o-zixpduhin_ajqqy2ismk.png"></div><br>  <i>Figure 8. La longueur effective du canal dans les technologies de 90 nm et 32 ‚Äã‚Äãnm.</i>  <i>Les transistors sont tourn√©s √† la m√™me √©chelle.</i>  <i>Les demi-cercles sur les figures sont une forme d'ad√©quation faible suppl√©mentaire des drains (LDD, drain l√©g√®rement dop√©), con√ßue pour r√©duire la largeur des jonctions pn.</i> <i><br><br></i>  <i>Source - Synopsys.</i> <br><br>  Les tailles et les distances de m√©tallisation typiques entre les √©l√©ments pendant la transition de 90 nm √† environ 28 nm ont diminu√© proportionnellement √† une diminution de la norme de conception, c'est-√†-dire que la taille typique de la prochaine g√©n√©ration √©tait de 0,7 par rapport √† la pr√©c√©dente (de sorte que, selon la loi de Moore, pour obtenir une r√©duction de surface deux fois).  Dans le m√™me temps, la longueur du canal a diminu√© au mieux √† 0,9 par rapport √† la g√©n√©ration pr√©c√©dente, et la longueur effective du canal n'a pratiquement pas chang√© du tout.  Il ressort clairement de la figure ci-dessus que les dimensions lin√©aires des transistors n'ont pas chang√© du tout de 90 nm √† 32 nm, et tous les jeux des technologues √©taient autour de la r√©duction du chevauchement des volets et des zones dop√©es, ainsi que du contr√¥le des fuites statiques, ce qui n'√©tait pas autoris√©. le canal est plus court. <br><br>  En cons√©quence, deux choses sont devenues claires: <br><br><ol><li>  descendre en dessous de 25-20 nm sans perc√©e technologique ne fonctionne pas; </li><li>  il est devenu de plus en plus difficile pour les sp√©cialistes du marketing de brosser un tableau des progr√®s de la technologie avec la loi de Moore. </li></ol><br>  <i>La loi de Moore est g√©n√©ralement un sujet controvers√©, car ce n'est pas une loi de la nature, mais une observation empirique de certains faits de l'histoire d'une entreprise particuli√®re, extrapol√©s aux progr√®s futurs de l'ensemble de l'industrie.</i>  <i>En fait, la popularit√© de la loi de Moore est inextricablement li√©e aux sp√©cialistes du marketing d'Intel, qui en ont fait leur banni√®re et, en fait, ont fait avancer l'industrie pendant de nombreuses ann√©es, l'obligeant √† se conformer √† la loi de Moore o√π, peut-√™tre, cela valait la peine d'attendre un peu.</i> <br><br>  Comment les sp√©cialistes du marketing ont-ils d√©couvert la situation?  Tr√®s √©l√©gant. <br><br>  La longueur du canal du transistor est bonne, mais comment pouvez-vous en estimer le gain dans la zone, ce qui donne la transition vers de nouvelles normes de conception?  Il y a assez longtemps, l'industrie utilisait la zone d'une cellule de m√©moire √† six transistors, le bloc de construction de microprocesseur le plus populaire.  Ce sont ces cellules qui se composent g√©n√©ralement d'une m√©moire cache et d'un fichier de registre pouvant occuper un demi-cristal, et c'est pourquoi le sch√©ma et la topologie d'une cellule √† six transistors sont toujours soigneusement l√©ch√©s √† la limite (souvent des personnes sp√©ciales qui le font), c'est donc une tr√®s bonne mesure densit√© d'emballage. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/da/6q/aq/da6qaqikedlois8-bb-n1norcpa.png"></div><br>  <i>Figure 9. Sch√©ma d'une cellule de m√©moire statique √† six transistors.</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/g-/fd/ut/g-fdutt-oiypc_wexthqy3gaasq.jpeg"></div><br>  <i>Figure 10. Diff√©rentes options de topologie pour une cellule de m√©moire statique √† six transistors.</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Source</a> - G. Apostolidis et.</i>  <i>al., ¬´Design and Simulation of 6T SRAM Cell Architectures in 32nm Technology¬ª, Journal of Engineering Science and Technology Review, 2016</i> <br><br>  Ainsi, pendant longtemps dans les descriptions des technologies, le nombre de normes de conception a √©t√© accompagn√© du deuxi√®me chiffre - la zone de la cellule de m√©moire, qui, en th√©orie, devrait √™tre d√©riv√©e de la longueur du canal.  Et puis il y a eu une int√©ressante substitution de concepts.  √Ä une √©poque o√π la mise √† l'√©chelle directe a cess√© de fonctionner et la longueur du canal a cess√© de diminuer tous les deux ans selon la loi de Moore, les sp√©cialistes du marketing ont r√©alis√© qu'il √©tait possible de ne pas d√©river la zone de la cellule m√©moire des normes de conception, mais de d√©river le nombre de normes de conception de la zone de la cellule m√©moire! <br><br>  Autrement dit, ¬´auparavant, nous avions une longueur de canal de 65 nm et une zone de cellule de m√©moire de X, et maintenant la longueur de canal est de 54 nm, mais nous avons r√©duit la m√©tallisation, et maintenant la zone de cellule est devenue X / 5, ce qui correspond √† peu pr√®s √† une transition de 65 √† 28 nm.  Alors disons √† tout le monde que nous avons des normes de conception de 28 nm, et nous ne parlerons √† personne de la longueur de canal de 54 nm? "  En toute honn√™tet√©, la ¬´m√©tallisation piquante¬ª est √©galement une r√©alisation importante, et pendant un certain temps apr√®s le d√©but des probl√®mes de miniaturisation des transistors eux-m√™mes, la largeur minimale de m√©tallisation, la taille du contact avec le transistor ou toute autre figure sur la topologie correspondait aux normes de conception √©nonc√©es.  Mais ensuite, les danses ont commenc√© avec les transistors FinFET, dans lesquels les dimensions cl√©s n'avaient rien √† voir avec la r√©solution de la lithographie, les taux de miniaturisation des transistors et tout le reste ont finalement diverg√©, et la zone des cellules de m√©moire est rest√©e la seule figure normale, sur la base de laquelle nous sommes maintenant inform√©s de ¬´10¬ª, ¬´ 7 ‚Äùet‚Äú 5 ‚Äùnanom√®tres. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/hw/tf/fo/hwtffoedcyhaxm0kyg0q_qew6oq.jpeg"></div><br>  <i>Figure 11. Comparaison des technologies Intel 14 nm et 10 nm.</i> <i><br></i>  <i>Source - Intel.</i> <br><br>  Voici un excellent exemple de cette ¬´nouvelle mise √† l'√©chelle¬ª.  On nous montre comment les tailles caract√©ristiques de la cellule m√©moire ont chang√©.  De nombreux param√®tres, mais pas un mot sur la longueur et la largeur du canal du transistor! <br><br>  Comment ont-ils r√©solu le probl√®me de l'impossibilit√© de r√©duire la longueur du canal et de contr√¥ler les fuites de la technologie? <br><br>  Ils ont trouv√© deux fa√ßons.  Le premier est au niveau du front: si la cause des fuites est une grande profondeur d'implantation, r√©duisons-la, de pr√©f√©rence radicalement.  La technologie du silicium sur isolant (SIC) est connue depuis tr√®s longtemps (et a √©t√© activement utilis√©e toutes ces ann√©es, par exemple, dans les processeurs AMD 130-32 nm, le processeur du d√©codeur Sony Playstation 3 90 nm, ainsi que dans l'√©lectronique radiofr√©quence, √©lectrique ou spatiale), mais avec une diminution des normes de conception, elle a eu un second souffle. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/di/60/e9/di60e99py_kfghxaxb8no85yng0.jpeg"></div><br>  <i>Figure 12. Comparaison des transistors r√©alis√©s √† l'aide des technologies conventionnelles volum√©triques et FDSOI (SOO enti√®rement √©puis√©es).</i> <i><br></i>  <i>Source - <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">ST Microelectronics</a> .</i> <br><br>  Comme vous pouvez le voir, l'id√©e est plus qu'√©l√©gante - l'oxyde est situ√© sous une couche active tr√®s mince, √©liminant le courant de fuite nocif sur la vigne!  Dans le m√™me temps, en raison d'une diminution de la capacit√© des jonctions pn (quatre des cinq c√¥t√©s du cube de drainage ont √©t√© supprim√©s), la vitesse augmente et la consommation d'√©nergie diminue.  C'est pourquoi maintenant la technologie FDSOI 28-22-20 nm est activement annonc√©e comme une plate-forme pour les puces Internet des objets - la consommation est vraiment r√©duite plusieurs fois, sinon d'un ordre de grandeur.  Et pourtant, cette approche permet √† l'avenir de mettre √† l'√©chelle le transistor plat conventionnel √† un niveau de 14-16 nm, ce que la technologie volum√©trique ne permettra plus. <br><br>  N√©anmoins, le FDSOI ne tombe pas particuli√®rement en dessous de 14 nm, et la technologie a √©galement d'autres probl√®mes (par exemple, le co√ªt extr√™mement √©lev√© des substrats SOI), en rapport avec lesquels l'industrie est arriv√©e √† une autre solution - les transistors FinFET.  L'id√©e d'un transistor FinFET est √©galement assez √©l√©gante.  Voulons-nous que la majeure partie de l'espace entre le drain et la source soit contr√¥l√©e par l'obturateur?  Entourons donc cet espace d'un volet de tous les c√¥t√©s!  Eh bien, pas tous, trois suffiront. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/l8/fg/vt/l8fgvtnmpsxxsuiziu2cubn49e8.jpeg"></div><br>  <i>Figure 13. Structure FinFET.</i> <i><br></i>  <i>Source - A. Tahrim et.al., ¬´Design and Performance Analysis of 1-Bit FinFET Full Adder Cells for Subthreshold Region at 16 nm Process Technology¬ª, Journal of Nanomaterials, 2015</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/zi/s6/pv/zis6pvbn8ang4zfeiq3wqhxtkfa.jpeg"></div><br>  <i>Figure 14. Comparaison de la consommation d'√©nergie de diff√©rentes options d'additionneur effectu√©es sur des transistors planaires et sur FinFET.</i> <i><br></i>  <i>Source - A. Tahrim et.al., ¬´Design and Performance Analysis of 1-Bit FinFET Full Adder Cells for Subthreshold Region at 16 nm Process Technology¬ª, Journal of Nanomaterials, 2015</i> <br><br>  Dans FinFET, le canal n'est pas plat et est situ√© directement sous la surface du substrat, mais forme une ailette verticale (Fin est l'ailette), d√©passant de la surface et entour√©e d'un obturateur sur trois c√¥t√©s.  Ainsi, tout l'espace entre le drain et la source est contr√¥l√© par un obturateur, et les fuites statiques sont fortement r√©duites.  Les premiers FinFET √† √™tre produits en masse √©taient Intel aux normes de conception de 22 nm, le reste a √©t√© tir√© par d'autres fabricants de premier plan, y compris un apologiste KNI tel que Global Foundries (ancien AMD). <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La verticalit√© du canal dans FinFET, entre autres, vous permet d'√©conomiser sur la zone cellulaire, car FinFET avec un canal large est assez √©troit en projection, et cela, √† son tour, a encore aid√© les sp√©cialistes du marketing avec leurs histoires sur la zone de la cellule m√©moire et sa double diminution √† chaque nouvelle √©tape "normes de conception", non plus li√©e aux dimensions physiques du transistor.</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/8v/m5/4q/8vm54q0igy8wk3h3fp9ym8qkdim.jpeg"></div><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figure 15. Topologies des diff√©rentes options pour les cellules de m√©moire (5T-9T) en technologie avec FinFET. Source - M. Ansari et. al., ¬´Une cellule SRAM 7T √† seuil proche avec des marges d'√©criture et de lecture √©lev√©es et un temps d'√©criture faible pour les technologies FinFET inf√©rieures √† 20 nm¬ª, VLSI Journal on Integration, Volume 50, juin 2015.</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Voici des exemples de diff√©rentes options pour les cellules de m√©moire dans la technologie avec FinFET. Vous voyez comment la largeur g√©om√©trique du canal est beaucoup plus petite que la longueur? Vous pouvez √©galement voir que, malgr√© toutes les perturbations, le syst√®me lambda chez les topologues est toujours utilis√© pour les estimations quantitatives. Et qu'en est-il des nombres absolus?</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/sz/kq/ue/szkquevxnndybtez1cx8nawvk5m.png"></div><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figure 16. Certaines tailles de transistors dans les technologies 14-16 nm. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Source - actes de la conf√©rence ConFab 2016.</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Comme le montre la figure, la longueur du canal topologique dans les technologies FinFET √† 16 nm est toujours sup√©rieure √† 20-25 nm, qui ont √©t√© mentionn√©es ci-dessus. Et c'est logique, car la physique ne peut pas √™tre dupe. Mais une autre conclusion, plus int√©ressante, peut √™tre tir√©e de la m√™me figure: si vous regardez de plus pr√®s, il devient clair que la taille minimale disponible dans les transistors n'est pas la longueur du canal, mais la largeur des ailettes. Et ici, une dr√¥le de d√©couverte nous attend: la largeur des ailettes dans la technologie de processus Intel de 16 nm est (rouleau de tambour!) HUIT nanom√®tres. </font></font><br><br><img src="https://habrastorage.org/webt/_b/vj/6x/_bvj6xbb4sef90_qd2qpq2gfh1y.png"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figure 17. Dimensions des ailettes dans la technologie de traitement Intel 14 nm. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Source - </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">wikichip.org</font></font></a></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Comme vous pouvez le voir, ici les commer√ßants, attach√©s √† la taille de la cellule m√©moire, se sont tromp√©s et sont maintenant oblig√©s d'exprimer le chiffre plus qu'ils ne le pouvaient. En fait, bien s√ªr, dans des conditions de changement fondamental dans la structure du transistor et dans l'attente des utilisateurs d'entendre une sorte de m√©trique, l'utilisation d'une m√©trique qui refl√®te la densit√© d'emballage √©tait probablement la seule bonne d√©cision, et les commer√ßants avaient finalement raison, m√™me si cela conduit parfois √† situations dr√¥les o√π les m√™mes normes de conception dans diff√©rentes entreprises sont appel√©es diff√©remment. Par exemple, en lisant les informations selon lesquelles TSMC a d√©j√† lanc√© le 7 nm et Intel retarde √† nouveau le d√©but de la production du 10 nm, il convient de rappeler que le TSMC 7 nm et le Intel 10 nm sont en fait les m√™mes normes de conception en termes de et la densit√© d'emballage, et la taille des transistors individuels.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Et ensuite? En fait, personne ne le sait. La loi de Moore s'est √©puis√©e il y a assez longtemps, et si il y a dix ans, la r√©ponse √† la question ¬´et ensuite?¬ª peuvent √™tre trouv√©s dans les rapports des centres de recherche, on entend de plus en plus souvent que les d√©veloppements prometteurs doivent √™tre abandonn√©s, car ils s'av√®rent excessivement difficiles √† mettre en ≈ìuvre. Cela s'est d√©j√† produit avec des plaquettes d'un diam√®tre de 450 millim√®tres, c'est en partie le cas avec la lithographie EUV (que les scientifiques ont utilis√© pendant vingt ans), et cela se produira probablement avec des transistors sur graph√®ne et nanotubes de carbone. Une autre perc√©e technologique est n√©cessaire, mais le chemin √† parcourir, malheureusement, n'est pas encore visible. Il est arriv√© au point que le nouveau directeur de TSMC Mark Liu a </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">appel√©</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La direction la plus prometteuse dans le d√©veloppement de la technologie micro√©lectronique n'est pas la r√©duction de la taille des transistors, mais l'int√©gration 3D. </font><font style="vertical-align: inherit;">L'int√©gration ¬´vraie¬ª 3D, plut√¥t que de </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">combiner plusieurs puces dans un m√™me bo√Ætier,</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> sera en effet une √©tape importante dans le d√©veloppement de la micro√©lectronique, mais la loi de Moore, comme la loi de r√©duction de la taille des transistors, semble √™tre compl√®tement morte.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr423575/">https://habr.com/ru/post/fr423575/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr423565/index.html">Manette de jeu de Sega Mega Drive et Raspberry Pi Part 1 (pr√©paratoire et √† trois boutons)</a></li>
<li><a href="../fr423567/index.html">Encore une fois sur l'intelligence artificielle</a></li>
<li><a href="../fr423569/index.html">Nous d√©finissons simplement et pr√©cis√©ment la langue des messages</a></li>
<li><a href="../fr423571/index.html">Toutes sortes de choses dans MetaPost</a></li>
<li><a href="../fr423573/index.html">La synchronicit√© est un mythe</a></li>
<li><a href="../fr423577/index.html">Cr√©ation d'un jeu de logique pour une plateforme de jeu</a></li>
<li><a href="../fr423579/index.html">Services cloud pour WebGL? Non merci</a></li>
<li><a href="../fr423583/index.html">Obtention d'accidents via NotificationIRP dans OSS</a></li>
<li><a href="../fr423585/index.html">En direct: CI / CD sur iOS et Android</a></li>
<li><a href="../fr423587/index.html">Construire un cluster InnoDB √† partir de mysql 5.7 sur centos 7</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>