Timing Analyzer report for SeqDetector
Fri May 27 09:17:05 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:divider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:divider|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:divider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:divider|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:divider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:divider|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SeqDetector                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ClkDividerN:divider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:divider|clkOut } ;
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                          ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 199.72 MHz  ; 199.72 MHz      ; CLOCK_50                   ;                                                ;
; 1146.79 MHz ; 437.64 MHz      ; ClkDividerN:divider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -4.007 ; -87.825       ;
; ClkDividerN:divider|clkOut ; 0.125  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divider|clkOut ; 0.057 ; 0.000         ;
; CLOCK_50                   ; 0.640 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -42.835       ;
; ClkDividerN:divider|clkOut ; -1.285 ; -3.855        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.007 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.923      ;
; -3.996 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.914      ;
; -3.970 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.888      ;
; -3.958 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.876      ;
; -3.894 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.810      ;
; -3.884 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.800      ;
; -3.876 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.792      ;
; -3.853 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.771      ;
; -3.795 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.711      ;
; -3.793 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.709      ;
; -3.793 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.709      ;
; -3.784 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.702      ;
; -3.780 ; ClkDividerN:divider|s_divCounter[11] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.698      ;
; -3.763 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.679      ;
; -3.759 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.675      ;
; -3.742 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.660      ;
; -3.705 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.621      ;
; -3.698 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.614      ;
; -3.693 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.611      ;
; -3.685 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.603      ;
; -3.584 ; ClkDividerN:divider|s_divCounter[18] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.500      ;
; -3.568 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.486      ;
; -3.486 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.404      ;
; -3.481 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.397      ;
; -3.480 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.398      ;
; -3.451 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.369      ;
; -3.351 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.269      ;
; -3.266 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.182      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.100 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.019      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.093 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.010      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.924      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.993 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.912      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.955 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.872      ;
; -2.953 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.870      ;
; -2.953 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.870      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:divider|clkOut'                                                                                                      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.125 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.396      ; 1.259      ;
; 0.125 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.396      ; 1.259      ;
; 0.128 ; SeqDetFSM:sequence|PS.S1 ; SeqDetFSM:sequence|PS.S2 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 1.000        ; -0.081     ; 0.789      ;
; 0.129 ; SeqDetFSM:sequence|PS.S2 ; SeqDetFSM:sequence|PS.S3 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 1.000        ; -0.081     ; 0.788      ;
; 0.249 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.396      ; 1.135      ;
; 0.254 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.396      ; 1.130      ;
; 0.292 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.396      ; 1.092      ;
; 0.292 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.396      ; 1.092      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:divider|clkOut'                                                                                                       ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.057 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.673      ; 0.946      ;
; 0.114 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.673      ; 1.003      ;
; 0.114 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.673      ; 1.003      ;
; 0.121 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.673      ; 1.010      ;
; 0.246 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.673      ; 1.135      ;
; 0.246 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.673      ; 1.135      ;
; 0.428 ; SeqDetFSM:sequence|PS.S2 ; SeqDetFSM:sequence|PS.S3 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; SeqDetFSM:sequence|PS.S1 ; SeqDetFSM:sequence|PS.S2 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 0.000        ; 0.081      ; 0.696      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.640 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.646 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.654 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.929      ;
; 0.663 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.930      ;
; 0.665 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.932      ;
; 0.665 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.932      ;
; 0.667 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.934      ;
; 0.668 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.935      ;
; 0.668 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.935      ;
; 0.670 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.937      ;
; 0.681 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.948      ;
; 0.683 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.950      ;
; 0.822 ; ClkDividerN:divider|s_divCounter[18] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.089      ;
; 0.824 ; ClkDividerN:divider|s_divCounter[11] ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.091      ;
; 0.958 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.970 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.239      ;
; 0.972 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.977 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.244      ;
; 0.978 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.245      ;
; 0.980 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.980 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.980 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.982 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.984 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.986 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.253      ;
; 0.986 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.258      ;
; 0.989 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.991 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.994 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.261      ;
; 0.995 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.262      ;
; 0.997 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.264      ;
; 0.997 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.264      ;
; 0.998 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.265      ;
; 0.999 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.266      ;
; 1.000 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.267      ;
; 1.002 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.269      ;
; 1.010 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.277      ;
; 1.015 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.282      ;
; 1.079 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.084 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.085 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.091 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.360      ;
; 1.094 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.365      ;
; 1.098 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.103 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.370      ;
; 1.103 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.370      ;
; 1.104 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.371      ;
; 1.106 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.106 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.106 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.108 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.375      ;
; 1.110 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.379      ;
; 1.110 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.112 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.384      ;
; 1.115 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.116 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.385      ;
; 1.117 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 216.73 MHz  ; 216.73 MHz      ; CLOCK_50                   ;                                                ;
; 1275.51 MHz ; 437.64 MHz      ; ClkDividerN:divider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.614 ; -78.878       ;
; ClkDividerN:divider|clkOut ; 0.204  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divider|clkOut ; 0.071 ; 0.000         ;
; CLOCK_50                   ; 0.586 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -42.835       ;
; ClkDividerN:divider|clkOut ; -1.285 ; -3.855        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.614 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.539      ;
; -3.578 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.506      ;
; -3.574 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.502      ;
; -3.562 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.490      ;
; -3.530 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.455      ;
; -3.521 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.446      ;
; -3.479 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.404      ;
; -3.474 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.402      ;
; -3.436 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.361      ;
; -3.435 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.360      ;
; -3.425 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.353      ;
; -3.421 ; ClkDividerN:divider|s_divCounter[11] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.349      ;
; -3.409 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.334      ;
; -3.402 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.327      ;
; -3.391 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.319      ;
; -3.363 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.288      ;
; -3.347 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.272      ;
; -3.328 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.256      ;
; -3.322 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.247      ;
; -3.311 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.239      ;
; -3.254 ; ClkDividerN:divider|s_divCounter[18] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.179      ;
; -3.211 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.139      ;
; -3.161 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.089      ;
; -3.156 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.081      ;
; -3.131 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.059      ;
; -3.101 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.029      ;
; -3.019 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.947      ;
; -2.915 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.840      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.718      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.792 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.721      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.673 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.602      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.670 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.599      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.639 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.565      ;
; -2.636 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.562      ;
; -2.636 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.562      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:divider|clkOut'                                                                                                       ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.204 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.343      ; 1.128      ;
; 0.205 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.343      ; 1.127      ;
; 0.216 ; SeqDetFSM:sequence|PS.S1 ; SeqDetFSM:sequence|PS.S2 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 1.000        ; -0.073     ; 0.710      ;
; 0.217 ; SeqDetFSM:sequence|PS.S2 ; SeqDetFSM:sequence|PS.S3 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 1.000        ; -0.073     ; 0.709      ;
; 0.306 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.343      ; 1.026      ;
; 0.323 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.343      ; 1.009      ;
; 0.347 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.343      ; 0.985      ;
; 0.347 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.343      ; 0.985      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:divider|clkOut'                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.071 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.593      ; 0.865      ;
; 0.128 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.593      ; 0.922      ;
; 0.128 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.593      ; 0.922      ;
; 0.141 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.593      ; 0.935      ;
; 0.251 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.593      ; 1.045      ;
; 0.251 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.593      ; 1.045      ;
; 0.395 ; SeqDetFSM:sequence|PS.S2 ; SeqDetFSM:sequence|PS.S3 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 0.000        ; 0.073      ; 0.639      ;
; 0.395 ; SeqDetFSM:sequence|PS.S1 ; SeqDetFSM:sequence|PS.S2 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 0.000        ; 0.073      ; 0.639      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.591 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.598 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.602 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.605 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.849      ;
; 0.605 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.849      ;
; 0.606 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.850      ;
; 0.607 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.851      ;
; 0.609 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.609 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.853      ;
; 0.610 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.853      ;
; 0.611 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.854      ;
; 0.611 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.855      ;
; 0.621 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.865      ;
; 0.623 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.866      ;
; 0.763 ; ClkDividerN:divider|s_divCounter[18] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.007      ;
; 0.767 ; ClkDividerN:divider|s_divCounter[11] ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.010      ;
; 0.872 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.878 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.881 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.127      ;
; 0.885 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.888 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.892 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.137      ;
; 0.893 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.137      ;
; 0.895 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.896 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.898 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.143      ;
; 0.899 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.145      ;
; 0.899 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.901 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.145      ;
; 0.903 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.148      ;
; 0.906 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.150      ;
; 0.908 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.152      ;
; 0.908 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.152      ;
; 0.909 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.152      ;
; 0.910 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.154      ;
; 0.911 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.154      ;
; 0.922 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.165      ;
; 0.971 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.972 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.980 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.226      ;
; 0.982 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.983 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.988 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.989 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.234      ;
; 0.991 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.237      ;
; 0.992 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.236      ;
; 0.995 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.998 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.244      ;
; 0.998 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.000 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.002 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.247      ;
; 1.003 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.247      ;
; 1.005 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.249      ;
; 1.006 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.249      ;
; 1.007 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.007 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.008 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.009 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.253      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -1.558 ; -28.158       ;
; ClkDividerN:divider|clkOut ; 0.508  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divider|clkOut ; 0.034 ; 0.000         ;
; CLOCK_50                   ; 0.292 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -35.919       ;
; ClkDividerN:divider|clkOut ; -1.000 ; -3.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.558 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.502      ;
; -1.463 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.409      ;
; -1.445 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.389      ;
; -1.430 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.374      ;
; -1.428 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.372      ;
; -1.401 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.345      ;
; -1.395 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.341      ;
; -1.394 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.340      ;
; -1.389 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.333      ;
; -1.368 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.312      ;
; -1.367 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.313      ;
; -1.367 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.311      ;
; -1.363 ; ClkDividerN:divider|s_divCounter[11] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.309      ;
; -1.353 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.297      ;
; -1.351 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.297      ;
; -1.350 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.296      ;
; -1.345 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.289      ;
; -1.337 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.281      ;
; -1.294 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.240      ;
; -1.290 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.236      ;
; -1.269 ; ClkDividerN:divider|s_divCounter[18] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.213      ;
; -1.248 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.194      ;
; -1.223 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.169      ;
; -1.217 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.161      ;
; -1.209 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.155      ;
; -1.195 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.141      ;
; -1.174 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.118      ;
; -1.145 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.091      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.903 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.849      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.896 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.843      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.893 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.840      ;
; -0.875 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:divider|clkOut'                                                                                                       ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.508 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.141      ; 0.610      ;
; 0.509 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.141      ; 0.609      ;
; 0.573 ; SeqDetFSM:sequence|PS.S2 ; SeqDetFSM:sequence|PS.S3 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 1.000        ; -0.042     ; 0.372      ;
; 0.573 ; SeqDetFSM:sequence|PS.S1 ; SeqDetFSM:sequence|PS.S2 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 1.000        ; -0.042     ; 0.372      ;
; 0.575 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.141      ; 0.543      ;
; 0.576 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.141      ; 0.542      ;
; 0.601 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.141      ; 0.517      ;
; 0.601 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 1.000        ; 0.141      ; 0.517      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:divider|clkOut'                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.034 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.288      ; 0.436      ;
; 0.053 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.288      ; 0.455      ;
; 0.053 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.288      ; 0.455      ;
; 0.053 ; FlipFlop:sync_0|q        ; SeqDetFSM:sequence|PS.S1 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.288      ; 0.455      ;
; 0.112 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S3 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.288      ; 0.514      ;
; 0.112 ; FlipFlop:sync_1|q        ; SeqDetFSM:sequence|PS.S2 ; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 0.000        ; 0.288      ; 0.514      ;
; 0.188 ; SeqDetFSM:sequence|PS.S2 ; SeqDetFSM:sequence|PS.S3 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; SeqDetFSM:sequence|PS.S1 ; SeqDetFSM:sequence|PS.S2 ; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 0.000        ; 0.042      ; 0.314      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                   ;
+-------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.292 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[1]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.296 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.421      ;
; 0.298 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; ClkDividerN:divider|s_divCounter[27] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.429      ;
; 0.303 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.429      ;
; 0.305 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[0]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.433      ;
; 0.312 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.438      ;
; 0.369 ; ClkDividerN:divider|s_divCounter[18] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.495      ;
; 0.370 ; ClkDividerN:divider|s_divCounter[11] ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.495      ;
; 0.430 ; ClkDividerN:divider|clkOut           ; ClkDividerN:divider|clkOut           ; ClkDividerN:divider|clkOut ; CLOCK_50    ; 0.000        ; 1.650      ; 2.299      ;
; 0.441 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.445 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.572      ;
; 0.448 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.451 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[1]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.456 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.457 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.582      ;
; 0.458 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:divider|s_divCounter[26] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.587      ;
; 0.461 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.465 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.591      ;
; 0.466 ; ClkDividerN:divider|s_divCounter[20] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.466 ; ClkDividerN:divider|s_divCounter[16] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; ClkDividerN:divider|s_divCounter[8]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.592      ;
; 0.468 ; ClkDividerN:divider|s_divCounter[24] ; ClkDividerN:divider|s_divCounter[26] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.594      ;
; 0.471 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.596      ;
; 0.474 ; ClkDividerN:divider|s_divCounter[6]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.599      ;
; 0.504 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.507 ; ClkDividerN:divider|s_divCounter[3]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; ClkDividerN:divider|s_divCounter[1]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.508 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.635      ;
; 0.511 ; ClkDividerN:divider|s_divCounter[25] ; ClkDividerN:divider|s_divCounter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; ClkDividerN:divider|s_divCounter[13] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.638      ;
; 0.512 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[23] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.514 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; ClkDividerN:divider|s_divCounter[21] ; ClkDividerN:divider|s_divCounter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[21] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; ClkDividerN:divider|s_divCounter[9]  ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; ClkDividerN:divider|s_divCounter[5]  ; ClkDividerN:divider|s_divCounter[8]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.517 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; ClkDividerN:divider|s_divCounter[15] ; ClkDividerN:divider|s_divCounter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; ClkDividerN:divider|s_divCounter[17] ; ClkDividerN:divider|s_divCounter[20] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:divider|s_divCounter[19] ; ClkDividerN:divider|s_divCounter[22] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; ClkDividerN:divider|s_divCounter[11] ; ClkDividerN:divider|s_divCounter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.520 ; ClkDividerN:divider|s_divCounter[7]  ; ClkDividerN:divider|s_divCounter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.520 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.522 ; ClkDividerN:divider|s_divCounter[0]  ; ClkDividerN:divider|s_divCounter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.523 ; ClkDividerN:divider|s_divCounter[2]  ; ClkDividerN:divider|s_divCounter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.648      ;
; 0.523 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[15] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.650      ;
; 0.524 ; ClkDividerN:divider|s_divCounter[23] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:divider|s_divCounter[4]  ; ClkDividerN:divider|s_divCounter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; ClkDividerN:divider|s_divCounter[14] ; ClkDividerN:divider|s_divCounter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:divider|s_divCounter[22] ; ClkDividerN:divider|s_divCounter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[13] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; ClkDividerN:divider|s_divCounter[12] ; ClkDividerN:divider|s_divCounter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.653      ;
; 0.527 ; ClkDividerN:divider|s_divCounter[10] ; ClkDividerN:divider|s_divCounter[14] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.043      ; 0.654      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.007  ; 0.034 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                   ; -4.007  ; 0.292 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:divider|clkOut ; 0.125   ; 0.034 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -87.825 ; 0.0   ; 0.0      ; 0.0     ; -46.69              ;
;  CLOCK_50                   ; -87.825 ; 0.000 ; N/A      ; N/A     ; -42.835             ;
;  ClkDividerN:divider|clkOut ; 0.000   ; 0.000 ; N/A      ; N/A     ; -3.855              ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 2        ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 6        ; 0        ; 0        ; 0        ;
; ClkDividerN:divider|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1449     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; 2        ; 0        ; 0        ; 0        ;
; CLOCK_50                   ; ClkDividerN:divider|clkOut ; 6        ; 0        ; 0        ; 0        ;
; ClkDividerN:divider|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1449     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLOCK_50                   ; CLOCK_50                   ; Base ; Constrained ;
; ClkDividerN:divider|clkOut ; ClkDividerN:divider|clkOut ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri May 27 09:17:04 2022
Info: Command: quartus_sta SeqDetector -c SeqDetector
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqDetector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:divider|clkOut ClkDividerN:divider|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.007             -87.825 CLOCK_50 
    Info (332119):     0.125               0.000 ClkDividerN:divider|clkOut 
Info (332146): Worst-case hold slack is 0.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.057               0.000 ClkDividerN:divider|clkOut 
    Info (332119):     0.640               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.835 CLOCK_50 
    Info (332119):    -1.285              -3.855 ClkDividerN:divider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.614
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.614             -78.878 CLOCK_50 
    Info (332119):     0.204               0.000 ClkDividerN:divider|clkOut 
Info (332146): Worst-case hold slack is 0.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.071               0.000 ClkDividerN:divider|clkOut 
    Info (332119):     0.586               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.835 CLOCK_50 
    Info (332119):    -1.285              -3.855 ClkDividerN:divider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.558
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.558             -28.158 CLOCK_50 
    Info (332119):     0.508               0.000 ClkDividerN:divider|clkOut 
Info (332146): Worst-case hold slack is 0.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.034               0.000 ClkDividerN:divider|clkOut 
    Info (332119):     0.292               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.919 CLOCK_50 
    Info (332119):    -1.000              -3.000 ClkDividerN:divider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4848 megabytes
    Info: Processing ended: Fri May 27 09:17:05 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


