<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:34.3634</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0040274</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다층 RDL내에 응력 완화 비아 형성 반도체 디바이스 및 그 제조방법</inventionTitle><inventionTitleEng>semiconductor device and method of forming stress relief  vias in multi-layer RDL</inventionTitleEng><openDate>2024.10.28</openDate><openNumber>10-2024-0155093</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 기판과 기판 위에 형성된 제1 RDL을 갖는다. 제2 RDL이 제1 RDL 위에 형성되며, 제1 전도성 비아가 제1 RDL과 제2 RDL을 전기적으로 연결하고, 제1 개구부가 응력 완화를 위해 제1 전도성 비아 주위 제2 RDL내에 형성된다. 제2 RDL내에 형성된 제1 개구부는 반원형 또는 복수의 반원 또는 세그먼트일 수 있다. 제 3 RDL이 제 2 RDL 위에 형성되며, 제 2 전도성 비아가 제 2 RDL과 제 3 RDL을 전기적으로 연결하고, 제 2 개구부가 응력 완화를 위해 제 2 전도성 비아 주위 제 3 RDL내에 형성된다. 제1 개구부는 제2 개구부와 오프셋된다. 응력 완화를 위해 복수의 제1 개구부가 제1 전도성 비아 주위에 형성될 수 있으며, 각각은 서로 오프셋된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판기판 위에 형성된 제1 재분배 층(RDL); 및제1 RDL과 제2 RDL을 전기적으로 연결하는 제1 전도성 비아 및 응력 완화를 위해 제1 전도성 비아 주위 제2 RDL내에 형성된 제1 개구부를 갖는 제1 RDL 상에 형성된 제2 RDL을 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 제 2 RDL내에 형성된 제 1 개구부가 반원형을 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서, 제 2 RDL과 제 3 RDL을 전기적으로 연결하는 제 2 전도성 비아 및 응력 완화를 위해 제 2 전도성 비아 주위 제 3 RDL내에 형성된 제 2 개구부를 갖는, 제 2 RDL 위에 형성된 제 3 RDL를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서, 제 2 RDL내에 형성된 제 1 개구부는 제 3 RDL내에 형성된 제 2 개구부와 오프셋되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 기판; 및제1 재분배층(RDL)으로부터 연장된 제1 전도성 비아 및 응력 완화를 위해 제1 전도성 비아 주위 제1 RDL내에 형성된 제1 개구부를 갖는, 기판 위에 형성된 제1 재분배층(RDL)을 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서, 제 1 RDL내에 형성된 제 1 개구부가 반원형을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서, 제 1 RDL과 제 2 RDL을 전기적으로 연결하는 제 2 전도성 비아 및 응력 완화를 위해 제 2 전도성 비아 주위 제 2 RDL내에 형성된 제 2 개구부를 갖는, 제 1 RDL 위에 형성된 제 2 RDL를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서, 제 1 RDL내에 형성된 제 1 개구부는 제 2 RDL내에 형성된 제 2 개구부와 오프셋되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서, 응력 완화를 위해 제 1 전도성 비아 주위 제 2 RDL내에 형성된 복수의 제2 개구부를 더욱 포함하며, 상기 복수의 제2 개구부 각각은 서로 오프셋되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 제 5 항에 있어서, 응력 완화를 위해 제1 전도성 비아 주위 제1 RDL내에 형성된 복수의 제1 개구부를 더욱 포함하며, 상기 복수의 제1 개구부 각각은 서로 오프셋되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>11. 기판을 제공하는 단계;기판 위에 제1 재분배 층(RDL)을 형성하는 단계;제1 RDL과 제2 RDL을 전기적으로 연결하는 제1 전도성 비아를 갖는 제1 RDL 위에 제2 RDL을 형성하는 단계; 및응력 완화를 위해 제1 전도성 비아 주위 제2 RDL내에 제1 개구부를 형성하는 단계를 포함하는, 반도체 디바이스 제조방법. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 제 2 RDL내에 형성된 제 1 개구부를 반원형으로 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.</claim></claimInfo><claimInfo><claim>13. 제 11 항에 있어서, 제 2 RDL과 제 3 RDL을 전기적으로 연결하는 제 2 전도성 비아를 갖는 제 2 RDL 상에 제 3 RDL을 형성하는 단계; 및응력 완화를 위해 제 2 전도성 비아 주위 제 3 RDL내에 2 개구부를 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제2 RDL내에 형성된 제1 개구부는 상기 제3 RDL내에 형성된 제2 개구부와 오프셋되는, 반도체 디바이스 제조방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 응력 완화를 위해 제1 전도성 비아 주위 제2 RDL내에 복수의 제1 개구부를 형성하는 단계를 더욱 포함하며, 상기 복수의 제1 개구부 각각은 서로 오프셋되는, 반도체 디바이스 제조방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르 ******, 앵 모 키오...</address><code> </code><country> </country><engName>OOI, Peik Eng</engName><name>오오아이, 페익 엥</name></inventorInfo><inventorInfo><address>싱가포르 ******, 테반 ...</address><code> </code><country> </country><engName>LAI, Gai Leong</engName><name>라이, 가이 령</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.04.18</priorityApplicationDate><priorityApplicationNumber>18/302,503</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.25</receiptDate><receiptNumber>1-1-2024-0329551-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.03.31</receiptDate><receiptNumber>9-1-2024-9003515-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240040274.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9360acbdcd394169cfa6d16961ed75b4d5bea482fd905e2c7c24f3e6c79bb1c9141c8a6ccba125b99ebec819ec49238320c557b75c4f9d3912</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf908c1cdbed7cf646d8605d6e1220036e87d265d3f2c02b0ad7b7b487156215ad40a2cdbda231369af82161d357fe7474e0baff8ae5eddcc8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>