Fitter report for hbirdv2e203_SoC
Fri Apr 26 14:35:42 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Dual Purpose and Dedicated Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. I/O Assignment Warnings
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. I/O Rules Summary
 23. I/O Rules Details
 24. I/O Rules Matrix
 25. Fitter Device Options
 26. Operating Settings and Conditions
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Failed - Fri Apr 26 14:35:42 2024               ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; hbirdv2e203_SoC                                 ;
; Top-level Entity Name              ; e203_soc_top                                    ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10F17C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 26,582 / 10,320 ( 258 % )                       ;
;     Total combinational functions  ; 19,330 / 10,320 ( 187 % )                       ;
;     Dedicated logic registers      ; 11,550 / 10,320 ( 112 % )                       ;
; Total registers                    ; 11550                                           ;
; Total pins                         ; 223 / 180 ( 124 % )                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,048,576 / 423,936 ( 247 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
;     Processor 3            ;   0.8%      ;
;     Processor 4            ;   0.7%      ;
;     Processor 5            ;   0.4%      ;
;     Processor 6            ;   0.4%      ;
;     Processor 7            ;   0.3%      ;
;     Processor 8            ;   0.3%      ;
;     Processors 9-12        ;   0.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 31474 ) ; 0.00 % ( 0 / 31474 )       ; 0.00 % ( 0 / 31474 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 31474 ) ; 0.00 % ( 0 / 31474 )       ; 0.00 % ( 0 / 31474 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 31464 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+-----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                               ;
+---------------------------------------------+-------------------------------+
; Resource                                    ; Usage                         ;
+---------------------------------------------+-------------------------------+
; Total logic elements                        ; 26,582 / 10,320 ( 258 % )     ;
;     -- Combinational with no register       ; 15032                         ;
;     -- Register only                        ; 7252                          ;
;     -- Combinational with a register        ; 4298                          ;
;                                             ;                               ;
; Logic element usage by number of LUT inputs ;                               ;
;     -- 4 input functions                    ; 13387                         ;
;     -- 3 input functions                    ; 3242                          ;
;     -- <=2 input functions                  ; 2701                          ;
;     -- Register only                        ; 7252                          ;
;                                             ;                               ;
; Logic elements by mode                      ;                               ;
;     -- normal mode                          ; 18215                         ;
;     -- arithmetic mode                      ; 1115                          ;
;                                             ;                               ;
; Total registers*                            ; 11,550 / 11,172 ( 103 % )     ;
;     -- Dedicated logic registers            ; 11,550 / 10,320 ( 112 % )     ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )               ;
;                                             ;                               ;
; Total LABs                                  ; Not available                 ;
; Virtual pins                                ; 0                             ;
; I/O pins                                    ; 223 / 180 ( 124 % )           ;
;     -- Clock pins                           ; 0 / 3 ( 0 % )                 ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                 ;
;                                             ;                               ;
; M9Ks                                        ; 128 / 46 ( 278 % )            ;
; Total block memory bits                     ; 1,048,576 / 423,936 ( 247 % ) ;
; Total block memory implementation bits      ; 1,179,648 / 423,936 ( 278 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )                ;
; PLLs                                        ; 0 / 2 ( 0 % )                 ;
; Global signals                              ; 10                            ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                 ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                 ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                 ;
; Maximum fan-out                             ; 7532                          ;
; Highest non-global fan-out                  ; 7210                          ;
; Total fan-out                               ; 113876                        ;
; Average fan-out                             ; 3.62                          ;
+---------------------------------------------+-------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+----------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                             ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; hfextclk                         ; Unassigned ; --       ; 18                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_aon_erst_n_i_ival        ; Unassigned ; --       ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_aon_pmu_dwakeup_n_i_ival ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_bootrom_n_i_ival         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_dbgmode0_n_i_ival        ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_dbgmode1_n_i_ival        ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_dbgmode2_n_i_ival        ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[0]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[10]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[11]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[12]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[13]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[14]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[15]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[16]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[17]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[18]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[19]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[1]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[20]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[21]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[22]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[23]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[24]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[25]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[26]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[27]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[28]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[29]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[2]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[30]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[31]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[3]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[4]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[5]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[6]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[7]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[8]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioA_i_ival[9]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[0]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[10]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[11]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[12]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[13]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[14]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[15]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[16]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[17]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[18]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[19]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[1]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[20]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[21]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[22]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[23]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[24]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[25]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[26]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[27]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[28]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[29]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[2]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[30]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[31]         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[3]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[4]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[5]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[6]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[7]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[8]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_gpioB_i_ival[9]          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_jtag_TCK_i_ival          ; Unassigned ; --       ; 198                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_jtag_TDI_i_ival          ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_jtag_TMS_i_ival          ; Unassigned ; --       ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_qspi0_dq_0_i_ival        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_qspi0_dq_1_i_ival        ; Unassigned ; --       ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_qspi0_dq_2_i_ival        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; io_pads_qspi0_dq_3_i_ival        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; lfextclk                         ; Unassigned ; --       ; 999                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+----------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                            ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; hfxoscen                        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_aon_pmu_padrst_o_oval   ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_aon_pmu_vddpaden_o_oval ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[0]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[10]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[11]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[12]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[13]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[14]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[15]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[16]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[17]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[18]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[19]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[1]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[20]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[21]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[22]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[23]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[24]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[25]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[26]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[27]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[28]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[29]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[2]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[30]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[31]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[3]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[4]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[5]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[6]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[7]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[8]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oe[9]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[0]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[10]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[11]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[12]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[13]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[14]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[15]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[16]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[17]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[18]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[19]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[1]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[20]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[21]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[22]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[23]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[24]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[25]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[26]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[27]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[28]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[29]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[2]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[30]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[31]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[3]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[4]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[5]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[6]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[7]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[8]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioA_o_oval[9]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[0]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[10]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[11]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[12]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[13]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[14]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[15]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[16]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[17]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[18]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[19]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[1]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[20]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[21]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[22]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[23]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[24]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[25]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[26]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[27]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[28]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[29]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[2]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[30]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[31]          ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[3]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[4]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[5]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[6]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[7]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[8]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oe[9]           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[0]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[10]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[11]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[12]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[13]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[14]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[15]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[16]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[17]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[18]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[19]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[1]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[20]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[21]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[22]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[23]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[24]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[25]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[26]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[27]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[28]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[29]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[2]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[30]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[31]        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[3]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[4]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[5]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[6]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[7]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[8]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_gpioB_o_oval[9]         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_jtag_TDO_o_oe           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_jtag_TDO_o_oval         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_cs_0_o_oval       ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_dq_0_o_oe         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_dq_0_o_oval       ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_dq_1_o_oe         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_dq_1_o_oval       ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_dq_2_o_oe         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_dq_2_o_oval       ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_dq_3_o_oe         ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_dq_3_o_oval       ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; io_pads_qspi0_sck_o_oval        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lfxoscen                        ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------------------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 17 ( 0 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % ) ; 2.5V          ; --           ;
; 6        ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % ) ; 2.5V          ; --           ;
; Unknown  ; 228            ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; I/O Assignment Warnings                                          ;
+----------------------------------+-------------------------------+
; Pin Name                         ; Reason                        ;
+----------------------------------+-------------------------------+
; hfxoscen                         ; Incomplete set of assignments ;
; lfxoscen                         ; Incomplete set of assignments ;
; io_pads_jtag_TDO_o_oval          ; Incomplete set of assignments ;
; io_pads_jtag_TDO_o_oe            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[0]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[1]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[2]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[3]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[4]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[5]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[6]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[7]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[8]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[9]          ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[10]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[11]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[12]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[13]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[14]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[15]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[16]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[17]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[18]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[19]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[20]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[21]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[22]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[23]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[24]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[25]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[26]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[27]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[28]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[29]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[30]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oval[31]         ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[0]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[1]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[2]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[3]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[4]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[5]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[6]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[7]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[8]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[9]            ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[10]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[11]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[12]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[13]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[14]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[15]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[16]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[17]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[18]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[19]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[20]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[21]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[22]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[23]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[24]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[25]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[26]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[27]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[28]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[29]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[30]           ; Incomplete set of assignments ;
; io_pads_gpioA_o_oe[31]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[0]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[1]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[2]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[3]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[4]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[5]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[6]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[7]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[8]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[9]          ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[10]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[11]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[12]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[13]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[14]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[15]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[16]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[17]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[18]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[19]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[20]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[21]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[22]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[23]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[24]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[25]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[26]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[27]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[28]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[29]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[30]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oval[31]         ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[0]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[1]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[2]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[3]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[4]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[5]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[6]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[7]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[8]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[9]            ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[10]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[11]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[12]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[13]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[14]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[15]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[16]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[17]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[18]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[19]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[20]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[21]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[22]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[23]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[24]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[25]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[26]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[27]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[28]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[29]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[30]           ; Incomplete set of assignments ;
; io_pads_gpioB_o_oe[31]           ; Incomplete set of assignments ;
; io_pads_qspi0_sck_o_oval         ; Incomplete set of assignments ;
; io_pads_qspi0_cs_0_o_oval        ; Incomplete set of assignments ;
; io_pads_qspi0_dq_0_o_oval        ; Incomplete set of assignments ;
; io_pads_qspi0_dq_0_o_oe          ; Incomplete set of assignments ;
; io_pads_qspi0_dq_1_o_oval        ; Incomplete set of assignments ;
; io_pads_qspi0_dq_1_o_oe          ; Incomplete set of assignments ;
; io_pads_qspi0_dq_2_o_oval        ; Incomplete set of assignments ;
; io_pads_qspi0_dq_2_o_oe          ; Incomplete set of assignments ;
; io_pads_qspi0_dq_3_o_oval        ; Incomplete set of assignments ;
; io_pads_qspi0_dq_3_o_oe          ; Incomplete set of assignments ;
; io_pads_aon_pmu_padrst_o_oval    ; Incomplete set of assignments ;
; io_pads_aon_pmu_vddpaden_o_oval  ; Incomplete set of assignments ;
; io_pads_dbgmode0_n_i_ival        ; Incomplete set of assignments ;
; io_pads_dbgmode1_n_i_ival        ; Incomplete set of assignments ;
; io_pads_dbgmode2_n_i_ival        ; Incomplete set of assignments ;
; io_pads_jtag_TCK_i_ival          ; Incomplete set of assignments ;
; lfextclk                         ; Incomplete set of assignments ;
; hfextclk                         ; Incomplete set of assignments ;
; io_pads_aon_erst_n_i_ival        ; Incomplete set of assignments ;
; io_pads_jtag_TDI_i_ival          ; Incomplete set of assignments ;
; io_pads_jtag_TMS_i_ival          ; Incomplete set of assignments ;
; io_pads_qspi0_dq_2_i_ival        ; Incomplete set of assignments ;
; io_pads_qspi0_dq_3_i_ival        ; Incomplete set of assignments ;
; io_pads_qspi0_dq_0_i_ival        ; Incomplete set of assignments ;
; io_pads_qspi0_dq_1_i_ival        ; Incomplete set of assignments ;
; io_pads_bootrom_n_i_ival         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[25]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[26]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[24]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[27]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[22]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[21]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[20]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[23]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[18]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[17]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[16]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[19]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[29]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[30]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[28]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[31]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[5]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[6]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[4]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[7]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[10]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[9]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[8]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[11]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[1]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[2]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[0]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[3]          ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[14]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[13]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[12]         ; Incomplete set of assignments ;
; io_pads_gpioA_i_ival[15]         ; Incomplete set of assignments ;
; io_pads_aon_pmu_dwakeup_n_i_ival ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[15]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[1]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[7]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[2]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[0]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[3]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[4]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[6]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[5]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[8]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[9]          ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[10]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[11]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[12]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[13]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[14]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[16]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[17]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[18]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[19]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[20]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[21]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[23]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[22]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[24]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[25]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[27]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[26]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[28]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[29]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[30]         ; Incomplete set of assignments ;
; io_pads_gpioB_i_ival[31]         ; Incomplete set of assignments ;
; hfxoscen                         ; Missing location assignment   ;
; lfxoscen                         ; Missing location assignment   ;
; io_pads_jtag_TDO_o_oval          ; Missing location assignment   ;
; io_pads_jtag_TDO_o_oe            ; Missing location assignment   ;
; io_pads_gpioA_o_oval[0]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[1]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[2]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[3]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[4]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[5]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[6]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[7]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[8]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[9]          ; Missing location assignment   ;
; io_pads_gpioA_o_oval[10]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[11]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[12]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[13]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[14]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[15]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[16]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[17]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[18]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[19]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[20]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[21]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[22]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[23]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[24]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[25]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[26]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[27]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[28]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[29]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[30]         ; Missing location assignment   ;
; io_pads_gpioA_o_oval[31]         ; Missing location assignment   ;
; io_pads_gpioA_o_oe[0]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[1]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[2]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[3]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[4]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[5]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[6]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[7]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[8]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[9]            ; Missing location assignment   ;
; io_pads_gpioA_o_oe[10]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[11]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[12]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[13]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[14]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[15]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[16]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[17]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[18]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[19]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[20]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[21]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[22]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[23]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[24]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[25]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[26]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[27]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[28]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[29]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[30]           ; Missing location assignment   ;
; io_pads_gpioA_o_oe[31]           ; Missing location assignment   ;
; io_pads_gpioB_o_oval[0]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[1]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[2]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[3]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[4]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[5]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[6]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[7]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[8]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[9]          ; Missing location assignment   ;
; io_pads_gpioB_o_oval[10]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[11]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[12]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[13]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[14]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[15]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[16]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[17]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[18]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[19]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[20]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[21]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[22]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[23]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[24]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[25]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[26]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[27]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[28]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[29]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[30]         ; Missing location assignment   ;
; io_pads_gpioB_o_oval[31]         ; Missing location assignment   ;
; io_pads_gpioB_o_oe[0]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[1]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[2]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[3]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[4]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[5]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[6]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[7]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[8]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[9]            ; Missing location assignment   ;
; io_pads_gpioB_o_oe[10]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[11]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[12]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[13]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[14]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[15]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[16]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[17]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[18]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[19]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[20]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[21]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[22]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[23]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[24]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[25]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[26]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[27]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[28]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[29]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[30]           ; Missing location assignment   ;
; io_pads_gpioB_o_oe[31]           ; Missing location assignment   ;
; io_pads_qspi0_sck_o_oval         ; Missing location assignment   ;
; io_pads_qspi0_cs_0_o_oval        ; Missing location assignment   ;
; io_pads_qspi0_dq_0_o_oval        ; Missing location assignment   ;
; io_pads_qspi0_dq_0_o_oe          ; Missing location assignment   ;
; io_pads_qspi0_dq_1_o_oval        ; Missing location assignment   ;
; io_pads_qspi0_dq_1_o_oe          ; Missing location assignment   ;
; io_pads_qspi0_dq_2_o_oval        ; Missing location assignment   ;
; io_pads_qspi0_dq_2_o_oe          ; Missing location assignment   ;
; io_pads_qspi0_dq_3_o_oval        ; Missing location assignment   ;
; io_pads_qspi0_dq_3_o_oe          ; Missing location assignment   ;
; io_pads_aon_pmu_padrst_o_oval    ; Missing location assignment   ;
; io_pads_aon_pmu_vddpaden_o_oval  ; Missing location assignment   ;
; io_pads_dbgmode0_n_i_ival        ; Missing location assignment   ;
; io_pads_dbgmode1_n_i_ival        ; Missing location assignment   ;
; io_pads_dbgmode2_n_i_ival        ; Missing location assignment   ;
; io_pads_jtag_TCK_i_ival          ; Missing location assignment   ;
; lfextclk                         ; Missing location assignment   ;
; hfextclk                         ; Missing location assignment   ;
; io_pads_aon_erst_n_i_ival        ; Missing location assignment   ;
; io_pads_jtag_TDI_i_ival          ; Missing location assignment   ;
; io_pads_jtag_TMS_i_ival          ; Missing location assignment   ;
; io_pads_qspi0_dq_2_i_ival        ; Missing location assignment   ;
; io_pads_qspi0_dq_3_i_ival        ; Missing location assignment   ;
; io_pads_qspi0_dq_0_i_ival        ; Missing location assignment   ;
; io_pads_qspi0_dq_1_i_ival        ; Missing location assignment   ;
; io_pads_bootrom_n_i_ival         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[25]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[26]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[24]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[27]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[22]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[21]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[20]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[23]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[18]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[17]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[16]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[19]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[29]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[30]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[28]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[31]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[5]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[6]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[4]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[7]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[10]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[9]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[8]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[11]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[1]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[2]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[0]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[3]          ; Missing location assignment   ;
; io_pads_gpioA_i_ival[14]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[13]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[12]         ; Missing location assignment   ;
; io_pads_gpioA_i_ival[15]         ; Missing location assignment   ;
; io_pads_aon_pmu_dwakeup_n_i_ival ; Missing location assignment   ;
; io_pads_gpioB_i_ival[15]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[1]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[7]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[2]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[0]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[3]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[4]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[6]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[5]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[8]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[9]          ; Missing location assignment   ;
; io_pads_gpioB_i_ival[10]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[11]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[12]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[13]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[14]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[16]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[17]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[18]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[19]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[20]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[21]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[23]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[22]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[24]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[25]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[27]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[26]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[28]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[29]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[30]         ; Missing location assignment   ;
; io_pads_gpioB_i_ival[31]         ; Missing location assignment   ;
+----------------------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                                                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Entity Name                 ; Library Name ;
+---------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |e203_soc_top                                                                                     ; 0 (0)       ; 11550 (0)                 ; 0 (0)         ; 1048576     ; 0            ; 0       ; 0         ; 223  ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top                                                                                                                                                                                                                                                                                                                                     ; e203_soc_top                ; work         ;
;    |e203_subsys_top:u_e203_subsys_top|                                                            ; 0 (0)       ; 11550 (0)                 ; 0 (0)         ; 1048576     ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top                                                                                                                                                                                                                                                                                                   ; e203_subsys_top             ; work         ;
;       |e203_subsys_main:u_e203_subsys_main|                                                       ; 0 (0)       ; 9975 (0)                  ; 0 (0)         ; 1048576     ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main                                                                                                                                                                                                                                                               ; e203_subsys_main            ; work         ;
;          |e203_cpu_top:u_e203_cpu_top|                                                            ; 0 (0)       ; 2317 (0)                  ; 0 (0)         ; 1048576     ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top                                                                                                                                                                                                                                   ; e203_cpu_top                ; work         ;
;             |e203_cpu:u_e203_cpu|                                                                 ; 0 (0)       ; 2186 (0)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu                                                                                                                                                                                                               ; e203_cpu                    ; work         ;
;                |e203_clk_ctrl:u_e203_clk_ctrl|                                                    ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl                                                                                                                                                                                 ; e203_clk_ctrl               ; work         ;
;                   |e203_clkgate:u_biu_clkgate|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_biu_clkgate                                                                                                                                                      ; e203_clkgate                ; work         ;
;                   |e203_clkgate:u_dtcm_clkgate|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_dtcm_clkgate                                                                                                                                                     ; e203_clkgate                ; work         ;
;                   |e203_clkgate:u_exu_clkgate|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_exu_clkgate                                                                                                                                                      ; e203_clkgate                ; work         ;
;                   |e203_clkgate:u_ifu_clkgate|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_ifu_clkgate                                                                                                                                                      ; e203_clkgate                ; work         ;
;                   |e203_clkgate:u_itcm_clkgate|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_itcm_clkgate                                                                                                                                                     ; e203_clkgate                ; work         ;
;                   |e203_clkgate:u_lsu_clkgate|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_lsu_clkgate                                                                                                                                                      ; e203_clkgate                ; work         ;
;                   |sirv_gnrl_dffr:dtcm_active_dffr|                                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|sirv_gnrl_dffr:dtcm_active_dffr                                                                                                                                                 ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_dffr:itcm_active_dffr|                                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|sirv_gnrl_dffr:itcm_active_dffr                                                                                                                                                 ; sirv_gnrl_dffr              ; work         ;
;                |e203_core:u_e203_core|                                                            ; 0 (0)       ; 1819 (0)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core                                                                                                                                                                                         ; e203_core                   ; work         ;
;                   |e203_biu:u_e203_biu|                                                           ; 0 (0)       ; 113 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu                                                                                                                                                                     ; e203_biu                    ; work         ;
;                      |sirv_gnrl_icb_arbt:u_biu_icb_arbt|                                          ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt                                                                                                                                   ; sirv_gnrl_icb_arbt          ; work         ;
;                         |sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                                                ; sirv_gnrl_pipe_stage        ; work         ;
;                            |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                               ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                              ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|                                ; 0 (0)       ; 104 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer                                                                                                                         ; sirv_gnrl_icb_buffer        ; work         ;
;                         |sirv_gnrl_dfflr:outs_cnt_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_dfflr:outs_cnt_dfflr                                                                                          ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|                                     ; 0 (0)       ; 68 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo                                                                                     ; sirv_gnrl_fifo              ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                        ; 0 (0)       ; 66 (66)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                       ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                 ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                ; sirv_gnrl_dfflrs            ; work         ;
;                         |sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|                                     ; 0 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo                                                                                     ; sirv_gnrl_fifo              ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                        ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                       ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                 ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_icb_splt:u_biu_icb_splt|                                          ; 0 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt                                                                                                                                   ; sirv_gnrl_icb_splt          ; work         ;
;                         |sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo| ; 0 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                           ; sirv_gnrl_pipe_stage        ; work         ;
;                            |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                     ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                          ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                         ; sirv_gnrl_dfflr             ; work         ;
;                   |e203_exu:u_e203_exu|                                                           ; 0 (0)       ; 1450 (0)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu                                                                                                                                                                     ; e203_exu                    ; work         ;
;                      |e203_exu_alu:u_e203_exu_alu|                                                ; 0 (0)       ; 100 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu                                                                                                                                         ; e203_exu_alu                ; work         ;
;                         |e203_exu_alu_bjp:u_e203_exu_alu_bjp|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_bjp:u_e203_exu_alu_bjp                                                                                                     ; e203_exu_alu_bjp            ; work         ;
;                         |e203_exu_alu_csrctrl:u_e203_exu_alu_csrctrl|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_csrctrl:u_e203_exu_alu_csrctrl                                                                                             ; e203_exu_alu_csrctrl        ; work         ;
;                         |e203_exu_alu_dpath:u_e203_exu_alu_dpath|                                 ; 0 (0)       ; 66 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath                                                                                                 ; e203_exu_alu_dpath          ; work         ;
;                            |sirv_gnrl_dffl:sbf_0_dffl|                                            ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath|sirv_gnrl_dffl:sbf_0_dffl                                                                       ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dffl:sbf_1_dffl|                                            ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath|sirv_gnrl_dffl:sbf_1_dffl                                                                       ; sirv_gnrl_dffl              ; work         ;
;                         |e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu|                               ; 0 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu                                                                                               ; e203_exu_alu_lsuagu         ; work         ;
;                            |sirv_gnrl_dfflr:icb_leftover_err_dfflr|                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu|sirv_gnrl_dfflr:icb_leftover_err_dfflr                                                        ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflr:icb_state_dfflr|                                      ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu|sirv_gnrl_dfflr:icb_state_dfflr                                                               ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflr:unalgn_flg_dffl|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_lsuagu:u_e203_exu_alu_lsuagu|sirv_gnrl_dfflr:unalgn_flg_dffl                                                               ; sirv_gnrl_dfflr             ; work         ;
;                         |e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|                               ; 0 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv                                                                                               ; e203_exu_alu_muldiv         ; work         ;
;                            |sirv_gnrl_dfflr:exec_cnt_dfflr|                                       ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:exec_cnt_dfflr                                                                ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflr:flushed_dfflr|                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:flushed_dfflr                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflr:muldiv_state_dfflr|                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:muldiv_state_dfflr                                                            ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflr:part_prdt_sft1_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:part_prdt_sft1_dfflr                                                          ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflr:part_remd_sft1_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|sirv_gnrl_dfflr:part_remd_sft1_dfflr                                                          ; sirv_gnrl_dfflr             ; work         ;
;                         |e203_exu_alu_rglr:u_e203_exu_alu_rglr|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_rglr:u_e203_exu_alu_rglr                                                                                                   ; e203_exu_alu_rglr           ; work         ;
;                         |e203_exu_nice:u_e203_exu_nice|                                           ; 0 (0)       ; 17 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice                                                                                                           ; e203_exu_nice               ; work         ;
;                            |sirv_gnrl_fifo:u_nice_itag_fifo|                                      ; 0 (0)       ; 17 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo                                                                           ; sirv_gnrl_fifo              ; work         ;
;                               |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                             ; sirv_gnrl_dffl              ; work         ;
;                               |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                             ; sirv_gnrl_dffl              ; work         ;
;                               |sirv_gnrl_dffl:dp_gt0.fifo_rf[2].fifo_rf_dffl|                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[2].fifo_rf_dffl                             ; sirv_gnrl_dffl              ; work         ;
;                               |sirv_gnrl_dffl:dp_gt0.fifo_rf[3].fifo_rf_dffl|                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[3].fifo_rf_dffl                             ; sirv_gnrl_dffl              ; work         ;
;                               |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                           ; sirv_gnrl_dfflr             ; work         ;
;                               |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                           ; sirv_gnrl_dfflr             ; work         ;
;                               |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                               ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                       ; sirv_gnrl_dfflr             ; work         ;
;                               |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                 ; sirv_gnrl_dfflrs            ; work         ;
;                               |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                      ; sirv_gnrl_dfflrs            ; work         ;
;                               |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                 ; sirv_gnrl_dfflrs            ; work         ;
;                      |e203_exu_commit:u_e203_exu_commit|                                          ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit                                                                                                                                   ; e203_exu_commit             ; work         ;
;                         |e203_exu_branchslv:u_e203_exu_branchslv|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_branchslv:u_e203_exu_branchslv                                                                                           ; e203_exu_branchslv          ; work         ;
;                         |e203_exu_excp:u_e203_exu_excp|                                           ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp                                                                                                     ; e203_exu_excp               ; work         ;
;                            |sirv_gnrl_dfflr:step_req_dfflr|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|sirv_gnrl_dfflr:step_req_dfflr                                                                      ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflr:wfi_flag_dfflr|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|sirv_gnrl_dfflr:wfi_flag_dfflr                                                                      ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflr:wfi_halt_req_dfflr|                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|sirv_gnrl_dfflr:wfi_halt_req_dfflr                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                      |e203_exu_csr:u_e203_exu_csr|                                                ; 0 (0)       ; 275 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr                                                                                                                                         ; e203_exu_csr                ; work         ;
;                         |sirv_gnrl_dfflr:badaddr_dfflr|                                           ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:badaddr_dfflr                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:cause_dfflr|                                             ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:cause_dfflr                                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:counterstop_dfflr|                                       ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:counterstop_dfflr                                                                                                       ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:epc_dfflr|                                               ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:epc_dfflr                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:itcmnohold_dfflr|                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:itcmnohold_dfflr                                                                                                        ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:mcgstop_dfflr|                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mcgstop_dfflr                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:mcycle_dfflr|                                            ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mcycle_dfflr                                                                                                            ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:mcycleh_dfflr|                                           ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mcycleh_dfflr                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:mdvnob2b_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mdvnob2b_dfflr                                                                                                          ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:mie_dfflr|                                               ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mie_dfflr                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:minstret_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:minstret_dfflr                                                                                                          ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:minstreth_dfflr|                                         ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:minstreth_dfflr                                                                                                         ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:mscratch_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mscratch_dfflr                                                                                                          ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:mtvec_dfflr|                                             ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:mtvec_dfflr                                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:status_mie_dfflr|                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:status_mie_dfflr                                                                                                        ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:status_mpie_dfflr|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:status_mpie_dfflr                                                                                                       ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dffr:meip_dffr|                                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dffr:meip_dffr                                                                                                                ; sirv_gnrl_dffr              ; work         ;
;                         |sirv_gnrl_dffr:msip_dffr|                                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dffr:msip_dffr                                                                                                                ; sirv_gnrl_dffr              ; work         ;
;                         |sirv_gnrl_dffr:mtip_dffr|                                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dffr:mtip_dffr                                                                                                                ; sirv_gnrl_dffr              ; work         ;
;                      |e203_exu_decode:u_e203_exu_decode|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_decode:u_e203_exu_decode                                                                                                                                   ; e203_exu_decode             ; work         ;
;                      |e203_exu_disp:u_e203_exu_disp|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_disp:u_e203_exu_disp                                                                                                                                       ; e203_exu_disp               ; work         ;
;                      |e203_exu_longpwbck:u_e203_exu_longpwbck|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_longpwbck:u_e203_exu_longpwbck                                                                                                                             ; e203_exu_longpwbck          ; work         ;
;                      |e203_exu_oitf:u_e203_exu_oitf|                                              ; 0 (0)       ; 80 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf                                                                                                                                       ; e203_exu_oitf               ; work         ;
;                         |sirv_gnrl_dffl:oitf_entries[0].pc_dfflrs|                                ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[0].pc_dfflrs                                                                                              ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:oitf_entries[0].rdidx_dfflrs|                             ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[0].rdidx_dfflrs                                                                                           ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:oitf_entries[0].rdwen_dfflrs|                             ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[0].rdwen_dfflrs                                                                                           ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:oitf_entries[1].pc_dfflrs|                                ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[1].pc_dfflrs                                                                                              ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:oitf_entries[1].rdidx_dfflrs|                             ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[1].rdidx_dfflrs                                                                                           ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:oitf_entries[1].rdwen_dfflrs|                             ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dffl:oitf_entries[1].rdwen_dfflrs                                                                                           ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dfflr:depth_gt1.alc_ptr_dfflrs|                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:depth_gt1.alc_ptr_dfflrs                                                                                              ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:depth_gt1.alc_ptr_flg_dfflrs|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:depth_gt1.alc_ptr_flg_dfflrs                                                                                          ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:depth_gt1.ret_ptr_dfflrs|                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:depth_gt1.ret_ptr_dfflrs                                                                                              ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:depth_gt1.ret_ptr_flg_dfflrs|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:depth_gt1.ret_ptr_flg_dfflrs                                                                                          ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:oitf_entries[0].vld_dfflrs|                              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:oitf_entries[0].vld_dfflrs                                                                                            ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:oitf_entries[1].vld_dfflrs|                              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|sirv_gnrl_dfflr:oitf_entries[1].vld_dfflrs                                                                                            ; sirv_gnrl_dfflr             ; work         ;
;                      |e203_exu_regfile:u_e203_exu_regfile|                                        ; 0 (0)       ; 992 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile                                                                                                                                 ; e203_exu_regfile            ; work         ;
;                         |sirv_gnrl_dffl:regfile[10].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[10].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[11].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[11].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[12].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[12].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[13].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[13].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[14].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[14].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[15].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[15].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[16].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[16].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[17].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[17].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[18].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[18].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[19].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[19].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[1].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[1].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[20].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[20].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[21].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[21].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[22].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[22].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[23].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[23].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[24].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[24].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[25].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[25].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[26].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[26].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[27].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[27].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[28].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[28].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[29].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[29].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[2].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[2].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[30].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[30].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[31].rfno0.rf_dffl|                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[31].rfno0.rf_dffl                                                                                        ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[3].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[3].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[4].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[4].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[5].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[5].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[6].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[6].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[7].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[7].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[8].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[8].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:regfile[9].rfno0.rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|sirv_gnrl_dffl:regfile[9].rfno0.rf_dffl                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                      |e203_exu_wbck:u_e203_exu_wbck|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_wbck:u_e203_exu_wbck                                                                                                                                       ; e203_exu_wbck               ; work         ;
;                   |e203_ifu:u_e203_ifu|                                                           ; 0 (0)       ; 178 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu                                                                                                                                                                     ; e203_ifu                    ; work         ;
;                      |e203_ifu_ifetch:u_e203_ifu_ifetch|                                          ; 0 (0)       ; 116 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch                                                                                                                                   ; e203_ifu_ifetch             ; work         ;
;                         |e203_ifu_litebpu:u_e203_ifu_litebpu|                                     ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|e203_ifu_litebpu:u_e203_ifu_litebpu                                                                                               ; e203_ifu_litebpu            ; work         ;
;                            |sirv_gnrl_dfflr:rs1xn_rdrf_dfflrs|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|e203_ifu_litebpu:u_e203_ifu_litebpu|sirv_gnrl_dfflr:rs1xn_rdrf_dfflrs                                                             ; sirv_gnrl_dfflr             ; work         ;
;                         |e203_ifu_minidec:u_e203_ifu_minidec|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|e203_ifu_minidec:u_e203_ifu_minidec                                                                                               ; e203_ifu_minidec            ; work         ;
;                            |e203_exu_decode:u_e203_exu_decode|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|e203_ifu_minidec:u_e203_ifu_minidec|e203_exu_decode:u_e203_exu_decode                                                             ; e203_exu_decode             ; work         ;
;                         |sirv_gnrl_dfflr:dly_flush_dfflr|                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:dly_flush_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:halt_ack_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:halt_ack_dfflr                                                                                                    ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ifu_err_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_err_dfflr                                                                                                     ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ifu_hi_ir_dfflr|                                         ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_hi_ir_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ifu_lo_ir_dfflr|                                         ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_lo_ir_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ifu_pc_dfflr|                                            ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_pc_dfflr                                                                                                      ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ifu_prdt_taken_dfflr|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ifu_prdt_taken_dfflr                                                                                              ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ir_muldiv_b2b_dfflr|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_muldiv_b2b_dfflr                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ir_pc_vld_dfflr|                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_pc_vld_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ir_rs1idx_dfflr|                                         ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_rs1idx_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ir_rs2idx_dfflr|                                         ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_rs2idx_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:ir_valid_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:ir_valid_dfflr                                                                                                    ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:out_flag_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:out_flag_dfflr                                                                                                    ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:pc_dfflr|                                                ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:pc_dfflr                                                                                                          ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:pc_newpend_dfflr|                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:pc_newpend_dfflr                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:reset_req_dfflr|                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dfflr:reset_req_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dffrs:reset_flag_dffrs|                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|sirv_gnrl_dffrs:reset_flag_dffrs                                                                                                  ; sirv_gnrl_dffrs             ; work         ;
;                      |e203_ifu_ift2icb:u_e203_ifu_ift2icb|                                        ; 0 (0)       ; 62 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb                                                                                                                                 ; e203_ifu_ift2icb            ; work         ;
;                         |sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|                               ; 0 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf                                                                                       ; sirv_gnrl_bypbuf            ; work         ;
;                            |sirv_gnrl_fifo:u_bypbuf_fifo|                                         ; 0 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo                                                          ; sirv_gnrl_fifo              ; work         ;
;                               |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                     ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl            ; sirv_gnrl_dffl              ; work         ;
;                               |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                      ; sirv_gnrl_dfflr             ; work         ;
;                               |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                     ; sirv_gnrl_dfflrs            ; work         ;
;                         |sirv_gnrl_dffl:icb_addr_2_1_dffl|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dffl:icb_addr_2_1_dffl                                                                                                ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dffl:leftover_dffl|                                            ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dffl:leftover_dffl                                                                                                    ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dfflr:icb2itcm_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:icb2itcm_dfflr                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:icb2mem_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:icb2mem_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:icb_state_dfflr|                                         ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:icb_state_dfflr                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:leftover_err_dfflr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:leftover_err_dfflr                                                                                              ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:req_lane_cross_dfflr|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:req_lane_cross_dfflr                                                                                            ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:req_need_0uop_dfflr|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:req_need_0uop_dfflr                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:req_need_2uop_dfflr|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:req_need_2uop_dfflr                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:req_same_cross_holdup_dfflr|                             ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_dfflr:req_same_cross_holdup_dfflr                                                                                     ; sirv_gnrl_dfflr             ; work         ;
;                   |e203_lsu:u_e203_lsu|                                                           ; 0 (0)       ; 78 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu                                                                                                                                                                     ; e203_lsu                    ; work         ;
;                      |e203_lsu_ctrl:u_e203_lsu_ctrl|                                              ; 0 (0)       ; 78 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl                                                                                                                                       ; e203_lsu_ctrl               ; work         ;
;                         |sirv_gnrl_dfflr:excl_addr_dffl|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_dfflr:excl_addr_dffl                                                                                                        ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_dfflr:excl_flg_dffl|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_dfflr:excl_flg_dffl                                                                                                         ; sirv_gnrl_dfflr             ; work         ;
;                         |sirv_gnrl_icb_arbt:u_lsu_icb_arbt|                                       ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_icb_arbt:u_lsu_icb_arbt                                                                                                     ; sirv_gnrl_icb_arbt          ; work         ;
;                            |sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|   ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_icb_arbt:u_lsu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                  ; sirv_gnrl_pipe_stage        ; work         ;
;                               |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_icb_arbt:u_lsu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_pipe_stage:u_e203_lsu_splt_stage|                              ; 0 (0)       ; 44 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_pipe_stage:u_e203_lsu_splt_stage                                                                                            ; sirv_gnrl_pipe_stage        ; work         ;
;                            |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                     ; 0 (0)       ; 43 (43)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_pipe_stage:u_e203_lsu_splt_stage|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                                           ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_pipe_stage:u_e203_lsu_splt_stage|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                                          ; sirv_gnrl_dfflr             ; work         ;
;                |e203_dtcm_ctrl:u_e203_dtcm_ctrl|                                                  ; 0 (0)       ; 55 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl                                                                                                                                                                               ; e203_dtcm_ctrl              ; work         ;
;                   |sirv_gnrl_icb_arbt:u_dtcm_icb_arbt|                                            ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_gnrl_icb_arbt:u_dtcm_icb_arbt                                                                                                                                            ; sirv_gnrl_icb_arbt          ; work         ;
;                      |sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|         ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_gnrl_icb_arbt:u_dtcm_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                                                         ; sirv_gnrl_pipe_stage        ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_gnrl_icb_arbt:u_dtcm_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                       ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_sram_icb_ctrl:u_sram_icb_ctrl|                                            ; 0 (0)       ; 54 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl                                                                                                                                            ; sirv_sram_icb_ctrl          ; work         ;
;                      |sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|                                  ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl                                                                                                  ; sirv_1cyc_sram_ctrl         ; work         ;
;                         |e203_clkgate:u_ram_clkgate|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|e203_clkgate:u_ram_clkgate                                                                       ; e203_clkgate                ; work         ;
;                         |sirv_gnrl_pipe_stage:u_e1_stage|                                         ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage                                                                  ; sirv_gnrl_pipe_stage        ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|                                         ; 0 (0)       ; 53 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf                                                                                                         ; sirv_gnrl_bypbuf            ; work         ;
;                         |sirv_gnrl_fifo:u_bypbuf_fifo|                                            ; 0 (0)       ; 53 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo                                                                            ; sirv_gnrl_fifo              ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                        ; 0 (0)       ; 51 (51)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                              ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                        ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                       ; sirv_gnrl_dfflrs            ; work         ;
;                |e203_irq_sync:u_e203_irq_sync|                                                    ; 0 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync                                                                                                                                                                                 ; e203_irq_sync               ; work         ;
;                   |sirv_gnrl_sync:master_gen.u_dbg_irq_sync|                                      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_dbg_irq_sync                                                                                                                                        ; sirv_gnrl_sync              ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_dbg_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                            ; sirv_gnrl_dffr              ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_dbg_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                        ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_sync:master_gen.u_ext_irq_sync|                                      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_ext_irq_sync                                                                                                                                        ; sirv_gnrl_sync              ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_ext_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                            ; sirv_gnrl_dffr              ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_ext_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                        ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_sync:master_gen.u_sft_irq_sync|                                      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_sft_irq_sync                                                                                                                                        ; sirv_gnrl_sync              ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_sft_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                            ; sirv_gnrl_dffr              ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_sft_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                        ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_sync:master_gen.u_tmr_irq_sync|                                      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_tmr_irq_sync                                                                                                                                        ; sirv_gnrl_sync              ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_tmr_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                            ; sirv_gnrl_dffr              ; work         ;
;                      |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_irq_sync:u_e203_irq_sync|sirv_gnrl_sync:master_gen.u_tmr_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                        ; sirv_gnrl_dffr              ; work         ;
;                |e203_itcm_ctrl:u_e203_itcm_ctrl|                                                  ; 0 (0)       ; 63 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl                                                                                                                                                                               ; e203_itcm_ctrl              ; work         ;
;                   |sirv_gnrl_dfflr:ifu_holdup_dffl|                                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_dfflr:ifu_holdup_dffl                                                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_icb_arbt:u_itcm_icb_arbt|                                            ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_arbt:u_itcm_icb_arbt                                                                                                                                            ; sirv_gnrl_icb_arbt          ; work         ;
;                      |sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|         ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_arbt:u_itcm_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                                                         ; sirv_gnrl_pipe_stage        ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_arbt:u_itcm_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                       ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w|                                     ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w                                                                                                                                     ; sirv_gnrl_icb_n2w           ; work         ;
;                      |sirv_gnrl_pipe_stage:fifo_dp_1.u_sirv_gnrl_n2w_fifo|                        ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w|sirv_gnrl_pipe_stage:fifo_dp_1.u_sirv_gnrl_n2w_fifo                                                                                 ; sirv_gnrl_pipe_stage        ; work         ;
;                         |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w|sirv_gnrl_pipe_stage:fifo_dp_1.u_sirv_gnrl_n2w_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                                ; sirv_gnrl_dffl              ; work         ;
;                         |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_gnrl_icb_n2w:u_itcm_icb_lsu2itcm_n2w|sirv_gnrl_pipe_stage:fifo_dp_1.u_sirv_gnrl_n2w_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                               ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_sram_icb_ctrl:u_sram_icb_ctrl|                                            ; 0 (0)       ; 59 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl                                                                                                                                            ; sirv_sram_icb_ctrl          ; work         ;
;                      |sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|                                  ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl                                                                                                  ; sirv_1cyc_sram_ctrl         ; work         ;
;                         |e203_clkgate:u_ram_clkgate|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|e203_clkgate:u_ram_clkgate                                                                       ; e203_clkgate                ; work         ;
;                         |sirv_gnrl_pipe_stage:u_e1_stage|                                         ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage                                                                  ; sirv_gnrl_pipe_stage        ; work         ;
;                            |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                 ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|sirv_gnrl_pipe_stage:u_e1_stage|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|                                         ; 0 (0)       ; 57 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf                                                                                                         ; sirv_gnrl_bypbuf            ; work         ;
;                         |sirv_gnrl_fifo:u_bypbuf_fifo|                                            ; 0 (0)       ; 57 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo                                                                            ; sirv_gnrl_fifo              ; work         ;
;                            |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                        ; 0 (0)       ; 55 (55)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                              ; sirv_gnrl_dffl              ; work         ;
;                            |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                        ; sirv_gnrl_dfflr             ; work         ;
;                            |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                       ; sirv_gnrl_dfflrs            ; work         ;
;                |e203_reset_ctrl:u_e203_reset_ctrl|                                                ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_reset_ctrl:u_e203_reset_ctrl                                                                                                                                                                             ; e203_reset_ctrl             ; work         ;
;                |e203_subsys_nice_core:u_e203_nice_core|                                           ; 0 (0)       ; 237 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core                                                                                                                                                                        ; e203_subsys_nice_core       ; work         ;
;                   |sirv_gnrl_dfflr:gen_rowbuf[0].rowbuf_dfflr|                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:gen_rowbuf[0].rowbuf_dfflr                                                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:gen_rowbuf[1].rowbuf_dfflr|                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:gen_rowbuf[1].rowbuf_dfflr                                                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:gen_rowbuf[2].rowbuf_dfflr|                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:gen_rowbuf[2].rowbuf_dfflr                                                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:gen_rowbuf[3].rowbuf_dfflr|                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:gen_rowbuf[3].rowbuf_dfflr                                                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:lbuf_cnt_dfflr|                                                ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:lbuf_cnt_dfflr                                                                                                                                         ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:maddr_acc_dfflr|                                               ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:maddr_acc_dfflr                                                                                                                                        ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:rcv_data_buf_dfflr|                                            ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:rcv_data_buf_dfflr                                                                                                                                     ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:rcv_data_buf_valid_dfflr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:rcv_data_buf_valid_dfflr                                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:rowbuf_cnt_d_dfflr|                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:rowbuf_cnt_d_dfflr                                                                                                                                     ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:rowbuf_cnt_dfflr|                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:rowbuf_cnt_dfflr                                                                                                                                       ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:rowsum_acc_dfflr|                                              ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:rowsum_acc_dfflr                                                                                                                                       ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:sbuf_cmd_cnt_dfflr|                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:sbuf_cmd_cnt_dfflr                                                                                                                                     ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:sbuf_cnt_dfflr|                                                ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:sbuf_cnt_dfflr                                                                                                                                         ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:state_dfflr|                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:state_dfflr                                                                                                                                            ; sirv_gnrl_dfflr             ; work         ;
;             |e203_srams:u_e203_srams|                                                             ; 0 (0)       ; 131 (0)                   ; 0 (0)         ; 1048576     ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams                                                                                                                                                                                                           ; e203_srams                  ; work         ;
;                |e203_dtcm_ram:u_e203_dtcm_ram|                                                    ; 0 (0)       ; 65 (0)                    ; 0 (0)         ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram                                                                                                                                                                             ; e203_dtcm_ram               ; work         ;
;                   |sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|                                            ; 0 (0)       ; 65 (0)                    ; 0 (0)         ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram                                                                                                                                          ; sirv_gnrl_ram               ; work         ;
;                      |sirv_sim_ram:u_sirv_sim_ram|                                                ; 0 (0)       ; 65 (64)                   ; 0 (0)         ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram                                                                                                              ; sirv_sim_ram                ; work         ;
;                         |altsyncram:mem_r[0][15]__11|                                             ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11                                                                                  ; altsyncram                  ; work         ;
;                            |altsyncram_tli1:auto_generated|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_tli1:auto_generated                                                   ; altsyncram_tli1             ; work         ;
;                               |decode_jsa:decode2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_tli1:auto_generated|decode_jsa:decode2                                ; decode_jsa                  ; work         ;
;                         |altsyncram:mem_r[0][23]__10|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10                                                                                  ; altsyncram                  ; work         ;
;                            |altsyncram_tli1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_tli1:auto_generated                                                   ; altsyncram_tli1             ; work         ;
;                               |decode_jsa:decode2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_tli1:auto_generated|decode_jsa:decode2                                ; decode_jsa                  ; work         ;
;                         |altsyncram:mem_r[0][31]__9|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_tli1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_tli1:auto_generated                                                    ; altsyncram_tli1             ; work         ;
;                               |decode_jsa:decode2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_tli1:auto_generated|decode_jsa:decode2                                 ; decode_jsa                  ; work         ;
;                         |altsyncram:mem_r[0][7]__12|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_tli1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_tli1:auto_generated                                                    ; altsyncram_tli1             ; work         ;
;                               |decode_jsa:decode2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_tli1:auto_generated|decode_jsa:decode2                                 ; decode_jsa                  ; work         ;
;                |e203_itcm_ram:u_e203_itcm_ram|                                                    ; 0 (0)       ; 66 (0)                    ; 0 (0)         ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram                                                                                                                                                                             ; e203_itcm_ram               ; work         ;
;                   |sirv_gnrl_ram:u_e203_itcm_gnrl_ram|                                            ; 0 (0)       ; 66 (0)                    ; 0 (0)         ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram                                                                                                                                          ; sirv_gnrl_ram               ; work         ;
;                      |sirv_sim_ram:u_sirv_sim_ram|                                                ; 0 (0)       ; 66 (66)                   ; 0 (0)         ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram                                                                                                              ; sirv_sim_ram                ; work         ;
;                         |altsyncram:mem_r[0][15]__7|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__7                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_nii1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__7|altsyncram_nii1:auto_generated                                                    ; altsyncram_nii1             ; work         ;
;                         |altsyncram:mem_r[0][23]__6|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__6                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_nii1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__6|altsyncram_nii1:auto_generated                                                    ; altsyncram_nii1             ; work         ;
;                         |altsyncram:mem_r[0][31]__5|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__5                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_nii1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__5|altsyncram_nii1:auto_generated                                                    ; altsyncram_nii1             ; work         ;
;                         |altsyncram:mem_r[0][39]__4|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][39]__4                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_nii1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][39]__4|altsyncram_nii1:auto_generated                                                    ; altsyncram_nii1             ; work         ;
;                         |altsyncram:mem_r[0][47]__3|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][47]__3                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_nii1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][47]__3|altsyncram_nii1:auto_generated                                                    ; altsyncram_nii1             ; work         ;
;                         |altsyncram:mem_r[0][55]__2|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][55]__2                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_nii1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][55]__2|altsyncram_nii1:auto_generated                                                    ; altsyncram_nii1             ; work         ;
;                         |altsyncram:mem_r[0][63]__1|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][63]__1                                                                                   ; altsyncram                  ; work         ;
;                            |altsyncram_nii1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][63]__1|altsyncram_nii1:auto_generated                                                    ; altsyncram_nii1             ; work         ;
;                         |altsyncram:mem_r[0][7]__8|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__8                                                                                    ; altsyncram                  ; work         ;
;                            |altsyncram_nii1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__8|altsyncram_nii1:auto_generated                                                     ; altsyncram_nii1             ; work         ;
;          |e203_subsys_clint:u_e203_subsys_clint|                                                  ; 0 (0)       ; 132 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint                                                                                                                                                                                                                         ; e203_subsys_clint           ; work         ;
;             |sirv_clint_top:u_sirv_clint_top|                                                     ; 0 (0)       ; 130 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top                                                                                                                                                                                         ; sirv_clint_top              ; work         ;
;                |sirv_clint:u_sirv_clint|                                                          ; 0 (0)       ; 129 (129)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint                                                                                                                                                                 ; sirv_clint                  ; work         ;
;                |sirv_gnrl_dffr:io_rtcToggle_dffr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_gnrl_dffr:io_rtcToggle_dffr                                                                                                                                                        ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_sync:u_aon_rtctoggle_sync|                                                 ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_gnrl_sync:u_aon_rtctoggle_sync                                                                                                                                                                                     ; sirv_gnrl_sync              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_gnrl_sync:u_aon_rtctoggle_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                         ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_gnrl_sync:u_aon_rtctoggle_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                     ; sirv_gnrl_dffr              ; work         ;
;          |e203_subsys_hclkgen:u_e203_subsys_hclkgen|                                              ; 0 (0)       ; 15 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen                                                                                                                                                                                                                     ; e203_subsys_hclkgen         ; work         ;
;             |e203_subsys_gfcm:u_e203_subsys_gfcm|                                                 ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm                                                                                                                                                                                 ; e203_subsys_gfcm            ; work         ;
;                |e203_clkgate:u_clk0_clkgate|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm|e203_clkgate:u_clk0_clkgate                                                                                                                                                     ; e203_clkgate                ; work         ;
;                |e203_clkgate:u_clk1_clkgate|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm|e203_clkgate:u_clk1_clkgate                                                                                                                                                     ; e203_clkgate                ; work         ;
;             |e203_subsys_hclkgen_rstsync:hfextclk_rstsync|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_hclkgen_rstsync:hfextclk_rstsync                                                                                                                                                                        ; e203_subsys_hclkgen_rstsync ; work         ;
;             |e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv|                                       ; 0 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv                                                                                                                                                                       ; e203_subsys_pllclkdiv       ; work         ;
;                |e203_clkgate:u_pllclkdiv_clkgate|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv|e203_clkgate:u_pllclkdiv_clkgate                                                                                                                                      ; e203_clkgate                ; work         ;
;                |sirv_gnrl_dfflr:div_cnt_dfflr|                                                    ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv|sirv_gnrl_dfflr:div_cnt_dfflr                                                                                                                                         ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:flag_dfflr|                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv|sirv_gnrl_dfflr:flag_dfflr                                                                                                                                            ; sirv_gnrl_dfflr             ; work         ;
;          |e203_subsys_mems:u_e203_subsys_mems|                                                    ; 0 (0)       ; 246 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems                                                                                                                                                                                                                           ; e203_subsys_mems            ; work         ;
;             |sirv_gnrl_icb2axi:u_expl_axi_icb2axi|                                                ; 0 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi                                                                                                                                                                                      ; sirv_gnrl_icb2axi           ; work         ;
;                |sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|                                      ; 0 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer                                                                                                                                          ; sirv_gnrl_axi_buffer        ; work         ;
;                   |sirv_gnrl_fifo:o_axi_ar_fifo|                                                  ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo                                                                                                             ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                         ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                        ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_fifo:o_axi_aw_fifo|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_aw_fifo                                                                                                             ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_fifo:o_axi_bresp_fifo|                                               ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo                                                                                                          ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                      ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                     ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_fifo:o_axi_rdata_fifo|                                               ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo                                                                                                          ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                      ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                     ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_fifo:o_axi_wdata_fifo|                                               ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo                                                                                                          ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                      ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                     ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|                                               ; 0 (0)       ; 17 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo                                                                                                                                                   ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                     ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                                                                                     ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[2].fifo_rf_dffl|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[2].fifo_rf_dffl                                                                                                     ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[3].fifo_rf_dffl|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[3].fifo_rf_dffl                                                                                                     ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                               ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                               ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                                                                         ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                              ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                                                                         ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_icb1to8_bus:u_sirv_mem_fab|                                                     ; 0 (0)       ; 217 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab                                                                                                                                                                                           ; sirv_icb1to8_bus            ; work         ;
;                |sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|                                      ; 0 (0)       ; 210 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer                                                                                                                                               ; sirv_gnrl_icb_buffer        ; work         ;
;                   |sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|                                           ; 0 (0)       ; 137 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo                                                                                                           ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                              ; 0 (0)       ; 65 (65)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                             ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                              ; 0 (0)       ; 65 (65)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                                             ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                           ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                           ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                       ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                      ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|                                           ; 0 (0)       ; 73 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo                                                                                                           ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                              ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                             ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                              ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                                             ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                           ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                           ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                       ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                      ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_icb_splt:u_i_icb_splt|                                                  ; 0 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt                                                                                                                                                           ; sirv_gnrl_icb_splt          ; work         ;
;                   |sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|       ; 0 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                                                   ; sirv_gnrl_pipe_stage        ; work         ;
;                      |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                           ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                                  ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                                 ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_mrom_top:u_sirv_mrom_top|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_mrom_top:u_sirv_mrom_top                                                                                                                                                                                             ; sirv_mrom_top               ; work         ;
;                |sirv_mrom:u_sirv_mrom|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_mrom_top:u_sirv_mrom_top|sirv_mrom:u_sirv_mrom                                                                                                                                                                       ; sirv_mrom                   ; work         ;
;          |e203_subsys_perips:u_e203_subsys_perips|                                                ; 0 (0)       ; 7073 (0)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips                                                                                                                                                                                                                       ; e203_subsys_perips          ; work         ;
;             |apb_adv_timer:u_perips_apb_pwm|                                                      ; 0 (0)       ; 1540 (8)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm                                                                                                                                                                                        ; apb_adv_timer               ; work         ;
;                |adv_timer_apb_if:u_apb_if|                                                        ; 0 (0)       ; 848 (848)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if                                                                                                                                                              ; adv_timer_apb_if            ; work         ;
;                |e203_clkgate:i_clk_gate_timer0|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer0                                                                                                                                                         ; e203_clkgate                ; work         ;
;                |e203_clkgate:i_clk_gate_timer1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer1                                                                                                                                                         ; e203_clkgate                ; work         ;
;                |e203_clkgate:i_clk_gate_timer2|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer2                                                                                                                                                         ; e203_clkgate                ; work         ;
;                |e203_clkgate:i_clk_gate_timer3|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer3                                                                                                                                                         ; e203_clkgate                ; work         ;
;                |timer_module:u_tim0|                                                              ; 0 (0)       ; 171 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0                                                                                                                                                                    ; timer_module                ; work         ;
;                   |comparator:u_comp_ch0|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|comparator:u_comp_ch0                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch1|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|comparator:u_comp_ch1                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch2|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|comparator:u_comp_ch2                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch3|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|comparator:u_comp_ch3                                                                                                                                              ; comparator                  ; work         ;
;                   |input_stage:u_in_stage|                                                        ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|input_stage:u_in_stage                                                                                                                                             ; input_stage                 ; work         ;
;                   |prescaler:u_prescaler|                                                         ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|prescaler:u_prescaler                                                                                                                                              ; prescaler                   ; work         ;
;                   |timer_cntrl:u_controller|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|timer_cntrl:u_controller                                                                                                                                           ; timer_cntrl                 ; work         ;
;                   |up_down_counter:u_counter|                                                     ; 0 (0)       ; 52 (52)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|up_down_counter:u_counter                                                                                                                                          ; up_down_counter             ; work         ;
;                |timer_module:u_tim1|                                                              ; 0 (0)       ; 171 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1                                                                                                                                                                    ; timer_module                ; work         ;
;                   |comparator:u_comp_ch0|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|comparator:u_comp_ch0                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch1|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|comparator:u_comp_ch1                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch2|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|comparator:u_comp_ch2                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch3|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|comparator:u_comp_ch3                                                                                                                                              ; comparator                  ; work         ;
;                   |input_stage:u_in_stage|                                                        ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|input_stage:u_in_stage                                                                                                                                             ; input_stage                 ; work         ;
;                   |prescaler:u_prescaler|                                                         ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|prescaler:u_prescaler                                                                                                                                              ; prescaler                   ; work         ;
;                   |timer_cntrl:u_controller|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|timer_cntrl:u_controller                                                                                                                                           ; timer_cntrl                 ; work         ;
;                   |up_down_counter:u_counter|                                                     ; 0 (0)       ; 52 (52)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|up_down_counter:u_counter                                                                                                                                          ; up_down_counter             ; work         ;
;                |timer_module:u_tim2|                                                              ; 0 (0)       ; 171 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2                                                                                                                                                                    ; timer_module                ; work         ;
;                   |comparator:u_comp_ch0|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|comparator:u_comp_ch0                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch1|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|comparator:u_comp_ch1                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch2|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|comparator:u_comp_ch2                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch3|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|comparator:u_comp_ch3                                                                                                                                              ; comparator                  ; work         ;
;                   |input_stage:u_in_stage|                                                        ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|input_stage:u_in_stage                                                                                                                                             ; input_stage                 ; work         ;
;                   |prescaler:u_prescaler|                                                         ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|prescaler:u_prescaler                                                                                                                                              ; prescaler                   ; work         ;
;                   |timer_cntrl:u_controller|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|timer_cntrl:u_controller                                                                                                                                           ; timer_cntrl                 ; work         ;
;                   |up_down_counter:u_counter|                                                     ; 0 (0)       ; 52 (52)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|up_down_counter:u_counter                                                                                                                                          ; up_down_counter             ; work         ;
;                |timer_module:u_tim3|                                                              ; 0 (0)       ; 171 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3                                                                                                                                                                    ; timer_module                ; work         ;
;                   |comparator:u_comp_ch0|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|comparator:u_comp_ch0                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch1|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|comparator:u_comp_ch1                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch2|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|comparator:u_comp_ch2                                                                                                                                              ; comparator                  ; work         ;
;                   |comparator:u_comp_ch3|                                                         ; 0 (0)       ; 21 (21)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|comparator:u_comp_ch3                                                                                                                                              ; comparator                  ; work         ;
;                   |input_stage:u_in_stage|                                                        ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|input_stage:u_in_stage                                                                                                                                             ; input_stage                 ; work         ;
;                   |prescaler:u_prescaler|                                                         ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|prescaler:u_prescaler                                                                                                                                              ; prescaler                   ; work         ;
;                   |timer_cntrl:u_controller|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|timer_cntrl:u_controller                                                                                                                                           ; timer_cntrl                 ; work         ;
;                   |up_down_counter:u_counter|                                                     ; 0 (0)       ; 52 (52)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|up_down_counter:u_counter                                                                                                                                          ; up_down_counter             ; work         ;
;             |apb_gpio:u_perips_apb_gpioA|                                                         ; 0 (0)       ; 511 (511)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA                                                                                                                                                                                           ; apb_gpio                    ; work         ;
;             |apb_gpio:u_perips_apb_gpioB|                                                         ; 0 (0)       ; 511 (511)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB                                                                                                                                                                                           ; apb_gpio                    ; work         ;
;             |apb_i2c:u_perips_apb_i2c0|                                                           ; 0 (0)       ; 144 (45)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0                                                                                                                                                                                             ; apb_i2c                     ; work         ;
;                |i2c_master_byte_ctrl:byte_controller|                                             ; 0 (0)       ; 99 (26)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|i2c_master_byte_ctrl:byte_controller                                                                                                                                                        ; i2c_master_byte_ctrl        ; work         ;
;                   |i2c_master_bit_ctrl:bit_controller|                                            ; 0 (0)       ; 73 (73)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                     ; i2c_master_bit_ctrl         ; work         ;
;             |apb_i2c:u_perips_apb_i2c1|                                                           ; 0 (0)       ; 144 (45)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1                                                                                                                                                                                             ; apb_i2c                     ; work         ;
;                |i2c_master_byte_ctrl:byte_controller|                                             ; 0 (0)       ; 99 (26)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|i2c_master_byte_ctrl:byte_controller                                                                                                                                                        ; i2c_master_byte_ctrl        ; work         ;
;                   |i2c_master_bit_ctrl:bit_controller|                                            ; 0 (0)       ; 73 (73)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                     ; i2c_master_bit_ctrl         ; work         ;
;             |apb_spi_master:u_perips_apb_spi1|                                                    ; 0 (0)       ; 978 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1                                                                                                                                                                                      ; apb_spi_master              ; work         ;
;                |spi_master_apb_if:u_axiregs|                                                      ; 0 (0)       ; 150 (150)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs                                                                                                                                                          ; spi_master_apb_if           ; work         ;
;                |spi_master_controller:u_spictrl|                                                  ; 0 (0)       ; 162 (11)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl                                                                                                                                                      ; spi_master_controller       ; work         ;
;                   |spi_master_clkgen:u_clkgen|                                                    ; 0 (0)       ; 18 (18)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_clkgen:u_clkgen                                                                                                                           ; spi_master_clkgen           ; work         ;
;                   |spi_master_rx:u_rxreg|                                                         ; 0 (0)       ; 68 (68)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_rx:u_rxreg                                                                                                                                ; spi_master_rx               ; work         ;
;                   |spi_master_tx:u_txreg|                                                         ; 0 (0)       ; 65 (65)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_tx:u_txreg                                                                                                                                ; spi_master_tx               ; work         ;
;                |spi_master_fifo:u_rxfifo|                                                         ; 0 (0)       ; 333 (333)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo                                                                                                                                                             ; spi_master_fifo             ; work         ;
;                |spi_master_fifo:u_txfifo|                                                         ; 0 (0)       ; 333 (333)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo                                                                                                                                                             ; spi_master_fifo             ; work         ;
;             |apb_spi_master:u_perips_apb_spi2|                                                    ; 0 (0)       ; 978 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2                                                                                                                                                                                      ; apb_spi_master              ; work         ;
;                |spi_master_apb_if:u_axiregs|                                                      ; 0 (0)       ; 150 (150)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs                                                                                                                                                          ; spi_master_apb_if           ; work         ;
;                |spi_master_controller:u_spictrl|                                                  ; 0 (0)       ; 162 (11)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl                                                                                                                                                      ; spi_master_controller       ; work         ;
;                   |spi_master_clkgen:u_clkgen|                                                    ; 0 (0)       ; 18 (18)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_clkgen:u_clkgen                                                                                                                           ; spi_master_clkgen           ; work         ;
;                   |spi_master_rx:u_rxreg|                                                         ; 0 (0)       ; 68 (68)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_rx:u_rxreg                                                                                                                                ; spi_master_rx               ; work         ;
;                   |spi_master_tx:u_txreg|                                                         ; 0 (0)       ; 65 (65)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_tx:u_txreg                                                                                                                                ; spi_master_tx               ; work         ;
;                |spi_master_fifo:u_rxfifo|                                                         ; 0 (0)       ; 333 (333)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo                                                                                                                                                             ; spi_master_fifo             ; work         ;
;                |spi_master_fifo:u_txfifo|                                                         ; 0 (0)       ; 333 (333)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo                                                                                                                                                             ; spi_master_fifo             ; work         ;
;             |apb_uart_sv:u_perips_apb_uart0|                                                      ; 0 (0)       ; 414 (40)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0                                                                                                                                                                                        ; apb_uart_sv                 ; work         ;
;                |io_generic_fifo:uart_rx_fifo_i|                                                   ; 0 (0)       ; 157 (157)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i                                                                                                                                                         ; io_generic_fifo             ; work         ;
;                |io_generic_fifo:uart_tx_fifo_i|                                                   ; 0 (0)       ; 141 (141)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i                                                                                                                                                         ; io_generic_fifo             ; work         ;
;                |uart_interrupt:uart_interrupt_i|                                                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_interrupt:uart_interrupt_i                                                                                                                                                        ; uart_interrupt              ; work         ;
;                |uart_rx:uart_rx_i|                                                                ; 0 (0)       ; 39 (39)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_rx:uart_rx_i                                                                                                                                                                      ; uart_rx                     ; work         ;
;                |uart_tx:uart_tx_i|                                                                ; 0 (0)       ; 35 (35)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_tx:uart_tx_i                                                                                                                                                                      ; uart_tx                     ; work         ;
;             |apb_uart_sv:u_perips_apb_uart1|                                                      ; 0 (0)       ; 414 (40)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1                                                                                                                                                                                        ; apb_uart_sv                 ; work         ;
;                |io_generic_fifo:uart_rx_fifo_i|                                                   ; 0 (0)       ; 157 (157)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i                                                                                                                                                         ; io_generic_fifo             ; work         ;
;                |io_generic_fifo:uart_tx_fifo_i|                                                   ; 0 (0)       ; 141 (141)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i                                                                                                                                                         ; io_generic_fifo             ; work         ;
;                |uart_interrupt:uart_interrupt_i|                                                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_interrupt:uart_interrupt_i                                                                                                                                                        ; uart_interrupt              ; work         ;
;                |uart_rx:uart_rx_i|                                                                ; 0 (0)       ; 39 (39)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_rx:uart_rx_i                                                                                                                                                                      ; uart_rx                     ; work         ;
;                |uart_tx:uart_tx_i|                                                                ; 0 (0)       ; 35 (35)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_tx:uart_tx_i                                                                                                                                                                      ; uart_tx                     ; work         ;
;             |apb_uart_sv:u_perips_apb_uart2|                                                      ; 0 (0)       ; 414 (40)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2                                                                                                                                                                                        ; apb_uart_sv                 ; work         ;
;                |io_generic_fifo:uart_rx_fifo_i|                                                   ; 0 (0)       ; 157 (157)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i                                                                                                                                                         ; io_generic_fifo             ; work         ;
;                |io_generic_fifo:uart_tx_fifo_i|                                                   ; 0 (0)       ; 141 (141)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i                                                                                                                                                         ; io_generic_fifo             ; work         ;
;                |uart_interrupt:uart_interrupt_i|                                                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_interrupt:uart_interrupt_i                                                                                                                                                        ; uart_interrupt              ; work         ;
;                |uart_rx:uart_rx_i|                                                                ; 0 (0)       ; 39 (39)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_rx:uart_rx_i                                                                                                                                                                      ; uart_rx                     ; work         ;
;                |uart_tx:uart_tx_i|                                                                ; 0 (0)       ; 35 (35)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_tx:uart_tx_i                                                                                                                                                                      ; uart_tx                     ; work         ;
;             |sirv_flash_qspi_top:u_sirv_qspi0_top|                                                ; 0 (0)       ; 421 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top                                                                                                                                                                                  ; sirv_flash_qspi_top         ; work         ;
;                |sirv_flash_qspi:u_sirv_flash_qspi|                                                ; 0 (0)       ; 358 (133)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi                                                                                                                                                ; sirv_flash_qspi             ; work         ;
;                   |sirv_qspi_arbiter:arb|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_arbiter:arb                                                                                                                          ; sirv_qspi_arbiter           ; work         ;
;                   |sirv_qspi_fifo:fifo|                                                           ; 0 (0)       ; 145 (3)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo                                                                                                                            ; sirv_qspi_fifo              ; work         ;
;                      |sirv_queue_1:rxq|                                                           ; 0 (0)       ; 71 (71)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq                                                                                                           ; sirv_queue_1                ; work         ;
;                      |sirv_queue_1:txq|                                                           ; 0 (0)       ; 71 (71)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq                                                                                                           ; sirv_queue_1                ; work         ;
;                   |sirv_qspi_flashmap:flash|                                                      ; 0 (0)       ; 10 (10)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_flashmap:flash                                                                                                                       ; sirv_qspi_flashmap          ; work         ;
;                   |sirv_qspi_media:mac|                                                           ; 0 (0)       ; 69 (8)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac                                                                                                                            ; sirv_qspi_media             ; work         ;
;                      |sirv_qspi_physical:phy|                                                     ; 0 (0)       ; 61 (61)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy                                                                                                     ; sirv_qspi_physical          ; work         ;
;                |sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1|                                     ; 0 (0)       ; 37 (8)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1                                                                                                                                     ; sirv_tlfragmenter_qspi_1    ; work         ;
;                   |sirv_repeater_6:u_repeater|                                                    ; 0 (0)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1|sirv_repeater_6:u_repeater                                                                                                          ; sirv_repeater_6             ; work         ;
;                |sirv_tlwidthwidget_qspi:qspi_TLWidthWidget|                                       ; 0 (0)       ; 26 (26)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlwidthwidget_qspi:qspi_TLWidthWidget                                                                                                                                       ; sirv_tlwidthwidget_qspi     ; work         ;
;             |sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|                                                   ; 0 (0)       ; 37 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx                                                                                                                                                                                     ; sirv_gnrl_cdc_rx            ; work         ;
;                |sirv_gnrl_dfflr:buf_dat_dfflr|                                                    ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr                                                                                                                                                       ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:buf_vld_dfflr|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr                                                                                                                                                       ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:i_rdy_dfflr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr                                                                                                                                                         ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dffr:i_vld_sync_dffr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr                                                                                                                                                      ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_sync:u_i_vld_sync|                                                      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync                                                                                                                                                         ; sirv_gnrl_sync              ; work         ;
;                   |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                             ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                         ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|                                                   ; 0 (0)       ; 53 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx                                                                                                                                                                                     ; sirv_gnrl_cdc_tx            ; work         ;
;                |sirv_gnrl_dfflr:buf_nrdy_dfflr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr                                                                                                                                                      ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:dat_dfflr|                                                        ; 0 (0)       ; 48 (48)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:dat_dfflr                                                                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:vld_dfflr|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:vld_dfflr                                                                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dffr:o_rdy_sync_dffr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr                                                                                                                                                      ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_sync:u_o_rdy_sync|                                                      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync                                                                                                                                                         ; sirv_gnrl_sync              ; work         ;
;                   |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                             ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                         ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_icb2apb:u_gpioA_apb_icb2apb|                                               ; 0 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioA_apb_icb2apb                                                                                                                                                                                 ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioA_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 34 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioA_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                       ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioA_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioA_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioA_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_gpioB_apb_icb2apb|                                               ; 0 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioB_apb_icb2apb                                                                                                                                                                                 ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioB_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 34 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioB_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                       ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioB_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioB_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioB_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_i2c0_apb_icb2apb|                                                ; 0 (0)       ; 19 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c0_apb_icb2apb                                                                                                                                                                                  ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c0_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                        ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                          ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                    ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                   ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_i2c1_apb_icb2apb|                                                ; 0 (0)       ; 19 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c1_apb_icb2apb                                                                                                                                                                                  ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c1_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                        ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                          ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                    ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                   ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_pwm_apb_icb2apb|                                                 ; 0 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_pwm_apb_icb2apb                                                                                                                                                                                   ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_pwm_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 34 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_pwm_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                         ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_pwm_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                           ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_pwm_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                     ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_pwm_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                    ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_spi1_apb_icb2apb|                                                ; 0 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi1_apb_icb2apb                                                                                                                                                                                  ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi1_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 34 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                        ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                          ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                    ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                   ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_spi2_apb_icb2apb|                                                ; 0 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi2_apb_icb2apb                                                                                                                                                                                  ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi2_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 34 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                        ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                          ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                    ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                   ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_uart0_apb_icb2apb|                                               ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart0_apb_icb2apb                                                                                                                                                                                 ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart0_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 10 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                       ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_uart1_apb_icb2apb|                                               ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart1_apb_icb2apb                                                                                                                                                                                 ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart1_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 10 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                       ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2apb:u_uart2_apb_icb2apb|                                               ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart2_apb_icb2apb                                                                                                                                                                                 ; sirv_gnrl_icb2apb           ; work         ;
;                |sirv_gnrl_dfflr:apb_enable_dfflr|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart2_apb_icb2apb|sirv_gnrl_dfflr:apb_enable_dfflr                                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_fifo:u_rsp_fifo|                                                        ; 0 (0)       ; 10 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo                                                                                                                                                       ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                         ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_gnrl_icb2axi:u_expl_axi_icb2axi|                                                ; 0 (0)       ; 15 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi                                                                                                                                                                                  ; sirv_gnrl_icb2axi           ; work         ;
;                |sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|                                      ; 0 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer                                                                                                                                      ; sirv_gnrl_axi_buffer        ; work         ;
;                   |sirv_gnrl_fifo:o_axi_ar_fifo|                                                  ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo                                                                                                         ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                     ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                    ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_fifo:o_axi_aw_fifo|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_aw_fifo                                                                                                         ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_fifo:o_axi_bresp_fifo|                                               ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo                                                                                                      ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_fifo:o_axi_rdata_fifo|                                               ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo                                                                                                      ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_fifo:o_axi_wdata_fifo|                                               ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo                                                                                                      ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|                                               ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo                                                                                                                                               ; sirv_gnrl_fifo              ; work         ;
;                   |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                                                 ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                                                          ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_hclkgen_regs:u_sirv_hclkgen_regs|                                               ; 0 (0)       ; 26 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs                                                                                                                                                                                 ; sirv_hclkgen_regs           ; work         ;
;                |sirv_gnrl_dfflr:pll_ASLEEP_dfflrs|                                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_ASLEEP_dfflrs                                                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_M_0_dfflr|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_0_dfflr                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_M_2_dfflr|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_2_dfflr                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_M_3_dfflr|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_3_dfflr                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_M_6_dfflr|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_6_dfflr                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_M_7_dfflr|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_M_7_dfflr                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_N_0_dfflr|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_N_0_dfflr                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_N_42_dfflr|                                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_N_42_dfflr                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_OD_0_dfflr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_OD_0_dfflr                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:pll_RESET_dfflrs|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:pll_RESET_dfflrs                                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:plloutdiv_dfflr|                                                  ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflr:plloutdiv_dfflr                                                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflrs:hfxoscen_dfflrs|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:hfxoscen_dfflrs                                                                                                                                                ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_dfflrs:pll_M_1_dfflr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_M_1_dfflr                                                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_dfflrs:pll_M_4_dfflr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_M_4_dfflr                                                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_dfflrs:pll_M_5_dfflr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_M_5_dfflr                                                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_dfflrs:pll_N_1_dfflr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_N_1_dfflr                                                                                                                                                  ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_dfflrs:pll_OD_1_dfflrs|                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pll_OD_1_dfflrs                                                                                                                                                ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_dfflrs:pllbypass_dfflrs|                                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:pllbypass_dfflrs                                                                                                                                               ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_dfflrs:plloutdivby1_dfflrs|                                             ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:plloutdivby1_dfflrs                                                                                                                                            ; sirv_gnrl_dfflrs            ; work         ;
;             |sirv_icb1to16_bus:u_sirv_ppi_fab|                                                    ; 0 (0)       ; 227 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab                                                                                                                                                                                      ; sirv_icb1to16_bus           ; work         ;
;                |sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|                                      ; 0 (0)       ; 210 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer                                                                                                                                          ; sirv_gnrl_icb_buffer        ; work         ;
;                   |sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|                                           ; 0 (0)       ; 137 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo                                                                                                      ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                              ; 0 (0)       ; 65 (65)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                        ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                              ; 0 (0)       ; 65 (65)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                                        ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                      ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                      ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                            ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                            ; sirv_gnrl_dfflrs            ; work         ;
;                   |sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|                                           ; 0 (0)       ; 73 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo                                                                                                      ; sirv_gnrl_fifo              ; work         ;
;                      |sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|                              ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl                                                        ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl|                              ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[1].fifo_rf_dffl                                                        ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                      ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                      ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs                                                            ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs|                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.vec_0_dfflrs                                                                 ; sirv_gnrl_dfflrs            ; work         ;
;                      |sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|sirv_gnrl_dfflrs:dp_gt0.wptr_vec_0_dfflrs                                                            ; sirv_gnrl_dfflrs            ; work         ;
;                |sirv_gnrl_icb_splt:u_buf_icb_splt|                                                ; 0 (0)       ; 17 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt                                                                                                                                                    ; sirv_gnrl_icb_splt          ; work         ;
;                   |sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|       ; 0 (0)       ; 17 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                                            ; sirv_gnrl_pipe_stage        ; work         ;
;                      |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                           ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                           ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                          ; sirv_gnrl_dfflr             ; work         ;
;          |e203_subsys_plic:u_e203_subsys_plic|                                                    ; 0 (0)       ; 173 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic                                                                                                                                                                                                                           ; e203_subsys_plic            ; work         ;
;             |sirv_gnrl_sync:u_rtc_irq_sync|                                                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_rtc_irq_sync                                                                                                                                                                                             ; sirv_gnrl_sync              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_rtc_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                                 ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_rtc_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                             ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_sync:u_wdg_irq_sync|                                                       ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_wdg_irq_sync                                                                                                                                                                                             ; sirv_gnrl_sync              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_wdg_irq_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                                 ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_gnrl_sync:u_wdg_irq_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                             ; sirv_gnrl_dffr              ; work         ;
;             |sirv_plic_top:u_sirv_plic_top|                                                       ; 0 (0)       ; 169 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top                                                                                                                                                                                             ; sirv_plic_top               ; work         ;
;                |sirv_plic_man:u_sirv_plic_man|                                                    ; 0 (0)       ; 169 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man                                                                                                                                                               ; sirv_plic_man               ; work         ;
;                   |sirv_LevelGateway:source_gen[10].u_LevelGateway_1_1|                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[10].u_LevelGateway_1_1                                                                                                           ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[11].u_LevelGateway_1_1|                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[11].u_LevelGateway_1_1                                                                                                           ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[12].u_LevelGateway_1_1|                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[12].u_LevelGateway_1_1                                                                                                           ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[13].u_LevelGateway_1_1|                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[13].u_LevelGateway_1_1                                                                                                           ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[14].u_LevelGateway_1_1|                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[14].u_LevelGateway_1_1                                                                                                           ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[15].u_LevelGateway_1_1|                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[15].u_LevelGateway_1_1                                                                                                           ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[16].u_LevelGateway_1_1|                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[16].u_LevelGateway_1_1                                                                                                           ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[1].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[1].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[2].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[2].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[3].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[3].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[4].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[4].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[5].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[5].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[6].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[6].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[7].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[7].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[8].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[8].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_LevelGateway:source_gen[9].u_LevelGateway_1_1|                            ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_LevelGateway:source_gen[9].u_LevelGateway_1_1                                                                                                            ; sirv_LevelGateway           ; work         ;
;                   |sirv_gnrl_dfflr:enab_r_i[0].irq_enab_dfflr|                                    ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:enab_r_i[0].irq_enab_dfflr                                                                                                                    ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:irq_thod_dfflr|                                                ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:irq_thod_dfflr                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[10].irq_pend_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[10].irq_pend_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[10].irq_prio_dfflr|                                 ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[10].irq_prio_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[11].irq_pend_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[11].irq_pend_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[11].irq_prio_dfflr|                                 ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[11].irq_prio_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[12].irq_pend_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[12].irq_pend_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[12].irq_prio_dfflr|                                 ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[12].irq_prio_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[13].irq_pend_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[13].irq_pend_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[13].irq_prio_dfflr|                                 ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[13].irq_prio_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[14].irq_pend_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[14].irq_pend_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[14].irq_prio_dfflr|                                 ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[14].irq_prio_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[15].irq_pend_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[15].irq_pend_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[15].irq_prio_dfflr|                                 ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[15].irq_prio_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[16].irq_pend_dfflr|                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[16].irq_pend_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[16].irq_prio_dfflr|                                 ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[16].irq_prio_dfflr                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[1].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[1].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[1].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[1].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[2].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[2].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[2].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[2].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[3].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[3].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[3].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[3].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[4].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[4].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[4].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[4].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[5].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[5].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[5].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[5].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[6].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[6].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[6].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[6].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[7].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[7].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[7].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[7].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[8].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[8].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[8].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[8].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[9].irq_pend_dfflr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[9].irq_pend_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dfflr:source_gen[9].irq_prio_dfflr|                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dfflr:source_gen[9].irq_prio_dfflr                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;                   |sirv_gnrl_dffr:flop_i_irq.plic_irq_i_dffr|                                     ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dffr:flop_i_irq.plic_irq_i_dffr                                                                                                                     ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_dffr:flop_o_irq.plic_irq_id_dffr|                                    ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dffr:flop_o_irq.plic_irq_id_dffr                                                                                                                    ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_dffr:flop_o_irq.plic_irq_o_dffr|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_dffr:flop_o_irq.plic_irq_o_dffr                                                                                                                     ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf|                           ; 0 (0)       ; 33 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf                                                                                                           ; sirv_gnrl_pipe_stage        ; work         ;
;                      |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                           ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                                                          ; sirv_gnrl_dffl              ; work         ;
;                      |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                                                         ; sirv_gnrl_dfflr             ; work         ;
;          |sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|                                  ; 0 (0)       ; 19 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1                                                                                                                                                                                                         ; sirv_ResetCatchAndSync_2    ; work         ;
;             |sirv_AsyncResetRegVec_129:reset_n_catch_reg|                                         ; 0 (0)       ; 19 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg                                                                                                                                                             ; sirv_AsyncResetRegVec_129   ; work         ;
;                |sirv_AsyncResetReg:reg_10|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_10                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_11|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_11                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_12|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_12                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_13|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_13                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_14|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_14                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_15|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_15                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_16|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_16                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_17|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_17                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_18|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_18                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_19|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_19                                                                                                                                   ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_1|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_1                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_2|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_2                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_3|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_3                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_4|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_4                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_5|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_5                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_6|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_6                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_7|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_7                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_8|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_8                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_9|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|sirv_ResetCatchAndSync_2:u_main_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_9                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;       |sirv_aon_top:u_sirv_aon_top|                                                               ; 0 (0)       ; 994 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top                                                                                                                                                                                                                                                                       ; sirv_aon_top                ; work         ;
;          |sirv_aon_lclkgen_regs:u_aon_lclkgen_regs|                                               ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_lclkgen_regs:u_aon_lclkgen_regs                                                                                                                                                                                                                              ; sirv_aon_lclkgen_regs       ; work         ;
;             |sirv_gnrl_dfflrs:lfxoscen_dfflrs|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_lclkgen_regs:u_aon_lclkgen_regs|sirv_gnrl_dfflrs:lfxoscen_dfflrs                                                                                                                                                                                             ; sirv_gnrl_dfflrs            ; work         ;
;          |sirv_aon_wrapper:u_sirv_aon_wrapper|                                                    ; 0 (0)       ; 901 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper                                                                                                                                                                                                                                   ; sirv_aon_wrapper            ; work         ;
;             |sirv_DeglitchShiftRegister:bootrom_deglitch|                                         ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_DeglitchShiftRegister:bootrom_deglitch                                                                                                                                                                                       ; sirv_DeglitchShiftRegister  ; work         ;
;             |sirv_DeglitchShiftRegister:dwakeup_deglitch|                                         ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_DeglitchShiftRegister:dwakeup_deglitch                                                                                                                                                                                       ; sirv_DeglitchShiftRegister  ; work         ;
;             |sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|                                        ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1                                                                                                                                                                                      ; sirv_ResetCatchAndSync      ; work         ;
;                |sirv_AsyncResetRegVec_36:reset_n_catch_reg|                                       ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg                                                                                                                                           ; sirv_AsyncResetRegVec_36    ; work         ;
;                   |sirv_AsyncResetReg:reg_0|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0                                                                                                                  ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_AsyncResetReg:reg_1|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_1                                                                                                                  ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_AsyncResetReg:reg_2|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_2                                                                                                                  ; sirv_AsyncResetReg          ; work         ;
;             |sirv_ResetCatchAndSync:aonrst_catch|                                                 ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch                                                                                                                                                                                               ; sirv_ResetCatchAndSync      ; work         ;
;                |sirv_AsyncResetRegVec_36:reset_n_catch_reg|                                       ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg                                                                                                                                                    ; sirv_AsyncResetRegVec_36    ; work         ;
;                   |sirv_AsyncResetReg:reg_0|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0                                                                                                                           ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_AsyncResetReg:reg_1|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_1                                                                                                                           ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_AsyncResetReg:reg_2|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_2                                                                                                                           ; sirv_AsyncResetReg          ; work         ;
;             |sirv_aon:u_sirv_aon|                                                                 ; 0 (0)       ; 886 (512)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon                                                                                                                                                                                                               ; sirv_aon                    ; work         ;
;                |sirv_pmu:u_sirv_pmu|                                                              ; 0 (0)       ; 184 (8)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu                                                                                                                                                                                           ; sirv_pmu                    ; work         ;
;                   |sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|                                  ; 0 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1                                                                                                                                              ; sirv_AsyncResetRegVec_1     ; work         ;
;                      |sirv_AsyncResetReg:reg_1|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_1                                                                                                                     ; sirv_AsyncResetReg          ; work         ;
;                      |sirv_AsyncResetReg:reg_2|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_2                                                                                                                     ; sirv_AsyncResetReg          ; work         ;
;                      |sirv_AsyncResetReg:reg_3|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_3                                                                                                                     ; sirv_AsyncResetReg          ; work         ;
;                      |sirv_AsyncResetReg:reg_4|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_4                                                                                                                     ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_pmu_core:u_pmu_core|                                                      ; 0 (0)       ; 172 (172)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core                                                                                                                                                                  ; sirv_pmu_core               ; work         ;
;                |sirv_queue:u_queue_1|                                                             ; 0 (0)       ; 44 (44)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_queue:u_queue_1                                                                                                                                                                                          ; sirv_queue                  ; work         ;
;                |sirv_rtc:rtc|                                                                     ; 0 (0)       ; 86 (85)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc                                                                                                                                                                                                  ; sirv_rtc                    ; work         ;
;                   |sirv_AsyncResetRegVec:AsyncResetRegVec_1|                                      ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc|sirv_AsyncResetRegVec:AsyncResetRegVec_1                                                                                                                                                         ; sirv_AsyncResetRegVec       ; work         ;
;                      |sirv_AsyncResetReg:reg_0|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc|sirv_AsyncResetRegVec:AsyncResetRegVec_1|sirv_AsyncResetReg:reg_0                                                                                                                                ; sirv_AsyncResetReg          ; work         ;
;                |sirv_wdog:wdog|                                                                   ; 0 (0)       ; 60 (55)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog                                                                                                                                                                                                ; sirv_wdog                   ; work         ;
;                   |sirv_AsyncResetRegVec:AsyncResetRegVec_2_1|                                    ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_2_1                                                                                                                                                     ; sirv_AsyncResetRegVec       ; work         ;
;                      |sirv_AsyncResetReg:reg_0|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_2_1|sirv_AsyncResetReg:reg_0                                                                                                                            ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_AsyncResetRegVec:AsyncResetRegVec_3_1|                                    ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_3_1                                                                                                                                                     ; sirv_AsyncResetRegVec       ; work         ;
;                      |sirv_AsyncResetReg:reg_0|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_3_1|sirv_AsyncResetReg:reg_0                                                                                                                            ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_AsyncResetRegVec:AsyncResetRegVec_4_1|                                    ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_4_1                                                                                                                                                     ; sirv_AsyncResetRegVec       ; work         ;
;                      |sirv_AsyncResetReg:reg_0|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_4_1|sirv_AsyncResetReg:reg_0                                                                                                                            ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_AsyncResetRegVec:AsyncResetRegVec_5_1|                                    ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_5_1                                                                                                                                                     ; sirv_AsyncResetRegVec       ; work         ;
;                      |sirv_AsyncResetReg:reg_0|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_5_1|sirv_AsyncResetReg:reg_0                                                                                                                            ; sirv_AsyncResetReg          ; work         ;
;                   |sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|                                    ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1                                                                                                                                                     ; sirv_AsyncResetRegVec       ; work         ;
;                      |sirv_AsyncResetReg:reg_0|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|sirv_AsyncResetReg:reg_0                                                                                                                            ; sirv_AsyncResetReg          ; work         ;
;             |sirv_gnrl_dffr:io_rtc_dffr|                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_gnrl_dffr:io_rtc_dffr                                                                                                                                                                                                        ; sirv_gnrl_dffr              ; work         ;
;          |sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|                                                      ; 0 (0)       ; 53 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx                                                                                                                                                                                                                                     ; sirv_gnrl_cdc_rx            ; work         ;
;             |sirv_gnrl_dfflr:buf_dat_dfflr|                                                       ; 0 (0)       ; 48 (48)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr                                                                                                                                                                                                       ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:buf_vld_dfflr|                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr                                                                                                                                                                                                       ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:i_rdy_dfflr|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr                                                                                                                                                                                                         ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dffr:i_vld_sync_dffr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr                                                                                                                                                                                                      ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_sync:u_i_vld_sync|                                                         ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync                                                                                                                                                                                                         ; sirv_gnrl_sync              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                                             ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                                         ; sirv_gnrl_dffr              ; work         ;
;          |sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|                                                      ; 0 (0)       ; 37 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx                                                                                                                                                                                                                                     ; sirv_gnrl_cdc_tx            ; work         ;
;             |sirv_gnrl_dfflr:buf_nrdy_dfflr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr                                                                                                                                                                                                      ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:dat_dfflr|                                                           ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:dat_dfflr                                                                                                                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:vld_dfflr|                                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dfflr:vld_dfflr                                                                                                                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dffr:o_rdy_sync_dffr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr                                                                                                                                                                                                      ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_sync:u_o_rdy_sync|                                                         ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync                                                                                                                                                                                                         ; sirv_gnrl_sync              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                                             ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                                         ; sirv_gnrl_dffr              ; work         ;
;          |sirv_icb1to2_bus:u_aon_1to2_icb|                                                        ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb                                                                                                                                                                                                                                       ; sirv_icb1to2_bus            ; work         ;
;             |sirv_gnrl_icb_splt:u_i_icb_splt|                                                     ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt                                                                                                                                                                                                       ; sirv_gnrl_icb_splt          ; work         ;
;                |sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|          ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                                                                                               ; sirv_gnrl_pipe_stage        ; work         ;
;                   |sirv_gnrl_dffl:dp_gt_0.dat_dfflr|                                              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dffl:dp_gt_0.dat_dfflr                                                                                              ; sirv_gnrl_dffl              ; work         ;
;                   |sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|                                             ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;       |sirv_debug_module:u_sirv_debug_module|                                                     ; 0 (0)       ; 581 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module                                                                                                                                                                                                                                                             ; sirv_debug_module           ; work         ;
;          |sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|                                    ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1                                                                                                                                                                                                         ; sirv_ResetCatchAndSync      ; work         ;
;             |sirv_AsyncResetRegVec_36:reset_n_catch_reg|                                          ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg                                                                                                                                                              ; sirv_AsyncResetRegVec_36    ; work         ;
;                |sirv_AsyncResetReg:reg_0|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0                                                                                                                                     ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_1|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_1                                                                                                                                     ; sirv_AsyncResetReg          ; work         ;
;                |sirv_AsyncResetReg:reg_2|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_2                                                                                                                                     ; sirv_AsyncResetReg          ; work         ;
;          |sirv_ResetCatchAndSync_2:u_dm_ResetCatchAndSync_2_1|                                    ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync_2:u_dm_ResetCatchAndSync_2_1                                                                                                                                                                                                         ; sirv_ResetCatchAndSync_2    ; work         ;
;             |sirv_AsyncResetRegVec_129:reset_n_catch_reg|                                         ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync_2:u_dm_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg                                                                                                                                                             ; sirv_AsyncResetRegVec_129   ; work         ;
;                |sirv_AsyncResetReg:reg_0|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync_2:u_dm_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_0                                                                                                                                    ; sirv_AsyncResetReg          ; work         ;
;          |sirv_debug_csr:u_sirv_debug_csr|                                                        ; 0 (0)       ; 69 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr                                                                                                                                                                                                                             ; sirv_debug_csr              ; work         ;
;             |sirv_gnrl_dfflr:dcause_dfflr|                                                        ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:dcause_dfflr                                                                                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:dpc_dfflr|                                                           ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:dpc_dfflr                                                                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:dscratch_dfflr|                                                      ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:dscratch_dfflr                                                                                                                                                                                              ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:ebreakm_dfflr|                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:ebreakm_dfflr                                                                                                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:halt_dfflr|                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:halt_dfflr                                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:step_dfflr|                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|sirv_gnrl_dfflr:step_dfflr                                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;          |sirv_debug_ram:u_sirv_debug_ram|                                                        ; 0 (0)       ; 224 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram                                                                                                                                                                                                                             ; sirv_debug_ram              ; work         ;
;             |sirv_gnrl_dfflr:debug_ram_gen[0].ram_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[0].ram_dfflr                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:debug_ram_gen[1].ram_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[1].ram_dfflr                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:debug_ram_gen[2].ram_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[2].ram_dfflr                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:debug_ram_gen[3].ram_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[3].ram_dfflr                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:debug_ram_gen[4].ram_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[4].ram_dfflr                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:debug_ram_gen[5].ram_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[5].ram_dfflr                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:debug_ram_gen[6].ram_dfflr|                                          ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|sirv_gnrl_dfflr:debug_ram_gen[6].ram_dfflr                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;          |sirv_debug_rom:u_sirv_debug_rom|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_rom:u_sirv_debug_rom                                                                                                                                                                                                                             ; sirv_debug_rom              ; work         ;
;          |sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|                                                       ; 0 (0)       ; 46 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx                                                                                                                                                                                                                            ; sirv_gnrl_cdc_rx            ; work         ;
;             |sirv_gnrl_dfflr:buf_dat_dfflr|                                                       ; 0 (0)       ; 41 (41)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr                                                                                                                                                                                              ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:buf_vld_dfflr|                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr                                                                                                                                                                                              ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:i_rdy_dfflr|                                                         ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr                                                                                                                                                                                                ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dffr:i_vld_sync_dffr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr                                                                                                                                                                                             ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_sync:u_i_vld_sync|                                                         ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_sync:u_i_vld_sync                                                                                                                                                                                                ; sirv_gnrl_sync              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                                    ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                                ; sirv_gnrl_dffr              ; work         ;
;          |sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|                                                       ; 0 (0)       ; 39 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx                                                                                                                                                                                                                            ; sirv_gnrl_cdc_tx            ; work         ;
;             |sirv_gnrl_dfflr:buf_nrdy_dfflr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr                                                                                                                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:dat_dfflr|                                                           ; 0 (0)       ; 34 (34)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_dfflr:dat_dfflr                                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dfflr:vld_dfflr|                                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_dfflr:vld_dfflr                                                                                                                                                                                                  ; sirv_gnrl_dfflr             ; work         ;
;             |sirv_gnrl_dffr:o_rdy_sync_dffr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr                                                                                                                                                                                             ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_sync:u_o_rdy_sync|                                                         ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync                                                                                                                                                                                                ; sirv_gnrl_sync              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                                                                    ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                                                                ; sirv_gnrl_dffr              ; work         ;
;          |sirv_gnrl_dfflr:cleardebint_dfflr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:cleardebint_dfflr                                                                                                                                                                                                                           ; sirv_gnrl_dfflr             ; work         ;
;          |sirv_gnrl_dfflr:dm_halt_int_gen[0].dm_debint_dfflr|                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:dm_halt_int_gen[0].dm_debint_dfflr                                                                                                                                                                                                          ; sirv_gnrl_dfflr             ; work         ;
;          |sirv_gnrl_dfflr:dm_halt_int_gen[0].dm_haltnot_dfflr|                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:dm_halt_int_gen[0].dm_haltnot_dfflr                                                                                                                                                                                                         ; sirv_gnrl_dfflr             ; work         ;
;          |sirv_gnrl_dfflr:dm_hartid_dfflr|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:dm_hartid_dfflr                                                                                                                                                                                                                             ; sirv_gnrl_dfflr             ; work         ;
;          |sirv_gnrl_dfflr:sethaltnot_dfflr|                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_dfflr:sethaltnot_dfflr                                                                                                                                                                                                                            ; sirv_gnrl_dfflr             ; work         ;
;          |sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|                                             ; 0 (0)       ; 194 (109)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm                                                                                                                                                                                                                  ; sirv_jtag_dtm               ; work         ;
;             |sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|                                                ; 0 (0)       ; 39 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx                                                                                                                                                                             ; sirv_gnrl_cdc_rx            ; work         ;
;                |sirv_gnrl_dfflr:buf_dat_dfflr|                                                    ; 0 (0)       ; 34 (34)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_dat_dfflr                                                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:buf_vld_dfflr|                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:buf_vld_dfflr                                                                                                                                               ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:i_rdy_dfflr|                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dfflr:i_rdy_dfflr                                                                                                                                                 ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dffr:i_vld_sync_dffr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_dffr:i_vld_sync_dffr                                                                                                                                              ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_sync:u_i_vld_sync|                                                      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_sync:u_i_vld_sync                                                                                                                                                 ; sirv_gnrl_sync              ; work         ;
;                   |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                     ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|sirv_gnrl_sync:u_i_vld_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                 ; sirv_gnrl_dffr              ; work         ;
;             |sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|                                                ; 0 (0)       ; 46 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx                                                                                                                                                                             ; sirv_gnrl_cdc_tx            ; work         ;
;                |sirv_gnrl_dfflr:buf_nrdy_dfflr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:buf_nrdy_dfflr                                                                                                                                              ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:dat_dfflr|                                                        ; 0 (0)       ; 41 (41)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:dat_dfflr                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dfflr:vld_dfflr|                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dfflr:vld_dfflr                                                                                                                                                   ; sirv_gnrl_dfflr             ; work         ;
;                |sirv_gnrl_dffr:o_rdy_sync_dffr|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_dffr:o_rdy_sync_dffr                                                                                                                                              ; sirv_gnrl_dffr              ; work         ;
;                |sirv_gnrl_sync:u_o_rdy_sync|                                                      ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync                                                                                                                                                 ; sirv_gnrl_sync              ; work         ;
;                   |sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr|                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[0].i_is_0.sync_dffr                                                                                                     ; sirv_gnrl_dffr              ; work         ;
;                   |sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr|                               ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |e203_soc_top|e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|sirv_gnrl_sync:u_o_rdy_sync|sirv_gnrl_dffr:sync_gen[1].i_is_not_0.sync_dffr                                                                                                 ; sirv_gnrl_dffr              ; work         ;
+---------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                              ;
+----------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; hfxoscen                         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lfxoscen                         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_jtag_TDO_o_oval          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_jtag_TDO_o_oe            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[14]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[15]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[16]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[17]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[18]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[19]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[20]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[21]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[22]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[23]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[24]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[25]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[26]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[27]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[28]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[29]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[30]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oval[31]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[9]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[10]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[11]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[12]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[13]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[14]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[15]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[16]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[17]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[18]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[19]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[20]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[21]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[22]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[23]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[24]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[25]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[26]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[27]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[28]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[29]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[30]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_o_oe[31]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[14]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[15]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[16]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[17]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[18]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[19]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[20]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[21]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[22]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[23]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[24]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[25]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[26]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[27]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[28]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[29]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[30]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oval[31]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[9]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[10]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[11]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[12]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[13]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[14]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[15]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[16]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[17]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[18]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[19]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[20]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[21]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[22]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[23]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[24]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[25]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[26]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[27]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[28]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[29]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[30]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_o_oe[31]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_sck_o_oval         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_cs_0_o_oval        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_0_o_oval        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_0_o_oe          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_1_o_oval        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_1_o_oe          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_2_o_oval        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_2_o_oe          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_3_o_oval        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_3_o_oe          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_aon_pmu_padrst_o_oval    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_aon_pmu_vddpaden_o_oval  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io_pads_dbgmode0_n_i_ival        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_dbgmode1_n_i_ival        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_dbgmode2_n_i_ival        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_jtag_TCK_i_ival          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; lfextclk                         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; hfextclk                         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_aon_erst_n_i_ival        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_jtag_TDI_i_ival          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_jtag_TMS_i_ival          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_2_i_ival        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_3_i_ival        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_0_i_ival        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_qspi0_dq_1_i_ival        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_bootrom_n_i_ival         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[25]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[26]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[24]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[27]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[22]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[21]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[20]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[23]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[18]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[17]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[16]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[19]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[29]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[30]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[28]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[31]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[5]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[6]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[4]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[7]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[10]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[9]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[8]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[11]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[1]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[2]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[0]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[3]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[14]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[13]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[12]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioA_i_ival[15]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_aon_pmu_dwakeup_n_i_ival ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[15]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[1]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[7]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[2]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[0]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[3]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[4]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[6]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[5]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[8]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[9]          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[10]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[11]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[12]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[13]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[14]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[16]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[17]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[18]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[19]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[20]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[21]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[23]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[22]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[24]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[25]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[27]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[26]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[28]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[29]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[30]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; io_pads_gpioB_i_ival[31]         ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+----------------------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                 ;
+----------------------------------+-------------------+---------+
; Source Pin / Fanout              ; Pad To Core Index ; Setting ;
+----------------------------------+-------------------+---------+
; io_pads_dbgmode0_n_i_ival        ;                   ;         ;
; io_pads_dbgmode1_n_i_ival        ;                   ;         ;
; io_pads_dbgmode2_n_i_ival        ;                   ;         ;
; io_pads_jtag_TCK_i_ival          ;                   ;         ;
; lfextclk                         ;                   ;         ;
; hfextclk                         ;                   ;         ;
; io_pads_aon_erst_n_i_ival        ;                   ;         ;
; io_pads_jtag_TDI_i_ival          ;                   ;         ;
; io_pads_jtag_TMS_i_ival          ;                   ;         ;
; io_pads_qspi0_dq_2_i_ival        ;                   ;         ;
; io_pads_qspi0_dq_3_i_ival        ;                   ;         ;
; io_pads_qspi0_dq_0_i_ival        ;                   ;         ;
; io_pads_qspi0_dq_1_i_ival        ;                   ;         ;
; io_pads_bootrom_n_i_ival         ;                   ;         ;
; io_pads_gpioA_i_ival[25]         ;                   ;         ;
; io_pads_gpioA_i_ival[26]         ;                   ;         ;
; io_pads_gpioA_i_ival[24]         ;                   ;         ;
; io_pads_gpioA_i_ival[27]         ;                   ;         ;
; io_pads_gpioA_i_ival[22]         ;                   ;         ;
; io_pads_gpioA_i_ival[21]         ;                   ;         ;
; io_pads_gpioA_i_ival[20]         ;                   ;         ;
; io_pads_gpioA_i_ival[23]         ;                   ;         ;
; io_pads_gpioA_i_ival[18]         ;                   ;         ;
; io_pads_gpioA_i_ival[17]         ;                   ;         ;
; io_pads_gpioA_i_ival[16]         ;                   ;         ;
; io_pads_gpioA_i_ival[19]         ;                   ;         ;
; io_pads_gpioA_i_ival[29]         ;                   ;         ;
; io_pads_gpioA_i_ival[30]         ;                   ;         ;
; io_pads_gpioA_i_ival[28]         ;                   ;         ;
; io_pads_gpioA_i_ival[31]         ;                   ;         ;
; io_pads_gpioA_i_ival[5]          ;                   ;         ;
; io_pads_gpioA_i_ival[6]          ;                   ;         ;
; io_pads_gpioA_i_ival[4]          ;                   ;         ;
; io_pads_gpioA_i_ival[7]          ;                   ;         ;
; io_pads_gpioA_i_ival[10]         ;                   ;         ;
; io_pads_gpioA_i_ival[9]          ;                   ;         ;
; io_pads_gpioA_i_ival[8]          ;                   ;         ;
; io_pads_gpioA_i_ival[11]         ;                   ;         ;
; io_pads_gpioA_i_ival[1]          ;                   ;         ;
; io_pads_gpioA_i_ival[2]          ;                   ;         ;
; io_pads_gpioA_i_ival[0]          ;                   ;         ;
; io_pads_gpioA_i_ival[3]          ;                   ;         ;
; io_pads_gpioA_i_ival[14]         ;                   ;         ;
; io_pads_gpioA_i_ival[13]         ;                   ;         ;
; io_pads_gpioA_i_ival[12]         ;                   ;         ;
; io_pads_gpioA_i_ival[15]         ;                   ;         ;
; io_pads_aon_pmu_dwakeup_n_i_ival ;                   ;         ;
; io_pads_gpioB_i_ival[15]         ;                   ;         ;
; io_pads_gpioB_i_ival[1]          ;                   ;         ;
; io_pads_gpioB_i_ival[7]          ;                   ;         ;
; io_pads_gpioB_i_ival[2]          ;                   ;         ;
; io_pads_gpioB_i_ival[0]          ;                   ;         ;
; io_pads_gpioB_i_ival[3]          ;                   ;         ;
; io_pads_gpioB_i_ival[4]          ;                   ;         ;
; io_pads_gpioB_i_ival[6]          ;                   ;         ;
; io_pads_gpioB_i_ival[5]          ;                   ;         ;
; io_pads_gpioB_i_ival[8]          ;                   ;         ;
; io_pads_gpioB_i_ival[9]          ;                   ;         ;
; io_pads_gpioB_i_ival[10]         ;                   ;         ;
; io_pads_gpioB_i_ival[11]         ;                   ;         ;
; io_pads_gpioB_i_ival[12]         ;                   ;         ;
; io_pads_gpioB_i_ival[13]         ;                   ;         ;
; io_pads_gpioB_i_ival[14]         ;                   ;         ;
; io_pads_gpioB_i_ival[16]         ;                   ;         ;
; io_pads_gpioB_i_ival[17]         ;                   ;         ;
; io_pads_gpioB_i_ival[18]         ;                   ;         ;
; io_pads_gpioB_i_ival[19]         ;                   ;         ;
; io_pads_gpioB_i_ival[20]         ;                   ;         ;
; io_pads_gpioB_i_ival[21]         ;                   ;         ;
; io_pads_gpioB_i_ival[23]         ;                   ;         ;
; io_pads_gpioB_i_ival[22]         ;                   ;         ;
; io_pads_gpioB_i_ival[24]         ;                   ;         ;
; io_pads_gpioB_i_ival[25]         ;                   ;         ;
; io_pads_gpioB_i_ival[27]         ;                   ;         ;
; io_pads_gpioB_i_ival[26]         ;                   ;         ;
; io_pads_gpioB_i_ival[28]         ;                   ;         ;
; io_pads_gpioB_i_ival[29]         ;                   ;         ;
; io_pads_gpioB_i_ival[30]         ;                   ;         ;
; io_pads_gpioB_i_ival[31]         ;                   ;         ;
+----------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                 ; Location   ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_biu_clkgate|clk_out                                                                                                                               ; Unassigned ; 113     ; Clock                    ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_dtcm_clkgate|clk_out                                                                                                                              ; Unassigned ; 57      ; Clock, Latch enable      ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_exu_clkgate|clk_out                                                                                                                               ; Unassigned ; 1455    ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_ifu_clkgate|clk_out                                                                                                                               ; Unassigned ; 178     ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_itcm_clkgate|clk_out                                                                                                                              ; Unassigned ; 65      ; Clock, Latch enable      ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_lsu_clkgate|clk_out                                                                                                                               ; Unassigned ; 78      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_arbt:u_biu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|sirv_gnrl_dfflr:dp_gt_0.vld_dfflr|qout_r[0]~1   ; Unassigned ; 67      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|rspid_fifo_ren~0                                                                                                   ; Unassigned ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_biu:u_e203_biu|sirv_gnrl_icb_splt:u_biu_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~3                          ; Unassigned ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath|sbf_0_ena~1                                                                      ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_dpath:u_e203_exu_alu_dpath|sbf_1_ena~1                                                                      ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|comb~12                                                                        ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_alu_muldiv:u_e203_exu_alu_muldiv|state_exec_enter_ena~0                                                         ; Unassigned ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|dp_gt0.vec_en                                              ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|e203_exu_nice:u_e203_exu_nice|sirv_gnrl_fifo:u_nice_itag_fifo|dp_gt0.wen~0                                               ; Unassigned ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_alu:u_e203_exu_alu|o_sel_mdv~0                                                                                                              ; Unassigned ; 287     ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|cmt_cause_ena~0                                                                      ; Unassigned ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_commit:u_e203_exu_commit|e203_exu_excp:u_e203_exu_excp|cmt_dcause_ena                                                                       ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|badaddr_ena                                                                                                              ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|cause_ena                                                                                                                ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|counterstop_ena~0                                                                                                        ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|epc_ena                                                                                                                  ; Unassigned ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcgstop_ena~0                                                                                                            ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcycle_ena                                                                                                               ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcycle_wr_ena~0                                                                                                          ; Unassigned ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcycleh_ena                                                                                                              ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mcycleh_wr_ena~0                                                                                                         ; Unassigned ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mie_ena~0                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|minstret_ena                                                                                                             ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|minstret_wr_ena~0                                                                                                        ; Unassigned ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|minstreth_ena                                                                                                            ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|minstreth_wr_ena~2                                                                                                       ; Unassigned ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mscratch_ena~1                                                                                                           ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|mtvec_ena~0                                                                                                              ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|sirv_gnrl_dfflr:status_mpie_dfflr|qout_r[0]~4                                                                            ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|wr_dcsr_ena~0                                                                                                            ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_csr:u_e203_exu_csr|wr_dscratch_ena~0                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_longpwbck:u_e203_exu_longpwbck|wbck_i_valid~3                                                                                               ; Unassigned ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|depth_gt1.alc_ptr_flg_ena                                                                                              ; Unassigned ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_oitf:u_e203_exu_oitf|vld_set[0]                                                                                                             ; Unassigned ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~22                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~23                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~24                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~25                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~30                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~32                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~33                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~34                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~35                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~36                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~38                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~39                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~41                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~43                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~44                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~45                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~47                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~49                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~50                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~52                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~53                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~54                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~55                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~56                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~57                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~58                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~59                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~60                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~61                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~62                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_exu:u_e203_exu|e203_exu_regfile:u_e203_exu_regfile|Equal0~63                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_hi_ena                                                                                                          ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_pc_vld_set                                                                                                      ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_rs1idx_ena~12                                                                                                   ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_rs2idx_ena~9                                                                                                    ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|ir_valid_set~2                                                                                                     ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|out_flag_set                                                                                                       ; Unassigned ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ifetch:u_e203_ifu_ifetch|pc_ena                                                                                                             ; Unassigned ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|icb_cmd_addr_2_1_ena                                                                                             ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|ifu_icb_cmd_hsked                                                                                                ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|leftover_ena                                                                                                     ; Unassigned ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_ifu:u_e203_ifu|e203_ifu_ift2icb:u_e203_ifu_ift2icb|sirv_gnrl_bypbuf:u_e203_ifetch_rsp_bypbuf|sirv_gnrl_fifo:u_bypbuf_fifo|dp_gt0.wen~3                              ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|biu_icb_cmd_valid~0                                                                                                    ; Unassigned ; 71      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|excl_addr_ena~2                                                                                                        ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_core:u_e203_core|e203_lsu:u_e203_lsu|e203_lsu_ctrl:u_e203_lsu_ctrl|sirv_gnrl_icb_arbt:u_lsu_icb_arbt|sirv_gnrl_pipe_stage:arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~0 ; Unassigned ; 48      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|e203_clkgate:u_ram_clkgate|clk_out                                                ; Unassigned ; 129     ; Clock                    ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_dtcm_ctrl:u_e203_dtcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|dp_gt0.wen~0                                                ; Unassigned ; 51      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|e203_clkgate:u_ram_clkgate|clk_out                                                ; Unassigned ; 130     ; Clock                    ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_1cyc_sram_ctrl:u_sirv_1cyc_sram_ctrl|ram_cs~2                                                                          ; Unassigned ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_itcm_ctrl:u_e203_itcm_ctrl|sirv_sram_icb_ctrl:u_sram_icb_ctrl|sirv_gnrl_bypbuf:u_byp_icb_cmd_buf|sirv_gnrl_fifo:u_bypbuf_fifo|dp_gt0.wen~1                                                ; Unassigned ; 55      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_reset_ctrl:u_e203_reset_ctrl|rst_sync_r[1]                                                                                                                                                ; Unassigned ; 739     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|Equal14~0                                                                                                                                               ; Unassigned ; 32      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|Equal19~0                                                                                                                                               ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|Equal19~2                                                                                                                                               ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|Equal19~3                                                                                                                                               ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|maddr_acc_ena~1                                                                                                                                         ; Unassigned ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|rcv_data_buf_ena                                                                                                                                        ; Unassigned ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|rowbuf_icb_rsp_hsked                                                                                                                                    ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|rowbuf_we[0]                                                                                                                                            ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sbuf_icb_rsp_hsked                                                                                                                                      ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_subsys_nice_core:u_e203_nice_core|sirv_gnrl_dfflr:rcv_data_buf_valid_dfflr|qout_r[0]                                                                                                      ; Unassigned ; 69      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_tli1:auto_generated|decode_jsa:decode2|eq_node[0]      ; Unassigned ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_tli1:auto_generated|decode_jsa:decode2|eq_node[1]      ; Unassigned ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_tli1:auto_generated|decode_jsa:decode2|eq_node[0]      ; Unassigned ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_tli1:auto_generated|decode_jsa:decode2|eq_node[1]      ; Unassigned ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_tli1:auto_generated|decode_jsa:decode2|eq_node[0]       ; Unassigned ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_tli1:auto_generated|decode_jsa:decode2|eq_node[1]       ; Unassigned ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_tli1:auto_generated|decode_jsa:decode2|eq_node[0]       ; Unassigned ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_tli1:auto_generated|decode_jsa:decode2|eq_node[1]       ; Unassigned ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|ren                                                                                           ; Unassigned ; 79      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|ren                                                                                           ; Unassigned ; 77      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[0]~11                                                                                     ; Unassigned ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[1]~5                                                                                      ; Unassigned ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[2]~7                                                                                      ; Unassigned ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[3]~1                                                                                      ; Unassigned ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[4]~9                                                                                      ; Unassigned ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[5]~3                                                                                      ; Unassigned ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[6]~13                                                                                     ; Unassigned ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|wen[7]~15                                                                                     ; Unassigned ; 9       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint|T_1746~0                                                                                                                                         ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint|T_1766~0                                                                                                                                         ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint|time_0[10]~2                                                                                                                                     ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_clint:u_e203_subsys_clint|sirv_clint_top:u_sirv_clint_top|sirv_clint:u_sirv_clint|time_1[30]~34                                                                                                                                    ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm|clkout                                                                                                                                                           ; Unassigned ; 7532    ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm|clkout                                                                                                                                                           ; Unassigned ; 77      ; Clock, Latch enable      ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_hclkgen_rstsync:hfextclk_rstsync|rst_sync_r[1]                                                                                                                                           ; Unassigned ; 13      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv|Equal0~3                                                                                                                                               ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv|e203_clkgate:u_pllclkdiv_clkgate|clk_out                                                                                                               ; Unassigned ; 5       ; Clock, Latch enable      ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|dp_gt0.vec_en                                                                                ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|dp_gt0.vec_en                                                                             ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|dp_gt0.vec_en                                                                             ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|dp_gt0.vec_en                                                                             ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|dp_gt0.ren                                                                                                                         ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|dp_gt0.vec_en                                                                                                                      ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_fifo:u_sirv_gnrl_rw_fifo|dp_gt0.wen~2                                                                                                                       ; Unassigned ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf_en[0]                                                                       ; Unassigned ; 65      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf_en[1]                                                                       ; Unassigned ; 65      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.vec_en                                                                              ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.wen~2                                                                               ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf_en[0]                                                                       ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf_en[1]                                                                       ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.ren~0                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.vec_en                                                                              ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.wen~5                                                                               ; Unassigned ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~4                                                  ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_mems:u_e203_subsys_mems|sirv_icb1to8_bus:u_sirv_mem_fab|sirv_gnrl_icb_splt:u_i_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~5                                                  ; Unassigned ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_clk_en[0]~2                                                                                                                                 ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_event_en[0]                                                                                                                                 ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_event_en[1]                                                                                                                                 ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_event_en[2]                                                                                                                                 ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_event_en[3]                                                                                                                                 ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_event_sel_0[1]~0                                                                                                                            ; Unassigned ; 20      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_arm~0                                                                                                                                ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_ch0_lut[1]~1                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_ch0_th[15]~1                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_ch1_lut[1]~2                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_ch1_th[15]~1                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_ch2_lut[1]~1                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_ch2_th[15]~1                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_ch3_lut[1]~1                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_ch3_th[15]~1                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_saw~1                                                                                                                                ; Unassigned ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer0_th[15]~2                                                                                                                             ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_ch0_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_ch0_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_ch1_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_ch1_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_ch2_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_ch2_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_ch3_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_ch3_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_saw~0                                                                                                                                ; Unassigned ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_stop~0                                                                                                                               ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer1_th[15]~0                                                                                                                             ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_arm~0                                                                                                                                ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_ch0_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_ch0_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_ch1_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_ch1_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_ch2_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_ch2_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_ch3_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_ch3_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_saw~0                                                                                                                                ; Unassigned ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer2_th[15]~0                                                                                                                             ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_ch0_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_ch0_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_ch1_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_ch1_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_ch2_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_ch2_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_ch3_lut[1]~0                                                                                                                         ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_ch3_th[15]~0                                                                                                                         ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_rst~0                                                                                                                                ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_saw~0                                                                                                                                ; Unassigned ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|adv_timer_apb_if:u_apb_if|r_timer3_th[15]~0                                                                                                                             ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer0|clk_out                                                                                                                                  ; Unassigned ; 171     ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer1|clk_out                                                                                                                                  ; Unassigned ; 171     ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer2|clk_out                                                                                                                                  ; Unassigned ; 171     ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer3|clk_out                                                                                                                                  ; Unassigned ; 171     ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|prescaler:u_prescaler|r_counter[5]~12                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|prescaler:u_prescaler|r_counter~11                                                                                                                  ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|timer_cntrl:u_controller|ctrl_all_upd_o~0                                                                                                           ; Unassigned ; 95      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|timer_cntrl:u_controller|ctrl_rst_o~0                                                                                                               ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|up_down_counter:u_counter|counter_evt_o                                                                                                             ; Unassigned ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|up_down_counter:u_counter|r_counter[0]~18                                                                                                           ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|up_down_counter:u_counter|s_do_update~2                                                                                                             ; Unassigned ; 51      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|prescaler:u_prescaler|r_counter[5]~12                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|prescaler:u_prescaler|r_counter~11                                                                                                                  ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|timer_cntrl:u_controller|ctrl_all_upd_o~0                                                                                                           ; Unassigned ; 95      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|timer_cntrl:u_controller|ctrl_rst_o~0                                                                                                               ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|up_down_counter:u_counter|counter_evt_o                                                                                                             ; Unassigned ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|up_down_counter:u_counter|r_counter[2]~18                                                                                                           ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|up_down_counter:u_counter|s_do_update~2                                                                                                             ; Unassigned ; 51      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|prescaler:u_prescaler|r_counter[4]~12                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|prescaler:u_prescaler|r_counter~11                                                                                                                  ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|timer_cntrl:u_controller|ctrl_all_upd_o~0                                                                                                           ; Unassigned ; 95      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|timer_cntrl:u_controller|ctrl_rst_o~0                                                                                                               ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|up_down_counter:u_counter|counter_evt_o                                                                                                             ; Unassigned ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|up_down_counter:u_counter|r_counter[1]~18                                                                                                           ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|up_down_counter:u_counter|s_do_update~2                                                                                                             ; Unassigned ; 51      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|prescaler:u_prescaler|r_counter[6]~12                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|prescaler:u_prescaler|r_counter~11                                                                                                                  ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|timer_cntrl:u_controller|ctrl_all_upd_o~0                                                                                                           ; Unassigned ; 95      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|timer_cntrl:u_controller|ctrl_rst_o~0                                                                                                               ; Unassigned ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|up_down_counter:u_counter|counter_evt_o                                                                                                             ; Unassigned ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|up_down_counter:u_counter|r_counter[11]~18                                                                                                          ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|up_down_counter:u_counter|s_do_update~2                                                                                                             ; Unassigned ; 51      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~1                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~10                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~11                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~12                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~13                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~14                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~15                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~16                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~17                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~3                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~5                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~6                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~7                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|Decoder0~8                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioA|r_status[30]~1                                                                                                                                                             ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~10                                                                                                                                                                ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~13                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~14                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~15                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~16                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~17                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~18                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~19                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~20                                                                                                                                                                ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~21                                                                                                                                                                ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~22                                                                                                                                                                ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~6                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~8                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|Decoder0~9                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_gpio:u_perips_apb_gpioB|r_status[11]~1                                                                                                                                                             ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~3                                                                                                                           ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|i2c_master_byte_ctrl:byte_controller|dcnt[1]~0                                                                                                                               ; Unassigned ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1~4                                                                                           ; Unassigned ; 20      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                   ; Unassigned ; 37      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]~19                                                                                           ; Unassigned ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~7                                                                                            ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|r_cmd[5]~3                                                                                                                                                                   ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|r_ctrl[7]                                                                                                                                                                    ; Unassigned ; 17      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|r_ctrl[7]~1                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|r_pre[15]~3                                                                                                                                                                  ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c0|r_tx[7]~0                                                                                                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|i2c_master_byte_ctrl:byte_controller|core_cmd[2]~3                                                                                                                           ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|i2c_master_byte_ctrl:byte_controller|dcnt[2]~0                                                                                                                               ; Unassigned ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1~4                                                                                           ; Unassigned ; 20      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                   ; Unassigned ; 37      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]~19                                                                                           ; Unassigned ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~7                                                                                            ; Unassigned ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|r_cmd[6]~3                                                                                                                                                                   ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|r_ctrl[7]                                                                                                                                                                    ; Unassigned ; 17      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|r_ctrl[7]~1                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|r_pre[15]~3                                                                                                                                                                  ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_i2c:u_perips_apb_i2c1|r_tx[7]~0                                                                                                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs|spi_addr[31]~0                                                                                                                            ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs|spi_clk_div[7]~0                                                                                                                          ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs|spi_clk_div_valid                                                                                                                         ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs|spi_cmd[31]~11                                                                                                                            ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs|spi_data_len[15]~8                                                                                                                        ; Unassigned ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs|spi_dummy_wr[15]~2                                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs|spi_int_th_tx[1]~0                                                                                                                        ; Unassigned ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_apb_if:u_axiregs|spi_swrst                                                                                                                                 ; Unassigned ; 28      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|Selector45~2                                                                                                                          ; Unassigned ; 11      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|Selector52~3                                                                                                                          ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|Selector83~2                                                                                                                          ; Unassigned ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|en_quad                                                                                                                               ; Unassigned ; 84      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_clkgen:u_clkgen|Equal0~4                                                                                                   ; Unassigned ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_clkgen:u_clkgen|always1~1                                                                                                  ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_rx:u_rxreg|counter[9]~18                                                                                                   ; Unassigned ; 77      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_rx:u_rxreg|done                                                                                                            ; Unassigned ; 23      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_tx:u_txreg|counter[12]~16                                                                                                  ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_tx:u_txreg|done                                                                                                            ; Unassigned ; 43      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_controller:u_spictrl|spi_master_tx:u_txreg|tx_NS~2                                                                                                         ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~1                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~10                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~11                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~12                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~3                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~5                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~6                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~7                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~8                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|Decoder0~9                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|elements[4]~13                                                                                                                               ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|pointer_in[0]~2                                                                                                                              ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_rxfifo|pointer_out[0]~1                                                                                                                             ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~1                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~10                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~11                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~12                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~3                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~4                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~5                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~7                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~8                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|Decoder0~9                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|elements[4]~17                                                                                                                               ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|pointer_in[3]~1                                                                                                                              ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi1|spi_master_fifo:u_txfifo|pointer_out[0]~7                                                                                                                             ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs|spi_addr[31]~0                                                                                                                            ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs|spi_clk_div[7]~0                                                                                                                          ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs|spi_clk_div_valid                                                                                                                         ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs|spi_cmd[31]~1                                                                                                                             ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs|spi_data_len[15]~0                                                                                                                        ; Unassigned ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs|spi_dummy_wr[15]~1                                                                                                                        ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs|spi_int_th_tx[1]~0                                                                                                                        ; Unassigned ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_apb_if:u_axiregs|spi_swrst                                                                                                                                 ; Unassigned ; 28      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|Selector45~2                                                                                                                          ; Unassigned ; 11      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|Selector52~3                                                                                                                          ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|Selector83~2                                                                                                                          ; Unassigned ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|en_quad                                                                                                                               ; Unassigned ; 83      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_clkgen:u_clkgen|Equal0~4                                                                                                   ; Unassigned ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_clkgen:u_clkgen|always1~1                                                                                                  ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_rx:u_rxreg|counter[1]~18                                                                                                   ; Unassigned ; 75      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_rx:u_rxreg|done                                                                                                            ; Unassigned ; 23      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_tx:u_txreg|counter[7]~20                                                                                                   ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_tx:u_txreg|done                                                                                                            ; Unassigned ; 43      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_controller:u_spictrl|spi_master_tx:u_txreg|tx_NS~2                                                                                                         ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~1                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~10                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~11                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~12                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~3                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~5                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~6                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~7                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~8                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|Decoder0~9                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|elements[1]~13                                                                                                                               ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|pointer_in[3]~2                                                                                                                              ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_rxfifo|pointer_out[3]~1                                                                                                                             ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~1                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~10                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~11                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~12                                                                                                                                  ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~3                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~4                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~5                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~7                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~8                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|Decoder0~9                                                                                                                                   ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|elements[4]~13                                                                                                                               ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|pointer_in[2]~1                                                                                                                              ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_spi_master:u_perips_apb_spi2|spi_master_fifo:u_txfifo|pointer_out[1]~2                                                                                                                             ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|always1~0                                                                                                                                                               ; Unassigned ; 11      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|fifo_tx_valid~0                                                                                                                                                         ; Unassigned ; 10      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~1                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~11                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~13                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~15                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~16                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~17                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~18                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~19                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~20                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~21                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~22                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~23                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~3                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~5                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~7                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|Decoder0~9                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|elements[3]~11                                                                                                                           ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|pointer_in[2]~1                                                                                                                          ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_rx_fifo_i|pointer_out[2]~2                                                                                                                         ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~1                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~10                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~11                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~13                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~15                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~16                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~17                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~19                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~21                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~22                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~23                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~3                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~4                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~5                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~7                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|Decoder0~9                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|elements[4]~7                                                                                                                            ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|pointer_in[2]~1                                                                                                                          ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|io_generic_fifo:uart_tx_fifo_i|pointer_out[3]~2                                                                                                                         ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|regs_q[29]~1                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|regs_q[71]~2                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|regs_q[79]~3                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|regs_q[9]~4                                                                                                                                                             ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|rx_fifo_clr_q                                                                                                                                                           ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|tx_fifo_clr_q                                                                                                                                                           ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|tx_fifo_clr_q~0                                                                                                                                                         ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_interrupt:uart_interrupt_i|iir_q[3]~1                                                                                                                              ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_rx:uart_rx_i|baud_cnt[2]~32                                                                                                                                        ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_rx:uart_rx_i|reg_bit_count[2]~0                                                                                                                                    ; Unassigned ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_tx:uart_tx_i|Selector6~4                                                                                                                                           ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_tx:uart_tx_i|baud_cnt[10]~20                                                                                                                                       ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart0|uart_tx:uart_tx_i|reg_bit_count[2]~0                                                                                                                                    ; Unassigned ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|always1~0                                                                                                                                                               ; Unassigned ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|fifo_tx_valid~0                                                                                                                                                         ; Unassigned ; 10      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~1                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~11                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~13                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~15                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~16                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~17                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~18                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~19                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~20                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~21                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~22                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~23                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~3                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~5                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~7                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|Decoder0~9                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|elements[4]~11                                                                                                                           ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|pointer_in[1]~1                                                                                                                          ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_rx_fifo_i|pointer_out[3]~2                                                                                                                         ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~1                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~10                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~11                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~13                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~15                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~16                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~17                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~19                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~21                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~22                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~23                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~3                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~4                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~5                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~7                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|Decoder0~9                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|elements[2]~7                                                                                                                            ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|pointer_in[0]~1                                                                                                                          ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|io_generic_fifo:uart_tx_fifo_i|pointer_out[3]~2                                                                                                                         ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|regs_q[29]~1                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|regs_q[71]~2                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|regs_q[79]~3                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|regs_q[9]~4                                                                                                                                                             ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|rx_fifo_clr_q                                                                                                                                                           ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|rx_fifo_clr_q~0                                                                                                                                                         ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|tx_fifo_clr_q                                                                                                                                                           ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_interrupt:uart_interrupt_i|iir_q[3]~1                                                                                                                              ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_rx:uart_rx_i|baud_cnt[3]~32                                                                                                                                        ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_rx:uart_rx_i|reg_bit_count[2]~0                                                                                                                                    ; Unassigned ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_tx:uart_tx_i|Selector6~4                                                                                                                                           ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_tx:uart_tx_i|baud_cnt[5]~20                                                                                                                                        ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart1|uart_tx:uart_tx_i|reg_bit_count[2]~0                                                                                                                                    ; Unassigned ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|always1~0                                                                                                                                                               ; Unassigned ; 11      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|fifo_tx_valid~0                                                                                                                                                         ; Unassigned ; 10      ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~1                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~11                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~13                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~15                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~16                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~17                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~18                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~19                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~20                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~21                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~22                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~23                                                                                                                              ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~3                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~5                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~7                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|Decoder0~9                                                                                                                               ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|elements[2]~11                                                                                                                           ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|pointer_in[2]~1                                                                                                                          ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_rx_fifo_i|pointer_out[2]~2                                                                                                                         ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~1                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~10                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~11                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~13                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~15                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~16                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~17                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~19                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~21                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~22                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~23                                                                                                                              ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~3                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~4                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~5                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~7                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|Decoder0~9                                                                                                                               ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|elements[3]~7                                                                                                                            ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|pointer_in[0]~1                                                                                                                          ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|io_generic_fifo:uart_tx_fifo_i|pointer_out[2]~2                                                                                                                         ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|regs_q[29]~1                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|regs_q[71]~2                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|regs_q[79]~3                                                                                                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|regs_q[9]~4                                                                                                                                                             ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|rx_fifo_clr_q                                                                                                                                                           ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|tx_fifo_clr_q                                                                                                                                                           ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|tx_fifo_clr_q~0                                                                                                                                                         ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_interrupt:uart_interrupt_i|iir_q[2]~1                                                                                                                              ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_rx:uart_rx_i|baud_cnt[13]~32                                                                                                                                       ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_rx:uart_rx_i|reg_bit_count[2]~0                                                                                                                                    ; Unassigned ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_tx:uart_tx_i|Selector6~4                                                                                                                                           ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_tx:uart_tx_i|baud_cnt[2]~20                                                                                                                                        ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_uart_sv:u_perips_apb_uart2|uart_tx:uart_tx_i|reg_bit_count[2]~0                                                                                                                                    ; Unassigned ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_1935~0                                                                                                                        ; Unassigned ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_4906~3                                                                                                                        ; Unassigned ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_4926~0                                                                                                                        ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5026                                                                                                                          ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5106~1                                                                                                                        ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5126~0                                                                                                                        ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5226~1                                                                                                                        ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5306~0                                                                                                                        ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5326~0                                                                                                                        ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5406                                                                                                                          ; Unassigned ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|T_5466~1                                                                                                                        ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_arbiter:arb|T_450~1                                                                                                   ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~100                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~101                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~102                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~103                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~96                                                                                     ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~97                                                                                     ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~98                                                                                     ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:rxq|ram~99                                                                                     ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~102                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~103                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~104                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~105                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~106                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~107                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~108                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_fifo:fifo|sirv_queue_1:txq|ram~109                                                                                    ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_flashmap:flash|T_187~0                                                                                                ; Unassigned ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_flashmap:flash|cnt[1]~2                                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|GEN_60~2                                                                             ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|buffer~16                                                                            ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|buffer~49                                                                            ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|ctrl_fmt_proto[0]~2                                                                  ; Unassigned ; 10      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|ctrl_sck_pol~4                                                                       ; Unassigned ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|ctrl_sck_pol~5                                                                       ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_flash_qspi:u_sirv_flash_qspi|sirv_qspi_media:mac|sirv_qspi_physical:phy|scnt[2]~4                                                                            ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1|Equal0~1                                                                                                             ; Unassigned ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_flash_qspi_top:u_sirv_qspi0_top|sirv_tlfragmenter_qspi_1:qspi_TLFragmenter_1|sirv_repeater_6:u_repeater|T_90~0                                                                                    ; Unassigned ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|buf_vld_set~0                                                                                                                                                        ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_cdc_tx:u_aon_icb_cdc_tx|vld_set                                                                                                                                                              ; Unassigned ; 49      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioA_apb_icb2apb|i_icb_cmd_ready~0                                                                                                                                                ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_gpioB_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|dp_gt0.wen~0                                                                                                                           ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|dp_gt0.wen~0                                                                                                                            ; Unassigned ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_i2c1_apb_icb2apb|i_icb_cmd_ready~0                                                                                                                                                 ; Unassigned ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_pwm_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|dp_gt0.wen~0                                                                                                                             ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_pwm_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[4]~21                                                                               ; Unassigned ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi1_apb_icb2apb|i_icb_cmd_ready~0                                                                                                                                                 ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[20]~29                                                                             ; Unassigned ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi2_apb_icb2apb|i_icb_cmd_ready~0                                                                                                                                                 ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_spi2_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[27]~32                                                                             ; Unassigned ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart0_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|dp_gt0.wen~0                                                                                                                           ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart1_apb_icb2apb|sirv_gnrl_fifo:u_rsp_fifo|dp_gt0.wen~0                                                                                                                           ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2apb:u_uart2_apb_icb2apb|i_icb_cmd_ready~0                                                                                                                                                ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_ar_fifo|dp_gt0.vec_en                                                                            ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_bresp_fifo|dp_gt0.vec_en                                                                         ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_rdata_fifo|dp_gt0.vec_en                                                                         ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_gnrl_icb2axi:u_expl_axi_icb2axi|sirv_gnrl_axi_buffer:u_sirv_gnrl_axi_buffer|sirv_gnrl_fifo:o_axi_wdata_fifo|dp_gt0.vec_en                                                                         ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|icb_wr_en_pllcfg~0                                                                                                                                               ; Unassigned ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|plloutdivby1_ena~0                                                                                                                                               ; Unassigned ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_hclkgen_regs:u_sirv_hclkgen_regs|sirv_gnrl_dfflrs:plloutdivby1_dfflrs|qout_r[0]                                                                                                                   ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf_en[0]                                                                  ; Unassigned ; 65      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf_en[1]                                                                  ; Unassigned ; 65      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.vec_en                                                                         ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|dp_gt0.wen~0                                                                          ; Unassigned ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf_en[0]                                                                  ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf_en[1]                                                                  ; Unassigned ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.ren                                                                            ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_rsp_fifo|dp_gt0.vec_en                                                                         ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|o_bus_icb_cmd_addr[101]                                                                                                             ; Unassigned ; 107     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|o_bus_icb_cmd_addr[197]~47                                                                                                          ; Unassigned ; 25      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|o_bus_icb_cmd_addr[228]                                                                                                             ; Unassigned ; 12      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|o_bus_icb_cmd_addr[293]~41                                                                                                          ; Unassigned ; 23      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|o_bus_icb_cmd_addr[324]                                                                                                             ; Unassigned ; 12      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|o_bus_icb_cmd_addr[360]                                                                                                             ; Unassigned ; 28      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|o_bus_icb_cmd_addr[420]                                                                                                             ; Unassigned ; 12      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|o_bus_icb_cmd_addr[453]                                                                                                             ; Unassigned ; 106     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|rspid_fifo_ren                                                                                                                      ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~2                                           ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_splt:u_buf_icb_splt|sirv_gnrl_pipe_stage:splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_set~3                                           ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_enab_ena[0]                                                                                                                                ; Unassigned ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[10]                                                                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[11]                                                                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[12]                                                                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[13]                                                                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[14]                                                                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[15]                                                                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[16]                                                                                                                               ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[1]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[2]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[3]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[4]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[5]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[6]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[7]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[8]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_prio_ena[9]                                                                                                                                ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|irq_thod_ena                                                                                                                                   ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_plic:u_e203_subsys_plic|sirv_plic_top:u_sirv_plic_top|sirv_plic_man:u_sirv_plic_man|sirv_gnrl_pipe_stage:flop_icb_rsp.u_buf_icb_rsp_buf|dp_gt_0.vld_set~0                                                                          ; Unassigned ; 49      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|ResetCatchAndSync_1_1_reset                                                                                                                                                                                        ; Unassigned ; 3       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|T_1412~0                                                                                                                                                                                                           ; Unassigned ; 3       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:ResetCatchAndSync_1_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                                                                                 ; Unassigned ; 91      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_ResetCatchAndSync:aonrst_catch|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                                                                                          ; Unassigned ; 156     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2584~2                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2664~1                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2744~0                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2904~0                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_2984~0                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3104~1                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3224~2                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3264~2                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3304~0                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3424~2                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3624~0                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3784~2                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_3984~2                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_4024~2                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_4224~3                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|T_4384~0                                                                                                                                                                                       ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|rtc_io_regs_cfg_write_valid~1                                                                                                                                                                  ; Unassigned ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|rtc_io_regs_cmp_0_write_valid~1                                                                                                                                                                ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|rtc_io_regs_countHi_write_valid~2                                                                                                                                                              ; Unassigned ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|T_356                                                                                                                                                                      ; Unassigned ; 172     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|rstcause_wdog_ena                                                                                                                                                          ; Unassigned ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_3|q                                                                                                    ; Unassigned ; 77      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_AsyncResetRegVec_1:AsyncResetRegVec_1_1|sirv_AsyncResetReg:reg_4|q                                                                                                    ; Unassigned ; 2       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_394                                                                                                                                             ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_570                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_571                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_572~0                                                                                                                                           ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_573~0                                                                                                                                           ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_574                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_575                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_576                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_577                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_578                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_579                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_580~0                                                                                                                                           ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_581~0                                                                                                                                           ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_582                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_583                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_584                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|T_585                                                                                                                                             ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|io_control_valid                                                                                                                                  ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|run                                                                                                                                               ; Unassigned ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_pmu:u_sirv_pmu|sirv_pmu_core:u_pmu_core|wakeupCause[1]~4                                                                                                                                  ; Unassigned ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_queue:u_queue_1|T_66~0                                                                                                                                                                    ; Unassigned ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc|T_148[25]~1                                                                                                                                                                       ; Unassigned ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_rtc:rtc|T_148[36]~0                                                                                                                                                                       ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|AsyncResetRegVec_5_1_io_en                                                                                                                                                      ; Unassigned ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|T_152                                                                                                                                                                           ; Unassigned ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|T_167[4]~74                                                                                                                                                                     ; Unassigned ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|T_172                                                                                                                                                                           ; Unassigned ; 32      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|countReset                                                                                                                                                                      ; Unassigned ; 32      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_aon_wrapper:u_sirv_aon_wrapper|sirv_aon:u_sirv_aon|sirv_wdog:wdog|sirv_AsyncResetRegVec:AsyncResetRegVec_6_1|sirv_AsyncResetReg:reg_0|q                                                                                                           ; Unassigned ; 4       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_gnrl_cdc_rx:u_aon_icb_cdc_rx|buf_vld_set~0                                                                                                                                                                                                        ; Unassigned ; 49      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_aon_top:u_sirv_aon_top|sirv_icb1to2_bus:u_aon_1to2_icb|sirv_gnrl_icb_splt:u_i_icb_splt|rspid_fifo_ren~0                                                                                                                                                                       ; Unassigned ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync:u_jtag_ResetCatchAndSync_3_1|sirv_AsyncResetRegVec_36:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                                                                                                    ; Unassigned ; 153     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync_2:u_dm_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q                                                                                                                   ; Unassigned ; 7210    ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_csr:u_sirv_debug_csr|dpc_ena~2                                                                                                                                                                                                    ; Unassigned ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~3                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~4                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~5                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~6                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~7                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~8                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_debug_ram:u_sirv_debug_ram|Equal0~9                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_rx:u_dm2dtm_cdc_rx|buf_vld_set~0                                                                                                                                                                                               ; Unassigned ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_gnrl_cdc_tx:u_dm2dtm_cdc_tx|vld_set~0                                                                                                                                                                                                   ; Unassigned ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|WideNor0                                                                                                                                                                                          ; Unassigned ; 41      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|dbusReg[40]~1                                                                                                                                                                                     ; Unassigned ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|irReg[2]~1                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_rx:u_jtag2debug_cdc_rx|buf_vld_set~0                                                                                                                                                ; Unassigned ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_jtag_dtm:jtag_dtm_gen.u_sirv_jtag_dtm|sirv_gnrl_cdc_tx:u_jtag2debug_cdc_tx|vld_set                                                                                                                                                      ; Unassigned ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; hfextclk                                                                                                                                                                                                                                                                                                             ; Unassigned ; 7       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; hfextclk                                                                                                                                                                                                                                                                                                             ; Unassigned ; 12      ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; io_pads_aon_erst_n_i_ival                                                                                                                                                                                                                                                                                            ; Unassigned ; 3       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; io_pads_jtag_TCK_i_ival                                                                                                                                                                                                                                                                                              ; Unassigned ; 197     ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
; io_pads_jtag_TMS_i_ival                                                                                                                                                                                                                                                                                              ; Unassigned ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; lfextclk                                                                                                                                                                                                                                                                                                             ; Unassigned ; 994     ; Clock                    ; yes    ; Global Clock         ; Not Available    ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                   ; Location   ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_exu_clkgate|clk_out ; Unassigned ; 1455    ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_ifu_clkgate|clk_out ; Unassigned ; 178     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm|clkout                             ; Unassigned ; 7532    ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer0|clk_out    ; Unassigned ; 171     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer1|clk_out    ; Unassigned ; 171     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer2|clk_out    ; Unassigned ; 171     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer3|clk_out    ; Unassigned ; 171     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; hfextclk                                                                                                                                                                               ; Unassigned ; 12      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; io_pads_jtag_TCK_i_ival                                                                                                                                                                ; Unassigned ; 197     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; lfextclk                                                                                                                                                                               ; Unassigned ; 994     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; e203_subsys_top:u_e203_subsys_top|sirv_debug_module:u_sirv_debug_module|sirv_ResetCatchAndSync_2:u_dm_ResetCatchAndSync_2_1|sirv_AsyncResetRegVec_129:reset_n_catch_reg|sirv_AsyncResetReg:reg_0|q ; 7210    ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_reset_ctrl:u_e203_reset_ctrl|rst_sync_r[1]                              ; 739     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__11|altsyncram_tli1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__10|altsyncram_tli1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__9|altsyncram_tli1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_dtcm_ram:u_e203_dtcm_ram|sirv_gnrl_ram:u_e203_dtcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__12|altsyncram_tli1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][15]__7|altsyncram_nii1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][23]__6|altsyncram_nii1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][31]__5|altsyncram_nii1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][39]__4|altsyncram_nii1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][47]__3|altsyncram_nii1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][55]__2|altsyncram_nii1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][63]__1|altsyncram_nii1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_srams:u_e203_srams|e203_itcm_ram:u_e203_itcm_ram|sirv_gnrl_ram:u_e203_itcm_gnrl_ram|sirv_sim_ram:u_sirv_sim_ram|altsyncram:mem_r[0][7]__8|altsyncram_nii1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; Unassigned ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 2     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 7     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Unchecked    ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Unchecked    ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Unchecked    ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Unchecked    ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                        ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                       ; 0            ; 0            ; 0            ; 0            ; 0            ; 3         ; 0            ; 0            ; 3         ; 3         ; 0            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 79           ; 0            ; 0            ; 0            ; 144          ; 0            ; 0            ; 0            ; 0            ; 0            ; 3         ; 0            ; 0            ;
; Total Unchecked                  ; 0            ; 0            ; 0            ; 0            ; 0            ; 220       ; 0            ; 0            ; 220       ; 220       ; 0            ; 144          ; 0            ; 0            ; 76           ; 0            ; 144          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 220       ; 0            ; 0            ;
; Total Inapplicable               ; 223          ; 223          ; 223          ; 223          ; 223          ; 0         ; 223          ; 223          ; 0         ; 0         ; 223          ; 79           ; 223          ; 223          ; 144          ; 223          ; 79           ; 144          ; 223          ; 223          ; 223          ; 79           ; 223          ; 223          ; 223          ; 223          ; 223          ; 0         ; 223          ; 223          ;
; Total Fail                       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; hfxoscen                         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; lfxoscen                         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_jtag_TDO_o_oval          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_jtag_TDO_o_oe            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oval[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_o_oe[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oval[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_o_oe[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_sck_o_oval         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_cs_0_o_oval        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_0_o_oval        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_0_o_oe          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_1_o_oval        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_1_o_oe          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_2_o_oval        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_2_o_oe          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_3_o_oval        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_3_o_oe          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_aon_pmu_padrst_o_oval    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_aon_pmu_vddpaden_o_oval  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_dbgmode0_n_i_ival        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_dbgmode1_n_i_ival        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_dbgmode2_n_i_ival        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_jtag_TCK_i_ival          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lfextclk                         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hfextclk                         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_pads_aon_erst_n_i_ival        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_jtag_TDI_i_ival          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_jtag_TMS_i_ival          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_2_i_ival        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_3_i_ival        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_0_i_ival        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_qspi0_dq_1_i_ival        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_bootrom_n_i_ival         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioA_i_ival[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_aon_pmu_dwakeup_n_i_ival ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; io_pads_gpioB_i_ival[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
+----------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "hbirdv2e203_SoC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 223 pins of 223 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 39 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'hbirdv2e203_SoC.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node lfextclk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/soc/e203_soc_top.v Line: 26
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|io_pads_gpioA_o_oval[29]~43 File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/subsys/e203_subsys_main.v Line: 109
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim0|input_stage:u_in_stage|r_ls_clk_sync[0] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/perips/apb_adv_timer/input_stage.v Line: 52
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim1|input_stage:u_in_stage|r_ls_clk_sync[0] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/perips/apb_adv_timer/input_stage.v Line: 52
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim2|input_stage:u_in_stage|r_ls_clk_sync[0] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/perips/apb_adv_timer/input_stage.v Line: 52
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|timer_module:u_tim3|input_stage:u_in_stage|r_ls_clk_sync[0] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/perips/apb_adv_timer/input_stage.v Line: 52
Info (176353): Automatically promoted node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm|clkout  File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/subsys/e203_subsys_gfcm.v Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflrs:dp_gt0.rptr_vec_0_dfflrs|qout_r[0] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 58
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.dp_gt1.rptr_vec_31_dfflr|qout_r[0] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 105
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dfflr:dp_gt0.vec_31_dfflr|qout_r[0] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 105
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[47] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 146
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[48] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 146
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[49] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 146
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[57] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 146
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[58] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 146
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[59] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 146
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|sirv_icb1to16_bus:u_sirv_ppi_fab|sirv_gnrl_icb_buffer:u_sirv_gnrl_icb_buffer|sirv_gnrl_fifo:u_sirv_gnrl_cmd_fifo|sirv_gnrl_dffl:dp_gt0.fifo_rf[0].fifo_rf_dffl|qout_r[60] File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/general/sirv_gnrl_dffs.v Line: 146
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node io_pads_jtag_TCK_i_ival~input (placed in PIN M2 (CLK2, DIFFCLK_1p)) File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/soc/e203_soc_top.v Line: 31
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|io_pads_gpioA_o_oval[26]~40 File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/subsys/e203_subsys_main.v Line: 109
Info (176353): Automatically promoted node hfextclk~input (placed in PIN M1 (CLK3, DIFFCLK_1n)) File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/soc/e203_soc_top.v Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|io_pads_gpioA_o_oval[30]~44 File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/subsys/e203_subsys_main.v Line: 109
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|io_pads_gpioA_o_oval[31]~45 File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/subsys/e203_subsys_main.v Line: 109
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm|clkout File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/subsys/e203_subsys_gfcm.v Line: 39
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv|e203_clkgate:u_pllclkdiv_clkgate|clk_out File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 33
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_gfcm:u_e203_subsys_gfcm|e203_clkgate:u_clk1_clkgate|enb File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 42
        Info (176357): Destination node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_hclkgen:u_e203_subsys_hclkgen|e203_subsys_pllclkdiv:u_e203_subsys_pllclkdiv|e203_clkgate:u_pllclkdiv_clkgate|enb File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 42
Info (176353): Automatically promoted node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_exu_clkgate|clk_out  File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_cpu_top:u_e203_cpu_top|e203_cpu:u_e203_cpu|e203_clk_ctrl:u_e203_clk_ctrl|e203_clkgate:u_ifu_clkgate|clk_out  File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer0|clk_out  File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer1|clk_out  File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer2|clk_out  File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e203_subsys_top:u_e203_subsys_top|e203_subsys_main:u_e203_subsys_main|e203_subsys_perips:u_e203_subsys_perips|apb_adv_timer:u_perips_apb_pwm|e203_clkgate:i_clk_gate_timer3|clk_out  File: C:/Users/Dell/Desktop/e203_hbirdv2/Project/rtl/core/e203_clkgate.v Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 220 (unused VREF, 2.5V VCCIO, 76 input, 144 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (176215): I/O bank details after I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Error (176205): Can't place 220 pins with 2.5 V I/O standard because Fitter has only 172 such free pins available for general purpose I/O placement
Error (176204): Can't place pins due to device constraints
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Error (171000): Can't fit design in device
Info (144001): Generated suppressed messages file C:/Users/Dell/Desktop/e203_hbirdv2/Project/output_files/hbirdv2e203_SoC.fit.smsg
Error: Quartus Prime Fitter was unsuccessful. 3 errors, 5 warnings
    Error: Peak virtual memory: 5552 megabytes
    Error: Processing ended: Fri Apr 26 14:35:43 2024
    Error: Elapsed time: 00:00:17
    Error: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Dell/Desktop/e203_hbirdv2/Project/output_files/hbirdv2e203_SoC.fit.smsg.


