# ISIE4_HDL_AP1 - Exercice 2
Code associé aux différents exercices de l'AP1 de HDL (ISIE4)

## Exercice 2 : Un additionneur devenant plus complet
Développer un nouveau module additionneur ayant les caractéristiques suivantes :
+ Deux entrées 8 bits
+ Sortie sur 9 bits
+ Synchrone : Une entrée Clk, active sur fronts descendants déclenche la prise en compte des entrées, l’addition et le positionnement des sorties

- Simuler pour valider le fonctionnement
