# 代码规范
## 前言
为了使该项目在推进过程中，方便管理与阅读，添加此代码规范文件，所有参与此项目的人员都需要按照该规范来编写代码。

## 变量命名
由于`Chisel3`与`verilog`的区别过大，信号有线网、寄存器不同的类型的区分，在`Chisel3`上也没有`always`块来帮助辨认，因此，作出以下规定：

* 使用下划线分割命名中的单词，最多不超过3个单词，可以使用首字母缩写。
~~~scala
//wire type 
val a = WireInit(0.U(3.W))

//reg type ,名称后缀为_r
val a_r = RegInit(0.U(3.W))

//存储器除外
val ram = Mem()
~~~


## 文件抬头
方便文件管理以及代码管理，请各位开发人员在新建文件时，请复制该模板以添加以下抬头信息：
~~~C
//================================================================
// file         : 
// description  :
// author       :
// version      :
// date         : 2023-07-17
//================================================================


~~~
例如：
~~~C
//================================================================
// file         : libs
// description  : std module libs 
// author       : Lin pei run
// version      : 1.0
// date         : 2023-07-17
//================================================================
~~~

以上，各信息具体为：
* file : 文件名
* description ： 该文件的具体功能/作用简述
* author ： 该文件主要作者，假名也好，真名也好，能够体现具体编写人员即可
* version ： 该文件版本，可以不做填写要求
* date ： 该文件创建日期

请各位开发者开发时记得复制模板并填写。

## 文件存放
对不同归属的文件代码进行分开存放，相同功能的存放至一起，
例如`ifu.scala`与`idu.scala`都可以是属于内核的，那么可以存放在`core`这个包下面。
一些常用的，基本模块就可以放置在`libs`之下。

对于总线，请放置在`interface`下;对于核内的一些模块接口，尽可能按照模块接口的各个信号进行分类，
编写成`bundle`放置在`bus`包下。一些用于端口以及模块内部信号束的bundle，
对内部信号成员不添加方向信息（同向）。 对于AXI信号，已编写了一个可以使用的模板，不排除后续修改的可能。

例如：
~~~scala
class branch_bus(WD:Int = 0 ) extends Bundle {
  val f = Bool()
  val target = UInt(WD.W)
}

class axi_ar(
              AW:Int  = 32 ,
              LW:Int  = 4  ,
              IDW:Int = 4
            ) extends Bundle {
  val arid    = (UInt(IDW.W))
  val araddr  = (UInt(AW.W))
  val arsize  = (UInt(3.W))
  val arlen   = (UInt(LW.W))
  val arbusrt = (UInt(2.W))
  val arlock  = (UInt(2.W))
  val arcache = (UInt(2.W))
  val arprot  = (UInt(2.W))

}

class axi_bundle[T<:Data](
                          //...
                         )extends Bundle{
  val ar_chl = DecoupledIO(new axi_ar(AW,LW,IDW))
  //....... other channel
}

class axi_io[T<:Data](
                     //...
                     ) extends Bundle {
  val ar_chl  = Decoupled(Output(new axi_ar(AW,LW,IDW)))
  //....... other channel  
}
~~~

## 代码
如果代码有用到一些可配置的参数，例如`class a(WD:Int) {...}`中的WD，请在下面添加符合该参数的断言：
`assert(WD>=1)`等等需要附加的参数规定。 目前这点不做要求。

如果在仿真中，有需要打印一些端口或者信号信息，请在class的最底端添加打印信息以及条件
~~~scala
class clkgen extends Module {
  //...
  //...


  printf(/*...*/)
}
~~~

