41 2 0
38 1
25 21 126 128 30
11 560 225 587 127 0 1
8 55 264 104 215 1 0
20 138 246 197 227 0
MSBsel
22 53 217 120 197 0 \NUL
Operation
22 24 161 113 141 0 \NUL
Keypad Input
20 170 152 229 133 0
K_0
20 170 82 229 63 0
K_3
20 170 105 229 86 0
K_2
20 170 129 229 110 0
K_1
19 468 156 527 137 0
K_3
19 465 186 524 167 0
K_2
19 466 213 525 194 0
K_1
19 465 238 524 219 0
K_0
8 60 396 109 347 0 1
20 159 377 218 358 0
Store
22 78 344 200 324 0 \NUL
Perform Operation
8 60 504 109 455 0 1
20 162 492 221 473 0
Reset
22 55 455 148 435 0 \NUL
Zero Register
22 488 122 630 102 0 \NUL
Keyboard Input Value
22 281 26 420 6 0 \NUL
Page 1:  Input/Output
19 472 400 531 381 0
R3
19 472 427 531 408 0
R2
19 473 452 532 433 0
R1
19 473 478 532 459 0
R0
22 620 314 719 294 0 \NUL
Register Value
22 544 26 713 6 0 \NUL
Name,sifische@ucsc.edu
22 544 49 580 29 0 \NUL
Lab3
22 544 70 629 50 0 \NUL
April 3, 2018
22 544 91 663 71 0 \NUL
Section 01F: Mike
22 465 505 687 485 0 \NUL
All outputs taken from the register
22 395 261 643 241 0 \NUL
All outputs come straight from keypad
22 52 412 225 392 0 \NUL
Store values into Register
22 9 526 304 506 0 \NUL
Reset everything to zero (Do this at the start)
8 54 309 103 260 1 0
20 138 288 197 269 0
LSBsel
11 680 424 707 326 0 1
1 139 236 101 239
1 125 116 171 142
1 171 119 125 110
1 125 104 171 95
1 171 72 125 98
1 521 228 561 209
1 522 203 561 203
1 561 197 521 176
1 524 146 561 191
1 160 367 106 371
1 163 482 106 479
1 100 284 139 278
1 528 390 681 390
1 681 396 528 417
1 529 442 681 402
1 529 468 681 408
38 2
22 281 26 393 6 0 \NUL
Page 2: Register
24 282 210 331 138 1 1 1
24 282 300 331 228 1 1 1
24 282 396 331 324 1 1 1
24 282 474 331 402 1 1 1
19 24 216 83 197 0
Reset
19 24 186 83 167 0
Store
19 180 168 239 149 0
M0
19 180 258 239 239 0
M1
19 180 348 239 329 0
M2
19 180 432 239 413 0
M3
22 618 24 787 4 0 \NUL
Name,sifische@ucsc.edu
22 618 48 654 28 0 \NUL
Lab3
22 618 66 703 46 0 \NUL
April 3, 2018
22 618 90 737 70 0 \NUL
Section 01F: Mike
20 378 168 437 149 0
R0
20 378 258 437 239 0
R1
20 378 432 437 413 0
R3
20 378 354 437 335 0
R2
15 216 108 265 59
22 222 60 255 40 0 \NUL
Plus
22 324 138 550 118 0 \NUL
Data Outputs Currently in Register
1 296 206 80 206
1 296 296 80 206
1 296 392 80 206
1 296 470 80 206
1 283 176 80 176
1 283 266 80 176
1 283 362 80 176
1 80 176 283 440
1 283 158 236 158
1 283 248 236 248
1 283 344 236 338
1 236 422 283 422
1 379 158 328 158
1 328 248 379 248
1 328 344 379 344
1 379 422 328 422
1 262 83 296 140
1 262 83 296 230
1 262 83 296 326
1 262 83 296 404
38 3
3 186 276 235 227 0 0
19 60 216 119 197 0
R0
4 186 222 235 173 0 0
20 264 198 323 179 0
A2
20 264 258 323 239 0
A1
19 60 306 119 287 0
K_0
5 186 168 235 119 0
20 264 306 323 287 0
A0
20 264 156 323 137 0
A3
3 696 282 745 233 0 0
19 564 228 623 209 0
R1
4 696 228 745 179 0 0
20 774 204 833 185 0
B2
20 774 264 833 245 0
B1
19 564 312 623 293 0
K_1
5 696 174 745 125 0
20 774 312 833 293 0
B0
20 774 162 833 143 0
B3
3 192 582 241 533 0 0
19 60 528 119 509 0
R2
4 192 528 241 479 0 0
20 270 504 329 485 0
C2
20 270 564 329 545 0
C1
19 60 612 119 593 0
K_2
5 192 474 241 425 0
20 270 612 329 593 0
C0
20 270 462 329 443 0
C3
3 702 588 751 539 0 0
19 570 534 629 515 0
R3
4 702 534 751 485 0 0
20 780 510 839 491 0
D2
20 780 570 839 551 0
D1
19 570 618 629 599 0
K_3
5 702 480 751 431 0
20 780 618 839 599 0
D0
20 780 468 839 449 0
D3
22 498 36 618 16 0 \NUL
Page 3: Operands
22 18 498 111 478 0 \NUL
Register Bit 3
22 42 588 111 568 0 \NUL
User Bit 3
22 528 504 621 484 0 \NUL
Register Bit 4
22 552 594 621 574 0 \NUL
User Bit 4
22 546 282 615 262 0 \NUL
User Bit 2
22 522 192 615 172 0 \NUL
Register Bit 2
22 42 276 111 256 0 \NUL
User Bit 1
22 18 186 111 166 0 \NUL
Register Bit 1
22 960 30 1129 10 0 \NUL
Name,sifische@ucsc.edu
22 960 54 996 34 0 \NUL
Lab3
22 960 72 1045 52 0 \NUL
April 3, 2018
22 960 96 1079 76 0 \NUL
Section 01F: Mike
22 192 120 422 100 0 \NUL
Bit 1 Input After Selected Operation
22 198 426 428 406 0 \NUL
Bit 3 Input After Selected Operation
22 702 126 932 106 0 \NUL
Bit 2 Input After Selected Operation
22 708 432 938 412 0 \NUL
Bit 4 Input After Selected Operation
1 187 183 116 206
1 265 188 232 197
1 232 251 265 248
1 116 296 265 296
1 232 143 265 146
1 697 189 620 218
1 775 194 742 203
1 742 257 775 254
1 620 302 775 302
1 742 149 775 152
1 697 217 620 302
1 620 218 697 243
1 697 271 620 302
1 620 302 697 149
1 116 296 187 265
1 116 296 187 211
1 116 296 187 143
1 116 206 187 237
1 193 489 116 518
1 271 494 238 503
1 238 557 271 554
1 116 602 271 602
1 238 449 271 452
1 193 517 116 602
1 116 518 193 543
1 193 571 116 602
1 116 602 193 449
1 703 495 626 524
1 781 500 748 509
1 748 563 781 560
1 626 608 781 608
1 748 455 781 458
1 703 523 626 608
1 626 524 703 549
1 703 577 626 608
1 626 608 703 455
38 4
19 162 378 221 359 0
MSBsel
19 156 258 215 239 0
A2
19 156 282 215 263 0
A3
3 396 180 445 131 1 0
19 156 234 215 215 0
A1
19 162 402 221 383 0
LSBsel
3 390 264 439 215 1 0
3 390 336 439 287 1 0
3 390 402 439 353 1 0
5 306 180 355 131 0
5 306 192 355 143 0
5 300 264 349 215 0
5 306 348 355 299 0
4 492 288 541 239 2 0
19 156 210 215 191 0
A0
22 564 234 640 214 0 \NUL
bit 1 output
22 294 90 360 70 0 \NUL
Bit 1 Mux
19 144 630 203 611 0
B2
19 144 654 203 635 0
B3
3 384 552 433 503 1 0
19 144 606 203 587 0
B1
3 378 636 427 587 1 0
3 378 708 427 659 1 0
3 378 774 427 725 1 0
5 294 552 343 503 0
5 294 564 343 515 0
5 288 636 337 587 0
5 294 720 343 671 0
4 480 660 529 611 2 0
19 144 582 203 563 0
B0
22 552 606 628 586 0 \NUL
bit 2 output
22 300 468 366 448 0 \NUL
Bit 2 Mux
19 150 774 209 755 0
LSBsel
19 150 750 209 731 0
MSBsel
19 150 996 209 977 0
C2
19 150 1020 209 1001 0
C3
3 390 918 439 869 1 0
19 150 972 209 953 0
C1
3 384 1002 433 953 1 0
3 384 1074 433 1025 1 0
3 384 1140 433 1091 1 0
5 300 918 349 869 0
5 300 930 349 881 0
5 294 1002 343 953 0
5 300 1086 349 1037 0
4 486 1026 535 977 2 0
19 150 948 209 929 0
C0
22 558 972 634 952 0 \NUL
bit 3 output
22 306 828 372 808 0 \NUL
Bit 3 Mux
19 156 1140 215 1121 0
LSBsel
19 156 1116 215 1097 0
MSBsel
19 156 1332 215 1313 0
D2
19 156 1356 215 1337 0
D3
3 396 1254 445 1205 1 0
19 156 1308 215 1289 0
D1
3 390 1338 439 1289 1 0
3 390 1410 439 1361 1 0
3 390 1476 439 1427 1 0
5 306 1254 355 1205 0
5 306 1266 355 1217 0
5 300 1338 349 1289 0
5 306 1422 355 1373 0
4 492 1362 541 1313 2 0
19 156 1284 215 1265 0
D0
22 564 1308 640 1288 0 \NUL
bit 4 output
22 318 1182 384 1162 0 \NUL
Bit 4 Mux
19 162 1476 221 1457 0
LSBsel
19 162 1452 221 1433 0
MSBsel
22 264 36 394 16 0 \NUL
Page 4: Mux Circuit
22 450 30 619 10 0 \NUL
Name,sifische@ucsc.edu
22 450 54 486 34 0 \NUL
Lab3
22 450 72 535 52 0 \NUL
April 3, 2018
22 450 96 569 76 0 \NUL
Section 01F: Mike
20 564 1350 623 1331 0
M3
20 558 1008 617 989 0
M2
20 552 642 611 623 0
M1
20 558 270 617 251 0
M0
22 30 390 154 370 0 \NUL
Operand Selectors
22 18 762 142 742 0 \NUL
Operand Selectors
22 18 1128 142 1108 0 \NUL
Operand Selectors
22 24 1464 148 1444 0 \NUL
Operand Selectors
22 48 252 126 232 0 \NUL
Bit 1 Inputs
22 42 624 120 604 0 \NUL
Bit 2 Inputs
22 42 990 120 970 0 \NUL
Bit 3 Inputs
22 54 1320 132 1300 0 \NUL
Bit 4 Inputs
1 352 155 397 155
1 397 169 352 167
1 346 239 391 239
1 218 368 391 377
1 218 368 301 239
1 218 368 307 155
1 218 368 391 311
1 391 391 218 392
1 218 392 307 323
1 352 323 391 325
1 218 392 391 253
1 307 167 218 392
1 212 272 391 363
1 212 248 391 297
1 212 224 391 225
1 442 155 493 249
1 436 239 493 258
1 493 268 436 311
1 436 377 493 277
1 397 141 212 200
1 340 527 385 527
1 385 541 340 539
1 334 611 379 611
1 340 695 379 697
1 200 644 379 735
1 200 620 379 669
1 200 596 379 597
1 430 527 481 621
1 424 611 481 630
1 481 640 424 683
1 424 749 481 649
1 385 513 200 572
1 379 763 206 764
1 206 764 295 695
1 206 764 379 625
1 295 539 206 764
1 206 740 379 749
1 206 740 289 611
1 206 740 295 527
1 206 740 379 683
1 346 893 391 893
1 391 907 346 905
1 340 977 385 977
1 346 1061 385 1063
1 206 1010 385 1101
1 206 986 385 1035
1 206 962 385 963
1 436 893 487 987
1 430 977 487 996
1 487 1006 430 1049
1 430 1115 487 1015
1 391 879 206 938
1 385 1129 212 1130
1 212 1130 301 1061
1 212 1130 385 991
1 301 905 212 1130
1 212 1106 385 1115
1 212 1106 295 977
1 212 1106 301 893
1 212 1106 385 1049
1 352 1229 397 1229
1 397 1243 352 1241
1 346 1313 391 1313
1 352 1397 391 1399
1 212 1346 391 1437
1 212 1322 391 1371
1 212 1298 391 1299
1 442 1229 493 1323
1 436 1313 493 1332
1 493 1342 436 1385
1 436 1451 493 1351
1 397 1215 212 1274
1 391 1465 218 1466
1 218 1466 307 1397
1 218 1466 391 1327
1 307 1241 218 1466
1 218 1442 391 1451
1 218 1442 301 1313
1 218 1442 307 1229
1 218 1442 391 1385
1 559 998 532 1001
1 565 1340 538 1337
1 559 260 538 263
1 553 632 526 635
39 16777215
47 0
40 1 6 6
50 1200 1500
51 0 100
30
System
16
700
0
0
1
2
2
34
