-----------------------------------------------------
-- title       : contadorSincrono
-- project     : contador sincrono
-- file        : contadorSincrono.vhd
-- author      : ozeias souza
-----------------------------------------------------
-- description :  descrição de um circuito 
-- capaz de fazer uma contagem sincrona atraves
-- dos pulsos do clock


library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity contador is
    port(
        clk : in std_logic;
        rst : in std_logic;
        vl  : out std_logic_vector(7 downto 0)
    );
end entity contador;

architecture contadorSincrono of contador is
    signal vl_corrente : std_logic_vector(7 downto 0);
    signal prox_vl : std_logic_vector(7 downto 0); 
begin
    
    process
    begin
        
        wait until clk = '1';
        
        if rst = '1' then
            vl_corrente <= "00000000";
        else
            vl_corrente <= prox_vl;
        end if;

    end process;

    process(vl_corrente)
    begin
        prox_vl <= vl_corrente + "00000001";
    end process;
    vl <= vl_corrente;
end architecture contadorSincrono;