{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "shift_register_behavioral_tb": [
        "shift_register_behavioral_tb",
        "svIny",
        "module",
        5
    ],
    "d_flip_flop": [
        "d_flip_flop",
        "zyzfg",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}