Проект для Gowin FPGA - тест памяти гиперрам.

В FPGA чипе Gowin GW1NR-LV9QN88PC6/I5, который стоит на плате Марсоход3GW2, встроены две микросхемы HyperRAM W955D8MBYA.
В среде проектирования Gowin FPGA Designer через IP Core Generator в свой проект можно установить контроллер памяти PSRAM, который обращается к этой встроенной HyperRAM памяти. Правда контроллер от Gowin не имеет открытых исходных текстов.

Мы не ищем легких путей. Этот проект это попытка создать свой собственный HyperRAM контроллер и испытать его в плате Марсоход3GW2.
В проекте есть:
- модуль контроллера HyperRAM памяти hrc.v
- модуль последовательного порта serial.v
- модуль контроллера ctrl.v
	Он читает команды приходящие из последовательного порта и исполняет их на контроллере HyperRAM.
	Команды 2 - это запись и чтение.
	Команды по 12 байт: 4 байта адрес и 8 байт данных на запись (burst по 4 слова).
	При чтении, чтобы проект был проще, так же нужно послать 12 байт: 4 байта адрес и 8 холостых байт, например нулей.
	При чтении первый байт имеет старший бит = 1

Понятно, что последовательный порт очень медленный. Даже с baudrate 12Мбит.
Но цель проекта пока просто проверить работоспособность контроллера и понять на какой частоте получается его запустить.

В папке python есть тестовые скрипты для записи файла в HyperRAM Gowin FPGA
>python write2hyperram.py COM11 testfile
>python read2hyperram.py COM11 testfile-read 1984

Тестбенч проекта позволят полностью рассмотреть происходящие процессы в проекте включая приём из последовательного порта и исполнения команды запись и чтения 
>iverilog -o fulltb tb_serial.v serial.v ctrl.v s27kl0641.v hrc.v iddrx.v
>vvp fulltb

Simple HyperRAM controller for Gowin FPGA with embedded PSRAM.
