# 简单组合逻辑

## 多路选择器

### 逻辑介绍
多路选择器是一种选择器，它可以从多个输入中选择一个输出。它的工作原理是：当有多个输入信号同时到达时，多路选择器会根据某种规则选择其中一个信号作为输出信号。

### FPGA实现

源代码
```v
module mux(
    input wire [0:0] in_1,  //定义输入信号
    input wire       in_2,
    input wire       sel,
    output reg      out  //always 赋值的变量是reg型
);

always@(*) //括号里面是敏感条件，*号代表任意信号变化
    if(sel == 1'b1) //sel信号为1时，输出in_1，否则输出in_1取反
        begin
            out = in_1;
        end
    else 
        begin
            out = in_2;
        end

endmodule
```
整个的逻辑不需要强调，这里由于我是初学者，需要加强Verilog语言的学习。

## 译码器

### 逻辑介绍
我们设计了两路输入信号，进行输出输入信号的翻译。这里我们一共有四种情况：00，01，10，11。分别对应8'b的（0000 0000），（0000 0001），（0000 0010），（0000 01000）。

### FPGA实现
源代码
```v
module decoder(
    input wire in_1,
    input wire in_2,
    output reg out
);

always@(*)
    case({in_1,in_2})
        2'b00: out = 8'b0;
        2'b01: out = 8'b1;
        2'b10: out = 8'b10;
        2'b11: out = 8'b100;
        default: out = 8'b0;
    endcase
endmodule
```

## 半加器

### 逻辑介绍
实现一个二进制数的加法运算，输出结果是一个结果和一个进位
```
加数1     加数2     进位     结果
0         0        0        0
0         1        0        1
1         0        0        1
1         1        1        0
```
这样的话，我们输入信号有两个in_1和in_2，输出信号有两个sum和count。
### FPGA实现
源代码(1)
```v
module half_adder(
    intput wire in_1,
    intput wire in_2,
    output reg sum,
    output reg count
);
always@(in_1,in_2,sum,count)  //相当于*
    case ({in_1,in_2})
        2'b00:begin
            sum = 1'b0;
            count = 1'b0;
            end
        2'b01:begin 
            sum = 1'b1;
            count = 1'b0;
            end
        2'b10:begin
            sum = 1'b1;
            count = 1'b0;
            end
        2'b11:begin
            sum = 1'b0;
            count = 1'b1;
            end
    endcase
endmodule

```
我们用译码器的思想编写的代码，发现很冗长，我们设计一个半加器不想这么麻烦。

源代码（2）
```v
module half_adder(
    input wire in_1,
    input wire in_2,
    output wire sum,
    output wire count  //这里的output是线网（wire）类型
);

assign {count, sum} = in_1 + in_2; //当输出是wire类型时用assign
```