+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; soc_inst|soc_bus_router_inst                                                               ; 490   ; 220            ; 0            ; 220            ; 632    ; 220             ; 220           ; 220             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|user_uart_tx_inst|ram_for_uart_tx_fifo_inst|data_ram_cell[0][7]__2|auto_generated ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|user_uart_tx_inst|ram_for_uart_tx_fifo_inst|data_ram_cell[0][7]__1|auto_generated ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|user_uart_tx_inst|ram_for_uart_tx_fifo_inst                                       ; 31    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|user_uart_tx_inst                                                                 ; 108   ; 0              ; 35           ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|vga_char_inst|char_8x16_rom_inst                                   ; 17    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|vga_char_inst|vga_inst                                             ; 17    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|vga_char_inst                                                      ; 10    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_3|data_ram_cell[0][7]__2|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_3|data_ram_cell[0][7]__1|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_3                                                   ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_2|data_ram_cell[0][7]__2|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_2|data_ram_cell[0][7]__1|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_2                                                   ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_1|data_ram_cell[0][7]__2|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_1|data_ram_cell[0][7]__1|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_1                                                   ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_0|data_ram_cell[0][7]__2|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_0|data_ram_cell[0][7]__1|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst|ram_block_inst_0                                                   ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|video_ram_inst                                                                    ; 108   ; 0              ; 48           ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_3|data_ram_cell[0][7]__2|auto_generated              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_3|data_ram_cell[0][7]__1|auto_generated              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_3                                                    ; 31    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_2|data_ram_cell[0][7]__2|auto_generated              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_2|data_ram_cell[0][7]__1|auto_generated              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_2                                                    ; 31    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_1|data_ram_cell[0][7]__2|auto_generated              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_1|data_ram_cell[0][7]__1|auto_generated              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_1                                                    ; 31    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_0|data_ram_cell[0][7]__2|auto_generated              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_0|data_ram_cell[0][7]__1|auto_generated              ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst|ram_block_inst_0                                                    ; 31    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|data_ram_inst                                                                     ; 108   ; 0              ; 48           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_3|data_ram_cell[0][7]__2|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_3|data_ram_cell[0][7]__1|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_3                                                   ; 31    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_2|data_ram_cell[0][7]__2|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_2|data_ram_cell[0][7]__1|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_2                                                   ; 31    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_1|data_ram_cell[0][7]__2|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_1|data_ram_cell[0][7]__1|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_1                                                   ; 31    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_0|data_ram_cell[0][7]__2|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_0|data_ram_cell[0][7]__1|auto_generated             ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst|ram_block_inst_0                                                   ; 31    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_ram_inst                                                                    ; 108   ; 0              ; 48           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|instr_rom_inst                                                                    ; 108   ; 0              ; 74           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|core_top_inst|core_bus_wrapper_inst                                               ; 105   ; 5              ; 0            ; 5              ; 140    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|core_top_inst|core_ex_branch_judge_inst                                           ; 68    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|core_top_inst|core_alu_inst                                                       ; 113   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|core_top_inst|core_regfile_inst                                                   ; 129   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|core_top_inst|core_id_stage_inst                                                  ; 64    ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|core_top_inst|inst_bus_wrap_inst                                                  ; 105   ; 41             ; 0            ; 41             ; 140    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|core_top_inst                                                                     ; 102   ; 0              ; 2            ; 0              ; 212    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|isp_uart_inst|uart_tx_line_inst                                                   ; 66    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|isp_uart_inst|uart_rx_inst                                                        ; 2     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|isp_uart_inst                                                                     ; 36    ; 8              ; 0            ; 8              ; 140    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_inst|bus_slaves[0]                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 140   ; 0              ; 140          ; 0                ; 140               ;
; soc_inst|bus_slaves[1]                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 140   ; 0              ; 140          ; 0                ; 140               ;
; soc_inst|bus_slaves[2]                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 140   ; 0              ; 140          ; 0                ; 140               ;
; soc_inst|bus_slaves[3]                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 140   ; 0              ; 140          ; 0                ; 140               ;
; soc_inst|bus_slaves[4]                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 140   ; 0              ; 140          ; 0                ; 140               ;
; soc_inst|bus_masters[0]                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 140   ; 0              ; 140          ; 0                ; 140               ;
; soc_inst|bus_masters[1]                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 140   ; 0              ; 140          ; 0                ; 140               ;
; soc_inst|bus_masters[2]                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 140   ; 0              ; 140          ; 0                ; 140               ;
; soc_inst                                                                                   ; 3     ; 0              ; 1            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
