# âš™ï¸ Progetto di Reti Logiche â€“ Filtro Differenziale su RAM

> Prova finale del corso di **Reti Logiche**, Anno Accademico 2024/2025  
> Politecnico di Milano  
> **Valutazione finale: 30 e lode**
> **Autori**: Stefano Ungaro e Alessandro Verrengia

---

## ğŸ§  Descrizione del Progetto

Questo progetto ha lâ€™obiettivo di implementare in **VHDL** un componente hardware in grado di:
- interfacciarsi con una memoria RAM,
- leggere una sequenza di Byte da elaborare,
- applicare un **filtro differenziale** selezionabile (ordine 3 o 5),
- scrivere in memoria i risultati filtrati.

Il sistema si presta a essere integrato in pipeline digitali per elaborazioni di segnali, e rispetta vincoli stringenti di compattezza, efficienza e correttezza funzionale e temporale.

---

## ğŸ“š Specifica Tecnica

- La sequenza da elaborare Ã¨ preceduta da un **preambolo di 17 Byte**, che specifica:
  - lunghezza della sequenza `K` (2 Byte),
  - selezione del filtro (`S`: 1 Byte il cui LSB determina quale utilizzare tra ordine 3 o 5),
  - 14 coefficienti (entrambi i filtri sono codificati nel preambolo).

- I filtri disponibili sono:
  - Ordine 3: `[0, -1, 8, 0, -8, 1, 0]` con normalizzazione `n = 12`
  - Ordine 5: `[1, -9, 45, 0, -45, 9, -1]` con normalizzazione `n = 60`
NB: Ã¨ possibile cambiare i coefficienti (ma non il valore di normalizzazione) modificando gli array istanziati nel Testbench.

- **Normalizzazione**:
  - Implementata tramite shift logici a destra e compensazioni per valori negativi,
  - Approccio efficiente per l'uso in hardware (no divisione esplicita).

- I risultati (`R1...Rk`) vengono scritti in memoria subito dopo i valori di ingresso.

---

## ğŸ—ï¸ Architettura Hardware

Il componente Ã¨ realizzato con:
- **Un unico processo VHDL**, che integra una **FSM completamente specificata**.
- **Sette stati principali**:
  - `IDLE` â†’ `SET_READ` â†’ `WAIT_MEM` â†’ `FETCH` â†’ `PRE` â†’ `NORM_WRITE` â†’ `DONE`
- **Ottimizzazione del percorso critico** tramite separazione dei calcoli nei due stati `PRE` e `NORM_WRITE`, migliorando lo slack e la stabilitÃ .

### Segnali principali

- `i_clk`, `i_rst`, `i_start`, `i_add`, `i_mem_data` â€“ controllo e indirizzamento
- `o_mem_addr`, `o_mem_data`, `o_mem_en`, `o_mem_we` â€“ output del componente (interfaccia con la RAM)
- `o_done` â€“ segnale di fine elaborazione

---

## â±ï¸ Risultati di Sintesi

Sintesi effettuata con **Xilinx Vivado Webpack** su FPGA **Artix-7 (xc7a200tfbg484-1)**.

| Risorsa         | Utilizzo | Totale disponibile | Utilizzo % |
|-----------------|----------|--------------------|------------|
| Slice LUTs      | 773      | 134600             | 0.57%      |
| Slice Registers | 171      | 269200             | 0.06%      |
| Latch           | 0        | 269200             | 0.00%      |

â±ï¸ **Worst Negative Slack**: 6.995 ns su clock di 20 ns â†’ il percorso critico impiega circa **13 ns**  
ğŸ”§ Nessun latch generato â†’ logica **sintetizzabile e pulita**

---

## ğŸ§ª Test Bench e Simulazioni

Le simulazioni sono state svolte in modalitÃ  **Behavioral**, **Post-Synthesis Functional** e **Post-Synthesis Timing** (facoltativa ma superata).

### Test principali eseguiti:
- âœ… Lunghezza minima (7 byte) â€“ Verifica della correttezza
- ğŸ”„ Reset asincrono â€“ Interruzione e ripartenza
- ğŸ§µ Lunghezza massima (32.759 byte) â€“ Stress test temporale e funzionale
- ğŸ”¢ Valori estremi â€“ Saturazione corretta oltre Â±127
- ğŸ” Multi-esecuzione â€“ Elaborazioni consecutive con filtri diversi
- ğŸ§  Verifica con esempi manuali e da specifica

Tutti i test sono **stati superati** con risultati conformi alle attese.

---

## ğŸ“¦ Struttura del Progetto

```bash
ğŸ“ progetto_reti_logiche
â”œâ”€â”€ CONSEGNA/
â”‚   â””â”€â”€ 10836481_10834099.vhd          # Componente principale
â”‚   â””â”€â”€ 10836481_10834099.pdf           # Relazione di progetto
â”œâ”€â”€ Testbench/
â”‚   â””â”€â”€ *.vhd                          # Test bench utilizzati
â”œâ”€â”€ README.md