module LFSR(output reg [1:26] q, // 26 bit data output.
	    input clk, // Clock input.
 	    input rst_n, // Synchronous reset input.
 	    input load, // Synchronous load input.
 	    input [1:26] din // 26 bit parallel data input.
	    );


endmodule
