+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Control_LED1                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Control_LED0                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_LED10                                                                                                       ; 26    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_LED9                                                                                                        ; 26    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_LED8                                                                                                        ; 26    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_LED6                                                                                                        ; 26    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_LED5                                                                                                        ; 26    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_LED3                                                                                                        ; 26    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_LED2                                                                                                        ; 26    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_LED1                                                                                                        ; 26    ; 24             ; 0            ; 24             ; 1      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SHIFT_inst|altpll_component|auto_generated                                                                        ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SHIFT_inst                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_inst|altpll_component|auto_generated                                                                          ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_inst                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; de_IO5                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; de_dash                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; de_dot                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; de_PTT                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Alex_SPI_Tx                                                                                                       ; 34    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPI_Alex                                                                                                          ; 34    ; 6              ; 0            ; 6              ; 32     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Alex_HPF_select                                                                                                   ; 33    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Alex_LPF_select                                                                                                   ; 33    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Attenuator_ADC2                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Attenuator_ADC1                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RXF                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                          ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                          ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe13                                       ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe10                                       ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                  ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                ; 43    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                        ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                        ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                        ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                        ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst|dcfifo_mixed_widths_component|auto_generated                                                         ; 21    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_fifo_inst                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TXFC                                                                                                              ; 188   ; 24             ; 10           ; 24             ; 21     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cordic_inst                                                                                                       ; 65    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; in2                                                                                                               ; 42    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fi|ram|altsyncram_component|auto_generated                                                                        ; 52    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fi|ram                                                                                                            ; 52    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fi|rom|altsyncram_component|auto_generated                                                                        ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fi|rom                                                                                                            ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fi                                                                                                                ; 34    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC_SPI                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|H|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|H|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|H|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|H|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|H                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|G|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|G|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|G|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|G|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|G                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|F|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|F|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|F|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|F|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|F                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|E|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|E|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|E|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|E|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|E                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|D|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|D|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|D|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|D|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|D                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|C|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|C|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|C|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|C|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|C                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|B|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|B|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|B|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|B|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|B                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|A|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|A|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|A|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|A|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2|A                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|fir2                                                                                               ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_Q1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|varcic_inst_I1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_Q2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_Q2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_Q2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_Q2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_Q2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_Q2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_Q2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_I2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_I2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_I2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_I2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_I2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_I2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cic_inst_I2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6|cordic_inst                                                                                        ; 49    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst6                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|H|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|H|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|H|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|H|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|H                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|G|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|G|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|G|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|G|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|G                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|F|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|F|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|F|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|F|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|F                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|E|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|E|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|E|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|E|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|E                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|D|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|D|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|D|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|D|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|D                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|C|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|C|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|C|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|C|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|C                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|B|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|B|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|B|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|B|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|B                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|A|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|A|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|A|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|A|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2|A                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|fir2                                                                                               ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_Q1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|varcic_inst_I1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_Q2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_Q2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_Q2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_Q2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_Q2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_Q2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_Q2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_I2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_I2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_I2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_I2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_I2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_I2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cic_inst_I2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5|cordic_inst                                                                                        ; 49    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst5                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|D|rama|altsyncram_component|auto_generated                                                    ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|D|rama                                                                                        ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|D|roma|altsyncram_component|auto_generated                                                    ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|D|roma                                                                                        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|D                                                                                             ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|C|rama|altsyncram_component|auto_generated                                                    ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|C|rama                                                                                        ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|C|roma|altsyncram_component|auto_generated                                                    ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|C|roma                                                                                        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|C                                                                                             ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|B|rama|altsyncram_component|auto_generated                                                    ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|B|rama                                                                                        ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|B|roma|altsyncram_component|auto_generated                                                    ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|B|roma                                                                                        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|B                                                                                             ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|A|rama|altsyncram_component|auto_generated                                                    ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|A|rama                                                                                        ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|A|roma|altsyncram_component|auto_generated                                                    ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|A|roma                                                                                        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3|A                                                                                             ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir3                                                                                               ; 50    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|D|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|D|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|D|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|D|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|D                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|C|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|C|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|C|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|C|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|C                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|B|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|B|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|B|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|B|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|B                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|A|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|A|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|A|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|A|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2|A                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|fir2                                                                                               ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_Q1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|varcic_inst_I1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_Q2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_Q2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_Q2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_Q2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_Q2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_Q2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_Q2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_I2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_I2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_I2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_I2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_I2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_I2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cic_inst_I2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4|cordic_inst                                                                                        ; 49    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst4                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|D|rama|altsyncram_component|auto_generated                                                    ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|D|rama                                                                                        ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|D|roma|altsyncram_component|auto_generated                                                    ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|D|roma                                                                                        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|D                                                                                             ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|C|rama|altsyncram_component|auto_generated                                                    ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|C|rama                                                                                        ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|C|roma|altsyncram_component|auto_generated                                                    ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|C|roma                                                                                        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|C                                                                                             ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|B|rama|altsyncram_component|auto_generated                                                    ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|B|rama                                                                                        ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|B|roma|altsyncram_component|auto_generated                                                    ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|B|roma                                                                                        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|B                                                                                             ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|A|rama|altsyncram_component|auto_generated                                                    ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|A|rama                                                                                        ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|A|roma|altsyncram_component|auto_generated                                                    ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|A|roma                                                                                        ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3|A                                                                                             ; 66    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir3                                                                                               ; 50    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|D|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|D|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|D|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|D|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|D                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|C|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|C|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|C|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|C|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|C                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|B|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|B|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|B|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|B|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|B                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|A|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|A|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|A|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|A|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2|A                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|fir2                                                                                               ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_Q1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|varcic_inst_I1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_Q2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_Q2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_Q2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_Q2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_Q2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_Q2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_Q2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_I2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_I2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_I2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_I2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_I2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_I2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cic_inst_I2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3|cordic_inst                                                                                        ; 49    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst3                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|H|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|H|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|H|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|H|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|H                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|G|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|G|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|G|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|G|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|G                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|F|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|F|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|F|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|F|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|F                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|E|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|E|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|E|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|E|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|E                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|D|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|D|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|D|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|D|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|D                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|C|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|C|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|C|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|C|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|C                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|B|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|B|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|B|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|B|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|B                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|A|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|A|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|A|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|A|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2|A                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|fir2                                                                                               ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_Q1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|varcic_inst_I1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_Q2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_Q2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_Q2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_Q2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_Q2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_Q2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_Q2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_I2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_I2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_I2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_I2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_I2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_I2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cic_inst_I2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2|cordic_inst                                                                                        ; 49    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst2                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|H|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|H|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|H|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|H|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|H                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|G|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|G|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|G|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|G|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|G                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|F|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|F|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|F|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|F|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|F                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|E|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|E|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|E|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|E|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|E                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|D|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|D|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|D|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|D|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|D                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|C|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|C|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|C|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|C|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|C                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|B|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|B|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|B|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|B|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|B                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|A|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|A|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|A|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|A|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2|A                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|fir2                                                                                               ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_Q1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|varcic_inst_I1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_Q2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_Q2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_Q2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_Q2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_Q2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_Q2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_Q2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_I2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_I2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_I2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_I2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_I2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_I2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cic_inst_I2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1|cordic_inst                                                                                        ; 49    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst1                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|H|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|H|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|H|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|H|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|H                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|G|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|G|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|G|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|G|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|G                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|F|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|F|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|F|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|F|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|F                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|E|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|E|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|E|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|E|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|E                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|D|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|D|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|D|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|D|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|D                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|C|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|C|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|C|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|C|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|C                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|B|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|B|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|B|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|B|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|B                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|A|ram|altsyncram_component|auto_generated                                                     ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|A|ram                                                                                         ; 54    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|A|rom|altsyncram_component|auto_generated                                                     ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|A|rom                                                                                         ; 9     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2|A                                                                                             ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|fir2                                                                                               ; 38    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_Q1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[4].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[4].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[3].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[3].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[2].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[2].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[1].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[1].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[0].cic_comb_inst                                                         ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1|cic_stages[0].cic_integrator_inst                                                   ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|varcic_inst_I1                                                                                     ; 26    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_Q2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_Q2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_Q2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_Q2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_Q2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_Q2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_Q2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_I2|cic_stages[2].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_I2|cic_stages[2].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_I2|cic_stages[1].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_I2|cic_stages[1].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_I2|cic_stages[0].cic_comb_inst                                                            ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_I2|cic_stages[0].cic_integrator_inst                                                      ; 33    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cic_inst_I2                                                                                        ; 24    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0|cordic_inst                                                                                        ; 49    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; receiver_inst0                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[6].IQ_sync|ack                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[6].IQ_sync|pls                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[6].IQ_sync|rdy                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[6].IQ_sync                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[5].IQ_sync|ack                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[5].IQ_sync|pls                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[5].IQ_sync|rdy                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[5].IQ_sync                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[4].IQ_sync|ack                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[4].IQ_sync|pls                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[4].IQ_sync|rdy                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[4].IQ_sync                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[3].IQ_sync|ack                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[3].IQ_sync|pls                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[3].IQ_sync|rdy                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[3].IQ_sync                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[2].IQ_sync|ack                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[2].IQ_sync|pls                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[2].IQ_sync|rdy                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[2].IQ_sync                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[1].IQ_sync|ack                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[1].IQ_sync|pls                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[1].IQ_sync|rdy                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[1].IQ_sync                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[0].IQ_sync|ack                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[0].IQ_sync|pls                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[0].IQ_sync|rdy                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDC[0].IQ_sync                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cdc_m                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cdc_CRLCLK                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_Q                                                                                                              ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_I                                                                                                              ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rates                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; freq7                                                                                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; freq6                                                                                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; freq5                                                                                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; freq4                                                                                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; freq3                                                                                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; freq2                                                                                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; freq1                                                                                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; freq0                                                                                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cdc_mic                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mic_I2S_inst                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_I2S_inst                                                                                                    ; 34    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sidetone_inst|Multiply16x16|lpm_mult_component|auto_generated                                                     ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sidetone_inst|Multiply16x16                                                                                       ; 32    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sidetone_inst|Multiply16x8|lpm_mult_component|auto_generated                                                      ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sidetone_inst|Multiply16x8                                                                                        ; 32    ; 8              ; 0            ; 8              ; 16     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sidetone_inst|sine_table_inst|altsyncram_component|auto_generated                                                 ; 9     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sidetone_inst|sine_table_inst                                                                                     ; 9     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sidetone_inst                                                                                                     ; 39    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; profile_CW|profile_ROM_inst|altsyncram_component|auto_generated                                                   ; 9     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; profile_CW|profile_ROM_inst                                                                                       ; 9     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; profile_CW                                                                                                        ; 20    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; profile_sidetone|profile_ROM_inst|altsyncram_component|auto_generated                                             ; 9     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; profile_sidetone|profile_ROM_inst                                                                                 ; 9     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; profile_sidetone                                                                                                  ; 10    ; 8              ; 0            ; 8              ; 16     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; iambic_inst                                                                                                       ; 23    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|scfifo3|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|scfifo3|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|scfifo3|auto_generated|dpfifo|FIFOram                ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|scfifo3|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|scfifo3|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|scfifo3|auto_generated|dpfifo                        ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|scfifo3|auto_generated                               ; 13    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|pgwr_read_cntr|auto_generated                        ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|pgwr_data_cntr|auto_generated                        ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|cmpr5|auto_generated                                 ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|cmpr4|auto_generated                                 ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|wrstage_cntr|auto_generated                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|stage_cntr|auto_generated                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|spstage_cntr|auto_generated                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|gen_cntr|auto_generated                              ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component|addbyte_cntr|auto_generated                          ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst|ASMI_altasmi_parallel_cv82_component                                                      ; 42    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst|ASMI_inst                                                                                           ; 38    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ASMI_int_inst                                                                                                     ; 36    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp                                                     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp                                                    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|rs_bwp                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|rs_brp                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                           ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst|dcfifo_component|auto_generated                                                                    ; 13    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; EPCS_fifo_inst                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPC                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                   ; 30    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                  ; 30    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                  ; 30    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                          ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                           ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                           ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                          ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|fifo_ram|mux13                                                   ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|fifo_ram|wren_decode_a                                           ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|fifo_ram|decode12                                                ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                         ; 51    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                        ; 3     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                        ; 3     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                 ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                 ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF|dcfifo_mixed_widths_component|auto_generated                                                                  ; 21    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPF                                                                                                               ; 21    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|cntr_b                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                      ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                      ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                     ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe19                                   ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                             ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                              ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_brp                                              ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe15                                   ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                             ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                              ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_brp                                              ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|fifo_ram|mux13                                      ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|fifo_ram|wren_decode_a                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|fifo_ram|decode12                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                            ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                           ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                           ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                    ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                    ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                    ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                    ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst|dcfifo_mixed_widths_component|auto_generated                                                     ; 13    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PHY_Rx_fifo_inst                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_MAC_inst|CRC32_inst                                                                                            ; 10    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_MAC_inst                                                                                                       ; 1075  ; 60             ; 32           ; 60             ; 16     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp                                          ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp                                         ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                       ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                 ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                       ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                 ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst|dcfifo_component|auto_generated                                                         ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst|PHY_fifo_inst                                                                                         ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_MAC_inst                                                                                                       ; 90    ; 2              ; 1            ; 2              ; 985    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TLV                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DHCP_inst                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MDIO_inst                                                                                                         ; 9     ; 6              ; 0            ; 6              ; 19     ; 6               ; 6             ; 6               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; EEPROM_inst                                                                                                       ; 37    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_clocks_inst|altpll_component|auto_generated                                                                   ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_clocks_inst                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pulse                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_IF_inst|altpll_component|auto_generated                                                                       ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_IF_inst                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset_Alex                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reset_C122                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
