---
layout: post
title: FPGA学习(七)——SDRAM基础学习
date: 2019-02-12
categories: blog
tags: [VHDL,FPGA]
description: 文章金句。
---

# 基本信息
SDRAM有着存储容量大、读写速度块等优点，但是控制的时序比较复杂，本文采用镁光科技生产的SDRAM，型号MT48LC16M16A2TG，3V3供电，存储容量16M*16(共256Mb)，采用54引脚第二代TSOP封装，时钟频率133MHz，周期时间为7.5ns。

# 引脚信息
该SDRAM的引脚定义如下：

| 引脚 | 名称 | 意义 |  
|:---:|:---:|:---:|  
| CLK | 时钟 | 上升沿有效 |  
| CKE | 时钟使能 | 高电平时钟使能有效 |  
| A0~A12 | 地址 | A0~A8列地址，A0~A12行地址 |  
| BA0~BA1 | Bank地址 | Bank地址，与行列地址配合使用 |  
| RAS# | 行触发 | 当为低时行地址有效 |  
| CAS# | 列触发 | 当为低时列地址有效 |  
| WE# | 写使能 | 低电平有效 |  
| CS# | 片选 | 低电平有效 |  
| DQMH/DQML | 数据屏蔽 | 当为高时屏蔽数据 |  
| DQ0~DQ15 | 数据 | 输入输出数据线 |  
| VDD/VSS | 电源地 | 电源地 |  
| VDDQ/VSSQ | 数据输出电源地 | 信号电源、信号地 |  
| NC | 无连接 | 备用、不连接 |  

# 支持指令
SDRAM控制时序之所以复杂在于除了读写指令以为，还需要其他指令来配合使用才能完成读写操作，以下是MT48LC16M16A2的指令真值表：

| 命令 | CS# | RAS# | CAS# | WE# | DQM | ADDR | DQS |  
|:--:|:--:|:--:|:--:|:--:|:--:|:--:|:--:|  
| 禁止指令(NOP) | H | X | X | X | X | X | X |  
| 无操作(NOP) | L | H | H | H | X | X | X |  
| 页激活 | L | L | H | H | X | Bank/Row | X |  
| 读操作 | L | H | L | H | L/H8 | Bank/Col | X |  
| 写操作 | L | H | L | L | L/H8 | Bank/Col | Valid |  
| 突发操作中止 | L | H | H | L | X | X | Active |  
| 预充电 | L | L | H | L | X | Code| X |  
| 刷新 | L | L | L | H | X | X | X |  
| 配置模式寄存 | L | L | L | L | X | Op-Code | X |  
| 写使能/输出使能 | - | - | - | - | L | - | Active |  
| 写禁止/输出高阻 | - | - | - | - | H | - | High-Z |   

# 基本操作
### 芯片初始化
对SDRAM进行存取数据操作之前首先需要进行初始化，设置SDRAM的普通模式寄存器与扩展模式寄存器，从来确定SDRAM的工作方式(设置突发长度、突发类型、CAS潜伏期和工作模式)，基本步骤如下：

1. VDD与VDDQ同时上电、启动时钟(CKE=H、DQMH/DQML=H、其他为nop)
2. 维持稳定的电源、稳定的时钟和NOP输入至少100us
3. 对所有存储体进行预充电命令
4. 执行两个自动刷新命令
5. 执行LMR命令初始化模式寄存器  
(LMR命令用来配置SDRAM工作模式寄存器，A0~A2用于配置突发长度，A3用于指定突发模式是连续型还是交替型，A4~A6用于指定CAS延迟时间，A7~A8用于指定操作模式，A9用于指定写突发模式，A10~A12为用户保留位，具体配置参考数据手册)

### 行有效
初始化后，需要对L-bank进行寻址，并同时确定行(由上表的页激活命令可知，在进行bank寻址时，RAS(Row Address Strobe，行地址选通脉冲)也处于低电平有效)。

### 列读写
在对L-bank寻址并确定行后，就需要对列地址寻址(**SDRAM中行列地址线共用，均为A0~A12，故需要分开发送**)，在发送列读写命令时必须与行有效命令有一个间隔，称为tRCD(RAS to CAS Delay，行地址选通脉冲到列地址选通脉冲的时间)，常用时钟周期表示。

### 读操作
对列地址进行寻址后，将会触发数据传输，但从存储单元中输出到真正出现在内存芯片的 I/O 接口之间还需要一定的时间（数据触发本身就有延迟，而且还需要进行信号放大），这段时间就是非常著名的CL(CAS Latency，列地址脉冲选通潜伏期），同常用时间周期表示。

### 写操作
与读操作相同，写操作也是在tRCD之后，但没有了CL时间，即无延时，且WE#处于有效状态。



