TimeQuest Timing Analyzer report for my_uart_top
Mon Feb 22 15:40:58 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; my_uart_top                                         ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 293.77 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.404 ; -129.106           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -110.064                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.404 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.325      ;
; -2.404 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.325      ;
; -2.404 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.325      ;
; -2.404 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.325      ;
; -2.404 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.325      ;
; -2.404 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.325      ;
; -2.404 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.325      ;
; -2.404 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.325      ;
; -2.400 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.321      ;
; -2.400 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.321      ;
; -2.400 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.321      ;
; -2.400 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.321      ;
; -2.400 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.321      ;
; -2.400 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.321      ;
; -2.400 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.321      ;
; -2.400 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.321      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.294 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.213      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.260 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.179      ;
; -2.245 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.166      ;
; -2.245 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.166      ;
; -2.245 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.166      ;
; -2.245 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.166      ;
; -2.245 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.166      ;
; -2.245 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.166      ;
; -2.245 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.166      ;
; -2.245 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.166      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.242 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.161      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.220 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.140      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.041      ;
; -2.119 ; my_uart_rx:my_uart_rx|num[3]  ; my_uart_rx:my_uart_rx|rx_data_r[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.040      ;
; -2.119 ; my_uart_rx:my_uart_rx|num[3]  ; my_uart_rx:my_uart_rx|rx_data_r[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.040      ;
; -2.119 ; my_uart_rx:my_uart_rx|num[3]  ; my_uart_rx:my_uart_rx|rx_data_r[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.040      ;
; -2.119 ; my_uart_rx:my_uart_rx|num[3]  ; my_uart_rx:my_uart_rx|rx_data_r[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.040      ;
; -2.119 ; my_uart_rx:my_uart_rx|num[3]  ; my_uart_rx:my_uart_rx|rx_data_r[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.040      ;
; -2.119 ; my_uart_rx:my_uart_rx|num[3]  ; my_uart_rx:my_uart_rx|rx_data_r[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.040      ;
; -2.119 ; my_uart_rx:my_uart_rx|num[3]  ; my_uart_rx:my_uart_rx|rx_data_r[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.040      ;
; -2.119 ; my_uart_rx:my_uart_rx|num[3]  ; my_uart_rx:my_uart_rx|rx_data_r[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.040      ;
; -2.114 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.033      ;
; -2.114 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.033      ;
; -2.114 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.033      ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.508 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.541 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.834      ;
; 0.649 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.695 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.083      ; 0.990      ;
; 0.703 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.994      ;
; 0.726 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.017      ;
; 0.727 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.018      ;
; 0.745 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.749 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.761 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.765 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.766 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.770 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.770 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.772 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.772 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.773 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.775 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.068      ;
; 0.786 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.080      ;
; 0.796 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.799 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.091      ;
; 0.824 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.117      ;
; 0.907 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.198      ;
; 0.927 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.220      ;
; 0.948 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.239      ;
; 0.950 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.241      ;
; 0.950 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.241      ;
; 0.951 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.242      ;
; 0.952 ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; my_uart_tx:my_uart_tx|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.269      ;
; 0.957 ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; my_uart_tx:my_uart_tx|tx_data[6]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.274      ;
; 0.998 ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; my_uart_tx:my_uart_tx|tx_data[1]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.315      ;
; 1.000 ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; my_uart_tx:my_uart_tx|tx_data[7]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.317      ;
; 1.000 ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; my_uart_tx:my_uart_tx|tx_data[2]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.317      ;
; 1.003 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.294      ;
; 1.005 ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; my_uart_tx:my_uart_tx|tx_data[5]      ; clk          ; clk         ; 0.000        ; 0.105      ; 1.322      ;
; 1.044 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.323      ;
; 1.072 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.364      ;
; 1.096 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.388      ;
; 1.096 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.390      ;
; 1.097 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.391      ;
; 1.100 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.109 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.113 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.406      ;
; 1.115 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.118 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.413      ;
; 1.119 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.120 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.414      ;
; 1.120 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.414      ;
; 1.123 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.420      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 3.189 ; 3.475 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -2.498 ; -2.815 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 8.442 ; 8.640 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 8.137 ; 8.332 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 317.06 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.154 ; -116.141          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -110.064                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                 ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.154 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.154 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.154 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.154 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.154 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.154 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.154 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.154 ; my_uart_rx:my_uart_rx|num[0]  ; my_uart_rx:my_uart_rx|rx_data_r[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.114 ; speed_select:speed_tx|cnt[0]  ; speed_select:speed_tx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.043      ;
; -2.087 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.017      ;
; -2.087 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.017      ;
; -2.087 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.017      ;
; -2.087 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.017      ;
; -2.087 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.017      ;
; -2.087 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.017      ;
; -2.087 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.017      ;
; -2.087 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.017      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.086 ; speed_select:speed_tx|cnt[4]  ; speed_select:speed_tx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 3.015      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.057 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.020 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.950      ;
; -2.020 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.950      ;
; -2.020 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.950      ;
; -2.020 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.950      ;
; -2.020 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.950      ;
; -2.020 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.950      ;
; -2.020 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.950      ;
; -2.020 ; my_uart_rx:my_uart_rx|num[1]  ; my_uart_rx:my_uart_rx|rx_data_r[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.950      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -2.006 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.936      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.926 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.908 ; speed_select:speed_tx|cnt[2]  ; speed_select:speed_tx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.469 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.736      ;
; 0.477 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.505 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.773      ;
; 0.607 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.621 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.890      ;
; 0.629 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.894      ;
; 0.647 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.912      ;
; 0.648 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.913      ;
; 0.694 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.706 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.711 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.716 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.717 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.719 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.722 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.989      ;
; 0.734 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.743 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.011      ;
; 0.746 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.013      ;
; 0.759 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.027      ;
; 0.847 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.112      ;
; 0.855 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.123      ;
; 0.871 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.136      ;
; 0.873 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.138      ;
; 0.874 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.139      ;
; 0.875 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.140      ;
; 0.896 ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; my_uart_tx:my_uart_tx|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.095      ; 1.186      ;
; 0.899 ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; my_uart_tx:my_uart_tx|tx_data[6]      ; clk          ; clk         ; 0.000        ; 0.095      ; 1.189      ;
; 0.912 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.179      ;
; 0.926 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.060      ; 1.181      ;
; 0.940 ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; my_uart_tx:my_uart_tx|tx_data[2]      ; clk          ; clk         ; 0.000        ; 0.095      ; 1.230      ;
; 0.941 ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; my_uart_tx:my_uart_tx|tx_data[7]      ; clk          ; clk         ; 0.000        ; 0.095      ; 1.231      ;
; 0.943 ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; my_uart_tx:my_uart_tx|tx_data[1]      ; clk          ; clk         ; 0.000        ; 0.095      ; 1.233      ;
; 0.947 ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; my_uart_tx:my_uart_tx|tx_data[5]      ; clk          ; clk         ; 0.000        ; 0.095      ; 1.237      ;
; 0.978 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.244      ;
; 0.990 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.258      ;
; 0.994 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.264      ;
; 0.995 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.265      ;
; 1.004 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.271      ;
; 1.006 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.276      ;
; 1.008 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.278      ;
; 1.016 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.288      ;
; 1.019 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.289      ;
; 1.020 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.024 ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; my_uart_tx:my_uart_tx|tx_data[4]      ; clk          ; clk         ; 0.000        ; 0.096      ; 1.315      ;
; 1.026 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 2.890 ; 2.973 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -2.242 ; -2.382 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 7.548 ; 7.981 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 7.256 ; 7.677 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.501 ; -18.977           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -96.248                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.501 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.452      ;
; -0.458 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.404      ;
; -0.458 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.404      ;
; -0.457 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.403      ;
; -0.455 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.401      ;
; -0.454 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; my_uart_rx:my_uart_rx|num[0]    ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.452 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.398      ;
; -0.451 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.397      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.419 ; speed_select:speed_tx|cnt[0]    ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.369      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.405 ; speed_select:speed_tx|cnt[1]    ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.390 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.335      ;
; -0.390 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.335      ;
; -0.390 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.335      ;
; -0.390 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.335      ;
; -0.390 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.335      ;
; -0.390 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.335      ;
; -0.390 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.335      ;
; -0.390 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.335      ;
; -0.388 ; my_uart_rx:my_uart_rx|num[1]    ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; my_uart_rx:my_uart_rx|num[1]    ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; my_uart_rx:my_uart_rx|num[1]    ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; my_uart_rx:my_uart_rx|num[1]    ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; my_uart_rx:my_uart_rx|num[1]    ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; my_uart_rx:my_uart_rx|num[1]    ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; my_uart_rx:my_uart_rx|num[1]    ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; my_uart_rx:my_uart_rx|num[1]    ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.371 ; speed_select:speed_tx|cnt[4]    ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.321      ;
; -0.342 ; my_uart_rx:my_uart_rx|num[2]    ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.299      ;
; -0.336 ; my_uart_rx:my_uart_rx|num[3]    ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; my_uart_rx:my_uart_rx|num[3]    ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; my_uart_rx:my_uart_rx|num[3]    ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; my_uart_rx:my_uart_rx|num[3]    ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; my_uart_rx:my_uart_rx|num[3]    ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; my_uart_rx:my_uart_rx|num[3]    ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; my_uart_rx:my_uart_rx|num[3]    ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; my_uart_rx:my_uart_rx|num[3]    ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.334 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.280      ;
; -0.332 ; speed_select:speed_rx|clk_bps_r ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.278      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.299 ; speed_select:speed_rx|cnt[11]   ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.203 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.213 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.258 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.262 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.384      ;
; 0.267 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.273 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.392      ;
; 0.274 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.298 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.304 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.316 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.320 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.327 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.337 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.456      ;
; 0.337 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.346 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.349 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.349 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.350 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.350 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.369 ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; my_uart_tx:my_uart_tx|tx_data[0]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.502      ;
; 0.369 ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; my_uart_tx:my_uart_tx|tx_data[6]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.502      ;
; 0.382 ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; my_uart_tx:my_uart_tx|tx_data[7]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.515      ;
; 0.382 ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; my_uart_tx:my_uart_tx|tx_data[2]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.515      ;
; 0.383 ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; my_uart_tx:my_uart_tx|tx_data[1]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.516      ;
; 0.386 ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; my_uart_tx:my_uart_tx|tx_data[5]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.519      ;
; 0.395 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.514      ;
; 0.409 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.028      ; 0.521      ;
; 0.427 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.548      ;
; 0.428 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.547      ;
; 0.428 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.433 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.553      ;
; 0.433 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.553      ;
; 0.435 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.556      ;
; 0.436 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.557      ;
; 0.447 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.453 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.457 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 1.464 ; 2.314 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -1.169 ; -1.975 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 4.085 ; 3.986 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 3.948 ; 3.855 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.404   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.404   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -129.106 ; 0.0   ; 0.0      ; 0.0     ; -110.064            ;
;  clk             ; -129.106 ; 0.000 ; N/A      ; N/A     ; -110.064            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 3.189 ; 3.475 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -1.169 ; -1.975 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 8.442 ; 8.640 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 3.948 ; 3.855 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs232_tx      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rs232_rx                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 851      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 851      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 79    ; 79   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon Feb 22 15:40:56 2021
Info: Command: quartus_sta my_uart_top -c my_uart_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'my_uart_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.404            -129.106 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.064 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.154
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.154            -116.141 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.064 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.501
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.501             -18.977 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.248 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Mon Feb 22 15:40:58 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


