`timescale 1ns / 1ps
module pcie_7x_v1_11_0_pipe_wrapper #
(
    parameter PCIE_SIM_MODE                 = "FALSE",      
    parameter PCIE_SIM_SPEEDUP              = "FALSE",      
    parameter PCIE_SIM_TX_EIDLE_DRIVE_LEVEL = "1",          
    parameter PCIE_GT_DEVICE                = "GTX",        
    parameter PCIE_USE_MODE                 = "3.0",        
    parameter PCIE_PLL_SEL                  = "CPLL",       
    parameter PCIE_AUX_CDR_GEN3_EN          = "TRUE",       
    parameter PCIE_LPM_DFE                  = "LPM",        
    parameter PCIE_LPM_DFE_GEN3             = "DFE",        
    parameter PCIE_EXT_CLK                  = "FALSE",      
    parameter PCIE_POWER_SAVING             = "TRUE",       
    parameter PCIE_ASYNC_EN                 = "FALSE",      
    parameter PCIE_TXBUF_EN                 = "FALSE",       
    parameter PCIE_RXBUF_EN                 = "TRUE",       
    parameter PCIE_TXSYNC_MODE              = 0,            
    parameter PCIE_RXSYNC_MODE              = 0,            
    parameter PCIE_CHAN_BOND                = 1,            
    parameter PCIE_CHAN_BOND_EN             = "TRUE",       
    parameter PCIE_LANE                     = 1,            
    parameter PCIE_LINK_SPEED               = 3,            
    parameter PCIE_REFCLK_FREQ              = 0,            
    parameter PCIE_USERCLK1_FREQ              = 2,            
    parameter PCIE_USERCLK2_FREQ              = 2,            
    parameter PCIE_TX_EIDLE_ASSERT_DELAY    = 3'd4,         
    parameter PCIE_RXEQ_MODE_GEN3           = 1,            
    parameter PCIE_OOBCLK_MODE              = 1,            
    parameter PCIE_JTAG_MODE                = 0,            
    parameter PCIE_DEBUG_MODE               = 0             
)
(                                                           
    input                           PIPE_CLK,               
    input                           PIPE_RESET_N,           
    output                          PIPE_PCLK,              
    input       [(PCIE_LANE*32)-1:0]PIPE_TXDATA,            
    input       [(PCIE_LANE*4)-1:0] PIPE_TXDATAK,           
    output      [PCIE_LANE-1:0]     PIPE_TXP,               
    output      [PCIE_LANE-1:0]     PIPE_TXN,               
    input       [PCIE_LANE-1:0]     PIPE_RXP,               
    input       [PCIE_LANE-1:0]     PIPE_RXN,               
    output      [(PCIE_LANE*32)-1:0]PIPE_RXDATA,            
    output      [(PCIE_LANE*4)-1:0] PIPE_RXDATAK,           
    input                           PIPE_TXDETECTRX,        
    input       [PCIE_LANE-1:0]     PIPE_TXELECIDLE,        
    input       [PCIE_LANE-1:0]     PIPE_TXCOMPLIANCE,      
    input       [PCIE_LANE-1:0]     PIPE_RXPOLARITY,        
    input       [(PCIE_LANE*2)-1:0] PIPE_POWERDOWN,         
    input       [ 1:0]              PIPE_RATE,              
    input       [ 2:0]              PIPE_TXMARGIN,          
    input                           PIPE_TXSWING,           
    input       [PCIE_LANE-1:0]     PIPE_TXDEEMPH,          
    input       [(PCIE_LANE*2)-1:0] PIPE_TXEQ_CONTROL,      
    input       [(PCIE_LANE*4)-1:0] PIPE_TXEQ_PRESET,       
    input       [(PCIE_LANE*4)-1:0] PIPE_TXEQ_PRESET_DEFAULT,
    input       [(PCIE_LANE*6)-1:0] PIPE_TXEQ_DEEMPH,       
    input       [(PCIE_LANE*2)-1:0] PIPE_RXEQ_CONTROL,      
    input       [(PCIE_LANE*3)-1:0] PIPE_RXEQ_PRESET,       
    input       [(PCIE_LANE*6)-1:0] PIPE_RXEQ_LFFS,         
    input       [(PCIE_LANE*4)-1:0] PIPE_RXEQ_TXPRESET,     
    input       [PCIE_LANE-1:0]     PIPE_RXEQ_USER_EN,      
    input       [(PCIE_LANE*18)-1:0]PIPE_RXEQ_USER_TXCOEFF, 
    input       [PCIE_LANE-1:0]     PIPE_RXEQ_USER_MODE,    
    output      [ 5:0]              PIPE_TXEQ_FS,           
    output      [ 5:0]              PIPE_TXEQ_LF,           
    output      [(PCIE_LANE*18)-1:0]PIPE_TXEQ_COEFF,        
    output      [PCIE_LANE-1:0]     PIPE_TXEQ_DONE,         
    output      [(PCIE_LANE*18)-1:0]PIPE_RXEQ_NEW_TXCOEFF,  
    output      [PCIE_LANE-1:0]     PIPE_RXEQ_LFFS_SEL,     
    output      [PCIE_LANE-1:0]     PIPE_RXEQ_ADAPT_DONE,   
    output      [PCIE_LANE-1:0]     PIPE_RXEQ_DONE,         
    output      [PCIE_LANE-1:0]     PIPE_RXVALID,           
    output      [PCIE_LANE-1:0]     PIPE_PHYSTATUS,         
    output      [PCIE_LANE-1:0]     PIPE_PHYSTATUS_RST,     
    output      [PCIE_LANE-1:0]     PIPE_RXELECIDLE,        
    output      [(PCIE_LANE*3)-1:0] PIPE_RXSTATUS,          
    output      [(PCIE_LANE*3)-1:0] PIPE_RXBUFSTATUS,       
    input                           PIPE_MMCM_RST_N,        
    input       [PCIE_LANE-1:0]     PIPE_RXSLIDE,           
    output      [PCIE_LANE-1:0]     PIPE_CPLL_LOCK,         
    output      [(PCIE_LANE-1)>>2:0]PIPE_QPLL_LOCK,         
    output                          PIPE_PCLK_LOCK,         
    output      [PCIE_LANE-1:0]     PIPE_RXCDRLOCK,         
    output                          PIPE_USERCLK1,          
    output                          PIPE_USERCLK2,          
    output                          PIPE_RXUSRCLK,          
    output      [PCIE_LANE-1:0]     PIPE_RXOUTCLK,          
    output      [PCIE_LANE-1:0]     PIPE_TXSYNC_DONE,       
    output      [PCIE_LANE-1:0]     PIPE_RXSYNC_DONE,       
    output      [PCIE_LANE-1:0]     PIPE_GEN3_RDY,          
    output      [PCIE_LANE-1:0]     PIPE_RXCHANISALIGNED,
    output      [PCIE_LANE-1:0]     PIPE_ACTIVE_LANE,
    input                           PIPE_PCLK_IN,           
    input                           PIPE_RXUSRCLK_IN,       
    input       [PCIE_LANE-1:0]     PIPE_RXOUTCLK_IN,       
    input                           PIPE_DCLK_IN,           
    input                           PIPE_USERCLK1_IN,       
    input                           PIPE_USERCLK2_IN,       
    input                           PIPE_OOBCLK_IN,         
    input                           PIPE_JTAG_EN,
    input       [PCIE_LANE-1:0]     PIPE_JTAG_RDY,
    output      [PCIE_LANE-1:0]     PIPE_JTAG_RESET,
    input       [(PCIE_LANE*37)-1:0]PIPE_JTAG_SL_IPORT,
    output      [(PCIE_LANE*17)-1:0]PIPE_JTAG_SL_OPORT,
    input       [31:0]              PIPE_DEBUG_IN,
    output      [31:0]              PIPE_DEBUG_0,
    output      [31:0]              PIPE_DEBUG_1,
    output      [31:0]              PIPE_DEBUG_2,
    output      [31:0]              PIPE_DEBUG_3,
    output      [31:0]              PIPE_DEBUG_4,
    output      [31:0]              PIPE_DEBUG_5,
    output      [31:0]              PIPE_DEBUG_6,
    output      [31:0]              PIPE_DEBUG_7,
    output      [31:0]              PIPE_DEBUG_8,
    output      [31:0]              PIPE_DEBUG_9,
    output      [31:0]              PIPE_DEBUG_OUT,
    output      [1:0]               o_rx_byte_is_comma,
    output                          o_rx_byte_is_aligned
);

wire pipe_dft_clk;
wire pipe_dft_reset_n;
integer i;

assign pipe_dft_clk = PIPE_JTAG_EN ? PIPE_DCLK_IN : PIPE_CLK;
assign pipe_dft_reset_n = PIPE_JTAG_EN ? PIPE_JTAG_RESET[0] : PIPE_RESET_N;

generate
    for (i=0; i<PCIE_LANE; i=i+1) begin : pipe_lane

        reg dummy_reg;

        always @(posedge pipe_dft_clk or negedge pipe_dft_reset_n) begin
            if (!pipe_dft_reset_n) begin
                dummy_reg <= 0;
            end
            else begin
                dummy_reg <= ~dummy_reg;
            end
        end

    end
endgenerate

endmodule