---
layout: default
---

# RISC-V 双周简报 (2017-10-12)

要点新闻：
- [SiFive召集工具链的版本测试贡献者](#sifive召集工具链的版本测试贡献者)
- [在LR/SC之间应禁止所有中断](#在lrsc之间应禁止所有中断)
- [LLVM 进度更新](#llvm-进度更新)
- [BOOM v2 的技术文档 (from Berkeley)](#boom-v2-的技术文档-from-berkeley)
- [RISC-V GCC的重定位支持 (Palmer的 All aboard Part2)](#risc-v-gcc的重定位支持-palmer的-all-aboard-part2)
- [RISC-V 资源整理页面 @ CNRV](#risc-v-资源整理页面--cnrv)

## RV新闻

### SiFive发布第一款多核支援Linux的RISC-V IP

上周SiFive推出了U54-MC Coreplex，是RISC-V 生态圈中第一款支援Linux及多核的64bit RISC-V IP。SiFive将其和 ARM的A35比较。同时，SiFive也将在2018 Q1推出对应的开发版。其实讨论区和小编期待有这样的版子很久了。终於有个多核且64bit可以跑Linux的版子可以玩了。期待接下来有越来越多64bit和多核的RISC-V CPU或版子可以玩 :)

Links:

- [SiFive网站 http://t.cn/ROKFPn0](https://www.sifive.com/products/risc-v-core-ip/u54-mc/)
- [slide from linley conf day1 http://t.cn/ROKFJaI](http://www.linleygroup.com/events/agenda.php?num=43&day=1).

### Dover microsystems发布CoreGuard

Dover Microsystems发布了CoreGuard，一款基於RISC-V的硬件安全方案。RISC-V的一个优势在於，各个独特技术的小公司能基於RISC-V做各种创新。Dover Microsystems 先前还在Medium写了一篇 CoreGuard 跟Trustzone的比较。对硬件安全有兴趣的朋友可以参考。

- CoreGuard的連結: [http://t.cn/ROKkAsg](https://globenewswire.com/news-release/2017/10/04/1140783/0/en/Dover-Microsystems-Launches-CoreGuard.html)
- Medium的文章：[http://t.cn/ROKkWvx](https://medium.com/@dovermicrosystems/dover-coreguard-vs-arm-trustzone-2c0412c4bc75)
- RISC-V Workshop上的slide:[http://t.cn/ROKFPn0](https://riscv.org/wp-content/uploads/2016/01/Wed1430-dover_riscv_jan2016_v3.pdf)

### RISC-V @ 15th International SoC conference

本周在 Irvine 举办的SoC Conference有六场关於RISC-V的演讲。Microsemi, SiFive, Imperas Software, Codasip, UltraSoC, 和 prpl foundation都会来给关於RISC-V的演讲。比较特别的是prpl foundation，将带来主题为 "RISC-V and prpl: Why RISC-V will become the most secure processor architecture."。prpl foundation 以前一直是以MIPS为主，小编也很好奇它新的走向。期待 Art Swift 前辈的演讲 : )

连结：[http://t.cn/ROKkAsg](http://www.socconference.com/agenda.htm)

## 技术讨论

### SiFive召集工具链的版本测试贡献者

SiFive的Palmer是RISC-V Linux Kernel和GCC工具链的主要维护者，他正在向社区征集意见，希望能有一套更好的测试框架。目前GNU工具链已经进入主线，各种商业化芯片相继出炉的大环境下，人们对工具链的要求已经越来越高，而且社区对于工具链稳定性的抱怨也越来越多。

Palmer对新的测试框架/系统提出了不少要求，比如是支持尽可能多的硬件和仿真器，或是能对GNU工具链的各分支主线做每夜构建并且能够及时和简明的报告状态等。

详细的召集邮件列表：[https://goo.gl/568WYH](https://groups.google.com/a/groups.riscv.org/d/msg/sw-dev/HdkwlJF4JXA/0bfGtbNiBQAJ)

### 在LR/SC之间应禁止所有中断

LR/SC是RISC-V支持复杂原子操作的方式。LR指令读一个地址并对该地址上锁。上锁后，处理器有16个周期完成一段小的原子操作片段。片段完成后，SC指令尝试写原上锁地址，如果锁没有被破坏，则写操作成功。否则，原子操作片段重新执行。任何对锁的直接操作，或者执行时间超过16个周期都会导致锁丢失。同时，在LR/SC之间也禁止任何中断服务。这里不是说主动禁止中断服务，而是任何中断都会导致锁丢失。

这就引发了关于两个问题的确认：

- 即使是deligated 用户级别中断服务也会导致锁丢失。
- 这便导致原子操作片段中不能使用需要trap-and-emulate的指令，比如乘除法指令。实际上，spec规定无论硬件实现与否，都不要使用乘除法指令。

相关讨论: [https://goo.gl/UAciir](https://groups.google.com/a/groups.riscv.org/d/msg/isa-dev/FKWUf92UYsg/qDWvkhY_AAAJ)

## 代码更新

### LLVM 进度更新

LLVM的RISC-V开发有了实质进展。现在RV32I已经通过了所有的GCC测试，可以识别RV32IMAFD的汇编指令并能生成RV32IM的汇编代码。并且更值得一提的是，现在RV64I也已经通过所有GCC测试。在合作方面，Andes正在向Alex的LLVM开发中加入RVC支持。现在的[riscv-llvm](https://github.com/lowRISC/riscv-llvm)工程包含了48个补丁，修改了128个文件，超过1.1万行代码。8个补丁已经被LLVM接受，还有5个正在审核中。

lowRISC的Alex写了一个非常详细的进度更新报告，更多细节请查阅[http://t.cn/ROKDgXp](http://www.lowrisc.org/blog/2017/09/moving-risc-v-llvm-forwards/)

### Rocket-Chip支持使用dontTouch属性保留端口

最近接个月，Chisel和FIRRTL的自动常数推断和信号去除功能不断完善，已经能较好地自动去掉电路中未被使用的信号和常量信号。
但是这导致了整体Rocket-Chip自动生成的一个问题。在顶部未被连接的端口会被自动去除，导致很多端口丢失。
现在我们终于可以使用Chisel的一个实验属性：dontTouch来确保需要保留的端口不被自动去除。

- Rocket-Chip PR \#1033 [https://git.io/vd6vf](https://github.com/freechipsproject/rocket-chip/pull/1033)

### TileLink拆分Acquire报文类型为AcquireBlock和AcquirePerm

Acquire是TileLink总线协议中TL-C兼容级别定义的一个报文类型，用于低级缓存向高级缓存申请一个缓存块的数据或者写权限。
根据不久之前讨论的关于[显式缓存操作指令](https://cnrv.io/bi-week-rpts/2017-07-20#explicit-cache-instruction-重启讨论)的支持，
有些内存写操作会完全覆盖原有数据，因而在申请缓存块时并不需要从高级缓存读回数据。
为了支持这种优化，现在Acquire报文被拆分为AcquireBlock和AcquirePerm类型，其中AcquireBlock为原有的Acquire操作。
AcquirePerm则只提高写权利但是不从高级缓存读回数据。

- Rocket-Chip PR \#1030 [https://git.io/vd01p](https://github.com/freechipsproject/rocket-chip/pull/1030)

### Rocket 处理器的一级数据缓存发现疑似数据丢失错误

感谢sxu55同学，lowRISC最近又修复了一个疑似错误(还未被上游Rocket确认)。
这个错误发生在一级数据缓存。
假设使用MESI一致性协议，处理器在对一个缓存块进行第一次写操作时需要将状态从E状态升级为M状态，该状态改变只需在本地完成。
在这个修改的同时，如果二级缓存向该一级缓存发出请求失效该内存块，即申请将状态从E降为I，这里就出现了竞争。
如果降级先完成，写操作应当失败，并向二级缓存重新申请E状态。
如果升级先完成，二级缓存的降级请求仍然会成功，但是数据应当被返回至二级缓存。
为了避免冲突，一级数据缓存有相应的互锁机制。这里起作用的互锁机制是如果升级正在执行，二级缓存的降级请求应该被阻塞。
可是现在的硬件仿真发现，该锁晚了一个周期，导致降级操作以为自己先完成，同时写操作也完成，但是状态已经被改为I，写入数据丢失。
现在lowRISC版本的一级缓存将锁提前一个周期，避免了该冲突。

详细的讨论和修复参见:

- lowRISC issue \#71 [https://git.io/vdVmo](https://github.com/lowRISC/lowrisc-chip/issues/71)

### 手动重定时(retiming)为Rocket处理器的FPU提速

带FPU的Rocket处理器在FPGA上的时钟频率一直较低，其中一个原因是FPGA软件不能很好地对FPU中的关键路径进行重定时优化。
为了提高FPGA实现的性能，SiFive的Henry Styles对FPU模块进行了手动寄存器优化。
现在带FPU的Rocket处理器已经可以在VC707(Virtex-7 485t)上跑到100MHz。

- Rocket-Chip PR \#1021 [https://git.io/vd0Pm](https://github.com/freechipsproject/rocket-chip/pull/1021)
- Rocket-Chip PR \#1032 [https://git.io/vd0PG](https://github.com/freechipsproject/rocket-chip/pull/1032)

### Rocket-Chip: 分离通用处理器相关配置和Rocket专有配置

Rocket-chip最近将Rocket处理器的专有配置从处理器配置中剥离。
此举更好地抽象了Rocket-Chip的处理器接口，有利于复用Rocket-Chip片上总线结构来链接非Rocket的处理器实现。
同时对于处理器相关的配置寄存器，建议的实现方式是使用一个和单个处理器紧相关的MMIO映射空间而不使用CSR。
使用CSR增加了汇编的难度，同时现在CSR的地址空间有限。

- Rocket-Chip PR\#1023 [https://git.io/vdBwi](https://github.com/freechipsproject/rocket-chip/pull/1023)
- Rocket-Chip PR\#1034 [https://git.io/vd0i8](https://github.com/freechipsproject/rocket-chip/pull/1034)

### 告别Chisel cloneType 重载

cloneType是Chisel中关于类型复制的重定义函数。
所有需要放入列表型数据类型，比如Vec和Seq的Bundle类型对象，都需要对cloneType进行重载。
这基本是一个重复性工作，但是忘记则会编译出错。
现在，Chisel将能够自己生成对应cloneType函数，终于不再需要设计者手动重载了！

- Chisel3 PR \#653 [https://git.io/vdVOD](https://github.com/freechipsproject/chisel3/pull/653)

## 实用资料

### RISC-V 资源整理页面 @ CNRV

CNRV编辑部正在逐步整理RISC-V的各个资源，包括开源 RISC-V处理器实现 (现在已经找到23个repo了!)丶编译器丶Formal tool丶文档和教学课程的网站连结。有兴趣学RISC-V的都可以从这里找资料。有空帮忙整理的或看到漏掉的也可以帮小编发个pull request或 issue :)

资源整理页面: [https://cnrv.io/resource](https://cnrv.io/resource)

### BOOM v2 的技术文档 (from Berkeley)

BOOM v2的论文出炉了。这次的提升同时从 micro-arch 及 physical design两方面进行优化。论文中整理了BOOM v1到v2的三个变化：

- 前端的改进：BTB 从fully associative改成set associative，同时将 hashing 独立成一个stage。
- Issue windows: 从统一的，分成三部分Integer, FP, memory。
- 寄存器设计：微结构上将issue select 和register read 分开。同时，由于6r3w的绕线容易导致面积过大，在电路上也做了重新设计。

详细的设计理念可参考文档：[http://t.cn/ROKDay3](https://www2.eecs.berkeley.edu/Pubs/TechRpts/2017/EECS-2017-157.pdf)

### RISC-V GCC的重定位支持 (Palmer的 All aboard Part2)

在 Part2中 Palmer 继续介绍 toolchain，并提到了重定位(relocation)这个概念。在编译时，编译器并无法知道(外部)全局变量/函数的确切地址，需要链接器在链接目标文件时确定这些地址并填充到适当位置。如同Palmer在这段所提到的：

> Relocations resolve this discrepancy: when the compiler is unable to know the bits that should be emitted as part of a particular instruction, in instead just emits arbitrary bits for that instruction and also emits a relocation entry. This relocation entry points to the bits that will be emitted and contains enough information for the linker to fill out those bits.

介绍完链接时重定位这个概念后，文章最后利用一个摆的太远的例子，来解释重定位地址截位错误(relocation truncated to fit) 这个gcc 会出现的错误信息。( 具体的说，R\_RISCV\_HI20+R_RISCV\_LO12\_I 这个relocation pair 最大只能产生0x7FFFFFFF这样的绝对位址，因为使用lui/ld这样的组合只能直接寻址0地址正负2GB的地址范围。要跳到更远，就会出现这个错误。)

更多细节可参考 All aboard part2：[http://t.cn/ROKDqQY](https://www.sifive.com/blog/2017/08/21/all-aboard-part-2-relocations/)

## 暴走事件

### 十月

+ [OSDT开源开发工具大会2017](http://www.hellogcc.org/?p=34315)（也就是原HelloGCC会议）将在10月下旬在北京举办，时间暂定10月21日，话题和赞助征集已经开始。话题内容包括“面向RISCV等新硬件的基础软件支持”，各位不要错过。
+ [开源经济学研究-2017年年会邀请函](http://www.open-source-economics.org/open_source_economics_2017.html)
+ [First Workshop on Computer Architecture Research with RISC-V (CARRV 2017)](https://carrv.github.io/#first-workshop-on-computer-architecture-research-with-risc-v-carrv-2017), 14 October at Boston, Massachusetts, co-located with MICRO 2017.
+ [LLVM US dev meeting](https://llvm.org/devmtg/2017-10/#bof4)将在十月18-19日于加州San Jose举行。其中有一场跟risc-v有关的演讲。Alex Bradbury演讲的主题会是 "Co-ordinating RISC-V development in LLVM"。 有兴趣的可以参考。
+ [15th International SoC Conference](http://www.socconference.com/agenda.htm)将在十月18-19日于加州 Irvine 举行。其中有六场跟risc-v有关的演讲。

### 十一月

+ [The 7th RISC-V workshop](https://www.softconf.com/h/riscv7thwkshp/) 2017年11月28-30日，第7届RISC-V研讨会将在美国加州Milpitas由西部数据承办。
+ [BSDTW17](https://bsdtw.org/) 2017年11月11-12日，BSDTW17会有两场关于RISC-V的演讲，地点在台北。

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威、黄柏玮、郭雄飞

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。
