<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:01.231</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.04</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0081586</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2024.01.11</openDate><openNumber>10-2024-0003825</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.04</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 패드; 상기 제1 절연층 상에 배치되고, 상기 제1 패드와 수평 방향으로 이격된 제2 패드; 상기 제1 패드 상에 배치된 제1 범프; 상기 제2 패드 상에 배치된 제2 범프; 및 상기 제1 절연층 상에 배치되고, 상기 제1 패드 및 상기 제1 범프와 수직으로 중첩되는 제1 오픈 영역과, 상기 제2 패드 및 상기 제2 범프와 수직으로 중첩되는 제2 오픈 영역을 포함하는 제1 보호층;을 포함하고, 상기 제1 범프의 제1 수평 방향의 폭은 상기 제1 범프의 상기 제1 수평 방향과 수직한 제2 수평 방향의 폭과 다르고, 상기 제1 범프의 평면 면적은 상기 제2 범프의 평면 면적의 2배 내지 20배의 범위를 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제1 패드;상기 제1 절연층 상에 배치되고, 상기 제1 패드와 수평 방향으로 이격된 제2 패드;상기 제1 패드 상에 배치된 제1 범프;상기 제2 패드 상에 배치된 제2 범프; 및상기 제1 절연층 상에 배치되고, 상기 제1 패드 및 상기 제1 범프와 수직으로 중첩되는 제1 오픈 영역과, 상기 제2 패드 및 상기 제2 범프와 수직으로 중첩되는 제2 오픈 영역을 포함하는 제1 보호층;을 포함하고,상기 제1 범프의 제1 수평 방향의 폭은 상기 제1 범프의 상기 제1 수평 방향과 수직한 제2 수평 방향의 폭과 다르고,상기 제1 범프의 평면 면적은,상기 제2 범프의 평면 면적의 2배 내지 20배의 범위를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 범프 및 상기 제2 범프는 신호 전달 범프인,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 범프는 그라운드 범프이고,상기 제2 범프는 신호 전달 범프인,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 범프는 더미 범프이고,상기 제2 범프는 신호 전달 범프인,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 절연층을 관통하는 제1 관통 전극을 포함하고,상기 제1 관통 전극은,상기 제1 범프와 수직으로 중첩된 제1-1 관통 전극과,상기 제2 범프와 수직으로 중첩된 제1-2 관통 전극을 포함하고,상기 제1-1 관통 전극의 개수는 상기 제1-2 관통 전극의 개수보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1-1 관통 전극의 개수는 3개 이상인,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 범프의 상면의 둘레는,특정 곡률 반경을 가지는 제1 곡선부와,특정 곡률 반경을 가지며, 상기 제1 곡선부와 반대되는 제2 곡선부와,상기 제1 곡선부의 일단과 상기 제2 곡선부의 일단을 연결하는 제1 직선부와,상기 제1 곡선부의 타단과 상기 제2 곡선부의 타단을 연결하는 제2 직선부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 오픈 영역의 오픈 면적은 상기 제1 범프의 평면 면적과 동일한,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 범프는,상기 제1 패드 상에 상기 제1 수평 방향으로 길게 연장되는 제1 서브 범프와, 상기 제1 패드 상에 상기 제2 수평 방향으로 길게 연장되는 제2 서브 범프 중 적어도 하나를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 범프는,상기 제1 패드 상에 상기 제1 수평 방향으로 길게 연장되는 제1 파트와, 상기 제1 파트로부터 절곡되고 상기 제2 수평 방향으로 길게 연장되는 제2 파트를 포함하는 제3 서브 범프를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제3 서브 범프는,상기 제1 절연층의 상면의 코너 영역 상에 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 절연층 상에 배치되고, 상기 제1 보호층의 제3 오픈 영역과 수직으로 중첩되는 제3 패드를 포함하고,상기 제3 패드의 평면 면적은 상기 제2 범프의 평면 면적보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제2 범프의 평면 형상은 상기 제1 범프의 평면 형상과 다르고,상기 제2 범프의 평면 형상은 특정 곡률 반경을 가진 곡선의 원형인,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 범프의 상기 제1 수평 방향의 폭은 40㎛ 내지 110㎛의 범위를 만족하고,상기 제1 범프의 상기 제2 수평 방향의 폭은 상기 제1 수평 방향의 폭보다 크면서, 100㎛ 내지 2000㎛의 범위를 만족하는, 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제1 절연층;상기 제1 절연층 상에 배치되고, 수평 방향으로 이격된 제1 패드 및 제2 패드를 포함하는 제1 회로층;상기 제1 절연층을 관통하며, 상기 제1 회로층과 연결된 제1 관통 전극;상기 제1 패드 상에 배치된 제1 범프 및 상기 제2 패드 상에 배치된 제2 범프를 포함하는 제1 범프부;상기 제1 절연층 상에 배치되고, 상기 제1 패드 및 상기 제1 범프와 수직으로 중첩되는 제1 오픈 영역과, 상기 제2 패드 및 상기 제2 범프와 수직으로 중첩되는 제2 오픈 영역을 포함하는 제1 보호층;상기 제1 범프부 상에 배치된 제1 접속부; 및상기 제1 접속부 상에 결합된 외부 기판을 포함하고,상기 제1 범프의 제1 수평 방향의 폭은 상기 제1 범프의 상기 제1 수평 방향과 수직한 제2 수평 방향의 폭과 다르고,상기 제1 범프의 평면 면적은 상기 제2 범프의 평면 면적의 2배 내지 20배의 범위를 가지며, 상기 제1 범프와 수직으로 중첩된 제1 관통 전극의 개수는 상기 제2 범프와 수직으로 중첩된 제1 관통 전극의 개수보다 크고,상기 제1 범프와 수직으로 중첩된 제1 관통 전극의 개수는 3개 이상인,반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 외부 기판은 메모리 소자를 포함하는 메모리 기판 또는 상기 메모리 기판과 연결된 인터포저인,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 외부 기판은 전자디바이스의 메인 보드인,반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서,상기 제1 회로층은 상기 제1 및 제2 범프보다 작은 평면 면적을 가지는 제3 패드를 더 포함하고,상기 제3 패드 상에는 적어도 1개의 반도체 소자가 배치되는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SEONG, DAE HYEON</engName><name>성대현</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KOH, DONG HYUK</engName><name>고동혁</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.07.04</receiptDate><receiptNumber>1-1-2022-0692186-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.04</receiptDate><receiptNumber>1-1-2025-0754409-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220081586.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f650d3f5acc6f33cf55a2005e2b8f654d9e5e9937074c6c9340052cc5020328ca6b63f4362733b26edd7afa9fcb1fd143032958d1b41512c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf3dcf0d87dc3e35658b3fdc0bce24fb5e89739fa599a4945b75bc3e97a63c345431031f40c6eddef07c4e1075b7352bfcb2221bf5dcfc402b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>