# 📌 Verilog Verification Automation Tool

![GitHub repo size](https://img.shields.io/github/repo-size/goeun-oh/Verilog-verification-automation-tool)
![GitHub last commit](https://img.shields.io/github/last-commit/goeun-oh/Verilog-verification-automation-tool)
![GitHub contributors](https://img.shields.io/github/contributors/goeun-oh/Verilog-verification-automation-tool)

## 📖 프로젝트 소개
이 프로젝트는 **Verilog 연산 결과를 자동으로 검증하는 Python 기반의 도구**입니다.  
Python에서 Full Adder 연산을 수행한 결과와 Verilog 시뮬레이션 결과를 비교하여 검증하는 자동화 시스템을 구현하였습니다.
<br>

## 🔧 주요 기능
✅ **Verilog 자동 검증** - Python을 이용하여 Verilog 시뮬레이션을 자동화  
✅ **랜덤 입력값 생성** - 다양한 입력 조합을 자동 생성  
✅ **결과 비교 및 로그 저장** - 예측값과 시뮬레이션 결과를 비교하여 로그로 기록  
✅ **유닛 테스트 지원** - 다양한 테스트 케이스를 설정하여 검증  
<br>

## 📂 파일 구조 및 프로젝트 흐름
- **[파일 구조](https://github.com/goeun-oh/Verilog-verification-automation-tool/blob/hotfix_v01/explain/file_structure.md)**

<br>

## 🏗️ 팀원 역할 분담
**[역할 분담](https://github.com/goeun-oh/Verilog-verification-automation-tool/blob/hotfix_v01/explain/division_role.md)**


<br>


