%# -*- coding: utf-8-unix -*-
%%==================================================
%% chapter02.tex for SJTU Master Thesis
%% based on CASthesis
%% modified by wei.jianwen@gmail.com
%% Encoding: UTF-8
%%==================================================

\chapter{基于异常数据的入侵检测设计}
\label{chap:data detection}

\section{引言}
\label{sec:intro}

在上一章节中，我们讨论了过程控制系统在远程输入信号采集和传输过程中遭受的数据注入攻击并阐述如何构造较为隐蔽的错误序列注入攻击。事实上大多数控制应用（例如监控和数据采集（SCADA））都需要保证严格的安全性，因为一旦由任何异常故障或恶意攻击引起的错误甚至恶意行为都会导致物理设备甚至整个系统遭受无法逆转的破害。在本章节中，我们主要针对控制系统中控制器接收来自本地和远程输入信号的完整性和安全性设计了基于异常数据的入侵检测机制，并且我们考虑到错误序列注入攻击序列构造特性设计了有效的FSI检测算法。

\section{入侵检测方案概述}
\label{sec:list}

考虑到前一章节中描述的威胁模型，来自远程终端单元（RTU）或PLC的远程传感器的信号数据也面临数据集成攻击，我们将入侵检测机制放在PLC或者RTU可编程控制器与物理设备连接的输入和输出两端。从传感器测量的每个数据或信号都需要经过监测并验证完整性，一旦存在未能通过检测的观测数据机制立即给出报警并定位可能受攻击的传感器位置。具体实现时，与构造攻击采用的模型辨识类似，首先收集PLC控制器与系统物理设备之间传输的信号和内存数据形成输入和输出向量采样数据库，我们辨识出能够高度复现待检测系统的无故障离散事件模型。然后针对异常数据注入攻击的特点，分为两个阶段设计异常数据检测算法。第一阶段将监测的控制器输入信号与模型的预期输出残差对比判断是否数据异常；第二阶段对隐蔽的错误序列注入攻击设计额外FSI检测算法来避免此类型的攻击。最后对检测存在异常的数据分析判断，定位到具体攻击源并给出相应的应对措施。



\section{系统建模和入侵检测设计}
\label{sec:matheq}

\subsubsection {攻击类型}

对于异常数据注入攻击，主要存在两种类型。一类是\textit {蛮力和类故障攻击}，例如由Mclaughlin等人提出的拥有控制意识的FDI攻击\parencite{mclaughlinS2014}和由Pang等人设计的伪装假数据攻击\parencite{pang2015}。 然而这类攻击是实现具体的任务和目标是销毁受控系统，但是没有考虑受感染系统本身的安全机制，所以很容易被成熟的故障检测机制检测到\parencite{roth2012，garcia2012}。另一类是\textit {隐蔽和避免故障检测的攻击}，这类攻击的典型代表就是我们前一章节构造的错误序列注入攻击。这种类型的攻击要求攻击者熟悉的受感染系统的物理变量与控制器连接配置信息并能够访问传感器，因此它可以避开系统故障检测。

\subsubsection {检测方法}

我们在图\ref {fig28}中创建了一个两阶段检测的流程示意图，用于描述基于前一节提到的两种类型的攻击进行基于异常数据的检测过程。 一方面图\ref {fig28}显示了结合观测到的I$I/O$向量数据库和辨识的离散事件模型，我们首先对\textit {a）类攻击}（蛮力和类故障攻击）进行残差对比检测。另一方面如果相应的状态经过辨识模型映射后存在多后继的情况，我们采用\textit {b）类攻击}（隐蔽和避免故障检测的攻击）进行特定的FSI检测。最后在经过两个阶段检测之后，我们将检测结果进行分析并定位以获得攻击源的具体位置。

\begin{figure}[!htb]
		\centering
		\includegraphics[scale=0.35]{dataD/flow-chart.png}
		\caption{基于异常数据检测的流程示意图}
		\label{fig28}
	\end{figure}

\begin {table}[!htb]
\caption {ds1006的技术细节}
\begin{tabular} {|p{4cm}|p{10cm}|} \hline \hline

  参数&规格\\ \hline
  处理器&四核AMD皓龙处理器2.8 GHz，4 x 64 kB L1数据高速缓存，4 x 64 kB L1指令高速缓存，4 x 512 kB L2高速缓存，6 MB L3高速缓存\\ \hline
  定时器&每个内核：3个通用定时器，多处理器系统的同步时基单元（STBU）\\ \hline
  中断控制器&每个内核：一个中断控制器，具有18个不同的中断源，连接的I/O板的中断源可以通过内部Gigalink从每个内核处理。 \\ \hline

  接口&RS232接口，标准UART允许传输速率高达115.2 Kbaud（串行）\\ \hline
  接口（连接到I/O板）&PHS ++总线接口，用于模块化I/O配置的32位I/O总线（第374页），峰值传输速率为20 MB / s，新I/O板，最多64个PHS总线中断。 \\ \hline

  主机接口&一个全尺寸16位ISA插槽，通过8个16位I/O端口（ISA总线）接口\\ \hline

  多处理器系统&构建具有更多DS1006处理器板的多处理器系统，多达20个DS1006处理器板，每个DS1006上通过一个DS911千兆模块最多4条高速链路，可能的电缆长度可达100米\\ \hline

  物理特性&340 x 125 x 15毫米（13.4 x 4.9 x 0.6英寸）（物理尺寸）\\ \hline
  物理特性&0-40°C（32-104°F）（环境温度）\\ \hline
  物理特性&主动冷却（风扇）（冷却）\\ \hline
  物理特性&（电源）ISA总线：+5 V±5％2.0 A（无DS911），+5 V±5％3.0 A（DS911至模块版本2.0），+12 V±5％连接器：+5 V±5％20 A. \\ \hline


  内存&1 GB DDR2-800 SDRAM本地内存，用于应用程序和动态应用程序数据，4 x 128 MB DDR2-267 SDRAM全局内存，用于主机数据交换\\ \hline\hline
\end{tabular}
\end{table}

\section{实验仿真}
\label{sec:insertimage}

\section{本章小结}
\label{sec:insertimage}

