#Substrate Graph
# noVertices
40
# noArcs
118
# Vertices: id availableCpu routingCapacity isCenter
0 25 25 0
1 100 100 0
2 137 137 1
3 192 192 1
4 279 279 1
5 37 37 0
6 223 223 1
7 1320 1320 1
8 598 598 1
9 915 915 1
10 279 279 1
11 542 542 1
12 1041 1041 1
13 741 741 1
14 137 137 1
15 124 124 1
16 791 791 1
17 37 37 0
18 150 150 0
19 37 37 0
20 37 37 0
21 150 150 0
22 450 450 1
23 150 150 0
24 542 542 1
25 223 223 1
26 37 37 0
27 124 124 1
28 37 37 0
29 37 37 0
30 37 37 0
31 37 37 0
32 37 37 0
33 567 567 1
34 1445 1445 1
35 37 37 0
36 37 37 0
37 37 37 0
38 37 37 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 7 25
1 0 7 25
1 2 5 75
2 1 5 75
2 3 2 62
3 2 2 62
3 4 6 93
4 3 6 93
3 5 3 37
5 3 3 37
4 6 6 93
6 4 6 93
4 7 5 93
7 4 5 93
6 29 4 37
29 6 4 37
6 7 5 93
7 6 5 93
7 8 2 156
8 7 2 156
7 9 3 218
9 7 3 218
7 12 8 218
12 7 8 218
7 22 3 125
22 7 3 125
7 32 2 37
32 7 2 37
7 39 6 37
39 7 6 37
7 16 3 187
16 7 3 187
7 24 7 156
24 7 7 156
8 24 7 156
24 8 7 156
8 35 4 37
35 8 4 37
8 10 1 93
10 8 1 93
8 33 3 156
33 8 3 156
9 10 3 93
10 9 3 93
9 11 6 156
11 9 6 156
9 15 5 62
15 9 5 62
9 21 10 75
21 9 10 75
9 25 3 93
25 9 3 93
9 34 7 218
34 9 7 218
10 34 1 93
34 10 1 93
11 13 4 156
13 11 4 156
11 19 6 37
19 11 6 37
11 30 2 37
30 11 2 37
11 34 1 156
34 11 1 156
12 16 6 187
16 12 6 187
12 18 7 75
18 12 7 75
12 27 7 62
27 12 7 62
12 22 5 125
22 12 5 125
12 33 7 156
33 12 7 156
12 34 9 218
34 12 9 218
13 14 4 62
14 13 4 62
13 20 3 37
20 13 3 37
13 28 2 37
28 13 2 37
13 24 8 156
24 13 8 156
13 34 7 218
34 13 7 218
13 23 1 75
23 13 1 75
14 23 1 75
23 14 1 75
15 34 7 62
34 15 7 62
16 17 1 37
17 16 1 37
16 31 4 37
31 16 4 37
16 33 6 156
33 16 6 156
16 34 9 187
34 16 9 187
18 22 5 75
22 18 5 75
21 34 7 75
34 21 7 75
22 34 4 125
34 22 4 125
24 26 4 37
26 24 4 37
24 38 4 37
38 24 4 37
25 36 8 37
36 25 8 37
25 34 4 93
34 25 4 93
27 33 4 62
33 27 4 62
33 37 8 37
37 33 8 37
