# HDL

## XilinxFPGA

组合逻辑：CLB

时序逻辑：DCM

组合逻辑的实现方式： Look-Up-Table ；

- 用户通过原理图或 HDL 语言描述逻辑电路；
- 软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入 RAM ；
- 每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。

时序逻辑的实现： Flip-Flop 结构（寄存器）

时钟管理单元：对输入时钟信号进行分频或倍频，得到不同频率的时钟

## Hardware Design

速度与面积之间存在 trade off

`always_comb` 

- 结构描述
- 行为描述
- 数据流描述

设计三部分：

- 现态逻辑
- 次态逻辑
- 输出逻辑

