`begin_keywords "1800-2012"
module IXC_SV_GFIFO_VXE_256 ( rdCnt );
input wire logic [63 : 0] rdCnt ;
endmodule
`end_keywords
/**portGenericDumpBegin rdCnt portGenericDumpEnd**/
/**ParamPreferVectorBegin ParamPreferVectorEnd**/
