TimeQuest Timing Analyzer report for slc3
Thu Apr 03 01:34:31 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'ISDU:Control|State.BR0'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'ISDU:Control|State.BR0'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'ISDU:Control|State.BR0'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'ISDU:Control|State.BR0'
 34. Fast Model Hold: 'clk'
 35. Fast Model Hold: 'ISDU:Control|State.BR0'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Fast Model Minimum Pulse Width: 'ISDU:Control|State.BR0'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; slc3                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; ISDU:Control|State.BR0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ISDU:Control|State.BR0 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.58 MHz ; 126.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -6.900 ; -1347.225     ;
; ISDU:Control|State.BR0 ; -2.766 ; -28.519       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.819 ; -1.425        ;
; ISDU:Control|State.BR0 ; 0.323  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.380 ; -259.380      ;
; ISDU:Control|State.BR0 ; 0.500  ; 0.000         ;
+------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                          ;
+--------+-------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.900 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][9]  ; clk          ; clk         ; 1.000        ; -0.879     ; 7.057      ;
; -6.862 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][8]  ; clk          ; clk         ; 1.000        ; -0.866     ; 7.032      ;
; -6.862 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][8]  ; clk          ; clk         ; 1.000        ; -0.866     ; 7.032      ;
; -6.760 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][9]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.946      ;
; -6.759 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][9]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.945      ;
; -6.738 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][9]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.930      ;
; -6.737 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][9]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.929      ;
; -6.699 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[11]    ; clk          ; clk         ; 1.000        ; -0.877     ; 6.858      ;
; -6.694 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][9]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.886      ;
; -6.693 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][9]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.885      ;
; -6.660 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][15] ; clk          ; clk         ; 1.000        ; -0.865     ; 6.831      ;
; -6.658 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][15] ; clk          ; clk         ; 1.000        ; -0.865     ; 6.829      ;
; -6.649 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][8]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.835      ;
; -6.648 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][8]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.834      ;
; -6.635 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][8]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.827      ;
; -6.632 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][8]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.824      ;
; -6.619 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[14]               ; clk          ; clk         ; 1.000        ; -0.869     ; 6.786      ;
; -6.603 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][2]  ; clk          ; clk         ; 1.000        ; -0.866     ; 6.773      ;
; -6.603 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][12] ; clk          ; clk         ; 1.000        ; -0.840     ; 6.799      ;
; -6.600 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][2]  ; clk          ; clk         ; 1.000        ; -0.866     ; 6.770      ;
; -6.597 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[0][9]  ; clk          ; clk         ; 1.000        ; -0.879     ; 6.754      ;
; -6.592 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[8]                ; clk          ; clk         ; 1.000        ; -0.836     ; 6.792      ;
; -6.583 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][11] ; clk          ; clk         ; 1.000        ; -0.850     ; 6.769      ;
; -6.581 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][11] ; clk          ; clk         ; 1.000        ; -0.850     ; 6.767      ;
; -6.581 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][12] ; clk          ; clk         ; 1.000        ; -0.850     ; 6.767      ;
; -6.578 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][12] ; clk          ; clk         ; 1.000        ; -0.850     ; 6.764      ;
; -6.576 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][11] ; clk          ; clk         ; 1.000        ; -0.856     ; 6.756      ;
; -6.575 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][11] ; clk          ; clk         ; 1.000        ; -0.856     ; 6.755      ;
; -6.573 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[9]                ; clk          ; clk         ; 1.000        ; -0.836     ; 6.773      ;
; -6.570 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][10] ; clk          ; clk         ; 1.000        ; -0.850     ; 6.756      ;
; -6.569 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][10] ; clk          ; clk         ; 1.000        ; -0.850     ; 6.755      ;
; -6.562 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][14] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.754      ;
; -6.559 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][14] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.751      ;
; -6.559 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[4][8]  ; clk          ; clk         ; 1.000        ; -0.866     ; 6.729      ;
; -6.559 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[6][8]  ; clk          ; clk         ; 1.000        ; -0.866     ; 6.729      ;
; -6.551 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[8]                ; clk          ; clk         ; 1.000        ; -0.840     ; 6.747      ;
; -6.547 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][14] ; clk          ; clk         ; 1.000        ; -0.865     ; 6.718      ;
; -6.544 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][14] ; clk          ; clk         ; 1.000        ; -0.865     ; 6.715      ;
; -6.544 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][15] ; clk          ; clk         ; 1.000        ; -0.879     ; 6.701      ;
; -6.536 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][13] ; clk          ; clk         ; 1.000        ; -0.850     ; 6.722      ;
; -6.535 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[15]    ; clk          ; clk         ; 1.000        ; -0.877     ; 6.694      ;
; -6.535 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[14]    ; clk          ; clk         ; 1.000        ; -0.876     ; 6.695      ;
; -6.534 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[5]     ; clk          ; clk         ; 1.000        ; -0.876     ; 6.694      ;
; -6.520 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[15]               ; clk          ; clk         ; 1.000        ; -0.873     ; 6.683      ;
; -6.519 ; ISDU:Control|State.add0 ; Mem2IO:inst2|hex_data[15]               ; clk          ; clk         ; 1.000        ; -0.873     ; 6.682      ;
; -6.516 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[10]    ; clk          ; clk         ; 1.000        ; -0.877     ; 6.675      ;
; -6.514 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[13]    ; clk          ; clk         ; 1.000        ; -0.876     ; 6.674      ;
; -6.513 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][7]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.699      ;
; -6.509 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][7]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.695      ;
; -6.474 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][15] ; clk          ; clk         ; 1.000        ; -0.872     ; 6.638      ;
; -6.471 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][5]  ; clk          ; clk         ; 1.000        ; -0.885     ; 6.622      ;
; -6.467 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[9]                ; clk          ; clk         ; 1.000        ; -0.840     ; 6.663      ;
; -6.463 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[9]     ; clk          ; clk         ; 1.000        ; -0.840     ; 6.659      ;
; -6.462 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][9]  ; clk          ; clk         ; 1.000        ; -0.840     ; 6.658      ;
; -6.460 ; ISDU:Control|State.add0 ; Mem2IO:inst2|hex_data[9]                ; clk          ; clk         ; 1.000        ; -0.840     ; 6.656      ;
; -6.458 ; ISDU:Control|State.add0 ; Mem2IO:inst2|hex_data[14]               ; clk          ; clk         ; 1.000        ; -0.873     ; 6.621      ;
; -6.457 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[3][9]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.643      ;
; -6.456 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[2][9]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.642      ;
; -6.448 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][12] ; clk          ; clk         ; 1.000        ; -0.840     ; 6.644      ;
; -6.446 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][14] ; clk          ; clk         ; 1.000        ; -0.885     ; 6.597      ;
; -6.441 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][5]  ; clk          ; clk         ; 1.000        ; -0.856     ; 6.621      ;
; -6.436 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[7]     ; clk          ; clk         ; 1.000        ; -0.862     ; 6.610      ;
; -6.435 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[5][9]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.627      ;
; -6.434 ; ISDU:Control|State.add0 ; Mem2IO:inst2|hex_data[8]                ; clk          ; clk         ; 1.000        ; -0.840     ; 6.630      ;
; -6.434 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[7][9]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.626      ;
; -6.432 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][5]  ; clk          ; clk         ; 1.000        ; -0.865     ; 6.603      ;
; -6.416 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][10] ; clk          ; clk         ; 1.000        ; -0.879     ; 6.573      ;
; -6.409 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[11]               ; clk          ; clk         ; 1.000        ; -0.872     ; 6.573      ;
; -6.407 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][13] ; clk          ; clk         ; 1.000        ; -0.856     ; 6.587      ;
; -6.405 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][13] ; clk          ; clk         ; 1.000        ; -0.856     ; 6.585      ;
; -6.404 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[11]               ; clk          ; clk         ; 1.000        ; -0.873     ; 6.567      ;
; -6.402 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][2]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.594      ;
; -6.396 ; ISDU:Control|State.and0 ; IR:instruction_register|internal[11]    ; clk          ; clk         ; 1.000        ; -0.877     ; 6.555      ;
; -6.392 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][13] ; clk          ; clk         ; 1.000        ; -0.850     ; 6.578      ;
; -6.391 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[6][9]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.583      ;
; -6.390 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[4][9]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.582      ;
; -6.388 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[6]     ; clk          ; clk         ; 1.000        ; -0.876     ; 6.548      ;
; -6.382 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][11] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.574      ;
; -6.380 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][11] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.572      ;
; -6.379 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][11] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.571      ;
; -6.378 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][11] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.570      ;
; -6.373 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[12]               ; clk          ; clk         ; 1.000        ; -0.873     ; 6.536      ;
; -6.372 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[2]                ; clk          ; clk         ; 1.000        ; -0.836     ; 6.572      ;
; -6.365 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][15] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.557      ;
; -6.365 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][15] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.557      ;
; -6.364 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][8]  ; clk          ; clk         ; 1.000        ; -0.840     ; 6.560      ;
; -6.360 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][8]  ; clk          ; clk         ; 1.000        ; -0.840     ; 6.556      ;
; -6.360 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[14]               ; clk          ; clk         ; 1.000        ; -0.836     ; 6.560      ;
; -6.359 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][13] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.551      ;
; -6.357 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[5][15] ; clk          ; clk         ; 1.000        ; -0.865     ; 6.528      ;
; -6.355 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[7][15] ; clk          ; clk         ; 1.000        ; -0.865     ; 6.526      ;
; -6.346 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][12] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.538      ;
; -6.346 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[2][8]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.532      ;
; -6.345 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[3][8]  ; clk          ; clk         ; 1.000        ; -0.850     ; 6.531      ;
; -6.344 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][12] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.536      ;
; -6.342 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][12] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.534      ;
; -6.342 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][5]  ; clk          ; clk         ; 1.000        ; -0.866     ; 6.512      ;
; -6.341 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][12] ; clk          ; clk         ; 1.000        ; -0.844     ; 6.533      ;
; -6.338 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[12]    ; clk          ; clk         ; 1.000        ; -0.876     ; 6.498      ;
; -6.332 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[5][8]  ; clk          ; clk         ; 1.000        ; -0.844     ; 6.524      ;
+--------+-------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ISDU:Control|State.BR0'                                                                                                                             ;
+--------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+
; -2.766 ; ISDU:Control|State.and0              ; ISDU:Control|ALUK[0]                  ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.286     ; 2.328      ;
; -2.607 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.240      ; 2.613      ;
; -2.583 ; ISDU:Control|State.STR1              ; ISDU:Control|ALUK[1]                  ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.463     ; 2.160      ;
; -2.561 ; ISDU:Control|State.not0              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.496     ; 1.898      ;
; -2.531 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.380      ; 2.744      ;
; -2.530 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.244      ; 2.540      ;
; -2.487 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.380      ; 2.700      ;
; -2.464 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.245      ; 2.475      ;
; -2.463 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.496     ; 1.800      ;
; -2.403 ; ISDU:Control|State.STR1              ; ISDU:Control|Next_state.STR2_376      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.630     ; 1.555      ;
; -2.318 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.236      ; 2.556      ;
; -2.307 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.507      ; 2.587      ;
; -2.294 ; ISDU:Control|State.not0              ; ISDU:Control|ALUK[1]                  ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.463     ; 1.871      ;
; -2.263 ; ISDU:Control|State.STR1              ; ISDU:Control|ALUK[0]                  ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.286     ; 1.825      ;
; -2.257 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.368      ; 2.458      ;
; -2.230 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.511      ; 2.514      ;
; -2.224 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.380      ; 2.437      ;
; -2.175 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.244      ; 2.185      ;
; -2.164 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.512      ; 2.449      ;
; -2.138 ; ISDU:Control|State.STR3              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.370      ; 2.341      ;
; -2.130 ; ISDU:Control|State.LDR3              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.375      ; 2.338      ;
; -2.079 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.232      ; 2.313      ;
; -2.054 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.511      ; 2.338      ;
; -2.041 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.236      ; 2.279      ;
; -2.038 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.250      ; 2.605      ;
; -1.999 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.235      ; 2.366      ;
; -1.961 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.239      ; 2.332      ;
; -1.936 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.237      ; 2.175      ;
; -1.913 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.376      ; 2.122      ;
; -1.912 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.253      ; 2.305      ;
; -1.885 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.381      ; 2.099      ;
; -1.856 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.240      ; 2.228      ;
; -1.815 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.236      ; 2.053      ;
; -1.796 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.246      ; 2.359      ;
; -1.774 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.253      ; 2.167      ;
; -1.770 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.244      ; 1.780      ;
; -1.758 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.250      ; 2.325      ;
; -1.690 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.253      ; 2.083      ;
; -1.653 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.251      ; 2.221      ;
; -1.630 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.254      ; 2.024      ;
; -1.624 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.511      ; 1.908      ;
; -1.541 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.250      ; 2.108      ;
; -1.430 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.Halted_528    ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.232      ; 1.841      ;
; -1.307 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.239      ; 1.678      ;
; -1.178 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.249      ; 1.567      ;
; -0.954 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_488 ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.378      ; 0.721      ;
; -0.918 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.239      ; 1.289      ;
; -0.508 ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_480    ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.383      ; 0.721      ;
; -0.464 ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_496   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.377      ; 0.709      ;
; -0.300 ; ISDU:Control|State.STR2              ; ISDU:Control|Next_state.STR3_368      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.359      ; 0.716      ;
; -0.280 ; ISDU:Control|State.STR0              ; ISDU:Control|Next_state.STR1_384      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.382      ; 0.709      ;
; -0.276 ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_472    ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.382      ; 0.720      ;
; -0.276 ; ISDU:Control|State.LDR1              ; ISDU:Control|Next_state.LDR2_408      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.382      ; 0.718      ;
; -0.272 ; ISDU:Control|State.LDR0              ; ISDU:Control|Next_state.LDR1_416      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.383      ; 0.706      ;
; -0.265 ; ISDU:Control|State.LDR2              ; ISDU:Control|Next_state.LDR3_400      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.383      ; 0.716      ;
+--------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                         ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.819 ; ISDU:Control|Next_state.and0_456          ; ISDU:Control|State.and0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.637      ; 0.084      ;
; -0.547 ; ISDU:Control|Next_state.add0_464          ; ISDU:Control|State.add0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.365      ; 0.084      ;
; -0.059 ; ISDU:Control|Next_state.not0_448          ; ISDU:Control|State.not0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.623      ; 0.830      ;
; 0.049  ; ISDU:Control|Next_state.LDR0_424          ; ISDU:Control|State.LDR0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.231     ; 0.084      ;
; 0.050  ; ISDU:Control|Next_state.BR0_440           ; ISDU:Control|State.BR0                    ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.232     ; 0.084      ;
; 0.054  ; ISDU:Control|Next_state.STR2_376          ; ISDU:Control|State.STR2                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.236     ; 0.084      ;
; 0.177  ; ISDU:Control|Next_state.STR3_368          ; ISDU:Control|State.STR3                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.359     ; 0.084      ;
; 0.194  ; ISDU:Control|Next_state.PCtoMAR_504       ; ISDU:Control|State.PCtoMAR                ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.376     ; 0.084      ;
; 0.195  ; ISDU:Control|Next_state.LoadMDR_496       ; ISDU:Control|State.LoadMDR                ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.377     ; 0.084      ;
; 0.196  ; ISDU:Control|Next_state.LoadMDR_2_488     ; ISDU:Control|State.LoadMDR_2              ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.378     ; 0.084      ;
; 0.200  ; ISDU:Control|Next_state.Decode_472        ; ISDU:Control|State.Decode                 ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.382     ; 0.084      ;
; 0.201  ; ISDU:Control|Next_state.LDR3_400          ; ISDU:Control|State.LDR3                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.383     ; 0.084      ;
; 0.201  ; ISDU:Control|Next_state.LoadIR_480        ; ISDU:Control|State.LoadIR                 ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.383     ; 0.084      ;
; 0.284  ; ISDU:Control|Next_state.STR1_384          ; ISDU:Control|State.STR1                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.490      ; 1.040      ;
; 0.391  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[0]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[0]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.447  ; ISDU:Control|Next_state.Halted_528        ; ISDU:Control|State.Halted                 ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.232     ; 0.481      ;
; 0.527  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.598  ; ISDU:Control|Next_state.LDR2_408          ; ISDU:Control|State.LDR2                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.382     ; 0.482      ;
; 0.604  ; ISDU:Control|Next_state.STR0_392          ; ISDU:Control|State.STR0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.246     ; 0.624      ;
; 0.604  ; ISDU:Control|Next_state.LDR1_416          ; ISDU:Control|State.LDR1                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.383     ; 0.487      ;
; 0.800  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.802  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.838  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.993  ; regStruct:inst1|regFile:inst|ram[2][10]   ; regStruct:inst1|regFile:inst|SR2out[10]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.259      ;
; 1.010  ; regStruct:inst1|regFile:inst|ram[3][7]    ; regStruct:inst1|regFile:inst|SR1out[7]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.276      ;
; 1.063  ; reg16b:MDR|\regOp:ram[11]                 ; Mem2IO:inst2|hex_data[11]                 ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.329      ;
; 1.113  ; reg16b:MDR|\regOp:ram[8]                  ; IR:instruction_register|internal[8]       ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.129  ; regStruct:inst1|regFile:inst|ram[3][14]   ; regStruct:inst1|regFile:inst|SR2out[14]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.395      ;
; 1.131  ; regStruct:inst1|regFile:inst|ram[2][13]   ; regStruct:inst1|regFile:inst|SR2out[13]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.397      ;
; 1.133  ; regStruct:inst1|regFile:inst|ram[5][15]   ; regStruct:inst1|regFile:inst|SR1out[15]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.399      ;
; 1.183  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.449      ;
; 1.185  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.188  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.224  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.241  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[0]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; clk                    ; clk         ; 0.000        ; -0.001     ; 1.506      ;
; 1.247  ; regStruct:inst1|regFile:inst|ram[3][6]    ; regStruct:inst1|regFile:inst|SR1out[6]    ; clk                    ; clk         ; 0.000        ; -0.001     ; 1.512      ;
; 1.254  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.256  ; regStruct:inst1|regFile:inst|ram[5][7]    ; regStruct:inst1|regFile:inst|SR1out[7]    ; clk                    ; clk         ; 0.000        ; -0.006     ; 1.516      ;
; 1.259  ; reg16b:MDR|\regOp:ram[3]                  ; regStruct:inst1|regFile:inst|ram[5][3]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.259  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; regStruct:inst1|regFile:inst|ram[3][0]    ; regStruct:inst1|regFile:inst|SR1out[0]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.262  ; reg16b:MDR|\regOp:ram[7]                  ; regStruct:inst1|regFile:inst|ram[1][7]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.528      ;
; 1.264  ; regStruct:inst1|regFile:inst|ram[5][11]   ; regStruct:inst1|regFile:inst|SR2out[11]   ; clk                    ; clk         ; 0.000        ; -0.006     ; 1.524      ;
; 1.267  ; regStruct:inst1|regFile:inst|ram[7][9]    ; regStruct:inst1|regFile:inst|SR1out[9]    ; clk                    ; clk         ; 0.000        ; -0.006     ; 1.527      ;
; 1.267  ; regStruct:inst1|regFile:inst|ram[5][14]   ; regStruct:inst1|regFile:inst|SR1out[14]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.269  ; regStruct:inst1|regFile:inst|ram[3][9]    ; regStruct:inst1|regFile:inst|SR2out[9]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.275  ; regStruct:inst1|regFile:inst|ram[2][12]   ; regStruct:inst1|regFile:inst|SR2out[12]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.281  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.283  ; regStruct:inst1|regFile:inst|ram[5][10]   ; regStruct:inst1|regFile:inst|SR1out[10]   ; clk                    ; clk         ; 0.000        ; -0.006     ; 1.543      ;
; 1.295  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.306  ; regStruct:inst1|regFile:inst|ram[3][10]   ; regStruct:inst1|regFile:inst|SR1out[10]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.572      ;
; 1.325  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.591      ;
; 1.327  ; reg16b:MDR|\regOp:ram[15]                 ; regStruct:inst1|regFile:inst|ram[1][15]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.593      ;
; 1.330  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.331  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.335  ; regStruct:inst1|regFile:inst|ram[7][5]    ; regStruct:inst1|regFile:inst|SR2out[5]    ; clk                    ; clk         ; 0.000        ; -0.003     ; 1.598      ;
; 1.338  ; regStruct:inst1|regFile:inst|ram[7][5]    ; regStruct:inst1|regFile:inst|SR1out[5]    ; clk                    ; clk         ; 0.000        ; -0.003     ; 1.601      ;
; 1.341  ; reg16b:MDR|\regOp:ram[1]                  ; reg16b:MDR|\regOp:ram[1]                  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.352  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.358  ; regStruct:inst1|regFile:inst|ram[3][8]    ; regStruct:inst1|regFile:inst|SR1out[8]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.366  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.381  ; regStruct:inst1|regFile:inst|ram[5][15]   ; regStruct:inst1|regFile:inst|SR2out[15]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.647      ;
; 1.384  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.650      ;
; 1.385  ; regStruct:inst1|regFile:inst|ram[7][11]   ; regStruct:inst1|regFile:inst|SR1out[11]   ; clk                    ; clk         ; 0.000        ; -0.006     ; 1.645      ;
; 1.389  ; regStruct:inst1|regFile:inst|ram[7][14]   ; regStruct:inst1|regFile:inst|SR1out[14]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.655      ;
; 1.393  ; regStruct:inst1|regFile:inst|ram[7][7]    ; regStruct:inst1|regFile:inst|SR1out[7]    ; clk                    ; clk         ; 0.000        ; -0.006     ; 1.653      ;
; 1.396  ; regStruct:inst1|regFile:inst|ram[3][10]   ; regStruct:inst1|regFile:inst|SR2out[10]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 1.662      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ISDU:Control|State.BR0'                                                                                                                             ;
+-------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+
; 0.323 ; ISDU:Control|State.LDR0              ; ISDU:Control|Next_state.LDR1_416      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.383      ; 0.706      ;
; 0.327 ; ISDU:Control|State.STR0              ; ISDU:Control|Next_state.STR1_384      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.382      ; 0.709      ;
; 0.332 ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_496   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.377      ; 0.709      ;
; 0.333 ; ISDU:Control|State.LDR2              ; ISDU:Control|Next_state.LDR3_400      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.383      ; 0.716      ;
; 0.336 ; ISDU:Control|State.LDR1              ; ISDU:Control|Next_state.LDR2_408      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.382      ; 0.718      ;
; 0.338 ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_472    ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.382      ; 0.720      ;
; 0.338 ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_480    ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.383      ; 0.721      ;
; 0.343 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_488 ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.378      ; 0.721      ;
; 0.357 ; ISDU:Control|State.STR2              ; ISDU:Control|Next_state.STR3_368      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.359      ; 0.716      ;
; 1.050 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.239      ; 1.289      ;
; 1.318 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.249      ; 1.567      ;
; 1.397 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.511      ; 1.908      ;
; 1.439 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.239      ; 1.678      ;
; 1.536 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.244      ; 1.780      ;
; 1.609 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.Halted_528    ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.232      ; 1.841      ;
; 1.718 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.381      ; 2.099      ;
; 1.746 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.376      ; 2.122      ;
; 1.770 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.254      ; 2.024      ;
; 1.817 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.236      ; 2.053      ;
; 1.827 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.511      ; 2.338      ;
; 1.830 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.253      ; 2.083      ;
; 1.858 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.250      ; 2.108      ;
; 1.914 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.253      ; 2.167      ;
; 1.937 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.512      ; 2.449      ;
; 1.938 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.237      ; 2.175      ;
; 1.941 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.244      ; 2.185      ;
; 1.963 ; ISDU:Control|State.LDR3              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.375      ; 2.338      ;
; 1.970 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.251      ; 2.221      ;
; 1.971 ; ISDU:Control|State.STR3              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.370      ; 2.341      ;
; 1.988 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.240      ; 2.228      ;
; 2.003 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.511      ; 2.514      ;
; 2.043 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.236      ; 2.279      ;
; 2.052 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.253      ; 2.305      ;
; 2.057 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.380      ; 2.437      ;
; 2.075 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.250      ; 2.325      ;
; 2.080 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.507      ; 2.587      ;
; 2.081 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.232      ; 2.313      ;
; 2.090 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.368      ; 2.458      ;
; 2.093 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.239      ; 2.332      ;
; 2.111 ; ISDU:Control|State.STR1              ; ISDU:Control|ALUK[0]                  ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.286     ; 1.825      ;
; 2.113 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.246      ; 2.359      ;
; 2.131 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.235      ; 2.366      ;
; 2.185 ; ISDU:Control|State.STR1              ; ISDU:Control|Next_state.STR2_376      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.630     ; 1.555      ;
; 2.230 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.245      ; 2.475      ;
; 2.296 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.496     ; 1.800      ;
; 2.296 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.244      ; 2.540      ;
; 2.320 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.380      ; 2.700      ;
; 2.320 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.236      ; 2.556      ;
; 2.334 ; ISDU:Control|State.not0              ; ISDU:Control|ALUK[1]                  ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.463     ; 1.871      ;
; 2.355 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.250      ; 2.605      ;
; 2.364 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.380      ; 2.744      ;
; 2.373 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.240      ; 2.613      ;
; 2.394 ; ISDU:Control|State.not0              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.496     ; 1.898      ;
; 2.614 ; ISDU:Control|State.and0              ; ISDU:Control|ALUK[0]                  ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.286     ; 2.328      ;
; 2.623 ; ISDU:Control|State.STR1              ; ISDU:Control|ALUK[1]                  ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.463     ; 2.160      ;
+-------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.BR0               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.BR0               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.Decode            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.Decode            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.Halted            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.Halted            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LDR0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LDR0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LDR1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LDR1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LDR2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LDR2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LDR3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LDR3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadIR            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadIR            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadMDR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadMDR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadMDR_2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadMDR_2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.PCtoMAR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.PCtoMAR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.STR0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.STR0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.STR1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.STR1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.STR2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.STR2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.STR3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.STR3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.add0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.add0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.and0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.and0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.not0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.not0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[9]             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ISDU:Control|State.BR0'                                                                                ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|ALUK[0]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|ALUK[0]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|ALUK[1]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|ALUK[1]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.BR0_440|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.BR0_440|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.Decode_472|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.Decode_472|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.Halted_528|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.Halted_528|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR0_424|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR0_424|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR1_416|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR1_416|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR2_408|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR2_408|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR3_400|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR3_400|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadIR_480|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadIR_480|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadMDR_2_488|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadMDR_2_488|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadMDR_496|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadMDR_496|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.PCtoMAR_504|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.PCtoMAR_504|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR0_392|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR0_392|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR1_384|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR1_384|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR2_376|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR2_376|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR3_368|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR3_368|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.add0_464|datab      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.add0_464|datab      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.and0_456|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.and0_456|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.not0_448|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.not0_448|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|State.BR0|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|State.BR0|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr0~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr0~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|ALUK[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|ALUK[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|ALUK[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|ALUK[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.BR0_440        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.BR0_440        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.Decode_472     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.Decode_472     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.Halted_528     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.Halted_528     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR0_424       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR0_424       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR1_416       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR1_416       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR2_408       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR2_408       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR3_400       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR3_400       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadIR_480     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadIR_480     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadMDR_2_488  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadMDR_2_488  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadMDR_496    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadMDR_496    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.PCtoMAR_504    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.PCtoMAR_504    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR0_392       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR0_392       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR1_384       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR1_384       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR2_376       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR2_376       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR3_368       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR3_368       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.add0_464       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.add0_464       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.and0_456       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.and0_456       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.not0_448       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.not0_448       ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Run           ; ISDU:Control|State.BR0 ; 6.709 ; 6.709 ; Rise       ; ISDU:Control|State.BR0 ;
; Data[*]       ; clk                    ; 6.902 ; 6.902 ; Rise       ; clk                    ;
;  Data[0]      ; clk                    ; 6.482 ; 6.482 ; Rise       ; clk                    ;
;  Data[1]      ; clk                    ; 6.274 ; 6.274 ; Rise       ; clk                    ;
;  Data[2]      ; clk                    ; 6.155 ; 6.155 ; Rise       ; clk                    ;
;  Data[3]      ; clk                    ; 6.189 ; 6.189 ; Rise       ; clk                    ;
;  Data[4]      ; clk                    ; 6.902 ; 6.902 ; Rise       ; clk                    ;
;  Data[5]      ; clk                    ; 6.476 ; 6.476 ; Rise       ; clk                    ;
;  Data[6]      ; clk                    ; 6.237 ; 6.237 ; Rise       ; clk                    ;
;  Data[7]      ; clk                    ; 6.802 ; 6.802 ; Rise       ; clk                    ;
;  Data[8]      ; clk                    ; 6.509 ; 6.509 ; Rise       ; clk                    ;
;  Data[9]      ; clk                    ; 6.267 ; 6.267 ; Rise       ; clk                    ;
;  Data[10]     ; clk                    ; 6.756 ; 6.756 ; Rise       ; clk                    ;
;  Data[11]     ; clk                    ; 6.774 ; 6.774 ; Rise       ; clk                    ;
;  Data[12]     ; clk                    ; 6.551 ; 6.551 ; Rise       ; clk                    ;
;  Data[13]     ; clk                    ; 6.629 ; 6.629 ; Rise       ; clk                    ;
;  Data[14]     ; clk                    ; 6.457 ; 6.457 ; Rise       ; clk                    ;
;  Data[15]     ; clk                    ; 6.145 ; 6.145 ; Rise       ; clk                    ;
; Switches[*]   ; clk                    ; 7.069 ; 7.069 ; Rise       ; clk                    ;
;  Switches[0]  ; clk                    ; 3.420 ; 3.420 ; Rise       ; clk                    ;
;  Switches[1]  ; clk                    ; 2.752 ; 2.752 ; Rise       ; clk                    ;
;  Switches[2]  ; clk                    ; 3.008 ; 3.008 ; Rise       ; clk                    ;
;  Switches[3]  ; clk                    ; 1.469 ; 1.469 ; Rise       ; clk                    ;
;  Switches[4]  ; clk                    ; 2.045 ; 2.045 ; Rise       ; clk                    ;
;  Switches[5]  ; clk                    ; 1.700 ; 1.700 ; Rise       ; clk                    ;
;  Switches[6]  ; clk                    ; 1.440 ; 1.440 ; Rise       ; clk                    ;
;  Switches[7]  ; clk                    ; 3.368 ; 3.368 ; Rise       ; clk                    ;
;  Switches[8]  ; clk                    ; 2.543 ; 2.543 ; Rise       ; clk                    ;
;  Switches[9]  ; clk                    ; 3.083 ; 3.083 ; Rise       ; clk                    ;
;  Switches[10] ; clk                    ; 3.040 ; 3.040 ; Rise       ; clk                    ;
;  Switches[11] ; clk                    ; 3.082 ; 3.082 ; Rise       ; clk                    ;
;  Switches[12] ; clk                    ; 3.242 ; 3.242 ; Rise       ; clk                    ;
;  Switches[13] ; clk                    ; 7.069 ; 7.069 ; Rise       ; clk                    ;
;  Switches[14] ; clk                    ; 6.976 ; 6.976 ; Rise       ; clk                    ;
;  Switches[15] ; clk                    ; 6.592 ; 6.592 ; Rise       ; clk                    ;
+---------------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Run           ; ISDU:Control|State.BR0 ; -5.061 ; -5.061 ; Rise       ; ISDU:Control|State.BR0 ;
; Data[*]       ; clk                    ; -4.660 ; -4.660 ; Rise       ; clk                    ;
;  Data[0]      ; clk                    ; -4.920 ; -4.920 ; Rise       ; clk                    ;
;  Data[1]      ; clk                    ; -4.761 ; -4.761 ; Rise       ; clk                    ;
;  Data[2]      ; clk                    ; -5.242 ; -5.242 ; Rise       ; clk                    ;
;  Data[3]      ; clk                    ; -4.660 ; -4.660 ; Rise       ; clk                    ;
;  Data[4]      ; clk                    ; -5.344 ; -5.344 ; Rise       ; clk                    ;
;  Data[5]      ; clk                    ; -5.001 ; -5.001 ; Rise       ; clk                    ;
;  Data[6]      ; clk                    ; -4.732 ; -4.732 ; Rise       ; clk                    ;
;  Data[7]      ; clk                    ; -5.241 ; -5.241 ; Rise       ; clk                    ;
;  Data[8]      ; clk                    ; -4.979 ; -4.979 ; Rise       ; clk                    ;
;  Data[9]      ; clk                    ; -5.597 ; -5.597 ; Rise       ; clk                    ;
;  Data[10]     ; clk                    ; -5.197 ; -5.197 ; Rise       ; clk                    ;
;  Data[11]     ; clk                    ; -5.239 ; -5.239 ; Rise       ; clk                    ;
;  Data[12]     ; clk                    ; -5.052 ; -5.052 ; Rise       ; clk                    ;
;  Data[13]     ; clk                    ; -5.071 ; -5.071 ; Rise       ; clk                    ;
;  Data[14]     ; clk                    ; -4.890 ; -4.890 ; Rise       ; clk                    ;
;  Data[15]     ; clk                    ; -4.740 ; -4.740 ; Rise       ; clk                    ;
; Switches[*]   ; clk                    ; 0.065  ; 0.065  ; Rise       ; clk                    ;
;  Switches[0]  ; clk                    ; -1.858 ; -1.858 ; Rise       ; clk                    ;
;  Switches[1]  ; clk                    ; -1.239 ; -1.239 ; Rise       ; clk                    ;
;  Switches[2]  ; clk                    ; -2.095 ; -2.095 ; Rise       ; clk                    ;
;  Switches[3]  ; clk                    ; 0.060  ; 0.060  ; Rise       ; clk                    ;
;  Switches[4]  ; clk                    ; -0.487 ; -0.487 ; Rise       ; clk                    ;
;  Switches[5]  ; clk                    ; -0.225 ; -0.225 ; Rise       ; clk                    ;
;  Switches[6]  ; clk                    ; 0.065  ; 0.065  ; Rise       ; clk                    ;
;  Switches[7]  ; clk                    ; -1.807 ; -1.807 ; Rise       ; clk                    ;
;  Switches[8]  ; clk                    ; -1.013 ; -1.013 ; Rise       ; clk                    ;
;  Switches[9]  ; clk                    ; -2.413 ; -2.413 ; Rise       ; clk                    ;
;  Switches[10] ; clk                    ; -1.481 ; -1.481 ; Rise       ; clk                    ;
;  Switches[11] ; clk                    ; -1.547 ; -1.547 ; Rise       ; clk                    ;
;  Switches[12] ; clk                    ; -1.743 ; -1.743 ; Rise       ; clk                    ;
;  Switches[13] ; clk                    ; -5.511 ; -5.511 ; Rise       ; clk                    ;
;  Switches[14] ; clk                    ; -5.409 ; -5.409 ; Rise       ; clk                    ;
;  Switches[15] ; clk                    ; -5.187 ; -5.187 ; Rise       ; clk                    ;
+---------------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data[*]   ; ISDU:Control|State.BR0 ; 10.752 ; 10.752 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[0]  ; ISDU:Control|State.BR0 ; 10.128 ; 10.128 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[1]  ; ISDU:Control|State.BR0 ; 10.062 ; 10.062 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[2]  ; ISDU:Control|State.BR0 ; 10.341 ; 10.341 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[3]  ; ISDU:Control|State.BR0 ; 10.036 ; 10.036 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[4]  ; ISDU:Control|State.BR0 ; 10.596 ; 10.596 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[5]  ; ISDU:Control|State.BR0 ; 9.649  ; 9.649  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[6]  ; ISDU:Control|State.BR0 ; 9.815  ; 9.815  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[7]  ; ISDU:Control|State.BR0 ; 10.384 ; 10.384 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[8]  ; ISDU:Control|State.BR0 ; 10.177 ; 10.177 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[9]  ; ISDU:Control|State.BR0 ; 10.219 ; 10.219 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[10] ; ISDU:Control|State.BR0 ; 10.752 ; 10.752 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[11] ; ISDU:Control|State.BR0 ; 10.114 ; 10.114 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[12] ; ISDU:Control|State.BR0 ; 10.138 ; 10.138 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[13] ; ISDU:Control|State.BR0 ; 10.022 ; 10.022 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[14] ; ISDU:Control|State.BR0 ; 10.030 ; 10.030 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[15] ; ISDU:Control|State.BR0 ; 9.856  ; 9.856  ; Rise       ; ISDU:Control|State.BR0 ;
; ADDR[*]   ; clk                    ; 8.674  ; 8.674  ; Rise       ; clk                    ;
;  ADDR[0]  ; clk                    ; 8.352  ; 8.352  ; Rise       ; clk                    ;
;  ADDR[1]  ; clk                    ; 8.337  ; 8.337  ; Rise       ; clk                    ;
;  ADDR[2]  ; clk                    ; 8.480  ; 8.480  ; Rise       ; clk                    ;
;  ADDR[3]  ; clk                    ; 8.341  ; 8.341  ; Rise       ; clk                    ;
;  ADDR[4]  ; clk                    ; 8.596  ; 8.596  ; Rise       ; clk                    ;
;  ADDR[5]  ; clk                    ; 8.674  ; 8.674  ; Rise       ; clk                    ;
;  ADDR[6]  ; clk                    ; 8.097  ; 8.097  ; Rise       ; clk                    ;
;  ADDR[7]  ; clk                    ; 8.546  ; 8.546  ; Rise       ; clk                    ;
;  ADDR[8]  ; clk                    ; 7.399  ; 7.399  ; Rise       ; clk                    ;
;  ADDR[9]  ; clk                    ; 7.420  ; 7.420  ; Rise       ; clk                    ;
;  ADDR[10] ; clk                    ; 8.614  ; 8.614  ; Rise       ; clk                    ;
;  ADDR[11] ; clk                    ; 8.602  ; 8.602  ; Rise       ; clk                    ;
;  ADDR[12] ; clk                    ; 8.428  ; 8.428  ; Rise       ; clk                    ;
;  ADDR[13] ; clk                    ; 8.140  ; 8.140  ; Rise       ; clk                    ;
;  ADDR[14] ; clk                    ; 7.411  ; 7.411  ; Rise       ; clk                    ;
;  ADDR[15] ; clk                    ; 8.327  ; 8.327  ; Rise       ; clk                    ;
; Data[*]   ; clk                    ; 14.204 ; 14.204 ; Rise       ; clk                    ;
;  Data[0]  ; clk                    ; 13.640 ; 13.640 ; Rise       ; clk                    ;
;  Data[1]  ; clk                    ; 13.332 ; 13.332 ; Rise       ; clk                    ;
;  Data[2]  ; clk                    ; 13.657 ; 13.657 ; Rise       ; clk                    ;
;  Data[3]  ; clk                    ; 12.947 ; 12.947 ; Rise       ; clk                    ;
;  Data[4]  ; clk                    ; 14.005 ; 14.005 ; Rise       ; clk                    ;
;  Data[5]  ; clk                    ; 13.304 ; 13.304 ; Rise       ; clk                    ;
;  Data[6]  ; clk                    ; 13.443 ; 13.443 ; Rise       ; clk                    ;
;  Data[7]  ; clk                    ; 13.806 ; 13.806 ; Rise       ; clk                    ;
;  Data[8]  ; clk                    ; 14.076 ; 14.076 ; Rise       ; clk                    ;
;  Data[9]  ; clk                    ; 14.167 ; 14.167 ; Rise       ; clk                    ;
;  Data[10] ; clk                    ; 14.204 ; 14.204 ; Rise       ; clk                    ;
;  Data[11] ; clk                    ; 13.660 ; 13.660 ; Rise       ; clk                    ;
;  Data[12] ; clk                    ; 13.611 ; 13.611 ; Rise       ; clk                    ;
;  Data[13] ; clk                    ; 13.560 ; 13.560 ; Rise       ; clk                    ;
;  Data[14] ; clk                    ; 13.641 ; 13.641 ; Rise       ; clk                    ;
;  Data[15] ; clk                    ; 13.557 ; 13.557 ; Rise       ; clk                    ;
; Hex0[*]   ; clk                    ; 8.637  ; 8.637  ; Rise       ; clk                    ;
;  Hex0[0]  ; clk                    ; 8.342  ; 8.342  ; Rise       ; clk                    ;
;  Hex0[1]  ; clk                    ; 8.441  ; 8.441  ; Rise       ; clk                    ;
;  Hex0[2]  ; clk                    ; 8.637  ; 8.637  ; Rise       ; clk                    ;
;  Hex0[3]  ; clk                    ; 8.121  ; 8.121  ; Rise       ; clk                    ;
;  Hex0[4]  ; clk                    ; 8.143  ; 8.143  ; Rise       ; clk                    ;
;  Hex0[5]  ; clk                    ; 8.123  ; 8.123  ; Rise       ; clk                    ;
;  Hex0[6]  ; clk                    ; 8.135  ; 8.135  ; Rise       ; clk                    ;
; Hex1[*]   ; clk                    ; 9.540  ; 9.540  ; Rise       ; clk                    ;
;  Hex1[0]  ; clk                    ; 9.515  ; 9.515  ; Rise       ; clk                    ;
;  Hex1[1]  ; clk                    ; 9.540  ; 9.540  ; Rise       ; clk                    ;
;  Hex1[2]  ; clk                    ; 9.019  ; 9.019  ; Rise       ; clk                    ;
;  Hex1[3]  ; clk                    ; 9.338  ; 9.338  ; Rise       ; clk                    ;
;  Hex1[4]  ; clk                    ; 9.373  ; 9.373  ; Rise       ; clk                    ;
;  Hex1[5]  ; clk                    ; 8.777  ; 8.777  ; Rise       ; clk                    ;
;  Hex1[6]  ; clk                    ; 9.136  ; 9.136  ; Rise       ; clk                    ;
; Hex2[*]   ; clk                    ; 10.463 ; 10.463 ; Rise       ; clk                    ;
;  Hex2[0]  ; clk                    ; 10.021 ; 10.021 ; Rise       ; clk                    ;
;  Hex2[1]  ; clk                    ; 9.382  ; 9.382  ; Rise       ; clk                    ;
;  Hex2[2]  ; clk                    ; 10.252 ; 10.252 ; Rise       ; clk                    ;
;  Hex2[3]  ; clk                    ; 9.765  ; 9.765  ; Rise       ; clk                    ;
;  Hex2[4]  ; clk                    ; 10.140 ; 10.140 ; Rise       ; clk                    ;
;  Hex2[5]  ; clk                    ; 10.348 ; 10.348 ; Rise       ; clk                    ;
;  Hex2[6]  ; clk                    ; 10.463 ; 10.463 ; Rise       ; clk                    ;
; Hex3[*]   ; clk                    ; 10.497 ; 10.497 ; Rise       ; clk                    ;
;  Hex3[0]  ; clk                    ; 9.503  ; 9.503  ; Rise       ; clk                    ;
;  Hex3[1]  ; clk                    ; 10.497 ; 10.497 ; Rise       ; clk                    ;
;  Hex3[2]  ; clk                    ; 9.521  ; 9.521  ; Rise       ; clk                    ;
;  Hex3[3]  ; clk                    ; 10.475 ; 10.475 ; Rise       ; clk                    ;
;  Hex3[4]  ; clk                    ; 10.030 ; 10.030 ; Rise       ; clk                    ;
;  Hex3[5]  ; clk                    ; 10.189 ; 10.189 ; Rise       ; clk                    ;
;  Hex3[6]  ; clk                    ; 9.792  ; 9.792  ; Rise       ; clk                    ;
; OE        ; clk                    ; 8.776  ; 8.776  ; Rise       ; clk                    ;
; WE        ; clk                    ; 8.598  ; 8.598  ; Rise       ; clk                    ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data[*]   ; ISDU:Control|State.BR0 ; 9.209  ; 9.209  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[0]  ; ISDU:Control|State.BR0 ; 9.741  ; 9.741  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[1]  ; ISDU:Control|State.BR0 ; 9.673  ; 9.673  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[2]  ; ISDU:Control|State.BR0 ; 9.912  ; 9.912  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[3]  ; ISDU:Control|State.BR0 ; 9.332  ; 9.332  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[4]  ; ISDU:Control|State.BR0 ; 10.210 ; 10.210 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[5]  ; ISDU:Control|State.BR0 ; 9.209  ; 9.209  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[6]  ; ISDU:Control|State.BR0 ; 9.239  ; 9.239  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[7]  ; ISDU:Control|State.BR0 ; 9.824  ; 9.824  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[8]  ; ISDU:Control|State.BR0 ; 9.890  ; 9.890  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[9]  ; ISDU:Control|State.BR0 ; 9.786  ; 9.786  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[10] ; ISDU:Control|State.BR0 ; 10.333 ; 10.333 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[11] ; ISDU:Control|State.BR0 ; 9.690  ; 9.690  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[12] ; ISDU:Control|State.BR0 ; 9.843  ; 9.843  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[13] ; ISDU:Control|State.BR0 ; 9.887  ; 9.887  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[14] ; ISDU:Control|State.BR0 ; 9.942  ; 9.942  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[15] ; ISDU:Control|State.BR0 ; 9.570  ; 9.570  ; Rise       ; ISDU:Control|State.BR0 ;
; ADDR[*]   ; clk                    ; 7.399  ; 7.399  ; Rise       ; clk                    ;
;  ADDR[0]  ; clk                    ; 8.352  ; 8.352  ; Rise       ; clk                    ;
;  ADDR[1]  ; clk                    ; 8.337  ; 8.337  ; Rise       ; clk                    ;
;  ADDR[2]  ; clk                    ; 8.480  ; 8.480  ; Rise       ; clk                    ;
;  ADDR[3]  ; clk                    ; 8.341  ; 8.341  ; Rise       ; clk                    ;
;  ADDR[4]  ; clk                    ; 8.596  ; 8.596  ; Rise       ; clk                    ;
;  ADDR[5]  ; clk                    ; 8.674  ; 8.674  ; Rise       ; clk                    ;
;  ADDR[6]  ; clk                    ; 8.097  ; 8.097  ; Rise       ; clk                    ;
;  ADDR[7]  ; clk                    ; 8.546  ; 8.546  ; Rise       ; clk                    ;
;  ADDR[8]  ; clk                    ; 7.399  ; 7.399  ; Rise       ; clk                    ;
;  ADDR[9]  ; clk                    ; 7.420  ; 7.420  ; Rise       ; clk                    ;
;  ADDR[10] ; clk                    ; 8.614  ; 8.614  ; Rise       ; clk                    ;
;  ADDR[11] ; clk                    ; 8.602  ; 8.602  ; Rise       ; clk                    ;
;  ADDR[12] ; clk                    ; 8.428  ; 8.428  ; Rise       ; clk                    ;
;  ADDR[13] ; clk                    ; 8.140  ; 8.140  ; Rise       ; clk                    ;
;  ADDR[14] ; clk                    ; 7.411  ; 7.411  ; Rise       ; clk                    ;
;  ADDR[15] ; clk                    ; 8.327  ; 8.327  ; Rise       ; clk                    ;
; Data[*]   ; clk                    ; 8.271  ; 8.271  ; Rise       ; clk                    ;
;  Data[0]  ; clk                    ; 9.144  ; 9.144  ; Rise       ; clk                    ;
;  Data[1]  ; clk                    ; 9.065  ; 9.065  ; Rise       ; clk                    ;
;  Data[2]  ; clk                    ; 8.606  ; 8.606  ; Rise       ; clk                    ;
;  Data[3]  ; clk                    ; 8.773  ; 8.773  ; Rise       ; clk                    ;
;  Data[4]  ; clk                    ; 9.587  ; 9.587  ; Rise       ; clk                    ;
;  Data[5]  ; clk                    ; 9.256  ; 9.256  ; Rise       ; clk                    ;
;  Data[6]  ; clk                    ; 8.914  ; 8.914  ; Rise       ; clk                    ;
;  Data[7]  ; clk                    ; 8.271  ; 8.271  ; Rise       ; clk                    ;
;  Data[8]  ; clk                    ; 8.583  ; 8.583  ; Rise       ; clk                    ;
;  Data[9]  ; clk                    ; 8.455  ; 8.455  ; Rise       ; clk                    ;
;  Data[10] ; clk                    ; 9.856  ; 9.856  ; Rise       ; clk                    ;
;  Data[11] ; clk                    ; 8.531  ; 8.531  ; Rise       ; clk                    ;
;  Data[12] ; clk                    ; 9.595  ; 9.595  ; Rise       ; clk                    ;
;  Data[13] ; clk                    ; 9.184  ; 9.184  ; Rise       ; clk                    ;
;  Data[14] ; clk                    ; 9.967  ; 9.967  ; Rise       ; clk                    ;
;  Data[15] ; clk                    ; 8.605  ; 8.605  ; Rise       ; clk                    ;
; Hex0[*]   ; clk                    ; 7.103  ; 7.103  ; Rise       ; clk                    ;
;  Hex0[0]  ; clk                    ; 7.176  ; 7.176  ; Rise       ; clk                    ;
;  Hex0[1]  ; clk                    ; 7.425  ; 7.425  ; Rise       ; clk                    ;
;  Hex0[2]  ; clk                    ; 7.189  ; 7.189  ; Rise       ; clk                    ;
;  Hex0[3]  ; clk                    ; 7.103  ; 7.103  ; Rise       ; clk                    ;
;  Hex0[4]  ; clk                    ; 7.139  ; 7.139  ; Rise       ; clk                    ;
;  Hex0[5]  ; clk                    ; 7.124  ; 7.124  ; Rise       ; clk                    ;
;  Hex0[6]  ; clk                    ; 7.127  ; 7.127  ; Rise       ; clk                    ;
; Hex1[*]   ; clk                    ; 7.861  ; 7.861  ; Rise       ; clk                    ;
;  Hex1[0]  ; clk                    ; 8.584  ; 8.584  ; Rise       ; clk                    ;
;  Hex1[1]  ; clk                    ; 8.601  ; 8.601  ; Rise       ; clk                    ;
;  Hex1[2]  ; clk                    ; 8.089  ; 8.089  ; Rise       ; clk                    ;
;  Hex1[3]  ; clk                    ; 8.408  ; 8.408  ; Rise       ; clk                    ;
;  Hex1[4]  ; clk                    ; 8.445  ; 8.445  ; Rise       ; clk                    ;
;  Hex1[5]  ; clk                    ; 7.861  ; 7.861  ; Rise       ; clk                    ;
;  Hex1[6]  ; clk                    ; 8.188  ; 8.188  ; Rise       ; clk                    ;
; Hex2[*]   ; clk                    ; 7.983  ; 7.983  ; Rise       ; clk                    ;
;  Hex2[0]  ; clk                    ; 9.271  ; 9.271  ; Rise       ; clk                    ;
;  Hex2[1]  ; clk                    ; 8.637  ; 8.637  ; Rise       ; clk                    ;
;  Hex2[2]  ; clk                    ; 8.437  ; 8.437  ; Rise       ; clk                    ;
;  Hex2[3]  ; clk                    ; 7.983  ; 7.983  ; Rise       ; clk                    ;
;  Hex2[4]  ; clk                    ; 8.331  ; 8.331  ; Rise       ; clk                    ;
;  Hex2[5]  ; clk                    ; 8.529  ; 8.529  ; Rise       ; clk                    ;
;  Hex2[6]  ; clk                    ; 8.649  ; 8.649  ; Rise       ; clk                    ;
; Hex3[*]   ; clk                    ; 8.352  ; 8.352  ; Rise       ; clk                    ;
;  Hex3[0]  ; clk                    ; 8.352  ; 8.352  ; Rise       ; clk                    ;
;  Hex3[1]  ; clk                    ; 9.338  ; 9.338  ; Rise       ; clk                    ;
;  Hex3[2]  ; clk                    ; 8.362  ; 8.362  ; Rise       ; clk                    ;
;  Hex3[3]  ; clk                    ; 9.315  ; 9.315  ; Rise       ; clk                    ;
;  Hex3[4]  ; clk                    ; 8.877  ; 8.877  ; Rise       ; clk                    ;
;  Hex3[5]  ; clk                    ; 9.037  ; 9.037  ; Rise       ; clk                    ;
;  Hex3[6]  ; clk                    ; 8.642  ; 8.642  ; Rise       ; clk                    ;
; OE        ; clk                    ; 8.238  ; 8.238  ; Rise       ; clk                    ;
; WE        ; clk                    ; 8.295  ; 8.295  ; Rise       ; clk                    ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; Data[0]      ; Data[0]     ; 12.825 ;    ;    ; 12.825 ;
; Data[1]      ; Data[1]     ; 12.463 ;    ;    ; 12.463 ;
; Data[2]      ; Data[2]     ; 12.188 ;    ;    ; 12.188 ;
; Data[3]      ; Data[3]     ; 12.199 ;    ;    ; 12.199 ;
; Data[4]      ; Data[4]     ; 13.231 ;    ;    ; 13.231 ;
; Data[5]      ; Data[5]     ; 12.359 ;    ;    ; 12.359 ;
; Data[6]      ; Data[6]     ; 12.265 ;    ;    ; 12.265 ;
; Data[7]      ; Data[7]     ; 13.008 ;    ;    ; 13.008 ;
; Data[8]      ; Data[8]     ; 12.202 ;    ;    ; 12.202 ;
; Data[9]      ; Data[9]     ; 12.230 ;    ;    ; 12.230 ;
; Data[10]     ; Data[10]    ; 12.763 ;    ;    ; 12.763 ;
; Data[11]     ; Data[11]    ; 12.704 ;    ;    ; 12.704 ;
; Data[12]     ; Data[12]    ; 12.579 ;    ;    ; 12.579 ;
; Data[13]     ; Data[13]    ; 12.308 ;    ;    ; 12.308 ;
; Data[14]     ; Data[14]    ; 12.203 ;    ;    ; 12.203 ;
; Data[15]     ; Data[15]    ; 12.042 ;    ;    ; 12.042 ;
; Switches[0]  ; Data[0]     ; 9.763  ;    ;    ; 9.763  ;
; Switches[1]  ; Data[1]     ; 8.941  ;    ;    ; 8.941  ;
; Switches[2]  ; Data[2]     ; 9.041  ;    ;    ; 9.041  ;
; Switches[3]  ; Data[3]     ; 7.479  ;    ;    ; 7.479  ;
; Switches[4]  ; Data[4]     ; 8.374  ;    ;    ; 8.374  ;
; Switches[5]  ; Data[5]     ; 7.583  ;    ;    ; 7.583  ;
; Switches[6]  ; Data[6]     ; 7.468  ;    ;    ; 7.468  ;
; Switches[7]  ; Data[7]     ; 9.574  ;    ;    ; 9.574  ;
; Switches[8]  ; Data[8]     ; 8.236  ;    ;    ; 8.236  ;
; Switches[9]  ; Data[9]     ; 9.046  ;    ;    ; 9.046  ;
; Switches[10] ; Data[10]    ; 9.047  ;    ;    ; 9.047  ;
; Switches[11] ; Data[11]    ; 9.012  ;    ;    ; 9.012  ;
; Switches[12] ; Data[12]    ; 9.270  ;    ;    ; 9.270  ;
; Switches[13] ; Data[13]    ; 12.748 ;    ;    ; 12.748 ;
; Switches[14] ; Data[14]    ; 12.722 ;    ;    ; 12.722 ;
; Switches[15] ; Data[15]    ; 12.489 ;    ;    ; 12.489 ;
+--------------+-------------+--------+----+----+--------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; Data[0]      ; Data[0]     ; 12.825 ;    ;    ; 12.825 ;
; Data[1]      ; Data[1]     ; 12.463 ;    ;    ; 12.463 ;
; Data[2]      ; Data[2]     ; 12.188 ;    ;    ; 12.188 ;
; Data[3]      ; Data[3]     ; 12.199 ;    ;    ; 12.199 ;
; Data[4]      ; Data[4]     ; 13.231 ;    ;    ; 13.231 ;
; Data[5]      ; Data[5]     ; 12.359 ;    ;    ; 12.359 ;
; Data[6]      ; Data[6]     ; 12.265 ;    ;    ; 12.265 ;
; Data[7]      ; Data[7]     ; 13.008 ;    ;    ; 13.008 ;
; Data[8]      ; Data[8]     ; 12.202 ;    ;    ; 12.202 ;
; Data[9]      ; Data[9]     ; 12.230 ;    ;    ; 12.230 ;
; Data[10]     ; Data[10]    ; 12.763 ;    ;    ; 12.763 ;
; Data[11]     ; Data[11]    ; 12.704 ;    ;    ; 12.704 ;
; Data[12]     ; Data[12]    ; 12.579 ;    ;    ; 12.579 ;
; Data[13]     ; Data[13]    ; 12.308 ;    ;    ; 12.308 ;
; Data[14]     ; Data[14]    ; 12.203 ;    ;    ; 12.203 ;
; Data[15]     ; Data[15]    ; 12.042 ;    ;    ; 12.042 ;
; Switches[0]  ; Data[0]     ; 9.763  ;    ;    ; 9.763  ;
; Switches[1]  ; Data[1]     ; 8.941  ;    ;    ; 8.941  ;
; Switches[2]  ; Data[2]     ; 9.041  ;    ;    ; 9.041  ;
; Switches[3]  ; Data[3]     ; 7.479  ;    ;    ; 7.479  ;
; Switches[4]  ; Data[4]     ; 8.374  ;    ;    ; 8.374  ;
; Switches[5]  ; Data[5]     ; 7.583  ;    ;    ; 7.583  ;
; Switches[6]  ; Data[6]     ; 7.468  ;    ;    ; 7.468  ;
; Switches[7]  ; Data[7]     ; 9.574  ;    ;    ; 9.574  ;
; Switches[8]  ; Data[8]     ; 8.236  ;    ;    ; 8.236  ;
; Switches[9]  ; Data[9]     ; 9.046  ;    ;    ; 9.046  ;
; Switches[10] ; Data[10]    ; 9.047  ;    ;    ; 9.047  ;
; Switches[11] ; Data[11]    ; 9.012  ;    ;    ; 9.012  ;
; Switches[12] ; Data[12]    ; 9.270  ;    ;    ; 9.270  ;
; Switches[13] ; Data[13]    ; 12.748 ;    ;    ; 12.748 ;
; Switches[14] ; Data[14]    ; 12.722 ;    ;    ; 12.722 ;
; Switches[15] ; Data[15]    ; 12.489 ;    ;    ; 12.489 ;
+--------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; Data[*]   ; clk        ; 11.882 ;      ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 12.417 ;      ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 12.427 ;      ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 12.414 ;      ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 12.394 ;      ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 12.115 ;      ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 12.115 ;      ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 12.115 ;      ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 12.098 ;      ; Rise       ; clk             ;
;  Data[8]  ; clk        ; 12.148 ;      ; Rise       ; clk             ;
;  Data[9]  ; clk        ; 12.148 ;      ; Rise       ; clk             ;
;  Data[10] ; clk        ; 11.904 ;      ; Rise       ; clk             ;
;  Data[11] ; clk        ; 11.904 ;      ; Rise       ; clk             ;
;  Data[12] ; clk        ; 11.894 ;      ; Rise       ; clk             ;
;  Data[13] ; clk        ; 11.894 ;      ; Rise       ; clk             ;
;  Data[14] ; clk        ; 11.882 ;      ; Rise       ; clk             ;
;  Data[15] ; clk        ; 11.882 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; Data[*]   ; clk        ; 8.562 ;      ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 9.097 ;      ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 9.107 ;      ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 9.094 ;      ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 9.074 ;      ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 8.795 ;      ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 8.795 ;      ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 8.795 ;      ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 8.778 ;      ; Rise       ; clk             ;
;  Data[8]  ; clk        ; 8.828 ;      ; Rise       ; clk             ;
;  Data[9]  ; clk        ; 8.828 ;      ; Rise       ; clk             ;
;  Data[10] ; clk        ; 8.584 ;      ; Rise       ; clk             ;
;  Data[11] ; clk        ; 8.584 ;      ; Rise       ; clk             ;
;  Data[12] ; clk        ; 8.574 ;      ; Rise       ; clk             ;
;  Data[13] ; clk        ; 8.574 ;      ; Rise       ; clk             ;
;  Data[14] ; clk        ; 8.562 ;      ; Rise       ; clk             ;
;  Data[15] ; clk        ; 8.562 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data[*]   ; clk        ; 11.882    ;           ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 12.417    ;           ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 12.427    ;           ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 12.414    ;           ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 12.394    ;           ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 12.115    ;           ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 12.115    ;           ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 12.115    ;           ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 12.098    ;           ; Rise       ; clk             ;
;  Data[8]  ; clk        ; 12.148    ;           ; Rise       ; clk             ;
;  Data[9]  ; clk        ; 12.148    ;           ; Rise       ; clk             ;
;  Data[10] ; clk        ; 11.904    ;           ; Rise       ; clk             ;
;  Data[11] ; clk        ; 11.904    ;           ; Rise       ; clk             ;
;  Data[12] ; clk        ; 11.894    ;           ; Rise       ; clk             ;
;  Data[13] ; clk        ; 11.894    ;           ; Rise       ; clk             ;
;  Data[14] ; clk        ; 11.882    ;           ; Rise       ; clk             ;
;  Data[15] ; clk        ; 11.882    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data[*]   ; clk        ; 8.562     ;           ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 9.097     ;           ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 9.107     ;           ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 9.094     ;           ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 9.074     ;           ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 8.795     ;           ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 8.795     ;           ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 8.795     ;           ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 8.778     ;           ; Rise       ; clk             ;
;  Data[8]  ; clk        ; 8.828     ;           ; Rise       ; clk             ;
;  Data[9]  ; clk        ; 8.828     ;           ; Rise       ; clk             ;
;  Data[10] ; clk        ; 8.584     ;           ; Rise       ; clk             ;
;  Data[11] ; clk        ; 8.584     ;           ; Rise       ; clk             ;
;  Data[12] ; clk        ; 8.574     ;           ; Rise       ; clk             ;
;  Data[13] ; clk        ; 8.574     ;           ; Rise       ; clk             ;
;  Data[14] ; clk        ; 8.562     ;           ; Rise       ; clk             ;
;  Data[15] ; clk        ; 8.562     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -2.433 ; -449.908      ;
; ISDU:Control|State.BR0 ; -0.819 ; -6.669        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -0.455 ; -2.237        ;
; ISDU:Control|State.BR0 ; 0.352  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.380 ; -259.380      ;
; ISDU:Control|State.BR0 ; 0.500  ; 0.000         ;
+------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+--------+-------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.433 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][8]  ; clk          ; clk         ; 1.000        ; -0.271     ; 3.194      ;
; -2.432 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][8]  ; clk          ; clk         ; 1.000        ; -0.271     ; 3.193      ;
; -2.413 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][9]  ; clk          ; clk         ; 1.000        ; -0.283     ; 3.162      ;
; -2.364 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[11]    ; clk          ; clk         ; 1.000        ; -0.281     ; 3.115      ;
; -2.358 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][9]  ; clk          ; clk         ; 1.000        ; -0.258     ; 3.132      ;
; -2.358 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][9]  ; clk          ; clk         ; 1.000        ; -0.258     ; 3.132      ;
; -2.352 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[14]               ; clk          ; clk         ; 1.000        ; -0.274     ; 3.110      ;
; -2.341 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][9]  ; clk          ; clk         ; 1.000        ; -0.254     ; 3.119      ;
; -2.339 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][11] ; clk          ; clk         ; 1.000        ; -0.264     ; 3.107      ;
; -2.339 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][9]  ; clk          ; clk         ; 1.000        ; -0.254     ; 3.117      ;
; -2.339 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][14] ; clk          ; clk         ; 1.000        ; -0.271     ; 3.100      ;
; -2.337 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][11] ; clk          ; clk         ; 1.000        ; -0.264     ; 3.105      ;
; -2.336 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][14] ; clk          ; clk         ; 1.000        ; -0.271     ; 3.097      ;
; -2.330 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][8]  ; clk          ; clk         ; 1.000        ; -0.258     ; 3.104      ;
; -2.330 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][8]  ; clk          ; clk         ; 1.000        ; -0.258     ; 3.104      ;
; -2.325 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][15] ; clk          ; clk         ; 1.000        ; -0.271     ; 3.086      ;
; -2.323 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][9]  ; clk          ; clk         ; 1.000        ; -0.254     ; 3.101      ;
; -2.323 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][15] ; clk          ; clk         ; 1.000        ; -0.271     ; 3.084      ;
; -2.322 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][11] ; clk          ; clk         ; 1.000        ; -0.258     ; 3.096      ;
; -2.322 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][9]  ; clk          ; clk         ; 1.000        ; -0.254     ; 3.100      ;
; -2.320 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][11] ; clk          ; clk         ; 1.000        ; -0.258     ; 3.094      ;
; -2.317 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][8]  ; clk          ; clk         ; 1.000        ; -0.254     ; 3.095      ;
; -2.314 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][10] ; clk          ; clk         ; 1.000        ; -0.258     ; 3.088      ;
; -2.314 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][10] ; clk          ; clk         ; 1.000        ; -0.258     ; 3.088      ;
; -2.314 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][12] ; clk          ; clk         ; 1.000        ; -0.250     ; 3.096      ;
; -2.313 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][8]  ; clk          ; clk         ; 1.000        ; -0.254     ; 3.091      ;
; -2.309 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][12] ; clk          ; clk         ; 1.000        ; -0.258     ; 3.083      ;
; -2.308 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[4][8]  ; clk          ; clk         ; 1.000        ; -0.271     ; 3.069      ;
; -2.307 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[6][8]  ; clk          ; clk         ; 1.000        ; -0.271     ; 3.068      ;
; -2.306 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][12] ; clk          ; clk         ; 1.000        ; -0.258     ; 3.080      ;
; -2.304 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[14]    ; clk          ; clk         ; 1.000        ; -0.280     ; 3.056      ;
; -2.303 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][14] ; clk          ; clk         ; 1.000        ; -0.254     ; 3.081      ;
; -2.301 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][14] ; clk          ; clk         ; 1.000        ; -0.254     ; 3.079      ;
; -2.301 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][13] ; clk          ; clk         ; 1.000        ; -0.258     ; 3.075      ;
; -2.294 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[13]    ; clk          ; clk         ; 1.000        ; -0.280     ; 3.046      ;
; -2.292 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][15] ; clk          ; clk         ; 1.000        ; -0.283     ; 3.041      ;
; -2.289 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[15]    ; clk          ; clk         ; 1.000        ; -0.281     ; 3.040      ;
; -2.288 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[0][9]  ; clk          ; clk         ; 1.000        ; -0.283     ; 3.037      ;
; -2.287 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[8]                ; clk          ; clk         ; 1.000        ; -0.246     ; 3.073      ;
; -2.286 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[10]    ; clk          ; clk         ; 1.000        ; -0.281     ; 3.037      ;
; -2.285 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[15]               ; clk          ; clk         ; 1.000        ; -0.278     ; 3.039      ;
; -2.285 ; ISDU:Control|State.add0 ; Mem2IO:inst2|hex_data[15]               ; clk          ; clk         ; 1.000        ; -0.278     ; 3.039      ;
; -2.282 ; ISDU:Control|State.add0 ; Mem2IO:inst2|hex_data[14]               ; clk          ; clk         ; 1.000        ; -0.278     ; 3.036      ;
; -2.271 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[8]                ; clk          ; clk         ; 1.000        ; -0.250     ; 3.053      ;
; -2.261 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][2]  ; clk          ; clk         ; 1.000        ; -0.271     ; 3.022      ;
; -2.259 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][2]  ; clk          ; clk         ; 1.000        ; -0.271     ; 3.020      ;
; -2.255 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][15] ; clk          ; clk         ; 1.000        ; -0.276     ; 3.011      ;
; -2.244 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][14] ; clk          ; clk         ; 1.000        ; -0.289     ; 2.987      ;
; -2.243 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][7]  ; clk          ; clk         ; 1.000        ; -0.258     ; 3.017      ;
; -2.239 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[2][7]  ; clk          ; clk         ; 1.000        ; -0.258     ; 3.013      ;
; -2.239 ; ISDU:Control|State.and0 ; IR:instruction_register|internal[11]    ; clk          ; clk         ; 1.000        ; -0.281     ; 2.990      ;
; -2.235 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[9]                ; clk          ; clk         ; 1.000        ; -0.246     ; 3.021      ;
; -2.234 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[11]               ; clk          ; clk         ; 1.000        ; -0.276     ; 2.990      ;
; -2.234 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[5]     ; clk          ; clk         ; 1.000        ; -0.280     ; 2.986      ;
; -2.233 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[3][9]  ; clk          ; clk         ; 1.000        ; -0.258     ; 3.007      ;
; -2.233 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[2][9]  ; clk          ; clk         ; 1.000        ; -0.258     ; 3.007      ;
; -2.229 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[11]               ; clk          ; clk         ; 1.000        ; -0.278     ; 2.983      ;
; -2.227 ; ISDU:Control|State.and0 ; reg16b:MDR|\regOp:ram[14]               ; clk          ; clk         ; 1.000        ; -0.274     ; 2.985      ;
; -2.226 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][13] ; clk          ; clk         ; 1.000        ; -0.264     ; 2.994      ;
; -2.223 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][13] ; clk          ; clk         ; 1.000        ; -0.264     ; 2.991      ;
; -2.222 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[12]               ; clk          ; clk         ; 1.000        ; -0.278     ; 2.976      ;
; -2.220 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[14]               ; clk          ; clk         ; 1.000        ; -0.246     ; 3.006      ;
; -2.220 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[9]                ; clk          ; clk         ; 1.000        ; -0.250     ; 3.002      ;
; -2.219 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][10] ; clk          ; clk         ; 1.000        ; -0.283     ; 2.968      ;
; -2.218 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][12] ; clk          ; clk         ; 1.000        ; -0.250     ; 3.000      ;
; -2.217 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][9]  ; clk          ; clk         ; 1.000        ; -0.250     ; 2.999      ;
; -2.216 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[9]     ; clk          ; clk         ; 1.000        ; -0.250     ; 2.998      ;
; -2.216 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[5][9]  ; clk          ; clk         ; 1.000        ; -0.254     ; 2.994      ;
; -2.214 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[3][13] ; clk          ; clk         ; 1.000        ; -0.258     ; 2.988      ;
; -2.214 ; ISDU:Control|State.add0 ; Mem2IO:inst2|hex_data[9]                ; clk          ; clk         ; 1.000        ; -0.250     ; 2.996      ;
; -2.214 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[1][11] ; clk          ; clk         ; 1.000        ; -0.264     ; 2.982      ;
; -2.214 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[7][9]  ; clk          ; clk         ; 1.000        ; -0.254     ; 2.992      ;
; -2.214 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[7][14] ; clk          ; clk         ; 1.000        ; -0.271     ; 2.975      ;
; -2.213 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][11] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.991      ;
; -2.212 ; ISDU:Control|State.add0 ; Mem2IO:inst2|hex_data[8]                ; clk          ; clk         ; 1.000        ; -0.250     ; 2.994      ;
; -2.212 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[0][11] ; clk          ; clk         ; 1.000        ; -0.264     ; 2.980      ;
; -2.211 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][11] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.989      ;
; -2.211 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[7]     ; clk          ; clk         ; 1.000        ; -0.270     ; 2.973      ;
; -2.211 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[5][14] ; clk          ; clk         ; 1.000        ; -0.271     ; 2.972      ;
; -2.210 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][11] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.988      ;
; -2.208 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][11] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.986      ;
; -2.206 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[12]    ; clk          ; clk         ; 1.000        ; -0.280     ; 2.958      ;
; -2.205 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[5][12] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.983      ;
; -2.205 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[3][8]  ; clk          ; clk         ; 1.000        ; -0.258     ; 2.979      ;
; -2.205 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[2][8]  ; clk          ; clk         ; 1.000        ; -0.258     ; 2.979      ;
; -2.204 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[4][12] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.982      ;
; -2.202 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][12] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.980      ;
; -2.202 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[7][12] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.980      ;
; -2.200 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[5][15] ; clk          ; clk         ; 1.000        ; -0.271     ; 2.961      ;
; -2.198 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][14] ; clk          ; clk         ; 1.000        ; -0.250     ; 2.980      ;
; -2.198 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[6][9]  ; clk          ; clk         ; 1.000        ; -0.254     ; 2.976      ;
; -2.198 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[7][15] ; clk          ; clk         ; 1.000        ; -0.271     ; 2.959      ;
; -2.197 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[2][11] ; clk          ; clk         ; 1.000        ; -0.258     ; 2.971      ;
; -2.197 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[4][9]  ; clk          ; clk         ; 1.000        ; -0.254     ; 2.975      ;
; -2.196 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[1][8]  ; clk          ; clk         ; 1.000        ; -0.250     ; 2.978      ;
; -2.195 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[3][11] ; clk          ; clk         ; 1.000        ; -0.258     ; 2.969      ;
; -2.194 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[0][8]  ; clk          ; clk         ; 1.000        ; -0.250     ; 2.976      ;
; -2.192 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[5][8]  ; clk          ; clk         ; 1.000        ; -0.254     ; 2.970      ;
; -2.190 ; ISDU:Control|State.add0 ; regStruct:inst1|regFile:inst|ram[6][13] ; clk          ; clk         ; 1.000        ; -0.254     ; 2.968      ;
; -2.189 ; ISDU:Control|State.and0 ; regStruct:inst1|regFile:inst|ram[3][10] ; clk          ; clk         ; 1.000        ; -0.258     ; 2.963      ;
+--------+-------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ISDU:Control|State.BR0'                                                                                                                             ;
+--------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+
; -0.819 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.059     ; 1.238      ;
; -0.785 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.057     ; 1.206      ;
; -0.744 ; ISDU:Control|State.and0              ; ISDU:Control|ALUK[0]                  ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.191     ; 1.070      ;
; -0.735 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.056     ; 1.157      ;
; -0.715 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.006     ; 1.222      ;
; -0.697 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.006     ; 1.204      ;
; -0.668 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.066     ; 1.183      ;
; -0.663 ; ISDU:Control|State.STR1              ; ISDU:Control|ALUK[1]                  ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.272     ; 0.996      ;
; -0.650 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.051      ; 1.181      ;
; -0.645 ; ISDU:Control|State.not0              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.286     ; 0.872      ;
; -0.622 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.057     ; 1.043      ;
; -0.616 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.017     ; 1.112      ;
; -0.616 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.053      ; 1.149      ;
; -0.595 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.286     ; 0.822      ;
; -0.586 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.006     ; 1.093      ;
; -0.579 ; ISDU:Control|State.STR1              ; ISDU:Control|Next_state.STR2_376      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.337     ; 0.728      ;
; -0.566 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.054      ; 1.100      ;
; -0.562 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.057     ; 1.229      ;
; -0.556 ; ISDU:Control|State.STR3              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.013     ; 1.056      ;
; -0.555 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.068     ; 1.068      ;
; -0.548 ; ISDU:Control|State.LDR3              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.009     ; 1.052      ;
; -0.541 ; ISDU:Control|State.not0              ; ISDU:Control|ALUK[1]                  ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.272     ; 0.874      ;
; -0.530 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.053      ; 1.063      ;
; -0.520 ; ISDU:Control|State.STR1              ; ISDU:Control|ALUK[0]                  ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.191     ; 0.846      ;
; -0.519 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.066     ; 1.034      ;
; -0.517 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.067     ; 1.090      ;
; -0.481 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.065     ; 1.056      ;
; -0.479 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.008     ; 0.984      ;
; -0.471 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.065     ; 0.987      ;
; -0.466 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.005     ; 0.974      ;
; -0.457 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.054     ; 1.050      ;
; -0.444 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.066     ; 0.959      ;
; -0.433 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.064     ; 1.009      ;
; -0.422 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.057     ; 0.843      ;
; -0.421 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.059     ; 1.086      ;
; -0.405 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.054     ; 0.998      ;
; -0.385 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.057     ; 1.052      ;
; -0.366 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.054     ; 0.959      ;
; -0.359 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; 0.053      ; 0.892      ;
; -0.337 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.056     ; 1.005      ;
; -0.323 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.053     ; 0.917      ;
; -0.313 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.057     ; 0.980      ;
; -0.251 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.Halted_528    ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.069     ; 0.841      ;
; -0.216 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.065     ; 0.791      ;
; -0.154 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.056     ; 0.745      ;
; -0.058 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.065     ; 0.633      ;
; -0.044 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_488 ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.007     ; 0.360      ;
; 0.148  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_480    ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.002     ; 0.361      ;
; 0.169  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_496   ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.007     ; 0.351      ;
; 0.238  ; ISDU:Control|State.STR2              ; ISDU:Control|Next_state.STR3_368      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.017     ; 0.355      ;
; 0.251  ; ISDU:Control|State.LDR1              ; ISDU:Control|Next_state.LDR2_408      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.004     ; 0.357      ;
; 0.253  ; ISDU:Control|State.STR0              ; ISDU:Control|Next_state.STR1_384      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.003     ; 0.351      ;
; 0.254  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_472    ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.002     ; 0.357      ;
; 0.254  ; ISDU:Control|State.LDR0              ; ISDU:Control|Next_state.LDR1_416      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.003     ; 0.349      ;
; 0.256  ; ISDU:Control|State.LDR2              ; ISDU:Control|Next_state.LDR3_400      ; clk          ; ISDU:Control|State.BR0 ; 1.000        ; -0.003     ; 0.356      ;
+--------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                         ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.455 ; ISDU:Control|Next_state.and0_456          ; ISDU:Control|State.and0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.345      ; 0.042      ;
; -0.337 ; ISDU:Control|Next_state.add0_464          ; ISDU:Control|State.add0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.227      ; 0.042      ;
; -0.179 ; ISDU:Control|Next_state.LDR0_424          ; ISDU:Control|State.LDR0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.069      ; 0.042      ;
; -0.178 ; ISDU:Control|Next_state.BR0_440           ; ISDU:Control|State.BR0                    ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.068      ; 0.042      ;
; -0.174 ; ISDU:Control|Next_state.STR2_376          ; ISDU:Control|State.STR2                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.064      ; 0.042      ;
; -0.127 ; ISDU:Control|Next_state.STR3_368          ; ISDU:Control|State.STR3                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.017      ; 0.042      ;
; -0.118 ; ISDU:Control|Next_state.PCtoMAR_504       ; ISDU:Control|State.PCtoMAR                ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.008      ; 0.042      ;
; -0.117 ; ISDU:Control|Next_state.LoadMDR_496       ; ISDU:Control|State.LoadMDR                ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.007      ; 0.042      ;
; -0.117 ; ISDU:Control|Next_state.LoadMDR_2_488     ; ISDU:Control|State.LoadMDR_2              ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.007      ; 0.042      ;
; -0.113 ; ISDU:Control|Next_state.LDR3_400          ; ISDU:Control|State.LDR3                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.003      ; 0.042      ;
; -0.112 ; ISDU:Control|Next_state.Decode_472        ; ISDU:Control|State.Decode                 ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.002      ; 0.042      ;
; -0.112 ; ISDU:Control|Next_state.LoadIR_480        ; ISDU:Control|State.LoadIR                 ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.002      ; 0.042      ;
; -0.098 ; ISDU:Control|Next_state.not0_448          ; ISDU:Control|State.not0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.334      ; 0.388      ;
; 0.006  ; ISDU:Control|Next_state.Halted_528        ; ISDU:Control|State.Halted                 ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.069      ; 0.227      ;
; 0.045  ; ISDU:Control|Next_state.STR1_384          ; ISDU:Control|State.STR1                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.281      ; 0.478      ;
; 0.053  ; ISDU:Control|Next_state.LDR2_408          ; ISDU:Control|State.LDR2                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.004      ; 0.209      ;
; 0.057  ; ISDU:Control|Next_state.LDR1_416          ; ISDU:Control|State.LDR1                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.003      ; 0.212      ;
; 0.084  ; ISDU:Control|Next_state.STR0_392          ; ISDU:Control|State.STR0                   ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; 0.059      ; 0.295      ;
; 0.215  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[0]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[0]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.358  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.371  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.474  ; regStruct:inst1|regFile:inst|ram[2][10]   ; regStruct:inst1|regFile:inst|SR2out[10]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.626      ;
; 0.485  ; regStruct:inst1|regFile:inst|ram[3][7]    ; regStruct:inst1|regFile:inst|SR1out[7]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.493  ; ISDU:Control|ALUK[1]                      ; reg16b:MDR|\regOp:ram[0]                  ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.002     ; 0.643      ;
; 0.496  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; reg16b:MDR|\regOp:ram[11]                 ; Mem2IO:inst2|hex_data[11]                 ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.504  ; regStruct:inst1|regFile:inst|ram[3][14]   ; regStruct:inst1|regFile:inst|SR2out[14]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; regStruct:inst1|regFile:inst|ram[5][15]   ; regStruct:inst1|regFile:inst|SR1out[15]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.511  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515  ; ISDU:Control|ALUK[1]                      ; regStruct:inst1|regFile:inst|ram[3][6]    ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.001     ; 0.666      ;
; 0.521  ; reg16b:MDR|\regOp:ram[8]                  ; IR:instruction_register|internal[8]       ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.528  ; regStruct:inst1|regFile:inst|ram[2][13]   ; regStruct:inst1|regFile:inst|SR2out[13]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.531  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; regStruct:inst1|regFile:inst|ram[3][6]    ; regStruct:inst1|regFile:inst|SR1out[6]    ; clk                    ; clk         ; 0.000        ; -0.001     ; 0.699      ;
; 0.551  ; ISDU:Control|ALUK[0]                      ; reg16b:MDR|\regOp:ram[0]                  ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.083     ; 0.620      ;
; 0.554  ; regStruct:inst1|regFile:inst|ram[3][0]    ; regStruct:inst1|regFile:inst|SR1out[0]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.554  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[0]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; clk                    ; clk         ; 0.000        ; -0.002     ; 0.704      ;
; 0.554  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.556  ; regStruct:inst1|regFile:inst|ram[3][9]    ; regStruct:inst1|regFile:inst|SR2out[9]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.559  ; regStruct:inst1|regFile:inst|ram[5][14]   ; regStruct:inst1|regFile:inst|SR1out[14]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.565  ; ISDU:Control|ALUK[1]                      ; regStruct:inst1|regFile:inst|ram[5][3]    ; ISDU:Control|State.BR0 ; clk         ; 0.000        ; -0.002     ; 0.715      ;
; 0.566  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[13] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[15] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.581  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[9]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[12] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[11] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[4]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.585  ; reg16b:MDR|\regOp:ram[1]                  ; reg16b:MDR|\regOp:ram[1]                  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.586  ; regStruct:inst1|regFile:inst|ram[5][7]    ; regStruct:inst1|regFile:inst|SR1out[7]    ; clk                    ; clk         ; 0.000        ; -0.004     ; 0.734      ;
; 0.588  ; reg16b:MDR|\regOp:ram[7]                  ; regStruct:inst1|regFile:inst|ram[1][7]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.589  ; reg16b:MDR|\regOp:ram[3]                  ; regStruct:inst1|regFile:inst|ram[5][3]    ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.589  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[8]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.594  ; regStruct:inst1|regFile:inst|ram[5][11]   ; regStruct:inst1|regFile:inst|SR2out[11]   ; clk                    ; clk         ; 0.000        ; -0.004     ; 0.742      ;
; 0.594  ; regStruct:inst1|regFile:inst|ram[7][9]    ; regStruct:inst1|regFile:inst|SR1out[9]    ; clk                    ; clk         ; 0.000        ; -0.004     ; 0.742      ;
; 0.595  ; regStruct:inst1|regFile:inst|ram[7][5]    ; regStruct:inst1|regFile:inst|SR1out[5]    ; clk                    ; clk         ; 0.000        ; -0.004     ; 0.743      ;
; 0.595  ; regStruct:inst1|regFile:inst|ram[7][5]    ; regStruct:inst1|regFile:inst|SR2out[5]    ; clk                    ; clk         ; 0.000        ; -0.004     ; 0.743      ;
; 0.601  ; regStruct:inst1|regFile:inst|ram[2][12]   ; regStruct:inst1|regFile:inst|SR2out[12]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[1]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[5]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.602  ; regStruct:inst1|regFile:inst|ram[7][14]   ; regStruct:inst1|regFile:inst|SR1out[14]   ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.602  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[2]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[6]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[10] ; PCstruct:inst|reg16b:PCreg|\regOp:ram[14] ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[3]  ; PCstruct:inst|reg16b:PCreg|\regOp:ram[7]  ; clk                    ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.605  ; regStruct:inst1|regFile:inst|ram[5][10]   ; regStruct:inst1|regFile:inst|SR1out[10]   ; clk                    ; clk         ; 0.000        ; -0.004     ; 0.753      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ISDU:Control|State.BR0'                                                                                                                             ;
+-------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+
; 0.352 ; ISDU:Control|State.LDR0              ; ISDU:Control|Next_state.LDR1_416      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.003     ; 0.349      ;
; 0.354 ; ISDU:Control|State.STR0              ; ISDU:Control|Next_state.STR1_384      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.003     ; 0.351      ;
; 0.358 ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_496   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.007     ; 0.351      ;
; 0.359 ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_472    ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.002     ; 0.357      ;
; 0.359 ; ISDU:Control|State.LDR2              ; ISDU:Control|Next_state.LDR3_400      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.003     ; 0.356      ;
; 0.361 ; ISDU:Control|State.LDR1              ; ISDU:Control|Next_state.LDR2_408      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.004     ; 0.357      ;
; 0.363 ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_480    ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.002     ; 0.361      ;
; 0.367 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_488 ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.007     ; 0.360      ;
; 0.372 ; ISDU:Control|State.STR2              ; ISDU:Control|Next_state.STR3_368      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.017     ; 0.355      ;
; 0.698 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.065     ; 0.633      ;
; 0.801 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.056     ; 0.745      ;
; 0.839 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.053      ; 0.892      ;
; 0.856 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.065     ; 0.791      ;
; 0.900 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.057     ; 0.843      ;
; 0.910 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.Halted_528    ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.069     ; 0.841      ;
; 0.970 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.053     ; 0.917      ;
; 0.979 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.005     ; 0.974      ;
; 0.992 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.008     ; 0.984      ;
; 1.010 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.053      ; 1.063      ;
; 1.013 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.054     ; 0.959      ;
; 1.025 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.066     ; 0.959      ;
; 1.037 ; ISDU:Control|State.STR1              ; ISDU:Control|ALUK[0]                  ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.191     ; 0.846      ;
; 1.037 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.057     ; 0.980      ;
; 1.046 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.054      ; 1.100      ;
; 1.052 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.054     ; 0.998      ;
; 1.052 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.065     ; 0.987      ;
; 1.061 ; ISDU:Control|State.LDR3              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.009     ; 1.052      ;
; 1.061 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.056     ; 1.005      ;
; 1.065 ; ISDU:Control|State.STR1              ; ISDU:Control|Next_state.STR2_376      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.337     ; 0.728      ;
; 1.069 ; ISDU:Control|State.STR3              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.013     ; 1.056      ;
; 1.073 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.064     ; 1.009      ;
; 1.096 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.053      ; 1.149      ;
; 1.099 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.006     ; 1.093      ;
; 1.100 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.057     ; 1.043      ;
; 1.100 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.066     ; 1.034      ;
; 1.104 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_448      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.054     ; 1.050      ;
; 1.108 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.286     ; 0.822      ;
; 1.109 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.057     ; 1.052      ;
; 1.121 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.065     ; 1.056      ;
; 1.129 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.017     ; 1.112      ;
; 1.130 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_464      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; 0.051      ; 1.181      ;
; 1.136 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.068     ; 1.068      ;
; 1.145 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.059     ; 1.086      ;
; 1.146 ; ISDU:Control|State.not0              ; ISDU:Control|ALUK[1]                  ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.272     ; 0.874      ;
; 1.157 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_456      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.067     ; 1.090      ;
; 1.158 ; ISDU:Control|State.not0              ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.286     ; 0.872      ;
; 1.210 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.006     ; 1.204      ;
; 1.213 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.056     ; 1.157      ;
; 1.228 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_504   ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.006     ; 1.222      ;
; 1.249 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.LDR0_424      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.066     ; 1.183      ;
; 1.261 ; ISDU:Control|State.and0              ; ISDU:Control|ALUK[0]                  ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.191     ; 1.070      ;
; 1.263 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.057     ; 1.206      ;
; 1.268 ; ISDU:Control|State.STR1              ; ISDU:Control|ALUK[1]                  ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.272     ; 0.996      ;
; 1.286 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.STR0_392      ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.057     ; 1.229      ;
; 1.297 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.BR0_440       ; clk          ; ISDU:Control|State.BR0 ; 0.000        ; -0.059     ; 1.238      ;
+-------+--------------------------------------+---------------------------------------+--------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.BR0               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.BR0               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.Decode            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.Decode            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.Halted            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.Halted            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LDR0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LDR0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LDR1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LDR1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LDR2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LDR2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LDR3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LDR3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadIR            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadIR            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadMDR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadMDR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadMDR_2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadMDR_2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.PCtoMAR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.PCtoMAR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.STR0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.STR0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.STR1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.STR1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.STR2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.STR2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.STR3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.STR3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.add0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.add0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.and0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.and0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.not0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.not0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[9]             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ISDU:Control|State.BR0'                                                                                ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|ALUK[0]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|ALUK[0]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|ALUK[1]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|ALUK[1]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.BR0_440|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.BR0_440|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.Decode_472|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.Decode_472|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.Halted_528|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.Halted_528|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR0_424|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR0_424|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR1_416|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR1_416|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR2_408|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR2_408|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR3_400|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LDR3_400|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadIR_480|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadIR_480|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadMDR_2_488|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadMDR_2_488|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadMDR_496|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.LoadMDR_496|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.PCtoMAR_504|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.PCtoMAR_504|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR0_392|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR0_392|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR1_384|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR1_384|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR2_376|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR2_376|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR3_368|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.STR3_368|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.add0_464|datab      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.add0_464|datab      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.and0_456|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.and0_456|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.not0_448|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|Next_state.not0_448|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|State.BR0|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|State.BR0|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Fall       ; Control|WideOr0~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr0~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr0~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; Control|WideOr21~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|ALUK[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|ALUK[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|ALUK[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|ALUK[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.BR0_440        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.BR0_440        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.Decode_472     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.Decode_472     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.Halted_528     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.Halted_528     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR0_424       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR0_424       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR1_416       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR1_416       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR2_408       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR2_408       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR3_400       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LDR3_400       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadIR_480     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadIR_480     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadMDR_2_488  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadMDR_2_488  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadMDR_496    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.LoadMDR_496    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.PCtoMAR_504    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.PCtoMAR_504    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR0_392       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR0_392       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR1_384       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR1_384       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR2_376       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR2_376       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR3_368       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.STR3_368       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.add0_464       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.add0_464       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.and0_456       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.and0_456       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.not0_448       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.BR0 ; Rise       ; ISDU:Control|Next_state.not0_448       ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Run           ; ISDU:Control|State.BR0 ; 3.536 ; 3.536 ; Rise       ; ISDU:Control|State.BR0 ;
; Data[*]       ; clk                    ; 3.438 ; 3.438 ; Rise       ; clk                    ;
;  Data[0]      ; clk                    ; 3.240 ; 3.240 ; Rise       ; clk                    ;
;  Data[1]      ; clk                    ; 3.200 ; 3.200 ; Rise       ; clk                    ;
;  Data[2]      ; clk                    ; 3.125 ; 3.125 ; Rise       ; clk                    ;
;  Data[3]      ; clk                    ; 3.168 ; 3.168 ; Rise       ; clk                    ;
;  Data[4]      ; clk                    ; 3.438 ; 3.438 ; Rise       ; clk                    ;
;  Data[5]      ; clk                    ; 3.248 ; 3.248 ; Rise       ; clk                    ;
;  Data[6]      ; clk                    ; 3.145 ; 3.145 ; Rise       ; clk                    ;
;  Data[7]      ; clk                    ; 3.385 ; 3.385 ; Rise       ; clk                    ;
;  Data[8]      ; clk                    ; 3.292 ; 3.292 ; Rise       ; clk                    ;
;  Data[9]      ; clk                    ; 3.171 ; 3.171 ; Rise       ; clk                    ;
;  Data[10]     ; clk                    ; 3.393 ; 3.393 ; Rise       ; clk                    ;
;  Data[11]     ; clk                    ; 3.413 ; 3.413 ; Rise       ; clk                    ;
;  Data[12]     ; clk                    ; 3.284 ; 3.284 ; Rise       ; clk                    ;
;  Data[13]     ; clk                    ; 3.324 ; 3.324 ; Rise       ; clk                    ;
;  Data[14]     ; clk                    ; 3.225 ; 3.225 ; Rise       ; clk                    ;
;  Data[15]     ; clk                    ; 3.060 ; 3.060 ; Rise       ; clk                    ;
; Switches[*]   ; clk                    ; 3.570 ; 3.570 ; Rise       ; clk                    ;
;  Switches[0]  ; clk                    ; 1.280 ; 1.280 ; Rise       ; clk                    ;
;  Switches[1]  ; clk                    ; 1.003 ; 1.003 ; Rise       ; clk                    ;
;  Switches[2]  ; clk                    ; 1.123 ; 1.123 ; Rise       ; clk                    ;
;  Switches[3]  ; clk                    ; 0.357 ; 0.357 ; Rise       ; clk                    ;
;  Switches[4]  ; clk                    ; 0.577 ; 0.577 ; Rise       ; clk                    ;
;  Switches[5]  ; clk                    ; 0.430 ; 0.430 ; Rise       ; clk                    ;
;  Switches[6]  ; clk                    ; 0.294 ; 0.294 ; Rise       ; clk                    ;
;  Switches[7]  ; clk                    ; 1.341 ; 1.341 ; Rise       ; clk                    ;
;  Switches[8]  ; clk                    ; 0.951 ; 0.951 ; Rise       ; clk                    ;
;  Switches[9]  ; clk                    ; 1.257 ; 1.257 ; Rise       ; clk                    ;
;  Switches[10] ; clk                    ; 1.142 ; 1.142 ; Rise       ; clk                    ;
;  Switches[11] ; clk                    ; 1.149 ; 1.149 ; Rise       ; clk                    ;
;  Switches[12] ; clk                    ; 1.223 ; 1.223 ; Rise       ; clk                    ;
;  Switches[13] ; clk                    ; 3.570 ; 3.570 ; Rise       ; clk                    ;
;  Switches[14] ; clk                    ; 3.549 ; 3.549 ; Rise       ; clk                    ;
;  Switches[15] ; clk                    ; 3.346 ; 3.346 ; Rise       ; clk                    ;
+---------------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Run           ; ISDU:Control|State.BR0 ; -2.855 ; -2.855 ; Rise       ; ISDU:Control|State.BR0 ;
; Data[*]       ; clk                    ; -2.417 ; -2.417 ; Rise       ; clk                    ;
;  Data[0]      ; clk                    ; -2.536 ; -2.536 ; Rise       ; clk                    ;
;  Data[1]      ; clk                    ; -2.482 ; -2.482 ; Rise       ; clk                    ;
;  Data[2]      ; clk                    ; -2.681 ; -2.681 ; Rise       ; clk                    ;
;  Data[3]      ; clk                    ; -2.433 ; -2.433 ; Rise       ; clk                    ;
;  Data[4]      ; clk                    ; -2.699 ; -2.699 ; Rise       ; clk                    ;
;  Data[5]      ; clk                    ; -2.548 ; -2.548 ; Rise       ; clk                    ;
;  Data[6]      ; clk                    ; -2.439 ; -2.439 ; Rise       ; clk                    ;
;  Data[7]      ; clk                    ; -2.643 ; -2.643 ; Rise       ; clk                    ;
;  Data[8]      ; clk                    ; -2.553 ; -2.553 ; Rise       ; clk                    ;
;  Data[9]      ; clk                    ; -2.852 ; -2.852 ; Rise       ; clk                    ;
;  Data[10]     ; clk                    ; -2.655 ; -2.655 ; Rise       ; clk                    ;
;  Data[11]     ; clk                    ; -2.687 ; -2.687 ; Rise       ; clk                    ;
;  Data[12]     ; clk                    ; -2.586 ; -2.586 ; Rise       ; clk                    ;
;  Data[13]     ; clk                    ; -2.584 ; -2.584 ; Rise       ; clk                    ;
;  Data[14]     ; clk                    ; -2.478 ; -2.478 ; Rise       ; clk                    ;
;  Data[15]     ; clk                    ; -2.417 ; -2.417 ; Rise       ; clk                    ;
; Switches[*]   ; clk                    ; 0.412  ; 0.412  ; Rise       ; clk                    ;
;  Switches[0]  ; clk                    ; -0.576 ; -0.576 ; Rise       ; clk                    ;
;  Switches[1]  ; clk                    ; -0.285 ; -0.285 ; Rise       ; clk                    ;
;  Switches[2]  ; clk                    ; -0.679 ; -0.679 ; Rise       ; clk                    ;
;  Switches[3]  ; clk                    ; 0.378  ; 0.378  ; Rise       ; clk                    ;
;  Switches[4]  ; clk                    ; 0.162  ; 0.162  ; Rise       ; clk                    ;
;  Switches[5]  ; clk                    ; 0.270  ; 0.270  ; Rise       ; clk                    ;
;  Switches[6]  ; clk                    ; 0.412  ; 0.412  ; Rise       ; clk                    ;
;  Switches[7]  ; clk                    ; -0.599 ; -0.599 ; Rise       ; clk                    ;
;  Switches[8]  ; clk                    ; -0.212 ; -0.212 ; Rise       ; clk                    ;
;  Switches[9]  ; clk                    ; -0.938 ; -0.938 ; Rise       ; clk                    ;
;  Switches[10] ; clk                    ; -0.404 ; -0.404 ; Rise       ; clk                    ;
;  Switches[11] ; clk                    ; -0.423 ; -0.423 ; Rise       ; clk                    ;
;  Switches[12] ; clk                    ; -0.525 ; -0.525 ; Rise       ; clk                    ;
;  Switches[13] ; clk                    ; -2.830 ; -2.830 ; Rise       ; clk                    ;
;  Switches[14] ; clk                    ; -2.802 ; -2.802 ; Rise       ; clk                    ;
;  Switches[15] ; clk                    ; -2.703 ; -2.703 ; Rise       ; clk                    ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data[*]   ; ISDU:Control|State.BR0 ; 5.391 ; 5.391 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[0]  ; ISDU:Control|State.BR0 ; 5.135 ; 5.135 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[1]  ; ISDU:Control|State.BR0 ; 5.098 ; 5.098 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[2]  ; ISDU:Control|State.BR0 ; 5.242 ; 5.242 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[3]  ; ISDU:Control|State.BR0 ; 5.082 ; 5.082 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[4]  ; ISDU:Control|State.BR0 ; 5.312 ; 5.312 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[5]  ; ISDU:Control|State.BR0 ; 4.896 ; 4.896 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[6]  ; ISDU:Control|State.BR0 ; 4.966 ; 4.966 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[7]  ; ISDU:Control|State.BR0 ; 5.259 ; 5.259 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[8]  ; ISDU:Control|State.BR0 ; 5.136 ; 5.136 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[9]  ; ISDU:Control|State.BR0 ; 5.188 ; 5.188 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[10] ; ISDU:Control|State.BR0 ; 5.391 ; 5.391 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[11] ; ISDU:Control|State.BR0 ; 5.091 ; 5.091 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[12] ; ISDU:Control|State.BR0 ; 5.100 ; 5.100 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[13] ; ISDU:Control|State.BR0 ; 5.052 ; 5.052 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[14] ; ISDU:Control|State.BR0 ; 5.100 ; 5.100 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[15] ; ISDU:Control|State.BR0 ; 4.984 ; 4.984 ; Rise       ; ISDU:Control|State.BR0 ;
; ADDR[*]   ; clk                    ; 4.816 ; 4.816 ; Rise       ; clk                    ;
;  ADDR[0]  ; clk                    ; 4.586 ; 4.586 ; Rise       ; clk                    ;
;  ADDR[1]  ; clk                    ; 4.575 ; 4.575 ; Rise       ; clk                    ;
;  ADDR[2]  ; clk                    ; 4.654 ; 4.654 ; Rise       ; clk                    ;
;  ADDR[3]  ; clk                    ; 4.566 ; 4.566 ; Rise       ; clk                    ;
;  ADDR[4]  ; clk                    ; 4.674 ; 4.674 ; Rise       ; clk                    ;
;  ADDR[5]  ; clk                    ; 4.729 ; 4.729 ; Rise       ; clk                    ;
;  ADDR[6]  ; clk                    ; 4.492 ; 4.492 ; Rise       ; clk                    ;
;  ADDR[7]  ; clk                    ; 4.754 ; 4.754 ; Rise       ; clk                    ;
;  ADDR[8]  ; clk                    ; 4.183 ; 4.183 ; Rise       ; clk                    ;
;  ADDR[9]  ; clk                    ; 4.194 ; 4.194 ; Rise       ; clk                    ;
;  ADDR[10] ; clk                    ; 4.816 ; 4.816 ; Rise       ; clk                    ;
;  ADDR[11] ; clk                    ; 4.680 ; 4.680 ; Rise       ; clk                    ;
;  ADDR[12] ; clk                    ; 4.613 ; 4.613 ; Rise       ; clk                    ;
;  ADDR[13] ; clk                    ; 4.497 ; 4.497 ; Rise       ; clk                    ;
;  ADDR[14] ; clk                    ; 4.174 ; 4.174 ; Rise       ; clk                    ;
;  ADDR[15] ; clk                    ; 4.541 ; 4.541 ; Rise       ; clk                    ;
; Data[*]   ; clk                    ; 7.058 ; 7.058 ; Rise       ; clk                    ;
;  Data[0]  ; clk                    ; 6.791 ; 6.791 ; Rise       ; clk                    ;
;  Data[1]  ; clk                    ; 6.593 ; 6.593 ; Rise       ; clk                    ;
;  Data[2]  ; clk                    ; 6.752 ; 6.752 ; Rise       ; clk                    ;
;  Data[3]  ; clk                    ; 6.440 ; 6.440 ; Rise       ; clk                    ;
;  Data[4]  ; clk                    ; 6.887 ; 6.887 ; Rise       ; clk                    ;
;  Data[5]  ; clk                    ; 6.600 ; 6.600 ; Rise       ; clk                    ;
;  Data[6]  ; clk                    ; 6.667 ; 6.667 ; Rise       ; clk                    ;
;  Data[7]  ; clk                    ; 6.849 ; 6.849 ; Rise       ; clk                    ;
;  Data[8]  ; clk                    ; 6.981 ; 6.981 ; Rise       ; clk                    ;
;  Data[9]  ; clk                    ; 7.038 ; 7.038 ; Rise       ; clk                    ;
;  Data[10] ; clk                    ; 7.058 ; 7.058 ; Rise       ; clk                    ;
;  Data[11] ; clk                    ; 6.793 ; 6.793 ; Rise       ; clk                    ;
;  Data[12] ; clk                    ; 6.773 ; 6.773 ; Rise       ; clk                    ;
;  Data[13] ; clk                    ; 6.775 ; 6.775 ; Rise       ; clk                    ;
;  Data[14] ; clk                    ; 6.832 ; 6.832 ; Rise       ; clk                    ;
;  Data[15] ; clk                    ; 6.769 ; 6.769 ; Rise       ; clk                    ;
; Hex0[*]   ; clk                    ; 4.733 ; 4.733 ; Rise       ; clk                    ;
;  Hex0[0]  ; clk                    ; 4.542 ; 4.542 ; Rise       ; clk                    ;
;  Hex0[1]  ; clk                    ; 4.589 ; 4.589 ; Rise       ; clk                    ;
;  Hex0[2]  ; clk                    ; 4.733 ; 4.733 ; Rise       ; clk                    ;
;  Hex0[3]  ; clk                    ; 4.453 ; 4.453 ; Rise       ; clk                    ;
;  Hex0[4]  ; clk                    ; 4.460 ; 4.460 ; Rise       ; clk                    ;
;  Hex0[5]  ; clk                    ; 4.439 ; 4.439 ; Rise       ; clk                    ;
;  Hex0[6]  ; clk                    ; 4.451 ; 4.451 ; Rise       ; clk                    ;
; Hex1[*]   ; clk                    ; 5.068 ; 5.068 ; Rise       ; clk                    ;
;  Hex1[0]  ; clk                    ; 5.049 ; 5.049 ; Rise       ; clk                    ;
;  Hex1[1]  ; clk                    ; 5.068 ; 5.068 ; Rise       ; clk                    ;
;  Hex1[2]  ; clk                    ; 4.761 ; 4.761 ; Rise       ; clk                    ;
;  Hex1[3]  ; clk                    ; 4.912 ; 4.912 ; Rise       ; clk                    ;
;  Hex1[4]  ; clk                    ; 4.943 ; 4.943 ; Rise       ; clk                    ;
;  Hex1[5]  ; clk                    ; 4.699 ; 4.699 ; Rise       ; clk                    ;
;  Hex1[6]  ; clk                    ; 4.845 ; 4.845 ; Rise       ; clk                    ;
; Hex2[*]   ; clk                    ; 5.542 ; 5.542 ; Rise       ; clk                    ;
;  Hex2[0]  ; clk                    ; 5.260 ; 5.260 ; Rise       ; clk                    ;
;  Hex2[1]  ; clk                    ; 5.007 ; 5.007 ; Rise       ; clk                    ;
;  Hex2[2]  ; clk                    ; 5.400 ; 5.400 ; Rise       ; clk                    ;
;  Hex2[3]  ; clk                    ; 5.203 ; 5.203 ; Rise       ; clk                    ;
;  Hex2[4]  ; clk                    ; 5.329 ; 5.329 ; Rise       ; clk                    ;
;  Hex2[5]  ; clk                    ; 5.542 ; 5.542 ; Rise       ; clk                    ;
;  Hex2[6]  ; clk                    ; 5.456 ; 5.456 ; Rise       ; clk                    ;
; Hex3[*]   ; clk                    ; 5.534 ; 5.534 ; Rise       ; clk                    ;
;  Hex3[0]  ; clk                    ; 5.093 ; 5.093 ; Rise       ; clk                    ;
;  Hex3[1]  ; clk                    ; 5.534 ; 5.534 ; Rise       ; clk                    ;
;  Hex3[2]  ; clk                    ; 5.122 ; 5.122 ; Rise       ; clk                    ;
;  Hex3[3]  ; clk                    ; 5.482 ; 5.482 ; Rise       ; clk                    ;
;  Hex3[4]  ; clk                    ; 5.317 ; 5.317 ; Rise       ; clk                    ;
;  Hex3[5]  ; clk                    ; 5.365 ; 5.365 ; Rise       ; clk                    ;
;  Hex3[6]  ; clk                    ; 5.215 ; 5.215 ; Rise       ; clk                    ;
; OE        ; clk                    ; 4.720 ; 4.720 ; Rise       ; clk                    ;
; WE        ; clk                    ; 4.665 ; 4.665 ; Rise       ; clk                    ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data[*]   ; ISDU:Control|State.BR0 ; 4.706 ; 4.706 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[0]  ; ISDU:Control|State.BR0 ; 4.951 ; 4.951 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[1]  ; ISDU:Control|State.BR0 ; 4.897 ; 4.897 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[2]  ; ISDU:Control|State.BR0 ; 5.027 ; 5.027 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[3]  ; ISDU:Control|State.BR0 ; 4.749 ; 4.749 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[4]  ; ISDU:Control|State.BR0 ; 5.130 ; 5.130 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[5]  ; ISDU:Control|State.BR0 ; 4.706 ; 4.706 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[6]  ; ISDU:Control|State.BR0 ; 4.708 ; 4.708 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[7]  ; ISDU:Control|State.BR0 ; 4.982 ; 4.982 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[8]  ; ISDU:Control|State.BR0 ; 5.011 ; 5.011 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[9]  ; ISDU:Control|State.BR0 ; 4.981 ; 4.981 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[10] ; ISDU:Control|State.BR0 ; 5.210 ; 5.210 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[11] ; ISDU:Control|State.BR0 ; 4.904 ; 4.904 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[12] ; ISDU:Control|State.BR0 ; 4.967 ; 4.967 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[13] ; ISDU:Control|State.BR0 ; 4.988 ; 4.988 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[14] ; ISDU:Control|State.BR0 ; 5.037 ; 5.037 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[15] ; ISDU:Control|State.BR0 ; 4.859 ; 4.859 ; Rise       ; ISDU:Control|State.BR0 ;
; ADDR[*]   ; clk                    ; 4.174 ; 4.174 ; Rise       ; clk                    ;
;  ADDR[0]  ; clk                    ; 4.586 ; 4.586 ; Rise       ; clk                    ;
;  ADDR[1]  ; clk                    ; 4.575 ; 4.575 ; Rise       ; clk                    ;
;  ADDR[2]  ; clk                    ; 4.654 ; 4.654 ; Rise       ; clk                    ;
;  ADDR[3]  ; clk                    ; 4.566 ; 4.566 ; Rise       ; clk                    ;
;  ADDR[4]  ; clk                    ; 4.674 ; 4.674 ; Rise       ; clk                    ;
;  ADDR[5]  ; clk                    ; 4.729 ; 4.729 ; Rise       ; clk                    ;
;  ADDR[6]  ; clk                    ; 4.492 ; 4.492 ; Rise       ; clk                    ;
;  ADDR[7]  ; clk                    ; 4.754 ; 4.754 ; Rise       ; clk                    ;
;  ADDR[8]  ; clk                    ; 4.183 ; 4.183 ; Rise       ; clk                    ;
;  ADDR[9]  ; clk                    ; 4.194 ; 4.194 ; Rise       ; clk                    ;
;  ADDR[10] ; clk                    ; 4.816 ; 4.816 ; Rise       ; clk                    ;
;  ADDR[11] ; clk                    ; 4.680 ; 4.680 ; Rise       ; clk                    ;
;  ADDR[12] ; clk                    ; 4.613 ; 4.613 ; Rise       ; clk                    ;
;  ADDR[13] ; clk                    ; 4.497 ; 4.497 ; Rise       ; clk                    ;
;  ADDR[14] ; clk                    ; 4.174 ; 4.174 ; Rise       ; clk                    ;
;  ADDR[15] ; clk                    ; 4.541 ; 4.541 ; Rise       ; clk                    ;
; Data[*]   ; clk                    ; 4.526 ; 4.526 ; Rise       ; clk                    ;
;  Data[0]  ; clk                    ; 4.893 ; 4.893 ; Rise       ; clk                    ;
;  Data[1]  ; clk                    ; 4.880 ; 4.880 ; Rise       ; clk                    ;
;  Data[2]  ; clk                    ; 4.711 ; 4.711 ; Rise       ; clk                    ;
;  Data[3]  ; clk                    ; 4.775 ; 4.775 ; Rise       ; clk                    ;
;  Data[4]  ; clk                    ; 5.127 ; 5.127 ; Rise       ; clk                    ;
;  Data[5]  ; clk                    ; 4.998 ; 4.998 ; Rise       ; clk                    ;
;  Data[6]  ; clk                    ; 4.843 ; 4.843 ; Rise       ; clk                    ;
;  Data[7]  ; clk                    ; 4.526 ; 4.526 ; Rise       ; clk                    ;
;  Data[8]  ; clk                    ; 4.692 ; 4.692 ; Rise       ; clk                    ;
;  Data[9]  ; clk                    ; 4.667 ; 4.667 ; Rise       ; clk                    ;
;  Data[10] ; clk                    ; 5.315 ; 5.315 ; Rise       ; clk                    ;
;  Data[11] ; clk                    ; 4.658 ; 4.658 ; Rise       ; clk                    ;
;  Data[12] ; clk                    ; 5.092 ; 5.092 ; Rise       ; clk                    ;
;  Data[13] ; clk                    ; 4.962 ; 4.962 ; Rise       ; clk                    ;
;  Data[14] ; clk                    ; 5.284 ; 5.284 ; Rise       ; clk                    ;
;  Data[15] ; clk                    ; 4.687 ; 4.687 ; Rise       ; clk                    ;
; Hex0[*]   ; clk                    ; 3.994 ; 3.994 ; Rise       ; clk                    ;
;  Hex0[0]  ; clk                    ; 4.057 ; 4.057 ; Rise       ; clk                    ;
;  Hex0[1]  ; clk                    ; 4.144 ; 4.144 ; Rise       ; clk                    ;
;  Hex0[2]  ; clk                    ; 4.059 ; 4.059 ; Rise       ; clk                    ;
;  Hex0[3]  ; clk                    ; 3.994 ; 3.994 ; Rise       ; clk                    ;
;  Hex0[4]  ; clk                    ; 4.016 ; 4.016 ; Rise       ; clk                    ;
;  Hex0[5]  ; clk                    ; 4.004 ; 4.004 ; Rise       ; clk                    ;
;  Hex0[6]  ; clk                    ; 4.008 ; 4.008 ; Rise       ; clk                    ;
; Hex1[*]   ; clk                    ; 4.286 ; 4.286 ; Rise       ; clk                    ;
;  Hex1[0]  ; clk                    ; 4.644 ; 4.644 ; Rise       ; clk                    ;
;  Hex1[1]  ; clk                    ; 4.656 ; 4.656 ; Rise       ; clk                    ;
;  Hex1[2]  ; clk                    ; 4.356 ; 4.356 ; Rise       ; clk                    ;
;  Hex1[3]  ; clk                    ; 4.508 ; 4.508 ; Rise       ; clk                    ;
;  Hex1[4]  ; clk                    ; 4.540 ; 4.540 ; Rise       ; clk                    ;
;  Hex1[5]  ; clk                    ; 4.286 ; 4.286 ; Rise       ; clk                    ;
;  Hex1[6]  ; clk                    ; 4.432 ; 4.432 ; Rise       ; clk                    ;
; Hex2[*]   ; clk                    ; 4.377 ; 4.377 ; Rise       ; clk                    ;
;  Hex2[0]  ; clk                    ; 4.900 ; 4.900 ; Rise       ; clk                    ;
;  Hex2[1]  ; clk                    ; 4.643 ; 4.643 ; Rise       ; clk                    ;
;  Hex2[2]  ; clk                    ; 4.563 ; 4.563 ; Rise       ; clk                    ;
;  Hex2[3]  ; clk                    ; 4.377 ; 4.377 ; Rise       ; clk                    ;
;  Hex2[4]  ; clk                    ; 4.503 ; 4.503 ; Rise       ; clk                    ;
;  Hex2[5]  ; clk                    ; 4.703 ; 4.703 ; Rise       ; clk                    ;
;  Hex2[6]  ; clk                    ; 4.622 ; 4.622 ; Rise       ; clk                    ;
; Hex3[*]   ; clk                    ; 4.554 ; 4.554 ; Rise       ; clk                    ;
;  Hex3[0]  ; clk                    ; 4.554 ; 4.554 ; Rise       ; clk                    ;
;  Hex3[1]  ; clk                    ; 4.983 ; 4.983 ; Rise       ; clk                    ;
;  Hex3[2]  ; clk                    ; 4.569 ; 4.569 ; Rise       ; clk                    ;
;  Hex3[3]  ; clk                    ; 4.930 ; 4.930 ; Rise       ; clk                    ;
;  Hex3[4]  ; clk                    ; 4.774 ; 4.774 ; Rise       ; clk                    ;
;  Hex3[5]  ; clk                    ; 4.824 ; 4.824 ; Rise       ; clk                    ;
;  Hex3[6]  ; clk                    ; 4.675 ; 4.675 ; Rise       ; clk                    ;
; OE        ; clk                    ; 4.493 ; 4.493 ; Rise       ; clk                    ;
; WE        ; clk                    ; 4.530 ; 4.530 ; Rise       ; clk                    ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; Data[0]      ; Data[0]     ; 6.906 ;    ;    ; 6.906 ;
; Data[1]      ; Data[1]     ; 6.757 ;    ;    ; 6.757 ;
; Data[2]      ; Data[2]     ; 6.626 ;    ;    ; 6.626 ;
; Data[3]      ; Data[3]     ; 6.643 ;    ;    ; 6.643 ;
; Data[4]      ; Data[4]     ; 7.044 ;    ;    ; 7.044 ;
; Data[5]      ; Data[5]     ; 6.684 ;    ;    ; 6.684 ;
; Data[6]      ; Data[6]     ; 6.637 ;    ;    ; 6.637 ;
; Data[7]      ; Data[7]     ; 6.935 ;    ;    ; 6.935 ;
; Data[8]      ; Data[8]     ; 6.598 ;    ;    ; 6.598 ;
; Data[9]      ; Data[9]     ; 6.671 ;    ;    ; 6.671 ;
; Data[10]     ; Data[10]    ; 6.869 ;    ;    ; 6.869 ;
; Data[11]     ; Data[11]    ; 6.845 ;    ;    ; 6.845 ;
; Data[12]     ; Data[12]    ; 6.768 ;    ;    ; 6.768 ;
; Data[13]     ; Data[13]    ; 6.627 ;    ;    ; 6.627 ;
; Data[14]     ; Data[14]    ; 6.602 ;    ;    ; 6.602 ;
; Data[15]     ; Data[15]    ; 6.477 ;    ;    ; 6.477 ;
; Switches[0]  ; Data[0]     ; 4.946 ;    ;    ; 4.946 ;
; Switches[1]  ; Data[1]     ; 4.560 ;    ;    ; 4.560 ;
; Switches[2]  ; Data[2]     ; 4.624 ;    ;    ; 4.624 ;
; Switches[3]  ; Data[3]     ; 3.832 ;    ;    ; 3.832 ;
; Switches[4]  ; Data[4]     ; 4.183 ;    ;    ; 4.183 ;
; Switches[5]  ; Data[5]     ; 3.866 ;    ;    ; 3.866 ;
; Switches[6]  ; Data[6]     ; 3.786 ;    ;    ; 3.786 ;
; Switches[7]  ; Data[7]     ; 4.891 ;    ;    ; 4.891 ;
; Switches[8]  ; Data[8]     ; 4.257 ;    ;    ; 4.257 ;
; Switches[9]  ; Data[9]     ; 4.757 ;    ;    ; 4.757 ;
; Switches[10] ; Data[10]    ; 4.618 ;    ;    ; 4.618 ;
; Switches[11] ; Data[11]    ; 4.581 ;    ;    ; 4.581 ;
; Switches[12] ; Data[12]    ; 4.707 ;    ;    ; 4.707 ;
; Switches[13] ; Data[13]    ; 6.873 ;    ;    ; 6.873 ;
; Switches[14] ; Data[14]    ; 6.926 ;    ;    ; 6.926 ;
; Switches[15] ; Data[15]    ; 6.763 ;    ;    ; 6.763 ;
+--------------+-------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; Data[0]      ; Data[0]     ; 6.906 ;    ;    ; 6.906 ;
; Data[1]      ; Data[1]     ; 6.757 ;    ;    ; 6.757 ;
; Data[2]      ; Data[2]     ; 6.626 ;    ;    ; 6.626 ;
; Data[3]      ; Data[3]     ; 6.643 ;    ;    ; 6.643 ;
; Data[4]      ; Data[4]     ; 7.044 ;    ;    ; 7.044 ;
; Data[5]      ; Data[5]     ; 6.684 ;    ;    ; 6.684 ;
; Data[6]      ; Data[6]     ; 6.637 ;    ;    ; 6.637 ;
; Data[7]      ; Data[7]     ; 6.935 ;    ;    ; 6.935 ;
; Data[8]      ; Data[8]     ; 6.598 ;    ;    ; 6.598 ;
; Data[9]      ; Data[9]     ; 6.671 ;    ;    ; 6.671 ;
; Data[10]     ; Data[10]    ; 6.869 ;    ;    ; 6.869 ;
; Data[11]     ; Data[11]    ; 6.845 ;    ;    ; 6.845 ;
; Data[12]     ; Data[12]    ; 6.768 ;    ;    ; 6.768 ;
; Data[13]     ; Data[13]    ; 6.627 ;    ;    ; 6.627 ;
; Data[14]     ; Data[14]    ; 6.602 ;    ;    ; 6.602 ;
; Data[15]     ; Data[15]    ; 6.477 ;    ;    ; 6.477 ;
; Switches[0]  ; Data[0]     ; 4.946 ;    ;    ; 4.946 ;
; Switches[1]  ; Data[1]     ; 4.560 ;    ;    ; 4.560 ;
; Switches[2]  ; Data[2]     ; 4.624 ;    ;    ; 4.624 ;
; Switches[3]  ; Data[3]     ; 3.832 ;    ;    ; 3.832 ;
; Switches[4]  ; Data[4]     ; 4.183 ;    ;    ; 4.183 ;
; Switches[5]  ; Data[5]     ; 3.866 ;    ;    ; 3.866 ;
; Switches[6]  ; Data[6]     ; 3.786 ;    ;    ; 3.786 ;
; Switches[7]  ; Data[7]     ; 4.891 ;    ;    ; 4.891 ;
; Switches[8]  ; Data[8]     ; 4.257 ;    ;    ; 4.257 ;
; Switches[9]  ; Data[9]     ; 4.757 ;    ;    ; 4.757 ;
; Switches[10] ; Data[10]    ; 4.618 ;    ;    ; 4.618 ;
; Switches[11] ; Data[11]    ; 4.581 ;    ;    ; 4.581 ;
; Switches[12] ; Data[12]    ; 4.707 ;    ;    ; 4.707 ;
; Switches[13] ; Data[13]    ; 6.873 ;    ;    ; 6.873 ;
; Switches[14] ; Data[14]    ; 6.926 ;    ;    ; 6.926 ;
; Switches[15] ; Data[15]    ; 6.763 ;    ;    ; 6.763 ;
+--------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; Data[*]   ; clk        ; 6.143 ;      ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 6.407 ;      ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 6.417 ;      ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 6.407 ;      ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 6.387 ;      ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 6.244 ;      ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 6.244 ;      ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 6.244 ;      ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 6.228 ;      ; Rise       ; clk             ;
;  Data[8]  ; clk        ; 6.278 ;      ; Rise       ; clk             ;
;  Data[9]  ; clk        ; 6.278 ;      ; Rise       ; clk             ;
;  Data[10] ; clk        ; 6.167 ;      ; Rise       ; clk             ;
;  Data[11] ; clk        ; 6.167 ;      ; Rise       ; clk             ;
;  Data[12] ; clk        ; 6.157 ;      ; Rise       ; clk             ;
;  Data[13] ; clk        ; 6.157 ;      ; Rise       ; clk             ;
;  Data[14] ; clk        ; 6.143 ;      ; Rise       ; clk             ;
;  Data[15] ; clk        ; 6.143 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; Data[*]   ; clk        ; 4.636 ;      ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 4.900 ;      ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 4.910 ;      ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 4.900 ;      ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 4.880 ;      ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 4.737 ;      ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 4.737 ;      ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 4.737 ;      ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 4.721 ;      ; Rise       ; clk             ;
;  Data[8]  ; clk        ; 4.771 ;      ; Rise       ; clk             ;
;  Data[9]  ; clk        ; 4.771 ;      ; Rise       ; clk             ;
;  Data[10] ; clk        ; 4.660 ;      ; Rise       ; clk             ;
;  Data[11] ; clk        ; 4.660 ;      ; Rise       ; clk             ;
;  Data[12] ; clk        ; 4.650 ;      ; Rise       ; clk             ;
;  Data[13] ; clk        ; 4.650 ;      ; Rise       ; clk             ;
;  Data[14] ; clk        ; 4.636 ;      ; Rise       ; clk             ;
;  Data[15] ; clk        ; 4.636 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data[*]   ; clk        ; 6.143     ;           ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 6.407     ;           ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 6.417     ;           ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 6.407     ;           ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 6.387     ;           ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 6.244     ;           ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 6.244     ;           ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 6.244     ;           ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 6.228     ;           ; Rise       ; clk             ;
;  Data[8]  ; clk        ; 6.278     ;           ; Rise       ; clk             ;
;  Data[9]  ; clk        ; 6.278     ;           ; Rise       ; clk             ;
;  Data[10] ; clk        ; 6.167     ;           ; Rise       ; clk             ;
;  Data[11] ; clk        ; 6.167     ;           ; Rise       ; clk             ;
;  Data[12] ; clk        ; 6.157     ;           ; Rise       ; clk             ;
;  Data[13] ; clk        ; 6.157     ;           ; Rise       ; clk             ;
;  Data[14] ; clk        ; 6.143     ;           ; Rise       ; clk             ;
;  Data[15] ; clk        ; 6.143     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data[*]   ; clk        ; 4.636     ;           ; Rise       ; clk             ;
;  Data[0]  ; clk        ; 4.900     ;           ; Rise       ; clk             ;
;  Data[1]  ; clk        ; 4.910     ;           ; Rise       ; clk             ;
;  Data[2]  ; clk        ; 4.900     ;           ; Rise       ; clk             ;
;  Data[3]  ; clk        ; 4.880     ;           ; Rise       ; clk             ;
;  Data[4]  ; clk        ; 4.737     ;           ; Rise       ; clk             ;
;  Data[5]  ; clk        ; 4.737     ;           ; Rise       ; clk             ;
;  Data[6]  ; clk        ; 4.737     ;           ; Rise       ; clk             ;
;  Data[7]  ; clk        ; 4.721     ;           ; Rise       ; clk             ;
;  Data[8]  ; clk        ; 4.771     ;           ; Rise       ; clk             ;
;  Data[9]  ; clk        ; 4.771     ;           ; Rise       ; clk             ;
;  Data[10] ; clk        ; 4.660     ;           ; Rise       ; clk             ;
;  Data[11] ; clk        ; 4.660     ;           ; Rise       ; clk             ;
;  Data[12] ; clk        ; 4.650     ;           ; Rise       ; clk             ;
;  Data[13] ; clk        ; 4.650     ;           ; Rise       ; clk             ;
;  Data[14] ; clk        ; 4.636     ;           ; Rise       ; clk             ;
;  Data[15] ; clk        ; 4.636     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -6.900    ; -0.819 ; N/A      ; N/A     ; -1.380              ;
;  ISDU:Control|State.BR0 ; -2.766    ; 0.323  ; N/A      ; N/A     ; 0.500               ;
;  clk                    ; -6.900    ; -0.819 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS         ; -1375.744 ; -2.237 ; 0.0      ; 0.0     ; -259.38             ;
;  ISDU:Control|State.BR0 ; -28.519   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                    ; -1347.225 ; -2.237 ; N/A      ; N/A     ; -259.380            ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Run           ; ISDU:Control|State.BR0 ; 6.709 ; 6.709 ; Rise       ; ISDU:Control|State.BR0 ;
; Data[*]       ; clk                    ; 6.902 ; 6.902 ; Rise       ; clk                    ;
;  Data[0]      ; clk                    ; 6.482 ; 6.482 ; Rise       ; clk                    ;
;  Data[1]      ; clk                    ; 6.274 ; 6.274 ; Rise       ; clk                    ;
;  Data[2]      ; clk                    ; 6.155 ; 6.155 ; Rise       ; clk                    ;
;  Data[3]      ; clk                    ; 6.189 ; 6.189 ; Rise       ; clk                    ;
;  Data[4]      ; clk                    ; 6.902 ; 6.902 ; Rise       ; clk                    ;
;  Data[5]      ; clk                    ; 6.476 ; 6.476 ; Rise       ; clk                    ;
;  Data[6]      ; clk                    ; 6.237 ; 6.237 ; Rise       ; clk                    ;
;  Data[7]      ; clk                    ; 6.802 ; 6.802 ; Rise       ; clk                    ;
;  Data[8]      ; clk                    ; 6.509 ; 6.509 ; Rise       ; clk                    ;
;  Data[9]      ; clk                    ; 6.267 ; 6.267 ; Rise       ; clk                    ;
;  Data[10]     ; clk                    ; 6.756 ; 6.756 ; Rise       ; clk                    ;
;  Data[11]     ; clk                    ; 6.774 ; 6.774 ; Rise       ; clk                    ;
;  Data[12]     ; clk                    ; 6.551 ; 6.551 ; Rise       ; clk                    ;
;  Data[13]     ; clk                    ; 6.629 ; 6.629 ; Rise       ; clk                    ;
;  Data[14]     ; clk                    ; 6.457 ; 6.457 ; Rise       ; clk                    ;
;  Data[15]     ; clk                    ; 6.145 ; 6.145 ; Rise       ; clk                    ;
; Switches[*]   ; clk                    ; 7.069 ; 7.069 ; Rise       ; clk                    ;
;  Switches[0]  ; clk                    ; 3.420 ; 3.420 ; Rise       ; clk                    ;
;  Switches[1]  ; clk                    ; 2.752 ; 2.752 ; Rise       ; clk                    ;
;  Switches[2]  ; clk                    ; 3.008 ; 3.008 ; Rise       ; clk                    ;
;  Switches[3]  ; clk                    ; 1.469 ; 1.469 ; Rise       ; clk                    ;
;  Switches[4]  ; clk                    ; 2.045 ; 2.045 ; Rise       ; clk                    ;
;  Switches[5]  ; clk                    ; 1.700 ; 1.700 ; Rise       ; clk                    ;
;  Switches[6]  ; clk                    ; 1.440 ; 1.440 ; Rise       ; clk                    ;
;  Switches[7]  ; clk                    ; 3.368 ; 3.368 ; Rise       ; clk                    ;
;  Switches[8]  ; clk                    ; 2.543 ; 2.543 ; Rise       ; clk                    ;
;  Switches[9]  ; clk                    ; 3.083 ; 3.083 ; Rise       ; clk                    ;
;  Switches[10] ; clk                    ; 3.040 ; 3.040 ; Rise       ; clk                    ;
;  Switches[11] ; clk                    ; 3.082 ; 3.082 ; Rise       ; clk                    ;
;  Switches[12] ; clk                    ; 3.242 ; 3.242 ; Rise       ; clk                    ;
;  Switches[13] ; clk                    ; 7.069 ; 7.069 ; Rise       ; clk                    ;
;  Switches[14] ; clk                    ; 6.976 ; 6.976 ; Rise       ; clk                    ;
;  Switches[15] ; clk                    ; 6.592 ; 6.592 ; Rise       ; clk                    ;
+---------------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Run           ; ISDU:Control|State.BR0 ; -2.855 ; -2.855 ; Rise       ; ISDU:Control|State.BR0 ;
; Data[*]       ; clk                    ; -2.417 ; -2.417 ; Rise       ; clk                    ;
;  Data[0]      ; clk                    ; -2.536 ; -2.536 ; Rise       ; clk                    ;
;  Data[1]      ; clk                    ; -2.482 ; -2.482 ; Rise       ; clk                    ;
;  Data[2]      ; clk                    ; -2.681 ; -2.681 ; Rise       ; clk                    ;
;  Data[3]      ; clk                    ; -2.433 ; -2.433 ; Rise       ; clk                    ;
;  Data[4]      ; clk                    ; -2.699 ; -2.699 ; Rise       ; clk                    ;
;  Data[5]      ; clk                    ; -2.548 ; -2.548 ; Rise       ; clk                    ;
;  Data[6]      ; clk                    ; -2.439 ; -2.439 ; Rise       ; clk                    ;
;  Data[7]      ; clk                    ; -2.643 ; -2.643 ; Rise       ; clk                    ;
;  Data[8]      ; clk                    ; -2.553 ; -2.553 ; Rise       ; clk                    ;
;  Data[9]      ; clk                    ; -2.852 ; -2.852 ; Rise       ; clk                    ;
;  Data[10]     ; clk                    ; -2.655 ; -2.655 ; Rise       ; clk                    ;
;  Data[11]     ; clk                    ; -2.687 ; -2.687 ; Rise       ; clk                    ;
;  Data[12]     ; clk                    ; -2.586 ; -2.586 ; Rise       ; clk                    ;
;  Data[13]     ; clk                    ; -2.584 ; -2.584 ; Rise       ; clk                    ;
;  Data[14]     ; clk                    ; -2.478 ; -2.478 ; Rise       ; clk                    ;
;  Data[15]     ; clk                    ; -2.417 ; -2.417 ; Rise       ; clk                    ;
; Switches[*]   ; clk                    ; 0.412  ; 0.412  ; Rise       ; clk                    ;
;  Switches[0]  ; clk                    ; -0.576 ; -0.576 ; Rise       ; clk                    ;
;  Switches[1]  ; clk                    ; -0.285 ; -0.285 ; Rise       ; clk                    ;
;  Switches[2]  ; clk                    ; -0.679 ; -0.679 ; Rise       ; clk                    ;
;  Switches[3]  ; clk                    ; 0.378  ; 0.378  ; Rise       ; clk                    ;
;  Switches[4]  ; clk                    ; 0.162  ; 0.162  ; Rise       ; clk                    ;
;  Switches[5]  ; clk                    ; 0.270  ; 0.270  ; Rise       ; clk                    ;
;  Switches[6]  ; clk                    ; 0.412  ; 0.412  ; Rise       ; clk                    ;
;  Switches[7]  ; clk                    ; -0.599 ; -0.599 ; Rise       ; clk                    ;
;  Switches[8]  ; clk                    ; -0.212 ; -0.212 ; Rise       ; clk                    ;
;  Switches[9]  ; clk                    ; -0.938 ; -0.938 ; Rise       ; clk                    ;
;  Switches[10] ; clk                    ; -0.404 ; -0.404 ; Rise       ; clk                    ;
;  Switches[11] ; clk                    ; -0.423 ; -0.423 ; Rise       ; clk                    ;
;  Switches[12] ; clk                    ; -0.525 ; -0.525 ; Rise       ; clk                    ;
;  Switches[13] ; clk                    ; -2.830 ; -2.830 ; Rise       ; clk                    ;
;  Switches[14] ; clk                    ; -2.802 ; -2.802 ; Rise       ; clk                    ;
;  Switches[15] ; clk                    ; -2.703 ; -2.703 ; Rise       ; clk                    ;
+---------------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data[*]   ; ISDU:Control|State.BR0 ; 10.752 ; 10.752 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[0]  ; ISDU:Control|State.BR0 ; 10.128 ; 10.128 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[1]  ; ISDU:Control|State.BR0 ; 10.062 ; 10.062 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[2]  ; ISDU:Control|State.BR0 ; 10.341 ; 10.341 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[3]  ; ISDU:Control|State.BR0 ; 10.036 ; 10.036 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[4]  ; ISDU:Control|State.BR0 ; 10.596 ; 10.596 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[5]  ; ISDU:Control|State.BR0 ; 9.649  ; 9.649  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[6]  ; ISDU:Control|State.BR0 ; 9.815  ; 9.815  ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[7]  ; ISDU:Control|State.BR0 ; 10.384 ; 10.384 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[8]  ; ISDU:Control|State.BR0 ; 10.177 ; 10.177 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[9]  ; ISDU:Control|State.BR0 ; 10.219 ; 10.219 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[10] ; ISDU:Control|State.BR0 ; 10.752 ; 10.752 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[11] ; ISDU:Control|State.BR0 ; 10.114 ; 10.114 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[12] ; ISDU:Control|State.BR0 ; 10.138 ; 10.138 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[13] ; ISDU:Control|State.BR0 ; 10.022 ; 10.022 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[14] ; ISDU:Control|State.BR0 ; 10.030 ; 10.030 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[15] ; ISDU:Control|State.BR0 ; 9.856  ; 9.856  ; Rise       ; ISDU:Control|State.BR0 ;
; ADDR[*]   ; clk                    ; 8.674  ; 8.674  ; Rise       ; clk                    ;
;  ADDR[0]  ; clk                    ; 8.352  ; 8.352  ; Rise       ; clk                    ;
;  ADDR[1]  ; clk                    ; 8.337  ; 8.337  ; Rise       ; clk                    ;
;  ADDR[2]  ; clk                    ; 8.480  ; 8.480  ; Rise       ; clk                    ;
;  ADDR[3]  ; clk                    ; 8.341  ; 8.341  ; Rise       ; clk                    ;
;  ADDR[4]  ; clk                    ; 8.596  ; 8.596  ; Rise       ; clk                    ;
;  ADDR[5]  ; clk                    ; 8.674  ; 8.674  ; Rise       ; clk                    ;
;  ADDR[6]  ; clk                    ; 8.097  ; 8.097  ; Rise       ; clk                    ;
;  ADDR[7]  ; clk                    ; 8.546  ; 8.546  ; Rise       ; clk                    ;
;  ADDR[8]  ; clk                    ; 7.399  ; 7.399  ; Rise       ; clk                    ;
;  ADDR[9]  ; clk                    ; 7.420  ; 7.420  ; Rise       ; clk                    ;
;  ADDR[10] ; clk                    ; 8.614  ; 8.614  ; Rise       ; clk                    ;
;  ADDR[11] ; clk                    ; 8.602  ; 8.602  ; Rise       ; clk                    ;
;  ADDR[12] ; clk                    ; 8.428  ; 8.428  ; Rise       ; clk                    ;
;  ADDR[13] ; clk                    ; 8.140  ; 8.140  ; Rise       ; clk                    ;
;  ADDR[14] ; clk                    ; 7.411  ; 7.411  ; Rise       ; clk                    ;
;  ADDR[15] ; clk                    ; 8.327  ; 8.327  ; Rise       ; clk                    ;
; Data[*]   ; clk                    ; 14.204 ; 14.204 ; Rise       ; clk                    ;
;  Data[0]  ; clk                    ; 13.640 ; 13.640 ; Rise       ; clk                    ;
;  Data[1]  ; clk                    ; 13.332 ; 13.332 ; Rise       ; clk                    ;
;  Data[2]  ; clk                    ; 13.657 ; 13.657 ; Rise       ; clk                    ;
;  Data[3]  ; clk                    ; 12.947 ; 12.947 ; Rise       ; clk                    ;
;  Data[4]  ; clk                    ; 14.005 ; 14.005 ; Rise       ; clk                    ;
;  Data[5]  ; clk                    ; 13.304 ; 13.304 ; Rise       ; clk                    ;
;  Data[6]  ; clk                    ; 13.443 ; 13.443 ; Rise       ; clk                    ;
;  Data[7]  ; clk                    ; 13.806 ; 13.806 ; Rise       ; clk                    ;
;  Data[8]  ; clk                    ; 14.076 ; 14.076 ; Rise       ; clk                    ;
;  Data[9]  ; clk                    ; 14.167 ; 14.167 ; Rise       ; clk                    ;
;  Data[10] ; clk                    ; 14.204 ; 14.204 ; Rise       ; clk                    ;
;  Data[11] ; clk                    ; 13.660 ; 13.660 ; Rise       ; clk                    ;
;  Data[12] ; clk                    ; 13.611 ; 13.611 ; Rise       ; clk                    ;
;  Data[13] ; clk                    ; 13.560 ; 13.560 ; Rise       ; clk                    ;
;  Data[14] ; clk                    ; 13.641 ; 13.641 ; Rise       ; clk                    ;
;  Data[15] ; clk                    ; 13.557 ; 13.557 ; Rise       ; clk                    ;
; Hex0[*]   ; clk                    ; 8.637  ; 8.637  ; Rise       ; clk                    ;
;  Hex0[0]  ; clk                    ; 8.342  ; 8.342  ; Rise       ; clk                    ;
;  Hex0[1]  ; clk                    ; 8.441  ; 8.441  ; Rise       ; clk                    ;
;  Hex0[2]  ; clk                    ; 8.637  ; 8.637  ; Rise       ; clk                    ;
;  Hex0[3]  ; clk                    ; 8.121  ; 8.121  ; Rise       ; clk                    ;
;  Hex0[4]  ; clk                    ; 8.143  ; 8.143  ; Rise       ; clk                    ;
;  Hex0[5]  ; clk                    ; 8.123  ; 8.123  ; Rise       ; clk                    ;
;  Hex0[6]  ; clk                    ; 8.135  ; 8.135  ; Rise       ; clk                    ;
; Hex1[*]   ; clk                    ; 9.540  ; 9.540  ; Rise       ; clk                    ;
;  Hex1[0]  ; clk                    ; 9.515  ; 9.515  ; Rise       ; clk                    ;
;  Hex1[1]  ; clk                    ; 9.540  ; 9.540  ; Rise       ; clk                    ;
;  Hex1[2]  ; clk                    ; 9.019  ; 9.019  ; Rise       ; clk                    ;
;  Hex1[3]  ; clk                    ; 9.338  ; 9.338  ; Rise       ; clk                    ;
;  Hex1[4]  ; clk                    ; 9.373  ; 9.373  ; Rise       ; clk                    ;
;  Hex1[5]  ; clk                    ; 8.777  ; 8.777  ; Rise       ; clk                    ;
;  Hex1[6]  ; clk                    ; 9.136  ; 9.136  ; Rise       ; clk                    ;
; Hex2[*]   ; clk                    ; 10.463 ; 10.463 ; Rise       ; clk                    ;
;  Hex2[0]  ; clk                    ; 10.021 ; 10.021 ; Rise       ; clk                    ;
;  Hex2[1]  ; clk                    ; 9.382  ; 9.382  ; Rise       ; clk                    ;
;  Hex2[2]  ; clk                    ; 10.252 ; 10.252 ; Rise       ; clk                    ;
;  Hex2[3]  ; clk                    ; 9.765  ; 9.765  ; Rise       ; clk                    ;
;  Hex2[4]  ; clk                    ; 10.140 ; 10.140 ; Rise       ; clk                    ;
;  Hex2[5]  ; clk                    ; 10.348 ; 10.348 ; Rise       ; clk                    ;
;  Hex2[6]  ; clk                    ; 10.463 ; 10.463 ; Rise       ; clk                    ;
; Hex3[*]   ; clk                    ; 10.497 ; 10.497 ; Rise       ; clk                    ;
;  Hex3[0]  ; clk                    ; 9.503  ; 9.503  ; Rise       ; clk                    ;
;  Hex3[1]  ; clk                    ; 10.497 ; 10.497 ; Rise       ; clk                    ;
;  Hex3[2]  ; clk                    ; 9.521  ; 9.521  ; Rise       ; clk                    ;
;  Hex3[3]  ; clk                    ; 10.475 ; 10.475 ; Rise       ; clk                    ;
;  Hex3[4]  ; clk                    ; 10.030 ; 10.030 ; Rise       ; clk                    ;
;  Hex3[5]  ; clk                    ; 10.189 ; 10.189 ; Rise       ; clk                    ;
;  Hex3[6]  ; clk                    ; 9.792  ; 9.792  ; Rise       ; clk                    ;
; OE        ; clk                    ; 8.776  ; 8.776  ; Rise       ; clk                    ;
; WE        ; clk                    ; 8.598  ; 8.598  ; Rise       ; clk                    ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data[*]   ; ISDU:Control|State.BR0 ; 4.706 ; 4.706 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[0]  ; ISDU:Control|State.BR0 ; 4.951 ; 4.951 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[1]  ; ISDU:Control|State.BR0 ; 4.897 ; 4.897 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[2]  ; ISDU:Control|State.BR0 ; 5.027 ; 5.027 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[3]  ; ISDU:Control|State.BR0 ; 4.749 ; 4.749 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[4]  ; ISDU:Control|State.BR0 ; 5.130 ; 5.130 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[5]  ; ISDU:Control|State.BR0 ; 4.706 ; 4.706 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[6]  ; ISDU:Control|State.BR0 ; 4.708 ; 4.708 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[7]  ; ISDU:Control|State.BR0 ; 4.982 ; 4.982 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[8]  ; ISDU:Control|State.BR0 ; 5.011 ; 5.011 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[9]  ; ISDU:Control|State.BR0 ; 4.981 ; 4.981 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[10] ; ISDU:Control|State.BR0 ; 5.210 ; 5.210 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[11] ; ISDU:Control|State.BR0 ; 4.904 ; 4.904 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[12] ; ISDU:Control|State.BR0 ; 4.967 ; 4.967 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[13] ; ISDU:Control|State.BR0 ; 4.988 ; 4.988 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[14] ; ISDU:Control|State.BR0 ; 5.037 ; 5.037 ; Rise       ; ISDU:Control|State.BR0 ;
;  Data[15] ; ISDU:Control|State.BR0 ; 4.859 ; 4.859 ; Rise       ; ISDU:Control|State.BR0 ;
; ADDR[*]   ; clk                    ; 4.174 ; 4.174 ; Rise       ; clk                    ;
;  ADDR[0]  ; clk                    ; 4.586 ; 4.586 ; Rise       ; clk                    ;
;  ADDR[1]  ; clk                    ; 4.575 ; 4.575 ; Rise       ; clk                    ;
;  ADDR[2]  ; clk                    ; 4.654 ; 4.654 ; Rise       ; clk                    ;
;  ADDR[3]  ; clk                    ; 4.566 ; 4.566 ; Rise       ; clk                    ;
;  ADDR[4]  ; clk                    ; 4.674 ; 4.674 ; Rise       ; clk                    ;
;  ADDR[5]  ; clk                    ; 4.729 ; 4.729 ; Rise       ; clk                    ;
;  ADDR[6]  ; clk                    ; 4.492 ; 4.492 ; Rise       ; clk                    ;
;  ADDR[7]  ; clk                    ; 4.754 ; 4.754 ; Rise       ; clk                    ;
;  ADDR[8]  ; clk                    ; 4.183 ; 4.183 ; Rise       ; clk                    ;
;  ADDR[9]  ; clk                    ; 4.194 ; 4.194 ; Rise       ; clk                    ;
;  ADDR[10] ; clk                    ; 4.816 ; 4.816 ; Rise       ; clk                    ;
;  ADDR[11] ; clk                    ; 4.680 ; 4.680 ; Rise       ; clk                    ;
;  ADDR[12] ; clk                    ; 4.613 ; 4.613 ; Rise       ; clk                    ;
;  ADDR[13] ; clk                    ; 4.497 ; 4.497 ; Rise       ; clk                    ;
;  ADDR[14] ; clk                    ; 4.174 ; 4.174 ; Rise       ; clk                    ;
;  ADDR[15] ; clk                    ; 4.541 ; 4.541 ; Rise       ; clk                    ;
; Data[*]   ; clk                    ; 4.526 ; 4.526 ; Rise       ; clk                    ;
;  Data[0]  ; clk                    ; 4.893 ; 4.893 ; Rise       ; clk                    ;
;  Data[1]  ; clk                    ; 4.880 ; 4.880 ; Rise       ; clk                    ;
;  Data[2]  ; clk                    ; 4.711 ; 4.711 ; Rise       ; clk                    ;
;  Data[3]  ; clk                    ; 4.775 ; 4.775 ; Rise       ; clk                    ;
;  Data[4]  ; clk                    ; 5.127 ; 5.127 ; Rise       ; clk                    ;
;  Data[5]  ; clk                    ; 4.998 ; 4.998 ; Rise       ; clk                    ;
;  Data[6]  ; clk                    ; 4.843 ; 4.843 ; Rise       ; clk                    ;
;  Data[7]  ; clk                    ; 4.526 ; 4.526 ; Rise       ; clk                    ;
;  Data[8]  ; clk                    ; 4.692 ; 4.692 ; Rise       ; clk                    ;
;  Data[9]  ; clk                    ; 4.667 ; 4.667 ; Rise       ; clk                    ;
;  Data[10] ; clk                    ; 5.315 ; 5.315 ; Rise       ; clk                    ;
;  Data[11] ; clk                    ; 4.658 ; 4.658 ; Rise       ; clk                    ;
;  Data[12] ; clk                    ; 5.092 ; 5.092 ; Rise       ; clk                    ;
;  Data[13] ; clk                    ; 4.962 ; 4.962 ; Rise       ; clk                    ;
;  Data[14] ; clk                    ; 5.284 ; 5.284 ; Rise       ; clk                    ;
;  Data[15] ; clk                    ; 4.687 ; 4.687 ; Rise       ; clk                    ;
; Hex0[*]   ; clk                    ; 3.994 ; 3.994 ; Rise       ; clk                    ;
;  Hex0[0]  ; clk                    ; 4.057 ; 4.057 ; Rise       ; clk                    ;
;  Hex0[1]  ; clk                    ; 4.144 ; 4.144 ; Rise       ; clk                    ;
;  Hex0[2]  ; clk                    ; 4.059 ; 4.059 ; Rise       ; clk                    ;
;  Hex0[3]  ; clk                    ; 3.994 ; 3.994 ; Rise       ; clk                    ;
;  Hex0[4]  ; clk                    ; 4.016 ; 4.016 ; Rise       ; clk                    ;
;  Hex0[5]  ; clk                    ; 4.004 ; 4.004 ; Rise       ; clk                    ;
;  Hex0[6]  ; clk                    ; 4.008 ; 4.008 ; Rise       ; clk                    ;
; Hex1[*]   ; clk                    ; 4.286 ; 4.286 ; Rise       ; clk                    ;
;  Hex1[0]  ; clk                    ; 4.644 ; 4.644 ; Rise       ; clk                    ;
;  Hex1[1]  ; clk                    ; 4.656 ; 4.656 ; Rise       ; clk                    ;
;  Hex1[2]  ; clk                    ; 4.356 ; 4.356 ; Rise       ; clk                    ;
;  Hex1[3]  ; clk                    ; 4.508 ; 4.508 ; Rise       ; clk                    ;
;  Hex1[4]  ; clk                    ; 4.540 ; 4.540 ; Rise       ; clk                    ;
;  Hex1[5]  ; clk                    ; 4.286 ; 4.286 ; Rise       ; clk                    ;
;  Hex1[6]  ; clk                    ; 4.432 ; 4.432 ; Rise       ; clk                    ;
; Hex2[*]   ; clk                    ; 4.377 ; 4.377 ; Rise       ; clk                    ;
;  Hex2[0]  ; clk                    ; 4.900 ; 4.900 ; Rise       ; clk                    ;
;  Hex2[1]  ; clk                    ; 4.643 ; 4.643 ; Rise       ; clk                    ;
;  Hex2[2]  ; clk                    ; 4.563 ; 4.563 ; Rise       ; clk                    ;
;  Hex2[3]  ; clk                    ; 4.377 ; 4.377 ; Rise       ; clk                    ;
;  Hex2[4]  ; clk                    ; 4.503 ; 4.503 ; Rise       ; clk                    ;
;  Hex2[5]  ; clk                    ; 4.703 ; 4.703 ; Rise       ; clk                    ;
;  Hex2[6]  ; clk                    ; 4.622 ; 4.622 ; Rise       ; clk                    ;
; Hex3[*]   ; clk                    ; 4.554 ; 4.554 ; Rise       ; clk                    ;
;  Hex3[0]  ; clk                    ; 4.554 ; 4.554 ; Rise       ; clk                    ;
;  Hex3[1]  ; clk                    ; 4.983 ; 4.983 ; Rise       ; clk                    ;
;  Hex3[2]  ; clk                    ; 4.569 ; 4.569 ; Rise       ; clk                    ;
;  Hex3[3]  ; clk                    ; 4.930 ; 4.930 ; Rise       ; clk                    ;
;  Hex3[4]  ; clk                    ; 4.774 ; 4.774 ; Rise       ; clk                    ;
;  Hex3[5]  ; clk                    ; 4.824 ; 4.824 ; Rise       ; clk                    ;
;  Hex3[6]  ; clk                    ; 4.675 ; 4.675 ; Rise       ; clk                    ;
; OE        ; clk                    ; 4.493 ; 4.493 ; Rise       ; clk                    ;
; WE        ; clk                    ; 4.530 ; 4.530 ; Rise       ; clk                    ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; Data[0]      ; Data[0]     ; 12.825 ;    ;    ; 12.825 ;
; Data[1]      ; Data[1]     ; 12.463 ;    ;    ; 12.463 ;
; Data[2]      ; Data[2]     ; 12.188 ;    ;    ; 12.188 ;
; Data[3]      ; Data[3]     ; 12.199 ;    ;    ; 12.199 ;
; Data[4]      ; Data[4]     ; 13.231 ;    ;    ; 13.231 ;
; Data[5]      ; Data[5]     ; 12.359 ;    ;    ; 12.359 ;
; Data[6]      ; Data[6]     ; 12.265 ;    ;    ; 12.265 ;
; Data[7]      ; Data[7]     ; 13.008 ;    ;    ; 13.008 ;
; Data[8]      ; Data[8]     ; 12.202 ;    ;    ; 12.202 ;
; Data[9]      ; Data[9]     ; 12.230 ;    ;    ; 12.230 ;
; Data[10]     ; Data[10]    ; 12.763 ;    ;    ; 12.763 ;
; Data[11]     ; Data[11]    ; 12.704 ;    ;    ; 12.704 ;
; Data[12]     ; Data[12]    ; 12.579 ;    ;    ; 12.579 ;
; Data[13]     ; Data[13]    ; 12.308 ;    ;    ; 12.308 ;
; Data[14]     ; Data[14]    ; 12.203 ;    ;    ; 12.203 ;
; Data[15]     ; Data[15]    ; 12.042 ;    ;    ; 12.042 ;
; Switches[0]  ; Data[0]     ; 9.763  ;    ;    ; 9.763  ;
; Switches[1]  ; Data[1]     ; 8.941  ;    ;    ; 8.941  ;
; Switches[2]  ; Data[2]     ; 9.041  ;    ;    ; 9.041  ;
; Switches[3]  ; Data[3]     ; 7.479  ;    ;    ; 7.479  ;
; Switches[4]  ; Data[4]     ; 8.374  ;    ;    ; 8.374  ;
; Switches[5]  ; Data[5]     ; 7.583  ;    ;    ; 7.583  ;
; Switches[6]  ; Data[6]     ; 7.468  ;    ;    ; 7.468  ;
; Switches[7]  ; Data[7]     ; 9.574  ;    ;    ; 9.574  ;
; Switches[8]  ; Data[8]     ; 8.236  ;    ;    ; 8.236  ;
; Switches[9]  ; Data[9]     ; 9.046  ;    ;    ; 9.046  ;
; Switches[10] ; Data[10]    ; 9.047  ;    ;    ; 9.047  ;
; Switches[11] ; Data[11]    ; 9.012  ;    ;    ; 9.012  ;
; Switches[12] ; Data[12]    ; 9.270  ;    ;    ; 9.270  ;
; Switches[13] ; Data[13]    ; 12.748 ;    ;    ; 12.748 ;
; Switches[14] ; Data[14]    ; 12.722 ;    ;    ; 12.722 ;
; Switches[15] ; Data[15]    ; 12.489 ;    ;    ; 12.489 ;
+--------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; Data[0]      ; Data[0]     ; 6.906 ;    ;    ; 6.906 ;
; Data[1]      ; Data[1]     ; 6.757 ;    ;    ; 6.757 ;
; Data[2]      ; Data[2]     ; 6.626 ;    ;    ; 6.626 ;
; Data[3]      ; Data[3]     ; 6.643 ;    ;    ; 6.643 ;
; Data[4]      ; Data[4]     ; 7.044 ;    ;    ; 7.044 ;
; Data[5]      ; Data[5]     ; 6.684 ;    ;    ; 6.684 ;
; Data[6]      ; Data[6]     ; 6.637 ;    ;    ; 6.637 ;
; Data[7]      ; Data[7]     ; 6.935 ;    ;    ; 6.935 ;
; Data[8]      ; Data[8]     ; 6.598 ;    ;    ; 6.598 ;
; Data[9]      ; Data[9]     ; 6.671 ;    ;    ; 6.671 ;
; Data[10]     ; Data[10]    ; 6.869 ;    ;    ; 6.869 ;
; Data[11]     ; Data[11]    ; 6.845 ;    ;    ; 6.845 ;
; Data[12]     ; Data[12]    ; 6.768 ;    ;    ; 6.768 ;
; Data[13]     ; Data[13]    ; 6.627 ;    ;    ; 6.627 ;
; Data[14]     ; Data[14]    ; 6.602 ;    ;    ; 6.602 ;
; Data[15]     ; Data[15]    ; 6.477 ;    ;    ; 6.477 ;
; Switches[0]  ; Data[0]     ; 4.946 ;    ;    ; 4.946 ;
; Switches[1]  ; Data[1]     ; 4.560 ;    ;    ; 4.560 ;
; Switches[2]  ; Data[2]     ; 4.624 ;    ;    ; 4.624 ;
; Switches[3]  ; Data[3]     ; 3.832 ;    ;    ; 3.832 ;
; Switches[4]  ; Data[4]     ; 4.183 ;    ;    ; 4.183 ;
; Switches[5]  ; Data[5]     ; 3.866 ;    ;    ; 3.866 ;
; Switches[6]  ; Data[6]     ; 3.786 ;    ;    ; 3.786 ;
; Switches[7]  ; Data[7]     ; 4.891 ;    ;    ; 4.891 ;
; Switches[8]  ; Data[8]     ; 4.257 ;    ;    ; 4.257 ;
; Switches[9]  ; Data[9]     ; 4.757 ;    ;    ; 4.757 ;
; Switches[10] ; Data[10]    ; 4.618 ;    ;    ; 4.618 ;
; Switches[11] ; Data[11]    ; 4.581 ;    ;    ; 4.581 ;
; Switches[12] ; Data[12]    ; 4.707 ;    ;    ; 4.707 ;
; Switches[13] ; Data[13]    ; 6.873 ;    ;    ; 6.873 ;
; Switches[14] ; Data[14]    ; 6.926 ;    ;    ; 6.926 ;
; Switches[15] ; Data[15]    ; 6.763 ;    ;    ; 6.763 ;
+--------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 22048    ; 0        ; 0        ; 0        ;
; ISDU:Control|State.BR0 ; clk                    ; 786      ; 0        ; 0        ; 0        ;
; clk                    ; ISDU:Control|State.BR0 ; 55       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 22048    ; 0        ; 0        ; 0        ;
; ISDU:Control|State.BR0 ; clk                    ; 786      ; 0        ; 0        ; 0        ;
; clk                    ; ISDU:Control|State.BR0 ; 55       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 644   ; 644  ;
; Unconstrained Output Ports      ; 62    ; 62   ;
; Unconstrained Output Port Paths ; 1068  ; 1068 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Apr 03 01:34:31 2014
Info: Command: quartus_sta slc3 -c slc3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'slc3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ISDU:Control|State.BR0 ISDU:Control|State.BR0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.900
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.900     -1347.225 clk 
    Info (332119):    -2.766       -28.519 ISDU:Control|State.BR0 
Info (332146): Worst-case hold slack is -0.819
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.819        -1.425 clk 
    Info (332119):     0.323         0.000 ISDU:Control|State.BR0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -259.380 clk 
    Info (332119):     0.500         0.000 ISDU:Control|State.BR0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.433      -449.908 clk 
    Info (332119):    -0.819        -6.669 ISDU:Control|State.BR0 
Info (332146): Worst-case hold slack is -0.455
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.455        -2.237 clk 
    Info (332119):     0.352         0.000 ISDU:Control|State.BR0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -259.380 clk 
    Info (332119):     0.500         0.000 ISDU:Control|State.BR0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 410 megabytes
    Info: Processing ended: Thu Apr 03 01:34:31 2014
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


