# Verilog-electronic-clock
### 这是一个基于FPGA的一个智能时钟Verilog代码
 ### 具备四个模式
 ##接口定义，共有五个按键输入，一个蜂鸣器输出和6个位选输出和8个段选输出此代码位选和段选都是低电平有效，按键也是低电平有效
##  1. 时钟模式

 1. 按键1切换设置模式和显示模式，只有显示模式可以切换其他模式，设置模式下按键2切换设置的位选，按键3加数，按键4减数，按键5切换模式

##  3. 日期模式
1. 按键1切换设置模式和显示模式，只有显示模式可以切换其他模式，设置模式下按键2切换设置的位选，按键3加数，按键4减数，按键5切换模式
##  4. 秒表模式

 1. 按键表示3暂停，按键4表示初始化

## 5. 闹钟模式
 1. 可以设置两个不同的闹钟，数码管右边第一个显示闹钟位置，右边第二个数码管显示闹铃的设置。
 2. 具备贪睡功能，按键3表示贪睡五分钟，按键4表示关闭。
 3. 缺陷：当两个闹钟设置同一时间时没有解决闹钟冲突问题，尽量避免设置同一时间的闹钟
 ## 6.输入输出引脚绑定
```
>top文件
 module top(
    //全局时钟
    input            	sys_clk  ,      // 全局时钟信号
    input            	sys_rst_n,      // 复位信号（低有效）
    input	[4:0]	key_in	 ,	//五个按键（0、1、2、3、4），代表含义说明文件已经列出（低有效）

    //数码管输出
    output	[5:0]  	seg_sel ,       // 数码管位选信号（低有效）
    output	[7:0]  	seg_led ,       // 数码管段选信号（低有效）
    output	[3:0]	led	,	// 显示模式的led【0、1、2、3】（高有效）
    output		beer
);
```
