# Descripción del contenido de esta carpeta

Dentro de esta carpeta se encuentra un TestBench para el Wrap del bus generado en Verilog, llamado prll_bs_gnrtr_n_rbtr_wrap_V.v. El Testbench al igual que el RTL el cual es verificado, solo es parametizable en función del número de bits, por lo que una tarea pendiente es, en caso de que el Wrap en Verilog se implemente parametrizable en función del número de buses y el número de drivers, este testbench también debería ser parametrizable.


## Autores

Los principales autores de este trabajo son:

* **Kaleb Alfaro-Badilla** - *Guía y supervisión* - 
* **Carlos Salazar-García** - *Documentación y Desarrollo* -

También puedes observar la lista de todos los [contribuyentes](https://github.com/cadriansalazarg/InterfacesZynq/contributors) quíenes han participado en este proyecto. 
