TimeQuest Timing Analyzer report for P1
Wed May 09 20:14:58 2018
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; P1                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processors 3-4         ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 225.94 MHz ; 225.94 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.426 ; -263.615           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.373 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -97.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                    ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.426 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.363      ;
; -3.426 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.363      ;
; -3.426 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.363      ;
; -3.426 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.363      ;
; -3.425 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.362      ;
; -3.425 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.362      ;
; -3.425 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.362      ;
; -3.425 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.362      ;
; -3.420 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.357      ;
; -3.420 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.357      ;
; -3.420 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.357      ;
; -3.420 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.357      ;
; -3.420 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.357      ;
; -3.420 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.357      ;
; -3.420 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.357      ;
; -3.420 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.357      ;
; -3.419 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.356      ;
; -3.419 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.356      ;
; -3.419 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.356      ;
; -3.419 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.356      ;
; -3.419 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.356      ;
; -3.419 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.356      ;
; -3.419 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.356      ;
; -3.419 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.356      ;
; -3.416 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.353      ;
; -3.416 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.353      ;
; -3.416 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.353      ;
; -3.416 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.353      ;
; -3.416 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.353      ;
; -3.416 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.353      ;
; -3.416 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.353      ;
; -3.416 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.353      ;
; -3.410 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.410 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.347      ;
; -3.404 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.340      ;
; -3.404 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.340      ;
; -3.404 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.340      ;
; -3.404 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.340      ;
; -3.403 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.339      ;
; -3.403 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.339      ;
; -3.403 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.339      ;
; -3.403 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.339      ;
; -3.400 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.335      ;
; -3.400 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.335      ;
; -3.400 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.335      ;
; -3.400 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.335      ;
; -3.400 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.335      ;
; -3.400 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.335      ;
; -3.400 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.335      ;
; -3.400 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.335      ;
; -3.394 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.330      ;
; -3.394 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.330      ;
; -3.394 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.330      ;
; -3.394 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.330      ;
; -3.394 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.329      ;
; -3.394 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.330      ;
; -3.394 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.330      ;
; -3.394 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.330      ;
; -3.394 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.330      ;
; -3.378 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.312      ;
; -3.378 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.312      ;
; -3.378 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.312      ;
; -3.378 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.312      ;
; -3.378 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.312      ;
; -3.378 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.312      ;
; -3.378 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.312      ;
; -3.378 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.312      ;
; -3.369 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.301      ;
; -3.369 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.301      ;
; -3.369 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.301      ;
; -3.369 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.301      ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.373 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; FIFO_CONFIG:inst1|BUFFER_READ[1]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; FIFO_CONFIG:inst1|BUFFER_READ[2]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.593      ;
; 0.387 ; Buffers:inst|Buffer1[0]              ; Buffers:inst|ADC_out[0]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.606      ;
; 0.488 ; Buffers:inst|Buffer2[10]             ; Buffers:inst|Buffer1[10]             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.707      ;
; 0.489 ; Buffers:inst|Buffer2[8]              ; Buffers:inst|Buffer1[8]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.708      ;
; 0.489 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[4]              ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.042      ;
; 0.490 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[6]              ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.043      ;
; 0.493 ; Buffers:inst|Buffer1[1]              ; Buffers:inst|ADC_out[1]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.712      ;
; 0.495 ; Buffers:inst|Buffer1[5]              ; Buffers:inst|ADC_out[5]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.714      ;
; 0.516 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[0] ; FIFO_CONFIG:inst1|BUFFER_READ[0]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.735      ;
; 0.528 ; Buffers:inst|Buffer1[2]              ; Buffers:inst|ADC_out[2]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.747      ;
; 0.546 ; Buffers:inst|Buffer1[8]              ; Buffers:inst|ADC_out[8]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.765      ;
; 0.600 ; Buffers:inst|Buffer2[9]              ; Buffers:inst|Buffer1[9]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.819      ;
; 0.625 ; Buffers:inst|Buffer2[4]              ; Buffers:inst|Buffer1[4]              ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.843      ;
; 0.633 ; Buffers:inst|Buffer1[11]             ; Buffers:inst|ADC_out[11]             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.852      ;
; 0.633 ; Buffers:inst|Buffer1[10]             ; Buffers:inst|ADC_out[10]             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.852      ;
; 0.638 ; Buffers:inst|Buffer1[4]              ; Buffers:inst|ADC_out[4]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.857      ;
; 0.646 ; Buffers:inst|Buffer2[6]              ; Buffers:inst|Buffer1[6]              ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.864      ;
; 0.668 ; Buffers:inst|Buffer2[2]              ; Buffers:inst|Buffer1[2]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.887      ;
; 0.673 ; FIFO_CONFIG:inst1|OUTPUT[1]          ; Buffers:inst|BufferCount[0]          ; CLK          ; CLK         ; 0.000        ; 0.463      ; 1.293      ;
; 0.676 ; FIFO_CONFIG:inst1|OUTPUT[1]          ; Buffers:inst|BufferCount[1]          ; CLK          ; CLK         ; 0.000        ; 0.463      ; 1.296      ;
; 0.709 ; Buffers:inst|Buffer1[3]              ; Buffers:inst|ADC_out[3]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.928      ;
; 0.723 ; Buffers:inst|Buffer2[0]              ; Buffers:inst|Buffer1[0]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.942      ;
; 0.729 ; Buffers:inst|Buffer1[7]              ; Buffers:inst|ADC_out[7]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.948      ;
; 0.745 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[3]              ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.298      ;
; 0.748 ; Buffers:inst|Buffer1[6]              ; Buffers:inst|ADC_out[6]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.967      ;
; 0.751 ; Buffers:inst|Buffer2[3]              ; Buffers:inst|Buffer1[3]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.970      ;
; 0.762 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|BufferCount[0]          ; CLK          ; CLK         ; 0.000        ; 0.463      ; 1.382      ;
; 0.766 ; Buffers:inst|Buffer2[5]              ; Buffers:inst|Buffer1[5]              ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.984      ;
; 0.768 ; Buffers:inst|Buffer2[7]              ; Buffers:inst|Buffer1[7]              ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.986      ;
; 0.772 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[5]              ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.325      ;
; 0.782 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|BufferCount[1]          ; CLK          ; CLK         ; 0.000        ; 0.463      ; 1.402      ;
; 0.809 ; Buffers:inst|Buffer3[5]              ; Buffers:inst|Buffer2[5]              ; CLK          ; CLK         ; 0.000        ; -0.261     ; 0.705      ;
; 0.812 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[0]              ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.393      ;
; 0.880 ; Buffers:inst|Buffer2[1]              ; Buffers:inst|Buffer1[1]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.099      ;
; 0.922 ; Buffers:inst|Buffer3[3]              ; Buffers:inst|Buffer2[3]              ; CLK          ; CLK         ; 0.000        ; -0.261     ; 0.818      ;
; 0.922 ; Buffers:inst|Buffer3[4]              ; Buffers:inst|Buffer2[4]              ; CLK          ; CLK         ; 0.000        ; -0.261     ; 0.818      ;
; 0.926 ; Buffers:inst|Buffer3[6]              ; Buffers:inst|Buffer2[6]              ; CLK          ; CLK         ; 0.000        ; -0.261     ; 0.822      ;
; 0.928 ; Buffers:inst|Buffer1[9]              ; Buffers:inst|ADC_out[9]              ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.147      ;
; 0.967 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.189      ;
; 0.969 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[0] ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.191      ;
; 0.969 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.191      ;
; 0.976 ; Buffers:inst|BufferCheck[1]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.197      ;
; 1.033 ; Buffers:inst|BufferCheck[1]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.254      ;
; 1.069 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[0]              ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.653      ;
; 1.113 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[11]             ; CLK          ; CLK         ; 0.000        ; 0.434      ; 1.704      ;
; 1.113 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[1]              ; CLK          ; CLK         ; 0.000        ; 0.434      ; 1.704      ;
; 1.116 ; Buffers:inst|BufferCount[0]          ; Buffers:inst|BufferCheck[0]          ; CLK          ; CLK         ; 0.000        ; -0.326     ; 0.947      ;
; 1.116 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[2]              ; CLK          ; CLK         ; 0.000        ; 0.434      ; 1.707      ;
; 1.117 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[9]              ; CLK          ; CLK         ; 0.000        ; 0.434      ; 1.708      ;
; 1.117 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[7]              ; CLK          ; CLK         ; 0.000        ; 0.434      ; 1.708      ;
; 1.128 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[10]             ; CLK          ; CLK         ; 0.000        ; 0.434      ; 1.719      ;
; 1.128 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[8]              ; CLK          ; CLK         ; 0.000        ; 0.434      ; 1.719      ;
; 1.129 ; Buffers:inst|clock_count[20]         ; Buffers:inst|clock_count[20]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.348      ;
; 1.130 ; Buffers:inst|clock_count[19]         ; Buffers:inst|clock_count[19]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.349      ;
; 1.150 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[10]             ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.744      ;
; 1.150 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[9]              ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.744      ;
; 1.151 ; Buffers:inst|clock_count[21]         ; Buffers:inst|clock_count[21]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.370      ;
; 1.152 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[7]              ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.746      ;
; 1.153 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[8]              ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.747      ;
; 1.153 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[2]              ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.747      ;
; 1.157 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[1]              ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.751      ;
; 1.158 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[11]             ; CLK          ; CLK         ; 0.000        ; 0.437      ; 1.752      ;
; 1.158 ; Buffers:inst|clock_count[18]         ; Buffers:inst|clock_count[18]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.377      ;
; 1.167 ; Buffers:inst|clock_count[25]         ; Buffers:inst|clock_count[25]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.386      ;
; 1.170 ; Buffers:inst|clock_count[17]         ; Buffers:inst|clock_count[17]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.389      ;
; 1.172 ; Buffers:inst|Buffer2[11]             ; Buffers:inst|Buffer1[11]             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.390      ;
; 1.175 ; Buffers:inst|Buffer3[2]              ; Buffers:inst|Buffer2[2]              ; CLK          ; CLK         ; 0.000        ; -0.297     ; 1.035      ;
; 1.181 ; Buffers:inst|clock_count[30]         ; Buffers:inst|clock_count[30]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.400      ;
; 1.183 ; Buffers:inst|clock_count[28]         ; Buffers:inst|clock_count[28]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.402      ;
; 1.186 ; Buffers:inst|BufferCount[1]          ; Buffers:inst|BufferCheck[1]          ; CLK          ; CLK         ; 0.000        ; -0.325     ; 1.018      ;
; 1.188 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[3]              ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.405      ;
; 1.195 ; Buffers:inst|clock_count[26]         ; Buffers:inst|clock_count[26]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.414      ;
; 1.195 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[9]              ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.412      ;
; 1.197 ; Buffers:inst|Buffer3[1]              ; Buffers:inst|Buffer2[1]              ; CLK          ; CLK         ; 0.000        ; -0.297     ; 1.057      ;
; 1.198 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[8]              ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.415      ;
; 1.212 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|clock_count[31]         ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.425      ;
; 1.225 ; Buffers:inst|clock_count[3]          ; Buffers:inst|clock_count[3]          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.443      ;
; 1.230 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|clock_count[30]         ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.443      ;
; 1.231 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer2[10]             ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.451      ;
; 1.256 ; Buffers:inst|clock_count[2]          ; Buffers:inst|clock_count[2]          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.474      ;
; 1.261 ; Buffers:inst|clock_count[29]         ; Buffers:inst|clock_count[29]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.480      ;
; 1.264 ; Buffers:inst|clock_count[0]          ; Buffers:inst|clock_count[0]          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.482      ;
; 1.272 ; Buffers:inst|clock_count[10]         ; Buffers:inst|clock_count[10]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.491      ;
; 1.272 ; Buffers:inst|clock_count[16]         ; Buffers:inst|clock_count[16]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.491      ;
; 1.273 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[15]             ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.489      ;
; 1.273 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[4]              ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.489      ;
; 1.273 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[6]              ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.489      ;
; 1.276 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[5]              ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.492      ;
; 1.278 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[12]             ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.494      ;
; 1.291 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[5]              ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.847      ;
; 1.296 ; Buffers:inst|clock_count[8]          ; Buffers:inst|clock_count[8]          ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.515      ;
; 1.297 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[3]              ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.853      ;
; 1.298 ; Buffers:inst|Buffer3[0]              ; Buffers:inst|Buffer2[0]              ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.168      ;
; 1.300 ; Buffers:inst|clock_count[15]         ; Buffers:inst|clock_count[15]         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.519      ;
; 1.303 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[11]             ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.520      ;
; 1.304 ; Buffers:inst|clock_count[4]          ; Buffers:inst|clock_count[4]          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.522      ;
; 1.304 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[0]              ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.521      ;
; 1.305 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[2]              ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.522      ;
; 1.305 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[1]              ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.522      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 3
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.102 ns




+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 248.88 MHz ; 248.88 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.018 ; -230.121          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.339 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -97.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                     ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.018 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.962      ;
; -3.018 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.962      ;
; -3.018 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.962      ;
; -3.018 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.962      ;
; -3.018 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.962      ;
; -3.018 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.962      ;
; -3.018 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.962      ;
; -3.018 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.962      ;
; -3.013 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.957      ;
; -3.013 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.957      ;
; -3.013 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.957      ;
; -3.013 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.957      ;
; -3.013 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.957      ;
; -3.013 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.957      ;
; -3.013 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.957      ;
; -3.013 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.957      ;
; -3.012 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.956      ;
; -3.012 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.956      ;
; -3.012 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.956      ;
; -3.012 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.956      ;
; -3.012 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.956      ;
; -3.012 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.956      ;
; -3.012 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.956      ;
; -3.012 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.956      ;
; -3.009 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.953      ;
; -3.009 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.953      ;
; -3.009 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.953      ;
; -3.009 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.953      ;
; -3.009 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.953      ;
; -3.009 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.953      ;
; -3.009 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.953      ;
; -3.009 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.953      ;
; -3.003 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.947      ;
; -3.003 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.947      ;
; -3.003 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.947      ;
; -3.003 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.947      ;
; -3.002 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.946      ;
; -3.002 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.946      ;
; -3.002 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.946      ;
; -3.002 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.946      ;
; -3.001 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.945      ;
; -3.001 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.945      ;
; -3.001 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.945      ;
; -3.001 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.945      ;
; -2.997 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.941      ;
; -2.997 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.941      ;
; -2.997 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.941      ;
; -2.997 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.941      ;
; -2.986 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.928      ;
; -2.986 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.928      ;
; -2.986 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.928      ;
; -2.986 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.928      ;
; -2.986 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.928      ;
; -2.986 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.928      ;
; -2.986 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.928      ;
; -2.986 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.928      ;
; -2.980 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.922      ;
; -2.980 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.922      ;
; -2.980 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.922      ;
; -2.980 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.922      ;
; -2.980 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.922      ;
; -2.980 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.922      ;
; -2.980 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.922      ;
; -2.980 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.922      ;
; -2.977 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.921      ;
; -2.977 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.921      ;
; -2.977 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.921      ;
; -2.977 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.921      ;
; -2.976 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.915      ;
; -2.976 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.915      ;
; -2.976 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.915      ;
; -2.976 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.915      ;
; -2.976 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.915      ;
; -2.976 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.915      ;
; -2.976 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.915      ;
; -2.976 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.915      ;
; -2.976 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.920      ;
; -2.976 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.920      ;
; -2.976 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.920      ;
; -2.976 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.920      ;
; -2.975 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.919      ;
; -2.975 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.919      ;
; -2.975 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.919      ;
; -2.975 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.919      ;
; -2.971 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.913      ;
; -2.971 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.913      ;
; -2.971 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.913      ;
; -2.971 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.913      ;
; -2.971 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.915      ;
; -2.971 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.915      ;
; -2.971 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.915      ;
; -2.971 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.915      ;
; -2.965 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.907      ;
; -2.965 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.907      ;
; -2.965 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.907      ;
; -2.965 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 3.907      ;
; -2.949 ; Buffers:inst|clock_count[25] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.893      ;
; -2.949 ; Buffers:inst|clock_count[25] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.893      ;
; -2.949 ; Buffers:inst|clock_count[25] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.893      ;
; -2.949 ; Buffers:inst|clock_count[25] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.893      ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; FIFO_CONFIG:inst1|BUFFER_READ[1]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; FIFO_CONFIG:inst1|BUFFER_READ[2]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.538      ;
; 0.350 ; Buffers:inst|Buffer1[0]              ; Buffers:inst|ADC_out[0]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.549      ;
; 0.439 ; Buffers:inst|Buffer2[10]             ; Buffers:inst|Buffer1[10]             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.638      ;
; 0.442 ; Buffers:inst|Buffer2[8]              ; Buffers:inst|Buffer1[8]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.641      ;
; 0.443 ; Buffers:inst|Buffer1[1]              ; Buffers:inst|ADC_out[1]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.642      ;
; 0.445 ; Buffers:inst|Buffer1[5]              ; Buffers:inst|ADC_out[5]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.644      ;
; 0.446 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[4]              ; CLK          ; CLK         ; 0.000        ; 0.354      ; 0.944      ;
; 0.447 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[6]              ; CLK          ; CLK         ; 0.000        ; 0.354      ; 0.945      ;
; 0.465 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[0] ; FIFO_CONFIG:inst1|BUFFER_READ[0]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.664      ;
; 0.483 ; Buffers:inst|Buffer1[2]              ; Buffers:inst|ADC_out[2]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.682      ;
; 0.501 ; Buffers:inst|Buffer1[8]              ; Buffers:inst|ADC_out[8]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.699      ;
; 0.538 ; Buffers:inst|Buffer2[9]              ; Buffers:inst|Buffer1[9]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.737      ;
; 0.573 ; Buffers:inst|Buffer2[4]              ; Buffers:inst|Buffer1[4]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.772      ;
; 0.579 ; Buffers:inst|Buffer1[11]             ; Buffers:inst|ADC_out[11]             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.777      ;
; 0.583 ; Buffers:inst|Buffer1[10]             ; Buffers:inst|ADC_out[10]             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.781      ;
; 0.589 ; Buffers:inst|Buffer2[6]              ; Buffers:inst|Buffer1[6]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.788      ;
; 0.589 ; Buffers:inst|Buffer1[4]              ; Buffers:inst|ADC_out[4]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.788      ;
; 0.611 ; FIFO_CONFIG:inst1|OUTPUT[1]          ; Buffers:inst|BufferCount[0]          ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.172      ;
; 0.616 ; Buffers:inst|Buffer2[2]              ; Buffers:inst|Buffer1[2]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.815      ;
; 0.629 ; FIFO_CONFIG:inst1|OUTPUT[1]          ; Buffers:inst|BufferCount[1]          ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.190      ;
; 0.647 ; Buffers:inst|Buffer1[3]              ; Buffers:inst|ADC_out[3]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.846      ;
; 0.662 ; Buffers:inst|Buffer2[0]              ; Buffers:inst|Buffer1[0]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.861      ;
; 0.673 ; Buffers:inst|Buffer1[7]              ; Buffers:inst|ADC_out[7]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.872      ;
; 0.681 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[3]              ; CLK          ; CLK         ; 0.000        ; 0.354      ; 1.179      ;
; 0.685 ; Buffers:inst|Buffer1[6]              ; Buffers:inst|ADC_out[6]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.884      ;
; 0.687 ; Buffers:inst|Buffer2[3]              ; Buffers:inst|Buffer1[3]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.886      ;
; 0.698 ; Buffers:inst|Buffer2[5]              ; Buffers:inst|Buffer1[5]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.897      ;
; 0.698 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|BufferCount[0]          ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.259      ;
; 0.699 ; Buffers:inst|Buffer2[7]              ; Buffers:inst|Buffer1[7]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.898      ;
; 0.701 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[5]              ; CLK          ; CLK         ; 0.000        ; 0.354      ; 1.199      ;
; 0.713 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|BufferCount[1]          ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.274      ;
; 0.727 ; Buffers:inst|Buffer3[5]              ; Buffers:inst|Buffer2[5]              ; CLK          ; CLK         ; 0.000        ; -0.233     ; 0.638      ;
; 0.734 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[0]              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.259      ;
; 0.813 ; Buffers:inst|Buffer2[1]              ; Buffers:inst|Buffer1[1]              ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.012      ;
; 0.825 ; Buffers:inst|Buffer3[4]              ; Buffers:inst|Buffer2[4]              ; CLK          ; CLK         ; 0.000        ; -0.233     ; 0.736      ;
; 0.826 ; Buffers:inst|Buffer3[3]              ; Buffers:inst|Buffer2[3]              ; CLK          ; CLK         ; 0.000        ; -0.233     ; 0.737      ;
; 0.828 ; Buffers:inst|Buffer3[6]              ; Buffers:inst|Buffer2[6]              ; CLK          ; CLK         ; 0.000        ; -0.233     ; 0.739      ;
; 0.849 ; Buffers:inst|Buffer1[9]              ; Buffers:inst|ADC_out[9]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.047      ;
; 0.884 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.084      ;
; 0.886 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.086      ;
; 0.892 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[0] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.092      ;
; 0.892 ; Buffers:inst|BufferCheck[1]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.092      ;
; 0.941 ; Buffers:inst|BufferCheck[1]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.141      ;
; 0.968 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[0]              ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.496      ;
; 1.011 ; Buffers:inst|BufferCount[0]          ; Buffers:inst|BufferCheck[0]          ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.861      ;
; 1.025 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[11]             ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.558      ;
; 1.025 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[1]              ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.558      ;
; 1.028 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[7]              ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.561      ;
; 1.028 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[2]              ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.561      ;
; 1.029 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[9]              ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.562      ;
; 1.032 ; Buffers:inst|clock_count[19]         ; Buffers:inst|clock_count[19]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.231      ;
; 1.035 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[10]             ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.568      ;
; 1.036 ; Buffers:inst|clock_count[20]         ; Buffers:inst|clock_count[20]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.235      ;
; 1.037 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[9]              ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.573      ;
; 1.037 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[8]              ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.570      ;
; 1.037 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[10]             ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.573      ;
; 1.039 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[8]              ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.575      ;
; 1.042 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[7]              ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.578      ;
; 1.043 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[2]              ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.579      ;
; 1.045 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[11]             ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.581      ;
; 1.047 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[1]              ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.583      ;
; 1.057 ; Buffers:inst|clock_count[21]         ; Buffers:inst|clock_count[21]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.256      ;
; 1.059 ; Buffers:inst|clock_count[18]         ; Buffers:inst|clock_count[18]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.258      ;
; 1.063 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[3]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.261      ;
; 1.065 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[9]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.263      ;
; 1.069 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[8]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.267      ;
; 1.074 ; Buffers:inst|Buffer3[2]              ; Buffers:inst|Buffer2[2]              ; CLK          ; CLK         ; 0.000        ; -0.267     ; 0.951      ;
; 1.074 ; Buffers:inst|clock_count[17]         ; Buffers:inst|clock_count[17]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.273      ;
; 1.074 ; Buffers:inst|clock_count[25]         ; Buffers:inst|clock_count[25]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.273      ;
; 1.075 ; Buffers:inst|Buffer2[11]             ; Buffers:inst|Buffer1[11]             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.274      ;
; 1.085 ; Buffers:inst|clock_count[30]         ; Buffers:inst|clock_count[30]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.284      ;
; 1.086 ; Buffers:inst|BufferCount[1]          ; Buffers:inst|BufferCheck[1]          ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.936      ;
; 1.087 ; Buffers:inst|clock_count[28]         ; Buffers:inst|clock_count[28]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.286      ;
; 1.089 ; Buffers:inst|Buffer3[1]              ; Buffers:inst|Buffer2[1]              ; CLK          ; CLK         ; 0.000        ; -0.267     ; 0.966      ;
; 1.100 ; Buffers:inst|clock_count[26]         ; Buffers:inst|clock_count[26]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.299      ;
; 1.108 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|clock_count[31]         ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.302      ;
; 1.116 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer2[10]             ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.318      ;
; 1.123 ; Buffers:inst|clock_count[3]          ; Buffers:inst|clock_count[3]          ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.322      ;
; 1.123 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|clock_count[30]         ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.317      ;
; 1.150 ; Buffers:inst|clock_count[2]          ; Buffers:inst|clock_count[2]          ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.349      ;
; 1.152 ; Buffers:inst|clock_count[0]          ; Buffers:inst|clock_count[0]          ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.351      ;
; 1.157 ; Buffers:inst|clock_count[29]         ; Buffers:inst|clock_count[29]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.356      ;
; 1.163 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[4]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.361      ;
; 1.163 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[6]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.361      ;
; 1.164 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[15]             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.362      ;
; 1.164 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[12]             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.362      ;
; 1.164 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[5]              ; CLK          ; CLK         ; 0.000        ; 0.357      ; 1.665      ;
; 1.165 ; Buffers:inst|clock_count[10]         ; Buffers:inst|clock_count[10]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.364      ;
; 1.167 ; Buffers:inst|clock_count[16]         ; Buffers:inst|clock_count[16]         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.366      ;
; 1.167 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[5]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.365      ;
; 1.168 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[0]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.366      ;
; 1.168 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[2]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.366      ;
; 1.168 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[11]             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.366      ;
; 1.169 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[1]              ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.367      ;
; 1.169 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[3]              ; CLK          ; CLK         ; 0.000        ; 0.357      ; 1.670      ;
; 1.170 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|BufferCheck[1]          ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.368      ;
; 1.171 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[10]             ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.369      ;
; 1.179 ; Buffers:inst|Buffer3[0]              ; Buffers:inst|Buffer2[0]              ; CLK          ; CLK         ; 0.000        ; -0.259     ; 1.064      ;
; 1.184 ; Buffers:inst|clock_count[8]          ; Buffers:inst|clock_count[8]          ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.383      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 3
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.193 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.467 ; -108.692          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.193 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -102.582                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                     ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.467 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.421      ;
; -1.467 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.421      ;
; -1.467 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.421      ;
; -1.467 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.421      ;
; -1.467 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.421      ;
; -1.467 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.421      ;
; -1.467 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.421      ;
; -1.467 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.421      ;
; -1.466 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.420      ;
; -1.466 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.420      ;
; -1.466 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.420      ;
; -1.466 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.420      ;
; -1.466 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.420      ;
; -1.466 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.420      ;
; -1.466 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.420      ;
; -1.466 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.420      ;
; -1.464 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.464 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.418      ;
; -1.463 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.413      ;
; -1.463 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.413      ;
; -1.463 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.413      ;
; -1.463 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.413      ;
; -1.463 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.413      ;
; -1.463 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.413      ;
; -1.463 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.413      ;
; -1.463 ; Buffers:inst|Buffer2[11]     ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.413      ;
; -1.460 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.414      ;
; -1.460 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.414      ;
; -1.460 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.414      ;
; -1.460 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.414      ;
; -1.459 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.413      ;
; -1.459 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.413      ;
; -1.459 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.413      ;
; -1.459 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.413      ;
; -1.457 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.411      ;
; -1.457 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.411      ;
; -1.457 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.411      ;
; -1.457 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.411      ;
; -1.457 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.411      ;
; -1.457 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.411      ;
; -1.457 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.411      ;
; -1.457 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.411      ;
; -1.453 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.407      ;
; -1.453 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.407      ;
; -1.453 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.407      ;
; -1.453 ; Buffers:inst|clock_count[17] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.407      ;
; -1.452 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.406      ;
; -1.452 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.406      ;
; -1.452 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.406      ;
; -1.452 ; Buffers:inst|clock_count[16] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.406      ;
; -1.450 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.404      ;
; -1.450 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.404      ;
; -1.450 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.404      ;
; -1.450 ; Buffers:inst|clock_count[28] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.404      ;
; -1.450 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.404      ;
; -1.450 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.404      ;
; -1.450 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.404      ;
; -1.450 ; Buffers:inst|clock_count[29] ; Buffers:inst|Buffer1[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.404      ;
; -1.436 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.436 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer2[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.388      ;
; -1.429 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.381      ;
; -1.429 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.381      ;
; -1.429 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.381      ;
; -1.429 ; Buffers:inst|clock_count[4]  ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.381      ;
; -1.429 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.381      ;
; -1.429 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.381      ;
; -1.429 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.381      ;
; -1.429 ; Buffers:inst|clock_count[7]  ; Buffers:inst|Buffer1[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.381      ;
; -1.424 ; Buffers:inst|Buffer1[1]      ; Buffers:inst|Buffer2[3] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.374      ;
; -1.424 ; Buffers:inst|Buffer1[1]      ; Buffers:inst|Buffer2[5] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.374      ;
; -1.424 ; Buffers:inst|Buffer1[1]      ; Buffers:inst|Buffer2[6] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.374      ;
; -1.424 ; Buffers:inst|Buffer1[1]      ; Buffers:inst|Buffer2[4] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.374      ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; FIFO_CONFIG:inst1|BUFFER_READ[1]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; FIFO_CONFIG:inst1|BUFFER_READ[2]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.202 ; Buffers:inst|Buffer1[0]              ; Buffers:inst|ADC_out[0]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.323      ;
; 0.257 ; Buffers:inst|Buffer2[10]             ; Buffers:inst|Buffer1[10]             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; Buffers:inst|Buffer2[8]              ; Buffers:inst|Buffer1[8]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.379      ;
; 0.260 ; Buffers:inst|Buffer1[5]              ; Buffers:inst|ADC_out[5]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; Buffers:inst|Buffer1[1]              ; Buffers:inst|ADC_out[1]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.382      ;
; 0.264 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[4]              ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.565      ;
; 0.265 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[6]              ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.566      ;
; 0.266 ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[0] ; FIFO_CONFIG:inst1|BUFFER_READ[0]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.272 ; Buffers:inst|Buffer1[2]              ; Buffers:inst|ADC_out[2]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.393      ;
; 0.279 ; Buffers:inst|Buffer1[8]              ; Buffers:inst|ADC_out[8]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.400      ;
; 0.320 ; Buffers:inst|Buffer2[9]              ; Buffers:inst|Buffer1[9]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.441      ;
; 0.325 ; Buffers:inst|Buffer2[4]              ; Buffers:inst|Buffer1[4]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.445      ;
; 0.329 ; Buffers:inst|Buffer1[10]             ; Buffers:inst|ADC_out[10]             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.450      ;
; 0.332 ; Buffers:inst|Buffer1[11]             ; Buffers:inst|ADC_out[11]             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.453      ;
; 0.333 ; Buffers:inst|Buffer1[4]              ; Buffers:inst|ADC_out[4]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; Buffers:inst|Buffer2[6]              ; Buffers:inst|Buffer1[6]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.454      ;
; 0.346 ; Buffers:inst|Buffer2[2]              ; Buffers:inst|Buffer1[2]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.467      ;
; 0.346 ; FIFO_CONFIG:inst1|OUTPUT[1]          ; Buffers:inst|BufferCount[1]          ; CLK          ; CLK         ; 0.000        ; 0.251      ; 0.681      ;
; 0.346 ; FIFO_CONFIG:inst1|OUTPUT[1]          ; Buffers:inst|BufferCount[0]          ; CLK          ; CLK         ; 0.000        ; 0.251      ; 0.681      ;
; 0.373 ; Buffers:inst|Buffer1[3]              ; Buffers:inst|ADC_out[3]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.494      ;
; 0.376 ; Buffers:inst|Buffer1[7]              ; Buffers:inst|ADC_out[7]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.496      ;
; 0.380 ; Buffers:inst|Buffer2[0]              ; Buffers:inst|Buffer1[0]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.501      ;
; 0.396 ; Buffers:inst|Buffer1[6]              ; Buffers:inst|ADC_out[6]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.516      ;
; 0.397 ; Buffers:inst|Buffer2[3]              ; Buffers:inst|Buffer1[3]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.518      ;
; 0.400 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[3]              ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.701      ;
; 0.403 ; Buffers:inst|Buffer2[5]              ; Buffers:inst|Buffer1[5]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.523      ;
; 0.405 ; Buffers:inst|Buffer2[7]              ; Buffers:inst|Buffer1[7]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.525      ;
; 0.412 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|BufferCount[0]          ; CLK          ; CLK         ; 0.000        ; 0.251      ; 0.747      ;
; 0.414 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[5]              ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.715      ;
; 0.422 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|BufferCount[1]          ; CLK          ; CLK         ; 0.000        ; 0.251      ; 0.757      ;
; 0.426 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[0]              ; CLK          ; CLK         ; 0.000        ; 0.231      ; 0.741      ;
; 0.432 ; Buffers:inst|Buffer3[5]              ; Buffers:inst|Buffer2[5]              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 0.377      ;
; 0.452 ; Buffers:inst|Buffer2[1]              ; Buffers:inst|Buffer1[1]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.484 ; Buffers:inst|Buffer1[9]              ; Buffers:inst|ADC_out[9]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.605      ;
; 0.495 ; Buffers:inst|Buffer3[3]              ; Buffers:inst|Buffer2[3]              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 0.440      ;
; 0.495 ; Buffers:inst|Buffer3[4]              ; Buffers:inst|Buffer2[4]              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 0.440      ;
; 0.500 ; Buffers:inst|Buffer3[6]              ; Buffers:inst|Buffer2[6]              ; CLK          ; CLK         ; 0.000        ; -0.139     ; 0.445      ;
; 0.515 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[0] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.637      ;
; 0.515 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.637      ;
; 0.520 ; Buffers:inst|BufferCheck[0]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.642      ;
; 0.523 ; Buffers:inst|BufferCheck[1]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[1] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.645      ;
; 0.552 ; Buffers:inst|BufferCheck[1]          ; FIFO_CONFIG:inst1|SPACE_AVAILABLE[2] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.674      ;
; 0.587 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[0]              ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.904      ;
; 0.588 ; Buffers:inst|BufferCount[0]          ; Buffers:inst|BufferCheck[0]          ; CLK          ; CLK         ; 0.000        ; -0.171     ; 0.501      ;
; 0.590 ; Buffers:inst|clock_count[19]         ; Buffers:inst|clock_count[19]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; Buffers:inst|clock_count[20]         ; Buffers:inst|clock_count[20]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.712      ;
; 0.599 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[1]              ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.919      ;
; 0.600 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[11]             ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.920      ;
; 0.601 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[9]              ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.921      ;
; 0.601 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[7]              ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.921      ;
; 0.601 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[2]              ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.921      ;
; 0.602 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[10]             ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.922      ;
; 0.602 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|Buffer3[8]              ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.922      ;
; 0.602 ; Buffers:inst|clock_count[21]         ; Buffers:inst|clock_count[21]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.723      ;
; 0.604 ; Buffers:inst|clock_count[18]         ; Buffers:inst|clock_count[18]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.724      ;
; 0.608 ; Buffers:inst|clock_count[25]         ; Buffers:inst|clock_count[25]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.729      ;
; 0.611 ; Buffers:inst|clock_count[17]         ; Buffers:inst|clock_count[17]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.731      ;
; 0.614 ; Buffers:inst|clock_count[28]         ; Buffers:inst|clock_count[28]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.735      ;
; 0.614 ; Buffers:inst|clock_count[30]         ; Buffers:inst|clock_count[30]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.735      ;
; 0.621 ; Buffers:inst|clock_count[26]         ; Buffers:inst|clock_count[26]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.742      ;
; 0.623 ; Buffers:inst|Buffer3[2]              ; Buffers:inst|Buffer2[2]              ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.550      ;
; 0.626 ; Buffers:inst|BufferCount[1]          ; Buffers:inst|BufferCheck[1]          ; CLK          ; CLK         ; 0.000        ; -0.170     ; 0.540      ;
; 0.631 ; Buffers:inst|Buffer3[1]              ; Buffers:inst|Buffer2[1]              ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.558      ;
; 0.631 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[3]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.751      ;
; 0.633 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[9]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.753      ;
; 0.634 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[8]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.754      ;
; 0.636 ; Buffers:inst|Buffer2[11]             ; Buffers:inst|Buffer1[11]             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.757      ;
; 0.639 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[10]             ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.961      ;
; 0.640 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[9]              ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.962      ;
; 0.640 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[7]              ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.962      ;
; 0.641 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[8]              ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.963      ;
; 0.641 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[2]              ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.963      ;
; 0.643 ; Buffers:inst|clock_count[3]          ; Buffers:inst|clock_count[3]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.763      ;
; 0.645 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[11]             ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.967      ;
; 0.647 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer3[1]              ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.969      ;
; 0.658 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|clock_count[31]         ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.774      ;
; 0.658 ; Buffers:inst|clock_count[2]          ; Buffers:inst|clock_count[2]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.778      ;
; 0.661 ; Buffers:inst|clock_count[29]         ; Buffers:inst|clock_count[29]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.782      ;
; 0.667 ; Buffers:inst|clock_count[0]          ; Buffers:inst|clock_count[0]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.787      ;
; 0.667 ; Buffers:inst|clock_count[10]         ; Buffers:inst|clock_count[10]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.787      ;
; 0.667 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|clock_count[30]         ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.783      ;
; 0.668 ; Buffers:inst|clock_count[1]          ; Buffers:inst|Buffer2[10]             ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.790      ;
; 0.669 ; Buffers:inst|clock_count[16]         ; Buffers:inst|clock_count[16]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.789      ;
; 0.681 ; Buffers:inst|clock_count[15]         ; Buffers:inst|clock_count[15]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.801      ;
; 0.683 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[12]             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.802      ;
; 0.686 ; Buffers:inst|clock_count[8]          ; Buffers:inst|clock_count[8]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.806      ;
; 0.687 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[15]             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.806      ;
; 0.687 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[5]              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.806      ;
; 0.687 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[4]              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.806      ;
; 0.687 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[6]              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.806      ;
; 0.688 ; Buffers:inst|Buffer3[0]              ; Buffers:inst|Buffer2[0]              ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.620      ;
; 0.690 ; Buffers:inst|clock_count[4]          ; Buffers:inst|clock_count[4]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.810      ;
; 0.690 ; Buffers:inst|clock_count[14]         ; Buffers:inst|clock_count[14]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.810      ;
; 0.691 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[0]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.811      ;
; 0.691 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[11]             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.811      ;
; 0.694 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[1]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.814      ;
; 0.694 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[2]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.814      ;
; 0.695 ; FIFO_CONFIG:inst1|OUTPUT[0]          ; Buffers:inst|ADC_out[10]             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.815      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 3
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.513 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.426   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.426   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -263.615 ; 0.0   ; 0.0      ; 0.0     ; -102.582            ;
;  CLK             ; -263.615 ; 0.000 ; N/A      ; N/A     ; -102.582            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_OUT[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_OUT[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUFFERCHEQ[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUFFERCHEQ[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUFFERCHEQ[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUFFERCHEQ[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT2MCU[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT2MCU[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT2MCU[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT2MCU[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUTCHECK[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUTCHECK[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUTCHECK[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUTCHECK[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUTCHECK[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUTCHECK[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUTCHECK[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUTCHECK[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCU_IN[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCU_IN[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCU_IN[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCU_IN[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCU_IN[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCU_IN[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCU_IN[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCU_IN[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_OUT[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; BUFFERCHEQ[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; BUFFERCHEQ[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; BUFFERCHEQ[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; BUFFERCHEQ[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUT2MCU[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUT2MCU[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUT2MCU[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUT2MCU[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTPUTCHECK[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTPUTCHECK[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTPUTCHECK[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTPUTCHECK[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTPUTCHECK[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTPUTCHECK[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTPUTCHECK[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_OUT[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; BUFFERCHEQ[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BUFFERCHEQ[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BUFFERCHEQ[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BUFFERCHEQ[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUT2MCU[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUT2MCU[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUT2MCU[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUT2MCU[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTPUTCHECK[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_OUT[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_OUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; BUFFERCHEQ[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BUFFERCHEQ[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BUFFERCHEQ[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BUFFERCHEQ[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT2MCU[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT2MCU[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT2MCU[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT2MCU[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTPUTCHECK[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTPUTCHECK[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 8792     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 8792     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 496   ; 496  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_IN[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; ADC_OUT[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUFFERCHEQ[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUFFERCHEQ[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUT2MCU[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUT2MCU[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUT2MCU[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTPUTCHECK[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTPUTCHECK[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_IN[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MCU_IN[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; ADC_OUT[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_OUT[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUFFERCHEQ[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BUFFERCHEQ[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUT2MCU[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUT2MCU[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUT2MCU[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTPUTCHECK[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTPUTCHECK[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Wed May 09 20:14:45 2018
Info: Command: quartus_sta P1 -c P1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'P1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.426            -263.615 CLK 
Info (332146): Worst-case hold slack is 0.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.373               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -97.000 CLK 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 3
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.102 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.018
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.018            -230.121 CLK 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -97.000 CLK 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 3
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.193 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.467
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.467            -108.692 CLK 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.582 CLK 
Info (332114): Report Metastability: Found 3 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 3
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.513 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 706 megabytes
    Info: Processing ended: Wed May 09 20:14:58 2018
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:07


