clk 1 std_logic bool
rst 1 std_logic sc_logic
arst_n 1 std_logic sc_logic
input_rsc_radr 15 std_logic_vector sc_lv
input_rsc_re 1 std_logic sc_logic
input_rsc_q 12 std_logic_vector sc_lv
input_rsc_clken 1 std_logic sc_logic
input_triosy_lz 1 std_logic sc_logic
padded_input_rsc_wadr 16 std_logic_vector sc_lv
padded_input_rsc_d 12 std_logic_vector sc_lv
padded_input_rsc_we 1 std_logic sc_logic
padded_input_rsc_radr 16 std_logic_vector sc_lv
padded_input_rsc_re 1 std_logic sc_logic
padded_input_rsc_q 12 std_logic_vector sc_lv
padded_input_rsc_clken 1 std_logic sc_logic
padded_input_triosy_lz 1 std_logic sc_logic
output_rsc_wadr 15 std_logic_vector sc_lv
output_rsc_d 12 std_logic_vector sc_lv
output_rsc_we 1 std_logic sc_logic
output_rsc_clken 1 std_logic sc_logic
output_triosy_lz 1 std_logic sc_logic
height 7 std_logic_vector sc_lv
width 7 std_logic_vector sc_lv
kernel_size 2 std_logic_vector sc_lv
padding 2 std_logic_vector sc_lv
filter_offset 20 std_logic_vector sc_lv
in_channels 7 std_logic_vector sc_lv
out_channels 7 std_logic_vector sc_lv
