TPs MACM

Fichiers de base pour la conception d'un processeur pipeliné sur la base d'une ISA ARM simplifiée.

L'objectif est de décrire en VHDL un processeur pipeliné dont le jeu
d'instructions est basé sur l'ISA ARM (très simplifiée). On commencera par réaliser le chemin de
données à partir de composants VHDL fournis, puis on développera la logique de contrôle.
Enfin on rajoutera la logique de gestion des aléas de données.
