
# 教学版OpenMIPS处理器(32bit，五级流水单周期）

信号输入：

- clk：时钟
- rst：系统复位
- rom_data_i、ram_data_i（32bit)：从ROM和RAM中读出的程序或者数据
- int_i：6个外部中断输入

信号输出：

- timer_int_o：定时器中断信号（到timer）
- rom_addr_o、rom_ce_o：rom的使能信号与地址
- 其余为ram相关信号、片选、读写使能、地址与数据

# 从流水线实现的角度编写

五级流水线，完整实现对应的verilog实现如下：

![Untitled](https://prod-files-secure.s3.us-west-2.amazonaws.com/14c5a531-3636-4597-8f26-17ca61ca9e52/690b579c-be11-4bb8-84b5-e04d70ad1a54/Untitled.png)

举例说明其中几个module的用途：

```verilog
pc_reg(input clk, input rst, output reg pc, output reg ce);
//时序逻辑
```

PC行为：每一个指令周期将PC值+4并送入ROM

```verilog
id(
input wire rst,//复位信号
input wire pc_i,//PC地址
input wire inst_i,//从ROM中读来的指令

input wire[`RegBus] reg1_data_i,//读取得regfile的值
input wire[`RegBus] reg2_data_i,

output reg reg1_read_o,//读到的目的reg的值与地址
output reg reg2_read_o,
output reg[`RegAddrBus] reg1_addr_o,
output reg[`RegAddrBus] reg2_addr_o,

output reg[`AluOpBus] aluop_o,//ALU操作码
output reg[`AluselBus] alesel_o,//ALU选择码
output reg[`RegBus] reg1_o,//reg地址值
output reg[`RegBus] reg2_o,
output reg[`RegAddrBus] wd_o,
output reg wreg_o

);
//组合逻辑
```

指令译码行为：

输入32bit指令，按照MIPS格式解码，得到指令类型，目的操作数、源操作数以及目的寄存器。

译码首先判断指令有效性以及分段读出；然后使用case逐个判断译码

```verilog
regfile(
input wire clk,
input wire rst,

//reg的写端口
input wire we,
input wire[`RegAddrBus] waddr,
input wire[`RegBus] wdata,

//reg的读端口
input wire re1,
input wire[`RegAddrBus] raddr1,
input wire[`RegBus] rdata1,

//reg的读端口2？
input wire re2,
input wire[`RegAddrBus] raddr2,
input wire[`RegBus] rdata2,
);
```

Regfile行为：

定义了32个专用寄存器组，定义了其读写的接口

其他module暂略