`timescale 1ns / 1ns

module multiplexer1bit
            ( input  logic [7:0] m0, m1,  // data inputs
              input  logic       s,       // selection input
              output logic [7:0] out);    // output

/* ====================================== INSERT CODE HERE ====================================== */



/* ============================================================================================== */

endmodule

module multiplexer2bit
            ( input  logic [7:0] m0, m1, m2, m3,  // data inputs
              input  logic [1:0] s,               // selection inputs
              output logic [7:0] out);            // output

/* ====================================== INSERT CODE HERE ====================================== */



/* ============================================================================================== */

endmodule
