TimeQuest Timing Analyzer report for Lab2
Wed Feb 09 16:20:48 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 14. Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 15. Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 16. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 17. Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 18. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 19. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 39. Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 40. Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 41. Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 42. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 43. Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 44. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 45. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 64. Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 65. Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 66. Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 67. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 68. Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 69. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 70. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Signal Integrity Metrics (Slow 1200mv 0c Model)
 91. Signal Integrity Metrics (Slow 1200mv 85c Model)
 92. Signal Integrity Metrics (Fast 1200mv 0c Model)
 93. Setup Transfers
 94. Hold Transfers
 95. Recovery Transfers
 96. Removal Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Lab2                                                               ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
;     Processors 9-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------------+
; Clock Name                                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                            ;
+--------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------------+
; CLOCK_50                                                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                                       ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge }       ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] } ;
+--------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                       ;
+-------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                                     ; Note                    ;
+-------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
; 171.26 MHz  ; 171.26 MHz      ; CLOCK_50                                                                       ;                         ;
; 1388.89 MHz ; 471.25 MHz      ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; limit due to hold check ;
+-------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                     ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -5.049 ; -1163.276     ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.796 ; -4.172        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.106 ; -0.121        ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                      ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -1.109 ; -3.566        ;
; CLOCK_50                                                                       ; 0.213  ; 0.000         ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.236  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.212 ; -27.289            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.700 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                       ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -3.000 ; -557.641      ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.437  ; 0.000         ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.454  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                               ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -5.049 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.201     ; 4.336      ;
; -5.047 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.333      ;
; -5.047 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.333      ;
; -5.047 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.333      ;
; -5.047 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.333      ;
; -5.019 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.200     ; 4.307      ;
; -5.019 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.200     ; 4.307      ;
; -4.980 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.196     ; 4.272      ;
; -4.980 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.196     ; 4.272      ;
; -4.976 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.279      ;
; -4.976 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.195     ; 4.269      ;
; -4.976 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.195     ; 4.269      ;
; -4.976 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.195     ; 4.269      ;
; -4.976 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.195     ; 4.269      ;
; -4.974 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.184     ; 4.278      ;
; -4.972 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.275      ;
; -4.972 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.275      ;
; -4.972 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.275      ;
; -4.944 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.183     ; 4.249      ;
; -4.944 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.183     ; 4.249      ;
; -4.930 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.190     ; 4.228      ;
; -4.923 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.191     ; 4.220      ;
; -4.919 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.207     ; 4.200      ;
; -4.919 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.207     ; 4.200      ;
; -4.919 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.207     ; 4.200      ;
; -4.919 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.207     ; 4.200      ;
; -4.919 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.207     ; 4.200      ;
; -4.919 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.207     ; 4.200      ;
; -4.919 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.207     ; 4.200      ;
; -4.918 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.984     ; 4.422      ;
; -4.916 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.985     ; 4.419      ;
; -4.916 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.985     ; 4.419      ;
; -4.916 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.985     ; 4.419      ;
; -4.916 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.985     ; 4.419      ;
; -4.905 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.179     ; 4.214      ;
; -4.905 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.179     ; 4.214      ;
; -4.905 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.915     ; 3.478      ;
; -4.901 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.178     ; 4.211      ;
; -4.901 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.178     ; 4.211      ;
; -4.901 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.178     ; 4.211      ;
; -4.901 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.178     ; 4.211      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.897 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.203     ; 4.182      ;
; -4.889 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.190     ; 4.187      ;
; -4.888 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.983     ; 4.393      ;
; -4.888 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.983     ; 4.393      ;
; -4.877 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.190     ; 4.175      ;
; -4.876 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.940     ; 3.424      ;
; -4.875 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.190     ; 4.173      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.202     ; 4.152      ;
; -4.853 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.190     ; 4.151      ;
; -4.849 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.979     ; 4.358      ;
; -4.849 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.979     ; 4.358      ;
; -4.848 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.174     ; 4.162      ;
; -4.845 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.978     ; 4.355      ;
; -4.845 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.978     ; 4.355      ;
; -4.845 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.978     ; 4.355      ;
; -4.845 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.978     ; 4.355      ;
; -4.839 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[29]     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]         ; CLOCK_50                                                                       ; CLOCK_50    ; 1.000        ; -0.535     ; 5.302      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.822 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.186     ; 4.124      ;
; -4.812 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.190     ; 4.110      ;
; -4.792 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.974     ; 4.306      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
; -4.791 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.185     ; 4.094      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.796 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.937      ; 1.189      ;
; -0.791 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.923      ; 1.182      ;
; -0.743 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.911      ; 1.111      ;
; -0.680 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.751      ; 1.023      ;
; -0.606 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.715      ; 0.894      ;
; -0.556 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.751      ; 0.894      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -0.106 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 2.065      ; 1.610      ;
; -0.015 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.956      ; 1.600      ;
; 0.103  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.956      ; 1.627      ;
; 0.140  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 4.633      ; 4.174      ;
; 0.193  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 4.523      ; 4.344      ;
; 0.321  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 4.657      ; 4.356      ;
; 0.711  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 4.633      ; 4.103      ;
; 0.789  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 4.523      ; 4.248      ;
; 0.929  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 4.657      ; 4.248      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -1.109 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 4.826      ; 3.949      ;
; -1.062 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 4.851      ; 4.021      ;
; -0.894 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 4.712      ; 4.050      ;
; -0.561 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 4.826      ; 4.017      ;
; -0.467 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 4.851      ; 4.136      ;
; -0.349 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.352      ; 1.533      ;
; -0.308 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 4.712      ; 4.156      ;
; -0.274 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.239      ; 1.495      ;
; -0.227 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.239      ; 1.542      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                                                         ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.213 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.001      ; 3.662      ;
; 0.241 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[7]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.002      ; 3.691      ;
; 0.305 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.007      ; 3.760      ;
; 0.309 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.352      ; 4.145      ;
; 0.360 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[6]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.002      ; 3.810      ;
; 0.375 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[1]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.000      ; 3.823      ;
; 0.387 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.669      ;
; 0.388 ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.095      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|counter_incr                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|counter_incr                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.410 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.078      ; 0.674      ;
; 0.421 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.687      ;
; 0.423 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[4]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.001      ; 3.872      ;
; 0.429 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.694      ;
; 0.429 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.695      ;
; 0.431 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[9]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[9]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[10]                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[10]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.696      ;
; 0.434 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.700      ;
; 0.437 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.703      ;
; 0.440 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.706      ;
; 0.452 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read2                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.718      ;
; 0.457 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.000      ; 3.905      ;
; 0.458 ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.723      ;
; 0.459 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[0]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.997      ; 3.904      ;
; 0.466 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.731      ;
; 0.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.021      ; 3.936      ;
; 0.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.021      ; 3.936      ;
; 0.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.021      ; 3.936      ;
; 0.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.021      ; 3.936      ;
; 0.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.021      ; 3.936      ;
; 0.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.021      ; 3.936      ;
; 0.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.021      ; 3.936      ;
; 0.480 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.487 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_start[4]                                                                 ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.752      ;
; 0.490 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.000      ; 3.938      ;
; 0.500 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.765      ;
; 0.508 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.007      ; 3.963      ;
; 0.525 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.506      ; 1.217      ;
; 0.544 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.506      ; 1.236      ;
; 0.552 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[5]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.997      ; 3.997      ;
; 0.553 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[4]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[4]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.818      ;
; 0.557 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[26]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[27]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.512      ; 1.255      ;
; 0.557 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.512      ; 1.255      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.559 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.032      ;
; 0.561 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.827      ;
; 0.562 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.828      ;
; 0.562 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[26]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[28]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.512      ; 1.260      ;
; 0.563 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.829      ;
; 0.578 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 4.054      ;
; 0.582 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 4.058      ;
; 0.586 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[2]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.997      ; 4.031      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.593 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.066      ;
; 0.594 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_start[4]                                                                 ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.859      ;
; 0.595 ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[7]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[7]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.860      ;
; 0.599 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.021      ; 4.068      ;
; 0.601 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_oe_n                                                                         ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.867      ;
; 0.603 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|busy_h                                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.869      ;
; 0.603 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[3]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.997      ; 4.048      ;
; 0.607 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.038      ; 4.093      ;
; 0.607 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.999      ; 4.054      ;
; 0.609 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[1]                                                                ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.874      ;
; 0.617 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[19]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[19]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.900      ;
; 0.618 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.901      ;
; 0.618 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[21]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[21]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.901      ;
; 0.620 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[1]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[1]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.904      ;
; 0.620 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[22]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[22]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.903      ;
; 0.620 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[23]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[23]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.903      ;
; 0.622 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.905      ;
; 0.623 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[20]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[20]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.097      ; 0.906      ;
; 0.623 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|data_clk             ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|data_clk_prev                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.888      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.236 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.020      ; 0.786      ;
; 0.272 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.983      ; 0.785      ;
; 0.353 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.186      ; 1.069      ;
; 0.383 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.212      ; 1.125      ;
; 0.394 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.197      ; 1.121      ;
; 0.397 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.020      ; 0.947      ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.212 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.081     ; 2.129      ;
; -1.212 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.081     ; 2.129      ;
; -1.212 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.081     ; 2.129      ;
; -1.212 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.081     ; 2.129      ;
; -1.156 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.074      ;
; -1.052 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.081     ; 1.969      ;
; -1.052 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.081     ; 1.969      ;
; -1.052 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.081     ; 1.969      ;
; -1.052 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.081     ; 1.969      ;
; -1.008 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 1.926      ;
; -1.008 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 1.926      ;
; -1.008 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 1.926      ;
; -1.008 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 1.926      ;
; -1.008 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 1.926      ;
; -1.008 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 1.926      ;
; -1.008 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 1.926      ;
; -1.008 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 1.926      ;
; -0.827 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.306      ; 2.131      ;
; -0.827 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.306      ; 2.131      ;
; -0.775 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.301      ; 2.074      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.915      ; 4.404      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.914      ; 4.403      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.914      ; 4.403      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.914      ; 4.403      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.914      ; 4.403      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.909      ; 4.398      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.909      ; 4.398      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.909      ; 4.398      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.909      ; 4.398      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.909      ; 4.398      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.909      ; 4.398      ;
; -0.769 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.909      ; 4.398      ;
; -0.768 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.916      ; 4.404      ;
; -0.768 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.916      ; 4.404      ;
; -0.660 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.306      ; 1.964      ;
; -0.660 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.306      ; 1.964      ;
; -0.627 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.301      ; 1.926      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.914      ; 4.349      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.914      ; 4.349      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.914      ; 4.349      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.914      ; 4.349      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.909      ; 4.344      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.909      ; 4.344      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.909      ; 4.344      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.909      ; 4.344      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.909      ; 4.344      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.909      ; 4.344      ;
; -0.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.909      ; 4.344      ;
; -0.214 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.915      ; 4.349      ;
; -0.214 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.916      ; 4.350      ;
; -0.214 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.916      ; 4.350      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.700 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.027      ; 4.175      ;
; 0.700 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.028      ; 4.176      ;
; 0.700 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.028      ; 4.176      ;
; 0.700 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.026      ; 4.174      ;
; 0.700 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.026      ; 4.174      ;
; 0.700 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.026      ; 4.174      ;
; 0.700 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.026      ; 4.174      ;
; 0.701 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.021      ; 4.170      ;
; 0.701 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.021      ; 4.170      ;
; 0.701 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.021      ; 4.170      ;
; 0.701 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.021      ; 4.170      ;
; 0.701 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.021      ; 4.170      ;
; 0.701 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.021      ; 4.170      ;
; 0.701 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.021      ; 4.170      ;
; 1.114 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.476      ; 1.776      ;
; 1.162 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.482      ; 1.830      ;
; 1.162 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.482      ; 1.830      ;
; 1.248 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.476      ; 1.910      ;
; 1.251 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.027      ; 4.226      ;
; 1.251 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.028      ; 4.227      ;
; 1.251 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.028      ; 4.227      ;
; 1.251 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.026      ; 4.225      ;
; 1.251 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.026      ; 4.225      ;
; 1.251 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.026      ; 4.225      ;
; 1.251 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.026      ; 4.225      ;
; 1.252 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.021      ; 4.221      ;
; 1.252 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.021      ; 4.221      ;
; 1.252 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.021      ; 4.221      ;
; 1.252 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.021      ; 4.221      ;
; 1.252 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.021      ; 4.221      ;
; 1.252 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.021      ; 4.221      ;
; 1.252 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 3.021      ; 4.221      ;
; 1.279 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.482      ; 1.947      ;
; 1.279 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.482      ; 1.947      ;
; 1.510 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.776      ;
; 1.510 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.776      ;
; 1.510 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.776      ;
; 1.510 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.776      ;
; 1.510 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.776      ;
; 1.510 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.776      ;
; 1.510 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.776      ;
; 1.510 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.776      ;
; 1.564 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.829      ;
; 1.564 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.829      ;
; 1.564 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.829      ;
; 1.564 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.829      ;
; 1.644 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.910      ;
; 1.644 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.910      ;
; 1.644 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.910      ;
; 1.644 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.910      ;
; 1.644 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.910      ;
; 1.644 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.910      ;
; 1.644 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.910      ;
; 1.644 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.910      ;
; 1.686 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.951      ;
; 1.686 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.951      ;
; 1.686 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.951      ;
; 1.686 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.951      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[2]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[3]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[4]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[5]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[6]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[7]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[8]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[9]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                          ; Clock Edge ; Target                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[16]|datac                     ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|inclk[0]                                             ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|outclk                                               ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[12]|datad                     ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[13]|datad                     ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|datac                                                       ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|combout                                                     ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|combout                                                     ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[13]|datad                     ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[12]|datad                     ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|datac                                                       ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[16]|datac                     ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|inclk[0]                                             ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|outclk                                               ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datac                    ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datac                    ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 3.466 ; 4.059 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 3.466 ; 4.059 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.759 ; 5.326 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.759 ; 5.326 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.458 ; 4.997 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 4.354 ; 4.873 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 4.283 ; 4.771 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.084 ; 2.591 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.426 ; 1.906 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.891 ; 2.424 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.084 ; 2.591 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.655 ; 2.115 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.618 ; 2.085 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.469 ; 1.951 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.980 ; 2.499 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.074 ; 2.573 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.171 ; 1.550 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.503 ; 1.960 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.542 ; 1.992 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.552 ; 2.007 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.057 ; 2.486 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.664 ; 2.128 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.761 ; 2.229 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.782 ; 2.266 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -2.850 ; -3.441 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -2.850 ; -3.441 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -3.699 ; -4.202 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -4.176 ; -4.656 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -3.867 ; -4.418 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -3.763 ; -4.295 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -3.699 ; -4.202 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.735 ; -1.094 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.976 ; -1.436 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.404 ; -1.910 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.567 ; -2.052 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.196 ; -1.637 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.159 ; -1.608 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.017 ; -1.479 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.495 ; -1.975 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.596 ; -2.070 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.735 ; -1.094 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.055 ; -1.488 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.093 ; -1.519 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.103 ; -1.533 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.569 ; -1.969 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.205 ; -1.649 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.297 ; -1.746 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.318 ; -1.782 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 10.237 ; 10.248 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 9.638  ; 9.610  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 10.237 ; 10.248 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 10.515 ; 10.063 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 9.759  ; 9.635  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 9.253  ; 9.116  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 8.115  ; 8.072  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 9.607  ; 9.438  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 8.670  ; 8.579  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 8.822  ; 8.753  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 8.213  ; 8.150  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 10.515 ; 10.063 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 7.802  ; 7.784  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 12.274 ; 12.179 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 8.289  ; 8.162  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 8.275  ; 8.156  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.513  ; 7.422  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 8.289  ; 8.162  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.915  ; 7.816  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.985  ; 7.909  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 8.155  ; 8.050  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.508  ; 7.430  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 8.012  ; 7.929  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 8.277  ; 8.126  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.776  ; 7.683  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 8.277  ; 8.126  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.697  ; 7.612  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 7.577  ; 7.477  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.387  ; 7.331  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.909  ; 7.786  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 7.200  ; 7.160  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.996  ; 7.947  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.159  ; 7.087  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.133  ; 7.045  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 7.084  ; 7.010  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 7.122  ; 7.048  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.692  ; 7.606  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.454  ; 7.394  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.368  ; 7.305  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 8.018  ; 7.905  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.943  ; 7.851  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 8.389  ; 8.328  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+---------------+------------+--------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 9.290  ; 9.267 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 9.290  ; 9.267 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 9.869  ; 9.875 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 7.833  ; 7.789 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 9.411  ; 9.288 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 8.926  ; 8.791 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 7.833  ; 7.789 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 9.265  ; 9.099 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 8.367  ; 8.275 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 8.513  ; 8.444 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 7.927  ; 7.863 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 10.214 ; 9.765 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 7.531  ; 7.511 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 9.649  ; 9.526 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 7.251  ; 7.162 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.986  ; 7.867 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.254  ; 7.162 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 8.001  ; 7.875 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.641  ; 7.542 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.708  ; 7.631 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.872  ; 7.767 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.251  ; 7.172 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 7.735  ; 7.652 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 6.845  ; 6.770 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.509  ; 7.416 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.989  ; 7.840 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.434  ; 7.348 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 7.318  ; 7.219 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.136  ; 7.077 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.637  ; 7.515 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 6.956  ; 6.914 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.720  ; 7.669 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 6.917  ; 6.844 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 6.892  ; 6.804 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 6.845  ; 6.770 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 6.881  ; 6.807 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.428  ; 7.342 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.199  ; 7.138 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.117  ; 7.052 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.741  ; 7.629 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.668  ; 7.575 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 8.096  ; 8.033 ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.108  ; 7.963  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.665  ; 9.512  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.150  ; 8.997  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.845  ; 9.692  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.845  ; 9.692  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.842  ; 9.689  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.117 ; 9.964  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.117 ; 9.964  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.627 ; 10.474 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.157  ; 8.012  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.153  ; 8.008  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.108  ; 7.963  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.150  ; 8.005  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.117  ; 8.972  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.630  ; 9.477  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.842  ; 9.689  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.630  ; 9.477  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.835  ; 7.690  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.296  ; 9.143  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.802  ; 8.649  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.469  ; 9.316  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.469  ; 9.316  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.466  ; 9.313  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.730  ; 9.577  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.730  ; 9.577  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.219 ; 10.066 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.882  ; 7.737  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.878  ; 7.733  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.835  ; 7.690  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.875  ; 7.730  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.804  ; 8.659  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.263  ; 9.110  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.466  ; 9.313  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.263  ; 9.110  ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.935     ; 8.080     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.420     ; 9.573     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.960     ; 9.113     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.584     ; 9.737     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.584     ; 9.737     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.581     ; 9.734     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.831     ; 9.984     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.831     ; 9.984     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.308    ; 10.461    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.973     ; 8.118     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.971     ; 8.116     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.935     ; 8.080     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.976     ; 8.121     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.914     ; 9.059     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.385     ; 9.538     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.581     ; 9.734     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.385     ; 9.538     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.664     ; 7.809     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.054     ; 9.207     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.613     ; 8.766     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.212     ; 9.365     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.212     ; 9.365     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.209     ; 9.362     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.449     ; 9.602     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.449     ; 9.602     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.907     ; 10.060    ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.700     ; 7.845     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.698     ; 7.843     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.664     ; 7.809     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.703     ; 7.848     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.603     ; 8.748     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.020     ; 9.173     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.209     ; 9.362     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.020     ; 9.173     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                       ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                     ; Note                    ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
; 186.29 MHz ; 186.29 MHz      ; CLOCK_50                                                                       ;                         ;
; 959.69 MHz ; 649.35 MHz      ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; limit due to hold check ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                      ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -4.488 ; -1022.194     ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.757 ; -4.001        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.167 ; -0.298        ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                       ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.967 ; -2.846        ;
; CLOCK_50                                                                       ; 0.220  ; 0.000         ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.346  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.992 ; -21.449           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.634 ; 0.000             ;
+----------+-------+-------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                        ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -3.000 ; -556.893      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.408  ; 0.000         ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.410  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                               ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -4.488 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.991     ; 3.986      ;
; -4.451 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.009     ; 3.931      ;
; -4.445 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.008     ; 3.926      ;
; -4.442 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.009     ; 3.922      ;
; -4.442 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.009     ; 3.922      ;
; -4.442 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.009     ; 3.922      ;
; -4.421 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.008     ; 3.902      ;
; -4.421 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.008     ; 3.902      ;
; -4.420 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.997     ; 3.912      ;
; -4.395 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.997     ; 3.887      ;
; -4.383 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.015     ; 3.857      ;
; -4.382 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.003     ; 3.868      ;
; -4.382 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.003     ; 3.868      ;
; -4.382 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.003     ; 3.868      ;
; -4.382 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.003     ; 3.868      ;
; -4.382 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.004     ; 3.867      ;
; -4.382 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.004     ; 3.867      ;
; -4.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.015     ; 3.852      ;
; -4.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.015     ; 3.852      ;
; -4.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.015     ; 3.852      ;
; -4.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.015     ; 3.852      ;
; -4.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.015     ; 3.852      ;
; -4.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.015     ; 3.852      ;
; -4.370 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.990     ; 3.869      ;
; -4.368 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[29]     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]         ; CLOCK_50                                                                       ; CLOCK_50    ; 1.000        ; -0.492     ; 4.875      ;
; -4.367 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.991     ; 3.865      ;
; -4.367 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.991     ; 3.865      ;
; -4.367 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.991     ; 3.865      ;
; -4.354 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.997     ; 3.846      ;
; -4.349 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.811     ; 4.027      ;
; -4.346 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.990     ; 3.845      ;
; -4.346 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.990     ; 3.845      ;
; -4.328 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.999     ; 3.818      ;
; -4.320 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.845     ; 3.964      ;
; -4.318 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.810     ; 3.997      ;
; -4.315 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.811     ; 3.993      ;
; -4.315 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.811     ; 3.993      ;
; -4.315 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.811     ; 3.993      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.308 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.011     ; 3.786      ;
; -4.307 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.985     ; 3.811      ;
; -4.307 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.985     ; 3.811      ;
; -4.307 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.985     ; 3.811      ;
; -4.307 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.985     ; 3.811      ;
; -4.307 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.986     ; 3.810      ;
; -4.307 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.986     ; 3.810      ;
; -4.294 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.810     ; 3.973      ;
; -4.294 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.810     ; 3.973      ;
; -4.285 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.997     ; 3.777      ;
; -4.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.997     ; 3.775      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.010     ; 3.760      ;
; -4.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.817     ; 3.953      ;
; -4.280 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.997     ; 3.772      ;
; -4.263 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.656     ; 3.096      ;
; -4.256 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.817     ; 3.928      ;
; -4.255 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.805     ; 3.939      ;
; -4.255 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.805     ; 3.939      ;
; -4.255 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.805     ; 3.939      ;
; -4.255 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.805     ; 3.939      ;
; -4.255 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.806     ; 3.938      ;
; -4.255 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.806     ; 3.938      ;
; -4.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.981     ; 3.761      ;
; -4.252 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.851     ; 3.890      ;
; -4.240 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[29]     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]         ; CLOCK_50                                                                       ; CLOCK_50    ; 1.000        ; -0.491     ; 4.748      ;
; -4.234 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.730      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]         ; CLOCK_50                                                                       ; CLOCK_50    ; 1.000        ; -0.085     ; 5.147      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.993     ; 3.729      ;
; -4.227 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.851     ; 3.865      ;
; -4.223 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.681     ; 3.031      ;
; -4.222 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.997     ; 3.714      ;
; -4.215 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.817     ; 3.887      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.757 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.761      ; 1.080      ;
; -0.756 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.776      ; 1.086      ;
; -0.735 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.749      ; 1.037      ;
; -0.639 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.605      ; 0.921      ;
; -0.580 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.571      ; 0.809      ;
; -0.534 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.605      ; 0.809      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -0.167 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.768      ; 1.472      ;
; -0.110 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.668      ; 1.465      ;
; -0.021 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.668      ; 1.517      ;
; -0.021 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 4.121      ; 3.902      ;
; 0.016  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 4.020      ; 4.053      ;
; 0.130  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 4.145      ; 4.070      ;
; 0.702  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 4.121      ; 3.679      ;
; 0.765  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 4.020      ; 3.804      ;
; 0.894  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 4.145      ; 3.806      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -0.967 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 4.293      ; 3.539      ;
; -0.928 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 4.318      ; 3.603      ;
; -0.772 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 4.188      ; 3.629      ;
; -0.270 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 4.293      ; 3.756      ;
; -0.189 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 4.318      ; 3.862      ;
; -0.155 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.024      ; 1.399      ;
; -0.102 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 1.920      ; 1.348      ;
; -0.077 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 1.920      ; 1.373      ;
; -0.039 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 4.188      ; 3.882      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                                                         ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.220 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[7]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.715      ; 3.349      ;
; 0.231 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.714      ; 3.359      ;
; 0.297 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.027      ; 3.768      ;
; 0.298 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.719      ; 3.431      ;
; 0.330 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[6]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.715      ; 3.459      ;
; 0.341 ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.085      ; 0.597      ;
; 0.352 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[1]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.713      ; 3.479      ;
; 0.354 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|counter_incr                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|counter_incr                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.367 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.608      ;
; 0.381 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.623      ;
; 0.389 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.630      ;
; 0.389 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.631      ;
; 0.395 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.637      ;
; 0.397 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.713      ; 3.524      ;
; 0.398 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[9]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[9]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.639      ;
; 0.399 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[10]                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[10]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.640      ;
; 0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.645      ;
; 0.406 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.648      ;
; 0.414 ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.656      ;
; 0.416 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read2                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.659      ;
; 0.424 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[0]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.710      ; 3.548      ;
; 0.431 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.673      ;
; 0.433 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.675      ;
; 0.435 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[4]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.714      ; 3.563      ;
; 0.436 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.713      ; 3.563      ;
; 0.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.734      ; 3.591      ;
; 0.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.734      ; 3.591      ;
; 0.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.734      ; 3.591      ;
; 0.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.734      ; 3.591      ;
; 0.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.734      ; 3.591      ;
; 0.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.734      ; 3.591      ;
; 0.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.734      ; 3.591      ;
; 0.448 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_start[4]                                                                 ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.690      ;
; 0.458 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.700      ;
; 0.460 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.719      ; 3.593      ;
; 0.474 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.462      ; 1.107      ;
; 0.492 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.462      ; 1.125      ;
; 0.496 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.468      ; 1.135      ;
; 0.497 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[26]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[27]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.468      ; 1.136      ;
; 0.508 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[26]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[28]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.468      ; 1.147      ;
; 0.508 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[4]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[4]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.749      ;
; 0.514 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.756      ;
; 0.514 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.757      ;
; 0.517 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.759      ;
; 0.519 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[5]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.710      ; 3.643      ;
; 0.527 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.741      ; 3.682      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.534 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.739      ; 3.687      ;
; 0.546 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_start[4]                                                                 ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.788      ;
; 0.548 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.742      ; 3.704      ;
; 0.550 ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[7]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[7]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_oe_n                                                                         ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.793      ;
; 0.552 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|busy_h                                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.795      ;
; 0.552 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.742      ; 3.708      ;
; 0.552 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[2]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.710      ; 3.676      ;
; 0.554 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.740      ; 3.708      ;
; 0.555 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.740      ; 3.709      ;
; 0.557 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[1]                                                                ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.799      ;
; 0.564 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[19]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[19]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.822      ;
; 0.565 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[21]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[21]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.823      ;
; 0.565 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.740      ; 3.719      ;
; 0.566 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.824      ;
; 0.566 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[22]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[22]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.824      ;
; 0.567 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[1]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[1]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.088      ; 0.826      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.568 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[23]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[23]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.826      ;
; 0.569 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.827      ;
; 0.570 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[20]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[20]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.828      ;
; 0.570 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|data_clk             ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|data_clk_prev                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.811      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.346 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.844      ; 0.720      ;
; 0.379 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.810      ; 0.719      ;
; 0.440 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.993      ; 0.963      ;
; 0.479 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.021      ; 1.030      ;
; 0.492 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.005      ; 1.027      ;
; 0.504 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.844      ; 0.878      ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.992 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.920      ;
; -0.992 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.920      ;
; -0.992 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.920      ;
; -0.992 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.920      ;
; -0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.870      ;
; -0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.870      ;
; -0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.870      ;
; -0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.870      ;
; -0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.870      ;
; -0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.870      ;
; -0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.870      ;
; -0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.870      ;
; -0.867 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.795      ;
; -0.867 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.795      ;
; -0.867 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.795      ;
; -0.867 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.795      ;
; -0.822 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.751      ;
; -0.636 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.283      ; 1.918      ;
; -0.636 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.283      ; 1.918      ;
; -0.594 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.277      ; 1.870      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.642      ; 3.922      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.642      ; 3.922      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.635      ; 3.915      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.635      ; 3.915      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.635      ; 3.915      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.635      ; 3.915      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.635      ; 3.915      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.635      ; 3.915      ;
; -0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.635      ; 3.915      ;
; -0.577 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.642      ; 3.921      ;
; -0.577 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.641      ; 3.920      ;
; -0.577 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.641      ; 3.920      ;
; -0.577 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.641      ; 3.920      ;
; -0.577 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.641      ; 3.920      ;
; -0.506 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.283      ; 1.788      ;
; -0.506 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.283      ; 1.788      ;
; -0.475 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.277      ; 1.751      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.642      ; 3.948      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.642      ; 3.948      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.635      ; 3.941      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.635      ; 3.941      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.635      ; 3.941      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.635      ; 3.941      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.635      ; 3.941      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.635      ; 3.941      ;
; -0.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.635      ; 3.941      ;
; -0.103 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.642      ; 3.947      ;
; -0.103 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.641      ; 3.946      ;
; -0.103 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.641      ; 3.946      ;
; -0.103 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.641      ; 3.946      ;
; -0.103 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.641      ; 3.946      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.634 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.741      ; 3.789      ;
; 0.634 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.742      ; 3.790      ;
; 0.634 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.742      ; 3.790      ;
; 0.634 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.740      ; 3.788      ;
; 0.634 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.740      ; 3.788      ;
; 0.634 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.740      ; 3.788      ;
; 0.634 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.740      ; 3.788      ;
; 0.635 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.734      ; 3.783      ;
; 0.635 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.734      ; 3.783      ;
; 0.635 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.734      ; 3.783      ;
; 0.635 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.734      ; 3.783      ;
; 0.635 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.734      ; 3.783      ;
; 0.635 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.734      ; 3.783      ;
; 0.635 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.734      ; 3.783      ;
; 1.001 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.432      ; 1.604      ;
; 1.041 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.438      ; 1.650      ;
; 1.041 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.438      ; 1.650      ;
; 1.107 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.741      ; 3.762      ;
; 1.107 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.742      ; 3.763      ;
; 1.107 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.742      ; 3.763      ;
; 1.107 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.740      ; 3.761      ;
; 1.107 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.740      ; 3.761      ;
; 1.107 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.740      ; 3.761      ;
; 1.107 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.740      ; 3.761      ;
; 1.108 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.734      ; 3.756      ;
; 1.108 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.734      ; 3.756      ;
; 1.108 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.734      ; 3.756      ;
; 1.108 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.734      ; 3.756      ;
; 1.108 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.734      ; 3.756      ;
; 1.108 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.734      ; 3.756      ;
; 1.108 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.734      ; 3.756      ;
; 1.141 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.432      ; 1.744      ;
; 1.171 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.438      ; 1.780      ;
; 1.171 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.438      ; 1.780      ;
; 1.363 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.604      ;
; 1.363 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.604      ;
; 1.363 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.604      ;
; 1.363 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.604      ;
; 1.363 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.604      ;
; 1.363 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.604      ;
; 1.363 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.604      ;
; 1.363 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.604      ;
; 1.411 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.652      ;
; 1.411 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.652      ;
; 1.411 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.652      ;
; 1.411 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.652      ;
; 1.503 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.744      ;
; 1.503 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.744      ;
; 1.503 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.744      ;
; 1.503 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.744      ;
; 1.503 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.744      ;
; 1.503 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.744      ;
; 1.503 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.744      ;
; 1.503 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.744      ;
; 1.546 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.787      ;
; 1.546 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.787      ;
; 1.546 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.787      ;
; 1.546 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.787      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[8]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[9]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datac                    ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datac                    ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                          ; Clock Edge ; Target                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[12]|datad                     ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[13]|datad                     ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[16]|datac                     ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|inclk[0]                                             ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|outclk                                               ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|datac                                                       ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|combout                                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|combout                                                     ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|datac                                                       ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|inclk[0]                                             ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|outclk                                               ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[16]|datac                     ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[12]|datad                     ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[13]|datad                     ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 3.134 ; 3.522 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 3.134 ; 3.522 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.356 ; 4.695 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.356 ; 4.695 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.078 ; 4.399 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 3.974 ; 4.288 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 3.910 ; 4.191 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 1.846 ; 2.217 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.229 ; 1.607 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.659 ; 2.058 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.846 ; 2.217 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.453 ; 1.786 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.414 ; 1.753 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.271 ; 1.646 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.739 ; 2.127 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.830 ; 2.196 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.002 ; 1.281 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.302 ; 1.655 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.341 ; 1.683 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.355 ; 1.696 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.825 ; 2.109 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.460 ; 1.795 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.538 ; 1.895 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.559 ; 1.918 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -2.591 ; -2.973 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -2.591 ; -2.973 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -3.367 ; -3.665 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -3.802 ; -4.072 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -3.527 ; -3.864 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -3.422 ; -3.752 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -3.367 ; -3.665 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.615 ; -0.877 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.830 ; -1.191 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.225 ; -1.603 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.383 ; -1.735 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.044 ; -1.362 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.007 ; -1.331 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.869 ; -1.227 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.307 ; -1.664 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.404 ; -1.753 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.615 ; -0.877 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.903 ; -1.238 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.941 ; -1.265 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.954 ; -1.278 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.388 ; -1.651 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.051 ; -1.372 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.126 ; -1.467 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.146 ; -1.489 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 9.363  ; 9.226  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 8.672  ; 8.770  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 9.363  ; 9.226  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 9.517  ; 8.933  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 8.887  ; 8.630  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 8.437  ; 8.157  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 7.355  ; 7.188  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 8.750  ; 8.450  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 7.881  ; 7.647  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 8.039  ; 7.803  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 7.466  ; 7.258  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 9.517  ; 8.933  ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 7.064  ; 6.931  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 11.126 ; 10.878 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 7.549  ; 7.346  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.528  ; 7.345  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 6.832  ; 6.670  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.549  ; 7.346  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.201  ; 7.031  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.238  ; 7.045  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.441  ; 7.235  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 6.804  ; 6.611  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 7.260  ; 7.068  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 7.564  ; 7.298  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.067  ; 6.924  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.564  ; 7.298  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.006  ; 6.852  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 6.895  ; 6.729  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 6.716  ; 6.595  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.198  ; 7.013  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 6.530  ; 6.445  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.277  ; 7.148  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 6.459  ; 6.318  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 6.436  ; 6.279  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 6.389  ; 6.246  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 6.423  ; 6.283  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 6.959  ; 6.783  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 6.772  ; 6.658  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 6.695  ; 6.572  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.297  ; 7.123  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.244  ; 7.064  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 7.640  ; 7.500  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 8.343 ; 8.442 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 8.343 ; 8.442 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 9.010 ; 8.875 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 7.087 ; 6.922 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 8.557 ; 8.305 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 8.126 ; 7.852 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 7.087 ; 6.922 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 8.425 ; 8.131 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 7.591 ; 7.362 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 7.743 ; 7.512 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 7.192 ; 6.988 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 9.231 ; 8.653 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 6.805 ; 6.673 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 8.761 ; 8.505 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 6.557 ; 6.367 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.249 ; 7.070 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 6.581 ; 6.422 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.272 ; 7.072 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 6.936 ; 6.769 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 6.973 ; 6.783 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.167 ; 6.965 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 6.557 ; 6.367 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 6.995 ; 6.806 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 6.161 ; 6.018 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 6.809 ; 6.668 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.285 ; 7.026 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 6.750 ; 6.599 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 6.644 ; 6.481 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 6.471 ; 6.352 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 6.935 ; 6.753 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 6.293 ; 6.208 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.011 ; 6.882 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 6.228 ; 6.088 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 6.205 ; 6.050 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 6.161 ; 6.018 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 6.192 ; 6.053 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 6.706 ; 6.533 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 6.526 ; 6.412 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 6.452 ; 6.330 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.030 ; 6.859 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 6.976 ; 6.800 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 7.357 ; 7.219 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.345 ; 7.180 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.831 ; 8.686 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.349 ; 8.204 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.003 ; 8.858 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.003 ; 8.858 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.999 ; 8.854 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.253 ; 9.108 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.253 ; 9.108 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.732 ; 9.587 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.389 ; 7.224 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.386 ; 7.221 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.345 ; 7.180 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.383 ; 7.218 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.291 ; 8.126 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.799 ; 8.654 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.999 ; 8.854 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.799 ; 8.654 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.097 ; 6.932 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.486 ; 8.341 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.023 ; 7.878 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.650 ; 8.505 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.650 ; 8.505 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.647 ; 8.502 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.890 ; 8.745 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.890 ; 8.745 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.350 ; 9.205 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.139 ; 6.974 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.136 ; 6.971 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.097 ; 6.932 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.133 ; 6.968 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.005 ; 7.840 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.455 ; 8.310 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.647 ; 8.502 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.455 ; 8.310 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.046     ; 7.211     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.452     ; 8.597     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.045     ; 8.190     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.599     ; 8.744     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.599     ; 8.744     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.595     ; 8.740     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.820     ; 8.965     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.820     ; 8.965     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.248     ; 9.393     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.079     ; 7.244     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.081     ; 7.246     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.046     ; 7.211     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.086     ; 7.251     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.934     ; 8.099     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.420     ; 8.565     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.595     ; 8.740     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.420     ; 8.565     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.802     ; 6.967     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.116     ; 8.261     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.725     ; 7.870     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.257     ; 8.402     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.257     ; 8.402     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.253     ; 8.398     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.469     ; 8.614     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.469     ; 8.614     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.880     ; 9.025     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.835     ; 7.000     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.836     ; 7.001     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.802     ; 6.967     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.842     ; 7.007     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.655     ; 7.820     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.085     ; 8.230     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.253     ; 8.398     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.085     ; 8.230     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                      ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -2.379 ; -391.242      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.015 ; -0.028        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.404  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                       ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.557 ; -1.871        ;
; CLOCK_50                                                                       ; -0.050 ; -0.050        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.170  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.293 ; -5.002            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.373 ; 0.000             ;
+----------+-------+-------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                        ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -3.000 ; -535.867      ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.307  ; 0.000         ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.343  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                               ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.379 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.110     ; 1.746      ;
; -2.364 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.124     ; 1.717      ;
; -2.341 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 2.080      ;
; -2.338 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.745     ; 2.070      ;
; -2.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 2.067      ;
; -2.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 2.067      ;
; -2.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 2.067      ;
; -2.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 2.067      ;
; -2.335 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.743     ; 2.069      ;
; -2.333 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 2.072      ;
; -2.332 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.745     ; 2.064      ;
; -2.332 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.745     ; 2.064      ;
; -2.332 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 2.071      ;
; -2.327 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.737     ; 2.067      ;
; -2.325 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.743     ; 2.059      ;
; -2.314 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 2.053      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.737     ; 2.052      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.751     ; 2.038      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.751     ; 2.038      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.751     ; 2.038      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.751     ; 2.038      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.751     ; 2.038      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.751     ; 2.038      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.741     ; 2.048      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.741     ; 2.048      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.741     ; 2.048      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.741     ; 2.048      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.741     ; 2.048      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.741     ; 2.048      ;
; -2.312 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.751     ; 2.038      ;
; -2.305 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.743     ; 2.039      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.737     ; 2.044      ;
; -2.296 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.642     ; 2.131      ;
; -2.294 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.643     ; 2.128      ;
; -2.294 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.643     ; 2.128      ;
; -2.294 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.643     ; 2.128      ;
; -2.294 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.643     ; 2.128      ;
; -2.292 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.737     ; 2.032      ;
; -2.290 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.642     ; 2.125      ;
; -2.290 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.642     ; 2.125      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.743     ; 2.012      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.743     ; 2.012      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.743     ; 2.012      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.743     ; 2.012      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.733     ; 2.022      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.733     ; 2.022      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.733     ; 2.022      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.733     ; 2.022      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.733     ; 2.022      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.733     ; 2.022      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.648     ; 2.099      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.648     ; 2.099      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.648     ; 2.099      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.648     ; 2.099      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.648     ; 2.099      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.648     ; 2.099      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.638     ; 2.109      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.638     ; 2.109      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.638     ; 2.109      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.638     ; 2.109      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.638     ; 2.109      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.638     ; 2.109      ;
; -2.270 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.648     ; 2.099      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.267 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.998      ;
; -2.258 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.729     ; 2.006      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.253 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.746     ; 1.984      ;
; -2.250 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.634     ; 2.093      ;
; -2.243 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[26]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.110     ; 1.610      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.233 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.738     ; 1.972      ;
; -2.228 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[26]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.124     ; 1.581      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.015 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.609      ; 0.607      ;
; -0.013 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.602      ; 0.603      ;
; 0.018  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.589      ; 0.555      ;
; 0.074  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.517      ; 0.490      ;
; 0.111  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.497      ; 0.422      ;
; 0.137  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.517      ; 0.421      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.214      ; 0.786      ;
; 0.434 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.170      ; 0.803      ;
; 0.499 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.170      ; 0.815      ;
; 0.598 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 2.477      ; 1.970      ;
; 0.668 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 2.432      ; 2.022      ;
; 0.717 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 2.490      ; 2.038      ;
; 0.857 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 2.477      ; 2.211      ;
; 0.905 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 2.432      ; 2.285      ;
; 0.965 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 2.490      ; 2.290      ;
+-------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -0.557 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 2.579      ; 2.127      ;
; -0.530 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 2.593      ; 2.168      ;
; -0.463 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 2.532      ; 2.174      ;
; -0.310 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.579      ; 1.894      ;
; -0.283 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.593      ; 1.935      ;
; -0.225 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.532      ; 1.932      ;
; -0.205 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 1.366      ; 0.691      ;
; -0.169 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 1.320      ; 0.681      ;
; -0.152 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 1.320      ; 0.698      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                                                         ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.050 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.507      ; 1.676      ;
; 0.008  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.514      ; 1.741      ;
; 0.017  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[7]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.508      ; 1.744      ;
; 0.049  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.507      ; 1.775      ;
; 0.056  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.507      ; 1.782      ;
; 0.061  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.528      ; 1.808      ;
; 0.061  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.528      ; 1.808      ;
; 0.061  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.528      ; 1.808      ;
; 0.061  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.528      ; 1.808      ;
; 0.061  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.528      ; 1.808      ;
; 0.061  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.528      ; 1.808      ;
; 0.061  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.528      ; 1.808      ;
; 0.069  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.514      ; 1.802      ;
; 0.075  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[6]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.508      ; 1.802      ;
; 0.083  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[4]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.507      ; 1.809      ;
; 0.092  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.686      ; 2.017      ;
; 0.103  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[1]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.507      ; 1.829      ;
; 0.111  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.506      ; 1.836      ;
; 0.115  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[0]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.838      ;
; 0.140  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.893      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.900      ;
; 0.147  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.528      ; 1.894      ;
; 0.148  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[2]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.871      ;
; 0.149  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.902      ;
; 0.150  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.535      ; 1.904      ;
; 0.150  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.903      ;
; 0.151  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.535      ; 1.905      ;
; 0.152  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.535      ; 1.906      ;
; 0.153  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.535      ; 1.907      ;
; 0.156  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[3]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.505      ; 1.880      ;
; 0.157  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.910      ;
; 0.160  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.506      ; 1.885      ;
; 0.165  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[5]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.505      ; 1.889      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.166  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.533      ; 1.918      ;
; 0.175  ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.048      ; 0.307      ;
; 0.176  ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.047      ; 0.307      ;
; 0.182  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|system_controller:Inst_system_controller|counter_incr                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|counter_incr                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.184  ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.186  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.543      ; 1.948      ;
; 0.187  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.528      ; 1.934      ;
; 0.191  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.314      ;
; 0.191  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[9]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[9]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.314      ;
; 0.191  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[10]                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[10]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.314      ;
; 0.193  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.318      ;
; 0.194  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.318      ;
; 0.195  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.318      ;
; 0.197  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.321      ;
; 0.197  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.534      ; 1.950      ;
; 0.199  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.324      ;
; 0.201  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read2                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.326      ;
; 0.202  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.326      ;
; 0.209  ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.333      ;
; 0.210  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.334      ;
; 0.216  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.539      ; 1.974      ;
; 0.216  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.539      ; 1.974      ;
; 0.220  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.344      ;
; 0.220  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_start[4]                                                                 ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.344      ;
; 0.223  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.539      ; 1.981      ;
; 0.223  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.539      ; 1.981      ;
; 0.223  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.539      ; 1.981      ;
; 0.223  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.539      ; 1.981      ;
; 0.224  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.534      ; 1.977      ;
; 0.227  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.351      ;
; 0.230  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.538      ; 1.987      ;
; 0.230  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.538      ; 1.987      ;
; 0.239  ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.561      ;
; 0.249  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[4]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[4]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.372      ;
; 0.252  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.377      ;
; 0.253  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.378      ;
; 0.253  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.378      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.170 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.662      ; 0.362      ;
; 0.190 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.642      ; 0.362      ;
; 0.216 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.738      ; 0.484      ;
; 0.231 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.757      ; 0.518      ;
; 0.234 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.751      ; 0.515      ;
; 0.235 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.662      ; 0.427      ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.474      ; 2.349      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.474      ; 2.349      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.474      ; 2.349      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.473      ; 2.348      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.473      ; 2.348      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.473      ; 2.348      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.473      ; 2.348      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.468      ; 2.343      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.468      ; 2.343      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.468      ; 2.343      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.468      ; 2.343      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.468      ; 2.343      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.468      ; 2.343      ;
; -0.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.468      ; 2.343      ;
; -0.093 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.040      ;
; -0.093 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.040      ;
; -0.093 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.040      ;
; -0.093 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.040      ;
; -0.066 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.013      ;
; -0.066 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.013      ;
; 0.012  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.935      ;
; 0.012  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.935      ;
; 0.012  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.935      ;
; 0.012  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.935      ;
; 0.029  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.918      ;
; 0.029  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.918      ;
; 0.029  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.918      ;
; 0.029  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.918      ;
; 0.029  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.918      ;
; 0.029  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.918      ;
; 0.029  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.918      ;
; 0.029  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 0.918      ;
; 0.085  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.143      ; 1.045      ;
; 0.085  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.143      ; 1.045      ;
; 0.114  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.140      ; 1.013      ;
; 0.193  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.143      ; 0.937      ;
; 0.193  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.143      ; 0.937      ;
; 0.209  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.140      ; 0.918      ;
; 0.338  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.468      ; 2.212      ;
; 0.338  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.468      ; 2.212      ;
; 0.338  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.468      ; 2.212      ;
; 0.338  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.468      ; 2.212      ;
; 0.338  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.468      ; 2.212      ;
; 0.338  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.468      ; 2.212      ;
; 0.338  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.468      ; 2.212      ;
; 0.339  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.474      ; 2.217      ;
; 0.339  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.474      ; 2.217      ;
; 0.339  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.474      ; 2.217      ;
; 0.339  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.473      ; 2.216      ;
; 0.339  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.473      ; 2.216      ;
; 0.339  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.473      ; 2.216      ;
; 0.339  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.473      ; 2.216      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.373 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.535      ; 2.127      ;
; 0.373 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.535      ; 2.127      ;
; 0.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.534      ; 2.127      ;
; 0.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.534      ; 2.127      ;
; 0.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.534      ; 2.127      ;
; 0.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.534      ; 2.127      ;
; 0.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.534      ; 2.127      ;
; 0.375 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.528      ; 2.122      ;
; 0.375 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.528      ; 2.122      ;
; 0.375 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.528      ; 2.122      ;
; 0.375 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.528      ; 2.122      ;
; 0.375 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.528      ; 2.122      ;
; 0.375 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.528      ; 2.122      ;
; 0.375 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.528      ; 2.122      ;
; 0.551 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.228      ; 0.863      ;
; 0.579 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.231      ; 0.894      ;
; 0.579 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.231      ; 0.894      ;
; 0.590 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.228      ; 0.902      ;
; 0.606 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.231      ; 0.921      ;
; 0.606 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.231      ; 0.921      ;
; 0.739 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.863      ;
; 0.766 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.890      ;
; 0.766 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.890      ;
; 0.766 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.890      ;
; 0.766 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.890      ;
; 0.778 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.902      ;
; 0.778 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.902      ;
; 0.778 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.902      ;
; 0.778 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.902      ;
; 0.778 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.902      ;
; 0.778 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.902      ;
; 0.778 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.902      ;
; 0.778 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.902      ;
; 0.795 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.919      ;
; 0.795 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.919      ;
; 0.795 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.919      ;
; 0.795 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.919      ;
; 0.996 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.535      ; 2.250      ;
; 0.996 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.535      ; 2.250      ;
; 0.996 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.534      ; 2.249      ;
; 0.996 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.534      ; 2.249      ;
; 0.996 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.534      ; 2.249      ;
; 0.996 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.534      ; 2.249      ;
; 0.997 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.534      ; 2.250      ;
; 0.997 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.528      ; 2.244      ;
; 0.997 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.528      ; 2.244      ;
; 0.997 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.528      ; 2.244      ;
; 0.997 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.528      ; 2.244      ;
; 0.997 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.528      ; 2.244      ;
; 0.997 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.528      ; 2.244      ;
; 0.997 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.528      ; 2.244      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|pwm                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                          ; Clock Edge ; Target                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[12]|datad                     ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[16]|datac                     ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[13]|datad                     ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|inclk[0]                                             ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|outclk                                               ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|combout                                                     ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|datac                                                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|datac                                                       ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1|combout                                                     ;
; 0.647 ; 0.647        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|inclk[0]                                             ;
; 0.647 ; 0.647        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Mux7~1clkctrl|outclk                                               ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[13] ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[12] ;
; 0.681 ; 0.681        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[13]|datad                     ;
; 0.682 ; 0.682        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.682 ; 0.682        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.682 ; 0.682        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[12]|datad                     ;
; 0.682 ; 0.682        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[16]|datac                     ;
; 0.685 ; 0.685        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.685 ; 0.685        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[16] ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datac                    ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.647 ; 0.647        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.647 ; 0.647        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datac                    ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 1.721 ; 2.695 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 1.721 ; 2.695 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 2.426 ; 3.203 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 2.426 ; 3.203 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 2.258 ; 3.049 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 2.177 ; 2.963 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 2.133 ; 2.902 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 1.034 ; 1.866 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 0.722 ; 1.519 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 0.916 ; 1.762 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.034 ; 1.866 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 0.813 ; 1.614 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 0.775 ; 1.582 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 0.727 ; 1.535 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 0.965 ; 1.802 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.022 ; 1.855 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 0.542 ; 1.274 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 0.724 ; 1.499 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 0.738 ; 1.514 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 0.747 ; 1.526 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 0.962 ; 1.776 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 0.801 ; 1.591 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 0.864 ; 1.687 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 0.859 ; 1.673 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -1.412 ; -2.379 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -1.412 ; -2.379 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -1.854 ; -2.590 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -2.090 ; -2.861 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -1.973 ; -2.731 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -1.895 ; -2.649 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -1.854 ; -2.590 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.325 ; -1.045 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.502 ; -1.282 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.682 ; -1.496 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.779 ; -1.592 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.588 ; -1.372 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.552 ; -1.341 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.505 ; -1.297 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.727 ; -1.540 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.789 ; -1.602 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.325 ; -1.045 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.502 ; -1.262 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.515 ; -1.277 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.524 ; -1.288 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -0.724 ; -1.510 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -0.577 ; -1.351 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.637 ; -1.442 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -0.633 ; -1.429 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 5.366 ; 5.638 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 5.230 ; 5.032 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 5.366 ; 5.638 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 5.918 ; 5.786 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.132 ; 5.313 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 4.873 ; 5.010 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 4.268 ; 4.350 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 5.027 ; 5.187 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 4.557 ; 4.644 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 4.622 ; 4.743 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.297 ; 4.386 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 5.918 ; 5.786 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 4.122 ; 4.188 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 6.352 ; 6.432 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 4.364 ; 4.449 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 4.358 ; 4.445 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 3.945 ; 3.999 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 4.364 ; 4.449 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 4.159 ; 4.238 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 4.182 ; 4.251 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.274 ; 4.364 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 3.944 ; 3.981 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 4.205 ; 4.274 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 4.316 ; 4.399 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 4.123 ; 4.193 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 4.316 ; 4.399 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 4.078 ; 4.142 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 4.009 ; 4.062 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.918 ; 3.971 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 4.182 ; 4.240 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 3.838 ; 3.884 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 4.226 ; 4.314 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 3.812 ; 3.826 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 3.778 ; 3.790 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 3.767 ; 3.770 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 3.785 ; 3.797 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 4.068 ; 4.109 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 3.968 ; 4.021 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 3.909 ; 3.959 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 4.248 ; 4.318 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 4.194 ; 4.268 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 4.426 ; 4.542 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 5.043 ; 4.855 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 5.043 ; 4.855 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 5.176 ; 5.435 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 4.127 ; 4.204 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 4.956 ; 5.127 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 4.708 ; 4.837 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 4.127 ; 4.204 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 4.855 ; 5.005 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 4.406 ; 4.487 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 4.467 ; 4.581 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.155 ; 4.238 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 5.768 ; 5.630 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 3.987 ; 4.047 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 4.961 ; 5.022 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 3.812 ; 3.848 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 4.209 ; 4.291 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 3.812 ; 3.861 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 4.216 ; 4.296 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 4.018 ; 4.092 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 4.043 ; 4.108 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.130 ; 4.214 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 3.815 ; 3.848 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 4.066 ; 4.130 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 3.648 ; 3.648 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 3.985 ; 4.050 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 4.170 ; 4.248 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 3.943 ; 4.002 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 3.877 ; 3.925 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.789 ; 3.837 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 4.042 ; 4.096 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 3.712 ; 3.754 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 4.085 ; 4.166 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 3.691 ; 3.702 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 3.658 ; 3.666 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 3.648 ; 3.648 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 3.664 ; 3.673 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 3.935 ; 3.973 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 3.836 ; 3.884 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 3.779 ; 3.825 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 4.105 ; 4.170 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 4.052 ; 4.121 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 4.275 ; 4.384 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.245 ; 4.152 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.007 ; 4.933 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.780 ; 4.706 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.093 ; 5.019 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.093 ; 5.019 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.089 ; 5.015 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.215 ; 5.141 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.215 ; 5.141 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.461 ; 5.387 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.257 ; 4.164 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.258 ; 4.165 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.245 ; 4.152 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.263 ; 4.170 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.738 ; 4.645 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.989 ; 4.915 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.089 ; 5.015 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.989 ; 4.915 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.111 ; 4.018 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.833 ; 4.759 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.615 ; 4.541 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.916 ; 4.842 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.916 ; 4.842 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.911 ; 4.837 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.033 ; 4.959 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.033 ; 4.959 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.268 ; 5.194 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.123 ; 4.030 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.124 ; 4.031 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.111 ; 4.018 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.128 ; 4.035 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.585 ; 4.492 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.816 ; 4.742 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.911 ; 4.837 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.816 ; 4.742 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.285     ; 4.378     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.155     ; 5.229     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.904     ; 4.978     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.246     ; 5.320     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.246     ; 5.320     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.245     ; 5.319     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.383     ; 5.457     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.383     ; 5.457     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.655     ; 5.729     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.297     ; 4.390     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.301     ; 4.394     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.285     ; 4.378     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.307     ; 4.400     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.840     ; 4.933     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.134     ; 5.208     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.245     ; 5.319     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 5.134     ; 5.208     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.146     ; 4.239     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.973     ; 5.047     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.731     ; 4.805     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.060     ; 5.134     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.060     ; 5.134     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.059     ; 5.133     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.191     ; 5.265     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.191     ; 5.265     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.452     ; 5.526     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.157     ; 4.250     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.161     ; 4.254     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.146     ; 4.239     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.167     ; 4.260     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.679     ; 4.772     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.952     ; 5.026     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.059     ; 5.133     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.952     ; 5.026     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                             ;
+---------------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                                                           ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                                                ; -5.049    ; -1.109 ; -1.212   ; 0.373   ; -3.000              ;
;  CLOCK_50                                                                       ; -5.049    ; -0.050 ; -1.212   ; 0.373   ; -3.000              ;
;  top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.796    ; 0.170  ; N/A      ; N/A     ; 0.343               ;
;  top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.167    ; -1.109 ; N/A      ; N/A     ; 0.307               ;
; Design-wide TNS                                                                 ; -1167.569 ; -3.566 ; -27.289  ; 0.0     ; -557.641            ;
;  CLOCK_50                                                                       ; -1163.276 ; -0.050 ; -27.289  ; 0.000   ; -557.641            ;
;  top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -4.172    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.298    ; -3.566 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 3.466 ; 4.059 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 3.466 ; 4.059 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.759 ; 5.326 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.759 ; 5.326 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.458 ; 4.997 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 4.354 ; 4.873 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 4.283 ; 4.771 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.084 ; 2.591 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.426 ; 1.906 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.891 ; 2.424 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.084 ; 2.591 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.655 ; 2.115 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.618 ; 2.085 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.469 ; 1.951 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.980 ; 2.499 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.074 ; 2.573 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.171 ; 1.550 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.503 ; 1.960 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.542 ; 1.992 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.552 ; 2.007 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.057 ; 2.486 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.664 ; 2.128 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.761 ; 2.229 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.782 ; 2.266 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -1.412 ; -2.379 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -1.412 ; -2.379 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -1.854 ; -2.590 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -2.090 ; -2.861 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -1.973 ; -2.731 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -1.895 ; -2.649 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -1.854 ; -2.590 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.325 ; -0.877 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.502 ; -1.191 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.682 ; -1.496 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.779 ; -1.592 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.588 ; -1.362 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.552 ; -1.331 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.505 ; -1.227 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.727 ; -1.540 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.789 ; -1.602 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.325 ; -0.877 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.502 ; -1.238 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.515 ; -1.265 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.524 ; -1.278 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -0.724 ; -1.510 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -0.577 ; -1.351 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.637 ; -1.442 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -0.633 ; -1.429 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 10.237 ; 10.248 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 9.638  ; 9.610  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 10.237 ; 10.248 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 10.515 ; 10.063 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 9.759  ; 9.635  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 9.253  ; 9.116  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 8.115  ; 8.072  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 9.607  ; 9.438  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 8.670  ; 8.579  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 8.822  ; 8.753  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 8.213  ; 8.150  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 10.515 ; 10.063 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 7.802  ; 7.784  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 12.274 ; 12.179 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 8.289  ; 8.162  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 8.275  ; 8.156  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.513  ; 7.422  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 8.289  ; 8.162  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.915  ; 7.816  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.985  ; 7.909  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 8.155  ; 8.050  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.508  ; 7.430  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 8.012  ; 7.929  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 8.277  ; 8.126  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.776  ; 7.683  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 8.277  ; 8.126  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.697  ; 7.612  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 7.577  ; 7.477  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.387  ; 7.331  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.909  ; 7.786  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 7.200  ; 7.160  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.996  ; 7.947  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.159  ; 7.087  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.133  ; 7.045  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 7.084  ; 7.010  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 7.122  ; 7.048  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.692  ; 7.606  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.454  ; 7.394  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.368  ; 7.305  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 8.018  ; 7.905  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.943  ; 7.851  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 8.389  ; 8.328  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 5.043 ; 4.855 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 5.043 ; 4.855 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 5.176 ; 5.435 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 4.127 ; 4.204 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 4.956 ; 5.127 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 4.708 ; 4.837 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 4.127 ; 4.204 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 4.855 ; 5.005 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 4.406 ; 4.487 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 4.467 ; 4.581 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.155 ; 4.238 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 5.768 ; 5.630 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 3.987 ; 4.047 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 4.961 ; 5.022 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 3.812 ; 3.848 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 4.209 ; 4.291 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 3.812 ; 3.861 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 4.216 ; 4.296 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 4.018 ; 4.092 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 4.043 ; 4.108 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.130 ; 4.214 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 3.815 ; 3.848 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 4.066 ; 4.130 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 3.648 ; 3.648 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 3.985 ; 4.050 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 4.170 ; 4.248 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 3.943 ; 4.002 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 3.877 ; 3.925 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.789 ; 3.837 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 4.042 ; 4.096 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 3.712 ; 3.754 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 4.085 ; 4.166 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 3.691 ; 3.702 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 3.658 ; 3.666 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 3.648 ; 3.648 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 3.664 ; 3.673 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 3.935 ; 3.973 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 3.836 ; 3.884 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 3.779 ; 3.825 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 4.105 ; 4.170 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 4.052 ; 4.121 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 4.275 ; 4.384 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; GPIO[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[8]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[9]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[10]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[11]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[12]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[13]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[14]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[15]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[16]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[17]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[18]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[19]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[20]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[21]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[22]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[23]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[24]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[25]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[26]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[27]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[28]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[29]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[30]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[31]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[32]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[33]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[34]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[35]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                     ; To Clock                                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                                       ; CLOCK_50                                                                       ; 10579    ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50                                                                       ; 434      ; 833      ; 0        ; 0        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50                                                                       ; 63       ; 426      ; 0        ; 0        ;
; CLOCK_50                                                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0        ; 0        ; 3        ; 0        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0        ; 0        ; 3        ; 3        ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                     ; To Clock                                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                                       ; CLOCK_50                                                                       ; 10579    ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50                                                                       ; 434      ; 833      ; 0        ; 0        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50                                                                       ; 63       ; 426      ; 0        ; 0        ;
; CLOCK_50                                                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0        ; 0        ; 3        ; 0        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0        ; 0        ; 3        ; 3        ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                                                                 ; CLOCK_50 ; 30       ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50 ; 14       ; 14       ; 0        ; 0        ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                                                                 ; CLOCK_50 ; 30       ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50 ; 14       ; 14       ; 0        ; 0        ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Feb 09 16:20:38 2022
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge
    Info (332105): create_clock -period 1.000 -name top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.049     -1163.276 CLOCK_50 
    Info (332119):    -0.796        -4.172 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):    -0.106        -0.121 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
Info (332146): Worst-case hold slack is -1.109
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.109        -3.566 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):     0.213         0.000 CLOCK_50 
    Info (332119):     0.236         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332146): Worst-case recovery slack is -1.212
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.212       -27.289 CLOCK_50 
Info (332146): Worst-case removal slack is 0.700
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.700         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -557.641 CLOCK_50 
    Info (332119):     0.437         0.000 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):     0.454         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.488
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.488     -1022.194 CLOCK_50 
    Info (332119):    -0.757        -4.001 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):    -0.167        -0.298 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
Info (332146): Worst-case hold slack is -0.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.967        -2.846 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):     0.220         0.000 CLOCK_50 
    Info (332119):     0.346         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332146): Worst-case recovery slack is -0.992
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.992       -21.449 CLOCK_50 
Info (332146): Worst-case removal slack is 0.634
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.634         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -556.893 CLOCK_50 
    Info (332119):     0.408         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):     0.410         0.000 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.379
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.379      -391.242 CLOCK_50 
    Info (332119):    -0.015        -0.028 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):     0.404         0.000 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
Info (332146): Worst-case hold slack is -0.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.557        -1.871 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):    -0.050        -0.050 CLOCK_50 
    Info (332119):     0.170         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332146): Worst-case recovery slack is -0.293
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.293        -5.002 CLOCK_50 
Info (332146): Worst-case removal slack is 0.373
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.373         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -535.867 CLOCK_50 
    Info (332119):     0.307         0.000 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):     0.343         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4725 megabytes
    Info: Processing ended: Wed Feb 09 16:20:48 2022
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:03


