// Transpiled with:
//   Basis gates = ['x', 'y', 'z', 'h', 's', 't', 'cx', 'cz', 'ccx']
//   Optimization level = 3
// Result:
//   Circuit size: 351 -> 151
//   Circuit depth: 160 -> 73
OPENQASM 2.0;
include "qelib1.inc";
qreg q[9];
h q[0];
x q[0];
h q[1];
x q[1];
h q[2];
h q[3];
h q[4];
x q[4];
x q[5];
h q[5];
ccx q[0],q[1],q[6];
ccx q[2],q[6],q[7];
ccx q[3],q[7],q[8];
ccx q[4],q[8],q[5];
ccx q[3],q[7],q[8];
ccx q[2],q[6],q[7];
ccx q[0],q[1],q[6];
x q[0];
h q[0];
x q[0];
x q[1];
h q[1];
x q[1];
ccx q[0],q[1],q[6];
h q[2];
x q[2];
ccx q[2],q[6],q[7];
h q[3];
x q[3];
x q[4];
h q[4];
ccx q[3],q[7],q[4];
ccx q[2],q[6],q[7];
ccx q[0],q[1],q[6];
x q[0];
h q[0];
x q[0];
x q[1];
h q[1];
x q[1];
ccx q[0],q[1],q[6];
x q[2];
h q[2];
ccx q[2],q[6],q[7];
x q[3];
h q[3];
ccx q[3],q[7],q[8];
h q[4];
x q[4];
ccx q[4],q[8],q[5];
ccx q[3],q[7],q[8];
ccx q[2],q[6],q[7];
ccx q[0],q[1],q[6];
x q[0];
h q[0];
x q[0];
x q[1];
h q[1];
x q[1];
ccx q[0],q[1],q[6];
h q[2];
x q[2];
ccx q[2],q[6],q[7];
h q[3];
x q[3];
x q[4];
h q[4];
ccx q[3],q[7],q[4];
ccx q[2],q[6],q[7];
ccx q[0],q[1],q[6];
x q[0];
h q[0];
x q[0];
x q[1];
h q[1];
x q[1];
ccx q[0],q[1],q[6];
x q[2];
h q[2];
ccx q[2],q[6],q[7];
x q[3];
h q[3];
ccx q[3],q[7],q[8];
h q[4];
x q[4];
ccx q[4],q[8],q[5];
ccx q[3],q[7],q[8];
ccx q[2],q[6],q[7];
ccx q[0],q[1],q[6];
x q[0];
h q[0];
x q[0];
x q[1];
h q[1];
x q[1];
ccx q[0],q[1],q[6];
h q[2];
x q[2];
ccx q[2],q[6],q[7];
h q[3];
x q[3];
x q[4];
h q[4];
ccx q[3],q[7],q[4];
ccx q[2],q[6],q[7];
ccx q[0],q[1],q[6];
x q[0];
h q[0];
x q[0];
x q[1];
h q[1];
x q[1];
ccx q[0],q[1],q[6];
x q[2];
h q[2];
ccx q[2],q[6],q[7];
x q[3];
h q[3];
ccx q[3],q[7],q[8];
h q[4];
x q[4];
ccx q[4],q[8],q[5];
ccx q[3],q[7],q[8];
ccx q[2],q[6],q[7];
ccx q[0],q[1],q[6];
x q[0];
h q[0];
x q[0];
x q[1];
h q[1];
x q[1];
ccx q[0],q[1],q[6];
h q[2];
x q[2];
ccx q[2],q[6],q[7];
h q[3];
x q[3];
x q[4];
h q[4];
ccx q[3],q[7],q[4];
ccx q[2],q[6],q[7];
ccx q[0],q[1],q[6];
x q[0];
h q[0];
x q[1];
h q[1];
x q[2];
h q[2];
x q[3];
h q[3];
h q[4];
