# lec6 SPOC思考题


NOTICE
- 有"w3l2"标记的题是助教要提交到学堂在线上的。
- 有"w3l2"和"spoc"标记的题是要求拿清华学分的同学要在实体课上完成，并按时提交到学生对应的git repo上。
- 有"hard"标记的题有一定难度，鼓励实现。
- 有"easy"标记的题很容易实现，鼓励实现。
- 有"midd"标记的题是一般水平，鼓励实现。

## 与视频相关思考题

### 6.1	非连续内存分配的需求背景
 1. 为什么要设计非连续内存分配机制？
* 提高内存的利用效率和管理的灵活性
* 允许程序使用非连续的物理地址空间
* 允许共享代码和数据
* 支持动态加载和链接

 1. 非连续内存分配中内存分块大小有哪些可能的选择？大小与大小是否可变?
* 可以使用段式存储管理和页式存储管理。段式存储管理大小可变，块比较大；页式存储管理大小固定，快比较小。

 1. 为什么在大块时要设计大小可变，而在小块时要设计成固定大小？小块时的固定大小可以提供多种选择吗？
* 因为小块已经比较灵活了，需要更好地管理，固定大小比较好管理；大块则需要更加灵活一些，大小可变更灵活，而且可以通过对齐来减小管理难度。

### 6.2	段式存储管理
 1. 什么是段、段基址和段内偏移？
 * 段：访问方式和存储数据类型相同的一段地址空间。
 * 段基址：段的起始地址。
 * 段内偏移：地址在段内的偏移量。

 1. 段式存储管理机制的地址转换流程是什么？为什么在段式存储管理中，各段的存储位置可以不连续？这种做法有什么好处和麻烦？
 * 转换流程：段基址+段内偏移。
 * 存储的是逻辑地址结构，程序不会从一个段基址访问另一个段。
 * 好处：有效利用内存空间和提高了管理的灵活性。
 * 麻烦：地址转换较为复杂。

### 6.3	页式存储管理
 1. 什么是页（page）、帧（frame）、页表（page table）、存储管理单元（MMU）、快表（TLB, Translation Lookaside Buffer）和高速缓存（cache）？
 * 页：逻辑地址空间划分为相同大小的基本分配单元
 * 帧：物理地址空间划分为享用大小的基本分配单元
 * 页表：保存了逻辑地址（页号）和物理地址（帧号）的映射关系
 * 存储管理单元：负责处理CPU的内存访问请求。虚拟存储管理、内存保护、CPU高速缓存的控制。在较为简单的计算机体系结构中负责总线的仲裁和存储体的切换
 * TLB：加快虚拟地址转换的速度
 * cache：是存储单元的备份，在CPU上，访问速度很快

 1. 页式存储管理机制的地址转换流程是什么？为什么在页式存储管理中，各页的存储位置可以不连续？这种做法有什么好处和麻烦？
 * 页号转换为物理地址的帧号，再加上页内偏移就可以得到实际的物理地址
 * 因为有页表的对应关系，可以吧连续的逻辑地址映射成为不连续的物理地址，所以各页的存储位置可以不连续
 * 好处：方便内存的分配和回收；麻烦：访问页表的时间和空间开销比较大


### 6.4	页表概述
 1. 每个页表项有些什么内容？有哪些标志位？它们起什么作用？
 * 页号、块号。
 * 中断位：判断该页是否在内存中，如果不在就置为1，产生缺页中断
 * 保护位：表示该页允许什么样的操作，1表示只读，0表示可读可写
 * 脏位：某个页面被修改过，则置1，将该页换出的时候必须写到磁盘里
 * 访问位：发生缺页中断的时候选择被淘汰的页

 1. 页表大小受哪些因素影响？
 * 页大小、地址空间大小、进程数、页表级数


### 6.5	快表和多级页表
 1. 快表（TLB）与高速缓存（cache）有什么不同？
 * TLB是用于线性地址和物理地址的转换，而cache里面存的是实际的内容

 1. 为什么快表中查找物理地址的速度非常快？它是如何实现的？为什么它的的容量很小？
 * 在多个表项中并行查找，所以很快。因为成本和耗电量比较高，所以他的容量比较小

 1. 什么是多级页表？多级页表中的地址转换流程是什么？多级页表有什么好处和麻烦？
 * 根据每一级的页号和页表基址查到下一级的页表基址或者页表项。
 * 好处：减少页表所占的空间，程序不会用完所有的虚拟地址空间，所以大部分的次级页表不需要生成；麻烦：地址转换更加复杂，速度更慢

### 6.6	反置页表
 1. 页寄存器机制的地址转换流程是什么？
 * 对访问的逻辑地址进行hash，然后查找相应的页寄存器

 1. 反置页表机制的地址转换流程是什么？
 * 逻辑地址中得到页号，将页号和PID一起计算hash值，在反置页表中查找对应的页表项，进而得到物理帧号

 1. 反置页表项有些什么内容？
 * PID、逻辑页号、标志位、指向下一个hash值相同的页表项的指针

### 6.7	段页式存储管理
 1. 段页式存储管理机制的地址转换流程是什么？这种做法有什么好处和麻烦？
 * 段机制将逻辑地址转化为线性地址，页机制将线性地址转化为物理地址。
 * 好处：内存的高效利用和灵活管理
 * 麻烦：地址访问复杂耗时

 1. 如何实现基于段式存储管理的内存共享？
 * 把需要共享的内存映射到不同的段中

 1. 如何实现基于页式存储管理的内存共享？
 * 不同的页表指向相同的物理内存


## 个人思考题
（1） (w3l2) 请简要分析64bit CPU体系结构下的分页机制是如何实现的
 * x64体系中只实现了48位虚拟地址，高16位全部用做符号扩展。普通页的大小仍然为4kB，但是数据缺是64位长，所以每一个页只能放512项，为了保证页对齐和以页为单位的页表内容的换入换出，x64每级页表寻址部分的长度固定为9位。为了正确翻译x64的线性地址，页表也从2级变成了4级。CPU发出线性地址，内存管理单元根据CR3寄存器指向的第4级页表的物理地址查到页表项的内容，再到page directory中查到第二级页表的内容，再到一个page directory中查到第三级页表的内容，最后查到页表，得到最后的物理地址。


## 小组思考题
（1）(spoc) 某系统使用请求分页存储管理，若页在内存中，满足一个内存请求需要150ns (10^-9s)。若缺页率是10%，为使有效访问时间达到0.5us(10^-6s),求不在内存的页面的平均访问时间。请给出计算步骤。
* 500=0.9\*150+0.1\*x  得x = 3650 ns



（2）(spoc) 有一台假想的计算机，页大小（page size）为32 Bytes，支持32KB的虚拟地址空间（virtual address space）,有4KB的物理内存空间（physical memory），采用二级页表，一个页目录项（page directory entry ，PDE）大小为1 Byte,一个页表项（page-table entries
PTEs）大小为1 Byte，1个页目录表大小为32 Bytes，1个页表大小为32 Bytes。页目录基址寄存器（page directory base register，PDBR）保存了页目录表的物理地址（按页对齐）。

PTE格式（8 bit） :
```
  VALID | PFN6 ... PFN0
```
PDE格式（8 bit） :
```
  VALID | PT6 ... PT0
```
其
```
VALID==1表示，表示映射存在；VALID==0表示，表示映射不存在。
PFN6..0:页帧号
PT6..0:页表的物理基址>>5
```
在[物理内存模拟数据文件](./03-2-spoc-testdata.md)中，给出了4KB物理内存空间的值，请回答下列虚地址是否有合法对应的物理内存，请给出对应的pde index, pde contents, pte index, pte contents。
```
1) Virtual Address 6c74
   Virtual Address 6b22
2) Virtual Address 03df
   Virtual Address 69dc
3) Virtual Address 317a
   Virtual Address 4546
4) Virtual Address 2c03
   Virtual Address 7fd7
5) Virtual Address 390e
   Virtual Address 748b
```

比如答案可以如下表示： (注意：下面的结果是错的，你需要关注的是如何表示)
```
Virtual Address 7570:
  --> pde index:0x1d  pde contents:(valid 1, pfn 0x33)
    --> pte index:0xb  pte contents:(valid 0, pfn 0x7f)
      --> Fault (page table entry not valid)

Virtual Address 21e1:
  --> pde index:0x8  pde contents:(valid 0, pfn 0x7f)
      --> Fault (page directory entry not valid)

Virtual Address 7268:
  --> pde index:0x1c  pde contents:(valid 1, pfn 0x5e)
    --> pte index:0x13  pte contents:(valid 1, pfn 0x65)
      --> Translates to Physical Address 0xca8 --> Value: 16
```

[链接](https://piazza.com/class/i5j09fnsl7k5x0?cid=664)有上面链接的参考答案。请比较你的结果与参考答案是否一致。如果不一致，请说明原因。

（3）请基于你对原理课二级页表的理解，并参考Lab2建页表的过程，设计一个应用程序（可基于python、ruby、C、C++、LISP、JavaScript等）可模拟实现(2)题中描述的抽象OS，可正确完成二级页表转换。

[链接](https://piazza.com/class/i5j09fnsl7k5x0?cid=664)有上面链接的参考答案。请比较你的结果与参考答案是否一致。如果不一致，提交你的实现，并说明区别。

（4）假设你有一台支持[反置页表](http://en.wikipedia.org/wiki/Page_table#Inverted_page_table)的机器，请问你如何设计操作系统支持这种类型计算机？请给出设计方案。

 (5)[X86的页面结构](http://os.cs.tsinghua.edu.cn/oscourse/OS2019spring/lecture06)
---

## 扩展思考题

阅读64bit IBM Powerpc CPU架构是如何实现[反置页表](http://en.wikipedia.org/wiki/Page_table#Inverted_page_table)，给出分析报告。


## interactive　understand VM

[Virtual Memory with 256 Bytes of RAM](http://blog.robertelder.org/virtual-memory-with-256-bytes-of-ram/)：这是一个只有256字节内存的一个极小计算机系统。按作者的[特征描述](https://github.com/RobertElderSoftware/recc#what-can-this-project-do)，它具备如下的功能。
 - CPU的实现代码不多于500行；
 - 支持14条指令、进程切换、虚拟存储和中断；
 - 用C实现了一个小的操作系统微内核可以在这个CPU上正常运行；
 - 实现了一个ANSI C89编译器，可生成在该CPU上运行代码；
 - 该编译器支持链接功能；
 - 用C89, Python, Java, Javascript这4种语言实现了该CPU的模拟器；
 - 支持交叉编译；
 - 所有这些只依赖标准C库。
 
针对op-cpu的特征描述，请同学们通过代码阅读和执行对自己有兴趣的部分进行分析，给出你的分析结果和评价。
