version 3








0




CLOCK_LIST_BEGIN
CLOCK_LIST_END
SIGNAL_LIST_BEGIN
SIGNAL_LIST_END
SIGNALS_NOT_ON_DISPLAY
SIGNALS_NOT_ON_DISPLAY_END
MARKER_LIST_BEGIN
MARKER_LIST_END
MEASURE_LIST_BEGIN
MEASURE_LIST_END
SIGNAL_ORDER_BEGIN
/test_bench/clk
/test_bench/uut/Inst_debouncer_rst/deb_sig
/test_bench/uut/Inst_debouncer_nxt/deb_sig
/test_bench/uut/Inst_control_logic/rom_a
/test_bench/uut/Inst_ROM_A/spo
/test_bench/uut/Inst_control_logic/rom_b
/test_bench/uut/Inst_ROM_B/spo
/test_bench/uut/Inst_control_logic/ram
/test_bench/uut/Inst_RAM/spo
/test_bench/uut/Inst_RAM/d
/test_bench/uut/Inst_control_logic/Inst_FSM/current_state
/test_bench/uut/Inst_control_logic/coe_done_sig
/test_bench/uut/Inst_control_logic/line_done_sig
/test_bench/uut/Inst_control_logic/mat_done_sig
/test_bench/uut/macc_out
/test_bench/leds
/test_bench/uut/Inst_control_logic/Inst_FSM/c0_en
/test_bench/uut/Inst_control_logic/Inst_counter_0/c
/test_bench/uut/Inst_control_logic/Inst_FSM/c1_en
/test_bench/uut/Inst_control_logic/Inst_counter_1/c
/test_bench/uut/Inst_control_logic/Inst_FSM/c2_en
/test_bench/uut/Inst_control_logic/Inst_counter_2/c
SIGNAL_ORDER_END
DIFFERENTIAL_CLKS_BEGIN
DIFFERENTIAL_CLKS_END
DIVIDERS_BEGIN
DIVIDERS_END
SIGPROPS_BEGIN
/test_bench/clk
2
0
/test_bench/uut/Inst_debouncer_rst/deb_sig
2
2
/test_bench/uut/Inst_debouncer_nxt/deb_sig
2
2
/test_bench/uut/Inst_control_logic/rom_a
1
2
/test_bench/uut/Inst_ROM_A/spo
3
2
/test_bench/uut/Inst_control_logic/rom_b
1
2
/test_bench/uut/Inst_ROM_B/spo
3
2
/test_bench/uut/Inst_control_logic/ram
1
2
/test_bench/uut/Inst_RAM/spo
1
2
/test_bench/uut/Inst_RAM/d
3
2
/test_bench/uut/Inst_control_logic/Inst_FSM/current_state
2
2
/test_bench/uut/Inst_control_logic/coe_done_sig
2
2
/test_bench/uut/Inst_control_logic/line_done_sig
2
2
/test_bench/uut/Inst_control_logic/mat_done_sig
2
2
/test_bench/uut/macc_out
3
2
/test_bench/leds
3
0
/test_bench/uut/Inst_control_logic/Inst_FSM/c0_en
2
2
/test_bench/uut/Inst_control_logic/Inst_counter_0/c
1
2
/test_bench/uut/Inst_control_logic/Inst_FSM/c1_en
2
2
/test_bench/uut/Inst_control_logic/Inst_counter_1/c
1
2
/test_bench/uut/Inst_control_logic/Inst_FSM/c2_en
2
2
/test_bench/uut/Inst_control_logic/Inst_counter_2/c
1
2
SIGPROPS_END
GROUPS_HIER_BEGIN
GROUPS_HIER_END
GROUPS_CHILDREN_BEGIN
GROUPS_CHILDREN_END
