T_1 *\r\nF_1 ( void )\r\n{\r\nF_2 ( V_1 ) ;\r\nreturn V_1 ;\r\n}\r\nvoid\r\nF_3 ( void )\r\n{\r\nF_2 ( V_1 ) ;\r\nF_2 ( V_2 -> V_3 ) ;\r\nF_2 ( ! V_1 -> V_3 ) ;\r\nV_1 -> V_3 = TRUE ;\r\n}\r\nvoid\r\nF_4 ( void )\r\n{\r\nF_2 ( V_1 ) ;\r\nF_2 ( V_1 -> V_3 ) ;\r\nF_5 ( V_1 ) ;\r\nV_1 -> V_3 = FALSE ;\r\n}\r\nT_1 *\r\nF_6 ( void )\r\n{\r\nF_2 ( V_2 ) ;\r\nreturn V_2 ;\r\n}\r\nvoid\r\nF_7 ( void )\r\n{\r\nF_2 ( V_2 ) ;\r\nF_2 ( ! V_2 -> V_3 ) ;\r\nV_2 -> V_3 = TRUE ;\r\n}\r\nvoid\r\nF_8 ( void )\r\n{\r\nF_2 ( V_2 ) ;\r\nF_2 ( V_2 -> V_3 ) ;\r\nF_2 ( ! V_1 -> V_3 ) ;\r\nF_5 ( V_2 ) ;\r\nV_2 -> V_3 = FALSE ;\r\nF_9 ( V_2 ) ;\r\nF_9 ( V_1 ) ;\r\n}\r\nT_1 *\r\nF_10 ( void )\r\n{\r\nF_2 ( V_4 ) ;\r\nreturn V_4 ;\r\n}\r\nvoid\r\nF_11 ( void )\r\n{\r\nF_2 ( V_1 == NULL ) ;\r\nF_2 ( V_2 == NULL ) ;\r\nF_2 ( V_4 == NULL ) ;\r\nV_1 = F_12 ( V_5 ) ;\r\nV_2 = F_12 ( V_6 ) ;\r\nV_4 = F_12 ( V_7 ) ;\r\nV_1 -> V_3 = FALSE ;\r\nV_2 -> V_3 = FALSE ;\r\n}\r\nvoid\r\nF_13 ( void )\r\n{\r\nF_2 ( V_1 ) ;\r\nF_2 ( V_2 ) ;\r\nF_2 ( V_4 ) ;\r\nF_2 ( V_1 -> V_3 == FALSE ) ;\r\nF_2 ( V_2 -> V_3 == FALSE ) ;\r\nF_14 ( V_1 ) ;\r\nF_14 ( V_2 ) ;\r\nF_14 ( V_4 ) ;\r\nV_1 = NULL ;\r\nV_2 = NULL ;\r\nV_4 = NULL ;\r\n}
