

================================================================
== Vitis HLS Report for 'test'
================================================================
* Date:           Fri May 10 14:59:32 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D1
* Solution:       comb_0 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      125|      125|  1.250 us|  1.250 us|  126|  126|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                          |                               |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                 Instance                 |             Module            |   min   |   max   |    min    |    max    | min | max |   Type  |
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_test_Pipeline_ARRAY_1_READ_fu_422     |test_Pipeline_ARRAY_1_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_ARRAY_2_READ_fu_445     |test_Pipeline_ARRAY_2_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_37_1_fu_468  |test_Pipeline_VITIS_LOOP_37_1  |        9|        9|  90.000 ns|  90.000 ns|    9|    9|       no|
        |grp_test_Pipeline_VITIS_LOOP_62_5_fu_501  |test_Pipeline_VITIS_LOOP_62_5  |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_88_9_fu_567  |test_Pipeline_VITIS_LOOP_88_9  |        8|        8|  80.000 ns|  80.000 ns|    8|    8|       no|
        |grp_test_Pipeline_ARRAY_WRITE_fu_610      |test_Pipeline_ARRAY_WRITE      |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|   11352|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        4|   488|    5341|   14802|    0|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1265|    -|
|Register         |        -|     -|    5093|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|   488|   10434|   27419|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    19|       1|      10|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------+-------------------------------+---------+----+------+------+-----+
    |                 Instance                 |             Module            | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +------------------------------------------+-------------------------------+---------+----+------+------+-----+
    |control_s_axi_U                           |control_s_axi                  |        0|   0|   246|   424|    0|
    |mem_m_axi_U                               |mem_m_axi                      |        4|   0|   830|   694|    0|
    |mul_32ns_32ns_64_1_1_U288                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U289                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U290                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U291                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U292                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U293                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U294                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U295                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U296                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U297                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U298                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U299                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U300                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U301                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U302                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U303                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U304                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U305                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U306                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U307                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U308                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U309                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U310                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U311                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U312                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U313                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U314                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U315                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U316                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U317                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U318                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U319                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U320                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U321                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U322                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U323                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U324                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U325                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U326                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U327                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U328                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U329                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U330                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U331                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U332                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U333                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U334                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U335                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U336                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U337                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U338                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U339                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U340                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U341                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U342                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U343                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U344                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U345                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U346                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U347                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U348                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U349                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U350                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U351                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U352                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U353                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U354                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U355                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U356                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U357                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U358                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U359                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U360                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |mul_32ns_32ns_64_1_1_U361                 |mul_32ns_32ns_64_1_1           |        0|   4|     0|    20|    0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_422     |test_Pipeline_ARRAY_1_READ     |        0|   0|   524|    74|    0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_445     |test_Pipeline_ARRAY_2_READ     |        0|   0|   524|    74|    0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_610      |test_Pipeline_ARRAY_WRITE      |        0|   0|    37|   139|    0|
    |grp_test_Pipeline_VITIS_LOOP_37_1_fu_468  |test_Pipeline_VITIS_LOOP_37_1  |        0|  52|   998|  3272|    0|
    |grp_test_Pipeline_VITIS_LOOP_62_5_fu_501  |test_Pipeline_VITIS_LOOP_62_5  |        0|  92|  1327|  5793|    0|
    |grp_test_Pipeline_VITIS_LOOP_88_9_fu_567  |test_Pipeline_VITIS_LOOP_88_9  |        0|  48|   855|  2852|    0|
    +------------------------------------------+-------------------------------+---------+----+------+------+-----+
    |Total                                     |                               |        4| 488|  5341| 14802|    0|
    +------------------------------------------+-------------------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+-----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+-----+------------+------------+
    |add_ln114_10_fu_3381_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln114_1_fu_2326_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_2_fu_2340_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_3_fu_2346_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_4_fu_2352_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_5_fu_2358_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_6_fu_2372_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_7_fu_3373_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln114_8_fu_2378_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_9_fu_2384_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_fu_2320_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln115_10_fu_3333_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln115_1_fu_2256_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_2_fu_2270_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_3_fu_2276_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_4_fu_2282_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_5_fu_2288_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_6_fu_2302_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_7_fu_3325_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln115_8_fu_2308_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_9_fu_2314_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_fu_2250_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln116_1_fu_1689_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_2_fu_1703_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_3_fu_1709_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_4_fu_1715_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_5_fu_1729_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_6_fu_2841_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln116_7_fu_2837_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln116_8_fu_1735_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln116_9_fu_2849_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln116_fu_1683_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln117_1_fu_1747_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_2_fu_1753_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_3_fu_1759_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_4_fu_1773_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln117_5_fu_1783_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln117_fu_1741_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln118_1_fu_1801_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln118_2_fu_1815_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln118_3_fu_2860_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_fu_1795_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln119_fu_1389_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln120_1_fu_1301_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_2_fu_1315_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_3_fu_1321_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_4_fu_1327_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_5_fu_1341_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln120_6_fu_1665_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln120_7_fu_1347_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_8_fu_1353_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_9_fu_1673_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_fu_1295_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln121_1_fu_1413_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_2_fu_1427_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_3_fu_1433_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_4_fu_1439_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_5_fu_1453_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln121_6_fu_1840_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln121_7_fu_1459_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_8_fu_1465_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_9_fu_1848_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_fu_1407_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln122_1_fu_2664_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln122_2_fu_2670_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_3_fu_2676_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_4_fu_2690_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln122_5_fu_3107_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln122_6_fu_2700_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln122_7_fu_3115_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_fu_2658_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln123_1_fu_2632_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_2_fu_2638_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_3_fu_2644_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_4_fu_3047_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln123_5_fu_3055_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln123_fu_2626_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln124_1_fu_2596_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_2_fu_2602_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_3_fu_2998_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln124_4_fu_3006_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln124_fu_2590_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln125_1_fu_2516_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln125_2_fu_2530_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln125_3_fu_2540_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln125_fu_2510_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln126_1_fu_1607_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln126_fu_1601_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln127_fu_1591_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln130_10_fu_1972_p2  |         +|   0|  0|   65|          65|          65|
    |add_ln130_11_fu_2002_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln130_12_fu_1982_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_13_fu_2092_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_14_fu_2102_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_15_fu_2112_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_16_fu_2118_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_17_fu_2128_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_18_fu_2138_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_19_fu_2870_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln130_1_fu_1897_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln130_20_fu_2148_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_21_fu_2194_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_22_fu_2204_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_23_fu_2214_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_24_fu_2909_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_25_fu_2943_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_26_fu_2924_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_27_fu_2240_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_28_fu_2979_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_29_fu_3259_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln130_2_fu_1543_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_30_fu_2989_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_31_fu_3305_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_32_fu_3353_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln130_33_fu_3401_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln130_34_fu_3482_p2  |         +|   0|  0|   44|          37|          37|
    |add_ln130_35_fu_1996_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln130_36_fu_3295_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_37_fu_3347_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln130_38_fu_3395_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln130_39_fu_2390_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln130_3_fu_1553_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_40_fu_2938_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln130_41_fu_1945_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln130_42_fu_2919_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln130_4_fu_1559_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_5_fu_1569_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_6_fu_1949_p2   |         +|   0|  0|   74|          67|          67|
    |add_ln130_7_fu_1575_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln130_8_fu_1585_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln130_9_fu_1966_p2   |         +|   0|  0|   65|          65|          65|
    |add_ln130_fu_1891_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln131_1_fu_2430_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln131_2_fu_2424_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln131_3_fu_2441_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln131_4_fu_2435_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln131_fu_3519_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln132_1_fu_2474_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln132_2_fu_2485_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln132_fu_2480_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln133_1_fu_2556_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln133_2_fu_2568_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln133_fu_2562_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln134_1_fu_3010_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln134_2_fu_3022_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln134_fu_3016_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln135_1_fu_3069_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln135_2_fu_3081_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln135_fu_3075_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln136_1_fu_3129_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln136_2_fu_3141_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln136_fu_3135_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln137_fu_2706_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln138_10_fu_2737_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln138_11_fu_2742_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln138_12_fu_3550_p2  |         +|   0|  0|   17|          10|          10|
    |add_ln138_1_fu_2712_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_2_fu_2717_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_3_fu_2748_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_4_fu_1617_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_5_fu_1623_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_6_fu_2723_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_7_fu_1629_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln138_8_fu_2728_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_9_fu_2732_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln138_fu_3185_p2     |         +|   0|  0|   44|          37|          37|
    |add_ln139_1_fu_2754_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln139_2_fu_2801_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_3_fu_2760_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_4_fu_2766_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_5_fu_2772_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_6_fu_2778_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_7_fu_2784_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_8_fu_2789_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_9_fu_2795_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln139_fu_3573_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln140_1_fu_2813_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln140_2_fu_3201_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_3_fu_3205_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_4_fu_3209_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_5_fu_3215_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln140_fu_2807_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln141_1_fu_3227_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_2_fu_3231_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_3_fu_3236_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln141_fu_2819_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln142_1_fu_3421_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln142_fu_3417_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln143_fu_3432_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln144_fu_3444_p2     |         +|   0|  0|   35|          28|          28|
    |arr_75_fu_1789_p2        |         +|   0|  0|   64|          64|          64|
    |arr_76_fu_1825_p2        |         +|   0|  0|   64|          64|          64|
    |arr_77_fu_1835_p2        |         +|   0|  0|   71|          64|          64|
    |arr_78_fu_1677_p2        |         +|   0|  0|   64|          64|          64|
    |arr_79_fu_1852_p2        |         +|   0|  0|   64|          64|          64|
    |arr_80_fu_1872_p2        |         +|   0|  0|   71|          64|          64|
    |arr_fu_2854_p2           |         +|   0|  0|   64|          64|          64|
    |out1_w_10_fu_3221_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_11_fu_3241_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_12_fu_3426_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_13_fu_3438_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_14_fu_3450_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_15_fu_3601_p2     |         +|   0|  0|   35|          28|          28|
    |out1_w_1_fu_3540_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_2_fu_2491_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_3_fu_2574_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_4_fu_3027_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_5_fu_3087_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_6_fu_3147_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_7_fu_3177_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_8_fu_3560_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_9_fu_3594_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_fu_3510_p2        |         +|   0|  0|   35|          28|          28|
    +-------------------------+----------+----+---+-----+------------+------------+
    |Total                    |          |   0|  0|11352|       10547|       10547|
    +-------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------+-----+-----------+-----+-----------+
    |      Name     | LUT | Input Size| Bits| Total Bits|
    +---------------+-----+-----------+-----+-----------+
    |ap_NS_fsm      |  169|         38|    1|         38|
    |grp_fu_633_p0  |   14|          3|   32|         96|
    |grp_fu_633_p1  |   14|          3|   32|         96|
    |grp_fu_637_p0  |   14|          3|   32|         96|
    |grp_fu_637_p1  |   14|          3|   32|         96|
    |grp_fu_641_p0  |   14|          3|   32|         96|
    |grp_fu_641_p1  |   14|          3|   32|         96|
    |grp_fu_645_p0  |   14|          3|   32|         96|
    |grp_fu_645_p1  |   14|          3|   32|         96|
    |grp_fu_649_p0  |   14|          3|   32|         96|
    |grp_fu_649_p1  |   14|          3|   32|         96|
    |grp_fu_653_p0  |   14|          3|   32|         96|
    |grp_fu_653_p1  |   14|          3|   32|         96|
    |grp_fu_657_p0  |   14|          3|   32|         96|
    |grp_fu_657_p1  |   14|          3|   32|         96|
    |grp_fu_661_p0  |   14|          3|   32|         96|
    |grp_fu_661_p1  |   14|          3|   32|         96|
    |grp_fu_665_p0  |   14|          3|   32|         96|
    |grp_fu_665_p1  |   14|          3|   32|         96|
    |grp_fu_669_p0  |   14|          3|   32|         96|
    |grp_fu_669_p1  |   14|          3|   32|         96|
    |grp_fu_673_p0  |   14|          3|   32|         96|
    |grp_fu_673_p1  |   14|          3|   32|         96|
    |grp_fu_677_p0  |   14|          3|   32|         96|
    |grp_fu_677_p1  |   14|          3|   32|         96|
    |grp_fu_681_p0  |   14|          3|   32|         96|
    |grp_fu_681_p1  |   14|          3|   32|         96|
    |grp_fu_685_p0  |   14|          3|   32|         96|
    |grp_fu_685_p1  |   14|          3|   32|         96|
    |grp_fu_689_p0  |   14|          3|   32|         96|
    |grp_fu_689_p1  |   14|          3|   32|         96|
    |grp_fu_693_p0  |   14|          3|   32|         96|
    |grp_fu_693_p1  |   14|          3|   32|         96|
    |grp_fu_697_p0  |   14|          3|   32|         96|
    |grp_fu_697_p1  |   14|          3|   32|         96|
    |grp_fu_701_p0  |   14|          3|   32|         96|
    |grp_fu_701_p1  |   14|          3|   32|         96|
    |grp_fu_705_p0  |   14|          3|   32|         96|
    |grp_fu_705_p1  |   14|          3|   32|         96|
    |grp_fu_709_p0  |   14|          3|   32|         96|
    |grp_fu_709_p1  |   14|          3|   32|         96|
    |grp_fu_713_p0  |   14|          3|   32|         96|
    |grp_fu_713_p1  |   14|          3|   32|         96|
    |grp_fu_717_p0  |   14|          3|   32|         96|
    |grp_fu_717_p1  |   14|          3|   32|         96|
    |grp_fu_721_p0  |   14|          3|   32|         96|
    |grp_fu_721_p1  |   14|          3|   32|         96|
    |grp_fu_725_p0  |   14|          3|   32|         96|
    |grp_fu_725_p1  |   14|          3|   32|         96|
    |grp_fu_729_p0  |   14|          3|   32|         96|
    |grp_fu_729_p1  |   14|          3|   32|         96|
    |grp_fu_733_p0  |   14|          3|   32|         96|
    |grp_fu_733_p1  |   14|          3|   32|         96|
    |grp_fu_737_p0  |   14|          3|   32|         96|
    |grp_fu_737_p1  |   14|          3|   32|         96|
    |grp_fu_741_p0  |   14|          3|   32|         96|
    |grp_fu_741_p1  |   14|          3|   32|         96|
    |grp_fu_745_p0  |   14|          3|   32|         96|
    |grp_fu_745_p1  |   14|          3|   32|         96|
    |grp_fu_749_p0  |   14|          3|   32|         96|
    |grp_fu_749_p1  |   14|          3|   32|         96|
    |grp_fu_753_p0  |   14|          3|   32|         96|
    |grp_fu_753_p1  |   14|          3|   32|         96|
    |grp_fu_757_p0  |   14|          3|   32|         96|
    |grp_fu_757_p1  |   14|          3|   32|         96|
    |grp_fu_761_p0  |   14|          3|   32|         96|
    |grp_fu_761_p1  |   14|          3|   32|         96|
    |mem_ARADDR     |   26|          5|   64|        320|
    |mem_ARLEN      |   20|          4|   32|        128|
    |mem_ARVALID    |   20|          4|    1|          4|
    |mem_AWADDR     |   14|          3|   64|        192|
    |mem_AWLEN      |   14|          3|   32|         96|
    |mem_AWVALID    |   14|          3|    1|          3|
    |mem_BREADY     |   14|          3|    1|          3|
    |mem_RREADY     |   14|          3|    1|          3|
    |mem_WVALID     |    9|          2|    1|          2|
    |mem_blk_n_AR   |    9|          2|    1|          2|
    |mem_blk_n_AW   |    9|          2|    1|          2|
    |mem_blk_n_B    |    9|          2|    1|          2|
    +---------------+-----+-----------+-----+-----------+
    |Total          | 1265|        272| 2313|       7131|
    +---------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------+----+----+-----+-----------+
    |                          Name                         | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------+----+----+-----+-----------+
    |add_ln114_2_reg_4712                                   |  64|   0|   64|          0|
    |add_ln114_6_reg_4717                                   |  64|   0|   64|          0|
    |add_ln114_8_reg_4722                                   |  28|   0|   28|          0|
    |add_ln114_9_reg_4727                                   |  28|   0|   28|          0|
    |add_ln115_2_reg_4692                                   |  64|   0|   64|          0|
    |add_ln115_6_reg_4697                                   |  64|   0|   64|          0|
    |add_ln115_8_reg_4702                                   |  28|   0|   28|          0|
    |add_ln115_9_reg_4707                                   |  28|   0|   28|          0|
    |add_ln116_2_reg_4580                                   |  64|   0|   64|          0|
    |add_ln116_5_reg_4585                                   |  64|   0|   64|          0|
    |add_ln116_8_reg_4590                                   |  28|   0|   28|          0|
    |add_ln116_9_reg_4860                                   |  28|   0|   28|          0|
    |add_ln117_5_reg_4600                                   |  28|   0|   28|          0|
    |add_ln119_reg_4460                                     |  64|   0|   64|          0|
    |add_ln120_2_reg_4390                                   |  64|   0|   64|          0|
    |add_ln120_5_reg_4395                                   |  64|   0|   64|          0|
    |add_ln120_7_reg_4400                                   |  28|   0|   28|          0|
    |add_ln120_8_reg_4405                                   |  28|   0|   28|          0|
    |add_ln121_2_reg_4478                                   |  64|   0|   64|          0|
    |add_ln121_5_reg_4483                                   |  64|   0|   64|          0|
    |add_ln121_7_reg_4488                                   |  28|   0|   28|          0|
    |add_ln121_8_reg_4493                                   |  28|   0|   28|          0|
    |add_ln122_1_reg_4803                                   |  64|   0|   64|          0|
    |add_ln122_4_reg_4808                                   |  64|   0|   64|          0|
    |add_ln122_6_reg_4818                                   |  28|   0|   28|          0|
    |add_ln123_1_reg_4783                                   |  64|   0|   64|          0|
    |add_ln123_3_reg_4788                                   |  64|   0|   64|          0|
    |add_ln124_2_reg_4763                                   |  64|   0|   64|          0|
    |add_ln124_reg_4758                                     |  64|   0|   64|          0|
    |add_ln126_1_reg_4550                                   |  64|   0|   64|          0|
    |add_ln127_reg_4540                                     |  64|   0|   64|          0|
    |add_ln130_15_reg_4636                                  |  66|   0|   66|          0|
    |add_ln130_1_reg_4630                                   |  28|   0|   28|          0|
    |add_ln130_20_reg_4641                                  |  67|   0|   67|          0|
    |add_ln130_22_reg_4651                                  |  66|   0|   66|          0|
    |add_ln130_23_reg_4661                                  |  65|   0|   65|          0|
    |add_ln130_27_reg_4677                                  |  65|   0|   65|          0|
    |add_ln130_30_reg_4870                                  |  66|   0|   66|          0|
    |add_ln130_39_reg_4732                                  |  28|   0|   28|          0|
    |add_ln130_3_reg_4523                                   |  66|   0|   66|          0|
    |add_ln130_5_reg_4529                                   |  66|   0|   66|          0|
    |add_ln130_8_reg_4535                                   |  66|   0|   66|          0|
    |add_ln131_3_reg_4738                                   |  28|   0|   28|          0|
    |add_ln137_reg_4823                                     |  28|   0|   28|          0|
    |add_ln138_3_reg_4829                                   |  28|   0|   28|          0|
    |add_ln138_5_reg_4560                                   |  28|   0|   28|          0|
    |add_ln138_7_reg_4565                                   |  28|   0|   28|          0|
    |add_ln139_2_reg_4835                                   |  28|   0|   28|          0|
    |add_ln140_1_reg_4845                                   |  28|   0|   28|          0|
    |add_ln140_reg_4840                                     |  28|   0|   28|          0|
    |add_ln141_reg_4850                                     |  28|   0|   28|          0|
    |ap_CS_fsm                                              |  37|   0|   37|          0|
    |arr_75_reg_4605                                        |  64|   0|   64|          0|
    |arr_76_reg_4625                                        |  64|   0|   64|          0|
    |arr_reg_4865                                           |  64|   0|   64|          0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_422_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_445_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_610_ap_start_reg      |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_37_1_fu_468_ap_start_reg  |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_62_5_fu_501_ap_start_reg  |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_88_9_fu_567_ap_start_reg  |   1|   0|    1|          0|
    |lshr_ln4_reg_4753                                      |  36|   0|   36|          0|
    |mul_ln128_reg_4498                                     |  64|   0|   64|          0|
    |mul_ln130_21_reg_4667                                  |  64|   0|   64|          0|
    |mul_ln130_24_reg_4682                                  |  64|   0|   64|          0|
    |out1_w_10_reg_4900                                     |  28|   0|   28|          0|
    |out1_w_11_reg_4905                                     |  28|   0|   28|          0|
    |out1_w_12_reg_4915                                     |  28|   0|   28|          0|
    |out1_w_13_reg_4920                                     |  28|   0|   28|          0|
    |out1_w_14_reg_4925                                     |  28|   0|   28|          0|
    |out1_w_15_reg_4960                                     |  28|   0|   28|          0|
    |out1_w_1_reg_4945                                      |  29|   0|   29|          0|
    |out1_w_2_reg_4743                                      |  28|   0|   28|          0|
    |out1_w_3_reg_4748                                      |  28|   0|   28|          0|
    |out1_w_4_reg_4875                                      |  28|   0|   28|          0|
    |out1_w_5_reg_4880                                      |  28|   0|   28|          0|
    |out1_w_6_reg_4885                                      |  28|   0|   28|          0|
    |out1_w_7_reg_4890                                      |  28|   0|   28|          0|
    |out1_w_8_reg_4950                                      |  28|   0|   28|          0|
    |out1_w_9_reg_4955                                      |  29|   0|   29|          0|
    |out1_w_reg_4940                                        |  28|   0|   28|          0|
    |tmp_34_reg_4895                                        |   9|   0|    9|          0|
    |trunc_ln116_1_reg_4575                                 |  28|   0|   28|          0|
    |trunc_ln116_4_reg_4855                                 |  28|   0|   28|          0|
    |trunc_ln116_reg_4570                                   |  28|   0|   28|          0|
    |trunc_ln117_2_reg_4595                                 |  28|   0|   28|          0|
    |trunc_ln118_1_reg_4615                                 |  28|   0|   28|          0|
    |trunc_ln118_2_reg_4620                                 |  28|   0|   28|          0|
    |trunc_ln118_reg_4610                                   |  28|   0|   28|          0|
    |trunc_ln119_1_reg_4465                                 |  28|   0|   28|          0|
    |trunc_ln122_2_reg_4813                                 |  28|   0|   28|          0|
    |trunc_ln123_1_reg_4798                                 |  28|   0|   28|          0|
    |trunc_ln123_reg_4793                                   |  28|   0|   28|          0|
    |trunc_ln124_1_reg_4773                                 |  28|   0|   28|          0|
    |trunc_ln124_reg_4768                                   |  28|   0|   28|          0|
    |trunc_ln126_1_reg_4555                                 |  28|   0|   28|          0|
    |trunc_ln127_1_reg_4545                                 |  28|   0|   28|          0|
    |trunc_ln130_11_reg_4518                                |  28|   0|   28|          0|
    |trunc_ln130_2_reg_4503                                 |  28|   0|   28|          0|
    |trunc_ln130_31_reg_4646                                |  28|   0|   28|          0|
    |trunc_ln130_34_reg_4656                                |  56|   0|   56|          0|
    |trunc_ln130_37_reg_4910                                |  36|   0|   36|          0|
    |trunc_ln130_41_reg_4672                                |  28|   0|   28|          0|
    |trunc_ln130_43_reg_4687                                |  28|   0|   28|          0|
    |trunc_ln130_5_reg_4508                                 |  28|   0|   28|          0|
    |trunc_ln130_6_reg_4513                                 |  28|   0|   28|          0|
    |trunc_ln149_1_reg_4032                                 |  62|   0|   62|          0|
    |trunc_ln24_1_reg_4020                                  |  62|   0|   62|          0|
    |trunc_ln31_1_reg_4026                                  |  62|   0|   62|          0|
    |trunc_ln3_reg_4778                                     |  28|   0|   28|          0|
    |trunc_ln7_reg_4930                                     |  28|   0|   28|          0|
    |zext_ln114_10_reg_4325                                 |  32|   0|   64|         32|
    |zext_ln114_11_reg_4335                                 |  32|   0|   64|         32|
    |zext_ln114_12_reg_4345                                 |  32|   0|   64|         32|
    |zext_ln114_13_reg_4355                                 |  32|   0|   64|         32|
    |zext_ln114_14_reg_4364                                 |  32|   0|   64|         32|
    |zext_ln114_15_reg_4372                                 |  32|   0|   64|         32|
    |zext_ln114_16_reg_4379                                 |  32|   0|   64|         32|
    |zext_ln114_17_reg_4385                                 |  32|   0|   64|         32|
    |zext_ln114_1_reg_4213                                  |  32|   0|   64|         32|
    |zext_ln114_2_reg_4222                                  |  32|   0|   64|         32|
    |zext_ln114_3_reg_4233                                  |  32|   0|   64|         32|
    |zext_ln114_4_reg_4245                                  |  32|   0|   64|         32|
    |zext_ln114_5_reg_4258                                  |  32|   0|   64|         32|
    |zext_ln114_6_reg_4272                                  |  32|   0|   64|         32|
    |zext_ln114_7_reg_4286                                  |  32|   0|   64|         32|
    |zext_ln114_8_reg_4300                                  |  32|   0|   64|         32|
    |zext_ln114_9_reg_4314                                  |  32|   0|   64|         32|
    |zext_ln114_reg_4204                                    |  32|   0|   64|         32|
    |zext_ln115_reg_4410                                    |  32|   0|   64|         32|
    |zext_ln116_reg_4421                                    |  32|   0|   64|         32|
    |zext_ln117_reg_4432                                    |  32|   0|   64|         32|
    |zext_ln118_reg_4443                                    |  32|   0|   64|         32|
    |zext_ln119_reg_4452                                    |  32|   0|   64|         32|
    |zext_ln121_reg_4470                                    |  32|   0|   64|         32|
    +-------------------------------------------------------+----+----+-----+-----------+
    |Total                                                  |5093|   0| 5861|        768|
    +-------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|          test|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|          test|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|          test|  return value|
|m_axi_mem_AWVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_AWID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_AWSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WVALID       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WREADY       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WDATA        |  out|   32|       m_axi|           mem|       pointer|
|m_axi_mem_WSTRB        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_WLAST        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WID          |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WUSER        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_ARID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_ARSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RDATA        |   in|   32|       m_axi|           mem|       pointer|
|m_axi_mem_RLAST        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RUSER        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BUSER        |   in|    1|       m_axi|           mem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

